JP6905699B2 - プラズマ処理装置、プラズマ処理方法および半導体製造方法 - Google Patents

プラズマ処理装置、プラズマ処理方法および半導体製造方法 Download PDF

Info

Publication number
JP6905699B2
JP6905699B2 JP2016539344A JP2016539344A JP6905699B2 JP 6905699 B2 JP6905699 B2 JP 6905699B2 JP 2016539344 A JP2016539344 A JP 2016539344A JP 2016539344 A JP2016539344 A JP 2016539344A JP 6905699 B2 JP6905699 B2 JP 6905699B2
Authority
JP
Japan
Prior art keywords
magnetic field
plasma
end side
mirror magnetic
microwave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016539344A
Other languages
English (en)
Other versions
JPWO2016186143A1 (ja
Inventor
後藤　哲也
哲也 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Original Assignee
Tohoku University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC filed Critical Tohoku University NUC
Publication of JPWO2016186143A1 publication Critical patent/JPWO2016186143A1/ja
Application granted granted Critical
Publication of JP6905699B2 publication Critical patent/JP6905699B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/511—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using microwave discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electromagnetism (AREA)
  • General Chemical & Material Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma Technology (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、プラズマ処理装置、プラズマ処理方法および半導体製造方法に関する。
半導体製造におけるプラズマによる薄膜形成プロセスは、プラズマにより反応性に富む様々な活性種を容易に発生させることが出来るため、それら活性種を利用し、基板温度を上げることなく、高品質な薄膜の形成が可能である（例えば、特許文献１参照）。
特公平６−９１０１３号公報
ところで、プラズマで発生したイオンは、プラズマ電位で加速されてウエハ等の基板に衝突し、ダメージを与える可能性がある。また、処理チャンバの内壁へイオンが照射され、チャンバの内壁材料がスパッタされると、処理すべき基板が汚染される可能性もある。プラズマによる基板へのダメージを低減させるために、プラズマから基板を遠ざけると、遠ざける距離に応じて成膜に寄与する活性種が失活する確率が高くなり、高品質な薄膜の形成が困難となる。
本発明者は、国際特許出願ＰＣＴ／ＪＰ２０１４／００１８２１において、マイクロ波励起高密度プラズマ技術を基本とし、新規な磁場閉じ込め機能を追加することで、低温・低ダメージで成膜可能な技術を既に提案している。この技術の発展としてプラズマをさらにより一層安定的に効率良く生成可能なマイクロ波励起高密度プラズマ技術が求められている。
本発明の目的は、ミラー磁場に閉じ込めたプラズマを半導体製造プロセスに利用して低温・低ダメージで高品質な薄膜の形成を可能としつつ閉じ込め領域に閉じ込めるプラズマをより効率良く生成可能なプラズマ処理装置、プラズマ処理方法およびこれを用いた半導体製造方法を提供することにある。
本発明のプラズマ処理装置は、ミラー磁場を形成するミラー磁場形成機構と、前記ミラー磁場の一端側から他端側に向けてマイクロ波を供給するマイクロ波供給機構と、を有し、前記ミラー磁場と前記マイクロ波とによる電子サイクロトロン共鳴によりプラズマを生成するとともに、前記ミラー磁場により所定の閉じ込め領域に当該プラズマを閉じ込めるプラズマ処理装置であって、
前記マイクロ波の供給側に形成される複数の共鳴点のうち、前記ミラー磁場の２つの最大磁場部間に形成される共鳴点がプラズマの生成に利用され、他の共鳴点がプラズマの生成に寄与しないか実質的に寄与しないように、プラズマ生成空間が画定されていることを特徴とする。
本発明のプラズマ処理方法は、ミラー磁場を形成するとともに、前記ミラー磁場の一端側から他端側に向けてマイクロ波を供給し、前記ミラー磁場と前記マイクロ波とによる電子サイクロトロン共鳴によりプラズマを生成するとともに、前記ミラー磁場により所定の閉じ込め領域に当該プラズマを閉じ込めるプラズマ処理方法であって、
前記マイクロ波の供給側に形成される複数の共鳴点のうち、前記ミラー磁場の２つの最大磁場部間に形成される共鳴点のみを実質的にプラズマの生成に利用する、ことを特徴とする。
本発明の半導体製造方法は、上記のプラズマ処理方法を半導体製造プロセスに用いたことを特徴としている。
尚、ミラー磁場とは、高温プラズマを閉じ込める(プラズマの閉じ込め)ための磁場配位の1つである。磁束線(または磁力線)が漏斗状に収束している領域をミラーまたは磁気鏡といい，磁場はここで強くなる．荷電粒子がミラーに近づくと，らせん運動のピッチ角が増し，90°に達するとミラーから遠ざかる．このように荷電粒子がミラーで斥力をうける現象を磁気鏡効果またはミラー効果という．ミラー磁場は，図に示すように両端で磁場を強くした紡錘形の磁場配位で，ミラー効果によって中にプラズマを閉じ込めるものである
又、本発明で扱うプラズマは、大部分が中性粒子でその一部が電離している弱電離プラズマである。プラズマ中には、イオン、電子のほか励起状態の原子、分子あるいは分子の解離によって生じた中性活性種Mなどが存在している。
次に、本発明におけるプラズマの説明で使用する主な技術用語の定義を以下にしておく。
「プラズマ生成用ガス」：プラズマを生成するのに使用されるガス。
「プロセスガス」：半導体の製造プロセスに使用されるガス。
「プラズマガス」：様々な反応を起こして、電子,イオン,ラジカル,励起種などの様々な反応生成物が生成される。それらの様々な反応生成物の生成・消滅を繰り返しながら,時間とともにプラズマ特性を変化させる。
「化学種」：物質がもつ固有の物理・化学的性質によって他の物質と識別される物質種。イオン、原子、分子、原子団（基とほぼ同じ）、元素、化合物、活性種（ラジカル）、励起種、前駆体（プリカーサー；precursor）、中間体、等を一括して言う語。
「原子団」（atomic group）：化合物の分子内で、一つの化学単位を作っている原子の集団。「基」と同義に使われることもあるが，一般にはさらに広く，化学反応の際にまとまって行動するような分子ではない原子集団すべてをいう語。
「イオン」：電子の過剰あるいは欠損により電荷を帯びた原子、または原子団。
「活性種」（active species）：反応性の高い反応中間体のことをいい、反応性の高い状態にある原子・ 分子やイオンなどをいう。フリーラジカルまたは遊離基ともいう。
「励起種」：分子が、高速な電子の衝突により、形態は変わらず内部のエネルギー状態が変化（高くなる：励起状態）したもの。
「前駆体」（プリカーサー；precursor）：ある化学物質について、その物質が生成する前の段階の物質のことを指す。「前駆物質」ともいう。
「中間体」：原料物質から化学反応を利用して目的の物質を生成する際に、その工程の途中で生成される化学物質。

「ラジカル」(radical)：不対電子をもつ原子や分子、あるいはイオンのことを指す。フリーラジカルまたは遊離基（ゆうりき）ということもある。
また、C2, C3, CH2 など、不対電子を持たないがいわゆる オクテット則を満たさず、活性で短寿命の中間化学種一般の総称として「ラジカル（フリーラジカル）」と使う場合もある。
本発明者は、マイクロ波の供給側に形成されるミラー磁場の複数の共鳴点のうち、ミラー磁場の２つの最大磁場部間に形成される共鳴点のみをプラズマの生成に励起に利用し、他の共鳴点においてプラズマが発生しないようにすることで、安定的かつ効率良くプラズマを生成することができることを見出した。なお、共鳴点とは、マイクロ波周波数に比例する、電子サイクロトロン共鳴する磁場強度のポイント（位置）である。これにより、ミラー磁場に閉じ込めたプラズマを利用して低温・低ダメージで高品質な薄膜の形成を可能としつつ、プラズマをより効率良く生成可能となる。その結果、プラズマＣＶＤ（Plasma-enhanced Chemical Vapor Deposition:以後、「ＰＣＶＤ」と記すこともある）、プラズマを使用する原子層堆積（Plasma-enhanced Atomic Layer Deposition:以後、「ＰＡＬＤ」と記すこともある）反応性スパッタ等への応用で本発明の優位点が大いに発揮される。
本発明のプラズマ処理装置の一実施形態に係る成膜装置の概略を示す断面図。 永久磁石機構３０Ａの正面図。 図２ＡのIIＢ−IIＢ線に沿った断面図。 電位調整用分割リングの構成を示す平面図。 ミラー磁場およびミラー磁場に形成される共鳴点を説明する概略図。 ミラー磁場の軸線上の磁場強度の分布の一例を示すグラフ。 本発明のプラズマ処理装置が適用される、典型的なシリコンＣＭＯＳトランジスタの構造の一例を示す断面図。 本発明のプラズマ処理装置の他の実施形態の概略を示す断面図。 本発明のプラズマ処理装置のさらに他の実施形態の概略を示す断面図。 本発明のプラズマ処理装置のさらに他の実施形態の概略を示す断面図。 本発明を具現化するプラズマ処理装置の主要部示す断面図。 図９に示す装置で使用した永久磁石機構を示す斜視図。 図９に示す装置での成膜の実施例での磁場強度を示すグラフ。
以下に添付図面を参照しながら、本発明の実施形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
図１は、電子サイクロトロン共鳴（Electron Cyclotron Resonance：以後、「 ＥＣＲ」と記すこともある）によるプラズマ生成を用いた成膜装置１を示している。成膜装置１は、具体的には、ＰＣＶＤ装置である。
処理チャンバ１０は、アルミニウム合金、ステンレス等の導電性材料で形成され、基準電位に接続されている。処理チャンバ１０には、図示しないが、各種ガスを供給する供給装置が接続されている。処理チャンバ１０の底部には、ウエハＷを保持するステージ５０が設けられている。また、処理チャンバ１０には、図示しないが、処理チャンバ１０内の雰囲気を排気するための排気口が設けられ、この排気口に処理チャンバ１０の外部に設置された図示しない真空ポンプなどの排気装置が接続される。この排気装置により、処理チャンバ１０内は減圧される。
処理チャンバ１０の一方の側壁からは、筒状或いは方形状の中空柱状部１８Ａが軸線ＡＸの方向に沿って突出しており、他方の側壁からは、筒状或いは方形状の中空柱状部１８Ｂが軸線ＡＸの方向に沿って突出している。中空柱状部１８Ａ，１８Ｂの中心軸線は、水平方向に延びる軸線ＡＸと一致している。中空柱状部１８Ａの外周には、第１の永久磁石機構３０Ａが配置され、中空柱状部１８Ｂの外周には、第２の永久磁石機構３０Ｂが配置されている。第１および第２の永久磁石機構３０Ａ,３０Ｂの中心軸線は、軸線ＡＸと一致している。第１および第２の永久磁石機構３０Ａ,３０Ｂは、同じ構造を有し、協働してミラー磁場を形成する機構を構成している。
図２Ａ，２Ｂに示すように、第１の永久磁石機構３０Ａは、環状に形成された２つの永久磁石３１Ａ，３２Ａからなる。永久磁石３１Ａ，３２Ａは、放射状に着磁され、かつ互いに異なる向きに着磁されている。永久磁石３１Ａ，３２Ａは、例えば、磁力の強いネオジム（Ｎｄ）磁石（Neodymium magnet）で形成されるのが好ましい。ネオジム磁石の他、フェライト磁石、サマリウムコバルト磁石、プラセオジム磁石、ネオジウム・鉄・ボロン磁石、サマリウム窒素鉄磁石、強磁性窒化鉄、白金磁石、セリウム・コバルト磁石なども装置の設計次第で使用することが出来る。
第２の永久磁石機構３０Ｂの永久磁石３１Ｂ，３２Ｂは、軸線ＡＸ上で、永久磁石３０Ａと永久磁石３０Ｂの中点を通り、軸線ＡＸに垂直な平面において対称な寸法を持つ構造をしているが、着磁方向は逆向きとなっている。
永久磁石３１Ａ，３２Ａ，３１Ｂ，３２Ｂの形状は、図２Ａ，Ｂに示す様に円環状であるのが磁力効果の点で最善であるが、これに限定されるものではない。形成される磁力線が、軸線ＡＸに垂直な面内で、実質的に同心円か、若しくは実質的に同心円に近ければ、方形形状であっても良い。方形形状の場合、六角以上の多角形状であることが望ましい。より望ましくは、八角以上であるのが好ましい。
図１において、中空柱状部１８Ｂの外側端部はプレート１９により密閉されている。中空柱状部１８Ａの外側端部には、導波管１５が接続され、中空柱状部１８Ａと導波管１５との間には、減圧丙空間を形成するために、酸化アルミニウム、石英等の誘電体材料で形成されたマイクロ波ＭＷを透過する部材（マイクロ波透過部材）である入射窓６０が設けられている。入射窓６０の先端面６０ａは、処理チャンバ１０の内壁面とともにプラズマＰＬが生成可能なプラズマ形成空間ＳＰを画定している。入射窓６０の後端部には、フランジ６０ｂが形成され、フランジ６０ｂと中空柱状部１８Ｂおよび導波管１５との間は、ＯリングＯＲ１，ＯＲ２でシールされている。
中空柱状部１８Ａおよび１８Ｂの処理チャンバ１０側の端部には、円形の開口をもつ処理チャンバ１０内でのプラズマＰＬの存在領域を画定するためのリミッター部材２０Ａ，２０Ｂが設置されている。中空柱状部１８Ｂ内には、軸線ＡＸを中心軸にもつ、電位調整用分割リング４０が設けられている。電位調整用分割リング４０は、図３に示すように、円盤状の電極４１、この外側に同心に配置されたリング状の電極４２および４３からなる。
図４に示すように、永久磁石機構３０Ａ、３０Ｂによりミラー磁場ＭＭＦが形成される。永久磁石を用いてミラー磁場ＭＭＦを形成するとともにマイクロ波ＭＷを供給すると、永久磁石機構３０Ａの近くには、軸線ＡＸの方向において３か所に共鳴点ＲＰ１〜ＲＰ３が形成される。共鳴点は、ＥＣＲを起こす磁場強度のポイントであり、マイクロ波周波数に比例する。たとえば、マイクロ波周波数が６ＧＨｚの場合には、図５に示すように、共鳴点ＲＰ１〜ＲＰ３の磁場強度は２０７１ガウスとなる。マイクロ波周波数が２．４５ＧＨｚの場合、共鳴点ＲＰ１〜ＲＰ３の磁場強度は８７５ガウスとなる。
プラズマＰＬは、共鳴点を含むその付近で生成される。上記した共鳴点ＲＰ１〜ＲＰ３が減圧雰囲気にあるプラズマ生成空間ＳＰ内にあると、すべての共鳴点ＲＰ１〜ＲＰ３付近でプラズマＰＬが生成される。生成されたプラズマＰＬ中の荷電粒子（ここでは電子）は、ミラー磁場ＭＭＦの磁力線ＭＦＬに拘束されるが、磁力線ＭＦＬの方向には自由に運動できる。磁力線ＭＦＬに沿って運動するプラズマＰＬを構成する電子は、いわゆる磁気ミラー効果により２つの最大磁場部Ｍ１Ａ，Ｍ１Ｂの間でバウンス運動をすることで、２つの最大磁場部Ｍ１Ａ，Ｍ１Ｂの間に閉じ込められる。
ここで、本発明者は、共鳴点ＲＰ１〜ＲＰ３のうち、共鳴点ＲＰ１のみ、すなわち、図５に示すミラー磁場の２つの最大磁場部Ｍ１Ａ,Ｍ１Ｂ間に形成される共鳴点ＲＰ１のみをプラズマの生成に利用し、他の共鳴点ＲＰ２およびＲＰ３はプラズマの生成に寄与しないようにすることで、２つの最大磁場部Ｍ１Ａ,Ｍ１Ｂ間に形成される閉じ込め領域に閉じ込めるプラズマをより効率良く生成可能であることを見出した。なお、共鳴点ＲＰ２およびＲＰ３がプラズマ生成に寄与しないとは、実質的に寄与しないという意味も含む。即ち、共鳴点ＲＰ２およびＲＰ３がプラズマを生成するのにわずかでも寄与したとしても全体としてはほとんど無視できる程度の場合も含む。
具体的には、図１に示すように、共鳴点ＲＰ１のみをプラズマ生成空間ＳＰ内に配置し、他の共鳴点ＲＰ２およびＲＰ３を入射窓６０中に位置させる。共鳴点ＲＰ２およびＲＰ３は、入射窓６０中にあるので、共鳴点ＲＰ２およびＲＰ３ではプラズマ形成がされないので無駄なプラズマを形成することはない。
そして、図１に示すように、閉じ込め領域ＰＣＲから中性のラジカルが処理すべきウエハＷに選択的に到達するように、ウエハＷを閉じ込め領域ＰＣＲに対向させて配置する。ウエハＷの表面と閉じ込め領域ＰＣＲの外延（最大外周位置）との距離Ｌが、プラズマＰＬ中の荷電粒子が閉じ込め領域ＰＣＲに閉じ込められた状態で、閉じ込め領域ＰＣＲから中性のラジカルのみが活性を失うことなく処理すべきウエハＷに到達するように設定される。これにより、プラズマからのウエハＷへのイオン照射を大幅に減らしつつ、ウエハＷへの中性の活性種の照射を最大化することが可能となる。
リミッター部材２０Ａ，２０Ｂの役割について説明する。上記した閉じ込め領域ＰＣＲの外延の位置が不確定であると、ウエハＷに荷電粒子が入射する可能性がある。荷電粒子は磁力線に拘束されることから、プラズマの存在空間（閉じ込め領域ＰＣＲ）の外延は、リミッター部材２０Ａ，２０Ｂの開口の縁部の位置で画定される。すなわち、リミッター部材２０Ａ，２０Ｂを設置することで、閉じ込め領域ＰＣＲの外延をより精密にコントロールすることができる。リミッター部材２０Ａ，２０Ｂの形成材料は、特に限定されないが、プラズマ生成室１７Ａで生成されたプラズマがリミッター部材２０Ａ，２０Ｂに衝突し、リミッター部材２０Ａ，２０Ｂの形成材料がスパッタされ、このスパッタされた材料がウエハＷに付着する可能性もある。このため、リミッター部材２０Ａ，２０Ｂは、スパッタされない材料で形成するか、スパッタされたとしても、処理すべき基体であるウエハＷ、または成膜する薄膜の特性に影響を与えない材料（Ａ）で形成するのが望ましい。また、リミッター部材２０Ａ，２０Ｂの表面を例えば、前記材料（Ａ）コーティングしてもよい。
同様に、中空柱状部１８Ａ，１８Ｂの内壁面もプラズマが衝突して中空柱状部１８Ａ，１８Ｂの形成材料がスパッタされ、このスパッタされた材料がウエハＷまたは成膜される薄膜に付着する可能性もある。このため、中空柱状部１８Ａ，１８Ｂの形成材料またはコーティング材料を前記材料（Ａ）で形成するのが望ましい。
電位調整用分割リング４０の役割について説明する。ミラー磁場でプラズマを閉じ込めると、軸線ＡＸを中心とする径方向（軸線ＡＸに直交する方向）に電位勾配が形成され、閉じ込め領域ＰＣＲに閉じ込められたプラズマＰＬが径方向に拡散しやすくなることが知られている。このため、例えば、電位調整用分割リング４０の中心部に位置する電極４１をマイナスの電位に、電極４２を基準電位に、最外周に配置された電極４３をプラスの電位に接続する。これにより、閉じ込め領域ＰＣＲに閉じ込められたプラズマＰＬに生じる径方向の電位勾配と逆向きの電位勾配を与え、閉じ込め領域ＰＣＲに閉じ込められたプラズマＰＬの電位分布を平坦化する。これにより、プラズマＰＬが径方向に拡散することを抑制できて、ウエハＷの荷電粒子によるダメージの発生をより一層抑制できる。
適用例１
本実施形態の装置を図６に示す典型的なシリコンＣＭＯＳトランジスタにおける、シリコン窒化膜のサイドウォール形成工程に適用した。図６において、５１０はＷ／ＴｉＮ電極、５２０はシリコン窒化膜サイドウォール、５３０はシリサイド、５４０はソースドレインエクステンション層、および、５５０はポリシリコンゲートを示している。
シランガス、アンモニアガスを流してプラズマを生成し、基板温度400℃にて形成し、ソースドレインのコンタクト電極形成プロセスにセルフアラインコンタクト工程に用いるシリコン窒化膜を形成した。得られたシリコン窒化膜は従来法に比べ格段に優れた膜品質を有していた。
ここで、上記工程におけるシリコン窒化膜において、その高品質化が要請される理由について説明する。
デバイス寸法の微細化の要請からコンタクト電極構造にセルフアラインコンタクトを導入するためにゲート電極側壁のゲートスペーサーに高品質なシリコン窒化膜を導入することが必須となる。このシリコン窒化膜はデバイスの高性能化に伴い、その高品質化・低温成膜化が強く要求されている。デバイスの微細化・高性能化行うためには、シリサイドやHigh-k/メタルゲート技術等の様々な技術が導入されており、高温にしてしまうとどうしても特性が劣化してしまうからである。前述したセルフアラインコンタクトプロセスでは、コンタクトホール形成の際のシリコン酸化膜系の絶縁膜エッチングの際のストッピング膜に使われている。このシリコン窒化膜の形成温度を下げると、結合の弱い品質の悪い膜になってしまい、ストッパーの役割を果たせなくなり、微細加工が不可能となってしまう。
また、成膜後のプロセス工程で多用されるフッ酸洗浄等のウェット洗浄工程でエッチングされないようにしなくてはならない。故に、シリコン窒化膜の成膜温度の低減と高品質薄膜形成の両立が必須である。これを実現するには、成膜材料ガスを活性化させるプラズマを用いたＰＣＶＤを用いることが有効である。
現在では、大口径ウェーハプロセスにおいてもＰＣＶＤ技術、もしくはＰＡＬＤ技術が用いられており、膜質向上の研究開発が続いている。本実施形態に係るプラズマＣＶＤ装置は、上記のような要求に応え、プロセスマージンを広げ、歩留まりの向上にも貢献するものである。
さらに、本実施形態に係る装置の他の観点からのメリットについて説明する。
近年、電子機器の高機能化と消費者のニーズの多様化に対応した多品種少量生産プロセスの半導体デバイス生産システム（ミニマルファブシステム）が提案され、低コスト装置から構成される革新的デバイス製造プロセスとして大いに期待されている。現在まで、半導体ＩＣの基本技術となるシリコンＣＭＯＳ回路を作製するためのミニマルファブ装置及びプロセスが開発されている。ミニマルファブ装置においても、高品質な薄膜形成が可能なプラズマＣＶＤ装置の実現が強く求められる。
本実施形態では、拡散しやすいプラズマを磁場により狭い領域に閉じ込めるため、装置の小型化に適している。加えて、また、高い磁場強度のミラー磁場を形成するために永久磁石を用いるため、電磁石等用いる場合と比較して装置の小型化が容易である。このことから、本実施形態によれば、ミニマルファブシステムにおけるＣＭＯＳ回路のさらなる微細化・高性能化に必須となる、ミニマル化されたシリコン窒化膜形成用プラズマＣＶＤ装置を実現することができる。
本実施形態に係る装置は、高品質シリコン窒化膜形成のみならず、酸化物形成にも適用可能であり、今後のさらなるシリコンデバイスの高性能化に必須であるＨｉｇｈ−ｋ（高誘電率）ゲート絶縁膜形成、メタルゲート形成や、ＣＭＯＳイメージセンサ分野で要求される高容量密度キャパシタ形成、さらにはＧａＮパワーデバイスの高品質パッシベーション膜形成等、その応用範囲は非常に広いと考えられる。
変形例
図７Ａに変形例を示す。図７Ａにおいて、共鳴点ＲＰ１のみがプラズマ生成空間ＳＰ内に配置され、中間の共鳴点ＲＰ２は誘電体からなる透過窓１６０に位置し、最も外側の共鳴点ＲＰ３を大気側に位置するようにした。また、外側の永久磁石３２Ａの内径を、内側の永久磁石３１の内径よりも拡大させて、ＯリングＯＲ１，ＯＲ２を設けるフランジの場所を確保した。共鳴点ＲＰ３は、大気中にあるので、強いマイクロ波に晒されたとしてもても、プラズマは励起されない。また、共鳴点ＲＰ３を大気中に配置することで、誘電体からなる透過窓１６０を小型化できる。
図７Ｂに他の変形例を示す。図７Ｂにおいて、共鳴点ＲＰ１のみがプラズマ生成空間ＳＰ内に配置され、中間の共鳴点ＲＰ２は誘電体からなる透過窓２６０に位置し、最も外側の共鳴点ＲＰ３を大気側に位置するようにした。また、Ｏリングを用いてシールする代わりに、ロウ付け３００によりシールする構成としている。この構成によれば、ＯリングＯＲ１，ＯＲ２を設けるフランジの場所が不要になるとともに、誘電体からなる透過窓２６０をさらに小型化できる。
ミラー磁場形成機構としてこれまでの説明では、永久磁石を使用することで本発明の適用がミニマルハブなど用の超小型のプラズマ処理装置に最適であること中心に述べてきたが、本発明の趣旨からすれば、これまでの記載に限定されるものではない。以下にその好適な例の一つを説明する。
図８に、さらに他の変形例を示す。
図８において、ミラー磁場形成機構は、軸線ＡＸ上において離隔して配置された電流コイル１３０Ａ，１３０Ｂで構成される。第１および第２の電流コイル１３０Ａ，１３０Ｂを用いた場合、電流コイル１３０Ａの近くに２つの共鳴点ＲＰ１，ＲＰ２が形成される。共鳴点ＲＰ１のみをプラズマ生成空間ＳＰ内に配置し、他の共鳴点ＲＰ２を入射窓６０上に位置させる。共鳴点ＲＰ２は、減圧雰囲気下にないので、共鳴点ＲＰ２付近で無駄なプラズマが形成されず、閉じ込め領域ＰＣＲに閉じ込めるプラズマＰＬをより効率良く生成可能となる。
本発明の適用が大型装置の場合は、この例のようにミラー磁場形成機構を電流コイルで構成することが出来る。
適用例２
図９乃至図１１を参照しながら高品質の窒化シリコン膜を作成した例を説明する。
図９、１０は、本適用例で作成された超小型のＰＣＶＤ装置の主要部を説明するための図である。
図９は、プラズマ処理部の断面図である。ＰＣＶＤ装置９００は、基本的には図１に示す装置１と同様の機構を有する。
ミラー磁場形成機構３００Ａは、永久磁石３１０Ａ，３２０Ａを備えている。
ミラー磁場形成機構３００Ｂは、永久磁石３１０Ｂ，３２０Ｂを備えている。
ミラー磁場形成機構３００Ａは、図１０に模式的に示すように、その構成要素である永久磁石（３２０Ａ１乃至３２０Ａ８）は、台柱状の形状をしており、取り付け部材９０１Ａに嵌合付設されている。８個の永久磁石（３２０Ａ１乃至３２０Ａ８）が取り付け部材９０１Ａに取り付けられて形成される中空部の断面は八角形をしている。
永久磁石３１０Ａ，３２０Ａは、放射状に着磁され、かつ互いに異なる向きに着磁されている。
以上の点は、ミラー磁場形成機構３００Ｂも同様である。
ミラー磁場形成機構３００Ａ、３００Ｂは、同形状、同寸法に設計されている。
図１１に、以下の成膜時の磁場強度を示す。横軸は、軸上の位置であり、「０」の位置は、中心位置線ＣＬの位置である。縦軸は、各位置での磁場強度を示す。
図中のＰＲ１は、ＥＣＲの位置で、軸上中心から２９mmであった。その磁場強度は、２０９０ガウスであった。最大磁場強度は、４３４０ガウス、最小磁場強度は、８５０ガウスであった。ミラー比は、５．１であった。
チャンバ内のプラズマ形成空間を所定の真空度に減圧した状態で、チャンバ内に設置したステージ５００に、ハーフインチのシリコンウエハ（直径12.5mm）を設置した。
ステージ５００に設置されたウエハはステージ５００に設けたヒーター（不図示）により、300℃に加熱保温された。
プラズマ形成空間を含むチャンバ内の空間に、Ar：2sccm（cc/分）、SiH4：0.2sccm、N2：4sccm、H2:1sccmの条件で各ガスを流し、前記空間の圧力を8mTorrに維持した。
5.8GHz、３０Ｗのマイクロ波を投入し、プラズマを形成して上記ウエハ上にSi3N4膜を3分間で30nm厚に形成した。
上記のようにして成膜したSi3N4膜の品質を、0.5％のフッ酸のエッチングレートで評価した。
エッチングレートは、従来技術の減圧CVDで710℃で成膜した膜、及び従来技術のマイクロ波励起高密度プラズマによるプラズマCVDで400℃で成膜した膜、および上記の本発明技術により形成した膜について評価した。
エッチングレートは、減圧CVDの膜では0.4nm/min、従来技術のプラズマCVDの膜では0.4nm/min、本発明の膜では0.3nm/minであった。
本発明の膜は、一番低温（300℃）で形成したにもかかわらず、一番エッチングレートが小さく高品質な膜であることが示された。
以上、添付図面を参照しながら本発明の実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。
１ 成膜装置
１０ 処理チャンバ
１５ 導波管
１６ 入射窓
１７Ａ，１７０Ａ プラズマ生成室
１８Ａ，１８Ｂ 中空柱状部
２０Ａ，２０Ｂ、２００Ａ，２００Ｂ リミッター部材
３０Ａ，３０Ｂ、３００Ａ，３００Ｂ 永久磁石機構（ミラー磁場形成機構）
３１Ａ，３１Ｂ，３２Ａ，３２Ｂ，３１０Ａ，３１０Ｂ，３２０Ａ，３２０Ｂ 永久磁石
４０ 電位調整用分割リング
４１，４２，４３ 電極
５０、５００ ステージ
１３０Ａ，１３０Ｂ 電流コイル（ミラー磁場形成機構）
５１０ Ｗ／ＴｉＮ電極
５２０ シリコン窒化膜サイドウォール
５３０ シリサイド
５４０ ソースドレインエクステンション層
５５０ ポリシリコンゲート
９００ ＰＣＶＤ装置
９０１Ａ，９０１Ｂ 取り付け部材
Ｍ１Ａ,Ｍ１Ｂ 最大磁場部
Ｍ２ 中間部
ＲＰ１〜ＲＰ３ 共鳴点
ＰＣＲ 閉じ込め領域
ＭＦＬ 磁力線
ＭＭＦ ミラー磁場
ＰＬ プラズマ
Ｗ ウエハ（基体）

Claims (5)

  1. 永久磁石を用いてミラー磁場を形成するミラー磁場形成機構と、前記ミラー磁場の一端側から他端側に向けてマイクロ波を供給するマイクロ波供給機構と、を有し、前記ミラー磁場と前記マイクロ波とによる電子サイクロトロン共鳴によりプラズマを生成するとともに、前記ミラー磁場により所定の閉じ込め領域に当該プラズマを閉じ込めるプラズマ処理装置であって、
    処理室と、
    前記処理室内へ前記マイクロ波を導く導波路に設けられた、誘電体からなるマイクロ波透過部材と、を有し、
    前記マイクロ波透過部材の先端面および前記処理室の内壁面は、プラズマ生成空間を画定し、
    前記ミラー磁場形成機構は、前記マイクロ波を供給する方向に延びる所定軸線において離隔して配置された第１および第２の永久磁石機構を有し、
    前記第１および第２の永久磁石機構は、前記所定軸線上において２つの最大磁場部を有するミラー磁場を形成し、かつ、前記ミラー磁場の前記一端側および他端側にそれぞれ３つの共鳴点を形成し、
    前記ミラー磁場形成機構によって前記一端側および他端側にそれぞれ形成される３つの共鳴点のうち、前記ミラー磁場の２つの最大磁場部間の前記一端側に形成される単一の共鳴点のみがプラズマ形成に利用されるように前記プラズマ生成空間内に配置され、前記一端側の他の２つの共鳴点がプラズマ形成に寄与しないか実質的に寄与しないように、前記マイクロ波透過部材上又は大気側に位置することを特徴とするプラズマ処理装置。
  2. 前記閉じ込め領域から活性化した中性のラジカルが処理すべき基体に選択的に到達するように、前記所定軸線を横切る方向において前記基体を前記閉じ込め領域に対向させて配置する保持機構を有する、請求項１に記載のプラズマ処理装置。
  3. 前記所定軸線を横切る方向の電位勾配を平坦化するための電位調整用部材をさらに備える、ことを特徴とする請求項１または２に記載のプラズマ処理装置。
  4. 永久磁石を用いてミラー磁場を形成するとともに、前記ミラー磁場の一端側から他端側に向けてマイクロ波を供給し、前記ミラー磁場と前記マイクロ波とによる電子サイクロトロン共鳴によりプラズマを生成するとともに、前記ミラー磁場により所定の閉じ込め領域に当該プラズマを閉じ込めるプラズマ処理方法であって、
    処理室内へ前記マイクロ波を導く導波路に設けられた、誘電体からなるマイクロ波透過部材の先端面および前記処理室の内壁面によりプラズマ生成空間を画定し、
    前記マイクロ波を供給する方向に延びる所定軸線において離隔して配置した第１および第２の永久磁石機構を用いて、前記所定軸線上において２つの最大磁場部を有するミラー磁場を形成し、かつ、前記ミラー磁場の前記一端側および他端側にそれぞれ３つの共鳴点を形成し、
    前記ミラー磁場の一端側および他端側にそれぞれ形成した３つの共鳴点のうち、前記ミラー磁場の２つの最大磁場部間の前記一端側に形成した単一の共鳴点のみがプラズマ形成に利用されるように前記プラズマ生成空間内に配置させ、前記一端側の他の２つの共鳴点をプラズマ形成に寄与しないか実質的に寄与しないように前記マイクロ波透過部材上又は大気側に配置する、ことを特徴とするプラズマ処理方法。
  5. 請求項４に記載のプラズマ処理方法を半導体製造プロセスに用いた半導体製造方法。



JP2016539344A 2015-05-20 2016-05-18 プラズマ処理装置、プラズマ処理方法および半導体製造方法 Active JP6905699B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015102929 2015-05-20
JP2015102929 2015-05-20
PCT/JP2016/064790 WO2016186143A1 (ja) 2015-05-20 2016-05-18 プラズマ処理装置、プラズマ処理方法および半導体製造方法

Publications (2)

Publication Number Publication Date
JPWO2016186143A1 JPWO2016186143A1 (ja) 2018-03-29
JP6905699B2 true JP6905699B2 (ja) 2021-07-21

Family

ID=57320101

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016539344A Active JP6905699B2 (ja) 2015-05-20 2016-05-18 プラズマ処理装置、プラズマ処理方法および半導体製造方法

Country Status (2)

Country Link
JP (1) JP6905699B2 (ja)
WO (1) WO2016186143A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020069901A1 (en) * 2018-10-02 2020-04-09 Evatec Ag Plasma enhanced atomic layer deposition (peald) apparatus

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0770510B2 (ja) * 1984-06-12 1995-07-31 富士通株式会社 プラズマ処理装置
JPS62170475A (ja) * 1986-01-24 1987-07-27 Hitachi Ltd プラズマ処理装置
JP2544374B2 (ja) * 1987-03-02 1996-10-16 株式会社日立製作所 プラズマ処理装置、及びその方法
JPH01238020A (ja) * 1988-03-18 1989-09-22 Hitachi Ltd プラズマ処理装置、及びその処理システム
JPH0227718A (ja) * 1988-07-15 1990-01-30 Mitsubishi Electric Corp プラズマ処理方法およびそれに用いるプラズマ処理装置
JP2876318B2 (ja) * 1989-01-20 1999-03-31 三洋電機株式会社 薄膜形成方法
JP2000174009A (ja) * 1998-12-02 2000-06-23 Hitachi Ltd プラズマ処理装置及び半導体製造装置並びに液晶製造装置
JP2000277492A (ja) * 1999-03-26 2000-10-06 Hitachi Ltd プラズマ処理装置、プラズマ処理方法および半導体製造方法
JP4515852B2 (ja) * 2004-08-02 2010-08-04 独立行政法人 日本原子力研究開発機構 Ｅｃｒイオン源に用いられるプラズマ閉じ込め用のミラー磁場発生装置及び方法

Also Published As

Publication number Publication date
JPWO2016186143A1 (ja) 2018-03-29
WO2016186143A1 (ja) 2016-11-24

Similar Documents

Publication Publication Date Title
TWI242246B (en) Surface wave plasma treatment apparatus using multi-slot antenna
TWI585834B (zh) A plasma processing method and a plasma processing apparatus
TWI652840B (zh) 被處理體之處理方法
TW201511066A (zh) 半導體製造用之內部電漿格柵
US8529730B2 (en) Plasma processing apparatus
WO1999049705A1 (fr) Dispositif de traitement plasmique
WO2015156912A1 (en) Selective atomic layer deposition process utilizing patterned self assembled monolayers for 3d structure semiconductor applications
JPH0696768B2 (ja) 平坦な基体上に膜を付着させるためのプラズマ反応炉
WO1993018201A1 (en) Plasma implantation process and equipment
JP3311064B2 (ja) プラズマ生成装置、表面処理装置および表面処理方法
JP6905699B2 (ja) プラズマ処理装置、プラズマ処理方法および半導体製造方法
JP5909807B2 (ja) プラズマ処理装置およびプラズマ処理方法
JP3907444B2 (ja) プラズマ処理装置及び構造体の製造方法
JPH03204925A (ja) プラズマプロセス用装置および方法
JPS61213377A (ja) プラズマデポジシヨン法及びその装置
JP4832222B2 (ja) プラズマ処理装置
JPH10125665A (ja) プラズマプロセス用装置
JP3519066B2 (ja) プラズマプロセス用装置
JP3076641B2 (ja) ドライエッチング装置及びドライエッチング方法
JP4223143B2 (ja) プラズマ処理装置
JPH0340422A (ja) 膜形成装置
JP2963116B2 (ja) プラズマ処理方法およびプラズマ処理装置
JPH04136180A (ja) 有磁場マイクロ波吸収プラズマ処理装置
JPH02256233A (ja) プラズマ処理方法および装置
JP2002329716A (ja) プラズマ処理装置、プラズマ処理方法および素子の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20161004

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20161005

AA64 Notification of invalidation of claim of internal priority (with term)

Free format text: JAPANESE INTERMEDIATE CODE: A241764

Effective date: 20180124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180126

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190425

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200508

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210518

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210614

R150 Certificate of patent or registration of utility model

Ref document number: 6905699

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150