JP6895574B2 - Transmissive liquid crystal display device - Google Patents

Transmissive liquid crystal display device Download PDF

Info

Publication number
JP6895574B2
JP6895574B2 JP2020157019A JP2020157019A JP6895574B2 JP 6895574 B2 JP6895574 B2 JP 6895574B2 JP 2020157019 A JP2020157019 A JP 2020157019A JP 2020157019 A JP2020157019 A JP 2020157019A JP 6895574 B2 JP6895574 B2 JP 6895574B2
Authority
JP
Japan
Prior art keywords
transistor
liquid crystal
wiring
switch
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020157019A
Other languages
Japanese (ja)
Other versions
JP2021006915A5 (en
JP2021006915A (en
Inventor
木村 肇
肇 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2019136807A external-priority patent/JP2019191609A/en
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2020157019A priority Critical patent/JP6895574B2/en
Publication of JP2021006915A publication Critical patent/JP2021006915A/en
Publication of JP2021006915A5 publication Critical patent/JP2021006915A5/en
Priority to JP2021094969A priority patent/JP7201742B2/en
Application granted granted Critical
Publication of JP6895574B2 publication Critical patent/JP6895574B2/en
Priority to JP2022205416A priority patent/JP2023040062A/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は物、方法、または、物を生産する方法に関する。特に、表示装置または半導体
装置に関する。特に、表示装置に関する。特に、アクティブマトリクス型液晶表示装置に
関する。
The present invention relates to a product, a method, or a method of producing a product. In particular, it relates to a display device or a semiconductor device. In particular, it relates to a display device. In particular, the present invention relates to an active matrix type liquid crystal display device.

近年、表示装置として、液晶表示装置及びEL表示装置の開発が急速に進んでいる。特
に、液晶表示装置の普及はめざましい。液晶表示装置には高輝度、高コントラスト、高速
応答性、及び広視野角等が求められる。また、携帯型の電子機器に搭載される液晶表示装
置では消費電力の低減、軽量化、及び小型化も重要な課題である。
In recent years, as display devices, the development of liquid crystal display devices and EL display devices has been rapidly progressing. In particular, the spread of liquid crystal display devices is remarkable. The liquid crystal display device is required to have high brightness, high contrast, high-speed responsiveness, a wide viewing angle, and the like. In addition, reduction of power consumption, weight reduction, and miniaturization of liquid crystal display devices mounted on portable electronic devices are also important issues.

液晶表示装置の視野角を拡げるために、様々な技術が開発されている。視野角を拡げる
技術として、例えば、MVA(Multi Vertical Domain。以下、M
VAという。)方式PVA(Patterned Vertical Alignmen
t。以下、PVAという。)方式及びCPA(Continuous Pinwheel
Alignment)方式がある。このような技術により従来よりも視野角は拡がった
ものの、不十分であった。そのため、一画素を二のサブピクセルに分割することにより液
晶の配向状態を異ならせて、見かけ上は液晶分子の傾斜角が平均化されてどの方向から見
ても均一な表示となるように錯覚を生じさせ、視野角特性の向上を図る技術が開発されて
いる(例えば、特許文献1)。
Various technologies have been developed to widen the viewing angle of liquid crystal display devices. As a technique for expanding the viewing angle, for example, MVA (Multi Vertical Domain; hereinafter, M)
It is called VA. ) Method PVA (Patterned Vertical Alignmen)
t. Hereinafter, it is referred to as PVA. ) Method and CPA (Continuous Pinwheel)
There is an Alignment) method. Although the viewing angle was widened by such a technique as compared with the conventional technique, it was insufficient. Therefore, by dividing one pixel into two sub-pixels, the orientation state of the liquid crystal is changed, and the inclination angle of the liquid crystal molecules is apparently averaged so that the display is uniform from any direction. (For example, Patent Document 1) has been developed to improve the viewing angle characteristics.

特開2006−276582号公報Japanese Unexamined Patent Publication No. 2006-276582

液晶表示装置では、画素にサブピクセルを設けて画素に複数の配向状態を有せしめるこ
とで、視野角特性を向上させることができる。しかし、視野角特性はまだ十分とは言えず
、サブピクセルを更に追加することで、視野角特性を向上させることができる可能性があ
る。
In the liquid crystal display device, the viewing angle characteristic can be improved by providing sub-pixels in the pixels to give the pixels a plurality of orientation states. However, the viewing angle characteristics are not yet sufficient, and there is a possibility that the viewing angle characteristics can be improved by adding more sub-pixels.

しかし、サブピクセルの数を単純に増加させると、開口率の低下及び駆動回路の増加と
いう不都合が生じ、製造コストの増大を招くのみならず、表示装置としての性能自体が低
下するという弊害を生じる。具体的には、開口率が低下すると輝度及びコントラストが低
下し、消費電力が増加してしまう。または、画素のレイアウト密度が高くなり、製造歩留
まりが低下し、コストが上昇する。または、サブピクセル数の増加により、入力すべき画
像信号の数も増える。そのため、ガラス基板と、外付けの駆動回路との接続点数が増えて
しまう。その結果、接触不良等により、信頼性が低くなってしまう。
However, if the number of sub-pixels is simply increased, there are inconveniences such as a decrease in aperture ratio and an increase in drive circuits, which not only increases the manufacturing cost but also causes an adverse effect that the performance itself as a display device is deteriorated. .. Specifically, when the aperture ratio decreases, the brightness and contrast decrease, and the power consumption increases. Alternatively, the pixel layout density is increased, the manufacturing yield is reduced, and the cost is increased. Alternatively, as the number of sub-pixels increases, so does the number of image signals to be input. Therefore, the number of connection points between the glass substrate and the external drive circuit increases. As a result, reliability is lowered due to poor contact or the like.

本発明は、表示装置としての性能を維持しつつ、視野角特性に優れた表示装置を提供す
ることを課題とする。または、本発明は、信頼性の高い表示装置を提供することを課題と
する。または、本発明は、コントラストの高い表示装置を提供することを課題とする。ま
たは、本発明は、軽量な表示装置を提供することを課題とする。または、本発明は、サイ
ズが小さい表示装置を提供することを課題とする。または、本発明は、輝度の高い表示装
置を提供することを課題とする。または、本発明は、消費電力の低い表示装置を提供する
ことを課題とする。または、本発明は、開口率の高い表示装置を提供することを課題とす
る。または、本発明は、製造コストの低い表示装置を提供することを課題とする。
An object of the present invention is to provide a display device having excellent viewing angle characteristics while maintaining the performance as a display device. Another object of the present invention is to provide a highly reliable display device. Alternatively, it is an object of the present invention to provide a display device having high contrast. Alternatively, it is an object of the present invention to provide a lightweight display device. Alternatively, it is an object of the present invention to provide a display device having a small size. Another object of the present invention is to provide a display device having high brightness. Another object of the present invention is to provide a display device having low power consumption. Another object of the present invention is to provide a display device having a high aperture ratio. Another object of the present invention is to provide a display device having a low manufacturing cost.

本発明の一は、一画素に三以上の液晶素子を有し、該液晶素子の各々に印加される電圧
値が異なる液晶表示装置である。各液晶素子に印加される電圧を異ならせるには、加えた
電圧を分圧する素子を配置することにより行う。または、電流を電圧に変換する素子、ま
たは、電圧を電流に変換する素子を配置することにより行う。例としては、容量素子、抵
抗素子、非線形素子、スイッチ、トランジスタ、ダイオード接続されたトランジスタ、ダ
イオード(PIN型、PN型、ショットキー型、MIM型、MIS型等)、インダクタ素
子等を配置することにより行う。
One of the present invention is a liquid crystal display device having three or more liquid crystal elements in one pixel and having different voltage values applied to each of the liquid crystal elements. In order to make the voltage applied to each liquid crystal element different, it is performed by arranging an element that divides the applied voltage. Alternatively, it is performed by arranging an element that converts a current into a voltage or an element that converts a voltage into a current. As an example, a capacitive element, a resistance element, a non-linear element, a switch, a transistor, a diode-connected transistor, a diode (PIN type, PN type, shotkey type, MIM type, MIS type, etc.), an inductor element, etc. are arranged. It is done by.

なお、スイッチは、様々な形態のものを用いることができる。例としては、電気的スイ
ッチや機械的なスイッチ等がある。つまり、電流の流れを制御できるものであればよく、
特定のものに限定されない。例えば、スイッチとして、トランジスタ(例えば、バイポー
ラトランジスタ、MOSトランジスタ等)、ダイオード(例えば、PNダイオード、PI
Nダイオード、ショットキーダイオード、MIM(Metal Insulator M
etal)ダイオード、MIS(Metal Insulator Semicondu
ctor)ダイオード、ダイオード接続のトランジスタ等)、サイリスタ等を用いること
ができる。または、これらを組み合わせた論理回路をスイッチとして用いることができる
As the switch, various forms can be used. Examples include electrical switches and mechanical switches. In other words, it suffices if the current flow can be controlled.
Not limited to specific ones. For example, as a switch, a transistor (for example, a bipolar transistor, a MOS transistor, etc.), a diode (for example, a PN diode, PI)
N diode, Schottky diode, MIM (Metal Insulator M)
etal) Diode, MIS (Metal Insulator Semicondu)
constructor) diode, diode-connected transistor, etc.), thyristor, etc. can be used. Alternatively, a logic circuit combining these can be used as a switch.

機械的なスイッチの例としては、デジタルマイクロミラーデバイス(DMD)のように
、MEMS(マイクロ・エレクトロ・メカニカル・システム)技術を用いたスイッチがあ
る。そのスイッチは、機械的に動かすことが出来る電極を有し、その電極が動くことによ
って、接続と非接続とを制御して動作する。
Examples of mechanical switches include switches using MEMS (Micro Electro Mechanical Systems) technology, such as the Digital Micromirror Device (DMD). The switch has electrodes that can be moved mechanically, and the movement of the electrodes controls connection and disconnection.

スイッチとしてトランジスタを用いる場合、そのトランジスタは、単なるスイッチとし
て動作するため、トランジスタの極性(導電型)は特に限定されない。ただし、オフ電流
を抑えたい場合、オフ電流が少ない方の極性のトランジスタを用いることが望ましい。オ
フ電流が少ないトランジスタとしては、LDD領域を有するトランジスタやマルチゲート
構造を有するトランジスタ等がある。または、スイッチとして動作させるトランジスタの
ソース端子の電位が、低電位側電源(Vss、GND、0V等)の電位に近い状態で動作
する場合はNチャネル型トランジスタを用いることが望ましい。反対に、ソース端子の電
位が、高電位側電源(Vdd等)の電位に近い状態で動作する場合はPチャネル型トラン
ジスタを用いることが望ましい。なぜなら、Nチャネル型トランジスタではソース端子が
低電位側電源の電位に近い状態で動作するとき、Pチャネル型トランジスタではソース端
子が高電位側電源の電位に近い状態で動作するとき、ゲートとソースの間の電圧の絶対値
を大きくできるため、スイッチとして、動作しやすいからである。ソースフォロワ動作を
してしまうことが少ないため、出力電圧の大きさが小さくなってしまうことが少ないから
である。
When a transistor is used as a switch, the polarity (conductive type) of the transistor is not particularly limited because the transistor operates as a mere switch. However, when it is desired to suppress the off-current, it is desirable to use a transistor having the polarity with the smaller off-current. Examples of the transistor having a small off-current include a transistor having an LDD region and a transistor having a multi-gate structure. Alternatively, when the potential of the source terminal of the transistor operated as a switch operates in a state close to the potential of the low potential side power supply (Vss, GND, 0V, etc.), it is desirable to use an N-channel transistor. On the contrary, when the potential of the source terminal operates in a state close to the potential of the high potential side power supply (Vdd or the like), it is desirable to use a P-channel transistor. This is because, in the N-channel transistor, when the source terminal operates near the potential of the low-potential side power supply, and in the P-channel transistor, when the source terminal operates near the potential of the high-potential side power supply, the gate and the source This is because it is easy to operate as a switch because the absolute value of the voltage between them can be increased. This is because the source follower operation is rarely performed, so that the magnitude of the output voltage is unlikely to be small.

なお、Nチャネル型トランジスタとPチャネル型トランジスタの両方を用いて、CMO
S型のスイッチをスイッチとして用いてもよい。CMOS型のスイッチにすると、Pチャ
ネル型トランジスタまたはNチャネル型トランジスタのどちらか一方のトランジスタが導
通すれば電流が流れるため、スイッチとして機能しやすくなる。例えば、スイッチへの入
力信号の電圧が高い場合でも、低い場合でも、適切に電圧を出力させることができる。さ
らに、スイッチをオンまたはオフさせるための信号の電圧振幅値を小さくすることができ
るので、消費電力を小さくすることもできる。
CMO using both N-channel transistor and P-channel transistor
An S-type switch may be used as a switch. In a CMOS type switch, if either a P-channel transistor or an N-channel transistor conducts, a current flows, so that the switch can easily function as a switch. For example, the voltage can be appropriately output regardless of whether the voltage of the input signal to the switch is high or low. Further, since the voltage amplitude value of the signal for turning the switch on or off can be reduced, the power consumption can also be reduced.

なお、スイッチとしてトランジスタを用いる場合、スイッチは、入力端子(ソース端子
またはドレイン端子の一方)と、出力端子(ソース端子またはドレイン端子の他方)と、
導通を制御する端子(ゲート端子)とを有している。一方、スイッチとしてダイオードを
用いる場合、スイッチは、導通を制御する端子を有していない場合がある。そのため、ト
ランジスタよりもダイオードをスイッチとして用いた方が、端子を制御するための配線を
少なくすることができる。
When a transistor is used as the switch, the switch has an input terminal (one of the source terminal and the drain terminal), an output terminal (the other of the source terminal and the drain terminal), and the switch.
It has a terminal (gate terminal) that controls continuity. On the other hand, when a diode is used as the switch, the switch may not have a terminal for controlling conduction. Therefore, using a diode as a switch rather than a transistor can reduce the wiring for controlling the terminals.

なお、AとBとが接続されている、と明示的に記載する場合は、AとBとが電気的に接
続されている場合と、AとBとが機能的に接続されている場合と、AとBとが直接接続さ
れている場合とを含むものとする。ここで、A、Bは、対象物(例えば、装置、素子、回
路、配線、電極、端子、導電膜、層、等)であるとする。従って、所定の接続関係、例え
ば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以
外のものも含むものとする。
When it is explicitly stated that A and B are connected, there are cases where A and B are electrically connected and cases where A and B are functionally connected. , A and B are directly connected to each other. Here, it is assumed that A and B are objects (for example, devices, elements, circuits, wirings, electrodes, terminals, conductive films, layers, etc.). Therefore, it is not limited to the predetermined connection relationship, for example, the connection relationship shown in the figure or text, but also includes the connection relationship other than the connection relationship shown in the figure or text.

例えば、AとBとが電気的に接続されている場合として、AとBとの電気的な接続を可
能とする素子(例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダ
イオード等)が、AとBとの間に1個以上配置されていてもよい。あるいは、AとBとが
機能的に接続されている場合として、AとBとの機能的な接続を可能とする回路(例えば
、論理回路(インバータ、NAND回路、NOR回路等)、信号変換回路(DA変換回路
、AD変換回路、ガンマ補正回路等)、電位レベル変換回路(電源回路(昇圧回路、降圧
回路等)、信号の電位レベルを変えるレベルシフタ回路等)、電圧源、電流源、切り替え
回路、増幅回路(信号振幅または電流量等を大きくできる回路、オペアンプ、差動増幅回
路、ソースフォロワ回路、バッファ回路等)、信号生成回路、記憶回路、制御回路等)が
、AとBとの間に1個以上配置されていてもよい。あるいは、AとBとが直接接続されて
いる場合として、AとBとの間に他の素子や他の回路を挟まずに、AとBとが直接接続さ
れていてもよい。
For example, when A and B are electrically connected, an element (for example, a switch, a transistor, a capacitive element, an inductor, a resistance element, a diode, etc.) that enables an electrical connection between A and B is , One or more may be arranged between A and B. Alternatively, assuming that A and B are functionally connected, a circuit (for example, a logic circuit (inverter, NAND circuit, NOR circuit, etc.)) or a signal conversion circuit that enables functional connection between A and B. (DA conversion circuit, AD conversion circuit, gamma correction circuit, etc.), potential level conversion circuit (power supply circuit (boost circuit, step-down circuit, etc.), level shifter circuit that changes the signal potential level, etc.), voltage source, current source, switching circuit , Amplification circuit (circuit that can increase signal amplitude or current amount, operational amplifier, differential amplification circuit, source follower circuit, buffer circuit, etc.), signal generation circuit, storage circuit, control circuit, etc.) is between A and B. One or more may be arranged in. Alternatively, when A and B are directly connected, A and B may be directly connected without sandwiching another element or another circuit between A and B.

なお、AとBとが直接接続されている、と明示的に記載する場合は、AとBとが直接接
続されている場合(つまり、AとBとの間に他の素子や他の回路を間に介さずに接続され
ている場合)と、AとBとが電気的に接続されている場合(つまり、AとBとの間に別の
素子や別の回路を挟んで接続されている場合)とを含むものとする。
When it is explicitly stated that A and B are directly connected, it means that A and B are directly connected (that is, another element or another circuit between A and B). When A and B are electrically connected (that is, when they are connected without intervening) and when A and B are connected by sandwiching another element or another circuit between A and B. If there is) and.

なお、AとBとが電気的に接続されている、と明示的に記載する場合は、AとBとが電
気的に接続されている場合(つまり、AとBとの間に別の素子や別の回路を挟んで接続さ
れている場合)と、AとBとが機能的に接続されている場合(つまり、AとBとの間に別
の回路を挟んで機能的に接続されている場合)と、AとBとが直接接続されている場合(
つまり、AとBとの間に別の素子や別の回路を挟まずに接続されている場合)とを含むも
のとする。つまり、電気的に接続されている、と明示的に記載する場合は、単に、接続さ
れている、とのみ明示的に記載されている場合と同じであるとする。
When it is explicitly stated that A and B are electrically connected, it means that A and B are electrically connected (that is, another element between A and B). When A and B are functionally connected (that is, when they are connected by sandwiching another circuit) and when A and B are functionally connected (that is, when they are functionally connected by sandwiching another circuit between A and B). When A and B are directly connected (when) and when A and B are directly connected (when
That is, it is assumed that A and B are connected without sandwiching another element or another circuit). In other words, the case of explicitly stating that it is electrically connected is the same as the case of explicitly stating that it is simply connected.

表示装置
なお、表示素子、表示素子を有する装置である表示装置、発光素子、発光素子を有する
装置である発光装置は、様々な形態を用いることができ、様々な素子を有することができ
る。例えば、表示素子、表示装置、発光素子または発光装置としては、EL素子(有機物
及び無機物を含むEL素子、有機EL素子、無機EL素子)、電子放出素子、液晶素子、
電子インク、電気泳動素子、グレーティングライトバルブ(GLV)、プラズマディスプ
レイ(PDP)、デジタルマイクロミラーデバイス(DMD)、圧電セラミックディスプ
レイ、カーボンナノチューブ、等、電気磁気的作用により、コントラスト、輝度、反射率
、透過率等が変化する表示媒体を用いることができる。なお、EL素子を用いた表示装置
としてはELディスプレイ、電子放出素子を用いた表示装置としてはフィールドエミッシ
ョンディスプレイ(FED)やSED方式平面型ディスプレイ(SED:Surface
−conduction Electron−emitter Disply)等、液晶
素子を用いた表示装置としては液晶ディスプレイ(透過型液晶ディスプレイ、半透過型液
晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディス
プレイ)、電子インクや電気泳動素子を用いた表示装置としては電子ペーパーがある。
Display device A display device, a display device having a display element, a light emitting element, and a light emitting device having a light emitting element can use various forms and can have various elements. For example, as a display element, a display device, a light emitting element or a light emitting device, an EL element (EL element containing organic and inorganic substances, an organic EL element, an inorganic EL element), an electron emitting element, a liquid crystal element, and the like.
Electronic ink, electrophoresis element, grating light valve (GLV), plasma display (PDP), digital micromirror device (DMD), piezoelectric ceramic display, carbon nanotube, etc. A display medium having a variable transmittance or the like can be used. The display device using the EL element is an EL display, and the display device using an electron emitting element is a field emission display (FED) or an SED flat display (SED: Surface).
-Condition Electron-emitter Display) and other display devices that use liquid crystal elements include liquid crystal displays (transmissive liquid crystal display, semi-transmissive liquid crystal display, reflective liquid crystal display, direct-view liquid crystal display, projection liquid crystal display), and electronic ink. Electronic paper is an example of a display device using a liquid crystal display or an electrophoretic element.

なお、EL素子とは、陽極と、陰極と、陽極と陰極との間に挟まれたEL層とを有する
素子である。なお、EL層としては、1重項励起子からの発光(蛍光)を利用するもの、
3重項励起子からの発光(燐光)を利用するもの、1重項励起子からの発光(蛍光)を利
用するものと3重項励起子からの発光(燐光)を利用するものとを含むもの、有機物によ
って形成されたもの、無機物によって形成されたもの、有機物によって形成されたものと
無機物によって形成されたものとを含むもの、高分子の材料、低分子の材料、高分子の材
料と低分子の材料とを含むもの等を用いることができる。ただし、これに限定されず、E
L素子として様々なものを用いることができる。
The EL element is an element having an anode, a cathode, and an EL layer sandwiched between the anode and the cathode. The EL layer uses light emission (fluorescence) from singlet excitons.
Includes those that utilize light emission (phosphorescence) from triplet excitons, those that utilize light emission (fluorescence) from singlet excitors, and those that utilize light emission (phosphorescence) from triplet excitators. Things, things formed by organic substances, things formed by inorganic substances, things including those formed by organic substances and those formed by inorganic substances, high molecular weight materials, low molecular weight materials, high molecular weight materials and low Those containing molecular materials and the like can be used. However, it is not limited to this, and E
Various L elements can be used.

なお、電子放出素子とは、先鋭な陰極に高電界を集中して電子を引き出す素子である。
例えば、電子放出素子として、スピント型、カーボンナノチューブ(CNT)型、金属―
絶縁体―金属を積層したMIM(Metal−Insulator−Metal)型、金
属―絶縁体―半導体を積層したMIS(Metal−Insulator−Semico
nductor)型、MOS型、シリコン型、薄膜ダイオード型、ダイヤモンド型、表面
伝導エミッタSCD型、オード型、ダイヤモンド型、表面伝導エミッタSCD型、金属―
絶縁体―半導体−金属型等の薄膜型、HEED型、EL型、ポーラスシリコン型、表面伝
導(SED)型等を用いることができる。ただし、これに限定されず、電子放出素子とし
て様々なものを用いることができる。
The electron emitting element is an element that concentrates a high electric field on a sharp cathode to extract electrons.
For example, as an electron emitting element, spinto type, carbon nanotube (CNT) type, metal-
MIS (Metal-Insulator-Metal) type in which insulator-metal is laminated, MIS (Metal-Insulator-Semico) in which metal-insulator-semiconductor is laminated
MOSFET) type, MOS type, silicon type, thin film diode type, diamond type, surface conductive emitter SCD type, ode type, diamond type, surface conductive emitter SCD type, metal-
Thin film types such as insulator-semiconductor-metal type, HEED type, EL type, porous silicon type, surface conduction (SED) type and the like can be used. However, the present invention is not limited to this, and various electron emitting elements can be used.

なお、液晶素子とは、液晶の光学的変調作用によって光の透過または非透過を制御する
素子であり、一対の電極、及び液晶により構成される。なお、液晶の光学的変調作用は、
液晶にかかる電界(横方向の電界、縦方向の電界又は斜め方向の電界を含む)によって制
御される。なお、液晶素子としては、ネマチック液晶、コレステリック液晶、スメクチッ
ク液晶、ディスコチック液晶、サーモトロピック液晶、ライオトロピック液晶、リオトロ
ピック液晶、低分子液晶、高分子液晶、強誘電液晶、反強誘電液晶、主鎖型液晶、側鎖型
高分子液晶、プラズマアドレス液晶(PDLC)、バナナ型液晶、TN(Twisted
Nematic)モード、STN(Super Twisted Nematic)モ
ード、IPS(In−Plane−Switching)モード、FFS(Fringe
Field Switching)モード、MVA(Multi−domain Ve
rtical Alignment)モード、PVA(Patterned Verti
cal Alignment)、ASV(Advanced Super View)モ
ード、ASM(Axially Symmetric aligned Micro−c
ell)モード、OCB(Optical Compensated Birefrin
gence)モード、ECB(Electrically Controlled Bi
refringence)モード、FLC(Ferroelectric Liquid
Crystal)モード、AFLC(AntiFerroelectric Liqu
id Crystal)モード、PDLC(Polymer Dispersed Li
quid Crystal)モード、ゲストホストモード等を用いることができる。ただ
し、これに限定されず、液晶素子として様々なものを用いることができる。
The liquid crystal element is an element that controls the transmission or non-transmission of light by the optical modulation action of the liquid crystal, and is composed of a pair of electrodes and a liquid crystal. The optical modulation action of the liquid crystal is
It is controlled by the electric field applied to the liquid crystal (including the horizontal electric field, the vertical electric field, or the diagonal electric field). The liquid crystal elements include nematic liquid crystal, cholesteric liquid crystal, smectic liquid crystal, discotic liquid crystal, thermotropic liquid crystal, liotropic liquid crystal, liotropic liquid crystal, low molecular weight liquid crystal, polymer liquid crystal, strong dielectric liquid crystal, anti-strong dielectric liquid crystal, and main chain. Type liquid crystal, side chain type polymer liquid crystal, plasma address liquid crystal (PDLC), banana type liquid crystal, TN (Twisted)
Nematic mode, STN (Super Twisted Nematic) mode, IPS (In-Plane-Switching) mode, FFS (Fringe)
Field Switching mode, MVA (Multi-domain Ve)
Rical Alignment mode, PVA (Patterned Verti)
cal Element), ASV (Advanced Super View) mode, ASM (Axially Symmetrically named Micro-c)
ell) mode, OCB (Optical Compensated Birefrin)
gent) mode, ECB (Electrically Controlled Bi)
refringence mode, FLC (Ferroelectric Liquid)
Crystal) mode, AFLC (Antiferroelectric Liqu)
id Crystal) mode, PDLC (Polymer Dispersed Li)
Kid Crystal) mode, guest host mode and the like can be used. However, the present invention is not limited to this, and various liquid crystal elements can be used.

なお、電子ペーパーとしては、光学異方性と染料分子配向のような分子により表示され
るもの、電気泳動、粒子移動、粒子回転、相変化のような粒子により表示されるもの、フ
ィルムの一端が移動することにより表示されるもの、分子の発色/相変化により表示され
るもの、分子の光吸収により表示されるもの、電子とホールが結合して時発光により表示
されるもの等のことをいう。例えば、電子ペーパーとして、マイクロカプセル型電気泳動
、水平移動型電気泳動、垂直移動型電気泳動、球状ツイストボール、磁気ツイストボール
、円柱ツイストボール方式、帯電トナー、電子粉流体、磁気泳動型、磁気感熱式、エレク
トロウェッテイング、光散乱(透明白濁)、コレステリック液晶/光導電層、コレステリ
ック液晶、双安定性ネマチック液晶、強誘電性液晶、2色性色素・液晶分散型、可動フィ
ルム、ロイコ染料発消色、フォトクロミック、エレクトロクロミック、エレクトロデポジ
ション、フレキシブル有機EL等を用いることができる。ただし、これに限定されず、電
子ペーパーとして様々なものを用いることができる。ここで、マイクロカプセル型電気泳
動を用いることによって、電気泳動方式の欠点である泳動粒子の凝集、沈殿を解決するこ
とができる。電子粉流体は、高速応答性、高反射率、広視野角、低消費電力、メモリー性
等のメリットを有する。
The electronic paper includes those displayed by molecules such as optical anisotropy and dye molecular orientation, those displayed by particles such as electrophoresis, particle movement, particle rotation, and phase change, and one end of the film. Those displayed by moving, those displayed by color development / phase change of molecules, those displayed by light absorption of molecules, those displayed by light emission when electrons and holes are combined, etc. .. For example, as electronic paper, microcapsule type electrophoresis, horizontally moving type electrophoresis, vertically moving type electrophoresis, spherical twist ball, magnetic twist ball, cylindrical twist ball method, charged toner, electronic powder fluid, magnetic electrophoresis type, magnetic heat sensitive Formula, electrowetting, light scattering (transparent cloudiness), cholesteric liquid crystal / photoconductive layer, cholesteric liquid crystal, bi-stable nematic liquid crystal, ferroelectric liquid crystal, bicolor dye / liquid crystal dispersion type, movable film, leuco dye extinction Color, photochromic, electrochromic, electrodeposition, flexible organic EL and the like can be used. However, the present invention is not limited to this, and various electronic papers can be used. Here, by using the microcapsule type electrophoresis, it is possible to solve the aggregation and precipitation of the electrophoretic particles, which are the drawbacks of the electrophoresis method. The electronic powder fluid has merits such as high-speed response, high reflectance, wide viewing angle, low power consumption, and memory property.

なお、プラズマディスプレイは、電極を表面に形成した基板と、電極及び微小な溝を表
面に形成し且つ溝内に蛍光体層を形成した基板とを狭い間隔で対向させて、希ガスを封入
した構造を有する。なお、電極間に電圧をかけることによって紫外線を発生させ、蛍光体
を光らせることで、表示を行うことができる。なお、プラズマディスプレイとしては、D
C型PDP、AC型PDPでもよい。ここで、プラズマディスプレイパネルとしては、A
SW(Address While Sustain)駆動、サブフレームをリセット期
間、アドレス期間、維持期間に分割するADS(Address Display Se
parated)駆動、CLEAR(Low Energy Address and
Reduction of False Contour Sequence)駆動、A
LIS(Alternate Lighting of Surfaces)方式、TE
RES(Techbology of Reciprocal Susfainer)駆
動等を用いることができる。ただし、これに限定されず、プラズマディスプレイとして様
々なものを用いることができる。
In the plasma display, a substrate having an electrode formed on the surface and a substrate having an electrode and a minute groove formed on the surface and a phosphor layer formed in the groove face each other at a narrow interval to enclose a rare gas. Has a structure. It should be noted that the display can be performed by generating ultraviolet rays by applying a voltage between the electrodes and illuminating the phosphor. As a plasma display, D
C-type PDP and AC-type PDP may be used. Here, as the plasma display panel, A
SW (Addless While Loop) drive, ADS (Address Display Se) that divides the subframe into a reset period, an address period, and a maintenance period
Partated) drive, CLEAR (Low Energy Address and)
Redox of False Contour Sequence) drive, A
LIS (Alternate Lighting of Surfaces) method, TE
RES (Techbology of Reciprocal Susfiner) drive or the like can be used. However, the present invention is not limited to this, and various plasma displays can be used.

なお、光源を必要とする表示装置、例えば、液晶ディスプレイ(透過型液晶ディスプレ
イ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投
射型液晶ディスプレイ)、グレーティングライトバルブ(GLV)を用いた表示装置、デ
ジタルマイクロミラーデバイス(DMD)を用いた表示装置等の光源としては、エレクト
ロルミネッセンス、冷陰極管、熱陰極管、LED、レーザー光源、水銀ランプ等を用いる
ことができる。ただし、これに限定されず、光源して様々なものを用いることができる。
A display device that requires a light source, for example, a liquid crystal display (transmissive liquid crystal display, semi-transmissive liquid crystal display, reflective liquid crystal display, direct-view liquid crystal display, projection liquid crystal display), or a grating light valve (GLV) is used. As a light source of the existing display device, a display device using a digital micromirror device (DMD), or the like, an electroluminescence, a cold cathode tube, a hot cathode tube, an LED, a laser light source, a mercury lamp, or the like can be used. However, the present invention is not limited to this, and various light sources can be used.

トランジスタの種類
なお、トランジスタとして、様々な形態のトランジスタを用いることができる。よって
、用いるトランジスタの種類に限定はない。例えば、非晶質シリコン、多結晶シリコン、
微結晶(マイクロクリスタル、セミアモルファスとも言う)シリコン等に代表される非単
結晶半導体膜を有する薄膜トランジスタ(TFT)等を用いることができる。TFTを用
いる場合、様々なメリットがある。例えば、単結晶シリコンの場合よりも低い温度で製造
できるため、製造コストの削減、又は製造装置の大型化を図ることができる。製造装置を
大きくできるため、大型基板上に製造できる。そのため、同時に多くの個数の表示装置を
製造できるため、低コストで製造できる。さらに、製造温度が低いため、耐熱性の弱い基
板を用いることができる。そのため、透明基板上にトランジスタを製造できる。そして、
透明な基板上のトランジスタを用いて表示素子での光の透過を制御することができる。あ
るいは、トランジスタの膜厚が薄いため、トランジスタを構成する膜の一部は、光を透過
させることができる。そのため、開口率が向上させることができる。
Types of Transistors As the transistors, various types of transistors can be used. Therefore, the type of transistor used is not limited. For example, amorphous silicon, polycrystalline silicon,
A thin film transistor (TFT) having a non-single crystal semiconductor film typified by microcrystal (also referred to as microcrystal or semi-amorphous) silicon can be used. When using a TFT, there are various merits. For example, since it can be manufactured at a lower temperature than that of single crystal silicon, it is possible to reduce the manufacturing cost or increase the size of the manufacturing apparatus. Since the manufacturing equipment can be made large, it can be manufactured on a large substrate. Therefore, a large number of display devices can be manufactured at the same time, so that the display devices can be manufactured at low cost. Further, since the production temperature is low, a substrate having weak heat resistance can be used. Therefore, the transistor can be manufactured on the transparent substrate. And
The transmission of light in the display element can be controlled by using a transistor on a transparent substrate. Alternatively, since the film thickness of the transistor is thin, a part of the film constituting the transistor can transmit light. Therefore, the aperture ratio can be improved.

なお、多結晶シリコンを製造するときに、触媒(ニッケル等)を用いることにより、結
晶性をさらに向上させ、電気特性のよいトランジスタを製造することが可能となる。その
結果、ゲートドライバ回路(走査線駆動回路)やソースドライバ回路(信号線駆動回路)
、信号処理回路(信号生成回路、ガンマ補正回路、DA変換回路等)を基板上に一体形成
することができる。
By using a catalyst (nickel or the like) when producing polycrystalline silicon, it is possible to further improve the crystallinity and produce a transistor having good electrical characteristics. As a result, the gate driver circuit (scanning line drive circuit) and source driver circuit (signal line drive circuit)
, A signal processing circuit (signal generation circuit, gamma correction circuit, DA conversion circuit, etc.) can be integrally formed on the substrate.

なお、微結晶シリコンを製造するときに、触媒(ニッケル等)を用いることにより、結
晶性をさらに向上させ、電気特性のよいトランジスタを製造することが可能となる。この
とき、レーザー照射を行うことなく、熱処理を加えるだけで、結晶性を向上させることが
できる。その結果、ゲートドライバ回路(走査線駆動回路)やソースドライバ回路の一部
(アナログスイッチ等)を基板上に一体形成することができる。さらに、結晶化のために
レーザー照射を行わない場合は、シリコンの結晶性のムラを抑えることができる。そのた
め、綺麗な画像を表示することができる。
By using a catalyst (nickel or the like) when producing microcrystalline silicon, it is possible to further improve the crystallinity and produce a transistor having good electrical characteristics. At this time, the crystallinity can be improved only by applying a heat treatment without performing laser irradiation. As a result, a part of the gate driver circuit (scanning line drive circuit) and the source driver circuit (analog switch, etc.) can be integrally formed on the substrate. Further, when laser irradiation is not performed for crystallization, unevenness in the crystallinity of silicon can be suppressed. Therefore, a beautiful image can be displayed.

ただし、触媒(ニッケル等)を用いずに、多結晶シリコンや微結晶シリコンを製造する
ことは可能である。
However, it is possible to produce polycrystalline silicon or microcrystalline silicon without using a catalyst (nickel or the like).

なお、シリコンの結晶性を、多結晶または微結晶等へと向上させることは、パネル全体
で行うことが望ましいが、それに限定されない。パネルの一部の領域のみにおいて、シリ
コンの結晶性を向上させてもよい。選択的に結晶性を向上させることは、レーザー光を選
択的に照射すること等により可能である。例えば、画素以外の領域である周辺回路領域に
のみ、レーザー光を照射してもよい。または、ゲートドライバ回路、ソースドライバ回路
等の領域にのみ、レーザー光を照射してもよい。あるいは、ソースドライバ回路の一部(
例えば、アナログスイッチ)の領域にのみ、レーザー光を照射してもよい。その結果、回
路を高速に動作させる必要がある領域にのみ、シリコンの結晶化を向上させることができ
る。画素領域は、高速に動作させる必要性が低いため、結晶性が向上されなくても、問題
なく画素回路を動作させることができる。結晶性を向上させる領域が少なくて済むため、
製造工程も短くすることができ、スループットが向上し、製造コストを低減させることが
できる。必要とされる製造装置の数も少なくて製造できるため、製造コストを低減させる
ことができる。
It is desirable, but not limited to, improving the crystallinity of silicon to polycrystalline or microcrystals in the entire panel. The crystallinity of silicon may be improved only in a part of the panel. It is possible to selectively improve the crystallinity by selectively irradiating a laser beam or the like. For example, the laser beam may be irradiated only to the peripheral circuit region which is a region other than the pixel. Alternatively, the laser beam may be irradiated only to the area such as the gate driver circuit and the source driver circuit. Or part of the source driver circuit (
For example, the laser beam may be irradiated only to the area of the analog switch). As a result, the crystallization of silicon can be improved only in the region where the circuit needs to be operated at high speed. Since it is less necessary to operate the pixel region at high speed, the pixel circuit can be operated without any problem even if the crystallinity is not improved. Because there are few areas to improve crystallinity
The manufacturing process can also be shortened, the throughput can be improved, and the manufacturing cost can be reduced. Since the number of manufacturing devices required can be reduced, the manufacturing cost can be reduced.

または、半導体基板やSOI基板等を用いてトランジスタを形成することができる。こ
れらにより、特性やサイズや形状等のバラツキが少なく、電流供給能力が高く、サイズの
小さいトランジスタを製造することができる。これらのトランジスタを用いると、回路の
低消費電力化、又は回路の高集積化を図ることができる。
Alternatively, a transistor can be formed by using a semiconductor substrate, an SOI substrate, or the like. As a result, it is possible to manufacture a transistor having a small variation in characteristics, size, shape, etc., a high current supply capacity, and a small size. By using these transistors, it is possible to reduce the power consumption of the circuit or to increase the integration of the circuit.

または、ZnO、a−InGaZnO、SiGe、GaAs、IZO、ITO、SnO
等の化合物半導体または酸化物半導体を有するトランジスタや、さらに、これらの化合物
半導体または酸化物半導体を薄膜化した薄膜トランジスタ等を用いることができる。これ
らにより、製造温度を低くでき、例えば、室温でトランジスタを製造することが可能とな
る。その結果、耐熱性の低い基板、例えばプラスチック基板やフィルム基板に直接トラン
ジスタを形成することができる。なお、これらの化合物半導体または酸化物半導体を、ト
ランジスタのチャネル部分に用いるだけでなく、それ以外の用途で用いることもできる。
例えば、これらの化合物半導体または酸化物半導体を抵抗素子、画素電極、透明電極とし
て用いることができる。さらに、それらをトランジスタと同時に成膜又は形成できるため
、コストを低減できる。
Alternatively, ZnO, a-InGaZnO, SiGe, GaAs, IZO, ITO, SnO
A transistor having a compound semiconductor or an oxide semiconductor such as the above, a thin film transistor obtained by thinning these compound semiconductors or an oxide semiconductor, or the like can be used. As a result, the manufacturing temperature can be lowered, and for example, a transistor can be manufactured at room temperature. As a result, the transistor can be formed directly on a substrate having low heat resistance, for example, a plastic substrate or a film substrate. It should be noted that these compound semiconductors or oxide semiconductors can be used not only for the channel portion of the transistor but also for other purposes.
For example, these compound semiconductors or oxide semiconductors can be used as resistance elements, pixel electrodes, and transparent electrodes. Further, since they can be formed or formed at the same time as the transistor, the cost can be reduced.

または、インクジェットや印刷法を用いて形成したトランジスタ等を用いることができ
る。これらにより、室温で製造、低真空度で製造、又は大型基板上に製造することができ
る。マスク(レチクル)を用いなくても製造することが可能となるため、トランジスタの
レイアウトを容易に変更することができる。さらに、レジストを用いる必要がないので、
材料費が安くなり、工程数を削減できる。さらに、必要な部分にのみ膜を付けるため、全
面に成膜した後でエッチングする、という製法よりも、材料が無駄にならず、低コストに
できる。
Alternatively, a transistor or the like formed by using an inkjet or a printing method can be used. As a result, it can be manufactured at room temperature, at a low degree of vacuum, or on a large substrate. Since it can be manufactured without using a mask (reticle), the layout of the transistor can be easily changed. Furthermore, since it is not necessary to use a resist,
Material costs can be reduced and the number of processes can be reduced. Further, since the film is attached only to the necessary part, the material is not wasted and the cost can be reduced as compared with the manufacturing method in which the film is formed on the entire surface and then etched.

または、有機半導体やカーボンナノチューブを有するトランジスタ等を用いることがで
きる。これらにより、曲げることが可能な基板上にトランジスタを形成することができる
。そのため、衝撃に強くできる。
Alternatively, an organic semiconductor, a transistor having carbon nanotubes, or the like can be used. As a result, the transistor can be formed on a bendable substrate. Therefore, it can be made strong against impact.

さらに、様々な構造のトランジスタを用いることができる。例えば、MOS型トランジ
スタ、接合型トランジスタ、バイポーラトランジスタ等をトランジスタとして用いること
ができる。MOS型トランジスタを用いることにより、トランジスタのサイズを小さくす
ることができる。よって、多数のトランジスタを搭載することができる。バイポーラトラ
ンジスタを用いることにより、大きな電流を流すことができる。よって、高速に回路を動
作させることができる。
Further, transistors having various structures can be used. For example, a MOS type transistor, a junction type transistor, a bipolar transistor and the like can be used as the transistor. By using a MOS type transistor, the size of the transistor can be reduced. Therefore, a large number of transistors can be mounted. By using a bipolar transistor, a large current can flow. Therefore, the circuit can be operated at high speed.

なお、MOS型トランジスタ、バイポーラトランジスタ等を1つの基板に混在させて形
成してもよい。これにより、低消費電力、小型化、高速動作等を実現することができる。
Note that MOS-type transistors, bipolar transistors, and the like may be mixed and formed on one substrate. As a result, low power consumption, miniaturization, high-speed operation, and the like can be realized.

その他、様々なトランジスタを用いることができる。 In addition, various transistors can be used.

なお、トランジスタは、様々な基板を用いて形成することができる。基板の種類は、特
定のものに限定されることはない。その基板としては、例えば、単結晶基板、SOI基板
、ガラス基板、石英基板、プラスチック基板、紙基板、セロファン基板、石材基板、木材
基板、布基板(天然繊維(絹、綿、麻)、合成繊維(ナイロン、ポリウレタン、ポリエス
テル)若しくは再生繊維(アセテート、キュプラ、レーヨン、再生ポリエステル)等を含
む)、皮革基板、ゴム基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有
する基板等を用いることができる。あるいは、人等の動物の皮膚(皮表、真皮)又は皮下
組織を基板として用いてもよい。または、ある基板を用いてトランジスタを形成し、その
後、別の基板にトランジスタを転置し、別の基板上にトランジスタを配置してもよい。ト
ランジスタが転置される基板としては、単結晶基板、SOI基板、ガラス基板、石英基板
、プラスチック基板、紙基板、セロファン基板、石材基板、木材基板、布基板(天然繊維
(絹、綿、麻)、合成繊維(ナイロン、ポリウレタン、ポリエステル)若しくは再生繊維
(アセテート、キュプラ、レーヨン、再生ポリエステル)等を含む)、皮革基板、ゴム基
板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板等を用いること
ができる。あるいは、人等の動物の皮膚(皮表、真皮)又は皮下組織を基板として用いて
もよい。または、ある基板を用いてトランジスタを形成し、その基板を研磨して薄くして
もよい。研磨される基板としては、単結晶基板、SOI基板、ガラス基板、石英基板、プ
ラスチック基板、紙基板、セロファン基板、石材基板、木材基板、布基板(天然繊維(絹
、綿、麻)、合成繊維(ナイロン、ポリウレタン、ポリエステル)若しくは再生繊維(ア
セテート、キュプラ、レーヨン、再生ポリエステル)等を含む)、皮革基板、ゴム基板、
ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板等を用いることがで
きる。あるいは、人等の動物の皮膚(皮表、真皮)又は皮下組織を基板として用いてもよ
い。これらの基板を用いることにより、特性のよいトランジスタの形成、消費電力の小さ
いトランジスタの形成、壊れにくい装置の製造、耐熱性の付与、軽量化、又は薄型化を図
ることができる。
The transistor can be formed by using various substrates. The type of substrate is not limited to a specific one. Examples of the substrate include single crystal substrate, SOI substrate, glass substrate, quartz substrate, plastic substrate, paper substrate, cellophane substrate, stone substrate, wood substrate, cloth substrate (natural fiber (silk, cotton, linen), synthetic fiber). (Including nylon, polyurethane, polyester) or recycled fibers (including acetate, cupra, rayon, recycled polyester), leather substrates, rubber substrates, stainless steel substrates, substrates with stainless steel foil, etc. can be used. .. Alternatively, the skin (skin surface, dermis) or subcutaneous tissue of an animal such as a human may be used as a substrate. Alternatively, a transistor may be formed using one substrate, then the transistor may be transposed to another substrate, and the transistor may be arranged on another substrate. The substrates on which the transistors are transferred include single crystal substrates, SOI substrates, glass substrates, quartz substrates, plastic substrates, paper substrates, cellophane substrates, stone substrates, wood substrates, cloth substrates (natural fibers (silk, cotton, linen), etc. Use synthetic fibers (including nylon, polyurethane, polyester) or recycled fibers (including acetate, cupra, rayon, recycled polyester), leather substrates, rubber substrates, stainless steel substrates, substrates with stainless steel foil, etc. Can be done. Alternatively, the skin (skin surface, dermis) or subcutaneous tissue of an animal such as a human may be used as a substrate. Alternatively, a transistor may be formed using a certain substrate, and the substrate may be polished to be thin. The substrates to be polished include single crystal substrates, SOI substrates, glass substrates, quartz substrates, plastic substrates, paper substrates, cellophane substrates, stone substrates, wood substrates, cloth substrates (natural fibers (silk, cotton, linen), synthetic fibers. (Including nylon, polyurethane, polyester) or recycled fibers (including acetate, cupra, rayon, recycled polyester), leather substrates, rubber substrates,
A stainless steel substrate, a substrate having a stainless steel still foil, or the like can be used. Alternatively, the skin (skin surface, dermis) or subcutaneous tissue of an animal such as a human may be used as a substrate. By using these substrates, it is possible to form a transistor having good characteristics, to form a transistor having low power consumption, to manufacture a device that is hard to break, to impart heat resistance, to reduce the weight, or to reduce the thickness.

なお、トランジスタの構成は、様々な形態をとることができる。特定の構成に限定され
ない。例えば、ゲート電極が2個以上のマルチゲート構造を用いてもよい。マルチゲート
構造にすると、チャネル領域が直列に接続されるため、複数のトランジスタが直列に接続
された構成となる。マルチゲート構造により、オフ電流の低減、トランジスタの耐圧向上
による信頼性の向上を図ることができる。あるいは、マルチゲート構造により、飽和領域
で動作する時に、ドレイン・ソース間電圧が変化しても、ドレイン・ソース間電流があま
り変化せず、電圧・電流特性の傾きがフラットな特性にすることができる。電圧・電流特
性の傾きがフラットである特性を利用すると、理想的な電流源回路や、非常に高い抵抗値
をもつ能動負荷を実現することができる。その結果、特性のよい差動回路やカレントミラ
ー回路を実現することができる。別の例として、チャネルの上下にゲート電極が配置され
ている構造でもよい。チャネルの上下にゲート電極が配置されている構造にすることによ
り、チャネル領域が増えるため、電流値の増加、又は空乏層ができやすくなることによる
S値の低減を図ることができる。チャネルの上下にゲート電極が配置されると、複数のト
ランジスタが並列に接続されたような構成となる。
The transistor configuration can take various forms. It is not limited to a specific configuration. For example, a multi-gate structure having two or more gate electrodes may be used. In the multi-gate structure, since the channel regions are connected in series, a plurality of transistors are connected in series. The multi-gate structure can reduce off-current and improve reliability by improving the withstand voltage of the transistor. Alternatively, due to the multi-gate structure, even if the drain-source voltage changes when operating in the saturation region, the drain-source current does not change much, and the slope of the voltage / current characteristics can be made flat. it can. By utilizing the characteristic that the slope of the voltage / current characteristic is flat, it is possible to realize an ideal current source circuit and an active load having a very high resistance value. As a result, a differential circuit or a current mirror circuit having good characteristics can be realized. As another example, a structure in which gate electrodes are arranged above and below the channel may be used. By adopting a structure in which the gate electrodes are arranged above and below the channel, the channel region is increased, so that the current value can be increased or the S value can be reduced by easily forming a depletion layer. When the gate electrodes are arranged above and below the channel, the configuration is such that a plurality of transistors are connected in parallel.

あるいは、チャネル領域の上にゲート電極が配置されている構造でもよいし、チャネル
領域の下にゲート電極が配置されている構造でもよい。あるいは、正スタガ構造または逆
スタガ構造でもよいし、チャネル領域が複数の領域に分かれていてもよいし、チャネル領
域が並列に接続されていてもよいし、チャネル領域が直列に接続されていてもよい。ある
いは、チャネル領域(もしくはその一部)にソース電極やドレイン電極が重なっていても
よい。チャネル領域(もしくはその一部)にソース電極やドレイン電極が重なる構造にす
ることにより、チャネル領域の一部に電荷がたまって、動作が不安定になることを防ぐこ
とができる。あるいは、LDD領域を設けても良い。LDD領域を設けることにより、オ
フ電流の低減、又はトランジスタの耐圧向上による信頼性の向上を図ることができる。あ
るいは、LDD領域を設けることにより、飽和領域で動作する時に、ドレイン・ソース間
電圧が変化しても、ドレイン・ソース間電流があまり変化せず、電圧・電流特性の傾きが
フラットな特性にすることができる。
Alternatively, the structure may be such that the gate electrode is arranged above the channel region, or the gate electrode may be arranged below the channel region. Alternatively, it may have a normal stagger structure or a reverse stagger structure, the channel region may be divided into a plurality of regions, the channel regions may be connected in parallel, or the channel regions may be connected in series. Good. Alternatively, the source electrode and the drain electrode may overlap the channel region (or a part thereof). By forming the structure in which the source electrode and the drain electrode overlap the channel region (or a part thereof), it is possible to prevent the operation from becoming unstable due to the accumulation of electric charges in a part of the channel region. Alternatively, an LDD region may be provided. By providing the LDD region, it is possible to reduce the off-current or improve the reliability by improving the withstand voltage of the transistor. Alternatively, by providing the LDD region, even if the drain-source voltage changes when operating in the saturation region, the drain-source current does not change so much, and the slope of the voltage / current characteristic is made flat. be able to.

なお、トランジスタは、様々なタイプを用いることができ、様々な基板を用いて形成さ
せることができる。従って、所定の機能を実現させるために必要な回路の全てが、同一の
基板に形成されていてもよい。例えば、所定の機能を実現させるために必要な回路の全て
が、ガラス基板、プラスチック基板、単結晶基板、またはSOI基板を用いて形成されて
いてもよく、さまざまな基板を用いてに形成されていてもよい。所定の機能を実現させる
ために必要な回路の全てが同じ基板を用いて形成されていることにより、部品点数の削減
によるコストの低減、又は回路部品との接続点数の低減による信頼性の向上を図ることが
できる。あるいは、所定の機能を実現させるために必要な回路の一部が、ある基板に形成
されており、所定の機能を実現させるために必要な回路の別の一部が、別の基板に形成さ
れていてもよい。つまり、所定の機能を実現させるために必要な回路の全てが同じ基板を
用いて形成されていなくてもよい。例えば、所定の機能を実現させるために必要な回路の
一部は、ガラス基板上にトランジスタを用いて形成され、所定の機能を実現させるために
必要な回路の別の一部は、単結晶基板に形成され、単結晶基板を用いて形成されたトラン
ジスタで構成されたICチップをCOG(Chip On Glass)でガラス基板に
接続して、ガラス基板上にそのICチップを配置してもよい。あるいは、そのICチップ
をTAB(Tape Automated Bonding)やプリント基板を用いてガ
ラス基板と接続してもよい。このように、回路の一部が同じ基板に形成されていることに
より、部品点数の削減によるコストの低減、又は回路部品との接続点数の低減による信頼
性の向上を図ることができる。あるいは、駆動電圧が高い部分及び駆動周波数が高い部分
の回路は、消費電力が大きくなってしまうので、そのような部分の回路は同じ基板に形成
せず、そのかわりに、例えば、単結晶基板にその部分の回路を形成して、その回路で構成
されたICチップを用いるようにすれば、消費電力の増加を防ぐことができる。
Various types of transistors can be used, and various substrates can be used for forming the transistors. Therefore, all the circuits necessary for realizing a predetermined function may be formed on the same substrate. For example, all of the circuits required to achieve a given function may be formed using a glass substrate, a plastic substrate, a single crystal substrate, or an SOI substrate, and are formed using various substrates. You may. Since all the circuits required to realize a predetermined function are formed using the same board, the cost can be reduced by reducing the number of parts, or the reliability can be improved by reducing the number of connection points with circuit parts. Can be planned. Alternatively, a part of the circuit necessary for realizing the predetermined function is formed on one substrate, and another part of the circuit necessary for realizing the predetermined function is formed on another substrate. You may be. That is, not all of the circuits required to realize a predetermined function need to be formed by using the same substrate. For example, a part of a circuit necessary to realize a predetermined function is formed on a glass substrate by using a transistor, and another part of a circuit necessary to realize a predetermined function is a single crystal substrate. An IC chip formed of a transistor formed by using a single crystal substrate may be connected to a glass substrate by COG (Chip On Glass), and the IC chip may be arranged on the glass substrate. Alternatively, the IC chip may be connected to a glass substrate using a TAB (Tape Automated Bonding) or a printed circuit board. Since a part of the circuit is formed on the same substrate in this way, it is possible to reduce the cost by reducing the number of parts or improve the reliability by reducing the number of connection points with the circuit parts. Alternatively, the circuit of the portion having a high drive voltage and the portion having a high drive frequency consumes a large amount of power, so that the circuit of such a portion is not formed on the same substrate. Instead, for example, on a single crystal substrate. If a circuit of that part is formed and an IC chip composed of the circuit is used, an increase in power consumption can be prevented.

なお、一画素とは、明るさを制御できる要素一つ分を示すものとする。よって、一例と
しては、一画素とは、一つの色要素を示すものとし、その色要素一つで明るさを表現する
。従って、そのときは、R(赤)G(緑)B(青)の色要素からなるカラー表示装置の場
合には、画像の最小単位は、Rの画素とGの画素とBの画素との三画素から構成されるも
のとする。なお、色要素は、三色に限定されず、三色以上を用いても良いし、RGB以外
の色を用いても良い。例えば、白色を加えて、RGBW(Wは白)としてもよい。あるい
は、RGBに、例えば、イエロー、シアン、マゼンタ、エメラルドグリーン、朱色等を一
色以上追加してもよい。あるいは、例えば、RGBの中の少なくとも一色に類似した色を
、RGBに追加してもよい。例えば、R、G、B1、B2としてもよい。B1とB2とは
、どちらも青色であるが、少し周波数が異なっている。同様に、R1、R2、G、Bとし
てもよい。このような色要素を用いることにより、より実物に近い表示を行うことができ
る。このような色要素を用いることにより、消費電力を低減することができる。別の例と
しては、1つの色要素について、複数の領域を用いて明るさを制御する場合は、その領域
一つ分を一画素としてもよい。よって、一例として、面積階調を行う場合または副画素(
サブ画素)を有している場合、一つの色要素につき、明るさを制御する領域が複数あり、
その全体で階調を表現するわけであるが、明るさを制御する領域の一つ分を一画素として
もよい。よって、その場合は、一つの色要素は、複数の画素で構成されることとなる。あ
るいは、明るさを制御する領域が1つの色要素の中に複数あっても、それらをまとめて、
1つの色要素を1画素としてもよい。よって、その場合は、一つの色要素は、一つの画素
で構成されることとなる。あるいは、1つの色要素について、複数の領域を用いて明るさ
を制御する場合、画素によって、表示に寄与する領域の大きさが異なっている場合がある
。あるいは、一つの色要素につき複数ある、明るさを制御する領域において、各々に供給
する信号を僅かに異ならせるようにして、視野角を広げるようにしてもよい。つまり、1
つの色要素について、複数個ある領域が各々有する画素電極の電位が、各々異なっていて
もよい。その結果、液晶分子に加わる電圧が各画素電極によって各々異なる。よって、視
野角を広くすることができる。
It should be noted that one pixel means one element whose brightness can be controlled. Therefore, as an example, one pixel indicates one color element, and the brightness is expressed by one of the color elements. Therefore, at that time, in the case of a color display device composed of R (red) G (green) B (blue) color elements, the minimum unit of the image is the R pixel, the G pixel, and the B pixel. It shall consist of three pixels. The color element is not limited to three colors, and three or more colors may be used, or a color other than RGB may be used. For example, white may be added to make RGBW (W is white). Alternatively, one or more colors such as yellow, cyan, magenta, emerald green, and vermilion may be added to RGB. Alternatively, for example, a color similar to at least one of RGB may be added to RGB. For example, it may be R, G, B1 or B2. Both B1 and B2 are blue, but their frequencies are slightly different. Similarly, it may be R1, R2, G, B. By using such a color element, it is possible to perform a display closer to the real thing. By using such a color element, power consumption can be reduced. As another example, when the brightness of one color element is controlled by using a plurality of regions, one region may be one pixel. Therefore, as an example, when performing area gradation or sub-pixels (
If it has sub-pixels), there are multiple areas for controlling brightness for each color element.
Although the gradation is expressed as a whole, one pixel may be one of the areas for controlling the brightness. Therefore, in that case, one color element is composed of a plurality of pixels. Alternatively, even if there are multiple areas for controlling brightness in one color element, they can be grouped together.
One color element may be one pixel. Therefore, in that case, one color element is composed of one pixel. Alternatively, when the brightness of one color element is controlled by using a plurality of regions, the size of the region that contributes to the display may differ depending on the pixel. Alternatively, in a plurality of areas for controlling brightness, which are present for one color element, the signals supplied to each may be slightly different to widen the viewing angle. That is, 1
For each color element, the potentials of the pixel electrodes of each of the plurality of regions may be different. As a result, the voltage applied to the liquid crystal molecules differs depending on each pixel electrode. Therefore, the viewing angle can be widened.

なお、一画素(三色分)と明示的に記載する場合は、RとGとBの三画素分を一画素と
考える場合であるとする。一画素(一色分)と明示的に記載する場合は、一つの色要素に
つき、複数の領域がある場合、それらをまとめて一画素と考える場合であるとする。
When explicitly describing one pixel (three colors), it is assumed that the three pixels of R, G, and B are considered as one pixel. When explicitly describing one pixel (one color), when there are a plurality of regions for one color element, it is assumed that they are collectively regarded as one pixel.

なお、画素は、マトリクス状に配置(配列)されている場合がある。ここで、画素がマ
トリクスに配置(配列)されているとは、縦方向もしくは横方向において、画素が直線上
に並んで配置されている場合、又はギザギザな線上に配置されている場合を含む。よって
、例えば三色の色要素(例えばRGB)でフルカラー表示を行う場合に、ストライプ配置
されている場合、又は三つの色要素のドットがデルタ配置されている場合も含む。さらに
、ベイヤー配置されている場合も含む。なお、色要素は、三色に限定されず、それ以上で
もよく、例えば、RGBW(Wは白)、又はRGBに、イエロー、シアン、マゼンタ等を
一色以上追加したもの等がある。なお、色要素のドット毎にその表示領域の大きさが異な
っていてもよい。これにより、低消費電力化、又は表示素子の長寿命化を図ることができ
る。
The pixels may be arranged (arranged) in a matrix. Here, the fact that the pixels are arranged (arranged) in the matrix includes a case where the pixels are arranged side by side on a straight line in the vertical direction or the horizontal direction, or a case where the pixels are arranged on a jagged line. Therefore, for example, when full-color display is performed with three color elements (for example, RGB), stripes are arranged, or dots of the three color elements are delta-arranged. Furthermore, the case where the Bayer is arranged is also included. The color element is not limited to three colors, and may be more than three colors. For example, RGBW (W is white), or RGB with one or more colors such as yellow, cyan, and magenta added. The size of the display area may be different for each dot of the color element. As a result, it is possible to reduce the power consumption or extend the life of the display element.

なお、画素に能動素子を有するアクティブマトリクス方式、または、画素に能動素子を
有しないパッシブマトリクス方式を用いることができる。
An active matrix method having an active element in the pixel or a passive matrix method having no active element in the pixel can be used.

アクティブマトリクス方式では、能動素子(アクティブ素子、非線形素子)として、ト
ランジスタだけでなく、さまざまな能動素子(アクティブ素子、非線形素子)を用いるこ
とができる。例えば、MIM(Metal Insulator Metal)やTFD
(Thin Film Diode)等を用いることも可能である。これらの素子は、製
造工程が少ないため、製造コストの低減、又は歩留まりの向上を図ることができる。さら
に、素子のサイズが小さいため、開口率を向上させることができ、低消費電力化や高輝度
化をはかることができる。
In the active matrix method, not only a transistor but also various active elements (active element, non-linear element) can be used as the active element (active element, non-linear element). For example, MIM (Metal Insulator Metal) and TFD
(Thin Film Diode) and the like can also be used. Since these devices have few manufacturing processes, it is possible to reduce the manufacturing cost or improve the yield. Further, since the size of the element is small, the aperture ratio can be improved, and low power consumption and high brightness can be achieved.

なお、アクティブマトリクス方式以外のものとして、能動素子(アクティブ素子、非線
形素子)を用いないパッシブマトリクス型を用いることも可能である。能動素子(アクテ
ィブ素子、非線形素子)を用いないため、製造工程が少なく、製造コストの低減、又は歩
留まりの向上を図ることができる。能動素子(アクティブ素子、非線形素子)を用いない
ため、開口率を向上させることができ、低消費電力化や高輝度化をはかることができる。
In addition to the active matrix method, it is also possible to use a passive matrix type that does not use an active element (active element, non-linear element). Since no active element (active element, non-linear element) is used, the number of manufacturing processes is small, and the manufacturing cost can be reduced or the yield can be improved. Since no active element (active element, non-linear element) is used, the aperture ratio can be improved, and low power consumption and high brightness can be achieved.

なお、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端
子を有する素子であり、ドレイン領域とソース領域の間にチャネル領域を有しており、ド
レイン領域とチャネル領域とソース領域とを介して電流を流すことができる。ここで、ソ
ースとドレインとは、トランジスタの構造や動作条件等によって変わるため、いずれがソ
ースまたはドレインであるかを限定することが困難である。そこで、本書類(明細書、特
許請求の範囲又は図面等)においては、ソース及びドレインとして機能する領域を、ソー
スもしくはドレインと呼ばない場合がある。その場合、一例としては、それぞれを第1端
子、第2端子と表記する場合がある。あるいは、それぞれを第1の電極、第2の電極と表
記する場合がある。あるいは、ソース領域、ドレイン領域と表記する場合がある。
A transistor is an element having at least three terminals including a gate, a drain, and a source, and has a channel region between a drain region and a source region, and a drain region, a channel region, and a source region. A current can flow through and. Here, since the source and the drain change depending on the structure of the transistor, the operating conditions, and the like, it is difficult to limit which is the source or the drain. Therefore, in this document (specification, claims, drawings, etc.), the area that functions as a source and a drain may not be referred to as a source or a drain. In that case, as an example, they may be referred to as a first terminal and a second terminal, respectively. Alternatively, they may be referred to as a first electrode and a second electrode, respectively. Alternatively, it may be referred to as a source area or a drain area.

なお、トランジスタは、ベースとエミッタとコレクタとを含む少なくとも三つの端子を
有する素子であってもよい。この場合も同様に、エミッタとコレクタとを、第1端子、第
2端子と表記する場合がある。
The transistor may be an element having at least three terminals including a base, an emitter, and a collector. Similarly, in this case, the emitter and the collector may be referred to as a first terminal and a second terminal.

なお、ゲートとは、ゲート電極とゲート配線(ゲート線、ゲート信号線、走査線、走査
信号線等とも言う)とを含んだ全体、もしくは、それらの一部のことを言う。ゲート電極
とは、チャネル領域を形成する半導体と、ゲート絶縁膜を介してオーバーラップしている
部分の導電膜のことを言う。なお、ゲート電極の一部は、LDD(Lightly Do
ped Drain)領域またはソース領域(またはドレイン領域)と、ゲート絶縁膜を
介してオーバーラップしている場合もある。ゲート配線とは、各トランジスタのゲート電
極の間を接続するための配線、各画素の有するゲート電極の間を接続するための配線、又
はゲート電極と別の配線とを接続するための配線のことを言う。
The gate refers to the whole including the gate electrode and the gate wiring (also referred to as a gate line, a gate signal line, a scanning line, a scanning signal line, etc.) or a part thereof. The gate electrode refers to a conductive film of a portion that overlaps with a semiconductor forming a channel region via a gate insulating film. A part of the gate electrode is LDD (Lightly Do).
It may overlap with the ped Drain) region or the source region (or drain region) via the gate insulating film. The gate wiring is a wiring for connecting between the gate electrodes of each transistor, a wiring for connecting between the gate electrodes of each pixel, or a wiring for connecting the gate electrode and another wiring. Say.

ただし、ゲート電極としても機能し、ゲート配線としても機能するような部分(領域、
導電膜、配線等)も存在する。そのような部分(領域、導電膜、配線等)は、ゲート電極
と呼んでも良いし、ゲート配線と呼んでも良い。つまり、ゲート電極とゲート配線とが、
明確に区別できないような領域も存在する。例えば、延伸して配置されているゲート配線
の一部とチャネル領域がオーバーラップしている場合、その部分(領域、導電膜、配線等
)はゲート配線として機能しているが、ゲート電極としても機能していることになる。よ
って、そのような部分(領域、導電膜、配線等)は、ゲート電極と呼んでも良いし、ゲー
ト配線と呼んでも良い。
However, the part (area,) that also functions as a gate electrode and also as a gate wiring.
Conductive film, wiring, etc.) also exists. Such a portion (region, conductive film, wiring, etc.) may be referred to as a gate electrode or a gate wiring. That is, the gate electrode and the gate wiring are
There are some areas that cannot be clearly distinguished. For example, when a part of the gate wiring that is stretched and the channel region overlaps, that portion (region, conductive film, wiring, etc.) functions as a gate wiring, but also as a gate electrode. It will be working. Therefore, such a portion (region, conductive film, wiring, etc.) may be referred to as a gate electrode or a gate wiring.

なお、ゲート電極と同じ材料で形成され、ゲート電極と同じ島(アイランド)を形成し
てつながっている部分(領域、導電膜、配線等)も、ゲート電極と呼んでも良い。同様に
、ゲート配線と同じ材料で形成され、ゲート配線と同じ島(アイランド)を形成してつな
がっている部分(領域、導電膜、配線等)も、ゲート配線と呼んでも良い。このような部
分(領域、導電膜、配線等)は、厳密な意味では、チャネル領域とオーバーラップしてい
ない場合、又は別のゲート電極と接続させる機能を有していない場合がある。しかし、製
造時の仕様等の関係で、ゲート電極またはゲート配線と同じ材料で形成され、ゲート電極
またはゲート配線と同じ島(アイランド)を形成してつながっている部分(領域、導電膜
、配線等)がある。よって、そのような部分(領域、導電膜、配線等)もゲート電極また
はゲート配線と呼んでも良い。
A portion (region, conductive film, wiring, etc.) formed of the same material as the gate electrode and formed and connected to the same island as the gate electrode may also be referred to as a gate electrode. Similarly, a portion (region, conductive film, wiring, etc.) formed of the same material as the gate wiring and formed and connected to the same island as the gate wiring may also be referred to as a gate wiring. In a strict sense, such a portion (region, conductive film, wiring, etc.) may not overlap with the channel region or may not have a function of connecting to another gate electrode. However, due to specifications at the time of manufacture, parts (regions, conductive films, wiring, etc.) that are formed of the same material as the gate electrode or gate wiring and form the same island as the gate electrode or gate wiring are connected. ). Therefore, such a portion (region, conductive film, wiring, etc.) may also be referred to as a gate electrode or gate wiring.

なお、例えば、マルチゲートのトランジスタにおいて、1つのゲート電極と、別のゲー
ト電極とは、ゲート電極と同じ材料で形成された導電膜で接続される場合が多い。そのよ
うな部分(領域、導電膜、配線等)は、ゲート電極とゲート電極とを接続させるための部
分(領域、導電膜、配線等)であるため、ゲート配線と呼んでも良いが、マルチゲートの
トランジスタを1つのトランジスタと見なすこともできるため、ゲート電極と呼んでも良
い。つまり、ゲート電極またはゲート配線と同じ材料で形成され、ゲート電極またはゲー
ト配線と同じ島(アイランド)を形成してつながっている部分(領域、導電膜、配線等)
は、ゲート電極やゲート配線と呼んでも良い。さらに、例えば、ゲート電極とゲート配線
とを接続させている部分の導電膜であって、ゲート電極またはゲート配線とは異なる材料
で形成された導電膜も、ゲート電極と呼んでも良いし、ゲート配線と呼んでも良い。
For example, in a multi-gate transistor, one gate electrode and another gate electrode are often connected by a conductive film formed of the same material as the gate electrode. Since such a portion (region, conductive film, wiring, etc.) is a portion (region, conductive film, wiring, etc.) for connecting the gate electrode and the gate electrode, it may be called a gate wiring, but it may be called a multi-gate. Can be regarded as one transistor, and therefore may be called a gate electrode. That is, a portion (region, conductive film, wiring, etc.) formed of the same material as the gate electrode or the gate wiring and forming the same island as the gate electrode or the gate wiring.
May be called a gate electrode or a gate wiring. Further, for example, a conductive film of a portion connecting the gate electrode and the gate wiring and formed of a material different from the gate electrode or the gate wiring may also be referred to as a gate electrode or the gate wiring. You may call it.

なお、ゲート端子とは、ゲート電極の部分(領域、導電膜、配線等)または、ゲート電
極と電気的に接続されている部分(領域、導電膜、配線等)について、その一部分のこと
を言う。
The gate terminal refers to a part of the gate electrode (region, conductive film, wiring, etc.) or a part electrically connected to the gate electrode (region, conductive film, wiring, etc.). ..

なお、ゲート配線、ゲート線、ゲート信号線、走査線、走査信号線等と呼ぶ場合、配線
にトランジスタのゲートが接続されていない場合もある。この場合、ゲート配線、ゲート
線、ゲート信号線、走査線、走査信号線は、トランジスタのゲートと同じ層で形成された
配線、トランジスタのゲートと同じ材料で形成された配線またはトランジスタのゲートと
同時に成膜された配線を意味している場合がある。例としては、保持容量用配線、電源線
、基準電位供給配線等がある。
When referred to as a gate wiring, a gate line, a gate signal line, a scanning line, a scanning signal line, or the like, the gate of the transistor may not be connected to the wiring. In this case, the gate wiring, the gate line, the gate signal line, the scanning line, and the scanning signal line are simultaneously formed with the wiring formed in the same layer as the gate of the transistor, the wiring formed of the same material as the gate of the transistor, or the gate of the transistor. It may mean a film-formed wiring. Examples include wiring for holding capacity, power supply line, reference potential supply wiring, and the like.

なお、ソースとは、ソース領域とソース電極とソース配線(ソース線、ソース信号線、
データ線、データ信号線等とも言う)とを含んだ全体、もしくは、それらの一部のことを
言う。ソース領域とは、P型不純物(ボロンやガリウム等)やN型不純物(リンやヒ素等
)が多く含まれる半導体領域のことを言う。従って、少しだけP型不純物やN型不純物が
含まれる領域、いわゆる、LDD(Lightly Doped Drain)領域は、
ソース領域には含まれない。ソース電極とは、ソース領域とは別の材料で形成され、ソー
ス領域と電気的に接続されて配置されている部分の導電層のことを言う。ただし、ソース
電極は、ソース領域も含んでソース電極と呼ぶこともある。ソース配線とは、各トランジ
スタのソース電極の間を接続するための配線、各画素の有するソース電極の間を接続する
ための配線、又はソース電極と別の配線とを接続するための配線のことを言う。
The source is the source region, the source electrode, and the source wiring (source line, source signal line, etc.).
It refers to the whole including data lines, data signal lines, etc., or a part of them. The source region refers to a semiconductor region containing a large amount of P-type impurities (boron, gallium, etc.) and N-type impurities (phosphorus, arsenic, etc.). Therefore, the region containing a small amount of P-type impurities and N-type impurities, that is, the so-called LDD (Lightly Doped Drain) region, is
Not included in the source area. The source electrode refers to a conductive layer in a portion formed of a material different from the source region and electrically connected to the source region. However, the source electrode may also be referred to as a source electrode including the source region. The source wiring is a wiring for connecting between the source electrodes of each transistor, a wiring for connecting between the source electrodes of each pixel, or a wiring for connecting the source electrode and another wiring. Say.

しかしながら、ソース電極としても機能し、ソース配線としても機能するような部分(
領域、導電膜、配線等)も存在する。そのような部分(領域、導電膜、配線等)は、ソー
ス電極と呼んでも良いし、ソース配線と呼んでも良い。つまり、ソース電極とソース配線
とが、明確に区別できないような領域も存在する。例えば、延伸して配置されているソー
ス配線の一部とソース領域とがオーバーラップしている場合、その部分(領域、導電膜、
配線等)はソース配線として機能しているが、ソース電極としても機能していることにな
る。よって、そのような部分(領域、導電膜、配線等)は、ソース電極と呼んでも良いし
、ソース配線と呼んでも良い。
However, the part that also functions as a source electrode and also as a source wiring (
Regions, conductive films, wiring, etc.) also exist. Such a portion (region, conductive film, wiring, etc.) may be referred to as a source electrode or a source wiring. That is, there is a region where the source electrode and the source wiring cannot be clearly distinguished. For example, if a part of the source wiring that is stretched and arranged overlaps with the source area, that part (area, conductive film, etc.)
Wiring, etc.) functions as source wiring, but it also functions as a source electrode. Therefore, such a portion (region, conductive film, wiring, etc.) may be referred to as a source electrode or a source wiring.

なお、ソース電極と同じ材料で形成され、ソース電極と同じ島(アイランド)を形成し
てつながっている部分(領域、導電膜、配線等)や、ソース電極とソース電極とを接続す
る部分(領域、導電膜、配線等)も、ソース電極と呼んでも良い。さらに、ソース領域と
オーバーラップしている部分も、ソース電極と呼んでも良い。同様に、ソース配線と同じ
材料で形成され、ソース配線と同じ島(アイランド)を形成してつながっている領域も、
ソース配線と呼んでも良い。このような部分(領域、導電膜、配線等)は、厳密な意味で
は、別のソース電極と接続させる機能を有していない場合がある。しかし、製造時の仕様
等の関係で、ソース電極またはソース配線と同じ材料で形成され、ソース電極またはソー
ス配線とつながっている部分(領域、導電膜、配線等)がある。よって、そのような部分
(領域、導電膜、配線等)もソース電極またはソース配線と呼んでも良い。
In addition, a part (region, conductive film, wiring, etc.) formed of the same material as the source electrode and formed and connected to the same island as the source electrode, and a portion (region) connecting the source electrode and the source electrode. , Conductive film, wiring, etc.) may also be referred to as a source electrode. Further, the portion that overlaps with the source region may also be referred to as a source electrode. Similarly, areas that are made of the same material as the source wiring and are connected by forming the same islands as the source wiring are also
It may be called source wiring. Such a portion (region, conductive film, wiring, etc.) may not have a function of connecting to another source electrode in a strict sense. However, due to specifications at the time of manufacture, there are parts (regions, conductive films, wirings, etc.) that are formed of the same material as the source electrode or the source wiring and are connected to the source electrode or the source wiring. Therefore, such a portion (region, conductive film, wiring, etc.) may also be referred to as a source electrode or source wiring.

なお、例えば、ソース電極とソース配線とを接続させている部分の導電膜であって、ソ
ース電極またはソース配線とは異なる材料で形成された導電膜も、ソース電極と呼んでも
良いし、ソース配線と呼んでも良い。
Note that, for example, a conductive film of a portion connecting the source electrode and the source wiring and formed of a material different from the source electrode or the source wiring may also be referred to as a source electrode or the source wiring. You may call it.

なお、ソース端子とは、ソース領域の領域や、ソース電極や、ソース電極と電気的に接
続されている部分(領域、導電膜、配線等)について、その一部分のことを言う。
The source terminal refers to a part of a region of the source region, a source electrode, and a portion (region, conductive film, wiring, etc.) electrically connected to the source electrode.

なお、ソース配線、ソース線、ソース信号線、データ線、データ信号線等と呼ぶ場合、
配線にトランジスタのソース(ドレイン)が接続されていない場合もある。この場合、ソ
ース配線、ソース線、ソース信号線、データ線、データ信号線は、トランジスタのソース
(ドレイン)と同じ層で形成された配線、トランジスタのソース(ドレイン)と同じ材料
で形成された配線またはトランジスタのソース(ドレイン)と同時に成膜された配線を意
味している場合がある。例としては、保持容量用配線、電源線、基準電位供給配線等があ
る。
When called source wiring, source line, source signal line, data line, data signal line, etc.
The source (drain) of the transistor may not be connected to the wiring. In this case, the source wiring, source line, source signal line, data line, and data signal line are wiring formed in the same layer as the source (drain) of the transistor, and wiring formed of the same material as the source (drain) of the transistor. Alternatively, it may mean wiring formed at the same time as the source (drain) of the transistor. Examples include wiring for holding capacity, power supply line, reference potential supply wiring, and the like.

なお、ドレインについては、ソースと同様である。 The drain is the same as the source.

なお、半導体装置とは半導体素子(トランジスタ、ダイオード、サイリスタ等)を含む
回路を有する装置のことをいう。さらに、半導体特性を利用することで機能しうる装置全
般を半導体装置と呼んでもよい。または、半導体材料を有する装置のことを半導体装置と
言う。
The semiconductor device refers to a device having a circuit including a semiconductor element (transistor, diode, thyristor, etc.). Further, a device that can function by utilizing semiconductor characteristics may be referred to as a semiconductor device. Alternatively, a device having a semiconductor material is called a semiconductor device.

なお、表示素子とは、光学変調素子、液晶素子、発光素子、EL素子(有機EL素子、
無機EL素子又は有機物及び無機物を含むEL素子)、電子放出素子、電気泳動素子、放
電素子、光反射素子、光回折素子、デジタルマイクロミラーデバイス(DMD)、等のこ
とを言う。ただし、これに限定されない。
The display element includes an optical modulation element, a liquid crystal element, a light emitting element, and an EL element (organic EL element,
It refers to an inorganic EL element or an EL element containing an organic substance and an inorganic substance), an electron emitting element, an electrophoresis element, a discharge element, a light reflecting element, a light diffraction element, a digital micromirror device (DMD), and the like. However, it is not limited to this.

なお、表示装置とは、表示素子を有する装置のことを言う。なお、表示装置は、表示素
子を含む複数の画素を含んでいても良い。なお、表示装置は、複数の画素を駆動させる周
辺駆動回路を含んでいても良い。なお、複数の画素を駆動させる周辺駆動回路は、複数の
画素と同一基板上に形成されてもよい。なお、表示装置は、ワイヤボンディングやバンプ
等によって基板上に配置された周辺駆動回路、いわゆる、チップオングラス(COG)で
接続されたICチップ、または、TAB等で接続されたICチップを含んでいても良い。
なお、表示装置は、ICチップ、抵抗素子、容量素子、インダクタ、トランジスタ等が取
り付けられたフレキシブルプリントサーキット(FPC)を含んでもよい。なお、表示装
置は、フレキシブルプリントサーキット(FPC)等を介して接続され、ICチップ、抵
抗素子、容量素子、インダクタ、トランジスタ等が取り付けられたプリント配線基盤(P
WB)を含んでいても良い。なお、表示装置は、偏光板または位相差板等の光学シートを
含んでいても良い。なお、表示装置は、照明装置、筐体、音声入出力装置、光センサ等を
含んでいても良い。ここで、バックライトユニットのような照明装置は、導光板、プリズ
ムシート、拡散シート、反射シート、光源(LED、冷陰極管等)、冷却装置(水冷式、
空冷式)等を含んでいても良い。
The display device refers to a device having a display element. The display device may include a plurality of pixels including a display element. The display device may include a peripheral drive circuit for driving a plurality of pixels. The peripheral drive circuit for driving the plurality of pixels may be formed on the same substrate as the plurality of pixels. The display device includes peripheral drive circuits arranged on the substrate by wire bonding, bumps, etc., so-called chip-on-glass (COG) connected IC chips, or TAB-connected IC chips. You can stay.
The display device may include a flexible printed circuit (FPC) to which an IC chip, a resistance element, a capacitance element, an inductor, a transistor, or the like is attached. The display device is connected via a flexible printed circuit (FPC) or the like, and is a printed wiring board (P) to which an IC chip, a resistance element, a capacitance element, an inductor, a transistor, etc. are attached.
WB) may be included. The display device may include an optical sheet such as a polarizing plate or a retardation plate. The display device may include a lighting device, a housing, an audio input / output device, an optical sensor, and the like. Here, the lighting device such as the backlight unit includes a light guide plate, a prism sheet, a diffusion sheet, a reflection sheet, a light source (LED, a cold cathode tube, etc.), and a cooling device (water-cooled type,).
Air-cooled type) etc. may be included.

なお、照明装置は、バックライトユニット、導光板、プリズムシート、拡散シート、反
射シート、光源(LED、冷陰極管、熱陰極管等)、冷却装置等を有している装置のこと
をいう。
The lighting device refers to a device having a backlight unit, a light guide plate, a prism sheet, a diffusion sheet, a reflective sheet, a light source (LED, a cold cathode tube, a hot cathode tube, etc.), a cooling device, and the like.

なお、発光装置とは、発光素子等を有している装置のことをいう。表示素子として発光
素子を有している場合は、発光装置は、表示装置の具体例の一つである。
The light emitting device means a device having a light emitting element or the like. When a light emitting element is provided as a display element, the light emitting device is one of specific examples of the display device.

なお、反射装置とは、光反射素子、光回折素子、光反射電極等を有している装置のこと
をいう。
The reflecting device means a device having a light reflecting element, a light diffraction element, a light reflecting electrode, and the like.

なお、液晶表示装置とは、液晶素子を有している表示装置をいう。液晶表示装置には、
直視型、投写型、透過型、反射型、半透過型等がある。
The liquid crystal display device means a display device having a liquid crystal element. For liquid crystal display devices,
There are direct-view type, projection type, transmissive type, reflective type, semi-transmissive type and the like.

なお、駆動装置とは、半導体素子、電気回路、電子回路を有する装置のことを言う。例
えば、ソース信号線から画素内への信号の入力を制御するトランジスタ(選択用トランジ
スタ、スイッチング用トランジスタ等と呼ぶことがある)、画素電極に電圧または電流を
供給するトランジスタ、発光素子に電圧または電流を供給するトランジスタ等は、駆動装
置の一例である。さらに、ゲート信号線に信号を供給する回路(ゲートドライバ、ゲート
線駆動回路等と呼ぶことがある)、ソース信号線に信号を供給する回路(ソースドライバ
、ソース線駆動回路等と呼ぶことがある)等は、駆動装置の一例である。
The drive device refers to a device having a semiconductor element, an electric circuit, and an electronic circuit. For example, a transistor that controls the input of a signal from a source signal line into a pixel (sometimes called a selection transistor, a switching transistor, etc.), a transistor that supplies a voltage or current to a pixel electrode, or a voltage or current to a light emitting element. Is an example of a drive device. Further, a circuit that supplies a signal to the gate signal line (sometimes called a gate driver, a gate line drive circuit, etc.) and a circuit that supplies a signal to the source signal line (sometimes called a source driver, a source line drive circuit, etc.) ) Etc. are examples of drive devices.

なお、表示装置、半導体装置、照明装置、冷却装置、発光装置、反射装置、駆動装置等
は、互いに重複して有している場合がある。例えば、表示装置が、半導体装置および発光
装置を有している場合がある。あるいは、半導体装置が、表示装置および駆動装置を有し
ている場合がある。
The display device, the semiconductor device, the lighting device, the cooling device, the light emitting device, the reflecting device, the driving device, and the like may overlap each other. For example, the display device may include a semiconductor device and a light emitting device. Alternatively, the semiconductor device may have a display device and a drive device.

なお、Aの上にBが形成されている、あるいは、A上にBが形成されている、と明示的
に記載する場合は、Aの上にBが直接接して形成されていることに限定されない。直接接
してはいない場合、つまり、AとBと間に別の対象物が介在する場合も含むものとする。
ここで、A、Bは、対象物(例えば、装置、素子、回路、配線、電極、端子、導電膜、層
、等)であるとする。
When it is explicitly stated that B is formed on A or B is formed on A, it is limited to B being formed in direct contact with A. Not done. It also includes the case where it is not in direct contact, that is, the case where another object intervenes between A and B.
Here, it is assumed that A and B are objects (for example, devices, elements, circuits, wirings, electrodes, terminals, conductive films, layers, etc.).

従って例えば、層Aの上に(もしくは層A上に)、層Bが形成されている、と明示的に
記載されている場合は、層Aの上に直接接して層Bが形成されている場合と、層Aの上に
直接接して別の層(例えば層Cや層D等)が形成されていて、その上に直接接して層Bが
形成されている場合とを含むものとする。なお、別の層(例えば層Cや層D等)は、単層
でもよいし、複層でもよい。
Therefore, for example, when it is explicitly stated that the layer B is formed on the layer A (or on the layer A), the layer B is formed in direct contact with the layer A. It includes the case where another layer (for example, layer C, layer D, etc.) is formed in direct contact with the layer A, and the layer B is formed in direct contact with the layer A. The other layer (for example, layer C, layer D, etc.) may be a single layer or a plurality of layers.

さらに、Aの上方にBが形成されている、と明示的に記載されている場合についても同
様であり、Aの上にBが直接接していることに限定されず、AとBとの間に別の対象物が
介在する場合も含むものとする。従って例えば、層Aの上方に、層Bが形成されている、
という場合は、層Aの上に直接接して層Bが形成されている場合と、層Aの上に直接接し
て別の層(例えば層Cや層D等)が形成されていて、その上に直接接して層Bが形成され
ている場合とを含むものとする。なお、別の層(例えば層Cや層D等)は、単層でもよい
し、複層でもよい。
Further, the same applies to the case where it is explicitly stated that B is formed above A, and the case is not limited to the case where B is in direct contact with A, and between A and B. It shall also include the case where another object intervenes in. Therefore, for example, the layer B is formed above the layer A.
In that case, the layer B is formed in direct contact with the layer A, and another layer (for example, layer C, layer D, etc.) is formed in direct contact with the layer A, and the layer B is formed on the layer A. It is assumed that the case where the layer B is formed in direct contact with the above is included. The other layer (for example, layer C, layer D, etc.) may be a single layer or a plurality of layers.

なお、Aの上にBが直接接して形成されている、と明示的に記載する場合は、Aの上に
直接接してBが形成されている場合を含み、AとBと間に別の対象物が介在する場合は含
まないものとする。
In addition, when it is explicitly stated that B is formed in direct contact with A, it includes the case where B is formed in direct contact with A, and is different between A and B. If an object intervenes, it shall not be included.

なお、Aの下にBが、あるいは、Aの下方にBが、の場合についても、同様である。 The same applies to the case where B is below A or B is below A.

なお、明示的に単数として記載されているものについては、単数であることが望ましい
。ただし、これに限定されず、複数であることも可能である。同様に、明示的に複数とし
て記載されているものについては、複数であることが望ましい。ただし、これに限定され
ず、単数であることも可能である。
Those explicitly described as singular are preferably singular. However, the present invention is not limited to this, and there may be a plurality. Similarly, for those explicitly described as plural, it is desirable that there are plural. However, the present invention is not limited to this, and it can be singular.

本発明により、表示装置の性能を維持しつつ、視野角特性を従来よりも向上させること
ができる。または、本発明により、信頼性の高い表示装置を提供することができる。また
は、本発明により、コントラストの高い表示装置を提供することができる。または、本発
明により、軽量な表示装置を提供することができる。または、本発明により、サイズが小
さい表示装置を提供することができる。または、本発明により、輝度の高い表示装置を提
供することができる。または、本発明により、消費電力の低い表示装置を提供することが
できる。または、本発明により、開口率の高い表示装置を提供することができる。または
、本発明により、製造コストの低い表示装置を提供することができる。
According to the present invention, the viewing angle characteristics can be improved as compared with the conventional case while maintaining the performance of the display device. Alternatively, the present invention can provide a highly reliable display device. Alternatively, the present invention can provide a display device having high contrast. Alternatively, the present invention can provide a lightweight display device. Alternatively, the present invention can provide a display device having a small size. Alternatively, according to the present invention, it is possible to provide a display device having high brightness. Alternatively, according to the present invention, it is possible to provide a display device having low power consumption. Alternatively, according to the present invention, it is possible to provide a display device having a high aperture ratio. Alternatively, according to the present invention, it is possible to provide a display device having a low manufacturing cost.

本発明の表示装置の画素回路を説明する図。The figure explaining the pixel circuit of the display device of this invention. 本発明の表示装置の画素回路を説明する図。The figure explaining the pixel circuit of the display device of this invention. 本発明の表示装置の画素回路を説明する図。The figure explaining the pixel circuit of the display device of this invention. 本発明の表示装置の画素回路を説明する図。The figure explaining the pixel circuit of the display device of this invention. 本発明の表示装置の画素回路を説明する図。The figure explaining the pixel circuit of the display device of this invention. 本発明の表示装置の画素回路を説明する図。The figure explaining the pixel circuit of the display device of this invention. 本発明の表示装置の画素回路を説明する図。The figure explaining the pixel circuit of the display device of this invention. 本発明の表示装置の画素回路を説明する図。The figure explaining the pixel circuit of the display device of this invention. 本発明の表示装置の画素回路を説明する図。The figure explaining the pixel circuit of the display device of this invention. 本発明の表示装置の画素回路を説明する図。The figure explaining the pixel circuit of the display device of this invention. 本発明の表示装置の画素回路を説明する図。The figure explaining the pixel circuit of the display device of this invention. 本発明の表示装置の画素回路を説明する図。The figure explaining the pixel circuit of the display device of this invention. 本発明の表示装置の画素回路を説明する図。The figure explaining the pixel circuit of the display device of this invention. 本発明の表示装置の画素回路を説明する図。The figure explaining the pixel circuit of the display device of this invention. 本発明の表示装置の画素回路を説明する図。The figure explaining the pixel circuit of the display device of this invention. 本発明の表示装置の画素回路を説明する図。The figure explaining the pixel circuit of the display device of this invention. 本発明の表示装置の画素回路を説明する図。The figure explaining the pixel circuit of the display device of this invention. 本発明の表示装置の画素回路を説明する図。The figure explaining the pixel circuit of the display device of this invention. 本発明の表示装置の画素回路を説明する図。The figure explaining the pixel circuit of the display device of this invention. 本発明の表示装置の画素回路を説明する図。The figure explaining the pixel circuit of the display device of this invention. 本発明の表示装置の画素回路を説明する図。The figure explaining the pixel circuit of the display device of this invention. 本発明の表示装置の画素回路を説明する図。The figure explaining the pixel circuit of the display device of this invention. 本発明の表示装置の画素回路を説明する図。The figure explaining the pixel circuit of the display device of this invention. 本発明の表示装置の画素回路を説明する図。The figure explaining the pixel circuit of the display device of this invention. 本発明の表示装置の画素回路を説明する図。The figure explaining the pixel circuit of the display device of this invention. 本発明の表示装置の画素回路を説明する図。The figure explaining the pixel circuit of the display device of this invention. 本発明の表示装置の画素回路を説明する図。The figure explaining the pixel circuit of the display device of this invention. 本発明の表示装置の画素回路を説明する図。The figure explaining the pixel circuit of the display device of this invention. 本発明の表示装置の画素回路を説明する図。The figure explaining the pixel circuit of the display device of this invention. 本発明の表示装置の画素回路が有する分圧素子を説明する図。The figure explaining the pressure dividing element which the pixel circuit of the display device of this invention has. 本発明の表示装置を説明する図。The figure explaining the display device of this invention. 本発明の表示装置の画素の上面レイアウトの一例を説明する図。The figure explaining an example of the top surface layout of the pixel of the display device of this invention. 本発明の表示装置の画素回路を説明する図。The figure explaining the pixel circuit of the display device of this invention. 本発明の表示装置の画素の上面レイアウトの一例を説明する図。The figure explaining an example of the top surface layout of the pixel of the display device of this invention. 本発明の表示装置の画素回路を説明する図。The figure explaining the pixel circuit of the display device of this invention. 本発明の表示装置の画素回路を説明する図。The figure explaining the pixel circuit of the display device of this invention. 本発明の表示装置の画素回路を説明する図。The figure explaining the pixel circuit of the display device of this invention. 本発明の表示装置の画素回路を説明する図。The figure explaining the pixel circuit of the display device of this invention. 本発明の表示装置の画素回路を説明する図。The figure explaining the pixel circuit of the display device of this invention. 本発明の表示装置の画素回路を説明する図。The figure explaining the pixel circuit of the display device of this invention. 本発明の表示装置の画素回路を説明する図。The figure explaining the pixel circuit of the display device of this invention. 本発明の表示装置の画素回路を説明する図。The figure explaining the pixel circuit of the display device of this invention. 本発明の表示装置の画素回路を説明する図。The figure explaining the pixel circuit of the display device of this invention. 本発明の表示装置の画素回路を説明する図。The figure explaining the pixel circuit of the display device of this invention. 本発明の表示装置の画素回路を説明する図。The figure explaining the pixel circuit of the display device of this invention. 本発明の表示装置の画素回路を説明する図。The figure explaining the pixel circuit of the display device of this invention. 本発明の表示装置の画素回路を説明する図。The figure explaining the pixel circuit of the display device of this invention. 本発明の表示装置の画素回路を説明する図。The figure explaining the pixel circuit of the display device of this invention. 本発明の表示装置の画素回路を説明する図。The figure explaining the pixel circuit of the display device of this invention. 本発明の表示装置の画素回路を説明する図。The figure explaining the pixel circuit of the display device of this invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention. 本発明を説明する図。The figure explaining the present invention.

(実施の形態1)
本実施の形態では、本発明の液晶表示装置が有する画素回路の構成及び画素回路の動作
について、図面を参照して説明する。本発明の液晶表示装置の画素回路は、一画素に複数
の液晶素子を有し、これらの液晶素子の各々に印加される電圧を異ならせる構成を有して
いる。具体的には、液晶素子に接続された容量素子若しくは抵抗素子の一方、又は双方を
設けて液晶素子に印加される電圧を異ならせる。
(Embodiment 1)
In the present embodiment, the configuration of the pixel circuit and the operation of the pixel circuit included in the liquid crystal display device of the present invention will be described with reference to the drawings. The pixel circuit of the liquid crystal display device of the present invention has a plurality of liquid crystal elements in one pixel, and has a configuration in which the voltage applied to each of these liquid crystal elements is different. Specifically, one or both of the capacitance element and the resistance element connected to the liquid crystal element are provided to make the voltage applied to the liquid crystal element different.

ただし、表示素子は液晶素子に限定されず、様々な表示素子(例えば、発光素子(EL
素子(有機物及び無機物を含むEL素子、有機EL素子、無機EL素子)、電子放出素子
)、電気泳動素子等)を用いることができる。
However, the display element is not limited to the liquid crystal element, and various display elements (for example, a light emitting element (EL)).
Elements (EL elements containing organic and inorganic substances, organic EL elements, inorganic EL elements), electron emitting elements), electrophoresis elements, etc.) can be used.

本実施の形態を適用できる液晶の動作モードとしては様々なものがある。例えば、TN
(Twisted Nematic)モード、IPS(In−Plane−Switch
ing)モード、FFS(Fringe Field Switching)モード、M
VA(Multi−domain Vertical Alignment)モード、P
VA(Patterned Vertical Alignment)、CPA(Con
tinuous Pinwheel Alignment)モード、ASM(Axial
ly Symmetric aligned Micro−cell)モード、OCB(
Optical Compensated Birefringence)モード、FL
C(Ferroelectric Liquid Crystal)モード、AFLC(
AntiFerroelectric Liquid Crystal)等がある。ただ
し、これに限定されない。なお、CPAモードを適用した液晶はASV(Advance
d Super View)液晶と呼ばれることがある。
There are various operating modes of the liquid crystal to which this embodiment can be applied. For example, TN
(Twisted Nematic) mode, IPS (In-Plane-Switch)
ing) mode, FFS (Fringe Field Switching) mode, M
VA (Multi-domine Vertical Element) mode, P
VA (Patterned Vertical Alignment), CPA (Con)
twinous Pinwheel Element) mode, ASM (Axial)
ly Symmetric aligned Micro-cell) mode, OCB (
Optical Compensated Birefringence) mode, FL
C (Ferroelectric Liquid Crystal) mode, AFLC (
Antiferroelectric Liquid Crystal) and the like. However, it is not limited to this. The liquid crystal to which the CPA mode is applied is ASV (Advance).
d Super View) Sometimes referred to as liquid crystal.

図1(A)は、本発明の液晶表示装置が有する一画素の構成の一例を示す。画素100
は第1のスイッチ101と、第2のスイッチ102と、第1の液晶素子103と、第2の
液晶素子104と、第3の液晶素子105と、第1の容量素子106と、第2の容量素子
107と、を有する。
FIG. 1A shows an example of a one-pixel configuration of the liquid crystal display device of the present invention. Pixel 100
Is a first switch 101, a second switch 102, a first liquid crystal element 103, a second liquid crystal element 104, a third liquid crystal element 105, a first capacitance element 106, and a second. It has a capacitive element 107 and.

第1の配線108と、第1の液晶素子103の第1の電極及び第1の容量素子106の
第1の電極とは第1のスイッチ101を介して接続されている。第2の配線109と第2
の液晶素子104の第1の電極及び第2の容量素子107の第1の電極は第2のスイッチ
102を介して接続されている。第1の容量素子106の第2の電極は第2の容量素子1
07の第2の電極及び第3の液晶素子105の第1の電極に接続されている。
The first wiring 108, the first electrode of the first liquid crystal element 103, and the first electrode of the first capacitance element 106 are connected via the first switch 101. Second wiring 109 and second
The first electrode of the liquid crystal element 104 and the first electrode of the second capacitance element 107 are connected via a second switch 102. The second electrode of the first capacitive element 106 is the second capacitive element 1
It is connected to the second electrode of 07 and the first electrode of the third liquid crystal element 105.

第1の液晶素子103、第2の液晶素子104及び第3の液晶素子105の第2の電極
は、共通電極111に接続されている。
The second electrodes of the first liquid crystal element 103, the second liquid crystal element 104, and the third liquid crystal element 105 are connected to the common electrode 111.

第1の配線108及び第2の配線109は、信号線として機能する。従って、第1の配
線108及び第2の配線109には、通常、画像信号が供給される。ただし、これに限定
されない。画像によらず、一定の信号が供給されていてもよい。
The first wiring 108 and the second wiring 109 function as signal lines. Therefore, an image signal is usually supplied to the first wiring 108 and the second wiring 109. However, it is not limited to this. A constant signal may be supplied regardless of the image.

第1のスイッチ101及び第2のスイッチ102は、スイッチとして機能するものであ
れば特に限定されない。例えばトランジスタを用いることができる。以下、第1のスイッ
チ101及び第2のスイッチ102としてトランジスタを用いる場合について説明する(
図1(B)を参照)。トランジスタを用いる場合には、その極性はPチャネル型でもよい
し、Nチャネル型でもよい。例えば、Nチャネル型トランジスタはゲート・ソース間電圧
(Vgs)がしきい値電圧(Vth)を上回ったとき、ソース・ドレイン間が導通状態に
なるものとする。なお、トランジスタのドレイン・ソース間電圧はVdsと記す。
The first switch 101 and the second switch 102 are not particularly limited as long as they function as switches. For example, a transistor can be used. Hereinafter, a case where a transistor is used as the first switch 101 and the second switch 102 will be described (
See FIG. 1 (B)). When a transistor is used, its polarity may be P-channel type or N-channel type. For example, in an N-channel transistor, when the gate-source voltage (V gs ) exceeds the threshold voltage (V th ), the source-drain state is assumed to be conductive. The voltage between the drain and source of the transistor is described as V ds.

図1(B)はスイッチとしてNチャネル型トランジスタを用いた場合、図1(C)はス
イッチとしてPチャネル型トランジスタを用いた場合を示す。図1(B)及び(C)にお
いて、第1のスイッチ101N(又は第1のスイッチ101P)及び第2のスイッチ10
2N(又は第2のスイッチ102P)のゲートは第3の配線110に接続されている。第
3の配線110は、走査線として機能する。
FIG. 1B shows a case where an N-channel transistor is used as a switch, and FIG. 1C shows a case where a P-channel transistor is used as a switch. In FIGS. 1B and 1C, the first switch 101N (or the first switch 101P) and the second switch 10
The gate of 2N (or the second switch 102P) is connected to the third wiring 110. The third wiring 110 functions as a scanning line.

なお、図49に示すように走査線を2本有していても良い。図49に示す回路は図8に
示す回路において信号線を2本設けたものと同様である。
As shown in FIG. 49, it may have two scanning lines. The circuit shown in FIG. 49 is similar to the circuit shown in FIG. 8 in which two signal lines are provided.

なお、スイッチとしてPチャネル型トランジスタを用いた場合は図1にのみ示している
が、これに限定されない。他の図においても、トランジスタの少なくとも1つをPチャネ
ル型トランジスタに置き換えることができる。
When a P-channel transistor is used as the switch, it is shown only in FIG. 1, but it is not limited to this. In other figures, at least one of the transistors can be replaced with a P-channel transistor.

なお、スイッチはトランジスタに限定されない。スイッチとしてダイオード等様々な素
子を用いることができる。
The switch is not limited to the transistor. Various elements such as diodes can be used as the switch.

第1の配線108及び第2の配線109には、ビデオ信号が入力されている。第3の配
線110には走査信号が入力されている。走査信号はHレベル又はLレベルのデジタル電
圧信号である。第1のスイッチ101がNチャネル型トランジスタの場合、走査信号のH
レベルは第1のスイッチ101及び第2のスイッチ102をオンできる電位であり、走査
信号のLレベルは第1のスイッチ101及び第2のスイッチ102をオフできる電位であ
る。あるいは、第1のスイッチ101及び第2のスイッチ102がPチャネル型トランジ
スタの場合、走査信号のHレベルは第1のスイッチ101及び第2のスイッチ102をオ
フできる電位であり、走査信号のLレベルは第1のスイッチ101及び第2のスイッチ1
02をオンできる電位である。なお、ビデオ信号はアナログ電圧である。ただし、これに
限定されず、ビデオ信号はデジタルの電圧でもよい。または、ビデオ信号は電流でもよい
。そして、このビデオ信号の電流は、アナログでもデジタルでもよい。ビデオ信号は、走
査信号のHレベルよりも低く、走査信号のLレベルよりも高い電位であることが望ましい
A video signal is input to the first wiring 108 and the second wiring 109. A scanning signal is input to the third wiring 110. The scanning signal is an H-level or L-level digital voltage signal. When the first switch 101 is an N-channel transistor, the scanning signal H
The level is the potential at which the first switch 101 and the second switch 102 can be turned on, and the L level of the scanning signal is the potential at which the first switch 101 and the second switch 102 can be turned off. Alternatively, when the first switch 101 and the second switch 102 are P-channel transistors, the H level of the scanning signal is a potential at which the first switch 101 and the second switch 102 can be turned off, and the L level of the scanning signal. Is the first switch 101 and the second switch 1
It is a potential that can turn on 02. The video signal is an analog voltage. However, the video signal may be a digital voltage without limitation. Alternatively, the video signal may be an electric current. The current of this video signal may be analog or digital. It is desirable that the video signal has a potential lower than the H level of the scanning signal and higher than the L level of the scanning signal.

画素100の動作について、第1のスイッチ101及び第2のスイッチ102がオンし
ている場合と、第1のスイッチ101及び第2のスイッチ102がオフしている場合とに
分けて説明する。
The operation of the pixel 100 will be described separately for the case where the first switch 101 and the second switch 102 are on and the case where the first switch 101 and the second switch 102 are off.

第1のスイッチ101がオンしている場合には、第1の配線108と、第1の液晶素子
103の第1の電極(画素電極)及び第1の容量素子106の第1の電極とが電気的に接
続される。第2のスイッチ102がオンしている場合には、第2の配線109と、第2の
液晶素子104の第1の電極(画素電極)及び第2の容量素子107の第1の電極とが電
気的に接続される。従って、ビデオ信号は、第1の配線108から第1の液晶素子103
の第1の電極(画素電極)及び第1の容量素子106の第1の電極に入力される。または
、ビデオ信号は第2の配線109から第2の液晶素子104の第1の電極(画素電極)及
び第2の容量素子107の第1の電極に入力される。従って、第1の液晶素子103に入
力される信号の電位V103は第1の配線108から入力される電位に概ね等しく、第2
の液晶素子104に入力される信号の電位V104は第2の配線109から入力される電
位に概ね等しい。また、第3の液晶素子105の第1の電極の電位V105は第1の容量
素子106と第2の容量素子107とによって、分圧された値となる。ここで、第1の容
量素子106の容量値をC106、第2の容量素子107の容量値をC107とする。す
ると、V105=ΔV×C107/(C106+C107)+V103となる。ここで、
ΔV=V104―V103である。ただし、各容量素子に、初期電荷が無い場合である。
ここで、C106とC107とが同じ大きさである場合、V105は、V103とV10
の和の半分になる。ここで共通電極の電位を0とすると、第1の液晶素子に印加される
電圧はV103、第2の液晶素子に印加される電圧はV104、第3の液晶素子に印加さ
れる電圧はV105=(V103+V104)/2と表される。第1の配線108から入
力される信号と第2の配線109から入力される信号の電位を異ならせると、各々の液晶
素子に印加される電圧を異ならせることができ、各々の配向状態を異ならせることができ
る。そのため、第1の配線108から入力される信号と第2の配線109から入力される
信号は異なる電位とすることが好ましい。
When the first switch 101 is turned on, the first wiring 108, the first electrode (pixel electrode) of the first liquid crystal element 103, and the first electrode of the first capacitance element 106 are connected to each other. It is electrically connected. When the second switch 102 is turned on, the second wiring 109, the first electrode (pixel electrode) of the second liquid crystal element 104, and the first electrode of the second capacitance element 107 are connected to each other. It is electrically connected. Therefore, the video signal is transmitted from the first wiring 108 to the first liquid crystal element 103.
Is input to the first electrode (pixel electrode) of the above and the first electrode of the first capacitance element 106. Alternatively, the video signal is input from the second wiring 109 to the first electrode (pixel electrode) of the second liquid crystal element 104 and the first electrode of the second capacitance element 107. Therefore, the potential V 103 of the signal input to the first liquid crystal element 103 is substantially equal to the potential input from the first wiring 108, and the second
The potential V 104 of the signal input to the liquid crystal element 104 of the above is substantially equal to the potential input from the second wiring 109. Further, the potential V 105 of the first electrode of the third liquid crystal element 105 is a value divided by the first capacitance element 106 and the second capacitance element 107. Here, the capacitance value of the first capacitance element 106 is C 106 , and the capacitance value of the second capacitance element 107 is C 107 . Then, V 105 = ΔV × C 107 / (C 106 + C 107 ) + V 103 . here,
ΔV = V 104- V 103 . However, this is the case where each capacitive element has no initial charge.
Here, when C 106 and C 107 are the same size, V 105 is V 103 and V 10
It becomes half of the sum of 4. Assuming that the potential of the common electrode is 0, the voltage applied to the first liquid crystal element is V 103 , the voltage applied to the second liquid crystal element is V 104 , and the voltage applied to the third liquid crystal element is V 103. It is expressed as V 105 = (V 103 + V 104 ) / 2. By making the potentials of the signal input from the first wiring 108 and the signal input from the second wiring 109 different, the voltage applied to each liquid crystal element can be made different, and if the orientation state of each is different. Can be made. Therefore, it is preferable that the signal input from the first wiring 108 and the signal input from the second wiring 109 have different potentials.

このように、電位の異なる2つの信号を供給し、容量素子を用いることによって、画素
内部で電圧を分割し、2つの信号の中間の電圧(第3の電圧)を作り出すことができる。
そして、第3の電圧を第3の液晶素子105に印加することによって、液晶を容易に制御
することができる。更に、第3の電圧は、第1の液晶素子103に印加される電圧と、第
2の液晶素子104に印加される電圧との間の電圧である。そのため、どのような階調を
表示する場合であっても、適切な階調を表示することができる。また、画像信号の極性が
正極(共通電極よりも画像信号の方が高い場合)の場合でも、負極(共通電極よりも画像
信号の方が低い場合)の場合でも、適切な階調を表示することができる。
In this way, by supplying two signals having different potentials and using a capacitive element, the voltage can be divided inside the pixel to create an intermediate voltage (third voltage) between the two signals.
Then, the liquid crystal can be easily controlled by applying the third voltage to the third liquid crystal element 105. Further, the third voltage is a voltage between the voltage applied to the first liquid crystal element 103 and the voltage applied to the second liquid crystal element 104. Therefore, no matter what kind of gradation is displayed, an appropriate gradation can be displayed. In addition, appropriate gradation is displayed regardless of whether the polarity of the image signal is positive (when the image signal is higher than the common electrode) or negative (when the image signal is lower than the common electrode). be able to.

更に、走査線、信号線及びトランジスタ等の増加を抑えて、第3の電圧を作り出して第
3の液晶素子105を制御することができる。これにより開口率を高くすることができ、
消費電力を低減することができる。また、画素のレイアウトも余裕をもって配置すること
ができるため、製造工程にて発生した粉塵等によって起こりうるショート等の不良を低減
する事ができ、歩留まりが向上する。その結果、製造コストを低減することができる。ま
た、第3の液晶素子を制御するための信号線として機能する配線を新たに設けることなく
第3の液晶素子105を制御できるため、ガラス基板と、外付けの駆動回路との接続点数
が増加しない。その結果、高い信頼性を保つことができる。
Further, it is possible to control the third liquid crystal element 105 by creating a third voltage while suppressing an increase in scanning lines, signal lines, transistors and the like. This makes it possible to increase the aperture ratio,
Power consumption can be reduced. Further, since the pixel layout can be arranged with a margin, defects such as short circuits that may occur due to dust or the like generated in the manufacturing process can be reduced, and the yield is improved. As a result, the manufacturing cost can be reduced. Further, since the third liquid crystal element 105 can be controlled without newly providing a wiring functioning as a signal line for controlling the third liquid crystal element, the number of connection points between the glass substrate and the external drive circuit increases. do not. As a result, high reliability can be maintained.

なお、第1の容量素子106と第2の容量素子107とは、容量値は概ね等しいことが
望ましい。二つの容量素子の容量値が概ね等しいことによって、分圧された電位は、二つ
の容量素子に供給される電位の中間値となる。もし、容量値に差があれば、どちらかの電
位に偏ってしまい、均等に液晶素子を制御することができない。したがって、第1の容量
素子106の容量値と第2の容量素子107の容量値は概ね等しいことが望ましい。ただ
し、これに限定されない。
It is desirable that the capacitance values of the first capacitance element 106 and the second capacitance element 107 are substantially the same. Since the capacitance values of the two capacitance elements are approximately equal, the divided potential becomes an intermediate value of the potentials supplied to the two capacitance elements. If there is a difference in the capacitance value, it will be biased to either potential, and the liquid crystal element cannot be controlled evenly. Therefore, it is desirable that the capacitance value of the first capacitance element 106 and the capacitance value of the second capacitance element 107 are substantially equal to each other. However, it is not limited to this.

第1のスイッチ101がオフしている場合には、第1の配線108と、第1の液晶素子
103の第1の電極(画素電極)及び第1の容量素子106の第1の電極とが電気的に遮
断される。第2のスイッチ102がオフしている場合には、第2の配線109と、第2の
液晶素子104の第1の電極(画素電極)及び第2の容量素子107の第1の電極とが電
気的に遮断される。従って、第1の液晶素子103の第1の電極、第1の容量素子106
の第1の電極、第2の液晶素子104の第1の電極及び第2の容量素子107の第1の電
極は浮遊状態となる。そして、第3の液晶素子105は、第1の液晶素子103とは、第
1の容量素子106を介して接続されている。しかし、電荷保存則のため、第3の液晶素
子105に保存された電荷は、第1の液晶素子103の方に漏れることはない。同様に、
第3の液晶素子105は、第2の液晶素子104とは、第2の容量素子107を介して接
続されている。しかし、電荷保存則のため、第3の液晶素子105に保存された電荷は、
第2の液晶素子104の方に漏れることはない。従って、第1乃至第3の液晶素子は、直
前に入力された信号の電位が保持されることになる。
When the first switch 101 is off, the first wiring 108, the first electrode (pixel electrode) of the first liquid crystal element 103, and the first electrode of the first capacitance element 106 are connected. It is electrically cut off. When the second switch 102 is off, the second wiring 109, the first electrode (pixel electrode) of the second liquid crystal element 104, and the first electrode of the second capacitance element 107 are connected to each other. It is electrically cut off. Therefore, the first electrode of the first liquid crystal element 103 and the first capacitance element 106
The first electrode of the second liquid crystal element 104, the first electrode of the second liquid crystal element 104, and the first electrode of the second capacitance element 107 are in a floating state. The third liquid crystal element 105 is connected to the first liquid crystal element 103 via the first capacitance element 106. However, due to the charge conservation law, the electric charge stored in the third liquid crystal element 105 does not leak to the first liquid crystal element 103. Similarly
The third liquid crystal element 105 is connected to the second liquid crystal element 104 via the second capacitive element 107. However, due to the law of conservation of electric charge, the electric charge stored in the third liquid crystal element 105 is
There is no leakage toward the second liquid crystal element 104. Therefore, the first to third liquid crystal elements hold the potential of the signal input immediately before.

なお、第1の液晶素子103、第2の液晶素子104及び第3の液晶素子105はビデ
オ信号に応じた透過率となる。
The first liquid crystal element 103, the second liquid crystal element 104, and the third liquid crystal element 105 have transmittances according to the video signal.

以上説明したように、各々の液晶素子に異なる配向状態を有せしめることで、視野角を
広くすることができる。
As described above, the viewing angle can be widened by giving each liquid crystal element a different orientation state.

なお、各液晶素子は、複数に分割されていてもよい。例えば、第3の液晶素子105が
第3の液晶素子105aと第4の液晶素子105bの2つに分割されている場合を図11
に示す。同様に、第1の液晶素子103及び第2の液晶素子104についても、複数個に
分割されていてもよい。なお、図1以外の図についても同様である。
In addition, each liquid crystal element may be divided into a plurality of parts. For example, FIG. 11 shows a case where the third liquid crystal element 105 is divided into two, a third liquid crystal element 105a and a fourth liquid crystal element 105b.
Shown in. Similarly, the first liquid crystal element 103 and the second liquid crystal element 104 may be divided into a plurality of pieces. The same applies to figures other than FIG.

なお、図1及び図11において、第1のスイッチ101と第2のスイッチ102がトラ
ンジスタである場合、これらのゲートは、第3の配線110に接続されている。しかし、
これに限定されない。第1のスイッチ101のゲートと、第2のトランジスタのゲートと
は、別々の配線に接続されていてもよい(図49を参照)。これらは図1及び図11以外
の図についても同様である。
In addition, in FIGS. 1 and 11, when the first switch 101 and the second switch 102 are transistors, these gates are connected to the third wiring 110. But,
Not limited to this. The gate of the first switch 101 and the gate of the second transistor may be connected to different wirings (see FIG. 49). These are the same for figures other than those shown in FIGS. 1 and 11.

なお、図1及び図11において、第1のスイッチ101と、第2のスイッチ102とは
、異なる信号線に接続されているが、これに限定されない。図8又は図17に示すように
、第1のスイッチ101と、第2のスイッチ102とは、同じ配線に接続されていても良
い。これらは図1及び図11以外の図についても同様である。
Note that, in FIGS. 1 and 11, the first switch 101 and the second switch 102 are connected to different signal lines, but the present invention is not limited to this. As shown in FIG. 8 or FIG. 17, the first switch 101 and the second switch 102 may be connected to the same wiring. These are the same for figures other than those shown in FIGS. 1 and 11.

なお、液晶素子は電圧保持特性を示すがその保持率は100%ではない。そのため、図
1及び図11において、各液晶素子に、保持容量となる容量素子(以下、単に保持容量と
いう。)を配置することで電圧を保持してもよい。保持容量は全ての液晶素子に対して配
置してもよいし、一部の液晶素子のみに配置してもよい。保持容量は、各画素電極と、こ
れに接続される容量線として機能する配線との間に配置する。各保持容量は、異なる容量
線に接続されていてもよいし、同一の容量線に接続されていてもよい。または、一部の保
持容量が同一の容量線に接続され、その他の保持容量が異なる容量線に接続されていても
よい。また、容量線は、別の画素と共用してもよい。例えば、1つ前の行の画素と、1つ
後の行の画素とで、共用することができる。異なる画素間で容量線を共用することで配線
数を減らすことができ、開口率を向上させることができる。また、容量線は、走査線と共
用してもよい。容量線を走査線と共用すると配線数を減らすことができ、開口率を向上さ
せることができる。容量線を走査線と共用する場合には、隣接する行の画素(1つ前の行
の画素)の走査線を用いることが望ましい。なぜなら、i−1番目の行(1つ前の行)は
、i番目の行の画素を選択しているとき、既に信号の選択が終了しているためである。な
お、液晶が、IPS又はFFS等の場合、共通電極は、トランジスタが形成されている基
板に配置されている。したがって、容量線は共通電極と共用してもよい。容量線を共通電
極と共用すると、配線数を減らすことができ、開口率を向上させることができる。なお、
保持容量は、図11における液晶素子と同様、複数に分割されていてもよい。これらは図
1及び図11以外の図についても同様である。
Although the liquid crystal element exhibits a voltage holding characteristic, its holding rate is not 100%. Therefore, in FIGS. 1 and 11, the voltage may be held by arranging a capacitance element (hereinafter, simply referred to as a holding capacitance) serving as a holding capacitance in each liquid crystal element. The holding capacity may be arranged for all the liquid crystal elements, or may be arranged only for some liquid crystal elements. The holding capacitance is arranged between each pixel electrode and the wiring that functions as a capacitance line connected to the pixel electrode. Each holding capacity may be connected to a different capacity line or may be connected to the same capacity line. Alternatively, some holding capacities may be connected to the same capacitance line, and other holding capacities may be connected to different capacitance lines. Further, the capacitance line may be shared with another pixel. For example, the pixels in the previous row and the pixels in the next row can be shared. By sharing the capacitance line between different pixels, the number of wires can be reduced and the aperture ratio can be improved. Further, the capacitance line may be shared with the scanning line. By sharing the capacitance line with the scanning line, the number of wires can be reduced and the aperture ratio can be improved. When the capacitance line is shared with the scanning line, it is desirable to use the scanning line of the pixel of the adjacent row (the pixel of the previous row). This is because the i-1st row (the previous row) has already completed the signal selection when the pixel in the i-th row is selected. When the liquid crystal is IPS, FFS, or the like, the common electrode is arranged on the substrate on which the transistor is formed. Therefore, the capacitance line may be shared with the common electrode. When the capacitance wire is shared with the common electrode, the number of wires can be reduced and the aperture ratio can be improved. In addition, it should be noted.
The holding capacity may be divided into a plurality of pieces as in the case of the liquid crystal element in FIG. These are the same for figures other than those shown in FIGS. 1 and 11.

次に、上述した図1の画素100を有する表示装置について図31を参照して説明する
Next, the display device having the pixel 100 of FIG. 1 described above will be described with reference to FIG. 31.

表示装置は、信号線駆動回路1911、走査線駆動回路1912及び画素部1913を
有する。画素部1913には、信号線駆動回路1911から列方向に伸張して配置された
第1の配線S1_1〜Sm_1、第2の配線S1_2〜Sm_2及び走査線駆動回路19
12から行方向に伸張して配置された第3の配線G1〜Gn、並びにマトリクス状に配置
された画素1914を有する。第1及び第2の配線は信号線として機能する。第3の配線
は走査線として機能する。そして、各画素1914は、第1の配線Sj_1(信号線S1
_1〜Sm_1のうちいずれか一)、第2の配線Sj_2(信号線S1_2〜Sm_2の
うちいずれか一)及び第3の配線Gi(走査線G1〜Gnのうちいずれか一)と接続され
ている。
The display device includes a signal line drive circuit 1911, a scanning line drive circuit 1912, and a pixel unit 1913. In the pixel unit 1913, the first wiring S1-1 to Sm_1, the second wiring S1_2 to Sm_2, and the scanning line driving circuit 19 are arranged so as to extend in the column direction from the signal line driving circuit 1911.
It has a third wiring G1 to Gn extending in the row direction from 12 and pixels 1914 arranged in a matrix. The first and second wires function as signal lines. The third wire functions as a scanning line. Then, each pixel 1914 is connected to the first wiring Sj_1 (signal line S1).
It is connected to any one of _1 to Sm_1), the second wiring Sj_2 (any one of the signal lines S1_2 to Sm_2), and the third wiring Gi (any one of the scanning lines G1 to Gn). ..

なお、第1の配線Sj_1、第2の配線Sj_2、第3の配線Giは、それぞれ図1に
おける第1の配線108、第2の配線109、第3の配線110に相当する。
The first wiring Sj_1, the second wiring Sj_2, and the third wiring Gi correspond to the first wiring 108, the second wiring 109, and the third wiring 110 in FIG. 1, respectively.

走査線駆動回路1912から出力される信号により、動作させる画素の行を選択すると
、同じ行に属するそれぞれの画素が同時に選択される。選択された行の画素に信号線駆動
回路1911から出力されたビデオ信号を書き込む。このとき、それぞれの画素の輝度デ
ータに応じた電位が第1の配線S1_1〜Sm_1及び第2の配線S1_2〜Sm_2に
供給される。
When a row of pixels to be operated is selected by the signal output from the scanning line drive circuit 1912, each pixel belonging to the same row is selected at the same time. The video signal output from the signal line drive circuit 1911 is written to the pixels in the selected line. At this time, potentials corresponding to the brightness data of each pixel are supplied to the first wirings S1-1 to Sm_1 and the second wirings S1_1 to Sm_2.

例えばi行目のデータ書き込み期間を終えるとi+1行目に属する画素へ信号の書き込
みを行う。そして、i行目においてデータ書き込み期間を終えた画素は、信号に応じた透
過率となる。
For example, when the data writing period of the i-th row is completed, the signal is written to the pixels belonging to the i + 1th line. Then, the pixel whose data writing period has ended in the i-th row has a transmittance corresponding to the signal.

なお、信号線駆動回路1911または走査線駆動回路1912は、複数個配置されてい
てもよい。例えば、第1の配線Sj_1(信号線S1_1〜Sm_1のうちいずれか一)
は、第1の信号線駆動回路で駆動し、第2の配線Sj_2(信号線S1_2〜Sm_2の
うちいずれか一)は、第2の信号線駆動回路で駆動してもよい。その場合、画素部191
3を挟んで、上下に、第1の信号線駆動回路および第2の信号線駆動回路を配置してもよ
い。例えば、基板の主表面上の一辺側に第1の信号線駆動回路を配置し、対向する他の一
辺側に第2の信号線駆動回路を配置し、2つの信号線駆動回路で挟まれた領域に画素部1
913を配置してもよい。
A plurality of signal line drive circuits 1911 or scanning line drive circuits 1912 may be arranged. For example, the first wiring Sj_1 (any one of the signal lines S1-1 to Sm_1)
May be driven by the first signal line drive circuit, and the second wiring Sj_2 (any one of the signal lines S1_2 to Sm_2) may be driven by the second signal line drive circuit. In that case, the pixel unit 191
A first signal line drive circuit and a second signal line drive circuit may be arranged above and below the third signal line drive circuit. For example, the first signal line drive circuit is arranged on one side on the main surface of the substrate, the second signal line drive circuit is arranged on the other side opposite to each other, and the second signal line drive circuit is sandwiched between the two signal line drive circuits. Pixel part 1 in the area
913 may be arranged.

なお、液晶材料の劣化やちらつき(フリッカ)等の表示ムラを抑制するために、一定期
間毎に液晶容量における共通電極の電位(コモン電位)に対して画素電極に印加される電
圧の極性を反転させて駆動させる反転駆動を用いることが好ましい。本明細書において、
共通電極より画素電極の電位の方が高い場合には正極性の電圧が、画素電極より対向電極
の電位の方が高い場合には負極性の電圧が液晶容量に印加されたと表記する。また、液晶
容量に正極性の電圧が印加される際に信号線より入力される画像信号を正極性の信号とし
、負極性の電圧が印加される際に信号線より入力される画像信号を負極性の信号として表
記する。なお、反転駆動の例としては、フレーム反転駆動をはじめ、ソースライン反転駆
動、ゲートライン反転駆動、ドット反転駆動等が挙げられる。
In addition, in order to suppress display unevenness such as deterioration and flicker of the liquid crystal material, the polarity of the voltage applied to the pixel electrode is reversed with respect to the potential of the common electrode (common potential) in the liquid crystal capacity at regular intervals. It is preferable to use an inverting drive that drives the vehicle. In the present specification
When the potential of the pixel electrode is higher than that of the common electrode, the positive voltage is applied to the liquid crystal capacity, and when the potential of the counter electrode is higher than that of the pixel electrode, the negative voltage is applied to the liquid crystal capacity. Further, the image signal input from the signal line when the positive voltage is applied to the liquid crystal capacitance is used as the positive signal, and the image signal input from the signal line when the negative voltage is applied is used as the negative electrode. Notated as a sex signal. Examples of the inverting drive include a frame inverting drive, a source line inverting drive, a gate line inverting drive, a dot inverting drive, and the like.

フレーム反転駆動とは、1フレーム期間毎に液晶容量に印加される電圧の極性を反転さ
せる駆動方法である。なお、1フレーム期間とは、1画素分の画像を表示する期間に相当
し、その期間には特に限定はないが、画像をみる人がちらつき(フリッカ)を感じないよ
うに少なくとも1/60秒以下とすることが好ましい。
The frame inversion drive is a drive method in which the polarity of the voltage applied to the liquid crystal capacity is inverted for each frame period. The one-frame period corresponds to the period for displaying an image for one pixel, and the period is not particularly limited, but at least 1/60 second so that the viewer does not feel flicker. The following is preferable.

また、ソースライン反転駆動とは、同一の信号線に接続された画素に属する液晶容量に
印加される電圧の極性を、隣接する信号線に接続された画素に属する液晶容量に対し反転
させ、さらに各画素に対しフレーム反転を行う駆動方法である。一方、ゲートライン反転
駆動とは、走査線として機能する同一の配線に接続された画素に属する液晶容量に印加さ
れる電圧の極性を、隣接する走査線に接続された画素に属する液晶容量に対し反転させ、
さらに各画素に対しフレーム反転を行う駆動方法である。
Further, in the source line inversion drive, the polarity of the voltage applied to the liquid crystal capacitance belonging to the pixel connected to the same signal line is inverted with respect to the liquid crystal capacitance belonging to the pixel connected to the adjacent signal line, and further. This is a driving method in which frame inversion is performed for each pixel. On the other hand, in the gate line inversion drive, the polarity of the voltage applied to the liquid crystal capacitance belonging to the pixel connected to the same wiring functioning as the scanning line is applied to the liquid crystal capacitance belonging to the pixel connected to the adjacent scanning line. Invert,
Further, it is a driving method in which frame inversion is performed for each pixel.

また、ドット反転駆動とは、隣接する画素間で液晶容量に印加される電圧の極性を反転
させる駆動方法であり、ソースライン反転駆動とゲートライン反転駆動を組み合わせた駆
動方法である。
Further, the dot inversion drive is a drive method in which the polarity of the voltage applied to the liquid crystal capacitance is inverted between adjacent pixels, and is a drive method in which the source line inversion drive and the gate line inversion drive are combined.

ところで、上記のフレーム反転駆動、ソースライン反転駆動、ゲートライン反転駆動、
ドット反転駆動等を採用した場合、信号線に書き込まれる画像信号に必要となる電位の幅
は、反転駆動を行わない場合に比べて2倍となる。そのため、これを解消するためにフレ
ーム反転駆動やゲートライン反転駆動の場合、さらに対向電極の電位を反転させるコモン
反転駆動を採用することもある。
By the way, the above-mentioned frame inversion drive, source line inversion drive, gate line inversion drive,
When the dot inversion drive or the like is adopted, the width of the potential required for the image signal written in the signal line is doubled as compared with the case where the inversion drive is not performed. Therefore, in order to solve this problem, in the case of frame inversion drive or gate line inversion drive, a common inversion drive that inverts the potential of the counter electrode may be further adopted.

コモン反転駆動とは液晶容量に印加される極性の反転と同期して共通電極の電位を変化
させる駆動方法であり、コモン反転駆動を行うことによって信号線に書き込まれる画像信
号に必要となる電位の幅を低減させることができる。
The common inversion drive is a drive method in which the potential of the common electrode is changed in synchronization with the inversion of the polarity applied to the liquid crystal capacitance, and the potential required for the image signal written in the signal line by performing the common inversion drive is The width can be reduced.

また、一画素に上述した画素構成を複数有していても良い。例えば、一画素が複数のサ
ブ画素を有し、これら複数のサブ画素を用いて一つの画素の階調を表現するようにすると
よい。異なるサブ画素に接続されている信号線はサブ画素間で共有して用いられていても
よい。なお、サブ画素に接続される容量線の各々に異なる電位を供給することで、それぞ
れのサブ画素に属する液晶容量に異なる電圧を印加することもできる。このようにして、
それぞれのサブ画素における液晶の配向の違いを利用して、さらに視野角を向上させるこ
とも可能となる。
Further, one pixel may have a plurality of the above-mentioned pixel configurations. For example, one pixel may have a plurality of sub-pixels, and the plurality of sub-pixels may be used to express the gradation of one pixel. Signal lines connected to different sub-pixels may be shared and used among the sub-pixels. By supplying different potentials to each of the capacitance lines connected to the sub-pixels, it is possible to apply different voltages to the liquid crystal capacitances belonging to each sub-pixel. In this way
It is also possible to further improve the viewing angle by utilizing the difference in the orientation of the liquid crystal in each sub-pixel.

なお、図1では、保持容量を明記していないが、上述のように保持容量を配置すること
が望ましい。保持容量を配置することにより、液晶素子の漏れ電流の影響を低減すること
ができ、電位を保持しやすくすることができる。また、フィードスルー等のようなスイッ
チングノイズの影響を低減することもできる。そこで、保持容量を図示する場合の一例と
して、図1の回路に保持容量を配置した場合を図16に示す。
Although the holding capacity is not specified in FIG. 1, it is desirable to arrange the holding capacity as described above. By arranging the holding capacitance, the influence of the leakage current of the liquid crystal element can be reduced, and the potential can be easily held. It is also possible to reduce the influence of switching noise such as feedthrough. Therefore, as an example of the case where the holding capacity is illustrated, FIG. 16 shows a case where the holding capacity is arranged in the circuit of FIG.

図16において、画素400は、第1のスイッチ401と、第2のスイッチ402と、
第1の液晶素子403と、第2の液晶素子404と、第3の液晶素子405と、第1の容
量素子406と、第2の容量素子407と、第3の容量素子408と、第4の容量素子4
09と、第5の容量素子417と、を有する。
In FIG. 16, the pixel 400 includes the first switch 401, the second switch 402, and the like.
The first liquid crystal element 403, the second liquid crystal element 404, the third liquid crystal element 405, the first capacitance element 406, the second capacitance element 407, the third capacitance element 408, and the fourth Capacitive element 4
It has 09 and a fifth capacitive element 417.

第1の配線410は、第1のスイッチ401を介して第1の液晶素子403の第1の電
極、第1の容量素子406の第1の電極及び第2の容量素子407の第1の電極に接続さ
れている。第2の配線411は、第2のスイッチ402を介して第2の液晶素子404の
第1の電極、第3の容量素子408の第1の電極及び第4の容量素子409の第1の電極
に接続されている。第1の容量素子406の第2の電極と第3の容量素子408の第2の
電極は第3の液晶素子405の第1の電極と第5の容量素子417の第1の電極に接続さ
れている。第2の容量素子407の第2の電極は第4の配線413に接続され、第4の容
量素子409の第2の電極は第5の配線414に接続されている。第5の容量素子417
の第2の電極は第6の配線415に接続されている。
The first wiring 410 is the first electrode of the first liquid crystal element 403, the first electrode of the first capacitance element 406, and the first electrode of the second capacitance element 407 via the first switch 401. It is connected to the. The second wiring 411 is the first electrode of the second liquid crystal element 404, the first electrode of the third capacitance element 408, and the first electrode of the fourth capacitance element 409 via the second switch 402. It is connected to the. The second electrode of the first capacitance element 406 and the second electrode of the third capacitance element 408 are connected to the first electrode of the third liquid crystal element 405 and the first electrode of the fifth capacitance element 417. ing. The second electrode of the second capacitance element 407 is connected to the fourth wiring 413, and the second electrode of the fourth capacitance element 409 is connected to the fifth wiring 414. Fifth capacitive element 417
The second electrode of the above is connected to the sixth wiring 415.

第1の液晶素子403、第2の液晶素子404及び第3の液晶素子405の第2の電極
は、共通電極416に接続されている。
The second electrodes of the first liquid crystal element 403, the second liquid crystal element 404, and the third liquid crystal element 405 are connected to the common electrode 416.

第1の配線410及び第2の配線411は、信号線として機能する。したがって、第1
の配線410及び第2の配線411には、通常、画像信号が供給される。ただし、これに
限定されない。画像によらず、一定の信号が供給されていてもよい。第3の配線412は
走査線として機能する。第4の配線413、第5の配線414及び第6の配線415は容
量線として機能する。
The first wiring 410 and the second wiring 411 function as signal lines. Therefore, the first
An image signal is usually supplied to the wiring 410 and the second wiring 411. However, it is not limited to this. A constant signal may be supplied regardless of the image. The third wire 412 functions as a scanning line. The fourth wiring 413, the fifth wiring 414, and the sixth wiring 415 function as capacitance lines.

第1のスイッチ401及び第2のスイッチ402はスイッチとして機能するものであれ
ば特に限定されない。例えば、トランジスタを用いることができる。以下、第1のスイッ
チ401及び第2のスイッチ402としてトランジスタを用いる場合について説明する。
トランジスタを用いる場合には、その極性はPチャネル型でもよいし、Nチャネル型でも
よい。
The first switch 401 and the second switch 402 are not particularly limited as long as they function as switches. For example, a transistor can be used. Hereinafter, a case where a transistor is used as the first switch 401 and the second switch 402 will be described.
When a transistor is used, its polarity may be P-channel type or N-channel type.

図16(B)はスイッチとしてNチャネル型トランジスタを用いた場合を示す。図16
(B)において、第1のスイッチ401N及び第2のスイッチ402Nのゲートは第3の
配線412に接続されている。第3の配線760は、走査線として機能する。
FIG. 16B shows a case where an N-channel transistor is used as the switch. FIG. 16
In (B), the gates of the first switch 401N and the second switch 402N are connected to the third wiring 412. The third wire 760 functions as a scanning line.

なお、図16のように、全ての液晶素子に保持容量を配置してもよいが、これに限定さ
れない。例えば、図7に示すように、一部の液晶素子にのみ、保持容量を配置してもよい
。なお、各保持容量は、それぞれ異なる容量線に接続されていてもよいし、同一の容量線
に接続されていてもよいし、一部が同一で、一部が異なる容量線に接続されていてもよい
。また、容量線は、別の画素と共用してもよい。例えば、1つ前の行の画素と、1つ後の
行の画素とで、共用することができる。異なる画素間で容量線を共用すると配線数を減ら
すことができ、開口率を向上させることができる。または、容量線は、走査線と共用して
もよい。容量線を走査線と共用すると配線数を減らすことができ、開口率を向上させるこ
とができる。容量線を走査線と共用する場合には、隣接する画素(1つ前の行の画素)の
走査線を用いることが望ましい。なぜなら、i−1番目の行(1つ前の行)は、i番目の
行の画素を選択しているとき、既に信号の選択が終了しているためである。なお、液晶が
、IPS、FFS等の場合、共通電極は、トランジスタが形成されている基板に配置され
ている。したがって、容量線は、共通電極と共用してもよい。容量線を共通電極と共用す
ると、配線数を減らすことができ、開口率を向上させることができる。
As shown in FIG. 16, the holding capacitance may be arranged in all the liquid crystal elements, but the present invention is not limited to this. For example, as shown in FIG. 7, the holding capacitance may be arranged only in a part of the liquid crystal elements. Each holding capacity may be connected to a different capacity line, may be connected to the same capacity line, or may be partially the same and partly connected to a different capacity line. May be good. Further, the capacitance line may be shared with another pixel. For example, the pixels in the previous row and the pixels in the next row can be shared. By sharing the capacitance line between different pixels, the number of wires can be reduced and the aperture ratio can be improved. Alternatively, the capacitance line may be shared with the scanning line. By sharing the capacitance line with the scanning line, the number of wires can be reduced and the aperture ratio can be improved. When the capacitance line is shared with the scanning line, it is desirable to use the scanning line of the adjacent pixel (the pixel in the previous row). This is because the i-1st row (the previous row) has already completed the signal selection when the pixel in the i-th row is selected. When the liquid crystal is IPS, FFS, or the like, the common electrode is arranged on the substrate on which the transistor is formed. Therefore, the capacitance line may be shared with the common electrode. When the capacitance wire is shared with the common electrode, the number of wires can be reduced and the aperture ratio can be improved.

なお、容量線には、一定の電位が供給されていることが望ましい。ただし、これに限定
されない。例えば、図7において、1フレーム期間中に、各容量線、つまり、第4の配線
413及び第5の配線414に、周期的に複数回変化する信号を供給してもよい。そして
、各容量線、つまり、第4の配線413及び第5の配線414には、互いに反転した信号
を加えても良い。その結果、第1の液晶素子404及び第2の液晶素子403等に加えら
れる実効電圧を変えることができる。
It is desirable that a constant potential is supplied to the capacitance line. However, it is not limited to this. For example, in FIG. 7, a signal that changes periodically a plurality of times may be supplied to each capacitance line, that is, the fourth wiring 413 and the fifth wiring 414 during one frame period. Then, signals inverted to each other may be added to each capacitance line, that is, the fourth wiring 413 and the fifth wiring 414. As a result, the effective voltage applied to the first liquid crystal element 404, the second liquid crystal element 403, and the like can be changed.

なお、図16では容量線として機能する配線を2本有するが、これに限定されない。容
量線は一本にまとめることができる。更には、共通電極と容量線は共用することができる
。共通電極と容量線は、どちらも等しい電位に保たれている必要がある以外には、特に限
定されないからである。容量線を一本にまとめ、共通電極と容量線を共用した場合の図を
図50に示す。図50は図16と同様の効果を有する。
Note that FIG. 16 has two wirings that function as capacitance lines, but the present invention is not limited to these. Capacitance lines can be combined into one. Furthermore, the common electrode and the capacitance line can be shared. This is because the common electrode and the capacitance line are not particularly limited except that they must be kept at the same potential. FIG. 50 shows a diagram in which the capacitance lines are grouped together and the common electrode and the capacitance line are shared. FIG. 50 has the same effect as that of FIG.

以上説明したように、各々の液晶素子に異なる配向状態を有せしめることで、視野角を
広くすることができる。
As described above, the viewing angle can be widened by giving each liquid crystal element a different orientation state.

なお、以上の説明にもちいた図1等の他の図において、第1のスイッチ又は第2のスイ
ッチとして用いるトランジスタは、各々、異なる信号線に接続されているが、これに限定
されない。これらは同一の信号線に接続されていてもよい。例えば、図1では2本設けた
信号線を1本とし、複数の走査線を設けた場合の例を図8に示す。または、図8における
走査線を一本にまとめた場合の例を図17に示す。
In other drawings such as FIG. 1 used in the above description, the transistors used as the first switch or the second switch are connected to different signal lines, but the present invention is not limited to this. These may be connected to the same signal line. For example, FIG. 1 shows an example in which two signal lines are provided as one and a plurality of scanning lines are provided. Alternatively, FIG. 17 shows an example in which the scanning lines in FIG. 8 are combined into one.

なお、図8及び図17において、上記した図7及び図16のように、異なる液晶素子に
保持容量を配置することも可能である。そこで、一例として、第1及び第2の液晶素子に
図7と同様に保持容量を配置した場合の例を、図18及び図19に示す。
In addition, in FIGS. 8 and 17, it is also possible to arrange the holding capacitance in different liquid crystal elements as shown in FIGS. 7 and 16 described above. Therefore, as an example, FIGS. 18 and 19 show an example in which the holding capacitance is arranged in the first and second liquid crystal elements in the same manner as in FIG. 7.

したがって、図1及び図7で述べた内容は、図8、図16、図17及び図18にも適用
することができる。
Therefore, the contents described in FIGS. 1 and 7 can also be applied to FIGS. 8, 16, 17, and 18.

図8において、画素450は、第1のスイッチ451と、第2のスイッチ452と、第
1の液晶素子453と、第2の液晶素子454と、第3の液晶素子455と、第1の容量
素子456と、第2の容量素子457と、を有する。
In FIG. 8, the pixel 450 has a first switch 451 and a second switch 452, a first liquid crystal element 453, a second liquid crystal element 454, a third liquid crystal element 455, and a first capacitance. It has an element 456 and a second capacitive element 457.

第1の配線458と、第1の液晶素子453の第1の電極及び第1の容量素子456の
第1の電極とは、第1のスイッチ451を介して接続されている。また、第1の配線45
8と、第2の液晶素子454の第1の電極及び第2の容量素子457の第1の電極とは、
第2のスイッチ452を介して接続されている。第1の容量素子456の第2の電極と第
2の容量素子457の第2の電極は第3の液晶素子455の第1の電極に接続されている
The first wiring 458, the first electrode of the first liquid crystal element 453, and the first electrode of the first capacitance element 456 are connected via the first switch 451. In addition, the first wiring 45
8 and the first electrode of the second liquid crystal element 454 and the first electrode of the second capacitance element 457 are
It is connected via a second switch 452. The second electrode of the first capacitance element 456 and the second electrode of the second capacitance element 457 are connected to the first electrode of the third liquid crystal element 455.

なお、スイッチとしてはトランジスタを用いることができる。第1のスイッチ451N
のゲートは第2の配線459に接続されている。第2のスイッチ452Nのゲートは第3
の配線460に接続されている。
A transistor can be used as the switch. First switch 451N
Gate is connected to the second wire 459. The gate of the second switch 452N is the third
It is connected to the wiring 460 of.

第1の液晶素子453、第2の液晶素子454及び第3の液晶素子455の第2の電極
は、共通電極461に接続されている。
The second electrodes of the first liquid crystal element 453, the second liquid crystal element 454, and the third liquid crystal element 455 are connected to the common electrode 461.

第1の配線458は、信号線として機能する。したがって、第1の配線458には、通
常、画像信号が供給される。ただし、これに限定されない。画像によらず、一定の信号が
供給されていてもよい。第2の配線459及び第3の配線460は走査線として機能する
The first wiring 458 functions as a signal line. Therefore, an image signal is usually supplied to the first wiring 458. However, it is not limited to this. A constant signal may be supplied regardless of the image. The second wire 459 and the third wire 460 function as scanning lines.

まず、図8及び図18の動作について考える。最初に、第3の配線460にアクティブ
な信号が供給され、第2のスイッチ452がオンする。ここでアクティブな信号とは、第
2のスイッチ452をオンさせることのできる信号をいう。第2のスイッチ452がオン
すると、第2の液晶素子454の第1の電極(画素電極)及び第2の容量素子457の第
1の電極に、第1の配線458からビデオ信号が供給される。
First, consider the operations of FIGS. 8 and 18. First, an active signal is supplied to the third wire 460 and the second switch 452 is turned on. Here, the active signal means a signal capable of turning on the second switch 452. When the second switch 452 is turned on, a video signal is supplied from the first wiring 458 to the first electrode (pixel electrode) of the second liquid crystal element 454 and the first electrode of the second capacitance element 457. ..

次に、第2のスイッチ452がオフし、第2の配線459にアクティブな信号が供給さ
れ、第1のスイッチ451がオンする。ここでアクティブな信号とは、第2のスイッチ4
52をオンさせることのできる信号をいう。すると、第1の液晶素子453の第1の電極
(画素電極)及び第1の容量素子456の第1の電極に、第1の配線458からビデオ信
号が供給される。このときに供給されるビデオ信号は、第2のスイッチ452がオンした
ときとは、異なる電位であることが望ましい。電位が異なることにより、各液晶素子に異
なる電圧を供給することができ、視野角を向上させることができる。
Next, the second switch 452 is turned off, an active signal is supplied to the second wiring 459, and the first switch 451 is turned on. The active signal here is the second switch 4.
A signal that can turn on 52. Then, a video signal is supplied from the first wiring 458 to the first electrode (pixel electrode) of the first liquid crystal element 453 and the first electrode of the first capacitance element 456. It is desirable that the video signal supplied at this time has a potential different from that when the second switch 452 is turned on. Since the potentials are different, different voltages can be supplied to each liquid crystal element, and the viewing angle can be improved.

なお、第1のスイッチ451がオンしているとき、第3の液晶素子455は、第1の容
量素子456を介して、第1の液晶素子453の画素電極と容量結合している。したがっ
て、第3の液晶素子455の画素電極の電位は、第1のスイッチ451がオンしていると
きに第1の配線458から供給される電圧に応じて、変化する。
When the first switch 451 is on, the third liquid crystal element 455 is capacitively coupled to the pixel electrode of the first liquid crystal element 453 via the first capacitive element 456. Therefore, the potential of the pixel electrode of the third liquid crystal element 455 changes according to the voltage supplied from the first wiring 458 when the first switch 451 is on.

同様に、第1のスイッチ451がオンしているとき、第2の液晶素子454は、第1の
容量素子456及び第2の容量素子457を介して、第1の液晶素子453の画素電極と
容量結合している。したがって、第2の液晶素子454の画素電極の電位は、第1のスイ
ッチ451がオンしているときに第1の配線458から供給される電圧に応じて変化する
Similarly, when the first switch 451 is on, the second liquid crystal element 454 and the pixel electrode of the first liquid crystal element 453 via the first capacitive element 456 and the second capacitive element 457. Capacitive coupling. Therefore, the potential of the pixel electrode of the second liquid crystal element 454 changes according to the voltage supplied from the first wiring 458 when the first switch 451 is on.

次に、第1のスイッチ451がオフし、各液晶素子の電位が保持される。
このように動作させることによって、各液晶素子に印加される電圧が異なるようにするこ
とができる。その結果、視野角を広くすることができる。ただし、駆動方法は、これに限
定されない。各トランジスタをオン・オフするタイミングや信号線の電位等、様々な方法
で駆動させることができる。
Next, the first switch 451 is turned off, and the potential of each liquid crystal element is maintained.
By operating in this way, the voltage applied to each liquid crystal element can be made different. As a result, the viewing angle can be widened. However, the driving method is not limited to this. Each transistor can be driven by various methods such as on / off timing and signal line potential.

なお、図18において、各容量線には、一定の電位が供給されていることが望ましい。
ただし、これに限定されない。例えば、1フレーム期間中に、各容量線、つまり、第1の
容量線および第2の容量線に、周期的に複数回変化する信号を供給してもよい。そして、
各容量線、つまり、第1の容量線および第2の容量線には、互いに反転した信号を加えて
も良い。その結果、第1の液晶素子453及び第2の液晶素子454等に加えられる実効
電圧を変えることができる。このように動作させることによって、各液晶素子の電位が異
なるようにすることができる。その結果、視野角を広くすることができる。
In FIG. 18, it is desirable that a constant potential is supplied to each capacitance line.
However, it is not limited to this. For example, during one frame period, each capacitance line, that is, the first capacitance line and the second capacitance line may be supplied with a signal that changes periodically a plurality of times. And
Signals inverted from each other may be added to each capacitance line, that is, the first capacitance line and the second capacitance line. As a result, the effective voltage applied to the first liquid crystal element 453, the second liquid crystal element 454, and the like can be changed. By operating in this way, the potential of each liquid crystal element can be made different. As a result, the viewing angle can be widened.

次に、図17および図19の動作について考える。 Next, consider the operations of FIGS. 17 and 19.

第2の配線459にアクティブな信号が供給され、第1のスイッチ451および第2の
スイッチ452がオンする。すると、第1の液晶素子453の第1の電極(画素電極)、
第1の容量素子456の第1の電極、第2の液晶素子454の第1の電極(画素電極)及
び第2の容量素子457の第1の電極に、第1の配線458からビデオ信号が供給される
An active signal is supplied to the second wire 459, and the first switch 451 and the second switch 452 are turned on. Then, the first electrode (pixel electrode) of the first liquid crystal element 453,
A video signal is transmitted from the first wiring 458 to the first electrode of the first capacitance element 456, the first electrode (pixel electrode) of the second liquid crystal element 454, and the first electrode of the second capacitance element 457. Be supplied.

このとき、第1のスイッチ451と第2のスイッチ452にトランジスタを用いるとオ
ン抵抗が生ずる。第1のスイッチ451のオン抵抗は、第2のスイッチ452のオン抵抗
よりも、高いことが望ましい。トランジスタのオン抵抗が高いとは、チャネル長Lに対す
るチャネル幅の比(W/L)が小さいことを意味している。このように、トランジスタの
オン抵抗を高くすることによって、各液晶素子の画素電極の電位は、各容量素子や各保持
容量等の漏れ電流等のバランスによって、決定されることとなる。そして、各液晶素子に
異なる電圧を印加することができ、視野角を向上させることができる。ただし、これに限
定されず、第1のスイッチ451と第2のスイッチ452とは、概ね等しいオン抵抗であ
ることも可能である。
At this time, if a transistor is used for the first switch 451 and the second switch 452, an on-resistance is generated. It is desirable that the on-resistance of the first switch 451 is higher than the on-resistance of the second switch 452. A high on-resistance of a transistor means that the ratio (W / L) of the channel width to the channel length L is small. By increasing the on-resistance of the transistor in this way, the potential of the pixel electrode of each liquid crystal element is determined by the balance of the leakage current and the like of each capacitance element and each holding capacitance. Then, different voltages can be applied to each liquid crystal element, and the viewing angle can be improved. However, the present invention is not limited to this, and the first switch 451 and the second switch 452 can have substantially equal on-resistances.

次に、第1のスイッチ451及び第2のスイッチ452がオフし、各液晶素子に印加さ
れた電圧が保持される。
Next, the first switch 451 and the second switch 452 are turned off, and the voltage applied to each liquid crystal element is maintained.

このように動作させることによって、各液晶素子に印加される電圧を異ならせることが
できる。その結果、視野角を広くすることができる。ただし、駆動方法は、これに限定さ
れない。各トランジスタをオン・オフするタイミングや信号線の電位等、様々な方法で駆
動させることができる。
By operating in this way, the voltage applied to each liquid crystal element can be made different. As a result, the viewing angle can be widened. However, the driving method is not limited to this. Each transistor can be driven by various methods such as on / off timing and signal line potential.

なお、図19において、各容量線には、一定の電位が供給されていることが望ましい。
ただし、これに限定されない。例えば、1フレーム期間中に、各容量線、つまり、第1の
容量線463および第2の容量線465、周期的に複数回変化する信号を供給してもよい
。そして、各容量線、つまり、第1の容量線463および第2の容量線465には、互い
に反転した信号を加えても良い。その結果、第1の液晶素子453及び第2の液晶素子4
54等に加えられる実効電圧を変えることができる。このように動作させることによって
、各液晶素子の電位を異ならせることができる。その結果、視野角を広くすることができ
る。
In FIG. 19, it is desirable that a constant potential is supplied to each capacitance line.
However, it is not limited to this. For example, during one frame period, each capacitance line, that is, the first capacitance line 463 and the second capacitance line 465 may be supplied with signals that change periodically a plurality of times. Then, signals inverted to each other may be added to each capacitance line, that is, the first capacitance line 463 and the second capacitance line 465. As a result, the first liquid crystal element 453 and the second liquid crystal element 4
The effective voltage applied to 54 etc. can be changed. By operating in this way, the potentials of the liquid crystal elements can be made different. As a result, the viewing angle can be widened.

以上説明したように、各々の液晶素子に異なる配向状態を有せしめることで、視野角を
広くすることができる。
As described above, the viewing angle can be widened by giving each liquid crystal element a different orientation state.

図2は、本発明の液晶表示装置が有する画素回路の構成について、図1とは異なる構成
の一例を示す。画素150は第1のスイッチ151と、第2のスイッチ152と、第1の
液晶素子153と、第2の液晶素子154と、第3の液晶素子155と、第1の容量素子
156と、第2の容量素子157と、第3の容量素子161と、を有する。
FIG. 2 shows an example of a configuration of a pixel circuit included in the liquid crystal display device of the present invention, which is different from that of FIG. The pixel 150 includes a first switch 151, a second switch 152, a first liquid crystal element 153, a second liquid crystal element 154, a third liquid crystal element 155, a first capacitance element 156, and a first. It has two capacitance elements 157 and a third capacitance element 161.

第1の配線158は第1の液晶素子153の第1の電極及び第1の容量素子156の第
1の電極に、第1のスイッチ151を介して接続されている。第2の配線159は第2の
液晶素子154の第1の電極及び第2の容量素子157の第1の電極に、第2のスイッチ
152を介して接続されている。第1の容量素子156の第2の電極は第2の容量素子1
57の第2の電極及び第3の容量素子161の第1の電極に接続され、第3の容量素子1
61の第2の電極は第3の液晶素子155の第1の電極に接続されている。
The first wiring 158 is connected to the first electrode of the first liquid crystal element 153 and the first electrode of the first capacitance element 156 via the first switch 151. The second wiring 159 is connected to the first electrode of the second liquid crystal element 154 and the first electrode of the second capacitance element 157 via the second switch 152. The second electrode of the first capacitive element 156 is the second capacitive element 1
The third capacitance element 1 is connected to the second electrode of 57 and the first electrode of the third capacitance element 161.
The second electrode of 61 is connected to the first electrode of the third liquid crystal element 155.

第1の液晶素子153、第2の液晶素子154及び第3の液晶素子155の第2の電極
は、共通電極に接続されている。
The second electrodes of the first liquid crystal element 153, the second liquid crystal element 154, and the third liquid crystal element 155 are connected to the common electrode.

第1の配線158及び第2の配線159は、信号線として機能する。従って、第1の配
線158及び第2の配線159には、通常、画像信号が供給される。ただし、これに限定
されない。画像によらず一定の信号が供給されていてもよい。第3の配線160は走査線
として機能する。
The first wiring 158 and the second wiring 159 function as signal lines. Therefore, an image signal is usually supplied to the first wiring 158 and the second wiring 159. However, it is not limited to this. A constant signal may be supplied regardless of the image. The third wire 160 functions as a scanning line.

第1のスイッチ151及び第2のスイッチ152はスイッチとして機能するものであれ
ば特に限定されない。例えば、トランジスタを用いることができる。以下、第1のスイッ
チ151及び第2のスイッチ152としてトランジスタを用いる場合について説明する。
トランジスタを用いる場合には、その極性はPチャネル型でもよいし、Nチャネル型でも
よい。
The first switch 151 and the second switch 152 are not particularly limited as long as they function as switches. For example, a transistor can be used. Hereinafter, a case where a transistor is used as the first switch 151 and the second switch 152 will be described.
When a transistor is used, its polarity may be P-channel type or N-channel type.

図2(B)はスイッチとしてNチャネル型トランジスタを用いた場合を示す。図2(B
)において、第1のスイッチ151N及び第2のスイッチ152Nのゲートは第3の配線
110に接続されている。第3の配線160は、走査線として機能する。
FIG. 2B shows a case where an N-channel transistor is used as the switch. FIG. 2 (B
), The gates of the first switch 151N and the second switch 152N are connected to the third wiring 110. The third wiring 160 functions as a scanning line.

なお、図2においても図1と同様、図49に示すように走査線を2本有していても良い

なお、スイッチとしてPチャネル型トランジスタを用いることもできる。
As in FIG. 1, FIG. 2 may have two scanning lines as shown in FIG. 49.
A P-channel transistor can also be used as the switch.

第1の配線158及び第2の配線159には、ビデオ信号が入力されている。第3の配
線160には走査信号が入力されている。走査信号はHレベル又はLレベルのデジタル電
圧信号である。第1のスイッチ151及び第2のスイッチ152がNチャネル型トランジ
スタの場合、走査信号のHレベルは第1のスイッチ151及び第2のスイッチ152をオ
ンできる電位であり、走査信号のLレベルは第1のスイッチ151及び第2のスイッチ1
52をオフできる電位である。あるいは、第1のスイッチ151及び第2のスイッチ15
2がPチャネル型トランジスタの場合、走査信号のHレベルは第1のスイッチ151及び
第2のスイッチ152をオフできる電位であり、走査信号のLレベルは第1のスイッチ1
51及び第2のスイッチ152をオンできる電位である。なお、ビデオ信号はアナログ電
圧である。ただし、これに限定されず、ビデオ信号はデジタルの電圧でもよい。または、
ビデオ信号は電流でもよい。そして、このビデオ信号の電流は、アナログでもデジタルで
もよい。ビデオ信号は、走査信号のHレベルよりも低く、走査信号のLレベルよりも高い
電位である。
A video signal is input to the first wiring 158 and the second wiring 159. A scanning signal is input to the third wiring 160. The scanning signal is an H-level or L-level digital voltage signal. When the first switch 151 and the second switch 152 are N-channel transistors, the H level of the scanning signal is the potential at which the first switch 151 and the second switch 152 can be turned on, and the L level of the scanning signal is the first. 1 switch 151 and 2nd switch 1
It is a potential that can turn off 52. Alternatively, the first switch 151 and the second switch 15
When 2 is a P-channel transistor, the H level of the scanning signal is the potential at which the first switch 151 and the second switch 152 can be turned off, and the L level of the scanning signal is the first switch 1.
It is a potential that can turn on the 51 and the second switch 152. The video signal is an analog voltage. However, the video signal may be a digital voltage without limitation. Or
The video signal may be an electric current. The current of this video signal may be analog or digital. The video signal has a potential lower than the H level of the scanning signal and higher than the L level of the scanning signal.

図2における画素150の動作について、第1のスイッチ151及び第2のスイッチ1
52がオンしている場合と、第1のスイッチ151及び第2のスイッチ152がオフして
いる場合とに分けて説明する。
Regarding the operation of the pixel 150 in FIG. 2, the first switch 151 and the second switch 1
The case where 52 is on and the case where the first switch 151 and the second switch 152 are off will be described separately.

第1のスイッチ151がオンしている場合には、第1の配線158と、第1の液晶素子
153の第1の電極(画素電極)及び第1の容量素子156の第1の電極とが電気的に接
続される。第2のスイッチ152がオンしている場合には、第2の配線159と、第2の
液晶素子154の第1の電極(画素電極)及び第2の容量素子157の第1の電極とが電
気的に接続される。従って、ビデオ信号は、第1の配線158から第1の液晶素子153
の第1の電極(画素電極)及び第1の容量素子156の第1の電極に入力され、第2の配
線159から第2の液晶素子154の第1の電極(画素電極)及び第2の容量素子157
の第1の電極に入力される。従って、第1の液晶素子153に入力される信号の電位V
53は第1の配線158から入力される電位に概ね等しく、第2の液晶素子154に入力
される信号の電位V154は第2の配線159から入力される電位に概ね等しい。また、
第3の容量素子161の第1の電極の電位V161は図1における第3の液晶素子105
の第1の電極の電位V105と同様であり、C106とC107とが同じ大きさである場
合、第3の容量素子161の第1の電極の電位V161は、V153とV154の和の半
分と概ね等しい。なお、第3の液晶素子155の第1の電極の電位はV155とおく。こ
こで共通電極の電位を0とすると、第3の液晶素子155に印加される電圧はV155
なる。V155は、第3の容量素子161と、第3の液晶素子155とで、分圧された値
となる。このように、容量素子を用いることによって、さらに、異なった電圧を液晶素子
に供給することができる。このように、各々の液晶素子に印加される電圧を異ならせるこ
とができ、各々の配向状態を異ならせることができる。
When the first switch 151 is turned on, the first wiring 158, the first electrode (pixel electrode) of the first liquid crystal element 153, and the first electrode of the first capacitance element 156 are connected. It is electrically connected. When the second switch 152 is turned on, the second wiring 159, the first electrode (pixel electrode) of the second liquid crystal element 154, and the first electrode of the second capacitance element 157 are connected. It is electrically connected. Therefore, the video signal is from the first wiring 158 to the first liquid crystal element 153.
Is input to the first electrode (pixel electrode) of the first capacitance element 156 and the first electrode (pixel electrode) and the second electrode of the second wiring 159 to the second liquid crystal element 154. Capacitive element 157
Is input to the first electrode of. Therefore, the potential V 1 of the signal input to the first liquid crystal element 153
53 is substantially equal to the potential input from the first wiring 158, and the potential V 154 of the signal input to the second liquid crystal element 154 is approximately equal to the potential input from the second wiring 159. Also,
The third of the first potential V 161 of the electrode 3 in FIG. 1 of the liquid crystal element 105 of the capacitor 161
The potential V 161 of the first electrode of the third capacitance element 161 is V 153 and V 154 when the potential V 105 of the first electrode is the same as that of the first electrode and C 106 and C 107 have the same magnitude. Is roughly equal to half of the sum of. The potential of the first electrode of the third liquid crystal element 155 is V 155 . Here, assuming that the potential of the common electrode is 0, the voltage applied to the third liquid crystal element 155 is V 155 . V 155 is a value divided by the third capacitance element 161 and the third liquid crystal element 155. In this way, by using the capacitive element, a different voltage can be further supplied to the liquid crystal element. In this way, the voltage applied to each liquid crystal element can be made different, and the orientation state of each can be made different.

このように、電位の異なる2つの信号を供給し、容量素子を用いることによって、画素
内部で電圧を分割し、第3の電圧を作り出すことができる。そして、第3の電圧を第3の
液晶素子105に印加することによって、液晶を容易に制御することができる。更に、第
3の電圧は、第1の液晶素子103に供給される電圧と、第2の液晶素子104に供給さ
れる電圧との間の電圧である。そのため、どのような階調を表示する場合であっても、適
切な階調を表示することができる。また、画像信号の極性が正極(共通電極よりも画像信
号の方が高い場合)の場合でも、負極(共通電極よりも画像信号の方が低い場合)の場合
でも、適切な階調を表示することができる。
In this way, by supplying two signals having different potentials and using a capacitive element, the voltage can be divided inside the pixel to create a third voltage. Then, the liquid crystal can be easily controlled by applying the third voltage to the third liquid crystal element 105. Further, the third voltage is a voltage between the voltage supplied to the first liquid crystal element 103 and the voltage supplied to the second liquid crystal element 104. Therefore, no matter what kind of gradation is displayed, an appropriate gradation can be displayed. In addition, appropriate gradation is displayed regardless of whether the polarity of the image signal is positive (when the image signal is higher than the common electrode) or negative (when the image signal is lower than the common electrode). be able to.

さらに、走査線、信号線及びトランジスタ等の増加を抑えて、第3の電圧を作り出して
第3の液晶素子155を制御することができる。これにより、開口率を高くすることがで
き、消費電力を低減することができる。また、画素のレイアウトも余裕をもって配置する
ことができるため、製造工程にて発生した粉塵等によってショートする等の不良を低減す
る事ができ、歩留まりが向上する。その結果、製造コストを低減することができる。また
、信号線を新たに設けることなく第3の液晶素子155を制御できるため、ガラス基板と
、外付けの駆動回路との接続点数は増加しない。その結果、高い信頼性を保つことができ
る。
Further, it is possible to control the third liquid crystal element 155 by creating a third voltage while suppressing an increase in scanning lines, signal lines, transistors and the like. As a result, the aperture ratio can be increased and the power consumption can be reduced. Further, since the pixel layout can be arranged with a margin, defects such as short circuit due to dust generated in the manufacturing process can be reduced, and the yield is improved. As a result, the manufacturing cost can be reduced. Further, since the third liquid crystal element 155 can be controlled without newly providing a signal line, the number of connection points between the glass substrate and the external drive circuit does not increase. As a result, high reliability can be maintained.

第1のスイッチ151がオフしている場合には、第1の配線158と、第1の液晶素子
153の第1の電極(画素電極)及び第1の容量素子156の第1の電極とが電気的に遮
断される。第2のスイッチ152がオフしている場合には、第2の配線159と、第2の
液晶素子154の第1の電極(画素電極)及び第2の容量素子157の第1の電極とが電
気的に遮断される。従って、第1の液晶素子153の第1の電極、第1の容量素子156
の第1の電極、第2の液晶素子154の第1の電極及び第2の容量素子157の第1の電
極は浮遊状態となる。そして、第3の液晶素子155は、第1の液晶素子153とは第1
の容量素子156及び第3の容量素子161を介して接続されている。しかし、電荷保存
則のため、第3の液晶素子105に保存された電荷は、第1の液晶素子153に漏れるこ
とはない。第1の液晶素子153とは第2の容量素子157を介して接続されている。し
かし、電荷保存則のため、第3の液晶素子155に保存された電荷は、第2の液晶素子1
54の方に漏れることはない。したがって、第1乃至第3の液晶素子は、直前に入力され
た信号の電位が保持されることになる。
When the first switch 151 is off, the first wiring 158, the first electrode (pixel electrode) of the first liquid crystal element 153, and the first electrode of the first capacitance element 156 are connected. It is electrically cut off. When the second switch 152 is off, the second wiring 159, the first electrode (pixel electrode) of the second liquid crystal element 154, and the first electrode of the second capacitance element 157 are connected. It is electrically cut off. Therefore, the first electrode of the first liquid crystal element 153 and the first capacitance element 156
The first electrode, the first electrode of the second liquid crystal element 154, and the first electrode of the second capacitance element 157 are in a floating state. Then, the third liquid crystal element 155 is the first with the first liquid crystal element 153.
It is connected via the capacitance element 156 and the third capacitance element 161. However, due to the charge conservation law, the electric charge stored in the third liquid crystal element 105 does not leak to the first liquid crystal element 153. It is connected to the first liquid crystal element 153 via a second capacitance element 157. However, due to the law of conservation of electric charge, the electric charge stored in the third liquid crystal element 155 is the second liquid crystal element 1.
It does not leak to 54. Therefore, the first to third liquid crystal elements hold the potential of the signal input immediately before.

なお、第1の液晶素子153、第2の液晶素子154及び第3の液晶素子155はビデ
オ信号に応じた透過率となる。
The first liquid crystal element 153, the second liquid crystal element 154, and the third liquid crystal element 155 have transmittances according to the video signal.

つまり、図2は、図1と比較すると、図1の第3の液晶素子105の部分を、図2の第
3の容量素子161と第3の液晶素子155とが直列接続されたものに、置き換えた場合
に相当する。したがって、図1で述べた内容は、図2にも適用することができる。例えば
、図15に示すように、第3の容量素子161と第3の液晶素子155とが直列接続され
たものは、複数に分割されていてもよい。または、図12に示すように、容量素子を省い
て、液晶素子のみを複数に分割してもよい。
That is, in FIG. 2, as compared with FIG. 1, the portion of the third liquid crystal element 105 of FIG. 1 is connected in series with the third capacitance element 161 of FIG. 2 and the third liquid crystal element 155. Corresponds to the case of replacement. Therefore, the content described in FIG. 1 can also be applied to FIG. For example, as shown in FIG. 15, a device in which the third capacitance element 161 and the third liquid crystal element 155 are connected in series may be divided into a plurality of elements. Alternatively, as shown in FIG. 12, the capacitive element may be omitted and only the liquid crystal element may be divided into a plurality of parts.

なお、図2では、図1の第3の液晶素子105の部分を、第3の容量素子161と第3
の液晶素子155とが直列接続されたもので置き換えたが、これに限定されない。別の液
晶素子に置き換えても良い。例えば、第1の液晶素子153を容量素子と液晶素子とが直
列接続されたものに置き換えた場合を図13に示す。この場合も、図12と同様、図14
に示すように、複数に分割されていてもよい。
In FIG. 2, the portion of the third liquid crystal element 105 in FIG. 1 is replaced with the third capacitive element 161 and the third.
It was replaced with a liquid crystal element 155 connected in series, but the present invention is not limited to this. It may be replaced with another liquid crystal element. For example, FIG. 13 shows a case where the first liquid crystal element 153 is replaced with one in which a capacitance element and a liquid crystal element are connected in series. In this case as well, as in FIG. 12, FIG.
As shown in, it may be divided into a plurality of parts.

図2は、図1における第3の液晶素子105の部分を、図2の第3の容量素子161と
第3の液晶素子155とが直列接続されたものに、置き換えたものであるため、図1と同
様の変形が可能である。つまり、図7に示すように各液晶素子の一部に保持容量を追加し
てもよいし、図16に示すように液晶素子の全てに保持容量を追加しても良い。また、図
8又は図18に示すように走査線を2本にして信号線を1本にまとめてもよいし、図17
又は図19に示すように走査線と信号線の双方を1本にまとめてもよい。
FIG. 2 is a diagram in which the portion of the third liquid crystal element 105 in FIG. 1 is replaced with one in which the third capacitance element 161 and the third liquid crystal element 155 of FIG. 2 are connected in series. The same deformation as in 1 is possible. That is, as shown in FIG. 7, a holding capacity may be added to a part of each liquid crystal element, or as shown in FIG. 16, a holding capacity may be added to all of the liquid crystal elements. Further, as shown in FIG. 8 or 18, the number of scanning lines may be two and the signal lines may be combined into one, or FIG. 17
Alternatively, as shown in FIG. 19, both the scanning line and the signal line may be combined into one line.

以上説明したように、各々の液晶素子に異なる配向状態を有せしめることで、視野角を
広くすることができる。
As described above, the viewing angle can be widened by giving each liquid crystal element a different orientation state.

図3は、本発明の液晶表示装置が有する画素回路の構成について、他とは異なる構成の
一例を示す。画素200は、第1のスイッチ201と、第2のスイッチ202と、トラン
ジスタ203と、第1の液晶素子204と、第2の液晶素子205と、第3の液晶素子2
06と、第1の容量素子207と、第2の容量素子208と、を有する。
FIG. 3 shows an example of a configuration different from the others regarding the configuration of the pixel circuit included in the liquid crystal display device of the present invention. The pixel 200 includes a first switch 201, a second switch 202, a transistor 203, a first liquid crystal element 204, a second liquid crystal element 205, and a third liquid crystal element 2.
It has 06, a first capacitive element 207, and a second capacitive element 208.

第1の配線209は、第1の液晶素子204の第1の電極及び第1の容量素子207の
第1の電極に第1のスイッチ201を介して接続されている。第2の配線210は、第2
の液晶素子205の第1の電極及び第2の容量素子208の第1の電極に第2のスイッチ
202を介して接続されている。また、第2の配線210は第3の液晶素子206の第1
の電極にトランジスタ203を介して接続されている。第1のスイッチ201、第2のス
イッチ202及びトランジスタ203のゲートは第3の配線211に接続されている。第
1の容量素子207の第2の電極は第2の容量素子208の第2の電極及び第3の液晶素
子206の第1の電極に接続されている。
The first wiring 209 is connected to the first electrode of the first liquid crystal element 204 and the first electrode of the first capacitance element 207 via the first switch 201. The second wiring 210 is the second
Is connected to the first electrode of the liquid crystal element 205 and the first electrode of the second capacitance element 208 via the second switch 202. Further, the second wiring 210 is the first of the third liquid crystal element 206.
It is connected to the electrode of No. 1 via a transistor 203. The gates of the first switch 201, the second switch 202, and the transistor 203 are connected to the third wiring 211. The second electrode of the first capacitance element 207 is connected to the second electrode of the second capacitance element 208 and the first electrode of the third liquid crystal element 206.

なお、トランジスタ203は、第1のスイッチ201と第2のスイッチ202よりもオ
ン抵抗が高いスイッチとして動作する。つまり、抵抗素子が直列に接続されたスイッチと
同様に扱うことができる。しかし、これに限定されない。トランジスタ203のオン抵抗
は第1のスイッチ201及び第2のスイッチ202よりもオン抵抗が低くてもよい。
The transistor 203 operates as a switch having a higher on-resistance than the first switch 201 and the second switch 202. That is, it can be treated like a switch in which resistance elements are connected in series. However, it is not limited to this. The on-resistance of the transistor 203 may be lower than that of the first switch 201 and the second switch 202.

なお、図3ではトランジスタ203をNチャネル型としているが、これに限定されない
。つまり、トランジスタ203はPチャネル型トランジスタであってもよい。
In FIG. 3, the transistor 203 is an N-channel type, but the present invention is not limited to this. That is, the transistor 203 may be a P-channel type transistor.

第1の液晶素子204、第2の液晶素子205及び第3の液晶素子206の第2の電極
は、共通電極に接続されている。
The second electrodes of the first liquid crystal element 204, the second liquid crystal element 205, and the third liquid crystal element 206 are connected to the common electrode.

第1の配線209及び第2の配線210は、信号線として機能する。従って、第1の配
線209及び第2の配線210には、通常、画像信号が供給される。ただし、これに限定
されない。画像によらず、一定の信号が供給されていてもよい。第3の配線211は走査
線として機能する。
The first wiring 209 and the second wiring 210 function as signal lines. Therefore, an image signal is usually supplied to the first wiring 209 and the second wiring 210. However, it is not limited to this. A constant signal may be supplied regardless of the image. The third wiring 211 functions as a scanning line.

第1のスイッチ201及び第2のスイッチ202はスイッチとして機能するものであれ
ば特に限定されない。例えばトランジスタを用いることができる。以下、第1のスイッチ
101及び第2のスイッチ102としてトランジスタを用いる場合について説明するトラ
ンジスタを用いる場合には、その極性はPチャネル型でもよいし、Nチャネル型でもよい
The first switch 201 and the second switch 202 are not particularly limited as long as they function as switches. For example, a transistor can be used. Hereinafter, when a transistor is used as the first switch 101 and the second switch 102, the polarity may be P-channel type or N-channel type.

図3(B)はスイッチとしてNチャネル型トランジスタを用いた場合を示す。図2(B
)において、第1のスイッチ201N及び第2のスイッチ202Nのゲートは第3の配線
110に接続されている。第3の配線211Aは、走査線として機能する。
FIG. 3B shows a case where an N-channel transistor is used as the switch. FIG. 2 (B
), The gates of the first switch 201N and the second switch 202N are connected to the third wiring 110. The third wiring 211A functions as a scanning line.

なお、図2においても図1と同様、図49に示すように走査線を2本有していても良い

なお、スイッチとしてPチャネル型トランジスタを用いることもできる。
As in FIG. 1, FIG. 2 may have two scanning lines as shown in FIG. 49.
A P-channel transistor can also be used as the switch.

なお、スイッチはトランジスタに限定されない。スイッチとしてダイオード等様々な素
子を用いることができる。
The switch is not limited to the transistor. Various elements such as diodes can be used as the switch.

第1の配線209及び第2の配線210には、ビデオ信号が入力されている。第3の配
線211には走査信号が入力されている。走査信号はHレベル又はLレベルのデジタル電
圧信号である。第1及び第2のスイッチ、並びにトランジスタ203がNチャネル型の場
合、走査信号のHレベルは第1乃至第3のトランジスタをオンできる電位であり、走査信
号のLレベルは第1及び第2のスイッチ、並びにトランジスタ203をオフできる電位で
ある。あるいは第1及び第2のスイッチ、並びにトランジスタ203がPチャネル型の場
合、走査信号のHレベルは第1及び第2のスイッチ、並びにトランジスタ203をオフで
きる電位であり、走査信号のLレベルは第1及び第2のスイッチ、並びにトランジスタ2
03をオンできる電位である。なお、ビデオ信号はアナログ電圧である。ただし、これに
限定されず、ビデオ信号はデジタルの電圧でもよい。または、ビデオ信号は電流でもよい
。そして、このビデオ信号の電流は、アナログでもデジタルでもよい。ビデオ信号は、走
査信号のHレベルよりも低く、走査信号のLレベルよりも高い電位である。
A video signal is input to the first wiring 209 and the second wiring 210. A scanning signal is input to the third wiring 211. The scanning signal is an H-level or L-level digital voltage signal. When the first and second switches and the transistor 203 are N-channel type, the H level of the scanning signal is the potential at which the first to third transistors can be turned on, and the L level of the scanning signal is the first and second. It is a potential that can turn off the switch and the transistor 203. Alternatively, when the first and second switches and the transistor 203 are of the P channel type, the H level of the scanning signal is a potential that can turn off the first and second switches and the transistor 203, and the L level of the scanning signal is the first. 1st and 2nd switches, and transistor 2
It is a potential that can turn on 03. The video signal is an analog voltage. However, the video signal may be a digital voltage without limitation. Alternatively, the video signal may be an electric current. The current of this video signal may be analog or digital. The video signal has a potential lower than the H level of the scanning signal and higher than the L level of the scanning signal.

つまり、図3は、図1と比較すると、図1の第3の液晶素子206の画素電極と、第2
の配線210とを接続しているトランジスタ203が追加されたものであると言える。図
1の場合、第1の容量素子207と第2の容量素子208とが接続されている点に、何か
のノイズや漏れ電流が入ってしまった場合、そこに電荷がたまってしまう。その結果、液
晶素子に加える電圧が影響を受けてしまい、画質が低下する可能性がある。しかしながら
、図3のように、トランジスタ203を追加することにより、たまった電荷を引き抜くこ
とができる。その結果、焼き付き等の画質不良を低減することができる。
That is, FIG. 3 shows the pixel electrodes of the third liquid crystal element 206 of FIG. 1 and the second
It can be said that the transistor 203 connecting to the wiring 210 of the above is added. In the case of FIG. 1, if some noise or leakage current enters a point where the first capacitance element 207 and the second capacitance element 208 are connected, electric charges are accumulated there. As a result, the voltage applied to the liquid crystal element is affected, and the image quality may deteriorate. However, as shown in FIG. 3, by adding the transistor 203, the accumulated charge can be extracted. As a result, image quality defects such as burn-in can be reduced.

なお、上記のように、トランジスタ203のオン抵抗は、第1のスイッチ201または
第2のスイッチ202のオン抵抗よりも高いことが望ましい。トランジスタのオン抵抗が
高いとは、チャネル幅Wとチャネル長Lとの比(W/L)が小さいことを意味している。
このように、トランジスタのオン抵抗を高くすることによって、第1の容量素子207と
第2の容量素子208とが接続されている点の電位は、各容量素子や各保持容量等の漏れ
電流等のバランスによって、決定されることとなる。ただし、これに限定されず、第1乃
至第3のトランジスタを同程度のサイズで形成し、第3のトランジスタ203と直列に抵
抗素子が接続されていても良い。
As described above, it is desirable that the on-resistance of the transistor 203 is higher than the on-resistance of the first switch 201 or the second switch 202. A high on-resistance of a transistor means that the ratio (W / L) of the channel width W to the channel length L is small.
By increasing the on-resistance of the transistor in this way, the potential at the point where the first capacitance element 207 and the second capacitance element 208 are connected is the leakage current of each capacitance element, each holding capacitance, etc. It will be decided by the balance of. However, the present invention is not limited to this, and the first to third transistors may be formed in the same size, and a resistance element may be connected in series with the third transistor 203.

したがって、図1及び図2等で述べた内容は、図3にも適用することができる。例えば
、図3に図2を適用した場合を図4に示す。
Therefore, the contents described in FIGS. 1 and 2 and the like can also be applied to FIG. For example, FIG. 4 shows a case where FIG. 2 is applied to FIG.

なお、図3及び図4等において、第1のスイッチ201N(又は第1のスイッチ251
N)、第2のスイッチ202N(又は第2のスイッチ252N)及びトランジスタ203
(トランジスタ253)は、第3の配線211(又は第3の配線262)により制御され
ているが、これに限定されない。これらが異なる配線に接続され、別々に制御されていて
もよい。または、一部が別の配線に接続されていてもよい。
In addition, in FIG. 3 and FIG. 4, the first switch 201N (or the first switch 251)
N), second switch 202N (or second switch 252N) and transistor 203
(Transistor 253) is controlled by the third wiring 211 (or the third wiring 262), but is not limited thereto. These may be connected to different wires and controlled separately. Alternatively, a part may be connected to another wiring.

なお、図3ではトランジスタ203は第2の配線210に接続されているが、第1の配
線209に接続されていても良い。第3のトランジスタ203が第1の配線209に接続
されている場合でも、同様である。図3と同様に、図4ではトランジスタ253が第2の
配線261に接続されているが、第1の配線260に接続されていても良い。
Although the transistor 203 is connected to the second wiring 210 in FIG. 3, it may be connected to the first wiring 209. The same applies when the third transistor 203 is connected to the first wiring 209. Similar to FIG. 3, in FIG. 4, the transistor 253 is connected to the second wiring 261 but may be connected to the first wiring 260.

または、トランジスタを接続するための別の配線を設けてもよい。その場合を図5に示
す。図5(B)では、走査線は2本配置され、第1のスイッチ301N及び第2のスイッ
チ302Nを制御する走査線と、トランジスタ303を制御する走査線を異なる配線とし
ているが、これに限定されない。第1のスイッチ301N、第2のスイッチ302N及び
トランジスタ303は同一の走査線に接続されていてもよい。したがって、図1等の他の
図で述べた内容は、図5にも適用することができる。例えば、図2を図5に適用した場合
を図6に示す。
Alternatively, another wiring for connecting the transistor may be provided. The case is shown in FIG. In FIG. 5B, two scanning lines are arranged, and the scanning lines that control the first switch 301N and the second switch 302N and the scanning lines that control the transistor 303 are different wirings, but the wiring is limited to this. Not done. The first switch 301N, the second switch 302N, and the transistor 303 may be connected to the same scanning line. Therefore, the contents described in other figures such as FIG. 1 can also be applied to FIG. For example, the case where FIG. 2 is applied to FIG. 5 is shown in FIG.

なお、図5においてトランジスタ303がオンになるのは、第1のスイッチ301又は
第2のスイッチ302が、オフになっているときが望ましいが、これに限定されない。第
1のスイッチ301又は第2のスイッチ302が、オンになっているとき、又は、オンに
なっているときの一部の期間(前半が望ましい)に、トランジスタ303がオンになって
いてもよい。
In FIG. 5, the transistor 303 is preferably turned on when the first switch 301 or the second switch 302 is turned off, but the present invention is not limited to this. The transistor 303 may be on when the first switch 301 or the second switch 302 is on, or for some period of time when it is on (preferably the first half). ..

なお、第5の配線313の電位は、共通電極と概ね等しい電位にすることが望ましいが
、これに限定されない。第1の配線309又は第2の配線310の電位と概ね等しい電位
にすることも可能である。
It is desirable, but not limited to, that the potential of the fifth wiring 313 is substantially equal to the potential of the common electrode. It is also possible to make the potential substantially equal to the potential of the first wiring 309 or the second wiring 310.

なお、第5の配線313は、別の配線と共用することが可能である。例えば、容量線、
走査線等と共用する事ができる。なお、共用する配線は、別の画素の配線でもよい。これ
らにより、開口率を向上させることができる。なお、図1等の他の図で述べた内容は、図
5にも適用することができる。つまり、トランジスタの少なくとも1つをPチャネル型に
してもよいし、液晶素子を複数に分割しても良い。
The fifth wiring 313 can be shared with another wiring. For example, capacity line,
It can be shared with scanning lines and the like. The shared wiring may be wiring of another pixel. As a result, the aperture ratio can be improved. The contents described in other figures such as FIG. 1 can also be applied to FIG. That is, at least one of the transistors may be of the P channel type, or the liquid crystal element may be divided into a plurality of parts.

なお、図6では、トランジスタ353は、第3の容量素子359に接続されているが、
これに限定されない。第3の容量素子359と第3の液晶素子356との接点と、第5の
配線364との間に、トランジスタ353が接続されていてもよい。なお、図1等の他の
図で述べた内容は、図6にも適用することができる。
Although the transistor 353 is connected to the third capacitive element 359 in FIG. 6,
Not limited to this. A transistor 353 may be connected between the contact point between the third capacitance element 359 and the third liquid crystal element 356 and the fifth wiring 364. The contents described in other figures such as FIG. 1 can also be applied to FIG.

なお、上記の第1乃至第3の液晶素子は、ビデオ信号に応じた透過率となる。 The first to third liquid crystal elements described above have a transmittance according to the video signal.

以上説明したように、各々の液晶素子に異なる配向状態を有せしめることで、視野角を
広くすることができる。
As described above, the viewing angle can be widened by giving each liquid crystal element a different orientation state.

なお、これまでは、信号線の間にスイッチを介して接続された容量素子が2個の場合に
ついて述べてきたが、これに限定されない。更に多くの容量素子を配置することが可能で
ある。容量素子を追加することによって、液晶素子に印可する電圧を更に異ならせること
ができる。そして、その各々の電圧を、各々の液晶素子に印加することにより、印加され
る電圧の異なった液晶素子を多く配置することができる。その結果、視野角を広くするこ
とができる。
Up to now, the case where two capacitive elements are connected between the signal lines via a switch has been described, but the present invention is not limited to this. It is possible to arrange more capacitive elements. By adding a capacitive element, the voltage applied to the liquid crystal element can be further changed. Then, by applying each of the voltages to each liquid crystal element, many liquid crystal elements having different applied voltages can be arranged. As a result, the viewing angle can be widened.

そこで、図1に対して、容量素子及び液晶素子を更に追加して配置した場合の例を図9
に示す。または、図3に対して、容量素子及び液晶素子を更に追加して配置した場合の例
を図20に示す。液晶素子は更に追加しても良い。そして、第1の液晶素子503は第3
の液晶素子505に同様に接続されていても良い。同様に、他の図に示した回路において
も、容量素子及び液晶素子を追加することが可能である。なお、他の図の説明で述べた内
容は、図9及び図20にも適用することができる。
Therefore, FIG. 9 shows an example in which a capacitance element and a liquid crystal element are further added and arranged with respect to FIG.
Shown in. Alternatively, FIG. 20 shows an example in which a capacitance element and a liquid crystal element are further added and arranged with respect to FIG. Liquid crystal elements may be further added. Then, the first liquid crystal element 503 is a third
It may be connected to the liquid crystal element 505 of the above in the same manner. Similarly, in the circuits shown in other figures, it is possible to add a capacitance element and a liquid crystal element. The contents described in the description of other figures can also be applied to FIGS. 9 and 20.

図9において、画素500は、第1のスイッチ501と、第2のスイッチ502と、第
1の液晶素子503と、第2の液晶素子504と、第3の液晶素子505と、第4の液晶
素子506と、第1の容量素子507と、第2の容量素子508と、第3の容量素子50
9と、第1の配線510と、第2の配線511と、第3の配線512と、を有する。
In FIG. 9, the pixel 500 includes a first switch 501, a second switch 502, a first liquid crystal element 503, a second liquid crystal element 504, a third liquid crystal element 505, and a fourth liquid crystal. Element 506, first capacitive element 507, second capacitive element 508, and third capacitive element 50.
It has 9, a first wiring 510, a second wiring 511, and a third wiring 512.

第1の配線510は第1の液晶素子503の第1の電極及び第1の容量素子507の第
1の電極に第1のスイッチ501を介して接続されている。第2の配線511は第2の液
晶素子504の第1の電極及び第3の容量素子509の第1の電極に第2のスイッチ50
2を介して接続されている。第1の容量素子507の第2の電極は第2の容量素子508
の第1の電極及び第3の液晶素子505の第1の電極に接続されている。第2の容量素子
508の第2の電極は第3の容量素子509の第2の電極及び第4の液晶素子506の第
1の電極に接続されている。
The first wiring 510 is connected to the first electrode of the first liquid crystal element 503 and the first electrode of the first capacitance element 507 via the first switch 501. The second wiring 511 is a second switch 50 on the first electrode of the second liquid crystal element 504 and the first electrode of the third capacitance element 509.
It is connected via 2. The second electrode of the first capacitive element 507 is the second capacitive element 508.
Is connected to the first electrode of the third liquid crystal element 505 and the first electrode of the third liquid crystal element 505. The second electrode of the second capacitance element 508 is connected to the second electrode of the third capacitance element 509 and the first electrode of the fourth liquid crystal element 506.

第1の液晶素子503、第2の液晶素子504、第3の液晶素子505及び第4の液晶
素子506の第2の電極は、共通電極に接続されている。
The second electrodes of the first liquid crystal element 503, the second liquid crystal element 504, the third liquid crystal element 505, and the fourth liquid crystal element 506 are connected to the common electrode.

第1の配線510及び第2の配線511は、信号線として機能する。したがって、第1
の配線510及び第2の配線511には、通常、画像信号が供給される。ただし、これに
限定されない。画像によらず、一定の信号が供給されていてもよい。第3の配線512は
走査線として機能する。
The first wiring 510 and the second wiring 511 function as signal lines. Therefore, the first
An image signal is usually supplied to the wiring 510 and the second wiring 511. However, it is not limited to this. A constant signal may be supplied regardless of the image. The third wire 512 functions as a scanning line.

第1のスイッチ501及び第2のスイッチ502はスイッチとして機能するものであれ
ば特に限定されない。例えばトランジスタを用いる場合には、その極性はPチャネル型で
もよいし、Nチャネル型でもよい。
The first switch 501 and the second switch 502 are not particularly limited as long as they function as switches. For example, when a transistor is used, its polarity may be P-channel type or N-channel type.

図9(B)はスイッチとしてNチャネル型トランジスタを用いた場合を示す。図9(B
)において、第1のスイッチ501N及び第2のスイッチ502Nのゲートは第3の配線
512に接続されている。第3の配線512は、走査線として機能する。
FIG. 9B shows a case where an N-channel transistor is used as the switch. FIG. 9 (B
), The gates of the first switch 501N and the second switch 502N are connected to the third wiring 512. The third wire 512 functions as a scanning line.

なお、図9においても図1と同様、図49に示すように走査線を2本有していても良い

なお、スイッチとしてPチャネル型トランジスタを用いることもできる。
Note that, as in FIG. 1, FIG. 9 may have two scanning lines as shown in FIG. 49.
A P-channel transistor can also be used as the switch.

なお、スイッチはトランジスタに限定されない。スイッチとしてダイオード等様々な素
子を用いることができる。
The switch is not limited to the transistor. Various elements such as diodes can be used as the switch.

更には、図11等に示すように液晶素子を複数に分割しても良い。 Further, as shown in FIG. 11 and the like, the liquid crystal element may be divided into a plurality of parts.

なお、第1の液晶素子503、第2の液晶素子504、第3の液晶素子505及び第4
の液晶素子506はビデオ信号に応じた透過率となる。
The first liquid crystal element 503, the second liquid crystal element 504, the third liquid crystal element 505, and the fourth liquid crystal element 503.
The liquid crystal element 506 of the above has a transmittance corresponding to the video signal.

以上説明したように、一画素あたりの液晶素子を4つとすることも可能であるし、一画
素あたりの液晶素子を更に増やすことも可能である。一画素あたりの液晶素子の数を増や
すことで様々な配向状態を有せしめることができ、より広い視野角を有する液晶表示装置
を提供することができる。
As described above, it is possible to have four liquid crystal elements per pixel, and it is also possible to further increase the number of liquid crystal elements per pixel. By increasing the number of liquid crystal elements per pixel, various orientation states can be provided, and a liquid crystal display device having a wider viewing angle can be provided.

なお、図9、図20では、容量素子を追加することで液晶素子を追加する場合について
述べた。ただし、これに限定されない。トランジスタ、信号線等を増やすことによって、
一画素内に配置される液晶素子を増やすことができる。そこで、一例として、図1の回路
に対して、トランジスタと信号線とを増やすことによって液晶素子を追加して配置した場
合を、図10に示す。ただし、この構成に限定されない。図10では、走査線は追加する
ことなく信号線を追加しているが、信号線を追加することなく走査線を追加することも可
能である。図21には、信号線を追加することなく容量素子584を追加し、信号線と第
4の液晶素子557との間に配置することで、信号線から供給される電位を分圧した場合
を示す。図22には、信号線を追加することなく容量素子を追加し、信号線と第1の液晶
素子554との間に容量素子572を追加し、信号線と第1の液晶素子554との間に配
置することで、信号線から供給される電位を分圧した場合を示す。図21及び図22に示
す構成とすることで、信号線を追加することなく、4つの液晶素子に異なる電圧を印加す
ることができる。
Note that FIGS. 9 and 20 describe a case where a liquid crystal element is added by adding a capacitance element. However, it is not limited to this. By increasing the number of transistors, signal lines, etc.
The number of liquid crystal elements arranged in one pixel can be increased. Therefore, as an example, FIG. 10 shows a case where a liquid crystal element is additionally arranged by increasing the number of transistors and signal lines with respect to the circuit of FIG. However, the configuration is not limited to this. In FIG. 10, the signal line is added without adding the scanning line, but it is also possible to add the scanning line without adding the signal line. FIG. 21 shows a case where the capacitance element 584 is added without adding the signal line and is arranged between the signal line and the fourth liquid crystal element 557 to divide the potential supplied from the signal line. Shown. In FIG. 22, a capacitance element is added without adding a signal line, a capacitance element 572 is added between the signal line and the first liquid crystal element 554, and between the signal line and the first liquid crystal element 554. By arranging in, the case where the potential supplied from the signal line is divided is shown. With the configuration shown in FIGS. 21 and 22, different voltages can be applied to the four liquid crystal elements without adding a signal line.

なお、図21及び図22では、第4の液晶素子557は第1の配線560に接続されて
いるが、第4の液晶素子557は第2の配線561に接続されていても良い。
Although the fourth liquid crystal element 557 is connected to the first wiring 560 in FIGS. 21 and 22, the fourth liquid crystal element 557 may be connected to the second wiring 561.

なお、図1の場合と同様に、他の図に示した回路においても、液晶素子を追加して配置
することが可能である。なお、他の図の説明で述べた内容は、図10にも適用することが
できる。つまり、トランジスタをPチャネル型としてもよいし、液晶素子を複数に分割し
ても良い。
As in the case of FIG. 1, liquid crystal elements can be additionally arranged in the circuits shown in other figures. The contents described in the description of other figures can also be applied to FIG. That is, the transistor may be a P-channel type, or the liquid crystal element may be divided into a plurality of parts.

図10において、画素550は、第1のスイッチ551と、第2のスイッチ552と、
第3のスイッチ553と、第1の液晶素子554と、第2の液晶素子555と、第3の液
晶素子556と、第4の液晶素子557と、第1の容量素子558と、第2の容量素子5
59と、を有する。
In FIG. 10, the pixel 550 includes the first switch 551 and the second switch 552.
A third switch 555, a first liquid crystal element 554, a second liquid crystal element 555, a third liquid crystal element 556, a fourth liquid crystal element 557, a first capacitance element 558, and a second. Capacitive element 5
59 and.

第1の配線560は第1の液晶素子554の第1の電極及び第1の容量素子558の第
1の電極に第1のスイッチ551を介して接続されている。第2の配線561は第2の液
晶素子555の第1の電極及び第2の容量素子559の第1の電極に接続されている。第
3の配線562は第4の液晶素子557の第1の電極に第3のスイッチ553を介して接
続されている。第1の容量素子558の第2の電極は第2の容量素子559の第2の電極
及び第3の液晶素子556の第1の電極の一方に接続されている。
The first wiring 560 is connected to the first electrode of the first liquid crystal element 554 and the first electrode of the first capacitance element 558 via the first switch 551. The second wiring 561 is connected to the first electrode of the second liquid crystal element 555 and the first electrode of the second capacitance element 559. The third wiring 562 is connected to the first electrode of the fourth liquid crystal element 557 via the third switch 553. The second electrode of the first capacitance element 558 is connected to one of the second electrode of the second capacitance element 559 and the first electrode of the third liquid crystal element 556.

図10(B)はスイッチとしてNチャネル型トランジスタを用いた場合を示す。図10
(B)において、第1のスイッチ551N及び第2のスイッチ552Nのゲートは第4の
配線563に接続されている。第4の配線563は、走査線として機能する。
FIG. 10B shows a case where an N-channel transistor is used as the switch. FIG. 10
In (B), the gates of the first switch 551N and the second switch 552N are connected to the fourth wiring 563. The fourth wire 563 functions as a scanning line.

なお、図10においても図1と同様、図49に示すように走査線を2本有していても良
い。
なお、スイッチとしてPチャネル型トランジスタを用いることもできる。
In addition, in FIG. 10, as in FIG. 1, two scanning lines may be provided as shown in FIG. 49.
A P-channel transistor can also be used as the switch.

なお、スイッチはトランジスタに限定されない。スイッチとしてダイオード等様々な素
子を用いることができる。
The switch is not limited to the transistor. Various elements such as diodes can be used as the switch.

更には、図11等に示すように液晶素子を更に複数に分割しても良い。 Further, as shown in FIG. 11 and the like, the liquid crystal element may be further divided into a plurality of pieces.

第1の液晶素子503、第2の液晶素子504、第3の液晶素子505及び第4の液晶
素子506の第2の電極は、共通電極に接続されている。
The second electrodes of the first liquid crystal element 503, the second liquid crystal element 504, the third liquid crystal element 505, and the fourth liquid crystal element 506 are connected to the common electrode.

第1の配線560、第2の配線561及び第3の配線562は、信号線として機能する
。したがって、第1の配線560、第2の配線561及び第3の配線562には、通常、
画像信号が供給される。ただし、これに限定されない。画像によらず、一定の信号が供給
されていてもよい。第4の配線563は走査線として機能する。
The first wiring 560, the second wiring 561 and the third wiring 562 function as signal lines. Therefore, the first wiring 560, the second wiring 561 and the third wiring 562 are usually used.
An image signal is supplied. However, it is not limited to this. A constant signal may be supplied regardless of the image. The fourth wire 563 functions as a scanning line.

なお、液晶素子と、信号線として機能する配線との間に容量素子を設けても良い。図2
1に示すように容量素子566を設けることで液晶素子に印加される電圧を異ならせるこ
とができる。従って、図10における第1の配線560と、第3の配線562とを一本に
まとめることができる。
A capacitive element may be provided between the liquid crystal element and the wiring that functions as a signal line. Figure 2
By providing the capacitance element 566 as shown in 1, the voltage applied to the liquid crystal element can be made different. Therefore, the first wiring 560 and the third wiring 562 in FIG. 10 can be combined into one.

なお、容量素子を追加して配置する位置は第4の液晶素子と信号線の間に限定される物
ではなく、図22に示すように、他の液晶素子と信号線との間に容量素子(例えば、容量
素子565)を設けても良い。この場合にも、複数の信号線を一本にまとめることができ
る。
The position where the capacitance element is additionally arranged is not limited to the position between the fourth liquid crystal element and the signal line, and as shown in FIG. 22, the capacitance element is located between the other liquid crystal element and the signal line. (For example, a capacitance element 565) may be provided. Also in this case, a plurality of signal lines can be combined into one.

以上説明したように、一画素あたりの液晶素子を4つとすることも可能であるし、一画
素あたりの液晶素子を更に増やすことも可能である。一画素あたりの液晶素子の数を増や
すことで様々な配向状態を有せしめることができ、より広い視野角を有する液晶表示装置
を提供することができる。
As described above, it is possible to have four liquid crystal elements per pixel, and it is also possible to further increase the number of liquid crystal elements per pixel. By increasing the number of liquid crystal elements per pixel, various orientation states can be provided, and a liquid crystal display device having a wider viewing angle can be provided.

本発明を適用した液晶表示装置の画素の上面図の一例を図32に示す。また、図33は
、図32の回路図を示す。なお、図32と図33は対応する部分には同じ符号を用いてい
る。
FIG. 32 shows an example of a top view of the pixels of the liquid crystal display device to which the present invention is applied. Further, FIG. 33 shows a circuit diagram of FIG. 32. In addition, in FIG. 32 and FIG. 33, the same reference numerals are used for the corresponding portions.

図32に示す画素1000は、走査線及び容量線となる配線を構成する第1の導電層(
第3の配線1013のハッチパターンで示す。)上に第1の絶縁膜(図示しない)が設け
られ、第1の絶縁膜上に半導体膜が設けられ、半導体膜上に第2の導電層(第1の配線1
011のハッチパターンで示す。)が設けられ、第2の導電層上に第2の絶縁膜(図示し
ない)が設けられ、第2の絶縁膜上に第3の導電層(第1の液晶素子1003のハッチパ
ターンで示す。)が設けられている。
The pixel 1000 shown in FIG. 32 is a first conductive layer (a first conductive layer) constituting wirings serving as scanning lines and capacitance lines.
It is shown by the hatch pattern of the third wiring 1013. ) Is provided with a first insulating film (not shown), a semiconductor film is provided on the first insulating film, and a second conductive layer (first wiring 1) is provided on the semiconductor film.
It is shown by the hatch pattern of 011. ) Is provided, a second insulating film (not shown) is provided on the second conductive layer, and a third conductive layer (shown by a hatch pattern of the first liquid crystal element 1003) is provided on the second insulating film. ) Is provided.

図33において、画素1000は、第1のスイッチ1001と、第2のスイッチ100
2と、第1の液晶素子1003と、第2の液晶素子1004と、第3の液晶素子1005
と、第4の液晶素子1006と、第1の容量素子1007と、第2の容量素子1008と
、第3の容量素子1009と、第4の容量素子1010と、第5の容量素子1016と、
第6の容量素子1017と、を有する。
In FIG. 33, the pixels 1000 are the first switch 1001 and the second switch 100.
2, the first liquid crystal element 1003, the second liquid crystal element 1004, and the third liquid crystal element 1005.
The fourth liquid crystal element 1006, the first capacitance element 1007, the second capacitance element 1008, the third capacitance element 1009, the fourth capacitance element 1010, and the fifth capacitance element 1016.
It has a sixth capacitive element 1017.

第1の配線1011は、第4の液晶素子1006、第1の容量素子1007の第1の電
極及び第2の容量素子1008の第1の電極に第1のトランジスタ1001を介して接続
されている。第2の配線1012は、第1の液晶素子1003、第4の容量素子1010
の第1の電極及び第3の容量素子1009の第1の電極に第2のトランジスタ1002を
介して接続されている。第2の容量素子1008の第2の電極は、第3の容量素子100
9の第2の電極、第5の容量素子1016の第1の電極、第2の液晶素子1004の第1
の電極、第6の容量素子1017の第1の電極及び第3の液晶素子1005の第1の電極
に接続されている。第1の容量素子1007の第2の電極及び第6の容量素子1017の
第2の電極は第5の配線1015に接続されている。第5の容量素子1016の第2の電
極及び第4の容量素子1010の第2の電極は第4の配線1014に接続されている。
The first wiring 1011 is connected to the first electrode of the fourth liquid crystal element 1006, the first capacitance element 1007, and the first electrode of the second capacitance element 1008 via the first transistor 1001. .. The second wiring 1012 includes a first liquid crystal element 1003 and a fourth capacitance element 1010.
Is connected to the first electrode of the third capacitive element 1009 and the first electrode of the third capacitive element 1009 via the second transistor 1002. The second electrode of the second capacitive element 1008 is a third capacitive element 100.
The second electrode of 9, the first electrode of the fifth capacitance element 1016, and the first electrode of the second liquid crystal element 1004.
Is connected to the first electrode of the sixth capacitive element 1017 and the first electrode of the third liquid crystal element 1005. The second electrode of the first capacitance element 1007 and the second electrode of the sixth capacitance element 1017 are connected to the fifth wiring 1015. The second electrode of the fifth capacitance element 1016 and the second electrode of the fourth capacitance element 1010 are connected to the fourth wiring 1014.

なお、図33は、図11(B)のすべての液晶素子の各々に保持容量を設けたものであ
る。つまり、図11と図16を組み合わせたものであると言える。従って、図33は、図
1と同様の構成を適用できる。即ち、容量線として機能する配線は図50に示すように共
通電極と共用してもよいし、スイッチはトランジスタに置き換えることが可能であり、ト
ランジスタにはNチャネル型を用いてもよいし、Pチャネル型を用いてもよい。
In addition, FIG. 33 shows that each of all the liquid crystal elements of FIG. 11B is provided with a holding capacity. That is, it can be said that it is a combination of FIGS. 11 and 16. Therefore, in FIG. 33, the same configuration as in FIG. 1 can be applied. That is, the wiring that functions as a capacitance line may be shared with the common electrode as shown in FIG. 50, the switch can be replaced with a transistor, and the N channel type may be used for the transistor, or P. The channel type may be used.

なお、スイッチはトランジスタに限定されない。スイッチとしてダイオード等様々な素
子を用いることができる。
The switch is not limited to the transistor. Various elements such as diodes can be used as the switch.

第1の配線1011及び第2の配線1012は、信号線として機能する。従って、第1
の配線1011及び第2の配線1012には、通常、画像信号が供給される。ただし、こ
れに限定されない。画像によらず、一定の信号が供給されていても良い。第3の配線10
13は走査線として機能する。第4の配線1014及び第5の配線1015は、容量線と
して機能する。
The first wiring 1011 and the second wiring 1012 function as signal lines. Therefore, the first
An image signal is usually supplied to the wiring 1011 and the second wiring 1012. However, it is not limited to this. A constant signal may be supplied regardless of the image. Third wiring 10
Reference numeral 13 functions as a scanning line. The fourth wiring 1014 and the fifth wiring 1015 function as capacitance lines.

図32に示した上面図のような画素を設けることで、各々の液晶素子に様々な配向状態
を有せしめることができ、より広い視野角を有する液晶表示装置を提供することができる
By providing pixels as shown in the top view shown in FIG. 32, each liquid crystal element can be given various orientation states, and a liquid crystal display device having a wider viewing angle can be provided.

なお、本実施の形態では、一画素に設けられる全てのトランジスタの導電型が同一の場
合についてのみ説明したが、本発明はこれに限定されない。つまり、一画素内に設けられ
るトランジスタは、異なる導電型を有していてもよい。
In the present embodiment, only the case where all the transistors provided in one pixel have the same conductive type has been described, but the present invention is not limited to this. That is, the transistors provided in one pixel may have different conductive types.

更には、本実施の形態におけるトランジスタの種類も特に限定されず、様々なものを用
いることができる。そのため、結晶性半導体膜を用いた薄膜トランジスタ(TFT)、非
晶質シリコンや多結晶シリコンに代表される非単結晶半導体膜を用いた薄膜トランジスタ
、半導体基板やSOI基板を用いて形成されるトランジスタ、MOS型トランジスタ、接
合型トランジスタ、バイポーラトランジスタ、ZnOやa−InGaZnO等の化合物半
導体を用いたトランジスタ、有機半導体やカーボンナノチューブを用いたトランジスタ、
その他のトランジスタを適用することができる。ただし、オフ電流が少ないトランジスタ
を用いることが望ましい。オフ電流が少ないトランジスタとしては、LDD領域が設けら
れた薄膜トランジスタ又はマルチゲート構造を有する薄膜トランジスタ等がある。また、
Nチャネル型とPチャネル型の両方を用いて、CMOS型のスイッチにしてもよい。
Furthermore, the type of transistor in this embodiment is not particularly limited, and various transistors can be used. Therefore, a thin film transistor (TFT) using a crystalline semiconductor film, a thin film transistor using a non-single crystal semiconductor film typified by amorphous silicon or polycrystalline silicon, a transistor formed by using a semiconductor substrate or an SOI substrate, and a MOS Type transistors, junction type transistors, bipolar transistors, transistors using compound semiconductors such as ZnO and a-InGaZnO, transistors using organic semiconductors and carbon nanotubes,
Other transistors can be applied. However, it is desirable to use a transistor with a small off current. Examples of the transistor having a small off-current include a thin film transistor provided with an LDD region, a thin film transistor having a multi-gate structure, and the like. Also,
Both N-channel type and P-channel type may be used to make a CMOS type switch.

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容
の一部又は全部は、別の図で述べた内容の一部又は全部に対して、適用し、組み合わせ、
又は置き換えること等を自由に行うことができる。さらに、これまでに述べた図において
、各々の部分に関して別の部分を組み合わせることにより、更に多くの構成が考えられ、
本実施の形態の記載はこれを妨げるものではない。
In addition, although it has been described using various figures in the present embodiment, a part or all of the contents described in each figure is applied to a part or all of the contents described in another figure. And combine
Alternatively, it can be replaced freely. Furthermore, in the figures described so far, more configurations can be considered by combining different parts with respect to each part.
The description of this embodiment does not prevent this.

同様に、本実施の形態の各々の図において述べた内容の一部又は全部は、別の実施の形
態の図において述べた内容の一部又は全部に対して、適用し、組み合わせ、又は置き換え
ること等を自由に行うことができる。更に、本実施の形態の図において、各々の部分に関
して、別の実施の形態の部分を組み合わせることにより、さらに多くの図を構成が考えら
れ、本実施の形態の記載はこれを妨げるものではない。
Similarly, some or all of the content described in each figure of this embodiment may be applied, combined, or replaced with respect to some or all of the content described in another embodiment. Etc. can be done freely. Further, in the figure of the present embodiment, more figures can be constructed by combining the parts of another embodiment with respect to each part, and the description of the present embodiment does not prevent this. ..

なお、本実施の形態は、他の実施の形態で述べた内容の一部又は全部について、具体化し
た場合、多少の変形を加えた場合、一部に変更を加えた場合、改良した場合、詳細に記載
した場合、応用した場合、関連がある場合についての一例を示している。従って、他の実
施の形態で述べた内容は、本実施の形態へ適用し、組み合わせ、又は置き換えること等を
自由に行うことができる。
In addition, in this embodiment, when a part or all of the contents described in the other embodiments are embodied, slightly modified, partially changed, or improved. It shows an example of the case where it is described in detail, when it is applied, and when it is related. Therefore, the contents described in the other embodiments can be freely applied to the present embodiment and can be freely combined or replaced.

(実施の形態2)
実施の形態1では、容量素子を用いて電圧を分割することで新たな電圧を作り、液晶素
子に供給していた。ただし、新たな電圧を作るための素子は、容量素子に限定されない。
電圧を分割する素子、電流を電圧に変換する素子、非線形素子、抵抗成分を有する素子、
容量成分を有する素子、インダクタ、ダイオード、トランジスタ、抵抗素子、スイッチ等
の様々な素子を用いることができる。また。これらを直列又は並列に接続して組み合わせ
ることで所望の回路を実現することができる。このような素子を、分圧素子と呼ぶことと
する。
(Embodiment 2)
In the first embodiment, a new voltage is created by dividing the voltage using a capacitive element and supplied to the liquid crystal element. However, the element for creating a new voltage is not limited to the capacitive element.
Elements that divide voltage, elements that convert current into voltage, non-linear elements, elements that have resistance components,
Various elements such as elements having a capacitive component, inductors, diodes, transistors, resistance elements, and switches can be used. Also. A desired circuit can be realized by connecting and combining these in series or in parallel. Such an element will be referred to as a voltage dividing element.

図1の容量素子を分圧素子とし、一般化した場合を図23に示す。したがって、実施の
形態1で述べた内容は、図23にも適用することができる
FIG. 23 shows a generalized case where the capacitance element of FIG. 1 is a pressure dividing element. Therefore, the content described in the first embodiment can be applied to FIG. 23.

図23(A)は、本発明の液晶表示装置が有する画素回路の構成についての一例を示す
。画素600は、第1のスイッチ601と、第2のスイッチ602と、第1の液晶素子6
03と、第2の液晶素子604と、第3の液晶素子605と、第1の分圧素子606と、
第2の分圧素子607と、を有する。
FIG. 23A shows an example of the configuration of the pixel circuit included in the liquid crystal display device of the present invention. The pixel 600 includes a first switch 601, a second switch 602, and a first liquid crystal element 6.
03, the second liquid crystal element 604, the third liquid crystal element 605, the first pressure dividing element 606,
It has a second pressure dividing element 607.

第1の配線608は第1の液晶素子603の第1の電極及び第1の分圧素子606の一
端に第1のスイッチ601を介して接続されている。第2の配線609は第2の液晶素子
604の第1の電極及び第2の分圧素子607の一端に第2のスイッチを介して接続され
ている。第1の分圧素子606と第2の分圧素子607は直列に接続され、第3の液晶素
子605の第1の電極は第1の分圧素子606と第2の分圧素子607の間に接続されて
いる。
The first wiring 608 is connected to one end of the first electrode of the first liquid crystal element 603 and the first pressure dividing element 606 via the first switch 601. The second wiring 609 is connected to one end of the first electrode of the second liquid crystal element 604 and the second pressure dividing element 607 via a second switch. The first pressure dividing element 606 and the second pressure dividing element 607 are connected in series, and the first electrode of the third liquid crystal element 605 is between the first pressure dividing element 606 and the second pressure dividing element 607. It is connected to the.

第1の液晶素子603、第2の液晶素子604及び第3の液晶素子605の第2の電極
は、共通電極に接続されている。
The second electrodes of the first liquid crystal element 603, the second liquid crystal element 604, and the third liquid crystal element 605 are connected to the common electrode.

図23(B)はスイッチとしてNチャネル型トランジスタを用いた場合を示す。図23
(B)において、第1のスイッチ601N及び第2のスイッチ602Nのゲートは第3の
配線610に接続されている。第3の配線760は、走査線として機能する。
FIG. 23B shows a case where an N-channel transistor is used as the switch. FIG. 23
In (B), the gates of the first switch 601N and the second switch 602N are connected to the third wiring 610. The third wire 760 functions as a scanning line.

なお、図26においても図1等と同様、図49に示すように走査線を2本有していても
良いし、スイッチとしてPチャネル型トランジスタを用いることもでき、更には、図11
等に示すように液晶素子を更に複数に分割しても良い。
In FIG. 26, as in FIG. 1 and the like, two scanning lines may be provided as shown in FIG. 49, a P-channel transistor may be used as the switch, and further, FIG. 11
The liquid crystal element may be further divided into a plurality of elements as shown in the above.

なお、スイッチはトランジスタに限定されない。スイッチとしてダイオード等様々な素
子を用いることができる。
The switch is not limited to the transistor. Various elements such as diodes can be used as the switch.

第1の配線608及び第2の配線609は、信号線として機能する。従って、第1の配
線608及び第2の配線609には、通常、画像信号が供給される。ただし、これに限定
されない。画像によらず、一定の信号が供給されていても良い。第3の配線610は走査
線として機能する。
The first wiring 608 and the second wiring 609 function as signal lines. Therefore, an image signal is usually supplied to the first wiring 608 and the second wiring 609. However, it is not limited to this. A constant signal may be supplied regardless of the image. The third wire 610 functions as a scanning line.

なお、第1の液晶素子603、第2の液晶素子604及び第3の液晶素子605はビデ
オ信号に応じた透過率となる。
The first liquid crystal element 603, the second liquid crystal element 604, and the third liquid crystal element 605 have a transmittance corresponding to the video signal.

以上説明したように、各々の液晶素子に異なる配向状態を有せしめることで、視野角を
広くすることができる。
As described above, the viewing angle can be widened by giving each liquid crystal element a different orientation state.

なお、第1の分圧素子606及び第2の分圧素子607としては、容量素子だけでなく
、様々な素子を用いることができる。例えば、電圧を分割する素子、電流を電圧に変換す
る素子、非線形素子、抵抗成分を有する素子、容量成分を有する素子、インダクタ、ダイ
オード、トランジスタ、抵抗素子、スイッチ等を分圧素子として用いることができる。図
30は分圧素子の例を図示している。
As the first pressure dividing element 606 and the second pressure dividing element 607, not only a capacitive element but also various elements can be used. For example, an element that divides a voltage, an element that converts a current into a voltage, a non-linear element, an element having a resistance component, an element having a capacitance component, an inductor, a diode, a transistor, a resistance element, a switch, or the like can be used as a voltage dividing element. it can. FIG. 30 illustrates an example of a pressure dividing element.

まず、図30(J)及び(K)に示すように、Nチャネル型トランジスタ及びPチャネ
ル型トランジスタを用いることができる。
First, as shown in FIGS. 30 (J) and 30 (K), an N-channel transistor and a P-channel transistor can be used.

図30(A)は、ダイオード接続されたNチャネル型トランジスタである。図30(B
)は、図30(A)の接続される向きを逆にしたものである。図30(C)は、図30(
A)と図30(B)に示す素子を並列に接続している。図30(D)及び図30(E)は
図30(A)及び図30(B)のNチャネル型トランジスタをPチャネル型トランジスタ
に置き換えたものである。Pチャネル型トランジスタを図30(C)と同様に、並列に接
続しても良い。または、図30(F)に示すように、Pチャネル型トランジスタとNチャ
ネル型トランジスタを並列に接続しても良い。
FIG. 30A is a diode-connected N-channel transistor. FIG. 30 (B
) Is the one in which the connecting direction of FIG. 30 (A) is reversed. FIG. 30 (C) shows FIG. 30 (
A) and the element shown in FIG. 30 (B) are connected in parallel. 30 (D) and 30 (E) are the N-channel transistors of FIGS. 30 (A) and 30 (B) replaced with P-channel transistors. P-channel transistors may be connected in parallel as in FIG. 30 (C). Alternatively, as shown in FIG. 30 (F), a P-channel transistor and an N-channel transistor may be connected in parallel.

図30(G)及び(L)は、抵抗素子と容量素子が直列又は並列に接続された分圧素子
である。
30 (G) and 30 (L) are voltage dividing elements in which a resistance element and a capacitance element are connected in series or in parallel.

図30(H)及び(I)では、抵抗素子と、Pチャネル型トランジスタ又はNチャネル
型トランジスタとを直列に接続している。
In FIGS. 30H and 30I, the resistance element and the P-channel transistor or the N-channel transistor are connected in series.

なお、図30(H)、(I)、(J)及び(K)に示されるトランジスタのゲートが接
続される配線は特に限定されない。走査線、容量線又は信号線に接続すればよい。また、
当該画素に隣接する行の走査線等に接続されていても良い。ゲートの電位を制御すること
により、分圧素子の抵抗値を制御することができる。
The wiring to which the gates of the transistors shown in FIGS. 30 (H), (I), (J) and (K) are connected is not particularly limited. It may be connected to a scanning line, a capacitance line or a signal line. Also,
It may be connected to a scanning line or the like in a row adjacent to the pixel. By controlling the potential of the gate, the resistance value of the voltage dividing element can be controlled.

図30(M)及び(N)はダイオードを示す。ダイオードには様々な種類があるが、分
圧素子として用いることの出来るダイオードは特に限定されない。例えば、PN型、PI
N型、ショットキー型、MIM型、MIS型等のダイオードを用いることができる。更に
は、図30(O)に示すように、2つのダイオードを逆向きに並列に接続しても良い。
FIGS. 30 (M) and 30 (N) show diodes. There are various types of diodes, but the diodes that can be used as the voltage dividing element are not particularly limited. For example, PN type, PI
N-type, Schottky type, MIM type, MIS type and other diodes can be used. Further, as shown in FIG. 30 (O), two diodes may be connected in parallel in opposite directions.

更には、図30(P)に示すインダクタ素子を用いても良いし、図30(Q)に示すよ
うに抵抗素子を用いても良い。抵抗素子としては、図30(R)に示すように抵抗値が可
変のものを用いてもよい。
Further, the inductor element shown in FIG. 30 (P) may be used, or the resistance element may be used as shown in FIG. 30 (Q). As the resistance element, as shown in FIG. 30 (R), an element having a variable resistance value may be used.

したがって、実施の形態1で述べた構成において、容量素子を、図30に示す分圧素子
に置き換えて、新たな回路を構成することができる。したがって、実施の形態1で述べた
内容は、図23および、容量素子を分圧素子で置き換えて構成した回路にも適用すること
ができる。
Therefore, in the configuration described in the first embodiment, the capacitive element can be replaced with the pressure dividing element shown in FIG. 30 to form a new circuit. Therefore, the contents described in the first embodiment can be applied to FIG. 23 and a circuit configured by replacing the capacitance element with the voltage dividing element.

図23に示す分圧素子606及び分圧素子607を、図30に示す様々な素子に置き換
えて構成した回路図を図36乃至図48に示す。従って、図36乃至図48は、図1と同
様の構成を適用できる。即ち、図7に示すように、一部又は全部の液晶素子の第1の電極
が容量線に接続されていてもよい。容量線は図50に示すように共通電極と共用してもよ
い。スイッチはトランジスタに置き換えることが可能であり、トランジスタにはNチャネ
ル型を用いてもよいし、Pチャネル型を用いてもよい。トランジスタを用いる場合には各
トランジスタのゲートは同一の走査線に接続されていても良いし、異なる走査線に接続さ
れていてもよい。また、図11に示すように、液晶素子を複数に分割しても良い。信号線
は複数有しても良いし、図8に示すように一本にまとめてもよい。更には、図2及び図1
2等に示すように、適当な位置に分圧素子を適宜配置しても良い。
36 to 48 show a circuit diagram in which the pressure dividing element 606 and the pressure dividing element 607 shown in FIG. 23 are replaced with various elements shown in FIG. 30. Therefore, in FIGS. 36 to 48, the same configuration as in FIG. 1 can be applied. That is, as shown in FIG. 7, the first electrode of a part or all of the liquid crystal elements may be connected to the capacitance line. The capacitance line may be shared with the common electrode as shown in FIG. The switch can be replaced with a transistor, and an N-channel type or a P-channel type may be used for the transistor. When a transistor is used, the gate of each transistor may be connected to the same scanning line or may be connected to different scanning lines. Further, as shown in FIG. 11, the liquid crystal element may be divided into a plurality of parts. A plurality of signal lines may be provided, or may be combined into one as shown in FIG. Furthermore, FIGS. 2 and 1
As shown in 2 and the like, the pressure dividing element may be appropriately arranged at an appropriate position.

なお、スイッチはトランジスタに限定されない。スイッチとしてダイオード等様々な素
子を用いることができる。
The switch is not limited to the transistor. Various elements such as diodes can be used as the switch.

なお、分圧素子の抵抗値は一定でなくともよく、時間又は画素により抵抗値が異なるよ
うに設定しても良い。抵抗値を変化させるには分圧素子がトランジスタを有しているとよ
い。トランジスタを用いる場合には、該トランジスタにおいて、時間により又は画素によ
りゲートの電位を変化させればよい。
The resistance value of the voltage dividing element does not have to be constant, and the resistance value may be set so as to differ depending on the time or pixels. In order to change the resistance value, it is preferable that the voltage dividing element has a transistor. When a transistor is used, the potential of the gate may be changed with time or with pixels in the transistor.

なお、液晶素子の間に分圧素子を接続する場合、信号線と液晶素子との接続がオフにな
ったとき、各液晶素子間で電荷が漏れてしまう場合がある。電荷の漏れを防止するために
は、分圧素子とスイッチとを直列接続させ、それを各液晶素子間に接続すればよい。その
場合の例を図24に示す。なお、分圧素子とスイッチとの接続は逆にしてもよい。
When the voltage dividing element is connected between the liquid crystal elements, electric charge may leak between the liquid crystal elements when the connection between the signal line and the liquid crystal element is turned off. In order to prevent charge leakage, the voltage dividing element and the switch may be connected in series and connected between the liquid crystal elements. An example in that case is shown in FIG. The connection between the voltage dividing element and the switch may be reversed.

なお、液晶素子間に、分圧素子と、スイッチとを1つずつ配置しているが、これに限定
されない。複数個配置してもよい。なお、実施の形態1および図23で述べた内容は、図
24にも適用することができる。
A pressure dividing element and a switch are arranged between the liquid crystal elements, but the present invention is not limited to this. A plurality may be arranged. The contents described in the first embodiment and 23 can also be applied to 24.

画素650は、第1のスイッチ651と、第2のスイッチ652と、第1の液晶素子6
53と、第2の液晶素子654と、第3の液晶素子655と、第1の分圧素子656と、
第2の分圧素子657と、第3のスイッチ658と、第4のスイッチ659と、を有する
The pixel 650 includes a first switch 651, a second switch 652, and a first liquid crystal element 6.
53, the second liquid crystal element 654, the third liquid crystal element 655, the first pressure dividing element 656,
It has a second pressure dividing element 657, a third switch 658, and a fourth switch 659.

第1の配線660は第1の液晶素子653の第1の電極及び第3のスイッチ658の一
端に、第1のスイッチ651を介して接続されている。第2の配線661は第2の液晶素
子654の第1の電極及び第4のスイッチ659の一端に接続されている。第3のスイッ
チ658と第4のスイッチ659は直列に接続され、第3のスイッチ658と第4のスイ
ッチ659の間には直列に接続された第1の分圧素子656と第2の分圧素子657が設
けられ、第3の液晶素子655の第1の電極は第1の分圧素子656と第2の分圧素子6
57の間に接続されている。
The first wiring 660 is connected to one end of the first electrode of the first liquid crystal element 653 and the third switch 658 via the first switch 651. The second wiring 661 is connected to the first electrode of the second liquid crystal element 654 and one end of the fourth switch 659. The third switch 658 and the fourth switch 659 are connected in series, and the first voltage dividing element 656 and the second voltage dividing element connected in series between the third switch 658 and the fourth switch 659. The element 657 is provided, and the first electrode of the third liquid crystal element 655 is a first pressure dividing element 656 and a second pressure dividing element 6.
It is connected between 57.

第1の液晶素子653、第2の液晶素子654及び第3の液晶素子655の第2の電極
は、共通電極に接続されている。
The second electrodes of the first liquid crystal element 653, the second liquid crystal element 654, and the third liquid crystal element 655 are connected to the common electrode.

第1の配線660及び第2の配線661は、信号線として機能する。従って、第1の配
線660及び第2の配線661には、通常、画像信号が供給される。ただし、これに限定
されない。画像によらず、一定の信号が供給されていても良い。第3の配線662は走査
線として機能する。
The first wiring 660 and the second wiring 661 function as signal lines. Therefore, an image signal is usually supplied to the first wiring 660 and the second wiring 661. However, it is not limited to this. A constant signal may be supplied regardless of the image. The third wire 662 functions as a scanning line.

第1のスイッチ651及び第2のスイッチ652はスイッチとして機能するものであれ
ば、特に限定されない。例えば、トランジスタを用いることができる。以下、第1のスイ
ッチ651及び第2のスイッチ652としてトランジスタを用いる場合には、その極性は
Pチャネル型でもよいし、Nチャネル型でもよい。
The first switch 651 and the second switch 652 are not particularly limited as long as they function as switches. For example, a transistor can be used. Hereinafter, when a transistor is used as the first switch 651 and the second switch 652, the polarity may be P-channel type or N-channel type.

第3のスイッチ658及び第4のスイッチ659はスイッチとして機能するものであれ
ば特に限定されない。例えば、トランジスタを用いることができる。第3のスイッチ65
8及び第4のスイッチ659に用いるトランジスタの極性はPチャネル型でもよいし、N
チャネル型でもよい。
The third switch 658 and the fourth switch 659 are not particularly limited as long as they function as switches. For example, a transistor can be used. Third switch 65
The polarity of the transistor used for the 8th and 4th switches 659 may be P channel type or N.
It may be a channel type.

図24(B)はスイッチとしてNチャネル型トランジスタを用いた場合を示す。図24
(B)において、第1のスイッチ651N及び第2のスイッチ652Nのゲートは第3の
配線662に接続されている。第3の配線662は、走査線として機能する。
FIG. 24B shows a case where an N-channel transistor is used as the switch. FIG. 24
In (B), the gates of the first switch 651N and the second switch 652N are connected to the third wiring 662. The third wire 662 functions as a scanning line.

なお、図24においても図1等と同様、図49に示すように走査線を2本有していても
良いし、スイッチとしてPチャネル型トランジスタを用いることもでき、更には、図11
等に示すように液晶素子を更に複数に分割しても良い。
In FIG. 24, as in FIG. 1 and the like, two scanning lines may be provided as shown in FIG. 49, a P-channel transistor may be used as the switch, and further, FIG. 11
The liquid crystal element may be further divided into a plurality of elements as shown in the above.

なお、スイッチはトランジスタに限定されない。スイッチとしてダイオード等様々な素
子を用いることができる。
The switch is not limited to the transistor. Various elements such as diodes can be used as the switch.

なお、第1の液晶素子653、第2の液晶素子654及び第3の液晶素子655はビデ
オ信号に応じた透過率となる。
The first liquid crystal element 653, the second liquid crystal element 654, and the third liquid crystal element 655 have transmittances according to the video signal.

以上説明したように、各々の液晶素子に異なる配向状態を有せしめることで、視野角を
広くすることができる。
As described above, the viewing angle can be widened by giving each liquid crystal element a different orientation state.

次に、図23および図24に、図30の分圧素子を適用した場合の具体例を示す。まず
、図30(J)を用いる場合について図25を参照して説明する。ゲートは、走査線に接
続される。図23および図24は、図1における第1の容量素子106及び第2の容量素
子107をトランジスタに置き換えたものに相当する。したがって、実施の形態1、図2
3及び図24にて述べた内容は、図25にも適用することができる。
Next, FIGS. 23 and 24 show specific examples when the pressure dividing element of FIG. 30 is applied. First, the case of using FIG. 30 (J) will be described with reference to FIG. 25. The gate is connected to the scan line. 23 and 24 correspond to the first capacitive element 106 and the second capacitive element 107 in FIG. 1 replaced with transistors. Therefore, Embodiment 1, FIG.
The contents described in 3 and 24 can also be applied to 25.

画素700は、第1のスイッチ701と、第2のスイッチ702と、第1の液晶素子7
03と、第2の液晶素子704と、第3の液晶素子705と、第1のトランジスタ706
と、第2のトランジスタ707と、を有する。
The pixel 700 includes a first switch 701, a second switch 702, and a first liquid crystal element 7.
03, the second liquid crystal element 704, the third liquid crystal element 705, and the first transistor 706.
And a second transistor 707.

第1の配線708は第1の液晶素子703の第1の電極及び第1のトランジスタ706
のソース又はドレインの一方に第1のスイッチ701を介して接続されている。第2の配
線709は第2の液晶素子704の第1の電極及び第2のトランジスタ707のソース又
はドレインの一方に第2のスイッチ702を介して接続されている。第1のトランジスタ
706のソース又はドレインの他方及び第2のトランジスタ707のソース又はドレイン
の他方は第3の液晶素子705の第1の電極に接続されている。第1及び第2のトランジ
スタは第3の配線710に接続されている。
The first wiring 708 is the first electrode of the first liquid crystal element 703 and the first transistor 706.
Is connected to one of the source or drain of the above via a first switch 701. The second wiring 709 is connected to one of the source or drain of the first electrode of the second liquid crystal element 704 and the second transistor 707 via the second switch 702. The other of the source or drain of the first transistor 706 and the other of the source or drain of the second transistor 707 are connected to the first electrode of the third liquid crystal element 705. The first and second transistors are connected to the third wire 710.

第1の液晶素子703、第2の液晶素子704及び第3の液晶素子705の第2の電極
は、共通電極に接続されている。
The second electrodes of the first liquid crystal element 703, the second liquid crystal element 704, and the third liquid crystal element 705 are connected to the common electrode.

第1の配線708及び第2の配線709は、信号線として機能する。従って、第1の配
線708及び第2の配線709には、通常、画像信号が供給される。ただし、これに限定
されない。画像によらず、一定の信号が供給されていても良い。第3の配線710は走査
線として機能する。
The first wiring 708 and the second wiring 709 function as signal lines. Therefore, an image signal is usually supplied to the first wiring 708 and the second wiring 709. However, it is not limited to this. A constant signal may be supplied regardless of the image. The third wire 710 functions as a scanning line.

第1のスイッチ701及び第2のスイッチ702はスイッチとして機能するものであれ
ば特に限定されない。例えばトランジスタを用いることができる。以下、第1のスイッチ
701及び第2のスイッチ702としてトランジスタを用いる場合について説明する。ト
ランジスタを用いる場合には、その極性はPチャネル型でもよいし、Nチャネル型でもよ
い。
The first switch 701 and the second switch 702 are not particularly limited as long as they function as switches. For example, a transistor can be used. Hereinafter, a case where a transistor is used as the first switch 701 and the second switch 702 will be described. When a transistor is used, its polarity may be P-channel type or N-channel type.

図25(B)はスイッチとしてNチャネル型トランジスタを用いた場合を示す。図25
(B)において、第1のスイッチ701N及び第2のスイッチ702Nのゲートは第3の
配線710に接続されている。第3の配線710は、走査線として機能する。
FIG. 25B shows a case where an N-channel transistor is used as the switch. FIG. 25
In (B), the gates of the first switch 701N and the second switch 702N are connected to the third wiring 710. The third wire 710 functions as a scanning line.

なお、図25においても図1等と同様、図49に示すように走査線を2本有していても
良いし、スイッチとしてPチャネル型トランジスタを用いることもでき、更には、図11
等に示すように液晶素子を更に複数に分割しても良い。
In FIG. 25, as in FIG. 1 and the like, two scanning lines may be provided as shown in FIG. 49, a P-channel transistor may be used as the switch, and further, FIG. 11
The liquid crystal element may be further divided into a plurality of elements as shown in the above.

第1のトランジスタ706及び第2のトランジスタ707は分圧素子として機能すれば
よく、第1のトランジスタ706及び第2のトランジスタ707の極性はPチャネル型で
もよいし、Nチャネル型でもよい。
The first transistor 706 and the second transistor 707 may function as a voltage dividing element, and the polarities of the first transistor 706 and the second transistor 707 may be P-channel type or N-channel type.

次に、画素700の動作について述べる。まず、第3の配線710により選択されて、
第1のスイッチ701および第2のスイッチ702がオンになる。すると、第1の配線7
08および第2の配線709から、ビデオ信号が供給される。第1及び第2のスイッチと
同時に、第1のトランジスタ706および第2のトランジスタ707もオンになる。した
がって、第1の配線708と第2の配線709とが、トランジスタを介して接続されるこ
ととなる。そして、トランジスタには抵抗成分(オン抵抗)があるため、各トランジスタ
で分圧されることとなる。このとき、第1のトランジスタ706および第2のトランジス
タ707のオン抵抗が高い場合には、電圧の多くが、それらのトランジスタに加わること
となる。
Next, the operation of the pixel 700 will be described. First, selected by the third wiring 710,
The first switch 701 and the second switch 702 are turned on. Then, the first wiring 7
Video signals are supplied from 08 and the second wiring 709. At the same time as the first and second switches, the first transistor 706 and the second transistor 707 are also turned on. Therefore, the first wiring 708 and the second wiring 709 are connected via the transistor. And since the transistor has a resistance component (on resistance), the voltage is divided by each transistor. At this time, if the on-resistance of the first transistor 706 and the second transistor 707 is high, most of the voltage is applied to those transistors.

したがって、第1の液晶素子703の画素電極には、第1の配線708の電位とほぼ等
しい電位が加わる。より正確には、第1の配線708の電位から、第1のスイッチ701
で電圧降下した分の電位が第1の液晶素子703の画素電極に加わる。同様に、第2の液
晶素子704の画素電極には、第2の配線709の電位とほぼ等しい電位が加わる。より
正確には、第2の配線709の電位から、第2のスイッチ702で電圧降下した分の電位
が第2の液晶素子704の画素電極に加わる。
Therefore, a potential substantially equal to the potential of the first wiring 708 is applied to the pixel electrodes of the first liquid crystal element 703. More precisely, from the potential of the first wiring 708, the first switch 701
The potential corresponding to the voltage drop is applied to the pixel electrode of the first liquid crystal element 703. Similarly, a potential substantially equal to the potential of the second wiring 709 is applied to the pixel electrodes of the second liquid crystal element 704. More precisely, from the potential of the second wiring 709, the potential corresponding to the voltage drop by the second switch 702 is applied to the pixel electrode of the second liquid crystal element 704.

そして、第1の液晶素子703の画素電極の電位と、第2の液晶素子704の画素電極
の電位とが、第1のトランジスタ706および第2のトランジスタ707によって分圧さ
れて、第3の液晶素子705の画素電極に供給される。仮に、第1のトランジスタ706
および第2のトランジスタ707のオン抵抗が概ね等しい場合には、第3の液晶素子70
5の画素電極の電位は、第1の液晶素子703の画素電極の電位と、第2の液晶素子70
4の画素電極の電位の中間になる。
Then, the potential of the pixel electrode of the first liquid crystal element 703 and the potential of the pixel electrode of the second liquid crystal element 704 are divided by the first transistor 706 and the second transistor 707, and the third liquid crystal is divided. It is supplied to the pixel electrode of the element 705. Temporarily, the first transistor 706
And when the on-resistance of the second transistor 707 is approximately the same, the third liquid crystal element 70
The potentials of the pixel electrodes 5 are the potentials of the pixel electrodes of the first liquid crystal element 703 and the potentials of the second liquid crystal element 70.
It is in the middle of the potential of the pixel electrode of 4.

なお、第1のスイッチ701、第2のスイッチ702、第1のトランジスタ706及び
第2のトランジスタ707等のオン抵抗が小さい場合には、大きな電流が流れてしまう。
したがって、分圧させるためのトランジスタである第1のトランジスタ706、第2のト
ランジスタ707は、オン抵抗が高いことが望ましい。例えば、第1のトランジスタ70
6又は第2のトランジスタ707よりも、第1のスイッチ701又は第2のスイッチ70
2の方が、チャネル幅Wとチャネル長Lとの比(W/L)が小さいことが望ましい。例え
ば、第1のトランジスタ706又は第2のトランジスタ707は、マルチゲート構造にす
ることによって、チャネル長Lを大きくしてもよい。
If the on-resistance of the first switch 701, the second switch 702, the first transistor 706, the second transistor 707, or the like is small, a large current will flow.
Therefore, it is desirable that the first transistor 706 and the second transistor 707, which are transistors for dividing the voltage, have high on-resistance. For example, the first transistor 70
First switch 701 or second switch 70 rather than 6 or second transistor 707
It is desirable that the ratio (W / L) of the channel width W and the channel length L is smaller in 2. For example, the first transistor 706 or the second transistor 707 may have a multi-gate structure to increase the channel length L.

なお、第1のトランジスタ706と第2のトランジスタ707とは、概ね等しいオン抵
抗を有することが望ましい。オン抵抗が概ね等しいことによって、分割された電圧は中間
の電位となる。もし、オン抵抗に差があれば、どちらかの電位に偏ってしまい、均等に、
液晶素子を制御することができないからである。例えば、第1のトランジスタ706と第
2のトランジスタ707のチャネル幅Wとチャネル長Lとの比(W/L)は、概ね等しい
ことが望ましい。ただし、これに限定されない。
It is desirable that the first transistor 706 and the second transistor 707 have substantially the same on-resistance. Due to the approximately equal on-resistance, the divided voltages have an intermediate potential. If there is a difference in the on-resistance, it will be biased to either potential, and evenly,
This is because the liquid crystal element cannot be controlled. For example, it is desirable that the ratio (W / L) of the channel width W and the channel length L of the first transistor 706 and the second transistor 707 is approximately equal. However, it is not limited to this.

第3の配線710が非選択状態になると、第1のスイッチ701、第2のスイッチ70
2、第1のトランジスタ706および第2のトランジスタ707がオフになる。すると、
各液晶素子に供給された電圧が保持されるようになる。このように動作させることによっ
て、各液晶素子に印加される電圧を異ならせることができる。その結果、視野角を広くす
ることができる。ただし、駆動方法は、これに限定されない。各トランジスタをオン・オ
フするタイミングや信号線の電位等は、様々な方法で制御することができる。
When the third wiring 710 is in the non-selected state, the first switch 701 and the second switch 70
2. The first transistor 706 and the second transistor 707 are turned off. Then
The voltage supplied to each liquid crystal element is maintained. By operating in this way, the voltage applied to each liquid crystal element can be made different. As a result, the viewing angle can be widened. However, the driving method is not limited to this. The timing of turning each transistor on and off, the potential of the signal line, and the like can be controlled by various methods.

なお、第1のトランジスタ706及び第2のトランジスタ707もオフになるため、各
液晶素子間で、電荷が漏れることはない。したがって、第1のトランジスタ706および
第2のトランジスタ707は、図24における分圧素子とスイッチとを、1つの素子で実
現したものであるということもできる。
Since the first transistor 706 and the second transistor 707 are also turned off, no electric charge leaks between the liquid crystal elements. Therefore, it can be said that the first transistor 706 and the second transistor 707 are realized by one element for the voltage dividing element and the switch in FIG. 24.

なお、第1の液晶素子703、第2の液晶素子704及び第3の液晶素子705はビデ
オ信号に応じた透過率となる。
The first liquid crystal element 703, the second liquid crystal element 704, and the third liquid crystal element 705 have a transmittance corresponding to the video signal.

以上説明したように、各々の液晶素子に異なる配向状態を有せしめることで、視野角を
広くすることができる。
As described above, the viewing angle can be widened by giving each liquid crystal element a different orientation state.

なお、第1のトランジスタ706及び第2のトランジスタ707は図示した構成に限定
されない。例えば、第1のトランジスタ706と第2のトランジスタ707の一方又は双
方がマルチゲート構造であってもよい。マルチゲート構造にすることで、シングルゲート
構造の場合よりも第1のトランジスタ706と第2のトランジスタ707の抵抗値の調整
を容易にすることができる。更には、シングルゲート構造の場合よりも第1のトランジス
タ706と第2のトランジスタ707のオン抵抗を大きくすることができる。
The first transistor 706 and the second transistor 707 are not limited to the illustrated configuration. For example, one or both of the first transistor 706 and the second transistor 707 may have a multi-gate structure. The multi-gate structure makes it easier to adjust the resistance values of the first transistor 706 and the second transistor 707 than in the case of the single gate structure. Further, the on-resistance of the first transistor 706 and the second transistor 707 can be increased as compared with the case of the single gate structure.

なお、第1のトランジスタ706及び第2のトランジスタ707の抵抗値は一定でなく
ともよく、時間又は画素により抵抗値が異なるように設定しても良い。抵抗値を変化させ
るには、分圧素子として機能する第1のトランジスタ706及び第2のトランジスタ70
7において、時間により又は画素によりゲートの電位を変化させればよい。
The resistance values of the first transistor 706 and the second transistor 707 do not have to be constant, and the resistance values may be set so as to differ depending on the time or pixels. To change the resistance value, the first transistor 706 and the second transistor 70 functioning as a voltage dividing element
In 7, the potential of the gate may be changed depending on the time or the pixel.

なお、図23乃至図25には、保持容量を明記していないが、図1等で述べたように、
保持容量を配置してよい。一例として、図25において、各液晶素子に保持容量を配置し
た場合を図26に示す。
Although the holding capacity is not specified in FIGS. 23 to 25, as described in FIG. 1 and the like, as described in FIG.
The holding capacity may be arranged. As an example, in FIG. 25, the case where the holding capacitance is arranged in each liquid crystal element is shown in FIG.

図26において、画素750は、第1のスイッチ751と、第2のスイッチ752と、
第1の液晶素子753と、第2の液晶素子754と、第3の液晶素子755と、第1のト
ランジスタ756と、第2のトランジスタ757と、第1の容量素子762と、第2の容
量素子763と、第3の容量素子764と、を有する。
In FIG. 26, the pixels 750 are the first switch 751 and the second switch 752.
The first liquid crystal element 753, the second liquid crystal element 754, the third liquid crystal element 755, the first transistor 756, the second transistor 757, the first capacitance element 762, and the second capacitance. It has an element 763 and a third capacitive element 764.

第1の配線758は第1の液晶素子753の第1の電極、第1のトランジスタ756の
ソース又はドレインの一方及び第3の容量素子764の第1の電極に第1のスイッチ75
1を介して接続されている。第2の配線759は第2の液晶素子754の第1の電極、第
2のトランジスタ757のソース又はドレインの一方及び第1の容量素子762の第1の
電極に接続されている。第1のトランジスタ756のソース又はドレインの他方と、第2
のトランジスタ757のソース又はドレインの他方は第3の液晶素子755の第1の電極
及び第2の容量素子763の第1の電極に接続されている。第1及び第2のスイッチ並び
第1及び第2のトランジスタは第3の配線760に接続されている。第1の容量素子76
2、第2の容量素子763及び第3の容量素子764の第2の電極は第4の配線761に
接続されている。
The first wiring 758 is a first switch 75 on the first electrode of the first liquid crystal element 753, one of the source or drain of the first transistor 756, and the first electrode of the third capacitive element 764.
It is connected via 1. The second wire 759 is connected to the first electrode of the second liquid crystal element 754, one of the source or drain of the second transistor 757, and the first electrode of the first capacitive element 762. The other of the source or drain of the first transistor 756 and the second
The other of the source or drain of the transistor 757 is connected to the first electrode of the third liquid crystal element 755 and the first electrode of the second capacitive element 763. The first and second switches and the first and second transistors are connected to the third wiring 760. First capacitive element 76
2. The second electrode of the second capacitance element 763 and the third capacitance element 764 is connected to the fourth wiring 761.

第1の液晶素子753、第2の液晶素子754及び第3の液晶素子755の第2の電極
は、共通電極に接続されている。
The second electrodes of the first liquid crystal element 753, the second liquid crystal element 754, and the third liquid crystal element 755 are connected to the common electrode.

第1の配線758及び第2の配線759は、信号線として機能する。第3の配線760
は走査線として機能する。第4の配線761は容量線として機能する。
The first wiring 758 and the second wiring 759 function as signal lines. Third wiring 760
Functions as a scanning line. The fourth wiring 761 functions as a capacitance line.

第1のスイッチ751及び第2のスイッチ752はスイッチとして機能するものであれ
ば特に限定されない。例えばトランジスタを用いることができる。第1のスイッチ751
及び第2のスイッチ752としてトランジスタを用いる場合には、その極性はPチャネル
型でもよいし、Nチャネル型でもよい。
The first switch 751 and the second switch 752 are not particularly limited as long as they function as switches. For example, a transistor can be used. First switch 751
When a transistor is used as the second switch 752, its polarity may be P-channel type or N-channel type.

図26(B)はスイッチとしてNチャネル型トランジスタを用いた場合を示す。図26
(B)において、第1のスイッチ751N及び第2のスイッチ752Nのゲートは第3の
配線760に接続されている。第3の配線760は、走査線として機能する。
FIG. 26B shows a case where an N-channel transistor is used as the switch. FIG. 26
In (B), the gates of the first switch 751N and the second switch 752N are connected to the third wiring 760. The third wire 760 functions as a scanning line.

なお、図26においても図1等と同様、図49に示すように走査線を2本有していても
良いし、スイッチとしてPチャネル型トランジスタを用いることもでき、更には、図11
等に示すように液晶素子を更に複数に分割しても良い。
In FIG. 26, as in FIG. 1 and the like, two scanning lines may be provided as shown in FIG. 49, a P-channel transistor may be used as the switch, and further, FIG. 11
The liquid crystal element may be further divided into a plurality of elements as shown in the above.

なお、スイッチはトランジスタに限定されない。スイッチとしてダイオード等様々な素
子を用いることができる。
The switch is not limited to the transistor. Various elements such as diodes can be used as the switch.

第1のトランジスタ756及び第2のトランジスタ757は分圧素子として機能すれば
よく、第1のトランジスタ756及び第2のトランジスタ757の極性はPチャネル型で
もよいし、Nチャネル型でもよい。
The first transistor 756 and the second transistor 757 may function as a voltage dividing element, and the polarities of the first transistor 756 and the second transistor 757 may be P-channel type or N-channel type.

なお、第1の液晶素子753、第2の液晶素子754及び第3の液晶素子755はビデ
オ信号に応じた透過率となる。
The first liquid crystal element 753, the second liquid crystal element 754, and the third liquid crystal element 755 have transmittances according to the video signal.

なお、第1のトランジスタ756及び第2のトランジスタ757の抵抗値は一定でなく
ともよく、時間又は画素により抵抗値が異なるように設定しても良い。抵抗値を変化させ
るには、抵抗として機能する第1のトランジスタ756及び第2のトランジスタ757に
おいて、時間により又は画素によりゲートの電位を変化させればよい。
The resistance values of the first transistor 756 and the second transistor 757 do not have to be constant, and the resistance values may be set so as to differ depending on the time or pixels. To change the resistance value, the gate potential of the first transistor 756 and the second transistor 757, which function as resistors, may be changed with time or with pixels.

以上説明したように、各々の液晶素子に異なる配向状態を有せしめることができ、視野
角を広くすることができる。
As described above, each liquid crystal element can have a different orientation state, and the viewing angle can be widened.

なお、図25及び図26において、第1及び第2のトランジスタのゲートは走査線に接
続されているが、これに限定されない。別の配線を配置して、その配線に接続してもよい
。または、複数の別の配線を配置して、第1のトランジスタおよび第2のトランジスタの
ゲートを、各々別の配線に接続してもよい。図27(B)は、図27(A)において、第
1のトランジスタおよび第2のトランジスタのゲートを、第4の配線に接続した場合を示
す。このようにすることで、第1のトランジスタ及び第2のトランジスタのゲートの電位
を、第1及び第2のスイッチから独立して制御することが可能となり、第1及び第2のト
ランジスタのオン抵抗を、容易に制御することが可能となる。例えば、負極(ビデオ信号
の方が、共通電極の電位よりも低い)のビデオ信号を入力する場合、第1及び第2のトラ
ンジスタのゲート・ソース間電圧が、非常に大きくなる。そのため、第1のトランジスタ
および第2のトランジスタのオン抵抗が低下し、電流が多く流れるために、消費電力が大
きくなってしまう場合がある。そこで、第1及び第2のトランジスタをオンして分圧させ
るときに、正極(ビデオ信号の方が、共通電極の電位よりも高い)のビデオ信号を入力す
る場合よりも、負極のビデオ信号を入力する場合の方が、第1及び第2のトランジスタの
ゲート電位が低くなるようにする。その結果、電流が多くながれてしまうことを防止する
ことができる。
In FIGS. 25 and 26, the gates of the first and second transistors are connected to the scanning line, but the present invention is not limited to this. Another wire may be placed and connected to that wire. Alternatively, a plurality of different wires may be arranged to connect the gates of the first transistor and the second transistor to different wires. 27 (B) shows the case where the gates of the first transistor and the second transistor are connected to the fourth wiring in FIG. 27 (A). By doing so, the potentials of the gates of the first transistor and the second transistor can be controlled independently of the first and second switches, and the on-resistance of the first and second transistors can be controlled. Can be easily controlled. For example, when a video signal of the negative electrode (the video signal is lower than the potential of the common electrode) is input, the gate-source voltage of the first and second transistors becomes very large. Therefore, the on-resistance of the first transistor and the second transistor is lowered, and a large amount of current flows, so that the power consumption may increase. Therefore, when the first and second transistors are turned on to divide the voltage, the video signal of the negative electrode is input as compared with the case of inputting the video signal of the positive electrode (the video signal is higher than the potential of the common electrode). The gate potential of the first and second transistors should be lower when inputting. As a result, it is possible to prevent a large amount of current from flowing.

画素800は、第1のスイッチ801と、第2のスイッチ802と、第1のトランジス
タ803と、第2のトランジスタ804と、第1の液晶素子805と、第2の液晶素子8
06と、第3の液晶素子807と、を有する。
The pixel 800 includes a first switch 801 and a second switch 802, a first transistor 803, a second transistor 804, a first liquid crystal element 805, and a second liquid crystal element 8.
It has 06 and a third liquid crystal element 807.

第1の配線808は、第1の液晶素子805の第1の電極及び第1のトランジスタ80
3のソース又はドレインの一方に第1のスイッチ801を介して接続されている。第2の
配線809は第2の液晶素子806の第1の電極及び第2のトランジスタ804のソース
又はドレインの一方に第2のスイッチ802に接続されている。第1のトランジスタ80
3のソース又はドレインの他方と、第2のトランジスタ804のソース又はドレインの他
方は第3の液晶素子807の第1の電極に接続されている。第1のスイッチ801と第2
のスイッチ802のゲートは第3の配線810に接続されている。第1のトランジスタ8
03と第2のトランジスタ804のゲートは第4の配線811に接続されている。
The first wiring 808 is a first electrode of the first liquid crystal element 805 and a first transistor 80.
It is connected to one of the source or drain of 3 via the first switch 801. The second wiring 809 is connected to the second switch 802 at one of the source or drain of the first electrode of the second liquid crystal element 806 and the second transistor 804. First transistor 80
The other of the source or drain of 3 and the other of the source or drain of the second transistor 804 are connected to the first electrode of the third liquid crystal element 807. 1st switch 801 and 2nd
The gate of the switch 802 is connected to the third wire 810. First transistor 8
The gates of 03 and the second transistor 804 are connected to the fourth wiring 811.

第1の液晶素子805、第2の液晶素子806及び第3の液晶素子807の第2の電極
は、共通電極に接続されている。
The second electrodes of the first liquid crystal element 805, the second liquid crystal element 806, and the third liquid crystal element 807 are connected to the common electrode.

第1の配線808及び第2の配線809は、信号線として機能する。従って、第1の配
線808及び第2の配線809には、通常、画像信号が供給される。ただし、これに限定
されない。画像によらず。一定の信号が供給されていても良い。第3の配線810及び第
4の配線811は走査線として機能する。
The first wiring 808 and the second wiring 809 function as signal lines. Therefore, an image signal is usually supplied to the first wiring 808 and the second wiring 809. However, it is not limited to this. Regardless of the image. A constant signal may be supplied. The third wire 810 and the fourth wire 811 function as scanning lines.

第1のスイッチ801及び第2のスイッチ802はスイッチとして機能するものであれ
ば特に限定されない。例えばトランジスタを用いることができる。第1のスイッチ801
及び第2のスイッチ802としてトランジスタを用いる場合には、その極性はPチャネル
型でもよいし、Nチャネル型でもよい。
The first switch 801 and the second switch 802 are not particularly limited as long as they function as switches. For example, a transistor can be used. First switch 801
When a transistor is used as the second switch 802, its polarity may be P-channel type or N-channel type.

図27(B)はスイッチとしてNチャネル型トランジスタを用いた場合を示す。図27
(B)において、第1のスイッチ801N及び第2のスイッチ802Nのゲートは第3の
配線810に接続されている。第3の配線760は、走査線として機能する。
FIG. 27B shows a case where an N-channel transistor is used as the switch. FIG. 27
In (B), the gates of the first switch 801N and the second switch 802N are connected to the third wiring 810. The third wire 760 functions as a scanning line.

なお、図27においても図1等と同様、図49に示すように走査線を2本有していても
良いし、スイッチとしてPチャネル型トランジスタを用いることもでき、更には、図11
等に示すように液晶素子を更に複数に分割しても良い。
In FIG. 27, as in FIG. 1 and the like, two scanning lines may be provided as shown in FIG. 49, a P-channel transistor may be used as the switch, and further, FIG. 11
The liquid crystal element may be further divided into a plurality of elements as shown in the above.

なお、スイッチはトランジスタに限定されない。スイッチとしてダイオード等様々な素
子を用いることができる。
The switch is not limited to the transistor. Various elements such as diodes can be used as the switch.

第1のトランジスタ803及び第2のトランジスタ804は分圧素子として機能すれば
よく、第1のトランジスタ803及び第2のトランジスタ804の極性はPチャネル型で
もよいし、Nチャネル型でもよい。
The first transistor 803 and the second transistor 804 may function as a voltage dividing element, and the polarities of the first transistor 803 and the second transistor 804 may be P-channel type or N-channel type.

なお、第1のトランジスタ803および第2のトランジスタ804をオンさせて、分圧
素子として機能させるときには、第1のトランジスタ803および第2のトランジスタ8
04は、線形領域で動作させることが望ましい。なぜなら、第1のトランジスタ803と
、第2のトランジスタ804とで、オン抵抗が適切な値になるようにするためである。
When the first transistor 803 and the second transistor 804 are turned on to function as a pressure dividing element, the first transistor 803 and the second transistor 8 are used.
It is desirable to operate 04 in a linear region. This is because the on-resistance of the first transistor 803 and the second transistor 804 is set to an appropriate value.

なお、第1のスイッチ801及び第2のスイッチ802がオン・オフするタイミングと
、第1のトランジスタ803及び第2のトランジスタ804がオン・オフするタイミング
は、概ね同じであることが望ましい。ただし、これに限定されない。第1のスイッチ80
1及び第2のスイッチ802がオンしたとき、少し遅れてから、第1のトランジスタ80
3および第2のトランジスタ804がオンするようにしてもよい。これにより、第1の配
線808と第2の配線809とが接続されている期間を短くすることができる。そのため
、第1の液晶素子805及び第2の液晶素子806へ電荷を入力しやすくできる。
It is desirable that the timing at which the first switch 801 and the second switch 802 are turned on / off and the timing at which the first transistor 803 and the second transistor 804 are turned on / off are substantially the same. However, it is not limited to this. First switch 80
When the 1st and 2nd switches 802 are turned on, after a short delay, the 1st transistor 80
The third and second transistors 804 may be turned on. Thereby, the period in which the first wiring 808 and the second wiring 809 are connected can be shortened. Therefore, it is possible to easily input electric charges to the first liquid crystal element 805 and the second liquid crystal element 806.

以上説明したように、各々の液晶素子に異なる配向状態を有せしめることで、視野角を
広くすることができる。
As described above, the viewing angle can be widened by giving each liquid crystal element a different orientation state.

次に、実施の形態1で述べた内容を図25に適用した例を示す。図30に示した分圧素
子で、容量素子を置き換えて構成した回路の例を示す。図28は、図2の第1の容量素子
および第2の容量素子を、図30(J)で置き換えた場合を示す。このとき、分圧素子の
トランジスタのゲートは、走査線に接続されるものとする。ただし、これに限定されない
。したがって、実施の形態1で述べた内容は、図28にも適用することができる。
Next, an example in which the content described in the first embodiment is applied to FIG. 25 is shown. An example of a circuit configured by replacing the capacitive element with the pressure dividing element shown in FIG. 30 is shown. FIG. 28 shows a case where the first capacitive element and the second capacitive element of FIG. 2 are replaced with FIG. 30 (J). At this time, it is assumed that the gate of the transistor of the voltage dividing element is connected to the scanning line. However, it is not limited to this. Therefore, the content described in the first embodiment can be applied to FIG. 28.

画素850は、第1のスイッチ851と、第2のスイッチ852と、第1の液晶素子8
53と、第2の液晶素子854と、第3の液晶素子855と、第1のトランジスタ856
と、第2のトランジスタ857と、容量素子861と、を有する。
The pixel 850 includes a first switch 851, a second switch 852, and a first liquid crystal element 8.
53, the second liquid crystal element 854, the third liquid crystal element 855, and the first transistor 856.
And a second transistor 857 and a capacitive element 861.

第1の配線858は、第1の液晶素子853の第1の電極及び第1のトランジスタ85
6のソース又はドレインの一方に第1のスイッチ851を介して接続されている。第2の
配線859は、第2の液晶素子854の第1の電極及び第2のトランジスタ857のソー
ス又はドレインの一方に接続されている。第1のトランジスタ856のソース又はドレイ
ンの他方と、第2のトランジスタ857のソース又はドレインの他方は容量素子861の
第1の電極に接続され、容量素子861の第2の電極は第3の液晶素子855の第1の電
極に接続されている。第1及び第2のトランジスタは第3の配線860に接続されている
The first wiring 858 is a first electrode of the first liquid crystal element 853 and a first transistor 85.
It is connected to one of the source or drain of No. 6 via a first switch 851. The second wire 859 is connected to one of the source or drain of the first electrode of the second liquid crystal element 854 and the second transistor 857. The other of the source or drain of the first transistor 856 and the other of the source or drain of the second transistor 857 are connected to the first electrode of the capacitive element 861, and the second electrode of the capacitive element 861 is the third liquid crystal. It is connected to the first electrode of element 855. The first and second transistors are connected to the third wire 860.

第1の液晶素子853、第2の液晶素子854及び第3の液晶素子855の第2の電極
は、共通電極に接続されている。
The second electrodes of the first liquid crystal element 853, the second liquid crystal element 854, and the third liquid crystal element 855 are connected to the common electrode.

第1の配線858及び第2の配線859は、信号線として機能する。従って、第1の配
線858及び第2の配線859には、通常、画像信号が供給される。ただし、これに限定
されない。画像によらず、一定の信号が供給されていても良い。第3の配線860は走査
線として機能する。
The first wiring 858 and the second wiring 859 function as signal lines. Therefore, an image signal is usually supplied to the first wiring 858 and the second wiring 859. However, it is not limited to this. A constant signal may be supplied regardless of the image. The third wire 860 functions as a scanning line.

第1のスイッチ851及び第2のスイッチ852はスイッチとして機能するものであれ
ば特に限定されない。例えば、トランジスタを用いることができる。第1のスイッチ85
1及び第2のスイッチ852としてトランジスタを用いる場合には、その極性はPチャネ
ル型でもよいし、Nチャネル型でもよい。
The first switch 851 and the second switch 852 are not particularly limited as long as they function as switches. For example, a transistor can be used. First switch 85
When a transistor is used as the first and second switches 852, the polarity may be P-channel type or N-channel type.

図28(B)はスイッチとしてNチャネル型トランジスタを用いた場合を示す。図28
(B)において、第1のスイッチ851N及び第2のスイッチ852Nのゲートは第3の
配線760に接続されている。第3の配線860は、走査線として機能する。
FIG. 28B shows a case where an N-channel transistor is used as the switch. FIG. 28
In (B), the gates of the first switch 851N and the second switch 852N are connected to the third wiring 760. The third wire 860 functions as a scanning line.

なお、図28においても図1等と同様、図49に示すように走査線を2本有していても
良いし、スイッチとしてPチャネル型トランジスタを用いることもでき、更には、図11
等に示すように液晶素子を更に複数に分割しても良い。
In FIG. 28, as in FIG. 1 and the like, two scanning lines may be provided as shown in FIG. 49, a P-channel transistor may be used as the switch, and further, FIG. 11
The liquid crystal element may be further divided into a plurality of elements as shown in the above.

なお、スイッチはトランジスタに限定されない。スイッチとしてダイオード等様々な素
子を用いることができる。
The switch is not limited to the transistor. Various elements such as diodes can be used as the switch.

第1のトランジスタ856及び第2のトランジスタ857は分圧素子として機能すれば
よく、第1のトランジスタ856及び第2のトランジスタ857の極性はPチャネル型で
もよいし、Nチャネル型でもよい。
The first transistor 856 and the second transistor 857 may function as a voltage dividing element, and the polarities of the first transistor 856 and the second transistor 857 may be P-channel type or N-channel type.

図28に示す回路構成とすることで、図2等と同様に、第3の液晶素子855の第1の
電極の電位を容量素子861の分だけ低下させることができる。
By adopting the circuit configuration shown in FIG. 28, the potential of the first electrode of the third liquid crystal element 855 can be lowered by the amount of the capacitance element 861 as in FIG.

なお、第1のトランジスタ856及び第2のトランジスタ857は図示した構成に限定
されない。例えば、第1のトランジスタ856と第2のトランジスタ857の一方又は双
方がマルチゲート構造であってもよい。
The first transistor 856 and the second transistor 857 are not limited to the illustrated configuration. For example, one or both of the first transistor 856 and the second transistor 857 may have a multi-gate structure.

なお、第1のトランジスタ856及び第2のトランジスタ857の抵抗値は一定でなく
ともよく、時間又は画素により抵抗値が異なるように設定しても良い。抵抗値を変化させ
るには、抵抗として機能する第1のトランジスタ856及び第2のトランジスタ857に
おいて、時間により又は画素によりゲートの電位を変化させればよい。
The resistance values of the first transistor 856 and the second transistor 857 do not have to be constant, and the resistance values may be set so as to differ depending on the time or pixels. To change the resistance value, the gate potential of the first transistor 856 and the second transistor 857, which function as resistors, may be changed with time or with pixels.

なお、第1のトランジスタ856及び第2のトランジスタ857は図示した構成に限定
されない。例えば、第1のトランジスタ856と第2のトランジスタ857の一方又は双
方がマルチゲート構造であってもよい。マルチゲート構造にすることで、シングルゲート
構造の場合よりも第1のトランジスタ856と第2のトランジスタ857のオン抵抗を大
きくすることができる。
The first transistor 856 and the second transistor 857 are not limited to the illustrated configuration. For example, one or both of the first transistor 856 and the second transistor 857 may have a multi-gate structure. By adopting the multi-gate structure, the on-resistance of the first transistor 856 and the second transistor 857 can be increased as compared with the case of the single gate structure.

以上説明したように、各々の液晶素子に異なる配向状態を有せしめることで、視野角を
広くすることができる。
As described above, the viewing angle can be widened by giving each liquid crystal element a different orientation state.

なお、図23乃至図28において、2つの分圧素子を用いた場合について述べたが、こ
れに限定されない。さらに多くの分圧素子を用い、視野角特性をさらに向上させることが
可能である。一例として、図25に分圧素子を追加した場合、あるいは、図9について、
図30(J)に示した分圧素子を直列に二つ接続したものと、容量素子とを置き換えて構
成した回路の例を図29に示す。
Although the case where two pressure dividing elements are used has been described in FIGS. 23 to 28, the present invention is not limited to this. It is possible to further improve the viewing angle characteristics by using more pressure dividing elements. As an example, when a pressure dividing element is added to FIG. 25, or with respect to FIG.
FIG. 29 shows an example of a circuit in which two voltage dividing elements shown in FIG. 30 (J) are connected in series and a capacitance element is replaced.

図29において画素900は、第1のスイッチ901と、第2のスイッチ902と、第
1の液晶素子903と、第2の液晶素子904と、第3の液晶素子905と、第4の液晶
素子906と、第1のトランジスタ907と、第2のトランジスタ908と、第3のトラ
ンジスタ909と、を有する。
In FIG. 29, the pixels 900 are the first switch 901, the second switch 902, the first liquid crystal element 903, the second liquid crystal element 904, the third liquid crystal element 905, and the fourth liquid crystal element. It has a 906, a first transistor 907, a second transistor 908, and a third transistor 909.

第1の配線910は第1の液晶素子903の第1の電極及び第1のトランジスタ907
のソース又はドレインの一方に第1のスイッチ901を介して接続されている。第2の配
線911は第2の液晶素子904の第1の電極及び第3のトランジスタ909のソース又
はドレインの一方に第2のスイッチ902を介して接続されている。第1のトランジスタ
907のソース又はドレインの他方は第3の液晶素子905の第1の電極と、第2のトラ
ンジスタ908のソース又はドレインの他方に接続されている。第3のトランジスタ90
9のソース又はドレインの他方は第4の液晶素子906の第1の電極と、第2のトランジ
スタ908のソース又はドレインの一方に接続されている。第1のスイッチ901、第2
のスイッチ902、第1及び第2のトランジスタのゲートは第3の配線912に接続され
ている。
The first wiring 910 is the first electrode of the first liquid crystal element 903 and the first transistor 907.
Is connected to one of the source or drain of the above via a first switch 901. The second wiring 911 is connected to one of the source or drain of the first electrode of the second liquid crystal element 904 and the third transistor 909 via the second switch 902. The other of the source or drain of the first transistor 907 is connected to the first electrode of the third liquid crystal element 905 and the other of the source or drain of the second transistor 908. Third transistor 90
The other of the source or drain of 9 is connected to one of the source or drain of the second transistor 908 and the first electrode of the fourth liquid crystal element 906. 1st switch 901, 2nd
The gates of the switch 902, the first and second transistors of the switch 902 are connected to the third wiring 912.

第1の液晶素子903、第2の液晶素子904、第3の液晶素子905及び第4の液晶
素子906の第2の電極は、共通電極に接続されている。
The second electrodes of the first liquid crystal element 903, the second liquid crystal element 904, the third liquid crystal element 905, and the fourth liquid crystal element 906 are connected to a common electrode.

第1の配線910及び第2の配線911は、信号線として機能する。従って、第1の配
線910及び第2の配線911には、通常、画像信号が供給されている。ただし、これに
限定されない。画像によらず、一定の信号が供給されていても良い。第3の配線912は
走査線として機能する。
The first wiring 910 and the second wiring 911 function as signal lines. Therefore, an image signal is usually supplied to the first wiring 910 and the second wiring 911. However, it is not limited to this. A constant signal may be supplied regardless of the image. The third wire 912 functions as a scanning line.

第1のスイッチ901及び第2のスイッチ902はスイッチとして機能するものであれ
ば特に限定されない。例えばトランジスタを用いることができる。第1のスイッチ901
及び第2のスイッチ902としてトランジスタを用いる場合には、その極性はPチャネル
型でもよいし、Nチャネル型でもよい。
The first switch 901 and the second switch 902 are not particularly limited as long as they function as switches. For example, a transistor can be used. First switch 901
When a transistor is used as the second switch 902, its polarity may be P-channel type or N-channel type.

図28(B)はスイッチとしてNチャネル型トランジスタを用いた場合を示す。図28
(B)において、第1のスイッチ901N及び第2のスイッチ902Nのゲートは第3の
配線912に接続されている。第3の配線912は、走査線として機能する。
FIG. 28B shows a case where an N-channel transistor is used as the switch. FIG. 28
In (B), the gates of the first switch 901N and the second switch 902N are connected to the third wiring 912. The third wire 912 functions as a scanning line.

なお、図26においても図1等と同様、図49に示すように走査線を2本有していても
良いし、スイッチとしてPチャネル型トランジスタを用いることもでき、更には、図11
等に示すように液晶素子を更に複数に分割しても良い。
In FIG. 26, as in FIG. 1 and the like, two scanning lines may be provided as shown in FIG. 49, a P-channel transistor may be used as the switch, and further, FIG. 11
The liquid crystal element may be further divided into a plurality of elements as shown in the above.

なお、スイッチはトランジスタに限定されない。スイッチとしてダイオード等様々な素
子を用いることができる。
The switch is not limited to the transistor. Various elements such as diodes can be used as the switch.

第1乃至第3のトランジスタは分圧素子として機能すればよく、第1乃至第3のトラン
ジスタの極性はPチャネル型でもよいし、Nチャネル型でもよい。図28ではNチャネル
型トランジスタを用いている。
The first to third transistors may function as a voltage dividing element, and the polarities of the first to third transistors may be P-channel type or N-channel type. In FIG. 28, an N-channel transistor is used.

図29に示すように、図25において第1及び第2のトランジスタの一方のみをマルチ
ゲート構造としてもよい。
As shown in FIG. 29, in FIG. 25, only one of the first and second transistors may have a multi-gate structure.

なお、第1乃至第3のトランジスタのゲートは、第1及び第2のスイッチを制御する第
3の配線に接続されているが、本発明はこれに限定されず、図27を参照して説明したよ
うに第1乃至第3のトランジスタのゲートは第1及び第2のスイッチを制御する第3の配
線とは異なる配線に接続されていても良い。
The gates of the first to third transistors are connected to the third wiring that controls the first and second switches, but the present invention is not limited to this, and will be described with reference to FIG. 27. As described above, the gates of the first to third transistors may be connected to a wiring different from the third wiring that controls the first and second switches.

以上説明したように、各々の液晶素子に異なる配向状態を有せしめることで、視野角を
広くすることができる。
As described above, the viewing angle can be widened by giving each liquid crystal element a different orientation state.

なお、第1のトランジスタ907、第2のトランジスタ908及び第3のトランジスタ
909の抵抗値は一定でなくともよく、時間又は画素により抵抗値が異なるように設定し
ても良い。抵抗値を変化させるには、抵抗として機能する第3乃至第5のトランジスタに
おいて、時間により又は画素によりゲートの電位を変化させればよい。なお、第1のトラ
ンジスタ856及び第2のトランジスタ857は図示した構成に限定されない。
The resistance values of the first transistor 907, the second transistor 908, and the third transistor 909 do not have to be constant, and the resistance values may be set so as to differ depending on the time or pixels. In order to change the resistance value, the potential of the gate may be changed with time or with pixels in the third to fifth transistors functioning as resistors. The first transistor 856 and the second transistor 857 are not limited to the illustrated configuration.

以上説明したように、各々の液晶素子に異なる配向状態を有せしめることで、視野角を
広くすることができる。
As described above, the viewing angle can be widened by giving each liquid crystal element a different orientation state.

本発明を適用した液晶表示装置の画素の上面図の一例を図34に示す。また、図35は
、図34の回路図を示す。なお、図34と図35は対応する部分には同じ符号を用いてい
る。
FIG. 34 shows an example of a top view of the pixels of the liquid crystal display device to which the present invention is applied. Further, FIG. 35 shows a circuit diagram of FIG. 34. In addition, in FIG. 34 and FIG. 35, the same reference numerals are used for the corresponding portions.

図34に示す画素1020は、走査線及び容量線となる配線を構成する第1の導電層(
第3の配線1033のハッチパターンで示す。)上に第1の絶縁膜(図示しない)が設け
られ、第1の絶縁膜上に半導体膜が設けられ、半導体膜上に第2の導電層(第1の配線1
031のハッチパターンで示す。)が設けられ、第2の導電層上に第2の絶縁膜(図示し
ない)が設けられ、第2の絶縁膜上に第3の導電層(第1の液晶素子1023のハッチパ
ターンで示す。)が設けられている。
The pixel 1020 shown in FIG. 34 is a first conductive layer (1st conductive layer) constituting wirings to be scanning lines and capacitance lines.
It is shown by the hatch pattern of the third wiring 1033. ) Is provided with a first insulating film (not shown), a semiconductor film is provided on the first insulating film, and a second conductive layer (first wiring 1) is provided on the semiconductor film.
It is shown by the hatch pattern of 031. ) Is provided, a second insulating film (not shown) is provided on the second conductive layer, and a third conductive layer (shown by a hatch pattern of the first liquid crystal element 1023) is provided on the second insulating film. ) Is provided.

図35において、画素1020は、第1のスイッチである第1のトランジスタ1021
と、第2のスイッチである第2のトランジスタ1022と、第1の液晶素子1023と、
第2の液晶素子1024と、第3の液晶素子1025と、第4の液晶素子1026と、第
1の容量素子1027と、第2の容量素子1030と、第3の容量素子1036と、第4
の容量素子1036と、第3のトランジスタ1028と、第4のトランジスタ1029と
、第5のトランジスタ1039と、を有する。
In FIG. 35, pixel 1020 is a first switch, the first transistor 1021.
The second transistor 1022, which is the second switch, and the first liquid crystal element 1023,
A second liquid crystal element 1024, a third liquid crystal element 1025, a fourth liquid crystal element 1026, a first capacitance element 1027, a second capacitance element 1030, a third capacitance element 1036, and a fourth
It has a capacitance element 1036, a third transistor 1028, a fourth transistor 1029, and a fifth transistor 1039.

第1の配線1031は、直列に接続された第1乃至第5のトランジスタを介して第2の
配線1032と接続されている。第1乃至第5のトランジスタの各々の間は第1乃至第4
の液晶素子の第1の電極が接続されている。第1乃至第4の液晶素子は、第2の電極が第
4の配線1034又は第5の配線1035に接続された容量素子の、第1の電極に接続さ
れている。第1乃至第5のトランジスタのゲートは第3の配線1033に接続されている
The first wiring 1031 is connected to the second wiring 1032 via the first to fifth transistors connected in series. Between each of the first to fifth transistors is the first to fourth
The first electrode of the liquid crystal element of is connected. The first to fourth liquid crystal elements are connected to the first electrode of the capacitive element in which the second electrode is connected to the fourth wiring 1034 or the fifth wiring 1035. The gates of the first to fifth transistors are connected to the third wiring 1033.

なお、図35は、図9(B)の分圧素子として機能する容量素子を、すべてトランジス
タに置き換えて、すべての容量素子の各々に保持容量を設けたものである。つまり、図9
と図16を組み合わせたものであると言える。従って、図35は、図1と同様の構成を適
用できる。即ち、容量線として機能する配線は図50に示すように共通電極と共用しても
よいし、スイッチはトランジスタに置き換えることが可能であり、トランジスタにはNチ
ャネル型を用いてもよいし、Pチャネル型を用いてもよい。
In FIG. 35, all the capacitive elements functioning as the pressure dividing elements in FIG. 9B are replaced with transistors, and each of all the capacitive elements is provided with a holding capacitance. That is, FIG.
It can be said that this is a combination of FIG. Therefore, in FIG. 35, the same configuration as in FIG. 1 can be applied. That is, the wiring that functions as a capacitance line may be shared with the common electrode as shown in FIG. 50, the switch can be replaced with a transistor, and the N channel type may be used for the transistor, or P. The channel type may be used.

第1の配線1031及び第2の配線1032は、信号線として機能する。従って、第1
の配線1031及び第2の配線1032には、通常、画像信号が供給される。ただし、こ
れに限定されない。画像によらず、一定の信号が供給されていても良い。第3の配線10
33は走査線として機能する。第4の配線1034及び第5の配線1035は、容量線と
して機能する。
The first wiring 1031 and the second wiring 1032 function as signal lines. Therefore, the first
An image signal is usually supplied to the wiring 1031 and the second wiring 1032. However, it is not limited to this. A constant signal may be supplied regardless of the image. Third wiring 10
33 functions as a scanning line. The fourth wiring 1034 and the fifth wiring 1035 function as capacitance lines.

図32に示した上面図のような画素を設けることで、各々の液晶素子に様々な配向状態
を有せしめることができ、より広い視野角を有する液晶表示装置を提供することができる
By providing pixels as shown in the top view shown in FIG. 32, each liquid crystal element can be given various orientation states, and a liquid crystal display device having a wider viewing angle can be provided.

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容
の一部又は全部は、別の図で述べた内容の一部又は全部に対して、適用し、組み合わせ、
又は置き換えること等を自由に行うことができる。さらに、これまでに述べた図において
、各々の部分に関して別の部分を組み合わせることにより、更に多くの構成が考えられ、
本実施の形態の記載はこれを妨げるものではない。
In addition, although it has been described using various figures in the present embodiment, a part or all of the contents described in each figure is applied to a part or all of the contents described in another figure. And combine
Alternatively, it can be replaced freely. Furthermore, in the figures described so far, more configurations can be considered by combining different parts with respect to each part.
The description of this embodiment does not prevent this.

同様に、本実施の形態の各々の図において述べた内容の一部又は全部は、別の実施の形
態の図において述べた内容の一部又は全部に対して、適用し、組み合わせ、又は置き換え
ること等を自由に行うことができる。更に、本実施の形態の図において、各々の部分に関
して、別の実施の形態の部分を組み合わせることにより、さらに多くの図を構成が考えら
れ、本実施の形態の記載はこれを妨げるものではない。
Similarly, some or all of the content described in each figure of this embodiment may be applied, combined, or replaced with respect to some or all of the content described in another embodiment. Etc. can be done freely. Further, in the figure of the present embodiment, more figures can be constructed by combining the parts of another embodiment with respect to each part, and the description of the present embodiment does not prevent this. ..

なお、本実施の形態は、他の実施の形態で述べた内容の一部又は全部について、具体化し
た場合、多少の変形を加えた場合、一部に変更を加えた場合、改良した場合、詳細に記載
した場合、応用した場合、関連がある場合についての一例を示している。従って、他の実
施の形態で述べた内容は、本実施の形態へ適用し、組み合わせ、又は置き換えること等を
自由に行うことができる。
In addition, in this embodiment, when a part or all of the contents described in the other embodiments are embodied, slightly modified, partially changed, or improved. It shows an example of the case where it is described in detail, when it is applied, and when it is related. Therefore, the contents described in the other embodiments can be freely applied to the present embodiment and can be freely combined or replaced.

(実施の形態3)
本実施の形態においては、トランジスタの構造及び作製方法について説明する。
(Embodiment 3)
In this embodiment, the structure and manufacturing method of the transistor will be described.

図51(A)乃至(G)は、トランジスタの構造及び作製方法の例を示す図である。図5
1(A)は、トランジスタの構造の例を示す図である。図51(B)乃至(G)は、トラ
ンジスタの作製方法の例を示す図である。
51 (A) to 51 (G) are diagrams showing an example of a transistor structure and a manufacturing method. Figure 5
1 (A) is a figure which shows an example of the structure of a transistor. 51 (B) to 51 (G) are diagrams showing an example of a method for manufacturing a transistor.

なお、トランジスタの構造及び作製方法は、図51(A)乃至(G)に示すものに限定さ
れず、様々な構造及び作製方法を用いることができる。
The structure and manufacturing method of the transistor are not limited to those shown in FIGS. 51 (A) to 51 (G), and various structures and manufacturing methods can be used.

まず、図51(A)を参照し、トランジスタの構造の例について説明する。図51(A)
は複数の異なる構造を有するトランジスタの断面図である。ここで、図51(A)におい
ては、複数の異なる構造を有するトランジスタを並置して示しているが、これは、トラン
ジスタの構造を説明するための表現であり、トランジスタが、実際に図51(A)のよう
に並置されている必要はなく、必要に応じてつくり分けることができる。
First, an example of the structure of the transistor will be described with reference to FIG. 51 (A). FIG. 51 (A)
Is a cross-sectional view of a transistor having a plurality of different structures. Here, in FIG. 51 (A), a plurality of transistors having different structures are shown side by side, but this is an expression for explaining the structure of the transistor, and the transistor is actually shown in FIG. 51 (A). It does not have to be juxtaposed as in A), and can be made separately as needed.

次に、トランジスタを構成する各層の特徴について説明する。 Next, the characteristics of each layer constituting the transistor will be described.

基板110111は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどのガラ
ス基板、石英基板、セラミック基板又はステンレスを含む金属基板等を用いることができ
る。他にも、ポリエチレンテレフタレ−ト(PET)、ポリエチレンナフタレ−ト(PE
N)、ポリエ−テルサルフォン(PES)に代表されるプラスチック又はアクリル等の可
撓性を有する合成樹脂からなる基板を用いることも可能である。可撓性を有する基板を用
いることによって、折り曲げが可能である半導体装置を作製することが可能となる。可撓
性を有す基板であれば、基板の面積及び基板の形状に大きな制限はないため、基板110
111として、例えば、1辺が1メ−トル以上であって、矩形状のものを用いれば、生産
性を格段に向上させることができる。このような利点は、円形のシリコン基板を用いる場
合と比較すると、大きな優位点である。
As the substrate 110111, a glass substrate such as barium borosilicate glass or aluminoborosilicate glass, a quartz substrate, a ceramic substrate, a metal substrate containing stainless steel, or the like can be used. In addition, polyethylene terephthalate (PET) and polyethylene naphthalate (PE)
It is also possible to use a substrate made of a flexible synthetic resin such as plastic or acrylic typified by N) and Polyestersulfon (PES). By using a flexible substrate, it becomes possible to manufacture a semiconductor device that can be bent. As long as it is a flexible substrate, there are no major restrictions on the area of the substrate and the shape of the substrate. Therefore, the substrate 110
As the 111, for example, if one side is one meter or more and a rectangular shape is used, the productivity can be remarkably improved. Such an advantage is a great advantage as compared with the case of using a circular silicon substrate.

絶縁膜110112は、下地膜として機能する。基板110111からNaなどのアルカ
リ金属又はアルカリ土類金属が、半導体素子の特性に悪影響を及ぼすのを防ぐために設け
る。絶縁膜110112としては、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化
窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)(x>y)等の酸
素又は窒素を有する絶縁膜の単層構造若しくはこれらの積層構造で設けることができる。
例えば、絶縁膜110112を2層構造で設ける場合、1層目の絶縁膜として窒化酸化珪
素膜を設け、2層目の絶縁膜として酸化窒化珪素膜を設けるとよい。別の例として、絶縁
膜110112を3層構造で設ける場合、1層目の絶縁膜として酸化窒化珪素膜を設け、
2層目の絶縁膜として窒化酸化珪素膜を設け、3層目の絶縁膜として酸化窒化珪素膜を設
けるとよい。
The insulating film 110112 functions as a base film. It is provided from the substrate 110111 in order to prevent an alkali metal such as Na or an alkaline earth metal from adversely affecting the characteristics of the semiconductor element. The insulating film 110112 includes an insulating film having oxygen or nitrogen such as silicon oxide (SiOx), silicon nitride (SiNx), silicon oxide (SiOxNy) (x> y), silicon nitride (SiNxOy) (x> y). It can be provided in a single-layer structure or a laminated structure thereof.
For example, when the insulating film 110112 is provided in a two-layer structure, it is preferable to provide a silicon nitride film as the first insulating film and a silicon oxide film as the second insulating film. As another example, when the insulating film 110112 is provided in a three-layer structure, a silicon oxide film is provided as the first insulating film.
A silicon nitride film may be provided as the second insulating film, and a silicon oxide film may be provided as the third insulating film.

半導体層110113、110114、110115は、非晶質(アモルファス)半導体
又はセミアモルファス半導体(SAS)で形成することができる。あるいは、多結晶半導
体層を用いても良い。SASは、非晶質と結晶構造(単結晶、多結晶を含む)の中間的な
構造を有し、自由エネルギ−的に安定な第3の状態を有する半導体であって、短距離秩序
を持ち格子歪みを有する結晶質な領域を含んでいる。少なくとも膜中の一部の領域には、
0.5〜20nmの結晶領域を観測することができ、珪素を主成分とする場合にはラマン
スペクトルが520cm−1よりも低波数側にシフトしている。X線回折では珪素結晶格
子に由来するとされる(111)、(220)の回折ピ−クが観測される。未結合手(ダ
ングリングボンド)の補償するものとして水素又はハロゲンを少なくとも1原子%又はそ
れ以上含ませている。SASは、材料ガスをグロ−放電分解(プラズマCVD)して形成
する。材料ガスとしては、SiH、その他にもSi、SiHCl、SiHC
、SiCl、SiFなどを用いることが可能である。あるいは、GeFを混合
させても良い。この材料ガスをH2、あるいは、HとHe、Ar、Kr、Neから選ば
れた一種又は複数種の希ガス元素で希釈してもよい。希釈率は2〜1000倍の範囲。圧
力は概略0.1Pa〜133Paの範囲、電源周波数は1MHz〜120MHz、好まし
くは13MHz〜60MHz。基板加熱温度は300℃以下でよい。膜中の不純物元素と
して、酸素、窒素、炭素などの大気成分の不純物は1×1020cm1以下とすること
が望ましく、特に、酸素濃度は5×1019/cm以下、好ましくは1×1019/c
以下とする。ここでは、公知の手段(スパッタ法、LPCVD法、プラズマCVD法
等)を用いてシリコン(Si)を主成分とする材料(例えばSixGe1−x等)で非晶
質半導体層を形成し、当該非晶質半導体層をレ−ザ結晶化法、RTA又はファ−ネスアニ
−ル炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法などの公知の
結晶化法により結晶化させる。
The semiconductor layers 110113, 110114, 110115 can be formed of an amorphous semiconductor or a semi-amorphous semiconductor (SAS). Alternatively, a polycrystalline semiconductor layer may be used. SAS is a semiconductor that has an intermediate structure between amorphous and crystalline structures (including single crystal and polycrystal) and has a third state that is stable in terms of free energy, and has short-range order. It contains crystalline regions with lattice strain. At least some areas in the membrane
A crystal region of 0.5 to 20 nm can be observed, and when silicon is the main component, the Raman spectrum is shifted to the lower wavenumber side than 520 cm-1. In X-ray diffraction, diffraction peaks (111) and (220), which are said to be derived from the silicon crystal lattice, are observed. Hydrogen or halogen is included at least 1 atomic% or more as compensation for unbonded hands (dangling bonds). SAS is formed by glow discharge decomposition (plasma CVD) of a material gas. Material gases include SiH 4 , Si 2 H 6 , SiH 2 Cl 2 , and SiHC.
l 3, SiCl 4, SiF 4 can be used, for example. Alternatively, GeF 4 may be mixed. The material gas H2, or, H 2 and He, Ar, Kr, may be diluted with selected one or more kinds of rare gas elements and Ne. The dilution rate is in the range of 2 to 1000 times. The pressure is generally in the range of 0.1 Pa to 133 Pa, and the power supply frequency is 1 MHz to 120 MHz, preferably 13 MHz to 60 MHz. The substrate heating temperature may be 300 ° C. or lower. As the impurity element in the film, impurity is 1 × 10 20 cm of atmospheric constituents, such as carbon - desirably set to lower than or equal to 1, in particular, oxygen concentration is 5 × 10 19 / cm 3 or less, preferably 1 × 10 19 / c
It shall be m 3 or less. Here, an amorphous semiconductor layer is formed from a material containing silicon (Si) as a main component (for example, SixGe1-x) by using known means (sputtering method, LPCVD method, plasma CVD method, etc.), and the non-crystallized semiconductor layer is formed. The crystalline semiconductor layer is crystallized by a known crystallization method such as a laser crystallization method, a thermal crystallization method using an RTA or a furnace furnace, or a thermal crystallization method using a metal element that promotes crystallization. Let me.

絶縁膜110116は、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化窒化珪素(
SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)(x>y)等の酸素又は窒素
を有する絶縁膜の単層構造、若しくはこれらの積層構造で設けることができる。
The insulating film 110116 includes silicon oxide (SiOx), silicon nitride (SiNx), and silicon oxide (SiNx).
It can be provided by a single-layer structure of an insulating film having oxygen or nitrogen such as SiOxNy) (x> y) and silicon nitride (SiNxOy) (x> y), or a laminated structure thereof.

ゲ−ト電極110117は、単層の導電膜、又は二層、三層の導電膜の積層構造とするこ
とができる。ゲ−ト電極110117の材料としては、公知の導電膜を用いることができ
る。たとえば、タンタル(Ta)、チタン(Ti)、モリブデン(Mo)、タングステン
(W)、クロム(Cr)、シリコン(Si)などの元素の単体膜、あるいは、前記元素の
窒化膜(代表的には窒化タンタル膜、窒化タングステン膜、窒化チタン膜)、あるいは、
前記元素を組み合わせた合金膜(代表的にはMo−W合金、Mo−Ta合金)、あるいは
、前記元素のシリサイド膜(代表的にはタングステンシリサイド膜、チタンシリサイド膜
)などを用いることができる。なお、上述した単体膜、窒化膜、合金膜、シリサイド膜な
どは、単層で用いてもよいし、積層して用いてもよい。
The gate electrode 110117 may have a single-layer conductive film or a laminated structure of two-layer or three-layer conductive film. As a material for the gate electrode 110117, a known conductive film can be used. For example, a single film of an element such as tantalum (Ta), titanium (Ti), molybdenum (Mo), tungsten (W), chromium (Cr), silicon (Si), or a nitride film of the element (typically). Tantalum nitride film, tungsten nitride film, titanium nitride film), or
An alloy film in which the elements are combined (typically a Mo-W alloy or a Mo-Ta alloy), a silicide film of the element (typically a tungsten silicide film or a titanium silicide film) or the like can be used. The above-mentioned single film, nitride film, alloy film, silicide film and the like may be used as a single layer or may be used in a laminated manner.

絶縁膜110118は、公知の手段(スパッタ法又はプラズマCVD法等)によって、酸
化珪素(SiOx)、窒化珪素(SiNx)、酸化窒化珪素(SiOxNy)(x>y)
、窒化酸化珪素(SiNxOy)(x>y)等の酸素又は窒素を有する絶縁膜やDLC(
ダイヤモンドライクカ−ボン)等の炭素を含む膜の単層構造、若しくはこれらの積層構造
で設けることができる。
The insulating film 110118 is formed of silicon oxide (SiOx), silicon nitride (SiNx), silicon oxide (SiOxNy) (x> y) by a known means (sputtering method, plasma CVD method, etc.).
, Silicon nitride (SiNxOy) (x> y) or other insulating film having oxygen or nitrogen or DLC (
It can be provided by a single-layer structure of a carbon-containing film such as diamond-like carbon) or a laminated structure thereof.

絶縁膜110119は、シロキサン樹脂、あるいは、酸化珪素(SiOx)、窒化珪素(
SiNx)、酸化窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)
(x>y)等の酸素又は窒素を有する絶縁膜やDLC(ダイヤモンドライクカ−ボン)等
の炭素を含む膜、あるいは、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノ−ル
、ベンゾシクロブテン、アクリル等の有機材料、からなる単層若しくは積層構造で設ける
ことができる。なお、シロキサン樹脂とは、Si−O−Si結合を含む樹脂に相当する。
シロキサンは、シリコン(Si)と酸素(O)との結合で骨格構造が構成される。置換基
として、少なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水素)が用いられ
る。置換基として、フルオロ基を用いることもできる。あるいは、置換基として、少なく
とも水素を含む有機基と、フルオロ基とを用いてもよい。なお、絶縁膜110118を設
けずにゲ−ト電極110117を覆うように直接絶縁膜110119を設けることも可能
である。
The insulating film 110119 is made of a siloxane resin, silicon oxide (SiOx), silicon nitride (
SiNx), silicon oxide (SiOxNy) (x> y), silicon nitride (SiNxOy)
An insulating film having oxygen or nitrogen such as (x> y), a film containing carbon such as DLC (diamond-like carbon), or an epoxy, polyimide, polyamide, polyvinylphenol, benzocyclobutene, acrylic, etc. It can be provided in a single layer or laminated structure made of an organic material. The siloxane resin corresponds to a resin containing a Si—O—Si bond.
The skeleton structure of siloxane is composed of the bonds of silicon (Si) and oxygen (O). As the substituent, an organic group containing at least hydrogen (for example, an alkyl group or an aromatic hydrocarbon) is used. A fluoro group can also be used as the substituent. Alternatively, an organic group containing at least hydrogen and a fluoro group may be used as the substituent. It is also possible to directly provide the insulating film 110119 so as to cover the gate electrode 110117 without providing the insulating film 110118.

導電膜110123は、Al、Ni、C、W、Mo、Ti、Pt、Cu、Ta、Au、M
nなどの元素の単体膜、あるいは、前記元素の窒化膜、あるいは、前記元素を組み合わせ
た合金膜、あるいは、前記元素のシリサイド膜などを用いることができる。例えば、前記
元素を複数含む合金として、C及びTiを含有したAl合金、Niを含有したAl合金、
C及びNiを含有したAl合金、C及びMnを含有したAl合金等を用いることができる
。例えば、積層構造で設ける場合、AlをMo又はTiなどで挟み込んだ構造とすること
ができる。こうすることで、Alの熱や化学反応に対する耐性を向上することができる。
The conductive film 110123 includes Al, Ni, C, W, Mo, Ti, Pt, Cu, Ta, Au, and M.
A simple substance film of an element such as n, a nitride film of the element, an alloy film in which the elements are combined, a silicide film of the element, or the like can be used. For example, as an alloy containing a plurality of the elements, an Al alloy containing C and Ti, an Al alloy containing Ni, and the like.
Al alloys containing C and Ni, Al alloys containing C and Mn, and the like can be used. For example, when it is provided in a laminated structure, it can be a structure in which Al is sandwiched between Mo or Ti. By doing so, the resistance of Al to heat and chemical reaction can be improved.

次に、図51(A)に示した、複数の異なる構造を有するトランジスタの断面図を参照し
て、各々の構造の特徴について説明する。
Next, the features of each structure will be described with reference to the cross-sectional views of the transistors having a plurality of different structures shown in FIG. 51 (A).

110101は、シングルドレイントランジスタであり、簡便な方法で製造できるため、
製造コストが低く、歩留まりを高く製造できる利点がある。ここで、半導体層11011
3、110115は、それぞれ不純物の濃度が異なり、半導体層110113はチャネル
領域、半導体層110115はソース領域及びドレイン領域として用いる。このように、
不純物の量を制御することで、半導体層の抵抗率を制御できる。半導体層と導電膜110
123との電気的な接続状態を、オ−ミック接続に近づけることができる。なお、不純物
の量の異なる半導体層を作り分ける方法としては、ゲ−ト電極110117をマスクとし
て半導体層に不純物をド−ピングする方法を用いることができる。
Since 110101 is a single drain transistor and can be manufactured by a simple method,
It has the advantages of low manufacturing cost and high yield. Here, the semiconductor layer 11011
The impurities in 3 and 110115 are different from each other, and the semiconductor layer 110113 is used as a channel region and the semiconductor layer 110115 is used as a source region and a drain region. in this way,
By controlling the amount of impurities, the resistivity of the semiconductor layer can be controlled. Semiconductor layer and conductive film 110
The electrical connection state with 123 can be brought closer to the ohmic connection. As a method for forming semiconductor layers having different amounts of impurities, a method of dropping impurities into the semiconductor layer using the gate electrode 110117 as a mask can be used.

110102は、ゲ−ト電極110117に一定以上のテ−パ−角を有するトランジスタ
であり、簡便な方法で製造できるため、製造コストが低く、歩留まりを高く製造できる利
点がある。ここで、半導体層110113、110114、110115は、それぞれ不
純物濃度が異なり、半導体層110113はチャネル領域、半導体層110114は低濃
度ドレイン(Lightly Doped Drain:LDD)領域、半導体層110
115はソース領域及びドレイン領域として用いる。このように、不純物の量を制御する
ことで、半導体層の抵抗率を制御できる。半導体層と導電膜110123との電気的な接
続状態を、オ−ミック接続に近づけることができる。LDD領域を有するため、トランジ
スタ内部に高電界がかかりにくく、ホットキャリアによる素子の劣化を抑制することがで
きる。なお、不純物の量の異なる半導体層を作り分ける方法としては、ゲ−ト電極110
117をマスクとして半導体層に不純物をド−ピングする方法を用いることができる。1
10102においては、ゲ−ト電極110117が一定以上のテ−パ−角を有しているた
め、ゲ−ト電極110117を通過して半導体層にド−ピングされる不純物の濃度に勾配
を持たせることができ、簡便にLDD領域を形成することができる。
The 110102 is a transistor having a taper angle of a certain value or more on the gate electrode 110117, and can be manufactured by a simple method, so that there are advantages that the manufacturing cost is low and the yield can be high. Here, the semiconductor layers 110113, 110114, and 110115 have different impurity concentrations, the semiconductor layer 110113 is a channel region, the semiconductor layer 110114 is a low concentration drain (LDD) region, and the semiconductor layer 110.
115 is used as a source region and a drain region. By controlling the amount of impurities in this way, the resistivity of the semiconductor layer can be controlled. The electrical connection state between the semiconductor layer and the conductive film 110123 can be brought close to that of an ohmic connection. Since it has an LDD region, it is difficult for a high electric field to be applied to the inside of the transistor, and deterioration of the element due to hot carriers can be suppressed. As a method of forming semiconductor layers having different amounts of impurities, the gate electrode 110
A method of dropping impurities into the semiconductor layer using 117 as a mask can be used. 1
In 10102, since the gate electrode 110117 has a taper angle of a certain value or more, the concentration of impurities that pass through the gate electrode 110117 and are dopeed to the semiconductor layer is provided with a gradient. The LDD region can be easily formed.

110103は、ゲ−ト電極110117が少なくとも2層で構成され、下層のゲ−ト電
極が上層のゲ−ト電極よりも長い形状を有するトランジスタである。本明細書中において
は、上層のゲ−ト電極及び下層のゲ−ト電極の形状を、帽子型と呼ぶ。ゲ−ト電極110
117の形状が帽子型であることによって、フォトマスクを追加することなく、LDD領
域を形成することができる。なお、110103のように、LDD領域がゲ−ト電極11
0117と重なっている構造を、特にGOLD構造(Gate Overlapped
LDD)と呼ぶ。なお、ゲ−ト電極110117の形状を帽子型とする方法としては、次
のような方法を用いてもよい。
110103 is a transistor in which the gate electrode 110117 is composed of at least two layers, and the lower gate electrode has a longer shape than the upper gate electrode. In the present specification, the shapes of the upper layer gate electrode and the lower layer gate electrode are referred to as a hat type. Gate electrode 110
Since the shape of 117 is hat-shaped, the LDD region can be formed without adding a photomask. In addition, like 110103, the LDD region is the gate electrode 11.
The structure that overlaps with 0117, especially the GOLD structure (Gate Overlapped)
It is called LDD). As a method of forming the shape of the gate electrode 110117 into a hat shape, the following method may be used.

まず、ゲ−ト電極110117をパタ−ニングする際に、ドライエッチングにより、下層
のゲ−ト電極及び上層のゲ−ト電極をエッチングして側面に傾斜(テ−パ−)のある形状
にする。続いて、異方性エッチングにより上層のゲ−ト電極の傾斜を垂直に近くなるよう
に加工する。これにより、断面形状が帽子型のゲ−ト電極が形成される。その後、2回、
不純物元素をド−ピングすることによって、チャネル領域として用いる半導体層1101
13、LDD領域として用いる半導体層110114、ソ−ス電極及びドレイン電極とし
て用いる半導体層110115が形成される。
First, when patterning the gate electrode 110117, the lower layer gate electrode and the upper layer gate electrode are etched by dry etching to form a shape with an inclination (taper) on the side surface. .. Subsequently, it is processed by anisotropic etching so that the inclination of the gate electrode in the upper layer becomes close to vertical. As a result, a gate electrode having a hat-shaped cross section is formed. Then twice,
Semiconductor layer 1101 used as a channel region by doping impurity elements
13. The semiconductor layer 110114 used as the LDD region and the semiconductor layer 110115 used as the source electrode and the drain electrode are formed.

なお、ゲ−ト電極110117と重なっているLDD領域をLov領域、ゲ−ト電極11
0117と重なっていないLDD領域をLoff領域と呼ぶことにする。ここで、Lof
f領域はオフ電流値を抑える効果は高いが、ドレイン近傍の電界を緩和してホットキャリ
アによるオン電流値の劣化を防ぐ効果は低い。一方、Lov領域はドレイン近傍の電界を
緩和し、オン電流値の劣化の防止には有効であるが、オフ電流値を抑える効果は低い。よ
って、種々の回路毎に、求められる特性に応じた構造のトランジスタを作製することが好
ましい。たとえば、半導体装置を表示装置として用いる場合、画素トランジスタは、オフ
電流値を抑えるために、Loff領域を有するトランジスタを用いることが好適である。
一方、周辺回路におけるトランジスタは、ドレイン近傍の電界を緩和し、オン電流値の劣
化を防止するために、Lov領域を有するトランジスタを用いることが好適である。
The LDD region overlapping the gate electrode 110117 is the Lov region, and the gate electrode 11
The LDD region that does not overlap with 0117 will be referred to as the Loff region. Here, Lof
The f region has a high effect of suppressing the off-current value, but has a low effect of relaxing the electric field near the drain to prevent deterioration of the on-current value due to hot carriers. On the other hand, the Lov region relaxes the electric field near the drain and is effective in preventing deterioration of the on-current value, but the effect of suppressing the off-current value is low. Therefore, it is preferable to manufacture a transistor having a structure according to the required characteristics for each of various circuits. For example, when a semiconductor device is used as a display device, it is preferable to use a transistor having a Loff region as the pixel transistor in order to suppress the off-current value.
On the other hand, as the transistor in the peripheral circuit, it is preferable to use a transistor having a Lov region in order to relax the electric field in the vicinity of the drain and prevent deterioration of the on-current value.

110104は、ゲ−ト電極110117の側面に接して、サイドウォ−ル110121
を有するトランジスタである。サイドウォ−ル110121を有することによって、サイ
ドウォ−ル110121と重なる領域をLDD領域とすることができる。
The 110104 is in contact with the side surface of the gate electrode 110117 and is in contact with the side wall 110121.
It is a transistor having. By having the side wall 110121, the region overlapping the side wall 110121 can be set as the LDD region.

110105は、半導体層にマスクを用いてド−ピングすることにより、LDD(Lof
f)領域を形成したトランジスタである。こうすることにより、確実にLDD領域を形成
することができ、トランジスタのオフ電流値を低減することができる。
The 110105 is an LDD (Lof) by doping the semiconductor layer with a mask.
f) A transistor that forms a region. By doing so, the LDD region can be reliably formed, and the off-current value of the transistor can be reduced.

110106は、半導体層にマスクを用いてド−ピングすることにより、LDD(Lov
)領域を形成したトランジスタである。こうすることにより、確実にLDD領域を形成す
ることができ、トランジスタのドレイン近傍の電界を緩和し、オン電流値の劣化を低減す
ることができる。
110106 is LDD (Lov) by doping the semiconductor layer with a mask.
) It is a transistor that forms a region. By doing so, the LDD region can be reliably formed, the electric field in the vicinity of the drain of the transistor can be relaxed, and the deterioration of the on-current value can be reduced.

次に、図51(B)乃至(G)を参照して、トランジスタの作製方法の例を説明する。 Next, an example of a method for manufacturing a transistor will be described with reference to FIGS. 51 (B) to 51 (G).

なお、トランジスタの構造及び作製方法は、図51に示すものに限定されず、様々な構造
及び作製方法を用いることができる。
The structure and manufacturing method of the transistor are not limited to those shown in FIG. 51, and various structures and manufacturing methods can be used.

本実施の形態においては、基板110111の表面に、絶縁膜110112の表面に、半
導体層110113の表面に、110114の表面に、110115の表面に、絶縁膜1
10116の表面に、絶縁膜110118の表面に、又は絶縁膜110119の表面に、
プラズマ処理を用いて酸化又は窒化を行うことにより、半導体層又は絶縁膜を酸化又は窒
化することができる。このように、プラズマ処理を用いて半導体層又は絶縁膜を酸化又は
窒化することによって、当該半導体層又は当該絶縁膜の表面を改質し、CVD法やスパッ
タ法により形成した絶縁膜と比較してより緻密な絶縁膜を形成することができるため、ピ
ンホ−ル等の欠陥を抑制し半導体装置の特性等を向上させることが可能となる。
In the present embodiment, the insulating film 1 is on the surface of the substrate 110111, on the surface of the insulating film 110112, on the surface of the semiconductor layer 110113, on the surface of 110114, and on the surface of 110115.
On the surface of 10116, on the surface of the insulating film 110118, or on the surface of the insulating film 110119.
The semiconductor layer or insulating film can be oxidized or nitrided by performing oxidation or nitriding using plasma treatment. In this way, the surface of the semiconductor layer or the insulating film is modified by oxidizing or nitriding the semiconductor layer or the insulating film using plasma treatment, and compared with the insulating film formed by the CVD method or the sputtering method. Since a more dense insulating film can be formed, defects such as pinholes can be suppressed and the characteristics of the semiconductor device can be improved.

まず、基板110111の表面をフッ酸(HF)、アルカリ又は純水を用いて洗浄する。
基板110111は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどのガラ
ス基板、石英基板、セラミック基板又はステンレスを含む金属基板等を用いることができ
る。他にも、ポリエチレンテレフタレ−ト(PET)、ポリエチレンナフタレ−ト(PE
N)、ポリエ−テルサルフォン(PES)に代表されるプラスチックや、アクリル等の可
撓性を有する合成樹脂からなる基板を用いることも可能である。なお、ここでは基板11
0111としてガラス基板を用いる場合を示す。
First, the surface of the substrate 110111 is washed with hydrofluoric acid (HF), alkali or pure water.
As the substrate 110111, a glass substrate such as barium borosilicate glass or aluminoborosilicate glass, a quartz substrate, a ceramic substrate, a metal substrate containing stainless steel, or the like can be used. In addition, polyethylene terephthalate (PET) and polyethylene naphthalate (PE)
It is also possible to use a substrate made of a plastic typified by N) or polyether sulfone (PES) or a synthetic resin having flexibility such as acrylic. Here, the substrate 11
The case where the glass substrate is used as 0111 is shown.

ここで、基板110111の表面にプラズマ処理を行うことで、基板110111の表面
を酸化又は窒化することによって、基板110111の表面に酸化膜又は窒化膜を形成し
てもよい(図51(B))。表面にプラズマ処理を行うことで形成された酸化膜又は窒化
膜などの絶縁膜を、以下では、プラズマ処理絶縁膜とも記す。図51(B)においては、
絶縁膜131がプラズマ処理絶縁膜である。一般的に、ガラス又はプラスチック等の基板
上に薄膜トランジスタ等の半導体素子を設ける場合、ガラス又はプラスチック等に含まれ
るNaなどの、アルカリ金属又はアルカリ土類金属等の不純物元素が半導体素子に混入し
て汚染することによって、半導体素子の特性に影響を及ぼす恐れがある。しかし、ガラス
又はプラスチック等からなる基板の表面を窒化することにより、基板に含まれるNaなど
の、アルカリ金属又はアルカリ土類金属等の不純物元素が半導体素子に混入するのを防止
することができる。
Here, an oxide film or a nitride film may be formed on the surface of the substrate 110111 by oxidizing or nitriding the surface of the substrate 110111 by performing plasma treatment on the surface of the substrate 110111 (FIG. 51 (B)). .. An insulating film such as an oxide film or a nitride film formed by subjecting the surface to plasma treatment is also referred to as a plasma-treated insulating film below. In FIG. 51 (B),
The insulating film 131 is a plasma-treated insulating film. Generally, when a semiconductor element such as a thin film transistor is provided on a substrate such as glass or plastic, an impurity element such as an alkali metal or an alkaline earth metal contained in the glass or plastic is mixed in the semiconductor element. Contamination may affect the characteristics of semiconductor devices. However, by nitriding the surface of a substrate made of glass, plastic, or the like, it is possible to prevent impurity elements such as alkali metal or alkaline earth metal contained in the substrate from being mixed into the semiconductor element.

なお、プラズマ処理により表面を酸化する場合には、酸素雰囲気下(例えば、酸素(O
)と希ガス(He、Ne、Ar、Kr、Xeの少なくとも一つを含む)雰囲気下、あるい
は、酸素と水素(H)と希ガス雰囲気下、あるいは、一酸化二窒素と希ガス雰囲気下)
でプラズマ処理を行う。一方、プラズマ処理により半導体層を窒化する場合には、窒素雰
囲気下(例えば、窒素(N)と希ガス(He、Ne、Ar、Kr、Xeの少なくとも一
つを含む)雰囲気下、あるいは、窒素と水素と希ガス雰囲気下、あるいは、NHと希ガ
ス雰囲気下)でプラズマ処理を行う。希ガスとしては、例えばArを用いることができる
。あるいは、ArとKrを混合したガスを用いてもよい。そのため、プラズマ処理絶縁膜
は、プラズマ処理に用いた希ガス(He、Ne、Ar、Kr、Xeの少なくとも一つを含
む)を含んでいる。たとえば、Arを用いた場合にはプラズマ処理絶縁膜にArが含まれ
ている。
When the surface is oxidized by plasma treatment, it is provided in an oxygen atmosphere (for example, oxygen (O 2).
) And noble gas (including at least one of He, Ne, Ar, Kr, Xe), oxygen and hydrogen (H 2 ) and noble gas atmosphere, or dinitrogen monoxide and noble gas atmosphere. )
Perform plasma processing with. On the other hand, when the semiconductor layer is nitrided by plasma treatment, it is in a nitrogen atmosphere (for example, containing at least one of nitrogen (N 2 ) and a rare gas (including at least one of He, Ne, Ar, Kr, and Xe), or nitrogen, hydrogen, and a rare gas atmosphere, or subjected to plasma treatment in an NH 3 a rare gas). As the noble gas, for example, Ar can be used. Alternatively, a gas in which Ar and Kr are mixed may be used. Therefore, the plasma-treated insulating film contains a rare gas (including at least one of He, Ne, Ar, Kr, and Xe) used for the plasma treatment. For example, when Ar is used, Ar is contained in the plasma-treated insulating film.

プラズマ処理は、上記ガスの雰囲気中において、電子密度が1×1011cm−3以上1
×1013cm−3以下であり、プラズマの電子温度が0.5ev以上1.5eV以下で
行うことが好適である。プラズマの電子密度が高密度であり、被処理物付近での電子温度
が低いため、被処理物に対するプラズマによる損傷を防止することができる。プラズマの
電子密度が1×1011cm−3以上と高密度であるため、プラズマ処理を用いて、被照
射物を酸化又は窒化することよって形成される酸化物又は窒化膜は、CVD法やスパッタ
法等により形成された膜と比較して膜厚等が均一性に優れ、且つ緻密な膜を形成すること
ができる。あるいは、プラズマの電子温度が1eV以下と低いため、従来のプラズマ処理
や熱酸化法と比較して低温度で酸化又は窒化処理を行うことができる。たとえば、ガラス
基板の歪点温度よりも100度以上低い温度でプラズマ処理を行っても十分に酸化又は窒
化処理を行うことができる。なお、プラズマを形成するための周波数としては、マイクロ
波(2.45GHz)等の高周波を用いることができる。なお、以下に特に断らない場合
は、プラズマ処理として上記条件を用いて行うものとする。
In the plasma treatment, the electron density is 1 × 10 11 cm -3 or more in the atmosphere of the gas.
It is preferably performed at × 10 13 cm -3 or less and the electron temperature of the plasma is 0.5 ev or more and 1.5 ev or less. Since the electron density of the plasma is high and the electron temperature in the vicinity of the object to be processed is low, damage to the object to be processed by the plasma can be prevented. Since the electron density of plasma is as high as 1 × 10 11 cm -3 or more, the oxide or nitride film formed by oxidizing or nitriding the object to be irradiated using plasma treatment is produced by the CVD method or sputtering. Compared with the film formed by the method or the like, the film thickness and the like are excellent in uniformity, and a dense film can be formed. Alternatively, since the electron temperature of the plasma is as low as 1 eV or less, the oxidation or nitriding treatment can be performed at a lower temperature than the conventional plasma treatment or thermal oxidation method. For example, even if the plasma treatment is performed at a temperature 100 degrees or more lower than the strain point temperature of the glass substrate, the oxidation or nitriding treatment can be sufficiently performed. As the frequency for forming the plasma, a high frequency such as a microwave (2.45 GHz) can be used. Unless otherwise specified below, the plasma treatment shall be performed using the above conditions.

なお、図51(B)においては、基板110111の表面をプラズマ処理することによっ
てプラズマ処理絶縁膜を形成する場合を示しているが、本実施の形態は、基板11011
1の表面にプラズマ処理絶縁膜を形成しない場合も含む。
Although FIG. 51 (B) shows a case where a plasma-treated insulating film is formed by plasma-treating the surface of the substrate 110111, the present embodiment shows the substrate 11011.
The case where the plasma-treated insulating film is not formed on the surface of 1 is also included.

なお、図51(C)乃至(G)においては、被処理物の表面をプラズマ処理することによ
って形成されるプラズマ処理絶縁膜を図示しないが、本実施の形態においては、基板11
0111、絶縁膜110112、半導体層110113、110114、110115、
絶縁膜110116、絶縁膜110118、又は絶縁膜110119の表面に、プラズマ
処理を行なうことによって形成されるプラズマ処理絶縁膜が存在する場合も含む。
Although the plasma-treated insulating film formed by plasma-treating the surface of the object to be treated is not shown in FIGS. 51 (C) to 51 (G), in the present embodiment, the substrate 11
0111, insulating film 110112, semiconductor layers 110113, 110114, 110115,
The case where a plasma-treated insulating film formed by performing plasma treatment is present on the surface of the insulating film 110116, the insulating film 110118, or the insulating film 110119 is also included.

次に、基板110111上に公知の手段(スパッタ法、LPCVD法、プラズマCVD法
等)を用いて絶縁膜110112を形成する(図51(C))。絶縁膜110112とし
ては、酸化珪素(SiOx)又は酸化窒化珪素(SiOxNy)(x>y)を用いること
ができる。
Next, the insulating film 110112 is formed on the substrate 110111 by using known means (sputtering method, LPCVD method, plasma CVD method, etc.) (FIG. 51 (C)). As the insulating film 110112, silicon oxide (SiOx) or silicon oxide (SiOxNy) (x> y) can be used.

ここで、絶縁膜110112の表面にプラズマ処理を行い、絶縁膜110112を酸化又
は窒化することによって、絶縁膜110112の表面にプラズマ処理絶縁膜を形成しても
よい。絶縁膜110112の表面を酸化することによって、絶縁膜110112の表面を
改質しピンホ−ル等の欠陥の少ない緻密な膜を得ることができる。絶縁膜110112の
表面を酸化することによって、N原子の含有率が低いプラズマ処理絶縁膜を形成すること
ができるため、プラズマ処理絶縁膜に半導体層を設けた場合にプラズマ処理絶縁膜と半導
体層界面特性が向上する。なお、プラズマ処理絶縁膜は、プラズマ処理に用いた希ガス(
He、Ne、Ar、Kr、Xeの少なくとも一つを含む)を含んでいる。なお、プラズマ
処理は上述した条件下で同様に行うことができる。
Here, a plasma-treated insulating film may be formed on the surface of the insulating film 110112 by subjecting the surface of the insulating film 110112 to plasma treatment and oxidizing or nitriding the insulating film 110112. By oxidizing the surface of the insulating film 110112, the surface of the insulating film 110112 can be modified to obtain a dense film having few defects such as pinholes. By oxidizing the surface of the insulating film 110112, a plasma-treated insulating film having a low N atom content can be formed. Therefore, when a semiconductor layer is provided in the plasma-treated insulating film, the interface between the plasma-treated insulating film and the semiconductor layer The characteristics are improved. The plasma-treated insulating film is a noble gas used for plasma treatment (
Includes at least one of He, Ne, Ar, Kr, Xe). The plasma treatment can be carried out in the same manner under the above-mentioned conditions.

次に、絶縁膜110112上に島状の半導体層110113、110114を形成する(
図51(D))。島状の半導体層110113、110114は、絶縁膜110112上
に公知の手段(スパッタ法、LPCVD法、プラズマCVD法等)を用いてシリコン(S
i)を主成分とする材料(例えばSiGe1−x等)等を用いて非晶質半導体層を形成
し、当該非晶質半導体層を結晶化させ、半導体層を選択的にエッチングすることにより設
けることができる。なお、非晶質半導体層の結晶化は、レ−ザ結晶化法、RTA又はファ
−ネスアニ−ル炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法又
はこれら方法を組み合わせた方法等の公知の結晶化法により行うことができる。なお、こ
こでは、島状の半導体層の端部を直角に近い形状(θ=85〜100°)で設ける。ある
いは、低濃度ドレイン領域となる半導体層110114は、マスクを用いて不純物をド−
ピングすることによって形成されてもよい。
Next, island-shaped semiconductor layers 110113 and 110114 are formed on the insulating film 110112 (.
FIG. 51 (D). The island-shaped semiconductor layers 110113 and 110114 are formed of silicon (S) on the insulating film 110112 by using known means (sputtering method, LPCVD method, plasma CVD method, etc.).
An amorphous semiconductor layer is formed using a material containing i) as a main component (for example, Si x Ge 1-x, etc.), the amorphous semiconductor layer is crystallized, and the semiconductor layer is selectively etched. Can be provided by The crystallization of the amorphous semiconductor layer is carried out by a laser crystallization method, a thermal crystallization method using an RTA or a furnace furnace, a thermal crystallization method using a metal element that promotes crystallization, or these methods. It can be carried out by a known crystallization method such as a method combining the above. Here, the ends of the island-shaped semiconductor layer are provided in a shape close to a right angle (θ = 85 to 100 °). Alternatively, the semiconductor layer 110114, which is a low-concentration drain region, uses a mask to remove impurities.
It may be formed by pinging.

ここで、半導体層110113、110114の表面にプラズマ処理を行い、半導体層1
10113、110114の表面を酸化又は窒化することによって、半導体層11011
3、110114の表面にプラズマ処理絶縁膜を形成してもよい。例えば、半導体層11
0113、110114としてSiを用いた場合、プラズマ処理絶縁膜として、酸化珪素
(SiOx)又は窒化珪素(SiNx)が形成される。あるいは、プラズマ処理により半
導体層110113、110114を酸化させた後に、再度プラズマ処理を行うことによ
って窒化させてもよい。この場合、半導体層110113、110114に接して酸化珪
素(SiOx)が形成され、当該酸化珪素の表面に窒化酸化珪素(SiNxOy)(x>
y)が形成される。なお、プラズマ処理により半導体層を酸化する場合には、酸素雰囲気
下(例えば、酸素(O)と希ガス(He、Ne、Ar、Kr、Xeの少なくとも一つを
含む)雰囲気下、あるいは、酸素と水素(H)と希ガス雰囲気下又は一酸化二窒素と希
ガス雰囲気下)、でプラズマ処理を行う。一方、プラズマ処理により半導体層を窒化する
場合には、窒素雰囲気下(例えば、窒素(N)と希ガス(He、Ne、Ar、Kr、X
eの少なくとも一つを含む)雰囲気下、あるいは、窒素と水素と希ガス雰囲気下又はNH
3と希ガス雰囲気下)、でプラズマ処理を行う。希ガスとしては、例えばArを用いるこ
とができる。あるいは、ArとKrを混合したガスを用いてもよい。そのため、プラズマ
処理絶縁膜は、プラズマ処理に用いた希ガス(He、Ne、Ar、Kr、Xeの少なくと
も一つを含む)を含んでいる。たとえば、Arを用いた場合にはプラズマ処理絶縁膜にA
rが含まれている。
Here, the surfaces of the semiconductor layers 110113 and 110114 are subjected to plasma treatment, and the semiconductor layer 1 is subjected to plasma treatment.
By oxidizing or nitriding the surfaces of 10113 and 110114, the semiconductor layer 11011
3. A plasma-treated insulating film may be formed on the surface of 110114. For example, the semiconductor layer 11
When Si is used as 0113 and 110114, silicon oxide (SiOx) or silicon nitride (SiNx) is formed as the plasma-treated insulating film. Alternatively, the semiconductor layers 110113 and 110114 may be oxidized by plasma treatment and then nitrided by performing plasma treatment again. In this case, silicon oxide (SiOx) is formed in contact with the semiconductor layers 110113 and 110114, and silicon nitride (SiNxOy) (x>) is formed on the surface of the silicon oxide.
y) is formed. When the semiconductor layer is oxidized by plasma treatment, it may be in an oxygen atmosphere (for example, including at least one of oxygen (O 2 ) and a rare gas (including at least one of He, Ne, Ar, Kr, and Xe)) or. Plasma treatment is performed with oxygen, hydrogen (H 2 ) and a noble gas atmosphere or dinitrogen monoxide and a noble gas atmosphere). On the other hand, when the semiconductor layer is nitrided by plasma treatment, it is in a nitrogen atmosphere (for example, nitrogen (N 2 ) and a rare gas (He, Ne, Ar, Kr, X).
In an atmosphere (including at least one of e), or in a nitrogen, hydrogen, and noble gas atmosphere or NH
Plasma treatment is performed in step 3 and under a noble gas atmosphere). As the noble gas, for example, Ar can be used. Alternatively, a gas in which Ar and Kr are mixed may be used. Therefore, the plasma-treated insulating film contains a rare gas (including at least one of He, Ne, Ar, Kr, and Xe) used for the plasma treatment. For example, when Ar is used, A is used as the plasma-treated insulating film.
r is included.

次に、絶縁膜110116を形成する(図51(E))。絶縁膜110116は、公知の
手段(スパッタ法、LPCVD法、プラズマCVD法等)を用いて、酸化珪素(SiOx
)、窒化珪素(SiNx)、酸化窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(
SiNxOy)(x>y)等の酸素又は窒素を有する絶縁膜の単層構造、又はこれらの積
層構造で設けることができる。なお、半導体層110113、110114の表面をプラ
ズマ処理することにより、半導体層110113、110114の表面にプラズマ処理絶
縁膜を形成した場合には、プラズマ処理絶縁膜を絶縁膜110116として用いることも
可能である。
Next, the insulating film 110116 is formed (FIG. 51 (E)). The insulating film 110116 uses a known means (sputtering method, LPCVD method, plasma CVD method, etc.) to form silicon oxide (SiOx).
), Silicon nitride (SiNx), Silicon nitride (SiOxNy) (x> y), Silicon nitride (SiNx)
It can be provided by a single-layer structure of an insulating film having oxygen or nitrogen such as SiNxOy) (x> y), or a laminated structure thereof. When a plasma-treated insulating film is formed on the surfaces of the semiconductor layers 110113 and 110114 by plasma-treating the surfaces of the semiconductor layers 110113 and 110114, the plasma-treated insulating film can also be used as the insulating film 110116. ..

ここで、絶縁膜110116の表面にプラズマ処理を行い、絶縁膜110116の表面を
酸化又は窒化することによって、絶縁膜110116の表面にプラズマ処理絶縁膜を形成
してもよい。なお、プラズマ処理絶縁膜は、プラズマ処理に用いた希ガス(He、Ne、
Ar、Kr、Xeの少なくとも一つを含む)を含んでいる。なお、プラズマ処理は上述し
た条件下で同様に行うことができる。
Here, the surface of the insulating film 110116 may be subjected to plasma treatment, and the surface of the insulating film 110116 may be oxidized or nitrided to form a plasma-treated insulating film on the surface of the insulating film 110116. The plasma-treated insulating film is a rare gas (He, Ne, which was used for plasma treatment.
Includes at least one of Ar, Kr, Xe). The plasma treatment can be carried out in the same manner under the above-mentioned conditions.

あるいは、一旦酸素雰囲気下でプラズマ処理を行うことにより絶縁膜110116を酸化
させた後に、再度窒素雰囲気下でプラズマ処理を行うことにより窒化させてもよい。この
ように、絶縁膜110116にプラズマ処理を行い、絶縁膜110116の表面を酸化又
は窒化することによって、絶縁膜110116の表面を改質し緻密な膜を形成することが
できる。プラズマ処理を行うことによって得られた絶縁膜は、CVD法やスパッタ法で形
成された絶縁膜と比較して緻密でピンホ−ル等の欠陥も少ないため、薄膜トランジスタの
特性を向上させることができる。
Alternatively, the insulating film 110116 may be oxidized by once performing plasma treatment in an oxygen atmosphere, and then nitrided by performing plasma treatment again in a nitrogen atmosphere. By subjecting the insulating film 110116 to plasma treatment in this way and oxidizing or nitriding the surface of the insulating film 110116, the surface of the insulating film 110116 can be modified to form a dense film. Since the insulating film obtained by performing the plasma treatment is denser and has less defects such as pinholes as compared with the insulating film formed by the CVD method or the sputtering method, the characteristics of the thin film transistor can be improved.

次に、ゲ−ト電極110117を形成する(図51(F))。ゲ−ト電極110117は
、公知の手段(スパッタ法、LPCVD法、プラズマCVD法等)を用いて形成すること
ができる。
Next, the gate electrode 110117 is formed (FIG. 51 (F)). The gate electrode 110117 can be formed by using known means (sputtering method, LPCVD method, plasma CVD method, etc.).

110101においては、ゲ−ト電極110117を形成した後に不純物ド−ピングを行
なうことで、ソース領域及びドレイン領域として用いる半導体層110115を形成する
ことができる。
In 110101, the semiconductor layer 110115 used as the source region and the drain region can be formed by performing impurity dropping after forming the gate electrode 110117.

110102においては、ゲ−ト電極110117を形成した後に不純物ド−ピングを行
なうことで、LDD領域として用いる110114と、半導体層ソース領域及びドレイン
領域として用いる半導体層110115を形成することができる。
In 110102, by performing impurity dropping after forming the gate electrode 110117, 110114 used as the LDD region and the semiconductor layer 110115 used as the semiconductor layer source region and drain region can be formed.

110103においては、ゲ−ト電極110117を形成した後に不純物ド−ピングを行
なうことで、LDD領域として用いる110114と、半導体層ソース領域及びドレイン
領域として用いる半導体層110115を形成することができる。
In 110103, by performing impurity dropping after forming the gate electrode 110117, 110114 used as the LDD region and the semiconductor layer 110115 used as the semiconductor layer source region and drain region can be formed.

110104においては、ゲ−ト電極110117の側面にサイドウォ−ル110121
を形成した後、不純物ド−ピングを行なうことで、LDD領域として用いる110114
と、半導体層ソース領域及びドレイン領域として用いる半導体層110115を形成する
ことができる。
In 110104, the side wall 110121 is on the side surface of the gate electrode 110117.
110114 used as the LDD region by performing impurity doping after forming
And the semiconductor layer 110115 used as the semiconductor layer source region and drain region can be formed.

なお、サイドウォ−ル110121は、酸化珪素(SiOx)又は窒化珪素(SiNx)
を用いることができる。サイドウォ−ル110121をゲ−ト電極110117の側面に
形成する方法としては、たとえば、ゲ−ト電極110117を形成した後に、酸化珪素(
SiOx)又は窒化珪素(SiNx)を公知の方法で成膜した後に、異方性エッチングに
よって酸化珪素(SiOx)又は窒化珪素(SiNx)膜をエッチングする方法を用いる
ことができる。こうすることで、ゲ−ト電極110117の側面にのみ酸化珪素(SiO
x)又は窒化珪素(SiNx)膜を残すことができるので、ゲ−ト電極110117の側
面にサイドウォ−ル110121を形成することができる。
The side wall 110121 is made of silicon oxide (SiOx) or silicon nitride (SiNx).
Can be used. As a method of forming the side wall 110121 on the side surface of the gate electrode 110117, for example, after forming the gate electrode 110117, silicon oxide (
After forming a film of SiOx) or silicon nitride (SiNx) by a known method, a method of etching a silicon oxide (SiOx) or silicon nitride (SiNx) film by anisotropic etching can be used. By doing so, silicon oxide (SiO) is formed only on the side surface of the gate electrode 110117.
Since the x) or silicon nitride (SiNx) film can be left, the side wall 110121 can be formed on the side surface of the gate electrode 110117.

110105においては、ゲ−ト電極110117を覆うようにマスク110122を形
成した後、不純物ド−ピングを行なうことで、LDD(Loff)領域として用いる11
0114と、半導体層ソース領域及びドレイン領域として用いる半導体層110115を
形成することができる。
In 110105, after forming the mask 110122 so as to cover the gate electrode 110117, impurities doping is performed to use the mask 110122 as an LDD (Loff) region11.
The 0114 and the semiconductor layer 110115 used as the semiconductor layer source region and drain region can be formed.

110106においては、ゲ−ト電極110117を形成した後に不純物ド−ピングを行
なうことで、LDD(Lov)領域として用いる110114と、半導体層ソース領域及
びドレイン領域として用いる半導体層110115を形成することができる。
In 110106, by performing impurity dropping after forming the gate electrode 110117, 110114 used as the LDD (Lov) region and the semiconductor layer 110115 used as the semiconductor layer source region and drain region can be formed. ..

次に、絶縁膜110118を形成する(図51(G))。絶縁膜110118は、公知の
手段(スパッタ法やプラズマCVD法等)により、酸化珪素(SiOx)、窒化珪素(S
iNx)、酸化窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)(
x>y)等の酸素又は窒素を有する絶縁膜やDLC(ダイヤモンドライクカ−ボン)等の
炭素を含む膜の単層構造、又はこれらの積層構造で設けることができる。
Next, the insulating film 110118 is formed (FIG. 51 (G)). The insulating film 110118 is made of silicon oxide (SiOx) and silicon nitride (S) by a known means (sputtering method, plasma CVD method, etc.).
iNx), Silicon Oxide (SiOxNy) (x> y), Silicon Oxide (SiNxOy) (
It can be provided by a single-layer structure of an insulating film having oxygen or nitrogen such as x> y), a film containing carbon such as DLC (diamond-like carbon), or a laminated structure thereof.

ここで、絶縁膜110118の表面にプラズマ処理を行い、絶縁膜110118の表面を
酸化又は窒化することによって、絶縁膜110118の表面にプラズマ処理絶縁膜を形成
してもよい。なお、プラズマ処理絶縁膜は、プラズマ処理に用いた希ガス(He、Ne、
Ar、Kr、Xeの少なくとも一つを含む)を含んでいる。なお、プラズマ処理は上述し
た条件下で同様に行うことができる。
Here, the surface of the insulating film 110118 may be subjected to plasma treatment, and the surface of the insulating film 110118 may be oxidized or nitrided to form a plasma-treated insulating film on the surface of the insulating film 110118. The plasma-treated insulating film is a rare gas (He, Ne, which was used for plasma treatment.
Includes at least one of Ar, Kr, Xe). The plasma treatment can be carried out in the same manner under the above-mentioned conditions.

次に、絶縁膜110119を形成する。絶縁膜110119は、公知の手段(スパッタ法
やプラズマCVD法等)により、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化窒
化珪素(SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)(x>y)等の酸素
又は窒素を有する絶縁膜やDLC(ダイヤモンドライクカ−ボン)等の炭素を含む膜を用
いることができる他に、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノ−ル、ベ
ンゾシクロブテン、アクリル等の有機材料やシロキサン樹脂の単層構造、又はこれらの積
層構造で設けることができる。なお、シロキサン樹脂とは、Si−O−Si結合を含む樹
脂に相当する。シロキサンは、シリコン(Si)と酸素(O)との結合で骨格構造が構成
される。置換基として、少なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水
素)が用いられる。置換基として、フルオロ基を用いることもできる。あるいは、置換基
として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。なお、プラズマ
処理絶縁膜には、プラズマ処理に用いた希ガス(He、Ne、Ar、Kr、Xeの少なく
とも一つを含む)が含まれており、例えばArを用いた場合にはプラズマ処理絶縁膜中に
Arが含まれている。
Next, the insulating film 110119 is formed. The insulating film 110119 is made of silicon oxide (SiOx), silicon nitride (SiNx), silicon oxide (SiOxNy) (x> y), silicon nitride (SiNxOy) (SiNxOy) by a known means (spatter method, plasma CVD method, etc.). In addition to an insulating film having oxygen or nitrogen such as x> y) and a carbon-containing film such as DLC (diamond-like carbon), epoxy, polyimide, polyamide, polyvinylphenol, and benzocyclobutene can be used. , An organic material such as acrylic, a single-layer structure of siloxane resin, or a laminated structure thereof. The siloxane resin corresponds to a resin containing a Si—O—Si bond. The skeleton structure of siloxane is composed of the bonds of silicon (Si) and oxygen (O). As the substituent, an organic group containing at least hydrogen (for example, an alkyl group or an aromatic hydrocarbon) is used. A fluoro group can also be used as the substituent. Alternatively, an organic group containing at least hydrogen and a fluoro group may be used as the substituent. The plasma-treated insulating film contains a rare gas (including at least one of He, Ne, Ar, Kr, and Xe) used for plasma treatment. For example, when Ar is used, plasma-treated insulating film is used. Ar is contained in the film.

絶縁膜110119としてポリイミド、ポリアミド、ポリビニルフェノ−ル、ベンゾシク
ロブテン、アクリル等の有機材料やシロキサン樹脂等を用いた場合、絶縁膜110119
の表面をプラズマ処理により酸化又は窒化することにより、当該絶縁膜の表面を改質する
ことができる。表面を改質することによって、絶縁膜110119の強度が向上し開口部
形成時等におけるクラックの発生やエッチング時の膜減り等の物理的ダメ−ジを低減する
ことが可能となる。絶縁膜110119の表面が改質されることによって、絶縁膜110
119上に導電膜110123を形成する場合に導電膜との密着性が向上する。例えば、
絶縁膜110119としてシロキサン樹脂を用いてプラズマ処理を用いて窒化を行った場
合、シロキサン樹脂の表面が窒化されることにより窒素又は希ガスを含むプラズマ処理絶
縁膜が形成され、物理的強度が向上する。
When an organic material such as polyimide, polyamide, polyvinylphenol, benzocyclobutene, or acrylic, a siloxane resin, or the like is used as the insulating film 110119, the insulating film 110119 is used.
The surface of the insulating film can be modified by oxidizing or nitriding the surface of the insulating film by plasma treatment. By modifying the surface, the strength of the insulating film 110119 is improved, and it is possible to reduce physical damage such as crack generation during opening formation and film loss during etching. By modifying the surface of the insulating film 110119, the insulating film 110
When the conductive film 110123 is formed on the 119, the adhesion with the conductive film is improved. For example
When nitriding is performed by plasma treatment using a siloxane resin as the insulating film 110119, the surface of the siloxane resin is nitrided to form a plasma-treated insulating film containing nitrogen or a rare gas, and the physical strength is improved. ..

次に、半導体層110115と電気的に接続された導電膜110123を形成するため、
絶縁膜110119、絶縁膜110118、絶縁膜110116にコンタクトホ−ルを形
成する。なお、コンタクトホ−ルの形状はテ−パ−状であってもよい。こうすることで、
導電膜110123のカバレッジを向上させることができる。
Next, in order to form the conductive film 110123 electrically connected to the semiconductor layer 110115,
A contact hole is formed on the insulating film 110119, the insulating film 110118, and the insulating film 110116. The shape of the contact hole may be a taper shape. By doing this,
The coverage of the conductive film 110123 can be improved.

図55は、ボトムゲート型のトランジスタの断面構造及び容量素子の断面構造を示す。 FIG. 55 shows the cross-sectional structure of the bottom gate type transistor and the cross-sectional structure of the capacitive element.

基板110501上に第1の絶縁膜(絶縁膜110502)が全面に形成されている。第
1の絶縁膜は、基板側からの不純物が半導体層に影響を及ぼし、トランジスタの性質が変
化してしまうことを防ぐ機能を有する。つまり、第1の絶縁膜は下地膜としての機能を有
する。したがって、信頼性の高いトランジスタを作製することができる。なお、第1の絶
縁膜としては、酸化シリコン膜、窒化シリコン膜又は酸化窒化シリコン膜(SiOxNy
)などの単層、又はこれらの積層を用いることができる。
A first insulating film (insulating film 110502) is formed on the entire surface of the substrate 110501. The first insulating film has a function of preventing impurities from the substrate side from affecting the semiconductor layer and changing the properties of the transistor. That is, the first insulating film has a function as a base film. Therefore, a highly reliable transistor can be manufactured. The first insulating film includes a silicon oxide film, a silicon nitride film, or a silicon oxide film (SiOxNy).
) Etc., or a laminate thereof can be used.

第1の絶縁膜上に、第1の導電層(導電層110503及び導電層110504)が形成
されている。導電層110503は、トランジスタ110520のゲート電極として機能
する部分を含む。導電層110504は、容量素子110521の第1の電極として機能
する部分を含む。なお、第1の導電層としては、Ti、Mo、Ta、Cr、W、Al、N
d、Cu、Ag、Au、Pt、NA−Si、Zn、Fe、Ba、Geなど、又はこれらの
合金を用いることができる。あるいは、これらの元素(合金も含む)の積層を用いること
ができる。
A first conductive layer (conductive layer 110503 and conductive layer 110504) is formed on the first insulating film. The conductive layer 110503 includes a portion that functions as a gate electrode of the transistor 110520. The conductive layer 110504 includes a portion that functions as a first electrode of the capacitive element 110521. The first conductive layer includes Ti, Mo, Ta, Cr, W, Al, and N.
d, Cu, Ag, Au, Pt, NA-Si, Zn, Fe, Ba, Ge and the like, or alloys thereof can be used. Alternatively, a laminate of these elements (including alloys) can be used.

少なくとも第1の導電層を覆うように、第2の絶縁膜(絶縁膜110504)が形成され
ている。第2の絶縁膜は、ゲート絶縁膜としての機能を有する。なお、第2の絶縁膜とし
ては、酸化シリコン膜、窒化シリコン膜又は酸化窒化シリコン膜(SiOxNy)などの
単層、又はこれらの積層を用いることができる。
A second insulating film (insulating film 110504) is formed so as to cover at least the first conductive layer. The second insulating film has a function as a gate insulating film. As the second insulating film, a single layer such as a silicon oxide film, a silicon nitride film or a silicon nitride nitride film (SiOxNy), or a laminate thereof can be used.

なお、半導体層に接する部分の第2の絶縁膜としては、酸化シリコン膜を用いることが望
ましい。なぜなら、半導体層と第2の絶縁膜とが接する界面におけるトラップ準位が少な
くなるからである。
It is desirable to use a silicon oxide film as the second insulating film of the portion in contact with the semiconductor layer. This is because the trap level at the interface where the semiconductor layer and the second insulating film are in contact with each other is reduced.

なお、第2の絶縁膜がMoと接する場合、Moと接する部分の第2の絶縁膜としては酸化
シリコン膜を用いることが望ましい。なぜなら、酸化シリコン膜はMoを酸化させないか
らである。
When the second insulating film is in contact with Mo, it is desirable to use a silicon oxide film as the second insulating film in the portion in contact with Mo. This is because the silicon oxide film does not oxidize Mo.

第2の絶縁膜上のうち第1の導電層と重なって形成されている部分の一部に、フォトリソ
グラフィ法、インクジェット法又は印刷法などによって、半導体層が形成されている。そ
して、半導体層の一部は、第2の絶縁膜上のうち第1の導電層と重なって形成されていな
い部分まで延長されている。半導体層は、チャネル形成領域(チャネル形成領域1105
10)、LDD領域(LDD領域110508、LDD領域110509)、不純物領域
(不純物領域110505、不純物領域110506、不純物領域110507)を有し
ている。チャネル形成領域110510は、トランジスタ110520のチャネル形成領
域として機能する。LDD領域110508及びLDD領域110509は、トランジス
タ110520のLDD領域とし機能する。なお、LDD領域110508及びLDD領
域110509は必ずしも必要ではない。不純物領域110505は、トランジスタ11
0520のソース電極及びドレイン電極の一方として機能する部分を含む。不純物領域1
00506は、トランジスタ110520のソース電極及びドレイン電極の他方として機
能する部分を含む。不純物領域110507は、容量素子110521の第2の電極とし
て機能する部分を含む。
A semiconductor layer is formed on a part of the portion of the second insulating film that overlaps with the first conductive layer by a photolithography method, an inkjet method, a printing method, or the like. Then, a part of the semiconductor layer is extended to a portion on the second insulating film that is not formed so as to overlap with the first conductive layer. The semiconductor layer has a channel forming region (channel forming region 1105).
10), it has an LDD region (LDD region 110508, LDD region 110509) and an impurity region (impurity region 110505, impurity region 110506, impurity region 110507). The channel forming region 110510 functions as a channel forming region of the transistor 110520. The LDD region 110508 and the LDD region 110509 function as the LDD region of the transistor 110520. The LDD area 110508 and the LDD area 110509 are not always necessary. The impurity region 110505 is the transistor 11
A portion that functions as one of a source electrode and a drain electrode of 0520 is included. Impurity region 1
Reference numeral 00506 includes a portion that functions as the other of the source electrode and the drain electrode of the transistor 110520. The impurity region 110507 includes a portion that functions as a second electrode of the capacitive element 110521.

全面に、第3の絶縁膜(絶縁膜110511)が形成されている。第3の絶縁膜の一部に
は、選択的にコンタクトホールが形成されている。絶縁膜110511は、層間膜として
の機能を有する。第3の絶縁膜としては、無機材料(酸化シリコン、窒化シリコン、酸化
窒化シリコンなど)あるいは、低誘電率の有機化合物材料(感光性又は非感光性の有機樹
脂材料)などを用いることができる。あるいは、シロキサンを含む材料を用いることもで
きる。なお、シロキサンは、シリコン(Si)と酸素(O)との結合で骨格構造が構成さ
れる材料である。置換基として、少なくとも水素を含む有機基(例えばアルキル基、芳香
族炭化水素)が用いられる。あるいは、置換基としてフルオロ基を用いてもよい。あるい
は、置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
A third insulating film (insulating film 110511) is formed on the entire surface. A contact hole is selectively formed in a part of the third insulating film. The insulating film 110511 has a function as an interlayer film. As the third insulating film, an inorganic material (silicon oxide, silicon nitride, silicon oxide, etc.), an organic compound material having a low dielectric constant (photosensitive or non-photosensitive organic resin material), or the like can be used. Alternatively, a material containing siloxane can also be used. Siloxane is a material whose skeletal structure is composed of a bond between silicon (Si) and oxygen (O). As the substituent, an organic group containing at least hydrogen (for example, an alkyl group or an aromatic hydrocarbon) is used. Alternatively, a fluoro group may be used as the substituent. Alternatively, an organic group containing at least hydrogen and a fluoro group may be used as the substituent.

第3の絶縁膜上に、第2の導電層(導電層110512及び導電層110513)が形成
されている。導電層110512は、第3の絶縁膜に形成されたコンタクトホールを介し
てトランジスタ110520のソース電極及びドレイン電極の他方と接続されている。し
たがって、導電層110512は、トランジスタ110520のソース電極及びドレイン
電極の他方として機能する部分を含む。導電層110513は、容量素子110521の
第1の電極として機能する部分を含む。なお、第2の導電層としては、Ti、Mo、Ta
、Cr、W、Al、Nd、Cu、Ag、Au、Pt、NA−Si、Zn、Fe、Ba、G
eなど、又はこれらの合金を用いることができる。あるいは、これらの元素(合金も含む
)の積層を用いることができる。
A second conductive layer (conductive layer 110512 and conductive layer 110513) is formed on the third insulating film. The conductive layer 110512 is connected to the other of the source electrode and the drain electrode of the transistor 110520 via a contact hole formed in the third insulating film. Therefore, the conductive layer 110512 includes a portion that functions as the other of the source electrode and the drain electrode of the transistor 110520. The conductive layer 110513 includes a portion that functions as a first electrode of the capacitive element 110521. The second conductive layer includes Ti, Mo, and Ta.
, Cr, W, Al, Nd, Cu, Ag, Au, Pt, NA-Si, Zn, Fe, Ba, G
e and the like, or alloys thereof can be used. Alternatively, a laminate of these elements (including alloys) can be used.

なお、第2の導電層が形成された後の工程として、様々な絶縁膜、又は様々な導電膜が形
成されていてもよい。
As a step after the second conductive layer is formed, various insulating films or various conductive films may be formed.

トランジスタの半導体層にアモルファスシリコン(a−Si:H)膜を用いた場合のトラ
ンジスタ及び容量素子の構造について説明する。
The structure of the transistor and the capacitive element when an amorphous silicon (a-Si: H) film is used for the semiconductor layer of the transistor will be described.

図52は、トップゲ−ト型のトランジスタの断面構造及び容量素子の断面構造を示す。 FIG. 52 shows the cross-sectional structure of the top-gate type transistor and the cross-sectional structure of the capacitive element.

基板110201上に第1の絶縁膜(絶縁膜110202)が全面に形成されている。第
1の絶縁膜は、基板側からの不純物が半導体層に影響を及ぼし、トランジスタの性質が変
化してしまうことを防ぐ機能を有する。つまり、第1の絶縁膜は下地膜としての機能を有
する。したがって、信頼性の高いトランジスタを作製することができる。なお、第1の絶
縁膜としては、酸化シリコン膜、窒化シリコン膜又は酸化窒化シリコン膜(SiOxNy
)などの単層、又はこれらの積層を用いることができる。
A first insulating film (insulating film 110202) is formed on the entire surface of the substrate 110201. The first insulating film has a function of preventing impurities from the substrate side from affecting the semiconductor layer and changing the properties of the transistor. That is, the first insulating film has a function as a base film. Therefore, a highly reliable transistor can be manufactured. The first insulating film includes a silicon oxide film, a silicon nitride film, or a silicon oxide film (SiOxNy).
) Etc., or a laminate thereof can be used.

なお、第1の絶縁膜を必ずしも形成する必要はない。この場合は、工程数の削減を図るこ
とができる。製造コストの削減を図ることができる。構造を簡単にできるので、歩留まり
の向上を図ることができる。
It is not always necessary to form the first insulating film. In this case, the number of steps can be reduced. Manufacturing costs can be reduced. Since the structure can be simplified, the yield can be improved.

第1の絶縁膜上に、第1の導電層(導電層110203、導電層110204及び導電層
110205)が形成されている。導電層110203は、トランジスタ110220の
ソ−ス電極及びドレイン電極の一方の電極として機能する部分を含む。導電層11020
4は、トランジスタ110220のソ−ス電極及びドレイン電極の他方の電極として機能
する部分を含む。導電層110205は、容量素子110221の第1の電極として機能
する部分を含む。なお、第1の導電層としては、Ti、Mo、Ta、Cr、W、Al、N
d、Cu、Ag、Au、Pt、NA−Si、Zn、Fe、Ba、Geなど、又はこれらの
合金を用いることができる。あるいは、これらの元素(合金も含む)の積層を用いること
ができる。
A first conductive layer (conductive layer 110203, conductive layer 110204, and conductive layer 110205) is formed on the first insulating film. The conductive layer 110203 includes a portion that functions as one of the source electrode and the drain electrode of the transistor 110220. Conductive layer 11020
Reference numeral 4 denotes a portion that functions as the other electrode of the source electrode and the drain electrode of the transistor 110220. The conductive layer 110205 includes a portion that functions as a first electrode of the capacitive element 110221. The first conductive layer includes Ti, Mo, Ta, Cr, W, Al, and N.
d, Cu, Ag, Au, Pt, NA-Si, Zn, Fe, Ba, Ge and the like, or alloys thereof can be used. Alternatively, a laminate of these elements (including alloys) can be used.

導電層110203及び導電層110204の上部に、第1の半導体層(半導体層110
206及び半導体層110207)が形成されている。半導体層110206は、ソ−ス
電極とドレイン電極の一方の電極として機能する部分を含む。半導体層110207は、
ソ−ス電極とドレイン電極の他方の電極として機能する部分を含む。なお、第1の半導体
層としては、リン等を含んだシリコン等を用いることができる。
A first semiconductor layer (semiconductor layer 110) is placed on the conductive layer 110203 and the conductive layer 110204.
206 and the semiconductor layer 110207) are formed. The semiconductor layer 110206 includes a portion that functions as one of the source electrode and the drain electrode. The semiconductor layer 110207 is
Includes a portion that functions as the other electrode of the source electrode and the drain electrode. As the first semiconductor layer, silicon or the like containing phosphorus or the like can be used.

導電層110203と導電層110204との間であって、かつ第1の絶縁膜上に、第2
の半導体層(半導体層110208)が形成されている。そして、半導体層110208
の一部は、導電層110203上及び導電層110204上まで延長されている。半導体
層110208は、トランジスタ110220のチャネル領域として機能する部分を含む
。なお、第2の半導体層としては、アモルファスシリコン(a−Si:H)等の非結晶性
を有する半導体層、又は微結晶半導体(μ−Si:H)等の半導体層などを用いることが
できる。
A second insulating film between the conductive layer 110203 and the conductive layer 110204 and on the first insulating film.
(Semiconductor layer 110208) is formed. And the semiconductor layer 110208
A part of the above extends to the conductive layer 110203 and the conductive layer 110204. The semiconductor layer 110208 includes a portion that functions as a channel region of the transistor 110220. As the second semiconductor layer, a non-crystalline semiconductor layer such as amorphous silicon (a-Si: H), a semiconductor layer such as microcrystalline semiconductor (μ-Si: H), or the like can be used. ..

少なくとも半導体層110208及び導電層110205を覆うように、第2の絶縁膜(
絶縁膜110209及び絶縁膜110210)が形成されている。第2の絶縁膜は、ゲ−
ト絶縁膜としての機能を有する。なお、第2の絶縁膜としては、酸化シリコン膜、窒化シ
リコン膜又は酸化窒化シリコン膜(SiOxNy)などの単層、又はこれらの積層を用い
ることができる。
A second insulating film (so as to cover at least the semiconductor layer 110208 and the conductive layer 110205)
The insulating film 110209 and the insulating film 110210) are formed. The second insulating film is a gay
It has a function as an insulating film. As the second insulating film, a single layer such as a silicon oxide film, a silicon nitride film or a silicon nitride nitride film (SiOxNy), or a laminate thereof can be used.

なお、第2の半導体層に接する部分の第2の絶縁膜としては、酸化シリコン膜を用いるこ
とが望ましい。なぜなら、第2の半導体層と第2の絶縁膜とが接する界面におけるトラッ
プ準位が少なくなるからである。
It is desirable to use a silicon oxide film as the second insulating film of the portion in contact with the second semiconductor layer. This is because the trap level at the interface where the second semiconductor layer and the second insulating film are in contact with each other is reduced.

なお、第2の絶縁膜がMoと接する場合、Moと接する部分の第2の絶縁膜としては酸化
シリコン膜を用いることが望ましい。なぜなら、酸化シリコン膜はMoを酸化させないか
らである。
When the second insulating film is in contact with Mo, it is desirable to use a silicon oxide film as the second insulating film in the portion in contact with Mo. This is because the silicon oxide film does not oxidize Mo.

第2の絶縁膜上に、第2の導電層(導電層110211及び導電層110212)が形成
されている。導電層110211は、トランジスタ110220のゲ−ト電極として機能
する部分を含む。導電層110212は、容量素子110221の第2の電極、又は配線
としての機能を有する。なお、第2の導電層としては、Ti、Mo、Ta、Cr、W、A
l、Nd、Cu、Ag、Au、Pt、NA−Si、Zn、Fe、Ba、Geなど、又はこ
れらの合金を用いることができる。あるいは、これらの元素(合金も含む)の積層を用い
ることができる。
A second conductive layer (conductive layer 110211 and conductive layer 110212) is formed on the second insulating film. The conductive layer 110211 includes a portion that functions as a gate electrode of the transistor 110220. The conductive layer 110212 has a function as a second electrode or wiring of the capacitive element 110221. The second conductive layer includes Ti, Mo, Ta, Cr, W, and A.
l, Nd, Cu, Ag, Au, Pt, NA-Si, Zn, Fe, Ba, Ge and the like, or alloys thereof can be used. Alternatively, a laminate of these elements (including alloys) can be used.

なお、第2の導電層が形成された後の工程として、様々な絶縁膜、又は様々な導電膜が形
成されていてもよい。
As a step after the second conductive layer is formed, various insulating films or various conductive films may be formed.

図53は、逆スタガ型(ボトムゲ−ト型)のトランジスタの断面構造及び容量素子の断面
構造を示す。特に、図53に示すトランジスタは、チャネルエッチ型と呼ばれる構造であ
る。
FIG. 53 shows the cross-sectional structure of the inverted stagger type (bottom gate type) transistor and the cross-sectional structure of the capacitive element. In particular, the transistor shown in FIG. 53 has a structure called a channel etch type.

基板110301上に第1の絶縁膜(絶縁膜110302)が全面に形成されている。第
1の絶縁膜は、基板側からの不純物が半導体層に影響を及ぼし、トランジスタの性質が変
化してしまうことを防ぐ機能を有する。つまり、第1の絶縁膜は下地膜としての機能を有
する。したがって、信頼性の高いトランジスタを作製することができる。なお、第1の絶
縁膜としては、酸化シリコン膜、窒化シリコン膜又は酸化窒化シリコン膜(SiOxNy
)などの単層、又はこれらの積層を用いることができる。
A first insulating film (insulating film 110302) is formed on the entire surface of the substrate 110301. The first insulating film has a function of preventing impurities from the substrate side from affecting the semiconductor layer and changing the properties of the transistor. That is, the first insulating film has a function as a base film. Therefore, a highly reliable transistor can be manufactured. The first insulating film includes a silicon oxide film, a silicon nitride film, or a silicon oxide film (SiOxNy).
) Etc., or a laminate thereof can be used.

なお、第1の絶縁膜を必ずしも形成する必要はない。この場合は、工程数の削減を図るこ
とができる。製造コストの削減を図ることができる。構造を簡単にできるので、歩留まり
の向上を図ることができる。
It is not always necessary to form the first insulating film. In this case, the number of steps can be reduced. Manufacturing costs can be reduced. Since the structure can be simplified, the yield can be improved.

第1の絶縁膜上に、第1の導電層(導電層110303及び導電層110304)が形成
されている。導電層110303は、トランジスタ110320のゲ−ト電極として機能
する部分を含む。導電層110304は、容量素子110321の第1の電極として機能
する部分を含む。なお、第1の導電層としては、Ti、Mo、TB、Cr、W、Bl、N
d、Cu、Bg、Bu、Pt、NA−Si、Zn、Fe、BB、Geなど、又はこれらの
合金を用いることができる。あるいは、これらの元素(合金も含む)の積層を用いること
ができる。
A first conductive layer (conductive layer 110303 and conductive layer 110304) is formed on the first insulating film. The conductive layer 110303 includes a portion that functions as a gate electrode of the transistor 110320. The conductive layer 110304 includes a portion that functions as a first electrode of the capacitive element 110321. The first conductive layer includes Ti, Mo, TB, Cr, W, Bl, and N.
d, Cu, Bg, Bu, Pt, NA-Si, Zn, Fe, BB, Ge and the like, or alloys thereof can be used. Alternatively, a laminate of these elements (including alloys) can be used.

少なくとも第1の導電層を覆うように、第2の絶縁膜(絶縁膜110302)が形成され
ている。第2の絶縁膜は、ゲ−ト絶縁膜としての機能を有する。なお、第2の絶縁膜とし
ては、酸化シリコン膜、窒化シリコン膜又は酸化窒化シリコン膜(SiOxNy)などの
単層、又はこれらの積層を用いることができる。
A second insulating film (insulating film 110302) is formed so as to cover at least the first conductive layer. The second insulating film has a function as a gate insulating film. As the second insulating film, a single layer such as a silicon oxide film, a silicon nitride film or a silicon nitride nitride film (SiOxNy), or a laminate thereof can be used.

なお、半導体層に接する部分の第2の絶縁膜としては、酸化シリコン膜を用いることが望
ましい。なぜなら、半導体層と第2の絶縁膜とが接する界面におけるトラップ準位が少な
くなるからである。
It is desirable to use a silicon oxide film as the second insulating film of the portion in contact with the semiconductor layer. This is because the trap level at the interface where the semiconductor layer and the second insulating film are in contact with each other is reduced.

なお、第2の絶縁膜がMoと接する場合、Moと接する部分の第2の絶縁膜としては酸化
シリコン膜を用いることが望ましい。なぜなら、酸化シリコン膜はMoを酸化させないか
らである。
When the second insulating film is in contact with Mo, it is desirable to use a silicon oxide film as the second insulating film in the portion in contact with Mo. This is because the silicon oxide film does not oxidize Mo.

第2の絶縁膜上のうち第1の導電層と重なって形成されている部分の一部に、フォトリソ
グラフィ法、インクジェット法又は印刷法などによって、第1の半導体層(半導体層11
0306)が形成されている。そして、半導体層110308の一部は、第2の絶縁膜上
のうち第1の導電層と重なって形成されていない部分まで延長されている。半導体層11
0306は、トランジスタ110320のチャネル領域として機能する部分を含む。なお
、半導体層110306としては、アモルファスシリコン(A−Si:H)等の非結晶性
を有する半導体層、又は微結晶半導体(μ−Si:H)等の半導体層などを用いることが
できる。
A first semiconductor layer (semiconductor layer 11) is formed on a part of the second insulating film that overlaps with the first conductive layer by a photolithography method, an inkjet method, a printing method, or the like.
0306) is formed. A part of the semiconductor layer 110308 is extended to a portion of the second insulating film that does not overlap with the first conductive layer. Semiconductor layer 11
0306 includes a portion that functions as a channel region of the transistor 110320. As the semiconductor layer 110306, a non-crystalline semiconductor layer such as amorphous silicon (A—Si: H), a semiconductor layer such as microcrystalline semiconductor (μ—Si: H), or the like can be used.

第1の半導体層上の一部に、第2の半導体層(半導体層110307及び半導体層110
307)が形成されている。半導体層110307は、ソ−ス電極とドレイン電極の一方
の電極として機能する部分を含む。半導体層110308は、ソ−ス電極とドレイン電極
の他方の電極として機能する部分を含む。なお、第2の導体層としては、リン等を含んだ
シリコン等を用いることができる。
A second semiconductor layer (semiconductor layer 110307 and semiconductor layer 110) is partially formed on the first semiconductor layer.
307) is formed. The semiconductor layer 110307 includes a portion that functions as one of the source electrode and the drain electrode. The semiconductor layer 110308 includes a portion that functions as the other electrode of the source electrode and the drain electrode. As the second conductor layer, silicon or the like containing phosphorus or the like can be used.

第2の半導体層上及び第2の絶縁膜上に、第2の導電層(導電層110309、導電層1
10310及び導電層110311)が形成されている。導電層110309は、トラン
ジスタ110320のソ−ス電極とドレイン電極の一方として機能する部分を含む。導電
層110310は、トランジスタ110320のソ−スとドレイン電極の他方として機能
する部分を含む。導電層110312は、容量素子110321の第2の電極として機能
する部分を含む。なお、第2の導電層としては、Ti、Mo、Ta、Cr、W、Al、N
d、Cu、Ag、Au、Pt、NA−Si、Zn、Fe、Ba、Geなど、又はこれらの
合金を用いることができる。あるいは、これらの元素(合金も含む)の積層を用いること
ができる。
On the second semiconductor layer and the second insulating film, the second conductive layer (conductive layer 110309, conductive layer 1)
10310 and the conductive layer 110311) are formed. The conductive layer 110309 includes a portion that functions as one of a source electrode and a drain electrode of the transistor 110320. The conductive layer 110310 includes a portion that functions as the other side of the source and drain electrodes of the transistor 110320. The conductive layer 110312 includes a portion that functions as a second electrode of the capacitive element 110321. The second conductive layer includes Ti, Mo, Ta, Cr, W, Al, and N.
d, Cu, Ag, Au, Pt, NA-Si, Zn, Fe, Ba, Ge and the like, or alloys thereof can be used. Alternatively, a laminate of these elements (including alloys) can be used.

なお、第2の導電層が形成された後の工程として、様々な絶縁膜、又は様々な導電膜が形
成されていてもよい。
As a step after the second conductive layer is formed, various insulating films or various conductive films may be formed.

ここで、チャネルエッチ型のトランジスタが特徴とする工程の一例を説明する。同じマス
クを用いて、第1の半導体層及び第2の半導体層を形成することができる。具体的には、
第1の半導体層と第2の半導体層とは連続して成膜される。そして、第1の半導体層及び
第2の半導体層は、同じマスクを用いて形成される。
Here, an example of a process characterized by a channel etch type transistor will be described. The same mask can be used to form the first semiconductor layer and the second semiconductor layer. In particular,
The first semiconductor layer and the second semiconductor layer are continuously formed. Then, the first semiconductor layer and the second semiconductor layer are formed by using the same mask.

チャネルエッチ型のトランジスタが特徴とする工程の別の一例を説明する。新たなマスク
を用いることなく、トランジスタのチャネル領域を形成することができる。具体的には、
第2の導電層が形成された後で、第2の導電層をマスクとして用いて第2の半導体層の一
部を除去する。あるいは、第2の導電層と同じマスクを用いて第2の半導体層の一部を除
去する。そして、除去された第2の半導体層の下部に形成されている第1の半導体層がト
ランジスタのチャネル領域となる。
Another example of the process characterized by the channel etch type transistor will be described. The channel region of the transistor can be formed without using a new mask. In particular,
After the second conductive layer is formed, a part of the second semiconductor layer is removed by using the second conductive layer as a mask. Alternatively, a part of the second semiconductor layer is removed using the same mask as the second conductive layer. Then, the first semiconductor layer formed below the removed second semiconductor layer becomes the channel region of the transistor.

図54は、逆スタガ型(ボトムゲ−ト型)のトランジスタの断面構造及び容量素子の断面
構造を示す。特に、図54に示すトランジスタは、チャネル保護型(チャネルストップ型
)と呼ばれる構造である。
FIG. 54 shows the cross-sectional structure of the inverted stagger type (bottom gate type) transistor and the cross-sectional structure of the capacitive element. In particular, the transistor shown in FIG. 54 has a structure called a channel protection type (channel stop type).

基板110401上に第1の絶縁膜(絶縁膜110402)が全面に形成されている。第
1の絶縁膜は、基板側からの不純物が半導体層に影響を及ぼし、トランジスタの性質が変
化してしまうことを防ぐ機能を有する。つまり、第1の絶縁膜は下地膜としての機能を有
する。したがって、信頼性の高いトランジスタを作製することができる。なお、第1の絶
縁膜としては、酸化シリコン膜、窒化シリコン膜又は酸化窒化シリコン膜(SiOxNy
)などの単層、又はこれらの積層を用いることができる。
A first insulating film (insulating film 110402) is formed on the entire surface of the substrate 110401. The first insulating film has a function of preventing impurities from the substrate side from affecting the semiconductor layer and changing the properties of the transistor. That is, the first insulating film has a function as a base film. Therefore, a highly reliable transistor can be manufactured. The first insulating film includes a silicon oxide film, a silicon nitride film, or a silicon oxide film (SiOxNy).
) Etc., or a laminate thereof can be used.

なお、第1の絶縁膜を必ずしも形成する必要はない。この場合は、工程数の削減を図るこ
とができる。製造コストの削減を図ることができる。構造を簡単にできるので、歩留まり
の向上を図ることができる。
It is not always necessary to form the first insulating film. In this case, the number of steps can be reduced. Manufacturing costs can be reduced. Since the structure can be simplified, the yield can be improved.

第1の絶縁膜上に、第1の導電層(導電層110403及び導電層110404)が形成
されている。導電層110403は、トランジスタ110420のゲ−ト電極として機能
する部分を含む。導電層110404は、容量素子110421の第1の電極として機能
する部分を含む。なお、第1の導電層としては、Ti、Mo、TC、Cr、W、Cl、N
d、Cu、Cg、Cu、Pt、NC、Si、Zn、Fe、CC、Geなど、又はこれらの
合金を用いることができる。あるいは、これらの元素(合金も含む)の積層を用いること
ができる。
A first conductive layer (conductive layer 110403 and conductive layer 110404) is formed on the first insulating film. The conductive layer 110403 includes a portion that functions as a gate electrode of the transistor 110420. The conductive layer 110404 includes a portion that functions as a first electrode of the capacitive element 110421. The first conductive layer includes Ti, Mo, TC, Cr, W, Cl, and N.
d, Cu, Cg, Cu, Pt, NC, Si, Zn, Fe, CC, Ge and the like, or alloys thereof can be used. Alternatively, a laminate of these elements (including alloys) can be used.

少なくとも第1の導電層を覆うように、第2の絶縁膜(絶縁膜110402)が形成され
ている。第2の絶縁膜は、ゲ−ト絶縁膜としての機能を有する。なお、第2の絶縁膜とし
ては、酸化シリコン膜、窒化シリコン膜又は酸化窒化シリコン膜(SiOxNy)などの
単層、又はこれらの積層を用いることができる。
A second insulating film (insulating film 110402) is formed so as to cover at least the first conductive layer. The second insulating film has a function as a gate insulating film. As the second insulating film, a single layer such as a silicon oxide film, a silicon nitride film or a silicon nitride nitride film (SiOxNy), or a laminate thereof can be used.

なお、半導体層に接する部分の第2の絶縁膜としては、酸化シリコン膜を用いることが望
ましい。なぜなら、半導体層と第2の絶縁膜とが接する界面におけるトラップ準位が少な
くなるからである。
It is desirable to use a silicon oxide film as the second insulating film of the portion in contact with the semiconductor layer. This is because the trap level at the interface where the semiconductor layer and the second insulating film are in contact with each other is reduced.

なお、第2の絶縁膜がMoと接する場合、Moと接する部分の第2の絶縁膜としては酸化
シリコン膜を用いることが望ましい。なぜなら、酸化シリコン膜はMoを酸化させないか
らである。
When the second insulating film is in contact with Mo, it is desirable to use a silicon oxide film as the second insulating film in the portion in contact with Mo. This is because the silicon oxide film does not oxidize Mo.

第2の絶縁膜上のうち第1の導電層と重なって形成されている部分の一部に、フォトリソ
グラフィ法、インクジェット法又は印刷法などによって、第1の半導体層(半導体層11
0406)が形成されている。そして、半導体層110408の一部は、第2の絶縁膜上
のうち第1の導電層と重なって形成されていない部分まで延長されている。半導体層11
0406は、トランジスタ110420のチャネル領域として機能する部分を含む。なお
、半導体層110406としては、アモルファスシリコン(C−Si:H)等の非結晶性
を有する半導体層、又は微結晶半導体(μ−Si:H)等の半導体層などを用いることが
できる。
A first semiconductor layer (semiconductor layer 11) is formed on a part of the second insulating film that overlaps with the first conductive layer by a photolithography method, an inkjet method, a printing method, or the like.
0406) is formed. A part of the semiconductor layer 110408 is extended to a portion of the second insulating film that does not overlap with the first conductive layer. Semiconductor layer 11
0406 includes a portion that functions as a channel region of transistor 110420. As the semiconductor layer 110406, a non-crystalline semiconductor layer such as amorphous silicon (C—Si: H), a semiconductor layer such as microcrystalline semiconductor (μ—Si: H), or the like can be used.

第1の半導体層上の一部に、第3の絶縁膜(絶縁膜110412)が形成されている。絶
縁膜110412は、トランジスタ110420のチャネル領域がエッチングによって除
去されることを防止する機能を有する。つまり、絶縁膜110412は、チャネル保護膜
(チャネルストップ膜)として機能する。なお、第3の絶縁膜としては、酸化シリコン膜
、窒化シリコン膜又は酸化窒化シリコン膜(SiOxNy)などの単層、又はこれらの積
層を用いることができる。
A third insulating film (insulating film 110412) is formed on a part of the first semiconductor layer. The insulating film 110412 has a function of preventing the channel region of the transistor 110420 from being removed by etching. That is, the insulating film 110412 functions as a channel protective film (channel stop film). As the third insulating film, a single layer such as a silicon oxide film, a silicon nitride film or a silicon nitride nitride film (SiOxNy), or a laminate thereof can be used.

第1の半導体層上の一部及び第3の絶縁膜上の一部に、第2の半導体層(半導体層110
407及び半導体層110408)が形成されている。半導体層110407は、ソ−ス
電極とドレイン電極の一方の電極として機能する部分を含む。半導体層110408は、
ソ−ス電極とドレイン電極の他方の電極として機能する部分を含む。なお、第2の導体層
としては、リン等を含んだシリコン等を用いることができる。
A second semiconductor layer (semiconductor layer 110) is formed on a part on the first semiconductor layer and a part on the third insulating film.
407 and the semiconductor layer 110408) are formed. The semiconductor layer 110407 includes a portion that functions as one of the source electrode and the drain electrode. The semiconductor layer 110408 is
Includes a portion that functions as the other electrode of the source electrode and the drain electrode. As the second conductor layer, silicon or the like containing phosphorus or the like can be used.

第2の半導体層上に、第2の導電層(導電層110409、導電層110410及び導電
層110411)が形成されている。導電層110409は、トランジスタ110420
のソ−ス電極とドレイン電極の一方として機能する部分を含む。導電層110410は、
トランジスタ110420のソ−スとドレイン電極の他方として機能する部分を含む。導
電層110412は、容量素子110421の第2の電極として機能する部分を含む。な
お、第2の導電層としては、Ti、Mo、Ta、Cr、W、Al、Nd、Cu、Ag、A
u、Pt、NC、Si、Zn、Fe、Ca、Geなど、又はこれらの合金を用いることが
できる。あるいは、これらの元素(合金も含む)の積層を用いることができる。
A second conductive layer (conductive layer 110409, conductive layer 110410, and conductive layer 110411) is formed on the second semiconductor layer. The conductive layer 110409 is a transistor 110420.
Includes a portion that functions as one of the source electrode and the drain electrode. The conductive layer 110410 is
Includes a portion of transistor 110420 that functions as the other of the source and drain electrodes. The conductive layer 110412 includes a portion that functions as a second electrode of the capacitive element 110421. The second conductive layer includes Ti, Mo, Ta, Cr, W, Al, Nd, Cu, Ag, and A.
u, Pt, NC, Si, Zn, Fe, Ca, Ge and the like, or alloys thereof can be used. Alternatively, a laminate of these elements (including alloys) can be used.

なお、第2の導電層が形成された後の工程として、様々な絶縁膜、又は様々な導電膜が形
成されていてもよい。
As a step after the second conductive layer is formed, various insulating films or various conductive films may be formed.

ここで、チャネル保護型のトランジスタが特徴とする工程の一例を説明する。同じマスク
を用いて、第1の半導体層、第2の半導体層及び第2の導電層を形成することができる。
同時に、チャネル領域を形成することができる。具体的には、第1の半導体層を成膜し、
次に第3の絶縁膜(チャネル保護膜、チャネルストップ膜)をマスクを用いて形成し、次
に第2の半導体層と第2の導電層とを連続して成膜する。そして、第2の導電層が成膜さ
れた後で、第1の半導体層、第2の半導体層及び第2の導電層が同じマスクを用いて形成
される。ただし、第3の絶縁膜の下部の第1の半導体層は、第3の絶縁膜によって保護さ
れるのでエッチングによって除去されない。この部分(第1の半導体層のうち上部に第3
の絶縁膜が形成された部分)がチャネル領域となる。
Here, an example of a process characterized by a channel protection type transistor will be described. The same mask can be used to form the first semiconductor layer, the second semiconductor layer and the second conductive layer.
At the same time, a channel region can be formed. Specifically, a first semiconductor layer is formed to form a film,
Next, a third insulating film (channel protective film, channel stop film) is formed using a mask, and then a second semiconductor layer and a second conductive layer are continuously formed. Then, after the second conductive layer is formed, the first semiconductor layer, the second semiconductor layer, and the second conductive layer are formed by using the same mask. However, the first semiconductor layer below the third insulating film is protected by the third insulating film and is not removed by etching. This part (the third in the upper part of the first semiconductor layer)
The portion where the insulating film is formed) is the channel region.

次に、トランジスタを製造するための基板として、半導体基板を用いた例について説明
する。半導体基板を用いて製造されたトランジスタは、移動度が高いため、トランジスタ
サイズを小さくすることができる。その結果、単位面積当たりのトランジスタ数を増やす
(集積度を上げる)ことができ、同一の回路構成では集積度が大きいほど基板サイズを小
さくすることができるため、製造コストを低減できる。さらに、同一の基板サイズでは集
積度が大きいほど回路規模を大きくすることができるため、製造コストはほぼ同等のまま
で、より高い機能を持たせることが可能となる。その上、特性のばらつきが少ないため、
製造の歩留まりも高くすることができる。さらに、動作電圧が小さいので、消費電力を低
減することができる。さらに、移動度が高いため、高速動作が可能である。
Next, an example in which a semiconductor substrate is used as a substrate for manufacturing a transistor will be described. Since the transistor manufactured by using the semiconductor substrate has high mobility, the transistor size can be reduced. As a result, the number of transistors per unit area can be increased (integration degree can be increased), and in the same circuit configuration, the larger the integration degree, the smaller the substrate size can be, so that the manufacturing cost can be reduced. Further, with the same substrate size, the larger the degree of integration, the larger the circuit scale can be, so that the manufacturing cost remains almost the same and higher functions can be provided. In addition, there is little variation in characteristics, so
The manufacturing yield can also be increased. Further, since the operating voltage is small, the power consumption can be reduced. Further, since the mobility is high, high-speed operation is possible.

半導体基板を用いて製造されたトランジスタを集積して構成された回路は、ICチップ
等の形態をとって装置に実装されることで、当該装置に様々な機能を持たせることができ
る。たとえば、表示装置の周辺駆動回路(データドライバ(ソースドライバ)、スキャン
ドライバ(ゲートドライバ)、タイミングコントローラ、画像処理回路、インターフェイ
ス回路、電源回路、発振回路等)を、半導体基板を用いて製造されたトランジスタを集積
して構成することで、サイズが小さく、消費電力が小さく、高速動作が可能な周辺駆動回
路を、低コストで歩留まり高く製造することができる。なお、半導体基板を用いて製造さ
れたトランジスタを集積して構成された回路は、単一の極性のトランジスタを有する構成
であってもよい。こうすることで、製造プロセスを簡略化できるため、製造コストを低減
できる。
A circuit configured by integrating transistors manufactured using a semiconductor substrate can be mounted on an apparatus in the form of an IC chip or the like, so that the apparatus can have various functions. For example, peripheral drive circuits (data driver (source driver), scan driver (gate driver), timing controller, image processing circuit, interface circuit, power supply circuit, oscillation circuit, etc.) of the display device were manufactured using a semiconductor substrate. By integrating and configuring transistors, it is possible to manufacture a peripheral drive circuit having a small size, low power consumption, and high-speed operation at low cost and high yield. The circuit configured by integrating the transistors manufactured by using the semiconductor substrate may have a configuration having a transistor having a single polarity. By doing so, the manufacturing process can be simplified and the manufacturing cost can be reduced.

半導体基板を用いて製造されたトランジスタを集積して構成された回路は、その他には、
たとえば、表示パネルに用いることができる。より詳細には、LCOS(Liquid
Crystal On Silicon)等の反射型液晶パネル、微小ミラーを集積した
DMD(Digital Micromirror Device)素子、ELパネル等
に用いることができる。これらの表示パネルを、半導体基板を用いて製造することで、サ
イズが小さく、消費電力が小さく、高速動作が可能な表示パネルを、低コストで歩留まり
高く製造することができる。なお、表示パネルには、大規模集積回路(LSI)など、表
示パネルの駆動以外の機能を持った素子上に形成されたものも含む。
Other circuits that are configured by integrating transistors manufactured using a semiconductor substrate include
For example, it can be used for a display panel. More specifically, LCOS (Liquid)
It can be used for a reflective liquid crystal panel such as Crystal On Silicon), a DMD (Digital Micromirror Device) element in which micromirrors are integrated, an EL panel, and the like. By manufacturing these display panels using a semiconductor substrate, it is possible to manufacture display panels having a small size, low power consumption, and high-speed operation at low cost and high yield. The display panel also includes an element formed on an element having a function other than driving the display panel, such as a large-scale integrated circuit (LSI).

以下に、半導体基板を用いてトランジスタを製造する方法について述べる。 The method of manufacturing a transistor using a semiconductor substrate will be described below.

まず、半導体基板110600に素子を分離した領域110604、110606(以
下、領域110604、110606とも記す)を形成する(図56(A)参照)。半導
体基板110600に設けられた領域110604、110606は、それぞれ絶縁膜1
10602(フィールド酸化膜ともいう)によって分離されている。ここでは、半導体基
板110600としてn型の導電型を有する単結晶Si基板を用い、半導体基板1106
00の領域110606にpウェル110607を設けた例を示している。
First, regions 110604 and 110606 (hereinafter, also referred to as regions 110604 and 110606) in which the elements are separated are formed on the semiconductor substrate 110600 (see FIG. 56 (A)). The regions 110604 and 110606 provided in the semiconductor substrate 110600 are each an insulating film 1.
It is separated by 10602 (also called a field oxide film). Here, a single crystal Si substrate having an n-type conductive type is used as the semiconductor substrate 110600, and the semiconductor substrate 1106
An example in which the p-well 110607 is provided in the region 110606 of 00 is shown.

基板110600は、半導体基板であれば特に限定されず用いることができる。例えば
、n型又はp型の導電型を有する単結晶Si基板、化合物半導体基板(GaAs基板、I
nP基板、GaN基板、SiC基板、サファイア基板、ZnSe基板等)、貼り合わせ法
またはSIMOX(Separation by Implanted Oxygen)
法を用いて作製されたSOI(Silicon on Insulator)基板等を用
いることができる。
The substrate 110600 can be used without particular limitation as long as it is a semiconductor substrate. For example, a single crystal Si substrate having an n-type or p-type conductive type, a compound semiconductor substrate (GaAs substrate, I).
nP substrate, GaN substrate, SiC substrate, sapphire substrate, ZnSe substrate, etc.), bonding method or SIMOX (Separation by Implanted Oxygen)
An SOI (Silicon on Insulator) substrate or the like produced by the method can be used.

素子分離領域110604、110606は、選択酸化法(LOCOS(Local
Oxidation of Silicon)法)又はトレンチ分離法等を適宜用いるこ
とができる。
The element separation regions 110604 and 110606 are subjected to a selective oxidation method (LOCOS (Local).
The Oxidation of Silicon) method) or the trench separation method or the like can be appropriately used.

半導体基板110600の領域110606に形成されたpウェルは、半導体基板11
0600にp型の導電型を有する不純物元素を選択的に導入することによって形成するこ
とができる。p型を示す不純物元素としては、ボロン(B)やアルミニウム(Al)やガ
リウム(Ga)等を用いることができる。
The p-well formed in the region 110606 of the semiconductor substrate 110600 is the semiconductor substrate 11
It can be formed by selectively introducing an impurity element having a p-type conductive type into 0600. Boron (B), aluminum (Al), gallium (Ga), or the like can be used as the impurity element showing the p-type.

なお、本実施例では、半導体基板110600としてn型の導電型を有する半導体基板
を用いているため、領域110604には不純物元素の導入を行っていないが、n型を示
す不純物元素を導入することにより領域110604にnウェルを形成してもよい。n型
を示す不純物元素としては、リン(P)やヒ素(As)等を用いることができる。一方、
p型の導電型を有する半導体基板を用いる場合には、領域110604にn型を示す不純
物元素を導入してnウェルを形成し、領域110606には不純物元素の導入を行わない
構成としてもよい。
In this embodiment, since the semiconductor substrate 110600 uses a semiconductor substrate having an n-type conductive type, the impurity element is not introduced into the region 110604, but the impurity element showing the n-type is introduced. May form n-wells in region 110604. Phosphorus (P), arsenic (As) and the like can be used as the impurity element showing the n-type. on the other hand,
When a semiconductor substrate having a p-type conductive type is used, an impurity element showing an n-type may be introduced into the region 110604 to form an n-well, and the impurity element may not be introduced into the region 110606.

次に、領域110604、110606を覆うように絶縁膜110632、11063
4をそれぞれ形成する(図56(B)参照)。
Next, the insulating films 110632 and 11063 are covered so as to cover the regions 110604 and 110606.
4 are formed respectively (see FIG. 56 (B)).

絶縁膜110632、110634は、例えば、熱処理を行い半導体基板110600
に設けられた領域110604、110606の表面を酸化させることにより酸化珪素膜
で絶縁膜110632、110634を形成することができる。熱酸化法により酸化珪素
膜を形成した後に、窒化処理を行うことによって酸化珪素膜の表面を窒化させることによ
り、酸化珪素膜と酸素と窒素を有する膜(酸窒化珪素膜)との積層構造で形成してもよい
The insulating film 110632 and 110634 are, for example, heat-treated to perform a semiconductor substrate 110600.
The insulating film 110632 and 110634 can be formed from the silicon oxide film by oxidizing the surfaces of the regions 110604 and 110606 provided in the above. After forming a silicon oxide film by the thermal oxidation method, the surface of the silicon oxide film is nitrided by nitriding to form a laminated structure of the silicon oxide film and a film having oxygen and nitrogen (silicon oxynitride film). It may be formed.

他にも、上述したように、プラズマ処理を用いて絶縁膜110632、110634を
形成してもよい。例えば、半導体基板110600に設けられた領域110604、11
0606の表面に高密度プラズマ処理により酸化処理又は窒化処理を行うことにより、絶
縁膜110632、110634として酸化珪素(SiOx)膜又は窒化珪素(SiNx
)膜で形成することができる。別の例として高密度プラズマ処理により領域110604
、110606の表面に酸化処理を行った後に、再度高密度プラズマ処理を行うことによ
って窒化処理を行ってもよい。この場合、領域110604、110606の表面に接し
て酸化珪素膜が形成され、当該酸化珪素膜に(酸窒化珪素膜)が形成され、絶縁膜110
632、110634は酸化珪素膜と酸窒化珪素膜とが積層された膜となる。別の例とし
て、熱酸化法により領域110604、110606の表面に酸化珪素膜を形成した後に
高密度プラズマ処理により酸化処理又は窒化処理を行ってもよい。
Alternatively, as described above, the insulating film 110632 and 110634 may be formed by using plasma treatment. For example, regions 110604, 11 provided on the semiconductor substrate 110600.
By performing oxidation treatment or nitriding treatment on the surface of 0606 by high-density plasma treatment, a silicon oxide (SiOx) film or silicon nitride (SiNx) is used as the insulating film 110632 or 110634.
) Can be formed with a membrane. As another example, region 110604 by high-density plasma treatment
, 110606 may be subjected to nitriding treatment by performing oxidation treatment on the surface and then performing high density plasma treatment again. In this case, a silicon oxide film is formed in contact with the surfaces of the regions 110604 and 110606, a (silicon oxynitride film) is formed on the silicon oxide film, and the insulating film 110 is formed.
Reference numeral 632 and 110634 are a film in which a silicon oxide film and a silicon oxynitride film are laminated. As another example, after forming a silicon oxide film on the surfaces of regions 110604 and 110606 by a thermal oxidation method, an oxidation treatment or a nitriding treatment may be performed by a high-density plasma treatment.

半導体基板110600の領域110604、110606に形成された絶縁膜1106
32、110634は、後に完成するトランジスタにおいてゲート絶縁膜として機能する
Insulating film 1106 formed in regions 110604 and 110606 of the semiconductor substrate 110600
32 and 110634 function as a gate insulating film in the transistor to be completed later.

次に、領域110604、110606に形成された絶縁膜110632、11063
4を覆うように導電膜を形成する(図56(C)参照)。ここでは、導電膜として、導電
膜110636と導電膜110638を順に積層して形成した例を示している。もちろん
、導電膜は、単層又は3層以上の積層構造で形成してもよい。
Next, the insulating films 110632 and 11063 formed in the regions 110604 and 110606 are next.
A conductive film is formed so as to cover No. 4 (see FIG. 56 (C)). Here, as the conductive film, an example in which the conductive film 110636 and the conductive film 110638 are laminated in order is shown. Of course, the conductive film may be formed of a single layer or a laminated structure of three or more layers.

導電膜110636、110638としては、タンタル(Ta)、タングステン(W)
、チタン(Ti)、モリブデン(Mo)、アルミニウム(Al)、銅(Cu)、クロム(
Cr)、ニオブ(Nb)等から選択された元素またはこれらの元素を主成分とする合金材
料若しくは化合物材料で形成することができる。あるいは、これらの元素を窒化した金属
窒化膜で形成することもできる。他にも、リン等の不純物元素をドーピングした多結晶珪
素、金属材料を導入したシリサイド等に代表される半導体材料により形成することもでき
る。
Examples of the conductive film 110636 and 110638 include tantalum (Ta) and tungsten (W).
, Titanium (Ti), Molybdenum (Mo), Aluminum (Al), Copper (Cu), Chromium (
It can be formed of an element selected from Cr), niobium (Nb), etc., or an alloy material or compound material containing these elements as a main component. Alternatively, these elements can be formed of a nitrided metal nitride film. In addition, it can also be formed of a semiconductor material typified by polycrystalline silicon doped with an impurity element such as phosphorus, silicide introduced with a metal material, or the like.

ここでは、導電膜110636として窒化タンタルを用い、さらに、導電膜11063
8としてタングステンを用いた積層構造とする。他にも、導電膜110636としては、
窒化タングステン、窒化モリブデン又は窒化チタンから選ばれた単層又は積層膜を用いる
ことができる。導電膜110638としては、タンタル、モリブデン、チタンから選ばれ
た単層又は積層膜を用いることができる。
Here, tantalum nitride is used as the conductive film 110636, and further, the conductive film 11063
No. 8 has a laminated structure using tungsten. In addition, as the conductive film 110636,
A single layer or laminated film selected from tungsten nitride, molybdenum nitride or titanium nitride can be used. As the conductive film 110638, a single layer or a laminated film selected from tantalum, molybdenum, and titanium can be used.

次に、積層して設けられた導電膜110636、110638を選択的にエッチングし
て除去することによって、領域110604、110606の一部に導電膜110636
、110638を残存させ、それぞれゲート電極110640、110642を形成する
(図57(A)参照)。
Next, the conductive films 110636 and 110638 provided in layers are selectively etched and removed to cover a part of the regions 110604 and 110606.
, 110638 are left to form gate electrodes 110640 and 110642, respectively (see FIG. 57 (A)).

次に、領域110604を覆うようにレジストマスク110648を選択的に形成し、
当該レジストマスク110648、ゲート電極110642をマスクとして領域1106
06に不純物元素を導入することによって不純物領域110652を形成する(図57(
B)参照)。不純物元素としては、n型を付与する不純物元素又はp型を付与する不純物
元素を用いる。n型を示す不純物元素としては、リン(P)やヒ素(As)等を用いるこ
とができる。p型を示す不純物元素としては、ボロン(B)やアルミニウム(Al)やガ
リウム(Ga)等を用いることができる。ここでは、不純物元素として、リン(P)を用
いる。なお、不純物元素を導入後、不純物元素の拡散および結晶構造の修復のため、熱処
理を行なってもよい。
Next, the resist mask 110648 was selectively formed so as to cover the region 110604, and the resist mask 110648 was selectively formed.
Region 1106 with the resist mask 110648 and gate electrode 110642 as masks
By introducing an impurity element into 06, an impurity region 110652 is formed (FIG. 57 (Fig. 57).
B) See). As the impurity element, an impurity element that imparts n-type or an impurity element that imparts p-type is used. Phosphorus (P), arsenic (As) and the like can be used as the impurity element showing the n-type. Boron (B), aluminum (Al), gallium (Ga), or the like can be used as the impurity element showing the p-type. Here, phosphorus (P) is used as the impurity element. After introducing the impurity element, heat treatment may be performed to diffuse the impurity element and repair the crystal structure.

図57(B)においては、不純物元素を導入することによって、領域110606にソ
ース又はドレイン領域を形成する不純物領域110652とチャネル形成領域11065
0が形成される。
In FIG. 57B, an impurity region 110652 and a channel formation region 11065 that form a source or drain region in the region 110606 by introducing an impurity element are introduced.
0 is formed.

次に、領域110606を覆うようにレジストマスク110666を選択的に形成し、
当該レジストマスク110666、ゲート電極110640をマスクとして領域1106
04に不純物元素を導入することによって不純物領域110670を形成する(図57(
C)参照)。不純物元素としては、n型を付与する不純物元素又はp型を付与する不純物
元素を用いる。n型を示す不純物元素としては、リン(P)やヒ素(As)等を用いるこ
とができる。p型を示す不純物元素としては、ボロン(B)やアルミニウム(Al)やガ
リウム(Ga)等を用いることができる。ここでは、図57(C)で領域110606に
導入した不純物元素と異なる導電型を有する不純物元素(例えば、ボロン(B))を導入
する。その結果、領域110604にソース又はドレイン領域を形成する不純物領域11
0670とチャネル形成領域110668が形成される。なお、不純物元素を導入後、不
純物元素の拡散および結晶構造の修復のため、熱処理を行なってもよい。
Next, a resist mask 110666 was selectively formed so as to cover the region 110606.
Region 1106 with the resist mask 110666 and gate electrode 110640 as masks
By introducing an impurity element into 04, an impurity region 110670 is formed (FIG. 57 (Fig. 57).
See C)). As the impurity element, an impurity element that imparts n-type or an impurity element that imparts p-type is used. Phosphorus (P), arsenic (As) and the like can be used as the impurity element showing the n-type. Boron (B), aluminum (Al), gallium (Ga), or the like can be used as the impurity element showing the p-type. Here, an impurity element (for example, boron (B)) having a conductive type different from that of the impurity element introduced into the region 110606 in FIG. 57 (C) is introduced. As a result, the impurity region 11 forming the source or drain region in the region 110604
0670 and a channel forming region 110668 are formed. After introducing the impurity element, heat treatment may be performed to diffuse the impurity element and repair the crystal structure.

次に、絶縁膜110632、110634、ゲート電極110640、110642を
覆うように第2の絶縁膜110672を形成する。さらに、領域110604、1106
06にそれぞれ形成された不純物領域110652、110670と電気的に接続する配
線110674を形成する(図57(D)参照)。
Next, a second insulating film 110672 is formed so as to cover the insulating film 110632, 110634 and the gate electrode 110640, 110642. In addition, areas 110604, 1106
Wiring 110674 is formed to electrically connect with the impurity regions 110652 and 110670 formed in 06, respectively (see FIG. 57 (D)).

第2の絶縁膜110672は、CVD法やスパッタ法等により、酸化珪素(SiOx)
、窒化珪素(SiNx)、酸化窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(S
iNxOy)(x>y)等の酸素または窒素を有する絶縁膜やDLC(ダイヤモンドライ
クカーボン)等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノ
ール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロキサン
材料からなる単層または積層構造で設けることができる。なお、シロキサン材料とは、S
i−O−Si結合を含む材料に相当する。シロキサンは、シリコン(Si)と酸素(O)
との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基(例えば
アルキル基、芳香族炭化水素)が用いられる。置換基として、フルオロ基を用いることも
できる。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いても
よい。
The second insulating film 110672 is made of silicon oxide (SiOx) by a CVD method, a sputtering method, or the like.
, Silicon Nitride (SiNx), Silicon Nitride (SiOxNy) (x> y), Silicon Nitride (S)
Insulating film with oxygen or nitrogen such as iNxOy) (x> y), carbon-containing film such as DLC (diamond-like carbon), organic material such as epoxy, polyimide, polyamide, polyvinylphenol, benzocyclobutene, acrylic or siloxane It can be provided in a single layer or laminated structure made of a siloxane material such as a resin. The siloxane material is S
Corresponds to a material containing an i-O-Si bond. Siloxane is silicon (Si) and oxygen (O)
The skeletal structure is constructed by combining with. As the substituent, an organic group containing at least hydrogen (for example, an alkyl group or an aromatic hydrocarbon) is used. A fluoro group can also be used as the substituent. Alternatively, an organic group containing at least hydrogen and a fluoro group may be used as the substituent.

配線110674は、CVD法やスパッタリング法等により、アルミニウム(Al)、
タングステン(W)、チタン(Ti)、タンタル(Ta)、モリブデン(Mo)、ニッケ
ル(Ni)、白金(Pt)、銅(Cu)、金(Au)、銀(Ag)、マンガン(Mn)、
ネオジウム(Nd)、炭素(C)、シリコン(Si)から選択された元素、又はこれらの
元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニ
ウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材
料、又は、アルミニウムを主成分とし、ニッケルと、炭素と珪素の一方又は両方とを含む
合金材料に相当する。配線110674は、例えば、バリア膜とアルミニウムシリコン(
Al−Si)膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン(Al−Si)
膜と窒化チタン(TiN)膜とバリア膜の積層構造を採用するとよい。なお、バリア膜と
は、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当
する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、配線11
0674を形成する材料として最適である。例えば、上層と下層のバリア層を設けると、
アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。例えば
、還元性の高い元素であるチタンからなるバリア膜を形成すると、結晶質半導体膜に薄い
自然酸化膜ができていたとしても、この自然酸化膜を還元する。その結果、配線1106
74は、結晶質半導体膜と、電気的および物理的に良好に接続することができる。
The wiring 110674 is made of aluminum (Al) by a CVD method, a sputtering method, or the like.
Tungsten (W), Titanium (Ti), Tantalum (Ta), Molybdenum (Mo), Nickel (Ni), Platinum (Pt), Copper (Cu), Gold (Au), Silver (Ag), Manganese (Mn),
An element selected from neodymium (Nd), carbon (C), and silicon (Si), or an alloy material or compound material containing these elements as a main component, formed in a single layer or a laminate. The alloy material containing aluminum as a main component corresponds to, for example, a material containing aluminum as a main component and containing nickel, or an alloy material containing aluminum as a main component and containing nickel and one or both of carbon and silicon. Wiring 110674 is, for example, a barrier membrane and aluminum silicon (
Laminated structure of Al-Si) film and barrier membrane, barrier film and aluminum silicon (Al-Si)
It is preferable to adopt a laminated structure of a film, a titanium nitride (TiN) film, and a barrier film. The barrier membrane corresponds to a thin film made of titanium, titanium nitride, molybdenum, or molybdenum nitride. Wiring 11 because aluminum and aluminum silicon have low resistance and are inexpensive.
It is the most suitable material for forming 0674. For example, if the upper and lower barrier layers are provided,
It is possible to prevent the generation of hilok of aluminum or aluminum silicon. For example, when a barrier film made of titanium, which is a highly reducing element, is formed, even if a thin natural oxide film is formed on the crystalline semiconductor film, this natural oxide film is reduced. As a result, wiring 1106
74 can be well connected electrically and physically to the crystalline semiconductor film.

なお、トランジスタの構造は図示した構造に限定されるものではないことを付記する。例
えば、逆スタガ構造、フィンFET構造等の構造のトランジスタの構造を取り得る。フィ
ンFET構造であることでトランジスタサイズの微細化に伴う短チャネル効果を抑制する
ことができるため好適である。
It should be noted that the structure of the transistor is not limited to the structure shown in the figure. For example, a transistor structure having a structure such as an inverted stagger structure or a fin FET structure can be adopted. The finFET structure is suitable because it can suppress the short-channel effect associated with the miniaturization of the transistor size.

次に、トランジスタを製造するための基板として、半導体基板を用いた別の例について
説明する。
Next, another example in which a semiconductor substrate is used as a substrate for manufacturing a transistor will be described.

まず、基板110800に絶縁膜を形成する。ここでは、n型の導電型を有する単結晶
Siを基板110800として用い、当該基板110800に絶縁膜110802と絶縁
膜110804を形成する(図58(A)参照)。例えば、基板110800に熱処理を
行うことにより絶縁膜110802として酸化珪素(SiOx)を形成する。さらに、C
VD法等を用いて窒化珪素(SiNx)を成膜する。
First, an insulating film is formed on the substrate 110800. Here, a single crystal Si having an n-type conductive type is used as the substrate 110800, and an insulating film 110802 and an insulating film 110804 are formed on the substrate 110800 (see FIG. 58 (A)). For example, silicon oxide (SiOx) is formed as the insulating film 110802 by heat-treating the substrate 110800. Furthermore, C
Silicon nitride (SiNx) is formed into a film by using the VD method or the like.

基板110800は、半導体基板であれば特に限定されず用いることができる。例えば
、n型又はp型の導電型を有する単結晶Si基板、化合物半導体基板(GaAs基板、I
nP基板、GaN基板、SiC基板、サファイア基板、ZnSe基板等)、貼り合わせ法
またはSIMOX(Separation by IMplanted OXygen)
法を用いて作製されたSOI(Silicon on Insulator)基板等を用
いることができる。
The substrate 110800 can be used without particular limitation as long as it is a semiconductor substrate. For example, a single crystal Si substrate having an n-type or p-type conductive type, a compound semiconductor substrate (GaAs substrate, I).
nP substrate, GaN substrate, SiC substrate, sapphire substrate, ZnSe substrate, etc.), bonding method or SIMOX (Separation by IMplanted OXygen)
An SOI (Silicon on Insulator) substrate or the like produced by the method can be used.

絶縁膜110804は、絶縁膜110802を形成した後に高密度プラズマ処理により
当該絶縁膜110802を窒化することにより設けてもよい。なお、絶縁膜は単層又は3
層以上の積層構造であってもよい。
The insulating film 110804 may be provided by forming the insulating film 110802 and then nitriding the insulating film 110802 by high-density plasma treatment. The insulating film is a single layer or 3
It may have a laminated structure of layers or more.

次に、選択的にレジストマスク110806のパターンを形成し、当該レジストマスク
110806をマスクとして選択的にエッチングを行うことによって、基板110800
に選択的に凹部110808を形成する(図58(B)参照)。基板110800、絶縁
膜110802、110804のエッチングとしては、プラズマを利用したドライエッチ
ングにより行うことができる。
Next, the pattern of the resist mask 110806 is selectively formed, and the substrate 110800 is selectively etched by using the resist mask 110806 as a mask.
The recess 110808 is selectively formed in (see FIG. 58 (B)). The etching of the substrate 110800, the insulating films 110802, and 110804 can be performed by dry etching using plasma.

次に、レジストマスク110806のパターンを除去した後、基板110800に形成
された凹部110808を充填するように絶縁膜110810を形成する(図58(C)
参照)。
Next, after removing the pattern of the resist mask 110806, the insulating film 110810 is formed so as to fill the recess 110808 formed in the substrate 110800 (FIG. 58 (C)).
reference).

絶縁膜110810は、CVD法やスパッタリング法等を用いて、酸化シリコン、窒化
シリコン、酸化窒化シリコン(SiOxNy)(x>y>0)、窒化酸化シリコン(Si
NxOy)(x>y>0)等の絶縁材料を用いて形成する。ここでは、絶縁膜11081
0として、常圧CVD法または減圧CVD法によりTEOS(テトラエチルオルソシリケ
ート)ガスを用いて酸化珪素膜を形成する。
The insulating film 110810 uses silicon oxide, silicon nitride, silicon oxide (SiOxNy) (x>y> 0), silicon nitride (Si) by using a CVD method, a sputtering method, or the like.
It is formed by using an insulating material such as NxOy) (x>y> 0). Here, the insulating film 11081
As 0, a silicon oxide film is formed using TEOS (tetraethyl orthosilicate) gas by a normal pressure CVD method or a reduced pressure CVD method.

次に、研削処理、研磨処理又はCMP(Chemical Mechanical P
olishing)処理を行うことによって、基板110800の表面を露出させる。す
ると、基板110800の表面は、基板110800の凹部110808に形成された絶
縁膜110810によって分断される。(図59(A)参照)ここでは、分断された領域
を、それぞれ領域110812、110813とする。なお、絶縁膜110811は、研
削処理、研磨処理又はCMP処理によって、絶縁膜110810の一部が除去されること
で得られたものである。
Next, grinding treatment, polishing treatment or CMP (Chemical Mechanical P)
The surface of the substrate 110800 is exposed by performing the olishing process. Then, the surface of the substrate 110800 is divided by the insulating film 110810 formed in the recess 110808 of the substrate 110800. (See FIG. 59 (A)) Here, the divided regions are designated as regions 110812 and 11083, respectively. The insulating film 110811 is obtained by removing a part of the insulating film 110810 by a grinding treatment, a polishing treatment, or a CMP treatment.

続いて、p型の導電型を有する不純物元素を選択的に導入することによって、基板11
0800の領域110813にpウェル110815を形成する。p型を示す不純物元素
としては、ボロン(B)やアルミニウム(Al)やガリウム(Ga)等を用いることがで
きる。ここでは、不純物元素として、ボロン(B)を領域110813に導入する。なお
、不純物元素を導入後、不純物元素の拡散および結晶構造の修復のため、熱処理を行なっ
てもよい。
Subsequently, by selectively introducing an impurity element having a p-type conductive type, the substrate 11
A p-well 110815 is formed in region 110813 of 0800. Boron (B), aluminum (Al), gallium (Ga), or the like can be used as the impurity element showing the p-type. Here, boron (B) is introduced into region 110813 as an impurity element. After introducing the impurity element, heat treatment may be performed to diffuse the impurity element and repair the crystal structure.

なお、基板110800としてn型の導電型を有する半導体基板を用いた場合、領域1
10812には不純物元素の導入を行わなくてもよいが、n型を示す不純物元素を導入す
ることにより領域110812にnウェルを形成してもよい。n型を示す不純物元素とし
ては、リン(P)やヒ素(As)等を用いることができる。
When a semiconductor substrate having an n-type conductive type is used as the substrate 110800, the region 1
Although it is not necessary to introduce an impurity element into 10812, n-wells may be formed in the region 110812 by introducing an impurity element showing an n-type. Phosphorus (P), arsenic (As) and the like can be used as the impurity element showing the n-type.

一方、p型の導電型を有する半導体基板を用いる場合には、領域110812にn型を
示す不純物元素を導入してnウェルを形成し、領域110812、110813には不純
物元素の導入を行わない構成としてもよい。
On the other hand, when a semiconductor substrate having a p-type conductive type is used, an impurity element showing an n-type is introduced into the region 110812 to form n-wells, and no impurity element is introduced into the regions 110812 and 110913. May be.

次に、基板110800の領域110812、110813の表面に絶縁膜11083
2、110834をそれぞれ形成する(図59(B)参照)。
Next, the insulating film 11083 is formed on the surface of the region 110812 and 110913 of the substrate 110800.
2, 110834 are formed respectively (see FIG. 59 (B)).

絶縁膜110832、110834は、例えば、熱処理を行い基板110800に設け
られた領域110812、110813の表面を酸化させることにより酸化珪素膜で絶縁
膜110832、110834を形成することができる。あるいは、熱酸化法により酸化
珪素膜を形成した後に、窒化処理を行うことによって酸化珪素膜の表面を窒化させること
により、酸化珪素膜と酸素と窒素を有する膜(酸窒化珪素膜)との積層構造で形成しても
よい。
The insulating film 110832 and 110834 can form the insulating film 110832 and 110834 with the silicon oxide film by, for example, performing heat treatment to oxidize the surface of the regions 110812 and 110813 provided on the substrate 110800. Alternatively, after forming a silicon oxide film by a thermal oxidation method, the surface of the silicon oxide film is nitrided by a nitride treatment to laminate the silicon oxide film and a film having oxygen and nitrogen (silicon oxynitride film). It may be formed by a structure.

他にも、上述したように、プラズマ処理を用いて絶縁膜110832、110834を
形成してもよい。例えば、基板110800に設けられた領域110812、11081
3の表面に高密度プラズマ処理により酸化処理又は窒化処理を行うことにより、絶縁膜1
10832、110834として酸化珪素(SiOx)膜又は窒化珪素(SiNx)膜で
形成することができる。別の例として、高密度プラズマ処理により領域110812、1
10813の表面に酸化処理を行った後に、再度高密度プラズマ処理を行うことによって
窒化処理を行ってもよい。この場合、領域110812、110813の表面に接して酸
化珪素膜が形成され、当該酸化珪素膜上に(酸窒化珪素膜)が形成され、絶縁膜1108
32、110834は酸化珪素膜と酸窒化珪素膜とが積層された膜となる。別の例として
、熱酸化法により領域110812、110813の表面に酸化珪素膜を形成した後に高
密度プラズマ処理により酸化処理又は窒化処理を行ってもよい。
Alternatively, as described above, the insulating film 110832, 110834 may be formed by using plasma treatment. For example, regions 110812 and 11081 provided on the substrate 110800.
By performing oxidation treatment or nitriding treatment on the surface of 3 by high-density plasma treatment, the insulating film 1
As 10832 and 110834, it can be formed of a silicon oxide (SiOx) film or a silicon nitride (SiNx) film. As another example, regions 110812, 1 by high-density plasma treatment.
After performing the oxidation treatment on the surface of 10813, the nitriding treatment may be performed by performing the high-density plasma treatment again. In this case, a silicon oxide film is formed in contact with the surface of the region 110812 and 110813, a (silicon oxynitride film) is formed on the silicon oxide film, and the insulating film 1108 is formed.
32 and 110834 are films in which a silicon oxide film and a silicon oxynitride film are laminated. As another example, after forming a silicon oxide film on the surface of the region 110812 and 110813 by a thermal oxidation method, an oxidation treatment or a nitriding treatment may be performed by a high-density plasma treatment.

なお、基板110800の領域110812、110813に形成された絶縁膜110
832、110834は、後に完成するトランジスタにおいてゲート絶縁膜として機能す
る。
The insulating film 110 formed in the regions 110812 and 110913 of the substrate 110800.
832 and 110834 function as a gate insulating film in the transistor to be completed later.

次に、基板110800に設けられた領域110812、110813に形成された絶
縁膜110832、110834を覆うように導電膜を形成する(図59(C)参照)。
ここでは、導電膜として、導電膜110836と導電膜110838を順に積層して形成
した例を示している。もちろん、導電膜は、単層又は3層以上の積層構造で形成してもよ
い。
Next, a conductive film is formed so as to cover the insulating films 110832 and 110834 formed in the regions 110812 and 11083 provided on the substrate 110800 (see FIG. 59 (C)).
Here, as the conductive film, an example in which the conductive film 110436 and the conductive film 110838 are laminated in order is shown. Of course, the conductive film may be formed of a single layer or a laminated structure of three or more layers.

導電膜110836、110838としては、タンタル(Ta)、タングステン(W)
、チタン(Ti)、モリブデン(Mo)、アルミニウム(Al)、銅(Cu)、クロム(
Cr)、ニオブ(Nb)等から選択された元素またはこれらの元素を主成分とする合金材
料若しくは化合物材料で形成することができる。あるいは、これらの元素を窒化した金属
窒化膜で形成することもできる。他にも、リン等の不純物元素をドーピングした多結晶珪
素、金属材料を導入したシリサイド等に代表される半導体材料により形成することもでき
る。
Examples of the conductive film 110836 and 110838 include tantalum (Ta) and tungsten (W).
, Titanium (Ti), Molybdenum (Mo), Aluminum (Al), Copper (Cu), Chromium (
It can be formed of an element selected from Cr), niobium (Nb), etc., or an alloy material or compound material containing these elements as a main component. Alternatively, these elements can be formed of a nitrided metal nitride film. In addition, it can also be formed of a semiconductor material typified by polycrystalline silicon doped with an impurity element such as phosphorus, silicide introduced with a metal material, or the like.

ここでは、導電膜110836として窒化タンタルを用い、さらに導電膜110838
としてタングステンを用いた積層構造とする。他にも、導電膜110836としては、窒
化タンタル、窒化タングステン、窒化モリブデン又は窒化チタンから選ばれた単層又は積
層膜を用いることができる。導電膜110838としては、タングステン、タンタル、モ
リブデン、チタンから選ばれた単層又は積層膜を用いることができる。
Here, tantalum nitride is used as the conductive film 110836, and the conductive film 110838 is further used.
A laminated structure using tungsten is used. In addition, as the conductive film 110836, a single layer or a laminated film selected from tantalum nitride, tungsten nitride, molybdenum nitride, or titanium nitride can be used. As the conductive film 110838, a single layer or a laminated film selected from tungsten, tantalum, molybdenum, and titanium can be used.

次に、積層して設けられた導電膜110836、110838を選択的にエッチングし
て除去することによって、基板110800の領域110812、110813の一部に
導電膜110836、110838を残存させ、それぞれゲート電極として機能する導電
膜110840、110842を形成する(図59(D)参照)。ここでは、導電膜11
0840、110842と重ならない領域において、基板110800の表面が露出する
ようにする。
Next, the conductive films 110836 and 110838 provided in a laminated manner are selectively etched and removed to leave the conductive films 110863 and 110838 in a part of the regions 110812 and 110813 of the substrate 110800, respectively, as gate electrodes. It forms a functional conductive film 110840, 110842 (see FIG. 59 (D)). Here, the conductive film 11
The surface of the substrate 110800 is exposed in a region that does not overlap with 0840 and 110842.

具体的には、基板110800の領域110812において、絶縁膜110832のう
ち導電膜110840と重ならない部分を選択的に除去し、導電膜110840と絶縁膜
110832の端部が概略一致するように形成する。さらに、基板110800の領域1
10813において、絶縁膜110834のうち導電膜110842と重ならない部分を
選択的に除去し、導電膜110842と絶縁膜110834の端部が概略一致するように
形成する。
Specifically, in the region 110812 of the substrate 110800, the portion of the insulating film 110832 that does not overlap with the conductive film 110840 is selectively removed, and the conductive film 110840 and the end portions of the insulating film 110832 are formed so as to substantially coincide with each other. Further, the region 1 of the substrate 110800
In 10813, the portion of the insulating film 110834 that does not overlap with the conductive film 110842 is selectively removed, and the conductive film 110842 and the end portion of the insulating film 110834 are formed so as to substantially coincide with each other.

この場合、導電膜110840、110842の形成と同時に重ならない部分の絶縁膜
等を除去してもよいし、導電膜110840、110842を形成後残存したレジストマ
スク又は当該導電膜110840、110842をマスクとして重ならない部分の絶縁膜
等を除去してもよい。
In this case, the insulating film and the like in the non-overlapping portion may be removed at the same time as the formation of the conductive film 110840 and 110842, or the resist mask remaining after the formation of the conductive film 110840 and 110842 or the conductive film 110840 and 110842 is used as a mask. The insulating film or the like of the portion that does not become may be removed.

次に、基板110800の領域110812、110813に不純物元素を選択的に導
入する(図60(A)参照)。ここでは、領域110813に導電膜110842をマス
クとしてn型を付与する低濃度の不純物元素を選択的に導入し、領域110812に導電
膜110840をマスクとしてp型を付与する低濃度の不純物元素を選択的に導入する。
n型を付与する不純物元素としては、リン(P)やヒ素(As)等を用いることができる
。p型を付与する不純物元素としては、ボロン(B)やアルミニウム(Al)やガリウム
(Ga)等を用いることができる。なお、不純物元素を導入後、不純物元素の拡散および
結晶構造の修復のため、熱処理を行なってもよい。
Next, the impurity element is selectively introduced into the regions 110812 and 110913 of the substrate 110800 (see FIG. 60 (A)). Here, a low-concentration impurity element that imparts n-type to the region 110813 with the conductive film 110842 as a mask is selectively introduced, and a low-concentration impurity element that imparts p-type to the region 110812 with the conductive film 110840 as a mask is selected. Introduce.
Phosphorus (P), arsenic (As), and the like can be used as the impurity element that imparts the n-type. Boron (B), aluminum (Al), gallium (Ga), or the like can be used as the impurity element that imparts the p-type. After introducing the impurity element, heat treatment may be performed to diffuse the impurity element and repair the crystal structure.

次に、導電膜110840、110842の側面に接するサイドウォール110854
を形成する。具体的には、プラズマCVD法やスパッタリング法等により、珪素、珪素の
酸化物又は珪素の窒化物の無機材料を含む膜や、有機樹脂などの有機材料を含む膜を、単
層又は積層して形成する。そして、当該絶縁膜を、垂直方向を主体とした異方性エッチン
グにより選択的にエッチングして、導電膜110840、110842の側面に接するよ
うに形成することができる。なお、サイドウォール110854は、LDD(Light
ly Doped drain)領域を形成する際のドーピング用のマスクとして用いる
。ここでは、サイドウォール110854は、導電膜110840、110842の下方
に形成された絶縁膜や浮遊ゲート電極の側面にも接するように形成されている。
Next, the sidewall 110854 in contact with the side surface of the conductive film 110840 and 110842
To form. Specifically, a film containing an inorganic material of silicon, an oxide of silicon, or a nitride of silicon, or a film containing an organic material such as an organic resin is single-layered or laminated by a plasma CVD method, a sputtering method, or the like. Form. Then, the insulating film can be selectively etched by anisotropic etching mainly in the vertical direction to be formed so as to be in contact with the side surface of the conductive film 110840 and 110842. The sidewall 110854 is LDD (Light).
It is used as a mask for doping when forming a ly Doped drain) region. Here, the sidewall 110854 is formed so as to be in contact with the insulating film formed below the conductive film 110840 and 110842 and the side surface of the floating gate electrode.

続いて、当該サイドウォール110854、導電膜110840、110842をマス
クとして基板110800の領域110812、110813に不純物元素を導入するこ
とによって、ソース又はドレイン領域として機能する不純物領域を形成する(図60(B
)参照)。ここでは、基板110800の領域110813にサイドウォール11085
4と導電膜110842をマスクとして高濃度のn型を付与する不純物元素を導入し、領
域110812にサイドウォール110854と導電膜110840をマスクとして高濃
度のp型を付与する不純物元素を導入する。
Subsequently, by introducing an impurity element into the regions 110812 and 110813 of the substrate 110800 using the sidewall 110854 and the conductive film 110840 and 110842 as masks, an impurity region that functions as a source or drain region is formed (FIG. 60 (B).
)reference). Here, the sidewall 11085 is located in the area 110813 of the substrate 110800.
4 and an impurity element that imparts a high concentration of n-type are introduced using the conductive film 110842 as a mask, and an impurity element that imparts a high concentration of p-type is introduced into the region 110812 using the sidewall 110854 and the conductive film 110840 as a mask.

その結果、基板110800の領域110812には、ソース又はドレイン領域を形成
する不純物領域110858と、LDD領域を形成する低濃度不純物領域110860と
、チャネル形成領域110856が形成される。そして、基板110800の領域110
813には、ソース又はドレイン領域を形成する不純物領域110864と、LDD領域
を形成する低濃度不純物領域110866と、チャネル形成領域110862が形成され
る。
As a result, the impurity region 110858 forming the source or drain region, the low-concentration impurity region 110860 forming the LDD region, and the channel forming region 110856 are formed in the region 110812 of the substrate 110800. Then, the area 110 of the substrate 110800
In 813, an impurity region 110864 forming a source or drain region, a low-concentration impurity region 110866 forming an LDD region, and a channel forming region 110862 are formed.

なお、ここでは、サイドウォールを用いてLDD領域を形成する例を示したが、これに
限定されない。サイドウォールを用いずに、マスク等を用いてLDD領域を形成してもよ
いし、LDD領域を形成しなくてもよい。LDD領域を形成しない場合は、製造プロセス
を簡単にすることができるため、製造コストを低減することができる。
Here, an example of forming an LDD region using a sidewall is shown, but the present invention is not limited to this. The LDD region may be formed by using a mask or the like without using the sidewall, or the LDD region may not be formed. When the LDD region is not formed, the manufacturing process can be simplified, so that the manufacturing cost can be reduced.

なお、ここでは、導電膜110840、110842と重ならない領域において基板1
10800の表面を露出させた状態で不純物元素の導入を行っている。従って、基板11
0800の領域110812、110813にそれぞれ形成されるチャネル形成領域11
0856、110862は導電膜110840、110842によって自己整合的に形成
することができる。
Here, the substrate 1 is in a region that does not overlap with the conductive film 110840 and 110842.
Impurity elements are introduced with the surface of 10800 exposed. Therefore, the substrate 11
Channel formation regions 11 formed in regions 110812 and 110913 of 0800, respectively.
0856 and 110862 can be formed in a self-aligned manner by the conductive film 110840 and 110842.

次に、基板110800の領域110812、110813に設けられた絶縁膜や導電
膜等を覆うように第2の絶縁膜110877を形成し、当該絶縁膜110877に開口部
110878を形成する(図60(C)参照)。
Next, a second insulating film 110877 is formed so as to cover the insulating film, the conductive film, and the like provided in the regions 110812 and 11083 of the substrate 110800, and the opening 110878 is formed in the insulating film 110877 (FIG. 60 (C). )reference).

第2の絶縁膜110877は、CVD法やスパッタ法等により、酸化珪素(SiOx)
、窒化珪素(SiNx)、酸化窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(S
iNxOy)(x>y)等の酸素または窒素を有する絶縁膜やDLC(ダイヤモンドライ
クカーボン)等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノ
ール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロキサン
材料からなる単層または積層構造で設けることができる。なお、シロキサン材料とは、S
i−O−Si結合を含む材料に相当する。シロキサンは、シリコン(Si)と酸素(O)
との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基(例えば
アルキル基、芳香族炭化水素)が用いられる。置換基として、フルオロ基を用いることも
できる。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いても
よい。
The second insulating film 110877 is made of silicon oxide (SiOx) by a CVD method, a sputtering method, or the like.
, Silicon Nitride (SiNx), Silicon Nitride (SiOxNy) (x> y), Silicon Nitride (S)
Insulating film with oxygen or nitrogen such as iNxOy) (x> y), carbon-containing film such as DLC (diamond-like carbon), organic material such as epoxy, polyimide, polyamide, polyvinylphenol, benzocyclobutene, acrylic or siloxane It can be provided in a single layer or laminated structure made of a siloxane material such as a resin. The siloxane material is S
Corresponds to a material containing an i-O-Si bond. Siloxane is silicon (Si) and oxygen (O)
The skeletal structure is constructed by combining with. As the substituent, an organic group containing at least hydrogen (for example, an alkyl group or an aromatic hydrocarbon) is used. A fluoro group can also be used as the substituent. Alternatively, an organic group containing at least hydrogen and a fluoro group may be used as the substituent.

次に、CVD法を用いて開口部110878に導電膜110880を形成し、当該導電
膜110880と電気的に接続するように絶縁膜110877上に導電膜110882a
〜110882dを選択的に形成する(図60(D)参照)。
Next, a conductive film 110880 is formed in the opening 110878 using the CVD method, and the conductive film 110882a is formed on the insulating film 110877 so as to be electrically connected to the conductive film 110880.
~ 110882d are selectively formed (see FIG. 60 (D)).

導電膜110880、110882a〜110882dは、CVD法やスパッタリング
法等により、アルミニウム(Al)、タングステン(W)、チタン(Ti)、タンタル(
Ta)、モリブデン(Mo)、ニッケル(Ni)、白金(Pt)、銅(Cu)、金(Au
)、銀(Ag)、マンガン(Mn)、ネオジウム(Nd)、炭素(C)、シリコン(Si
)から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で
、単層又は積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミ
ニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと
、炭素と珪素の一方又は両方とを含む合金材料に相当する。導電膜110880、110
882a〜110882dは、例えば、バリア膜とアルミニウムシリコン(Al−Si)
膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン(Al−Si)膜と窒化チタ
ン(TiN)膜とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、
チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミ
ニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電膜110880を
形成する材料として最適である。例えば、上層と下層のバリア層を設けると、アルミニウ
ムやアルミニウムシリコンのヒロックの発生を防止することができる。例えば、還元性の
高い元素であるチタンからなるバリア膜を形成すると、結晶質半導体膜上に薄い自然酸化
膜ができていたとしても、この自然酸化膜を還元し、結晶質半導体膜と良好なコンタクト
をとることができる。ここでは、導電膜110880はCVD法によりタングステン(W
)を選択成長することにより形成することができる。
The conductive films 110880, 110882a to 110882d are made of aluminum (Al), tungsten (W), titanium (Ti), tantalum (Al), tungsten (W), titanium (Ti), tantalum (Al), tungsten (W), titanium (Ti), tantalum (Al), tungsten (W), titanium (Ti), tantalum (Al), tungsten (W), titanium (Ti), tantalum (Al), tungsten (W), titanium (Ti), tantalum (Al)
Ta), molybdenum (Mo), nickel (Ni), platinum (Pt), copper (Cu), gold (Au)
), Silver (Ag), Manganese (Mn), Neodymium (Nd), Carbon (C), Silicon (Si)
), Or an alloy material or compound material containing these elements as the main components, formed in a single layer or in a laminated manner. The alloy material containing aluminum as a main component corresponds to, for example, a material containing aluminum as a main component and containing nickel, or an alloy material containing aluminum as a main component and containing nickel and one or both of carbon and silicon. Conductive film 110880, 110
882a to 110882d are, for example, a barrier membrane and aluminum silicon (Al-Si).
It is preferable to adopt a laminated structure of a film and a barrier film, or a laminated structure of a barrier film, an aluminum silicon (Al—Si) film, a titanium nitride (TiN) film, and a barrier film. The barrier membrane is titanium,
It corresponds to a thin film composed of titanium nitride, molybdenum, or molybdenum nitride. Since aluminum and aluminum silicon have low resistance values and are inexpensive, they are most suitable as materials for forming the conductive film 110880. For example, if the upper and lower barrier layers are provided, it is possible to prevent the generation of hilok of aluminum or aluminum silicon. For example, when a barrier film made of titanium, which is a highly reducing element, is formed, even if a thin natural oxide film is formed on the crystalline semiconductor film, this natural oxide film is reduced, which is good as a crystalline semiconductor film. You can make contact. Here, the conductive film 110880 is made of tungsten (W) by the CVD method.
) Can be formed by selective growth.

以上の工程により、基板110800の領域110812に形成されたp型のトランジ
スタと、領域110813に形成されたn型のトランジスタとを得ることができる。
Through the above steps, a p-type transistor formed in the region 110812 of the substrate 110800 and an n-type transistor formed in the region 110813 can be obtained.

なお本発明のトランジスタを構成するトランジスタの構造は図示した構造に限定されるも
のではないことを付記する。例えば、逆スタガ構造、フィンFET構造等の構造のトラン
ジスタの構造を取り得る。フィンFET構造であることでトランジスタサイズの微細化に
伴う短チャネル効果を抑制することができるため好適である。
It should be added that the structure of the transistor constituting the transistor of the present invention is not limited to the structure shown in the figure. For example, a transistor structure having a structure such as an inverted stagger structure or a fin FET structure can be adopted. The finFET structure is suitable because it can suppress the short-channel effect associated with the miniaturization of the transistor size.

ここまで、トランジスタの構造及びトランジスタの作製方法について説明した。ここで、
配線、電極、導電層、導電膜、端子、ビア、プラグなどは、アルミニウム(Al)、タン
タル(Ta)、チタン(Ti)、モリブデン(Mo)、タングステン(W)、ネオジウム
(Nd)、クロム(Cr)、ニッケル(Ni)、白金(Pt)、金(Au)、銀(Ag)
、銅(Cu)、マグネシウム (Mg) 、スカンジウム (Sc)、 コバルト( C
o) 、亜鉛( Zn) 、ニオブ( Nb) 、シリコン(Si)、リン(P)、ボ
ロン(B)、ヒ素(As)、ガリウム(Ga)、インジウム (In )、錫 (Sn
)、酸素(O)で構成された群から選ばれた一つもしくは複数の元素、または、前記群か
ら選ばれた一つもしくは複数の元素を成分とする化合物、合金材料(例えば、インジウム
錫酸化物(ITO)、インジウム亜鉛酸化物(IZO)、酸化珪素を含むインジウム錫酸
化物(ITSO)、酸化亜鉛(ZnO)、酸化錫(SnO)、酸化錫カドミウム(CTO
)、アルミネオジウム(Al−Nd)、マグネシウム銀(Mg−Ag)、モリブデンニオ
ブ(Mo−Nb)など)で形成されることが望ましい。または、配線、電極、導電層、導
電膜、端子などは、これらの化合物を組み合わせた物質などを有して形成されることが望
ましい。もしくは、前記群から選ばれた一つもしくは複数の元素とシリコンの化合物(シ
リサイド)(例えば、アルミシリコン、モリブデンシリコン、ニッケルシリサイドなど)
、前記群から選ばれた一つもしくは複数の元素と窒素の化合物(例えば、窒化チタン、窒
化タンタル、窒化モリブデン等)を有して形成されることが望ましい。
So far, the structure of the transistor and the method of manufacturing the transistor have been described. here,
Wiring, electrodes, conductive layers, conductive films, terminals, vias, plugs, etc. are made of aluminum (Al), tantalum (Ta), titanium (Ti), molybdenum (Mo), tungsten (W), neodymium (Nd), chromium ( Cr), nickel (Ni), platinum (Pt), gold (Au), silver (Ag)
, Copper (Cu), Magnesium (Mg), Scandium (Sc), Cobalt (C)
o), zinc (Zn), niobium (Nb), silicon (Si), phosphorus (P), boron (B), arsenic (As), gallium (Ga), indium (In), tin (Sn)
), One or more elements selected from the group composed of oxygen (O), or compounds and alloy materials (for example, indium zinc oxide) containing one or more elements selected from the above group. Material (ITO), indium zinc oxide (IZO), indium tin oxide containing silicon oxide (ITSO), zinc oxide (ZnO), tin oxide (SnO), tin cadmium oxide (CTO)
), Aluminum neodymium (Al-Nd), magnesium silver (Mg-Ag), molybdenum niobium (Mo-Nb), etc.). Alternatively, it is desirable that the wiring, electrodes, conductive layer, conductive film, terminals, etc. are formed with a substance or the like in which these compounds are combined. Alternatively, a compound of silicon with one or more elements selected from the above group (sulfonyl) (eg, aluminum silicon, molybdenum silicon, nickel silicide, etc.)
, It is desirable to have one or more elements selected from the above group and a compound of nitrogen (for example, titanium nitride, tantalum nitride, molybdenum nitride, etc.).

なお、シリコン(Si)には、n型不純物(リンなど)またはp型不純物(ボロンなど
)を含んでいてもよい。シリコンが不純物を含むことにより、導電率が向上したり、通常
の導体と同様な振る舞いをすることが可能となる。従って、配線、電極などとして利用し
やすくなる。
In addition, silicon (Si) may contain n-type impurities (phosphorus and the like) or p-type impurities (boron and the like). When silicon contains impurities, the conductivity can be improved and the behavior similar to that of a normal conductor can be achieved. Therefore, it becomes easy to use as wiring, electrodes, and the like.

なお、シリコンは、単結晶、多結晶(ポリシリコン)、微結晶(マイクロクリスタルシ
リコン)など、様々な結晶性を有するシリコンを用いることが出来る。あるいは、シリコ
ンは非晶質(アモルファスシリコン)などの結晶性を有さないシリコンを用いることが出
来る。単結晶シリコンまたは多結晶シリコンを用いることにより、配線、電極、導電層、
導電膜、端子などの抵抗を小さくすることが出来る。非晶質シリコンまたは微結晶シリコ
ンを用いることにより、簡単な工程で配線などを形成することが出来る。
As the silicon, silicon having various crystallinities such as single crystal, polycrystalline (polysilicon), and microcrystal (microcrystal silicon) can be used. Alternatively, as silicon, silicon having no crystallinity such as amorphous (amorphous silicon) can be used. By using single crystal silicon or polycrystalline silicon, wiring, electrodes, conductive layers,
The resistance of the conductive film, terminals, etc. can be reduced. By using amorphous silicon or microcrystalline silicon, wiring or the like can be formed in a simple process.

なお、アルミニウムまたは銀は、導電率が高いため、信号遅延を低減することができる
。さらに、エッチングしやすいので、パターニングしやすく、微細加工を行うことが出来
る。
Since aluminum or silver has high conductivity, signal delay can be reduced. Further, since it is easy to etch, it is easy to pattern and fine processing can be performed.

なお、銅は、導電率が高いため、信号遅延を低減することが出来る。銅を用いる場合は
、密着性を向上させるため、積層構造にすることが望ましい。
Since copper has high conductivity, signal delay can be reduced. When copper is used, it is desirable to have a laminated structure in order to improve adhesion.

なお、モリブデンまたはチタンは、酸化物半導体(ITO、IZOなど)またはシリコ
ンと接触しても、不良を起こさない、エッチングしやすい、耐熱性が高いなどの利点を有
するため、望ましい。
Molybdenum or titanium is desirable because it has advantages such as no defects even when it comes into contact with an oxide semiconductor (ITO, IZO, etc.) or silicon, easy etching, and high heat resistance.

なお、タングステンは、耐熱性が高いなどの利点を有するため、望ましい。 Tungsten is desirable because it has advantages such as high heat resistance.

なお、ネオジウムは、耐熱性が高いなどの利点を有するため、望ましい。特に、ネオジウ
ムとアルミニウムとの合金にすると、耐熱性が向上し、アルミニウムがヒロックをおこし
にくくなる。
Neodymium is desirable because it has advantages such as high heat resistance. In particular, when an alloy of neodymium and aluminum is used, heat resistance is improved and aluminum is less likely to chill.

なお、シリコンは、トランジスタが有する半導体層と同時に形成できる、耐熱性が高いな
どの利点を有するため、望ましい。
It should be noted that silicon is desirable because it has advantages such as being able to be formed at the same time as the semiconductor layer of the transistor and having high heat resistance.

なお、ITO、IZO、ITSO、酸化亜鉛(ZnO)、シリコン(Si)、酸化錫(S
nO)、酸化錫カドミウム(CTO)は、透光性を有しているため、光を透過させる部分
に用いることができる。たとえば、画素電極や共通電極として用いることができる。
In addition, ITO, IZO, ITSO, zinc oxide (ZnO), silicon (Si), tin oxide (S)
Since nO) and tin oxide cadmium (CTO) have translucency, they can be used in a portion that transmits light. For example, it can be used as a pixel electrode or a common electrode.

なお、IZOは、エッチングしやすく、加工しやすいため、望ましい。IZOは、エッチ
ングしたときに、残渣が残ってしまう、ということも起こりにくい。したがって、画素電
極としてIZOを用いると、液晶素子や発光素子に不具合(ショート、配向乱れなど)を
もたらすことを低減出来る。
IZO is desirable because it is easy to etch and process. It is unlikely that IZO will leave a residue when etched. Therefore, when IZO is used as the pixel electrode, it is possible to reduce the occurrence of defects (short circuit, orientation disorder, etc.) in the liquid crystal element and the light emitting element.

なお、配線、電極、導電層、導電膜、端子、ビア、プラグなどは、単層構造でもよいし、
多層構造になっていてもよい。単層構造にすることにより、配線、電極、導電層、導電膜
、端子などの製造工程を簡略化することができ、工程日数を少なくでき、コストを低減す
ることが出来る。あるいは、多層構造にすることにより、それぞれの材料のメリットを生
かしつつ、デメリットを低減させ、性能の良い配線、電極などを形成することが出来る。
たとえば、低抵抗材料(アルミニウムなど)を多層構造の中に含むことにより、配線の低
抵抗化を図ることができる。別の例として、低耐熱性の材料を、高耐熱性の材料で挟む積
層構造にすることにより、低耐熱性の材料の持つメリットを生かしつつ、配線、電極など
の耐熱性を高くすることが出来る。例えば、アルミニウムを含む層を、モリブデン、チタ
ン、ネオジウムなどを含む層で挟む積層構造にすると望ましい。
The wiring, electrodes, conductive layer, conductive film, terminals, vias, plugs, etc. may have a single-layer structure.
It may have a multi-layer structure. By adopting a single-layer structure, the manufacturing process of wiring, electrodes, conductive layers, conductive films, terminals and the like can be simplified, the number of process days can be reduced, and the cost can be reduced. Alternatively, by forming a multi-layer structure, it is possible to reduce the disadvantages and form wirings, electrodes, etc. with good performance while making the best use of the advantages of each material.
For example, by including a low resistance material (aluminum or the like) in the multilayer structure, it is possible to reduce the resistance of the wiring. As another example, by forming a laminated structure in which a low heat resistant material is sandwiched between high heat resistant materials, it is possible to increase the heat resistance of wiring, electrodes, etc. while taking advantage of the low heat resistant material. You can. For example, it is desirable to have a laminated structure in which a layer containing aluminum is sandwiched between layers containing molybdenum, titanium, neodymium, and the like.

ここで、配線、電極など同士が直接接する場合、お互いに悪影響を及ぼすことがある。例
えば、一方の配線、電極などが他方の配線、電極など材料の中に入っていって、性質を変
えてしまい、本来の目的を果たせなくなる。別の例として、高抵抗な部分を形成又は製造
するときに、問題が生じて、正常に製造できなくなったりすることがある。そのような場
合、積層構造により反応しやすい材料を、反応しにくい材料で挟んだり、覆ったりすると
よい。例えば、ITOとアルミニウムとを接続させる場合は、ITOとアルミニウムとの
間に、チタン、モリブデン、ネオジウム合金を挟むことが望ましい。別の例として、シリ
コンとアルミニウムとを接続させる場合は、ITOとアルミニウムとの間に、チタン、モ
リブデン、ネオジウム合金を挟むことが望ましい。
Here, when the wiring, electrodes, etc. are in direct contact with each other, they may adversely affect each other. For example, one of the wirings and electrodes may enter the material such as the other wiring and electrodes and change the properties, so that the original purpose cannot be achieved. As another example, when forming or manufacturing a high resistance portion, a problem may occur and it may not be possible to manufacture normally. In such a case, it is preferable to sandwich or cover the material that easily reacts due to the laminated structure with the material that does not react easily. For example, when connecting ITO and aluminum, it is desirable to sandwich a titanium, molybdenum, or neodymium alloy between ITO and aluminum. As another example, when connecting silicon and aluminum, it is desirable to sandwich a titanium, molybdenum, or neodymium alloy between ITO and aluminum.

なお、配線とは、導電体が配置されているものを言う。線状に伸びていても良いし、伸び
ずに短く配置されていてもよい。したがって、電極は、配線に含まれている。
The wiring means that the conductor is arranged. It may extend linearly, or it may be arranged short without extending. Therefore, the electrodes are included in the wiring.

なお、配線、電極、導電層、導電膜、端子、ビア、プラグなどとして、カーボンナノチュ
ーブを用いても良い。さらに、カーボンナノチューブは、透光性を有しているため、光を
透過させる部分に用いることができる。たとえば、画素電極や共通電極として用いること
ができる。
In addition, carbon nanotubes may be used as wiring, electrodes, conductive layers, conductive films, terminals, vias, plugs, and the like. Further, since the carbon nanotube has a translucent property, it can be used for a portion that transmits light. For example, it can be used as a pixel electrode or a common electrode.

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容(
一部でもよい)は、別の図で述べた内容(一部でもよい)に対して、適用、組み合わせ、
又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各
々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させるこ
とが出来る。
In addition, although it has been described using various figures in this embodiment, the contents described in each figure (
(May be part) applies, combines, and applies to the content (may be part) described in another figure.
Alternatively, it can be replaced freely. Further, in the figures described so far, more figures can be formed by combining different parts with respect to each part.

同様に、本実施の形態の各々の図で述べた内容(一部でもよい)は、別の実施の形態の図
で述べた内容(一部でもよい)対して、適用、組み合わせ、又は置き換えなどを自由に行
うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の
形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
Similarly, the content (which may be a part) described in each figure of the present embodiment may be applied, combined, or replaced with respect to the content (which may be a part) described in the figure of another embodiment. Can be done freely. Further, in the figure of the present embodiment, more figures can be constructed by combining the parts of another embodiment with respect to each part.

なお、本実施の形態は、他の実施の形態で述べた内容(一部でもよい)を、具現化した場
合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、
詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示
している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合
わせ、又は置き換えを自由に行うことができる。
In addition, in this embodiment, the contents (may be a part) described in other embodiments are improved as an example when they are embodied, an example when they are slightly deformed, and an example when a part is changed. An example of the case,
An example of the case described in detail, an example of the case of application, an example of related parts, and the like are shown. Therefore, the contents described in the other embodiments can be freely applied, combined, or replaced with the present embodiments.

(実施の形態4)
本実施の形態においては、表示装置の構成について説明する。
(Embodiment 4)
In the present embodiment, the configuration of the display device will be described.

図61(A)を参照して、表示装置の構成について説明する。図61(A)は、表示装置
の上面図である。
The configuration of the display device will be described with reference to FIG. 61 (A). FIG. 61A is a top view of the display device.

画素部170101、走査線側入力端子170103及び信号線側入力端子170104
が基板170100上に形成され、走査線が走査線側入力端子170103から行方向に
延在して基板170100上に形成され、信号線が信号線側入力端子170104から列
方向に延在して基板170100上に形成されている。そして、画素170102が画素
部170101に走査線と信号線とが交差するところで、マトリクス状に配置されている
Pixel unit 170101, scanning line side input terminal 170103 and signal line side input terminal 170104
Is formed on the substrate 170100, a scanning line extends in the row direction from the scanning line side input terminal 170103 and is formed on the substrate 170100, and a signal line extends in the column direction from the signal line side input terminal 170104. It is formed on 170100. The pixels 170102 are arranged in a matrix at the intersection of the scanning line and the signal line in the pixel portion 170101.

走査線側入力端子170103は、基板170100の行方向の両側に形成されている。
そして、一方の走査線側入力端子170103から延在する走査線と、他方の走査線側入
力端子170103から延在する走査線とは、交互に形成されている。この場合、画素1
70102を高密度に配置することができるため、高精細な表示装置を得ることができる
。ただし、これに限定されず、走査線側入力端子170103が基板170100の行方
向の一方だけに形成されていてもよい。この場合、表示装置の額縁を小さくすることがで
きる。画素部170101の領域の拡大を図ることができる。別の例として、一方の走査
線側入力端子170103から延在する走査線と、他方の走査線側入力端子170103
から延在する走査線とが共通になっていてもよい。この場合、大型の表示装置などの、走
査線の負荷が大きい表示装置などに適している。なお、信号が外付けの駆動回路から走査
線側入力端子170103を介して走査線に入力されている。
The scanning line side input terminals 170103 are formed on both sides of the substrate 170100 in the row direction.
The scanning lines extending from one scanning line side input terminal 170103 and the scanning lines extending from the other scanning line side input terminal 170103 are alternately formed. In this case, pixel 1
Since the 70102 can be arranged at a high density, a high-definition display device can be obtained. However, the present invention is not limited to this, and the scanning line side input terminal 170103 may be formed in only one of the row directions of the substrate 170100. In this case, the frame of the display device can be reduced. The area of the pixel unit 170101 can be expanded. As another example, a scanning line extending from one scanning line side input terminal 170103 and the other scanning line side input terminal 170103.
It may be common with the scanning line extending from. In this case, it is suitable for a display device having a large load of scanning lines, such as a large display device. The signal is input to the scanning line from the external drive circuit via the scanning line side input terminal 170103.

信号線側入力端子170104は、基板170100の列方向の一方に形成されている。
この場合、表示装置の額縁を小さくすることができる。画素部170101の領域の拡大
を図ることができる。ただし、これに限定されず、信号線側入力端子170104は、基
板170100の列方向の両側に形成されていてもよい。この場合、画素170102を
高密度に配置することができる。なお、信号が外付けの駆動回路から信号線側入力端子1
70104を介して走査線に入力されている。
The signal line side input terminal 170104 is formed in one of the row directions of the substrate 170100.
In this case, the frame of the display device can be reduced. The area of the pixel unit 170101 can be expanded. However, the present invention is not limited to this, and the signal line side input terminals 170104 may be formed on both sides of the substrate 170100 in the row direction. In this case, the pixels 170102 can be arranged at a high density. The signal is sent from the external drive circuit to the signal line side input terminal 1.
It is input to the scanning line via 70104.

画素170102は、スイッチング素子と画素電極を有している。画素170102それ
ぞれにおいて、スイッチング素子の第1端子が信号線に接続され、スイッチング素子の第
2端子が画素電極に接続されている。そして、スイッチング素子のオンとオフが走査線に
よって制御されている。ただし、これに限定されず、様々な構成を用いることができる。
例えば、画素170102は、容量素子を有していてもよい。この場合、容量線を基板1
70100上に形成することが望ましい。別の例として、画素170102は、駆動トラ
ンジスタなどの電流源を有していてもよい。この場合、電源線を基板170100上に形
成することが望ましい。
Pixel 170102 has a switching element and a pixel electrode. In each of the pixels 170102, the first terminal of the switching element is connected to the signal line, and the second terminal of the switching element is connected to the pixel electrode. Then, the on and off of the switching element is controlled by the scanning line. However, the present invention is not limited to this, and various configurations can be used.
For example, pixel 170102 may have a capacitive element. In this case, the capacitance wire is used as the substrate 1.
It is desirable to form on 70100. As another example, pixel 170102 may have a current source such as a drive transistor. In this case, it is desirable to form the power supply line on the substrate 170100.

なお、基板170100として、単結晶基板、SOI基板、ガラス基板、石英基板、プラ
スチック基板、紙基板、セロファン基板、石材基板、木材基板、布基板(天然繊維(絹、
綿、麻)、合成繊維(ナイロン、ポリウレタン、ポリエステル)若しくは再生繊維(アセ
テート、キュプラ、レーヨン、再生ポリエステル)などを含む)、皮革基板、ゴム基板、
ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板などを用いることが
出来る。あるいは、人などの動物の皮膚(皮表、真皮)又は皮下組織を基板として用いて
もよい。ただし、これに限定されず、様々なものを用いることができる。
The substrate 170100 includes a single crystal substrate, an SOI substrate, a glass substrate, a quartz substrate, a plastic substrate, a paper substrate, a cellophane substrate, a stone substrate, a wood substrate, and a cloth substrate (natural fibers (silk, silk)).
Cotton, linen), synthetic fibers (including nylon, polyurethane, polyester) or recycled fibers (including acetate, cupra, rayon, recycled polyester), leather substrates, rubber substrates,
A stainless steel substrate, a substrate having a stainless steel still foil, or the like can be used. Alternatively, the skin (skin surface, dermis) or subcutaneous tissue of an animal such as a human may be used as a substrate. However, the present invention is not limited to this, and various things can be used.

なお、画素170102が有するスイッチング素子として、トランジスタ(例えば、バイ
ポーラトランジスタ、MOSトランジスタなど)、ダイオード(例えば、PNダイオード
、PINダイオード、ショットキーダイオード、MIM(Metal Insulato
r Metal)ダイオード、MIS(Metal Insulator Semico
nductor)ダイオード、ダイオード接続のトランジスタなど)、サイリスタなどを
用いることができる。ただし、これに限定されず、様々なものを用いることができる。な
お、画素170102が有するスイッチング素子としてMOSトランジスタを用いた場合
、ゲート電極が走査線に接続され、第1端子が信号線に接続され、第2端子が画素電極に
接続される。
The switching element included in the pixel 170102 includes a transistor (for example, a bipolar transistor, a MOS transistor, etc.), a diode (for example, a PN diode, a PIN diode, a Schottky diode, and a MIM (Metal Insulato)).
r Metal diode, MIS (Metal Insulator Semico)
nductor) diode, diode-connected transistor, etc.), thyristor, etc. can be used. However, the present invention is not limited to this, and various things can be used. When a MOS transistor is used as the switching element of the pixel 170102, the gate electrode is connected to the scanning line, the first terminal is connected to the signal line, and the second terminal is connected to the pixel electrode.

ここまで、外付けの駆動回路によって信号を入力する場合について説明した。ただし、こ
れに限定されず、ICチップを表示装置に実装することができる。
Up to this point, the case where a signal is input by an external drive circuit has been described. However, the present invention is not limited to this, and the IC chip can be mounted on the display device.

例えば、図62(A)に示すように、COG(Chip on Glass)方式によっ
て、ICチップ170201を基板170100に実装することができる。この場合、I
Cチップ170201を基板170100に実装する前に検査できるので、表示装置の歩
留まりの向上を図ることができる。信頼性を高めることができる。なお、図61(A)の
構成と共通するところは共通の符号を用いて、その説明を省略する。
For example, as shown in FIG. 62 (A), the IC chip 170201 can be mounted on the substrate 170100 by the COG (Chip on Glass) method. In this case, I
Since the C chip 170201 can be inspected before being mounted on the substrate 170100, the yield of the display device can be improved. Reliability can be increased. It should be noted that the common reference numerals are used for the parts common to the configuration of FIG. 61 (A), and the description thereof will be omitted.

別の例として、図62(B)に示すように、TAB(Tape Automated B
onding)方式によって、ICチップ170201をFPC(Flexible P
rinted Circuit)170200に実装することができる。この場合、IC
チップ170201をFPC170200に実装する前に検査できるので、表示装置の歩
留まりの向上を図ることができる。信頼性を高めることができる。なお、図61(A)の
構成と共通するところは共通の符号を用いて、その説明を省略する。
As another example, as shown in FIG. 62 (B), TAB (Tape Automated B)
The IC chip 170201 is attached to the FPC (Flexible P) by the on) method.
It can be implemented in a lined Circuit) 170200. In this case, IC
Since the chip 170201 can be inspected before being mounted on the FPC 170200, the yield of the display device can be improved. Reliability can be increased. It should be noted that the common reference numerals are used for the parts common to the configuration of FIG. 61 (A), and the description thereof will be omitted.

ここで、ICチップを基板170100に実装するだけでなく、駆動回路を基板1701
00上に形成することができる。
Here, not only the IC chip is mounted on the board 170100, but also the drive circuit is mounted on the board 1701.
It can be formed on 00.

例えば、図61(B)に示すように、走査線駆動回路170105を基板170100上
に形成することができる。この場合、部品点数の削減によるコストの低減を図ることがで
きる。回路部品との接続点数の低減による信頼性の向上を図ることができる。走査線駆動
回路170105は駆動周波数が低いので、トランジスタの半導体層として非結晶シリコ
ン又は微結晶シリコンを用いて走査線駆動回路170105を容易に形成することができ
る。なお、信号線に信号を出力するためのICチップを基板170100にCOG方式で
実装してもよい。あるいは、信号線に信号を出力するためのICチップをTAB方式で実
装したFPCを基板170100に配置してもよい。なお、走査線駆動回路170105
を制御するためのICチップを基板170100にCOG方式で実装してもよい。あるい
は、走査線駆動回路170105を制御するためのICチップをTAB方式で実装したF
PCを基板170100に配置してもよい。なお、図61(A)の構成と共通するところ
は共通の符号を用いて、その説明を省略する。
For example, as shown in FIG. 61 (B), the scanning line drive circuit 170105 can be formed on the substrate 170100. In this case, the cost can be reduced by reducing the number of parts. Reliability can be improved by reducing the number of connection points with circuit components. Since the scanning line driving circuit 170105 has a low driving frequency, the scanning line driving circuit 170105 can be easily formed by using amorphous silicon or microcrystalline silicon as the semiconductor layer of the transistor. An IC chip for outputting a signal to the signal line may be mounted on the substrate 170100 by the COG method. Alternatively, an FPC on which an IC chip for outputting a signal to a signal line is mounted by a TAB method may be arranged on the substrate 170100. The scanning line drive circuit 170105
The IC chip for controlling the above may be mounted on the substrate 170100 by the COG method. Alternatively, F in which an IC chip for controlling the scanning line drive circuit 170105 is mounted by the TAB method.
The PC may be arranged on the substrate 170100. It should be noted that the common reference numerals are used for the parts common to the configuration of FIG. 61 (A), and the description thereof will be omitted.

別の例として、図61(C)に示すように、走査線駆動回路170105及び信号線駆動
回路170106を基板170100上に形成することができる。このため、部品点数の
削減によるコストの低減を図ることができる。回路部品との接続点数の低減による信頼性
の向上を図ることができる。なお、走査線駆動回路170105を制御するためのICチ
ップを基板170100にCOG方式で実装してもよい。あるいは、走査線駆動回路17
0105を制御するためのICチップをTAB方式で実装したFPCを基板170100
に配置してもよい。信号線駆動回路170106を制御するためのICチップを基板17
0100にCOG方式で実装してもよい。あるいは、信号線駆動回路170106を制御
するためのICチップをTAB方式で実装したFPCを基板170100に配置してもよ
い。なお、図61(A)の構成と共通するところは共通の符号を用いて、その説明を省略
する。
As another example, as shown in FIG. 61 (C), the scanning line driving circuit 170105 and the signal line driving circuit 170106 can be formed on the substrate 170100. Therefore, it is possible to reduce the cost by reducing the number of parts. Reliability can be improved by reducing the number of connection points with circuit components. An IC chip for controlling the scanning line drive circuit 170105 may be mounted on the substrate 170100 by the COG method. Alternatively, the scanning line drive circuit 17
An FPC on which an IC chip for controlling 0105 is mounted by the TAB method is mounted on the substrate 170100.
May be placed in. Substrate 17 is an IC chip for controlling the signal line drive circuit 170106.
It may be mounted on 0100 by the COG method. Alternatively, an FPC on which an IC chip for controlling the signal line drive circuit 170106 is mounted by the TAB method may be arranged on the substrate 170100. It should be noted that the common reference numerals are used for the parts common to the configuration of FIG. 61 (A), and the description thereof will be omitted.

次に、図63を参照して、別の表示装置の構成について説明する。具体的には、TFT基
板と、対向基板と、TFT基板と対向基板との間に狭持された表示層とを有する表示装置
について説明する。図63は、表示装置の上面図である。
Next, the configuration of another display device will be described with reference to FIG. 63. Specifically, a display device having a TFT substrate, a counter substrate, and a display layer sandwiched between the TFT substrate and the counter substrate will be described. FIG. 63 is a top view of the display device.

基板170300上に、画素部170301、走査線駆動回路170302a、走査線駆
動回路170302b及び信号線駆動回路170303が形成されている。そして、これ
らの画素部170301、走査線駆動回路170302a、走査線駆動回路170302
b及び信号線駆動回路170303は、シール材170321によって基板170300
と基板170310との間に封止されている。
A pixel unit 170301, a scanning line driving circuit 170302a, a scanning line driving circuit 170302b, and a signal line driving circuit 170303 are formed on the substrate 170300. Then, these pixel portions 170301, the scanning line drive circuit 170302a, and the scanning line drive circuit 170302
b and the signal line drive circuit 170303 are formed on the substrate 170300 by the sealing material 170321.
It is sealed between the substrate 170310 and the substrate 170310.

さらに、FPC107320が基板170300に配置されている。そして、ICチップ
107321がFPC170320にTAB方式で実装されている。
Further, the FPC 107320 is arranged on the substrate 170300. Then, the IC chip 107321 is mounted on the FPC170320 by the TAB method.

画素部170301には、複数の画素がマトリクス状に配置されている。そして、走査線
が走査線駆動回路170302aから行方向に延在して基板170300上に形成されて
いる。走査線が走査線駆動回路170302bから行方向に延在して基板170300上
に形成されている。信号線が信号線駆動回路170303から列方向に延在して基板17
0300上に形成されている。
A plurality of pixels are arranged in a matrix in the pixel unit 170301. Then, the scanning line extends from the scanning line driving circuit 170302a in the row direction and is formed on the substrate 170300. A scanning line extends in the row direction from the scanning line driving circuit 170302b and is formed on the substrate 170300. The signal line extends from the signal line drive circuit 170303 in the row direction to the substrate 17
It is formed on 0300.

走査線駆動回路170302aが基板170300の行方向の一方に形成され、走査線駆
動回路170302bが基板170300の行方向の他方に形成されている。そして、走
査線駆動回路170302aから延在する走査線と、走査線駆動回路170302bから
延在する走査線とは、交互に形成されている。したがって、高精細な表示装置を得ること
ができる。ただし、これに限定されず、走査線駆動回路170302aと走査線駆動回路
170302bのどちらか一方だけが、基板170300上に形成されていてもよい。こ
の場合、表示装置の額縁を小さくすることができる。画素部170301の領域の拡大を
図ることができる。別の例として、走査線駆動回路170302aから延在する走査線と
、走査線駆動回路170302bから延在する走査線とが、共通になっていてもよい。こ
の場合、大型の表示装置などの、走査線の負荷が大きい表示装置などに適している。
The scanning line drive circuit 170302a is formed on one side of the substrate 170300 in the row direction, and the scanning line drive circuit 170302b is formed on the other side of the substrate 170300 in the row direction. The scanning lines extending from the scanning line driving circuit 170302a and the scanning lines extending from the scanning line driving circuit 170302b are alternately formed. Therefore, a high-definition display device can be obtained. However, the present invention is not limited to this, and only one of the scanning line driving circuit 170302a and the scanning line driving circuit 170302b may be formed on the substrate 170300. In this case, the frame of the display device can be reduced. The area of the pixel unit 170301 can be expanded. As another example, the scanning line extending from the scanning line driving circuit 170302a and the scanning line extending from the scanning line driving circuit 170302b may be common. In this case, it is suitable for a display device having a large load of scanning lines, such as a large display device.

信号線駆動回路170303は、基板170300の列方向の一方に形成されている。こ
のため、表示装置の額縁を小さくすることができる。画素部170301の領域の拡大を
図ることができる。ただし、これに限定されず、信号線駆動回路170303が基板17
0300上の列方向の両側に形成されていてもよい。この場合、高精細な表示装置を得る
ことができる。
The signal line drive circuit 170303 is formed in one of the row directions of the substrate 170300. Therefore, the frame of the display device can be reduced. The area of the pixel unit 170301 can be expanded. However, the present invention is not limited to this, and the signal line drive circuit 170303 is mounted on the substrate 17.
It may be formed on both sides in the row direction on 0300. In this case, a high-definition display device can be obtained.

なお、基板170300として、単結晶基板、SOI基板、ガラス基板、石英基板、プラ
スチック基板、紙基板、セロファン基板、石材基板、木材基板、布基板(天然繊維(絹、
綿、麻)、合成繊維(ナイロン、ポリウレタン、ポリエステル)若しくは再生繊維(アセ
テート、キュプラ、レーヨン、再生ポリエステル)などを含む)、皮革基板、ゴム基板、
ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板などを用いることが
出来る。あるいは、人などの動物の皮膚(皮表、真皮)又は皮下組織を基板として用いて
もよい。ただし、これに限定されず、様々なものを用いることができる。
The substrate 170300 includes a single crystal substrate, an SOI substrate, a glass substrate, a quartz substrate, a plastic substrate, a paper substrate, a cellophane substrate, a stone substrate, a wood substrate, and a cloth substrate (natural fibers (silk, silk)).
Cotton, linen), synthetic fibers (including nylon, polyurethane, polyester) or recycled fibers (including acetate, cupra, rayon, recycled polyester), leather substrates, rubber substrates,
A stainless steel substrate, a substrate having a stainless steel still foil, or the like can be used. Alternatively, the skin (skin surface, dermis) or subcutaneous tissue of an animal such as a human may be used as a substrate. However, the present invention is not limited to this, and various things can be used.

なお、表示装置が有するスイッチング素子として、トランジスタ(例えば、バイポーラト
ランジスタ、MOSトランジスタなど)、ダイオード(例えば、PNダイオード、PIN
ダイオード、ショットキーダイオード、MIM(Metal Insulator Me
tal)ダイオード、MIS(Metal Insulator Semiconduc
tor)ダイオード、ダイオード接続のトランジスタなど)、サイリスタなどを用いるこ
とができる。ただし、これに限定されず、様々なものを用いることができる。
The switching elements of the display device include transistors (for example, bipolar transistors, MOS transistors, etc.) and diodes (for example, PN diodes, PINs).
Diode, Schottky diode, MIM (Metal Insulator Me)
tal) Diode, MIS (Metal Insulator Semiconduc)
tor) Diodes, diode-connected transistors, etc.), thyristors, etc. can be used. However, the present invention is not limited to this, and various things can be used.

ここまで、駆動回路が画素部と同じ基板上に形成されている場合について説明した。ただ
し、これに限定されず、駆動回路の一部又は全部を形成した別の基板をICチップとして
、画素部が形成されている基板に実装してもよい。
Up to this point, the case where the drive circuit is formed on the same substrate as the pixel portion has been described. However, the present invention is not limited to this, and another substrate on which a part or all of the drive circuit is formed may be used as an IC chip and mounted on the substrate on which the pixel portion is formed.

例えば、図64(A)に示すように、信号線駆動回路の代わりにICチップ170401
を基板170300にCOG方式で実装することができる。この場合、信号線駆動回路の
代わりにICチップ170401を基板170300にCOG方式で実装することによっ
て、消費電力の増加を防ぐことができる。なぜなら、信号線駆動回路は駆動周波数が高い
ので、消費電力が大きいからである。ICチップ170401を基板170300に実装
する前に検査できるので、表示装置の歩留まりの向上を図ることができる。信頼性を高め
ることができる。走査線駆動回路170302a及び走査線駆動回路170302bは駆
動周波数が低いので、トランジスタの半導体層として非結晶シリコン又は微結晶シリコン
を用いて走査線駆動回路170302a及び走査線駆動回路170302bを容易に形成
することができる。よって、大型の基板を用いて表示装置を製造することができる。なお
、図63の構成と共通するところは共通の符号を用いて、その説明を省略する。
For example, as shown in FIG. 64 (A), the IC chip 170401 is used instead of the signal line drive circuit.
Can be mounted on the substrate 170300 by the COG method. In this case, the increase in power consumption can be prevented by mounting the IC chip 170401 on the substrate 170300 by the COG method instead of the signal line drive circuit. This is because the signal line drive circuit has a high drive frequency and therefore consumes a large amount of power. Since the IC chip 170401 can be inspected before being mounted on the substrate 170300, the yield of the display device can be improved. Reliability can be increased. Since the scanning line driving circuit 170302a and the scanning line driving circuit 170302b have low drive frequencies, the scanning line driving circuit 170302a and the scanning line driving circuit 170302b can be easily formed by using non-crystalline silicon or microcrystalline silicon as the semiconductor layer of the transistor. Can be done. Therefore, a display device can be manufactured using a large substrate. It should be noted that the common reference numerals are used for the parts common to the configuration of FIG. 63, and the description thereof will be omitted.

別の例として、図64(B)に示すように、信号線駆動回路の代わりにICチップ170
401を基板170300にCOG方式で実装し、走査線駆動回路170302aの代わ
りにICチップ170501aを基板170300にCOG方式で実装し、走査線駆動回
路170302bの代わりにICチップ170501bを基板170300にCOG方式
で実装してもよい。この場合、ICチップ170401、ICチップ170501a及び
ICチップ170501bを基板170300に実装する前に検査できるので、表示装置
の歩留まりの向上を図ることができる。信頼性を高めることができる。基板170300
に形成されるトランジスタの半導体層として非結晶シリコン又は微結晶シリコンを容易に
用いることができる。よって、大型の基板を用いて表示装置を製造することができる。な
お、図63の構成と共通するところは共通の符号を用いて、その説明を省略する。
As another example, as shown in FIG. 64 (B), the IC chip 170 is used instead of the signal line drive circuit.
401 is mounted on the board 170300 by the COG method, the IC chip 170501a is mounted on the board 170300 by the COG method instead of the scanning line drive circuit 170302a, and the IC chip 170501b is mounted on the board 170300 by the COG method instead of the scanning line drive circuit 170302b. It may be implemented. In this case, since the IC chip 170401, the IC chip 170501a and the IC chip 170501b can be inspected before being mounted on the substrate 170300, the yield of the display device can be improved. Reliability can be increased. Board 170300
Amorphous silicon or microcrystalline silicon can be easily used as the semiconductor layer of the transistor formed in. Therefore, a display device can be manufactured using a large substrate. It should be noted that the common reference numerals are used for the parts common to the configuration of FIG. 63, and the description thereof will be omitted.

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容(
一部でもよい)は、別の図で述べた内容(一部でもよい)に対して、適用、組み合わせ、
又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各
々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させるこ
とが出来る。
In addition, although it has been described using various figures in this embodiment, the contents described in each figure (
(May be part) applies, combines, and applies to the content (may be part) described in another figure.
Alternatively, it can be replaced freely. Further, in the figures described so far, more figures can be formed by combining different parts with respect to each part.

同様に、本実施の形態の各々の図で述べた内容(一部でもよい)は、別の実施の形態の図
で述べた内容(一部でもよい)に対して、適用、組み合わせ、又は置き換えなどを自由に
行うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施
の形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
Similarly, the content (which may be part) described in each figure of the present embodiment is applied, combined, or replaced with respect to the content (which may be part) described in the figure of another embodiment. You can do such things freely. Further, in the figure of the present embodiment, more figures can be constructed by combining the parts of another embodiment with respect to each part.

なお、本実施の形態は、他の実施の形態で述べた内容(一部でもよい)を、具現化した場
合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、
詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示
している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合
わせ、又は置き換えを自由に行うことができる。
In addition, in this embodiment, the contents (may be a part) described in other embodiments are improved as an example when they are embodied, an example when they are slightly deformed, and an example when a part is changed. An example of the case,
An example of the case described in detail, an example of the case of application, an example of related parts, and the like are shown. Therefore, the contents described in the other embodiments can be freely applied, combined, or replaced with the present embodiments.

(実施の形態5)
本実施の形態においては、表示装置の動作について説明する。
(Embodiment 5)
In the present embodiment, the operation of the display device will be described.

図65は、表示装置の構成例を示す図である。 FIG. 65 is a diagram showing a configuration example of the display device.

表示装置180100は、画素部180101、信号線駆動回路180103及び走査線
駆動回路180104を有する。画素部180101には、複数の信号線S1乃至Smが
信号線駆動回路180103から列方向に延伸して配置されている。画素部180101
には、複数の走査線G1乃至Gnが走査線駆動回路180104から行方向に延伸して配
置されている。そして、複数の信号線S1乃至Smと複数の走査線G1乃至Gnとがそれ
ぞれ交差するところで、画素180102がマトリクス状に配置されている。
The display device 180100 includes a pixel unit 180101, a signal line drive circuit 180103, and a scanning line drive circuit 180104. A plurality of signal lines S1 to Sm are arranged in the pixel unit 180101 so as to extend in the row direction from the signal line drive circuit 180103. Pixel part 180101
A plurality of scanning lines G1 to Gn are arranged so as to extend in the row direction from the scanning line driving circuit 180104. Pixels 180102 are arranged in a matrix at the intersections of the plurality of signal lines S1 to Sm and the plurality of scanning lines G1 to Gn, respectively.

なお、信号線駆動回路180103は、信号線S1乃至Snそれぞれに信号を出力する機
能を有する。この信号をビデオ信号と呼んでもよい。なお、走査線駆動回路180104
は、走査線G1乃至Gmそれぞれに信号を出力する機能を有する。この信号を走査信号と
呼んでもよい。
The signal line drive circuit 180103 has a function of outputting signals to each of the signal lines S1 to Sn. This signal may be called a video signal. Scanning line drive circuit 180104
Has a function of outputting a signal to each of the scanning lines G1 to Gm. This signal may be called a scanning signal.

なお、画素180102は、少なくとも信号線と接続されたスイッチング素子を有してい
る。このスイッチング素子は、走査線の電位(走査信)によってオン、オフが制御される
。そして、スイッチング素子がオンしている場合に画素180102は選択され、オフし
ている場合に画素180102は選択されない。
The pixel 180102 has at least a switching element connected to a signal line. The switching element is controlled to be turned on and off by the potential of the scanning line (scanning signal). Then, the pixel 180102 is selected when the switching element is on, and the pixel 180102 is not selected when the switching element is off.

画素180102が選択されている場合(選択状態)は、信号線から画素180102に
ビデオ信号が入力される。そして、画素180102の状態(例えば、輝度、透過率、保
持容量の電圧など)は、この入力されたビデオ信号に応じて変化する。
When pixel 180102 is selected (selected state), a video signal is input to pixel 180102 from the signal line. Then, the state of the pixel 180102 (for example, the brightness, the transmittance, the voltage of the holding capacitance, etc.) changes according to the input video signal.

画素180102が選択されていない場合(非選択状態)は、ビデオ信号が画素1801
02に入力されない。ただし、画素180102は選択時に入力されたビデオ信号に応じ
た電位を保持しているため、画素180102はビデオ信号に応じた(例えば、輝度、透
過率、保持容量の電圧など)を維持する。
When pixel 180102 is not selected (non-selected state), the video signal is pixel 1801.
Not entered in 02. However, since the pixel 180102 holds the potential corresponding to the video signal input at the time of selection, the pixel 180102 maintains the potential corresponding to the video signal (for example, brightness, transmittance, voltage of holding capacitance, etc.).

なお、表示装置の構成は、図65に限定されない。例えば、画素180102の構成に応
じて、新たに配線(走査線、信号線、電源線、容量線又はコモン線など)を追加してもよ
い。別の例として、様々な機能を有する回路を追加してもよい。
The configuration of the display device is not limited to FIG. 65. For example, new wiring (scanning line, signal line, power supply line, capacitance line, common line, etc.) may be added depending on the configuration of the pixel 180102. As another example, circuits having various functions may be added.

図66は、表示装置の動作を説明するためのタイミングチャートの一例を示す。 FIG. 66 shows an example of a timing chart for explaining the operation of the display device.

図66のタイミングチャートは、1画面分の画像を表示する期間に相当する1フレーム期
間を示す。1フレーム期間は特に限定はしないが、画像を見る人がちらつき(フリッカー
)を感じないように少なくとも1/60秒以下とすることが好ましい。
The timing chart of FIG. 66 shows a one-frame period corresponding to a period for displaying an image for one screen. The period of one frame is not particularly limited, but it is preferably at least 1/60 second or less so that the viewer does not feel flicker.

図66のタイミングチャートは、1行目の走査線G1、i行目の走査線Gi(走査線G1
乃至Gmのうちいずれか一)、i+1行目の走査線Gi+1及びm行目の走査線Gmがそ
れぞれ選択されるタイミングを示している。
In the timing chart of FIG. 66, the scanning line G1 of the first line and the scanning line Gi of the i-th line (scanning line G1) are shown.
1), the timing at which the scanning line Gi + 1 on the i + 1th line and the scanning line Gm on the mth line are selected is shown.

なお、走査線が選択されると同時に、当該走査線に接続されている画素180102も選
択される。例えば、i行目の走査線Giが選択されていると、i行目の走査線Giに接続
されている画素180102も選択される。
At the same time that the scanning line is selected, the pixel 180102 connected to the scanning line is also selected. For example, when the scanning line Gi on the i-th row is selected, the pixel 180102 connected to the scanning line Gi on the i-th row is also selected.

走査線G1乃至Gmの走査線それぞれは、1行目の走査線G1からm行目の走査線Gmま
で順に選択される(以下、走査するともいう)。例えば、i行目の走査線Giが選択され
ている期間は、i行目の走査線Gi以外の走査線(G1乃至Gi−1、Gi+1乃至Gm
)は選択されない。そして、次の期間に、i+1行目の走査線Gi+1が選択される。な
お、1つの走査線が選択されている期間を1ゲート選択期間と呼ぶ。
Each of the scanning lines of the scanning lines G1 to Gm is selected in order from the scanning line G1 of the first line to the scanning line Gm of the mth line (hereinafter, also referred to as scanning). For example, during the period when the scanning line Gi on the i-th line is selected, scanning lines (G1 to Gi-1, Gi + 1 to Gm) other than the scanning line Gi on the i-th line are selected.
) Is not selected. Then, in the next period, the scanning line Gi + 1 on the i + 1 line is selected. The period in which one scanning line is selected is referred to as a one-gate selection period.

したがって、ある行の走査線が選択されると、当該走査線に接続された複数の画素180
102に、信号線G1乃至信号線Gmそれぞれからビデオ信号が入力される。例えば、i
行目の走査線Giが選択されている間、i行目の走査線Giに接続されている複数の画素
180102は、各々の信号線S1乃至Snから任意のビデオ信号をそれぞれ入力する。
こうして、個々の複数の画素180102を走査信号及びビデオ信号によって、独立して
制御することができる。
Therefore, when a scan line in a row is selected, a plurality of pixels 180 connected to the scan line
A video signal is input to 102 from each of the signal lines G1 and Gm. For example, i
While the scan line Gi of the i-th line is selected, the plurality of pixels 180102 connected to the scan line Gi of the i-th line input arbitrary video signals from their respective signal lines S1 to Sn, respectively.
In this way, the individual plurality of pixels 180102 can be independently controlled by the scanning signal and the video signal.

次に、1ゲート選択期間を複数のサブゲート選択期間に分割した場合について説明する。
図67は、1ゲート選択期間を2つのサブゲート選択期間(第1のサブゲート選択期間及
び第2のサブゲート選択期間)に分割した場合のタイミングチャートを示す。
Next, a case where one gate selection period is divided into a plurality of subgate selection periods will be described.
FIG. 67 shows a timing chart when the one gate selection period is divided into two subgate selection periods (first subgate selection period and second subgate selection period).

なお、1ゲート選択期間を3つ以上のサブゲート選択期間に分割することもできる。 It is also possible to divide one gate selection period into three or more subgate selection periods.

図67のタイミングチャートは、1画面分の画像を表示する期間に相当する1フレーム期
間を示す。1フレーム期間は特に限定はしないが、画像を見る人がちらつき(フリッカー
)を感じないように少なくとも1/60秒以下とすることが好ましい。
The timing chart of FIG. 67 shows a one-frame period corresponding to a period for displaying an image for one screen. The period of one frame is not particularly limited, but it is preferably at least 1/60 second or less so that the viewer does not feel flicker.

なお、1フレームは2つのサブフレーム(第1のサブフレーム及び第2のサブフレーム)
に分割されている。
One frame is two subframes (first subframe and second subframe).
It is divided into.

図67のタイミングチャートは、i行目の走査線Gi、i+1行目の走査線Gi+1、j
行目の走査線Gj(走査線Gi+1乃至Gmのうちいずれか一)、j+1行目の走査線及
びGj+1行目の走査線Gj+1がそれぞれ選択されるタイミングを示している。
In the timing chart of FIG. 67, the scanning lines Gi on the i-th line and the scanning lines Gi + 1, j on the i + 1th line are shown.
The timing at which the scanning line Gj of the line (any one of the scanning lines Gi + 1 to Gm), the scanning line of the j + 1 line, and the scanning line Gj + 1 of the Gj + 1 line are selected is shown.

なお、走査線が選択されると同時に、当該走査線に接続されている画素180102も選
択される。例えば、i行目の走査線Giが選択されていると、i行目の走査線Giに接続
されている画素180102も選択される。
At the same time that the scanning line is selected, the pixel 180102 connected to the scanning line is also selected. For example, when the scanning line Gi on the i-th row is selected, the pixel 180102 connected to the scanning line Gi on the i-th row is also selected.

なお、走査線G1乃至Gmの走査線それぞれは、各サブゲート選択期間内で順に走査され
る。例えば、ある1ゲート選択期間において、第1のサブゲート選択期間ではi行目の走
査線Giが選択され、第2のサブゲート選択期間ではj行目の走査線Gjが選択される。
すると、1ゲート選択期間において、あたかも同時に2行分の走査信号を選択したかのよ
うに動作させることが可能となる。このとき、第1のサブゲート選択期間と第2のサブゲ
ート選択期間とで、別々のビデオ信号が信号線S1乃至Snに入力される。したがって、
i行目に接続されている複数の画素180102とj行目に接続されている複数の画素1
80102とには、別々のビデオ信号を入力することができる。
Each of the scanning lines G1 to Gm is scanned in order within each subgate selection period. For example, in a certain one-gate selection period, the scan line Gi of the i-th row is selected in the first sub-gate selection period, and the scan line Gj of the j-th row is selected in the second sub-gate selection period.
Then, in the one-gate selection period, it is possible to operate as if two lines of scanning signals were selected at the same time. At this time, separate video signals are input to the signal lines S1 to Sn in the first subgate selection period and the second subgate selection period. Therefore,
A plurality of pixels 180102 connected to the i-th row and a plurality of pixels 1 connected to the j-th row
Separate video signals can be input to the 80102.

次に、入力される画像データのフレームレート(入力フレームレートとも記す)と、表示
のフレームレート(表示フレームレートとも記す)を変換する駆動方法について説明する
。なお、フレームレートとは、1秒間あたりのフレームの数であり、単位はHzである。
Next, a driving method for converting the frame rate of the input image data (also referred to as the input frame rate) and the display frame rate (also referred to as the display frame rate) will be described. The frame rate is the number of frames per second, and the unit is Hz.

本実施の形態では、入力フレームレートは、表示のフレームレートと、必ずしも一致して
いなくてもよい。入力フレームレートと表示フレームレートが異なる場合は、画像データ
のフレームレートを変換する回路(フレームレート変換回路)によって、フレームレート
を変換することができる。こうすることによって、入力フレームレートと表示フレームレ
ートが異なっている場合でも、様々な表示フレームレートで表示を行なうことができる。
In the present embodiment, the input frame rate does not necessarily have to match the display frame rate. When the input frame rate and the display frame rate are different, the frame rate can be converted by a circuit that converts the frame rate of the image data (frame rate conversion circuit). By doing so, even if the input frame rate and the display frame rate are different, it is possible to display at various display frame rates.

入力フレームレートが表示フレームレートよりも大きい場合、入力される画像データの一
部を破棄することで、様々な表示フレームレートに変換して表示を行なうことができる。
この場合は、表示フレームレートを小さくできるため、表示するための駆動回路の動作周
波数を小さくすることができ、消費電力を低減できる。一方、入力フレームレートが表示
フレームレートよりも小さい場合、入力される画像データの全部または一部を複数回表示
させる、入力される画像データから別の画像を生成する、入力される画像データとは関係
のない画像を生成する、等の手段を用いることで、様々な表示フレームレートに変換して
表示を行なうことができる。この場合は、表示フレームレートを大きくすることによって
、動画の品質を向上することができる。
When the input frame rate is larger than the display frame rate, it is possible to convert to various display frame rates and display by discarding a part of the input image data.
In this case, since the display frame rate can be reduced, the operating frequency of the drive circuit for display can be reduced, and the power consumption can be reduced. On the other hand, when the input frame rate is smaller than the display frame rate, all or part of the input image data is displayed multiple times, another image is generated from the input image data, and what is the input image data? By using means such as generating an irrelevant image, it is possible to convert to various display frame rates and display the image. In this case, the quality of the moving image can be improved by increasing the display frame rate.

本実施の形態においては、入力フレームレートが表示フレームレートよりも小さい場合の
フレームレート変換方法について詳細に説明する。なお、入力フレームレートが表示フレ
ームレートよりも大きい場合のフレームレート変換方法については、入力フレームレート
が表示フレームレートよりも小さい場合のフレームレート変換方法の逆の手順を実行する
ことによって実現することができる。
In the present embodiment, a frame rate conversion method when the input frame rate is smaller than the display frame rate will be described in detail. The frame rate conversion method when the input frame rate is larger than the display frame rate can be realized by executing the reverse procedure of the frame rate conversion method when the input frame rate is smaller than the display frame rate. it can.

本実施の形態においては、入力フレームレートと同じフレームレートで表示される画像の
ことを基本画像と呼ぶこととする。一方、基本画像とは異なるフレームレートで表示され
る画像であって、入力フレームレートと表示フレームレートの整合を取るために表示され
る画像のことを、補間画像と呼ぶこととする。基本画像には、入力される画像データと同
じ画像を用いることができる。補間画像には、基本画像と同じ画像を用いることができる
。さらに、基本画像とは異なる画像を作成し、作成した画像を補間画像とすることもでき
る。
In the present embodiment, an image displayed at the same frame rate as the input frame rate is referred to as a basic image. On the other hand, an image displayed at a frame rate different from that of the basic image and displayed in order to match the input frame rate and the display frame rate is referred to as an interpolated image. As the basic image, the same image as the input image data can be used. The same image as the basic image can be used as the interpolated image. Further, an image different from the basic image can be created, and the created image can be used as an interpolated image.

補間画像を作成する場合は、入力される画像データの時間的変化(画像の動き)を検出し
、これらの中間状態の画像を補間画像とする方法、基本画像の輝度にある係数をかけた画
像を補間画像とする方法、入力された画像データから、異なる複数の画像を作成し、当該
複数の画像を時間的に連続して提示する(当該複数の画像のうちの1つを基本画像とし、
残りを補間画像とする)ことで、入力された画像データに対応する画像が表示されたよう
に観察者に知覚させる方法、等がある。入力された画像データから異なる複数の画像を作
成する方法としては、入力された画像データのガンマ値を変換する方法、入力された画像
データに含まれる階調値を分割する方法、等がある。
When creating an interpolated image, a method of detecting a temporal change (image movement) of the input image data and using an image in these intermediate states as an interpolated image, an image obtained by multiplying the brightness of the basic image by a certain coefficient. Is used as an interpolated image, a plurality of different images are created from the input image data, and the plurality of images are presented in succession in time (one of the plurality of images is used as a basic image, and the image is used as a basic image.
By using the rest as an interpolated image), there is a method of making the observer perceive as if an image corresponding to the input image data is displayed. As a method of creating a plurality of different images from the input image data, there are a method of converting the gamma value of the input image data, a method of dividing the gradation value included in the input image data, and the like.

なお、中間状態の画像(中間画像)とは、入力された画像データの時間的変化(画像の動
き)を検出し、検出された動きを内挿して求められた画像である。このような方法によっ
て中間画像を求めることを、動き補償と呼ぶこととする。
The image in the intermediate state (intermediate image) is an image obtained by detecting a temporal change (movement of the image) of the input image data and interpolating the detected movement. Obtaining an intermediate image by such a method is called motion compensation.

次に、フレームレート変換方法の具体例について説明する。この方法によれば、任意の有
理数(n/m)倍のフレームレート変換を実現することができる。ここで、nおよびmは
1以上の整数とする。本実施の形態におけるフレームレート変換方法は、第1のステップ
と、第2のステップに分けて取り扱うことができる。ここで、第1のステップは、任意の
有理数(n/m)倍にフレームレート変換するステップである。ここでは、補間画像とし
て基本画像を用いてもよいし、動き補償によって求めた中間画像を補間画像として用いて
もよい。第2のステップは、入力された画像データまたは第1のステップにおいてフレー
ムレート変換された各々の画像から、異なる複数の画像(サブ画像)を作成し、当該複数
のサブ画像を時間的に連続して表示する方法を行なうためのステップである。第2のステ
ップによる方法を用いることによって、実際は複数の異なる画像を表示しているのにもか
かわらず、見た目上、元の画像が表示されたように人間の目に知覚させることもできる。
Next, a specific example of the frame rate conversion method will be described. According to this method, a frame rate conversion of an arbitrary rational number (n / m) times can be realized. Here, n and m are integers of 1 or more. The frame rate conversion method in the present embodiment can be handled separately in the first step and the second step. Here, the first step is a step of converting the frame rate to an arbitrary rational number (n / m) times. Here, a basic image may be used as the interpolated image, or an intermediate image obtained by motion compensation may be used as the interpolated image. In the second step, a plurality of different images (sub-images) are created from the input image data or each image whose frame rate has been converted in the first step, and the plurality of sub-images are continuously connected in time. It is a step for performing the method of displaying. By using the method according to the second step, it is possible to make the human eye perceive the original image as if it were displayed, even though a plurality of different images are actually displayed.

なお、本実施の形態におけるフレームレート変換方法は、第1のステップおよび第2のス
テップを両方用いてもよいし、第1のステップを省略して第2のステップのみ用いてもよ
いし、第2のステップを省略して第1のステップのみを用いてもよい。
In the frame rate conversion method in the present embodiment, both the first step and the second step may be used, the first step may be omitted, and only the second step may be used. The second step may be omitted and only the first step may be used.

まず、第1のステップとして、任意の有理数(n/m)倍のフレームレート変換について
説明する。(図68参照)図68は、横軸は時間であり、縦軸は様々なnおよびmについ
て場合分けを行なって示したものである。図68内の図形は、表示される画像の模式図を
表しており、その横位置によって表示されるタイミングを表している。さらに、図形内に
表示した点によって、画像の動きを模式的に表しているものとする。ただし、これは説明
のための例であり、表示される画像はこれに限定されない。この方法は、様々な画像に対
して適用することができる。
First, as a first step, a frame rate conversion of an arbitrary rational number (n / m) times will be described. (See FIG. 68) In FIG. 68, the horizontal axis represents time, and the vertical axis shows various n and m in different cases. The figure in FIG. 68 represents a schematic view of the displayed image, and represents the timing of display according to the horizontal position thereof. Further, it is assumed that the movement of the image is schematically represented by the points displayed in the figure. However, this is an example for explanation, and the displayed image is not limited to this. This method can be applied to various images.

期間Tinは、入力画像データの周期を表している。入力画像データの周期は、入力フレ
ームレートに対応している。たとえば、入力フレームレートが60Hzの場合は、入力画
像データの周期は1/60秒である。同様に、入力フレームレートが50Hzであれば、
入力画像データの周期は1/50秒である。このように、入力画像データの周期(単位:
秒)は入力フレームレート(単位:Hz)の逆数となる。なお、入力フレームレートは様
々なものを用いることができる。たとえば、24Hz、50Hz、60Hz、70Hz、
48Hz、100Hz、120Hz、140Hz、等を挙げることができる。ここで、2
4Hzはフィルム映画等に用いられるフレームレートである。50Hzは、PAL規格の
映像信号等に用いられるフレームレートである。60Hzは、NTSC規格の映像信号等
に用いられるフレームレートである。70Hzは、パーソナルコンピュータのディスプレ
イ入力信号等に用いられるフレームレートである。48Hz、100Hz、120Hz、
140Hz、は、これらの2倍のフレームレートである。なお、2倍に限らず、様々な倍
数のフレームレートであってもよい。このように、本実施の形態に示す方法によれば、様
々な規格の入力信号に対してフレームレートの変換を実現することができる。
The period Tin represents the period of the input image data. The cycle of the input image data corresponds to the input frame rate. For example, when the input frame rate is 60 Hz, the period of the input image data is 1/60 second. Similarly, if the input frame rate is 50 Hz,
The period of the input image data is 1/50 second. In this way, the period of the input image data (unit:
Seconds) is the reciprocal of the input frame rate (unit: Hz). Various input frame rates can be used. For example, 24Hz, 50Hz, 60Hz, 70Hz,
48 Hz, 100 Hz, 120 Hz, 140 Hz, etc. can be mentioned. Here, 2
4 Hz is a frame rate used for film movies and the like. 50 Hz is a frame rate used for PAL standard video signals and the like. 60 Hz is a frame rate used for NTSC standard video signals and the like. 70 Hz is a frame rate used for a display input signal of a personal computer or the like. 48Hz, 100Hz, 120Hz,
140 Hz is a frame rate twice these. The frame rate is not limited to twice, and may be various multiples of the frame rate. As described above, according to the method shown in the present embodiment, it is possible to realize the conversion of the frame rate for the input signals of various standards.

第1のステップにおける任意の有理数(n/m)倍のフレームレート変換の手順は、以下
のとおりである。
手順1として、第1の基本画像に対する第kの補間画像(kは1以上の整数;初期値は1
)の表示タイミングを決定する。第kの補間画像の表示タイミングは、第1の基本画像が
表示されてから、入力画像データの周期をk(m/n)倍した期間が経過した時点である
とする。
手順2として、第kの補間画像の表示タイミングの決定に用いた係数k(m/n)が、整
数であるかどうかを判別する。整数であった場合は、第kの補間画像の表示タイミングに
おいて第(k(m/n)+1)の基本画像を表示し、第1のステップを終了する。整数で
なかった場合は、手順3に進む。
手順3として、第kの補間画像として用いる画像を決定する。具体的には、第kの補間画
像の表示タイミングの決定に用いた係数k(m/n)を、x+y/nの形に変換する。こ
こで、xおよびyは整数であり、yはnよりも小さい数であるとする。そして、第kの補
間画像を動き補償によって求めた中間画像とする場合は、第kの補間画像は、第(x+1
)の基本画像から第(x+2)の基本画像までの画像の動きを(y/n)倍した動きに相
当する画像として求めた中間画像とする。第kの補間画像を基本画像と同じ画像とする場
合は、第(x+1)の基本画像を用いることができる。なお、画像の動きを(y/n)倍
した動きに相当する画像として中間画像を求める方法については、別の部分で詳細に述べ
る。
手順4として、対象とする補間画像を次の補間画像に移す。具体的には、kの値を1増加
させ、手順1に戻る。
The procedure for converting the frame rate of an arbitrary rational number (n / m) times in the first step is as follows.
As step 1, the kth interpolated image with respect to the first basic image (k is an integer of 1 or more; the initial value is 1).
) Is displayed. It is assumed that the display timing of the k-th interpolated image is the time when a period obtained by multiplying the period of the input image data by k (m / n) has elapsed since the first basic image was displayed.
As step 2, it is determined whether or not the coefficient k (m / n) used for determining the display timing of the kth interpolated image is an integer. If it is an integer, the (k (m / n) +1) basic image is displayed at the display timing of the kth interpolated image, and the first step is completed. If it is not an integer, the process proceeds to step 3.
As step 3, an image to be used as the kth interpolated image is determined. Specifically, the coefficient k (m / n) used for determining the display timing of the kth interpolated image is converted into the form of x + y / n. Here, it is assumed that x and y are integers, and y is a number smaller than n. Then, when the kth interpolated image is an intermediate image obtained by motion compensation, the kth interpolated image is the (x + 1) th (x + 1).
) Is an intermediate image obtained as an image corresponding to the movement of the image from the basic image to the (x + 2) basic image multiplied by (y / n). When the kth interpolated image is the same as the basic image, the (x + 1) th basic image can be used. The method of obtaining an intermediate image as an image corresponding to the movement of the image multiplied by (y / n) will be described in detail in another part.
As step 4, the target interpolated image is moved to the next interpolated image. Specifically, the value of k is incremented by 1, and the process returns to step 1.

次に、第1のステップにおける手順において、nおよびmの値を具体的に示して詳細に説
明する。
Next, in the procedure in the first step, the values of n and m will be specifically shown and described in detail.

なお、第1のステップにおける手順を実行する仕組みは、装置に実装されたものであって
もよいし、装置の設計段階であらかじめ決められたものであってもよい。第1のステップ
における手順を実行する仕組みが装置に実装されていれば、状況に応じた最適な動作が行
われるように、駆動方法を切り替えることが可能となる。なお、ここでいう状況とは、画
像データの内容、装置内外の環境(温度、湿度、気圧、光、音、磁界、電界、放射線量、
高度、加速度、移動速度、等)、ユーザ設定、ソフトウエアバージョン、等を含む。一方
、第1のステップにおける手順を実行する仕組みが装置の設計段階であらかじめ決められ
たものであれば、それぞれの駆動方法に最適な駆動回路を用いることができ、さらに、仕
組みが決められていることによって、量産効果による製造コストの低減が期待できる。
The mechanism for executing the procedure in the first step may be mounted on the device or may be predetermined at the design stage of the device. If a mechanism for executing the procedure in the first step is implemented in the apparatus, it is possible to switch the driving method so that the optimum operation is performed according to the situation. The situation here means the content of the image data, the environment inside and outside the device (temperature, humidity, atmospheric pressure, light, sound, magnetic field, electric field, radiation dose, etc.)
Includes altitude, acceleration, speed of movement, etc.), user settings, software version, etc. On the other hand, if the mechanism for executing the procedure in the first step is predetermined at the device design stage, the optimum drive circuit can be used for each drive method, and the mechanism is further determined. As a result, it can be expected that the manufacturing cost will be reduced due to the mass production effect.

n=1,m=1、すなわち変換比(n/m)が1(図68のn=1,m=1の箇所)の場
合は、第1のステップにおける動作は次のようになる。まず、k=1のとき、手順1では
、第1の基本画像に対する第1の補間画像の表示タイミングを決定する。第1の補間画像
の表示タイミングは、第1の基本画像が表示されてから、入力画像データの周期をk(m
/n)倍すなわち1倍した期間が経過した時点である。
When n = 1, m = 1, that is, the conversion ratio (n / m) is 1 (at the location of n = 1, m = 1 in FIG. 68), the operation in the first step is as follows. First, when k = 1, in step 1, the display timing of the first interpolated image with respect to the first basic image is determined. The display timing of the first interpolated image is such that the period of the input image data is k (m) after the first basic image is displayed.
/ N) This is the time when the period of multiplying, that is, multiplying by 1 has elapsed.

次に、手順2では、第1の補間画像の表示タイミングの決定に用いた係数k(m/n)が
、整数であるかどうかを判別する。ここで、係数k(m/n)は1であるので、整数であ
る。したがって、第1の補間画像の表示タイミングにおいては第(k(m/n)+1)す
なわち第2の基本画像を表示し、第1のステップを終了する。
Next, in step 2, it is determined whether or not the coefficient k (m / n) used for determining the display timing of the first interpolated image is an integer. Here, since the coefficient k (m / n) is 1, it is an integer. Therefore, at the display timing of the first interpolated image, the second (k (m / n) + 1), that is, the second basic image is displayed, and the first step is completed.

すなわち、変換比が1である場合は、第kの画像は基本画像であり、第k+1の画像は基
本画像であり、画像表示周期は、入力画像データの周期の1倍であることを特徴とする。
That is, when the conversion ratio is 1, the kth image is a basic image, the k + 1th image is a basic image, and the image display cycle is one times the cycle of the input image data. To do.

具体的な表現としては、変換比が1(n/m=1)である場合は、
第i(iは正の整数)の画像データと、
第i+1の画像データと、が、入力画像データとして一定の周期で順次入力され、
第k(kは正の整数)の画像と、
第k+1の画像と、を、入力画像データの周期と等倍の間隔で順次表示する表示装置の駆
動方法であって、
前記第kの画像は、前記第iの画像データにしたがって表示され、
前記第k+1の画像は、前記第i+1の画像データにしたがって表示される
ことを特徴とする。
As a concrete expression, when the conversion ratio is 1 (n / m = 1),
The i-th (i is a positive integer) image data and
The i + 1th image data and the image data are sequentially input as input image data at regular intervals.
The image of the kth (k is a positive integer) and
It is a driving method of a display device that sequentially displays the k + 1th image and the image at intervals equal to the cycle of the input image data.
The k-th image is displayed according to the i-th image data, and is displayed.
The k + 1th image is displayed according to the i + 1 image data.

ここで、変換比が1である場合は、フレームレート変換回路を省略することができるため
、製造コストを低減できるという利点を有する。さらに、変換比が1である場合は、変換
比が1より小さい場合よりも動画の品質を向上できるという利点を有する。さらに、変換
比が1である場合は、変換比が1より大きい場合よりも消費電力および製造コストを低減
できるという利点を有する。
Here, when the conversion ratio is 1, the frame rate conversion circuit can be omitted, which has an advantage that the manufacturing cost can be reduced. Further, when the conversion ratio is 1, there is an advantage that the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 1. Further, when the conversion ratio is 1, there is an advantage that the power consumption and the manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 1.

n=2,m=1、すなわち変換比(n/m)が2(図68のn=2,m=1の箇所)の場
合は、第1のステップにおける動作は次のようになる。まず、k=1のとき、手順1では
、第1の基本画像に対する第1の補間画像の表示タイミングを決定する。第1の補間画像
の表示タイミングは、第1の基本画像が表示されてから、入力画像データの周期をk(m
/n)倍すなわち1/2倍した期間が経過した時点である。
When n = 2, m = 1, that is, the conversion ratio (n / m) is 2 (at the location of n = 2, m = 1 in FIG. 68), the operation in the first step is as follows. First, when k = 1, in step 1, the display timing of the first interpolated image with respect to the first basic image is determined. The display timing of the first interpolated image is such that the period of the input image data is k (m) after the first basic image is displayed.
It is the time when the period of / n) times, that is, 1/2 times has passed.

次に、手順2では、第1の補間画像の表示タイミングの決定に用いた係数k(m/n)が
、整数であるかどうかを判別する。ここで、係数k(m/n)は1/2であるので、整数
ではない。したがって、手順3に進む。
Next, in step 2, it is determined whether or not the coefficient k (m / n) used for determining the display timing of the first interpolated image is an integer. Here, since the coefficient k (m / n) is 1/2, it is not an integer. Therefore, the process proceeds to step 3.

手順3では、第1の補間画像として用いる画像を決定する。そのために、係数1/2をx
+y/nの形に変換する。係数1/2の場合は、x=0,y=1である。そして、第1の
補間画像を動き補償によって求めた中間画像とする場合は、第1の補間画像は、第(x+
1)すなわち第1の基本画像から第(x+2)すなわち第2の基本画像までの画像の動き
をy/n倍すなわち1/2倍した動きに相当する画像として求めた中間画像とする。第1
の補間画像を基本画像と同じ画像とする場合は、第(x+1)すなわち第1の基本画像を
用いることができる。
In step 3, an image to be used as the first interpolated image is determined. Therefore, the coefficient 1/2 is x
Convert to + y / n form. When the coefficient is 1/2, x = 0 and y = 1. Then, when the first interpolated image is an intermediate image obtained by motion compensation, the first interpolated image is the first (x +).
1) That is, it is an intermediate image obtained as an image corresponding to the movement of the image from the first basic image to the second (x + 2), that is, the second basic image, which is multiplied by y / n, that is, 1/2. 1st
When the interpolated image of is the same as the basic image, the first (x + 1), that is, the first basic image can be used.

ここまでの手順により、第1の補間画像の表示タイミングと、第1の補間画像として表示
する画像を決定することができた。次に、手順4では、対象とする補間画像を、第1の補
間画像から第2の補間画像へ移す。すなわち、kを1から2に変更し、手順1に戻る。
By the procedure up to this point, the display timing of the first interpolated image and the image to be displayed as the first interpolated image can be determined. Next, in step 4, the target interpolated image is moved from the first interpolated image to the second interpolated image. That is, k is changed from 1 to 2, and the process returns to step 1.

k=2のとき、手順1では、第1の基本画像に対する第2の補間画像の表示タイミングを
決定する。第2の補間画像の表示タイミングは、第1の基本画像が表示されてから、入力
画像データの周期をk(m/n)倍すなわち1倍した期間が経過した時点である。
When k = 2, in step 1, the display timing of the second interpolated image with respect to the first basic image is determined. The display timing of the second interpolated image is a time when a period of k (m / n) times, that is, 1 times the cycle of the input image data has elapsed since the first basic image was displayed.

次に、手順2では、第2の補間画像の表示タイミングの決定に用いた係数k(m/n)が
、整数であるかどうかを判別する。ここで、係数k(m/n)は1であるので、整数であ
る。したがって、第2の補間画像の表示タイミングにおいては第(k(m/n)+1)す
なわち第2の基本画像を表示し、第1のステップを終了する。
Next, in step 2, it is determined whether or not the coefficient k (m / n) used for determining the display timing of the second interpolated image is an integer. Here, since the coefficient k (m / n) is 1, it is an integer. Therefore, at the display timing of the second interpolated image, the second (k (m / n) + 1), that is, the second basic image is displayed, and the first step is completed.

すなわち、変換比が2(n/m=2)である場合は、
第kの画像は基本画像であり、
第k+1の画像は補間画像であり、
第k+2の画像は基本画像であり、画像表示周期は、入力画像データの周期の1/2倍で
あることを特徴とする。
That is, when the conversion ratio is 2 (n / m = 2),
The kth image is a basic image,
The k + 1th image is an interpolated image,
The k + 2th image is a basic image, and the image display cycle is 1/2 times the cycle of the input image data.

具体的な表現としては、変換比が2(n/m=2)である場合は、
第i(iは正の整数)の画像データと、
第i+1の画像データと、が、入力画像データとして一定の周期で順次入力され、
第k(kは正の整数)の画像と、
第k+1の画像と、
第k+2の画像と、を、入力画像データの周期の1/2倍の間隔で順次表示する表示装置
の駆動方法であって、
前記第kの画像は、前記第iの画像データにしたがって表示され、
前記第k+1の画像は、前記第iの画像データから前記第i+1の画像データまでの動き
を1/2倍した動きに相当する画像データにしたがって表示され、
前記第k+2の画像は、前記第i+1の画像データにしたがって表示される
ことを特徴とする。
As a concrete expression, when the conversion ratio is 2 (n / m = 2),
The i-th (i is a positive integer) image data and
The i + 1th image data and the image data are sequentially input as input image data at regular intervals.
The image of the kth (k is a positive integer) and
The first k + 1 image and
It is a driving method of a display device that sequentially displays the k + 2 image and the image at an interval of 1/2 times the cycle of the input image data.
The k-th image is displayed according to the i-th image data, and is displayed.
The k + 1 image is displayed according to image data corresponding to a movement obtained by multiplying the movement from the i-th image data to the i + 1 image data by 1/2.
The k + 2 image is displayed according to the i + 1 image data.

さらに別の具体的な表現としては、変換比が2(n/m=2)である場合は、
第i(iは正の整数)の画像データと、
第i+1の画像データと、が、入力画像データとして一定の周期で順次入力され、
第k(kは正の整数)の画像と、
第k+1の画像と、
第k+2の画像と、を、入力画像データの周期の1/2倍の間隔で順次表示する表示装置
の駆動方法であって、
前記第kの画像は、前記第iの画像データにしたがって表示され、
前記第k+1の画像は、前記第iの画像データにしたがって表示され、
前記第k+2の画像は、前記第i+1の画像データにしたがって表示される
ことを特徴とする。
As yet another concrete expression, when the conversion ratio is 2 (n / m = 2),
The i-th (i is a positive integer) image data and
The i + 1th image data and the image data are sequentially input as input image data at regular intervals.
The image of the kth (k is a positive integer) and
The first k + 1 image and
It is a driving method of a display device that sequentially displays the k + 2 image and the image at an interval of 1/2 times the cycle of the input image data.
The k-th image is displayed according to the i-th image data, and is displayed.
The k + 1 image is displayed according to the i-th image data, and is displayed.
The k + 2 image is displayed according to the i + 1 image data.

具体的には、変換比が2である場合は、2倍速駆動、または単に倍速駆動とも呼ばれる。
たとえば、入力フレームレートが60Hzであれば、表示フレームレートは120Hz(
120Hz駆動)である。そして、ひとつの入力画像に対し、画像を2回連続して表示す
ることになる。このとき、補間画像が動き補償によって求められた中間画像である場合は
、動画の動きを滑らかにすることができるため、動画の品質を顕著に向上させることが可
能である。さらに、表示装置がアクティブマトリクス方式の液晶表示装置である場合は、
特に顕著な画質改善効果をもたらす。これは、液晶素子の静電容量が印加電圧によって変
動してしまう、いわゆるダイナミックキャパシタンスによる書き込み電圧不足の問題に関
係する。すなわち、表示フレームレートを入力フレームレートよりも大きくすることによ
って、画像データの書き込み動作の頻度を大きくできるので、ダイナミックキャパシタン
スによる書き込み電圧不足に起因する、動画の尾引き、残像等の障害を低減することがで
きる。さらに、液晶表示装置の交流駆動と120Hz駆動を組み合わせるのも効果的であ
る。すなわち、液晶表示装置の駆動周波数を120Hzとしつつ、交流駆動の周波数をそ
の整数倍または整数分の一(たとえば、30Hz、60Hz、120Hz、240Hz等
)とすることによって、交流駆動によって現れるフリッカを、人間の目に知覚されない程
度に低減することができる。
Specifically, when the conversion ratio is 2, it is also called double speed drive or simply double speed drive.
For example, if the input frame rate is 60 Hz, the display frame rate is 120 Hz (
120Hz drive). Then, the image is displayed twice in succession for one input image. At this time, when the interpolated image is an intermediate image obtained by motion compensation, the motion of the moving image can be smoothed, so that the quality of the moving image can be remarkably improved. Further, when the display device is an active matrix type liquid crystal display device,
It brings about a particularly remarkable image quality improvement effect. This is related to the problem of insufficient write voltage due to so-called dynamic capacitance, in which the capacitance of the liquid crystal element fluctuates depending on the applied voltage. That is, by making the display frame rate larger than the input frame rate, the frequency of image data writing operations can be increased, so that obstacles such as trailing of moving images and afterimages caused by insufficient writing voltage due to dynamic capacitance can be reduced. be able to. Further, it is also effective to combine the AC drive and the 120 Hz drive of the liquid crystal display device. That is, by setting the drive frequency of the liquid crystal display device to 120 Hz and setting the frequency of the AC drive to an integral multiple or a fraction of that frequency (for example, 30 Hz, 60 Hz, 120 Hz, 240 Hz, etc.), the flicker that appears due to the AC drive can be prevented. It can be reduced to the extent that it is not perceived by the human eye.

n=3,m=1、すなわち変換比(n/m)が3(図68のn=3,m=1の箇所)の場
合は、第1のステップにおける動作は次のようになる。まず、k=1のとき、手順1では
、第1の基本画像に対する第1の補間画像の表示タイミングを決定する。第1の補間画像
の表示タイミングは、第1の基本画像が表示されてから、入力画像データの周期をk(m
/n)倍すなわち1/3倍した期間が経過した時点である。
When n = 3, m = 1, that is, the conversion ratio (n / m) is 3 (at the location of n = 3, m = 1 in FIG. 68), the operation in the first step is as follows. First, when k = 1, in step 1, the display timing of the first interpolated image with respect to the first basic image is determined. The display timing of the first interpolated image is such that the period of the input image data is k (m) after the first basic image is displayed.
It is the time when the period of / n) times, that is, 1/3 times has passed.

次に、手順2では、第1の補間画像の表示タイミングの決定に用いた係数k(m/n)が
、整数であるかどうかを判別する。ここで、係数k(m/n)は1/3であるので、整数
ではない。したがって、手順3に進む。
Next, in step 2, it is determined whether or not the coefficient k (m / n) used for determining the display timing of the first interpolated image is an integer. Here, since the coefficient k (m / n) is 1/3, it is not an integer. Therefore, the process proceeds to step 3.

手順3では、第1の補間画像として用いる画像を決定する。そのために、係数1/3をx
+y/nの形に変換する。係数1/3の場合は、x=0,y=1である。そして、第1の
補間画像を動き補償によって求めた中間画像とする場合は、第1の補間画像は、第(x+
1)すなわち第1の基本画像から第(x+2)すなわち第2の基本画像までの画像の動き
をy/n倍すなわち1/3倍した動きに相当する画像として求めた中間画像とする。第1
の補間画像を基本画像と同じ画像とする場合は、第(x+1)すなわち第1の基本画像を
用いることができる。
In step 3, an image to be used as the first interpolated image is determined. Therefore, the coefficient 1/3 is x
Convert to + y / n form. When the coefficient is 1/3, x = 0 and y = 1. Then, when the first interpolated image is an intermediate image obtained by motion compensation, the first interpolated image is the first (x +).
1) That is, the intermediate image obtained as an image corresponding to the movement of the image from the first basic image to the second (x + 2), that is, the second basic image is multiplied by y / n, that is, 1/3 times. 1st
When the interpolated image of is the same as the basic image, the first (x + 1), that is, the first basic image can be used.

ここまでの手順により、第1の補間画像の表示タイミングと、第1の補間画像として表示
する画像を決定することができた。次に、手順4では、対象とする補間画像を、第1の補
間画像から第2の補間画像へ移す。すなわち、kを1から2に変更し、手順1に戻る。
By the procedure up to this point, the display timing of the first interpolated image and the image to be displayed as the first interpolated image can be determined. Next, in step 4, the target interpolated image is moved from the first interpolated image to the second interpolated image. That is, k is changed from 1 to 2, and the process returns to step 1.

k=2のとき、手順1では、第1の基本画像に対する第2の補間画像の表示タイミングを
決定する。第2の補間画像の表示タイミングは、第1の基本画像が表示されてから、入力
画像データの周期をk(m/n)倍すなわち2/3倍した期間が経過した時点である。
When k = 2, in step 1, the display timing of the second interpolated image with respect to the first basic image is determined. The display timing of the second interpolated image is a time when a period of k (m / n) times, that is, 2/3 times the cycle of the input image data has elapsed since the first basic image was displayed.

次に、手順2では、第2の補間画像の表示タイミングの決定に用いた係数k(m/n)が
、整数であるかどうかを判別する。ここで、係数k(m/n)は2/3であるので、整数
ではない。したがって、手順3に進む。
Next, in step 2, it is determined whether or not the coefficient k (m / n) used for determining the display timing of the second interpolated image is an integer. Here, since the coefficient k (m / n) is 2/3, it is not an integer. Therefore, the process proceeds to step 3.

手順3では、第2の補間画像として用いる画像を決定する。そのために、係数2/3をx
+y/nの形に変換する。係数2/3の場合は、x=0,y=2である。そして、第2の
補間画像を動き補償によって求めた中間画像とする場合は、第2の補間画像は、第(x+
1)すなわち第1の基本画像から第(x+2)すなわち第2の基本画像までの画像の動き
をy/n倍すなわち2/3倍した動きに相当する画像として求めた中間画像とする。第2
の補間画像を基本画像と同じ画像とする場合は、第(x+1)すなわち第1の基本画像を
用いることができる。
In step 3, an image to be used as the second interpolated image is determined. Therefore, the coefficient 2/3 is x
Convert to + y / n form. In the case of the coefficient 2/3, x = 0 and y = 2. Then, when the second interpolated image is an intermediate image obtained by motion compensation, the second interpolated image is the second (x +).
1) That is, the intermediate image obtained as an image corresponding to the movement of the image from the first basic image to the second (x + 2), that is, the second basic image is multiplied by y / n, that is, 2/3 times. Second
When the interpolated image of is the same as the basic image, the first (x + 1), that is, the first basic image can be used.

ここまでの手順により、第2の補間画像の表示タイミングと、第2の補間画像として表示
する画像を決定することができた。次に、手順4では、対象とする補間画像を、第2の補
間画像から第3の補間画像へ移す。すなわち、kを2から3に変更し、手順1に戻る。
By the procedure up to this point, the display timing of the second interpolated image and the image to be displayed as the second interpolated image can be determined. Next, in step 4, the target interpolated image is moved from the second interpolated image to the third interpolated image. That is, k is changed from 2 to 3, and the process returns to step 1.

k=3のとき、手順1では、第1の基本画像に対する第3の補間画像の表示タイミングを
決定する。第3の補間画像の表示タイミングは、第1の基本画像が表示されてから、入力
画像データの周期をk(m/n)倍すなわち1倍した期間が経過した時点である。
When k = 3, in step 1, the display timing of the third interpolated image with respect to the first basic image is determined. The display timing of the third interpolated image is a time when a period of k (m / n) times, that is, 1 times the cycle of the input image data has elapsed since the first basic image was displayed.

次に、手順2では、第3の補間画像の表示タイミングの決定に用いた係数k(m/n)が
、整数であるかどうかを判別する。ここで、係数k(m/n)は1であるので、整数であ
る。したがって、第3の補間画像の表示タイミングにおいては第(k(m/n)+1)す
なわち第2の基本画像を表示し、第1のステップを終了する。
Next, in step 2, it is determined whether or not the coefficient k (m / n) used for determining the display timing of the third interpolated image is an integer. Here, since the coefficient k (m / n) is 1, it is an integer. Therefore, at the display timing of the third interpolated image, the third (k (m / n) + 1), that is, the second basic image is displayed, and the first step is completed.

すなわち、変換比が3(n/m=3)である場合は、
第kの画像は基本画像であり、
第k+1の画像は補間画像であり、
第k+2の画像は補間画像であり、
第k+3の画像は基本画像であり、画像表示周期は、入力画像データの周期の1/3倍で
あることを特徴とする。
That is, when the conversion ratio is 3 (n / m = 3),
The kth image is a basic image,
The k + 1th image is an interpolated image,
The k + 2nd image is an interpolated image,
The k + 3th image is a basic image, and the image display cycle is 1/3 times the cycle of the input image data.

具体的な表現としては、変換比が3(n/m=3)である場合は、
第i(iは正の整数)の画像データと、
第i+1の画像データと、が、入力画像データとして一定の周期で順次入力され、
第k(kは正の整数)の画像と、
第k+1の画像と、
第k+2の画像と、
第k+3の画像と、を、入力画像データの周期の1/3倍の間隔で順次表示する表示装置
の駆動方法であって、
前記第kの画像は、前記第iの画像データにしたがって表示され、
前記第k+1の画像は、前記第iの画像データから前記第i+1の画像データまでの動き
を1/3倍した動きに相当する画像データにしたがって表示され、
前記第k+2の画像は、前記第iの画像から前記第i+1の画像までの動きを2/3倍し
た動きに相当する画像データにしたがって表示され、
前記第k+3の画像は、前記第i+1の画像データにしたがって表示される
ことを特徴とする。
As a concrete expression, when the conversion ratio is 3 (n / m = 3),
The i-th (i is a positive integer) image data and
The i + 1th image data and the image data are sequentially input as input image data at regular intervals.
The image of the kth (k is a positive integer) and
The first k + 1 image and
The k + 2 image and
It is a driving method of a display device that sequentially displays the k + 3 image and the k + 3 image at an interval of 1/3 times the cycle of the input image data.
The k-th image is displayed according to the i-th image data, and is displayed.
The k + 1 image is displayed according to image data corresponding to a movement obtained by multiplying the movement from the i-th image data to the i + 1 image data by 1/3.
The k + 2 image is displayed according to image data corresponding to a movement obtained by multiplying the movement from the i-th image to the i + 1 image by 2/3.
The k + 3 image is displayed according to the i + 1 image data.

さらに別の具体的な表現としては、変換比が3(n/m=3)である場合は、
第i(iは正の整数)の画像データと、
第i+1の画像データと、が、入力画像データとして一定の周期で順次入力され、
第k(kは正の整数)の画像と、
第k+1の画像と、
第k+2の画像と、
第k+3の画像と、を、入力画像データの周期の1/3倍の間隔で順次表示する表示装置
の駆動方法であって、
前記第kの画像は、前記第iの画像データにしたがって表示され、
前記第k+1の画像は、前記第iの画像データにしたがって表示され、
前記第k+2の画像は、前記第iの画像データにしたがって表示され、
前記第k+3の画像は、前記第i+1の画像データにしたがって表示される
ことを特徴とする。
As yet another concrete expression, when the conversion ratio is 3 (n / m = 3),
The i-th (i is a positive integer) image data and
The i + 1th image data and the image data are sequentially input as input image data at regular intervals.
The image of the kth (k is a positive integer) and
The first k + 1 image and
The k + 2 image and
It is a driving method of a display device that sequentially displays the k + 3 image and the k + 3 image at an interval of 1/3 times the cycle of the input image data.
The k-th image is displayed according to the i-th image data, and is displayed.
The k + 1 image is displayed according to the i-th image data, and is displayed.
The k + 2 image is displayed according to the i-th image data, and is displayed.
The k + 3 image is displayed according to the i + 1 image data.

ここで、変換比が3である場合は、変換比が3より小さい場合よりも動画の品質を向上で
きるという利点を有する。さらに、変換比が3である場合は、変換比が3より大きい場合
よりも消費電力および製造コストを低減できるという利点を有する。
Here, when the conversion ratio is 3, there is an advantage that the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 3. Further, when the conversion ratio is 3, there is an advantage that the power consumption and the manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 3.

具体的には、変換比が3である場合は、3倍速駆動とも呼ばれる。たとえば、入力フレー
ムレートが60Hzであれば、表示フレームレートは180Hz(180Hz駆動)であ
る。そして、ひとつの入力画像に対し、画像を3回連続して表示することになる。このと
き、補間画像が動き補償によって求められた中間画像である場合は、動画の動きを滑らか
にすることができるため、動画の品質を顕著に向上させることが可能である。さらに、表
示装置がアクティブマトリクス方式の液晶表示装置である場合は、ダイナミックキャパシ
タンスによる書き込み電圧不足の問題が回避できるため、動画の尾引き、残像等の障害に
対し特に顕著な画質改善効果をもたらす。さらに、液晶表示装置の交流駆動と180Hz
駆動を組み合わせるのも効果的である。すなわち、液晶表示装置の駆動周波数を180H
zとしつつ、交流駆動の周波数をその整数倍または整数分の一(たとえば、45Hz、9
0Hz、180Hz、360Hz等)とすることによって、交流駆動によって現れるフリ
ッカを、人間の目に知覚されない程度に低減することができる。
Specifically, when the conversion ratio is 3, it is also called triple speed drive. For example, if the input frame rate is 60 Hz, the display frame rate is 180 Hz (180 Hz drive). Then, the image is displayed three times in succession for one input image. At this time, when the interpolated image is an intermediate image obtained by motion compensation, the motion of the moving image can be smoothed, so that the quality of the moving image can be remarkably improved. Further, when the display device is an active matrix type liquid crystal display device, the problem of insufficient writing voltage due to the dynamic capacitance can be avoided, so that a particularly remarkable image quality improvement effect is brought about against obstacles such as trailing of moving images and afterimages. Furthermore, the AC drive of the liquid crystal display device and 180Hz
It is also effective to combine drives. That is, the drive frequency of the liquid crystal display device is 180H.
While setting z, the frequency of AC drive is an integral multiple or an integral fraction of that (for example, 45 Hz, 9).
By setting it to 0 Hz, 180 Hz, 360 Hz, etc.), the flicker that appears due to AC driving can be reduced to the extent that it is not perceived by the human eye.

n=3,m=2、すなわち変換比(n/m)が3/2(図68のn=3,m=2の箇所)
の場合は、第1のステップにおける動作は次のようになる。まず、k=1のとき、手順1
では、第1の基本画像に対する第1の補間画像の表示タイミングを決定する。第1の補間
画像の表示タイミングは、第1の基本画像が表示されてから、入力画像データの周期をk
(m/n)倍すなわち2/3倍した期間が経過した時点である。
n = 3, m = 2, that is, the conversion ratio (n / m) is 3/2 (at n = 3, m = 2 in FIG. 68).
In the case of, the operation in the first step is as follows. First, when k = 1, step 1
Then, the display timing of the first interpolated image with respect to the first basic image is determined. The display timing of the first interpolated image is such that the period of the input image data is k after the first basic image is displayed.
This is the time when the period of (m / n) times, that is, 2/3 times has passed.

次に、手順2では、第1の補間画像の表示タイミングの決定に用いた係数k(m/n)が
、整数であるかどうかを判別する。ここで、係数k(m/n)は2/3であるので、整数
ではない。したがって、手順3に進む。
Next, in step 2, it is determined whether or not the coefficient k (m / n) used for determining the display timing of the first interpolated image is an integer. Here, since the coefficient k (m / n) is 2/3, it is not an integer. Therefore, the process proceeds to step 3.

手順3では、第1の補間画像として用いる画像を決定する。そのために、係数2/3をx
+y/nの形に変換する。係数2/3の場合は、x=0,y=2である。そして、第1の
補間画像を動き補償によって求めた中間画像とする場合は、第1の補間画像は、第(x+
1)すなわち第1の基本画像から第(x+2)すなわち第2の基本画像までの画像の動き
をy/n倍すなわち2/3倍した動きに相当する画像として求めた中間画像とする。第1
の補間画像を基本画像と同じ画像とする場合は、第(x+1)すなわち第1の基本画像を
用いることができる。
In step 3, an image to be used as the first interpolated image is determined. Therefore, the coefficient 2/3 is x
Convert to + y / n form. In the case of the coefficient 2/3, x = 0 and y = 2. Then, when the first interpolated image is an intermediate image obtained by motion compensation, the first interpolated image is the first (x +).
1) That is, the intermediate image obtained as an image corresponding to the movement of the image from the first basic image to the second (x + 2), that is, the second basic image is multiplied by y / n, that is, 2/3 times. 1st
When the interpolated image of is the same as the basic image, the first (x + 1), that is, the first basic image can be used.

ここまでの手順により、第1の補間画像の表示タイミングと、第1の補間画像として表示
する画像を決定することができた。次に、手順4では、対象とする補間画像を、第1の補
間画像から第2の補間画像へ移す。すなわち、kを1から2に変更し、手順1に戻る。
By the procedure up to this point, the display timing of the first interpolated image and the image to be displayed as the first interpolated image can be determined. Next, in step 4, the target interpolated image is moved from the first interpolated image to the second interpolated image. That is, k is changed from 1 to 2, and the process returns to step 1.

k=2のとき、手順1では、第1の基本画像に対する第2の補間画像の表示タイミングを
決定する。第2の補間画像の表示タイミングは、第1の基本画像が表示されてから、入力
画像データの周期をk(m/n)倍すなわち4/3倍した期間が経過した時点である。
When k = 2, in step 1, the display timing of the second interpolated image with respect to the first basic image is determined. The display timing of the second interpolated image is a time when a period of k (m / n) times, that is, 4/3 times the cycle of the input image data has elapsed since the first basic image was displayed.

次に、手順2では、第2の補間画像の表示タイミングの決定に用いた係数k(m/n)が
、整数であるかどうかを判別する。ここで、係数k(m/n)は4/3であるので、整数
ではない。したがって、手順3に進む。
Next, in step 2, it is determined whether or not the coefficient k (m / n) used for determining the display timing of the second interpolated image is an integer. Here, since the coefficient k (m / n) is 4/3, it is not an integer. Therefore, the process proceeds to step 3.

手順3では、第2の補間画像として用いる画像を決定する。そのために、係数4/3をx
+y/nの形に変換する。係数4/3の場合は、x=1,y=1である。そして、第2の
補間画像を動き補償によって求めた中間画像とする場合は、第2の補間画像は、第(x+
1)すなわち第2の基本画像から第(x+2)すなわち第3の基本画像までの画像の動き
をy/n倍すなわち1/3倍した動きに相当する画像として求めた中間画像とする。第2
の補間画像を基本画像と同じ画像とする場合は、第(x+1)すなわち第2の基本画像を
用いることができる。
In step 3, an image to be used as the second interpolated image is determined. Therefore, the coefficient 4/3 is x
Convert to + y / n form. In the case of the coefficient 4/3, x = 1 and y = 1. Then, when the second interpolated image is an intermediate image obtained by motion compensation, the second interpolated image is the second (x +).
1) That is, an intermediate image obtained as an image corresponding to the movement of the image from the second basic image to the third (x + 2), that is, the third basic image is multiplied by y / n, that is, 1/3 times. Second
When the interpolated image of is the same as the basic image, the first (x + 1), that is, the second basic image can be used.

ここまでの手順により、第2の補間画像の表示タイミングと、第2の補間画像として表示
する画像を決定することができた。次に、手順4では、対象とする補間画像を、第2の補
間画像から第3の補間画像へ移す。すなわち、kを2から3に変更し、手順1に戻る。
By the procedure up to this point, the display timing of the second interpolated image and the image to be displayed as the second interpolated image can be determined. Next, in step 4, the target interpolated image is moved from the second interpolated image to the third interpolated image. That is, k is changed from 2 to 3, and the process returns to step 1.

k=3のとき、手順1では、第1の基本画像に対する第3の補間画像の表示タイミングを
決定する。第3の補間画像の表示タイミングは、第1の基本画像が表示されてから、入力
画像データの周期をk(m/n)倍すなわち2倍した期間が経過した時点である。
When k = 3, in step 1, the display timing of the third interpolated image with respect to the first basic image is determined. The display timing of the third interpolated image is a time when a period of k (m / n) times, that is, twice the period of the input image data has elapsed since the first basic image was displayed.

次に、手順2では、第3の補間画像の表示タイミングの決定に用いた係数k(m/n)が
、整数であるかどうかを判別する。ここで、係数k(m/n)は2であるので、整数であ
る。したがって、第3の補間画像の表示タイミングにおいては第(k(m/n)+1)す
なわち第3の基本画像を表示し、第1のステップを終了する。
Next, in step 2, it is determined whether or not the coefficient k (m / n) used for determining the display timing of the third interpolated image is an integer. Here, since the coefficient k (m / n) is 2, it is an integer. Therefore, at the display timing of the third interpolated image, the third (k (m / n) +1), that is, the third basic image is displayed, and the first step is completed.

すなわち、変換比が3/2(n/m=3/2)である場合は、
第kの画像は基本画像であり、
第k+1の画像は補間画像であり、
第k+2の画像は補間画像であり、
第k+3の画像は基本画像であり、画像表示周期は、入力画像データの周期の2/3倍で
あることを特徴とする。
That is, when the conversion ratio is 3/2 (n / m = 3/2),
The kth image is a basic image,
The k + 1th image is an interpolated image,
The k + 2nd image is an interpolated image,
The k + 3th image is a basic image, and the image display cycle is 2/3 times the cycle of the input image data.

具体的な表現としては、変換比が3/2(n/m=3/2)である場合は、
第i(iは正の整数)の画像データと、
第i+1の画像データと、
第i+2の画像データと、が、入力画像データとして一定の周期で順次入力され、
第k(kは正の整数)の画像と、
第k+1の画像と、
第k+2の画像と、
第k+3の画像と、を、入力画像データの周期の2/3倍の間隔で順次表示する表示装置
の駆動方法であって、
前記第kの画像は、前記第iの画像データにしたがって表示され、
前記第k+1の画像は、前記第iの画像データから前記第i+1の画像データまでの動き
を2/3倍した動きに相当する画像データにしたがって表示され、
前記第k+2の画像は、前記第i+1の画像から前記第i+2の画像までの動きを1/3
倍した動きに相当する画像データにしたがって表示され、
前記第k+3の画像は、前記第i+2の画像データにしたがって表示される
ことを特徴とする。
As a specific expression, when the conversion ratio is 3/2 (n / m = 3/2),
The i-th (i is a positive integer) image data and
Image data of the i + 1 and
The i + 2 image data and the second image data are sequentially input as input image data at regular intervals.
The image of the kth (k is a positive integer) and
The first k + 1 image and
The k + 2 image and
It is a driving method of a display device that sequentially displays the k + 3 image and the k + 3 image at an interval of 2/3 times the cycle of the input image data.
The k-th image is displayed according to the i-th image data, and is displayed.
The k + 1 image is displayed according to image data corresponding to a movement obtained by multiplying the movement from the i-th image data to the i + 1 image data by 2/3.
The k + 2 image is 1/3 of the movement from the i + 1 image to the i + 2 image.
It is displayed according to the image data corresponding to the doubled movement,
The k + 3 image is displayed according to the i + 2 image data.

さらに別の具体的な表現としては、変換比が3/2(n/m=3/2)である場合は、
第i(iは正の整数)の画像データと、
第i+1の画像データと、
第i+2の画像データと、が、入力画像データとして一定の周期で順次入力され、
第k(kは正の整数)の画像と、
第k+1の画像と、
第k+2の画像と、
第k+3の画像と、を、入力画像データの周期の2/3倍の間隔で順次表示する表示装置
の駆動方法であって、
前記第kの画像は、前記第iの画像データにしたがって表示され、
前記第k+1の画像は、前記第iの画像データにしたがって表示され、
前記第k+2の画像は、前記第i+1の画像データにしたがって表示され、
前記第k+3の画像は、前記第i+2の画像データにしたがって表示される
ことを特徴とする。
As yet another concrete expression, when the conversion ratio is 3/2 (n / m = 3/2),
The i-th (i is a positive integer) image data and
Image data of the i + 1 and
The i + 2 image data and the second image data are sequentially input as input image data at regular intervals.
The image of the kth (k is a positive integer) and
The first k + 1 image and
The k + 2 image and
It is a driving method of a display device that sequentially displays the k + 3 image and the k + 3 image at an interval of 2/3 times the cycle of the input image data.
The k-th image is displayed according to the i-th image data, and is displayed.
The k + 1 image is displayed according to the i-th image data, and is displayed.
The k + 2 image is displayed according to the i + 1 image data, and is displayed.
The k + 3 image is displayed according to the i + 2 image data.

ここで、変換比が3/2である場合は、変換比が3/2より小さい場合よりも動画の品質
を向上できるという利点を有する。さらに、変換比が3/2である場合は、変換比が3/
2より大きい場合よりも消費電力および製造コストを低減できるという利点を有する。
Here, when the conversion ratio is 3/2, there is an advantage that the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 3/2. Further, when the conversion ratio is 3/2, the conversion ratio is 3 /.
It has the advantage that power consumption and manufacturing cost can be reduced as compared with the case where it is larger than 2.

具体的には、変換比が3/2である場合は、3/2倍速駆動または1.5倍速駆動とも呼
ばれる。たとえば、入力フレームレートが60Hzであれば、表示フレームレートは90
Hz(90Hz駆動)である。そして、2つの入力画像に対し、画像を3回連続して表示
することになる。このとき、補間画像が動き補償によって求められた中間画像である場合
は、動画の動きを滑らかにすることができるため、動画の品質を顕著に向上させることが
可能である。特に、120Hz駆動(倍速駆動)、180Hz駆動(3倍速駆動)等の駆
動周波数の大きな駆動方法と比較すると、動き補償によって中間画像を求める回路の動作
周波数を低減できるため、安価な回路が使用でき、製造コストおよび消費電力を低減でき
る。さらに、表示装置がアクティブマトリクス方式の液晶表示装置である場合は、ダイナ
ミックキャパシタンスによる書き込み電圧不足の問題が回避できるため、動画の尾引き、
残像等の障害に対し特に顕著な画質改善効果をもたらす。さらに、液晶表示装置の交流駆
動と90Hz駆動を組み合わせるのも効果的である。すなわち、液晶表示装置の駆動周波
数を90Hzとしつつ、交流駆動の周波数をその整数倍または整数分の一(たとえば、3
0Hz、45Hz、90Hz、180Hz等)とすることによって、交流駆動によって現
れるフリッカを、人間の目に知覚されない程度に低減することができる。
Specifically, when the conversion ratio is 3/2, it is also called 3/2 times speed drive or 1.5 times speed drive. For example, if the input frame rate is 60 Hz, the display frame rate is 90.
It is Hz (90 Hz drive). Then, the images are displayed three times in succession for the two input images. At this time, when the interpolated image is an intermediate image obtained by motion compensation, the motion of the moving image can be smoothed, so that the quality of the moving image can be remarkably improved. In particular, compared with a drive method having a large drive frequency such as 120 Hz drive (double speed drive) or 180 Hz drive (3 times speed drive), the operating frequency of the circuit for which an intermediate image is obtained can be reduced by motion compensation, so that an inexpensive circuit can be used. , Manufacturing cost and power consumption can be reduced. Furthermore, when the display device is an active matrix type liquid crystal display device, the problem of insufficient write voltage due to dynamic capacitance can be avoided, so that the trailing of the moving image can be avoided.
It brings about a particularly remarkable image quality improvement effect for obstacles such as afterimages. Further, it is also effective to combine the AC drive and the 90 Hz drive of the liquid crystal display device. That is, while setting the drive frequency of the liquid crystal display device to 90 Hz, the frequency of AC drive is an integral multiple or a fraction of that (for example, 3).
By setting it to 0 Hz, 45 Hz, 90 Hz, 180 Hz, etc.), the flicker that appears due to AC driving can be reduced to the extent that it is not perceived by the human eye.

上記以外の正の整数nおよびmについては手順の詳細は省略するが、第1のステップにお
けるフレームレート変換の手順にしたがうことで、変換比は任意の有理数(n/m)とし
て設定することができる。なお、正の整数nおよびmの組み合わせのうち、変換比(n/
m)が約分できる組み合わせについては、約分した後の変換比と同様に取り扱うことがで
きる。
For positive integers n and m other than the above, the details of the procedure are omitted, but the conversion ratio can be set as an arbitrary rational number (n / m) by following the frame rate conversion procedure in the first step. it can. Of the combinations of positive integers n and m, the conversion ratio (n /
Combinations in which m) can be reduced can be treated in the same manner as the conversion ratio after reduction.

たとえば、n=4,m=1、すなわち変換比(n/m)が4(図68のn=4,m=1の
箇所)の場合は、
第kの画像は基本画像であり、
第k+1の画像は補間画像であり、
第k+2の画像は補間画像であり、
第k+3の画像は補間画像であり、
第k+4の画像は基本画像であり、画像表示周期は、入力画像データの周期の1/4倍で
あることを特徴とする。
For example, when n = 4, m = 1, that is, the conversion ratio (n / m) is 4 (at n = 4, m = 1 in FIG. 68),
The kth image is a basic image,
The k + 1th image is an interpolated image,
The k + 2nd image is an interpolated image,
The k + 3th image is an interpolated image,
The k + 4th image is a basic image, and the image display cycle is 1/4 times the cycle of the input image data.

さらに具体的な表現としては、変換比が4(n/m=4)である場合は、
第i(iは正の整数)の画像データと、
第i+1の画像データと、が、入力画像データとして一定の周期で順次入力され、
第k(kは正の整数)の画像と、
第k+1の画像と、
第k+2の画像と、
第k+3の画像と、
第k+4の画像と、を、入力画像データの周期の1/4倍の間隔で順次表示する表示装置
の駆動方法であって、
前記第kの画像は、前記第iの画像データにしたがって表示され、
前記第k+1の画像は、前記第iの画像データから前記第i+1の画像データまでの動き
を1/4倍した動きに相当する画像データにしたがって表示され、
前記第k+2の画像は、前記第iの画像データから前記第i+1の画像データまでの動き
を1/2倍した動きに相当する画像データにしたがって表示され、
前記第k+3の画像は、前記第iの画像データから前記第i+1の画像データまでの動き
を3/4倍した動きに相当する画像データにしたがって表示され、
前記第k+4の画像は、前記第i+1の画像データにしたがって表示される
ことを特徴とする。
As a more specific expression, when the conversion ratio is 4 (n / m = 4),
The i-th (i is a positive integer) image data and
The i + 1th image data and the image data are sequentially input as input image data at regular intervals.
The image of the kth (k is a positive integer) and
The first k + 1 image and
The k + 2 image and
The k + 3 image and
It is a driving method of a display device that sequentially displays the k + 4th image at an interval of 1/4 times the cycle of the input image data.
The k-th image is displayed according to the i-th image data, and is displayed.
The k + 1 image is displayed according to image data corresponding to a movement obtained by multiplying the movement from the i-th image data to the i + 1 image data by 1/4.
The k + 2 image is displayed according to the image data corresponding to the movement obtained by multiplying the movement from the i-th image data to the i + 1 image data by 1/2.
The k + 3 image is displayed according to the image data corresponding to the movement obtained by multiplying the movement from the i-th image data to the i + 1 image data by 3/4.
The k + 4 image is displayed according to the i + 1 image data.

さらに別の具体的な表現としては、変換比が4(n/m=4)である場合は、
第i(iは正の整数)の画像データと、
第i+1の画像データと、が、入力画像データとして一定の周期で順次入力され、
第k(kは正の整数)の画像と、
第k+1の画像と、
第k+2の画像と、
第k+3の画像と、
第k+4の画像と、を、入力画像データの周期の1/4倍の間隔で順次表示する表示装置
の駆動方法であって、
前記第kの画像は、前記第iの画像データにしたがって表示され、
前記第k+1の画像は、前記第iの画像データにしたがって表示され、
前記第k+2の画像は、前記第iの画像データにしたがって表示され、
前記第k+3の画像は、前記第iの画像データにしたがって表示され、
前記第k+4の画像は、前記第i+1の画像データにしたがって表示される
ことを特徴とする。
As yet another concrete expression, when the conversion ratio is 4 (n / m = 4),
The i-th (i is a positive integer) image data and
The i + 1th image data and the image data are sequentially input as input image data at regular intervals.
The image of the kth (k is a positive integer) and
The first k + 1 image and
The k + 2 image and
The k + 3 image and
It is a driving method of a display device that sequentially displays the k + 4th image at an interval of 1/4 times the cycle of the input image data.
The k-th image is displayed according to the i-th image data, and is displayed.
The k + 1 image is displayed according to the i-th image data, and is displayed.
The k + 2 image is displayed according to the i-th image data, and is displayed.
The k + 3 image is displayed according to the i-th image data, and is displayed.
The k + 4 image is displayed according to the i + 1 image data.

ここで、変換比が4である場合は、変換比が4より小さい場合よりも動画の品質を向上で
きるという利点を有する。さらに、変換比が4である場合は、変換比が4より大きい場合
よりも消費電力および製造コストを低減できるという利点を有する。
Here, when the conversion ratio is 4, there is an advantage that the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 4. Further, when the conversion ratio is 4, there is an advantage that the power consumption and the manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 4.

具体的には、変換比が4である場合は、4倍速駆動とも呼ばれる。たとえば、入力フレー
ムレートが60Hzであれば、表示フレームレートは240Hz(240Hz駆動)であ
る。そして、1つの入力画像に対し、画像を4回連続して表示することになる。このとき
、補間画像が動き補償によって求められた中間画像である場合は、動画の動きを滑らかに
することができるため、動画の品質を顕著に向上させることが可能である。特に、120
Hz駆動(倍速駆動)、180Hz駆動(3倍速駆動)等の駆動周波数の小さな駆動方法
と比較すると、さらに精度の高い動き補償によって求めた中間画像を補間画像として用い
ることができるため、さらに動画の動きを滑らかにすることができ、動画の品質を顕著に
向上させることが可能である。さらに、表示装置がアクティブマトリクス方式の液晶表示
装置である場合は、ダイナミックキャパシタンスによる書き込み電圧不足の問題が回避で
きるため、動画の尾引き、残像等の障害に対し特に顕著な画質改善効果をもたらす。さら
に、液晶表示装置の交流駆動と240Hz駆動を組み合わせるのも効果的である。すなわ
ち、液晶表示装置の駆動周波数を240Hzとしつつ、交流駆動の周波数をその整数倍ま
たは整数分の一(たとえば、30Hz、40Hz、60Hz、120Hz等)とすること
によって、交流駆動によって現れるフリッカを、人間の目に知覚されない程度に低減する
ことができる。
Specifically, when the conversion ratio is 4, it is also called quadruple speed drive. For example, if the input frame rate is 60 Hz, the display frame rate is 240 Hz (240 Hz drive). Then, the image is displayed four times in succession for one input image. At this time, when the interpolated image is an intermediate image obtained by motion compensation, the motion of the moving image can be smoothed, so that the quality of the moving image can be remarkably improved. In particular, 120
Compared with driving methods with a small driving frequency such as Hz drive (double speed drive) and 180 Hz drive (3x speed drive), an intermediate image obtained by motion compensation with higher accuracy can be used as an interpolated image. The movement can be smoothed, and the quality of the moving image can be significantly improved. Further, when the display device is an active matrix type liquid crystal display device, the problem of insufficient writing voltage due to the dynamic capacitance can be avoided, so that a particularly remarkable image quality improvement effect is brought about against obstacles such as trailing of moving images and afterimages. Further, it is also effective to combine the AC drive and the 240 Hz drive of the liquid crystal display device. That is, by setting the drive frequency of the liquid crystal display device to 240 Hz and setting the frequency of the AC drive to an integral multiple or a fraction of that frequency (for example, 30 Hz, 40 Hz, 60 Hz, 120 Hz, etc.), the flicker that appears due to the AC drive can be prevented. It can be reduced to the extent that it is not perceived by the human eye.

さらに、たとえば、n=4,m=3、すなわち変換比(n/m)が4/3(図68のn=
4,m=3の箇所)の場合は、
第kの画像は基本画像であり、
第k+1の画像は補間画像であり、
第k+2の画像は補間画像であり、
第k+3の画像は補間画像であり、
第k+4の画像は基本画像であり、画像表示周期は、入力画像データの周期の3/4倍で
あることを特徴とする。
Further, for example, n = 4, m = 3, that is, the conversion ratio (n / m) is 4/3 (n = in FIG. 68).
In the case of 4, m = 3)
The kth image is a basic image,
The k + 1th image is an interpolated image,
The k + 2nd image is an interpolated image,
The k + 3th image is an interpolated image,
The k + 4th image is a basic image, and the image display cycle is 3/4 times the cycle of the input image data.

さらに具体的な表現としては、変換比が4/3(n/m=4/3)である場合は、
第i(iは正の整数)の画像データと、
第i+1の画像データと、
第i+2の画像データと、
第i+3の画像データと、が、入力画像データとして一定の周期で順次入力され、
第k(kは正の整数)の画像と、
第k+1の画像と、
第k+2の画像と、
第k+3の画像と、
第k+4の画像と、を、入力画像データの周期の3/4倍の間隔で順次表示する表示装置
の駆動方法であって、
前記第kの画像は、前記第iの画像データにしたがって表示され、
前記第k+1の画像は、前記第iの画像データから前記第i+1の画像データまでの動き
を3/4倍した動きに相当する画像データにしたがって表示され、
前記第k+2の画像は、前記第i+1の画像から前記第i+2の画像までの動きを1/2
倍した動きに相当する画像データにしたがって表示され、
前記第k+3の画像は、前記第i+2の画像から前記第i+3の画像までの動きを1/4
倍した動きに相当する画像データにしたがって表示され、
前記第k+4の画像は、前記第i+3の画像データにしたがって表示される
ことを特徴とする。
As a more specific expression, when the conversion ratio is 4/3 (n / m = 4/3),
The i-th (i is a positive integer) image data and
Image data of the i + 1 and
The i + 2 image data and
The i + 3 image data and the third image data are sequentially input as input image data at regular intervals.
The image of the kth (k is a positive integer) and
The first k + 1 image and
The k + 2 image and
The k + 3 image and
It is a driving method of a display device that sequentially displays the k + 4th image at intervals of 3/4 times the cycle of the input image data.
The k-th image is displayed according to the i-th image data, and is displayed.
The k + 1 image is displayed according to image data corresponding to a movement obtained by multiplying the movement from the i-th image data to the i + 1 image data by 3/4.
The k + 2 image halves the movement from the i + 1 image to the i + 2 image.
It is displayed according to the image data corresponding to the doubled movement,
The k + 3 image is 1/4 of the movement from the i + 2 image to the i + 3 image.
It is displayed according to the image data corresponding to the doubled movement,
The k + 4 image is displayed according to the i + 3 image data.

さらに別の具体的な表現としては、変換比が4/3(n/m=4/3)である場合は、
第i(iは正の整数)の画像データと、
第i+1の画像データと、
第i+2の画像データと、
第i+3の画像データと、が、入力画像データとして一定の周期で順次入力され、
第k(kは正の整数)の画像と、
第k+1の画像と、
第k+2の画像と、
第k+3の画像と、
第k+4の画像と、を、入力画像データの周期の3/4倍の間隔で順次表示する表示装置
の駆動方法であって、
前記第kの画像は、前記第iの画像データにしたがって表示され、
前記第k+1の画像は、前記第iの画像データにしたがって表示され、
前記第k+2の画像は、前記第i+1の画像データにしたがって表示され、
前記第k+3の画像は、前記第i+2の画像データにしたがって表示され、
前記第k+4の画像は、前記第i+3の画像データにしたがって表示される
ことを特徴とする。
As yet another concrete expression, when the conversion ratio is 4/3 (n / m = 4/3),
The i-th (i is a positive integer) image data and
Image data of the i + 1 and
The i + 2 image data and
The i + 3 image data and the third image data are sequentially input as input image data at regular intervals.
The image of the kth (k is a positive integer) and
The first k + 1 image and
The k + 2 image and
The k + 3 image and
It is a driving method of a display device that sequentially displays the k + 4th image at intervals of 3/4 times the cycle of the input image data.
The k-th image is displayed according to the i-th image data, and is displayed.
The k + 1 image is displayed according to the i-th image data, and is displayed.
The k + 2 image is displayed according to the i + 1 image data, and is displayed.
The k + 3 image is displayed according to the i + 2 image data, and is displayed.
The k + 4 image is displayed according to the i + 3 image data.

ここで、変換比が4/3である場合は、変換比が4/3より小さい場合よりも動画の品質
を向上できるという利点を有する。さらに、変換比が4/3である場合は、変換比が4/
3より大きい場合よりも消費電力および製造コストを低減できるという利点を有する。
Here, when the conversion ratio is 4/3, there is an advantage that the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 4/3. Further, when the conversion ratio is 4/3, the conversion ratio is 4/3.
It has the advantage that power consumption and manufacturing cost can be reduced as compared with the case where it is larger than 3.

具体的には、変換比が4/3である場合は、4/3倍速駆動または1.25倍速駆動とも
呼ばれる。たとえば、入力フレームレートが60Hzであれば、表示フレームレートは8
0Hz(80Hz駆動)である。そして、3つの入力画像に対し、画像を4回連続して表
示することになる。このとき、補間画像が動き補償によって求められた中間画像である場
合は、動画の動きを滑らかにすることができるため、動画の品質を顕著に向上させること
が可能である。特に、120Hz駆動(倍速駆動)、180Hz駆動(3倍速駆動)等の
駆動周波数の大きな駆動方法と比較すると、動き補償によって中間画像を求める回路の動
作周波数を低減できるため、安価な回路が使用でき、製造コストおよび消費電力を低減で
きる。さらに、表示装置がアクティブマトリクス方式の液晶表示装置である場合は、ダイ
ナミックキャパシタンスによる書き込み電圧不足の問題が回避できるため、動画の尾引き
、残像等の障害に対し特に顕著な画質改善効果をもたらす。さらに、液晶表示装置の交流
駆動と80Hz駆動を組み合わせるのも効果的である。すなわち、液晶表示装置の駆動周
波数を80Hzとしつつ、交流駆動の周波数をその整数倍または整数分の一(たとえば、
40Hz、80Hz、160Hz、240Hz等)とすることによって、交流駆動によっ
て現れるフリッカを、人間の目に知覚されない程度に低減することができる。
Specifically, when the conversion ratio is 4/3, it is also called 4/3 times speed drive or 1.25 times speed drive. For example, if the input frame rate is 60 Hz, the display frame rate is 8.
It is 0 Hz (80 Hz drive). Then, the images are displayed four times in succession for the three input images. At this time, when the interpolated image is an intermediate image obtained by motion compensation, the motion of the moving image can be smoothed, so that the quality of the moving image can be remarkably improved. In particular, compared with a drive method having a large drive frequency such as 120 Hz drive (double speed drive) or 180 Hz drive (3 times speed drive), the operating frequency of the circuit for which an intermediate image is obtained can be reduced by motion compensation, so that an inexpensive circuit can be used. , Manufacturing cost and power consumption can be reduced. Further, when the display device is an active matrix type liquid crystal display device, the problem of insufficient writing voltage due to the dynamic capacitance can be avoided, so that a particularly remarkable image quality improvement effect is brought about against obstacles such as trailing of moving images and afterimages. Further, it is also effective to combine the AC drive and the 80 Hz drive of the liquid crystal display device. That is, while setting the drive frequency of the liquid crystal display device to 80 Hz, the frequency of AC drive is an integral multiple or a fraction of that (for example).
By setting 40Hz, 80Hz, 160Hz, 240Hz, etc.), the flicker that appears due to AC driving can be reduced to the extent that it is not perceived by the human eye.

さらに、たとえば、n=5,m=1、すなわち変換比(n/m)が5(図68のn=5,
m=1の箇所)の場合は、
第kの画像は基本画像であり、
第k+1の画像は補間画像であり、
第k+2の画像は補間画像であり、
第k+3の画像は補間画像であり、
第k+4の画像は補間画像であり、
第k+5の画像は基本画像であり、画像表示周期は、入力画像データの周期の1/5倍で
あることを特徴とする。
Further, for example, n = 5, m = 1, that is, the conversion ratio (n / m) is 5 (n = 5, in FIG. 68).
In the case of m = 1)
The kth image is a basic image,
The k + 1th image is an interpolated image,
The k + 2nd image is an interpolated image,
The k + 3th image is an interpolated image,
The k + 4th image is an interpolated image,
The k + 5th image is a basic image, and the image display cycle is 1/5 times the cycle of the input image data.

さらに具体的な表現としては、変換比が5(n/m=5)である場合は、
第i(iは正の整数)の画像データと、
第i+1の画像データと、が、入力画像データとして一定の周期で順次入力され、
第k(kは正の整数)の画像と、
第k+1の画像と、
第k+2の画像と、
第k+3の画像と、
第k+4の画像と、
第k+5の画像と、を、入力画像データの周期の1/5倍の間隔で順次表示する表示装置
の駆動方法であって、
前記第kの画像は、前記第iの画像データにしたがって表示され、
前記第k+1の画像は、前記第iの画像データから前記第i+1の画像データまでの動き
を1/5倍した動きに相当する画像データにしたがって表示され、
前記第k+2の画像は、前記第iの画像データから前記第i+1の画像データまでの動き
を2/5倍した動きに相当する画像データにしたがって表示され、
前記第k+3の画像は、前記第iの画像データから前記第i+1の画像データまでの動き
を3/5倍した動きに相当する画像データにしたがって表示され、
前記第k+4の画像は、前記第iの画像データから前記第i+1の画像データまでの動き
を4/5倍した動きに相当する画像データにしたがって表示され、
前記第k+5の画像は、前記第i+1の画像データにしたがって表示される
ことを特徴とする。
As a more specific expression, when the conversion ratio is 5 (n / m = 5),
The i-th (i is a positive integer) image data and
The i + 1th image data and the image data are sequentially input as input image data at regular intervals.
The image of the kth (k is a positive integer) and
The first k + 1 image and
The k + 2 image and
The k + 3 image and
The k + 4th image and
It is a driving method of a display device that sequentially displays the k + 5th image at an interval of 1/5 times the cycle of the input image data.
The k-th image is displayed according to the i-th image data, and is displayed.
The k + 1 image is displayed according to image data corresponding to a movement obtained by multiplying the movement from the i-th image data to the i + 1 image data by 1/5.
The k + 2 image is displayed according to the image data corresponding to the movement obtained by multiplying the movement from the i-th image data to the i + 1 image data by 2/5.
The k + 3 image is displayed according to the image data corresponding to the movement obtained by multiplying the movement from the i-th image data to the i + 1 image data by 3/5.
The k + 4 image is displayed according to the image data corresponding to the movement obtained by multiplying the movement from the i-th image data to the i + 1 image data by 4/5.
The k + 5 image is displayed according to the i + 1 image data.

さらに別の具体的な表現としては、変換比が5(n/m=5)である場合は、
第i(iは正の整数)の画像データと、
第i+1の画像データと、が、入力画像データとして一定の周期で順次入力され、
第k(kは正の整数)の画像と、
第k+1の画像と、
第k+2の画像と、
第k+3の画像と、
第k+4の画像と、
第k+5の画像と、を、入力画像データの周期の1/5倍の間隔で順次表示する表示装置
の駆動方法であって、
前記第kの画像は、前記第iの画像データにしたがって表示され、
前記第k+1の画像は、前記第iの画像データにしたがって表示され、
前記第k+2の画像は、前記第iの画像データにしたがって表示され、
前記第k+3の画像は、前記第iの画像データにしたがって表示され、
前記第k+4の画像は、前記第iの画像データにしたがって表示され、
前記第k+5の画像は、前記第i+1の画像データにしたがって表示される
ことを特徴とする。
As yet another concrete expression, when the conversion ratio is 5 (n / m = 5),
The i-th (i is a positive integer) image data and
The i + 1th image data and the image data are sequentially input as input image data at regular intervals.
The image of the kth (k is a positive integer) and
The first k + 1 image and
The k + 2 image and
The k + 3 image and
The k + 4th image and
It is a driving method of a display device that sequentially displays the k + 5th image at an interval of 1/5 times the cycle of the input image data.
The k-th image is displayed according to the i-th image data, and is displayed.
The k + 1 image is displayed according to the i-th image data, and is displayed.
The k + 2 image is displayed according to the i-th image data, and is displayed.
The k + 3 image is displayed according to the i-th image data, and is displayed.
The k + 4 image is displayed according to the i-th image data, and is displayed.
The k + 5 image is displayed according to the i + 1 image data.

ここで、変換比が5である場合は、変換比が5より小さい場合よりも動画の品質を向上で
きるという利点を有する。さらに、変換比が5である場合は、変換比が5より大きい場合
よりも消費電力および製造コストを低減できるという利点を有する。
Here, when the conversion ratio is 5, there is an advantage that the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 5. Further, when the conversion ratio is 5, there is an advantage that the power consumption and the manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 5.

具体的には、変換比が5である場合は、5倍速駆動とも呼ばれる。たとえば、入力フレー
ムレートが60Hzであれば、表示フレームレートは300Hz(300Hz駆動)であ
る。そして、1つの入力画像に対し、画像を5回連続して表示することになる。このとき
、補間画像が動き補償によって求められた中間画像である場合は、動画の動きを滑らかに
することができるため、動画の品質を顕著に向上させることが可能である。特に、120
Hz駆動(倍速駆動)、180Hz駆動(3倍速駆動)等の駆動周波数の小さな駆動方法
と比較すると、さらに精度の高い動き補償によって求めた中間画像を補間画像として用い
ることができるため、さらに動画の動きを滑らかにすることができ、動画の品質を顕著に
向上させることが可能である。さらに、表示装置がアクティブマトリクス方式の液晶表示
装置である場合は、ダイナミックキャパシタンスによる書き込み電圧不足の問題が回避で
きるため、動画の尾引き、残像等の障害に対し特に顕著な画質改善効果をもたらす。さら
に、液晶表示装置の交流駆動と300Hz駆動を組み合わせるのも効果的である。すなわ
ち、液晶表示装置の駆動周波数を300Hzとしつつ、交流駆動の周波数をその整数倍ま
たは整数分の一(たとえば、30Hz、50Hz、60Hz、100Hz等)とすること
によって、交流駆動によって現れるフリッカを、人間の目に知覚されない程度に低減する
ことができる。
Specifically, when the conversion ratio is 5, it is also called 5x speed drive. For example, if the input frame rate is 60 Hz, the display frame rate is 300 Hz (300 Hz drive). Then, the image is displayed five times in succession for one input image. At this time, when the interpolated image is an intermediate image obtained by motion compensation, the motion of the moving image can be smoothed, so that the quality of the moving image can be remarkably improved. In particular, 120
Compared with driving methods with a small driving frequency such as Hz drive (double speed drive) and 180 Hz drive (3x speed drive), an intermediate image obtained by motion compensation with higher accuracy can be used as an interpolated image. The movement can be smoothed, and the quality of the moving image can be significantly improved. Further, when the display device is an active matrix type liquid crystal display device, the problem of insufficient writing voltage due to the dynamic capacitance can be avoided, so that a particularly remarkable image quality improvement effect is brought about against obstacles such as trailing of moving images and afterimages. Further, it is also effective to combine the AC drive and the 300 Hz drive of the liquid crystal display device. That is, by setting the drive frequency of the liquid crystal display device to 300 Hz and setting the frequency of the AC drive to an integral multiple or a fraction of that frequency (for example, 30 Hz, 50 Hz, 60 Hz, 100 Hz, etc.), the flicker that appears due to the AC drive can be prevented. It can be reduced to the extent that it is not perceived by the human eye.

さらに、たとえば、n=5,m=2、すなわち変換比(n/m)が5/2(図68のn=
5,m=2の箇所)の場合は、
第kの画像は基本画像であり、
第k+1の画像は補間画像であり、
第k+2の画像は補間画像であり、
第k+3の画像は補間画像であり、
第k+4の画像は補間画像であり、
第k+5の画像は基本画像であり、画像表示周期は、入力画像データの周期の1/5倍で
あることを特徴とする。
Further, for example, n = 5, m = 2, that is, the conversion ratio (n / m) is 5/2 (n = in FIG. 68).
In the case of 5, m = 2)
The kth image is a basic image,
The k + 1th image is an interpolated image,
The k + 2nd image is an interpolated image,
The k + 3th image is an interpolated image,
The k + 4th image is an interpolated image,
The k + 5th image is a basic image, and the image display cycle is 1/5 times the cycle of the input image data.

さらに具体的な表現としては、変換比が5/2(n/m=5/2)である場合は、
第i(iは正の整数)の画像データと、
第i+1の画像データと、
第i+2の画像データと、が、入力画像データとして一定の周期で順次入力され、
第k(kは正の整数)の画像と、
第k+1の画像と、
第k+2の画像と、
第k+3の画像と、
第k+4の画像と、
第k+5の画像と、を、入力画像データの周期の1/5倍の間隔で順次表示する表示装置
の駆動方法であって、
前記第kの画像は、前記第iの画像データにしたがって表示され、
前記第k+1の画像は、前記第iの画像データから前記第i+1の画像データまでの動き
を2/5倍した動きに相当する画像データにしたがって表示され、
前記第k+2の画像は、前記第iの画像データから前記第i+1の画像データまでの動き
を4/5倍した動きに相当する画像データにしたがって表示され、
前記第k+3の画像は、前記第i+1の画像データから前記第i+2の画像データまでの
動きを1/5倍した動きに相当する画像データにしたがって表示され、
前記第k+4の画像は、前記第i+1の画像データから前記第i+2の画像データまでの
動きを3/5倍した動きに相当する画像データにしたがって表示され、
前記第k+5の画像は、前記第i+2の画像データにしたがって表示される
ことを特徴とする。
As a more specific expression, when the conversion ratio is 5/2 (n / m = 5/2),
The i-th (i is a positive integer) image data and
Image data of the i + 1 and
The i + 2 image data and the second image data are sequentially input as input image data at regular intervals.
The image of the kth (k is a positive integer) and
The first k + 1 image and
The k + 2 image and
The k + 3 image and
The k + 4th image and
It is a driving method of a display device that sequentially displays the k + 5th image at an interval of 1/5 times the cycle of the input image data.
The k-th image is displayed according to the i-th image data, and is displayed.
The k + 1 image is displayed according to image data corresponding to a movement obtained by multiplying the movement from the i-th image data to the i + 1 image data by 2/5.
The k + 2 image is displayed according to the image data corresponding to the movement obtained by multiplying the movement from the i-th image data to the i + 1 image data by 4/5.
The k + 3 image is displayed according to the image data corresponding to the movement obtained by multiplying the movement from the i + 1 image data to the i + 2 image data by 1/5.
The k + 4 image is displayed according to the image data corresponding to the movement obtained by multiplying the movement from the i + 1 image data to the i + 2 image data by 3/5.
The k + 5 image is displayed according to the i + 2 image data.

さらに別の具体的な表現としては、変換比が5/2(n/m=5/2)である場合は、
第i(iは正の整数)の画像データと、
第i+1の画像データと、
第i+2の画像データと、が、入力画像データとして一定の周期で順次入力され、
第k(kは正の整数)の画像と、
第k+1の画像と、
第k+2の画像と、
第k+3の画像と、
第k+4の画像と、
第k+5の画像と、を、入力画像データの周期の1/5倍の間隔で順次表示する表示装置
の駆動方法であって、
前記第kの画像は、前記第iの画像データにしたがって表示され、
前記第k+1の画像は、前記第iの画像データにしたがって表示され、
前記第k+2の画像は、前記第iの画像データにしたがって表示され、
前記第k+3の画像は、前記第i+1の画像データにしたがって表示され、
前記第k+4の画像は、前記第i+1の画像データにしたがって表示され、
前記第k+5の画像は、前記第i+2の画像データにしたがって表示される
ことを特徴とする。
As yet another concrete expression, when the conversion ratio is 5/2 (n / m = 5/2),
The i-th (i is a positive integer) image data and
Image data of the i + 1 and
The i + 2 image data and the second image data are sequentially input as input image data at regular intervals.
The image of the kth (k is a positive integer) and
The first k + 1 image and
The k + 2 image and
The k + 3 image and
The k + 4th image and
It is a driving method of a display device that sequentially displays the k + 5th image at an interval of 1/5 times the cycle of the input image data.
The k-th image is displayed according to the i-th image data, and is displayed.
The k + 1 image is displayed according to the i-th image data, and is displayed.
The k + 2 image is displayed according to the i-th image data, and is displayed.
The k + 3 image is displayed according to the i + 1 image data, and is displayed.
The k + 4 image is displayed according to the i + 1 image data, and is displayed.
The k + 5 image is displayed according to the i + 2 image data.

ここで、変換比が5/2である場合は、変換比が5/2より小さい場合よりも動画の品質
を向上できるという利点を有する。さらに、変換比が5/2である場合は、変換比が5よ
り大きい場合よりも消費電力および製造コストを低減できるという利点を有する。
Here, when the conversion ratio is 5/2, there is an advantage that the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 5/2. Further, when the conversion ratio is 5/2, there is an advantage that the power consumption and the manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 5.

具体的には、変換比が5である場合は、5/2倍速駆動または2.5倍速駆動とも呼ばれ
る。たとえば、入力フレームレートが60Hzであれば、表示フレームレートは150H
z(150Hz駆動)である。そして、2つの入力画像に対し、画像を5回連続して表示
することになる。このとき、補間画像が動き補償によって求められた中間画像である場合
は、動画の動きを滑らかにすることができるため、動画の品質を顕著に向上させることが
可能である。特に、120Hz駆動(倍速駆動)等の駆動周波数の小さな駆動方法と比較
すると、さらに精度の高い動き補償によって求めた中間画像を補間画像として用いること
ができるため、さらに動画の動きを滑らかにすることができ、動画の品質を顕著に向上さ
せることが可能である。さらに、180Hz駆動(3倍速駆動)等の駆動周波数の大きな
駆動方法と比較すると、動き補償によって中間画像を求める回路の動作周波数を低減でき
るため、安価な回路が使用でき、製造コストおよび消費電力を低減できる。さらに、表示
装置がアクティブマトリクス方式の液晶表示装置である場合は、ダイナミックキャパシタ
ンスによる書き込み電圧不足の問題が回避できるため、動画の尾引き、残像等の障害に対
し特に顕著な画質改善効果をもたらす。さらに、液晶表示装置の交流駆動と150Hz駆
動を組み合わせるのも効果的である。すなわち、液晶表示装置の駆動周波数を150Hz
としつつ、交流駆動の周波数をその整数倍または整数分の一(たとえば、30Hz、50
Hz、75Hz、150Hz等)とすることによって、交流駆動によって現れるフリッカ
を、人間の目に知覚されない程度に低減することができる。
Specifically, when the conversion ratio is 5, it is also called 5/2 times speed drive or 2.5 times speed drive. For example, if the input frame rate is 60Hz, the display frame rate is 150H.
z (150 Hz drive). Then, the images are displayed five times in succession for the two input images. At this time, when the interpolated image is an intermediate image obtained by motion compensation, the motion of the moving image can be smoothed, so that the quality of the moving image can be remarkably improved. In particular, as compared with a drive method having a small drive frequency such as 120 Hz drive (double speed drive), an intermediate image obtained by motion compensation with higher accuracy can be used as an interpolated image, so that the motion of the moving image can be further smoothed. It is possible to significantly improve the quality of moving images. Furthermore, compared to a drive method with a large drive frequency such as 180 Hz drive (3x speed drive), the operating frequency of the circuit that obtains the intermediate image can be reduced by motion compensation, so an inexpensive circuit can be used, and manufacturing costs and power consumption can be reduced. Can be reduced. Further, when the display device is an active matrix type liquid crystal display device, the problem of insufficient writing voltage due to the dynamic capacitance can be avoided, so that a particularly remarkable image quality improvement effect is brought about against obstacles such as trailing of moving images and afterimages. Further, it is also effective to combine the AC drive and the 150 Hz drive of the liquid crystal display device. That is, the drive frequency of the liquid crystal display device is set to 150 Hz.
However, the frequency of AC drive is an integral multiple or a fraction of that (for example, 30 Hz, 50).
By setting Hz, 75 Hz, 150 Hz, etc.), the flicker that appears due to AC driving can be reduced to the extent that it is not perceived by the human eye.

このように、正の整数nおよびmを様々に設定することによって、変換比は任意の有理数
(n/m)として設定することができる。詳細な説明は省略するが、nが10以下の範囲
では、
n=1,m=1、すなわち変換比(n/m)=1(1倍速駆動、60Hz)、
n=2,m=1、すなわち変換比(n/m)=2(2倍速駆動、120Hz)、
n=3,m=1、すなわち変換比(n/m)=3(3倍速駆動、180Hz)、
n=3,m=2、すなわち変換比(n/m)=3/2(3/2倍速駆動、90Hz)、
n=4,m=1、すなわち変換比(n/m)=4(4倍速駆動、240Hz)、
n=4,m=3、すなわち変換比(n/m)=4/3(4/3倍速駆動、80Hz)、
n=5,m=1、すなわち変換比(n/m)=5/1(5倍速駆動、300Hz)、
n=5,m=2、すなわち変換比(n/m)=5/2(5/2倍速駆動、150Hz)、
n=5,m=3、すなわち変換比(n/m)=5/3(5/3倍速駆動、100Hz)、
n=5,m=4、すなわち変換比(n/m)=5/4(5/4倍速駆動、75Hz)、
n=6,m=1、すなわち変換比(n/m)=6(6倍速駆動、360Hz)、
n=6,m=5、すなわち変換比(n/m)=6/5(6/5倍速駆動、72Hz)、
n=7,m=1、すなわち変換比(n/m)=7(7倍速駆動、420Hz)、
n=7,m=2、すなわち変換比(n/m)=7/2(7/2倍速駆動、210Hz)、
n=7,m=3、すなわち変換比(n/m)=7/3(7/3倍速駆動、140Hz)、
n=7,m=4、すなわち変換比(n/m)=7/4(7/4倍速駆動、105Hz)、
n=7,m=5、すなわち変換比(n/m)=7/5(7/5倍速駆動、84Hz)、
n=7,m=6、すなわち変換比(n/m)=7/6(7/6倍速駆動、70Hz)、
n=8,m=1、すなわち変換比(n/m)=8(8倍速駆動、480Hz)、
n=8,m=3、すなわち変換比(n/m)=8/3(8/3倍速駆動、160Hz)、
n=8,m=5、すなわち変換比(n/m)=8/5(8/5倍速駆動、96Hz)、
n=8,m=7、すなわち変換比(n/m)=8/7(8/7倍速駆動、68.6Hz)

n=9,m=1、すなわち変換比(n/m)=9(9倍速駆動、540Hz)、
n=9,m=2、すなわち変換比(n/m)=9/2(9/2倍速駆動、270Hz)、
n=9,m=4、すなわち変換比(n/m)=9/4(9/4倍速駆動、135Hz)、
n=9,m=5、すなわち変換比(n/m)=9/5(9/5倍速駆動、108Hz)、
n=9,m=7、すなわち変換比(n/m)=9/7(9/7倍速駆動、77.1Hz)

n=9,m=8、すなわち変換比(n/m)=9/8(9/8倍速駆動、67.5Hz)

n=10,m=1、すなわち変換比(n/m)=10(10倍速駆動、600Hz)、
n=10,m=3、すなわち変換比(n/m)=10/3(10/3倍速駆動、200H
z)、
n=10,m=7、すなわち変換比(n/m)=10/7(10/7倍速駆動、85.7
Hz)、
n=10,m=9、すなわち変換比(n/m)=10/9(10/9倍速駆動、66.7
Hz)、
以上の組み合わせが考えられる。なお、周波数の表記は入力フレームレートが60Hzで
あるときの例であり、その他の入力フレームレートに対しては、それぞれの変換比を入力
フレームレートと積算した値が駆動周波数となる。
By setting various positive integers n and m in this way, the conversion ratio can be set as an arbitrary rational number (n / m). Although detailed description is omitted, in the range where n is 10 or less,
n = 1, m = 1, that is, conversion ratio (n / m) = 1 (1x speed drive, 60 Hz),
n = 2, m = 1, that is, conversion ratio (n / m) = 2 (double speed drive, 120 Hz),
n = 3, m = 1, that is, conversion ratio (n / m) = 3 (3x speed drive, 180Hz),
n = 3, m = 2, that is, conversion ratio (n / m) = 3/2 (3/2 times speed drive, 90 Hz),
n = 4, m = 1, that is, conversion ratio (n / m) = 4 (4x speed drive, 240Hz),
n = 4, m = 3, that is, conversion ratio (n / m) = 4/3 (4/3 times speed drive, 80 Hz),
n = 5, m = 1, that is, conversion ratio (n / m) = 5/1 (5x speed drive, 300 Hz),
n = 5, m = 2, that is, conversion ratio (n / m) = 5/2 (5/2 times speed drive, 150 Hz),
n = 5, m = 3, that is, conversion ratio (n / m) = 5/3 (5/3 times speed drive, 100 Hz),
n = 5, m = 4, that is, conversion ratio (n / m) = 5/4 (5/4 speed drive, 75 Hz),
n = 6, m = 1, that is, conversion ratio (n / m) = 6 (6x speed drive, 360Hz),
n = 6, m = 5, that is, conversion ratio (n / m) = 6/5 (6/5 times speed drive, 72 Hz),
n = 7, m = 1, that is, conversion ratio (n / m) = 7 (7x speed drive, 420Hz),
n = 7, m = 2, that is, conversion ratio (n / m) = 7/2 (7/2 times speed drive, 210 Hz),
n = 7, m = 3, that is, conversion ratio (n / m) = 7/3 (7/3 times speed drive, 140 Hz),
n = 7, m = 4, that is, conversion ratio (n / m) = 7/4 (7/4 times speed drive, 105 Hz),
n = 7, m = 5, that is, conversion ratio (n / m) = 7/5 (7/5 times speed drive, 84 Hz),
n = 7, m = 6, that is, conversion ratio (n / m) = 7/6 (7/6 times speed drive, 70 Hz),
n = 8, m = 1, that is, conversion ratio (n / m) = 8 (8x speed drive, 480Hz),
n = 8, m = 3, that is, conversion ratio (n / m) = 8/3 (8/3 times speed drive, 160 Hz),
n = 8, m = 5, that is, conversion ratio (n / m) = 8/5 (8/5 times speed drive, 96 Hz),
n = 8, m = 7, that is, conversion ratio (n / m) = 8/7 (8/7 times speed drive, 68.6 Hz)
,
n = 9, m = 1, that is, conversion ratio (n / m) = 9 (9x speed drive, 540Hz),
n = 9, m = 2, that is, conversion ratio (n / m) = 9/2 (9/2 times speed drive, 270 Hz),
n = 9, m = 4, that is, conversion ratio (n / m) = 9/4 (9/4 speed drive, 135 Hz),
n = 9, m = 5, that is, conversion ratio (n / m) = 9/5 (9/5 times speed drive, 108 Hz),
n = 9, m = 7, that is, conversion ratio (n / m) = 9/7 (9/7 times speed drive, 77.1 Hz)
,
n = 9, m = 8, that is, conversion ratio (n / m) = 9/8 (9/8 times speed drive, 67.5 Hz)
,
n = 10, m = 1, that is, conversion ratio (n / m) = 10 (10x speed drive, 600Hz),
n = 10, m = 3, that is, conversion ratio (n / m) = 10/3 (10/3 times speed drive, 200H
z),
n = 10, m = 7, that is, conversion ratio (n / m) = 10/7 (10/7 times speed drive, 85.7)
Hz),
n = 10, m = 9, that is, conversion ratio (n / m) = 10/9 (10/9 times speed drive, 66.7)
Hz),
The above combinations are conceivable. The frequency notation is an example when the input frame rate is 60 Hz, and for other input frame rates, the value obtained by integrating each conversion ratio with the input frame rate is the drive frequency.

なお、nが10より大きい整数である場合については、具体的なnおよびmの数字は挙げ
ないが、様々なnおよびmに対し、この、第1のステップにおけるフレームレート変換の
手順が適用できることは明らかである。
When n is an integer greater than 10, specific numbers n and m are not given, but the frame rate conversion procedure in the first step can be applied to various n and m. Is clear.

なお、表示される画像のうち、入力される画像データに動き補償を行なうことなく表示で
きる画像がどの程度含まれているかによって、変換比を決定することができる。具体的に
は、mが小さいほど、入力される画像データに動き補償を行なうことなく表示できる画像
の割合は大きくなる。動き補償を行なう頻度が小さいと、動き補償を行なう回路の動作頻
度を減少させることができるため、消費電力を小さくでき、さらに、動き補償によってエ
ラーが含まれる画像(画像の動きを正確に反映していない中間画像)が作成されてしまう
可能性を低くすることができるため、画像の品質を向上させることができる。このような
変換比としては、nが10以下の範囲においては、たとえば、1,2,3,3/2,4,
5,5/2,6,7,7/2,8,9,9/2,10が挙げられる。このような変換比を
用いると、特に補間画像として動き補償によって求められた中間画像を用いる場合におい
て、画像の品質を高くすることができ、かつ、消費電力を低減することができる。なぜな
らば、mが2である場合は、入力される画像データに動き補償を行なうことなく表示でき
る画像の数が比較的多く(入力される画像データの総数に対して1/2だけ存在する)、
動き補償を行う頻度が減少するためである。さらに、mが1である場合は、入力される画
像データに動き補償を行なうことなく表示できる画像の数が多く(入力される画像データ
の総数に等しい)、動き補償を行うことがないためである。一方、mは大きいほど、精度
の高い動き補償によって作成された中間画像を用いることができるので、画像の動きをよ
り滑らかにできるという利点を有する。
The conversion ratio can be determined depending on how much of the displayed images the input image data includes an image that can be displayed without motion compensation. Specifically, the smaller m is, the larger the proportion of images that can be displayed without performing motion compensation on the input image data. If the frequency of motion compensation is low, the frequency of operation of the circuit that compensates for motion can be reduced, so power consumption can be reduced, and the motion compensation accurately reflects the motion of the image containing the error (the motion of the image is accurately reflected). Since it is possible to reduce the possibility that an intermediate image) is created, the quality of the image can be improved. As such a conversion ratio, in the range where n is 10 or less, for example, 1,2,3,3 / 2,4.
5,5 / 2,6,7,7 / 2,8,9,9 / 2,10 can be mentioned. When such a conversion ratio is used, the quality of the image can be improved and the power consumption can be reduced, particularly when an intermediate image obtained by motion compensation is used as the interpolated image. This is because when m is 2, the number of images that can be displayed without motion compensation in the input image data is relatively large (only 1/2 of the total number of input image data exists). ,
This is because the frequency of motion compensation is reduced. Further, when m is 1, the number of images that can be displayed without performing motion compensation on the input image data is large (equal to the total number of input image data), and motion compensation is not performed. is there. On the other hand, the larger m is, the more accurate the intermediate image created by the motion compensation can be used, so that there is an advantage that the motion of the image can be made smoother.

なお、表示装置が液晶表示装置である場合は、液晶素子の応答時間にしたがって変換比を
決定することができる。ここでは、液晶素子の応答時間とは、液晶素子に印加する電圧を
変化させてから液晶素子が応答するまでの時間である。液晶素子の応答時間が、液晶素子
に印加する電圧の変化量によって異なる場合は、複数の代表的な電圧変化における応答時
間の平均値とすることができる。または、液晶素子の応答時間は、MPRT(Movin
g Picture Response Time)で定義されるものであってもよい。
そして、フレームレート変換によって、画像表示周期が液晶素子の応答時間に近くなるよ
うに、変換比を決定できる。具体的には、液晶素子の応答時間は、入力画像データの周期
と変換比の逆数を積算した値から、この値の半分程度の値までの時間であることが好まし
い。こうすることで、液晶素子の応答時間に合った画像表示周期とすることができるので
、画質を向上することができる。たとえば、液晶素子の応答時間が4ミリ秒以上8ミリ秒
以下の場合に、倍速駆動(120Hz駆動)とすることができる。これは、120Hz駆
動の画像表示周期が約8ミリ秒であり、120Hz駆動の画像表示周期の半分が約4ミリ
秒であることによる。同様に、たとえば、液晶素子の応答時間が3ミリ秒以上6ミリ秒以
下の場合に、3倍速駆動(180Hz駆動)とすることができ、液晶素子の応答時間が5
ミリ秒以上11ミリ秒以下の場合に、1.5倍速駆動(90Hz駆動)とすることができ
、液晶素子の応答時間が2ミリ秒以上4ミリ秒以下の場合に、4倍速駆動(240Hz駆
動)とすることができ、液晶素子の応答時間が6ミリ秒以上12ミリ秒以下の場合に、1
.25倍速駆動(80Hz駆動)とすることができる。なお、他の駆動周波数についても
同様である。
When the display device is a liquid crystal display device, the conversion ratio can be determined according to the response time of the liquid crystal element. Here, the response time of the liquid crystal element is the time from changing the voltage applied to the liquid crystal element to the response of the liquid crystal element. When the response time of the liquid crystal element differs depending on the amount of change in the voltage applied to the liquid crystal element, it can be the average value of the response times in a plurality of typical voltage changes. Alternatively, the response time of the liquid crystal element is MPRT (Movin).
It may be defined by g Picture Response Time).
Then, by frame rate conversion, the conversion ratio can be determined so that the image display cycle is close to the response time of the liquid crystal element. Specifically, the response time of the liquid crystal element is preferably the time from the value obtained by integrating the period of the input image data and the reciprocal of the conversion ratio to a value of about half of this value. By doing so, the image display cycle can be set to match the response time of the liquid crystal element, so that the image quality can be improved. For example, when the response time of the liquid crystal element is 4 ms or more and 8 ms or less, double speed drive (120 Hz drive) can be performed. This is because the image display cycle driven at 120 Hz is about 8 milliseconds, and half of the image display cycle driven at 120 Hz is about 4 milliseconds. Similarly, for example, when the response time of the liquid crystal element is 3 ms or more and 6 ms or less, the triple speed drive (180 Hz drive) can be performed, and the response time of the liquid crystal element is 5.
1.5x speed drive (90Hz drive) can be used when the response time is between milliseconds and 11 milliseconds, and 4x speed drive (240Hz drive) can be used when the response time of the liquid crystal element is 2 milliseconds or more and 4 milliseconds or less. ), And when the response time of the liquid crystal element is 6 ms or more and 12 ms or less, 1
.. It can be driven at 25 times speed (80 Hz drive). The same applies to other drive frequencies.

なお、変換比は、動画の品質と、消費電力および製造コストのトレードオフによっても決
定することができる。つまり、変換比を大きくすることによって動画の品質を上げること
ができる一方で、変換比を小さくすることによって消費電力および製造コストを低減でき
る。すなわち、nが10以下の範囲における各々の変換比は、以下のような利点を有する
The conversion ratio can also be determined by the trade-off between the quality of the moving image and the power consumption and the manufacturing cost. That is, while increasing the conversion ratio can improve the quality of moving images, decreasing the conversion ratio can reduce power consumption and manufacturing cost. That is, each conversion ratio in the range where n is 10 or less has the following advantages.

変換比が1である場合は、変換比が1より小さい場合よりも動画の品質を向上でき、変換
比が1より大きい場合よりも消費電力および製造コストを低減できる。さらに、mが小さ
いので、高い画質を得られる一方で消費電力を低減できる。さらに、液晶素子の応答時間
が入力画像データの周期の1倍程度である液晶表示装置に適用することで、画質を向上す
ることができる。
When the conversion ratio is 1, the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 1, and the power consumption and the manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 1. Further, since m is small, high image quality can be obtained and power consumption can be reduced. Further, the image quality can be improved by applying it to a liquid crystal display device in which the response time of the liquid crystal element is about one time the cycle of the input image data.

変換比が2である場合は、変換比が2より小さい場合よりも動画の品質を向上でき、変換
比が2より大きい場合よりも消費電力および製造コストを低減できる。さらに、mが小さ
いので、高い画質を得られる一方で消費電力を低減できる。さらに、液晶素子の応答時間
が入力画像データの周期の1/2倍程度である液晶表示装置に適用することで、画質を向
上することができる。
When the conversion ratio is 2, the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 2, and the power consumption and the manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 2. Further, since m is small, high image quality can be obtained and power consumption can be reduced. Further, the image quality can be improved by applying it to a liquid crystal display device in which the response time of the liquid crystal element is about 1/2 times the cycle of the input image data.

変換比が3である場合は、変換比が3より小さい場合よりも動画の品質を向上でき、変換
比が3より大きい場合よりも消費電力および製造コストを低減できる。さらに、mが小さ
いので、高い画質を得られる一方で消費電力を低減できる。さらに、液晶素子の応答時間
が入力画像データの周期の1/3倍程度である液晶表示装置に適用することで、画質を向
上することができる。
When the conversion ratio is 3, the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 3, and the power consumption and the manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 3. Further, since m is small, high image quality can be obtained and power consumption can be reduced. Further, the image quality can be improved by applying it to a liquid crystal display device in which the response time of the liquid crystal element is about 1/3 times the cycle of the input image data.

変換比が3/2である場合は、変換比が3/2より小さい場合よりも動画の品質を向上で
き、変換比が3/2より大きい場合よりも消費電力および製造コストを低減できる。さら
に、mが小さいので、高い画質を得られる一方で消費電力を低減できる。さらに、液晶素
子の応答時間が入力画像データの周期の2/3倍程度である液晶表示装置に適用すること
で、画質を向上することができる。
When the conversion ratio is 3/2, the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 3/2, and the power consumption and the manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 3/2. Further, since m is small, high image quality can be obtained and power consumption can be reduced. Further, the image quality can be improved by applying it to a liquid crystal display device in which the response time of the liquid crystal element is about two-thirds of the cycle of the input image data.

変換比が4である場合は、変換比が4より小さい場合よりも動画の品質を向上でき、変換
比が4より大きい場合よりも消費電力および製造コストを低減できる。さらに、mが小さ
いので、高い画質を得られる一方で消費電力を低減できる。さらに、液晶素子の応答時間
が入力画像データの周期の1/4倍程度である液晶表示装置に適用することで、画質を向
上することができる。
When the conversion ratio is 4, the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 4, and the power consumption and the manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 4. Further, since m is small, high image quality can be obtained and power consumption can be reduced. Further, the image quality can be improved by applying it to a liquid crystal display device in which the response time of the liquid crystal element is about 1/4 times the cycle of the input image data.

変換比が4/3である場合は、変換比が4/3より小さい場合よりも動画の品質を向上で
き、変換比が4/3より大きい場合よりも消費電力および製造コストを低減できる。さら
に、mが大きいので、画像の動きをより滑らかにできる。さらに、液晶素子の応答時間が
入力画像データの周期の3/4倍程度である液晶表示装置に適用することで、画質を向上
することができる。
When the conversion ratio is 4/3, the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 4/3, and the power consumption and the manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 4/3. Further, since m is large, the movement of the image can be made smoother. Further, the image quality can be improved by applying it to a liquid crystal display device in which the response time of the liquid crystal element is about 3/4 times the cycle of the input image data.

変換比が5である場合は、変換比が5より小さい場合よりも動画の品質を向上でき、変換
比が5より大きい場合よりも消費電力および製造コストを低減できる。さらに、mが小さ
いので、高い画質を得られる一方で消費電力を低減できる。さらに、液晶素子の応答時間
が入力画像データの周期の1/5倍程度である液晶表示装置に適用することで、画質を向
上することができる。
When the conversion ratio is 5, the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 5, and the power consumption and the manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 5. Further, since m is small, high image quality can be obtained and power consumption can be reduced. Further, the image quality can be improved by applying it to a liquid crystal display device in which the response time of the liquid crystal element is about 1/5 times the cycle of the input image data.

変換比が5/2である場合は、変換比が5/2より小さい場合よりも動画の品質を向上で
き、変換比が5/2より大きい場合よりも消費電力および製造コストを低減できる。さら
に、mが小さいので、高い画質を得られる一方で消費電力を低減できる。さらに、液晶素
子の応答時間が入力画像データの周期の2/5倍程度である液晶表示装置に適用すること
で、画質を向上することができる。
When the conversion ratio is 5/2, the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 5/2, and the power consumption and the manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 5/2. Further, since m is small, high image quality can be obtained and power consumption can be reduced. Further, the image quality can be improved by applying it to a liquid crystal display device in which the response time of the liquid crystal element is about 2/5 times the cycle of the input image data.

変換比が5/3である場合は、変換比が5/3より小さい場合よりも動画の品質を向上で
き、変換比が5/3より大きい場合よりも消費電力および製造コストを低減できる。さら
に、mが大きいので、画像の動きをより滑らかにできる。さらに、液晶素子の応答時間が
入力画像データの周期の3/5倍程度である液晶表示装置に適用することで、画質を向上
することができる。
When the conversion ratio is 5/3, the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 5/3, and the power consumption and the manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 5/3. Further, since m is large, the movement of the image can be made smoother. Further, the image quality can be improved by applying it to a liquid crystal display device in which the response time of the liquid crystal element is about 3/5 times the cycle of the input image data.

変換比が5/4である場合は、変換比が5/4より小さい場合よりも動画の品質を向上で
き、変換比が5/4より大きい場合よりも消費電力および製造コストを低減できる。さら
に、mが大きいので、画像の動きをより滑らかにできる。さらに、液晶素子の応答時間が
入力画像データの周期の4/5倍程度である液晶表示装置に適用することで、画質を向上
することができる。
When the conversion ratio is 5/4, the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 5/4, and the power consumption and the manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 5/4. Further, since m is large, the movement of the image can be made smoother. Further, the image quality can be improved by applying it to a liquid crystal display device in which the response time of the liquid crystal element is about 4/5 times the cycle of the input image data.

変換比が6である場合は、変換比が6より小さい場合よりも動画の品質を向上でき、変換
比が6より大きい場合よりも消費電力および製造コストを低減できる。さらに、mが小さ
いので、高い画質を得られる一方で消費電力を低減できる。さらに、液晶素子の応答時間
が入力画像データの周期の1/6倍程度である液晶表示装置に適用することで、画質を向
上することができる。
When the conversion ratio is 6, the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 6, and the power consumption and the manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 6. Further, since m is small, high image quality can be obtained and power consumption can be reduced. Further, the image quality can be improved by applying it to a liquid crystal display device in which the response time of the liquid crystal element is about 1/6 times the cycle of the input image data.

変換比が6/5である場合は、変換比が6/5より小さい場合よりも動画の品質を向上で
き、変換比が6/5より大きい場合よりも消費電力および製造コストを低減できる。さら
に、mが大きいので、画像の動きをより滑らかにできる。さらに、液晶素子の応答時間が
入力画像データの周期の5/6倍程度である液晶表示装置に適用することで、画質を向上
することができる。
When the conversion ratio is 6/5, the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 6/5, and the power consumption and the manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 6/5. Further, since m is large, the movement of the image can be made smoother. Further, the image quality can be improved by applying it to a liquid crystal display device in which the response time of the liquid crystal element is about 5/6 times the cycle of the input image data.

変換比が7である場合は、変換比が7より小さい場合よりも動画の品質を向上でき、変換
比が7より大きい場合よりも消費電力および製造コストを低減できる。さらに、mが小さ
いので、高い画質を得られる一方で消費電力を低減できる。さらに、液晶素子の応答時間
が入力画像データの周期の1/7倍程度である液晶表示装置に適用することで、画質を向
上することができる。
When the conversion ratio is 7, the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 7, and the power consumption and the manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 7. Further, since m is small, high image quality can be obtained and power consumption can be reduced. Further, the image quality can be improved by applying it to a liquid crystal display device in which the response time of the liquid crystal element is about 1/7 times the cycle of the input image data.

変換比が7/2である場合は、変換比が7/2より小さい場合よりも動画の品質を向上で
き、変換比が7/2より大きい場合よりも消費電力および製造コストを低減できる。さら
に、mが小さいので、高い画質を得られる一方で消費電力を低減できる。さらに、液晶素
子の応答時間が入力画像データの周期の2/7倍程度である液晶表示装置に適用すること
で、画質を向上することができる。
When the conversion ratio is 7/2, the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 7/2, and the power consumption and the manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 7/2. Further, since m is small, high image quality can be obtained and power consumption can be reduced. Further, the image quality can be improved by applying it to a liquid crystal display device in which the response time of the liquid crystal element is about 2/7 times the cycle of the input image data.

変換比が7/3である場合は、変換比が7/3より小さい場合よりも動画の品質を向上で
き、変換比が7/3より大きい場合よりも消費電力および製造コストを低減できる。さら
に、mが大きいので、画像の動きをより滑らかにできる。さらに、液晶素子の応答時間が
入力画像データの周期の3/7倍程度である液晶表示装置に適用することで、画質を向上
することができる。
When the conversion ratio is 7/3, the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 7/3, and the power consumption and the manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 7/3. Further, since m is large, the movement of the image can be made smoother. Further, the image quality can be improved by applying it to a liquid crystal display device in which the response time of the liquid crystal element is about 3/4 times the cycle of the input image data.

変換比が7/4である場合は、変換比が7/4より小さい場合よりも動画の品質を向上で
き、変換比が7/4より大きい場合よりも消費電力および製造コストを低減できる。さら
に、mが大きいので、画像の動きをより滑らかにできる。さらに、液晶素子の応答時間が
入力画像データの周期の4/7倍程度である液晶表示装置に適用することで、画質を向上
することができる。
When the conversion ratio is 7/4, the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 7/4, and the power consumption and the manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 7/4. Further, since m is large, the movement of the image can be made smoother. Further, the image quality can be improved by applying it to a liquid crystal display device in which the response time of the liquid crystal element is about 4/7 times the cycle of the input image data.

変換比が7/5である場合は、変換比が7/5より小さい場合よりも動画の品質を向上で
き、変換比が7/5より大きい場合よりも消費電力および製造コストを低減できる。さら
に、mが大きいので、画像の動きをより滑らかにできる。さらに、液晶素子の応答時間が
入力画像データの周期の5/7倍程度である液晶表示装置に適用することで、画質を向上
することができる。
When the conversion ratio is 7/5, the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 7/5, and the power consumption and the manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 7/5. Further, since m is large, the movement of the image can be made smoother. Further, the image quality can be improved by applying it to a liquid crystal display device in which the response time of the liquid crystal element is about 5/7 times the cycle of the input image data.

変換比が7/6である場合は、変換比が7/6より小さい場合よりも動画の品質を向上で
き、変換比が7/6より大きい場合よりも消費電力および製造コストを低減できる。さら
に、mが大きいので、画像の動きをより滑らかにできる。さらに、液晶素子の応答時間が
入力画像データの周期の6/7倍程度である液晶表示装置に適用することで、画質を向上
することができる。
When the conversion ratio is 7/6, the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 7/6, and the power consumption and the manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 7/6. Further, since m is large, the movement of the image can be made smoother. Further, the image quality can be improved by applying it to a liquid crystal display device in which the response time of the liquid crystal element is about 6/7 times the cycle of the input image data.

変換比が8である場合は、変換比が8より小さい場合よりも動画の品質を向上でき、変換
比が8より大きい場合よりも消費電力および製造コストを低減できる。さらに、mが小さ
いので、高い画質を得られる一方で消費電力を低減できる。さらに、液晶素子の応答時間
が入力画像データの周期の1/8倍程度である液晶表示装置に適用することで、画質を向
上することができる。
When the conversion ratio is 8, the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 8, and the power consumption and the manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 8. Further, since m is small, high image quality can be obtained and power consumption can be reduced. Further, the image quality can be improved by applying it to a liquid crystal display device in which the response time of the liquid crystal element is about 1/8 times the cycle of the input image data.

変換比が8/3である場合は、変換比が8/3より小さい場合よりも動画の品質を向上で
き、変換比が8/3より大きい場合よりも消費電力および製造コストを低減できる。さら
に、mが大きいので、画像の動きをより滑らかにできる。さらに、液晶素子の応答時間が
入力画像データの周期の3/8倍程度である液晶表示装置に適用することで、画質を向上
することができる。
When the conversion ratio is 8/3, the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 8/3, and the power consumption and the manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 8/3. Further, since m is large, the movement of the image can be made smoother. Further, the image quality can be improved by applying it to a liquid crystal display device in which the response time of the liquid crystal element is about 3/4 times the cycle of the input image data.

変換比が8/5である場合は、変換比が8/5より小さい場合よりも動画の品質を向上で
き、変換比が8/5より大きい場合よりも消費電力および製造コストを低減できる。さら
に、mが大きいので、画像の動きをより滑らかにできる。さらに、液晶素子の応答時間が
入力画像データの周期の5/8倍程度である液晶表示装置に適用することで、画質を向上
することができる。
When the conversion ratio is 8/5, the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 8/5, and the power consumption and the manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 8/5. Further, since m is large, the movement of the image can be made smoother. Further, the image quality can be improved by applying it to a liquid crystal display device in which the response time of the liquid crystal element is about 5/8 times the cycle of the input image data.

変換比が8/7である場合は、変換比が8/7より小さい場合よりも動画の品質を向上で
き、変換比が8/7より大きい場合よりも消費電力および製造コストを低減できる。さら
に、mが大きいので、画像の動きをより滑らかにできる。さらに、液晶素子の応答時間が
入力画像データの周期の7/8倍程度である液晶表示装置に適用することで、画質を向上
することができる。
When the conversion ratio is 8/7, the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 8/7, and the power consumption and the manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 8/7. Further, since m is large, the movement of the image can be made smoother. Further, the image quality can be improved by applying it to a liquid crystal display device in which the response time of the liquid crystal element is about 7/8 times the cycle of the input image data.

変換比が9である場合は、変換比が9より小さい場合よりも動画の品質を向上でき、変換
比が9より大きい場合よりも消費電力および製造コストを低減できる。さらに、mが小さ
いので、高い画質を得られる一方で消費電力を低減できる。さらに、液晶素子の応答時間
が入力画像データの周期の1/9倍程度である液晶表示装置に適用することで、画質を向
上することができる。
When the conversion ratio is 9, the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 9, and the power consumption and the manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 9. Further, since m is small, high image quality can be obtained and power consumption can be reduced. Further, the image quality can be improved by applying it to a liquid crystal display device in which the response time of the liquid crystal element is about 1/9 times the cycle of the input image data.

変換比が9/2である場合は、変換比が9/2より小さい場合よりも動画の品質を向上で
き、変換比が9/2より大きい場合よりも消費電力および製造コストを低減できる。さら
に、mが小さいので、高い画質を得られる一方で消費電力を低減できる。さらに、液晶素
子の応答時間が入力画像データの周期の2/9倍程度である液晶表示装置に適用すること
で、画質を向上することができる。
When the conversion ratio is 9/2, the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 9/2, and the power consumption and the manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 9/2. Further, since m is small, high image quality can be obtained and power consumption can be reduced. Further, the image quality can be improved by applying it to a liquid crystal display device in which the response time of the liquid crystal element is about 2/9 times the cycle of the input image data.

変換比が9/4である場合は、変換比が9/4より小さい場合よりも動画の品質を向上で
き、変換比が9/4より大きい場合よりも消費電力および製造コストを低減できる。さら
に、mが大きいので、画像の動きをより滑らかにできる。さらに、液晶素子の応答時間が
入力画像データの周期の4/9倍程度である液晶表示装置に適用することで、画質を向上
することができる。
When the conversion ratio is 9/4, the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 9/4, and the power consumption and the manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 9/4. Further, since m is large, the movement of the image can be made smoother. Further, the image quality can be improved by applying it to a liquid crystal display device in which the response time of the liquid crystal element is about 4/9 times the cycle of the input image data.

変換比が9/5である場合は、変換比が9/5より小さい場合よりも動画の品質を向上で
き、変換比が9/5より大きい場合よりも消費電力および製造コストを低減できる。さら
に、mが大きいので、画像の動きをより滑らかにできる。さらに、液晶素子の応答時間が
入力画像データの周期の5/9倍程度である液晶表示装置に適用することで、画質を向上
することができる。
When the conversion ratio is 9/5, the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 9/5, and the power consumption and the manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 9/5. Further, since m is large, the movement of the image can be made smoother. Further, the image quality can be improved by applying it to a liquid crystal display device in which the response time of the liquid crystal element is about 5/9 times the cycle of the input image data.

変換比が9/7である場合は、変換比が9/7より小さい場合よりも動画の品質を向上で
き、変換比が9/7より大きい場合よりも消費電力および製造コストを低減できる。さら
に、mが大きいので、画像の動きをより滑らかにできる。さらに、液晶素子の応答時間が
入力画像データの周期の7/9倍程度である液晶表示装置に適用することで、画質を向上
することができる。
When the conversion ratio is 9/7, the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 9/7, and the power consumption and the manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 9/7. Further, since m is large, the movement of the image can be made smoother. Further, the image quality can be improved by applying it to a liquid crystal display device in which the response time of the liquid crystal element is about 7/9 times the cycle of the input image data.

変換比が9/8である場合は、変換比が9/8より小さい場合よりも動画の品質を向上で
き、変換比が9/8より大きい場合よりも消費電力および製造コストを低減できる。さら
に、mが大きいので、画像の動きをより滑らかにできる。さらに、液晶素子の応答時間が
入力画像データの周期の8/9倍程度である液晶表示装置に適用することで、画質を向上
することができる。
When the conversion ratio is 9/8, the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 9/8, and the power consumption and the manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 9/8. Further, since m is large, the movement of the image can be made smoother. Further, the image quality can be improved by applying it to a liquid crystal display device in which the response time of the liquid crystal element is about 8/9 times the cycle of the input image data.

変換比が10である場合は、変換比が10より小さい場合よりも動画の品質を向上でき、
変換比が10より大きい場合よりも消費電力および製造コストを低減できる。さらに、m
が小さいので、高い画質を得られる一方で消費電力を低減できる。さらに、液晶素子の応
答時間が入力画像データの周期の1/10倍程度である液晶表示装置に適用することで、
画質を向上することができる。
When the conversion ratio is 10, the quality of the video can be improved as compared with the case where the conversion ratio is smaller than 10.
Power consumption and manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 10. Furthermore, m
Is small, so high image quality can be obtained while power consumption can be reduced. Furthermore, by applying it to a liquid crystal display device in which the response time of the liquid crystal element is about 1/10 times the cycle of the input image data,
Image quality can be improved.

変換比が10/3である場合は、変換比が10/3より小さい場合よりも動画の品質を向
上でき、変換比が10/3より大きい場合よりも消費電力および製造コストを低減できる
。さらに、mが大きいので、画像の動きをより滑らかにできる。さらに、液晶素子の応答
時間が入力画像データの周期の3/10倍程度である液晶表示装置に適用することで、画
質を向上することができる。
When the conversion ratio is 10/3, the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 10/3, and the power consumption and the manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 10/3. Further, since m is large, the movement of the image can be made smoother. Further, the image quality can be improved by applying it to a liquid crystal display device in which the response time of the liquid crystal element is about 3/10 times the cycle of the input image data.

変換比が10/7である場合は、変換比が10/7より小さい場合よりも動画の品質を向
上でき、変換比が10/7より大きい場合よりも消費電力および製造コストを低減できる
。さらに、mが大きいので、画像の動きをより滑らかにできる。さらに、液晶素子の応答
時間が入力画像データの周期の7/10倍程度である液晶表示装置に適用することで、画
質を向上することができる。
When the conversion ratio is 10/7, the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 10/7, and the power consumption and the manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 10/7. Further, since m is large, the movement of the image can be made smoother. Further, the image quality can be improved by applying it to a liquid crystal display device in which the response time of the liquid crystal element is about 7/10 times the cycle of the input image data.

変換比が10/9である場合は、変換比が10/9より小さい場合よりも動画の品質を向
上でき、変換比が10/9より大きい場合よりも消費電力および製造コストを低減できる
。さらに、mが大きいので、画像の動きをより滑らかにできる。さらに、液晶素子の応答
時間が入力画像データの周期の9/10倍程度である液晶表示装置に適用することで、画
質を向上することができる。
When the conversion ratio is 10/9, the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 10/9, and the power consumption and the manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 10/9. Further, since m is large, the movement of the image can be made smoother. Further, the image quality can be improved by applying it to a liquid crystal display device in which the response time of the liquid crystal element is about 9/10 times the cycle of the input image data.

なお、nが10より大きい範囲における各々の変換比においても、同様な利点を有するの
は明らかである。
It is clear that each conversion ratio in the range where n is larger than 10 has the same advantage.

次に、第2のステップとして、入力された画像データにしたがった画像または第1のステ
ップにおいて任意の有理数(n/m)倍にフレームレート変換された各々の画像(元画像
と呼ぶこととする)から、異なる複数の画像(サブ画像)を作成し、当該複数のサブ画像
を時間的に連続して提示する方法について説明する。こうすることによって、実際は複数
の画像を提示しているのにもかかわらず、見た目上、1つの元画像が表示されたように人
間の目に知覚させることもできる。
Next, as a second step, an image according to the input image data or each image whose frame rate has been converted to an arbitrary rational number (n / m) times in the first step (referred to as an original image). ), A method of creating a plurality of different images (sub-images) and presenting the plurality of sub-images continuously in time will be described. By doing so, it is possible to make the human eye perceive as if one original image is displayed, even though a plurality of images are actually presented.

なお、ここでは、1つの元画像から作成されたサブ画像のうち、先に表示されるサブ画像
を、第1のサブ画像と呼ぶこととする。ここで、第1のサブ画像を表示するタイミングは
、第1のステップで決められた元画像を表示するタイミングと同じであるとする。一方、
その後に表示されるサブ画像を、第2のサブ画像と呼ぶこととする。第2のサブ画像を表
示するタイミングは、第1のステップで決められた元画像を表示するタイミングに関わら
ず、任意に決めることができる。なお、実際に表示させる画像は、第2のステップにおけ
る方法により元画像から作成された画像である。なお、サブ画像を作成するための元画像
も、様々な画像を用いることができる。なお、サブ画像の数は2つに限定されず、2つよ
り大きくてもよい。第2のステップにおいては、サブ画像の数をJ個(Jは2以上の整数
)と表記する。このとき、第1のステップで決められた元画像を表示するタイミングと同
じタイミングで表示されるサブ画像を、第1のサブ画像と呼び、それ以降に続いて表示さ
れるサブ画像を、表示される順番にしたがって第2のサブ画像、第3のサブ画像、・・・
、第Jのサブ画像、と呼ぶこととする。
Here, among the sub-images created from one original image, the sub-image displayed first is referred to as a first sub-image. Here, it is assumed that the timing of displaying the first sub-image is the same as the timing of displaying the original image determined in the first step. on the other hand,
The sub-image displayed after that is referred to as a second sub-image. The timing for displaying the second sub-image can be arbitrarily determined regardless of the timing for displaying the original image determined in the first step. The image to be actually displayed is an image created from the original image by the method in the second step. Various images can be used as the original image for creating the sub image. The number of sub-images is not limited to two and may be larger than two. In the second step, the number of sub-images is expressed as J (J is an integer of 2 or more). At this time, the sub-image displayed at the same timing as the original image determined in the first step is called the first sub-image, and the sub-images displayed thereafter are displayed. The second sub-image, the third sub-image, ...
, The Jth sub-image.

1つの元画像から複数のサブ画像を作成する方法としては、様々なものがあるが、主なも
のとしては次のような方法を挙げることができる。1つは、元画像をそのままサブ画像と
して用いる方法である。1つは、元画像の明るさを複数のサブ画像に分配する方法である
。1つは、動き補償によって求めた中間画像をサブ画像として用いる方法である。
There are various methods for creating a plurality of sub-images from one original image, and the main ones are as follows. One is a method of using the original image as it is as a sub image. One is a method of distributing the brightness of the original image to a plurality of sub-images. One is a method of using an intermediate image obtained by motion compensation as a sub-image.

ここで、元画像の明るさを複数のサブ画像に分配する方法は、さらに複数の方法に分ける
ことができる。主なものとしては次のような方法を挙げることができる。1つは、少なく
とも1つのサブ画像を黒画像とする方法(黒挿入法と呼ぶこととする)である。1つは、
元画像の明るさを複数の範囲に分割し、当該範囲における明るさを制御するときは、全て
のサブ画像のうち唯1つのサブ画像によって行なう方法(時分割階調制御法と呼ぶことと
する)である。1つは、一方のサブ画像を、元画像のガンマ値を変更した明るい画像とし
、他方のサブ画像を、元画像のガンマ値を変更した暗い画像とする方法(ガンマ補完法と
呼ぶこととする)である。
Here, the method of distributing the brightness of the original image to a plurality of sub-images can be further divided into a plurality of methods. The main methods are as follows. One is a method of making at least one sub-image a black image (referred to as a black insertion method). One is
When the brightness of the original image is divided into a plurality of ranges and the brightness in the range is controlled, the method is performed by only one sub-image among all the sub-images (called a time-division gradation control method). ). One is a method in which one sub-image is a bright image in which the gamma value of the original image is changed and the other sub-image is a dark image in which the gamma value of the original image is changed (referred to as a gamma complementation method). ).

上に挙げたいくつかの方法を、それぞれ簡単に説明する。元画像をそのままサブ画像とし
て用いる方法は、第1のサブ画像として、元画像をそのまま用いる。さらに、第2のサブ
画像として、元画像をそのまま用いる。この方法を用いると、サブ画像を新たに作成する
回路を動作させることがない、または当該回路そのものを用いる必要がなくなるため、消
費電力および製造コストを低減することができる。特に、液晶表示装置においては、第1
のステップにおいて、動き補償によって求めた中間画像を補間画像としたフレームレート
変換を行なった後にこの方法を用いることが好ましい。なぜならば、動き補償によって求
めた中間画像を補間画像とすることで、動画の動きを滑らかにしつつ、同じ画像を繰り返
し表示することで、液晶素子のダイナミックキャパシタンスによる書き込み電圧不足に起
因する、動画の尾引き、残像等の障害を低減することができるからである。
Each of the above methods will be briefly described. In the method of using the original image as it is as a sub image, the original image is used as it is as the first sub image. Further, as the second sub-image, the original image is used as it is. When this method is used, it is not necessary to operate a circuit for newly creating a sub-image, or it is not necessary to use the circuit itself, so that power consumption and manufacturing cost can be reduced. In particular, in a liquid crystal display device, the first
In the step of, it is preferable to use this method after performing frame rate conversion using the intermediate image obtained by motion compensation as an interpolated image. This is because the intermediate image obtained by motion compensation is used as an interpolated image to smooth the motion of the moving image, and the same image is repeatedly displayed, resulting in insufficient writing voltage due to the dynamic capacitance of the liquid crystal element. This is because obstacles such as tailing and afterimages can be reduced.

次に、元画像の明るさを複数のサブ画像に分配する方法における、画像の明るさおよびサ
ブ画像が表示される期間の長さの設定方法について詳細に説明する。なお、Jはサブ画像
の数を表し、2以上の整数であるとする。小文字のjは大文字のJとは区別される。jは
1以上J以下の整数であるとする。
通常のホールド駆動における画素の明るさをL、元画像データの周期をT、
第jのサブ画像における画素の明るさをL、第jのサブ画像が表示される期間の長さを
、とすると、LとTについて積をとり、これのj=1からj=Jまでの総和(L
+L+・・・+L)が、LとTの積(LT)と等しくなっていること
(明るさが不変であること)が好ましい。さらに、Tの、j=1からj=Jまでの総和
(T+T+・・・+T)が、Tと等しくなっていること(元画像の表示周期が維持
されること)が好ましい。ここで、明るさが不変であり、かつ、元画像の表示周期が維持
されることを、サブ画像分配条件と呼ぶこととする。
Next, in the method of distributing the brightness of the original image to a plurality of sub-images, a method of setting the brightness of the image and the length of the period in which the sub-images are displayed will be described in detail. Note that J represents the number of sub-images and is assumed to be an integer of 2 or more. The lowercase j is distinguished from the uppercase J. It is assumed that j is an integer of 1 or more and J or less.
The brightness of the pixels in normal hold drive is L, the period of the original image data is T,
The brightness L j of the pixels in the sub-image of the j, the length T j of the period in which the sub image is displayed in the first j, and when taking a product for L j and T j, from which the j = 1 Sum up to j = J (L)
It is preferable that 1 T 1 + L 2 T 2 + ... + L J T J ) is equal to the product of L and T (LT) (the brightness is invariant). Furthermore, the T j, the sum of j = 1 through j = J (T 1 + T 2 + ··· + T J) is that is equal to the T (the display period of the original image is maintained) of preferable. Here, the fact that the brightness is unchanged and the display cycle of the original image is maintained is referred to as a sub-image distribution condition.

元画像の明るさを複数のサブ画像に分配する方法のうち、黒挿入法は、少なくとも1つの
サブ画像を黒画像とする方法である。こうすることによって、表示方法を擬似的にインパ
ルス型とすることができるため、表示方法がホールド型であることに起因する動画の品質
の低下を防ぐことができる。ここで、黒画像の挿入に伴う、表示画像の明るさの低下を防
ぐために、サブ画像分配条件に従うことが好ましい。しかし、表示画像の明るさの低下が
許容できるような状況(周囲が暗い等)である場合、ユーザによって表示画像の明るさの
低下が許容する設定になっている場合などであれば、サブ画像分配条件に従わなくてもよ
い。たとえば、1つのサブ画像は元画像と同じものとし、他のサブ画像を黒画像としても
よい。この場合は、サブ画像分配条件にしたがったときと比べて、消費電力を低減できる
。さらに、液晶表示装置においては、一方のサブ画像を、明るさの最大値に制限をつけず
に元画像の全体的な明るさを大きくしたものとするとき、バックライトの明るさを大きく
することで、サブ画像分配条件を実現してもよい。この場合は、画素に書き込む電圧値を
制御することなく、サブ画像分配条件を満足することができるため、画像処理回路の動作
を省略でき、消費電力を低減できる。
Among the methods of distributing the brightness of the original image to a plurality of sub-images, the black insertion method is a method of converting at least one sub-image into a black image. By doing so, since the display method can be pseudo-impulse type, it is possible to prevent deterioration of the quality of the moving image due to the hold type display method. Here, in order to prevent a decrease in the brightness of the displayed image due to the insertion of the black image, it is preferable to follow the sub-image distribution condition. However, if the situation is such that the decrease in the brightness of the displayed image is acceptable (dark surroundings, etc.), or if the user has set the decrease in the brightness of the displayed image tolerable, the sub-image You do not have to follow the distribution conditions. For example, one sub-image may be the same as the original image, and the other sub-image may be a black image. In this case, the power consumption can be reduced as compared with the case where the sub-image distribution condition is followed. Further, in the liquid crystal display device, when the overall brightness of the original image is increased without limiting the maximum value of the brightness of one of the sub-images, the brightness of the backlight is increased. Then, the sub-image distribution condition may be realized. In this case, since the sub-image distribution condition can be satisfied without controlling the voltage value written to the pixel, the operation of the image processing circuit can be omitted and the power consumption can be reduced.

なお、黒挿入法は、いずれか1つのサブ画像において、全ての画素のLを0とすること
を特徴とする。こうすることにより、表示方法を擬似的にインパルス型とすることができ
るため、表示方法がホールド型であることに起因する動画の品質の低下を防ぐことができ
る。
The black insertion method is characterized in that L j of all pixels is set to 0 in any one of the sub-images. By doing so, since the display method can be pseudo-impulse type, it is possible to prevent deterioration of the quality of the moving image due to the hold type display method.

元画像の明るさを複数のサブ画像に分配する方法のうち、時分割階調制御法は、元画像の
明るさを複数の範囲に分割し、当該範囲における明るさを制御するときは、全てのサブ画
像のうち唯1つのサブ画像によって行なう方法である。こうすることによって、明るさを
低下させることなく、表示方法を擬似的にインパルス型とすることができるため、表示方
法がホールド型であることに起因する動画の品質の低下を防ぐことができる。
Of the methods for distributing the brightness of the original image to a plurality of sub-images, the time-division gradation control method divides the brightness of the original image into a plurality of ranges and controls the brightness in the range. This is a method performed by using only one sub-image among the sub-images of. By doing so, since the display method can be pseudo-impulse type without reducing the brightness, it is possible to prevent the deterioration of the quality of the moving image due to the hold type display method.

元画像の明るさを複数の範囲に分割する方法としては、明るさの最大値(Lmax)を、
サブ画像の数だけ分割する方法がある。これは、たとえば、0からLmaxまでの明るさ
が256段階(階調0から階調255)で調節できる表示装置において、サブ画像の数を
2としたとき、階調0から階調127までを表示するときは、一方のサブ画像の明るさを
階調0から階調255の範囲で調節する一方で、他方のサブ画像の明るさを階調0とし、
階調128から階調255までを表示するときは、一方のサブ画像の明るさを階調255
とする一方で、他方のサブ画像の明るさを階調0から階調255の範囲で調節する方法で
ある。こうすることによって、元画像が表示されたように人間の目に知覚させることがで
き、かつ、擬似的にインパルス型とすることができるので、ホールド型であることに起因
する動画の品質の低下を防ぐことができる。なお、サブ画像の数は2より大きくてもよい
。たとえば、サブ画像の数を3としたときは、元画像の明るさの段階(階調0から階調2
55)を、3つに分割する。なお、元画像の明るさの段階の数とサブ画像の数によっては
、明るさの段階の数がサブ画像の数で割り切れない場合もあるが、分割後のそれぞれの明
るさの範囲に含まれる明るさの段階の数は、ちょうど同じでなくても、適宜振り分ければ
よい。
As a method of dividing the brightness of the original image into a plurality of ranges, the maximum value of the brightness (L max ) is set.
There is a method of dividing by the number of sub-images. This is, for example, in a display device in which the brightness from 0 to L max can be adjusted in 256 steps (gradation 0 to gradation 255), when the number of sub-images is 2, the gradation 0 to gradation 127. Is displayed, the brightness of one sub-image is adjusted in the range of gradation 0 to gradation 255, while the brightness of the other sub-image is set to gradation 0.
When displaying gradations 128 to 255, the brightness of one of the sub-images is set to gradation 255.
On the other hand, it is a method of adjusting the brightness of the other sub-image in the range of gradation 0 to gradation 255. By doing so, the original image can be perceived by the human eye as if it were displayed, and the impulse type can be simulated, so that the quality of the moving image deteriorates due to the hold type. Can be prevented. The number of sub-images may be larger than 2. For example, when the number of sub-images is 3, the brightness level of the original image (gradation 0 to gradation 2).
55) is divided into three parts. Depending on the number of brightness stages of the original image and the number of sub-images, the number of brightness stages may not be divisible by the number of sub-images, but they are included in the range of each brightness after division. The number of brightness stages may not be exactly the same, but may be appropriately distributed.

なお、時分割階調制御法においても、サブ画像分配条件を満たすことによって、明るさの
低下などがおこらず、元画像と同様な画像を表示することができるため、好ましい。
It should be noted that the time-division gradation control method is also preferable because the same image as the original image can be displayed without lowering the brightness by satisfying the sub-image distribution condition.

元画像の明るさを複数のサブ画像に分配する方法のうち、ガンマ補完法は、一方のサブ画
像を、元画像のガンマ特性を変更した明るい画像とし、他方のサブ画像を、元画像のガン
マ特性を変更した暗い画像とする方法である。こうすることによって、明るさを低下させ
ることなく、表示方法を擬似的にインパルス型とすることができるため、表示方法がホー
ルド型であることに起因する動画の品質の低下を防ぐことができる。ここで、ガンマ特性
とは、明るさの段階(階調)に対する明るさの程度のことである。通常、ガンマ特性は線
形に近くなるように調整される。これは、明るさの段階である階調に対する明るさの変化
が比例するようにすれば、滑らかな階調を得ることができるからである。ガンマ補完法で
は、一方のサブ画像のガンマ特性を線形からずらして、中間の明るさ(中間調)の領域に
おいて、線形よりも明るくなるように調整する(中間調が本来よりも明るい画像となる)
。そして、他方のサブ画像のガンマ特性も線形からずらして、同じく中間調の領域におい
て、線形よりも暗くなるように調整する(中間調が本来よりも暗い画像となる)。ここで
、一方のサブ画像を線形より明るくした量と、他方のサブ画像を線形より暗くした量を、
全ての階調において概等しくすることが好ましい。こうすることで、元画像が表示された
ように人間の目に知覚させることができ、かつ、ホールド型であることに起因する動画の
品質の低下を防ぐことができる。なお、サブ画像の数は2より大きくてもよい。たとえば
、サブ画像の数を3としたときは、3つのサブ画像について、それぞれガンマ特性を調整
し、線形から明るくした量の合計と、線形から暗くした量の合計が概等しくなるようにす
ればよい。
Of the methods for distributing the brightness of the original image to a plurality of sub-images, the gamma complementation method uses one sub-image as a bright image in which the gamma characteristics of the original image are changed, and the other sub-image as the gamma of the original image. This is a method of producing a dark image with changed characteristics. By doing so, since the display method can be pseudo-impulse type without reducing the brightness, it is possible to prevent the deterioration of the quality of the moving image due to the hold type display method. Here, the gamma characteristic is the degree of brightness with respect to the stage (gradation) of brightness. Normally, the gamma characteristic is adjusted to be close to linear. This is because a smooth gradation can be obtained by making the change in brightness proportional to the gradation, which is the stage of brightness. In the gamma complementation method, the gamma characteristic of one of the sub-images is shifted from the linearity and adjusted so that it is brighter than the linearity in the region of intermediate brightness (halftone) (the halftone becomes a brighter image than it should be). )
.. Then, the gamma characteristic of the other sub-image is also deviated from the linearity and adjusted so as to be darker than the linearity in the region of the halftone (the halftone becomes a darker image than the original). Here, the amount of one sub-image brighter than linear and the amount of the other sub-image darker than linear are
It is preferable that all gradations are approximately equal. By doing so, the original image can be perceived by the human eye as if it were displayed, and the deterioration of the quality of the moving image due to the hold type can be prevented. The number of sub-images may be larger than 2. For example, when the number of sub-images is 3, the gamma characteristics of each of the three sub-images can be adjusted so that the total amount of linear to brightened quantities and the total of linear to darkened quantities are approximately equal. Good.

なお、ガンマ補完法においても、サブ画像分配条件を満たすことによって、明るさの低下
などがおこらず、元画像と同様な画像を表示することができるため、好ましい。さらに、
ガンマ補完法においては、階調に対するそれぞれのサブ画像の明るさLの変化がガンマ
曲線にしたがっているため、それぞれのサブ画像がそれ自体で階調を滑らかに表示でき、
最終的に人間の目で知覚される画像の品質も向上するという利点を有する。
It should be noted that the gamma complementation method is also preferable because the same image as the original image can be displayed without reducing the brightness by satisfying the sub-image distribution condition. further,
In gamma complement method, the change in brightness L j of each sub-image with respect to gray scale follows a gamma curve, can smoothly display the gradation respective sub image itself,
It has the advantage of improving the quality of the image that is ultimately perceived by the human eye.

動き補償によって求めた中間画像をサブ画像として用いる方法は、一方のサブ画像を、前
後の画像から動き補償によって求めた中間画像とする方法である。こうすることで、画像
の動きを滑らかにすることができるので、動画の品質を向上できる。
The method of using the intermediate image obtained by motion compensation as a sub image is a method of using one of the sub images as an intermediate image obtained by motion compensation from the previous and next images. By doing so, the movement of the image can be smoothed, and the quality of the moving image can be improved.

次に、サブ画像を表示するタイミングと、サブ画像を作成する方法との関係について説明
する。第1のサブ画像を表示するタイミングは、第1のステップで決められた元画像を表
示するタイミングと同じであり、第2のサブ画像を表示するタイミングは、第1のステッ
プで決められた元画像を表示するタイミングに関わらず、任意に決めることができるとし
たが、第2のサブ画像を表示するタイミングにしたがって、サブ画像自体を変化させても
よい。こうすることで、第2のサブ画像を表示するタイミングを様々に変化させたとして
も、元画像が表示されたように人間の目に知覚させることができる。具体的には、第2の
サブ画像を表示するタイミングを早くした場合は、第1のサブ画像はより明るくし、第2
のサブ画像はより暗くすることができる。さらに、第2のサブ画像を表示するタイミング
を遅くした場合は、第1のサブ画像はより暗くし、第2のサブ画像はより明るくすること
ができる。これは、人間の目が知覚する明るさは、画像を表示する期間の長さによって変
わるためである。より詳細には、人間の目が知覚する明るさは、画像を表示する期間が長
いほど明るくなり、画像を表示する期間が短いほど暗くなる。すなわち、第2のサブ画像
を表示するタイミングを早くすることによって、第1のサブ画像を表示する期間の長さが
短くなり、第2のサブ画像を表示する期間の長さが長くなるため、そのままでは第1のサ
ブ画像は暗く、第2のサブ画像は明るく、人間の目に知覚されてしまう。その結果、元画
像とは異なる画像が人間の目に知覚されてしまうことになるが、これを防ぐために、第1
のサブ画像はより明るくし、第2のサブ画像はより暗くすることができる。同様に、第2
のサブ画像を表示するタイミングを遅くすることによって、第1のサブ画像を表示する期
間の長さが長くなり、第2のサブ画像を表示する期間の長さが短くなる場合は、第1のサ
ブ画像はより暗くし、第2のサブ画像はより明るくすることができる。
Next, the relationship between the timing of displaying the sub-image and the method of creating the sub-image will be described. The timing of displaying the first sub-image is the same as the timing of displaying the original image determined in the first step, and the timing of displaying the second sub-image is the original determined in the first step. Although it can be arbitrarily determined regardless of the timing of displaying the image, the sub-image itself may be changed according to the timing of displaying the second sub-image. By doing so, even if the timing of displaying the second sub image is changed variously, it can be perceived by the human eye as if the original image was displayed. Specifically, when the timing of displaying the second sub image is earlier, the first sub image becomes brighter and the second sub image is displayed.
The sub-image of can be made darker. Further, when the timing of displaying the second sub-image is delayed, the first sub-image can be made darker and the second sub-image can be made brighter. This is because the brightness perceived by the human eye changes depending on the length of the period in which the image is displayed. More specifically, the brightness perceived by the human eye becomes brighter as the period of displaying the image becomes longer, and becomes darker as the period of displaying the image becomes shorter. That is, by advancing the timing of displaying the second sub-image, the length of the period for displaying the first sub-image becomes shorter and the length of the period for displaying the second sub-image becomes longer. As it is, the first sub-image is dark and the second sub-image is bright and perceived by the human eye. As a result, an image different from the original image will be perceived by the human eye, but in order to prevent this, the first
The sub-image of can be brighter and the second sub-image can be darker. Similarly, the second
By delaying the timing of displaying the sub-image of, the length of the period for displaying the first sub-image becomes longer, and the length of the period for displaying the second sub-image becomes shorter, the first The sub-image can be darker and the second sub-image can be brighter.

上記の説明に基づいて、第2のステップにおける処理手順を、以下に示す。
手順1として、1つの元画像から複数のサブ画像を作成する方法を決定する。より詳細に
は、複数のサブ画像を作成する方法は、元画像をそのままサブ画像として用いる方法、元
画像の明るさを複数のサブ画像に分配する方法、動き補償によって求めた中間画像をサブ
画像として用いる方法、から選択することができる。
手順2として、サブ画像の数Jを決定する。なお、Jは2以上の整数である。
手順3として、第jのサブ画像における画素の明るさL、第jのサブ画像が表示される
期間の長さTを、手順1で選択した方法にしたがって決定する。手順3により、それぞ
れのサブ画像が表示される期間の長さと、それぞれのサブ画像に含まれる個々の画素の明
るさが具体的に決められる。
手順4として、手順1乃至手順3のそれぞれで決定された事項にしたがって、元画像を処
理し、実際に表示する。
手順5として、対象とする元画像を次の元画像に移す。そして、手順1に戻る。
Based on the above description, the processing procedure in the second step is shown below.
As step 1, a method of creating a plurality of sub-images from one original image is determined. More specifically, the method of creating a plurality of sub-images is a method of using the original image as it is as a sub-image, a method of distributing the brightness of the original image to a plurality of sub-images, and a method of using an intermediate image obtained by motion compensation as a sub-image. Can be selected from the methods used as.
As step 2, the number J of sub-images is determined. J is an integer of 2 or more.
As step 3, the brightness L j of the pixel in the j-th sub-image and the length T j of the period in which the j-th sub-image is displayed are determined according to the method selected in step 1. According to step 3, the length of the period in which each sub-image is displayed and the brightness of each pixel included in each sub-image are specifically determined.
As step 4, the original image is processed and actually displayed according to the items determined in each of steps 1 to 3.
As step 5, the target original image is moved to the next original image. Then, the process returns to step 1.

なお、第2のステップにおける手順を実行する仕組みは、装置に実装されたものであって
もよいし、装置の設計段階であらかじめ決められたものであってもよい。第2のステップ
における手順を実行する仕組みが装置に実装されていれば、状況に応じた最適な動作が行
われるように、駆動方法を切り替えることが可能となる。なお、ここでいう状況とは、画
像データの内容、装置内外の環境(温度、湿度、気圧、光、音、磁界、電界、放射線量、
高度、加速度、移動速度、等)、ユーザ設定、ソフトウエアバージョン、等を含む。一方
、第2のステップにおける手順を実行する仕組みが装置の設計段階であらかじめ決められ
たものであれば、それぞれの駆動方法に最適な駆動回路を用いることができ、さらに、仕
組みが決められていることによって、量産効果による製造コストの低減が期待できる。
The mechanism for executing the procedure in the second step may be mounted on the device or may be predetermined at the design stage of the device. If a mechanism for executing the procedure in the second step is implemented in the device, it is possible to switch the driving method so that the optimum operation is performed according to the situation. The situation here means the content of the image data, the environment inside and outside the device (temperature, humidity, atmospheric pressure, light, sound, magnetic field, electric field, radiation dose, etc.)
Includes altitude, acceleration, speed of movement, etc.), user settings, software version, etc. On the other hand, if the mechanism for executing the procedure in the second step is predetermined at the device design stage, the optimum drive circuit can be used for each drive method, and the mechanism is further determined. As a result, it can be expected that the manufacturing cost will be reduced due to the mass production effect.

次に、第2のステップにおける手順によって決められる様々な駆動方法を、それぞれ、第
1のステップにおけるnおよびmの値を具体的に示して詳細に説明する。
Next, various driving methods determined by the procedure in the second step will be described in detail by showing concretely the values of n and m in the first step, respectively.

第2のステップにおける手順1において、元画像をそのままサブ画像として用いる方法が
選択された場合、駆動方法は次のようになる。
When the method of using the original image as it is as the sub image is selected in the procedure 1 in the second step, the driving method is as follows.

第i(iは正の整数)の画像データと、
第i+1の画像データと、が、一定の周期Tで順次用意され、
前記周期Tは、J(Jは2以上の整数)個のサブ画像表示期間に分割され、
前記第iの画像データは、複数の画素にそれぞれ固有の明るさLを持たせることができる
データであり、
第j(jは1以上J以下の整数)のサブ画像は、それぞれ固有の明るさLを持つ画素が
複数並置されることによって構成され、第jのサブ画像表示期間Tだけ表示される画像
であり、
前記L、前記T、前記L、前記T、を、サブ画像分配条件を満たす表示装置の駆動方
法であって、
全てのjにおいて、第jのサブ画像に含まれるそれぞれの画素の明るさLが、それぞれ
の画素に対しL=Lであることを特徴とする。
ここで、一定の周期Tで順次用意される画像データとしては、第1のステップにおいて作
成された元画像データを用いることができる。すなわち、第1のステップの説明で挙げた
全ての表示パターンを、上記駆動方法と組み合わせることができる。
The i-th (i is a positive integer) image data and
The i + 1th image data and the image data are sequentially prepared at a constant period T.
The period T is divided into J (J is an integer of 2 or more) sub-image display periods.
The i-th image data is data capable of giving each of a plurality of pixels a unique brightness L.
Sub-image of the j (j is 1 or more J an integer) is constituted by pixels having a specific brightness L j, respectively, are more juxtaposed, it is displayed by the sub-image display period T j of the j It is an image
The L, the T, the L j , and the T j are driving methods of a display device satisfying the sub-image distribution condition.
In all j, the brightness L j of each pixel included in the jth sub-image is L j = L for each pixel.
Here, as the image data sequentially prepared at a constant cycle T, the original image data created in the first step can be used. That is, all the display patterns mentioned in the description of the first step can be combined with the above-mentioned driving method.

そして、第2のステップにおける手順2において、サブ画像の数Jが2と決定され、手順
3において、T=T=T/2と決定された場合、上記駆動方法は、図69に示すよう
なものとなる。
図69において、横軸は時間であり、縦軸は第1のステップにおいて用いた様々なnおよ
びmについて場合分けを行なって示したものである。
Then, when the number J of the sub-images is determined to be 2 in the procedure 2 in the second step and T 1 = T 2 = T / 2 is determined in the procedure 3, the driving method is shown in FIG. 69. It will be something like.
In FIG. 69, the horizontal axis represents time, and the vertical axis shows the various n and m used in the first step in different cases.

たとえば、第1のステップにおいて、n=1,m=1、すなわち変換比(n/m)が1で
あるときは、図69のn=1,m=1の箇所に示すような駆動方法となる。このとき、表
示フレームレートは入力される画像データのフレームレートの2倍(2倍速駆動)となる
。具体的には、たとえば、入力フレームレートが60Hzであれば、表示フレームレート
は120Hz(120Hz駆動)である。そして、ひとつの入力される画像データに対し
、画像を2回連続して表示することになる。ここで、2倍速駆動である場合は、フレーム
レートが2倍速より小さい場合よりも動画の品質を向上でき、2倍速より大きい場合より
も消費電力および製造コストを低減できる。さらに、第2のステップの手順1において、
元画像をそのままサブ画像として用いる方法が選択されることによって、動き補償によっ
て中間画像を作成する回路の動作を停止または当該回路自体を装置から省略することがで
きるため、消費電力および装置の製造コストを低減することができる。さらに、表示装置
がアクティブマトリクス方式の液晶表示装置である場合は、ダイナミックキャパシタンス
による書き込み電圧不足の問題が回避できるため、動画の尾引き、残像等の障害に対し特
に顕著な画質改善効果をもたらす。さらに、液晶表示装置の交流駆動と120Hz駆動を
組み合わせるのも効果的である。すなわち、液晶表示装置の駆動周波数を120Hzとし
つつ、交流駆動の周波数をその整数倍または整数分の一(たとえば、30Hz、60Hz
、120Hz、240Hz等)とすることによって、交流駆動によって現れるフリッカを
、人間の目に知覚されない程度に低減することができる。さらに、液晶素子の応答時間が
入力画像データの周期の1/2倍程度である液晶表示装置に適用することで、画質を向上
することができる。
For example, in the first step, when n = 1, m = 1, that is, the conversion ratio (n / m) is 1, the driving method as shown at the location of n = 1, m = 1 in FIG. 69 is used. Become. At this time, the display frame rate is twice the frame rate of the input image data (double speed drive). Specifically, for example, if the input frame rate is 60 Hz, the display frame rate is 120 Hz (120 Hz drive). Then, the image is displayed twice in succession for one input image data. Here, in the case of the double speed drive, the quality of the moving image can be improved as compared with the case where the frame rate is smaller than the double speed, and the power consumption and the manufacturing cost can be reduced as compared with the case where the frame rate is higher than the double speed. Further, in step 1 of the second step,
By selecting the method of using the original image as a sub-image as it is, it is possible to stop the operation of the circuit that creates the intermediate image by motion compensation or omit the circuit itself from the device, so that the power consumption and the manufacturing cost of the device are reduced. Can be reduced. Further, when the display device is an active matrix type liquid crystal display device, the problem of insufficient writing voltage due to the dynamic capacitance can be avoided, so that a particularly remarkable image quality improvement effect is brought about against obstacles such as trailing of moving images and afterimages. Further, it is also effective to combine the AC drive and the 120 Hz drive of the liquid crystal display device. That is, while setting the drive frequency of the liquid crystal display device to 120 Hz, the frequency of AC drive is an integral multiple or a fraction of that (for example, 30 Hz, 60 Hz).
, 120Hz, 240Hz, etc.), the flicker that appears due to AC drive can be reduced to the extent that it is not perceived by the human eye. Further, the image quality can be improved by applying it to a liquid crystal display device in which the response time of the liquid crystal element is about 1/2 times the cycle of the input image data.

さらに、たとえば、第1のステップにおいて、n=2,m=1、すなわち変換比(n/m
)が2であるときは、図69のn=2,m=1の箇所に示すような駆動方法となる。この
とき、表示フレームレートは入力される画像データのフレームレートの4倍(4倍速駆動
)となる。具体的には、たとえば、入力フレームレートが60Hzであれば、表示フレー
ムレートは240Hz(240Hz駆動)である。そして、ひとつの入力される画像デー
タに対し、画像を4回連続して表示することになる。このとき、第1のステップにおける
補間画像が動き補償によって求められた中間画像である場合は、動画の動きを滑らかにす
ることができるため、動画の品質を顕著に向上させることが可能である。ここで、4倍速
駆動である場合は、フレームレートが4倍速より小さい場合よりも動画の品質を向上でき
、4倍速より大きい場合よりも消費電力および製造コストを低減できる。さらに、第2の
ステップの手順1において、元画像をそのままサブ画像として用いる方法が選択されるこ
とによって、動き補償によって中間画像を作成する回路の動作を停止または当該回路自体
を装置から省略することができるため、消費電力および装置の製造コストを低減すること
ができる。さらに、表示装置がアクティブマトリクス方式の液晶表示装置である場合は、
ダイナミックキャパシタンスによる書き込み電圧不足の問題が回避できるため、動画の尾
引き、残像等の障害に対し特に顕著な画質改善効果をもたらす。さらに、液晶表示装置の
交流駆動と240Hz駆動を組み合わせるのも効果的である。すなわち、液晶表示装置の
駆動周波数を240Hzとしつつ、交流駆動の周波数をその整数倍または整数分の一(た
とえば、30Hz、60Hz、120Hz、240Hz等)とすることによって、交流駆
動によって現れるフリッカを、人間の目に知覚されない程度に低減することができる。さ
らに、液晶素子の応答時間が入力画像データの周期の1/4倍程度である液晶表示装置に
適用することで、画質を向上することができる。
Further, for example, in the first step, n = 2, m = 1, that is, the conversion ratio (n / m).
) Is 2, the driving method is as shown at the location of n = 2, m = 1 in FIG. 69. At this time, the display frame rate is four times the frame rate of the input image data (fourx speed drive). Specifically, for example, if the input frame rate is 60 Hz, the display frame rate is 240 Hz (240 Hz drive). Then, the image is displayed four times in succession for one input image data. At this time, when the interpolated image in the first step is an intermediate image obtained by motion compensation, the motion of the moving image can be smoothed, so that the quality of the moving image can be remarkably improved. Here, in the case of 4x speed drive, the quality of moving images can be improved as compared with the case where the frame rate is smaller than 4x speed, and the power consumption and the manufacturing cost can be reduced as compared with the case of higher than 4x speed. Further, in step 1 of the second step, by selecting the method of using the original image as it is as the sub image, the operation of the circuit that creates the intermediate image by motion compensation is stopped or the circuit itself is omitted from the apparatus. Therefore, power consumption and manufacturing cost of the device can be reduced. Further, when the display device is an active matrix type liquid crystal display device,
Since the problem of insufficient writing voltage due to the dynamic capacitance can be avoided, a particularly remarkable image quality improvement effect is brought about against obstacles such as trailing of moving images and afterimages. Further, it is also effective to combine the AC drive and the 240 Hz drive of the liquid crystal display device. That is, by setting the drive frequency of the liquid crystal display device to 240 Hz and setting the frequency of the AC drive to an integral multiple or a fraction of that frequency (for example, 30 Hz, 60 Hz, 120 Hz, 240 Hz, etc.), the flicker that appears due to the AC drive can be prevented. It can be reduced to the extent that it is not perceived by the human eye. Further, the image quality can be improved by applying it to a liquid crystal display device in which the response time of the liquid crystal element is about 1/4 times the cycle of the input image data.

さらに、たとえば、第1のステップにおいて、n=3,m=1、すなわち変換比(n/m
)が3であるときは、図69のn=3,m=1の箇所に示すような駆動方法となる。この
とき、表示フレームレートは入力される画像データのフレームレートの6倍(6倍速駆動
)となる。具体的には、たとえば、入力フレームレートが60Hzであれば、表示フレー
ムレートは360Hz(360Hz駆動)である。そして、ひとつの入力される画像デー
タに対し、画像を6回連続して表示することになる。このとき、第1のステップにおける
補間画像が動き補償によって求められた中間画像である場合は、動画の動きを滑らかにす
ることができるため、動画の品質を顕著に向上させることが可能である。ここで、6倍速
駆動である場合は、フレームレートが6倍速より小さい場合よりも動画の品質を向上でき
、6倍速より大きい場合よりも消費電力および製造コストを低減できる。さらに、第2の
ステップの手順1において、元画像をそのままサブ画像として用いる方法が選択されるこ
とによって、動き補償によって中間画像を作成する回路の動作を停止または当該回路自体
を装置から省略することができるため、消費電力および装置の製造コストを低減すること
ができる。さらに、表示装置がアクティブマトリクス方式の液晶表示装置である場合は、
ダイナミックキャパシタンスによる書き込み電圧不足の問題が回避できるため、動画の尾
引き、残像等の障害に対し特に顕著な画質改善効果をもたらす。さらに、液晶表示装置の
交流駆動と360Hz駆動を組み合わせるのも効果的である。すなわち、液晶表示装置の
駆動周波数を360Hzとしつつ、交流駆動の周波数をその整数倍または整数分の一(た
とえば、30Hz、60Hz、120Hz、180Hz等)とすることによって、交流駆
動によって現れるフリッカを、人間の目に知覚されない程度に低減することができる。さ
らに、液晶素子の応答時間が入力画像データの周期の1/6倍程度である液晶表示装置に
適用することで、画質を向上することができる。
Further, for example, in the first step, n = 3, m = 1, that is, the conversion ratio (n / m).
) Is 3, the driving method is as shown at the location of n = 3, m = 1 in FIG. 69. At this time, the display frame rate is 6 times the frame rate of the input image data (6x speed drive). Specifically, for example, if the input frame rate is 60 Hz, the display frame rate is 360 Hz (360 Hz drive). Then, the image is displayed six times in succession for one input image data. At this time, when the interpolated image in the first step is an intermediate image obtained by motion compensation, the motion of the moving image can be smoothed, so that the quality of the moving image can be remarkably improved. Here, in the case of 6x speed drive, the quality of moving images can be improved as compared with the case where the frame rate is smaller than 6x speed, and the power consumption and the manufacturing cost can be reduced as compared with the case where the frame rate is larger than 6x speed. Further, in step 1 of the second step, by selecting the method of using the original image as it is as the sub image, the operation of the circuit that creates the intermediate image by motion compensation is stopped or the circuit itself is omitted from the apparatus. Therefore, power consumption and manufacturing cost of the device can be reduced. Further, when the display device is an active matrix type liquid crystal display device,
Since the problem of insufficient writing voltage due to the dynamic capacitance can be avoided, a particularly remarkable image quality improvement effect is brought about against obstacles such as trailing of moving images and afterimages. Further, it is also effective to combine the AC drive and the 360 Hz drive of the liquid crystal display device. That is, by setting the drive frequency of the liquid crystal display device to 360 Hz and setting the frequency of the AC drive to an integral multiple or a fraction of that frequency (for example, 30 Hz, 60 Hz, 120 Hz, 180 Hz, etc.), the flicker that appears due to the AC drive can be prevented. It can be reduced to the extent that it is not perceived by the human eye. Further, the image quality can be improved by applying it to a liquid crystal display device in which the response time of the liquid crystal element is about 1/6 times the cycle of the input image data.

さらに、たとえば、第1のステップにおいて、n=3,m=2、すなわち変換比(n/m
)が3/2であるときは、図69のn=3,m=2の箇所に示すような駆動方法となる。
このとき、表示フレームレートは入力される画像データのフレームレートの3倍(3倍速
駆動)となる。具体的には、たとえば、入力フレームレートが60Hzであれば、表示フ
レームレートは180Hz(180Hz駆動)である。そして、ひとつの入力される画像
データに対し、画像を3回連続して表示することになる。このとき、第1のステップにお
ける補間画像が動き補償によって求められた中間画像である場合は、動画の動きを滑らか
にすることができるため、動画の品質を顕著に向上させることが可能である。ここで、3
倍速駆動である場合は、フレームレートが3倍速より小さい場合よりも動画の品質を向上
でき、3倍速より大きい場合よりも消費電力および製造コストを低減できる。さらに、第
2のステップの手順1において、元画像をそのままサブ画像として用いる方法が選択され
ることによって、動き補償によって中間画像を作成する回路の動作を停止または当該回路
自体を装置から省略することができるため、消費電力および装置の製造コストを低減する
ことができる。さらに、表示装置がアクティブマトリクス方式の液晶表示装置である場合
は、ダイナミックキャパシタンスによる書き込み電圧不足の問題が回避できるため、動画
の尾引き、残像等の障害に対し特に顕著な画質改善効果をもたらす。さらに、液晶表示装
置の交流駆動と180Hz駆動を組み合わせるのも効果的である。すなわち、液晶表示装
置の駆動周波数を180Hzとしつつ、交流駆動の周波数をその整数倍または整数分の一
(たとえば、30Hz、60Hz、120Hz、180Hz等)とすることによって、交
流駆動によって現れるフリッカを、人間の目に知覚されない程度に低減することができる
。さらに、液晶素子の応答時間が入力画像データの周期の1/3倍程度である液晶表示装
置に適用することで、画質を向上することができる。
Further, for example, in the first step, n = 3, m = 2, that is, the conversion ratio (n / m).
) Is 3/2, the driving method is as shown at the location of n = 3, m = 2 in FIG. 69.
At this time, the display frame rate is three times the frame rate of the input image data (3x speed drive). Specifically, for example, if the input frame rate is 60 Hz, the display frame rate is 180 Hz (180 Hz drive). Then, the image is displayed three times in succession for one input image data. At this time, when the interpolated image in the first step is an intermediate image obtained by motion compensation, the motion of the moving image can be smoothed, so that the quality of the moving image can be remarkably improved. Here, 3
In the case of double speed drive, the quality of moving images can be improved as compared with the case where the frame rate is smaller than 3 times speed, and the power consumption and manufacturing cost can be reduced as compared with the case of higher than 3 times speed. Further, in step 1 of the second step, by selecting the method of using the original image as it is as the sub image, the operation of the circuit that creates the intermediate image by motion compensation is stopped or the circuit itself is omitted from the apparatus. Therefore, power consumption and manufacturing cost of the device can be reduced. Further, when the display device is an active matrix type liquid crystal display device, the problem of insufficient writing voltage due to the dynamic capacitance can be avoided, so that a particularly remarkable image quality improvement effect is brought about against obstacles such as trailing of moving images and afterimages. Further, it is also effective to combine the AC drive and the 180 Hz drive of the liquid crystal display device. That is, by setting the drive frequency of the liquid crystal display device to 180 Hz and setting the frequency of the AC drive to an integral multiple or a fraction of that frequency (for example, 30 Hz, 60 Hz, 120 Hz, 180 Hz, etc.), the flicker that appears due to the AC drive can be prevented. It can be reduced to the extent that it is not perceived by the human eye. Further, the image quality can be improved by applying it to a liquid crystal display device in which the response time of the liquid crystal element is about 1/3 times the cycle of the input image data.

さらに、たとえば、第1のステップにおいて、n=4,m=1、すなわち変換比(n/m
)が4であるときは、図69のn=4,m=1の箇所に示すような駆動方法となる。この
とき、表示フレームレートは入力される画像データのフレームレートの8倍(8倍速駆動
)となる。具体的には、たとえば、入力フレームレートが60Hzであれば、表示フレー
ムレートは480Hz(480Hz駆動)である。そして、ひとつの入力される画像デー
タに対し、画像を8回連続して表示することになる。このとき、第1のステップにおける
補間画像が動き補償によって求められた中間画像である場合は、動画の動きを滑らかにす
ることができるため、動画の品質を顕著に向上させることが可能である。ここで、8倍速
駆動である場合は、フレームレートが8倍速より小さい場合よりも動画の品質を向上でき
、8倍速より大きい場合よりも消費電力および製造コストを低減できる。さらに、第2の
ステップの手順1において、元画像をそのままサブ画像として用いる方法が選択されるこ
とによって、動き補償によって中間画像を作成する回路の動作を停止または当該回路自体
を装置から省略することができるため、消費電力および装置の製造コストを低減すること
ができる。さらに、表示装置がアクティブマトリクス方式の液晶表示装置である場合は、
ダイナミックキャパシタンスによる書き込み電圧不足の問題が回避できるため、動画の尾
引き、残像等の障害に対し特に顕著な画質改善効果をもたらす。さらに、液晶表示装置の
交流駆動と480Hz駆動を組み合わせるのも効果的である。すなわち、液晶表示装置の
駆動周波数を480Hzとしつつ、交流駆動の周波数をその整数倍または整数分の一(た
とえば、30Hz、60Hz、120Hz、240Hz等)とすることによって、交流駆
動によって現れるフリッカを、人間の目に知覚されない程度に低減することができる。さ
らに、液晶素子の応答時間が入力画像データの周期の1/8倍程度である液晶表示装置に
適用することで、画質を向上することができる。
Further, for example, in the first step, n = 4, m = 1, that is, the conversion ratio (n / m).
) Is 4, the driving method is as shown at the location of n = 4, m = 1 in FIG. 69. At this time, the display frame rate is 8 times the frame rate of the input image data (8x speed drive). Specifically, for example, if the input frame rate is 60 Hz, the display frame rate is 480 Hz (480 Hz drive). Then, the image is displayed eight times in succession for one input image data. At this time, when the interpolated image in the first step is an intermediate image obtained by motion compensation, the motion of the moving image can be smoothed, so that the quality of the moving image can be remarkably improved. Here, in the case of the 8x speed drive, the quality of the moving image can be improved as compared with the case where the frame rate is smaller than the 8x speed, and the power consumption and the manufacturing cost can be reduced as compared with the case where the frame rate is larger than the 8x speed. Further, in step 1 of the second step, by selecting the method of using the original image as it is as the sub image, the operation of the circuit that creates the intermediate image by motion compensation is stopped or the circuit itself is omitted from the apparatus. Therefore, power consumption and manufacturing cost of the device can be reduced. Further, when the display device is an active matrix type liquid crystal display device,
Since the problem of insufficient writing voltage due to the dynamic capacitance can be avoided, a particularly remarkable image quality improvement effect is brought about against obstacles such as trailing of moving images and afterimages. Further, it is also effective to combine the AC drive and the 480 Hz drive of the liquid crystal display device. That is, by setting the drive frequency of the liquid crystal display device to 480 Hz and setting the frequency of the AC drive to an integral multiple or a fraction of that frequency (for example, 30 Hz, 60 Hz, 120 Hz, 240 Hz, etc.), the flicker that appears due to the AC drive can be prevented. It can be reduced to the extent that it is not perceived by the human eye. Further, the image quality can be improved by applying it to a liquid crystal display device in which the response time of the liquid crystal element is about 1/8 times the cycle of the input image data.

さらに、たとえば、第1のステップにおいて、n=4,m=3、すなわち変換比(n/m
)が4/3であるときは、図69のn=4,m=3の箇所に示すような駆動方法となる。
このとき、表示フレームレートは入力される画像データのフレームレートの8/3倍(8
/3倍速駆動)となる。具体的には、たとえば、入力フレームレートが60Hzであれば
、表示フレームレートは160Hz(160Hz駆動)である。そして、3つの入力され
る画像データに対し、画像を8回連続して表示することになる。このとき、第1のステッ
プにおける補間画像が動き補償によって求められた中間画像である場合は、動画の動きを
滑らかにすることができるため、動画の品質を顕著に向上させることが可能である。ここ
で、8/3倍速駆動である場合は、フレームレートが8/3倍速より小さい場合よりも動
画の品質を向上でき、8/3倍速より大きい場合よりも消費電力および製造コストを低減
できる。さらに、第2のステップの手順1において、元画像をそのままサブ画像として用
いる方法が選択されることによって、動き補償によって中間画像を作成する回路の動作を
停止または当該回路自体を装置から省略することができるため、消費電力および装置の製
造コストを低減することができる。さらに、表示装置がアクティブマトリクス方式の液晶
表示装置である場合は、ダイナミックキャパシタンスによる書き込み電圧不足の問題が回
避できるため、動画の尾引き、残像等の障害に対し特に顕著な画質改善効果をもたらす。
さらに、液晶表示装置の交流駆動と160Hz駆動を組み合わせるのも効果的である。す
なわち、液晶表示装置の駆動周波数を160Hzとしつつ、交流駆動の周波数をその整数
倍または整数分の一(たとえば、40Hz、80Hz、160Hz、320Hz等)とす
ることによって、交流駆動によって現れるフリッカを、人間の目に知覚されない程度に低
減することができる。さらに、液晶素子の応答時間が入力画像データの周期の3/8倍程
度である液晶表示装置に適用することで、画質を向上することができる。
Further, for example, in the first step, n = 4, m = 3, that is, the conversion ratio (n / m).
) Is 4/3, the driving method is as shown at the location of n = 4, m = 3 in FIG. 69.
At this time, the display frame rate is 8/3 times the frame rate of the input image data (8).
/ 3x speed drive). Specifically, for example, if the input frame rate is 60 Hz, the display frame rate is 160 Hz (160 Hz drive). Then, the image is displayed eight times in succession for the three input image data. At this time, when the interpolated image in the first step is an intermediate image obtained by motion compensation, the motion of the moving image can be smoothed, so that the quality of the moving image can be remarkably improved. Here, in the case of 8/3 times speed drive, the quality of moving images can be improved as compared with the case where the frame rate is smaller than 8/3 times speed, and the power consumption and the manufacturing cost can be reduced as compared with the case where the frame rate is larger than 8/3 times speed. Further, in step 1 of the second step, by selecting the method of using the original image as it is as the sub image, the operation of the circuit that creates the intermediate image by motion compensation is stopped or the circuit itself is omitted from the apparatus. Therefore, power consumption and manufacturing cost of the device can be reduced. Further, when the display device is an active matrix type liquid crystal display device, the problem of insufficient writing voltage due to the dynamic capacitance can be avoided, so that a particularly remarkable image quality improvement effect is brought about against obstacles such as trailing of moving images and afterimages.
Further, it is also effective to combine the AC drive and the 160 Hz drive of the liquid crystal display device. That is, by setting the drive frequency of the liquid crystal display device to 160 Hz and setting the frequency of the AC drive to an integral multiple or a fraction of that (for example, 40 Hz, 80 Hz, 160 Hz, 320 Hz, etc.), the flicker that appears due to the AC drive can be prevented. It can be reduced to the extent that it is not perceived by the human eye. Further, the image quality can be improved by applying it to a liquid crystal display device in which the response time of the liquid crystal element is about 3/4 times the cycle of the input image data.

さらに、たとえば、第1のステップにおいて、n=5,m=1、すなわち変換比(n/m
)が5であるときは、図69のn=5,m=1の箇所に示すような駆動方法となる。この
とき、表示フレームレートは入力される画像データのフレームレートの10倍(10倍速
駆動)となる。具体的には、たとえば、入力フレームレートが60Hzであれば、表示フ
レームレートは600Hz(600Hz駆動)である。そして、ひとつの入力される画像
データに対し、画像を10回連続して表示することになる。このとき、第1のステップに
おける補間画像が動き補償によって求められた中間画像である場合は、動画の動きを滑ら
かにすることができるため、動画の品質を顕著に向上させることが可能である。ここで、
10倍速駆動である場合は、フレームレートが10倍速より小さい場合よりも動画の品質
を向上でき、10倍速より大きい場合よりも消費電力および製造コストを低減できる。さ
らに、第2のステップの手順1において、元画像をそのままサブ画像として用いる方法が
選択されることによって、動き補償によって中間画像を作成する回路の動作を停止または
当該回路自体を装置から省略することができるため、消費電力および装置の製造コストを
低減することができる。さらに、表示装置がアクティブマトリクス方式の液晶表示装置で
ある場合は、ダイナミックキャパシタンスによる書き込み電圧不足の問題が回避できるた
め、動画の尾引き、残像等の障害に対し特に顕著な画質改善効果をもたらす。さらに、液
晶表示装置の交流駆動と600Hz駆動を組み合わせるのも効果的である。すなわち、液
晶表示装置の駆動周波数を600Hzとしつつ、交流駆動の周波数をその整数倍または整
数分の一(たとえば、30Hz、60Hz、100Hz、120Hz等)とすることによ
って、交流駆動によって現れるフリッカを、人間の目に知覚されない程度に低減すること
ができる。さらに、液晶素子の応答時間が入力画像データの周期の1/10倍程度である
液晶表示装置に適用することで、画質を向上することができる。
Further, for example, in the first step, n = 5, m = 1, that is, the conversion ratio (n / m).
) Is 5, the driving method is as shown at the location of n = 5, m = 1 in FIG. 69. At this time, the display frame rate is 10 times the frame rate of the input image data (driving at 10 times speed). Specifically, for example, if the input frame rate is 60 Hz, the display frame rate is 600 Hz (600 Hz drive). Then, the image is displayed 10 times in succession for one input image data. At this time, when the interpolated image in the first step is an intermediate image obtained by motion compensation, the motion of the moving image can be smoothed, so that the quality of the moving image can be remarkably improved. here,
When the 10x speed drive is used, the quality of the moving image can be improved as compared with the case where the frame rate is smaller than the 10x speed, and the power consumption and the manufacturing cost can be reduced as compared with the case where the frame rate is larger than the 10x speed. Further, in step 1 of the second step, by selecting the method of using the original image as it is as the sub image, the operation of the circuit that creates the intermediate image by motion compensation is stopped or the circuit itself is omitted from the apparatus. Therefore, power consumption and manufacturing cost of the device can be reduced. Further, when the display device is an active matrix type liquid crystal display device, the problem of insufficient writing voltage due to the dynamic capacitance can be avoided, so that a particularly remarkable image quality improvement effect is brought about against obstacles such as trailing of moving images and afterimages. Further, it is also effective to combine the AC drive and the 600 Hz drive of the liquid crystal display device. That is, by setting the drive frequency of the liquid crystal display device to 600 Hz and setting the frequency of the AC drive to an integral multiple or a fraction of that frequency (for example, 30 Hz, 60 Hz, 100 Hz, 120 Hz, etc.), the flicker that appears due to the AC drive can be prevented. It can be reduced to the extent that it is not perceived by the human eye. Further, the image quality can be improved by applying it to a liquid crystal display device in which the response time of the liquid crystal element is about 1/10 times the cycle of the input image data.

さらに、たとえば、第1のステップにおいて、n=5,m=2、すなわち変換比(n/m
)が5/2であるときは、図69のn=5,m=2の箇所に示すような駆動方法となる。
このとき、表示フレームレートは入力される画像データのフレームレートの5倍(5倍速
駆動)となる。具体的には、たとえば、入力フレームレートが60Hzであれば、表示フ
レームレートは300Hz(300Hz駆動)である。そして、1つの入力される画像デ
ータに対し、画像を5回連続して表示することになる。このとき、第1のステップにおけ
る補間画像が動き補償によって求められた中間画像である場合は、動画の動きを滑らかに
することができるため、動画の品質を顕著に向上させることが可能である。ここで、5倍
速駆動である場合は、フレームレートが5倍速より小さい場合よりも動画の品質を向上で
き、5倍速より大きい場合よりも消費電力および製造コストを低減できる。さらに、第2
のステップの手順1において、元画像をそのままサブ画像として用いる方法が選択される
ことによって、動き補償によって中間画像を作成する回路の動作を停止または当該回路自
体を装置から省略することができるため、消費電力および装置の製造コストを低減するこ
とができる。さらに、表示装置がアクティブマトリクス方式の液晶表示装置である場合は
、ダイナミックキャパシタンスによる書き込み電圧不足の問題が回避できるため、動画の
尾引き、残像等の障害に対し特に顕著な画質改善効果をもたらす。さらに、液晶表示装置
の交流駆動と300Hz駆動を組み合わせるのも効果的である。すなわち、液晶表示装置
の駆動周波数を300Hzとしつつ、交流駆動の周波数をその整数倍または整数分の一(
たとえば、30Hz、50Hz、60Hz、100Hz等)とすることによって、交流駆
動によって現れるフリッカを、人間の目に知覚されない程度に低減することができる。さ
らに、液晶素子の応答時間が入力画像データの周期の1/5倍程度である液晶表示装置に
適用することで、画質を向上することができる。
Further, for example, in the first step, n = 5, m = 2, that is, the conversion ratio (n / m).
) Is 5/2, the driving method is as shown at the location of n = 5, m = 2 in FIG. 69.
At this time, the display frame rate is 5 times the frame rate of the input image data (5x speed drive). Specifically, for example, if the input frame rate is 60 Hz, the display frame rate is 300 Hz (300 Hz drive). Then, the image is displayed five times in succession for one input image data. At this time, when the interpolated image in the first step is an intermediate image obtained by motion compensation, the motion of the moving image can be smoothed, so that the quality of the moving image can be remarkably improved. Here, in the case of the 5x speed drive, the quality of the moving image can be improved as compared with the case where the frame rate is smaller than the 5x speed, and the power consumption and the manufacturing cost can be reduced as compared with the case where the frame rate is higher than the 5x speed. In addition, the second
By selecting the method of using the original image as a sub-image as it is in step 1, the operation of the circuit that creates the intermediate image by motion compensation can be stopped or the circuit itself can be omitted from the apparatus. Power consumption and manufacturing cost of the device can be reduced. Further, when the display device is an active matrix type liquid crystal display device, the problem of insufficient writing voltage due to the dynamic capacitance can be avoided, so that a particularly remarkable image quality improvement effect is brought about against obstacles such as trailing of moving images and afterimages. Further, it is also effective to combine the AC drive and the 300 Hz drive of the liquid crystal display device. That is, while setting the drive frequency of the liquid crystal display device to 300 Hz, the frequency of AC drive is an integral multiple or an integral fraction of that (
For example, 30 Hz, 50 Hz, 60 Hz, 100 Hz, etc.), the flicker that appears due to AC driving can be reduced to the extent that it is not perceived by the human eye. Further, the image quality can be improved by applying it to a liquid crystal display device in which the response time of the liquid crystal element is about 1/5 times the cycle of the input image data.

このように、第2のステップにおける手順1において、元画像をそのままサブ画像として
用いる方法が選択され、
第2のステップにおける手順2において、サブ画像の数が2と決定され、
第2のステップにおける手順3において、T1=T2=T/2と決定された場合は、第1
のステップにおけるnおよびmの値によって決められる変換比のフレームレート変換に対
し、表示フレームレートをさらに2倍のフレームレートとすることができるため、動画の
品質をさらに向上させることが可能となる。さらに、当該表示フレームレートより小さい
表示フレームレートである場合よりも動画の品質を向上でき、当該表示フレームレートよ
り大きい表示フレームレートである場合よりも消費電力および製造コストを低減できる。
さらに、第2のステップの手順1において、元画像をそのままサブ画像として用いる方法
が選択されることによって、動き補償によって中間画像を作成する回路の動作を停止また
は当該回路自体を装置から省略することができるため、消費電力および装置の製造コスト
を低減することができる。さらに、表示装置がアクティブマトリクス方式の液晶表示装置
である場合は、ダイナミックキャパシタンスによる書き込み電圧不足の問題が回避できる
ため、動画の尾引き、残像等の障害に対し特に顕著な画質改善効果をもたらす。さらに、
液晶表示装置の駆動周波数を大きくしつつ、交流駆動の周波数をその整数倍または整数分
の一とすることによって、交流駆動によって現れるフリッカを、人間の目に知覚されない
程度に低減することができる。さらに、液晶素子の応答時間が入力画像データの周期の(
1/(変換比の2倍))倍程度である液晶表示装置に適用することで、画質を向上するこ
とができる。
In this way, in step 1 of the second step, a method of using the original image as it is as a sub image is selected.
In step 2 of the second step, the number of sub-images is determined to be 2.
If it is determined that T1 = T2 = T / 2 in step 3 in the second step, the first
Since the display frame rate can be further doubled with respect to the frame rate conversion of the conversion ratio determined by the values of n and m in the step of, it is possible to further improve the quality of the moving image. Further, the quality of the moving image can be improved as compared with the case where the display frame rate is smaller than the display frame rate, and the power consumption and the manufacturing cost can be reduced as compared with the case where the display frame rate is larger than the display frame rate.
Further, in step 1 of the second step, by selecting the method of using the original image as it is as the sub image, the operation of the circuit that creates the intermediate image by motion compensation is stopped or the circuit itself is omitted from the apparatus. Therefore, power consumption and manufacturing cost of the device can be reduced. Further, when the display device is an active matrix type liquid crystal display device, the problem of insufficient writing voltage due to the dynamic capacitance can be avoided, so that a particularly remarkable image quality improvement effect is brought about against obstacles such as trailing of moving images and afterimages. further,
By increasing the drive frequency of the liquid crystal display device and setting the frequency of the AC drive to an integral multiple or a fraction of the frequency, the flicker that appears due to the AC drive can be reduced to a extent that is not perceived by the human eye. Furthermore, the response time of the liquid crystal element is the cycle of the input image data (
The image quality can be improved by applying it to a liquid crystal display device having about 1 / (twice the conversion ratio)) times.

なお、詳細な説明が省略したが、上に上げた変換比以外の場合においても、同様な利点を
有するのは明らかである。たとえば、nが10以下の範囲においては、上に挙げたものの
ほかに、
n=5,m=3、すなわち変換比(n/m)=5/3(10/3倍速駆動、200Hz)

n=5,m=4、すなわち変換比(n/m)=5/4(5/2倍速駆動、150Hz)、
n=6,m=1、すなわち変換比(n/m)=6(12倍速駆動、720Hz)、
n=6,m=5、すなわち変換比(n/m)=6/5(12/5倍速駆動、144Hz)

n=7,m=1、すなわち変換比(n/m)=7(14倍速駆動、840Hz)、
n=7,m=2、すなわち変換比(n/m)=7/2(7倍速駆動、420Hz)、
n=7,m=3、すなわち変換比(n/m)=7/3(14/3倍速駆動、280Hz)

n=7,m=4、すなわち変換比(n/m)=7/4(7/2倍速駆動、210Hz)、
n=7,m=5、すなわち変換比(n/m)=7/5(14/5倍速駆動、168Hz)

n=7,m=6、すなわち変換比(n/m)=7/6(7/3倍速駆動、140Hz)、
n=8,m=1、すなわち変換比(n/m)=8(16倍速駆動、960Hz)、
n=8,m=3、すなわち変換比(n/m)=8/3(16/3倍速駆動、320Hz)

n=8,m=5、すなわち変換比(n/m)=8/5(16/5倍速駆動、192Hz)

n=8,m=7、すなわち変換比(n/m)=8/7(16/7倍速駆動、137Hz)

n=9,m=1、すなわち変換比(n/m)=9(18倍速駆動、1080Hz)、
n=9,m=2、すなわち変換比(n/m)=9/2(9倍速駆動、540Hz)、
n=9,m=4、すなわち変換比(n/m)=9/4(9/2倍速駆動、270Hz)、
n=9,m=5、すなわち変換比(n/m)=9/5(18/5倍速駆動、216Hz)

n=9,m=7、すなわち変換比(n/m)=9/7(18/7倍速駆動、154Hz)

n=9,m=8、すなわち変換比(n/m)=9/8(9/4倍速駆動、135Hz)、
n=10,m=1、すなわち変換比(n/m)=10(20倍速駆動、1200Hz)、
n=10,m=3、すなわち変換比(n/m)=10/3(20/3倍速駆動、400H
z)、
n=10,m=7、すなわち変換比(n/m)=10/7(20/7倍速駆動、171H
z)、
n=10,m=9、すなわち変換比(n/m)=10/9(20/9倍速駆動、133H
z)、
以上の組み合わせが考えられる。なお、周波数の表記は入力フレームレートが60Hzで
あるときの例であり、その他の入力フレームレートに対しては、それぞれの変換比の2倍
を入力フレームレートと積算した値が駆動周波数となる。
Although detailed description has been omitted, it is clear that the same advantages are obtained in cases other than the conversion ratios mentioned above. For example, in the range where n is 10 or less, in addition to those listed above,
n = 5, m = 3, that is, conversion ratio (n / m) = 5/3 (10/3 times speed drive, 200 Hz)
,
n = 5, m = 4, that is, conversion ratio (n / m) = 5/4 (5/2 times speed drive, 150 Hz),
n = 6, m = 1, that is, conversion ratio (n / m) = 6 (12x speed drive, 720Hz),
n = 6, m = 5, that is, conversion ratio (n / m) = 6/5 (12/5 times speed drive, 144 Hz)
,
n = 7, m = 1, that is, conversion ratio (n / m) = 7 (14x speed drive, 840Hz),
n = 7, m = 2, that is, conversion ratio (n / m) = 7/2 (7x speed drive, 420Hz),
n = 7, m = 3, that is, conversion ratio (n / m) = 7/3 (14/3 times speed drive, 280 Hz)
,
n = 7, m = 4, that is, conversion ratio (n / m) = 7/4 (7/2 times speed drive, 210 Hz),
n = 7, m = 5, that is, conversion ratio (n / m) = 7/5 (14/5 times speed drive, 168 Hz)
,
n = 7, m = 6, that is, conversion ratio (n / m) = 7/6 (7/3 times speed drive, 140 Hz),
n = 8, m = 1, that is, conversion ratio (n / m) = 8 (16x speed drive, 960Hz),
n = 8, m = 3, that is, conversion ratio (n / m) = 8/3 (16/3 times speed drive, 320 Hz)
,
n = 8, m = 5, that is, conversion ratio (n / m) = 8/5 (16/5 times speed drive, 192 Hz)
,
n = 8, m = 7, that is, conversion ratio (n / m) = 8/7 (16/7 times speed drive, 137 Hz)
,
n = 9, m = 1, that is, conversion ratio (n / m) = 9 (18x speed drive, 1080Hz),
n = 9, m = 2, that is, conversion ratio (n / m) = 9/2 (9x speed drive, 540Hz),
n = 9, m = 4, that is, conversion ratio (n / m) = 9/4 (9/2 times speed drive, 270 Hz),
n = 9, m = 5, that is, conversion ratio (n / m) = 9/5 (18/5 times speed drive, 216 Hz)
,
n = 9, m = 7, that is, conversion ratio (n / m) = 9/7 (18/7 times speed drive, 154 Hz)
,
n = 9, m = 8, that is, conversion ratio (n / m) = 9/8 (9/4 times speed drive, 135 Hz),
n = 10, m = 1, that is, conversion ratio (n / m) = 10 (20x speed drive, 1200Hz),
n = 10, m = 3, that is, conversion ratio (n / m) = 10/3 (20/3 times speed drive, 400H
z),
n = 10, m = 7, that is, conversion ratio (n / m) = 10/7 (20/7 times speed drive, 171H
z),
n = 10, m = 9, that is, conversion ratio (n / m) = 10/9 (20/9 times speed drive, 133H
z),
The above combinations are conceivable. The frequency notation is an example when the input frame rate is 60 Hz, and for other input frame rates, the drive frequency is a value obtained by integrating twice the conversion ratios with the input frame rate.

なお、nが10より大きい整数である場合については、具体的なnおよびmの数字は挙げ
ないが、様々なnおよびmに対し、この、第2のステップにおける手順が適用できること
は明らかである。
When n is an integer greater than 10, specific numbers n and m are not given, but it is clear that the procedure in the second step can be applied to various n and m. ..

なお、J=2とする場合、第1のステップにおける変換比が2より大きいと、特に効果的
である。なぜならば、第2のステップにおいて、サブ画像の数をJ=2のように比較的小
さくすれば、その分、第1のステップにおける変換比を大きくすることができるからであ
る。このような変換比は、nが10以下の範囲においては、3、4、5、5/2、6、7
、7/2、7/3、8、8/3、9、9/2、9/4、10、10/3、が挙げられる。
第1のステップ後の表示フレームレートがこのような値の場合、J=3以上とすることに
よって、第2のステップにおけるサブ画像の数が小さいことによる利点(消費電力および
製造コストの低減等)と、最終的な表示フレームレートが大きいことによる利点(動画の
品質向上、フリッカの低減等)を、両立させることが可能となる。
When J = 2, it is particularly effective when the conversion ratio in the first step is larger than 2. This is because if the number of sub-images is made relatively small, such as J = 2, in the second step, the conversion ratio in the first step can be increased accordingly. Such conversion ratios are 3, 4, 5, 5/2, 6, 7 in the range where n is 10 or less.
, 7/2, 7/3, 8, 8/3, 9, 9/2, 9/4, 10/10/3.
When the display frame rate after the first step is such a value, by setting J = 3 or more, the advantage that the number of sub-images in the second step is small (reduction of power consumption and manufacturing cost, etc.) It is possible to achieve both the advantages of a large final display frame rate (improvement of video quality, reduction of flicker, etc.).

なお、ここでは、手順2においてサブ画像の数Jが2と決定され、手順3においてT
=T/2と決定された場合について説明したが、これに限定されないのは明らかであ
る。
Here, the number J of the sub-images is determined to be 2 in the procedure 2, and T 1 = in the procedure 3.
The case where it is determined that T 2 = T / 2 has been described, but it is clear that the case is not limited to this.

たとえば、第2のステップにおける手順3において、T<Tと決定された場合は、第
1のサブ画像をより明るく、第2のサブ画像をより暗くすることができる。さらに、第2
のステップにおける手順3において、T>Tと決定された場合は、第1のサブ画像を
より暗く、第2のサブ画像をより明るくすることができる。こうすることで、元画像をき
ちんと人間の目に知覚させることができると同時に、表示を擬似的にインパルス駆動にす
ることもできるため、動画の品質を向上できる。ただし、上記の駆動方法のように、手順
1において、元画像をそのままサブ画像として用いる方法が選択された場合は、サブ画像
の明るさを変化させずに、そのまま表示してもよい。なぜならば、この場合はサブ画像と
して用いる画像が同じであるため、サブ画像の表示タイミングに関わらず、元画像をきち
んと表示することができるからである。
For example, if T 1 <T 2 is determined in step 3 of the second step, the first sub-image can be made brighter and the second sub-image can be made darker. In addition, the second
If it is determined in step 3 of step 3 that T 1 > T 2 , the first sub-image can be made darker and the second sub-image can be made brighter. By doing so, the original image can be properly perceived by the human eye, and at the same time, the display can be pseudo-impulse driven, so that the quality of the moving image can be improved. However, when the method of using the original image as the sub image as it is is selected in the procedure 1 as in the above driving method, the sub image may be displayed as it is without changing the brightness. This is because, in this case, the images used as the sub-images are the same, so that the original image can be displayed properly regardless of the display timing of the sub-images.

さらに、手順2において、サブ画像の数Jが2ではなく、それ以外の値に決定されてもよ
いことは明らかである。この場合、第1のステップにおけるnおよびmの値によって決め
られる変換比のフレームレート変換に対し、表示フレームレートをさらにJ倍のフレーム
レートとすることができるため、動画の品質をさらに向上させることが可能となる。さら
に、当該表示フレームレートより小さい表示フレームレートである場合よりも動画の品質
を向上でき、当該表示フレームレートより大きい表示フレームレートである場合よりも消
費電力および製造コストを低減できる。さらに、第2のステップの手順1において、元画
像をそのままサブ画像として用いる方法が選択されることによって、動き補償によって中
間画像を作成する回路の動作を停止または当該回路自体を装置から省略することができる
ため、消費電力および装置の製造コストを低減することができる。さらに、表示装置がア
クティブマトリクス方式の液晶表示装置である場合は、ダイナミックキャパシタンスによ
る書き込み電圧不足の問題が回避できるため、動画の尾引き、残像等の障害に対し特に顕
著な画質改善効果をもたらす。さらに、液晶表示装置の駆動周波数を大きくしつつ、交流
駆動の周波数をその整数倍または整数分の一とすることによって、交流駆動によって現れ
るフリッカを、人間の目に知覚されない程度に低減することができる。さらに、液晶素子
の応答時間が入力画像データの周期の(1/(変換比のJ倍))倍程度である液晶表示装
置に適用することで、画質を向上することができる。
Further, in step 2, it is clear that the number J of the sub-images may be determined to be a value other than 2. In this case, the display frame rate can be further J times the frame rate conversion of the conversion ratio determined by the values of n and m in the first step, so that the quality of the moving image can be further improved. Is possible. Further, the quality of the moving image can be improved as compared with the case where the display frame rate is smaller than the display frame rate, and the power consumption and the manufacturing cost can be reduced as compared with the case where the display frame rate is larger than the display frame rate. Further, in step 1 of the second step, by selecting the method of using the original image as it is as the sub image, the operation of the circuit that creates the intermediate image by motion compensation is stopped or the circuit itself is omitted from the apparatus. Therefore, power consumption and manufacturing cost of the device can be reduced. Further, when the display device is an active matrix type liquid crystal display device, the problem of insufficient writing voltage due to the dynamic capacitance can be avoided, so that a particularly remarkable image quality improvement effect is brought about against obstacles such as trailing of moving images and afterimages. Furthermore, by increasing the drive frequency of the liquid crystal display device and reducing the frequency of the AC drive to an integral multiple or a fraction of that frequency, the flicker that appears due to the AC drive can be reduced to the extent that it is not perceived by the human eye. it can. Further, the image quality can be improved by applying it to a liquid crystal display device in which the response time of the liquid crystal element is about (1 / (J times the conversion ratio)) times the cycle of the input image data.

たとえば、J=3である場合は、特に、サブ画像の数が3より小さい場合よりも動画の品
質を向上でき、サブ画像の数が3より大きい場合よりも消費電力および製造コストを低減
できるという利点を有する。さらに、液晶素子の応答時間が入力画像データの周期の(1
/(変換比の3倍))倍程度である液晶表示装置に適用することで、画質を向上すること
ができる。
For example, when J = 3, the quality of the moving image can be improved as compared with the case where the number of sub-images is smaller than 3, and the power consumption and the manufacturing cost can be reduced as compared with the case where the number of sub-images is larger than 3. Has advantages. Further, the response time of the liquid crystal element is (1) of the cycle of the input image data.
The image quality can be improved by applying it to a liquid crystal display device having a / (three times the conversion ratio)) times.

さらに、たとえば、J=4である場合は、特に、サブ画像の数が4より小さい場合よりも
動画の品質を向上でき、サブ画像の数が4より大きい場合よりも消費電力および製造コス
トを低減できるという利点を有する。さらに、液晶素子の応答時間が入力画像データの周
期の(1/(変換比の4倍))倍程度である液晶表示装置に適用することで、画質を向上
することができる。
Further, for example, when J = 4, the quality of the moving image can be improved as compared with the case where the number of sub-images is smaller than 4, and the power consumption and the manufacturing cost are reduced as compared with the case where the number of sub-images is larger than 4. It has the advantage of being able to. Further, the image quality can be improved by applying it to a liquid crystal display device in which the response time of the liquid crystal element is about (1 / (4 times the conversion ratio)) times the cycle of the input image data.

さらに、たとえば、J=5である場合は、特に、サブ画像の数が5より小さい場合よりも
動画の品質を向上でき、サブ画像の数が5より大きい場合よりも消費電力および製造コス
トを低減できるという利点を有する。さらに、液晶素子の応答時間が入力画像データの周
期の(1/(変換比の5倍))倍程度である液晶表示装置に適用することで、画質を向上
することができる。
Further, for example, when J = 5, the quality of the moving image can be improved particularly when the number of sub-images is smaller than 5, and the power consumption and the manufacturing cost are reduced as compared with the case where the number of sub-images is larger than 5. It has the advantage of being able to. Further, the image quality can be improved by applying it to a liquid crystal display device in which the response time of the liquid crystal element is about (1 / (5 times the conversion ratio)) times the cycle of the input image data.

さらに、Jが上に挙げたもの以外であっても、同様な利点を有する。 Further, J has similar advantages other than those listed above.

なお、J=3以上とする場合、第1のステップにおける変換比は様々な値をとることがで
きるが、特に、第1のステップにおける変換比が比較的小さい場合(2以下)に、J=3
以上とするのが効果的である。なぜならば、第1のステップ後の表示フレームレートが比
較的小さければ、その分、第2のステップにおいて、Jを大きくすることができるからで
ある。このような変換比は、nが10以下の範囲においては、1、2、3/2、4/3、
5/3、5/4、6/5、7/4、7/5、7/6、8/7、9/5、9/7、9/8、
10/7、10/9、が挙げられる。このうち、変換比が1、2、3/2、4/3、5/
3、5/4の場合については、図70に図示する。このように、第1のステップ後の表示
フレームレートが比較的小さな値の場合、J=3以上とすることによって、第1のステッ
プにおける表示フレームレートが小さいことによる利点(消費電力および製造コストの低
減等)と、最終的な表示フレームレートが大きいことによる利点(動画の品質向上、フリ
ッカの低減等)を、両立させることが可能となる。
When J = 3 or more, the conversion ratio in the first step can take various values, but especially when the conversion ratio in the first step is relatively small (2 or less), J = 3
It is effective to do the above. This is because if the display frame rate after the first step is relatively small, J can be increased in the second step accordingly. Such conversion ratios are 1, 2, 3/2, 4/3, in the range where n is 10 or less.
5/3, 5/4, 6/5, 7/4, 7/5, 7/6, 8/7, 9/5, 9/7, 9/8,
10/7, 10/9, and the like. Of these, the conversion ratio is 1, 2, 3/2, 4/3, 5 /
The cases of 3, 5/4 are shown in FIG. 70. As described above, when the display frame rate after the first step is a relatively small value, by setting J = 3 or more, the advantage of the small display frame rate in the first step (power consumption and manufacturing cost). It is possible to achieve both the advantages (improvement of video quality, reduction of flicker, etc.) due to the large final display frame rate (reduction, etc.).

次に、第2のステップにおける手順によって決められる駆動方法の別の例について説明す
る。
Next, another example of the driving method determined by the procedure in the second step will be described.

第2のステップにおける手順1において、元画像の明るさを複数のサブ画像に分配する方
法のうち、黒挿入法が選択された場合、駆動方法は次のようになる。
When the black insertion method is selected from the methods for distributing the brightness of the original image to a plurality of sub-images in the procedure 1 in the second step, the driving method is as follows.

第i(iは正の整数)の画像データと、
第i+1の画像データと、が、一定の周期Tで順次用意され、
前記周期Tは、J(Jは2以上の整数)個のサブ画像表示期間に分割され、
前記第iの画像データは、複数の画素にそれぞれ固有の明るさLを持たせることができる
データであり、
第j(jは1以上J以下の整数)のサブ画像は、それぞれ固有の明るさLを持つ画素が
複数並置されることによって構成され、第jのサブ画像表示期間Tだけ表示される画像
であり、
前記L、前記T、前記L、前記T、を、サブ画像分配条件を満たす表示装置の駆動方
法であって、
少なくとも1つのjにおいて、第jのサブ画像に含まれる全て画素の明るさLが、L
=0である
ことを特徴とする。
ここで、一定の周期Tで順次用意される画像データとしては、第1のステップにおいて作
成された元画像データを用いることができる。すなわち、第1のステップの説明で挙げた
全ての表示パターンを、上記駆動方法と組み合わせることができる。
The i-th (i is a positive integer) image data and
The i + 1th image data and the image data are sequentially prepared at a constant period T.
The period T is divided into J (J is an integer of 2 or more) sub-image display periods.
The i-th image data is data capable of giving each of a plurality of pixels a unique brightness L.
Sub-image of the j (j is 1 or more J an integer) is constituted by pixels having a specific brightness L j, respectively, are more juxtaposed, it is displayed by the sub-image display period T j of the j It is an image
The L, the T, the L j , and the T j are driving methods of a display device satisfying the sub-image distribution condition.
In at least one j, the brightness L j of all the pixels included in the j-th sub-image is L j.
It is characterized in that = 0.
Here, as the image data sequentially prepared at a constant cycle T, the original image data created in the first step can be used. That is, all the display patterns mentioned in the description of the first step can be combined with the above-mentioned driving method.

なお、上記の駆動方法は、第1のステップにおいて用いた様々なnおよびmについて、そ
れぞれ組み合わせて実施できることは明らかである。
It is clear that the above driving method can be carried out in combination for each of the various n and m used in the first step.

そして、第2のステップにおける手順2において、サブ画像の数Jが2と決定され、手順
3において、T=T=T/2と決定された場合、上記駆動方法は、図69に示すよう
なものとなる。
図69に示す駆動方法(様々なnおよびmにおける表示タイミング)の特徴および利点は
既に述べたので、ここでは詳細な説明は省略するが、第2のステップにおける手順1にお
いて、元画像の明るさを複数のサブ画像に分配する方法のうち、黒挿入法が選択された場
合においても同様な利点を有するのは明らかである。たとえば、第1のステップにおける
補間画像が動き補償によって求められた中間画像である場合は、動画の動きを滑らかにす
ることができるため、動画の品質を顕著に向上させることが可能である。さらに、表示フ
レームレートが大きい場合は、動画の品質を向上でき、表示フレームレートが小さい場合
は、消費電力および製造コストを低減できる。さらに、表示装置がアクティブマトリクス
方式の液晶表示装置である場合は、ダイナミックキャパシタンスによる書き込み電圧不足
の問題が回避できるため、動画の尾引き、残像等の障害に対し特に顕著な画質改善効果を
もたらす。さらに、交流駆動によって現れるフリッカを、人間の目に知覚されない程度に
低減することができる
Then, when the number J of the sub-images is determined to be 2 in the procedure 2 in the second step and T 1 = T 2 = T / 2 is determined in the procedure 3, the driving method is shown in FIG. 69. It will be something like.
Since the features and advantages of the driving method (display timing at various n and m) shown in FIG. 69 have already been described, detailed description thereof will be omitted here, but in step 1 in the second step, the brightness of the original image. Of the methods of distributing the image to a plurality of sub-images, it is clear that the same advantage is obtained even when the black insertion method is selected. For example, when the interpolated image in the first step is an intermediate image obtained by motion compensation, the motion of the moving image can be smoothed, so that the quality of the moving image can be significantly improved. Further, when the display frame rate is large, the quality of the moving image can be improved, and when the display frame rate is small, the power consumption and the manufacturing cost can be reduced. Further, when the display device is an active matrix type liquid crystal display device, the problem of insufficient writing voltage due to the dynamic capacitance can be avoided, so that a particularly remarkable image quality improvement effect is brought about against obstacles such as trailing of moving images and afterimages. Furthermore, the flicker that appears due to AC drive can be reduced to the extent that it is not perceived by the human eye.

第2のステップの手順1において、元画像の明るさを複数のサブ画像に分配する方法のう
ち、黒挿入法が選択されることによる特徴的な利点としては、動き補償によって中間画像
を作成する回路の動作を停止または当該回路自体を装置から省略することができるため、
消費電力および装置の製造コストを低減することができることである。さらに、画像デー
タに含まれる階調値によらずに擬似的にインパルス型の表示方法とすることができるため
、動画の品質を向上できる。
In step 1 of the second step, among the methods of distributing the brightness of the original image to a plurality of sub-images, the characteristic advantage of selecting the black insertion method is that an intermediate image is created by motion compensation. Because the operation of the circuit can be stopped or the circuit itself can be omitted from the device.
It is possible to reduce power consumption and manufacturing cost of equipment. Further, since the impulse type display method can be used in a pseudo manner regardless of the gradation value included in the image data, the quality of the moving image can be improved.

なお、ここでは、手順2においてサブ画像の数Jが2と決定され、手順3においてT
=T/2と決定された場合について説明したが、これに限定されないのは明らかであ
る。
Here, the number J of the sub-images is determined to be 2 in the procedure 2, and T 1 = in the procedure 3.
The case where it is determined that T 2 = T / 2 has been described, but it is clear that the case is not limited to this.

たとえば、第2のステップにおける手順3において、T<Tと決定された場合は、第
1のサブ画像をより明るく、第2のサブ画像をより暗くすることができる。さらに、第2
のステップにおける手順3において、T>Tと決定された場合は、第1のサブ画像を
より暗く、第2のサブ画像をより明るくすることができる。こうすることで、元画像をき
ちんと人間の目に知覚させることができると同時に、表示を擬似的にインパルス駆動にす
ることもできるため、動画の品質を向上できる。ただし、上記の駆動方法のように、手順
1において、元画像の明るさを複数のサブ画像に分配する方法のうち、黒挿入法が選択さ
れた場合は、サブ画像の明るさを変化させずに、そのまま表示してもよい。なぜならば、
この場合はサブ画像の明るさを変えない場合は、元画像の全体の明るさが暗くなって表示
されるだけであるからである。すなわち、この方法を表示装置の明るさの制御に積極的に
用いることで、動画の品質を向上させつつ、明るさの制御も可能となる。
For example, if T 1 <T 2 is determined in step 3 of the second step, the first sub-image can be made brighter and the second sub-image can be made darker. In addition, the second
If it is determined in step 3 of step 3 that T 1 > T 2 , the first sub-image can be made darker and the second sub-image can be made brighter. By doing so, the original image can be properly perceived by the human eye, and at the same time, the display can be pseudo-impulse driven, so that the quality of the moving image can be improved. However, when the black insertion method is selected from the methods for distributing the brightness of the original image to a plurality of sub-images in step 1 as in the above-mentioned driving method, the brightness of the sub-image is not changed. You may display it as it is. because,
In this case, if the brightness of the sub image is not changed, the overall brightness of the original image is only darkened and displayed. That is, by positively using this method for controlling the brightness of the display device, it is possible to control the brightness while improving the quality of the moving image.

さらに、手順2において、サブ画像の数Jが2ではなく、それ以外の値に決定されてもよ
いことは明らかである。その場合の利点は既に述べたので、ここでは詳細な説明は省略す
るが、第2のステップにおける手順1において、元画像の明るさを複数のサブ画像に分配
する方法のうち、黒挿入法が選択された場合においても同様な利点を有するのは明らかで
ある。たとえば、液晶素子の応答時間が入力画像データの周期の(1/(変換比のJ倍)
)倍程度である液晶表示装置に適用することで、画質を向上することができる。
Further, in step 2, it is clear that the number J of the sub-images may be determined to be a value other than 2. Since the advantages in that case have already been described, detailed description thereof will be omitted here, but among the methods for distributing the brightness of the original image to a plurality of sub-images in step 1 in the second step, the black insertion method is used. It is clear that it has similar advantages when selected. For example, the response time of the liquid crystal element is (1 / (J times the conversion ratio) of the period of the input image data).
The image quality can be improved by applying it to a liquid crystal display device which is about twice as large.

次に、第2のステップにおける手順によって決められる駆動方法の別の例について説明す
る。
Next, another example of the driving method determined by the procedure in the second step will be described.

第2のステップにおける手順1において、元画像の明るさを複数のサブ画像に分配する方
法のうち、時分割階調制御法が選択された場合、駆動方法は次のようになる。
When the time-division gradation control method is selected from the methods for distributing the brightness of the original image to a plurality of sub-images in the procedure 1 in the second step, the driving method is as follows.

第i(iは正の整数)の画像データと、
第i+1の画像データと、が、一定の周期Tで順次用意され、
前記周期Tは、J(Jは2以上の整数)個のサブ画像表示期間に分割され、
前記第iの画像データは、複数の画素にそれぞれ固有の明るさLを持たせることができる
データであり、
前記固有の明るさLは、最大値がLmaxであり、
第j(jは1以上J以下の整数)のサブ画像は、それぞれ固有の明るさLを持つ画素が
複数並置されることによって構成され、第jのサブ画像表示期間Tだけ表示される画像
であり、
前記L、前記T、前記L、前記T、を、サブ画像分配条件を満たす表示装置の駆動方
法であって、
前記固有の明るさLを表示するにあたって、(j−1)×Lmax/JからJ×Lmax
/Jの明るさの範囲における明るさの調節は、前記J個のサブ画像表示期間のうち唯1つ
のサブ画像表示期間における明るさの調節によって行なう
ことを特徴とする。
ここで、一定の周期Tで順次用意される画像データとしては、第1のステップにおいて作
成された元画像データを用いることができる。すなわち、第1のステップの説明で挙げた
全ての表示パターンを、上記駆動方法と組み合わせることができる。
The i-th (i is a positive integer) image data and
The i + 1th image data and the image data are sequentially prepared at a constant period T.
The period T is divided into J (J is an integer of 2 or more) sub-image display periods.
The i-th image data is data capable of giving each of a plurality of pixels a unique brightness L.
The maximum value of the inherent brightness L is L max .
Sub-image of the j (j is 1 or more J an integer) is constituted by pixels having a specific brightness L j, respectively, are more juxtaposed, it is displayed by the sub-image display period T j of the j It is an image
The L, the T, the L j , and the T j are driving methods of a display device satisfying the sub-image distribution condition.
In displaying the unique brightness L, (j-1) × L max / J to J × L max
The brightness in the brightness range of / J is adjusted by adjusting the brightness in only one sub-image display period out of the J sub-image display periods.
Here, as the image data sequentially prepared at a constant cycle T, the original image data created in the first step can be used. That is, all the display patterns mentioned in the description of the first step can be combined with the above-mentioned driving method.

なお、上記の駆動方法は、第1のステップにおいて用いた様々なnおよびmについて、そ
れぞれ組み合わせて実施できることは明らかである。
It is clear that the above driving method can be carried out in combination for each of the various n and m used in the first step.

そして、第2のステップにおける手順2において、サブ画像の数Jが2と決定され、手順
3において、T=T=T/2と決定された場合、上記駆動方法は、図69に示すよう
なものとなる。
図69に示す駆動方法(様々なnおよびmにおける表示タイミング)の特徴および利点は
既に述べたので、ここでは詳細な説明は省略するが、第2のステップにおける手順1にお
いて、元画像の明るさを複数のサブ画像に分配する方法のうち、時分割階調制御法が選択
された場合においても同様な利点を有するのは明らかである。たとえば、第1のステップ
における補間画像が動き補償によって求められた中間画像である場合は、動画の動きを滑
らかにすることができるため、動画の品質を顕著に向上させることが可能である。さらに
、表示フレームレートが大きい場合は、動画の品質を向上でき、表示フレームレートが小
さい場合は、消費電力および製造コストを低減できる。さらに、表示装置がアクティブマ
トリクス方式の液晶表示装置である場合は、ダイナミックキャパシタンスによる書き込み
電圧不足の問題が回避できるため、動画の尾引き、残像等の障害に対し特に顕著な画質改
善効果をもたらす。さらに、交流駆動によって現れるフリッカを、人間の目に知覚されな
い程度に低減することができる
Then, when the number J of the sub-images is determined to be 2 in the procedure 2 in the second step and T 1 = T 2 = T / 2 is determined in the procedure 3, the driving method is shown in FIG. 69. It will be something like.
Since the features and advantages of the driving method (display timing at various n and m) shown in FIG. 69 have already been described, detailed description thereof will be omitted here, but in step 1 in the second step, the brightness of the original image. It is clear that the method of distributing the image to a plurality of sub-images has the same advantage even when the time-division gradation control method is selected. For example, when the interpolated image in the first step is an intermediate image obtained by motion compensation, the motion of the moving image can be smoothed, so that the quality of the moving image can be significantly improved. Further, when the display frame rate is large, the quality of the moving image can be improved, and when the display frame rate is small, the power consumption and the manufacturing cost can be reduced. Further, when the display device is an active matrix type liquid crystal display device, the problem of insufficient writing voltage due to the dynamic capacitance can be avoided, so that a particularly remarkable image quality improvement effect is brought about against obstacles such as trailing of moving images and afterimages. Furthermore, the flicker that appears due to AC drive can be reduced to the extent that it is not perceived by the human eye.

第2のステップの手順1において、元画像の明るさを複数のサブ画像に分配する方法のう
ち、時分割階調制御法が選択されることによる特徴的な利点としては、動き補償によって
中間画像を作成する回路の動作を停止または当該回路自体を装置から省略することができ
るため、消費電力および装置の製造コストを低減することができることである。さらに、
擬似的にインパルス型の表示方法とすることができるため、動画の品質が向上でき、かつ
、表示装置の明るさが小さくなってしまうことがないため、さらに消費電力を低減できる
Among the methods of distributing the brightness of the original image to a plurality of sub-images in step 1 of the second step, the characteristic advantage of selecting the time-division gradation control method is that the intermediate image is compensated for motion. Since the operation of the circuit for creating the image can be stopped or the circuit itself can be omitted from the device, the power consumption and the manufacturing cost of the device can be reduced. further,
Since the pseudo-impulse type display method can be used, the quality of the moving image can be improved, and the brightness of the display device is not reduced, so that the power consumption can be further reduced.

なお、ここでは、手順2においてサブ画像の数Jが2と決定され、手順3においてT
=T/2と決定された場合について説明したが、これに限定されないのは明らかであ
る。
Here, the number J of the sub-images is determined to be 2 in the procedure 2, and T 1 = in the procedure 3.
The case where it is determined that T 2 = T / 2 has been described, but it is clear that the case is not limited to this.

たとえば、第2のステップにおける手順3において、T<Tと決定された場合は、第
1のサブ画像をより明るく、第2のサブ画像をより暗くすることができる。さらに、第2
のステップにおける手順3において、T>Tと決定された場合は、第1のサブ画像を
より暗く、第2のサブ画像をより明るくすることができる。こうすることで、元画像をき
ちんと人間の目に知覚させることができると同時に、表示を擬似的にインパルス駆動にす
ることもできるため、動画の品質を向上できる。こうすることで、元画像をきちんと人間
の目に知覚させることができると同時に、表示を擬似的にインパルス駆動にすることもで
きるため、動画の品質を向上できる。
For example, if T 1 <T 2 is determined in step 3 of the second step, the first sub-image can be made brighter and the second sub-image can be made darker. In addition, the second
If it is determined in step 3 of step 3 that T 1 > T 2 , the first sub-image can be made darker and the second sub-image can be made brighter. By doing so, the original image can be properly perceived by the human eye, and at the same time, the display can be pseudo-impulse driven, so that the quality of the moving image can be improved. By doing so, the original image can be properly perceived by the human eye, and at the same time, the display can be pseudo-impulse driven, so that the quality of the moving image can be improved.

さらに、手順2において、サブ画像の数Jが2ではなく、それ以外の値に決定されてもよ
いことは明らかである。その場合の利点は既に述べたので、ここでは詳細な説明は省略す
るが、第2のステップにおける手順1において、元画像の明るさを複数のサブ画像に分配
する方法のうち、時分割階調制御法が選択された場合においても同様な利点を有するのは
明らかである。たとえば、液晶素子の応答時間が入力画像データの周期の(1/(変換比
のJ倍))倍程度である液晶表示装置に適用することで、画質を向上することができる。
Further, in step 2, it is clear that the number J of the sub-images may be determined to be a value other than 2. Since the advantages in that case have already been described, detailed description thereof will be omitted here, but in step 1 of the second step, among the methods of distributing the brightness of the original image to a plurality of sub-images, the time-division gradation Clearly, it has similar advantages when the control method is selected. For example, the image quality can be improved by applying it to a liquid crystal display device in which the response time of the liquid crystal element is about (1 / (J times the conversion ratio)) times the cycle of the input image data.

次に、第2のステップにおける手順によって決められる駆動方法の別の例について説明す
る。
Next, another example of the driving method determined by the procedure in the second step will be described.

第2のステップにおける手順1において、元画像の明るさを複数のサブ画像に分配する方
法のうち、ガンマ補完法が選択された場合、駆動方法は次のようになる。
When the gamma complementation method is selected from the methods for distributing the brightness of the original image to a plurality of sub-images in the procedure 1 in the second step, the driving method is as follows.

第i(iは正の整数)の画像データと、
第i+1の画像データと、が、一定の周期Tで順次用意され、
前記周期Tは、J(Jは2以上の整数)個のサブ画像表示期間に分割され、
前記第iの画像データは、複数の画素にそれぞれ固有の明るさLを持たせることができる
データであり、
第j(jは1以上J以下の整数)のサブ画像は、それぞれ固有の明るさLを持つ画素が
複数並置されることによって構成され、第jのサブ画像表示期間Tだけ表示される画像
であり、
前記L、前記T、前記L、前記T、を、サブ画像分配条件を満たす表示装置の駆動方
法であって、
それぞれのサブ画像において、階調に対する明るさの変化の特性を、線形からずらし、線
形から明るい方へずらした明るさの量の合計と、線形から暗い方へずらした明るさの量の
合計が、全ての階調において概等しい
ことを特徴とする。
ここで、一定の周期Tで順次用意される画像データとしては、第1のステップにおいて作
成された元画像データを用いることができる。すなわち、第1のステップの説明で挙げた
全ての表示パターンを、上記駆動方法と組み合わせることができる。
The i-th (i is a positive integer) image data and
The i + 1th image data and the image data are sequentially prepared at a constant period T.
The period T is divided into J (J is an integer of 2 or more) sub-image display periods.
The i-th image data is data capable of giving each of a plurality of pixels a unique brightness L.
Sub-image of the j (j is 1 or more J an integer) is constituted by pixels having a specific brightness L j, respectively, are more juxtaposed, it is displayed by the sub-image display period T j of the j It is an image
The L, the T, the L j , and the T j are driving methods of a display device satisfying the sub-image distribution condition.
In each sub-image, the characteristics of the change in brightness with respect to gradation are shifted from linear, and the total amount of brightness shifted from linear to bright and the total amount of brightness shifted from linear to dark are , It is characterized in that it is approximately equal in all gradations.
Here, as the image data sequentially prepared at a constant cycle T, the original image data created in the first step can be used. That is, all the display patterns mentioned in the description of the first step can be combined with the above-mentioned driving method.

なお、上記の駆動方法は、第1のステップにおいて用いた様々なnおよびmについて、そ
れぞれ組み合わせて実施できることは明らかである。
It is clear that the above driving method can be carried out in combination for each of the various n and m used in the first step.

そして、第2のステップにおける手順2において、サブ画像の数Jが2と決定され、手順
3において、T=T=T/2と決定された場合、上記駆動方法は、図69に示すよう
なものとなる。
図69に示す駆動方法(様々なnおよびmにおける表示タイミング)の特徴および利点は
既に述べたので、ここでは詳細な説明は省略するが、第2のステップにおける手順1にお
いて、元画像の明るさを複数のサブ画像に分配する方法のうち、ガンマ補完法が選択され
た場合においても同様な利点を有するのは明らかである。たとえば、第1のステップにお
ける補間画像が動き補償によって求められた中間画像である場合は、動画の動きを滑らか
にすることができるため、動画の品質を顕著に向上させることが可能である。さらに、表
示フレームレートが大きい場合は、動画の品質を向上でき、表示フレームレートが小さい
場合は、消費電力および製造コストを低減できる。さらに、表示装置がアクティブマトリ
クス方式の液晶表示装置である場合は、ダイナミックキャパシタンスによる書き込み電圧
不足の問題が回避できるため、動画の尾引き、残像等の障害に対し特に顕著な画質改善効
果をもたらす。さらに、交流駆動によって現れるフリッカを、人間の目に知覚されない程
度に低減することができる
Then, when the number J of the sub-images is determined to be 2 in the procedure 2 in the second step and T 1 = T 2 = T / 2 is determined in the procedure 3, the driving method is shown in FIG. 69. It will be something like.
Since the features and advantages of the driving method (display timing at various n and m) shown in FIG. 69 have already been described, detailed description thereof will be omitted here, but in step 1 in the second step, the brightness of the original image. Of the methods of distributing the image to a plurality of sub-images, it is clear that the same advantage is obtained even when the gamma complementation method is selected. For example, when the interpolated image in the first step is an intermediate image obtained by motion compensation, the motion of the moving image can be smoothed, so that the quality of the moving image can be significantly improved. Further, when the display frame rate is large, the quality of the moving image can be improved, and when the display frame rate is small, the power consumption and the manufacturing cost can be reduced. Further, when the display device is an active matrix type liquid crystal display device, the problem of insufficient writing voltage due to the dynamic capacitance can be avoided, so that a particularly remarkable image quality improvement effect is brought about against obstacles such as trailing of moving images and afterimages. Furthermore, the flicker that appears due to AC drive can be reduced to the extent that it is not perceived by the human eye.

第2のステップの手順1において、元画像の明るさを複数のサブ画像に分配する方法のう
ち、ガンマ補完法が選択されることによる特徴的な利点としては、動き補償によって中間
画像を作成する回路の動作を停止または当該回路自体を装置から省略することができるた
め、消費電力および装置の製造コストを低減することができることである。さらに、画像
データに含まれる階調値によらずに擬似的にインパルス型の表示方法とすることができる
ため、動画の品質を向上できる。さらに、画像データを直接ガンマ変換することによって
サブ画像を求めてもよい。この場合は、動画の動きの大きさなどによって、様々にガンマ
値を制御できる利点を有する。さらに、画像データは直接ガンマ変換せず、デジタルアナ
ログ変換回路(DAC)の参照電圧を変えることによって、ガンマ値を変化させたサブ画
像を求める構成であってもよい。この場合は、画像データを直接ガンマ変換することがな
いので、ガンマ変換を行なう回路を停止または当該回路自体を装置から省略することがで
きるため、消費電力および装置の製造コストを低減することができる。さらに、ガンマ補
完法においては、階調に対するそれぞれのサブ画像の明るさLの変化がガンマ曲線にし
たがっているため、それぞれのサブ画像がそれ自体で階調を滑らかに表示でき、最終的に
人間の目で知覚される画像の品質も向上するという利点を有する。
In step 1 of the second step, among the methods of distributing the brightness of the original image to a plurality of sub-images, the characteristic advantage of selecting the gamma complementation method is that an intermediate image is created by motion compensation. Since the operation of the circuit can be stopped or the circuit itself can be omitted from the device, the power consumption and the manufacturing cost of the device can be reduced. Further, since the impulse type display method can be used in a pseudo manner regardless of the gradation value included in the image data, the quality of the moving image can be improved. Further, the sub-image may be obtained by directly performing gamma conversion of the image data. In this case, there is an advantage that the gamma value can be controlled in various ways depending on the magnitude of the motion of the moving image. Further, the image data may not be directly gamma-converted, but a sub-image in which the gamma value is changed may be obtained by changing the reference voltage of the digital-to-analog conversion circuit (DAC). In this case, since the image data is not directly gamma-converted, the circuit that performs gamma conversion can be stopped or the circuit itself can be omitted from the device, so that power consumption and manufacturing cost of the device can be reduced. .. Further, in the gamma complement method, the change in brightness L j of each sub-image with respect to gray scale follows a gamma curve, you can smoothly display the gradation respective sub image itself, and finally humans It also has the advantage of improving the quality of the image perceived by the eyes.

なお、ここでは、手順2においてサブ画像の数Jが2と決定され、手順3においてT
=T/2と決定された場合について説明したが、これに限定されないのは明らかであ
る。
Here, the number J of the sub-images is determined to be 2 in the procedure 2, and T 1 = in the procedure 3.
The case where it is determined that T 2 = T / 2 has been described, but it is clear that the case is not limited to this.

たとえば、第2のステップにおける手順3において、T<Tと決定された場合は、第
1のサブ画像をより明るく、第2のサブ画像をより暗くすることができる。さらに、第2
のステップにおける手順3において、T>Tと決定された場合は、第1のサブ画像を
より暗く、第2のサブ画像をより明るくすることができる。こうすることで、元画像をき
ちんと人間の目に知覚させることができると同時に、表示を擬似的にインパルス駆動にす
ることもできるため、動画の品質を向上できる。なお、上記の駆動方法のように、手順1
において、元画像の明るさを複数のサブ画像に分配する方法のうち、ガンマ法が選択され
た場合は、サブ画像の明るさを変化させる場合に、ガンマ値を変化させてもよい。すなわ
ち、第2のサブ画像の表示タイミングにしたがって、ガンマ値を決めてもよい。こうする
ことで、画像全体の明るさを変化させる回路を停止または当該回路自体を装置から省略す
ることができるため、消費電力および装置の製造コストを低減することができる。
For example, if T 1 <T 2 is determined in step 3 of the second step, the first sub-image can be made brighter and the second sub-image can be made darker. In addition, the second
If it is determined in step 3 of step 3 that T 1 > T 2 , the first sub-image can be made darker and the second sub-image can be made brighter. By doing so, the original image can be properly perceived by the human eye, and at the same time, the display can be pseudo-impulse driven, so that the quality of the moving image can be improved. In addition, like the above-mentioned driving method, procedure 1
In the method of distributing the brightness of the original image to a plurality of sub-images, when the gamma method is selected, the gamma value may be changed when the brightness of the sub-image is changed. That is, the gamma value may be determined according to the display timing of the second sub-image. By doing so, the circuit that changes the brightness of the entire image can be stopped or the circuit itself can be omitted from the apparatus, so that the power consumption and the manufacturing cost of the apparatus can be reduced.

さらに、手順2において、サブ画像の数Jが2ではなく、それ以外の値に決定されてもよ
いことは明らかである。その場合の利点は既に述べたので、ここでは詳細な説明は省略す
るが、第2のステップにおける手順1において、元画像の明るさを複数のサブ画像に分配
する方法のうち、時分割階調制御法が選択された場合においても同様な利点を有するのは
明らかである。たとえば、液晶素子の応答時間が入力画像データの周期の(1/(変換比
のJ倍))倍程度である液晶表示装置に適用することで、画質を向上することができる。
Further, in step 2, it is clear that the number J of the sub-images may be determined to be a value other than 2. Since the advantages in that case have already been described, detailed description thereof will be omitted here, but in step 1 of the second step, among the methods of distributing the brightness of the original image to a plurality of sub-images, the time-division gradation Clearly, it has similar advantages when the control method is selected. For example, the image quality can be improved by applying it to a liquid crystal display device in which the response time of the liquid crystal element is about (1 / (J times the conversion ratio)) times the cycle of the input image data.

次に、第2のステップにおける手順によって決められる駆動方法の別の例について、詳細
に説明する。
Next, another example of the driving method determined by the procedure in the second step will be described in detail.

第2のステップにおける手順1において、動き補償によって求めた中間画像をサブ画像と
して用いる方法が選択され、
第2のステップにおける手順2において、サブ画像の数が2と決定され、
第2のステップにおける手順3において、T1=T2=T/2と決定された場合は、第2
のステップにおける手順によって決められる駆動方法は、次のようになる。
In step 1 of the second step, a method of using the intermediate image obtained by motion compensation as a sub-image is selected.
In step 2 of the second step, the number of sub-images is determined to be 2.
If it is determined that T1 = T2 = T / 2 in step 3 in the second step, the second step
The driving method determined by the procedure in the step of is as follows.

第i(iは正の整数)の画像データと、
第i+1の画像データと、が、一定の周期Tで順次用意され、
第k(kは正の整数)の画像と、
第k+1の画像と、
第k+2の画像と、を、元画像データの周期の1/2倍の間隔で順次表示する表示装置の
駆動方法であって、
前記第kの画像は、前記第iの画像データにしたがって表示され、
前記第k+1の画像は、前記第iの画像データから前記第i+1の画像データまでの動き
を1/2倍した動きに相当する画像データにしたがって表示され、
前記第k+2の画像は、前記第i+1の画像データにしたがって表示される
ことを特徴とする。
ここで、一定の周期Tで順次用意される画像データとしては、第1のステップにおいて作
成された元画像データを用いることができる。すなわち、第1のステップの説明で挙げた
全ての表示パターンを、上記駆動方法と組み合わせることができる。
The i-th (i is a positive integer) image data and
The i + 1th image data and the image data are sequentially prepared at a constant period T.
The image of the kth (k is a positive integer) and
The first k + 1 image and
It is a driving method of a display device that sequentially displays the k + 2 image and the image at an interval of 1/2 times the period of the original image data.
The k-th image is displayed according to the i-th image data, and is displayed.
The k + 1 image is displayed according to image data corresponding to a movement obtained by multiplying the movement from the i-th image data to the i + 1 image data by 1/2.
The k + 2 image is displayed according to the i + 1 image data.
Here, as the image data sequentially prepared at a constant cycle T, the original image data created in the first step can be used. That is, all the display patterns mentioned in the description of the first step can be combined with the above-mentioned driving method.

なお、上記の駆動方法は、第1のステップにおいて用いた様々なnおよびmについて、そ
れぞれ組み合わせて実施できることは明らかである。
It is clear that the above driving method can be carried out in combination for each of the various n and m used in the first step.

第2のステップにおける手順1において、動き補償によって求めた中間画像をサブ画像と
して用いる方法が選択されることによる特徴的な利点は、第1のステップにおける手順に
おいて、動き補償によって求めた中間画像を補間画像とする場合に、第1のステップにお
いて用いた中間画像を求める方法が、第2のステップでもそのままの方法で用いることが
できる点である。すなわち、動き補償によって中間画像を求める回路を、第1のステップ
だけではなく、第2のステップでも利用することができるので、回路を有効に利用できる
ようになり、処理効率を向上できる。また、画像の動きをさらに滑らかにすることができ
るため、動画の品質をさらに向上させることができる。
The characteristic advantage of selecting the method of using the intermediate image obtained by motion compensation as a sub-image in step 1 in the second step is that the intermediate image obtained by motion compensation is used in the procedure in the first step. In the case of an interpolated image, the method of obtaining the intermediate image used in the first step can be used as it is in the second step. That is, since the circuit for obtaining the intermediate image by motion compensation can be used not only in the first step but also in the second step, the circuit can be effectively used and the processing efficiency can be improved. In addition, since the movement of the image can be further smoothed, the quality of the moving image can be further improved.

なお、ここでは、手順2においてサブ画像の数Jが2と決定され、手順3においてT
=T/2と決定された場合について説明したが、これに限定されないのは明らかであ
る。
Here, the number J of the sub-images is determined to be 2 in the procedure 2, and T 1 = in the procedure 3.
The case where it is determined that T 2 = T / 2 has been described, but it is clear that the case is not limited to this.

たとえば、第2のステップにおける手順3において、T<Tと決定された場合は、第
1のサブ画像をより明るく、第2のサブ画像をより暗くすることができる。さらに、第2
のステップにおける手順3において、T>Tと決定された場合は、第1のサブ画像を
より暗く、第2のサブ画像をより明るくすることができる。こうすることで、元画像をき
ちんと人間の目に知覚させることができると同時に、表示を擬似的にインパルス駆動にす
ることもできるため、動画の品質を向上できる。こうすることで、元画像をきちんと人間
の目に知覚させることができると同時に、表示を擬似的にインパルス駆動にすることもで
きるため、動画の品質を向上できる。なお、上記の駆動方法のように、手順2において、
動き補償によって求めた中間画像をサブ画像として用いる方法が選択された場合は、サブ
画像の明るさを変化させなくてもよい。なぜならば、中間状態の画像はそれ自体で画像と
して完結しているため、第2のサブ画像の表示タイミングが変化しても、人間の目に知覚
される画像としては変化しないためである。この場合は、画像全体の明るさを変化させる
回路を停止または当該回路自体を装置から省略することができるため、消費電力および装
置の製造コストを低減することができる。
For example, if T 1 <T 2 is determined in step 3 of the second step, the first sub-image can be made brighter and the second sub-image can be made darker. In addition, the second
If it is determined in step 3 of step 3 that T 1 > T 2 , the first sub-image can be made darker and the second sub-image can be made brighter. By doing so, the original image can be properly perceived by the human eye, and at the same time, the display can be pseudo-impulse driven, so that the quality of the moving image can be improved. By doing so, the original image can be properly perceived by the human eye, and at the same time, the display can be pseudo-impulse driven, so that the quality of the moving image can be improved. In addition, as in the above driving method, in step 2,
When the method of using the intermediate image obtained by motion compensation as the sub image is selected, the brightness of the sub image does not have to be changed. This is because the image in the intermediate state is completed as an image by itself, and even if the display timing of the second sub-image changes, it does not change as an image perceived by the human eye. In this case, since the circuit that changes the brightness of the entire image can be stopped or the circuit itself can be omitted from the device, power consumption and manufacturing cost of the device can be reduced.

さらに、手順2において、サブ画像の数Jが2ではなく、それ以外の値に決定されてもよ
いことは明らかである。その場合の利点は既に述べたので、ここでは詳細な説明は省略す
るが、第2のステップにおける手順1において、動き補償によって求めた中間画像をサブ
画像として用いる方法が選択された場合においても同様な利点を有するのは明らかである
。たとえば、液晶素子の応答時間が入力画像データの周期の(1/(変換比のJ倍))倍
程度である液晶表示装置に適用することで、画質を向上することができる。
Further, in step 2, it is clear that the number J of the sub-images may be determined to be a value other than 2. Since the advantages in that case have already been described, detailed description thereof will be omitted here, but the same applies when the method of using the intermediate image obtained by motion compensation as the sub-image is selected in step 1 in the second step. It is clear that it has a great advantage. For example, the image quality can be improved by applying it to a liquid crystal display device in which the response time of the liquid crystal element is about (1 / (J times the conversion ratio)) times the cycle of the input image data.

次に、図71を参照して、入力フレームレートと表示フレームレートが異なる場合の、フ
レームレート変換方法の具体例について説明する。図71(A)乃至(C)に示す方法に
おいては、画像上の円形の領域がフレームによって位置が変化する領域であり、画像上の
三角形の領域がフレームによって位置がほぼ変化しない領域であるとしている。ただし、
これは説明のための例であり、表示される画像はこれに限定されない。図71(A)乃至
(C)の方法は、様々な画像に対して適用することができる。
Next, with reference to FIG. 71, a specific example of the frame rate conversion method when the input frame rate and the display frame rate are different will be described. In the methods shown in FIGS. 71 (A) to 71 (C), it is assumed that the circular region on the image is a region whose position changes depending on the frame, and the triangular region on the image is a region whose position is substantially unchanged by the frame. There is. However,
This is an example for explanation, and the displayed image is not limited to this. The methods of FIGS. 71 (A) to 71 (C) can be applied to various images.

図71(A)は、表示フレームレートが入力フレームレートの2倍(変換比が2)である
場合を表している。変換比が2である場合は、変換比が2より小さい場合よりも動画の品
質を向上できるという利点を有する。さらに、変換比が2である場合は、変換比が2より
大きい場合よりも消費電力および製造コストを低減できるという利点を有する。図71(
A)は、横軸を時間として、表示される画像の時間的な変化の様子を、模式的に表したも
のである。ここで、注目している画像のことを、第pの画像(pは正の整数)と表記する
こととする。そして、注目している画像の次に表示される画像を、第(p+1)の画像、
注目している画像の前に表示される画像を、第(p―1)の画像、というように、注目し
ている画像からどれだけ離れて表示されるかということを、便宜的に表記することとする
。そして、画像180701は第pの画像、画像180702は第(p+1)の画像、画
像180703は第(p+2)の画像、画像180704は第(p+3)の画像、画像1
80705は第(p+4)の画像であるとする。期間Tinは、入力画像データの周期を
表している。なお、図71(A)は変換比が2である場合を表しているため、期間Tin
は、第pの画像が表示されてから第(p+1)の画像が表示されるまで期間の2倍の長さ
となる。
FIG. 71A shows a case where the display frame rate is twice the input frame rate (conversion ratio is 2). When the conversion ratio is 2, there is an advantage that the quality of the moving image can be improved as compared with the case where the conversion ratio is smaller than 2. Further, when the conversion ratio is 2, there is an advantage that the power consumption and the manufacturing cost can be reduced as compared with the case where the conversion ratio is larger than 2. FIG. 71 (
A) schematically shows the state of temporal change of the displayed image with the horizontal axis as time. Here, the image of interest is referred to as the p-th image (p is a positive integer). Then, the image displayed next to the image of interest is the third (p + 1) image,
For the sake of convenience, the image displayed before the image of interest is displayed as the first (p-1) image, and so on, how far it is displayed from the image of interest. I will do it. Image 180701 is the pth image, image 180702 is the (p + 1) th image, image 180703 is the (p + 2) th image, and image 180704 is the (p + 3) th image, image 1.
It is assumed that 80705 is the third (p + 4) image. The period Tin represents the period of the input image data. Since FIG. 71 (A) shows a case where the conversion ratio is 2, the period Tin
Is twice as long as the period from the display of the p-th image to the display of the (p + 1) th image.

ここで、第(p+1)の画像180702は、第pの画像180701から第(p+2)
の画像180703までの画像の変化量を検出することで、第pの画像180701およ
び第(p+2)の画像180703の中間状態となるように作成された画像であってもよ
い。図71(A)では、フレームによって位置が変化する領域(円形の領域)と、フレー
ムによって位置がほぼ変化しない領域(三角形の領域)と、によって、中間状態の画像の
様子を表している。すなわち、第(p+1)の画像180702における円形の領域の位
置は、第pの画像180701における位置と、第(p+2)の画像180703におけ
る位置の中間の位置としている。つまり、第(p+1)の画像180702は、動き補償
を行なって画像データを補間したものである。このように、画像上で動きのある物体に対
して動き補償を行い、画像データを補間することによって、なめらかな表示を行なうこと
ができる。
Here, the first (p + 1) image 180702 is the second (p + 2) from the first p image 180701.
The image may be created so as to be in an intermediate state between the first image 180701 and the (p + 2) image 180703 by detecting the amount of change in the image up to the image 180703. In FIG. 71 (A), the state of the image in the intermediate state is represented by a region whose position changes depending on the frame (circular region) and a region whose position hardly changes depending on the frame (triangular region). That is, the position of the circular region in the first (p + 1) image 180702 is an intermediate position between the position in the first p image 180701 and the position in the third (p + 2) image 180703. That is, the (p + 1) th image 180702 is obtained by interpolating the image data with motion compensation. In this way, it is possible to perform a smooth display by performing motion compensation on a moving object on the image and interpolating the image data.

さらに、第(p+1)の画像180702は、第pの画像180701および第(p+2
)の画像180703の中間状態となるように作成された上で、画像の輝度を一定の規則
で制御した画像であってもよい。一定の規則とは、たとえば、図71(A)のように、第
pの画像180701の代表的な輝度をL、第(p+1)の画像180702の代表的な
輝度をLcとしたとき、LとLcで、L>Lcという関係があってもよい。望ましくは、
0.1L<Lc<0.8Lという関係があってもよい。さらに望ましくは、0.2L<L
c<0.5Lという関係があってもよい。または、逆にLとLcで、L<Lcという関係
があってもよい。望ましくは、0.1Lc<L<0.8Lcという関係があってもよい。
さらに望ましくは、0.2Lc<L<0.5Lcという関係があってもよい。このように
することで、表示を擬似的にインパルス型とすることができるため、目の残像を抑えるこ
とができる。
Further, the first (p + 1) image 180702 is the first p image 180701 and the second (p + 2).
) May be an image in which the brightness of the image is controlled by a certain rule after being created so as to be in the intermediate state of the image 180703. The fixed rule is, for example, as shown in FIG. 71 (A), when the representative brightness of the first image 180701 is L and the representative brightness of the (p + 1) image 180702 is Lc. In Lc, there may be a relationship of L> Lc. Desirably
There may be a relationship of 0.1L <Lc <0.8L. More preferably, 0.2L <L
There may be a relationship of c <0.5L. Alternatively, conversely, L and Lc may have a relationship of L <Lc. Desirably, there may be a relationship of 0.1 Lc <L <0.8 Lc.
More preferably, there may be a relationship of 0.2 Lc <L <0.5 Lc. By doing so, the display can be pseudo-impulse type, so that afterimages of the eyes can be suppressed.

なお、画像の代表的な輝度については、後に図72を参照して詳しく述べる。 The typical brightness of the image will be described in detail later with reference to FIG. 72.

このように、動画ボケに対する2つの異なる原因(画像の動きがなめらかではないこと、
および目の残像)を同時に解決することによって、動画ボケを大幅に低減することができ
る。
As you can see, there are two different causes for video blur (the movement of the image is not smooth,
And by solving the afterimage of the eyes at the same time, the moving image blur can be significantly reduced.

さらに、第(p+3)の画像180704についても、第(p+2)の画像180703
および第(p+4)の画像180705から同様な方法を用いて作成されてもよい。すな
わち、第(p+3)の画像180704は、第(p+2)の画像180703から第(p
+4)の画像180705までの画像の変化量を検出することで、第(p+2)の画像1
80703および第(p+4)の画像180705の中間状態となるように作成された画
像であって、さらに、画像の輝度を一定の規則で制御した画像であってもよい。
Further, regarding the third (p + 3) image 180704, the third (p + 2) image 180703 is also obtained.
And (p + 4) image 180705 may be created using a similar method. That is, the first (p + 3) image 180704 is the second (p + 2) images 180703 to the first (p).
By detecting the amount of change in the image up to the image 180705 of +4), the image 1 of the (p + 2) th
It may be an image created so as to be in an intermediate state between 80703 and the first (p + 4) image 180705, and further, an image in which the brightness of the image is controlled by a certain rule may be used.

図71(B)は、表示フレームレートが、入力フレームレートの3倍(変換比が3)であ
る場合を表している。図71(B)は、横軸を時間として、表示される画像の時間的な変
化の様子を、模式的に表したものである。画像180711は第pの画像、画像1807
12は第(p+1)の画像、画像180713は第(p+2)の画像、画像180714
は第(p+3)の画像、画像180715は第(p+4)の画像、画像180716は第
(p+5)の画像、画像180717は第(p+6)の画像であるとする。期間Tinは
、入力画像データの周期を表している。なお、図71(B)は変換比が3である場合を表
しているため、期間Tinは、第pの画像が表示されてから第(p+1)の画像が表示さ
れるまで期間の3倍の長さとなる。
FIG. 71B shows a case where the display frame rate is three times the input frame rate (conversion ratio is 3). FIG. 71B schematically shows how the displayed image changes with time, with the horizontal axis as time. Image 180711 is the first image, image 1807.
12 is the (p + 1) th image, image 180713 is the (p + 2) th image, image 180714.
Is the (p + 3) th image, image 180715 is the (p + 4) th image, image 180716 is the (p + 5) th image, and image 180717 is the (p + 6) th image. The period Tin represents the period of the input image data. Since FIG. 71 (B) shows a case where the conversion ratio is 3, the period Tin is three times the period from the display of the p-th image to the display of the (p + 1) th image. It becomes the length.

ここで、第(p+1)の画像180712および第(p+2)の画像180713は、第
pの画像180711から第(p+3)の画像180714までの画像の変化量を検出す
ることで、第pの画像180711および第(p+3)の画像180714の中間状態と
なるように作成された画像であってもよい。図71(B)では、フレームによって位置が
変化する領域(円形の領域)と、フレームによって位置がほぼ変化しない領域(三角形の
領域)と、によって、中間状態の画像の様子を表している。すなわち、第(p+1)の画
像180712および第(p+2)の画像180713における円形の領域の位置は、第
pの画像180711における位置と、第(p+3)の画像180714における位置の
中間の位置としている。具体的には、第pの画像180711および第(p+3)の画像
180714から検出した、円形の領域が移動する量をXとしたとき、第(p+1)の画
像180712における円形の領域の位置は、第pの画像180711における位置から
、(1/3)X程度変位した位置であっても良い。さらに、第(p+2)の画像1807
13における円形の領域の位置は、第pの画像180711における位置から、(2/3
)X程度変位した位置であっても良い。つまり、第(p+1)の画像180712および
第(p+2)の画像180713は、動き補償を行なって画像データを補間したものであ
る。このように、画像上で動きのある物体に対して動き補償を行い、画像データを補間す
ることにより、なめらかな表示を行なうことができる。
Here, the (p + 1) th image 180712 and the (p + 2) th image 180713 detect the amount of change in the images from the pth image 180711 to the (p + 3) th image 180714, thereby detecting the change amount of the pth image 180711. And the image created so as to be in the intermediate state of the third (p + 3) image 180714. In FIG. 71 (B), the state of the image in the intermediate state is represented by a region whose position changes depending on the frame (circular region) and a region whose position hardly changes depending on the frame (triangular region). That is, the position of the circular region in the first (p + 1) image 180712 and the (p + 2) image 180713 is an intermediate position between the position in the first p image 180711 and the position in the third (p + 3) image 180714. Specifically, when the amount of movement of the circular region detected from the first p image 180711 and the (p + 3) image 180714 is X, the position of the circular region in the first (p + 1) image 180712 is The position may be displaced by about (1/3) X from the position in the first image 180711. Furthermore, the first (p + 2) image 1807
The position of the circular region in 13 is (2/3) from the position in the first image 180711.
) It may be a position displaced by about X. That is, the (p + 1) th image 180712 and the (p + 2) th image 180713 are motion-compensated and interpolated image data. In this way, it is possible to perform a smooth display by performing motion compensation on a moving object on the image and interpolating the image data.

さらに、第(p+1)の画像180712および第(p+2)の画像180713は、第
pの画像180711および第(p+3)の画像180714の中間状態となるように作
成された上で、画像の輝度を一定の規則で制御した画像であってもよい。一定の規則とは
、たとえば、図71(B)のように、第pの画像180711の代表的な輝度をL、第(
p+1)の画像180712の代表的な輝度をLc1、第(p+2)の画像180713
の代表的な輝度をLc2としたとき、L、Lc1、Lc2において、L>Lc1またはL
>Lc2またはLc1=Lc2という関係があってもよい。望ましくは、0.1L<Lc
1=Lc2<0.8Lという関係があってもよい。さらに望ましくは、0.2L<Lc=
Lc2<0.5Lという関係があってもよい。または、逆にL、Lc1、Lc2において
、L<Lc1またはL<Lc2またはLc1=Lc2という関係があってもよい。望まし
くは、0.1Lc1=0.1Lc2<L<0.8Lc1=0.8Lc2という関係があっ
てもよい。さらに望ましくは、0.2Lc1=0.2Lc2<L<0.5Lc1=0.5
Lc2という関係があってもよい。このようにすることで、表示を擬似的にインパルス型
とすることができるため、目の残像を抑えることができる。または、輝度を変化させる画
像が交互に現れるようにしてもよい。こうすることで、輝度が変化する周期を短くするこ
とができるので、フリッカを低減することができる。
Further, the first (p + 1) image 180712 and the (p + 2) image 180713 are created so as to be in an intermediate state between the first p image 180711 and the third (p + 3) image 180714, and the brightness of the images is constant. It may be an image controlled by the rule of. The constant rule is that, for example, as shown in FIG. 71 (B), the typical brightness of the image 180711 of the first p is set to L, and the th (
The typical brightness of the image 180712 of p + 1) is Lc1, and the image 180713 of the third (p + 2)
When the typical brightness of Lc2 is Lc2, L> Lc1 or L in L, Lc1 and Lc2.
There may be a relationship of> Lc2 or Lc1 = Lc2. Desirably, 0.1 L <Lc
There may be a relationship of 1 = Lc2 <0.8L. More preferably, 0.2L <Lc =
There may be a relationship of Lc2 <0.5L. Alternatively, conversely, in L, Lc1 and Lc2, there may be a relationship of L <Lc1 or L <Lc2 or Lc1 = Lc2. Desirably, there may be a relationship of 0.1Lc1 = 0.1Lc2 <L <0.8Lc1 = 0.8Lc2. More preferably, 0.2Lc1 = 0.2Lc2 <L <0.5Lc1 = 0.5
There may be a relationship of Lc2. By doing so, the display can be pseudo-impulse type, so that afterimages of the eyes can be suppressed. Alternatively, images with varying brightness may appear alternately. By doing so, the period in which the brightness changes can be shortened, so that flicker can be reduced.

このように、動画ボケに対する2つの異なる原因(画像の動きがなめらかではないこと、
および目の残像)を同時に解決することによって、動画ボケを大幅に低減することができ
る。
As you can see, there are two different causes for video blur (the movement of the image is not smooth,
And by solving the afterimage of the eyes at the same time, the moving image blur can be significantly reduced.

さらに、第(p+4)の画像180715および第(p+5)の画像180716につい
ても、第(p+3)の画像180714および第(p+6)の画像180717から同様
な方法を用いて作成されてもよい。すなわち、第(p+4)の画像180715および第
(p+5)の画像180716は、第(p+3)の画像180714から第(p+6)の
画像180717までの画像の変化量を検出することで、第(p+3)の画像18071
4および第(p+6)の画像180717の中間状態となるように作成された画像であっ
て、さらに、画像の輝度を一定の規則で制御した画像であってもよい。
Further, the (p + 4) th image 180715 and the (p + 5) th image 180716 may also be created from the (p + 3) th image 180714 and the (p + 6) th image 180717 using the same method. That is, the (p + 4) th image 180715 and the (p + 5) th image 180716 detect the amount of change in the images from the (p + 3) th image 180714 to the (p + 6) th (p + 6) image 180717, whereby the (p + 3) th image Image 18071
It may be an image created so as to be in an intermediate state between the fourth and (p + 6) images 180717, and further, an image in which the brightness of the image is controlled by a certain rule.

なお、図71(B)の方法を用いると、表示フレームレートが大きいので、画像の動きが
目の動きによく追従できるようになり、画像の動きをなめらかに表示することができるた
め、動画ボケを大幅に低減することができる。
When the method of FIG. 71 (B) is used, since the display frame rate is large, the movement of the image can follow the movement of the eyes well, and the movement of the image can be displayed smoothly, so that the moving image is blurred. Can be significantly reduced.

図71(C)は、表示フレームレートが、入力フレームレートの1.5倍(変換比1.5
)である場合を表している。図71(C)は、横軸を時間として、表示される画像の時間
的な変化の様子を、模式的に表したものである。画像180721は第pの画像、画像1
80722は第(p+1)の画像、画像180723は第(p+2)の画像、画像180
724は第(p+3)の画像であるとする。なお、実際には表示されなくてもよいが、画
像180725は入力画像データであり、第(p+1)の画像180722および第(p
+2)の画像180723が作成されるために用いられていてもよい。期間Tinは、入
力画像データの周期を表している。なお、図71(C)は変換比が1.5である場合を表
しているため、期間Tinは、第pの画像が表示されてから第(p+1)の画像が表示さ
れるまで期間の1.5倍の長さとなる。
In FIG. 71 (C), the display frame rate is 1.5 times the input frame rate (conversion ratio 1.5).
). FIG. 71 (C) schematically shows the state of temporal changes in the displayed image with the horizontal axis as time. Image 180721 is the first image, image 1
80722 is the (p + 1) th image, image 180723 is the (p + 2) th image, image 180
It is assumed that 724 is the third (p + 3) image. Although it is not necessary to actually display the image 180725, the image 180725 is input image data, and the (p + 1) th image 180722 and the (p + 1) th image 180722.
It may be used to create the image 180723 of +2). The period Tin represents the period of the input image data. Since FIG. 71 (C) shows a case where the conversion ratio is 1.5, the period Tin is 1 of the period from the display of the p-th image to the display of the (p + 1) th image. It will be 5.5 times longer.

ここで、第(p+1)の画像180722および第(p+2)の画像180723は、第
pの画像180721から画像180725を経由して第(p+3)の画像180724
までの画像の変化量を検出することで、第pの画像180721および第(p+3)の画
像180724の中間状態となるように作成された画像であってもよい。図71(C)で
は、フレームによって位置が変化する領域(円形の領域)と、フレームによって位置がほ
ぼ変化しない領域(三角形の領域)と、によって、中間状態の画像の様子を表している。
すなわち、第(p+1)の画像180722および第(p+2)の画像180723にお
ける円形の領域の位置は、第pの画像180721における位置と、第(p+3)の画像
180724における位置の中間の位置としている。つまり、第(p+1)の画像180
722および第(p+2)の画像180723は、動き補償を行なって画像データを補間
したものである。このように、画像上で動きのある物体に対して動き補償を行い、画像デ
ータを補間することにより、なめらかな表示を行なうことができる。
Here, the (p + 1) th image 180722 and the (p + 2) th image 180723 are the (p + 3) th image 180724 from the pth image 180721 via the image 180725.
The image may be created so as to be in an intermediate state between the first image 180721 and the (p + 3) image 180724 by detecting the amount of change in the images up to. In FIG. 71 (C), the state of the image in the intermediate state is represented by a region whose position changes depending on the frame (circular region) and a region whose position hardly changes depending on the frame (triangular region).
That is, the position of the circular region in the first (p + 1) image 180722 and the (p + 2) image 180723 is an intermediate position between the position in the first p image 180721 and the position in the third (p + 3) image 180724. That is, the first (p + 1) image 180
The 722 and the (p + 2) th image 180723 are motion-compensated and interpolated image data. In this way, it is possible to perform a smooth display by performing motion compensation on a moving object on the image and interpolating the image data.

さらに、第(p+1)の画像180722および第(p+2)の画像180723は、第
pの画像180721および第(p+3)の画像180724の中間状態となるように作
成された上で、画像の輝度を一定の規則で制御した画像であってもよい。一定の規則とは
、たとえば、図71(C)のように、第pの画像180721の代表的な輝度をL、第(
p+1)の画像180722の代表的な輝度をLc1、第(p+2)の画像180723
の代表的な輝度をLc2としたとき、L、Lc1、Lc2において、L>Lc1またはL
>Lc2またはLc1=Lc2という関係があってもよい。望ましくは、0.1L<Lc
1=Lc2<0.8Lという関係があってもよい。さらに望ましくは、0.2L<Lc=
Lc2<0.5Lという関係があってもよい。または、逆にL、Lc1、Lc2において
、L<Lc1またはL<Lc2またはLc1=Lc2という関係があってもよい。望まし
くは、0.1Lc1=0.1Lc2<L<0.8Lc1=0.8Lc2という関係があっ
てもよい。さらに望ましくは、0.2Lc1=0.2Lc2<L<0.5Lc1=0.5
Lc2という関係があってもよい。このようにすることで、表示を擬似的にインパルス型
とすることができるため、目の残像を抑えることができる。または、輝度を変化させる画
像が交互に現れるようにしてもよい。こうすることで、輝度が変化する周期を短くするこ
とができるので、フリッカを低減することができる。
Further, the first (p + 1) image 180722 and the (p + 2) image 180723 are created so as to be in an intermediate state between the first p image 180721 and the third (p + 3) image 180724, and the brightness of the images is constant. It may be an image controlled by the rule of. A certain rule is that, for example, as shown in FIG. 71 (C), the typical brightness of the image 180721 of the first p is L, and the th (
The typical brightness of the image 180722 of p + 1) is Lc1, and the image 180723 of the third (p + 2)
When the typical brightness of Lc2 is Lc2, L> Lc1 or L in L, Lc1 and Lc2.
There may be a relationship of> Lc2 or Lc1 = Lc2. Desirably, 0.1 L <Lc
There may be a relationship of 1 = Lc2 <0.8L. More preferably, 0.2L <Lc =
There may be a relationship of Lc2 <0.5L. Alternatively, conversely, in L, Lc1 and Lc2, there may be a relationship of L <Lc1 or L <Lc2 or Lc1 = Lc2. Desirably, there may be a relationship of 0.1Lc1 = 0.1Lc2 <L <0.8Lc1 = 0.8Lc2. More preferably, 0.2Lc1 = 0.2Lc2 <L <0.5Lc1 = 0.5
There may be a relationship of Lc2. By doing so, the display can be pseudo-impulse type, so that afterimages of the eyes can be suppressed. Alternatively, images with varying brightness may appear alternately. By doing so, the period in which the brightness changes can be shortened, so that flicker can be reduced.

このように、動画ボケに対する2つの異なる原因(画像の動きがなめらかではないこと、
および目の残像)を同時に解決することによって、動画ボケを大幅に低減することができ
る。
As you can see, there are two different causes for video blur (the movement of the image is not smooth,
And by solving the afterimage of the eyes at the same time, the moving image blur can be significantly reduced.

なお、図71(C)の方法を用いると、表示フレームレートが小さいので、表示装置に信
号を書き込む時間を長くすることができる。そのため、表示装置のクロック周波数を小さ
くできるので、消費電力を低減することができる。また、動き補償を行なう処理速度を遅
くできるので、消費電力を低減することができる。
When the method of FIG. 71 (C) is used, since the display frame rate is small, the time for writing the signal to the display device can be lengthened. Therefore, the clock frequency of the display device can be reduced, so that the power consumption can be reduced. Further, since the processing speed for motion compensation can be slowed down, the power consumption can be reduced.

次に、図72を参照して、画像の代表的な輝度について説明する。図72(A)乃至(D
)に示す図は、横軸を時間として、表示される画像の時間的な変化の様子を、模式的に表
したものである。図72(E)は、ある領域内の画像の輝度を測定する方法の一例である
Next, with reference to FIG. 72, the typical brightness of the image will be described. FIGS. 72 (A) to 72 (D)
) Is a schematic representation of the temporal change of the displayed image with the horizontal axis as time. FIG. 72 (E) is an example of a method of measuring the brightness of an image in a certain area.

画像の輝度を測定する方法としては、画像を構成するそれぞれの画素に対し、個別に輝度
を測定する方法がある。この方法を用いると、画像の細部まで厳密に輝度を測定すること
ができる。
As a method of measuring the brightness of an image, there is a method of individually measuring the brightness of each pixel constituting the image. Using this method, it is possible to measure the brightness precisely in every detail of the image.

ただし、画像を構成するそれぞれの画素に対し、個別に輝度を測定する方法は、非常に労
力を要するため、別の方法を用いてもよい。画像の輝度を測定する別の方法としては、画
像内のある領域に注目し、その領域の平均的な輝度を測定する方法がある。この方法によ
って、簡易に画像の輝度を測定することができる。本実施の形態においては、画像内のあ
る領域の平均的な輝度を測定する方法によって求めた輝度を、便宜的に、画像の代表的な
輝度と呼ぶこととする。
However, since the method of individually measuring the brightness of each pixel constituting the image requires a great deal of labor, another method may be used. Another method of measuring the brightness of an image is to focus on a certain area in the image and measure the average brightness of that area. By this method, the brightness of the image can be easily measured. In the present embodiment, the brightness obtained by the method of measuring the average brightness of a certain area in the image is referred to as a representative brightness of the image for convenience.

そして、画像の代表的な輝度を求めるために、画像内のどの領域に注目するかという点に
ついて、以下で説明する。
Then, in order to obtain the typical brightness of the image, the point of paying attention to which region in the image will be described below.

図72(A)は、画像の変化に対し、位置がほぼ変化しない領域(三角形の領域)の輝度
を、画像の代表的な輝度とする方法の例を表している。期間Tinは入力画像データの周
期、画像180801は第pの画像、画像180802は第(p+1)の画像、画像18
0803は第(p+2)の画像、第1の領域180804は第pの画像180801にお
ける輝度測定領域、第2の領域180805は第(p+1)の画像180802における
輝度測定領域、第3の領域180806は第(p+2)の画像180803における輝度
測定領域を、それぞれ表している。ここで、第1乃至第3の領域は、装置内の空間的な位
置としては、概同じであるとしてよい。つまり、第1乃至第3の領域で画像の代表的な輝
度を測定することによって、画像の代表的な輝度の時間変化を求めることができる。
FIG. 72A shows an example of a method in which the brightness of a region (triangular region) whose position hardly changes with respect to a change in the image is set as a typical brightness of the image. The period Tin is the period of the input image data, the image 180801 is the p-th image, the image 180802 is the (p + 1) th image, and the image 18.
0803 is the third (p + 2) image, the first region 180804 is the luminance measurement region in the first p image 180801, the second region 180805 is the luminance measurement region in the first (p + 1) image 180802, and the third region 180806 is the third. The luminance measurement regions in the image 180803 of (p + 2) are represented respectively. Here, the first to third regions may be substantially the same as the spatial positions in the apparatus. That is, by measuring the typical brightness of the image in the first to third regions, it is possible to obtain the time change of the typical brightness of the image.

画像の代表的な輝度を測定することで、表示が擬似的にインパルス型となっているかどう
かを判断することができる。たとえば、第1の領域180804で測定される輝度をL、
第2の領域180805で測定される輝度をLcとしたとき、Lc<Lであれば、表示は
擬似的にインパルス型であるといえる。このようなときに、動画の品質は向上していると
いえる。
By measuring the typical brightness of the image, it is possible to determine whether or not the display is pseudo-impulse type. For example, the brightness measured in the first region 180804 is L,
When the brightness measured in the second region 180805 is Lc, if Lc <L, it can be said that the display is a pseudo impulse type. At such times, it can be said that the quality of the moving image is improving.

なお、輝度測定領域において、時間の変化に対する画像の代表的な輝度の変化量(相対輝
度)が、次のような範囲であると、画質を向上することができる。相対輝度としては、た
とえば、第1の領域180804と第2の領域180805、第2の領域180805と
第3の領域180806、第1の領域180804と第3の領域180806のそれぞれ
に対し、大きい方の輝度に対する小さい方の輝度の割合とすることができる。つまり、時
間の変化に対する画像の代表的な輝度の変化量が0であるとき、相対輝度は100%とな
る。そして、相対輝度が80%以下であれば、動画の品質を向上できる。特に、相対輝度
が50%以下であれば、動画の品質を顕著に向上できる。さらに、相対輝度が10%以上
であれば、消費電力を低減し、かつフリッカを抑えることができる。特に、相対輝度が2
0%以上であれば、消費電力およびフリッカを顕著に低減することができる。すなわち、
相対輝度が10%以上80%以下であれば、動画の品質を向上させ、かつ、消費電力およ
びフリッカを低減することができる。さらに、相対輝度が20%以上50%以下であれば
、動画の品質を顕著に向上させ、かつ、消費電力およびフリッカを顕著に低減することが
できる。
In the luminance measurement region, the image quality can be improved when the typical luminance change amount (relative luminance) of the image with respect to the time change is in the following range. The relative brightness of, for example, is larger than that of the first region 180804 and the second region 180805, the second region 180805 and the third region 180806, and the first region 180804 and the third region 180806, respectively. It can be the ratio of the smaller brightness to the brightness. That is, when the amount of change in the typical brightness of the image with respect to the change in time is 0, the relative brightness is 100%. When the relative brightness is 80% or less, the quality of the moving image can be improved. In particular, when the relative brightness is 50% or less, the quality of the moving image can be remarkably improved. Further, when the relative brightness is 10% or more, the power consumption can be reduced and the flicker can be suppressed. In particular, the relative brightness is 2.
If it is 0% or more, power consumption and flicker can be significantly reduced. That is,
When the relative brightness is 10% or more and 80% or less, the quality of the moving image can be improved and the power consumption and flicker can be reduced. Further, when the relative brightness is 20% or more and 50% or less, the quality of the moving image can be remarkably improved, and the power consumption and the flicker can be remarkably reduced.

図72(B)は、タイル状に分割された領域の輝度を測定し、その平均値を画像の代表的
な輝度とする方法の例を表している。期間Tinは入力画像データの周期、画像1808
11は第pの画像、画像180812は第(p+1)の画像、画像180813は第(p
+2)の画像、第1の領域180814は第pの画像180811における輝度測定領域
、第2の領域180815は第(p+1)の画像180812における輝度測定領域、第
3の領域180816は第(p+2)の画像180813における輝度測定領域を、それ
ぞれ表している。ここで、第1乃至第3の領域は、装置内の空間的な位置としては、概同
じであるとしてよい。つまり、第1乃至第3の領域で画像の代表的な輝度を測定すること
によって、画像の代表的な輝度の時間変化を求めることができる。
FIG. 72B shows an example of a method of measuring the brightness of a tiled region and using the average value as a typical brightness of an image. Period Tin is the cycle of input image data, image 1808
11 is the p-th image, image 180812 is the (p + 1) th image, and image 180813 is the (p + 1) th image.
The image of +2), the first region 180814 is the luminance measurement region in the first image 180811, the second region 180815 is the luminance measurement region in the third (p + 1) image 180812, and the third region 180816 is the (p + 2) th. Each of the luminance measurement regions in the image 180813 is represented. Here, the first to third regions may be substantially the same as the spatial positions in the apparatus. That is, by measuring the typical brightness of the image in the first to third regions, it is possible to obtain the time change of the typical brightness of the image.

画像の代表的な輝度を測定することで、表示が擬似的にインパルス型となっているかどう
かを判断することができる。たとえば、第1の領域180814で測定される輝度の全て
の領域における平均値をL、第2の領域180815で測定される輝度の全ての領域にお
ける平均値をLcとしたとき、Lc<Lであれば、表示は擬似的にインパルス型であると
いえる。このようなときに、動画の品質は向上しているといえる。
By measuring the typical brightness of the image, it is possible to determine whether or not the display is pseudo-impulse type. For example, when the average value in all regions of the brightness measured in the first region 180814 is L and the average value in all regions of the brightness measured in the second region 180815 is Lc, Lc <L. For example, it can be said that the display is pseudo-impulse type. At such times, it can be said that the quality of the moving image is improving.

なお、輝度測定領域において、時間の変化に対する画像の代表的な輝度の変化量(相対輝
度)が、次のような範囲であると、画質を向上することができる。相対輝度としては、た
とえば、第1の領域180814と第2の領域180815、第2の領域180815と
第3の領域180816、第1の領域180814と第3の領域180816のそれぞれ
に対し、大きい方の輝度に対する小さい方の輝度の割合とすることができる。つまり、時
間の変化に対する画像の代表的な輝度の変化量が0であるとき、相対輝度は100%とな
る。そして、相対輝度が80%以下であれば、動画の品質を向上できる。特に、相対輝度
が50%以下であれば、動画の品質を顕著に向上できる。さらに、相対輝度が10%以上
であれば、消費電力を低減し、かつフリッカを抑えることができる。特に、相対輝度が2
0%以上であれば、消費電力およびフリッカを顕著に低減することができる。すなわち、
相対輝度が10%以上80%以下であれば、動画の品質を向上させ、かつ、消費電力およ
びフリッカを低減することができる。さらに、相対輝度が20%以上50%以下であれば
、動画の品質を顕著に向上させ、かつ、消費電力およびフリッカを顕著に低減することが
できる。
In the luminance measurement region, the image quality can be improved when the typical luminance change amount (relative luminance) of the image with respect to the time change is in the following range. The relative brightness of, for example, is larger than that of the first region 180814 and the second region 180815, the second region 180815 and the third region 180816, and the first region 180814 and the third region 180816, respectively. It can be the ratio of the smaller brightness to the brightness. That is, when the amount of change in the typical brightness of the image with respect to the change in time is 0, the relative brightness is 100%. When the relative brightness is 80% or less, the quality of the moving image can be improved. In particular, when the relative brightness is 50% or less, the quality of the moving image can be remarkably improved. Further, when the relative brightness is 10% or more, the power consumption can be reduced and the flicker can be suppressed. In particular, the relative brightness is 2.
If it is 0% or more, power consumption and flicker can be significantly reduced. That is,
When the relative brightness is 10% or more and 80% or less, the quality of the moving image can be improved and the power consumption and flicker can be reduced. Further, when the relative brightness is 20% or more and 50% or less, the quality of the moving image can be remarkably improved, and the power consumption and the flicker can be remarkably reduced.

図72(C)は、画像の中央の領域の輝度を測定し、その平均値を画像の代表的な輝度と
する方法の例を表している。期間Tinは入力画像データの周期、画像180821は第
pの画像、画像180822は第(p+1)の画像、画像180823は第(p+2)の
画像、第1の領域180824は第pの画像180821における輝度測定領域、第2の
領域180825は第(p+1)の画像180822における輝度測定領域、第3の領域
180826は第(p+2)の画像180823における輝度測定領域を、それぞれ表し
ている。
FIG. 72C shows an example of a method of measuring the brightness of the central region of an image and using the average value as a typical brightness of the image. The period Tin is the period of the input image data, the image 180821 is the pth image, the image 180822 is the (p + 1) th image, the image 180823 is the (p + 2) th image, and the first region 180824 is the brightness in the pth image 180821. The measurement area, the second area 180825 represents the brightness measurement area in the first (p + 1) image 180822, and the third area 180826 represents the brightness measurement area in the third (p + 2) image 180823, respectively.

画像の代表的な輝度を測定することで、表示が擬似的にインパルス型となっているかどう
かを判断することができる。たとえば、第1の領域180824で測定される輝度をL、
第2の領域180825で測定される輝度をLcとしたとき、Lc<Lであれば、表示は
擬似的にインパルス型であるといえる。このようなときに、動画の品質は向上していると
いえる。
By measuring the typical brightness of the image, it is possible to determine whether or not the display is pseudo-impulse type. For example, the brightness measured in the first region 180824 is L,
When the brightness measured in the second region 180825 is Lc, if Lc <L, it can be said that the display is a pseudo impulse type. At such times, it can be said that the quality of the moving image is improving.

なお、輝度測定領域において、時間の変化に対する画像の代表的な輝度の変化量(相対輝
度)が、次のような範囲であると、画質を向上することができる。相対輝度としては、た
とえば、第1の領域180824と第2の領域180825、第2の領域180825と
第3の領域180826、第1の領域180824と第3の領域180826のそれぞれ
に対し、大きい方の輝度に対する小さい方の輝度の割合とすることができる。つまり、時
間の変化に対する画像の代表的な輝度の変化量が0であるとき、相対輝度は100%とな
る。そして、相対輝度が80%以下であれば、動画の品質を向上できる。特に、相対輝度
が50%以下であれば、動画の品質を顕著に向上できる。さらに、相対輝度が10%以上
であれば、消費電力を低減し、かつフリッカを抑えることができる。特に、相対輝度が2
0%以上であれば、消費電力およびフリッカを顕著に低減することができる。すなわち、
相対輝度が10%以上80%以下であれば、動画の品質を向上させ、かつ、消費電力およ
びフリッカを低減することができる。さらに、相対輝度が20%以上50%以下であれば
、動画の品質を顕著に向上させ、かつ、消費電力およびフリッカを顕著に低減することが
できる。
In the luminance measurement region, the image quality can be improved when the typical luminance change amount (relative luminance) of the image with respect to the time change is in the following range. The relative brightness of, for example, is larger than that of the first region 180824 and the second region 180825, the second region 180825 and the third region 180826, and the first region 180824 and the third region 180824, respectively. It can be the ratio of the smaller brightness to the brightness. That is, when the amount of change in the typical brightness of the image with respect to the change in time is 0, the relative brightness is 100%. When the relative brightness is 80% or less, the quality of the moving image can be improved. In particular, when the relative brightness is 50% or less, the quality of the moving image can be remarkably improved. Further, when the relative brightness is 10% or more, the power consumption can be reduced and the flicker can be suppressed. In particular, the relative brightness is 2.
If it is 0% or more, power consumption and flicker can be significantly reduced. That is,
When the relative brightness is 10% or more and 80% or less, the quality of the moving image can be improved and the power consumption and flicker can be reduced. Further, when the relative brightness is 20% or more and 50% or less, the quality of the moving image can be remarkably improved, and the power consumption and the flicker can be remarkably reduced.

図72(D)は、画像全体からサンプリングした複数の点の輝度を測定し、その平均値を
画像の代表的な輝度とする方法の例を表している。期間Tinは入力画像データの周期、
画像180831は第pの画像、画像180832は第(p+1)の画像、画像1808
33は第(p+2)の画像、第1の領域180834は第pの画像180831における
輝度測定領域、第2の領域180835は第(p+1)の画像180832における輝度
測定領域、第3の領域180836は第(p+2)の画像180833における輝度測定
領域を、それぞれ表している。
FIG. 72 (D) shows an example of a method of measuring the brightness of a plurality of points sampled from the entire image and using the average value as a typical brightness of the image. Period Tin is the cycle of input image data,
Image 180831 is the p-th image, image 180832 is the (p + 1) th image, image 1808.
33 is the third (p + 2) image, the first region 180834 is the luminance measurement region in the first p image 180831, the second region 180835 is the luminance measurement region in the first (p + 1) image 180832, and the third region 180836 is the third. The luminance measurement areas in the image 180833 of (p + 2) are represented respectively.

画像の代表的な輝度を測定することで、表示が擬似的にインパルス型となっているかどう
かを判断することができる。たとえば、第1の領域180834で測定される輝度の全て
の領域における平均値をL、第2の領域180835で測定される輝度の全ての領域にお
ける平均値をLcとしたとき、Lc<Lであれば、表示は擬似的にインパルス型であると
いえる。このようなときに、動画の品質は向上しているといえる。
By measuring the typical brightness of the image, it is possible to determine whether or not the display is pseudo-impulse type. For example, when the average value in all regions of the brightness measured in the first region 180834 is L and the average value in all regions of the brightness measured in the second region 180835 is Lc, Lc <L. For example, it can be said that the display is pseudo-impulse type. At such times, it can be said that the quality of the moving image is improving.

なお、輝度測定領域において、時間の変化に対する画像の代表的な輝度の変化量(相対輝
度)が、次のような範囲であると、画質を向上することができる。相対輝度としては、た
とえば、第1の領域180834と第2の領域180835、第2の領域180835と
第3の領域180836、第1の領域180834と第3の領域180836のそれぞれ
に対し、大きい方の輝度に対する小さい方の輝度の割合とすることができる。つまり、時
間の変化に対する画像の代表的な輝度の変化量が0であるとき、相対輝度は100%とな
る。そして、相対輝度が80%以下であれば、動画の品質を向上できる。特に、相対輝度
が50%以下であれば、動画の品質を顕著に向上できる。さらに、相対輝度が10%以上
であれば、消費電力を低減し、かつフリッカを抑えることができる。特に、相対輝度が2
0%以上であれば、消費電力およびフリッカを顕著に低減することができる。すなわち、
相対輝度が10%以上80%以下であれば、動画の品質を向上させ、かつ、消費電力およ
びフリッカを低減することができる。さらに、相対輝度が20%以上50%以下であれば
、動画の品質を顕著に向上させ、かつ、消費電力およびフリッカを顕著に低減することが
できる。
In the luminance measurement region, the image quality can be improved when the typical luminance change amount (relative luminance) of the image with respect to the time change is in the following range. The relative brightness of, for example, is larger than that of the first region 180834 and the second region 180835, the second region 180835 and the third region 180836, and the first region 180834 and the third region 180836, respectively. It can be the ratio of the smaller brightness to the brightness. That is, when the amount of change in the typical brightness of the image with respect to the change in time is 0, the relative brightness is 100%. When the relative brightness is 80% or less, the quality of the moving image can be improved. In particular, when the relative brightness is 50% or less, the quality of the moving image can be remarkably improved. Further, when the relative brightness is 10% or more, the power consumption can be reduced and the flicker can be suppressed. In particular, the relative brightness is 2.
If it is 0% or more, power consumption and flicker can be significantly reduced. That is,
When the relative brightness is 10% or more and 80% or less, the quality of the moving image can be improved and the power consumption and flicker can be reduced. Further, when the relative brightness is 20% or more and 50% or less, the quality of the moving image can be remarkably improved, and the power consumption and the flicker can be remarkably reduced.

図72(E)は、図72(A)乃至(D)に示す図における、輝度測定領域内の測定方法
を示した図である。領域180841は注目している輝度測定領域、点180842は領
域180841内の輝度測定点である。時間分解能の高い輝度計測機器は、その測定対象
範囲が小さい場合があるため、領域180841が大きい場合は、領域全てを測定するの
ではなく、図72(E)のように、領域180841内を点状で偏り無く、複数の点で測
定し、その平均値をもって領域180841の輝度であるとしてもよい。
FIG. 72 (E) is a diagram showing a measurement method in the luminance measurement region in the figures shown in FIGS. 72 (A) to 72 (D). The region 180841 is a luminance measurement region of interest, and the point 180842 is a luminance measurement point in the region 180841. A luminance measuring device having a high time resolution may have a small measurement target range. Therefore, when the area 180841 is large, the area 180841 is pointed as shown in FIG. 72 (E) instead of measuring the entire area. It may be measured at a plurality of points without any bias in a shape, and the average value thereof may be used as the brightness of the region 180841.

なお、画像がR、G、Bの3原色の組み合わせを持つ場合は、測定される輝度は、R、G
、Bを合わせた輝度であってもよいし、RおよびGを合わせた輝度、GおよびBを合わせ
た輝度、BおよびRを合わせた輝度であってもよいし、R、G、Bそれぞれの輝度であっ
てもよい。
When the image has a combination of the three primary colors R, G, and B, the measured brightness is R, G.
, B may be combined, R and G may be combined, G and B may be combined, B and R may be combined, and R, G, and B may be combined. It may be brightness.

次に、入力画像データに含まれる画像の動きを検出し、中間状態の画像を作成する方法、
および入力画像データに含まれる画像の動き等に従って駆動方法を制御する方法について
説明する。
Next, how to detect the movement of the image included in the input image data and create an image in the intermediate state,
A method of controlling the driving method according to the movement of the image included in the input image data and the like will be described.

図73を参照して、入力画像データに含まれる画像の動きを検出し、中間状態の画像を作
成する方法の例について説明する。図73(A)は、表示フレームレートが、入力フレー
ムレートの2倍(変換比が2)である場合を表したものである。図73(A)は、横軸を
時間として、画像の動きを検出する方法を、模式的に表したものである。期間Tinは入
力画像データの周期、画像180901は第pの画像、画像180902は第(p+1)
の画像、画像180903は第(p+2)の画像を、それぞれ表している。また、画像中
に、時間に依存しない領域として、第1の領域180904、第2の領域180905お
よび第3の領域180906を設ける。
An example of a method of detecting the movement of an image included in the input image data and creating an image in an intermediate state will be described with reference to FIG. 73. FIG. 73A shows a case where the display frame rate is twice the input frame rate (conversion ratio is 2). FIG. 73A schematically shows a method of detecting the movement of an image with the horizontal axis as time. The period Tin is the period of the input image data, the image 180901 is the p-th image, and the image 180902 is the (p + 1) th (p + 1).
Image and image 180903 represent the (p + 2) th image, respectively. In addition, a first region 180904, a second region 180905, and a third region 180906 are provided as time-independent regions in the image.

まず、第(p+2)の画像180903においては、画像をタイル状の複数の領域に分割
し、そのうちの1つの領域である第3の領域180906内の画像データに着目する。
First, in the third (p + 2) image 180903, the image is divided into a plurality of tile-shaped regions, and attention is paid to the image data in the third region 180906, which is one of the regions.

次に、第pの画像180901において、第3の領域180906を中心とした第3の領
域180906よりも大きな範囲に着目する。ここで、第3の領域180906を中心と
した第3の領域180906よりも大きな範囲は、データ検索範囲である。データ検索範
囲は、水平方向(X方向)の範囲を180907、垂直方向(Y方向)の範囲を1809
08とする。なお、データ検索範囲の水平方向の範囲180907および垂直方向の範囲
180908は、第3の領域180906の水平方向の範囲および垂直方向の範囲を、そ
れぞれ15画素分程度拡大した範囲であってもよい。
Next, in the third image 180901, attention is paid to a range larger than the third region 180906 centered on the third region 180906. Here, a range larger than the third region 180906 centered on the third region 180906 is a data search range. The data search range is 180907 in the horizontal direction (X direction) and 1809 in the vertical direction (Y direction).
It is set to 08. The horizontal range 180907 and the vertical range 180908 of the data search range may be a range obtained by expanding the horizontal range and the vertical range of the third region 180906 by about 15 pixels, respectively.

そして、データ検索範囲内において、前記第3の領域180906内の画像データと最も
類似した画像データを持つ領域を検索する。検索方法は、最小二乗法などを用いることが
できる。検索の結果、最も類似した画像データを持つ領域として、第1の領域18090
4が導出されたとする。
Then, within the data search range, an area having image data most similar to the image data in the third area 180906 is searched. As the search method, a least squares method or the like can be used. As a result of the search, as the area having the most similar image data, the first area 18090
It is assumed that 4 is derived.

次に、導出された第1の領域180904と、第3の領域180906との位置の違いを
表す量として、ベクトル180909を導出する。なお、ベクトル180909を、動き
ベクトルと呼ぶことにする。
Next, the vector 180909 is derived as a quantity representing the difference in position between the derived first region 180904 and the third region 180906. The vector 180909 will be referred to as a motion vector.

そして、第(p+1)の画像180902においては、動きベクトル180909から求
めたベクトルと、第(p+2)の画像180903における第3の領域180906内の
画像データと、第pの画像180901における第1の領域180904内の画像データ
と、によって、第2の領域180905を形成する。
Then, in the first (p + 1) image 180902, the vector obtained from the motion vector 180909, the image data in the third region 180906 in the third (p + 2) image 180903, and the first region in the first p image 180901. A second region 180905 is formed by the image data in 180904.

ここで、動きベクトル180909から求めたベクトルを変位ベクトル180910と呼
ぶことにする。変位ベクトル180910は、第2の領域180905を形成する位置を
決める役割を持つ。第2の領域180905は、第3の領域180906から変位ベクト
ル180910だけ離れた位置に形成される。なお、変位ベクトル180910は、動き
ベクトル180909に係数(1/2)をかけた量であってもよい。
Here, the vector obtained from the motion vector 180909 is called the displacement vector 180910. The displacement vector 180910 serves to determine the position forming the second region 180905. The second region 180905 is formed at a position separated from the third region 180906 by the displacement vector 180910. The displacement vector 180910 may be an amount obtained by multiplying the motion vector 180909 by a coefficient (1/2).

第(p+1)の画像180902における第2の領域180905内の画像データは、第
(p+2)の画像180903における第3の領域180906内の画像データと、第p
の画像180901における第1の領域180904内の画像データによって決められる
としてもよい。たとえば、第(p+1)の画像180902における第2の領域1809
05内の画像データは、第(p+2)の画像180903における第3の領域18090
6内の画像データと、第pの画像180901における第1の領域180904内の画像
データの平均値であってもよい。
The image data in the second region 180905 in the third (p + 1) image 180902 includes the image data in the third region 180906 in the third (p + 2) image 180903 and the p.
It may be determined by the image data in the first region 180904 in the image 180901. For example, the second region 1809 in the second (p + 1) image 180902.
The image data in 05 is the third region 18090 in the third (p + 2) image 180903.
It may be the average value of the image data in 6 and the image data in the first region 180904 in the first image 180901.

このようにして、第(p+2)の画像180903における第3の領域180906に対
応する、第(p+1)の画像180902における第2の領域180905を形成するこ
とができる。なお、以上の処理を、第(p+2)の画像180903における他の領域に
も行なうことで、第(p+2)の画像180903と第pの画像180901の中間状態
となる、第(p+1)の画像180902を形成することができる。
In this way, the second region 180905 in the third (p + 1) image 180902 can be formed corresponding to the third region 180906 in the third (p + 2) image 180903. By performing the above processing in other regions of the (p + 2) image 180903, the second (p + 1) image 180902 is in an intermediate state between the (p + 2) image 180903 and the p-th image 180901. Can be formed.

図73(B)は、表示フレームレートが、入力フレームレートの3倍(変換比が3)であ
る場合を表したものである。図73(B)は、横軸を時間として、画像の動きを検出する
方法を、模式的に表したものである。期間Tinは入力画像データの周期、画像1809
11は第pの画像、画像180912は第(p+1)の画像、画像180913は第(p
+2)の画像、画像180914は第(p+3)の画像を、それぞれ表している。また、
画像中に、時間に依存しない領域として、第1の領域180915、第2の領域1809
16、第3の領域180917および第4の領域180918を設ける。
FIG. 73B shows a case where the display frame rate is three times the input frame rate (conversion ratio is 3). FIG. 73B schematically shows a method of detecting the movement of an image with the horizontal axis as time. Period Tin is the cycle of input image data, image 1809
11 is the p-th image, image 180912 is the (p + 1) th image, and image 180913 is the (p + 1) th image.
The image of +2) and the image 180914 represent the image of the third (p + 3), respectively. Also,
In the image, the first region 180915 and the second region 1809 are time-independent regions.
16. A third region 180917 and a fourth region 180918 are provided.

まず、第(p+3)の画像180914においては、画像をタイル状の複数の領域に分割
し、そのうちの1つの領域である第4の領域180918内の画像データに着目する。
First, in the third (p + 3) image 180914, the image is divided into a plurality of tile-shaped regions, and attention is paid to the image data in the fourth region 180918, which is one of the regions.

次に、第pの画像180911において、第4の領域180918を中心とした第4の領
域180918よりも大きな範囲に着目する。ここで、第4の領域180918を中心と
した第4の領域180918よりも大きな範囲は、データ検索範囲である。データ検索範
囲は、水平方向(X方向)の範囲を180919、垂直方向(Y方向)の範囲を1809
20とする。なお、データ検索範囲の水平方向の範囲180919および垂直方向の範囲
180920は、第4の領域180918の水平方向の範囲および垂直方向の範囲を、そ
れぞれ15画素分程度拡大した範囲であってもよい。
Next, in the first image 180911, attention is paid to a range larger than the fourth region 180918 centered on the fourth region 180918. Here, a range larger than the fourth region 180918 centered on the fourth region 180918 is a data search range. The data search range is 180919 in the horizontal direction (X direction) and 1809 in the vertical direction (Y direction).
It is set to 20. The horizontal range 180919 and the vertical range 180920 of the data search range may be a range obtained by expanding the horizontal range and the vertical range of the fourth region 180918 by about 15 pixels, respectively.

そして、データ検索範囲内において、前記第4の領域180918内の画像データと最も
類似した画像データを持つ領域を検索する。検索方法は、最小二乗法などを用いることが
できる。検索の結果、最も類似した画像データを持つ領域として、第1の領域18091
5が導出されたとする。
Then, within the data search range, an area having image data most similar to the image data in the fourth area 180918 is searched. As the search method, a least squares method or the like can be used. As a result of the search, as the area having the most similar image data, the first area 18091
It is assumed that 5 is derived.

次に、導出された第1の領域180915と、第4の領域180918との位置の違いを
表す量として、ベクトルを導出する。なお、このベクトルを、動きベクトル180921
と呼ぶことにする。
Next, a vector is derived as a quantity representing the difference in position between the derived first region 180915 and the fourth region 180918. In addition, this vector is used as a motion vector 180921.
I will call it.

そして、第(p+1)の画像180912および、第(p+2)の画像180913にお
いては、動きベクトル180921から求めた第1のベクトルおよび第2のベクトルと、
第(p+3)の画像180914における第4の領域180918内の画像データと、第
pの画像180911における第1の領域180915内の画像データと、によって、第
2の領域180916および第3の領域180917を形成する。
Then, in the first (p + 1) image 180912 and the (p + 2) image 180913, the first vector and the second vector obtained from the motion vector 180921 are
The image data in the fourth region 180918 in the third (p + 3) image 180914 and the image data in the first region 180915 in the first image 180911 make the second region 180916 and the third region 180917. Form.

ここで、動きベクトル180921から求めた第1のベクトルを第1の変位ベクトル18
0922と呼ぶことにする。また、第2のベクトルを第2の変位ベクトル180923と
呼ぶことにする。第1の変位ベクトル180922は、第2の領域180916を形成す
る位置を決める役割を持つ。第2の領域180916は、第4の領域180918から第
1の変位ベクトル180922だけ離れた位置に形成される。なお、第1の変位ベクトル
180922は、動きベクトル180921に(1/3)をかけた量であってもよい。ま
た、第2の変位ベクトル180923は、第3の領域180917を形成する位置を決め
る役割を持つ。第3の領域180917は、第4の領域180918から第2の変位ベク
トル180923だけ離れた位置に形成される。なお、第2の変位ベクトル180923
は、動きベクトル180921に(2/3)をかけた量であってもよい。
Here, the first vector obtained from the motion vector 180921 is used as the first displacement vector 18.
I will call it 0922. Further, the second vector will be referred to as a second displacement vector 180923. The first displacement vector 180922 serves to determine the position forming the second region 180916. The second region 180916 is formed at a position separated from the fourth region 180918 by the first displacement vector 180922. The first displacement vector 180922 may be an amount obtained by multiplying the motion vector 180921 by (1/3). Further, the second displacement vector 180923 has a role of determining a position for forming the third region 180917. The third region 180917 is formed at a position separated from the fourth region 180918 by a second displacement vector 180923. The second displacement vector 180923
May be the amount obtained by multiplying the motion vector 180921 by (2/3).

第(p+1)の画像180912における第2の領域180916内の画像データは、第
(p+3)の画像180914における第4の領域180918内の画像データと、第p
の画像180911における第1の領域180915内の画像データによって決められる
としてもよい。たとえば、第(p+1)の画像180912における第2の領域1809
16内の画像データは、第(p+3)の画像180914における第4の領域18091
8内の画像データと、第pの画像180911における第1の領域180915内の画像
データの平均値であってもよい。
The image data in the second region 180916 in the first (p + 1) image 180912 is the image data in the fourth region 180918 in the third (p + 3) image 180914 and the p.
It may be determined by the image data in the first region 180915 in the image 180911. For example, the second region 1809 in the first (p + 1) image 180912.
The image data in 16 is the fourth region 18091 in the third (p + 3) image 180914.
It may be the average value of the image data in 8 and the image data in the first region 180915 in the first image 180911.

第(p+2)の画像180913における第3の領域180917内の画像データは、第
(p+3)の画像180914における第4の領域180918内の画像データと、第p
の画像180911における第1の領域180915内の画像データによって決められる
としてもよい。たとえば、第(p+2)の画像180913における第3の領域1809
17内の画像データは、第(p+3)の画像180914における第4の領域18091
8内の画像データと、第pの画像180911における第1の領域180915内の画像
データの平均値であってもよい。
The image data in the third region 180917 in the third (p + 2) image 180913 is the image data in the fourth region 180918 in the third (p + 3) image 180914 and the p.
It may be determined by the image data in the first region 180915 in the image 180911. For example, the third region 1809 in the third (p + 2) image 180913.
The image data in 17 is the fourth region 18091 in the third (p + 3) image 180914.
It may be the average value of the image data in 8 and the image data in the first region 180915 in the first image 180911.

このようにして、第(p+3)の画像180914における第4の領域180918に対
応する、第(p+1)の画像180902における第2の領域180916、および第(
p+2)の画像180913における第3の領域180917を形成することができる。
なお、以上の処理を、第(p+3)の画像180914における他の領域にも行なうこと
で、第(p+3)の画像180914と第pの画像180911の中間状態となる、第(
p+1)の画像180912および第(p+2)の画像180913を形成することがで
きる。
In this way, the second region 180916, and the second (p + 1) image 180902, which correspond to the fourth region 180918 in the (p + 3) image 180914.
A third region 180917 in image 180913 of p + 2) can be formed.
By performing the above processing in other regions of the (p + 3) image 180914, an intermediate state between the (p + 3) image 180914 and the p-th image 180911 is obtained.
Image 180912 of p + 1) and image 180913 of the second (p + 2) can be formed.

次に、図74を参照して、入力画像データに含まれる画像の動きを検出し、中間状態の画
像を作成する回路の例について説明する。図74(A)は、表示領域に画像を表示するた
めのソースドライバ、ゲートドライバを含む周辺駆動回路と、周辺駆動回路を制御する制
御回路の接続関係を表した図である。図74(B)は、前記制御回路の詳細な回路構成の
一例を表した図である。図74(C)は、前記制御回路に含まれる画像処理回路の詳細な
回路構成の一例を表した図である。図74(D)は、前記制御回路に含まれる画像処理回
路の詳細な回路構成の別の例を表した図である。
Next, with reference to FIG. 74, an example of a circuit that detects the movement of the image included in the input image data and creates an image in the intermediate state will be described. FIG. 74A is a diagram showing a connection relationship between a peripheral drive circuit including a source driver and a gate driver for displaying an image in a display area and a control circuit for controlling the peripheral drive circuit. FIG. 74 (B) is a diagram showing an example of a detailed circuit configuration of the control circuit. FIG. 74C is a diagram showing an example of a detailed circuit configuration of the image processing circuit included in the control circuit. FIG. 74 (D) is a diagram showing another example of a detailed circuit configuration of the image processing circuit included in the control circuit.

図74(A)のように、本実施の形態における装置は、制御回路181011と、ソース
ドライバ181012と、ゲートドライバ181013と、表示領域181014と、を
含んでいてもよい。
As shown in FIG. 74 (A), the apparatus according to the present embodiment may include a control circuit 181011, a source driver 181012, a gate driver 181013, and a display area 181014.

なお、制御回路181011、ソースドライバ181012およびゲートドライバ181
013は、表示領域181014が形成されている基板と同一の基板上に形成されていて
もよい。
The control circuit 181011, the source driver 181012, and the gate driver 181
013 may be formed on the same substrate as the substrate on which the display region 181014 is formed.

なお、制御回路181011、ソースドライバ181012およびゲートドライバ181
013は、これらのうち一部が、表示領域181014が形成されている基板と同一の基
板上に形成され、その他の回路は、表示領域181014が形成されている基板とは異な
る基板上に形成されていてもよい。たとえば、ソースドライバ181012およびゲート
ドライバ181013が、表示領域181014が形成されている基板と同一の基板上に
形成され、制御回路181011は異なる基板上に外付けICとして形成されていてもよ
い。同様に、ゲートドライバ181013が、表示領域181014が形成されている基
板と同一の基板上に形成され、その他の回路は異なる基板上に外付けICとして形成され
ていてもよい。同様に、ソースドライバ181012、ゲートドライバ181013およ
び制御回路181011の一部が、表示領域181014が形成されている基板と同一の
基板上に形成され、その他の回路は異なる基板上に外付けICとして形成されていてもよ
い。
The control circuit 181011, the source driver 181012, and the gate driver 181
In 013, a part of them is formed on the same substrate as the substrate on which the display region 181014 is formed, and the other circuits are formed on a substrate different from the substrate on which the display region 181014 is formed. You may be. For example, the source driver 181012 and the gate driver 181013 may be formed on the same substrate as the substrate on which the display region 181014 is formed, and the control circuit 181011 may be formed as an external IC on a different substrate. Similarly, the gate driver 181013 may be formed on the same substrate as the substrate on which the display region 181014 is formed, and the other circuits may be formed as external ICs on a different substrate. Similarly, a part of the source driver 181012, the gate driver 181013 and the control circuit 181011 is formed on the same substrate as the substrate on which the display area 181014 is formed, and the other circuits are formed as external ICs on different substrates. It may have been done.

制御回路181011は、外部画像信号181000と、水平同期信号181001と、
垂直同期信号181002と、が入力され、画像信号181003と、ソーススタートパ
ルス181004と、ソースクロック181005と、ゲートスタートパルス18100
6と、ゲートクロック181007と、が出力される構成であってもよい。
The control circuit 181011 includes an external image signal 181000, a horizontal synchronization signal 181001, and the like.
The vertical sync signal 181002 is input, and the image signal 181003, the source start pulse 181004, the source clock 181005, and the gate start pulse 18100 are input.
6 and the gate clock 181007 may be output.

ソースドライバ181012は、画像信号181003と、ソーススタートパルス181
004と、ソースクロック181005と、が入力され、画像信号181003に従った
電圧または電流を表示領域181014に出力する構成であってもよい。
The source driver 181012 has an image signal 181003 and a source start pulse 181.
004 and the source clock 181005 may be input, and the voltage or current according to the image signal 181003 may be output to the display area 181014.

ゲートドライバ181013は、ゲートスタートパルス181006と、ゲートクロック
181007と、が入力され、ソースドライバ181012から出力される信号を表示領
域181014に書き込むタイミングを指定する信号が出力される構成であってもよい。
The gate driver 181013 may be configured such that a gate start pulse 181006 and a gate clock 181007 are input, and a signal specifying a timing for writing a signal output from the source driver 181012 to the display area 181014 is output.

外部画像信号181000の周波数と、画像信号181003の周波数が異なっている場
合、ソースドライバ181012およびゲートドライバ181013を駆動するタイミン
グを制御する信号も、入力される水平同期信号181001および垂直同期信号1810
02とは異なる周波数を持つことになる。そのため、画像信号181003の処理に加え
て、ソースドライバ181012およびゲートドライバ181013を駆動するタイミン
グを制御する信号も処理する必要がある。制御回路181011は、そのための機能を持
った回路であってもよい。たとえば、外部画像信号181000の周波数に対して画像信
号181003の周波数が倍であった場合、制御回路181011は、外部画像信号18
1000に含まれる画像信号を補間して倍の周波数の画像信号181003を生成し、か
つ、タイミングを制御する信号も倍の周波数になるように制御する。
When the frequency of the external image signal 181000 and the frequency of the image signal 181003 are different, the signals that control the timing of driving the source driver 181012 and the gate driver 181013 are also input horizontal synchronization signals 181001 and vertical synchronization signals 1810.
It will have a different frequency from 02. Therefore, in addition to the processing of the image signal 181003, it is necessary to process the signal for controlling the timing of driving the source driver 181012 and the gate driver 181013. The control circuit 181011 may be a circuit having a function for that purpose. For example, when the frequency of the image signal 181003 is doubled with respect to the frequency of the external image signal 181000, the control circuit 181011 determines the external image signal 18
The image signal included in 1000 is interpolated to generate an image signal 181003 having a double frequency, and the timing control signal is also controlled to have a double frequency.

また、制御回路181011は、図74(B)のように、画像処理回路181015と、
タイミング発生回路181016と、を含んでいてもよい。
Further, the control circuit 181011 includes the image processing circuit 181015 and the image processing circuit 181015 as shown in FIG. 74 (B).
The timing generation circuit 181016 and the like may be included.

画像処理回路181015は、外部画像信号181000と、周波数制御信号18100
8と、が入力され、画像信号181003が出力される構成であってもよい。
The image processing circuit 181015 includes an external image signal 181000 and a frequency control signal 18100.
8 and may be input and the image signal 181003 may be output.

タイミング発生回路181016は、水平同期信号181001と、垂直同期信号181
002と、が入力され、ソーススタートパルス181004と、ソースクロック1810
05と、ゲートスタートパルス181006と、ゲートクロック181007と、周波数
制御信号181008と、が出力される構成であってもよい。なお、タイミング発生回路
181016は、周波数制御信号181008の状態を指定するためのデータを保持する
メモリまたはレジスタ等を含んでいてもよい。また、タイミング発生回路181016は
、外部から周波数制御信号181008の状態を指定する信号が入力される構成であって
もよい。
The timing generation circuit 181016 has a horizontal synchronization signal 181001 and a vertical synchronization signal 181.
002 and are input, the source start pulse 181004 and the source clock 1810
05, a gate start pulse 181006, a gate clock 181007, and a frequency control signal 181008 may be output. The timing generation circuit 181016 may include a memory, a register, or the like that holds data for designating the state of the frequency control signal 181008. Further, the timing generation circuit 181016 may be configured such that a signal specifying the state of the frequency control signal 181008 is input from the outside.

画像処理回路181015は、図74(C)のように、動き検出回路181020と、第
1のメモリ181021と、第2のメモリ181022と、第3のメモリ181023と
、輝度制御回路181024と、高速処理回路181025と、を含んでいてもよい。
As shown in FIG. 74C, the image processing circuit 181015 includes a motion detection circuit 181020, a first memory 181021, a second memory 181022, a third memory 181023, a brightness control circuit 181024, and high-speed processing. Circuit 181025 and may be included.

動き検出回路181020は、複数の画像データが入力され、画像の動きが検出され、前
記複数の画像データの中間状態である画像データが出力される構成であってもよい。
The motion detection circuit 181020 may be configured such that a plurality of image data are input, motion of the image is detected, and image data which is an intermediate state of the plurality of image data is output.

第1のメモリ181021は、外部画像信号181000が入力され、前記外部画像信号
181000を一定期間保持しつつ、動き検出回路181020と第2のメモリ1810
22に前記外部画像信号181000を出力する構成であってもよい。
An external image signal 181000 is input to the first memory 181021, and the motion detection circuit 181020 and the second memory 1810 are held while holding the external image signal 181000 for a certain period of time.
The external image signal 181000 may be output to 22.

第2のメモリ181022は、第1のメモリ181021から出力された画像データが入
力され、前記画像データを一定期間保持しつつ、動き検出回路181020と高速処理回
路181025に前記画像データを出力する構成であってもよい。
The second memory 181022 is configured to input the image data output from the first memory 181021 and output the image data to the motion detection circuit 181020 and the high-speed processing circuit 181025 while holding the image data for a certain period of time. There may be.

第3のメモリ181023は、動き検出回路181020から出力された画像データが入
力され、前記画像データを一定期間保持しつつ、輝度制御回路181024に前記画像デ
ータを出力する構成であってもよい。
The third memory 181023 may be configured such that the image data output from the motion detection circuit 181020 is input and the image data is output to the luminance control circuit 181024 while holding the image data for a certain period of time.

高速処理回路181025は、第2のメモリ181022から出力された画像データと、
輝度制御回路181024から出力された画像データと、周波数制御信号181008と
、が入力され、前記画像データを、画像信号181003として出力する構成であっても
よい。
The high-speed processing circuit 181025 contains the image data output from the second memory 181022 and the image data.
The image data output from the luminance control circuit 181024 and the frequency control signal 181008 may be input, and the image data may be output as the image signal 181003.

外部画像信号181000の周波数と、画像信号181003の周波数が異なっている場
合、画像処理回路181015によって、外部画像信号181000に含まれる画像信号
を補間して画像信号181003を生成してもよい。入力された外部画像信号18100
0は、一旦第1のメモリ181021に保持される。そのとき、第2のメモリ18102
2には、1つ前のフレームで入力された画像データが保持されている。動き検出回路18
1020は、第1のメモリ181021および第2のメモリ181022に保持された画
像データを適宜読み込み、両者の画像データの違いから動きベクトルを検出し、さらに、
中間状態の画像データを生成してもよい。生成された中間状態の画像データは、第3のメ
モリ181023によって保持される。
When the frequency of the external image signal 181000 and the frequency of the image signal 181003 are different, the image processing circuit 181015 may interpolate the image signal included in the external image signal 181000 to generate the image signal 181003. Input external image signal 18100
0 is temporarily held in the first memory 181021. At that time, the second memory 18102
The image data input in the previous frame is held in 2. Motion detection circuit 18
The 1020 appropriately reads the image data held in the first memory 181021 and the second memory 181022, detects a motion vector from the difference between the two image data, and further
Image data in the intermediate state may be generated. The generated image data in the intermediate state is held by the third memory 181023.

動き検出回路181020が中間状態の画像データを生成しているとき、高速処理回路1
81025は、第2のメモリ181022に保持されている画像データを、画像信号18
1003として出力する。その後、第3のメモリ181023に保持された画像データを
輝度制御回路181024を通じて画像信号181003として出力する。このとき、第
2のメモリ181022および第3のメモリ181023が更新される周波数は外部画像
信号181000の周波数と同じだが、高速処理回路181025を通じて出力される画
像信号181003の周波数は、外部画像信号181000の周波数と異なっていてもよ
い。具体的には、たとえば、画像信号181003の周波数は外部画像信号181000
の周波数の1.5倍、2倍、3倍が挙げられる。しかし、これに限定されるものではなく
、様々な周波数とすることができる。なお、画像信号181003の周波数は、周波数制
御信号181008によって指定されてもよい。
When the motion detection circuit 181020 is generating image data in the intermediate state, the high-speed processing circuit 1
The 81025 uses the image data stored in the second memory 181022 as an image signal 18
Output as 1003. After that, the image data held in the third memory 181023 is output as the image signal 181003 through the luminance control circuit 181024. At this time, the frequency at which the second memory 181022 and the third memory 181023 are updated is the same as the frequency of the external image signal 181000, but the frequency of the image signal 181003 output through the high-speed processing circuit 181025 is the frequency of the external image signal 181000. It may be different from the frequency. Specifically, for example, the frequency of the image signal 181003 is the external image signal 181000.
1.5 times, 2 times, and 3 times the frequency of. However, the frequency is not limited to this, and various frequencies can be used. The frequency of the image signal 181003 may be specified by the frequency control signal 181008.

図74(D)に示した画像処理回路181015の構成は、図74(C)に示した画像処
理回路181015の構成に、第4のメモリ181026を加えたものである。このよう
に、第1のメモリ181021から出力された画像データと、第2のメモリ181022
から出力された画像データに加えて、第4のメモリ181026から出力された画像デー
タも動き検出回路181020に出力することで、正確に画像の動きを検出することが可
能になる。
The configuration of the image processing circuit 181015 shown in FIG. 74 (D) is the configuration of the image processing circuit 181015 shown in FIG. 74 (C) with the addition of a fourth memory 181026. In this way, the image data output from the first memory 181021 and the second memory 181022.
By outputting the image data output from the fourth memory 181026 to the motion detection circuit 181020 in addition to the image data output from, it becomes possible to accurately detect the motion of the image.

なお、入力される画像データが、データ圧縮等のために、すでに動きベクトルを含んでい
るような場合、たとえばMPEG(Moving Picture Expert Gr
oup)の規格に基づく画像データである場合は、これを用いて中間状態の画像を補間画
像として生成すればよい。このとき、動き検出回路181020に含まれる、動きベクト
ルを生成する部分は不要となる。また、画像信号181003に係るエンコードおよびデ
コード処理も簡単なものとなるため、消費電力を低減できる。
If the input image data already contains a motion vector for data compression or the like, for example, MPEG (Moving Picture Expert Gr).
When the image data is based on the standard of up), the image in the intermediate state may be generated as an interpolated image by using the image data. At this time, the part that generates the motion vector, which is included in the motion detection circuit 181020, becomes unnecessary. Further, since the encoding and decoding processing related to the image signal 181003 is also simplified, the power consumption can be reduced.

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容(
一部でもよい)は、別の図で述べた内容(一部でもよい)に対して、適用、組み合わせ、
又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各
々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させるこ
とが出来る。
In addition, although it has been described using various figures in this embodiment, the contents described in each figure (
(May be part) applies, combines, and applies to the content (may be part) described in another figure.
Alternatively, it can be replaced freely. Further, in the figures described so far, more figures can be formed by combining different parts with respect to each part.

同様に、本実施の形態の各々の図で述べた内容(一部でもよい)は、別の実施の形態の図
で述べた内容(一部でもよい)対して、適用、組み合わせ、又は置き換えなどを自由に行
うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の
形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
Similarly, the content (which may be a part) described in each figure of the present embodiment may be applied, combined, or replaced with respect to the content (which may be a part) described in the figure of another embodiment. Can be done freely. Further, in the figure of the present embodiment, more figures can be constructed by combining the parts of another embodiment with respect to each part.

なお、本実施の形態は、他の実施の形態で述べた内容(一部でもよい)を、具現化した場
合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、
詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示
している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合
わせ、又は置き換えを自由に行うことができる。
In addition, in this embodiment, the contents (may be a part) described in other embodiments are improved as an example when they are embodied, an example when they are slightly deformed, and an example when a part is changed. An example of the case,
An example of the case described in detail, an example of the case of application, an example of related parts, and the like are shown. Therefore, the contents described in the other embodiments can be freely applied, combined, or replaced with the present embodiments.

(実施の形態6)
本実施の形態においては、液晶パネルの周辺部について説明する。
(Embodiment 6)
In the present embodiment, the peripheral portion of the liquid crystal panel will be described.

図75は、エッジライト式と呼ばれるバックライトユニット20101と、液晶パネル2
0107とを有している液晶表示装置の一例を示す。エッジライト式とは、バックライト
ユニットの端部に光源を配置し、その光源の蛍光を発光面全体から放射する方式である。
エッジライト式のバックライトユニットは、薄型で省電力化を図ることができる。
FIG. 75 shows a backlight unit 20101 called an edge light type and a liquid crystal panel 2.
An example of a liquid crystal display device having 0107 is shown. The edge light type is a method in which a light source is arranged at the end of the backlight unit and the fluorescence of the light source is radiated from the entire light emitting surface.
The edge light type backlight unit is thin and can save power.

バックライトユニット20101は、拡散板20102、導光板20103、反射板20
104、ランプリフレクタ20105及び光源20106によって構成される。
The backlight unit 20101 includes a diffuser plate 20102, a light guide plate 20103, and a reflector 20.
It is composed of 104, a lamp reflector 20105, and a light source 20106.

光源20106は必要に応じて発光する機能を有している。例えば、光源20106とし
ては冷陰極管、熱陰極管、発光ダイオード、無機EL又は有機ELなどが用いられる。ラ
ンプリフレクタ20105は、光源20106からの蛍光を効率よく導光板20103に
導く機能を有する。導光板20103は、蛍光を全反射させて、全面に光を導く機能を有
する。拡散板20102は、明度のムラを低減する機能を有する。反射板20104は、
導光板20103から下方向(液晶パネル20107と反対方向)に漏れた光を反射して
再利用する機能を有する。
The light source 20106 has a function of emitting light as needed. For example, as the light source 20106, a cold cathode tube, a hot cathode tube, a light emitting diode, an inorganic EL, an organic EL, or the like is used. The lamp reflector 20105 has a function of efficiently guiding the fluorescence from the light source 20106 to the light guide plate 20103. The light guide plate 20103 has a function of totally reflecting fluorescence and guiding light over the entire surface. The diffuser plate 20102 has a function of reducing unevenness in brightness. The reflector 20104
It has a function of reflecting and reusing the light leaked downward from the light guide plate 20103 (the direction opposite to the liquid crystal panel 20107).

なお、バックライトユニット20101には、光源20106の輝度を調整するための制
御回路が接続されている。この制御回路によって、光源20106の輝度を調整すること
ができる。
A control circuit for adjusting the brightness of the light source 20106 is connected to the backlight unit 20101. The brightness of the light source 20106 can be adjusted by this control circuit.

図76(A)、(B)、(C)及び(D)は、エッジライト式のバックライトユニットの
詳細な構成を示す図である。なお、拡散板、導光板及び反射板などはその説明を省略する
76 (A), (B), (C) and (D) are diagrams showing a detailed configuration of an edge light type backlight unit. The description of the diffuser plate, the light guide plate, the reflector, and the like will be omitted.

図76(A)に示すバックライトユニット20201は、光源として冷陰極管20203
を用いた構成である。そして、冷陰極管20203からの光を効率よく反射させるため、
ランプリフレクタ20202が設けられている。このような構成は、冷陰極管からの輝度
の強度のため、大型表示装置に用いることが多い。
The backlight unit 20201 shown in FIG. 76 (A) has a cold cathode tube 20203 as a light source.
It is a configuration using. Then, in order to efficiently reflect the light from the cold cathode tube 20203,
A lamp reflector 2022 is provided. Such a configuration is often used in a large display device because of the intensity of the brightness from the cold-cathode tube.

図76(B)に示すバックライトユニット20211は、光源として発光ダイオード(L
ED)20213を用いた構成である。例えば、白色に発する発光ダイオード(LED)
20213は所定の間隔に配置される。そして、発光ダイオード(LED)20213か
らの光を効率よく反射させるため、ランプリフレクタ20212が設けられている。
The backlight unit 20211 shown in FIG. 76 (B) has a light emitting diode (L) as a light source.
ED) This is a configuration using 20213. For example, a light emitting diode (LED) that emits white light.
20213 are arranged at predetermined intervals. A lamp reflector 20212 is provided in order to efficiently reflect the light from the light emitting diode (LED) 20213.

発光ダイオードの輝度は高いので、発光ダイオードを用いた構成は大型表示装置に適する
。発光ダイオードは色再現性に優れているので、より実物に近い画像を表示することが出
来る。LEDはチップが小さいため、配置面積を小さくできる。したがって、表示装置の
狭額縁化を図ることができる。
Since the brightness of the light emitting diode is high, the configuration using the light emitting diode is suitable for a large display device. Since the light emitting diode has excellent color reproducibility, it can display an image closer to the real thing. Since the LED has a small chip, the arrangement area can be reduced. Therefore, the frame of the display device can be narrowed.

なお、発光ダイオードが大型の表示装置に搭載される場合、発光ダイオードを該基板の背
面に配置することができる。発光ダイオードは、所定の間隔を維持し、各色の発光ダイオ
ードが順に配置される。発光ダイオードの配置によって、色再現性を高めることができる
When the light emitting diode is mounted on a large display device, the light emitting diode can be arranged on the back surface of the substrate. The light emitting diodes maintain a predetermined interval, and the light emitting diodes of each color are arranged in order. Color reproducibility can be improved by arranging the light emitting diodes.

図76(C)に示すバックライトユニット20221は、光源として各色RGBの発光ダ
イオード(LED)20223、発光ダイオード(LED)20224、発光ダイオード
(LED)20225を用いた構成である。各色RGBの発光ダイオード(LED)20
223、発光ダイオード(LED)20224、発光ダイオード(LED)20225は
、それぞれ所定の間隔に配置される。各色RGBの発光ダイオード(LED)20223
、発光ダイオード(LED)20224、発光ダイオード(LED)20225を用いる
ことによって、色再現性を高くすることができる。そして、発光ダイオードからの光を効
率よく反射させるため、ランプリフレクタ20222が設けられている。
The backlight unit 20221 shown in FIG. 76C has a configuration in which a light emitting diode (LED) 20223, a light emitting diode (LED) 20224, and a light emitting diode (LED) 20225 of each color RGB are used as a light source. Light emitting diode (LED) 20 of each color RGB
The 223, the light emitting diode (LED) 20224, and the light emitting diode (LED) 20225 are arranged at predetermined intervals, respectively. Light emitting diode (LED) 20223 of each color RGB
By using the light emitting diode (LED) 20224 and the light emitting diode (LED) 20225, the color reproducibility can be improved. A lamp reflector 20222 is provided in order to efficiently reflect the light from the light emitting diode.

発光ダイオードの輝度は高いので、光源として各色RGBの発光ダイオードを用いた構成
は大型表示装置に適する。発光ダイオードは色再現性に優れているので、より実物に近い
画像を表示することが出来る。LEDはチップが小さいため、配置面積を小さくできる。
したがって、表示装置の狭額縁化を図ることができる。
Since the brightness of the light emitting diode is high, a configuration using a light emitting diode of each color RGB as a light source is suitable for a large display device. Since the light emitting diode has excellent color reproducibility, it can display an image closer to the real thing. Since the LED has a small chip, the arrangement area can be reduced.
Therefore, the frame of the display device can be narrowed.

なお、時間に応じてRGBの発光ダイオードを順次点灯させることによって、カラー表示
を行うことができる。いわいるフィールドシーケンシャルモードである。
Color display can be performed by sequentially turning on the RGB light emitting diodes according to the time. This is the so-called field sequential mode.

なお、白色を発する発光ダイオードと、各色RGBの発光ダイオード(LED)2022
3、発光ダイオード(LED)20224、発光ダイオード(LED)20225とを組
み合わせることができる。
A light emitting diode that emits white and a light emitting diode (LED) 2022 of each color RGB.
3. A light emitting diode (LED) 20224 and a light emitting diode (LED) 20225 can be combined.

なお、発光ダイオードが大型の表示装置に搭載される場合、発光ダイオードを該基板の背
面に配置することができる。発光ダイオードは、所定の間隔を維持し、各色の発光ダイオ
ードが順に配置される。発光ダイオードの配置によって、色再現性を高めることができる
When the light emitting diode is mounted on a large display device, the light emitting diode can be arranged on the back surface of the substrate. The light emitting diodes maintain a predetermined interval, and the light emitting diodes of each color are arranged in order. Color reproducibility can be improved by arranging the light emitting diodes.

図77(D)に示すバックライトユニット20231は、光源として各色RGBの発光ダ
イオード(LED)20233、発光ダイオード(LED)20234、発光ダイオード
(LED)20235を用いた構成である。例えば、各色RGBの発光ダイオード(LE
D)20233、発光ダイオード(LED)20234、発光ダイオード(LED)20
235のうち発光強度の低い色(例えば緑)は複数配置されている。各色RGBの発光ダ
イオード(LED)20233、発光ダイオード(LED)20234、発光ダイオード
(LED)20235を用いることによって、色再現性を高くすることができる。そして
、発光ダイオードからの光を効率よく反射させるため、ランプリフレクタ20232が設
けられている。
The backlight unit 20231 shown in FIG. 77 (D) has a configuration in which a light emitting diode (LED) 20233, a light emitting diode (LED) 20234, and a light emitting diode (LED) 20235 of each color RGB are used as a light source. For example, each color RGB light emitting diode (LE)
D) 20233, light emitting diode (LED) 20234, light emitting diode (LED) 20
Of the 235, a plurality of colors having low emission intensity (for example, green) are arranged. Color reproducibility can be improved by using a light emitting diode (LED) 20233, a light emitting diode (LED) 20234, and a light emitting diode (LED) 20235 of each color RGB. A lamp reflector 20232 is provided to efficiently reflect the light from the light emitting diode.

発光ダイオードの輝度は高いので、光源として各色RGBの発光ダイオードを用いた構成
は大型表示装置に適する。発光ダイオードは色再現性に優れているので、より実物に近い
画像を表示することが出来る。LEDはチップが小さいため、配置面積を小さくできる。
したがって、表示装置の狭額縁化を図ることができる。
Since the brightness of the light emitting diode is high, a configuration using a light emitting diode of each color RGB as a light source is suitable for a large display device. Since the light emitting diode has excellent color reproducibility, it can display an image closer to the real thing. Since the LED has a small chip, the arrangement area can be reduced.
Therefore, the frame of the display device can be narrowed.

なお、時間に応じてRGBの発光ダイオードを順次点灯させることによって、カラー表示
を行うことができる。いわいるフィールドシーケンシャルモードである。
Color display can be performed by sequentially turning on the RGB light emitting diodes according to the time. This is the so-called field sequential mode.

なお、白色を発する発光ダイオードと、各色RGBの発光ダイオード(LED)2023
3、発光ダイオード(LED)20234、発光ダイオード(LED)20235とを組
み合わせることができる。
A light emitting diode that emits white and a light emitting diode (LED) 2023 of each color RGB.
3. A light emitting diode (LED) 20234 and a light emitting diode (LED) 20235 can be combined.

なお、発光ダイオードが大型の表示装置に搭載される場合、発光ダイオードを該基板の背
面に配置することができる。発光ダイオードは、所定の間隔を維持し、各色の発光ダイオ
ードが順に配置される。発光ダイオードの配置によって、色再現性を高めることができる
When the light emitting diode is mounted on a large display device, the light emitting diode can be arranged on the back surface of the substrate. The light emitting diodes maintain a predetermined interval, and the light emitting diodes of each color are arranged in order. Color reproducibility can be improved by arranging the light emitting diodes.

図79(A)は、直下型と呼ばれるバックライトユニットと、液晶パネルとを有する液晶
表示装置の一例を示す。直下式とは、発光面の直下に光源を配置することで、その光源の
蛍光を発光面全体から放射する方式である。直下式のバックライトユニットは、発光光量
を効率よく利用することができる。
FIG. 79 (A) shows an example of a liquid crystal display device having a backlight unit called a direct type and a liquid crystal panel. The direct type is a method in which a light source is arranged directly under the light emitting surface and the fluorescence of the light source is radiated from the entire light emitting surface. The direct type backlight unit can efficiently use the amount of emitted light.

バックライトユニット20500は、拡散板20501、遮光板20502、ランプリフ
レクタ20503及び光源20504によって構成される。
The backlight unit 20500 is composed of a diffuser plate 20501, a light shielding plate 20502, a lamp reflector 20503, and a light source 20504.

光源20504から発せられた光は、ランプリフレクタ20503によってバックライト
ユニット20500の一方の面に集められる。すなわち、バックライトユニット2050
0は、強く発光する面とほとんど発光しない面を有することになる。このとき、バックラ
イトユニット20500の強く発光する面側に液晶パネル20505を配置することによ
って、光源20504から発せられた光を効率よく液晶パネル20505に照射すること
ができる。
The light emitted from the light source 20504 is collected on one surface of the backlight unit 20500 by the lamp reflector 20503. That is, the backlight unit 2050
0 has a surface that emits strong light and a surface that emits almost no light. At this time, by arranging the liquid crystal panel 20505 on the side of the backlight unit 20500 that strongly emits light, the light emitted from the light source 20504 can be efficiently irradiated to the liquid crystal panel 20505.

光源20504は、必要に応じて発光する機能を有している。例えば、光源20504と
しては、冷陰極管、熱陰極管、発光ダイオード、無機EL又は有機ELなどが用いられる
。ランプリフレクタ20503は、光源20504の蛍光を効率よく拡散板20501及
び遮光板20502に導く機能を有する。遮光板20502は、光源20504の配置に
合わせて光が強いところほど遮光を多くすることで、明度のムラを低減する機能を有する
。拡散板20501は、さらに明度のムラを低減する機能を有する。
The light source 20504 has a function of emitting light as needed. For example, as the light source 20504, a cold cathode tube, a hot cathode tube, a light emitting diode, an inorganic EL, an organic EL, or the like is used. The lamp reflector 20503 has a function of efficiently guiding the fluorescence of the light source 20504 to the diffuser plate 20501 and the light-shielding plate 20502. The light-shielding plate 20502 has a function of reducing unevenness in brightness by increasing the amount of light-shielding in a place where the light is stronger according to the arrangement of the light source 20504. The diffuser plate 20501 further has a function of reducing unevenness in brightness.

なお、バックライトユニット20500には、光源20504の輝度を調整するための制
御回路が接続されている。この制御回路によって、光源20504の輝度を調整すること
ができる。
A control circuit for adjusting the brightness of the light source 20504 is connected to the backlight unit 20500. The brightness of the light source 20504 can be adjusted by this control circuit.

図79(B)は、直下型と呼ばれるバックライトユニットと、液晶パネルとを有する液晶
表示装置の一例を示す。直下式とは、発光面の直下に光源を配置することで、その光源の
蛍光を発光面全体から放射する方式である。直下式のバックライトユニットは、発光光量
を効率よく利用することができる。
FIG. 79B shows an example of a liquid crystal display device having a backlight unit called a direct type and a liquid crystal panel. The direct type is a method in which a light source is arranged directly under the light emitting surface and the fluorescence of the light source is radiated from the entire light emitting surface. The direct type backlight unit can efficiently use the amount of emitted light.

バックライトユニット20510は、拡散板20511、遮光板20512、ランプリフ
レクタ20513、各色RGBの光源(R)20514a、光源(G)20514b及び
光源(B)20514cによって構成される。
The backlight unit 20510 is composed of a diffuser plate 20511, a light-shielding plate 20512, a lamp reflector 20513, a light source (R) 20514a of each color RGB, a light source (G) 20514b, and a light source (B) 20514c.

光源(R)20514a、光源(G)20514b及び光源(B)20514cから発せ
られた光は、ランプリフレクタ20513によってバックライトユニット20510の一
方の面に集められる。すなわち、バックライトユニット20510は、強く発光する面と
ほとんど発光しない面を有することになる。このとき、バックライトユニット20510
の強く発光する面側に液晶パネル20515を配置することによって、光源(R)205
14a、光源(G)20514b及び光源(B)20514cから発せられた光を効率よ
く液晶パネル20515に照射することができる。
The light emitted from the light source (R) 20514a, the light source (G) 20514b, and the light source (B) 20514c is collected on one surface of the backlight unit 20510 by the lamp reflector 20513. That is, the backlight unit 20510 has a surface that emits strong light and a surface that emits almost no light. At this time, the backlight unit 20510
By arranging the liquid crystal panel 20515 on the surface side that emits strong light, the light source (R) 205
The liquid crystal panel 20515 can be efficiently irradiated with the light emitted from the 14a, the light source (G) 20514b and the light source (B) 20514c.

各色RGBの光源(R)20514a、光源(G)20514b及び光源(B)2051
4cは、必要に応じて発光する機能を有する。例えば、光源(R)20514a、光源(
G)20514b及び光源(B)20514cとしては、冷陰極管、熱陰極管、発光ダイ
オード、無機EL又は有機ELなどが用いられる。ランプリフレクタ20513は、光源
20514の蛍光を効率よく拡散板20511及び遮光板20512に導く機能を有する
。遮光板20512は、光源20514の配置に合わせて光が強いところほど遮光を多く
することで、明度のムラを低減する機能を有する。拡散板20511は、さらに明度のム
ラを低減する機能を有する。
Light source (R) 20514a, light source (G) 20514b and light source (B) 2051 of each color RGB
4c has a function of emitting light as needed. For example, a light source (R) 20514a, a light source (
As the G) 20514b and the light source (B) 20514c, a cold cathode tube, a hot cathode tube, a light emitting diode, an inorganic EL, an organic EL, or the like is used. The lamp reflector 20513 has a function of efficiently guiding the fluorescence of the light source 20514 to the diffuser plate 20511 and the light-shielding plate 20512. The light-shielding plate 20512 has a function of reducing unevenness in brightness by increasing the amount of light-shielding in a place where the light is stronger according to the arrangement of the light source 20514. The diffuser plate 20511 has a function of further reducing unevenness in brightness.

なお、バックライトユニット20510には、各色RGBの光源(R)20514a、光
源(G)20514b及び光源(B)20514cの輝度を調整するための制御回路が接
続されている。この制御回路によって、各色RGBの光源(R)20514a、光源(G
)20514b及び光源(B)20514cの輝度を調整することができる。
A control circuit for adjusting the brightness of the light source (R) 20514a, the light source (G) 20514b, and the light source (B) 20514c of each color RGB is connected to the backlight unit 20510. By this control circuit, the light source (R) 20514a and the light source (G) of each color RGB
) 20514b and the light source (B) 20514c can be adjusted in brightness.

図77は、偏光板(偏光フィルムともいう)の構成の一例を示す図である。 FIG. 77 is a diagram showing an example of the configuration of a polarizing plate (also referred to as a polarizing film).

偏光フィルム20300は、保護フィルム20301、基板フィルム20302、PVA
偏光フィルム20303、基板フィルム20304、粘着剤層20305及び離型フィル
ム20306を有する。
The polarizing film 20300 includes a protective film 20301, a substrate film 20302, and PVA.
It has a polarizing film 20303, a substrate film 20304, an adhesive layer 20305, and a release film 20306.

PVA偏光フィルム20303は、ある振動方向だけの光(直線偏光)を作り出す機能を
有する。具体的には、PVA偏光フィルム20303は、電子の密度が縦と横で大きく異
なる分子(偏光子)を含んでいる。PVA偏光フィルム20303は、この電子の密度が
縦と横で大きく異なる分子の方向を揃えることで、直線偏光を作り出すことができる。
The PVA polarizing film 20303 has a function of producing light (linearly polarized light) only in a certain vibration direction. Specifically, the PVA polarizing film 20303 contains molecules (polarizers) whose electron densities differ greatly between the vertical and horizontal directions. The PVA polarizing film 20303 can produce linearly polarized light by aligning the directions of molecules in which the electron densities differ greatly in the vertical and horizontal directions.

一例として、PVA偏光フィルム20303は、ポリビニールアルコール(Poly V
inyl Alcohol)の高分子フィルムに、ヨウ素化合物をドープし、PVAフィ
ルムをある方向に引っ張ることで、一定方向にヨウ素分子の並んだフィルムを得ることが
できる。そして、ヨウ素分子の長軸と平行な光は、ヨウ素分子に吸収される。なお、高耐
久用途及び高耐熱用途として、ヨウ素の代わりに2色性の染料が用いてもよい。なお、染
料は、車載用LCD又はプロジェクタ用LCDなどの耐久性、耐熱性が求められる液晶表
示装置に用いられることが望ましい。
As an example, the PVA polarizing film 20303 is made of polyvinyl alcohol (Poly V).
By doping a polymer film of inyl Alcohol) with an iodine compound and pulling the PVA film in a certain direction, a film in which iodine molecules are arranged in a certain direction can be obtained. Then, the light parallel to the major axis of the iodine molecule is absorbed by the iodine molecule. A dichroic dye may be used instead of iodine for high durability and high heat resistance. The dye is preferably used in a liquid crystal display device such as an in-vehicle LCD or a projector LCD, which is required to have durability and heat resistance.

PVA偏光フィルム20303は、両側を基材となるフィルム(基板フィルム20302
及び基板フィルム20304)で挟むことで、信頼性を増すことができる。なお、PVA
偏光フィルム20303は、高透明性、高耐久性のトリアセチルロース(TAC)フィル
ムによって挟まれていてもよい。なお、基板フィルム及びTACフィルムは、PVA偏光
フィルム20303が有する偏光子の保護層として機能する。
The PVA polarizing film 20303 is a film (board film 20302) whose base materials are both sides.
And by sandwiching it with the substrate film 20304), the reliability can be increased. In addition, PVA
The polarizing film 20303 may be sandwiched between highly transparent and highly durable triacetylrose (TAC) films. The substrate film and the TAC film function as a protective layer for the polarizer of the PVA polarizing film 20303.

一方の基板フィルム(基板フィルム20304)には、液晶パネルのガラス基板に貼るた
めの粘着剤層20305が貼られている。なお、粘着剤層20305は、粘着剤を片側の
基板フィルム(基板フィルム20304)に塗布することで形成される。粘着剤層203
05には、離形フィルム20306(セパレートフィルム)が備えられている。
On one of the substrate films (substrate film 20304), an adhesive layer 20305 for attaching to the glass substrate of the liquid crystal panel is attached. The pressure-sensitive adhesive layer 20305 is formed by applying a pressure-sensitive adhesive to a substrate film (board film 20304) on one side. Adhesive layer 203
05 is provided with a release film 20306 (separate film).

他方の基板フィルム(基板フィルム20302)には、保護フィルム20301が備えら
れている。
The other substrate film (substrate film 20302) is provided with a protective film 20301.

なお、偏光フィルム20300表面に、ハードコート散乱層(アンチグレア層)が備えら
れていてもよい。ハードコート散乱層は、AG処理によって表面に微細な凹凸が形成され
ており、外光を散乱させる防眩機能を有するため、液晶パネルへの外光の映り込みを防ぐ
ことができる。表面反射を防ぐことができる。
A hard coat scattering layer (anti-glare layer) may be provided on the surface of the polarizing film 20300. Since the hard coat scattering layer has fine irregularities formed on its surface by the AG treatment and has an antiglare function of scattering external light, it is possible to prevent reflection of external light on the liquid crystal panel. Surface reflection can be prevented.

なお、偏光フィルム20300表面に、複数の屈折率の異なる光学薄膜層を多層化(アン
チリフレクション処理、若しくはAR処理ともいう)してもよい。多層化された複数の屈
折率のことなる光学薄膜層は、光の干渉効果によって表面の反射率を低減することができ
る。
A plurality of optical thin film layers having different refractive indexes may be multilayered (also referred to as anti-reflection treatment or AR treatment) on the surface of the polarizing film 20300. The multi-layered optical thin film layers having different refractive indexes can reduce the surface reflectance due to the interference effect of light.

図78は、液晶表示装置のシステムブロックの一例を示す図である。 FIG. 78 is a diagram showing an example of a system block of a liquid crystal display device.

画素部20405には、信号線20412が信号線駆動回路20403から延伸して配置
されている。画素部20405には、走査線20410が走査線駆動回路20404から
延伸して配置されている。そして、信号線20412と走査線20410との交差領域に
、複数の画素がマトリクス状に配置されている。なお、複数の画素それぞれはスイッチン
グ素子を有している。したがって、複数の画素それぞれに液晶分子の傾きを制御するため
の電圧を独立して入力することができる。このように各交差領域にスイッチング素子が設
けられた構造をアクティブ型と呼ぶ。ただし、このようなアクティブ型に限定されず、パ
ッシブ型の構成でもよい。パッシブ型は、各画素にスイッチング素子がないため、工程が
簡便である。
A signal line 20412 is arranged in the pixel portion 20405 extending from the signal line drive circuit 20403. A scanning line 20410 is arranged in the pixel portion 20405 extending from the scanning line driving circuit 20404. Then, a plurality of pixels are arranged in a matrix in the intersection region of the signal line 20412 and the scanning line 20410. Each of the plurality of pixels has a switching element. Therefore, a voltage for controlling the inclination of the liquid crystal molecules can be independently input to each of the plurality of pixels. A structure in which switching elements are provided in each intersecting region in this way is called an active type. However, the present invention is not limited to such an active type, and a passive type configuration may be used. The passive type has a simple process because each pixel does not have a switching element.

駆動回路部20408は、制御回路20402、信号線駆動回路20403及び走査線駆
動回路20404を有する。制御回路20402には映像信号20401が入力されてい
る。制御回路20402は、この映像信号20401に応じて、信号線駆動回路2040
3及び走査線駆動回路20404を制御する。そのため、映像信号20401は、信号線
駆動回路20403及び走査線駆動回路20404に、それぞれ制御信号を入力する。そ
して、この制御信号に応じて、信号線駆動回路20403はビデオ信号を信号線2041
2に入力し、走査線駆動回路20404は走査信号を走査線20410に入力する。そし
て、画素が有するスイッチング素子が走査信号に応じて選択され、画素の画素電極にビデ
オ信号が入力される。
The drive circuit unit 20408 includes a control circuit 20402, a signal line drive circuit 20403, and a scanning line drive circuit 20404. A video signal 20401 is input to the control circuit 20402. The control circuit 20402 responds to the video signal 20401 by the signal line drive circuit 2040.
3 and the scanning line drive circuit 20404 are controlled. Therefore, the video signal 20401 inputs a control signal to the signal line drive circuit 20403 and the scanning line drive circuit 20404, respectively. Then, in response to this control signal, the signal line drive circuit 20403 transmits a video signal to the signal line 2041.
The scanning line drive circuit 20404 inputs the scanning signal to the scanning line 20410. Then, the switching element of the pixel is selected according to the scanning signal, and the video signal is input to the pixel electrode of the pixel.

なお、制御回路20402は、映像信号20401に応じて電源20407も制御してい
る。電源20407は、照明手段20406へ電力を供給する手段を有している。照明手
段20406としては、エッジライト式のバックライトユニット、又は直下型のバックラ
イトユニットを用いることができる。ただし、照明手段20406としては、フロントラ
イトを用いてもよい。フロントライトとは、画素部の前面側に取りつけ、全体を照らす発
光体及び導光体で構成された板状のライトユニットである。このような照明手段により、
低消費電力で、均等に画素部を照らすことができる。
The control circuit 20402 also controls the power supply 20407 according to the video signal 20401. The power supply 20407 has means for supplying electric power to the lighting means 20406. As the lighting means 20406, an edge light type backlight unit or a direct type backlight unit can be used. However, as the lighting means 20406, a front light may be used. The front light is a plate-shaped light unit that is attached to the front side of the pixel portion and is composed of a light emitting body and a light guide body that illuminate the whole. By such lighting means
With low power consumption, the pixel portion can be illuminated evenly.

図78(B)に示すように走査線駆動回路20404は、シフトレジスタ20441、レ
ベルシフタ20442、バッファ20443として機能する回路を有する。シフトレジス
タ20441にはゲートスタートパルス(GSP)、ゲートクロック信号(GCK)等の
信号が入力される。
As shown in FIG. 78 (B), the scanning line drive circuit 20404 has a circuit that functions as a shift register 20441, a level shifter 20442, and a buffer 20443. Signals such as a gate start pulse (GSP) and a gate clock signal (GCK) are input to the shift register 20441.

図78(C)に示すように信号線駆動回路20403は、シフトレジスタ20431、第
1のラッチ20432、第2のラッチ20433、レベルシフタ20434、バッファ2
0435として機能する回路を有する。バッファ20435として機能する回路とは、弱
い信号を増幅させる機能を有する回路であり、オペアンプ等を有する。レベルシフタ20
434には、スタートパルス(SSP)等の信号が、第1のラッチ20432にはビデオ
信号等のデータ(DATA)が入力される。第2のラッチ20433にはラッチ(LAT
)信号を一時保持することができ、一斉に画素部20405へ入力させる。これを線順次
駆動と呼ぶ。そのため、線順次駆動ではなく、点順次駆動を行う画素であれば、第2のラ
ッチは不要とすることができる。
As shown in FIG. 78 (C), the signal line drive circuit 20403 includes a shift register 20431, a first latch 20432, a second latch 20433, a level shifter 20434, and a buffer 2.
It has a circuit that functions as 0435. The circuit that functions as the buffer 20435 is a circuit that has a function of amplifying a weak signal, and has an operational amplifier and the like. Level shifter 20
A signal such as a start pulse (SSP) is input to the 434, and data (DATA) such as a video signal is input to the first latch 20432. The second latch 20433 has a latch (LAT)
) The signal can be temporarily held and input to the pixel unit 20405 all at once. This is called line sequential drive. Therefore, the second latch can be unnecessary if the pixel performs point-sequential drive instead of line-sequential drive.

なお、本実施の形態において、液晶パネルは、公知のものを用いることができる。例えば
、液晶パネルとして、2つの基板の間に液晶層が封止された構成を用いることができる。
一方の基板上には、トランジスタ、容量素子、画素電極又は配向膜などが形成されている
。なお、一方の基板の上面と反対側には、偏光板、位相差板又はプリズムシートが配置さ
れていてもよい。他方の基板上には、カラーフィルタ、ブラックマトリクス、対向電極又
は配向膜などが形成されている。なお、他方の基板の上面と反対側には、偏光板又は位相
差板が配置されていてもよい。なお、カラーフィルタ及びブラックマトリクスは、一方の
基板の上面に形成されてもよい。なお、一方の基板の上面側又はその反対側にスリット(
格子)を配置することで、3次元表示を行うことができる。
In the present embodiment, a known liquid crystal panel can be used. For example, as a liquid crystal panel, a configuration in which a liquid crystal layer is sealed between two substrates can be used.
A transistor, a capacitive element, a pixel electrode, an alignment film, or the like is formed on one of the substrates. A polarizing plate, a retardation plate, or a prism sheet may be arranged on the side opposite to the upper surface of one of the substrates. A color filter, a black matrix, a counter electrode, an alignment film, and the like are formed on the other substrate. A polarizing plate or a retardation plate may be arranged on the side opposite to the upper surface of the other substrate. The color filter and the black matrix may be formed on the upper surface of one of the substrates. A slit (slit) on the upper surface side or the opposite side of one of the substrates (
By arranging the grid), a three-dimensional display can be performed.

なお、偏光板、位相差板及びプリズムシートをそれぞれ、2つの基板の間に配置すること
が可能である。あるいは、2つの基板のうちのいずれかと一体とすることが可能である。
The polarizing plate, the retardation plate, and the prism sheet can be arranged between the two substrates, respectively. Alternatively, it can be integrated with any of the two substrates.

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容(
一部でもよい)は、別の図で述べた内容(一部でもよい)に対して、適用、組み合わせ、
又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各
々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させるこ
とが出来る。
In addition, although it has been described using various figures in this embodiment, the contents described in each figure (
(May be part) applies, combines, and applies to the content (may be part) described in another figure.
Alternatively, it can be replaced freely. Further, in the figures described so far, more figures can be formed by combining different parts with respect to each part.

同様に、本実施の形態の各々の図で述べた内容(一部でもよい)は、別の実施の形態の図
で述べた内容(一部でもよい)対して、適用、組み合わせ、又は置き換えなどを自由に行
うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の
形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
Similarly, the content (which may be a part) described in each figure of the present embodiment may be applied, combined, or replaced with respect to the content (which may be a part) described in the figure of another embodiment. Can be done freely. Further, in the figure of the present embodiment, more figures can be constructed by combining the parts of another embodiment with respect to each part.

なお、本実施の形態は、他の実施の形態で述べた内容(一部でもよい)を、具現化した場
合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、
詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示
している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合
わせ、又は置き換えを自由に行うことができる。
In addition, in this embodiment, the contents (may be a part) described in other embodiments are improved as an example when they are embodied, an example when they are slightly deformed, and an example when a part is changed. An example of the case,
An example of the case described in detail, an example of the case of application, an example of related parts, and the like are shown. Therefore, the contents described in the other embodiments can be freely applied, combined, or replaced with the present embodiments.

(実施の形態7)
本実施の形態においては、液晶表示装置に適用できる画素の構成及び画素の動作について
説明する。
(Embodiment 7)
In the present embodiment, the pixel configuration and the pixel operation applicable to the liquid crystal display device will be described.

なお、本実施の形態において、液晶の動作モードとして、TN(Twisted Nem
atic)モード、IPS(In−Plane−Switching)モード、FFS(
Fringe Field Switching)モード、MVA(Multi−dom
ain Vertical Alignment)モード、PVA(Patterned
Vertical Alignment)、ASM(Axially Symmetr
ic aligned Micro−cell)モード、OCB(Optical Co
mpensated Birefringence)モード、FLC(Ferroele
ctric Liquid Crystal)モード、AFLC(AntiFerroe
lectric Liquid Crystal)などを用いることができる。
In the present embodiment, the operation mode of the liquid crystal is TN (Twisted Nem).
atic) mode, IPS (In-Plane-Switching) mode, FFS (
Fringe Field Switching) mode, MVA (Document-Dom)
ain Vertical Element) mode, PVA (Patterned)
Vertical Alignment), ASM (Axially Systemr)
ic aligned Micro-cell mode, OCB (Optical Co)
mpensated Birefringence mode, FLC (Ferrole)
cric Liquid Crystal) mode, AFLC (AntiFerroe)
Rectric Liquid Crystal) and the like can be used.

図131(A)は、液晶表示装置に適用できる画素構成の一例を示す図である。 FIG. 131 (A) is a diagram showing an example of a pixel configuration applicable to a liquid crystal display device.

画素40100は、トランジスタ40101、液晶素子40102及び容量素子4010
3を有している。トランジスタ40101のゲートは配線40105に接続されている。
トランジスタ40101の第1端子は配線40104に接続されている。トランジスタ4
0101の第2端子は液晶素子40102の第1電極及び容量素子40103の第1電極
に接続される。液晶素子40102の第2電極は対向電極40107に相当する。容量素
子40103の第2の電極が配線40106に接続されている。
The pixel 40100 includes a transistor 40101, a liquid crystal element 40102, and a capacitance element 4010.
Has 3. The gate of transistor 40101 is connected to wiring 40105.
The first terminal of the transistor 40101 is connected to the wiring 40104. Transistor 4
The second terminal of 0101 is connected to the first electrode of the liquid crystal element 40102 and the first electrode of the capacitive element 40103. The second electrode of the liquid crystal element 40102 corresponds to the counter electrode 40107. The second electrode of the capacitive element 40103 is connected to the wiring 40106.

配線40104は、信号線として機能する。配線40105は走査線として機能する。配
線40106は容量線として機能する。トランジスタ40101は、スイッチとして機能
する。容量素子40103は、保持容量として機能する。
Wiring 40104 functions as a signal line. Wiring 40105 functions as a scanning line. The wiring 40106 functions as a capacitance line. Transistor 40101 functions as a switch. The capacitance element 40103 functions as a holding capacitance.

トランジスタ40101はスイッチとして機能すればよく、トランジスタ40101の極
性はPチャネル型でもよいし、Nチャネル型でもよい。
The transistor 40101 may function as a switch, and the polarity of the transistor 40101 may be a P-channel type or an N-channel type.

なお、配線40104にはビデオ信号が入力されている。配線40105には走査信号が
入力されている。配線40106はある一定の電位が供給されている。なお、走査信号は
Hレベル又はLレベルのデジタル電圧信号である。トランジスタ40101がNチャネル
型の場合、走査信号のHレベルはトランジスタ40101をオンできる電位、走査信号の
Lレベルはトランジスタ40101をオフできる電位である。あるいは、トランジスタ4
0101がPチャネル型の場合、走査信号のHレベルはトランジスタ40101をオフで
きる電位、走査信号のLレベルはトランジスタ40101をオンできる電位である。なお
、ビデオ信号はアナログ電圧である。ただし、これに限定されず、ビデオ信号はデジタル
の電圧でもよい。または、ビデオ信号は電流でもよい。そして、このビデオ信号の電流は
、アナログでもデジタルでもよい。ビデオ信号は、走査信号のHレベルよりも低く、走査
信号のLレベルよりも高い電位である。なお、配線40106に供給されている一定の電
位は対向電極40107の電位と等しいことが好ましい。
A video signal is input to the wiring 40104. A scanning signal is input to the wiring 40105. The wiring 40106 is supplied with a certain potential. The scanning signal is an H level or L level digital voltage signal. When the transistor 40101 is an N-channel type, the H level of the scanning signal is the potential at which the transistor 40101 can be turned on, and the L level of the scanning signal is the potential at which the transistor 40101 can be turned off. Alternatively, transistor 4
When 0101 is a P-channel type, the H level of the scanning signal is the potential at which the transistor 40101 can be turned off, and the L level of the scanning signal is the potential at which the transistor 40101 can be turned on. The video signal is an analog voltage. However, the video signal may be a digital voltage without limitation. Alternatively, the video signal may be an electric current. The current of this video signal may be analog or digital. The video signal has a potential lower than the H level of the scanning signal and higher than the L level of the scanning signal. The constant potential supplied to the wiring 40106 is preferably equal to the potential of the counter electrode 40107.

画素40100の動作について、トランジスタ40101がオンしている場合とトランジ
スタ40101がオフしている場合に分けて説明する。
The operation of the pixel 40100 will be described separately for the case where the transistor 40101 is on and the case where the transistor 40101 is off.

トランジスタ40101がオンしている場合は、配線40104と、液晶素子40102
の第1電極(画素電極)及び容量素子40103の第1電極とが電気的に接続される。し
たがって、ビデオ信号は、配線40104からトランジスタ40101を介して、液晶素
子40102の第1電極(画素電極)及び容量素子40103の第1電極に入力される。
そして、容量素子40103はビデオ信号と配線40106に供給されている電位との電
位差を保持する。
When the transistor 40101 is on, the wiring 40104 and the liquid crystal element 40102
The first electrode (pixel electrode) of the above and the first electrode of the capacitive element 40103 are electrically connected. Therefore, the video signal is input from the wiring 40104 to the first electrode (pixel electrode) of the liquid crystal element 40102 and the first electrode of the capacitance element 40103 via the transistor 40101.
Then, the capacitive element 40103 holds the potential difference between the video signal and the potential supplied to the wiring 40106.

トランジスタ40101がオフしている場合は、配線40104と、液晶素子40102
の第1電極(画素電極)及び容量素子40103の第1電極とが電気的に遮断される。し
たがって、液晶素子40102の第1電極及び容量素子40103の第1電極は浮遊状態
となる。容量素子40103はビデオ信号と配線40106に供給されている電位との電
位差を保持しているため、液晶素子40102の第1電極及び容量素子40103の第1
電極は、ビデオ信号と同じ(対応した)電位を維持する。なお、液晶素子40102は、
ビデオ信号に応じた透過率となる。
When the transistor 40101 is off, the wiring 40104 and the liquid crystal element 40102
The first electrode (pixel electrode) of the above and the first electrode of the capacitive element 40103 are electrically cut off. Therefore, the first electrode of the liquid crystal element 40102 and the first electrode of the capacitance element 40103 are in a floating state. Since the capacitance element 40103 holds the potential difference between the video signal and the potential supplied to the wiring 40106, the first electrode of the liquid crystal element 40102 and the first electrode of the capacitance element 40103
The electrodes maintain the same (corresponding) potential as the video signal. The liquid crystal element 40102 is
The transmittance depends on the video signal.

図131(B)は、液晶表示装置に適用できる画素構成の一例を示す図である。特に、図
131(B)は、横電界モード(IPSモード、FFSモードを含む)に適した液晶表示
装置に適用できる画素構成の一例を示す図である。
FIG. 131 (B) is a diagram showing an example of a pixel configuration applicable to a liquid crystal display device. In particular, FIG. 131 (B) is a diagram showing an example of a pixel configuration applicable to a liquid crystal display device suitable for a lateral electric field mode (including an IPS mode and an FFS mode).

画素40110は、トランジスタ40111、液晶素子40112及び容量素子4011
3を有している。トランジスタ40111のゲートは配線40115に接続されている。
トランジスタ40111の第1端子は配線40114に接続されている。トランジスタ4
0111の第2端子は液晶素子40112の第1電極及び容量素子40113の第1電極
に接続される。液晶素子40112の第2電極は配線40116と接続されている。容量
素子40113の第2の電極が配線40116に接続されている。
Pixels 40110 include transistor 40111, liquid crystal element 40112, and capacitive element 4011.
Has 3. The gate of transistor 40111 is connected to wiring 40115.
The first terminal of the transistor 40111 is connected to the wiring 40114. Transistor 4
The second terminal of 0111 is connected to the first electrode of the liquid crystal element 40112 and the first electrode of the capacitive element 40113. The second electrode of the liquid crystal element 40112 is connected to the wiring 40116. The second electrode of the capacitive element 40113 is connected to the wiring 40116.

配線40114は、信号線として機能する。配線40115は走査線として機能する。配
線40116は容量線として機能する。トランジスタ40111は、スイッチとして機能
する。容量素子40113は、保持容量として機能する。
The wiring 40114 functions as a signal line. Wiring 40115 functions as a scanning line. The wiring 40116 functions as a capacitance line. Transistor 40111 functions as a switch. The capacitance element 40113 functions as a holding capacitance.

トランジスタ40111はスイッチとして機能すればよく、トランジスタ40111の極
性はPチャネル型でもよいし、Nチャネル型でもよい。
The transistor 40111 may function as a switch, and the polarity of the transistor 40111 may be a P-channel type or an N-channel type.

なお、配線40114にはビデオ信号が入力されている。配線40115には走査信号が
入力されている。配線40116はある一定の電位が供給されている。なお、走査信号は
Hレベル又はLレベルのデジタル電圧信号である。トランジスタ40111がNチャネル
型の場合、走査信号のHレベルはトランジスタ40111をオンできる電位、走査信号の
Lレベルはトランジスタ40111をオフできる電位である。あるいは、トランジスタ4
0111がPチャネル型の場合、走査信号のHレベルはトランジスタ40111をオフで
きる電位、走査信号のLレベルはトランジスタ40111をオンできる電位である。なお
、ビデオ信号はアナログ電圧である。ただし、これに限定されず、ビデオ信号はデジタル
の電圧でもよい。または、ビデオ信号は電流でもよい。そして、ビデオ信号の電流は、ア
ナログでもデジタルでもよい。ビデオ信号は、走査信号のHレベルよりも低く、走査信号
のLレベルよりも高い電位である。
A video signal is input to the wiring 40114. A scanning signal is input to the wiring 40115. Wiring 40116 is supplied with a certain potential. The scanning signal is an H level or L level digital voltage signal. When the transistor 40111 is an N-channel type, the H level of the scanning signal is the potential at which the transistor 40111 can be turned on, and the L level of the scanning signal is the potential at which the transistor 40111 can be turned off. Alternatively, transistor 4
When 0111 is a P-channel type, the H level of the scanning signal is the potential at which the transistor 40111 can be turned off, and the L level of the scanning signal is the potential at which the transistor 40111 can be turned on. The video signal is an analog voltage. However, the video signal may be a digital voltage without limitation. Alternatively, the video signal may be an electric current. The current of the video signal may be analog or digital. The video signal has a potential lower than the H level of the scanning signal and higher than the L level of the scanning signal.

画素40110の動作について、トランジスタ40111がオンしている場合とトランジ
スタ40111がオフしている場合に分けて説明する。
The operation of the pixel 40110 will be described separately for the case where the transistor 40111 is on and the case where the transistor 40111 is off.

トランジスタ40111がオンしている場合は、配線40114と、液晶素子40112
の第1電極(画素電極)及び容量素子40113の第1電極とが電気的に接続される。し
たがって、ビデオ信号は、配線40114からトランジスタ40111を介して、液晶素
子40112の第1電極(画素電極)及び容量素子40113の第1電極に入力される。
そして、容量素子40113はビデオ信号と配線40116に供給されている電位との電
位差を保持する。
When the transistor 40111 is on, the wiring 40114 and the liquid crystal element 40112
The first electrode (pixel electrode) of the above and the first electrode of the capacitive element 40113 are electrically connected. Therefore, the video signal is input from the wiring 40114 to the first electrode (pixel electrode) of the liquid crystal element 40112 and the first electrode of the capacitive element 40113 via the transistor 40111.
Then, the capacitive element 40113 holds the potential difference between the video signal and the potential supplied to the wiring 40116.

トランジスタ40111がオフしている場合は、配線40114と、液晶素子40112
の第1電極(画素電極)及び容量素子40113の第1電極とが電気的に遮断される。し
たがって、液晶素子40112の第1電極及び容量素子40113の第1電極は浮遊状態
となる。容量素子40113はビデオ信号と配線40116に供給されている電位との電
位差を保持しているため、液晶素子40112の第1電極及び容量素子40113の第1
電極は、ビデオ信号と同じ(対応した)電位を維持する。なお、液晶素子40112は、
ビデオ信号に応じた透過率となる。
When the transistor 40111 is off, the wiring 40114 and the liquid crystal element 40112
The first electrode (pixel electrode) of the above and the first electrode of the capacitive element 40113 are electrically cut off. Therefore, the first electrode of the liquid crystal element 40112 and the first electrode of the capacitance element 40113 are in a floating state. Since the capacitance element 40113 holds the potential difference between the video signal and the potential supplied to the wiring 40116, the first electrode of the liquid crystal element 40112 and the first electrode of the capacitance element 40113
The electrodes maintain the same (corresponding) potential as the video signal. The liquid crystal element 40112 is
The transmittance depends on the video signal.

図132は、液晶表示装置に適用できる画素構成の一例を示す図である。特に、図132
は、配線数を減らして画素の開口率を大きくできる画素構成の一例である。
FIG. 132 is a diagram showing an example of a pixel configuration applicable to a liquid crystal display device. In particular, FIG. 132
Is an example of a pixel configuration in which the number of wires can be reduced and the aperture ratio of the pixels can be increased.

図132は、同じ列方向に配置された二つの画素(画素40200及び画素40210)
を示す。例えば、画素40200がN行目に配置されている場合、画素40210はN+
1行目に配置されている。
FIG. 132 shows two pixels (pixel 40200 and pixel 40210) arranged in the same column direction.
Is shown. For example, when the pixel 40200 is arranged in the Nth row, the pixel 40210 is N +.
It is placed on the first line.

画素40200は、トランジスタ40201、液晶素子40202及び容量素子4020
3を有している。トランジスタ40201のゲートは配線40205に接続されている。
トランジスタ40201の第1端子は配線40204に接続されている。トランジスタ4
0201の第2端子は液晶素子40202の第1電極及び容量素子40203の第1電極
に接続される。液晶素子40202の第2電極は対向電極40207に相当する。容量素
子40203の第2電極は、前行のトランジスタのゲートと同じ配線に接続されている。
The pixel 40200 includes a transistor 40201, a liquid crystal element 40202, and a capacitive element 4020.
Has 3. The gate of transistor 40201 is connected to wiring 40205.
The first terminal of transistor 40201 is connected to wiring 40204. Transistor 4
The second terminal of 0201 is connected to the first electrode of the liquid crystal element 40202 and the first electrode of the capacitance element 40203. The second electrode of the liquid crystal element 40202 corresponds to the counter electrode 40207. The second electrode of the capacitive element 40203 is connected to the same wiring as the gate of the transistor in the previous row.

画素40210は、トランジスタ40211、液晶素子40212及び容量素子4021
3を有している。トランジスタ40211のゲートは配線40215に接続されている。
トランジスタ40211の第1端子は配線40204に接続されている。トランジスタ4
0211の第2端子は液晶素子40212の第1電極及び容量素子40213の第1電極
に接続される。液晶素子40212の第2電極は対向電極40217に相当する。容量素
子40213の第2電極は、前行のトランジスタのゲートと同じ配線(配線40205)
に接続されている。
The pixel 40210 includes a transistor 40211, a liquid crystal element 40212, and a capacitive element 4021.
Has 3. The gate of transistor 40211 is connected to wiring 40215.
The first terminal of the transistor 40211 is connected to the wiring 40204. Transistor 4
The second terminal of 0211 is connected to the first electrode of the liquid crystal element 40212 and the first electrode of the capacitive element 40213. The second electrode of the liquid crystal element 40212 corresponds to the counter electrode 40217. The second electrode of the capacitive element 40213 has the same wiring as the gate of the transistor in the previous row (wiring 40205).
It is connected to the.

配線40204は、信号線として機能する。配線40205はN行目の走査線として機能
する。配線40206はN行目の容量線として機能する。トランジスタ40201は、ス
イッチとして機能する。容量素子40203は、保持容量として機能する。
Wiring 40204 functions as a signal line. Wiring 40205 functions as a scanning line on the Nth line. The wiring 40206 functions as a capacitance line on the Nth line. Transistor 40201 functions as a switch. The capacitance element 40203 functions as a holding capacitance.

配線40214は、信号線として機能する。配線40215はN+1行目の走査線として
機能する。配線40216はN+1行目の容量線として機能する。トランジスタ4021
1は、スイッチとして機能する。容量素子40213は、保持容量として機能する。
Wiring 40214 functions as a signal line. The wiring 40215 functions as a scanning line on the N + 1th line. The wiring 40216 functions as a capacitance line on the N + 1th line. Transistor 4021
1 functions as a switch. The capacitance element 40213 functions as a holding capacitance.

トランジスタ40201及びトランジスタ40211はスイッチとして機能すればよく、
トランジスタ40201の極性及びトランジスタ40211の極性はPチャネル型でもよ
いし、Nチャネル型でもよい。
Transistor 40201 and transistor 40211 may function as switches.
The polarity of transistor 40201 and the polarity of transistor 40211 may be P-channel type or N-channel type.

なお、配線40204にはビデオ信号が入力されている。配線40205には走査信号(
N行目)が入力されている。配線40215には走査信号(N+1行目)が入力されてい
る。
A video signal is input to the wiring 40204. Scanning signal (scanning signal) on wiring 40205
Nth line) is entered. A scanning signal (N + 1th line) is input to the wiring 40215.

走査信号はHレベル又はLレベルのデジタル電圧信号である。トランジスタ40201(
又はトランジスタ40211)がNチャネル型の場合、走査信号のHレベルはトランジス
タ40201(又はトランジスタ40211)をオンできる電位、走査信号のLレベルは
トランジスタ40201(又はトランジスタ40211)をオフできる電位である。ある
いは、トランジスタ40201(又はトランジスタ40211)がPチャネル型の場合、
走査信号のHレベルはトランジスタ40201(又はトランジスタ40211)をオフで
きる電位、走査信号のLレベルはトランジスタ40201(又はトランジスタ40211
)をオンできる電位である。なお、ビデオ信号はアナログ電圧である。ただし、これに限
定されず、ビデオ信号はデジタルの電圧でもよい。または、ビデオ信号は電流でもよい。
そして、ビデオ信号の電流は、アナログでもデジタルでもよい。ビデオ信号は、走査信号
のHレベルよりも低く、走査信号のLレベルよりも高い電位である。
The scanning signal is an H-level or L-level digital voltage signal. Transistor 40201 (
Alternatively, when the transistor 40211) is an N-channel type, the H level of the scanning signal is the potential at which the transistor 40201 (or the transistor 40211) can be turned on, and the L level of the scanning signal is the potential at which the transistor 40201 (or the transistor 40211) can be turned off. Alternatively, when the transistor 40201 (or transistor 40211) is a P-channel type,
The H level of the scanning signal is the potential that can turn off the transistor 40201 (or transistor 40211), and the L level of the scanning signal is the transistor 40201 (or transistor 40211).
) Is the potential that can be turned on. The video signal is an analog voltage. However, the video signal may be a digital voltage without limitation. Alternatively, the video signal may be an electric current.
The current of the video signal may be analog or digital. The video signal has a potential lower than the H level of the scanning signal and higher than the L level of the scanning signal.

画素40200の動作について、トランジスタ40201がオンしている場合とトランジ
スタ40201がオフしている場合に分けて説明する。
The operation of the pixel 40200 will be described separately for the case where the transistor 40201 is on and the case where the transistor 40201 is off.

トランジスタ40201がオンしている場合は、配線40204と、液晶素子40202
の第1電極(画素電極)及び容量素子40203の第1電極とが電気的に接続される。し
たがって、ビデオ信号は、配線40204からトランジスタ40201を介して、液晶素
子40202の第1電極(画素電極)及び容量素子40203の第1電極に入力される。
そして、容量素子40203はビデオ信号と前行のトランジスタのゲートと同じ配線に供
給されている電位との電位差を保持する。
When the transistor 40201 is on, the wiring 40204 and the liquid crystal element 40202
The first electrode (pixel electrode) of the above and the first electrode of the capacitive element 40203 are electrically connected. Therefore, the video signal is input from the wiring 40204 to the first electrode (pixel electrode) of the liquid crystal element 40202 and the first electrode of the capacitive element 40203 via the transistor 40201.
Then, the capacitive element 40203 holds a potential difference between the video signal and the potential supplied to the same wiring as the gate of the transistor in the previous row.

トランジスタ40201がオフしている場合は、配線40204と、液晶素子40202
の第1電極(画素電極)及び容量素子40203の第1電極とが電気的に遮断される。し
たがって、液晶素子40202の第1電極及び容量素子40203の第1電極は浮遊状態
となる。容量素子40203はビデオ信号と前行のトランジスタのゲートと同じ配線に供
給されている電位との電位差を保持しているため、液晶素子40202の第1電極及び容
量素子40203の第1電極は、ビデオ信号と同じ(対応した)電位を維持する。なお、
液晶素子40202は、ビデオ信号に応じた透過率となる。
When the transistor 40201 is off, the wiring 40204 and the liquid crystal element 40202
The first electrode (pixel electrode) of the above and the first electrode of the capacitive element 40203 are electrically cut off. Therefore, the first electrode of the liquid crystal element 40202 and the first electrode of the capacitance element 40203 are in a floating state. Since the capacitance element 40203 holds the potential difference between the video signal and the potential supplied to the same wiring as the gate of the transistor in the previous row, the first electrode of the liquid crystal element 40202 and the first electrode of the capacitance element 40203 are video. Maintain the same (corresponding) potential as the signal. In addition, it should be noted.
The liquid crystal element 40202 has a transmittance corresponding to the video signal.

画素40210の動作について、トランジスタ40211がオンしている場合とトランジ
スタ40211がオフしている場合に分けて説明する。
The operation of the pixel 40210 will be described separately for the case where the transistor 40211 is on and the case where the transistor 40211 is off.

トランジスタ40211がオンしている場合は、配線40204と、液晶素子40212
の第1電極(画素電極)及び容量素子40213の第1電極とが電気的に接続される。し
たがって、ビデオ信号は、配線40204からトランジスタ40211を介して、液晶素
子40212の第1電極(画素電極)及び容量素子40213の第1電極に入力される。
そして、容量素子40213はビデオ信号と前行のトランジスタのゲートと同じ配線(配
線40205)に供給されている電位との電位差を保持する。
When the transistor 40211 is on, the wiring 40204 and the liquid crystal element 40212
The first electrode (pixel electrode) of the above and the first electrode of the capacitive element 40213 are electrically connected. Therefore, the video signal is input from the wiring 40204 to the first electrode (pixel electrode) of the liquid crystal element 40212 and the first electrode of the capacitive element 40213 via the transistor 40211.
Then, the capacitive element 40213 holds a potential difference between the video signal and the potential supplied to the same wiring (wiring 40205) as the gate of the transistor in the previous row.

トランジスタ40211がオフしている場合は、配線40204と、液晶素子40212
の第1電極(画素電極)及び容量素子40213の第1電極とが電気的に遮断される。し
たがって、液晶素子40212の第1電極及び容量素子40213の第1電極は浮遊状態
となる。容量素子40213はビデオ信号と前行のトランジスタのゲートと同じ配線(配
線40205)に供給されている電位との電位差を保持しているため、液晶素子4021
2の第1電極及び容量素子40213の第1電極は、ビデオ信号と同じ(対応した)電位
を維持する。なお、液晶素子40212は、ビデオ信号に応じた透過率となる。
When the transistor 40211 is off, the wiring 40204 and the liquid crystal element 40212
The first electrode (pixel electrode) of the above and the first electrode of the capacitive element 40213 are electrically cut off. Therefore, the first electrode of the liquid crystal element 40212 and the first electrode of the capacitive element 40213 are in a floating state. Since the capacitive element 40213 holds the potential difference between the video signal and the potential supplied to the same wiring (wiring 40205) as the gate of the transistor in the previous row, the liquid crystal element 4021
The first electrode of 2 and the first electrode of the capacitive element 40213 maintain the same (corresponding) potential as the video signal. The liquid crystal element 40212 has a transmittance according to the video signal.

図133は、液晶表示装置に適用できる画素構成の一例を示す図である。特に、図133
は、サブ画素を用いることで視野角を向上できる画素構成の一例である。
FIG. 133 is a diagram showing an example of a pixel configuration applicable to a liquid crystal display device. In particular, FIG. 133
Is an example of a pixel configuration in which the viewing angle can be improved by using sub-pixels.

画素40320は、サブ画素40300とサブ画素40310を有している。画素403
20が2つのサブ画素を有している場合について説明するが、画素40320は3つ以上
のサブ画素を有していてもよい。
Pixel 40320 has sub-pixel 40300 and sub-pixel 40310. Pixel 403
Although the case where 20 has two sub-pixels will be described, pixel 40320 may have three or more sub-pixels.

サブ画素40300は、トランジスタ40301、液晶素子40302及び容量素子40
303を有している。トランジスタ40301のゲートは配線40305に接続されてい
る。トランジスタ40301の第1端子は配線40304に接続されている。トランジス
タ40301の第2端子は液晶素子40302の第1電極及び容量素子40303の第1
電極に接続される。液晶素子40302の第2電極は対向電極40307に相当する。容
量素子40303の第2の電極が配線40306に接続されている。
The sub-pixel 40300 includes a transistor 40301, a liquid crystal element 40302, and a capacitance element 40.
It has 303. The gate of transistor 40301 is connected to wiring 40305. The first terminal of the transistor 40301 is connected to the wiring 40304. The second terminal of the transistor 40301 is the first electrode of the liquid crystal element 40302 and the first terminal of the capacitance element 40303.
It is connected to the electrode. The second electrode of the liquid crystal element 40302 corresponds to the counter electrode 40307. The second electrode of the capacitive element 40303 is connected to the wiring 40306.

サブ画素40310は、トランジスタ40311、液晶素子40312及び容量素子40
313を有している。トランジスタ40311のゲートは配線40315に接続されてい
る。トランジスタ40301の第1端子は配線40304に接続されている。トランジス
タ40311の第2端子は液晶素子40312の第1電極及び容量素子40313の第1
電極に接続される。液晶素子40312の第2電極は対向電極40317に相当する。容
量素子40313の第2の電極が配線40306に接続されている。
The sub-pixel 40310 includes a transistor 40311, a liquid crystal element 40321, and a capacitance element 40.
It has 313. The gate of transistor 40311 is connected to wiring 40315. The first terminal of the transistor 40301 is connected to the wiring 40304. The second terminal of the transistor 40311 is the first electrode of the liquid crystal element 40312 and the first terminal of the capacitive element 40313.
It is connected to the electrode. The second electrode of the liquid crystal element 40317 corresponds to the counter electrode 40317. The second electrode of the capacitive element 40313 is connected to the wiring 40306.

配線40304は、信号線として機能する。配線40305は走査線として機能する。配
線40315は信号線として機能する。配線40306は容量線として機能する。トラン
ジスタ40301は、スイッチとして機能する。トランジスタ40311は、スイッチと
して機能する。容量素子40303は、保持容量として機能する。容量素子40313は
、保持容量として機能する。
Wiring 40304 functions as a signal line. Wiring 40305 functions as a scanning line. Wiring 40315 functions as a signal line. The wiring 40306 functions as a capacitance line. Transistor 40301 functions as a switch. Transistor 40311 functions as a switch. The capacitance element 40303 functions as a holding capacitance. The capacitance element 40313 functions as a holding capacitance.

トランジスタ40301はスイッチとして機能すればよく、トランジスタ40301の極
性はPチャネル型でもよいし、Nチャネル型でもよい。トランジスタ40311はスイッ
チとして機能すればよく、トランジスタ40311の極性はPチャネル型でもよいし、N
チャネル型でもよい。
The transistor 40301 may function as a switch, and the polarity of the transistor 40301 may be a P-channel type or an N-channel type. The transistor 40311 may function as a switch, and the polarity of the transistor 40311 may be P-channel type or N.
It may be a channel type.

なお、配線40304にはビデオ信号が入力されている。配線40305には走査信号が
入力されている。配線40315には走査信号が入力されている。配線40306はある
一定の電位が供給されている。
A video signal is input to the wiring 40304. A scanning signal is input to the wiring 40305. A scanning signal is input to the wiring 40315. Wiring 40306 is supplied with a certain potential.

なお、走査信号はHレベル又はLレベルのデジタル電圧信号である。トランジスタ403
01(又はトランジスタ40311)がNチャネル型の場合、走査信号のHレベルはトラ
ンジスタ40301(又はトランジスタ40311)をオンできる電位、走査信号のLレ
ベルはトランジスタ40301(又はトランジスタ40311)をオフできる電位である
。あるいは、トランジスタ40301(又はトランジスタ40311)がPチャネル型の
場合、走査信号のHレベルはトランジスタ40301(又はトランジスタ40311)を
オフできる電位、走査信号のLレベルはトランジスタ40301(又はトランジスタ40
311)をオンできる電位である。なお、ビデオ信号はアナログ電圧である。ただし、こ
れに限定されず、ビデオ信号はデジタルの電圧でもよい。または、ビデオ信号は電流でも
よい。そして、ビデオ信号の電流は、アナログでもデジタルでもよい。ビデオ信号は、走
査信号のHレベルよりも低く、走査信号のLレベルよりも高い電位である。なお、配線4
0306に供給されている一定の電位は対向電極40307の電位又は対向電極4031
7の電位と等しいことが好ましい。
The scanning signal is an H level or L level digital voltage signal. Transistor 403
When 01 (or transistor 40311) is an N-channel type, the H level of the scanning signal is the potential at which transistor 40301 (or transistor 40311) can be turned on, and the L level of the scanning signal is the potential at which transistor 40301 (or transistor 40311) can be turned off. .. Alternatively, when the transistor 40301 (or transistor 40311) is a P-channel type, the H level of the scanning signal is the potential that can turn off the transistor 40301 (or transistor 40311), and the L level of the scanning signal is the transistor 40301 (or transistor 40).
It is a potential that can turn on 311). The video signal is an analog voltage. However, the video signal may be a digital voltage without limitation. Alternatively, the video signal may be an electric current. The current of the video signal may be analog or digital. The video signal has a potential lower than the H level of the scanning signal and higher than the L level of the scanning signal. Wiring 4
The constant potential supplied to 0306 is the potential of the counter electrode 40307 or the counter electrode 4031.
It is preferably equal to the potential of 7.

画素40320の動作について、トランジスタ40301がオンしトランジスタ4031
1がオフしている場合と、トランジスタ40301がオフしトランジスタ40311がオ
ンしている場合と、トランジスタ40301及びトランジスタ40311がオフしている
場合とに分けて説明する。
Regarding the operation of pixel 40320, transistor 40301 is turned on and transistor 4031
The case where 1 is off, the case where the transistor 40301 is off and the transistor 40311 is on, and the case where the transistor 40301 and the transistor 40311 are off will be described separately.

トランジスタ40301がオンしトランジスタ40311がオフしている場合は、サブ画
素40300において、配線40304と、液晶素子40302の第1電極(画素電極)
及び容量素子40303の第1電極とが電気的に接続される。したがって、ビデオ信号は
、配線40304からトランジスタ40301を介して、液晶素子40302の第1電極
(画素電極)及び容量素子40303の第1電極に入力される。そして、容量素子403
03はビデオ信号と配線40306に供給されている電位との電位差を保持する。このと
き、サブ画素40310において、配線40304と、液晶素子40312の第1電極(
画素電極)及び容量素子40313の第1電極とが電気的に遮断される。したがって、ビ
デオ信号は、サブ画素40310には入力されない。
When the transistor 40301 is on and the transistor 40311 is off, in the sub-pixel 40300, the wiring 40304 and the first electrode (pixel electrode) of the liquid crystal element 40302 are used.
And the first electrode of the capacitive element 40303 are electrically connected. Therefore, the video signal is input from the wiring 40304 to the first electrode (pixel electrode) of the liquid crystal element 40302 and the first electrode of the capacitive element 40303 via the transistor 40301. And the capacitive element 403
03 holds the potential difference between the video signal and the potential supplied to the wiring 40306. At this time, in the sub pixel 40310, the wiring 40304 and the first electrode of the liquid crystal element 40312 (
The pixel electrode) and the first electrode of the capacitive element 40313 are electrically cut off. Therefore, the video signal is not input to the sub-pixel 40310.

トランジスタ40301がオフし、トランジスタ40311がオンしている場合は、サブ
画素40300において、配線40304と、液晶素子40302の第1電極(画素電極
)及び容量素子40303の第1電極とが電気的に遮断される。したがって、液晶素子4
0302の第1電極及び容量素子40303の第1電極は浮遊状態となる。容量素子40
303はビデオ信号と配線40306に供給されている電位との電位差を保持しているた
め、液晶素子40302の第1電極及び容量素子40303の第1電極は、ビデオ信号と
同じ(対応した)電位を維持する。このとき、サブ画素40310において、配線403
04と、液晶素子40312の第1電極(画素電極)及び容量素子40313の第1電極
とが電気的に接続される。したがって、ビデオ信号は、配線40304からトランジスタ
40311を介して、液晶素子40312の第1電極(画素電極)及び容量素子4031
3の第1電極に入力される。そして、容量素子40313はビデオ信号と配線40316
に供給されている電位との電位差を保持する。
When the transistor 40301 is turned off and the transistor 40311 is turned on, the wiring 40304, the first electrode (pixel electrode) of the liquid crystal element 40302, and the first electrode of the capacitive element 40303 are electrically cut off in the sub pixel 40300. Will be done. Therefore, the liquid crystal element 4
The first electrode of 0302 and the first electrode of the capacitive element 40303 are in a floating state. Capacitive element 40
Since 303 holds the potential difference between the video signal and the potential supplied to the wiring 40306, the first electrode of the liquid crystal element 40302 and the first electrode of the capacitance element 40303 have the same (corresponding) potential as the video signal. maintain. At this time, in the sub pixel 40310, the wiring 403
The 04 is electrically connected to the first electrode (pixel electrode) of the liquid crystal element 40321 and the first electrode of the capacitive element 40313. Therefore, the video signal is transmitted from the wiring 40304 to the first electrode (pixel electrode) of the liquid crystal element 40321 and the capacitive element 4031 via the transistor 4031.
It is input to the first electrode of 3. Then, the capacitive element 40313 is a video signal and wiring 40316.
Holds the potential difference from the potential supplied to.

トランジスタ40301及びトランジスタ40311がオフしている場合は、サブ画素4
0300において、配線40304と、液晶素子40302の第1電極(画素電極)及び
容量素子40303の第1電極とが電気的に遮断される。したがって、液晶素子4030
2の第1電極及び容量素子40303の第1電極は浮遊状態となる。容量素子40303
はビデオ信号と配線40306に供給されている電位との電位差を保持しているため、液
晶素子40302の第1電極及び容量素子40303の第1電極は、ビデオ信号と同じ(
対応した)電位を維持する。なお、液晶素子40302は、ビデオ信号に応じた透過率と
なる。このとき、このとき、サブ画素40310において、配線40304と、液晶素子
40312の第1電極(画素電極)及び容量素子40313の第1電極とが電気的に遮断
される。したがって、液晶素子40312の第1電極及び容量素子40313の第1電極
は浮遊状態となる。容量素子40313はビデオ信号と配線40306に供給されている
電位との電位差を保持しているため、液晶素子40312の第1電極及び容量素子403
13の第1電極は、ビデオ信号と同じ(対応した)電位を維持する。なお、液晶素子40
312は、ビデオ信号に応じた透過率となる。
If transistor 40301 and transistor 4031 are off, sub-pixel 4
At 0300, the wiring 40304, the first electrode (pixel electrode) of the liquid crystal element 40302, and the first electrode of the capacitive element 40303 are electrically cut off. Therefore, the liquid crystal element 4030
The first electrode of No. 2 and the first electrode of the capacitive element 40303 are in a floating state. Capacitive element 40303
Holds the potential difference between the video signal and the potential supplied to the wiring 40306, so that the first electrode of the liquid crystal element 40302 and the first electrode of the capacitive element 40303 are the same as the video signal (
Maintain the corresponding) potential. The liquid crystal element 40302 has a transmittance according to the video signal. At this time, at this time, in the sub-pixel 40310, the wiring 40304, the first electrode (pixel electrode) of the liquid crystal element 40321, and the first electrode of the capacitance element 40313 are electrically cut off. Therefore, the first electrode of the liquid crystal element 40312 and the first electrode of the capacitance element 40313 are in a floating state. Since the capacitance element 40313 holds the potential difference between the video signal and the potential supplied to the wiring 40306, the first electrode of the liquid crystal element 40312 and the capacitance element 403
The first electrode of 13 maintains the same (corresponding) potential as the video signal. The liquid crystal element 40
312 has a transmittance according to the video signal.

サブ画素40300に入力するビデオ信号は、サブ画素40310に入力するビデオ信号
と異なる値としてもよい。この場合、液晶素子40302の液晶分子の配向を液晶素子4
0312の液晶分子の配向と異ならせることができるため、視野角を広くすることができ
る。
The video signal input to the sub pixel 40300 may have a value different from the video signal input to the sub pixel 40310. In this case, the orientation of the liquid crystal molecules of the liquid crystal element 40302 is set to the liquid crystal element 4.
Since it can be made different from the orientation of the liquid crystal molecules of 0312, the viewing angle can be widened.

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容(
一部でもよい)は、別の図で述べた内容(一部でもよい)に対して、適用、組み合わせ、
又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各
々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させるこ
とが出来る。
In addition, although it has been described using various figures in this embodiment, the contents described in each figure (
(May be part) applies, combines, and applies to the content (may be part) described in another figure.
Alternatively, it can be replaced freely. Further, in the figures described so far, more figures can be formed by combining different parts with respect to each part.

同様に、本実施の形態の各々の図で述べた内容(一部でもよい)は、別の実施の形態の図
で述べた内容(一部でもよい)対して、適用、組み合わせ、又は置き換えなどを自由に行
うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の
形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
Similarly, the content (which may be a part) described in each figure of the present embodiment may be applied, combined, or replaced with respect to the content (which may be a part) described in the figure of another embodiment. Can be done freely. Further, in the figure of the present embodiment, more figures can be constructed by combining the parts of another embodiment with respect to each part.

なお、本実施の形態は、他の実施の形態で述べた内容(一部でもよい)を、具現化した場
合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、
詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示
している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合
わせ、又は置き換えを自由に行うことができる。
In addition, in this embodiment, the contents (may be a part) described in other embodiments are improved as an example when they are embodied, an example when they are slightly deformed, and an example when a part is changed. An example of the case,
An example of the case described in detail, an example of the case of application, an example of related parts, and the like are shown. Therefore, the contents described in the other embodiments can be freely applied, combined, or replaced with the present embodiments.

(実施の形態8)
本実施形態においては、表示装置の駆動方法について説明する。特に、液晶表示装置の駆
動方法について説明する。
(Embodiment 8)
In this embodiment, a method of driving the display device will be described. In particular, a method of driving the liquid crystal display device will be described.

本実施形態において説明する液晶表示装置に用いることのできる液晶パネルは、液晶材料
を2枚の基板によって挟んだ構造であるとする。2枚の基板は、それぞれ、液晶材料に印
加する電界を制御するための電極を備えている。液晶材料は、外部から印加される電界に
よって、光学的および電気的な性質が変化する材料である。したがって、液晶パネルは、
基板が有する電極を用いて液晶材料に印加する電圧を制御することによって、所望の光学
的および電気的な性質を得ることができるデバイスである。そして、多数の電極を平面的
に並置することでそれぞれを画素とし、画素に印加する電圧を個別に制御することにより
、精細な画像を表示できる液晶パネルとすることができる。
The liquid crystal panel that can be used in the liquid crystal display device described in the present embodiment has a structure in which a liquid crystal material is sandwiched between two substrates. Each of the two substrates is provided with electrodes for controlling the electric field applied to the liquid crystal material. A liquid crystal material is a material whose optical and electrical properties change depending on an electric field applied from the outside. Therefore, the liquid crystal panel
It is a device capable of obtaining desired optical and electrical properties by controlling the voltage applied to the liquid crystal material using the electrodes of the substrate. Then, by arranging a large number of electrodes in a plane, each of them becomes a pixel, and by individually controlling the voltage applied to the pixel, a liquid crystal panel capable of displaying a fine image can be obtained.

ここで、電界の変化に対する液晶材料の応答時間は、2枚の基板の間隔(セルギャップ)
および液晶材料の種類等に依存するが、一般的に数ミリ秒から数十ミリ秒である。さらに
、電界の変化量が小さい場合は、液晶材料の応答時間はさらに長くなる。この性質は、液
晶パネルによって動きのある画像を表示する場合に、残像、尾引き、コントラストの低下
といった画像表示上の障害を引き起こし、特に中間調から別の中間調へ変化する場合(電
界の変化が小さい)場合に、前述の障害の程度が著しくなる。
Here, the response time of the liquid crystal material to the change of the electric field is the distance between the two substrates (cell gap).
Although it depends on the type of liquid crystal material and the like, it is generally several milliseconds to several tens of milliseconds. Further, when the amount of change in the electric field is small, the response time of the liquid crystal material becomes even longer. This property causes problems in image display such as afterimage, tailing, and decrease in contrast when displaying a moving image by the liquid crystal panel, especially when changing from one halftone to another halftone (change in electric field). Is small), the degree of the above-mentioned obstacle becomes remarkable.

一方、アクティブマトリクスを用いた液晶パネルに特有の問題として、定電荷駆動による
書き込み電圧の変化がある。以下に、本実施形態における定電荷駆動について説明する。
On the other hand, as a problem peculiar to the liquid crystal panel using the active matrix, there is a change in the write voltage due to constant charge drive. The constant charge drive in this embodiment will be described below.

アクティブマトリクスにおける画素回路は、書き込みを制御するスイッチと、電荷を保持
する容量素子を含む。アクティブマトリクスにおける画素回路の駆動方法は、スイッチを
オン状態として所定の電圧を画素回路に書き込んだ後、直ちにスイッチをオフ状態として
画素回路内の電荷を保持する(ホールド状態)というものである。ホールド状態時、画素
回路の内部と外部には電荷のやり取りが行なわれない(定電荷)。通常、スイッチがオン
状態となっている期間に比べて、オフ状態となっている期間は数百(走査線本数)倍程度
長い。そのため、画素回路のスイッチは、ほとんどオフ状態となっていると考えてよい。
以上より、本実施形態における定電荷駆動とは、液晶パネルの駆動時、画素回路はほとん
どの期間においてホールド状態である駆動方法であるとする。
The pixel circuit in the active matrix includes a switch that controls writing and a capacitive element that holds the charge. The method of driving the pixel circuit in the active matrix is that after the switch is turned on and a predetermined voltage is written to the pixel circuit, the switch is immediately turned off to hold the electric charge in the pixel circuit (hold state). In the hold state, no charge is exchanged between the inside and outside of the pixel circuit (constant charge). Normally, the period in which the switch is off is several hundred times (the number of scanning lines) longer than the period in which the switch is in the on state. Therefore, it can be considered that the switch of the pixel circuit is almost in the off state.
From the above, it is assumed that the constant charge drive in the present embodiment is a drive method in which the pixel circuit is in a hold state for most of the period when the liquid crystal panel is driven.

次に、液晶材料の電気的特性について説明する。液晶材料は、外部から印加される電界が
変化すると、光学的性質が変化するのと同時に、誘電率も変化する。すなわち、液晶パネ
ルの各画素を2枚の電極に挟まれた容量素子(液晶素子)として考えたとき、当該容量素
子は、印加される電圧によって静電容量が変化する容量素子である。この現象を、ダイナ
ミックキャパシタンスと呼ぶこととする。
Next, the electrical properties of the liquid crystal material will be described. When the electric field applied from the outside changes, the optical properties of the liquid crystal material change, and at the same time, the dielectric constant also changes. That is, when each pixel of the liquid crystal panel is considered as a capacitive element (liquid crystal element) sandwiched between two electrodes, the capacitive element is a capacitive element whose capacitance changes depending on the applied voltage. This phenomenon is called dynamic capacitance.

このように、印加される電圧によって静電容量が変化する容量素子を、上述した定電荷駆
動によって駆動する場合、次のような問題が生じる。すなわち、電荷の移動が行なわれな
いホールド状態において、液晶素子の静電容量が変化すると、印加される電圧も変化して
しまうという問題である。これは、(電荷量)=(静電容量)×(印加電圧)という関係
式において、電荷量が一定であるということから理解できる。
In this way, when a capacitive element whose capacitance changes depending on the applied voltage is driven by the above-mentioned constant charge drive, the following problems occur. That is, there is a problem that if the capacitance of the liquid crystal element changes in the hold state in which the electric charge does not move, the applied voltage also changes. This can be understood from the fact that the amount of charge is constant in the relational expression (amount of charge) = (capacitance) × (applied voltage).

以上の理由により、アクティブマトリクスを用いた液晶パネルでは、定電荷駆動であるこ
とによって、ホールド状態時における電圧が、書き込み時における電圧から変化してしま
う。その結果、液晶素子の透過率は、ホールド状態を取らない駆動法における変化とは異
なったものとなる。この様子を示したのが、図83である。図83(A)は、横軸に時間
、縦軸に電圧の絶対値をとり、画素回路に書き込む電圧の制御例を表したものである。図
83(B)は、横軸に時間、縦軸に電圧をとった場合の、画素回路に書き込む電圧の制御
例を表したものである。図83(C)は、横軸に時間、縦軸に液晶素子の透過率をとり、
図83(A)または図83(B)によって表した電圧を画素回路に書き込んだ場合の、液
晶素子の透過率の時間変化を表したものである。図83(A)乃至(C)において、期間
Fは電圧の書き換え周期を表し、電圧を書き換える時刻をt、t、t、t、・・
・として説明する。
For the above reasons, in the liquid crystal panel using the active matrix, the voltage in the hold state changes from the voltage in the writing state due to the constant charge drive. As a result, the transmittance of the liquid crystal element is different from the change in the driving method that does not take the hold state. This situation is shown in FIG. 83. FIG. 83A shows a control example of a voltage written in a pixel circuit, with time on the horizontal axis and absolute value of voltage on the vertical axis. FIG. 83B shows an example of controlling the voltage written in the pixel circuit when the horizontal axis represents time and the vertical axis represents voltage. In FIG. 83C, the horizontal axis represents time and the vertical axis represents the transmittance of the liquid crystal element.
It shows the time change of the transmittance of the liquid crystal element when the voltage represented by FIG. 83A or FIG. 83B is written to the pixel circuit. In FIGS. 83 (A) to 83 (C), the period F represents the voltage rewriting cycle, and the times at which the voltage is rewritten are t 1 , t 2 , t 3 , t 4 , ...
・ Explain as.

ここで、液晶表示装置に入力される画像データに対応する書き込み電圧は、時刻0におけ
る書き換えでは|V|、時刻t、t、t、t、・・・における書き換えでは|
|であるとする。(図83(A)参照)
Here, writing voltage corresponding to image data input to the liquid crystal display device, the rewrite at time 0 | V 1 |, the time t 1, t 2, t 3 , t 4, the rewriting in · · · |
It is assumed that V 2 |. (See FIG. 83 (A))

なお、液晶表示装置に入力される画像データに対応する書き込み電圧は、その極性を周期
的に入れ替えてもよい。(反転駆動:図83(B)参照)この方法によって、液晶に直流
電圧をできるだけ印加しないようにすることができるので、液晶素子の劣化による焼きつ
き等を防ぐことができる。なお、極性を入れ替える周期(反転周期)は、電圧の書き換え
周期と同じでもよい。この場合は、反転周期が短いので、反転駆動によるフリッカの発生
を低減することができる。さらに、反転周期は、電圧の書き換え周期の整数倍の周期であ
ってもよい。この場合は、反転周期が長く、極性を変えて電圧を書き込む頻度を減少させ
ることができるため、消費電力を低減することができる。
The polarity of the write voltage corresponding to the image data input to the liquid crystal display device may be changed periodically. (Inverted drive: see FIG. 83 (B)) By this method, it is possible to prevent the DC voltage from being applied to the liquid crystal as much as possible, so that it is possible to prevent seizure due to deterioration of the liquid crystal element. The period for exchanging the polarities (inversion cycle) may be the same as the voltage rewriting cycle. In this case, since the inversion cycle is short, it is possible to reduce the occurrence of flicker due to the inversion drive. Further, the inversion cycle may be a cycle that is an integral multiple of the voltage rewriting cycle. In this case, since the inversion cycle is long and the frequency of writing the voltage by changing the polarity can be reduced, the power consumption can be reduced.

そして、図83(A)または図83(B)に示したような電圧を液晶素子に印加したとき
の液晶素子の透過率の時間変化を、図83(C)に示す。ここで、液晶素子に電圧|V
|が印加され、十分時間が経過した後の液晶素子の透過率をTRとする。同様に、液晶
素子に電圧|V|が印加され、十分時間が経過した後の液晶素子の透過率をTRとす
る。時刻tにおいて、液晶素子に印加される電圧が|V|から|V|に変化すると
、液晶素子の透過率は、破線30401に示したように、すぐにTRとはならず、ゆっ
くりと変化する。たとえば、電圧の書き換え周期が、60Hzの画像信号のフレーム周期
(16.7ミリ秒)と同じであるとき、透過率がTRに変化するまでは、数フレーム程
度の時間が必要となる。
Then, the time change of the transmittance of the liquid crystal element when the voltage as shown in FIG. 83 (A) or FIG. 83 (B) is applied to the liquid crystal element is shown in FIG. 83 (C). Here, the voltage on the liquid crystal element | V 1
Let TR 1 be the transmittance of the liquid crystal element after a sufficient time has passed after | is applied. Similarly, the transmittance of the liquid crystal element after a voltage | V 2 | is applied to the liquid crystal element and a sufficient time has elapsed is set to TR 2 . When the voltage applied to the liquid crystal element changes from | V 1 | to | V 2 | at time t 1 , the transmittance of the liquid crystal element does not immediately become TR 2 as shown by the broken line 30401. It changes slowly. For example, when the voltage rewriting cycle is the same as the frame cycle (16.7 milliseconds) of the 60 Hz image signal, it takes about several frames until the transmittance changes to TR 2.

ただし、破線30401に示したような、滑らかな透過率の時間変化は、液晶素子に正確
に電圧|V|が印加されたときのものである。実際の液晶パネル、たとえば、アクティ
ブマトリクスを用いた液晶パネルでは、定電荷駆動であることによって、ホールド状態時
における電圧が、書き込み時における電圧から変化してしまうため、液晶素子の透過率は
破線30401に示したような時間変化とはならず、かわりに、実線30401に示した
ような、段階的な時間変化となる。これは、定電荷駆動であることによって電圧が変化し
てしまうため、1回の書き込みでは目的の電圧に到達することができないためである。そ
の結果、液晶素子の透過率の応答時間は、本来の応答時間(破線30401)よりも、見
かけ上、さらに長くなってしまい、残像、尾引き、コントラストの低下といった画像表示
上の障害を顕著に引き起こしてしまうということになる。
However, the smooth time change of the transmittance as shown by the broken line 30401 is when the voltage | V 2 | is accurately applied to the liquid crystal element. In an actual liquid crystal panel, for example, a liquid crystal panel using an active matrix, the voltage in the hold state changes from the voltage in the writing state due to the constant charge drive, so that the transmittance of the liquid crystal element is dashed line 30401. Instead of the time change as shown in the above, the time change is gradual as shown in the solid line 30401. This is because the voltage changes due to the constant charge drive, so that the target voltage cannot be reached by one writing. As a result, the response time of the transmittance of the liquid crystal element becomes apparently longer than the original response time (broken line 30401), and problems in image display such as afterimage, tailing, and decrease in contrast become remarkable. It will cause it.

オーバードライブ駆動を用いることによって、液晶素子の本来の応答時間の長さと、ダイ
ナミックキャパシタンスおよび定電荷駆動による書き込み不足に起因する見かけ上の応答
時間がさらに長くなる現象を、同時に解決することができる。この様子を示したのが、図
84である。図84(A)は、横軸に時間、縦軸に電圧の絶対値をとり、画素回路に書き
込む電圧の制御例を表したものである。図84(B)は、横軸に時間、縦軸に電圧をとっ
た場合の、画素回路に書き込む電圧の制御例を表したものである。図84(C)は、横軸
に時間、縦軸に液晶素子の透過率をとり、図84(A)または図84(B)によって表し
た電圧を画素回路に書き込んだ場合の、液晶素子の透過率の時間変化を表したものである
。図84(A)乃至(C)において、期間Fは電圧の書き換え周期を表し、電圧を書き換
える時刻をt、t、t、t、・・・として説明する。
By using the overdrive drive, it is possible to simultaneously solve the phenomenon that the original response time of the liquid crystal element and the apparent response time due to the insufficient writing due to the dynamic capacitance and the constant charge drive become longer. This situation is shown in FIG. 84. FIG. 84A shows a control example of a voltage written in a pixel circuit, with time on the horizontal axis and absolute value of voltage on the vertical axis. FIG. 84B shows an example of controlling the voltage written in the pixel circuit when the horizontal axis represents time and the vertical axis represents voltage. In FIG. 84 (C), the horizontal axis represents time and the vertical axis represents the transmittance of the liquid crystal element, and the voltage represented by FIG. 84 (A) or FIG. 84 (B) is written in the pixel circuit. It represents the time change of transmittance. In FIGS. 84 (A) to 84 (C), the period F represents the voltage rewriting cycle, and the times at which the voltage is rewritten will be described as t 1 , t 2 , t 3 , t 4 , ....

ここで、液晶表示装置に入力される画像データに対応する書き込み電圧は、時刻0におけ
る書き換えでは|V|、時刻tにおける書き換えでは|V|、時刻t、t、t
、・・・における書き換えでは|V|であるとする。(図84(A)参照)
Here, the write voltage corresponding to the image data input to the liquid crystal display device is | V 1 | for rewriting at time 0, | V 3 | for rewriting at time t 1 , | V 3 |, time t 2 , t 3 , t.
In the rewriting in 4, ..., it is assumed that | V 2 |. (See FIG. 84 (A))

なお、液晶表示装置に入力される画像データに対応する書き込み電圧は、その極性を周期
的に入れ替えてもよい。(反転駆動:図84(B)参照)この方法によって、液晶に直流
電圧をできるだけ印加しないようにすることができるので、液晶素子の劣化による焼きつ
き等を防ぐことができる。なお、極性を入れ替える周期(反転周期)は、電圧の書き換え
周期と同じでもよい。この場合は、反転周期が短いので、反転駆動によるフリッカの発生
を低減することができる。さらに、反転周期は、電圧の書き換え周期の整数倍の周期であ
ってもよい。この場合は、反転周期が長く、極性を変えて電圧を書き込む頻度を減少させ
ることができるため、消費電力を低減することができる。
The polarity of the write voltage corresponding to the image data input to the liquid crystal display device may be changed periodically. (Reversal drive: see FIG. 84 (B)) By this method, it is possible to prevent the DC voltage from being applied to the liquid crystal as much as possible, so that it is possible to prevent seizure due to deterioration of the liquid crystal element. The period for exchanging the polarities (inversion cycle) may be the same as the voltage rewriting cycle. In this case, since the inversion cycle is short, it is possible to reduce the occurrence of flicker due to the inversion drive. Further, the inversion cycle may be a cycle that is an integral multiple of the voltage rewriting cycle. In this case, since the inversion cycle is long and the frequency of writing the voltage by changing the polarity can be reduced, the power consumption can be reduced.

そして、図84(A)または図84(B)に示したような電圧を液晶素子に印加したとき
の液晶素子の透過率の時間変化を、図84(C)に示す。ここで、液晶素子に電圧|V
|が印加され、十分時間が経過した後の液晶素子の透過率をTRとする。同様に、液晶
素子に電圧|V|が印加され、十分時間が経過した後の液晶素子の透過率をTRとす
る。同様に、液晶素子に電圧|V|が印加され、十分時間が経過した後の液晶素子の透
過率をTRとする。時刻tにおいて、液晶素子に印加される電圧が|V|から|V
|に変化すると、液晶素子の透過率は、破線30501に示したように、数フレームを
かけて透過率をTRまで変化しようとする。しかし、電圧|V|の印加は時刻t
終わり、時刻tより後は、電圧|V|が印加される。そのため、液晶素子の透過率は
破線30501に示したようにはならず、実線30502に示したようになる。ここで、
時刻tの時点において、透過率が概ねTRとなっているように、電圧|V|の値を
設定するのが好ましい。ここで、電圧|V|を、オーバードライブ電圧とも呼ぶことと
する。
Then, the time change of the transmittance of the liquid crystal element when the voltage as shown in FIG. 84 (A) or FIG. 84 (B) is applied to the liquid crystal element is shown in FIG. 84 (C). Here, the voltage on the liquid crystal element | V 1
Let TR 1 be the transmittance of the liquid crystal element after a sufficient time has passed after | is applied. Similarly, the transmittance of the liquid crystal element after a voltage | V 2 | is applied to the liquid crystal element and a sufficient time has elapsed is set to TR 2 . Similarly, the transmittance of the liquid crystal element after a voltage | V 3 | is applied to the liquid crystal element and a sufficient time has elapsed is set to TR 3 . At time t 1 , the voltage applied to the liquid crystal element changes from | V 1 | to | V.
When it changes to 3 |, the transmittance of the liquid crystal element tries to change to TR 3 over several frames as shown by the broken line 30501. However, the voltage | V 3 | applied at the end at time t 2, later than time t 2, the voltage | V 2 | is applied. Therefore, the transmittance of the liquid crystal element is not as shown by the broken line 30501, but as shown by the solid line 30502. here,
At the time of time t 2, the so transmittance is generally a TR 2, the voltage | V 3 | to set the values preferred. Here, the voltage | V 3 | is also referred to as an overdrive voltage.

つまり、オーバードライブ電圧である|V|を変化させれば、液晶素子の応答時間をあ
る程度制御することができる。なぜならば、液晶の応答時間は、電界の強さによって変化
するからである。具体的には、電界が強いほど、液晶素子の応答時間は短くなり、電界が
弱いほど、液晶素子の応答時間は長くなる。
That is, the response time of the liquid crystal element can be controlled to some extent by changing the overdrive voltage | V 3 |. This is because the response time of the liquid crystal changes depending on the strength of the electric field. Specifically, the stronger the electric field, the shorter the response time of the liquid crystal element, and the weaker the electric field, the longer the response time of the liquid crystal element.

なお、オーバードライブ電圧である|V|は、電圧の変化量、すなわち、目的とする透
過率TRおよびTRを与える電圧|V|および|V|、にしたがって変化させる
のが好ましい。なぜならば、液晶素子の応答時間が電圧の変化量によって変わってしまっ
ても、オーバードライブ電圧である|V|をそれに合わせて変化させれば、常に最適な
応答時間を得ることができるからである。
The overdrive voltage | V 3 | is preferably changed according to the amount of change in voltage, that is, the voltages | V 1 | and | V 2 | that give the target transmittances TR 1 and TR 2. .. This is because even if the response time of the liquid crystal element changes depending on the amount of change in voltage, the optimum response time can always be obtained by changing the overdrive voltage | V 3 | accordingly. is there.

なお、オーバードライブ電圧である|V|は、TN、VA、IPS、OCB等の液晶の
モードによって変化させるのが好ましい。なぜならば、液晶の応答速度が液晶のモードに
よって異なってしまっても、オーバードライブ電圧である|V|をそれに合わせて変化
させれば、常に最適な応答時間を得ることができるからである。
The overdrive voltage | V 3 | is preferably changed depending on the mode of the liquid crystal such as TN, VA, IPS, OCB. This is because even if the response speed of the liquid crystal differs depending on the mode of the liquid crystal, the optimum response time can always be obtained by changing the overdrive voltage | V 3 | accordingly.

なお、電圧書き換え周期Fは、入力信号のフレーム周期と同じでもよい。この場合は、液
晶表示装置の周辺駆動回路を簡単にできるため、製造コストの低い液晶表示装置を得るこ
とができる。
The voltage rewriting cycle F may be the same as the frame cycle of the input signal. In this case, since the peripheral drive circuit of the liquid crystal display device can be simplified, a liquid crystal display device having a low manufacturing cost can be obtained.

なお、電圧書き換え周期Fは、入力信号のフレーム周期よりも短くてもよい。たとえば、
電圧書き換え周期Fは入力信号のフレーム周期の1/2倍でもよいし、1/3倍でもよい
し、それ以下でもよい。この方法は、黒挿入駆動、バックライト点滅、バックライトスキ
ャン、動き補償による中間画像挿入駆動等、液晶表示装置のホールド駆動に起因する動画
品質の低下の対策法と合わせて用いるのが効果的である。すなわち、液晶表示装置のホー
ルド駆動に起因する動画品質の低下の対策法は、要求される液晶素子の応答時間が短いた
め、本実施形態で説明したオーバードライブ駆動法を用いることで、比較的容易に液晶素
子の応答時間を短くすることができる。液晶素子の応答時間は、セルギャップ、液晶材料
および液晶モード等によって本質的に短くすることは可能ではあるが、技術的に困難であ
る。そのため、オーバードライブのような、駆動方法から液晶素子の応答時間を短くする
方法を用いることは、非常に重要である。
The voltage rewriting cycle F may be shorter than the frame cycle of the input signal. For example
The voltage rewriting cycle F may be 1/2 times, 1/3 times, or less than the frame period of the input signal. This method is effective in combination with countermeasures for deterioration of video quality due to hold drive of the liquid crystal display device, such as black insertion drive, backlight blinking, backlight scan, and intermediate image insertion drive by motion compensation. is there. That is, since the required response time of the liquid crystal element is short, the countermeasure for the deterioration of the moving image quality due to the hold drive of the liquid crystal display device is relatively easy by using the overdrive drive method described in the present embodiment. The response time of the liquid crystal element can be shortened. Although it is possible to shorten the response time of the liquid crystal element essentially depending on the cell gap, the liquid crystal material, the liquid crystal mode, and the like, it is technically difficult. Therefore, it is very important to use a method such as overdrive that shortens the response time of the liquid crystal element from the driving method.

なお、電圧書き換え周期Fは、入力信号のフレーム周期よりも長くてもよい。たとえば、
電圧書き換え周期Fは入力信号のフレーム周期の2倍でもよいし、3倍でもよいし、それ
以上でもよい。この方法は、長期間電圧の書き換えが行なわれないか否かを判断する手段
(回路)と合わせて用いるのが効果的である。すなわち、長期間電圧の書き換えが行なわ
れない場合は、電圧の書き換え動作自体を行わないことによって、回路の動作をその期間
中は停止させることができるので、消費電力の低い液晶表示装置を得ることができる。
The voltage rewriting cycle F may be longer than the frame cycle of the input signal. For example
The voltage rewriting cycle F may be twice, three times, or more than the frame period of the input signal. This method is effective when used in combination with a means (circuit) for determining whether or not the voltage is rewritten for a long period of time. That is, when the voltage is not rewritten for a long period of time, the operation of the circuit can be stopped during that period by not performing the voltage rewriting operation itself, so that a liquid crystal display device having low power consumption can be obtained. Can be done.

次に、オーバードライブ電圧|V|を、目的とする透過率TRおよびTRを与える
電圧|V|および|V|、にしたがって変化させるための具体的な方法について説明
する。
Next, a specific method for changing the overdrive voltage | V 3 | according to the voltages | V 1 | and | V 2 | that give the desired transmittances TR 1 and TR 2 will be described.

オーバードライブ回路は、目的とする透過率TRおよびTRを与える電圧|V|お
よび|V|にしたがって、オーバードライブ電圧|V|を適切に制御するための回路
であるため、オーバードライブ回路に入力される信号は、透過率TRを与える電圧|V
|に関係する信号と、透過率TRを与える電圧|V|に関係する信号であり、オー
バードライブ回路から出力される信号は、オーバードライブ電圧|V|に関係する信号
となる。ここで、これらの信号としては、液晶素子に印加する電圧(|V|、|V
、|V|)のようなアナログの電圧値であってもよいし、液晶素子に印加する電圧を与
えるためのデジタル信号であってもよい。ここでは、オーバードライブ回路に関係する信
号はデジタル信号であるとして説明する。
Since the overdrive circuit is a circuit for appropriately controlling the overdrive voltage | V 3 | according to the voltages | V 1 | and | V 2 | that give the target transmission voltages TR 1 and TR 2, it is over. The signal input to the drive circuit is a voltage | V that gives a transmission rate TR 1.
The signal related to 1 | and the signal related to the voltage | V 2 | that gives the transmittance TR 2 , and the signal output from the overdrive circuit is the signal related to the overdrive voltage | V 3 |. Here, as these signals, the voltage applied to the liquid crystal element (| V 1 |, | V 2 |
, | V 3 |) may be an analog voltage value, or may be a digital signal for giving a voltage to be applied to the liquid crystal element. Here, the signal related to the overdrive circuit will be described as a digital signal.

まず、図80の(A)を参照して、オーバードライブ回路の全体的な構成について説明す
る。ここでは、オーバードライブ電圧を制御するための信号として、入力画像信号301
01aおよび30101bを用いる。これらの信号を処理した結果、オーバードライブ電
圧を与える信号として、出力画像信号30104が出力されるとする。
First, the overall configuration of the overdrive circuit will be described with reference to FIG. 80 (A). Here, the input image signal 301 is used as a signal for controlling the overdrive voltage.
01a and 30101b are used. As a result of processing these signals, it is assumed that the output image signal 30104 is output as a signal that gives an overdrive voltage.

ここで、目的とする透過率TRおよびTRを与える電圧|V|および|V|は、
互いに隣り合ったフレームにおける画像信号であるため、入力画像信号30101aおよ
び30101bも、同様に互いに隣り合ったフレームにおける画像信号であることが好ま
しい。このような信号を得るためには、入力画像信号30101aを、図80の(A)に
おける遅延回路30102に入力し、その結果出力される信号を、入力画像信号3010
1bとすることができる。遅延回路30102としては、たとえば、メモリが挙げられる
。すなわち、入力画像信号30101aを1フレーム分遅延させるために、メモリに当該
入力画像信号30101aを記憶させておき、同時に、1つ前のフレームにおいて記憶さ
せておいた信号を、入力画像信号30101bとしてメモリから取り出し、入力画像信号
30101aと、入力画像信号30101bを、同時に補正回路30103に入力するこ
とで、互いに隣り合ったフレームにおける画像信号を扱えるようにすることができる。そ
して、互いに隣り合ったフレームにおける画像信号を、補正回路30103に入力するこ
とで、出力画像信号30104を得ることができる。なお、遅延回路30102としてメ
モリを用いたときは、1フレーム分遅延させるために、1フレーム分の画像信号を記憶で
きる容量を持ったメモリ(すなわち、フレームメモリ)とすることができる。こうするこ
とで、メモリ容量の過不足なく、遅延回路としての機能を有することができる。
Here, the voltages | V 1 | and | V 2 | that give the desired transmittances TR 1 and TR 2 are
Since the image signals are in frames adjacent to each other, it is preferable that the input image signals 30101a and 30101b are also image signals in frames adjacent to each other. In order to obtain such a signal, the input image signal 30101a is input to the delay circuit 30102 in FIG. 80A, and the resulting signal is input to the input image signal 3010.
It can be 1b. Examples of the delay circuit 30102 include a memory. That is, in order to delay the input image signal 30101a by one frame, the input image signal 30101a is stored in the memory, and at the same time, the signal stored in the previous frame is stored as the input image signal 30101b in the memory. By simultaneously inputting the input image signal 30101a and the input image signal 30101b into the correction circuit 30103, it is possible to handle the image signals in frames adjacent to each other. Then, the output image signal 30104 can be obtained by inputting the image signals in the frames adjacent to each other into the correction circuit 30103. When a memory is used as the delay circuit 30102, a memory having a capacity capable of storing an image signal for one frame (that is, a frame memory) can be used in order to delay by one frame. By doing so, it is possible to have a function as a delay circuit without excess or deficiency of the memory capacity.

次に、メモリの容量を削減することを主な目的として構成された遅延回路30102につ
いて説明する。遅延回路30102としてこのような回路を用いることで、メモリの容量
を削減することができるため、製造コストを低減することができる。
Next, the delay circuit 30102 configured mainly for the purpose of reducing the memory capacity will be described. By using such a circuit as the delay circuit 30102, the capacity of the memory can be reduced, so that the manufacturing cost can be reduced.

このような特徴を持つ遅延回路30102として、具体的には、図80の(B)に示すよ
うなものを用いることができる。図80の(B)に示す遅延回路30102は、エンコー
ダ30105と、メモリ30106と、デコーダ30107を有する。
Specifically, as the delay circuit 30102 having such a feature, the one shown in FIG. 80 (B) can be used. The delay circuit 30102 shown in FIG. 80 (B) includes an encoder 30105, a memory 30106, and a decoder 30107.

図80の(B)に示す遅延回路30102の動作としては、次のようなものとなる。まず
、入力画像信号30101aをメモリ30106に記憶させる前に、エンコーダ3010
5によって、圧縮処理を行なう。これによって、メモリ30106に記憶させるべきデー
タのサイズを減らすことができる。その結果、メモリの容量を削減することができるため
、製造コストを低減することができる。そして、圧縮処理を施された画像信号は、デコー
ダ30107に送られ、ここで伸張処理を行なう。これによって、エンコーダ30105
によって圧縮処理された前の信号を復元することができる。ここで、エンコーダ3010
5およびデコーダ30107によって行なわれる圧縮伸張処理は、可逆的な処理であって
もよい。こうすることで、圧縮伸張処理を行なった後でも画像信号の劣化がないため、最
終的に装置に表示される画像の品質を落とすことなく、メモリの容量を削減することがで
きる。さらに、エンコーダ30105およびデコーダ30107によって行なわれる圧縮
伸張処理は、非可逆的な処理であってもよい。こうすることで、圧縮後の画像信号のデー
タのサイズを非常に小さくすることができるため、メモリの容量を大幅に削減することが
できる。
The operation of the delay circuit 30102 shown in FIG. 80 (B) is as follows. First, before storing the input image signal 30101a in the memory 30106, the encoder 3010
According to 5, the compression process is performed. This makes it possible to reduce the size of the data to be stored in the memory 30106. As a result, the memory capacity can be reduced, so that the manufacturing cost can be reduced. Then, the compressed image signal is sent to the decoder 30107, where the decompression process is performed. As a result, the encoder 30105
The previous signal compressed by can be restored. Here, the encoder 3010
The compression / decompression process performed by 5 and the decoder 30107 may be a reversible process. By doing so, since the image signal is not deteriorated even after the compression / decompression processing is performed, the memory capacity can be reduced without degrading the quality of the image finally displayed on the apparatus. Further, the compression / decompression processing performed by the encoder 30105 and the decoder 30107 may be irreversible processing. By doing so, the size of the compressed image signal data can be made very small, so that the memory capacity can be significantly reduced.

なお、メモリの容量を削減するための方法としては、上に挙げたもの以外にも、様々な方
法を用いることができる。エンコーダによって画像圧縮するのではなく、画像信号が有す
る色情報を削減する(たとえば、26万色から6万5千色に減色する)、またはデータ数
を削減する(解像度を小さくする)、などの方法を用いることができる。
As a method for reducing the memory capacity, various methods other than those listed above can be used. Instead of compressing the image with an encoder, reduce the color information contained in the image signal (for example, reduce the color from 260,000 colors to 65,000 colors), or reduce the number of data (reduce the resolution), etc. The method can be used.

次に、補正回路30103の具体例について、図80の(C)乃至(E)を参照して説明
する。補正回路30103は、2つの入力画像信号から、ある値の出力画像信号を出力す
るための回路である。ここで、2つの入力画像信号と出力画像信号の関係が非線形であり
、簡単な演算で求めることが難しい場合には、補正回路30103として、ルックアップ
テーブル(LUT)を用いてもよい。LUTには、2つの入力画像信号と出力画像信号の
関係が、測定によってあらかじめ求められているため、2つの入力画像信号に対応する出
力画像信号を、LUTを参照するだけで求めることができる。(図80の(C)参照)補
正回路30103としてLUT30108を用いることで、複雑な回路設計等を行なうこ
となく、補正回路30103を実現することができる。
Next, a specific example of the correction circuit 30103 will be described with reference to FIGS. 80 (C) to 80 (E). The correction circuit 30103 is a circuit for outputting an output image signal of a certain value from two input image signals. Here, when the relationship between the two input image signals and the output image signal is non-linear and it is difficult to obtain them by a simple calculation, a look-up table (LUT) may be used as the correction circuit 30103. Since the relationship between the two input image signals and the output image signal is obtained in advance in the LUT by measurement, the output image signal corresponding to the two input image signals can be obtained only by referring to the LUT. (See (C) of FIG. 80) By using the LUT 30108 as the correction circuit 30103, the correction circuit 30103 can be realized without performing complicated circuit design or the like.

ここで、LUTはメモリの1つであるため、メモリ容量をできるだけ削減することが、製
造コストを低減する上で、好ましい。それを実現するための補正回路30103の例とし
て、図80の(D)に示す回路が考えられる。図80の(D)に示す補正回路30103
は、LUT30109と、加算器30110を有する。LUT30109には、入力画像
信号30101aと、出力するべき出力画像信号30104の差分データが格納されてい
る。つまり、入力画像信号30101aおよび入力画像信号30101bから、対応する
差分データをLUT30109から取り出し、取り出した差分データと入力画像信号30
101aを、加算器30110によって加算することで、出力画像信号30104を得る
ことができる。なお、LUT30109に格納するデータを差分データとすることで、L
UTのメモリ容量の削減が実現できる。なぜならば、そのままの出力画像信号30104
よりも、差分データの方がデータサイズが小さいため、LUT30109に必要なメモリ
容量を小さくできるからである。
Here, since the LUT is one of the memories, it is preferable to reduce the memory capacity as much as possible in order to reduce the manufacturing cost. As an example of the correction circuit 30103 for realizing this, the circuit shown in FIG. 80 (D) can be considered. Correction circuit 30103 shown in FIG. 80 (D)
Has a LUT 30109 and an adder 30110. The LUT 30109 stores the difference data between the input image signal 30101a and the output image signal 30104 to be output. That is, the corresponding difference data from the input image signal 30101a and the input image signal 30101b is extracted from the LUT 30109, and the extracted difference data and the input image signal 30
The output image signal 30104 can be obtained by adding 101a with the adder 30110. By using the data stored in the LUT 30109 as the difference data, L
The memory capacity of the UT can be reduced. Because, the output image signal 30104 as it is
This is because the data size of the difference data is smaller than that of the difference data, so that the memory capacity required for the LUT 30109 can be reduced.

さらに、出力画像信号が、2つの入力画像信号の四則演算等の簡単な演算によって求めら
れるならば、加算器、減算器、乗算器等の簡単な回路の組み合わせによって実現できる。
その結果、LUTを用いる必要が無くなり、製造コストを大幅に低減することができる。
このような回路としては、図80の(E)に示す回路を挙げることができる。図80の(
E)に示す補正回路30103は、減算器30111と、乗算器30112と、加算器3
0113、を有する。まず、入力画像信号30101aと、入力画像信号30101bの
差分を、減算器30111によって求める。その後、乗算器30112によって、適切な
係数を差分値に乗ずる。そして、入力画像信号30101aに、適切な係数を乗じた差分
値を、加算器30113によって加算することで、出力画像信号30104を得ることが
できる。このような回路を用いることによって、LUTを用いる必要が無くなり、製造コ
ストを大幅に低減することができる。
Further, if the output image signal is obtained by a simple operation such as a four-rule operation of two input image signals, it can be realized by a combination of simple circuits such as an adder, a subtractor, and a multiplier.
As a result, it is not necessary to use the LUT, and the manufacturing cost can be significantly reduced.
Examples of such a circuit include the circuit shown in FIG. 80 (E). Of FIG. 80
The correction circuit 30103 shown in E) includes a subtractor 30111, a multiplier 30112, and an adder 3.
Has 0113. First, the difference between the input image signal 30101a and the input image signal 30101b is obtained by the subtractor 30111. Then, the multiplier 30112 multiplies the difference by the appropriate coefficient. Then, the output image signal 30104 can be obtained by adding the difference value obtained by multiplying the input image signal 30101a by an appropriate coefficient by the adder 30113. By using such a circuit, it is not necessary to use the LUT, and the manufacturing cost can be significantly reduced.

なお、ある条件の下で、図80の(E)に示す補正回路30103を用いることによって
、不適切な出力画像信号30104を出力することを防止することができる。その条件と
は、オーバードライブ電圧を与える出力画像信号30104と、入力画像信号30101
aおよび入力画像信号30101bの差分値に、線形性があることである。そして、この
線形性の傾きを、乗算器30112によって乗ずる係数とする。すなわち、このような性
質を持つ液晶素子に、図80の(E)に示す補正回路30103を用いることが好ましい
。このような性質を持つ液晶素子としては、応答速度の階調依存性の小さい、IPSモー
ドの液晶素子が挙げられる。このように、たとえば、IPSモードの液晶素子に図80の
(E)に示す補正回路30103を用いることによって、製造コストを大幅に低減でき、
かつ、不適切な出力画像信号30104を出力することを防止することができるオーバー
ドライブ回路を得ることができる。
By using the correction circuit 30103 shown in FIG. 80 (E) under certain conditions, it is possible to prevent the output of an inappropriate output image signal 30104. The conditions are an output image signal 30104 that gives an overdrive voltage and an input image signal 30101.
The difference value between a and the input image signal 30101b has linearity. Then, the slope of this linearity is used as a coefficient to be multiplied by the multiplier 30112. That is, it is preferable to use the correction circuit 30103 shown in FIG. 80 (E) for the liquid crystal element having such a property. Examples of the liquid crystal element having such a property include an IPS mode liquid crystal element having a small gradation dependence of the response speed. As described above, for example, by using the correction circuit 30103 shown in FIG. 80 (E) for the liquid crystal element in the IPS mode, the manufacturing cost can be significantly reduced.
Moreover, it is possible to obtain an overdrive circuit capable of preventing the output of an inappropriate output image signal 30104.

なお、図80の(A)乃至(E)に示した回路と同等の働きを、ソフトウェア処理によっ
て実現してもよい。遅延回路に用いるメモリについては、液晶表示装置が有する他のメモ
リ、液晶表示装置に表示する画像を送り出す側の装置(たとえば、パーソナルコンピュー
タやそれに準じた装置が有するビデオカード等)が有するメモリ等を流用することができ
る。こうすることで、製造コストを低減できるだけでなく、オーバードライブの強さや利
用する状況などを、ユーザが好みに応じて選択できるようにすることができる。
Note that the same functions as the circuits shown in FIGS. 80 (A) to (E) may be realized by software processing. Regarding the memory used for the delay circuit, other memory of the liquid crystal display device, memory of the device that sends out the image to be displayed on the liquid crystal display device (for example, a video card of a personal computer or a similar device), etc. It can be diverted. By doing so, not only the manufacturing cost can be reduced, but also the strength of overdrive and the usage situation can be selected by the user according to his / her preference.

次に、コモン線の電位を操作する駆動について、図81を参照して説明する。図81の(
A)は、液晶素子のような容量的な性質を持つ表示素子を用いた表示装置において、走査
線一本に対し、コモン線が一本配置されているときの、複数の画素回路を表した図である
。図81の(A)に示す画素回路は、トランジスタ30201、補助容量30202、表
示素子30203、映像信号線30204、走査線30205、コモン線30206、を
備えている。
Next, the drive for manipulating the potential of the common line will be described with reference to FIG. 81. Of FIG. 81
A) represents a plurality of pixel circuits when one common line is arranged for one scanning line in a display device using a display element having a capacitive property such as a liquid crystal element. It is a figure. The pixel circuit shown in FIG. 81 (A) includes a transistor 30201, an auxiliary capacity 30202, a display element 30203, a video signal line 30204, a scanning line 30205, and a common line 30206.

トランジスタ30201のゲート電極は、走査線30205に電気的に接続され、トラン
ジスタ30201のソース電極及びドレイン電極の一方は、映像信号線30204に電気
的に接続され、トランジスタ30201のソース電極及びドレイン電極の他方は、補助容
量30202の一方の電極、及び表示素子30203の一方の電極に電気的に接続されて
いる。
また、補助容量30202の他方の電極は、コモン線30206に電気的に接続されてい
る。
The gate electrode of the transistor 30201 is electrically connected to the scanning line 30205, one of the source electrode and the drain electrode of the transistor 30201 is electrically connected to the video signal line 30204, and the other of the source electrode and the drain electrode of the transistor 30201. Is electrically connected to one electrode of the auxiliary capacity 30202 and one electrode of the display element 30203.
Further, the other electrode of the auxiliary capacity 30202 is electrically connected to the common wire 30206.

まず、走査線30205によって選択された画素は、トランジスタ30201がオンとな
るため、それぞれ、映像信号線30204を介して、表示素子30203及び補助容量3
0202に映像信号に対応した電圧がかかる。このとき、その映像信号が、コモン線30
206に接続された全ての画素に対して最低階調を表示させるものだった場合、あるいは
、コモン線30206に接続された全ての画素に対して最高階調を表示させるものだった
場合は、画素にそれぞれ映像信号線30204を介して映像信号を書き込む必要はない。
映像信号線30204を介して映像信号を書き込む代わりに、コモン線30206の電位
を動かすことで、表示素子30203にかかる電圧を変えることができる。
First, since the transistor 30201 is turned on for the pixel selected by the scanning line 30205, the display element 30203 and the auxiliary capacitance 3 are passed through the video signal line 30204, respectively.
A voltage corresponding to the video signal is applied to 0202. At this time, the video signal is the common line 30.
If the lowest gradation is displayed for all the pixels connected to the 206, or if the highest gradation is displayed for all the pixels connected to the common line 30206, the pixel. It is not necessary to write a video signal to each of the video signals via the video signal line 30204.
Instead of writing the video signal via the video signal line 30204, the voltage applied to the display element 30203 can be changed by moving the potential of the common line 30206.

次に、図81の(B)は、液晶素子のような容量的な性質を持つ表示素子を用いた表示装
置において、走査線一本に対し、コモン線が2本配置されているときの、複数の画素回路
を表した図である。図81の(B)に示す画素回路は、トランジスタ30211、補助容
量30212、表示素子30213、映像信号線30214、走査線30215、第1の
コモン線30216、第2のコモン線30217、を備えている。
Next, FIG. 81B shows a display device using a display element having a capacitive property such as a liquid crystal element, in which two common lines are arranged for one scanning line. It is a figure showing a plurality of pixel circuits. The pixel circuit shown in FIG. 81 (B) includes a transistor 30211, an auxiliary capacitance 30212, a display element 30213, a video signal line 30214, a scanning line 30215, a first common line 30216, and a second common line 30217. ..

トランジスタ30211のゲート電極は、走査線30215に電気的に接続され、トラン
ジスタ30211のソース電極及びドレイン電極の一方は、映像信号線30214に電気
的に接続され、トランジスタ30211のソース電極及びドレイン電極の他方は、補助容
量30212の一方の電極、及び表示素子30213の一方の電極に電気的に接続されて
いる。
また、補助容量30212の他方の電極は、第1のコモン線30216に電気的に接続さ
れている。
また、当該画素と隣接する画素においては、補助容量30212の他方の電極は、第2の
コモン線30217に電気的に接続されている。
The gate electrode of the transistor 30211 is electrically connected to the scanning line 30215, and one of the source electrode and the drain electrode of the transistor 30211 is electrically connected to the video signal line 30214, and the other of the source electrode and the drain electrode of the transistor 30211. Is electrically connected to one electrode of the auxiliary capacity 30212 and one electrode of the display element 30213.
Further, the other electrode of the auxiliary capacitance 30212 is electrically connected to the first common wire 30216.
Further, in the pixel adjacent to the pixel, the other electrode of the auxiliary capacitance 30212 is electrically connected to the second common line 30217.

図81の(B)に示す画素回路は、コモン線一本に対し電気的に接続されている画素が少
ないため、映像信号線30214を介して映像信号を書き込む代わりに、第1のコモン線
30216又は第2のコモン線30217の電位を動かすことで、表示素子30213に
かかる電圧を変えることができる頻度が、顕著に大きくなる。また、ソース反転駆動又は
ドット反転駆動が可能になる。ソース反転駆動又はドット反転駆動により、素子の信頼性
を向上させつつ、フリッカを抑えることができる。
Since the pixel circuit shown in FIG. 81 (B) has few pixels electrically connected to one common line, the first common line 30216 is used instead of writing the video signal via the video signal line 30214. Alternatively, by moving the potential of the second common line 30217, the frequency with which the voltage applied to the display element 30213 can be changed becomes significantly higher. In addition, source inversion drive or dot inversion drive becomes possible. By the source inversion drive or the dot inversion drive, flicker can be suppressed while improving the reliability of the element.

次に、走査型バックライトについて、図82を参照して説明する。図82の(A)は、冷
陰極管を並置した走査型バックライトを示す図である。図82の(A)に示す走査型バッ
クライトは、拡散板30301と、N個の冷陰極管30302―1から30302―Nと
、を備える。N個の冷陰極管30302―1から30302―Nを、拡散板30301の
後ろに並置することで、N個の冷陰極管30302―1から30302―Nは、その輝度
を変化させて走査することができる。
Next, the scanning backlight will be described with reference to FIG. 82. FIG. 82 (A) is a diagram showing a scanning backlight in which cold cathode tubes are juxtaposed. The scanning backlight shown in FIG. 82 (A) includes a diffuser plate 30301 and N cold cathode tubes 30302-1 to 30302-N. By arranging N cold-cathode tubes 30302-1 to 30302-N behind the diffuser plate 30301, the N cold-cathode tubes 30302-1 to 30302-N can be scanned by changing their brightness. Can be done.

走査するときの各冷陰極管の輝度の変化を、図82の(C)を用いて説明する。まず、冷
陰極管30302―1の輝度を、一定時間変化させる。そして、その後に、冷陰極管30
302―1の隣に配置された冷陰極管30302―2の輝度を、同じ時間だけ変化させる
。このように、冷陰極管30302―1から30302―Nまで、輝度を順に変化させる
。なお、図82の(C)においては、一定時間変化させる輝度は、元の輝度より小さいも
のとしたが、元の輝度より大きくてもよい。また、冷陰極管30302―1から3030
2―Nまで走査するとしたが、逆方向に冷陰極管30302―Nから30302―1まで
走査してもよい。
The change in the brightness of each cold-cathode tube during scanning will be described with reference to FIG. 82 (C). First, the brightness of the cold cathode tube 30302-1 is changed for a certain period of time. Then, after that, the cold cathode tube 30
The brightness of the cold cathode fluorescent lamp 30302-2 arranged next to the 302-1 is changed by the same time. In this way, the brightness is sequentially changed from the cold cathode tubes 30302-1 to 30302-N. In (C) of FIG. 82, the brightness changed for a certain period of time is smaller than the original brightness, but may be larger than the original brightness. In addition, cold cathode tubes 30302-1 to 3030
Although it is assumed that scanning is performed up to 2-N, the cold cathode tubes 30302-N to 30302-1 may be scanned in the opposite direction.

図82のように駆動することで、バックライトの平均輝度を小さくすることができる。し
たがって、液晶表示装置の消費電力の大部分を占める、バックライトの消費電力を低減す
ることができる。
By driving as shown in FIG. 82, the average brightness of the backlight can be reduced. Therefore, it is possible to reduce the power consumption of the backlight, which accounts for most of the power consumption of the liquid crystal display device.

なお、走査型バックライトの光源として、LEDを用いてもよい。その場合の走査型バッ
クライトは、図82の(B)のようになる。図82の(B)に示す走査型バックライトは
、拡散板30311と、LEDを並置した光源30312―1から30312―Nと、を
備える。走査型バックライトの光源として、LEDを用いた場合、バックライトを薄く、
軽くできる利点がある。また、色再現範囲を広げることができるという利点がある。さら
に、LEDを並置した光源30312―1から30312―Nのそれぞれに並置したLE
Dも、同様に走査することができるので、点走査型のバックライトとすることもできる。
点走査型とすれば、動画像の画質をさらに向上させることができる。
An LED may be used as the light source of the scanning backlight. The scanning backlight in that case is as shown in FIG. 82 (B). The scanning backlight shown in FIG. 82 (B) includes a diffuser plate 30311 and light sources 30312-1 to 30312-N in which LEDs are arranged side by side. When an LED is used as the light source of the scanning backlight, the backlight is thin.
It has the advantage of being lighter. In addition, there is an advantage that the color reproduction range can be widened. Further, LEs juxtaposed with each of the light sources 30312-1 to 30312-N in which LEDs are juxtaposed.
Since D can also be scanned in the same manner, it can also be a point scanning type backlight.
If the point scanning type is used, the image quality of moving images can be further improved.

なお、バックライトの光源としてLEDを用いた場合も、図82の(C)に示すように輝
度を変化させて駆動することができる。
Even when an LED is used as the light source of the backlight, it can be driven by changing the brightness as shown in FIG. 82 (C).

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容(
一部でもよい)は、別の図で述べた内容(一部でもよい)に対して、適用、組み合わせ、
又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各
々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させるこ
とが出来る。
In addition, although it has been described using various figures in this embodiment, the contents described in each figure (
(May be part) applies, combines, and applies to the content (may be part) described in another figure.
Alternatively, it can be replaced freely. Further, in the figures described so far, more figures can be formed by combining different parts with respect to each part.

同様に、本実施の形態の各々の図で述べた内容(一部でもよい)は、別の実施の形態の図
で述べた内容(一部でもよい)対して、適用、組み合わせ、又は置き換えなどを自由に行
うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の
形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
Similarly, the content (which may be a part) described in each figure of the present embodiment may be applied, combined, or replaced with respect to the content (which may be a part) described in the figure of another embodiment. Can be done freely. Further, in the figure of the present embodiment, more figures can be constructed by combining the parts of another embodiment with respect to each part.

なお、本実施の形態は、他の実施の形態で述べた内容(一部でもよい)を、具現化した場
合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、
詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示
している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合
わせ、又は置き換えを自由に行うことができる。
In addition, in this embodiment, the contents (may be a part) described in other embodiments are improved as an example when they are embodied, an example when they are slightly deformed, and an example when a part is changed. An example of the case,
An example of the case described in detail, an example of the case of application, an example of related parts, and the like are shown. Therefore, the contents described in the other embodiments can be freely applied, combined, or replaced with the present embodiments.

(実施の形態9)
本実施の形態においては、各種液晶モードについて説明する。
(Embodiment 9)
In this embodiment, various liquid crystal modes will be described.

まず、断面図を用いて各種液晶モードについて説明する。 First, various liquid crystal modes will be described with reference to cross-sectional views.

図134(A)、(B)は、TNモードの断面の模式図を示す。 FIGS. 134 (A) and 134 (B) show a schematic view of a cross section of the TN mode.

互いに対向するように配置された第1の基板50101及び第2の基板50102に、液
晶層50100が挟持されている。第1の基板50101の上面には、第1の電極501
05が形成されている。第2の基板50102の上面には、第2の電極50106が形成
されている。第1の基板50101の液晶層と反対側には、第1の偏光板50103が配
置されている。第2の基板50102の液晶層と反対側には、第2の偏光板50104が
配置されている。なお、第1の偏光板50103と第2の偏光板50104とは、クロス
ニコルになるように配置されている。
The liquid crystal layer 50100 is sandwiched between the first substrate 50101 and the second substrate 50102 arranged so as to face each other. On the upper surface of the first substrate 50101, the first electrode 501
05 is formed. A second electrode 50106 is formed on the upper surface of the second substrate 50102. The first polarizing plate 50103 is arranged on the side opposite to the liquid crystal layer of the first substrate 50101. A second polarizing plate 50104 is arranged on the side opposite to the liquid crystal layer of the second substrate 50102. The first polarizing plate 50103 and the second polarizing plate 50104 are arranged so as to form a cross Nicol.

第1の偏光板50103は、第1の基板50101の上面に配置されてもよい。第2の偏
光板50104は、第2の基板50102の上面に配置されてもよい。
The first polarizing plate 50103 may be arranged on the upper surface of the first substrate 50101. The second polarizing plate 50104 may be arranged on the upper surface of the second substrate 50102.

第1の電極50105及び第2の電極50106のうち、少なくとも一方(又は両方)の
電極が透光性を有していればよい(透過型又は反射型)。あるいは、両方の電極が透光性
を有し、かつ一方の電極の一部が反射性を有していてもよい(半透過型)。
Of the first electrode 50105 and the second electrode 50106, at least one (or both) of the electrodes may have translucency (transmissive type or reflective type). Alternatively, both electrodes may be translucent and a part of one electrode may be reflective (semi-transmissive type).

図134(A)は、第1の電極50105及び第2の電極50106に電圧が印加(縦電
界方式と呼ぶ)された場合の断面の模式図である。液晶分子が縦に並んだ状態となるため
、バックライトからの光は液晶分子の複屈折の影響を受けない。そして、第1の偏光板5
0103と第2の偏光板50104とがクロスニコルになるように配置されているため、
バックライトからの光は基板を通過できない。したがって、黒色表示が行われる。
FIG. 134 (A) is a schematic cross-sectional view when a voltage is applied to the first electrode 50105 and the second electrode 50106 (referred to as a longitudinal electric field method). Since the liquid crystal molecules are arranged vertically, the light from the backlight is not affected by the birefringence of the liquid crystal molecules. And the first polarizing plate 5
Since 0103 and the second polarizing plate 50104 are arranged so as to form a cross Nicol,
Light from the backlight cannot pass through the substrate. Therefore, the black display is performed.

なお、第1の電極50105及び第2の電極50106に印加する電圧を制御することで
、液晶分子の状態を制御することが可能である。したがって、バックライトからの光が基
板を通過する量を制御できるため、所定の映像表示を行うことが可能である。
By controlling the voltage applied to the first electrode 50105 and the second electrode 50106, it is possible to control the state of the liquid crystal molecules. Therefore, since the amount of light from the backlight passing through the substrate can be controlled, it is possible to display a predetermined image.

図134(B)は、第1の電極50105及び第2の電極50106に電圧が印加されて
いない場合の断面の模式図である。液晶分子が横に並び、平面内で回転している状態とな
るため、バックライトからの光は液晶分子の複屈折の影響を受ける。そして、第1の偏光
板50103と第2の偏光板50104とがクロスニコルになるように配置されているた
め、バックライトからの光は基板を通過する。したがって、白色表示が行われる。いわゆ
るノーマリーホワイトモードである。
FIG. 134 (B) is a schematic cross-sectional view when no voltage is applied to the first electrode 50105 and the second electrode 50106. Since the liquid crystal molecules are arranged side by side and rotate in a plane, the light from the backlight is affected by the birefringence of the liquid crystal molecules. Since the first polarizing plate 50103 and the second polarizing plate 50104 are arranged so as to form a cross Nicol, the light from the backlight passes through the substrate. Therefore, white display is performed. This is the so-called normally white mode.

図134(A)、(B)に示した構成を有する液晶表示装置は、カラーフィルタを設ける
ことで、フルカラー表示を行うことができる。カラーフィルタは、第1の基板50101
側又は第2の基板50102側に設けることができる。
The liquid crystal display device having the configurations shown in FIGS. 134 (A) and 134 (B) can perform full-color display by providing a color filter. The color filter is the first substrate 50101.
It can be provided on the side or the second substrate 50102 side.

TNモードに使用される液晶材料は、公知のものを使用すればよい。 As the liquid crystal material used in the TN mode, a known one may be used.

図135(A)、(B)は、VAモードの断面の模式図を示す。VAモードは、無電界の
時に液晶分子が基板に垂直となるように配向されているモードである。
FIGS. 135 (A) and 135 (B) show a schematic view of a cross section of the VA mode. The VA mode is a mode in which the liquid crystal molecules are oriented so as to be perpendicular to the substrate when there is no electric field.

互いに対向するように配置された第1の基板50201及び第2の基板50202に、液
晶層50200が挟持されている。第1の基板50201の上面には、第1の電極502
05が形成されている。第2の基板50202の上面には、第2の電極50206が形成
されている。第1の基板50201の液晶層と反対側には、第1の偏光板50203が配
置されている。第2の基板50202の液晶層と反対側には、第2の偏光板50204が
配置されている。なお、第1の偏光板50203と第2の偏光板50204とは、クロス
ニコルになるように配置されている。
The liquid crystal layer 50200 is sandwiched between the first substrate 50201 and the second substrate 50202 arranged so as to face each other. On the upper surface of the first substrate 50201, the first electrode 502
05 is formed. A second electrode 50206 is formed on the upper surface of the second substrate 50202. A first polarizing plate 50203 is arranged on the opposite side of the first substrate 50201 from the liquid crystal layer. A second polarizing plate 50204 is arranged on the side opposite to the liquid crystal layer of the second substrate 50202. The first polarizing plate 50203 and the second polarizing plate 50204 are arranged so as to form a cross Nicol.

第1の偏光板50203は、第1の基板50201の上面に配置されてもよい。第2の偏
光板50204は、第2の基板50202の上面に配置されてもよい。
The first polarizing plate 50203 may be arranged on the upper surface of the first substrate 50201. The second polarizing plate 50204 may be arranged on the upper surface of the second substrate 50202.

第1の電極50205及び第2の電極50206のうち、少なくとも一方(又は両方)の
電極が透光性を有していればよい(透過型又は反射型)。あるいは、両方の電極が透光性
を有し、かつ一方の電極の一部が反射性を有していてもよい(半透過型)。
Of the first electrode 50205 and the second electrode 50206, at least one (or both) electrodes may have translucency (transmissive type or reflective type). Alternatively, both electrodes may be translucent and a part of one electrode may be reflective (semi-transmissive type).

図135(A)は、第1の電極50205及び第2の電極50206に電圧が印加(縦電
界方式と呼ぶ)された場合の断面の模式図である。液晶分子が横に並んだ状態となるため
、バックライトからの光は液晶分子の複屈折の影響を受ける。そして、第1の偏光板50
203と第2の偏光板50204とがクロスニコルになるように配置されているため、バ
ックライトからの光は基板を通過する。したがって、白色表示が行われる。
FIG. 135 (A) is a schematic cross-sectional view when a voltage is applied to the first electrode 50205 and the second electrode 50206 (referred to as a longitudinal electric field method). Since the liquid crystal molecules are arranged side by side, the light from the backlight is affected by the birefringence of the liquid crystal molecules. And the first polarizing plate 50
Since the 203 and the second polarizing plate 50204 are arranged so as to form a cross Nicol, the light from the backlight passes through the substrate. Therefore, white display is performed.

なお、第1の電極50205及び第2の電極50206に印加する電圧を制御することで
、液晶分子の状態を制御することが可能である。したがって、バックライトからの光が基
板を通過する量を制御できるため、所定の映像表示を行うことが可能である。
By controlling the voltage applied to the first electrode 50205 and the second electrode 50206, it is possible to control the state of the liquid crystal molecules. Therefore, since the amount of light from the backlight passing through the substrate can be controlled, it is possible to display a predetermined image.

図135(B)は、第1の電極50205及び第2の電極50206に電圧が印加されて
いない場合の断面の模式図である。液晶分子が縦に並んだ状態となるため、バックライト
からの光は液晶分子の複屈折の影響を受けない。そして、第1の偏光板50203と第2
の偏光板50204とがクロスニコルになるように配置されているため、バックライトか
らの光は基板を通過しない。したがって、黒色表示が行われる。いわゆるノーマリーブラ
ックモードである。
FIG. 135 (B) is a schematic cross-sectional view when no voltage is applied to the first electrode 50205 and the second electrode 50206. Since the liquid crystal molecules are arranged vertically, the light from the backlight is not affected by the birefringence of the liquid crystal molecules. Then, the first polarizing plate 50203 and the second polarizing plate 50203
Since the polarizing plate 50204 of the above is arranged so as to form a cross Nicol, the light from the backlight does not pass through the substrate. Therefore, the black display is performed. This is the so-called normally black mode.

図135(A)、(B)に示した構成を有する液晶表示装置は、カラーフィルタを設ける
ことで、フルカラー表示を行うことができる。カラーフィルタは、第1の基板50201
側又は第2の基板50202側に設けることができる。
The liquid crystal display device having the configurations shown in FIGS. 135 (A) and 135 (B) can perform full-color display by providing a color filter. The color filter is the first substrate 50201.
It can be provided on the side or the second substrate 50202 side.

VAモードに使用される液晶材料は、公知のものを使用すればよい。 As the liquid crystal material used in the VA mode, a known one may be used.

図135(C)、(D)は、MVAモードの断面の模式図を示す。MVAモードは、それ
ぞれの部分の視野角依存性を互いに補償する方法である。
FIGS. 135 (C) and 135 (D) show a schematic view of a cross section of the MVA mode. The MVA mode is a method of compensating each other for the viewing angle dependence of each part.

互いに対向するように配置された第1の基板50211及び第2の基板50212に、液
晶層50210が挟持されている。第1の基板50211の上面には、第1の電極502
15が形成されている。第2の基板50212の上面には、第2の電極50216が形成
されている。第1の電極50215上には、配向制御用に第1の突起物502117が形
成されている。第2の電極50216上には、配向制御用に第2の突起物502118が
形成されている。第1の基板50211の液晶層と反対側には、第1の偏光板50213
が配置されている。第2の基板50212の液晶層と反対側には、第2の偏光板5021
4が配置されている。なお、第1の偏光板50213と第2の偏光板50214とは、ク
ロスニコルになるように配置されている。
The liquid crystal layer 50210 is sandwiched between the first substrate 50211 and the second substrate 50212 arranged so as to face each other. On the upper surface of the first substrate 50211, the first electrode 502
15 is formed. A second electrode 50216 is formed on the upper surface of the second substrate 50212. A first protrusion 502117 is formed on the first electrode 50215 for orientation control. A second protrusion 502118 is formed on the second electrode 50216 for orientation control. On the side of the first substrate 50211 opposite to the liquid crystal layer, the first polarizing plate 50213
Is placed. On the side of the second substrate 50212 opposite to the liquid crystal layer, the second polarizing plate 5021
4 is arranged. The first polarizing plate 50213 and the second polarizing plate 50214 are arranged so as to form a cross Nicol.

第1の偏光板50213は、第1の基板50211の上面に配置されてもよい。第2の偏
光板50214は、第2の基板50212の上面に配置されてもよい。
The first polarizing plate 50213 may be arranged on the upper surface of the first substrate 50211. The second polarizing plate 50214 may be arranged on the upper surface of the second substrate 50212.

第1の電極50215及び第2の電極50216のうち、少なくとも一方(又は両方)の
電極が透光性を有していればよい(透過型又は反射型)。あるいは、両方の電極が透光性
を有し、かつ一方の電極の一部が反射性を有していてもよい(半透過型)。
Of the first electrode 50215 and the second electrode 50216, at least one (or both) electrodes may have translucency (transmissive type or reflective type). Alternatively, both electrodes may be translucent and a part of one electrode may be reflective (semi-transmissive type).

図135(C)は、第1の電極50215及び第2の電極50216に電圧が印加(縦電
界方式と呼ぶ)された場合の断面の模式図である。液晶分子が第1の突起物502117
及び第2の突起物502118に対して倒れて並んだ状態となるため、バックライトから
の光は液晶分子の複屈折の影響を受ける。そして、第1の偏光板50213と第2の偏光
板50214とがクロスニコルになるように配置されているため、バックライトからの光
は基板を通過する。したがって、白色表示が行われる。
FIG. 135C is a schematic cross-sectional view when a voltage is applied to the first electrode 50215 and the second electrode 50216 (referred to as a longitudinal electric field method). Liquid crystal molecules are the first protrusions 502117
The light from the backlight is affected by the birefringence of the liquid crystal molecules because it is in a state of being tilted and lined up with respect to the second protrusion 502118. Since the first polarizing plate 50213 and the second polarizing plate 50214 are arranged so as to form a cross Nicol, the light from the backlight passes through the substrate. Therefore, white display is performed.

なお、第1の電極50215及び第2の電極50216に印加する電圧を制御することで
、液晶分子の状態を制御することが可能である。したがって、バックライトからの光が基
板を通過する量を制御できるため、所定の映像表示を行うことが可能である。
By controlling the voltage applied to the first electrode 50215 and the second electrode 50216, it is possible to control the state of the liquid crystal molecules. Therefore, since the amount of light from the backlight passing through the substrate can be controlled, it is possible to display a predetermined image.

図135(D)は、第1の電極50215及び第2の電極50216に電圧が印加されて
いない場合の断面の模式図である。液晶分子が縦に並んだ状態となるため、バックライト
からの光は液晶分子の複屈折の影響を受けない。そして、第1の偏光板50213と第2
の偏光板50214とがクロスニコルになるように配置されているため、バックライトか
らの光は基板を通過しない。したがって、黒色表示が行われる。いわゆるノーマリーブラ
ックモードである。
FIG. 135 (D) is a schematic cross-sectional view when no voltage is applied to the first electrode 50215 and the second electrode 50216. Since the liquid crystal molecules are arranged vertically, the light from the backlight is not affected by the birefringence of the liquid crystal molecules. Then, the first polarizing plate 50213 and the second polarizing plate 50213
Since the polarizing plate 50214 is arranged so as to form a cross Nicol, the light from the backlight does not pass through the substrate. Therefore, the black display is performed. This is the so-called normally black mode.

図135(C)、(D)に示した構成を有する液晶表示装置は、カラーフィルタを設ける
ことで、フルカラー表示を行うことができる。カラーフィルタは、第1の基板50211
側又は第2の基板50212側に設けることができる。
The liquid crystal display device having the configurations shown in FIGS. 135 (C) and 135 (D) can perform full-color display by providing a color filter. The color filter is the first substrate 50211.
It can be provided on the side or the second substrate 50212 side.

MVAモードに使用される液晶材料は、公知のものを使用すればよい。 As the liquid crystal material used in the MVA mode, a known one may be used.

図136(A)、(B)は、OCBモードの断面の模式図を示す。OCBモードは、液晶
層内で液晶分子の配列が光学的に補償状態を形成しているため、視野角依存が少ない。こ
の液晶分子の状態は、ベンド配向と呼ばれる。
FIGS. 136 (A) and 136 (B) show a schematic view of a cross section of the OCB mode. In the OCB mode, since the arrangement of the liquid crystal molecules in the liquid crystal layer optically forms a compensation state, the viewing angle dependence is small. This state of the liquid crystal molecule is called bend orientation.

互いに対向するように配置された第1の基板50301及び第2の基板50302に、液
晶層50300が挟持されている。第1の基板50301の上面には、第1の電極503
05が形成されている。第2の基板50302の上面には、第2の電極50306が形成
されている。第1の基板50301の液晶層と反対側には、第1の偏光板50303が配
置されている。第2の基板50302の液晶層と反対側には、第2の偏光板50304が
配置されている。なお、第1の偏光板50303と第2の偏光板50304とは、クロス
ニコルになるように配置されている。
The liquid crystal layer 50300 is sandwiched between the first substrate 50301 and the second substrate 50302 arranged so as to face each other. On the upper surface of the first substrate 50301, the first electrode 503
05 is formed. A second electrode 50306 is formed on the upper surface of the second substrate 50302. The first polarizing plate 50303 is arranged on the side opposite to the liquid crystal layer of the first substrate 50301. A second polarizing plate 50304 is arranged on the side opposite to the liquid crystal layer of the second substrate 50302. The first polarizing plate 50303 and the second polarizing plate 50304 are arranged so as to form a cross Nicol.

第1の偏光板50303は、第1の基板50301の上面に配置されてもよい。第2の偏
光板50304は、第2の基板50302の上面に配置されてもよい。
The first polarizing plate 50303 may be arranged on the upper surface of the first substrate 50301. The second polarizing plate 50304 may be arranged on the upper surface of the second substrate 50302.

第1の電極50305及び第2の電極50306のうち、少なくとも一方(又は両方)の
電極が透光性を有していればよい(透過型又は反射型)。あるいは、両方の電極が透光性
を有し、かつ一方の電極の一部が反射性を有していてもよい(半透過型)。
Of the first electrode 50305 and the second electrode 50306, at least one (or both) of the electrodes may have translucency (transmissive type or reflective type). Alternatively, both electrodes may be translucent and a part of one electrode may be reflective (semi-transmissive type).

図136(A)は、第1の電極50305及び第2の電極50306に電圧が印加(縦電
界方式と呼ぶ)された場合の断面の模式図である。液晶分子が縦に並んだ状態となるため
、バックライトからの光は液晶分子の複屈折の影響を受けない。そして、第1の偏光板5
0303と第2の偏光板50304とがクロスニコルになるように配置されているため、
バックライトからの光は基板を通過しない。したがって、黒色表示が行われる。
FIG. 136 (A) is a schematic cross-sectional view when a voltage is applied to the first electrode 50305 and the second electrode 50306 (referred to as a longitudinal electric field method). Since the liquid crystal molecules are arranged vertically, the light from the backlight is not affected by the birefringence of the liquid crystal molecules. And the first polarizing plate 5
Since 0303 and the second polarizing plate 50304 are arranged so as to form a cross Nicol,
The light from the backlight does not pass through the substrate. Therefore, the black display is performed.

なお、第1の電極50305及び第2の電極50306に印加する電圧を制御することで
、液晶分子の状態を制御することが可能である。したがって、バックライトからの光が基
板を通過する量を制御できるため、所定の映像表示を行うことが可能である。
By controlling the voltage applied to the first electrode 50305 and the second electrode 50306, it is possible to control the state of the liquid crystal molecules. Therefore, since the amount of light from the backlight passing through the substrate can be controlled, it is possible to display a predetermined image.

図136(B)は、第1の電極50305及び第2の電極50306に電圧が印加されて
いない場合の断面の模式図である。液晶分子がベンド配向の状態となるため、バックライ
トからの光は液晶分子の複屈折の影響を受ける。そして、第1の偏光板50303と第2
の偏光板50304とがクロスニコルになるように配置されているため、バックライトか
らの光は基板を通過する。したがって、白色表示が行われる。いわゆるノーマリーホワイ
トモードである。
FIG. 136 (B) is a schematic cross-sectional view when no voltage is applied to the first electrode 50305 and the second electrode 50306. Since the liquid crystal molecules are in a bend-oriented state, the light from the backlight is affected by the birefringence of the liquid crystal molecules. Then, the first polarizing plate 50303 and the second polarizing plate 50303
Since the polarizing plate 50304 of the above is arranged so as to form a cross Nicol, the light from the backlight passes through the substrate. Therefore, white display is performed. This is the so-called normally white mode.

図136(A)、(B)に示した構成を有する液晶表示装置は、カラーフィルタを設ける
ことで、フルカラー表示を行うことができる。カラーフィルタは、第1の基板50301
側又は第2の基板50302側に設けることができる。
The liquid crystal display device having the configurations shown in FIGS. 136 (A) and 136 (B) can perform full-color display by providing a color filter. The color filter is the first substrate 50301.
It can be provided on the side or the second substrate 50302 side.

OCBモードに使用される液晶材料は、公知のものを使用すればよい。 As the liquid crystal material used in the OCB mode, a known one may be used.

図136(C)、(D)は、FLCモード又はAFLCモードの断面の模式図を示す。 FIGS. 136 (C) and 136 (D) show a schematic cross-sectional view of the FLC mode or the AFLC mode.

互いに対向するように配置された第1の基板50311及び第2の基板50312に、液
晶層50310が挟持されている。第1の基板50311の上面には、第1の電極503
15が形成されている。第2の基板50312の上面には、第2の電極50316が形成
されている。第1の基板50311の液晶層と反対側には、第1の偏光板50313が配
置されている。第2の基板50312の液晶層と反対側には、第2の偏光板50314が
配置されている。なお、第1の偏光板50313と第2の偏光板50314とは、クロス
ニコルになるように配置されている。
The liquid crystal layer 50310 is sandwiched between the first substrate 50311 and the second substrate 50312 arranged so as to face each other. On the upper surface of the first substrate 50311, the first electrode 503
15 is formed. A second electrode 50316 is formed on the upper surface of the second substrate 50312. A first polarizing plate 50313 is arranged on the opposite side of the first substrate 50311 from the liquid crystal layer. A second polarizing plate 50314 is arranged on the opposite side of the second substrate 50312 from the liquid crystal layer. The first polarizing plate 50313 and the second polarizing plate 50314 are arranged so as to form a cross Nicol.

第1の偏光板50313は、第1の基板50311の上面に配置されてもよい。第2の偏
光板50314は、第2の基板50312の上面に配置されてもよい。
The first polarizing plate 50313 may be arranged on the upper surface of the first substrate 50311. The second polarizing plate 50314 may be arranged on the upper surface of the second substrate 50312.

第1の電極50315及び第2の電極50316のうち、少なくとも一方(又は両方)の
電極が透光性を有していればよい(透過型又は反射型)。あるいは、両方の電極が透光性
を有し、かつ一方の電極の一部が反射性を有していてもよい(半透過型)。
Of the first electrode 50315 and the second electrode 50316, at least one (or both) electrodes may have translucency (transmissive type or reflective type). Alternatively, both electrodes may be translucent and a part of one electrode may be reflective (semi-transmissive type).

図136(C)は、第1の電極50315及び第2の電極50316に電圧が印加(縦電
界方式と呼ぶ)された場合の断面の模式図である。液晶分子がラビング方向からずれた方
向で横に並んでいる状態となるため、バックライトからの光は液晶分子の複屈折の影響を
受ける。そして、第1の偏光板50313と第2の偏光板50314とがクロスニコルに
なるように配置されているため、バックライトからの光は基板を通過する。したがって、
白色表示が行われる。
FIG. 136 (C) is a schematic cross-sectional view when a voltage is applied to the first electrode 50315 and the second electrode 50316 (referred to as a longitudinal electric field method). Since the liquid crystal molecules are arranged side by side in a direction deviated from the rubbing direction, the light from the backlight is affected by the birefringence of the liquid crystal molecules. Since the first polarizing plate 50313 and the second polarizing plate 50314 are arranged so as to form a cross Nicol, the light from the backlight passes through the substrate. Therefore,
White display is performed.

なお、第1の電極50315及び第2の電極50316に印加する電圧を制御することで
、液晶分子の状態を制御することが可能である。したがって、バックライトからの光が基
板を通過する量を制御できるため、所定の映像表示を行うことが可能である。
By controlling the voltage applied to the first electrode 50315 and the second electrode 50316, it is possible to control the state of the liquid crystal molecules. Therefore, since the amount of light from the backlight passing through the substrate can be controlled, it is possible to display a predetermined image.

図136(D)は、第1の電極50315及び第2の電極50316に電圧が印加されて
いない場合の断面の模式図である。液晶分子がラビング方向に沿って横に並んだ状態とな
るため、バックライトからの光は液晶分子の複屈折の影響を受けない。そして、第1の偏
光板50313と第2の偏光板50314とがクロスニコルになるように配置されている
ため、バックライトからの光は基板を通過しない。したがって、黒色表示が行われる。い
わゆるノーマリーブラックモードである。
FIG. 136 (D) is a schematic cross-sectional view when no voltage is applied to the first electrode 50315 and the second electrode 50316. Since the liquid crystal molecules are arranged side by side along the rubbing direction, the light from the backlight is not affected by the birefringence of the liquid crystal molecules. Since the first polarizing plate 50313 and the second polarizing plate 50314 are arranged so as to form a cross Nicol, the light from the backlight does not pass through the substrate. Therefore, the black display is performed. This is the so-called normally black mode.

図136(C)、(D)に示した構成を有する液晶表示装置は、カラーフィルタを設ける
ことで、フルカラー表示を行うことができる。カラーフィルタは、第1の基板50311
側又は第2の基板50312側に設けることができる。
The liquid crystal display device having the configurations shown in FIGS. 136 (C) and 136 (D) can perform full-color display by providing a color filter. The color filter is the first substrate 50311.
It can be provided on the side or the second substrate 50312 side.

FLCモード又はAFLCモードに使用される液晶材料は、公知のものを使用すればよい
As the liquid crystal material used in the FLC mode or the AFLC mode, a known liquid crystal material may be used.

図137(A)、(B)は、IPSモードの断面の模式図を示す。IPSモードは、液晶
層内で液晶分子の配列が光学的に補償状態を形成しているため、液晶分子を基板に対して
常に平面内で回転させるモードであり、電極は一方の基板側のみに設けた横電界方式をと
る。
FIGS. 137 (A) and 137 (B) show a schematic view of a cross section of the IPS mode. The IPS mode is a mode in which the liquid crystal molecules are always rotated in a plane with respect to the substrate because the arrangement of the liquid crystal molecules is optically compensated in the liquid crystal layer, and the electrodes are on only one substrate side. The provided transverse electric field method is adopted.

互いに対向するように配置された第1の基板50401及び第2の基板50402に、液
晶層50400が挟持されている。第1の基板50401の上面には、第1の電極504
05及び第2の電極50406が形成されている。第1の基板50401の液晶層と反対
側には、第1の偏光板50403が配置されている。第2の基板50402の液晶層と反
対側には、第2の偏光板50404が配置されている。なお、第1の偏光板50403と
第2の偏光板50404とは、クロスニコルになるように配置されている。
The liquid crystal layer 50400 is sandwiched between the first substrate 50401 and the second substrate 50402 arranged so as to face each other. On the upper surface of the first substrate 50401, the first electrode 504
05 and a second electrode 50406 are formed. A first polarizing plate 50403 is arranged on the opposite side of the first substrate 50401 from the liquid crystal layer. A second polarizing plate 50404 is arranged on the side opposite to the liquid crystal layer of the second substrate 50402. The first polarizing plate 50403 and the second polarizing plate 50404 are arranged so as to form a cross Nicol.

第1の偏光板50403は、第1の基板50401の上面に配置されてもよい。第2の偏
光板50404は、第2の基板50402の上面に配置されてもよい。
The first polarizing plate 50403 may be arranged on the upper surface of the first substrate 50401. The second polarizing plate 50404 may be arranged on the upper surface of the second substrate 50402.

第1の電極50405及び第2の電極50406のうち、少なくとも一方(又は両方)の
電極が透光性を有していればよい(透過型又は反射型)。あるいは、両方の電極が透光性
を有し、かつ一方の電極の一部が反射性を有していてもよい(半透過型)。
Of the first electrode 50405 and the second electrode 50406, at least one (or both) electrodes may have translucency (transmissive type or reflective type). Alternatively, both electrodes may be translucent and a part of one electrode may be reflective (semi-transmissive type).

図137(A)は、第1の電極50405及び第2の電極50406に電圧が印加(縦電
界方式と呼ぶ)された場合の断面の模式図である。液晶分子がラビング方向からずれた電
気力線に沿って配向した状態となるため、バックライトからの光は液晶分子の複屈折の影
響を受ける。そして、第1の偏光板50403と第2の偏光板50404とがクロスニコ
ルになるように配置されているため、バックライトからの光は基板を通過する。したがっ
て、白色表示が行われる。
FIG. 137 (A) is a schematic cross-sectional view when a voltage is applied to the first electrode 50405 and the second electrode 50406 (referred to as a longitudinal electric field method). Since the liquid crystal molecules are oriented along the lines of electric force deviated from the rubbing direction, the light from the backlight is affected by the birefringence of the liquid crystal molecules. Since the first polarizing plate 50403 and the second polarizing plate 50404 are arranged so as to form a cross Nicol, the light from the backlight passes through the substrate. Therefore, white display is performed.

なお、第1の電極50405及び第2の電極50406に印加する電圧を制御することで
、液晶分子の状態を制御することが可能である。したがって、バックライトからの光が基
板を通過する量を制御できるため、所定の映像表示を行うことが可能である。
By controlling the voltage applied to the first electrode 50405 and the second electrode 50406, it is possible to control the state of the liquid crystal molecules. Therefore, since the amount of light from the backlight passing through the substrate can be controlled, it is possible to display a predetermined image.

図137(B)は、第1の電極50405及び第2の電極50406に電圧が印加されて
いない場合の断面の模式図である。液晶分子がラビング方向に沿って横に並んだ状態とな
るため、バックライトからの光は液晶分子の複屈折の影響を受けない。そして、第1の偏
光板50403と第2の偏光板50404とがクロスニコルになるように配置されている
ため、バックライトからの光は基板を通過しない。したがって、黒色表示が行われる。い
わゆるノーマリーブラックモードである。
FIG. 137 (B) is a schematic cross-sectional view when no voltage is applied to the first electrode 50405 and the second electrode 50406. Since the liquid crystal molecules are arranged side by side along the rubbing direction, the light from the backlight is not affected by the birefringence of the liquid crystal molecules. Since the first polarizing plate 50403 and the second polarizing plate 50404 are arranged so as to form a cross Nicol, the light from the backlight does not pass through the substrate. Therefore, the black display is performed. This is the so-called normally black mode.

図137(A)、(B)に示した構成を有する液晶表示装置は、カラーフィルタを設ける
ことで、フルカラー表示を行うことができる。カラーフィルタは、第1の基板50401
側又は第2の基板50402側に設けることができる。
The liquid crystal display device having the configurations shown in FIGS. 137 (A) and 137 (B) can perform full-color display by providing a color filter. The color filter is the first substrate 50401.
It can be provided on the side or the second substrate 50402 side.

IPSモードに使用される液晶材料は、公知のものを使用すればよい。 As the liquid crystal material used in the IPS mode, a known one may be used.

図137(C)、(D)は、FFSモードの断面の模式図を示す。FFSモードは、液晶
層内で液晶分子の配列が光学的に補償状態を形成しているため、液晶分子を基板に対して
常に平面内で回転させるモードであり、電極は一方の基板側のみに設けた横電界方式をと
る。
FIGS. 137 (C) and 137 (D) show a schematic view of a cross section of the FFS mode. The FFS mode is a mode in which the liquid crystal molecules are always rotated in a plane with respect to the substrate because the arrangement of the liquid crystal molecules is optically compensated in the liquid crystal layer, and the electrodes are on only one substrate side. The provided transverse electric field method is adopted.

互いに対向するように配置された第1の基板50411及び第2の基板50412に、液
晶層50410が挟持されている。第1の基板50411の上面には、第2の電極504
16が形成されている。第2の電極50416の上面には、絶縁膜50417が形成され
ている。絶縁膜50417上には、第2の電極50416が形成されている。第1の基板
50411の液晶層と反対側には、第1の偏光板50413が配置されている。第2の基
板50412の液晶層と反対側には、第2の偏光板50414が配置されている。なお、
第1の偏光板50413と第2の偏光板50414とは、クロスニコルになるように配置
されている。
The liquid crystal layer 50410 is sandwiched between the first substrate 50411 and the second substrate 50412 arranged so as to face each other. On the upper surface of the first substrate 50411, the second electrode 504
16 is formed. An insulating film 50417 is formed on the upper surface of the second electrode 50416. A second electrode 50416 is formed on the insulating film 50417. A first polarizing plate 50413 is arranged on the opposite side of the first substrate 50411 from the liquid crystal layer. A second polarizing plate 50414 is arranged on the opposite side of the second substrate 50412 from the liquid crystal layer. In addition, it should be noted.
The first polarizing plate 50413 and the second polarizing plate 50414 are arranged so as to form a cross Nicol.

第1の偏光板50413は、第1の基板50411の上面に配置されてもよい。第2の偏
光板50414は、第2の基板50412の上面に配置されてもよい。
The first polarizing plate 50413 may be arranged on the upper surface of the first substrate 50411. The second polarizing plate 50414 may be arranged on the upper surface of the second substrate 50412.

第1の電極50415及び第2の電極50416のうち、少なくとも一方(又は両方)の
電極が透光性を有していればよい(透過型又は反射型)。あるいは、両方の電極が透光性
を有し、かつ一方の電極の一部が反射性を有していてもよい(半透過型)。
Of the first electrode 50415 and the second electrode 50416, at least one (or both) electrodes may have translucency (transmissive type or reflective type). Alternatively, both electrodes may be translucent and a part of one electrode may be reflective (semi-transmissive type).

図137(C)は、第1の電極50415及び第2の電極50416に電圧が印加(縦電
界方式と呼ぶ)された場合の断面の模式図である。液晶分子がラビング方向からずれた電
気力線に沿って配向した状態となるため、バックライトからの光は液晶分子の複屈折の影
響を受ける。そして、第1の偏光板50413と第2の偏光板50414とがクロスニコ
ルになるように配置されているため、バックライトからの光は基板を通過する。したがっ
て、白色表示が行われる。
FIG. 137 (C) is a schematic cross-sectional view when a voltage is applied to the first electrode 50415 and the second electrode 50416 (referred to as a longitudinal electric field method). Since the liquid crystal molecules are oriented along the lines of electric force deviated from the rubbing direction, the light from the backlight is affected by the birefringence of the liquid crystal molecules. Since the first polarizing plate 50413 and the second polarizing plate 50414 are arranged so as to form a cross Nicol, the light from the backlight passes through the substrate. Therefore, white display is performed.

なお、第1の電極50415及び第2の電極50416に印加する電圧を制御することで
、液晶分子の状態を制御することが可能である。したがって、バックライトからの光が基
板を通過する量を制御できるため、所定の映像表示を行うことが可能である。
By controlling the voltage applied to the first electrode 50415 and the second electrode 50416, it is possible to control the state of the liquid crystal molecules. Therefore, since the amount of light from the backlight passing through the substrate can be controlled, it is possible to display a predetermined image.

図137(D)は、第1の電極50415及び第2の電極50416に電圧が印加されて
いない場合の断面の模式図である。液晶分子がラビング方向に沿って横に並んだ状態とな
るため、バックライトからの光は液晶分子の複屈折の影響を受けない。そして、第1の偏
光板50413と第2の偏光板50414とがクロスニコルになるように配置されている
ため、バックライトからの光は基板を通過しない。したがって、黒色表示が行われる。い
わゆるノーマリーブラックモードである。
FIG. 137 (D) is a schematic cross-sectional view when no voltage is applied to the first electrode 50415 and the second electrode 50416. Since the liquid crystal molecules are arranged side by side along the rubbing direction, the light from the backlight is not affected by the birefringence of the liquid crystal molecules. Since the first polarizing plate 50413 and the second polarizing plate 50414 are arranged so as to form a cross Nicol, the light from the backlight does not pass through the substrate. Therefore, the black display is performed. This is the so-called normally black mode.

図137(C)、(D)に示した構成を有する液晶表示装置は、カラーフィルタを設ける
ことで、フルカラー表示を行うことができる。カラーフィルタは、第1の基板50411
側又は第2の基板50412側に設けることができる。
The liquid crystal display device having the configurations shown in FIGS. 137 (C) and 137 (D) can perform full-color display by providing a color filter. The color filter is the first substrate 50411.
It can be provided on the side or the second substrate 50412 side.

FFSモードに使用される液晶材料は、公知のものを使用すればよい。 As the liquid crystal material used in the FFS mode, a known one may be used.

次に、上面図を用いて各種液晶モードを説明する。 Next, various liquid crystal modes will be described with reference to the top view.

図138は、MVAモードを適用した画素部の上面図を示す。MVAモードは、それぞれ
の部分の視野角依存性を互いに補償する方法である。
FIG. 138 shows a top view of the pixel portion to which the MVA mode is applied. The MVA mode is a method of compensating each other for the viewing angle dependence of each part.

図138は、第1の画素電極50501、第2の画素電極(50502a、50502b
、50502c)、及び突起物50503を示している。第1の画素電極50501は、
対向基板の全面に形成されている。形状がくの字型となるように、第2の画素電極(50
502a、50502b、50502c)が形成されている。形状が第2の画素電極(5
0502a、50502b、50502c)と対応するように、第1の画素電極5050
1上に第2の画素電極(50502a、50502b、50502c)が形成されている
FIG. 138 shows the first pixel electrode 50501 and the second pixel electrode (50502a, 50502b).
, 50502c), and protrusion 50503. The first pixel electrode 50501
It is formed on the entire surface of the facing substrate. The second pixel electrode (50) so that the shape is doglegged.
502a, 50502b, 50502c) are formed. Pixel electrode with a second shape (5)
0502a, 50502b, 50502c), so that the first pixel electrode 5050
Second pixel electrodes (50502a, 50502b, 50502c) are formed on the 1.

第2の画素電極(50502a、50502b、50502c)の開口部は、突起物のよ
うに機能する。
The openings of the second pixel electrodes (50502a, 50502b, 50502c) function like protrusions.

第1の画素電極50501及び第2の画素電極(50502a、50502b、5050
2c)に電圧が印加(縦電界方式と呼ぶ)された場合、液晶分子が第2の画素電極(50
502a、50502b、50502c)の開口部及び突起物50503に対して倒れて
並んだ状態となる。一対の偏光板がクロスニコルとなるように配置されているときには、
バックライトからの光が基板を通過するため、白色表示が行われる。
First pixel electrode 50501 and second pixel electrode (50502a, 50502b, 5050)
When a voltage is applied to 2c) (called a longitudinal electric field method), the liquid crystal molecules become the second pixel electrode (50).
502a, 50502b, 50502c) are in a state of being tilted and lined up with respect to the opening and the protrusion 50503. When the pair of polarizing plates are arranged so as to form a cross Nicol,
Since the light from the backlight passes through the substrate, a white display is performed.

なお、第1の画素電極50501及び第2の画素電極(50502a、50502b、5
0502c)に印加する電圧を制御することで、液晶分子の状態を制御することが可能で
ある。したがって、バックライトからの光が基板を通過する量を制御できるため、所定の
映像表示を行うことが可能である。
The first pixel electrode 50501 and the second pixel electrode (50502a, 50502b, 5)
By controlling the voltage applied to 0502c), it is possible to control the state of the liquid crystal molecules. Therefore, since the amount of light from the backlight passing through the substrate can be controlled, it is possible to display a predetermined image.

第1の画素電極50501及び第2の画素電極(50502a、50502b、5050
2c)に電圧が印加されていない場合、液晶分子が縦に並んだ状態となる。一対の偏光板
がクロスニコルとなるように配置されているときには、バックライトからの光がパネルを
通過しないため、黒色表示が行われる。いわゆる、ノーマリーブラックモードである。
First pixel electrode 50501 and second pixel electrode (50502a, 50502b, 5050)
When no voltage is applied to 2c), the liquid crystal molecules are arranged vertically. When the pair of polarizing plates are arranged so as to form a cross Nicol, the light from the backlight does not pass through the panel, so that a black display is performed. This is the so-called normally black mode.

MVAモードに使用される液晶材料は、公知のものを使用すればよい。 As the liquid crystal material used in the MVA mode, a known one may be used.

図139(A)、(B)、(C)、(D)は、IPSモードを適用した画素部の上面図を
示す。IPSモードは、液晶層内で液晶分子の配列が光学的に補償状態を形成しているた
め、液晶分子を基板に対して常に平面内で回転させるモードであり、電極は一方の基板側
のみに設けた横電界方式をとる。
139 (A), (B), (C), and (D) show top views of the pixel portion to which the IPS mode is applied. The IPS mode is a mode in which the liquid crystal molecules are always rotated in a plane with respect to the substrate because the arrangement of the liquid crystal molecules is optically compensated in the liquid crystal layer, and the electrodes are on only one substrate side. The provided transverse electric field method is adopted.

IPSモードでは、一対の電極が異なる形状となるように形成される。 In the IPS mode, the pair of electrodes are formed to have different shapes.

図139(A)は、第1の画素電極50601及び第2の画素電極50602を示してい
る。第1の画素電極50601及び第2の画素電極50602は、波状形状である。
FIG. 139 (A) shows the first pixel electrode 50601 and the second pixel electrode 50602. The first pixel electrode 50601 and the second pixel electrode 50602 have a wavy shape.

図139(B)は、第1の画素電極50611及び第2の画素電極50612を示してい
る。第1の画素電極50611及び第2の画素電極50612は、同心円状の開口部を有
する形状である。
FIG. 139 (B) shows the first pixel electrode 50611 and the second pixel electrode 50612. The first pixel electrode 50611 and the second pixel electrode 50612 have a shape having concentric openings.

図139(C)は、第1の画素電極50631及び第2の画素電極50632を示してい
る。第1の画素電極50631及び第2の画素電極50632は、櫛場状であり一部重な
っている形状で
FIG. 139 (C) shows the first pixel electrode 50631 and the second pixel electrode 50632. The first pixel electrode 50631 and the second pixel electrode 50632 have a comb-like shape and a partially overlapping shape.

図139(D)は、第1の画素電極50641及び第2の画素電極50642を示してい
る。第1の画素電極50641及び第2の画素電極50642は、櫛場状であり電極同士
がかみ合うような形状である。
FIG. 139 (D) shows the first pixel electrode 50641 and the second pixel electrode 50642. The first pixel electrode 50641 and the second pixel electrode 50642 are comb-shaped and have a shape in which the electrodes mesh with each other.

第1の電極(50601、50611、50621、50631)及び第2の電極(50
602、50612、50622、50632)に電圧が印加(縦電界方式と呼ぶ)され
た場合、液晶分子がラビング方向からずれた電気力線に沿って配向した状態となる。一対
の偏光板がクロスニコルとなるように配置されているときには、バックライトからの光が
基板を通過するため、白色表示が行われる。
The first electrode (50601, 50611, 50621, 50631) and the second electrode (50)
When a voltage is applied to 602, 50612, 50622, 50632) (referred to as a longitudinal electric field method), the liquid crystal molecules are in a state of being oriented along the lines of electric force deviated from the rubbing direction. When the pair of polarizing plates are arranged so as to form a cross Nicol, the light from the backlight passes through the substrate, so that a white display is performed.

なお、第1の電極(50601、50611、50621、50631)及び第2の電極
(50602、50612、50622、50632)に印加する電圧を制御することで
、液晶分子の状態を制御することが可能である。したがって、バックライトからの光が基
板を通過する量を制御できるため、所定の映像表示を行うことが可能である。
The state of the liquid crystal molecules can be controlled by controlling the voltage applied to the first electrode (50601, 50611, 50621, 50631) and the second electrode (50602, 50612, 50622, 50632). is there. Therefore, since the amount of light from the backlight passing through the substrate can be controlled, it is possible to display a predetermined image.

第1の電極(50601、50611、50621、50631)及び第2の電極(50
602、50612、50622、50632)に電圧が印加されていない場合、液晶分
子がラビング方向に沿って横に並んだ状態となる。一対の偏光板がクロスニコルとなるよ
うに配置されているときには、バックライトからの光が基板を通過しないため、黒色表示
が行われる。いわいるノーマリーブラックモードである。
The first electrode (50601, 50611, 50621, 50631) and the second electrode (50)
When no voltage is applied to 602, 50612, 50622, 50632), the liquid crystal molecules are arranged side by side along the rubbing direction. When the pair of polarizing plates are arranged so as to form a cross Nicol, the light from the backlight does not pass through the substrate, so that a black display is performed. This is the so-called normal black mode.

IPSモードに使用される液晶材料は、公知のものを使用すればよい。 As the liquid crystal material used in the IPS mode, a known one may be used.

図140(A)、(B)、(C)、(D)は、FFSモードを適用した画素部の上面図を
示す。FFSモードは、液晶層内で液晶分子の配列が光学的に補償状態を形成しているた
め、液晶分子を基板に対して常に平面内で回転させるモードであり、電極は一方の基板側
のみに設けた横電界方式をとる。
FIGS. 140 (A), (B), (C), and (D) show top views of the pixel portion to which the FFS mode is applied. The FFS mode is a mode in which the liquid crystal molecules are always rotated in a plane with respect to the substrate because the arrangement of the liquid crystal molecules is optically compensated in the liquid crystal layer, and the electrodes are on only one substrate side. The provided transverse electric field method is adopted.

FFSモードでは、第2の電極の上面に、第1の電極が様々な形状となるように形成され
る。
In the FFS mode, the first electrode is formed on the upper surface of the second electrode so as to have various shapes.

図140(A)は、第1の画素電極50701及び第2の画素電極50702を示してい
る。第1の画素電極50701は、屈曲したくの字形状である。第2の画素電極5070
2は、パターン形成されていなくてもよい。
FIG. 140 (A) shows the first pixel electrode 50701 and the second pixel electrode 50702. The first pixel electrode 50701 has a bent dogleg shape. Second pixel electrode 5070
No. 2 does not have to be patterned.

図140(B)は、第1の画素電極50711及び第2の画素電極50712を示してい
る。第1の画素電極50711は、同心円状の形状である。第2の画素電極50712は
、パターン形成されていなくてもよい。
FIG. 140 (B) shows the first pixel electrode 50711 and the second pixel electrode 50712. The first pixel electrode 50711 has a concentric shape. The second pixel electrode 50712 may not be patterned.

図140(C)は、第1の画素電極50731及び第2の画素電極50732を示してい
る。第1の画素電極50731は、櫛場状で電極同士がかみ合うような形状である。第2
の画素電極50732は、パターン形成されていなくてもよい。
FIG. 140 (C) shows the first pixel electrode 50731 and the second pixel electrode 50732. The first pixel electrode 50731 is in the shape of a comb and has a shape in which the electrodes mesh with each other. Second
The pixel electrode 50732 of the above may not be patterned.

図140(D)は、第1の画素電極50741及び第2の画素電極50742を示してい
る。第1の画素電極50741は、櫛場状の形状である。第2の画素電極50742は、
パターン形成されていなくてもよい。
FIG. 140 (D) shows the first pixel electrode 50741 and the second pixel electrode 50742. The first pixel electrode 50741 has a comb-like shape. The second pixel electrode 50742
It does not have to be patterned.

第1の電極(50701、50711、50721、50731)及び第2の電極(50
702、50712、50722、50732)に電圧が印加(縦電界方式と呼ぶ)され
た場合、液晶分子がラビング方向からずれた電気力線に沿って配向した状態となる。一対
の偏光板がクロスニコルとなるように配置されているときには、バックライトからの光が
基板を通過するため、白色表示が行われる。
The first electrode (50701, 50711, 50721, 50731) and the second electrode (50)
When a voltage is applied to (702, 50712, 50722, 50732) (referred to as a longitudinal electric field method), the liquid crystal molecules are in a state of being oriented along the lines of electric force deviated from the rubbing direction. When the pair of polarizing plates are arranged so as to form a cross Nicol, the light from the backlight passes through the substrate, so that a white display is performed.

なお、第1の電極(50701、50711、50721、50731)及び第2の電極
(50702、50712、50722、50732)に印加する電圧を制御することで
、液晶分子の状態を制御することが可能である。したがって、バックライトからの光が基
板を通過する量を制御できるため、所定の映像表示を行うことが可能である。
The state of the liquid crystal molecules can be controlled by controlling the voltage applied to the first electrode (50701, 50711, 50721, 50731) and the second electrode (50702, 50712, 50722, 50732). is there. Therefore, since the amount of light from the backlight passing through the substrate can be controlled, it is possible to display a predetermined image.

第1の電極(50701、50711、50721、50731)及び第2の電極(50
702、50712、50722、50732)に電圧が印加されていない場合、液晶分
子がラビング方向に沿って横に並んだ状態となる。一対の偏光板がクロスニコルとなるよ
うに配置されているときには、バックライトからの光が基板を通過しないため、黒色表示
が行われる。いわいるノーマリーブラックモードである。
The first electrode (50701, 50711, 50721, 50731) and the second electrode (50)
When no voltage is applied to 702, 50712, 50722, 50732), the liquid crystal molecules are arranged side by side along the rubbing direction. When the pair of polarizing plates are arranged so as to form a cross Nicol, the light from the backlight does not pass through the substrate, so that a black display is performed. This is the so-called normal black mode.

IPSモードに使用される液晶材料は、公知のものを使用すればよい。 As the liquid crystal material used in the IPS mode, a known one may be used.

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容(
一部でもよい)は、別の図で述べた内容(一部でもよい)に対して、適用、組み合わせ、
又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各
々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させるこ
とが出来る。
In addition, although it has been described using various figures in this embodiment, the contents described in each figure (
(May be part) applies, combines, and applies to the content (may be part) described in another figure.
Alternatively, it can be replaced freely. Further, in the figures described so far, more figures can be formed by combining different parts with respect to each part.

同様に、本実施の形態の各々の図で述べた内容(一部でもよい)は、別の実施の形態の図
で述べた内容(一部でもよい)対して、適用、組み合わせ、又は置き換えなどを自由に行
うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の
形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
Similarly, the content (which may be a part) described in each figure of the present embodiment may be applied, combined, or replaced with respect to the content (which may be a part) described in the figure of another embodiment. Can be done freely. Further, in the figure of the present embodiment, more figures can be constructed by combining the parts of another embodiment with respect to each part.

なお、本実施の形態は、他の実施の形態で述べた内容(一部でもよい)を、具現化した場
合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、
詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示
している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合
わせ、又は置き換えを自由に行うことができる。
In addition, in this embodiment, the contents (may be a part) described in other embodiments are improved as an example when they are embodied, an example when they are slightly deformed, and an example when a part is changed. An example of the case,
An example of the case described in detail, an example of the case of application, an example of related parts, and the like are shown. Therefore, the contents described in the other embodiments can be freely applied, combined, or replaced with the present embodiments.

(実施の形態10)
本実施の形態においては、表示装置の画素構造について説明する。特に、液晶表示装置の
画素構造について説明する。
(Embodiment 10)
In the present embodiment, the pixel structure of the display device will be described. In particular, the pixel structure of the liquid crystal display device will be described.

各液晶モードとトランジスタとを組み合わせた場合の画素構造について、画素の断面図を
参照して説明する。
The pixel structure when each liquid crystal mode and the transistor are combined will be described with reference to the cross-sectional view of the pixel.

なお、トランジスタとしては、非晶質シリコン、多結晶シリコン、微結晶(マイクロクリ
スタル、セミアモルファスとも言う)シリコンなどに代表される非単結晶半導体層を有す
る薄膜トランジスタ(TFT)などを用いることが出来る。
As the transistor, a thin film transistor (TFT) having a non-single crystal semiconductor layer typified by amorphous silicon, polycrystalline silicon, microcrystal (also referred to as microcrystal or semi-amorphous) silicon, or the like can be used.

なお、トランジスタの構造としては、トップゲート型又はボトムゲート型などを用いるこ
とができる。なお、ボトムゲート型のトランジスタとしては、チャネルエッチ型又はチャ
ネル保護型などを用いることができる。
As the transistor structure, a top gate type, a bottom gate type, or the like can be used. As the bottom gate type transistor, a channel etch type or a channel protection type can be used.

図85は、TN方式とトランジスタとを組み合わせた場合の画素の断面図の一例である。
図85に示す画素構造を液晶表示装置に適用することによって、安価に液晶表示装置を製
造することができる。
FIG. 85 is an example of a cross-sectional view of a pixel when the TN method and the transistor are combined.
By applying the pixel structure shown in FIG. 85 to the liquid crystal display device, the liquid crystal display device can be manufactured at low cost.

図85に示す画素構造の特徴について説明する。図85に示した液晶分子10118は、
長軸と短軸を持った細長い分子である。液晶分子10118の向きを示すため、図85に
おいては、その長さによって表現している。すなわち、長く表現された液晶分子1011
8は、その長軸の向きが紙面に平行であり、短く表現された液晶分子10118ほど、そ
の長軸の向きが紙面の法線方向に近くなっているとする。つまり、図85に示した液晶分
子10118は、第1の基板10101に近いものと、第2の基板10116に近いもの
とでは、その長軸の向きが90度異なっており、これらの中間に位置する液晶分子101
18の長軸の向きは、これらを滑らかにつなぐような向きとなる。すなわち、図85に示
した液晶分子10118は、第1の基板10101と第2の基板10116の間で、90
度ねじれているような配向状態となっている。
The features of the pixel structure shown in FIG. 85 will be described. The liquid crystal molecule 10118 shown in FIG. 85 is
It is an elongated molecule with a major axis and a minor axis. In order to show the orientation of the liquid crystal molecule 10118, it is represented by its length in FIG. 85. That is, the long-represented liquid crystal molecule 1011
In No. 8, the direction of the long axis is parallel to the paper surface, and it is assumed that the shorter the liquid crystal molecule 10118 is, the closer the direction of the long axis is to the normal direction of the paper surface. That is, the liquid crystal molecules 10118 shown in FIG. 85 differ in the orientation of the long axis by 90 degrees between those close to the first substrate 10101 and those close to the second substrate 10116, and are located in the middle of these. Liquid crystal molecule 101
The orientation of the long axis of 18 is such that they are smoothly connected. That is, the liquid crystal molecule 10118 shown in FIG. 85 is 90 between the first substrate 10101 and the second substrate 10116.
The orientation is twisted.

なお、トランジスタとして、非晶質半導体を用いたボトムゲート型のトランジスタを用い
た場合について説明する。非晶質半導体を用いたトランジスタを用いた場合、大面積の基
板を用いて、安価に液晶表示装置を製造することができる。
A case where a bottom gate type transistor using an amorphous semiconductor is used as the transistor will be described. When a transistor using an amorphous semiconductor is used, a liquid crystal display device can be manufactured at low cost by using a large-area substrate.

液晶表示装置は、液晶パネルと呼ばれる、画像を表示する基幹部分を有する。液晶パネル
は、加工を施した2枚の基板を、数マイクロメートルのギャップを持たせて貼り合わせ、
2枚の基板間に液晶材料を注入することで作製される。図85において、2枚の基板は、
第1の基板10101及び第2の基板10116である。第1の基板には、トランジスタ
及び画素電極が形成される。第2の基板には、遮光膜10114、カラーフィルタ101
15、第4の導電層10113、スペーサ10117、及び第2の配向膜10112が形
成される。
The liquid crystal display device has a core portion for displaying an image, which is called a liquid crystal panel. The liquid crystal panel consists of two processed substrates that are bonded together with a gap of several micrometers.
It is produced by injecting a liquid crystal material between two substrates. In FIG. 85, the two substrates are
The first substrate 10101 and the second substrate 10116. Transistors and pixel electrodes are formed on the first substrate. The second substrate has a light-shielding film 10114 and a color filter 101.
15, the fourth conductive layer 10113, the spacer 10117, and the second alignment film 10112 are formed.

なお、第2の基板10116に遮光膜10114が形成されていなくてもよい。遮光膜1
0114を形成しない場合は、工程数が減少するため、製造コストを低減することができ
る。構造が簡単であるので、歩留まりの向上を図ることができる。一方、遮光膜1011
4を形成する場合は、黒表示時に光漏れの少ない表示装置を得ることができる。
The light-shielding film 10114 may not be formed on the second substrate 10116. Light-shielding film 1
When 0114 is not formed, the number of steps is reduced, so that the manufacturing cost can be reduced. Since the structure is simple, the yield can be improved. On the other hand, the light-shielding film 1011
When 4 is formed, it is possible to obtain a display device having less light leakage at the time of black display.

なお、第2の基板10116にカラーフィルタ10115が形成されていなくてもよい。
カラーフィルタ10115を形成しない場合は、工程数が減少するため、製造コストを低
減することができる。構造が簡単であるので、歩留まりの向上を図ることができる。ただ
し、カラーフィルタ10115を形成しない場合でも、フィールドシーケンシャル駆動に
よってカラー表示ができる表示装置を得ることができる。一方、カラーフィルタ1011
5を形成する場合は、カラー表示ができる表示装置を得ることができる。
The color filter 10115 may not be formed on the second substrate 10116.
When the color filter 10115 is not formed, the number of steps is reduced, so that the manufacturing cost can be reduced. Since the structure is simple, the yield can be improved. However, even when the color filter 10115 is not formed, it is possible to obtain a display device capable of color display by field sequential drive. On the other hand, the color filter 1011
When forming 5, a display device capable of color display can be obtained.

なお、スペーサ10117の代わりに、球状のスペーサを散布してもよい。球状のスペー
サを散布する場合は、工程数が減少するため、製造コストを低減することができる。構造
が簡単であるので、歩留まりの向上を図ることができる。一方、スペーサ10117を形
成する場合は、スペーサの位置がばらつかないため、2枚の基板間の距離を一様にするこ
とができ、表示ムラの少ない表示装置を得ることができる。
Instead of the spacer 10117, a spherical spacer may be sprayed. When the spherical spacer is sprayed, the number of steps is reduced, so that the manufacturing cost can be reduced. Since the structure is simple, the yield can be improved. On the other hand, when the spacer 10117 is formed, the positions of the spacers do not vary, so that the distance between the two substrates can be made uniform, and a display device with less display unevenness can be obtained.

第1の基板10101に施す加工について説明する。 The processing performed on the first substrate 10101 will be described.

まず、第1の基板10101上に、第1の絶縁膜10102がスパッタ法、印刷法又は塗
布法などによって成膜される。ただし、第1の絶縁膜10102は成膜されていなくても
よい。第1の絶縁膜10102は、基板からの不純物が半導体層に影響を及ぼし、トラン
ジスタの性質が変化してしまうのを防ぐ機能を有する。
First, the first insulating film 10102 is formed on the first substrate 10101 by a sputtering method, a printing method, a coating method, or the like. However, the first insulating film 10102 may not be formed. The first insulating film 10102 has a function of preventing impurities from the substrate from affecting the semiconductor layer and changing the properties of the transistor.

次に、第1の絶縁膜10102上に、第1の導電層10103がフォトリソグラフィ法、
レーザー直描法又はインクジェット法などによって形成される。
Next, on the first insulating film 10102, the first conductive layer 10103 is subjected to a photolithography method.
It is formed by a laser direct drawing method, an inkjet method, or the like.

次に、第2の絶縁膜10104がスパッタ法、印刷法又は塗布法などによって全面に成膜
されている。第2の絶縁膜10104は、基板からの不純物が半導体層に影響を及ぼし、
トランジスタの性質が変化してしまうのを防ぐ機能を有する。
Next, the second insulating film 10104 is formed on the entire surface by a sputtering method, a printing method, a coating method, or the like. In the second insulating film 10104, impurities from the substrate affect the semiconductor layer, and the semiconductor layer is affected.
It has a function to prevent the properties of the transistor from changing.

次に、第1の半導体層10105及び第2の半導体層10106が形成される。なお、第
1の半導体層10105及び第2の半導体層10106は連続して成膜され、同時にその
形状が加工される。
Next, the first semiconductor layer 10105 and the second semiconductor layer 10106 are formed. The first semiconductor layer 10105 and the second semiconductor layer 10106 are continuously formed into a film, and their shapes are processed at the same time.

次に、第2の導電層10107がフォトリソグラフィ法、レーザー直描法又はインクジェ
ット法などによって形成される。なお、第2の導電層10107の形状が加工されるとき
に行われるエッチング方法としては、ドライエッチングで行なうのが好適である。なお、
第2の導電層10107としては、透明性を有する材料を用いてもよいし、反射性を有す
る材料を用いてもよい。
Next, the second conductive layer 10107 is formed by a photolithography method, a laser direct drawing method, an inkjet method, or the like. As the etching method performed when the shape of the second conductive layer 10107 is processed, it is preferable to perform it by dry etching. In addition, it should be noted.
As the second conductive layer 10107, a transparent material may be used, or a reflective material may be used.

次に、トランジスタのチャネル領域を形成する。その工程の一例を説明する。第2の半導
体層10106は、第2の導電層10107をマスクとして用いてエッチングされる。あ
るいは、第2の導電層10107の形状を加工するためのマスクを用いてエッチングされ
る。そして、第2の半導体層10106が除去された部分の第1の導電層10103がト
ランジスタとチャネル領域となる。こうすることで、マスク枚数を減らすことができるの
で、製造コストを低減することができる。
Next, the channel region of the transistor is formed. An example of the process will be described. The second semiconductor layer 10106 is etched using the second conductive layer 10107 as a mask. Alternatively, it is etched using a mask for processing the shape of the second conductive layer 10107. Then, the first conductive layer 10103 of the portion from which the second semiconductor layer 10106 is removed becomes the transistor and the channel region. By doing so, the number of masks can be reduced, so that the manufacturing cost can be reduced.

次に、第3の絶縁膜10108が形成され、第3の絶縁膜10108には選択的にコンタ
クトホールが形成されている。なお、第3の絶縁膜10108にコンタクトホールを形成
すると同時に、第2の絶縁膜10104にもコンタクトホールを形成してもよい。なお、
第3の絶縁膜10108の表面は、できるだけ平坦であることが好適である。なぜならば
、液晶が接する面の凹凸により、液晶分子の配向が影響を受けてしまうからである。
Next, a third insulating film 10108 is formed, and a contact hole is selectively formed in the third insulating film 10108. At the same time that the contact hole is formed in the third insulating film 10108, the contact hole may be formed in the second insulating film 10104 as well. In addition, it should be noted.
The surface of the third insulating film 10108 is preferably as flat as possible. This is because the orientation of the liquid crystal molecules is affected by the unevenness of the surface in contact with the liquid crystal.

次に、第3の導電層10109がフォトリソグラフィ法、レーザー直描法又はインクジェ
ット法などによって形成される。
Next, the third conductive layer 10109 is formed by a photolithography method, a laser direct drawing method, an inkjet method, or the like.

次に、第1の配向膜10110が形成される。なお、第1の配向膜10110を形成後、
液晶分子の配向を制御するために、ラビングを行なってもよい。ラビングは、布で配向膜
をこすることによって、配向膜にスジをつける工程である。ラビングを行なうことによっ
て、配向膜に配向性を持たせることができる。
Next, the first alignment film 10110 is formed. After forming the first alignment film 10110,
Rubbing may be performed to control the orientation of the liquid crystal molecules. Rubbing is a process of forming streaks on the alignment film by rubbing the alignment film with a cloth. By performing rubbing, the alignment film can be made oriented.

以上のように作製した第1の基板10101と、遮光膜10114、カラーフィルタ10
115、第4の導電層10113、スペーサ10117及び第2の配向膜10112が形
成された第2の基板10116とがシール材によって数マイクロメートルのギャップを持
たせて貼り合わせられる。そして、2枚の基板間に液晶材料が注入される。なお、TN方
式では、第4の導電層10113は、第2の基板10116の全面に形成される。
The first substrate 10101 produced as described above, the light-shielding film 10114, and the color filter 10
115, the fourth conductive layer 10113, the spacer 10117, and the second substrate 10116 on which the second alignment film 10112 is formed are bonded to each other with a gap of several micrometers by a sealing material. Then, the liquid crystal material is injected between the two substrates. In the TN method, the fourth conductive layer 10113 is formed on the entire surface of the second substrate 10116.

図86(A)は、MVA(Multi−domain Vertical Alignm
ent)方式とトランジスタとを組み合わせた場合の画素の断面図の一例である。図86
(A)に示す画素構造を液晶表示装置に適用することによって、視野角が大きく、応答速
度が速く、コントラストの大きい液晶表示装置を得ることができる。
FIG. 86 (A) shows MVA (Multi-domain Vertical Alignm).
This is an example of a cross-sectional view of a pixel when the ent) method and a transistor are combined. FIG. 86
By applying the pixel structure shown in (A) to a liquid crystal display device, it is possible to obtain a liquid crystal display device having a large viewing angle, a high response speed, and a high contrast.

図86(A)に示す画素構造の特徴について説明する。MVA方式の液晶パネルの画素構
造の特徴について説明する。図86(A)に示した液晶分子10218は、長軸と短軸を
持った細長い分子である。液晶分子10218の向きを示すため、図86(A)において
は、その長さによって表現している。すなわち、長く表現された液晶分子10218は、
その長軸の向きが紙面に平行であり、短く表現された液晶分子10218ほど、その長軸
の向きが紙面の法線方向に近くなっているとする。つまり、図86(A)に示した液晶分
子10218は、その長軸の向きが配向膜の法線方向を向くように配向している。よって
、配向制御用突起10219のある部分の液晶分子10218は、配向制御用突起102
19を中心として放射状に配向する。この状態となることによって、視野角の大きい液晶
表示装置を得ることができる。
The features of the pixel structure shown in FIG. 86 (A) will be described. The features of the pixel structure of the MVA type liquid crystal panel will be described. The liquid crystal molecule 10218 shown in FIG. 86 (A) is an elongated molecule having a major axis and a minor axis. In order to show the orientation of the liquid crystal molecule 10218, it is represented by its length in FIG. 86 (A). That is, the long-represented liquid crystal molecule 10218
It is assumed that the direction of the long axis is parallel to the paper surface, and the shorter the liquid crystal molecule 10218 is, the closer the direction of the long axis is to the normal direction of the paper surface. That is, the liquid crystal molecule 10218 shown in FIG. 86 (A) is oriented so that the direction of the long axis thereof faces the normal direction of the alignment film. Therefore, the liquid crystal molecule 10218 in the portion of the orientation control protrusion 10219 is the orientation control protrusion 102.
It is oriented radially around 19. In this state, a liquid crystal display device having a large viewing angle can be obtained.

なお、トランジスタとして、非晶質半導体を用いたボトムゲート型のトランジスタを用い
た場合について説明する。非晶質半導体を用いたトランジスタを用いた場合、大面積の基
板を用いて、安価に液晶表示装置を製造することができる。
A case where a bottom gate type transistor using an amorphous semiconductor is used as the transistor will be described. When a transistor using an amorphous semiconductor is used, a liquid crystal display device can be manufactured at low cost by using a large-area substrate.

液晶表示装置は、液晶パネルと呼ばれる、画像を表示する基幹部分を有する。液晶パネル
は、加工を施した2枚の基板を、数マイクロメートルのギャップを持たせて貼り合わせ、
2枚の基板間に液晶材料を注入することで作製される。図86(A)において、2枚の基
板は、第1の基板10201及び第2の基板10216である。第1の基板には、トラン
ジスタ及び画素電極が形成されている。第2の基板には、遮光膜10214、カラーフィ
ルタ10215、第4の導電層10213、スペーサ10217、第2の配向膜1021
2、及び配向制御用突起10219が形成されている。
The liquid crystal display device has a core portion for displaying an image, which is called a liquid crystal panel. The liquid crystal panel consists of two processed substrates that are bonded together with a gap of several micrometers.
It is produced by injecting a liquid crystal material between two substrates. In FIG. 86 (A), the two substrates are the first substrate 10201 and the second substrate 10216. A transistor and a pixel electrode are formed on the first substrate. The second substrate has a light-shielding film 10214, a color filter 10215, a fourth conductive layer 10213, a spacer 10217, and a second alignment film 1021.
2. And the orientation control protrusion 10219 are formed.

なお、第2の基板10216に遮光膜10214が形成されていなくてもよい。遮光膜1
0214を形成しない場合は、工程数が減少するため、製造コストを低減することができ
る。構造が簡単であるので、歩留まりの向上を図ることができる。一方、遮光膜1021
4を形成する場合は、黒表示時に光漏れの少ない表示装置を得ることができる。
The light-shielding film 10214 may not be formed on the second substrate 10216. Light-shielding film 1
When 0214 is not formed, the number of steps is reduced, so that the manufacturing cost can be reduced. Since the structure is simple, the yield can be improved. On the other hand, the light-shielding film 1021
When 4 is formed, it is possible to obtain a display device having less light leakage at the time of black display.

なお、第2の基板10216にカラーフィルタ10215が形成されていなくてもよい。
カラーフィルタ10215を形成しない場合は、工程数が減少するため、製造コストを低
減することができる。構造が簡単であるので、歩留まりの向上を図ることができる。ただ
し、カラーフィルタ10215を作製しない場合でも、フィールドシーケンシャル駆動に
よってカラー表示ができる表示装置を得ることができる。一方、カラーフィルタ1021
5を形成する場合は、カラー表示ができる表示装置を得ることができる。
The color filter 10215 may not be formed on the second substrate 10216.
When the color filter 10215 is not formed, the number of steps is reduced, so that the manufacturing cost can be reduced. Since the structure is simple, the yield can be improved. However, even when the color filter 10215 is not manufactured, it is possible to obtain a display device capable of color display by field sequential drive. On the other hand, the color filter 1021
When forming 5, a display device capable of color display can be obtained.

なお、第2の基板10216にスペーサ10217の代わりに、球状のスペーサを散布し
てもよい。球状のスペーサを散布する場合は、工程数が減少するため、製造コストを低減
することができる。構造が簡単であるので、歩留まりを向上させることができる。一方、
スペーサ10217を形成する場合は、スペーサの位置がばらつかないため、2枚の基板
間の距離を一様にすることができ、表示ムラの少ない表示装置を得ることができる。
Instead of the spacer 10217, a spherical spacer may be sprayed on the second substrate 10216. When the spherical spacer is sprayed, the number of steps is reduced, so that the manufacturing cost can be reduced. Since the structure is simple, the yield can be improved. on the other hand,
When the spacer 10217 is formed, the positions of the spacers do not vary, so that the distance between the two substrates can be made uniform, and a display device with less display unevenness can be obtained.

第1の基板10201に施す加工について説明する。 The processing performed on the first substrate 10201 will be described.

まず、第1の基板10201上に、第1の絶縁膜10202がスパッタ法、印刷法又は塗
布法などによって成膜される。ただし、第1の絶縁膜10202は成膜されていなくても
よい。第1の絶縁膜10202は、基板からの不純物が半導体層に影響を及ぼし、トラン
ジスタの性質が変化してしまうのを防ぐ機能を有する。
First, the first insulating film 10202 is formed on the first substrate 10201 by a sputtering method, a printing method, a coating method, or the like. However, the first insulating film 10202 may not be formed. The first insulating film 10202 has a function of preventing impurities from the substrate from affecting the semiconductor layer and changing the properties of the transistor.

次に、第1の絶縁膜10202上に、第1の導電層10203がフォトリソグラフィ法、
レーザー直描法又はインクジェット法などによって形成される。
Next, on the first insulating film 10202, the first conductive layer 10203 is subjected to a photolithography method.
It is formed by a laser direct drawing method, an inkjet method, or the like.

次に、第2の絶縁膜10204がスパッタ法、印刷法又は塗布法などによって全面に成膜
されている。第2の絶縁膜10204は、基板からの不純物が半導体層に影響を及ぼし、
トランジスタの性質が変化してしまうのを防ぐ機能を有する。
Next, the second insulating film 10204 is formed on the entire surface by a sputtering method, a printing method, a coating method, or the like. In the second insulating film 10204, impurities from the substrate affect the semiconductor layer, and
It has a function to prevent the properties of the transistor from changing.

次に、第1の半導体層10205及び第2の半導体層10206が形成される。なお、第
1の半導体層10205及び第2の半導体層10206は連続して成膜され、同時にその
形状が加工される。
Next, the first semiconductor layer 10205 and the second semiconductor layer 10206 are formed. The first semiconductor layer 10205 and the second semiconductor layer 10206 are continuously formed into a film, and their shapes are processed at the same time.

次に、第2の導電層10207がフォトリソグラフィ法、レーザー直描法又はインクジェ
ット法などによって形成される。なお、第2の導電層10207の形状が加工されるとき
に行われるエッチング方法としては、ドライエッチングで行なうのが好適である。なお、
第2の導電層10207としては、透明性を有する材料を用いてもよいし、反射性を有す
る材料を用いてもよい。
Next, the second conductive layer 10207 is formed by a photolithography method, a laser direct drawing method, an inkjet method, or the like. As the etching method performed when the shape of the second conductive layer 10207 is processed, it is preferable to perform it by dry etching. In addition, it should be noted.
As the second conductive layer 10207, a transparent material may be used, or a reflective material may be used.

次に、トランジスタのチャネル領域を形成する。その工程の一例を説明する。第2の半導
体層10206は、第2の導電層10207をマスクとして用いてエッチングされる。あ
るいは、第2の導電層10207の形状を加工するためのマスクを用いてエッチングされ
る。そして、第2の半導体層10206が除去された部分の第1の導電層10203がト
ランジスタとチャネル領域となる。こうすることで、マスク枚数を減らすことができるの
で、製造コストを低減することができる。
Next, the channel region of the transistor is formed. An example of the process will be described. The second semiconductor layer 10206 is etched using the second conductive layer 10207 as a mask. Alternatively, it is etched using a mask for processing the shape of the second conductive layer 10207. Then, the first conductive layer 10203 of the portion from which the second semiconductor layer 10206 is removed becomes the transistor and the channel region. By doing so, the number of masks can be reduced, so that the manufacturing cost can be reduced.

次に、第3の絶縁膜10208が形成され、第3の絶縁膜10208には選択的にコンタ
クトホールが形成されている。なお、第3の絶縁膜10208にコンタクトホールを形成
すると同時に、第2の絶縁膜10204にもコンタクトホールを形成してもよい。
Next, a third insulating film 10208 is formed, and a contact hole is selectively formed in the third insulating film 10208. At the same time that the contact hole is formed in the third insulating film 10208, the contact hole may be formed in the second insulating film 10204 as well.

次に、第3の導電層10209がフォトリソグラフィ法、レーザー直描法又はインクジェ
ット法などによって形成される。
Next, the third conductive layer 10209 is formed by a photolithography method, a laser direct drawing method, an inkjet method, or the like.

次に、第1の配向膜10210が形成される。なお、第1の配向膜10210を形成後、
液晶分子の配向を制御するために、ラビングを行なってもよい。ラビングは、布で配向膜
をこすることによって、配向膜にスジをつける工程である。ラビングを行なうことによっ
て、配向膜に配向性を持たせることができる。
Next, the first alignment film 10210 is formed. After forming the first alignment film 10210,
Rubbing may be performed to control the orientation of the liquid crystal molecules. Rubbing is a process of forming streaks on the alignment film by rubbing the alignment film with a cloth. By performing rubbing, the alignment film can be made oriented.

以上のように作製した第1の基板10201と、遮光膜10214、カラーフィルタ10
215、第4の導電層10213、スペーサ10217、及び第2の配向膜10212を
作製した第2の基板10216とがシール材によって数マイクロメートルのギャップを持
たせて貼り合わせられる。そして、2枚の基板間に液晶材料が注入される。なお、MVA
方式では、第4の導電層10213は、第2の基板10216の全面に形成されている。
なお、第4の導電層10213に接して、配向制御用突起10219が形成されている。
配向制御用突起10219の形状は、滑らかな曲面を持った形状であることが好ましい。
こうすることで、近接する液晶分子10218の配向が極近いものとなるため、配向不良
を低減することができる。配向膜の段切れによって起こる配向膜の不良を低減することが
できる。
The first substrate 10201 produced as described above, the light-shielding film 10214, and the color filter 10
The 215, the fourth conductive layer 10213, the spacer 10217, and the second substrate 10216 on which the second alignment film 10212 is formed are bonded to each other with a sealing material having a gap of several micrometers. Then, the liquid crystal material is injected between the two substrates. In addition, MVA
In the method, the fourth conductive layer 10213 is formed on the entire surface of the second substrate 10216.
The orientation control protrusion 10219 is formed in contact with the fourth conductive layer 10213.
The shape of the orientation control protrusion 10219 is preferably a shape having a smooth curved surface.
By doing so, the orientations of the adjacent liquid crystal molecules 10218 become extremely close to each other, so that poor orientation can be reduced. It is possible to reduce the defects of the alignment film caused by the step breakage of the alignment film.

図86(B)は、PVA(Paterned Vertical Alignment)
方式とトランジスタとを組み合わせた場合の画素の断面図の一例である。図86(B)に
示す画素構造を液晶表示装置に適用することによって、視野角が大きく、応答速度が速く
、コントラストの大きい液晶表示装置を得ることができる。
FIG. 86 (B) shows PVA (Paterned Vertical Alignment).
This is an example of a cross-sectional view of a pixel when a method and a transistor are combined. By applying the pixel structure shown in FIG. 86 (B) to the liquid crystal display device, it is possible to obtain a liquid crystal display device having a large viewing angle, a high response speed, and a high contrast.

図86(B)に示す画素構造の特徴について説明する。図86(B)に示した液晶分子1
0248は、長軸と短軸を持った細長い分子である。液晶分子10248の向きを示すた
め、図86(B)においては、その長さによって表現している。すなわち、長く表現され
た液晶分子10248は、その長軸の向きが紙面に平行であり、短く表現された液晶分子
10248ほど、その長軸の向きが紙面の法線方向に近くなっているとする。つまり、図
86(B)に示した液晶分子10248は、その長軸の向きが配向膜の法線方向を向くよ
うに配向している。よって、電極切り欠き部10249のある部分の液晶分子10248
は、電極切り欠き部10249と第4の導電層10243の境界を中心として放射状に配
向する。この状態となることによって、視野角の大きい液晶表示装置を得ることができる
The features of the pixel structure shown in FIG. 86 (B) will be described. Liquid crystal molecule 1 shown in FIG. 86 (B)
0248 is an elongated molecule having a major axis and a minor axis. In order to show the orientation of the liquid crystal molecule 10248, it is represented by its length in FIG. 86 (B). That is, it is assumed that the orientation of the long axis of the long-represented liquid crystal molecule 10248 is parallel to the paper surface, and the shorter the representation of the liquid crystal molecule 10248, the closer the orientation of the long axis is to the normal direction of the paper surface. .. That is, the liquid crystal molecule 10248 shown in FIG. 86 (B) is oriented so that the direction of the long axis thereof faces the normal direction of the alignment film. Therefore, the liquid crystal molecule 10248 in the portion where the electrode notch portion 10249 is located.
Is oriented radially around the boundary between the electrode cutout portion 10249 and the fourth conductive layer 10243. In this state, a liquid crystal display device having a large viewing angle can be obtained.

なお、トランジスタとして、非晶質半導体を用いたボトムゲート型のトランジスタを用い
た場合について説明する。非晶質半導体を用いたトランジスタを用いた場合、大面積の基
板を用いて、安価に液晶表示装置を製造することができる。
A case where a bottom gate type transistor using an amorphous semiconductor is used as the transistor will be described. When a transistor using an amorphous semiconductor is used, a liquid crystal display device can be manufactured at low cost by using a large-area substrate.

液晶表示装置は、液晶パネルと呼ばれる、画像を表示する基幹部分を有する。液晶パネル
は、加工を施した2枚の基板を、数マイクロメートルのギャップを持たせて貼り合わせ、
2枚の基板間に液晶材料を注入することで作製される。図86(B)において、2枚の基
板は、第1の基板10231、及び第2の基板10246である。第1の基板には、トラ
ンジスタ及び画素電極が形成されている。第2の基板には、遮光膜10244、カラーフ
ィルタ10245、第4の導電層10243、スペーサ10247、及び第2の配向膜1
0242が形成されている。
The liquid crystal display device has a core portion for displaying an image, which is called a liquid crystal panel. The liquid crystal panel consists of two processed substrates that are bonded together with a gap of several micrometers.
It is produced by injecting a liquid crystal material between two substrates. In FIG. 86 (B), the two substrates are the first substrate 10231 and the second substrate 10246. A transistor and a pixel electrode are formed on the first substrate. The second substrate includes a light-shielding film 10244, a color filter 10245, a fourth conductive layer 10243, a spacer 10247, and a second alignment film 1.
0242 is formed.

なお、第2の基板10246に遮光膜10244が形成されていなくてもよい。遮光膜1
0244を形成しない場合は、工程数が減少するため、製造コストを低減することができ
る。構造が簡単であるので、歩留まりの向上を図ることができる。一方、遮光膜1024
4を形成する場合は、黒表示時に光漏れの少ない表示装置を得ることができる。
The light-shielding film 10244 may not be formed on the second substrate 10246. Light-shielding film 1
When 0244 is not formed, the number of steps is reduced, so that the manufacturing cost can be reduced. Since the structure is simple, the yield can be improved. On the other hand, the light-shielding film 1024
When 4 is formed, it is possible to obtain a display device having less light leakage at the time of black display.

なお、第2の基板10246にカラーフィルタ10245が形成されていなくてもよい。
カラーフィルタ10245を形成しない場合は、工程数が減少するため、製造コストを低
減することができる。構造が簡単であるので、歩留まりの向上を図ることができる。ただ
し、カラーフィルタ10245を作製しない場合でも、フィールドシーケンシャル駆動に
よってカラー表示ができる表示装置を得ることができる。一方、カラーフィルタ1024
5を形成する場合は、カラー表示ができる表示装置を得ることができる。
The color filter 10245 may not be formed on the second substrate 10246.
When the color filter 10245 is not formed, the number of steps is reduced, so that the manufacturing cost can be reduced. Since the structure is simple, the yield can be improved. However, even if the color filter 10245 is not manufactured, it is possible to obtain a display device capable of color display by field sequential drive. On the other hand, the color filter 1024
When forming 5, a display device capable of color display can be obtained.

なお、第2の基板10246にスペーサ10247の代わりに、球状のスペーサを散布し
てもよい。球状のスペーサを散布する場合は、工程数が減少するため、製造コストを低減
することができる。構造が簡単であるので、歩留まりを向上させることができる。一方、
スペーサ10247を形成する場合は、スペーサの位置がばらつかないため、2枚の基板
間の距離を一様にすることができ、表示ムラの少ない表示装置を得ることができる。
Instead of the spacer 10247, a spherical spacer may be sprayed on the second substrate 10246. When the spherical spacer is sprayed, the number of steps is reduced, so that the manufacturing cost can be reduced. Since the structure is simple, the yield can be improved. on the other hand,
When the spacer 10247 is formed, the positions of the spacers do not vary, so that the distance between the two substrates can be made uniform, and a display device with less display unevenness can be obtained.

第1の基板10231に施す加工について説明する。 The processing performed on the first substrate 10231 will be described.

まず、第1の基板10231上に、第1の絶縁膜10232がスパッタ法、印刷法又は塗
布法などによって成膜される。ただし、第1の絶縁膜10232は成膜されていなくても
よい。第1の絶縁膜10232は、基板からの不純物が半導体層に影響を及ぼし、トラン
ジスタの性質が変化してしまうのを防ぐ機能を有する。
First, a first insulating film 10232 is formed on the first substrate 10231 by a sputtering method, a printing method, a coating method, or the like. However, the first insulating film 10232 may not be formed. The first insulating film 10232 has a function of preventing impurities from the substrate from affecting the semiconductor layer and changing the properties of the transistor.

次に、第1の絶縁膜10232上に、第1の導電層10233がフォトリソグラフィ法、
レーザー直描法又はインクジェット法などによって形成される。
Next, on the first insulating film 10232, the first conductive layer 10233 is formed by a photolithography method.
It is formed by a laser direct drawing method, an inkjet method, or the like.

次に、第2の絶縁膜10234がスパッタ法、印刷法又は塗布法などによって全面に成膜
されている。第2の絶縁膜10234は、基板からの不純物が半導体層に影響を及ぼし、
トランジスタの性質が変化してしまうのを防ぐ機能を有する。
Next, the second insulating film 10234 is formed on the entire surface by a sputtering method, a printing method, a coating method, or the like. In the second insulating film 10234, impurities from the substrate affect the semiconductor layer, and the semiconductor layer is affected.
It has a function to prevent the properties of the transistor from changing.

次に、第1の半導体層10235及び第2の半導体層10236が形成される。なお、第
1の半導体層10235及び第2の半導体層10236は連続して成膜され、同時にその
形状が加工される。
Next, the first semiconductor layer 10235 and the second semiconductor layer 10236 are formed. The first semiconductor layer 10235 and the second semiconductor layer 10236 are continuously formed into a film, and at the same time, their shapes are processed.

次に、第2の導電層10237がフォトリソグラフィ法、レーザー直描法又はインクジェ
ット法などによって形成される。なお、第2の導電層10237の形状が加工されるとき
に行われるエッチング方法としては、ドライエッチングで行なうのが好適である。なお、
第2の導電層10237としては、透明性を有する材料を用いてもよいし、反射性を有す
る材料を用いてもよい。
Next, the second conductive layer 10237 is formed by a photolithography method, a laser direct drawing method, an inkjet method, or the like. As the etching method performed when the shape of the second conductive layer 10237 is processed, it is preferable to perform it by dry etching. In addition, it should be noted.
As the second conductive layer 10237, a transparent material may be used, or a reflective material may be used.

次に、トランジスタのチャネル領域を形成する。その工程の一例を説明する。第2の半導
体層10236は、第2の導電層10237をマスクとして用いてエッチングされる。あ
るいは、第2の導電層10237の形状を加工するためのマスクを用いてエッチングされ
る。そして、第2の半導体層10236が除去された部分の第1の導電層10233がト
ランジスタとチャネル領域となる。こうすることで、マスク枚数を減らすことができるの
で、製造コストを低減することができる。
Next, the channel region of the transistor is formed. An example of the process will be described. The second semiconductor layer 10236 is etched using the second conductive layer 10237 as a mask. Alternatively, it is etched using a mask for processing the shape of the second conductive layer 10237. Then, the first conductive layer 10233 of the portion from which the second semiconductor layer 10236 has been removed becomes a transistor and a channel region. By doing so, the number of masks can be reduced, so that the manufacturing cost can be reduced.

次に、第3の絶縁膜10238が形成され、第3の絶縁膜10238には選択的にコンタ
クトホールが形成されている。なお、第3の絶縁膜10238にコンタクトホールを形成
すると同時に、第2の絶縁膜10234にもコンタクトホールを形成してもよい。なお、
第3の絶縁膜10238の表面は、できるだけ平坦であることが好適である。なぜならば
、液晶が接する面の凹凸により、液晶分子の配向が影響を受けてしまうからである。
Next, a third insulating film 10238 is formed, and a contact hole is selectively formed in the third insulating film 10238. At the same time that the contact hole is formed in the third insulating film 10238, the contact hole may be formed in the second insulating film 10234 as well. In addition, it should be noted.
The surface of the third insulating film 10238 is preferably as flat as possible. This is because the orientation of the liquid crystal molecules is affected by the unevenness of the surface in contact with the liquid crystal.

次に、第3の導電層10239がフォトリソグラフィ法、レーザー直描法又はインクジェ
ット法などによって形成される。
Next, the third conductive layer 10239 is formed by a photolithography method, a laser direct drawing method, an inkjet method, or the like.

次に、第1の配向膜10240が形成される。なお、第1の配向膜10240を形成後、
液晶分子の配向を制御するために、ラビングを行なってもよい。ラビングは、布で配向膜
をこすることによって、配向膜にスジをつける工程である。ラビングを行なうことによっ
て、配向膜に配向性を持たせることができる。
Next, the first alignment film 10240 is formed. After forming the first alignment film 10240,
Rubbing may be performed to control the orientation of the liquid crystal molecules. Rubbing is a process of forming streaks on the alignment film by rubbing the alignment film with a cloth. By performing rubbing, the alignment film can be made oriented.

以上のように作製した第1の基板10231と、遮光膜10244、カラーフィルタ10
245、第4の導電層10243、スペーサ10247、及び第2の配向膜10242を
作製した第2の基板10246とがシール材によって数マイクロメートルのギャップを持
たせて貼り合わせられる。そして、2枚の基板間に液晶材料が注入される。なお、PVA
方式では、第4の導電層10243にパターン加工が施され、電極切り欠き部10249
が形成される。なお、電極切り欠き部10249の形状に限定はないが、異なる向きを持
った複数の矩形を組み合わせた形状であるのが好適である。こうすることで、配向の異な
る複数の領域が形成できるので、視野角の大きな液晶表示装置を得ることができる。なお
、電極切り欠き部10249と第4の導電層10243の境界における第4の導電層10
243の形状は、滑らかな曲線であることが好適である。こうすることで、近接する液晶
分子10248の配向が極近いものとなるため、配向不良が低減する。第2の配向膜10
242が、電極切り欠き部10249によって段切れを起こしてしまうことによる、配向
膜の不良も低減することができる。
The first substrate 10231 prepared as described above, the light-shielding film 10244, and the color filter 10
245, the fourth conductive layer 10243, the spacer 10247, and the second substrate 10246 on which the second alignment film 10242 is formed are bonded to each other with a sealing material having a gap of several micrometers. Then, the liquid crystal material is injected between the two substrates. In addition, PVA
In the method, the fourth conductive layer 10243 is patterned, and the electrode notch 10249
Is formed. The shape of the electrode cutout portion 10249 is not limited, but it is preferably a shape in which a plurality of rectangles having different orientations are combined. By doing so, a plurality of regions having different orientations can be formed, so that a liquid crystal display device having a large viewing angle can be obtained. The fourth conductive layer 10 at the boundary between the electrode cutout portion 10249 and the fourth conductive layer 10243.
The shape of 243 is preferably a smooth curve. By doing so, the orientations of the adjacent liquid crystal molecules 10248 become very close to each other, so that the orientation defects are reduced. Second alignment film 10
Defects in the alignment film due to the 242 being stepped by the electrode cutout portion 10249 can also be reduced.

図87(A)は、IPS(In−Plane−Switching)方式とトランジスタ
とを組み合わせた場合の画素の断面図の一例である。図87(A)に示す画素構造を液晶
表示装置に適用することによって、原理的に視野角が大きく、応答速度の階調依存性の小
さい液晶表示装置を得ることができる。
FIG. 87 (A) is an example of a cross-sectional view of a pixel when an IPS (In-Plane-Switching) method and a transistor are combined. By applying the pixel structure shown in FIG. 87 (A) to the liquid crystal display device, it is possible to obtain a liquid crystal display device having a large viewing angle and a small gradation dependence of the response speed in principle.

図87(A)に示す画素構造の特徴について説明する。図87(A)に示した液晶分子1
0318は、長軸と短軸を持った細長い分子である。液晶分子10318の向きを示すた
め、図87(A)においては、その長さによって表現している。すなわち、長く表現され
た液晶分子10318は、その長軸の向きが紙面に平行であり、短く表現された液晶分子
10318ほど、その長軸の向きが紙面の法線方向に近くなっているとする。つまり、図
87(A)に示した液晶分子10318は、その長軸の向きが常に基板と水平の方向を向
くように配向している。図87(A)においては、電界のない状態における配向を表して
いるが、液晶分子10318に電界がかかったときは、その長軸の向きが常に基板と水平
の方向を保ったまま、水平面内で回転する。この状態となることによって、視野角の大き
い液晶表示装置を得ることができる。
The features of the pixel structure shown in FIG. 87 (A) will be described. Liquid crystal molecule 1 shown in FIG. 87 (A)
0318 is an elongated molecule having a major axis and a minor axis. In order to show the orientation of the liquid crystal molecule 10318, it is represented by its length in FIG. 87 (A). That is, it is assumed that the long-represented liquid crystal molecule 10318 has a major axis direction parallel to the paper surface, and the shorter-represented liquid crystal molecule 10318 has a long-axis direction closer to the normal direction of the paper surface. .. That is, the liquid crystal molecule 10318 shown in FIG. 87 (A) is oriented so that its long axis always faces the horizontal direction with respect to the substrate. In FIG. 87 (A), the orientation is shown in the absence of an electric field, but when an electric field is applied to the liquid crystal molecule 10318, the direction of its long axis is always kept horizontal to the substrate and is in the horizontal plane. Rotate with. In this state, a liquid crystal display device having a large viewing angle can be obtained.

なお、トランジスタとして、非晶質半導体を用いたボトムゲート型のトランジスタを用い
た場合について説明する。非晶質半導体を用いたトランジスタを用いた場合、大面積の基
板を用いて、安価に液晶表示装置を製造することができる。
A case where a bottom gate type transistor using an amorphous semiconductor is used as the transistor will be described. When a transistor using an amorphous semiconductor is used, a liquid crystal display device can be manufactured at low cost by using a large-area substrate.

液晶表示装置は、液晶パネルと呼ばれる、画像を表示する基幹部分を有する。液晶パネル
は、加工を施した2枚の基板を、数マイクロメートルのギャップを持たせて貼り合わせ、
2枚の基板間に液晶材料を注入することで作製される。図87(A)において、2枚の基
板は、第1の基板10301、及び第2の基板10316である。第1の基板には、トラ
ンジスタ及び画素電極が形成されている。第2の基板には、遮光膜10314、カラーフ
ィルタ10315、スペーサ10317、及び第2の配向膜10312が形成されている
The liquid crystal display device has a core portion for displaying an image, which is called a liquid crystal panel. The liquid crystal panel consists of two processed substrates that are bonded together with a gap of several micrometers.
It is produced by injecting a liquid crystal material between two substrates. In FIG. 87 (A), the two substrates are the first substrate 10301 and the second substrate 10316. A transistor and a pixel electrode are formed on the first substrate. A light-shielding film 10314, a color filter 10315, a spacer 10317, and a second alignment film 10312 are formed on the second substrate.

なお、第2の基板10316に遮光膜10314が形成されていなくてもよい。遮光膜1
0314を形成しない場合は、工程数が減少するため、製造コストを低減することができ
る。構造が簡単であるので、歩留まりの向上を図ることができる。一方、遮光膜1031
4を形成する場合は、黒表示時に光漏れの少ない表示装置を得ることができる。
The light-shielding film 10314 may not be formed on the second substrate 10316. Light-shielding film 1
When 0314 is not formed, the number of steps is reduced, so that the manufacturing cost can be reduced. Since the structure is simple, the yield can be improved. On the other hand, the light-shielding film 1031
When 4 is formed, it is possible to obtain a display device having less light leakage at the time of black display.

なお、第2の基板10316にカラーフィルタ10315が形成されていなくてもよい。
カラーフィルタ10315を形成しない場合は、工程数が減少するため、製造コストを低
減することができる。ただし、カラーフィルタ10315を形成しない場合でも、フィー
ルドシーケンシャル駆動によってカラー表示ができる表示装置を得ることができる。構造
が簡単であるので、歩留まりの向上を図ることができる。一方、カラーフィルタ1031
5を形成する場合は、カラー表示ができる表示装置を得ることができる。
The color filter 10315 may not be formed on the second substrate 10316.
When the color filter 10315 is not formed, the number of steps is reduced, so that the manufacturing cost can be reduced. However, even when the color filter 10315 is not formed, it is possible to obtain a display device capable of color display by field sequential drive. Since the structure is simple, the yield can be improved. On the other hand, color filter 1031
When forming 5, a display device capable of color display can be obtained.

なお、第2の基板10316にスペーサ10317の代わりに、球状のスペーサを散布し
てもよい。球状のスペーサを散布する場合は、工程数が減少するため、製造コストを低減
することができる。構造が簡単であるので、歩留まりを向上させることができる。一方、
スペーサ10317を形成する場合は、スペーサの位置がばらつかないため、2枚の基板
間の距離を一様にすることができ、表示ムラの少ない表示装置を得ることができる。
Instead of the spacer 10317, a spherical spacer may be sprayed on the second substrate 10316. When the spherical spacer is sprayed, the number of steps is reduced, so that the manufacturing cost can be reduced. Since the structure is simple, the yield can be improved. on the other hand,
When the spacer 10317 is formed, the positions of the spacers do not vary, so that the distance between the two substrates can be made uniform, and a display device with less display unevenness can be obtained.

第1の基板10301に施す加工について説明する。 The processing performed on the first substrate 10301 will be described.

まず、第1の基板10301上に、第1の絶縁膜10302がスパッタ法、印刷法又は塗
布法などによって成膜される。ただし、第1の絶縁膜10302は成膜されていなくても
よい。第1の絶縁膜10302は、基板からの不純物が半導体層に影響を及ぼし、トラン
ジスタの性質が変化してしまうのを防ぐ機能を有する。
First, the first insulating film 10302 is formed on the first substrate 10301 by a sputtering method, a printing method, a coating method, or the like. However, the first insulating film 10302 may not be formed. The first insulating film 10302 has a function of preventing impurities from the substrate from affecting the semiconductor layer and changing the properties of the transistor.

次に、第1の絶縁膜10302上に、第1の導電層10303がフォトリソグラフィ法、
レーザー直描法又はインクジェット法などによって形成される。
Next, on the first insulating film 10302, the first conductive layer 10303 is subjected to a photolithography method.
It is formed by a laser direct drawing method, an inkjet method, or the like.

次に、第2の絶縁膜10304がスパッタ法、印刷法又は塗布法などによって全面に成膜
されている。第2の絶縁膜10304は、基板からの不純物が半導体層に影響を及ぼし、
トランジスタの性質が変化してしまうのを防ぐ機能を有する。
Next, the second insulating film 10304 is formed on the entire surface by a sputtering method, a printing method, a coating method, or the like. In the second insulating film 10304, impurities from the substrate affect the semiconductor layer, and the semiconductor layer is affected.
It has a function to prevent the properties of the transistor from changing.

次に、第1の半導体層10305及び第2の半導体層10306が形成される。なお、第
1の半導体層10305及び第2の半導体層10306は連続して成膜され、同時にその
形状が加工される。
Next, the first semiconductor layer 10305 and the second semiconductor layer 10306 are formed. The first semiconductor layer 10305 and the second semiconductor layer 10306 are continuously formed into a film, and their shapes are processed at the same time.

次に、第2の導電層10307がフォトリソグラフィ法、レーザー直描法又はインクジェ
ット法などによって形成される。なお、第2の導電層10307の形状が加工されるとき
に行われるエッチング方法としては、ドライエッチングで行なうのが好適である。なお、
第2の導電層10307としては、透明性を有する材料を用いてもよいし、反射性を有す
る材料を用いてもよい。
Next, the second conductive layer 10307 is formed by a photolithography method, a laser direct drawing method, an inkjet method, or the like. As the etching method performed when the shape of the second conductive layer 10307 is processed, it is preferable to perform it by dry etching. In addition, it should be noted.
As the second conductive layer 10307, a transparent material may be used, or a reflective material may be used.

次に、トランジスタのチャネル領域を形成する。その工程の一例を説明する。第2の半導
体層10306は、第2の導電層10307をマスクとして用いてエッチングされる。あ
るいは、第2の導電層10307の形状を加工するためのマスクを用いてエッチングされ
る。そして、第2の半導体層10306が除去された部分の第1の導電層10303がト
ランジスタとチャネル領域となる。こうすることで、マスク枚数を減らすことができるの
で、製造コストを低減することができる。
Next, the channel region of the transistor is formed. An example of the process will be described. The second semiconductor layer 10306 is etched using the second conductive layer 10307 as a mask. Alternatively, it is etched using a mask for processing the shape of the second conductive layer 10307. Then, the first conductive layer 10303 of the portion from which the second semiconductor layer 10306 has been removed becomes a transistor and a channel region. By doing so, the number of masks can be reduced, so that the manufacturing cost can be reduced.

次に、第3の絶縁膜10308が形成され、第3の絶縁膜10308には選択的にコンタ
クトホールが形成されている。なお、第3の絶縁膜10308にコンタクトホールを形成
すると同時に、第2の絶縁膜10304にもコンタクトホールを形成してもよい。
Next, a third insulating film 10308 is formed, and a contact hole is selectively formed in the third insulating film 10308. At the same time that the contact hole is formed in the third insulating film 10308, the contact hole may be formed in the second insulating film 10304 as well.

次に、第3の導電層10309がフォトリソグラフィ法、レーザー直描法又はインクジェ
ット法などによって形成される。ここで、第3の導電層10309の形状は、互いにかみ
合った2つの櫛歯状とする。一方の櫛歯状の電極がトランジスタのソース電極及びドレイ
ン電極の一方と電気的に接続され、他方の櫛歯状の電極が共通電極と電気的に接続される
。こうすることで、液晶分子10318に効果的に横方向の電界をかけることができる。
Next, the third conductive layer 10309 is formed by a photolithography method, a laser direct drawing method, an inkjet method, or the like. Here, the shape of the third conductive layer 10309 is two comb teeth that mesh with each other. One comb-shaped electrode is electrically connected to one of the source electrode and the drain electrode of the transistor, and the other comb-shaped electrode is electrically connected to the common electrode. By doing so, a lateral electric field can be effectively applied to the liquid crystal molecule 10318.

次に、第1の配向膜10310が形成される。なお、第1の配向膜10310を形成後、
液晶分子の配向を制御するために、ラビングを行なってもよい。ラビングは、布で配向膜
をこすることによって、配向膜にスジをつける工程である。ラビングを行なうことによっ
て、配向膜に配向性を持たせることができる。
Next, the first alignment film 10310 is formed. After forming the first alignment film 10310,
Rubbing may be performed to control the orientation of the liquid crystal molecules. Rubbing is a process of forming streaks on the alignment film by rubbing the alignment film with a cloth. By performing rubbing, the alignment film can be made oriented.

以上のように作製した第1の基板10301と、遮光膜10314、カラーフィルタ10
315、スペーサ10317、及び第2の配向膜10312とがシール材によって数マイ
クロメートルのギャップを持たせて貼り合わせられる。そして、2枚の基板間に液晶材料
が注入される。
The first substrate 10301 produced as described above, the light-shielding film 10314, and the color filter 10
The 315, the spacer 10317, and the second alignment film 10312 are bonded together by a sealing material with a gap of several micrometers. Then, the liquid crystal material is injected between the two substrates.

図87(B)は、FFS(Fringe Field Switching)方式とトラ
ンジスタとを組み合わせた場合の画素の断面図の一例である。図87(B)に示す画素構
造を液晶表示装置に適用することによって、原理的に視野角が大きく、応答速度の階調依
存性の小さい液晶表示装置を得ることができる。
FIG. 87 (B) is an example of a cross-sectional view of a pixel when the FFS (Fringe Field Switching) method and a transistor are combined. By applying the pixel structure shown in FIG. 87 (B) to the liquid crystal display device, it is possible to obtain a liquid crystal display device having a large viewing angle and a small gradation dependence of the response speed in principle.

図89(B)に示す画素構造の特徴について説明する。図89(B)に示した液晶分子1
0348は、長軸と短軸を持った細長い分子である。液晶分子10348の向きを示すた
め、図89(B)においては、その長さによって表現している。すなわち、長く表現され
た液晶分子10348は、その長軸の向きが紙面に平行であり、短く表現された液晶分子
10348ほど、その長軸の向きが紙面の法線方向に近くなっているとする。つまり、図
89(B)に示した液晶分子10348は、その長軸の向きが常に基板と水平の方向を向
くように配向している。図89(B)においては、電界のない状態における配向を表して
いるが、液晶分子10348に電界がかかったときは、その長軸の向きが常に基板と水平
の方向を保ったまま、水平面内で回転する。この状態となることによって、視野角の大き
い液晶表示装置を得ることができる。
The features of the pixel structure shown in FIG. 89 (B) will be described. Liquid crystal molecule 1 shown in FIG. 89 (B)
0348 is an elongated molecule having a major axis and a minor axis. In order to show the orientation of the liquid crystal molecule 10348, it is represented by its length in FIG. 89 (B). That is, it is assumed that the orientation of the long axis of the long-expressed liquid crystal molecule 10348 is parallel to the paper surface, and the shorter the expressed liquid crystal molecule 10348 is closer to the normal direction of the paper surface. .. That is, the liquid crystal molecule 10348 shown in FIG. 89 (B) is oriented so that its long axis always faces the horizontal direction with respect to the substrate. In FIG. 89B, the orientation is shown in the absence of an electric field, but when an electric field is applied to the liquid crystal molecule 10348, the direction of its long axis is always kept horizontal to the substrate and is in the horizontal plane. Rotate with. In this state, a liquid crystal display device having a large viewing angle can be obtained.

なお、トランジスタとして、非晶質半導体を用いたボトムゲート型のトランジスタを用い
た場合について説明する。非晶質半導体を用いたトランジスタを用いた場合、大面積の基
板を用いて、安価に液晶表示装置を製造することができる。
A case where a bottom gate type transistor using an amorphous semiconductor is used as the transistor will be described. When a transistor using an amorphous semiconductor is used, a liquid crystal display device can be manufactured at low cost by using a large-area substrate.

液晶表示装置は、液晶パネルと呼ばれる、画像を表示する基幹部分を有する。液晶パネル
は、加工を施した2枚の基板を、数マイクロメートルのギャップを持たせて貼り合わせ、
2枚の基板間に液晶材料を注入することで作製される。図89(B)において、2枚の基
板は、第1の基板10331及び第2の基板10346である。第1の基板には、トラン
ジスタ及び画素電極が形成され、第2の基板には、遮光膜10344、カラーフィルタ1
0345、スペーサ10347、及び第2の配向膜10342が形成されている。
The liquid crystal display device has a core portion for displaying an image, which is called a liquid crystal panel. The liquid crystal panel consists of two processed substrates that are bonded together with a gap of several micrometers.
It is produced by injecting a liquid crystal material between two substrates. In FIG. 89B, the two substrates are the first substrate 10331 and the second substrate 10346. Transistors and pixel electrodes are formed on the first substrate, and the light-shielding film 10344 and the color filter 1 are formed on the second substrate.
0345, spacer 10347, and second alignment film 10342 are formed.

なお、第2の基板10346に遮光膜10344が形成されていなくてもよい。遮光膜1
0344を形成しない場合は、工程数が減少するため、製造コストを低減することができ
る。構造が簡単であるので、歩留まりの向上を図ることができる。一方、遮光膜1034
4を形成する場合は、黒表示時に光漏れの少ない表示装置を得ることができる。
The light-shielding film 10344 may not be formed on the second substrate 10346. Light-shielding film 1
When 0344 is not formed, the number of steps is reduced, so that the manufacturing cost can be reduced. Since the structure is simple, the yield can be improved. On the other hand, the light-shielding film 1034
When 4 is formed, it is possible to obtain a display device having less light leakage at the time of black display.

なお、第2の基板10346にカラーフィルタ10345を形成されていなくてもよい。
カラーフィルタ10345を形成しない場合は、工程数が減少するため、製造コストを低
減することができる。構造が簡単であるので、歩留まりの向上を図ることができる。ただ
し、カラーフィルタ10345を形成しない場合でも、フィールドシーケンシャル駆動に
よってカラー表示ができる表示装置を得ることができる。一方、カラーフィルタ1034
5を形成する場合は、カラー表示ができる表示装置を得ることができる。
The color filter 10345 may not be formed on the second substrate 10346.
When the color filter 10345 is not formed, the number of steps is reduced, so that the manufacturing cost can be reduced. Since the structure is simple, the yield can be improved. However, even when the color filter 10345 is not formed, it is possible to obtain a display device capable of color display by field sequential drive. On the other hand, the color filter 1034
When forming 5, a display device capable of color display can be obtained.

なお、第2の基板10346にスペーサ10347の代わりに、球状のスペーサを散布し
てもよい。球状のスペーサを散布する場合は、工程数が減少するため、製造コストを低減
することができる。構造が簡単であるので、歩留まりを向上させることができる。一方、
スペーサ10347を形成する場合は、スペーサの位置がばらつかないため、2枚の基板
間の距離を一様にすることができ、表示ムラの少ない表示装置を得ることができる。
Instead of the spacer 10347, a spherical spacer may be sprayed on the second substrate 10346. When the spherical spacer is sprayed, the number of steps is reduced, so that the manufacturing cost can be reduced. Since the structure is simple, the yield can be improved. on the other hand,
When the spacer 10347 is formed, the positions of the spacers do not vary, so that the distance between the two substrates can be made uniform, and a display device with less display unevenness can be obtained.

第1の基板10331に施す加工について説明する。 The processing performed on the first substrate 10331 will be described.

まず、第1の基板10331上に、第1の絶縁膜10332がスパッタ法、印刷法又は塗
布法などによって成膜される。ただし、第1の絶縁膜10332は成膜されていなくても
よい。第1の絶縁膜10332は、基板からの不純物が半導体層に影響を及ぼし、トラン
ジスタの性質が変化してしまうのを防ぐ機能を有する。
First, the first insulating film 10332 is formed on the first substrate 10331 by a sputtering method, a printing method, a coating method, or the like. However, the first insulating film 10332 may not be formed. The first insulating film 10332 has a function of preventing impurities from the substrate from affecting the semiconductor layer and changing the properties of the transistor.

次に、第1の絶縁膜10332上に、第1の導電層10333がフォトリソグラフィ法、
レーザー直描法又はインクジェット法などによって形成される。
Next, on the first insulating film 10332, the first conductive layer 10333 is subjected to a photolithography method.
It is formed by a laser direct drawing method, an inkjet method, or the like.

次に、第2の絶縁膜10334がスパッタ法、印刷法又は塗布法などによって全面に成膜
されている。第2の絶縁膜10334は、基板からの不純物が半導体層に影響を及ぼし、
トランジスタの性質が変化してしまうのを防ぐ機能を有する。
Next, the second insulating film 10334 is formed on the entire surface by a sputtering method, a printing method, a coating method, or the like. In the second insulating film 10334, impurities from the substrate affect the semiconductor layer, and the second insulating film 10334 has an influence on the semiconductor layer.
It has a function to prevent the properties of the transistor from changing.

次に、第1の半導体層10335及び第2の半導体層10336が形成される。なお、第
1の半導体層10335及び第2の半導体層10336は連続して成膜され、同時にその
形状が加工される。
Next, the first semiconductor layer 10335 and the second semiconductor layer 10336 are formed. The first semiconductor layer 10335 and the second semiconductor layer 10336 are continuously formed into a film, and their shapes are processed at the same time.

次に、第2の導電層10337がフォトリソグラフィ法、レーザー直描法又はインクジェ
ット法などによって形成される。なお、第2の導電層10337の形状が加工されるとき
に行われるエッチング方法としては、ドライエッチングで行なうのが好適である。なお、
第2の導電層10337としては、透明性を有する材料を用いてもよいし、反射性を有す
る材料を用いてもよい。
Next, the second conductive layer 10337 is formed by a photolithography method, a laser direct drawing method, an inkjet method, or the like. As the etching method performed when the shape of the second conductive layer 10337 is processed, it is preferable to perform it by dry etching. In addition, it should be noted.
As the second conductive layer 10337, a transparent material may be used, or a reflective material may be used.

次に、トランジスタのチャネル領域を形成する。その工程の一例を説明する。第2の半導
体層10336は、第2の導電層10337をマスクとして用いてエッチングされる。あ
るいは、第2の導電層10337の形状を加工するためのマスクを用いてエッチングされ
る。そして、第2の半導体層10336が除去された部分の第1の導電層10333がト
ランジスタとチャネル領域となる。こうすることで、マスク枚数を減らすことができるの
で、製造コストを低減することができる。
Next, the channel region of the transistor is formed. An example of the process will be described. The second semiconductor layer 10336 is etched using the second conductive layer 10337 as a mask. Alternatively, it is etched using a mask for processing the shape of the second conductive layer 10337. Then, the first conductive layer 10333 of the portion from which the second semiconductor layer 10336 has been removed becomes a transistor and a channel region. By doing so, the number of masks can be reduced, so that the manufacturing cost can be reduced.

次に、第3の絶縁膜10338が形成され、第3の絶縁膜10338には選択的にコンタ
クトホールが形成されている。
Next, a third insulating film 10338 is formed, and a contact hole is selectively formed in the third insulating film 10338.

次に、第4の導電層10343がフォトリソグラフィ法、レーザー直描法又はインクジェ
ット法などによって形成されている。
Next, the fourth conductive layer 10343 is formed by a photolithography method, a laser direct drawing method, an inkjet method, or the like.

次に、第4の絶縁膜10349が形成され、第4の絶縁膜10349には選択的にコンタ
クトホールが形成されている。なお、第4の絶縁膜10349の表面は、できるだけ平坦
であることが好適である。なぜならば、液晶が接する面の凹凸により、液晶分子の配向が
影響を受けてしまうからである。
Next, a fourth insulating film 10349 is formed, and a contact hole is selectively formed in the fourth insulating film 10349. The surface of the fourth insulating film 10349 is preferably as flat as possible. This is because the orientation of the liquid crystal molecules is affected by the unevenness of the surface in contact with the liquid crystal.

次に、第3の導電層10339がフォトリソグラフィ法、レーザー直描法又はインクジェ
ット法などによって形成される。ここで、第3の導電層10339の形状は、櫛歯状とす
る。
Next, the third conductive layer 10339 is formed by a photolithography method, a laser direct drawing method, an inkjet method, or the like. Here, the shape of the third conductive layer 10339 is a comb-teeth shape.

次に、第1の配向膜10340が形成される。なお、第1の配向膜10340を形成後、
液晶分子の配向を制御するために、ラビングを行なってもよい。ラビングは、布で配向膜
をこすることによって、配向膜にスジをつける工程である。ラビングを行なうことによっ
て、配向膜に配向性を持たせることができる。
Next, the first alignment film 10340 is formed. After forming the first alignment film 10340,
Rubbing may be performed to control the orientation of the liquid crystal molecules. Rubbing is a process of forming streaks on the alignment film by rubbing the alignment film with a cloth. By performing rubbing, the alignment film can be made oriented.

以上のように作製した第1の基板10331と、遮光膜10344、カラーフィルタ10
345、スペーサ10347、及び第2の配向膜10342を、シール材によって数マイ
クロメートルのギャップを持たせて貼り合わせ、2枚の基板間に液晶材料を注入すること
で、液晶パネルが作製できる。
The first substrate 10331 manufactured as described above, the light-shielding film 10344, and the color filter 10
A liquid crystal panel can be produced by laminating the 345, the spacer 10347, and the second alignment film 10342 with a gap of several micrometers by a sealing material, and injecting a liquid crystal material between the two substrates.

ここで、各導電層又は各絶縁膜に用いることができる材料について説明する。 Here, the materials that can be used for each conductive layer or each insulating film will be described.

図85の第1の絶縁膜10102、図86(A)の第1の絶縁膜10202、図86(B
)の第1の絶縁膜10232、図87(A)の第1の絶縁膜10302、図87(B)の
第1の絶縁膜10332としては、酸化シリコン膜、窒化シリコン膜又は酸化窒化シリコ
ン膜(SiOxNy)等の絶縁膜を用いることができる。あるいは、第1の絶縁膜101
02は、酸化シリコン膜、窒化シリコン膜又は酸化窒化シリコン膜(SiOxNy)等の
うちの2つ以上の膜を組み合わせた積層構造の絶縁膜を用いることができる。
The first insulating film 10102 in FIG. 85, the first insulating film 10202 in FIG. 86 (A), and FIG. 86 (B).
The first insulating film 10232 in FIG. 87 (A), the first insulating film 10302 in FIG. 87 (A), and the first insulating film 10332 in FIG. 87 (B) are a silicon oxide film, a silicon nitride film, or a silicon nitride film ( An insulating film such as SiOxNy) can be used. Alternatively, the first insulating film 101
As 02, an insulating film having a laminated structure in which two or more films such as a silicon oxide film, a silicon nitride film, and a silicon oxide nitride film (SiOxNy) are combined can be used.

図85の第1の導電層10103、図86(A)の第1の導電層10203、図86(B
)の第1の導電層10233、図87(A)の第1の導電層10303、図87(A)の
第1の導電層10303、図87(B)の第1の導電層10333としては、Mo、Ti
、Al、Nd、Crなどを用いることができる。あるいは、Mo、Ti、Al、Nd、C
rなどのうちの2つ以上を組み合わせた積層構造を用いることもできる。
The first conductive layer 10103 of FIG. 85, the first conductive layer 10203 of FIG. 86 (A), and FIG. 86 (B).
), The first conductive layer 10333 in FIG. 87 (A), the first conductive layer 10303 in FIG. 87 (A), and the first conductive layer 10333 in FIG. 87 (B). Mo, Ti
, Al, Nd, Cr and the like can be used. Alternatively, Mo, Ti, Al, Nd, C
A laminated structure in which two or more of r and the like are combined can also be used.

図85の第2の絶縁膜10104、図86(A)の第2の絶縁膜10204、図86(B
)の第2の絶縁膜10234、図87(A)の第2の絶縁膜10304、図87(B)の
第2の絶縁膜10334としては、熱酸化膜、酸化シリコン膜、窒化シリコン膜又は酸化
窒化シリコン膜などを用いることができる。あるいは、熱酸化膜、酸化シリコン膜、窒化
シリコン膜又は酸化窒化シリコン膜などのうち2以上を組み合わせた積層構造などを用い
ることができる。なお、半導体層と接する部分では、酸化シリコン膜であることが好まし
い。なぜなら、酸化シリコン膜にすると半導体層との界面におけるトラップ準位が少なく
なるからである。なお、Moと接する部分では、窒化シリコン膜であることが好ましい。
なぜなら、窒化シリコン膜はMoを酸化させないからである。
The second insulating film 10104 in FIG. 85, the second insulating film 10204 in FIG. 86 (A), and FIG. 86 (B).
The second insulating film 10234 in FIG. 87 (A), the second insulating film 10304 in FIG. 87 (A), and the second insulating film 10334 in FIG. 87 (B) are a thermal oxide film, a silicon oxide film, a silicon nitride film, or an oxide. A silicon nitride film or the like can be used. Alternatively, a laminated structure in which two or more of a thermal oxide film, a silicon oxide film, a silicon nitride film, a silicon oxide nitride film, and the like are combined can be used. The portion in contact with the semiconductor layer is preferably a silicon oxide film. This is because the silicon oxide film reduces the trap level at the interface with the semiconductor layer. The portion in contact with Mo is preferably a silicon nitride film.
This is because the silicon nitride film does not oxidize Mo.

図85の第1の半導体層10105、図86(A)の第1の半導体層10205、図86
(B)の第1の半導体層10235、図87(A)の第1の半導体層10305、図87
(B)の第1の半導体層10335としては、シリコン又はシリコンゲルマニウム(Si
Ge)などを用いることができる。
First semiconductor layer 10105 in FIG. 85, first semiconductor layer 10205 in FIG. 86 (A), FIG. 86.
The first semiconductor layer 10235 of FIG. 87 (B), the first semiconductor layer 10305 of FIG. 87 (A), FIG. 87.
The first semiconductor layer 10335 of (B) is silicon or silicon germanium (Si).
Ge) and the like can be used.

図85の第2の半導体層10106、図86(A)の第2の半導体層10206、図86
(B)の第2の半導体層10236、図87(A)の第2の半導体層10306、図87
(B)の第2の半導体層10336としては、リン等を含んだシリコン等を用いることが
できる。
Second semiconductor layer 10106 in FIG. 85, second semiconductor layer 10206 in FIG. 86 (A), FIG. 86.
The second semiconductor layer 10236 of FIG. 87 (B), the second semiconductor layer 10306 of FIG. 87 (A), FIG. 87.
As the second semiconductor layer 10336 of (B), silicon or the like containing phosphorus or the like can be used.

図85の第2の導電層10107及び第3の導電層10109、図86(A)の第2の導
電層10207及び第3の導電層10209、図86(B)の第2の導電層10237及
び第2の導電層10239、図87(A)の第2の導電層10307及び第2の導電層1
0309、もしくは図87(B)の第2の導電層10337、第2の導電層10339及
び第4の導電層10343の透明性を有する材料としては、酸化インジウムに酸化スズを
混ぜたインジウムスズ酸化物(ITO)膜、インジウムスズ酸化物(ITO)に酸化珪素
を混ぜたインジウムスズ珪素酸化物(ITSO)膜、酸化インジウムに酸化亜鉛を混ぜた
インジウム亜鉛酸化物(IZO)膜、酸化亜鉛膜又は酸化スズ膜などを用いることができ
る。なお、IZOとは、ITOに2〜20wt%の酸化亜鉛(ZnO)を混合させたター
ゲットを用いてスパッタリングにより形成される透明導電材料である。
The second conductive layer 10107 and the third conductive layer 10109 in FIG. 85, the second conductive layer 10207 and the third conductive layer 10209 in FIG. 86 (A), the second conductive layer 10237 in FIG. 86 (B), and The second conductive layer 10239, the second conductive layer 10307 of FIG. 87 (A), and the second conductive layer 1
As a transparent material of 0309, or the second conductive layer 10337, the second conductive layer 10339, and the fourth conductive layer 10343 of FIG. 87 (B), indium tin oxide in which tin oxide is mixed with indium oxide is used. (ITO) film, indium tin oxide (ITSO) film in which silicon oxide is mixed with indium tin oxide (ITO), indium zinc oxide (IZO) film in which zinc oxide is mixed with indium oxide, zinc oxide film or oxidation. A tin film or the like can be used. IZO is a transparent conductive material formed by sputtering using a target in which 2 to 20 wt% zinc oxide (ZnO) is mixed with ITO.

図85の第2の導電層10107及び第3の導電層10109、図86(A)の第2の導
電層10207及び第3の導電層10209、図86(B)の第2の導電層10237及
び第2の導電層10239、図87(A)の第2の導電層10307及び第2の導電層1
0309、もしくは図87(B)の第2の導電層10337、第2の導電層10339及
び第4の導電層10343の反射性を有する材料としては、Ti、Mo、Ta、Cr、W
、Alなどを用いることができる。あるいは、Ti、Mo、Ta、Cr、WとAlを積層
させた2層構造、AlをTi、Mo、Ta、Cr、Wなどの金属で挟んだ3層積層構造と
してもよい。
The second conductive layer 10107 and the third conductive layer 10109 in FIG. 85, the second conductive layer 10207 and the third conductive layer 10209 in FIG. 86 (A), the second conductive layer 10237 in FIG. 86 (B), and The second conductive layer 10239, the second conductive layer 10307 of FIG. 87 (A), and the second conductive layer 1
Examples of the reflective material of 0309, or the second conductive layer 10337, the second conductive layer 10339, and the fourth conductive layer 10343 in FIG. 87 (B) are Ti, Mo, Ta, Cr, and W.
, Al and the like can be used. Alternatively, a two-layer structure in which Ti, Mo, Ta, Cr, W and Al are laminated, or a three-layer laminated structure in which Al is sandwiched between metals such as Ti, Mo, Ta, Cr and W may be used.

図85の第3の絶縁膜10108、図86(A)の第3の絶縁膜10208、図86(B
)の第3の絶縁膜10238、図86(B)の第3の導電層10239、図87(A)の
第3の絶縁膜10308、図87(B)の第3の絶縁膜10338及び第4の絶縁膜10
349としては、無機材料(酸化シリコン、窒化シリコン、酸化窒化シリコンなど)ある
いは、低誘電率の有機化合物材料(感光性又は非感光性の有機樹脂材料)などを用いるこ
とができる。あるいは、シロキサンを含む材料を用いることもできる。なお、シロキサン
は、シリコン(Si)と酸素(O)との結合で骨格構造が構成される材料である。置換基
として、少なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水素)が用いられ
る。あるいは、置換基としてフルオロ基を用いてもよい。あるいは、置換基として、少な
くとも水素を含む有機基と、フルオロ基とを用いてもよい。
The third insulating film 10108 in FIG. 85, the third insulating film 10208 in FIG. 86 (A), and FIG. 86 (B).
10238, the third conductive layer 10239 in FIG. 86 (B), the third insulating film 10308 in FIG. 87 (A), the third insulating film 10338 and the fourth in FIG. 87 (B). Insulation film 10
As 349, an inorganic material (silicon oxide, silicon nitride, silicon oxide nitride, etc.), an organic compound material having a low dielectric constant (photosensitive or non-photosensitive organic resin material), or the like can be used. Alternatively, a material containing siloxane can also be used. Siloxane is a material whose skeletal structure is composed of a bond between silicon (Si) and oxygen (O). As the substituent, an organic group containing at least hydrogen (for example, an alkyl group or an aromatic hydrocarbon) is used. Alternatively, a fluoro group may be used as the substituent. Alternatively, an organic group containing at least hydrogen and a fluoro group may be used as the substituent.

図85の第1の配向膜10110、図86(A)の第1の配向膜10210、図86(B
)の第1の配向膜10240、図86(B)の第1の配向膜10310、図87(B)の
第1の配向膜10340としては、ポリイミドなどの高分子膜を用いることができる。
The first alignment film 10110 in FIG. 85, the first alignment film 10210 in FIG. 86 (A), and FIG. 86 (B).
), The first alignment film 10340 in FIG. 86 (B), and the first alignment film 10340 in FIG. 87 (B) can be a polymer film such as polyimide.

次に、各液晶モードとトランジスタとを組み合わせた場合の画素構造について、画素の上
面図(レイアウト図)を参照して説明する。
Next, the pixel structure when each liquid crystal mode and the transistor are combined will be described with reference to the top view (layout view) of the pixels.

なお、液晶モードとしては、TN(Twisted Nematic)モード、IPS(
In−Plane−Switching)モード、FFS(Fringe Field
Switching)モード、MVA(Multi−domain Vertical
Alignment)モード、PVA(Patterned Vertical Ali
gnment)、ASM(Axially Symmetric aligned Mi
cro−cell)モード、OCB(Optical Compensated Bir
efringence)モード、FLC(Ferroelectric Liquid
Crystal)モード、AFLC(AntiFerroelectric Liqui
d Crystal)などを用いることができる。
The liquid crystal mode includes TN (Twisted Nematic) mode and IPS (IPS).
In-Plane-Switching mode, FFS (Fringe Field)
Switching) mode, MVA (Multi-domain Vertical)
Alginment) mode, PVA (Patterned Vertical Ali)
gnment), ASM (Axially Symmetrically named Mi)
Cro-cell) mode, OCB (Optical Contracted Bir)
Efringence mode, FLC (Ferroelectric Liquid)
Crystal) mode, AFLC (Antiferroelectric Liqui)
d Crystal) and the like can be used.

なお、トランジスタとしては、非晶質シリコン、多結晶シリコン、微結晶(マイクロクリ
スタル、セミアモルファスとも言う)シリコンなどに代表される非単結晶半導体層を有す
る薄膜トランジスタ(TFT)などを用いることが出来る。
As the transistor, a thin film transistor (TFT) having a non-single crystal semiconductor layer typified by amorphous silicon, polycrystalline silicon, microcrystal (also referred to as microcrystal or semi-amorphous) silicon, or the like can be used.

なお、トランジスタの構造としては、トップゲート型又はボトムゲート型などを用いるこ
とができる。ボトムゲート型のトランジスタとしては、チャネルエッチ型又はチャネル保
護型などを用いることができる。
As the transistor structure, a top gate type, a bottom gate type, or the like can be used. As the bottom gate type transistor, a channel etch type, a channel protection type, or the like can be used.

図88は、TN方式とトランジスタとを組み合わせた場合の画素の上面図の一例である。
図88に示す画素構造を液晶表示装置に適用することによって、安価に液晶表示装置を製
造することができる。
FIG. 88 is an example of a top view of the pixels when the TN method and the transistor are combined.
By applying the pixel structure shown in FIG. 88 to the liquid crystal display device, the liquid crystal display device can be manufactured at low cost.

図88に示す画素は、走査線10401と、映像信号線10402と、容量線10403
と、トランジスタ10404と、画素電極10405と、画素容量10406と、を有し
ている。
The pixels shown in FIG. 88 are a scanning line 10401, a video signal line 10402, and a capacitance line 10403.
It has a transistor 10404, a pixel electrode 10405, and a pixel capacity 10406.

走査線10401は、信号(走査信号)を画素に伝達する機能を有する。映像信号線10
402は、信号(映像信号)を画素に伝達するための機能を有する。なお、走査線104
01と映像信号線10402とは、マトリックス状に配置されるため、異なる層の導電層
で形成されている。なお、走査線10401と。映像信号線10402との交差部に、半
導体層が配置されていてもよい。こうすることで、走査線10401と。映像信号線10
402と交差容量を低減することができる。
The scanning line 10401 has a function of transmitting a signal (scanning signal) to the pixels. Video signal line 10
The 402 has a function for transmitting a signal (video signal) to the pixels. The scanning line 104
Since 01 and the video signal line 10402 are arranged in a matrix, they are formed of different conductive layers. It should be noted that the scanning line is 10401. A semiconductor layer may be arranged at the intersection with the video signal line 10402. By doing so, the scanning line is 10401. Video signal line 10
The cross capacitance with 402 can be reduced.

容量線10403は、画素電極10405と平行に配置されている。容量線10403と
画素電極10405とが重なって配置されている部分が画素容量10406となる。なお
、容量線10403の一部は、映像信号線10402に沿って、映像信号線10402を
囲むように延設されている。こうすることで、クロストークを低減することができる。ク
ロストークとは、映像信号線10402の電位変化に伴って、電位を保持するべき電極の
電位が変化してしまう現象のことである。なお、容量線10403と映像信号線1040
2との間に半導体層を配置することによって、交差容量を低減することができる。なお、
容量線10403は、走査線10401と同様な材料で構成されている。
The capacitance line 10403 is arranged parallel to the pixel electrode 10405. The portion where the capacitance line 10403 and the pixel electrode 10405 are arranged so as to overlap each other is the pixel capacitance 10406. A part of the capacitance line 10403 extends along the video signal line 10402 so as to surround the video signal line 10402. By doing so, crosstalk can be reduced. Crosstalk is a phenomenon in which the potential of the electrode that should hold the potential changes with the change in the potential of the video signal line 10402. The capacitance line 10403 and the video signal line 1040
By arranging the semiconductor layer between the two, the cross capacitance can be reduced. In addition, it should be noted.
The capacitance line 10403 is made of the same material as the scanning line 10401.

トランジスタ10404は、映像信号線10402と画素電極10405を導通させるス
イッチとしての機能を有する。なお、トランジスタ10404のソース領域及びドレイン
領域の一方は、トランジスタ10404のソース領域及びドレイン領域の他方に囲まれる
ように配置されている。こうすることで、トランジスタ10404のチャネル幅が大きく
なるため、スイッチング能力の向上を図ることができる。なお、トランジスタ10404
のゲート電極は、半導体層を囲むように配置されている。
The transistor 10404 has a function as a switch for conducting the video signal line 10402 and the pixel electrode 10405. One of the source region and the drain region of the transistor 10404 is arranged so as to be surrounded by the other of the source region and the drain region of the transistor 10404. By doing so, the channel width of the transistor 10404 becomes large, so that the switching ability can be improved. Transistor 10404
The gate electrodes of the above are arranged so as to surround the semiconductor layer.

画素電極10405は、トランジスタ10404のソース電極及びドレイン電極の一方に
電気的に接続される。画素電極10405は、映像信号線10402によって伝達された
信号電圧を液晶素子に与えるための電極である。なお、画素電極10405は、矩形であ
る。こうすることで、画素の開口率を大きくすることができる。なお、画素電極1040
5としては、透明性を有する材料又は反射性を有する材料を用いることができる。あるい
は、透明性を有する材料と反射性を有する材料とを組み合わせて、画素電極10405に
用いてもよい。
The pixel electrode 10405 is electrically connected to one of the source electrode and the drain electrode of the transistor 10404. The pixel electrode 10405 is an electrode for applying the signal voltage transmitted by the video signal line 10402 to the liquid crystal element. The pixel electrode 10405 is rectangular. By doing so, the aperture ratio of the pixels can be increased. The pixel electrode 1040
As 5, a transparent material or a reflective material can be used. Alternatively, a transparent material and a reflective material may be combined and used for the pixel electrode 10405.

図89(A)は、MVA方式とトランジスタとを組み合わせた場合の画素の上面図の一例
である。図89(A)に示す画素構造を液晶表示装置に適用することによって、視野角が
大きく、応答速度が速く、コントラストの大きい液晶表示装置を得ることができる。
FIG. 89A is an example of a top view of the pixels when the MVA method and the transistor are combined. By applying the pixel structure shown in FIG. 89A to the liquid crystal display device, it is possible to obtain a liquid crystal display device having a large viewing angle, a high response speed, and a high contrast.

図89(A)に示す画素は、走査線10501と、映像信号線10502と、容量線10
503と、トランジスタ10504と、画素電極10505と、画素容量10506と、
配向制御用突起10507と、を有する。
The pixels shown in FIG. 89 (A) are a scanning line 10501, a video signal line 10502, and a capacitance line 10.
503, transistor 10504, pixel electrode 10505, pixel capacity 10506,
It has an orientation control protrusion 10507.

走査線10501は、信号(走査信号)を画素に伝達する機能を有する。映像信号線10
502は、信号(映像信号)を画素に伝達するための機能を有する。なお、走査線105
01と映像信号線10502とは、マトリックス状に配置されるため、異なる層の導電層
で形成されている。なお、走査線10501と。映像信号線10502との交差部に、半
導体層が配置されていてもよい。こうすることで、走査線10501と。映像信号線10
502と交差容量を低減することができる。
The scanning line 10501 has a function of transmitting a signal (scanning signal) to the pixels. Video signal line 10
The 502 has a function for transmitting a signal (video signal) to the pixels. The scanning line 105
Since 01 and the video signal line 10502 are arranged in a matrix, they are formed of different conductive layers. In addition, with scanning line 10501. A semiconductor layer may be arranged at the intersection with the video signal line 10502. By doing this, the scanning line 10501. Video signal line 10
The cross capacitance with 502 can be reduced.

容量線10503は、画素電極10505と平行に配置されている。容量線10503と
画素電極10505とが重なって配置されている部分が画素容量10506となる。なお
、容量線10503の一部は、映像信号線10502に沿って、映像信号線10502を
囲むように延設されている。こうすることで、クロストークを低減することができる。ク
ロストークとは、映像信号線10502の電位変化に伴って、電位を保持するべき電極の
電位が変化してしまう現象のことである。なお、容量線10503と映像信号線1050
2との間に半導体層を配置することによって、交差容量を低減することができる。なお、
容量線10503は、走査線10501と同様な材料で構成されている。
The capacitance line 10503 is arranged parallel to the pixel electrode 10505. The portion where the capacitance line 10503 and the pixel electrode 10505 are arranged so as to overlap each other has a pixel capacitance of 10506. A part of the capacitance line 10503 extends along the video signal line 10502 so as to surround the video signal line 10502. By doing so, crosstalk can be reduced. Crosstalk is a phenomenon in which the potential of the electrode that should hold the potential changes with the change in the potential of the video signal line 10502. The capacitance line 10503 and the video signal line 1050
By arranging the semiconductor layer between the two, the cross capacitance can be reduced. In addition, it should be noted.
The capacitance line 10503 is made of the same material as the scanning line 10501.

トランジスタ10504は、映像信号線10502と画素電極10505を導通させるス
イッチとしての機能を有する。なお、トランジスタ10504のソース領域及びドレイン
領域の一方は、トランジスタ10504のソース領域及びドレイン領域の他方に囲まれる
ように配置されている。こうすることで、トランジスタ10504のチャネル幅が大きく
なるため、スイッチング能力の向上を図ることができる。なお、トランジスタ10504
のゲート電極は、半導体層を囲むように配置されている。
The transistor 10504 has a function as a switch for conducting the video signal line 10502 and the pixel electrode 10505. One of the source region and the drain region of the transistor 10504 is arranged so as to be surrounded by the other of the source region and the drain region of the transistor 10504. By doing so, the channel width of the transistor 10504 is increased, so that the switching ability can be improved. Transistor 10504
The gate electrodes of the above are arranged so as to surround the semiconductor layer.

画素電極10505は、トランジスタ10504のソース電極及びドレイン電極の一方に
電気的に接続される。画素電極10505は、映像信号線10502によって伝達された
信号電圧を液晶素子に与えるための電極である。なお、画素電極10505は、矩形であ
る。こうすることで、画素の開口率を大きくすることができる。なお、画素電極1050
5としては、透明性を有する材料又は反射性を有する材料を用いることができる。あるい
は、透明性を有する材料と反射性を有する材料とを組み合わせて、画素電極10505に
用いてもよい。
The pixel electrode 10505 is electrically connected to one of the source electrode and the drain electrode of the transistor 10504. The pixel electrode 10505 is an electrode for applying the signal voltage transmitted by the video signal line 10502 to the liquid crystal element. The pixel electrode 10505 is rectangular. By doing so, the aperture ratio of the pixels can be increased. The pixel electrode 1050
As 5, a transparent material or a reflective material can be used. Alternatively, a transparent material and a reflective material may be combined and used for the pixel electrode 10505.

配向制御用突起10507は、対向基板に形成されている。配向制御用突起10507は
、液晶分子を放射状に配向させる機能を有する。なお、配向制御用突起10507の形状
に限定はない。例えば、配向制御用突起10507の形状は、くの字型となっていてもよ
い。こうすることで、液晶分子の配向が異なる複数の領域を形成することができる。視野
角の向上を図ることができる。
The orientation control protrusion 10507 is formed on the facing substrate. The orientation control protrusion 10507 has a function of radially aligning liquid crystal molecules. The shape of the orientation control protrusion 10507 is not limited. For example, the shape of the orientation control protrusion 10507 may be doglegged. By doing so, it is possible to form a plurality of regions in which the orientation of the liquid crystal molecules is different. The viewing angle can be improved.

図89(B)は、PVA方式とトランジスタとを組み合わせた場合の画素の上面図の一例
である。図89(B)に示す画素構造を液晶表示装置に適用することによって、視野角が
大きく、応答速度が速く、コントラストの大きい液晶表示装置を得ることができる。
FIG. 89B is an example of a top view of the pixels when the PVA method and the transistor are combined. By applying the pixel structure shown in FIG. 89 (B) to the liquid crystal display device, it is possible to obtain a liquid crystal display device having a large viewing angle, a high response speed, and a high contrast.

図89(B)に示す画素は、走査線10511と、映像信号線10512と、容量線10
513と、トランジスタ10514と、画素電極10515と、画素容量10516と、
電極切り欠き部10517、を有する。
The pixels shown in FIG. 89B are a scanning line 10511, a video signal line 10512, and a capacitance line 10.
513, transistor 10514, pixel electrode 10515, pixel capacitance 10516,
It has an electrode notch 10517.

走査線10511は、信号(走査信号)を画素に伝達する機能を有する。映像信号線10
512は、信号(映像信号)を画素に伝達するための機能を有する。なお、走査線105
11と映像信号線10512とは、マトリックス状に配置されるため、異なる層の導電層
で形成されている。なお、走査線10511と。映像信号線10512との交差部に、半
導体層が配置されていてもよい。こうすることで、走査線10511と。映像信号線10
512と交差容量を低減することができる。
The scanning line 10511 has a function of transmitting a signal (scanning signal) to the pixels. Video signal line 10
The 512 has a function for transmitting a signal (video signal) to the pixels. The scanning line 105
Since the 11 and the video signal line 10512 are arranged in a matrix, they are formed of different conductive layers. In addition, with scanning line 10511. A semiconductor layer may be arranged at the intersection with the video signal line 10512. By doing so, the scanning line 10511. Video signal line 10
It is possible to reduce the cross capacitance with 512.

容量線10513は、画素電極10515と平行に配置されている。容量線10513と
画素電極10515とが重なって配置されている部分が画素容量10516となる。なお
、容量線10513の一部は、映像信号線10512に沿って、映像信号線10512を
囲むように延設されている。こうすることで、クロストークを低減することができる。ク
ロストークとは、映像信号線10512の電位変化に伴って、電位を保持するべき電極の
電位が変化してしまう現象のことである。なお、容量線10513と映像信号線1051
2との間に半導体層を配置することによって、交差容量を低減することができる。なお、
容量線10513は、走査線10511と同様な材料で構成されている。
The capacitance line 10513 is arranged parallel to the pixel electrode 10515. The portion where the capacitance line 10513 and the pixel electrode 10515 are arranged so as to overlap each other is the pixel capacitance 10516. A part of the capacitance line 10513 extends along the video signal line 10512 so as to surround the video signal line 10512. By doing so, crosstalk can be reduced. Crosstalk is a phenomenon in which the potential of the electrode that should hold the potential changes with the change in the potential of the video signal line 10512. The capacitance line 10513 and the video signal line 1051
By arranging the semiconductor layer between the two, the cross capacitance can be reduced. In addition, it should be noted.
The capacitance line 10513 is made of the same material as the scanning line 10511.

トランジスタ10514は、映像信号線10512と画素電極10515を導通させるス
イッチとしての機能を有する。なお、トランジスタ10514のソース領域及びドレイン
領域の一方は、トランジスタ10514のソース領域及びドレイン領域の他方に囲まれる
ように配置されている。こうすることで、トランジスタ10514のチャネル幅が大きく
なるため、スイッチング能力の向上を図ることができる。なお、トランジスタ10514
のゲート電極は、半導体層を囲むように配置されている。
The transistor 10514 has a function as a switch for conducting the video signal line 10512 and the pixel electrode 10515. One of the source region and the drain region of the transistor 10514 is arranged so as to be surrounded by the other of the source region and the drain region of the transistor 10514. By doing so, the channel width of the transistor 10514 is increased, so that the switching ability can be improved. Transistor 10514
The gate electrodes of the above are arranged so as to surround the semiconductor layer.

画素電極10515は、トランジスタ10514のソース電極及びドレイン電極の一方に
電気的に接続される。画素電極10515は、映像信号線10512によって伝達された
信号電圧を液晶素子に与えるための電極である。なお、画素電極10515は、電極切り
欠き部10517の形状に合わせた形状である。具体的には、電極切り欠き部10517
のない部分に、画素電極10515を切り欠いた部分を形成したような形状である。こう
することで、液晶分子の配向が異なる複数の領域を形成することができる。視野角の向上
を図ることができる。なお、画素電極10515としては、透明性を有する材料又は反射
性を有する材料を用いることができる。あるいは、透明性を有する材料と反射性を有する
材料とを組み合わせて、画素電極10515に用いてもよい。
The pixel electrode 10515 is electrically connected to one of the source electrode and the drain electrode of the transistor 10514. The pixel electrode 10515 is an electrode for applying the signal voltage transmitted by the video signal line 10512 to the liquid crystal element. The pixel electrode 10515 has a shape that matches the shape of the electrode notch portion 10517. Specifically, the electrode notch 10517
The shape is such that a portion in which the pixel electrode 10515 is cut out is formed in a portion without a pixel electrode 10515. By doing so, it is possible to form a plurality of regions in which the orientation of the liquid crystal molecules is different. The viewing angle can be improved. As the pixel electrode 10515, a transparent material or a reflective material can be used. Alternatively, a transparent material and a reflective material may be combined and used for the pixel electrode 10515.

図90(A)は、IPS方式とトランジスタとを組み合わせた場合の画素の上面図の一例
である。図90(A)に示す画素構造を液晶表示装置に適用することによって、原理的に
視野角が大きく、応答速度の階調依存性の小さい液晶表示装置を得ることができる。
FIG. 90A is an example of a top view of the pixels when the IPS system and the transistor are combined. By applying the pixel structure shown in FIG. 90 (A) to the liquid crystal display device, it is possible to obtain a liquid crystal display device having a large viewing angle and a small gradation dependence of the response speed in principle.

図90(A)に示す画素は、走査線10601と、映像信号線10602と、共通電極1
0603と、トランジスタ10604と、画素電極10605と、を有する。
The pixels shown in FIG. 90 (A) include a scanning line 10601, a video signal line 10602, and a common electrode 1.
It has 0603, a transistor 10604, and a pixel electrode 10605.

走査線10601は、信号(走査信号)を画素に伝達する機能を有する。映像信号線10
602は、信号(映像信号)を画素に伝達するための機能を有する。なお、走査線106
01と映像信号線10602とは、マトリックス状に配置されるため、異なる層の導電層
で形成されている。なお、走査線10601と映像信号線10602との交差部に、半導
体層が配置されていてもよい。こうすることで、走査線10601と。映像信号線106
02と交差容量を低減することができる。なお、映像信号線10602は、画素電極10
605の形状に合わせて形成されている。
The scanning line 10601 has a function of transmitting a signal (scanning signal) to the pixels. Video signal line 10
The 602 has a function for transmitting a signal (video signal) to the pixels. The scanning line 106
Since 01 and the video signal line 10602 are arranged in a matrix, they are formed of different conductive layers. A semiconductor layer may be arranged at the intersection of the scanning line 10601 and the video signal line 10602. By doing so, the scanning line is 10601. Video signal line 106
It is possible to reduce the crossing capacity with 02. The video signal line 10602 is a pixel electrode 10.
It is formed according to the shape of 605.

共通電極10603は、画素電極10605と平行に配置されている。共通電極1060
3は、横方向の電界を発生させるための電極である。なお、共通電極10603の形状は
、屈曲した櫛歯状である。なお、共通電極10603の一部は、映像信号線10602に
沿って、映像信号線10602を囲むように延設されている。こうすることで、クロスト
ークを低減することができる。クロストークとは、映像信号線10602の電位変化に伴
って、電位を保持するべき電極の電位が変化してしまう現象のことである。なお、共通電
極10603と映像信号線10602との間に半導体層を配置することによって、交差容
量を低減することができる。なお、共通電極10603の走査線10601と平行に配置
されている部分では、走査線10601と同様な材料で構成されている。共通電極106
03の画素電極10605と平行に配置されている部分では、画素電極10605と同様
な材料で構成されている。
The common electrode 10603 is arranged parallel to the pixel electrode 10605. Common electrode 1060
Reference numeral 3 denotes an electrode for generating an electric field in the lateral direction. The shape of the common electrode 10603 is a bent comb-teeth shape. A part of the common electrode 10603 extends along the video signal line 10602 so as to surround the video signal line 10602. By doing so, crosstalk can be reduced. Crosstalk is a phenomenon in which the potential of the electrode that should hold the potential changes with the potential change of the video signal line 10602. By arranging the semiconductor layer between the common electrode 10603 and the video signal line 10602, the cross capacitance can be reduced. The portion of the common electrode 10603 arranged parallel to the scanning line 10601 is made of the same material as the scanning line 10601. Common electrode 106
The portion arranged in parallel with the pixel electrode 10605 of 03 is made of the same material as the pixel electrode 10605.

トランジスタ10604は、映像信号線10602と画素電極10605を導通させるス
イッチとしての機能を有する。なお、トランジスタ10604のソース領域及びドレイン
領域の一方は、トランジスタ10604のソース領域及びドレイン領域の他方に囲まれる
ように配置されている。こうすることで、トランジスタ10604のチャネル幅が大きく
なるため、スイッチング能力の向上を図ることができる。なお、トランジスタ10604
のゲート電極は、半導体層を囲むように配置されている。
The transistor 10604 has a function as a switch for conducting the video signal line 10602 and the pixel electrode 10605. One of the source region and the drain region of the transistor 10604 is arranged so as to be surrounded by the other of the source region and the drain region of the transistor 10604. By doing so, the channel width of the transistor 10604 is increased, so that the switching ability can be improved. Transistor 10604
The gate electrodes of the above are arranged so as to surround the semiconductor layer.

画素電極10605は、トランジスタ10604のソース電極及びドレイン電極の一方に
電気的に接続される。画素電極10505は、映像信号線10602によって伝達された
信号電圧を液晶素子に与えるための電極である。なお、画素電極10605の形状は、屈
曲した櫛歯状の形状である。こうすることで、液晶分子に横電界をかけることができる。
液晶分子の配向が異なる複数の領域を形成することができる。視野角の向上を図ることが
できる。なお、画素電極10605としては、透明性を有する材料又は反射性を有する材
料を用いることができる。あるいは、透明性を有する材料と反射性を有する材料とを組み
合わせて、画素電極10605に用いてもよい。
The pixel electrode 10605 is electrically connected to one of the source electrode and the drain electrode of the transistor 10604. The pixel electrode 10505 is an electrode for applying the signal voltage transmitted by the video signal line 10602 to the liquid crystal element. The shape of the pixel electrode 10605 is a bent comb-teeth shape. By doing so, a transverse electric field can be applied to the liquid crystal molecules.
It is possible to form a plurality of regions in which the orientation of the liquid crystal molecules is different. The viewing angle can be improved. As the pixel electrode 10605, a transparent material or a reflective material can be used. Alternatively, a transparent material and a reflective material may be combined and used for the pixel electrode 10605.

なお、共通電極10603のうち櫛歯状の部分と画素電極10605とは、別々の導電層
で形成されていてもよい。例えば、共通電極10603のうち櫛歯状の部分は、走査線1
0601又は映像信号線10602と同じ導電層で形成されていてもよい。同様に、画素
電極10605は、走査線10601又は映像信号線10602と同じ導電層で形成され
ていてもよい。
The comb-shaped portion of the common electrode 10603 and the pixel electrode 10605 may be formed of separate conductive layers. For example, the comb-shaped portion of the common electrode 10603 is the scanning line 1.
It may be formed of the same conductive layer as 0601 or the video signal line 10602. Similarly, the pixel electrode 10605 may be formed of the same conductive layer as the scanning line 10601 or the video signal line 10602.

図90(B)は、FFS方式とトランジスタとを組み合わせた場合の画素の上面図である
。図90(B)に示す画素構造を液晶表示装置に適用することによって、原理的に視野角
が大きく、応答速度の階調依存性の小さい液晶表示装置を得ることができる。
FIG. 90B is a top view of the pixels when the FFS method and the transistor are combined. By applying the pixel structure shown in FIG. 90B to the liquid crystal display device, it is possible to obtain a liquid crystal display device having a large viewing angle and a small gradation dependence of the response speed in principle.

図90(B)に示す画素は、走査線10611と、映像信号線10612と、共通電極1
0613と、トランジスタ10614と、画素電極10615と、を備えていてもよい。
The pixels shown in FIG. 90B are the scanning line 10611, the video signal line 10612, and the common electrode 1.
0613, a transistor 10614, and a pixel electrode 10615 may be provided.

走査線10611は、信号(走査信号)を画素に伝達する機能を有する。映像信号線10
612は、信号(映像信号)を画素に伝達するための機能を有する。なお、走査線106
11と映像信号線10612とは、マトリックス状に配置されるため、異なる層の導電層
で形成されている。なお、走査線10611と。映像信号線10612との交差部に、半
導体層が配置されていてもよい。こうすることで、走査線10611と。映像信号線10
612と交差容量を低減することができる。なお、映像信号線10612は、画素電極1
0615の形状に合わせて形成されている。
The scanning line 10611 has a function of transmitting a signal (scanning signal) to the pixels. Video signal line 10
The 612 has a function for transmitting a signal (video signal) to the pixels. The scanning line 106
Since the 11 and the video signal line 10612 are arranged in a matrix, they are formed of different conductive layers. In addition, with scanning line 10611. A semiconductor layer may be arranged at the intersection with the video signal line 10612. By doing so, the scanning line 10611. Video signal line 10
It is possible to reduce the cross capacitance with 612. The video signal line 10612 is the pixel electrode 1.
It is formed according to the shape of 0615.

共通電極106013は、画素電極10615の下部、及び画素電極10615と画素電
極10615との間の下部に一様に形成されている。なお、共通電極106013として
は、透明性を有する材料又は反射性を有する材料を用いることができる。あるいは、透明
性を有する材料と反射性を有する材料とを組み合わせて、共通電極106013に用いて
もよい。
The common electrode 106013 is uniformly formed in the lower part of the pixel electrode 10615 and in the lower part between the pixel electrode 10615 and the pixel electrode 10615. As the common electrode 106013, a transparent material or a reflective material can be used. Alternatively, a transparent material and a reflective material may be combined and used for the common electrode 106013.

トランジスタ10614は、映像信号線10612と画素電極10615を導通させるス
イッチとしての機能を有する。なお、トランジスタ10604のソース領域及びドレイン
領域の一方は、トランジスタ10614のソース領域及びドレイン領域の他方に囲まれる
ように配置されている。こうすることで、トランジスタ10614のチャネル幅が大きく
なるため、スイッチング能力の向上を図ることができる。なお、トランジスタ10614
のゲート電極は、半導体層を囲むように配置されている。
The transistor 10614 has a function as a switch for conducting the video signal line 10612 and the pixel electrode 10615. One of the source region and the drain region of the transistor 10604 is arranged so as to be surrounded by the other of the source region and the drain region of the transistor 10614. By doing so, the channel width of the transistor 10614 is increased, so that the switching ability can be improved. Transistor 10614
The gate electrodes of the above are arranged so as to surround the semiconductor layer.

画素電極10615は、トランジスタ10614のソース電極及びドレイン電極の一方に
電気的に接続される。画素電極10515は、映像信号線10612によって伝達された
信号電圧を液晶素子に与えるための電極である。なお、画素電極10615の形状は、屈
曲した櫛歯状の形状である。こうすることで、液晶分子に横電界をかけることができる。
なお、櫛歯状の画素電極10615は、共通電極10613の一様な部分よりも液晶層に
近いところに配置される。液晶分子の配向が異なる複数の領域を形成することができる。
視野角の向上を図ることができる。なお、画素電極10615としては、透明性を有する
材料又は反射性を有する材料を用いることができる。あるいは、透明性を有する材料と反
射性を有する材料とを組み合わせて、画素電極10615に用いてもよい。
The pixel electrode 10615 is electrically connected to one of the source electrode and the drain electrode of the transistor 10614. The pixel electrode 10515 is an electrode for applying the signal voltage transmitted by the video signal line 10612 to the liquid crystal element. The shape of the pixel electrode 10615 is a bent comb-teeth shape. By doing so, a transverse electric field can be applied to the liquid crystal molecules.
The comb-shaped pixel electrode 10615 is arranged closer to the liquid crystal layer than the uniform portion of the common electrode 10613. It is possible to form a plurality of regions in which the orientation of the liquid crystal molecules is different.
The viewing angle can be improved. As the pixel electrode 10615, a transparent material or a reflective material can be used. Alternatively, a transparent material and a reflective material may be combined and used for the pixel electrode 10615.

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容(
一部でもよい)は、別の図で述べた内容(一部でもよい)に対して、適用、組み合わせ、
又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各
々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させるこ
とが出来る。
In addition, although it has been described using various figures in this embodiment, the contents described in each figure (
(May be part) applies, combines, and applies to the content (may be part) described in another figure.
Alternatively, it can be replaced freely. Further, in the figures described so far, more figures can be formed by combining different parts with respect to each part.

同様に、本実施の形態の各々の図で述べた内容(一部でもよい)は、別の実施の形態の図
で述べた内容(一部でもよい)対して、適用、組み合わせ、又は置き換えなどを自由に行
うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の
形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
Similarly, the content (which may be a part) described in each figure of the present embodiment may be applied, combined, or replaced with respect to the content (which may be a part) described in the figure of another embodiment. Can be done freely. Further, in the figure of the present embodiment, more figures can be constructed by combining the parts of another embodiment with respect to each part.

なお、本実施の形態は、他の実施の形態で述べた内容(一部でもよい)を、具現化した場
合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、
詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示
している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合
わせ、又は置き換えを自由に行うことができる。
In addition, in this embodiment, the contents (may be a part) described in other embodiments are improved as an example when they are embodied, an example when they are slightly deformed, and an example when a part is changed. An example of the case,
An example of the case described in detail, an example of the case of application, an example of related parts, and the like are shown. Therefore, the contents described in the other embodiments can be freely applied, combined, or replaced with the present embodiments.

(実施の形態11)
本実施の形態では、液晶セル(液晶パネルともいう)の作製工程を説明する。
(Embodiment 11)
In this embodiment, a process of manufacturing a liquid crystal cell (also referred to as a liquid crystal panel) will be described.

液晶の充填方法として真空注入法を用いた場合の液晶セルの作製工程について、図91(
A)乃至(E)、及び図92(A)乃至(C)を参照して説明する。
FIG. 91 (Fig. 91) shows a process of manufacturing a liquid crystal cell when the vacuum injection method is used as the liquid crystal filling method.
This will be described with reference to A) to (E) and FIGS. 92 (A) to 92 (C).

図92(C)は、液晶セルを示す断面図である。第1の基板70101と第2の基板70
107とが、スペーサ70106及びシール材70105を介して貼り付けられている。
そして、液晶70109が第1の基板70101と第2の基板70107との間に配置さ
れている。なお、配向膜70102が第1の基板70101上に形成され、配向膜701
08が第2の基板70107上に形成されている。
FIG. 92 (C) is a cross-sectional view showing a liquid crystal cell. First substrate 70101 and second substrate 70
107 is attached via the spacer 70106 and the sealing material 70105.
Then, the liquid crystal 70109 is arranged between the first substrate 70101 and the second substrate 70107. The alignment film 70102 is formed on the first substrate 70101, and the alignment film 701 is formed.
08 is formed on the second substrate 70107.

第1の基板70101には、複数の画素がマトリクス状に形成されている。そして、複数
の画素それぞれは、トランジスタを有していてもよい。なお、第1の基板70101をT
FT基板、アレイ基板、TFTアレイ基板と呼んでもよい。第1の基板70101として
は、単結晶基板、SOI基板、ガラス基板、石英基板、プラスチック基板、紙基板、セロ
ファン基板、石材基板、木材基板、布基板(天然繊維(絹、綿、麻)、合成繊維(ナイロ
ン、ポリウレタン、ポリエステル)若しくは再生繊維(アセテート、キュプラ、レーヨン
、再生ポリエステル)などを含む)、皮革基板、ゴム基板、ステンレス・スチル基板、ス
テンレス・スチル・ホイルを有する基板などを用いることができる。あるいは、人などの
動物の皮膚(皮表、真皮)又は皮下組織を基板として用いてもよい。ただし、これに限定
されず、様々なものを用いることができる。
A plurality of pixels are formed in a matrix on the first substrate 70101. Then, each of the plurality of pixels may have a transistor. The first substrate 70101 is T.
It may be called an FT substrate, an array substrate, or a TFT array substrate. The first substrate 70101 includes a single crystal substrate, an SOI substrate, a glass substrate, a quartz substrate, a plastic substrate, a paper substrate, a cellophane substrate, a stone substrate, a wood substrate, and a cloth substrate (natural fibers (silk, cotton, linen), synthetic). Fibers (including nylon, polyurethane, polyester) or recycled fibers (including acetate, cupra, rayon, recycled polyester), leather substrates, rubber substrates, stainless steel substrates, substrates with stainless steel foil, etc. can be used. it can. Alternatively, the skin (skin surface, dermis) or subcutaneous tissue of an animal such as a human may be used as a substrate. However, the present invention is not limited to this, and various things can be used.

第2の基板70107には、共通電極、カラーフィルタ、ブラックマトリクスなどが形成
されている。なお、第2の基板70107を対向基板又はカラーフィルタ基板と呼んでも
よい。
A common electrode, a color filter, a black matrix, and the like are formed on the second substrate 70107. The second substrate 70107 may be referred to as a counter substrate or a color filter substrate.

配向膜70102は、液晶分子を一定方向に配向させる機能を有する。配向膜70102
としては、ポリイミド樹脂などを用いることができる。ただし、これに限定されず、様々
なものを用いることができる。なお、配向膜70108は、配向膜70102と同様であ
る。
The alignment film 70102 has a function of orienting liquid crystal molecules in a certain direction. Alignment film 70102
As, a polyimide resin or the like can be used. However, the present invention is not limited to this, and various things can be used. The alignment film 70108 is the same as the alignment film 70102.

シール材70105は、液晶70109が漏れないように、第1の基板70101と第2
の基板70107を接着する機能を有する。つまり、封止材として機能する。
The sealing material 70105 has a first substrate 70101 and a second substrate 70101 so that the liquid crystal 70109 does not leak.
It has a function of adhering the substrate 70107 of the above. That is, it functions as a sealing material.

スペーサ70106は、第1の基板70101と第2の基板70107との間の空間(液
晶のセルギャップ)を一定に保つための機能を有する。スペーサ70106としては、粒
状スペーサ又は柱状スペーサを用いることができる。粒状スペーサとしては、ファイバ状
のものと球状のもとがある。そして、粒状スペーサの材料としては、プラスチック又はガ
ラスなどがある。なお、プラスチックで形成された球状スペーサは、プラスチックビーズ
と呼ばれ、広く利用されている。なお、ガラスで形成されたファイバ状のスペーサは、ガ
ラスファイバと呼ばれ、シール材に混入されて利用される。
The spacer 70106 has a function of keeping the space (liquid crystal cell gap) between the first substrate 70101 and the second substrate 70107 constant. As the spacer 70106, a granular spacer or a columnar spacer can be used. Granular spacers include fibrous ones and spherical ones. The material of the granular spacer includes plastic, glass, and the like. Spherical spacers made of plastic are called plastic beads and are widely used. The fiber-like spacer made of glass is called glass fiber and is used by being mixed with a sealing material.

図91(A)は、第1の基板70101上に配向膜70102を形成する工程を示した断
面図である。配向膜70102は、ローラ70103を用いたローラーコート法によって
第1の基板70101上に形成される。ただし、第1の基板70101上に配向膜701
02を形成する方法としては、ローラーコート法の他に、オフセット印刷法、ディップコ
ート法、エアーナイフコート法、カーテンコート法、ワイヤーバーコート法、グラビアコ
ート法、エクストルージョンコート法などを用いることができる。その後、仮焼成、本焼
成が配向膜70102に順に施される。
FIG. 91 (A) is a cross-sectional view showing a step of forming the alignment film 70102 on the first substrate 70101. The alignment film 70102 is formed on the first substrate 70101 by a roller coating method using a roller 70103. However, the alignment film 701 is placed on the first substrate 70101.
As a method for forming 02, in addition to the roller coating method, an offset printing method, a dip coating method, an air knife coating method, a curtain coating method, a wire bar coating method, a gravure coating method, an extrusion coating method, or the like can be used. it can. After that, temporary firing and main firing are applied to the alignment film 70102 in order.

図91(B)は、配向膜70102にラビング処理を施す工程を示した断面図である。ラ
ビング処理は、ドラムに布を巻きつけたラビング用ローラ70104を回転させて配向膜
70102を擦ることによって行われる。このラビング処理が配向膜70102に施され
ると、液晶分子を一定方向に配向させるための溝が、配向膜70102に形成される。た
だし、これに限定されず、イオンビームを用いて配向膜に溝を形成してもよい。その後、
水洗浄処理が第1の基板70101に施される。こうすることで、第1の基板70101
の表面の異物又は汚れなどを除去することができる。
FIG. 91 (B) is a cross-sectional view showing a step of applying a rubbing treatment to the alignment film 70102. The rubbing treatment is performed by rotating a rubbing roller 70104 in which a cloth is wrapped around a drum and rubbing the alignment film 70102. When this rubbing treatment is applied to the alignment film 70102, grooves for orienting the liquid crystal molecules in a certain direction are formed on the alignment film 70102. However, the present invention is not limited to this, and a groove may be formed in the alignment film by using an ion beam. afterwards,
A water cleaning treatment is applied to the first substrate 70101. By doing so, the first substrate 70101
Foreign matter or dirt on the surface of the surface can be removed.

なお、図示はしないが、第1の基板70101と同様に、配向膜70108が第2の基板
70107に形成され、ラビング処理が配向膜70108に施される。ただし、これに限
定されず、イオンビームを用いて配向膜に溝を形成してもよい。
Although not shown, the alignment film 70108 is formed on the second substrate 70107 and the rubbing treatment is applied to the alignment film 70108, similarly to the first substrate 70101. However, the present invention is not limited to this, and a groove may be formed in the alignment film by using an ion beam.

図91(C)は、シール材70105を配向膜70102上に形成する工程を示した断面
図である。シール材70105は描画装置又はスクリーン印刷などによって塗布され、シ
ールパターンが形成される。このシールパターンは第1の基板70101の外周に沿って
形成され、シールパターンの一部に液晶注入口が設けられている。そして、仮止め用のU
V樹脂が第1の基板70101の表示領域外にディスペンサなどでスポット塗布される。
FIG. 91 (C) is a cross-sectional view showing a step of forming the sealing material 70105 on the alignment film 70102. The seal material 70105 is applied by a drawing device, screen printing, or the like to form a seal pattern. This seal pattern is formed along the outer circumference of the first substrate 70101, and a liquid crystal injection port is provided as a part of the seal pattern. And U for temporary fixing
The V resin is spot-coated outside the display area of the first substrate 70101 with a dispenser or the like.

なお、シール材70105は、第2の基板70107に形成されてもよい。 The sealing material 70105 may be formed on the second substrate 70107.

図91(D)は、スペーサ70106を第1の基板70101に散布する工程を示した断
面図である。スペーサ70106は、圧縮された気体とともにのノズルから噴出して散布
される(乾式散布)。あるいは、スペーサ70106は、揮発性の液体に混合され、この
液体を噴路露するようにして散布される(湿式散布)。このような乾式散布又は湿式散布
によって、スペーサ70106を第1の基板70101に均一に散布することができる。
FIG. 91 (D) is a cross-sectional view showing a step of spraying the spacer 70106 on the first substrate 70101. The spacer 70106 is ejected from a nozzle together with the compressed gas and sprayed (dry spraying). Alternatively, the spacer 70106 is mixed with a volatile liquid and sprayed so that the liquid is roasted (wet spraying). By such dry spraying or wet spraying, the spacer 70106 can be uniformly sprayed on the first substrate 70101.

ここで、スペーサ70106として、球状の粒状スペーサを用いた場合について説明した
。ただし、これに限定されず、柱状スペーサを用いることもできる。柱状スペーサは、第
1の基板70101に形成されていてもよいし、第2の基板70107に形成されていて
もよい。あるいは、スペーサの一部が第1の基板70101に形成され、残りが第2の基
板70107に形成されていてもよい。
Here, a case where a spherical granular spacer is used as the spacer 70106 has been described. However, the present invention is not limited to this, and columnar spacers can also be used. The columnar spacer may be formed on the first substrate 70101 or the second substrate 70107. Alternatively, a part of the spacer may be formed on the first substrate 70101 and the rest may be formed on the second substrate 70107.

なお、スペーサがシール材の中に混入していてもよい。こうすることで、液晶のセルギャ
ップを一定に保ちやすくできる。
The spacer may be mixed in the sealing material. By doing so, it is possible to easily keep the cell gap of the liquid crystal constant.

図91(E)は、第1の基板70101と第2の基板70107とを張り合わせる工程を
示した断面図である。第1の基板70101と第2の基板70107とは、大気中で張り
合わされる。そして、第1の基板70101と第2の基板70107と間のギャップが一
定となるように、両基板が加圧される。その後、紫外線照射又は熱処理がシール材701
05に施されることによって、シール材70105が硬化する。
FIG. 91 (E) is a cross-sectional view showing a step of laminating the first substrate 70101 and the second substrate 70107. The first substrate 70101 and the second substrate 70107 are bonded together in the atmosphere. Then, both substrates are pressurized so that the gap between the first substrate 70101 and the second substrate 70107 is constant. After that, UV irradiation or heat treatment is performed on the sealing material 701.
By applying to 05, the sealing material 70105 is cured.

図92(A)及び(B)は、液晶を充填する工程を示した上面図である。第1の基板70
101と第2の基板70107とが張り合わされたセル(空セルともいう)が真空槽内に
入れられる。その後、真空槽内が減圧された後に、空セルの液晶注入口70113が液晶
に浸漬される。そして、真空槽内が大気に開放されると、液晶70109が差圧と毛細管
現象によって空セル内に充填される。
92 (A) and 92 (B) are top views showing a step of filling the liquid crystal. First substrate 70
A cell (also referred to as an empty cell) in which 101 and the second substrate 70107 are bonded to each other is placed in a vacuum chamber. Then, after the inside of the vacuum chamber is depressurized, the liquid crystal injection port 70113 of the empty cell is immersed in the liquid crystal. Then, when the inside of the vacuum chamber is opened to the atmosphere, the liquid crystal 70109 is filled in the empty cell by the differential pressure and the capillary phenomenon.

必要な量の液晶70109が空セルに充填されると、液晶注入口が樹脂70110によっ
て封口される。そして、空セルに余分に付着した液晶が洗浄される。その後、アニール処
理によって、再配向処理が液晶70109に施される。こうして、液晶セルが完成する。
When the empty cell is filled with the required amount of liquid crystal 70109, the liquid crystal injection port is sealed by the resin 70110. Then, the liquid crystal excessively attached to the empty cell is washed. After that, the liquid crystal 70109 is subjected to a reorientation treatment by an annealing treatment. In this way, the liquid crystal cell is completed.

次に、液晶の充填方法として滴下法を用いた場合の液晶セルの作製工程について、図93
(A)乃至(D)、及び図94(A)乃至(C)を参照して説明する。
Next, the manufacturing process of the liquid crystal cell when the dropping method is used as the filling method of the liquid crystal is shown in FIG. 93.
This will be described with reference to (A) to (D) and FIGS. 94 (A) to 94 (C).

図94(C)は、液晶セルを示す断面図である。第1の基板70301と第2の基板70
307とが、スペーサ70306及びシール材70305を介して貼り付けられている。
そして、液晶70309が第1の基板70301と第2の基板70307との間に配置さ
れている。なお、配向膜70302が第1の基板70301上に形成され、配向膜703
08が第2の基板70307上に形成されている。
FIG. 94 (C) is a cross-sectional view showing a liquid crystal cell. First substrate 70301 and second substrate 70
The 307 is attached via the spacer 70306 and the sealing material 70305.
Then, the liquid crystal 70309 is arranged between the first substrate 70301 and the second substrate 70307. The alignment film 70302 is formed on the first substrate 70301, and the alignment film 703 is formed.
08 is formed on the second substrate 70307.

第1の基板70301には、複数の画素がマトリクス状に形成されている。そして、複数
の画素それぞれは、トランジスタを有していてもよい。なお、第1の基板70301をT
FT基板、アレイ基板、TFTアレイ基板と呼んでもよい。第1の基板70301として
は、単結晶基板、SOI基板、ガラス基板、石英基板、プラスチック基板、紙基板、セロ
ファン基板、石材基板、木材基板、布基板(天然繊維(絹、綿、麻)、合成繊維(ナイロ
ン、ポリウレタン、ポリエステル)若しくは再生繊維(アセテート、キュプラ、レーヨン
、再生ポリエステル)などを含む)、皮革基板、ゴム基板、ステンレス・スチル基板、ス
テンレス・スチル・ホイルを有する基板などを用いることができる。あるいは、人などの
動物の皮膚(皮表、真皮)又は皮下組織を基板として用いてもよい。ただし、これに限定
されず、様々なものを用いることができる。
A plurality of pixels are formed in a matrix on the first substrate 70301. Then, each of the plurality of pixels may have a transistor. The first substrate 70301 is T.
It may be called an FT substrate, an array substrate, or a TFT array substrate. The first substrate 70301 includes a single crystal substrate, an SOI substrate, a glass substrate, a quartz substrate, a plastic substrate, a paper substrate, a cellophane substrate, a stone substrate, a wood substrate, and a cloth substrate (natural fibers (silk, cotton, linen), synthetic). Fibers (including nylon, polyurethane, polyester) or recycled fibers (including acetate, cupra, rayon, recycled polyester), leather substrates, rubber substrates, stainless steel substrates, substrates with stainless steel foil, etc. can be used. it can. Alternatively, the skin (skin surface, dermis) or subcutaneous tissue of an animal such as a human may be used as a substrate. However, the present invention is not limited to this, and various things can be used.

第2の基板70307には、共通電極、カラーフィルタ、ブラックマトリクスなどが形成
されている。なお、第2の基板70307を対向基板又はカラーフィルタ基板と呼んでも
よい。
A common electrode, a color filter, a black matrix, and the like are formed on the second substrate 70307. The second substrate 70307 may be referred to as a counter substrate or a color filter substrate.

配向膜70302は、液晶分子を一定方向に配向させる機能を有する。配向膜70302
としては、ポリイミド樹脂などを用いることができる。ただし、これに限定されず、様々
なものを用いることができる。なお、配向膜70308は、配向膜70302と同様であ
る。
The alignment film 70302 has a function of orienting liquid crystal molecules in a certain direction. Alignment film 70302
As, a polyimide resin or the like can be used. However, the present invention is not limited to this, and various things can be used. The alignment film 70308 is the same as the alignment film 70302.

シール材70305は、液晶70309が漏れないように、第1の基板70301と第2
の基板70307を接着する機能を有する。つまり、封止材として機能する。
The sealing material 70305 has a first substrate 70301 and a second substrate 70301 so that the liquid crystal 70309 does not leak.
It has a function of adhering the substrate 70307 of the above. That is, it functions as a sealing material.

スペーサ70306は、第1の基板70301と第2の基板70307との間の空間(液
晶のセルギャップ)を一定に保つための機能を有する。スペーサ70306としては、粒
状スペーサ又は柱状スペーサを用いることができる。粒状スペーサとしては、ファイバ状
のものと球状のもとがある。そして、粒状スペーサの材料としては、プラスチック又はガ
ラスなどがある。なお、プラスチックで形成された球状スペーサは、プラスチックビーズ
と呼ばれ、広く利用されている。なお、ガラスで形成されたファイバ状のスペーサは、ガ
ラスファイバと呼ばれ、シール材に混入されて利用される。
The spacer 70306 has a function of keeping the space (liquid crystal cell gap) between the first substrate 70301 and the second substrate 70307 constant. As the spacer 70306, a granular spacer or a columnar spacer can be used. Granular spacers include fibrous ones and spherical ones. The material of the granular spacer includes plastic, glass, and the like. Spherical spacers made of plastic are called plastic beads and are widely used. The fiber-like spacer made of glass is called glass fiber and is used by being mixed with a sealing material.

図93(A)は、第1の基板70301上に配向膜70302を形成する工程を示した断
面図である。配向膜70302は、ローラ70303を用いたローラーコート法によって
第1の基板70301上に形成される。ただし、第1の基板70301上に配向膜703
02を形成する方法としては、ローラーコート法の他に、オフセット印刷法、ディップコ
ート法、エアーナイフコート法、カーテンコート法、ワイヤーバーコート法、グラビアコ
ート法、エクストルージョンコート法などを用いることもできる。その後、仮焼成、本焼
成が配向膜70302に順に施される。
FIG. 93 (A) is a cross-sectional view showing a step of forming the alignment film 70302 on the first substrate 70301. The alignment film 70302 is formed on the first substrate 70301 by a roller coating method using the roller 70303. However, the alignment film 703 is placed on the first substrate 70301.
As a method for forming 02, in addition to the roller coating method, an offset printing method, a dip coating method, an air knife coating method, a curtain coating method, a wire bar coating method, a gravure coating method, an extrusion coating method, or the like can also be used. it can. After that, temporary firing and main firing are applied to the alignment film 70302 in order.

図93(B)は、配向膜70302にラビング処理を施す工程を示した断面図である。ラ
ビング処理は、ドラムに布を巻きつけたラビング用ローラ70304を回転させて配向膜
70302を擦ることによって行われる。このラビング処理が配向膜70302に施され
ると、液晶分子を一定方向に配向させるための溝が、配向膜70302に形成される。た
だし、これに限定されず、イオンビームを用いて配向膜に溝を形成してもよい。その後、
水洗浄処理が第1の基板70301に施される。こうすることで、第1の基板70301
の表面の異物又は汚れなどを除去することができる。
FIG. 93 (B) is a cross-sectional view showing a step of applying a rubbing treatment to the alignment film 70302. The rubbing process is performed by rotating a rubbing roller 70304 in which a cloth is wrapped around a drum and rubbing the alignment film 70302. When this rubbing treatment is applied to the alignment film 70302, a groove for orienting the liquid crystal molecules in a certain direction is formed on the alignment film 70302. However, the present invention is not limited to this, and a groove may be formed in the alignment film by using an ion beam. afterwards,
A water cleaning treatment is applied to the first substrate 70301. By doing so, the first substrate 70301
Foreign matter or dirt on the surface of the surface can be removed.

なお、図示はしないが、第1の基板70301と同様に、配向膜70308が第2の基板
70307に形成され、ラビング処理が配向膜70308に施される。ただし、これに限
定されず、イオンビームを用いて配向膜に溝を形成してもよい。
Although not shown, the alignment film 70308 is formed on the second substrate 70307 and the rubbing treatment is applied to the alignment film 70308, similarly to the first substrate 70301. However, the present invention is not limited to this, and a groove may be formed in the alignment film by using an ion beam.

図93(C)は、シール材70305を配向膜70302上に形成する工程を示した断面
図である。シール材70305は描画装置又はスクリーン印刷などによって塗布され、シ
ールパターンが形成される。このシールパターンは第1の基板70301の外周に沿って
形成される。ここで、シール材70305は、ラジカル型のUV樹脂又はカチオン型のU
V樹脂を用いる。そして、導電性樹脂がスポット的にディスペンサで塗布される。
FIG. 93 (C) is a cross-sectional view showing a step of forming the sealing material 70305 on the alignment film 70302. The seal material 70305 is applied by a drawing device, screen printing, or the like to form a seal pattern. This seal pattern is formed along the outer circumference of the first substrate 70301. Here, the sealing material 70305 is a radical type UV resin or a cationic type U.
Use V resin. Then, the conductive resin is spot-coated with the dispenser.

なお、シール材70305は、第2の基板70307に形成されてもよい。 The sealing material 70305 may be formed on the second substrate 70307.

図93(D)は、スペーサ70306を第1の基板70301に散布する工程を示した断
面図である。スペーサ70306は、圧縮された気体とともにのノズルから噴出して散布
される(乾式散布)。あるいは、スペーサ70306は、揮発性の液体に混合され、この
液体を噴路露するようにして散布される(湿式散布)。このような乾式散布又は湿式散布
によって、スペーサ70306を第1の基板70301に均一に散布することができる。
FIG. 93 (D) is a cross-sectional view showing a step of spraying the spacer 70306 on the first substrate 70301. The spacer 70306 is ejected from a nozzle together with the compressed gas and sprayed (dry spraying). Alternatively, the spacer 70306 is mixed with a volatile liquid and sprayed so that the liquid is roasted (wet spraying). By such dry spraying or wet spraying, the spacer 70306 can be uniformly sprayed on the first substrate 70301.

ここで、スペーサ70306として、球状の粒状スペーサを用いた場合について説明した
。ただし、これに限定されず、柱状スペーサを用いることもできる。柱状スペーサは、第
1の基板70301に形成されていてもよいし、第2の基板70307に形成されていて
もよい。あるいは、スペーサの一部が第1の基板70301に形成され、残りが第2の基
板70307に形成されていてもよい。
Here, a case where a spherical granular spacer is used as the spacer 70306 has been described. However, the present invention is not limited to this, and columnar spacers can also be used. The columnar spacer may be formed on the first substrate 70301 or the second substrate 70307. Alternatively, a part of the spacer may be formed on the first substrate 70301 and the rest may be formed on the second substrate 70307.

なお、スペーサがシール材の中に混入していてもよい。こうすることで、液晶のセルギャ
ップを一定に保ちやすくできる。
The spacer may be mixed in the sealing material. By doing so, it is possible to easily keep the cell gap of the liquid crystal constant.

図94(A)は、液晶70309を滴下する工程を示した断面図である。脱泡処理が液晶
70309に施された後に、液晶70309がシール材70305の内側に滴下される。
FIG. 94 (A) is a cross-sectional view showing a step of dropping the liquid crystal 70309. After the defoaming treatment is applied to the liquid crystal 70309, the liquid crystal 70309 is dropped inside the sealing material 70305.

なお、図94(B)は、液晶70309を滴下した後の上面図である。シール材7030
5が第1の基板70301の外周に沿って形成されているため、液晶70309が漏れる
ことはない。
Note that FIG. 94B is a top view of the liquid crystal 70309 after being dropped. Sealing material 7030
Since 5 is formed along the outer circumference of the first substrate 70301, the liquid crystal 70309 does not leak.

図94(C)は、第1の基板70301と第2の基板70307とを張り合わせる工程を
示した断面図である。第1の基板70301と第2の基板70307とは、真空槽内で張
り合わされる。そして、第1の基板70301と第2の基板70307と間のギャップが
一定となるように、両基板が加圧される。その後、紫外線照射がシール材70305に施
されることによって、シール材70305が硬化する。ここで、表示部をマスクで隠して
、紫外線照射をシール材70305に施すことが望ましい。なぜなら、液晶70309が
紫外線によって劣化することを防止できるからである。その後、アニール処理によって、
再配向処理が液晶70309に施される。こうして、液晶セルが完成する。
FIG. 94 (C) is a cross-sectional view showing a step of laminating the first substrate 70301 and the second substrate 70307. The first substrate 70301 and the second substrate 70307 are bonded together in a vacuum chamber. Then, both substrates are pressurized so that the gap between the first substrate 70301 and the second substrate 70307 is constant. After that, the sealing material 70305 is cured by applying ultraviolet irradiation to the sealing material 70305. Here, it is desirable to cover the display portion with a mask and irradiate the sealing material 70305 with ultraviolet rays. This is because it is possible to prevent the liquid crystal 70309 from being deteriorated by ultraviolet rays. After that, by annealing treatment
The reorientation treatment is applied to the liquid crystal 70309. In this way, the liquid crystal cell is completed.

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容(
一部でもよい)は、別の図で述べた内容(一部でもよい)に対して、適用、組み合わせ、
又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各
々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させるこ
とが出来る。
In addition, although it has been described using various figures in this embodiment, the contents described in each figure (
(May be part) applies, combines, and applies to the content (may be part) described in another figure.
Alternatively, it can be replaced freely. Further, in the figures described so far, more figures can be formed by combining different parts with respect to each part.

同様に、本実施の形態の各々の図で述べた内容(一部でもよい)は、別の実施の形態の図
で述べた内容(一部でもよい)対して、適用、組み合わせ、又は置き換えなどを自由に行
うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の
形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
Similarly, the content (which may be a part) described in each figure of the present embodiment may be applied, combined, or replaced with respect to the content (which may be a part) described in the figure of another embodiment. Can be done freely. Further, in the figure of the present embodiment, more figures can be constructed by combining the parts of another embodiment with respect to each part.

なお、本実施の形態は、他の実施の形態で述べた内容(一部でもよい)を、具現化した場
合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、
詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示
している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合
わせ、又は置き換えを自由に行うことができる。
In addition, in this embodiment, the contents (may be a part) described in other embodiments are improved as an example when they are embodied, an example when they are slightly deformed, and an example when a part is changed. An example of the case,
An example of the case described in detail, an example of the case of application, an example of related parts, and the like are shown. Therefore, the contents described in the other embodiments can be freely applied, combined, or replaced with the present embodiments.

(実施の形態12)
本実施の形態においては、表示装置の画素の構成及び画素の動作について説明する。
(Embodiment 12)
In the present embodiment, the pixel configuration of the display device and the operation of the pixels will be described.

図95(A)、(B)は、デジタル時間階調駆動の一例を示すタイミングチャートである
。図95(A)のタイミングチャートは、画素への信号書き込み期間(アドレス期間)と
発光期間(サステイン期間)とが分離されている場合の駆動方法を示す。
95 (A) and 95 (B) are timing charts showing an example of digital time gradation drive. The timing chart of FIG. 95 (A) shows a driving method when the signal writing period (address period) and the light emitting period (sustaining period) to the pixels are separated.

なお、1表示領域分の画像を完全に表示するための期間を1フレーム期間という。1フレ
ーム期間は複数のサブフレーム期間を有し、1サブフレーム期間はアドレス期間とサステ
イン期間とを有する。アドレス期間Ta1〜Ta4は、全行分の画素への信号書き込みに
かかかる時間を示し、期間Tb1〜Tb4は一行分の画素(又は一画素分)への信号書き
込みにかかる時間を示している。サステイン期間Ts1〜Ts4は、画素へ書き込まれた
ビデオ信号にしたがって点灯又は非点灯状態を維持する時間を示し、その長さの比をTs
1:Ts2:Ts3:Ts4=2:2:2:2=8:4:2:1としている。ど
のサステイン期間で発光するかによって階調を表現している。
The period for completely displaying the image for one display area is called one frame period. One frame period has a plurality of subframe periods, and one subframe period has an address period and a sustain period. The address periods Ta1 to Ta4 indicate the time required to write the signal to the pixels for all lines, and the periods Tb1 to Tb4 indicate the time required to write the signal to the pixels (or one pixel) for one line. The sustain periods Ts1 to Ts4 indicate the time for which the lighting or non-lighting state is maintained according to the video signal written to the pixel, and the ratio of the lengths is Ts.
1: Ts2: Ts3: Ts4 = 2 3 : 2 2 : 2 1 : 2 0 = 8: 4: 2: 1. The gradation is expressed by which sustain period the light is emitted.

動作について説明する。まず、アドレス期間Ta1において、1行目から順に走査線に画
素選択信号が入力され、画素が選択される。そして、画素が選択されているときに、信号
線から画素へビデオ信号が入力される。そして、画素にビデオ信号が書き込まれると、画
素は再び信号が入力されるまでその信号を保持する。この書き込まれたビデオ信号によっ
てサステイン期間Ts1における各画素の点灯、非点灯が制御される。同様に、アドレス
期間Ta2、Ta3、Ta4において画素へビデオ信号が入力され、そのビデオ信号によ
ってサステイン期間Ts2、Ts3、Ts4における各画素の点灯、非点灯が制御される
。そして、それぞれのサブフレーム期間において、アドレス期間中は点灯せず、アドレス
期間が終了した後、サステイン期間が始まり、点灯させるための信号が書き込まれている
画素が点灯する。
The operation will be described. First, in the address period Ta1, pixel selection signals are input to the scanning lines in order from the first line, and pixels are selected. Then, when the pixel is selected, a video signal is input from the signal line to the pixel. Then, when a video signal is written to the pixel, the pixel holds the signal until the signal is input again. The written video signal controls lighting and non-lighting of each pixel during the sustain period Ts1. Similarly, a video signal is input to the pixels in the address periods Ta2, Ta3, and Ta4, and the lighting and non-lighting of each pixel in the sustain periods Ts2, Ts3, and Ts4 are controlled by the video signal. Then, in each subframe period, the light is not turned on during the address period, and after the address period ends, the sustain period starts and the pixel in which the signal for turning on is written is turned on.

ここで、図95(B)を参照して、i行目の画素行に着目して説明する。まず、アドレス
期間Ta1において、1行目から順に走査線に画素選択信号が入力され、アドレス期間T
a1のうち期間Tb1(i)においてi行目の画素が選択される。そして、i行目の画素
が選択されているときに、信号線からi行目の画素へビデオ信号が入力される。そして、
i行目の画素にビデオ信号が書き込まれると、i行目の画素は再び信号が入力されるまで
その信号を保持する。この書き込まれたビデオ信号によってサステイン期間Ts1におけ
るi行目の画素の点灯、非点灯が制御される。同様に、アドレス期間Ta2、Ta3、T
a4においてi行目の画素へビデオ信号が入力され、そのビデオ信号によってサステイン
期間Ts2、Ts3、Ts4におけるi行目の画素の点灯、非点灯が制御される。そして
、それぞれのサブフレーム期間において、アドレス期間中は点灯せず、アドレス期間が終
了した後、サステイン期間が始まり、点灯させるための信号が書き込まれている画素が点
灯する。
Here, with reference to FIG. 95 (B), the description will be made focusing on the pixel row of the i-th row. First, in the address period Ta1, pixel selection signals are input to the scanning lines in order from the first line, and the address period T
In the period Tb1 (i) of a1, the pixel in the i-th row is selected. Then, when the pixel on the i-th row is selected, the video signal is input from the signal line to the pixel on the i-th row. And
When a video signal is written to the pixel on the i-th row, the pixel on the i-th row holds the signal until the signal is input again. The written video signal controls the lighting and non-lighting of the pixel in the i-th row during the sustain period Ts1. Similarly, the address periods Ta2, Ta3, T
In a4, a video signal is input to the pixel in the i-th row, and the video signal controls lighting and non-lighting of the pixel in the i-th row in the sustain periods Ts2, Ts3, and Ts4. Then, in each subframe period, the light is not turned on during the address period, and after the address period ends, the sustain period starts and the pixel in which the signal for turning on is written is turned on.

なお、ここでは4ビット階調を表現する場合について説明したが、ビット数及び階調数は
これに限定されない。なお、点灯の順番はTs1、Ts2、Ts3、Ts4である必要は
なく、ランダムでもよいし、複数に分割して発光をさせてもよい。なお、Ts1、Ts2
、Ts3、Ts4の点灯時間は、2のべき乗にする必要はなく、同じ長さの点灯時間にし
てもよいし、2のべき乗からすこしだけずらしてもよい。
Although the case of expressing the 4-bit gradation has been described here, the number of bits and the number of gradations are not limited to this. The order of lighting does not have to be Ts1, Ts2, Ts3, and Ts4, and may be random or may be divided into a plurality of lights to emit light. In addition, Ts1, Ts2
, Ts3 and Ts4 need not be set to a power of 2, and may be set to the same length of lighting time, or may be slightly shifted from the power of 2.

続いて、画素への信号書き込み期間(アドレス期間)と発光期間(サステイン期間)とが
分離されていない場合の駆動方法について説明する。つまり、ビデオ信号の書き込み動作
が完了した行の画素は、次に画素へ信号の書き込み(又は消去)が行われるまで、信号を
保持する。書き込み動作から次にこの画素へ信号の書き込みが行われるまでの期間をデー
タ保持時間という。そして、このデータ保持時間中は画素に書き込まれたビデオ信号に従
って、画素が点灯又は非点灯となる。同じ動作が、最終行まで行われ、アドレス期間が終
了する。そして、データ保持時間が終了した行から順に次のサブフレーム期間の信号書き
込み動作へ移る。
Subsequently, a driving method when the signal writing period (address period) and the light emitting period (sustaining period) to the pixels are not separated will be described. That is, the pixel in the row where the video signal writing operation is completed holds the signal until the next writing (or erasing) of the signal to the pixel. The period from the writing operation to the next writing of a signal to this pixel is called the data retention time. Then, during this data holding time, the pixels are turned on or off according to the video signal written to the pixels. The same operation is performed until the last line, and the address period ends. Then, the signal writing operation for the next subframe period is started in order from the line at which the data holding time ends.

このように、信号書き込み動作が完了しデータ保持時間となると、直ちに画素へ書き込ま
れたビデオ信号に従って画素が点灯又は非点灯となる駆動方法の場合には、データ保持時
間をアドレス期間より短くしようとしても、同時に2行に信号を入力できないため、アド
レス期間を重ならないようにしなければならないので、データ保持時間を短くすることが
できない。よって、その結果、高階調表示を行うことが困難になる。
In this way, in the case of the driving method in which the pixels are turned on or off according to the video signal written to the pixels immediately after the signal writing operation is completed and the data holding time is reached, the data holding time is tried to be shorter than the address period. However, since signals cannot be input to two lines at the same time, the address periods must not overlap, so that the data retention time cannot be shortened. Therefore, as a result, it becomes difficult to perform high gradation display.

よって、消去期間を設けることによって、アドレス期間より短いデータ保持時間を設定す
る。消去期間を設けアドレス期間より短いデータ保持時間を設定する場合の駆動方法につ
いて図96(A)を用いて説明する。
Therefore, by providing the erasure period, the data retention time shorter than the address period is set. A driving method in the case of setting an erasure period and setting a data retention time shorter than the address period will be described with reference to FIG. 96 (A).

まず、アドレス期間Ta1において、1行目から順に走査線に画素走査信号が入力され、
画素が選択される。そして、画素が選択されているときに、信号線から画素へビデオ信号
が入力される。そして、画素にビデオ信号が書き込まれると、画素は再び信号が入力され
るまでその信号を保持する。この書き込まれたビデオ信号によってサステイン期間Ts1
における各画素の点灯、非点灯が制御される。ビデオ信号の書き込み動作が完了した行に
おいては、直ちに書き込まれたビデオ信号にしたがって、画素が点灯又は非点灯の状態と
なる。同じ動作が、最終行まで行われ、アドレス期間Ta1が終了する。そして、データ
保持時間が終了した行から順に次のサブフレーム期間の信号書き込み動作へ移る。同様に
、アドレス期間Ta2、Ta3、Ta4において画素へビデオ信号が入力され、そのビデ
オ信号によってサステイン期間Ts2、Ts3、Ts4における各画素の点灯、非点灯が
制御される。そして、サステイン期間TS4はその終期を消去動作の開始によって設定さ
れる。なぜなら、各行の消去時間Teに画素に書き込まれた信号の消去が行われると、次
の画素への信号の書き込みが行われるまでは、アドレス期間に画素に書き込まれたビデオ
信号に関わらず、強制的に非点灯となるからである。つまり、消去時間Teが始まった行
の画素からデータ保持時間が終了する。
First, in the address period Ta1, pixel scanning signals are input to the scanning lines in order from the first line.
Pixels are selected. Then, when the pixel is selected, a video signal is input from the signal line to the pixel. Then, when a video signal is written to the pixel, the pixel holds the signal until the signal is input again. Sustain period Ts1 by this written video signal
The lighting and non-lighting of each pixel in is controlled. In the line where the writing operation of the video signal is completed, the pixels are turned on or off according to the immediately written video signal. The same operation is performed up to the last line, and the address period Ta1 ends. Then, the signal writing operation for the next subframe period is started in order from the line at which the data holding time ends. Similarly, a video signal is input to the pixels in the address periods Ta2, Ta3, and Ta4, and the lighting and non-lighting of each pixel in the sustain periods Ts2, Ts3, and Ts4 are controlled by the video signal. Then, the sustain period TS4 is set at the end thereof by the start of the erasing operation. This is because when the signal written to the pixel is erased at the erase time Te of each line, it is forced regardless of the video signal written to the pixel during the address period until the signal is written to the next pixel. This is because it is not lit. That is, the data holding time ends from the pixel in the row where the erasing time Te starts.

ここで、図96(B)を参照して、i行目の画素行に着目して説明する。i行目の画素行
において、アドレス期間Ta1において、1行目から順に走査線に画素走査信号が入力さ
れ、画素が選択される。そして、期間Tb1(i)においてi行目の画素が選択されてい
るときに、i行目の画素にビデオ信号が入力される。そして、i行目の画素にビデオ信号
が書き込まれると、i行目の画素は再び信号が入力されるまでその信号を保持する。この
書き込まれたビデオ信号によって、サステイン期間Ts1(i)におけるi行目の画素の
点灯、非点灯が制御される。つまり、i行目にビデオ信号の書き込み動作が完了したら、
直ちに書き込まれたビデオ信号にしたがって、i行目の画素が点灯又は非点灯の状態とな
る。同様に、アドレス期間Ta2、Ta3、Ta4においてi行目の画素へビデオ信号が
入力され、そのビデオ信号によってサステイン期間Ts2、Ts3、Ts4におけるi行
目の画素の点灯、非点灯が制御される。そして、サステイン期間Ts4(i)はその終期
を消去動作の開始によって設定される。なぜなら、i行目の消去時間Ts(i)にi行目
の画素に書き込まれたビデオ信号に関わらず、強制的に非点灯となるからである。つまり
、消去時間Te(i)が始まるとi行目の画素のデータ保持時間が終了する。
Here, with reference to FIG. 96B, the description will be made focusing on the pixel row of the i-th row. In the pixel row of the i-th row, in the address period Ta1, the pixel scanning signal is input to the scanning line in order from the first row, and the pixels are selected. Then, when the pixel in the i-th row is selected in the period Tb1 (i), the video signal is input to the pixel in the i-th row. Then, when the video signal is written to the pixel on the i-th row, the pixel on the i-th row holds the signal until the signal is input again. The written video signal controls the lighting and non-lighting of the pixel in the i-th row during the sustain period Ts1 (i). That is, when the video signal writing operation is completed on the i-th line,
Immediately according to the written video signal, the pixel on the i-th line is turned on or off. Similarly, a video signal is input to the pixels in the i-th row in the address periods Ta2, Ta3, and Ta4, and the video signals control the lighting and non-lighting of the pixels in the i-th row in the sustain periods Ts2, Ts3, and Ts4. Then, the sustain period Ts4 (i) is set by the start of the erasing operation at the end thereof. This is because the lights are forcibly turned off regardless of the video signal written in the pixels of the i-th row at the erasure time Ts (i) of the i-th row. That is, when the erasing time Te (i) starts, the data holding time of the pixel in the i-th row ends.

よって、アドレス期間とサステイン期間とを分離せずに、アドレス期間より短い高階調且
つデューティー比(1フレーム期間中の点灯期間の割合)の高い表示装置を提供すること
ができる。瞬間輝度を低くすることが可能であるため表示素子の信頼性の向上を図ること
が可能である。
Therefore, it is possible to provide a display device having a higher gradation and a higher duty ratio (ratio of the lighting period in one frame period) shorter than the address period without separating the address period and the sustain period. Since the instantaneous brightness can be lowered, the reliability of the display element can be improved.

なお、ここでは4ビット階調を表現する場合について説明したが、ビット数及び階調数は
これに限定されない。また、点灯の順番はTs1、Ts2、Ts3、Ts4である必要は
なく、ランダムでもよいし、複数に分割して発光をしてもよい。また、Ts1、Ts2、
Ts3、Ts4の点灯時間は、2のべき乗にする必要はなく、同じ長さの点灯時間にして
もよいし、2のべき乗からすこしだけずらしてもよい。
Although the case of expressing the 4-bit gradation has been described here, the number of bits and the number of gradations are not limited to this. Further, the order of lighting does not have to be Ts1, Ts2, Ts3, and Ts4, and may be random or may be divided into a plurality of lights to emit light. Also, Ts1, Ts2,
The lighting times of Ts3 and Ts4 do not have to be a power of 2, and may be the same length of lighting time, or may be slightly shifted from the power of 2.

デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。 The configuration of pixels to which digital time gradation drive can be applied and the operation of pixels will be described.

図97は、デジタル時間階調駆動を適用可能な画素構成の一例を示す図である。 FIG. 97 is a diagram showing an example of a pixel configuration to which digital time gradation drive can be applied.

画素80300は、スイッチング用トランジスタ80301、駆動用トランジスタ803
02、発光素子80304及び容量素子80303を有している。スイッチング用トラン
ジスタ80301はゲートが走査線80306に接続され、第1電極(ソース電極及びド
レイン電極の一方)が信号線80305に接続され、第2電極(ソース電極及びドレイン
電極の他方)が駆動用トランジスタ80302のゲートに接続されている。駆動用トラン
ジスタ80302は、ゲートが容量素子80303を介して電源線80307に接続され
、第1電極が電源線80307に接続され、第2電極が発光素子80304の第1電極(
画素電極)に接続されている。発光素子80304の第2電極は共通電極80308に相
当する。
Pixel 80300 is a switching transistor 80301 and a driving transistor 803.
02, it has a light emitting element 80304 and a capacitance element 80303. In the switching transistor 80301, the gate is connected to the scanning line 80306, the first electrode (one of the source electrode and the drain electrode) is connected to the signal line 80305, and the second electrode (the other of the source electrode and the drain electrode) is the driving transistor. It is connected to the gate of 80302. In the drive transistor 80302, the gate is connected to the power supply line 80307 via the capacitance element 80303, the first electrode is connected to the power supply line 80307, and the second electrode is the first electrode of the light emitting element 80304 (
It is connected to the pixel electrode). The second electrode of the light emitting element 80304 corresponds to the common electrode 80308.

なお、発光素子80304の第2電極(共通電極80308)には低電源電位が設定され
ている。なお、低電源電位とは、電源線80307に設定される高電源電位を基準にして
低電源電位<高電源電位を満たす電位であり、低電源電位としては例えばGND、0Vな
どが設定されていても良い。この高電源電位と低電源電位との電位差を発光素子8030
4に印加して、発光素子80304に電流を流して発光素子80304を発光させるため
、高電源電位と低電源電位との電位差が発光素子80304の順方向しきい値電圧以上と
なるようにそれぞれの電位を設定する。
A low power supply potential is set for the second electrode (common electrode 80308) of the light emitting element 80304. The low power supply potential is a potential that satisfies the low power supply potential <high power supply potential with reference to the high power supply potential set in the power supply line 80307, and the low power supply potential is set to, for example, GND or 0V. Is also good. The potential difference between the high power supply potential and the low power supply potential is measured by the light emitting element 8030.
In order to apply a current to the light emitting element 80304 to cause the light emitting element 80304 to emit light, the potential difference between the high power potential and the low power potential is equal to or higher than the forward threshold voltage of the light emitting element 80304. Set the potential.

なお、容量素子80303は駆動用トランジスタ80302のゲート容量を代用して省略
することも可能である。駆動用トランジスタ80302のゲート容量については、ソース
領域、ドレイン領域又はLDD領域などとゲート電極とが重なってオーバーラップしてい
るような領域で容量が形成されていてもよいし、チャネル領域とゲート電極との間で容量
が形成されていてもよい。
The capacitive element 80303 can be omitted by substituting the gate capacitance of the driving transistor 80302. Regarding the gate capacitance of the drive transistor 80302, the capacitance may be formed in a region where the gate electrode overlaps with the source region, drain region, LDD region, or the like, or the channel region and the gate electrode may be formed. A capacitance may be formed between the and.

走査線80306で画素が選択されているとき、つまりスイッチング用トランジスタ80
301がオンになっているときに信号線80305から画素にビデオ信号が入力される。
そして、ビデオ信号に相当する電圧分の電荷が容量素子80303に蓄積され、容量素子
80303はその電圧を保持する。この電圧は駆動用トランジスタ80302のゲートと
第1電極間の電圧であり、駆動用トランジスタ80302のゲートソース間電圧Vgsに
相当する。
When a pixel is selected on the scanning line 80306, that is, the switching transistor 80
A video signal is input to the pixels from the signal line 80305 when 301 is on.
Then, a charge corresponding to a voltage corresponding to the video signal is accumulated in the capacitance element 80303, and the capacitance element 80303 holds the voltage. This voltage is the voltage between the gate of the driving transistor 80302 and the first electrode, and corresponds to the gate-source voltage Vgs of the driving transistor 80302.

一般に、トランジスタの動作領域は、線形領域と飽和領域とに分けることが出来る。その
境目は、ドレインソース間電圧をVds、ゲートソース間電圧をVgs、しきい値電圧を
Vthとすると、(Vgs−Vth)=Vdsの時になる。(Vgs−Vth)>Vds
の場合は、線形領域であり、Vds、Vgsの大きさによって電流値が決まる。一方、(
Vgs−Vth)<Vdsの場合は飽和領域になり、理想的には、Vdsが変化しても、
電流値はほとんど変わらない。つまり、Vgsの大きさだけによって電流値が決まる。
In general, the operating region of a transistor can be divided into a linear region and a saturated region. The boundary is when (Vgs-Vth) = Vds, where Vds is the drain-source voltage, Vgs is the gate-source voltage, and Vth is the threshold voltage. (Vgs-Vth)> Vds
In the case of, it is a linear region, and the current value is determined by the magnitudes of Vds and Vgs. on the other hand,(
When Vgs-Vth) <Vds, the saturation region is reached, and ideally, even if Vds changes,
The current value is almost unchanged. That is, the current value is determined only by the magnitude of Vgs.

ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ80302のゲートには
、駆動用トランジスタ80302が十分にオンするか、オフするかの二つの状態となるよ
うなビデオ信号を入力する。つまり、駆動用トランジスタ80302は線形領域で動作さ
せる。
Here, in the case of the voltage input voltage drive system, a video signal is input to the gate of the drive transistor 80302 so that the drive transistor 80302 is in two states of being sufficiently turned on and off. That is, the driving transistor 80302 is operated in the linear region.

よって、駆動用トランジスタ80302がオンするビデオ信号であるときには、理想的に
は電源線80307に設定されている電源電位VDDをそのまま発光素子80304の第
1の電極に設定する。
Therefore, when the drive transistor 80302 is a video signal to be turned on, ideally, the power supply potential VDD set in the power supply line 80307 is set as it is in the first electrode of the light emitting element 80304.

つまり、理想的には発光素子80304に印加する電圧を一定にし、発光素子80304
から得られる輝度を一定にする。そして、1フレーム期間内に複数のサブフレーム期間を
設け、サブフレーム期間毎に画素へのビデオ信号の書き込みを行い、サブフレーム期間毎
に画素の点灯又は非点灯を制御し、その点灯しているサブフレーム期間の合計によって、
階調を表現する。
That is, ideally, the voltage applied to the light emitting element 80304 is made constant, and the light emitting element 80304 is used.
The brightness obtained from is constant. Then, a plurality of subframe periods are provided within one frame period, a video signal is written to the pixels for each subframe period, lighting or non-lighting of the pixels is controlled for each subframe period, and the lighting is performed. By the total subframe period
Express gradation.

なお、駆動用トランジスタ80302が飽和領域で動作するようなビデオ信号を入力する
ことで、発光素子80304に電流を流すことができる。発光素子80304が電流に応
じて輝度を決定するような素子であれば、発光素子80304の劣化による輝度の低下を
抑制することができる。さらに、ビデオ信号をアナログとすることで、発光素子8030
4にビデオ信号に応じた電流を流すことができる。この場合、アナログ階調駆動を行うこ
とができる。
By inputting a video signal such that the driving transistor 80302 operates in the saturation region, a current can be passed through the light emitting element 80304. If the light emitting element 80304 is an element that determines the brightness according to the current, it is possible to suppress a decrease in brightness due to deterioration of the light emitting element 80304. Furthermore, by making the video signal analog, the light emitting element 8030
A current corresponding to the video signal can be passed through 4. In this case, analog gradation drive can be performed.

図98は、デジタル時間階調駆動を適用可能な画素構成の一例を示す図である。 FIG. 98 is a diagram showing an example of a pixel configuration to which digital time gradation drive can be applied.

画素80400は、スイッチング用トランジスタ80401、駆動用トランジスタ804
02、容量素子80403、発光素子80404及び整流素子80409を有している。
スイッチング用トランジスタ80401はゲートが第2の走査線80406に接続され、
第1電極(ソース電極及びドレイン電極の一方)が信号線80405に接続され、第2電
極(ソース電極及びドレイン電極の他方)が駆動用トランジスタ80402のゲートに接
続されている。駆動用トランジスタ80402は、ゲートが容量素子80403を介して
電源線80407に接続され、ゲートが整流素子80309を介して第2の走査線804
10に接続され、第1電極が電源線80407に接続され、第2電極が発光素子8040
4の第1電極(画素電極)に接続されている。発光素子80404の第2電極は共通電極
80408に相当する。
Pixel 80400 is a switching transistor 80401 and a driving transistor 804.
02, it has a capacitance element 80403, a light emitting element 80404, and a rectifying element 80409.
The gate of the switching transistor 80401 is connected to the second scanning line 80406, and the switching transistor 80401 is connected to the second scanning line 80406.
The first electrode (one of the source electrode and the drain electrode) is connected to the signal line 80405, and the second electrode (the other of the source electrode and the drain electrode) is connected to the gate of the driving transistor 80402. In the drive transistor 80402, the gate is connected to the power supply line 80407 via the capacitive element 80403, and the gate is connected to the second scanning line 804 via the rectifying element 80309.
10 is connected, the first electrode is connected to the power supply line 80407, and the second electrode is the light emitting element 8040.
It is connected to the first electrode (pixel electrode) of No. 4. The second electrode of the light emitting element 80404 corresponds to the common electrode 80408.

なお、発光素子80404の第2電極(共通電極80408)には低電源電位が設定され
ている。なお、低電源電位とは、電源線80407に設定される高電源電位を基準にして
低電源電位<高電源電位を満たす電位であり、低電源電位としては例えばGND、0Vな
どが設定されていても良い。この高電源電位と低電源電位との電位差を発光素子8040
4に印加して、発光素子80404に電流を流して発光素子80404を発光させるため
、高電源電位と低電源電位との電位差が発光素子80404の順方向しきい値電圧以上と
なるようにそれぞれの電位を設定する。
A low power supply potential is set for the second electrode (common electrode 80408) of the light emitting element 80404. The low power supply potential is a potential that satisfies the low power supply potential <high power supply potential with reference to the high power supply potential set in the power supply line 80407, and the low power supply potential is set to, for example, GND or 0V. Is also good. The potential difference between the high power supply potential and the low power supply potential is measured by the light emitting element 8040.
In order to apply a current to the light emitting element 80404 to cause the light emitting element 80404 to emit light, the potential difference between the high power potential and the low power potential is equal to or higher than the forward threshold voltage of the light emitting element 80404. Set the potential.

なお、容量素子80403は駆動用トランジスタ80402のゲート容量を代用して省略
することも可能である。駆動用トランジスタ80402のゲート容量については、ソース
領域、ドレイン領域又はLDD領域などとゲート電極とが重なってオーバーラップしてい
るような領域で容量が形成されていてもよいし、チャネル領域とゲート電極との間で容量
が形成されていてもよい。
The capacitive element 80403 can be omitted by substituting the gate capacitance of the driving transistor 80402. Regarding the gate capacitance of the drive transistor 80402, the capacitance may be formed in a region where the gate electrode overlaps with the source region, drain region, LDD region, or the like, or the channel region and the gate electrode may be formed. A capacitance may be formed between the and.

なお、整流素子80409として、ダイオード接続したトランジスタを用いることが可能
である。ダイオード接続したトランジスタの他にも、PN接合のダイオード、PIN接合
のダイオード、ショットキー型のダイオード又はカーボンナノチューブで形成されたダイ
オードなどを用いてもよい。ダイオード接続されたトランジスタの極性は、Nチャネル型
でもよいし、Pチャネル型でもよい。
As the rectifying element 80409, a diode-connected transistor can be used. In addition to the diode-connected transistor, a PN-junction diode, a PIN-junction diode, a Schottky-type diode, a diode formed of carbon nanotubes, or the like may be used. The polarity of the diode-connected transistor may be an N-channel type or a P-channel type.

画素80400は、図97に示した画素に、整流素子80409と第2の走査線8041
0を追加したものである。よって、図98に示すスイッチング用トランジスタ80401
、駆動用トランジスタ80402、容量素子80403、発光素子80404、信号線8
0405、第1の走査線80406、電源線80407及び共通電極80408は、それ
ぞれ図97に示したスイッチング用トランジスタ80301、駆動用トランジスタ803
02、容量素子80303、発光素子80304、信号線80305、走査線80306
、電源線80307及び共通電極80308に相当する。したがって、図98の書き込み
の動作及び発光動作は、図97で説明した書き込みの動作及び発光動作と同様であるため
、その説明を省略する。
Pixel 80400 is a pixel shown in FIG. 97 with a rectifying element 80409 and a second scanning line 8041.
0 is added. Therefore, the switching transistor 80401 shown in FIG. 98
, Drive transistor 80402, capacitive element 80403, light emitting element 80404, signal line 8
The 0405, the first scanning line 80406, the power supply line 80407, and the common electrode 80408 are the switching transistor 80301 and the driving transistor 803 shown in FIG. 97, respectively.
02, capacitive element 80303, light emitting element 80304, signal line 80305, scanning line 80306
, Corresponds to the power supply line 80307 and the common electrode 80308. Therefore, since the writing operation and the light emitting operation of FIG. 98 are the same as the writing operation and the light emitting operation described with reference to FIG. 97, the description thereof will be omitted.

消去動作について説明する。消去動作時には、第2の走査線80410にHレベルの信号
を入力する。すると、整流素子80409に電流が流れ、容量素子80403によって保
持されていた駆動用トランジスタ80402のゲート電位をある電位に設定することがで
きる。つまり、駆動用トランジスタ80402のゲートの電位を、ある電位に設定し、画
素へ書き込まれたビデオ信号に関わらず、駆動用トランジスタ80402を強制的にオフ
することができる。
The erasing operation will be described. At the time of the erasing operation, an H level signal is input to the second scanning line 80410. Then, a current flows through the rectifying element 80409, and the gate potential of the driving transistor 80402 held by the capacitive element 80403 can be set to a certain potential. That is, the potential of the gate of the drive transistor 80402 can be set to a certain potential, and the drive transistor 80402 can be forcibly turned off regardless of the video signal written to the pixel.

なお、第2の走査線80410に入力するLレベルの信号は、画素に非点灯となるビデオ
信号が書き込まれているときに整流素子80409に電流が流れないような電位とする。
第2の走査線80410に入力するHレベルの信号は、画素に書き込まれたビデオ信号に
関わらず、駆動用トランジスタ80402がオフするような電位をゲートに設定すること
ができるような電位とする。
The L-level signal input to the second scanning line 80410 has a potential such that no current flows through the rectifying element 80409 when a video signal that is not lit is written in the pixels.
The H-level signal input to the second scanning line 80410 is set to a potential at which the potential at which the driving transistor 80402 is turned off can be set at the gate regardless of the video signal written to the pixel.

なお、整流素子80409として、ダイオード接続したトランジスタを用いることが可能
である。さらに、ダイオード接続したトランジスタの他にも、PN接合のダイオード、P
IN接合のダイオード、ショットキー型のダイオード又はカーボンナノチューブで形成さ
れたダイオードなどを用いてもよい。ダイオード接続されたトランジスタの極性は、Nチ
ャネル型でもよいし、Pチャネル型でもよい。
As the rectifying element 80409, a diode-connected transistor can be used. Furthermore, in addition to the diode-connected transistor, the PN junction diode, P
An IN-bonded diode, a Schottky type diode, a diode formed of carbon nanotubes, or the like may be used. The polarity of the diode-connected transistor may be an N-channel type or a P-channel type.

図99は、デジタル時間階調駆動を適用可能な画素構成の一例を示す図である。 FIG. 99 is a diagram showing an example of a pixel configuration to which digital time gradation drive can be applied.

画素80500は、スイッチング用トランジスタ80501、駆動用トランジスタ805
02、容量素子80503、発光素子80504及び消去用トランジスタ80509を有
している。スイッチング用トランジスタ80501はゲートが第2の走査線80506に
接続され、第1電極(ソース電極及びドレイン電極の一方)が信号線80505に接続さ
れ、第2電極(ソース電極及びドレイン電極の他方)が駆動用トランジスタ80502の
ゲートに接続されている。駆動用トランジスタ80502は、ゲートが容量素子8050
3を介して電源線80507に接続され、ゲートが消去用トランジスタ80509の第1
電極に接続され、第1電極が電源線80507に接続され、第2電極が発光素子8050
4の第1電極(画素電極)に接続されている。消去用トランジスタは、ゲートが第2の走
査線80510に接続され、第2電極が電源線80507に接続されている。発光素子8
0504の第2電極は共通電極80508に相当する。
Pixel 80500 is a switching transistor 80501 and a driving transistor 805.
02, it has a capacitance element 80503, a light emitting element 80504, and an erasing transistor 80509. In the switching transistor 80501, the gate is connected to the second scanning line 80506, the first electrode (one of the source electrode and the drain electrode) is connected to the signal line 80505, and the second electrode (the other of the source electrode and the drain electrode) is connected. It is connected to the gate of the drive transistor 80502. In the drive transistor 80502, the gate is a capacitive element 8050.
It is connected to the power supply line 80507 via 3, and the gate is the first of the erasing transistor 80509.
It is connected to the electrode, the first electrode is connected to the power supply line 80507, and the second electrode is the light emitting element 8050.
It is connected to the first electrode (pixel electrode) of No. 4. The erasing transistor has a gate connected to a second scanning line 80510 and a second electrode connected to a power supply line 80507. Light emitting element 8
The second electrode of 0504 corresponds to the common electrode 80508.

なお、発光素子80504の第2電極(共通電極80508)には低電源電位が設定され
ている。なお、低電源電位とは、電源線80507に設定される高電源電位を基準にして
低電源電位<高電源電位を満たす電位であり、低電源電位としては例えばGND、0Vな
どが設定されていても良い。この高電源電位と低電源電位との電位差を発光素子8050
4に印加して、発光素子80504に電流を流して発光素子80504を発光させるため
、高電源電位と低電源電位との電位差が発光素子80504の順方向しきい値電圧以上と
なるようにそれぞれの電位を設定する。
A low power supply potential is set in the second electrode (common electrode 80508) of the light emitting element 80504. The low power supply potential is a potential that satisfies the low power supply potential <high power supply potential with reference to the high power supply potential set in the power supply line 80507, and the low power supply potential is set to, for example, GND or 0V. Is also good. The potential difference between the high power supply potential and the low power supply potential is measured by the light emitting element 8050.
In order to apply a current to the light emitting element 80504 to cause the light emitting element 80504 to emit light, the potential difference between the high power potential and the low power potential is equal to or greater than the forward threshold voltage of the light emitting element 80504. Set the potential.

なお、容量素子80503は駆動用トランジスタ80502のゲート容量を代用して省略
することも可能である。駆動用トランジスタ80502のゲート容量については、ソース
領域、ドレイン領域又はLDD領域などとゲート電極とが重なってオーバーラップしてい
るような領域で容量が形成されていてもよいし、チャネル領域とゲート電極との間で容量
が形成されていてもよい。
The capacitive element 80503 can be omitted by substituting the gate capacitance of the driving transistor 80502. Regarding the gate capacitance of the drive transistor 80502, the capacitance may be formed in a region where the gate electrode overlaps with the source region, drain region, LDD region, or the like, or the channel region and the gate electrode may be formed. A capacitance may be formed between the and.

画素80500は、図97に示した画素に、消去用トランジスタ80509と第2の走査
線80510を追加したものである。よって、図99に示すスイッチング用トランジスタ
80501、駆動用トランジスタ80502、容量素子80503、発光素子80504
、信号線80505、第1の走査線80506、電源線80507及び共通電極8050
8は、それぞれ図97に示したスイッチング用トランジスタ80301、駆動用トランジ
スタ80302、容量素子80303、発光素子80304、信号線80305、走査線
80306、電源線80307及び共通電極80308に相当する。したがって、図99
の書き込みの動作及び発光動作は、図97で説明した書き込みの動作及び発光動作と同様
であるため、その説明を省略する。
The pixel 80500 is obtained by adding an erasing transistor 80509 and a second scanning line 80510 to the pixel shown in FIG. 97. Therefore, the switching transistor 80501, the driving transistor 80502, the capacitance element 80503, and the light emitting element 80504 shown in FIG. 99
, Signal line 80505, first scanning line 80506, power supply line 80507 and common electrode 8050
8 corresponds to the switching transistor 80301, the driving transistor 80302, the capacitance element 80303, the light emitting element 80304, the signal line 80305, the scanning line 80306, the power supply line 80307, and the common electrode 80308, respectively, as shown in FIG. 97. Therefore, FIG. 99
Since the writing operation and the light emitting operation of the above are the same as the writing operation and the light emitting operation described with reference to FIG. 97, the description thereof will be omitted.

消去動作について説明する。消去動作時には、第2の走査線80510にHレベルの信号
を入力する。すると、消去用トランジスタ80509がオンして、駆動用トランジスタの
ゲートと第1電極を同電位にすることができる。つまり、駆動用トランジスタ80502
のVgsを0Vにすることができる。こうして、駆動用トランジスタ80502を強制的
にオフすることができる。
The erasing operation will be described. At the time of the erasing operation, an H level signal is input to the second scanning line 80510. Then, the erasing transistor 80509 is turned on, and the gate of the driving transistor and the first electrode can be brought to the same potential. That is, the driving transistor 80502
Vgs can be set to 0V. In this way, the driving transistor 80502 can be forcibly turned off.

しきい値電圧補正型と呼ばれる画素の構成及び動作について説明する。しきい値電圧補正
型の画素は、デジタル時間階調駆動及びアナログ階調駆動に適用することができる。
The configuration and operation of pixels called the threshold voltage correction type will be described. The threshold voltage correction type pixel can be applied to digital time gradation drive and analog gradation drive.

図100は、しきい値電圧補正型と呼ばれる画素の構成の一例を示す図である。 FIG. 100 is a diagram showing an example of a pixel configuration called a threshold voltage correction type.

図100に示す画素は、駆動用トランジスタ80600、第1のスイッチ80601、第
2のスイッチ80602、第3のスイッチ80603、第1の容量素子80604、第2
の容量素子80605及び発光素子80620を有している。駆動用トランジスタ806
00のゲートは、第1の容量素子80604と第1のスイッチ80601とを順に介して
信号線80611と接続されている。駆動用トランジスタ80600のゲートは、第2の
容量素子80605を介して電源線80612と接続されている。駆動用トランジスタ8
0600の第1電極は、電源線80612と接続されている。駆動用トランジスタ806
00の第2電極は、第3のスイッチ80603を介して発光素子80620の第1の電極
と接続されている。駆動用トランジスタ80600の第2電極は、第2のスイッチ806
02を介して駆動用トランジスタ80600のゲートと接続されている。発光素子806
20の第2の電極は、共通電極80621に相当する。
The pixels shown in FIG. 100 are a driving transistor 80600, a first switch 80601, a second switch 80602, a third switch 80603, a first capacitive element 80604, and a second.
It has a capacitance element 80605 and a light emitting element 80620. Drive transistor 806
The gate of 00 is connected to the signal line 80611 via the first capacitive element 80604 and the first switch 80601 in this order. The gate of the drive transistor 80600 is connected to the power supply line 80612 via the second capacitive element 80605. Drive transistor 8
The first electrode of 0600 is connected to the power supply line 80612. Drive transistor 806
The second electrode of 00 is connected to the first electrode of the light emitting element 80620 via the third switch 80603. The second electrode of the drive transistor 80600 is the second switch 806.
It is connected to the gate of the driving transistor 80600 via 02. Light emitting element 806
The second electrode of 20 corresponds to the common electrode 80621.

発光素子80620の第2の電極には低電源電位が設定されている。なお、低電源電位と
は、電源線80612に設定される高電源電位を基準にして低電源電位<高電源電位を満
たす電位であり、低電源電位としては例えばGND、0Vなどが設定されていても良い。
この高電源電位と低電源電位との電位差を発光素子80620に印加して、発光素子80
620に電流を流して発光素子80620を発光させるため、高電源電位と低電源電位と
の電位差が発光素子80620の順方向しきい値電圧以上となるようにそれぞれの電位を
設定する。なお、第2の容量素子80605は駆動用トランジスタ80600のゲート容
量を代用して省略することも可能である。駆動用トランジスタ80600のゲート容量に
ついては、ソース領域、ドレイン領域又はLDD領域などとゲート電極とが重なってオー
バーラップしているような領域で容量が形成されていてもよいし、チャネル領域とゲート
電極との間で容量が形成されていてもよい。なお、第1のスイッチ80601、第2のス
イッチ80602、第3のスイッチ80603は、それぞれ第1の走査線80613、第
2の走査線80614、第3の走査線80614によってオンとオフが制御される。
A low power supply potential is set for the second electrode of the light emitting element 80620. The low power supply potential is a potential that satisfies the low power supply potential <high power supply potential with reference to the high power supply potential set in the power supply line 80612, and the low power supply potential is set to, for example, GND or 0V. Is also good.
The potential difference between the high power supply potential and the low power supply potential is applied to the light emitting element 80620 to apply the light emitting element 80.
In order to make the light emitting element 80620 emit light by passing a current through the 620, each potential is set so that the potential difference between the high power supply potential and the low power supply potential is equal to or larger than the forward threshold voltage of the light emitting element 80620. The second capacitive element 80605 can be omitted by substituting the gate capacitance of the driving transistor 80600. Regarding the gate capacitance of the drive transistor 80600, the capacitance may be formed in a region where the gate electrode overlaps with the source region, drain region, LDD region, or the like, or the channel region and the gate electrode may be formed. A capacitance may be formed between the and. The first switch 80601, the second switch 80602, and the third switch 80603 are turned on and off by the first scanning line 80613, the second scanning line 80614, and the third scanning line 80614, respectively. ..

図100に示す画素の駆動方法について、動作期間を初期化期間、データ書き込み期間、
しきい値取得期間、発光期間に分割して説明する。
Regarding the pixel driving method shown in FIG. 100, the operation period is set to the initialization period, the data writing period, and the like.
The threshold acquisition period and the light emission period will be described separately.

初期化期間では、第2のスイッチ80602及び第3のスイッチ80603がオンする。
そして、駆動用トランジスタ80600のゲートの電位が少なくとも電源線80612の
電位よりも低くなる。このとき、第1のスイッチ80601は、オンしていても、オフし
ていてもよい。なお、初期化期間は必ずしも必要ではない。
During the initialization period, the second switch 80602 and the third switch 80603 are turned on.
Then, the potential of the gate of the driving transistor 80600 becomes at least lower than the potential of the power supply line 80612. At this time, the first switch 80601 may be on or off. The initialization period is not always necessary.

しきい値取得期間では、第1の走査線80613によって画素が選択される。つまり、第
1のスイッチ80601がオンし、信号線80611からある一定電圧が入力される。こ
のとき、第2のスイッチ80602がオンし、第3のスイッチ80603がオフしている
。したがって、駆動用トランジスタ80600はダイオード接続され、駆動用トランジス
タ80600の第2電極及びゲートが浮遊状態(フローティング状態)となる。そして、
駆動用トランジスタ80600のゲートの電位は、電源線80612の電位から駆動用ト
ランジスタ80600のしきい値電圧を引いた値となる。よって、第1の容量素子806
04には駆動用トランジスタ80600のしきい値電圧が保持される。第2の容量素子8
0605には、駆動用トランジスタ80600のゲートの電位と信号線80611から入
力されている一定電圧との電位差が保持される。
During the threshold acquisition period, pixels are selected by the first scan line 80613. That is, the first switch 80601 is turned on, and a certain constant voltage is input from the signal line 80611. At this time, the second switch 80602 is on and the third switch 80603 is off. Therefore, the drive transistor 80600 is connected by a diode, and the second electrode and the gate of the drive transistor 80600 are in a floating state (floating state). And
The potential of the gate of the drive transistor 80600 is a value obtained by subtracting the threshold voltage of the drive transistor 80600 from the potential of the power supply line 80612. Therefore, the first capacitive element 806
The threshold voltage of the driving transistor 80600 is held in 04. Second capacitive element 8
In 0605, the potential difference between the potential of the gate of the driving transistor 80600 and the constant voltage input from the signal line 80611 is held.

データ書き込み期間では、信号線80611からビデオ信号(電圧)が入力される。この
とき、第1のスイッチ80601はオンのままであり、第2のスイッチ80602はオフ
し、第3のスイッチ80603がオフのままである。そして、駆動用トランジスタ806
00のゲートは浮遊状態(フローティング状態)となっているので、駆動用トランジスタ
80600のゲートの電位は、しきい値取得期間において信号線80611入力される一
定電圧と、データ書き込み期間において信号線80611入力されるビデオ信号との電位
差に応じて変化する。例えば、第1の容量素子80604の容量値<<第2の容量素子8
0605の容量値であれば、データ書き込み期間における駆動用トランジスタ80600
のゲートの電位は、しきい値取得期間における信号線80611の電位とデータ書込み期
間における信号線80611の電位と電位差(変化量)と、電源線80612の電位から
駆動用トランジスタ80600のしきい値電圧を引いた値との和とおおむね等しくなる。
つまり、駆動用トランジスタ80600のゲートの電位は、駆動用トランジスタ8060
0のしきい値電圧を補正した電位となる。
During the data writing period, a video signal (voltage) is input from the signal line 80611. At this time, the first switch 80601 remains on, the second switch 80602 is off, and the third switch 80603 remains off. And the driving transistor 806
Since the gate of 00 is in a floating state (floating state), the potential of the gate of the driving transistor 80600 is a constant voltage input to the signal line 80611 during the threshold acquisition period and the signal line 80611 input during the data writing period. It changes according to the potential difference from the video signal to be output. For example, the capacitance value of the first capacitance element 80604 << the second capacitance element 8
If the capacitance value is 0605, the drive transistor 80600 during the data writing period
The potential of the gate is the threshold voltage of the driving transistor 80600 from the potential of the signal line 80611 during the threshold acquisition period, the potential of the signal line 80611 and the potential difference (change amount) during the data writing period, and the potential of the power supply line 80612. It is approximately equal to the sum of the value obtained by subtracting.
That is, the potential of the gate of the driving transistor 80600 is the driving transistor 8060.
The potential is corrected for the threshold voltage of 0.

発光期間では、駆動用トランジスタ80600のゲートと電源線80612との電位差(
Vgs)に応じた電流が発光素子80620に流れる。このとき、第1のスイッチ806
01がオフし、第2のスイッチ80602がオフのままであり、第3のスイッチ8060
3がオンする。なお、発光素子80620に流れる電流は、駆動用トランジスタ8060
0のしきい値電圧によらず一定である。
During the light emission period, the potential difference between the gate of the driving transistor 80600 and the power supply line 80612 (
A current corresponding to Vgs) flows through the light emitting element 80620. At this time, the first switch 806
01 is off, the second switch 80602 remains off, and the third switch 8060
3 turns on. The current flowing through the light emitting element 80620 is the driving transistor 8060.
It is constant regardless of the threshold voltage of 0.

なお、図100に示す画素構成は、これに限定されない。例えば、図100に示す画素に
新たにスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい
。例えば、第2のスイッチ80602をPチャネル型トランジスタ又はNチャネル型のト
ランジスタで構成し、第3のスイッチ80603を第2のスイッチ80602とは別の極
性のトランジスタで構成し、第2のスイッチ80602及び第3のスイッチ80603を
同じ走査線で制御してもよい。
The pixel configuration shown in FIG. 100 is not limited to this. For example, a switch, a resistance element, a capacitance element, a transistor, a logic circuit, or the like may be newly added to the pixel shown in FIG. 100. For example, the second switch 80602 is composed of a P-channel type transistor or an N-channel type transistor, the third switch 80603 is composed of a transistor having a polarity different from that of the second switch 80602, and the second switch 80602 and The third switch 80603 may be controlled by the same scanning line.

電流入力型と呼ばれる画素の構成及び動作について説明する。電流入力正型の画素は、デ
ジタル階調駆動及びアナログ階調駆動に適用することができる。
The configuration and operation of pixels called a current input type will be described. Current input positive pixels can be applied to digital gradation drive and analog gradation drive.

図101は、電流入力型と呼ばれる画素の構成の一例を示す図である。 FIG. 101 is a diagram showing an example of a pixel configuration called a current input type.

図101に示す画素は、駆動用トランジスタ80700、第1のスイッチ80701、第
2のスイッチ80702、第3のスイッチ80703、容量素子80704及び発光素子
80730を有している。駆動用トランジスタ80700のゲートは、第2のスイッチ8
0702と第1のスイッチ80701とを順に介して信号線80711に接続されている
。駆動用トランジスタ80700のゲートは、容量素子80704を介して電源線807
12に接続されている。駆動用トランジスタ80700の第1電極は、電源線80712
に接続されている。駆動用トランジスタ80700の第2電極は、第1のスイッチ807
01を介して電源線80712に接続されている。駆動用トランジスタ80700の第2
電極は、第3のスイッチ80703を介して発光素子80730の第1の電極に接続され
ている。発光素子80730の第2の電極は、共通電極80731に相当する。
The pixel shown in FIG. 101 includes a driving transistor 80700, a first switch 80701, a second switch 80702, a third switch 80703, a capacitive element 80704, and a light emitting element 80730. The gate of the drive transistor 80700 is the second switch 8.
The 0702 and the first switch 80701 are connected to the signal line 80711 in order. The gate of the drive transistor 80700 is connected to the power supply line 807 via the capacitive element 80704.
It is connected to 12. The first electrode of the drive transistor 80700 is the power supply line 80712.
It is connected to the. The second electrode of the drive transistor 80700 is the first switch 807.
It is connected to the power supply line 80712 via 01. The second drive transistor 80700
The electrode is connected to the first electrode of the light emitting element 80730 via the third switch 80703. The second electrode of the light emitting element 80730 corresponds to the common electrode 80731.

発光素子80730の第2の電極には低電源電位が設定されている。なお、低電源電位と
は、電源線80712に設定される高電源電位を基準にして低電源電位<高電源電位を満
たす電位であり、低電源電位としては例えばGND、0Vなどが設定されていても良い。
この高電源電位と低電源電位との電位差を発光素子80730に印加して、発光素子80
730に電流を流して発光素子80730を発光させるため、高電源電位と低電源電位と
の電位差が発光素子80730の順方向しきい値電圧以上となるようにそれぞれの電位を
設定する。なお、容量素子80704は駆動用トランジスタ80700のゲート容量を代
用して省略することも可能である。駆動用トランジスタ80700のゲート容量について
は、ソース領域、ドレイン領域又はLDD領域などとゲート電極とが重なってオーバーラ
ップしているような領域で容量が形成されていてもよいし、チャネル領域とゲート電極と
の間で容量が形成されていてもよい。なお、第1のスイッチ80701、第2のスイッチ
80702、第3のスイッチ80703は、それぞれ第1の走査線80713、第2の走
査線80714、第3の走査線80734によってオンとオフが制御される。
A low power supply potential is set for the second electrode of the light emitting element 80730. The low power supply potential is a potential that satisfies the low power supply potential <high power supply potential with reference to the high power supply potential set in the power supply line 80712, and the low power supply potential is set to, for example, GND or 0V. Is also good.
The potential difference between the high power supply potential and the low power supply potential is applied to the light emitting element 80730 to apply the light emitting element 80.
In order to cause the light emitting element 80730 to emit light by passing a current through the 730, each potential is set so that the potential difference between the high power supply potential and the low power supply potential is equal to or greater than the forward threshold voltage of the light emitting element 80730. The capacitive element 80704 can be omitted by substituting the gate capacitance of the driving transistor 80700. Regarding the gate capacitance of the drive transistor 80700, the capacitance may be formed in a region where the gate electrode overlaps with the source region, drain region, LDD region, or the like, or the channel region and the gate electrode may be formed. A capacitance may be formed between the and. The first switch 80701, the second switch 80702, and the third switch 80703 are turned on and off by the first scanning line 80713, the second scanning line 80714, and the third scanning line 80734, respectively. ..

図101に示す画素の駆動方法について、動作期間をデータ書き込み期間、発光期間に分
割して説明する。
The pixel driving method shown in FIG. 101 will be described by dividing the operation period into a data writing period and a light emitting period.

データ書き込み期間では、第1の走査線80713によって画素が選択される。つまり、
第1のスイッチ80701がオンし、信号線80711からビデオ信号として電流が入力
される。このとき、第2のスイッチ80702がオンし、第3のスイッチ80703がオ
フする。したがって、駆動用トランジスタ80700のゲートの電位は、ビデオ信号に応
じた電位となる。つまり、容量素子80704には、駆動用トランジスタ80700がビ
デオ信号と同じ電流を流すような駆動用トランジスタ80700のゲート電極とソース電
極との間の電圧が保持される。
During the data writing period, pixels are selected by the first scan line 80713. In other words
The first switch 80701 is turned on, and a current is input as a video signal from the signal line 80711. At this time, the second switch 80702 is turned on and the third switch 80703 is turned off. Therefore, the potential of the gate of the driving transistor 80700 becomes a potential corresponding to the video signal. That is, the capacitive element 80704 holds a voltage between the gate electrode and the source electrode of the drive transistor 80700 so that the drive transistor 80700 passes the same current as the video signal.

次に、発光期間では、第1のスイッチ80701及び第2のスイッチ80702がオフし
、第3のスイッチ80703がオンする。したがって、発光素子80730にはビデオ信
号と同じ値の電流が流れる。
Next, during the light emitting period, the first switch 80701 and the second switch 80702 are turned off, and the third switch 80703 is turned on. Therefore, a current having the same value as the video signal flows through the light emitting element 80730.

なお、図101に示す画素構成は、これに限定されない。例えば、図101に示す画素に
新たにスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい
。例えば、第1のスイッチ80701をPチャネル型トランジスタ又はNチャネル型トラ
ンジスタで構成し、第2のスイッチ80702を第1のスイッチ80701と同じ極性の
トランジスタで構成し、第1のスイッチ80701及び第2のスイッチ80702を同じ
走査線で制御してもよい。第2のスイッチ80702は駆動用トランジスタ80700の
ゲートと信号線80711との間に配置されていてもよい。
The pixel configuration shown in FIG. 101 is not limited to this. For example, a switch, a resistance element, a capacitance element, a transistor, a logic circuit, or the like may be newly added to the pixel shown in FIG. For example, the first switch 80701 is composed of a P-channel transistor or an N-channel transistor, the second switch 80702 is composed of a transistor having the same polarity as the first switch 80701, and the first switch 80701 and the second switch 80701 are configured. Switch 80702 may be controlled by the same scanning line. The second switch 80702 may be arranged between the gate of the driving transistor 80700 and the signal line 80711.

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容(
一部でもよい)は、別の図で述べた内容(一部でもよい)に対して、適用、組み合わせ、
又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各
々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させるこ
とが出来る。
In addition, although it has been described using various figures in this embodiment, the contents described in each figure (
(May be part) applies, combines, and applies to the content (may be part) described in another figure.
Alternatively, it can be replaced freely. Further, in the figures described so far, more figures can be formed by combining different parts with respect to each part.

同様に、本実施の形態の各々の図で述べた内容(一部でもよい)は、別の実施の形態の図
で述べた内容(一部でもよい)対して、適用、組み合わせ、又は置き換えなどを自由に行
うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の
形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
Similarly, the content (which may be a part) described in each figure of the present embodiment may be applied, combined, or replaced with respect to the content (which may be a part) described in the figure of another embodiment. Can be done freely. Further, in the figure of the present embodiment, more figures can be constructed by combining the parts of another embodiment with respect to each part.

なお、本実施の形態は、他の実施の形態で述べた内容(一部でもよい)を、具現化した場
合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、
詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示
している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合
わせ、又は置き換えを自由に行うことができる。
In addition, in this embodiment, the contents (may be a part) described in other embodiments are improved as an example when they are embodied, an example when they are slightly deformed, and an example when a part is changed. An example of the case,
An example of the case described in detail, an example of the case of application, an example of related parts, and the like are shown. Therefore, the contents described in the other embodiments can be freely applied, combined, or replaced with the present embodiments.

(実施の形態13)
本実施形態においては、表示装置の画素構造について説明する。特に、有機EL素子を用
いた表示装置の画素構造について説明する。
(Embodiment 13)
In this embodiment, the pixel structure of the display device will be described. In particular, the pixel structure of the display device using the organic EL element will be described.

図102(A)は、1つの画素に2つのトランジスタを有する画素の上面図(レイアウト
図)の一例である。図102(B)は、図102(A)に示すX−X’の部分の断面図の
一例である。
FIG. 102 (A) is an example of a top view (layout view) of a pixel having two transistors in one pixel. FIG. 102 (B) is an example of a cross-sectional view of the portion XX'shown in FIG. 102 (A).

図102(A)は、第1のトランジスタ60105、第1の配線60106、第2の配線
60107、第2のトランジスタ60108、第3の配線60111、対向電極6011
2、コンデンサ60113、画素電極60115、隔壁60116、有機導電体膜601
17、有機薄膜60118及び基板60119を示している。なお、第1のトランジスタ
60105はスイッチング用トランジスタとして、第1の配線60106はゲート信号線
として、第2の配線60107はソース信号線として、第2のトランジスタ60108は
駆動用トランジスタとして、第3の配線60111は電流供給線として、それぞれ用いら
れるのが好適である。
FIG. 102 (A) shows a first transistor 60105, a first wiring 60106, a second wiring 60107, a second transistor 60108, a third wiring 60111, and a counter electrode 6011.
2. Capacitor 60113, pixel electrode 60115, partition wall 60116, organic conductor film 601
17, the organic thin film 60118 and the substrate 60119 are shown. The first transistor 60105 is a switching transistor, the first wiring 60106 is a gate signal line, the second wiring 60107 is a source signal line, and the second transistor 60108 is a driving transistor. It is preferable that 60111 is used as a current supply line, respectively.

第1のトランジスタ60105のゲート電極は、第1の配線60106と電気的に接続さ
れ、第1のトランジスタ60105のソース電極及びドレイン電極の一方は、第2の配線
60107と電気的に接続され、第1のトランジスタ60105のソース電極及びドレイ
ン電極の他方は、第2のトランジスタ60108のゲート電極及びコンデンサ60113
の一方の電極と電気的に接続されている。なお、第1のトランジスタ60105のゲート
電極は、複数のゲート電極によって構成されている。こうすることで、第1のトランジス
タ60105のオフ状態におけるリーク電流を低減することができる。
The gate electrode of the first transistor 60105 is electrically connected to the first wiring 60106, and one of the source electrode and the drain electrode of the first transistor 60105 is electrically connected to the second wiring 60107. The other of the source electrode and the drain electrode of the transistor 60105 of 1 is the gate electrode and the capacitor 60113 of the second transistor 60108.
It is electrically connected to one of the electrodes. The gate electrode of the first transistor 60105 is composed of a plurality of gate electrodes. By doing so, the leakage current in the off state of the first transistor 60105 can be reduced.

第2のトランジスタ60108のソース電極及びドレイン電極の一方は、第3の配線60
111と電気的に接続され、第2のトランジスタ60108のソース電極及びドレイン電
極の他方は、画素電極60115と電気的に接続されている。こうすることで、画素電極
60115に流れる電流を、第2のトランジスタ60108によって制御することができ
る。
One of the source electrode and the drain electrode of the second transistor 60108 is a third wiring 60.
It is electrically connected to 111, and the other of the source and drain electrodes of the second transistor 60108 is electrically connected to the pixel electrode 60115. By doing so, the current flowing through the pixel electrode 60115 can be controlled by the second transistor 60108.

画素電極60115上には、有機導電体膜60117が設けられ、さらに有機薄膜601
18(有機化合物層)が設けられている。有機薄膜60118(有機化合物層)上には、
対向電極60112が設けられている。なお、対向電極60112は、全ての画素で共通
に接続されるように、ベタ付けの形で形成されていてもよく、シャドーマスクなどを用い
てパターン形成されていてもよい。
An organic conductor film 60117 is provided on the pixel electrode 60115, and an organic thin film 601 is further provided.
18 (organic compound layer) is provided. On the organic thin film 60118 (organic compound layer),
The counter electrode 60112 is provided. The counter electrode 60112 may be formed in a solid shape so that it is commonly connected to all the pixels, or may be patterned by using a shadow mask or the like.

有機薄膜60118(有機化合物層)から発せられた光は、画素電極60115又は対向
電極60112のうちいずれかを透過して発せられる。
The light emitted from the organic thin film 60118 (organic compound layer) is emitted through either the pixel electrode 60115 or the counter electrode 60112.

図102(B)において、画素電極側、すなわちトランジスタ等が形成されている側に光
が発せられる場合を下面放射、対向電極側に光が発せられる場合を上面放射と呼ぶ。
In FIG. 102 (B), the case where light is emitted to the pixel electrode side, that is, the side where a transistor or the like is formed is referred to as bottom surface radiation, and the case where light is emitted to the counter electrode side is referred to as top surface radiation.

下面放射の場合、画素電極60115は透明導電膜によって形成されるのが好適である。
逆に、上面放射の場合、対向電極60112は透明導電膜によって形成されるのが好適で
ある。
In the case of bottom radiation, the pixel electrode 60115 is preferably formed of a transparent conductive film.
On the contrary, in the case of top radiation, the counter electrode 60112 is preferably formed of a transparent conductive film.

カラー表示の発光装置においては、R,G,Bそれぞれの発光色を持つEL素子を塗り分
けても良いし、単色のEL素子をベタ付けの形で塗り、カラーフィルタによってR,G,
Bの発光を得るようにしても良い。
In the color display light emitting device, EL elements having each emission color of R, G, and B may be painted separately, or a single color EL element may be painted in a solid form, and R, G, and R, G, may be painted by a color filter.
The light emission of B may be obtained.

なお、図102に示した構成はあくまで一例であり、画素レイアウト、断面構成、EL素
子の電極の積層順等に関して、図102に示した構成以外にも、様々な構成をとることが
できる。また、発光層は、図示した有機薄膜で構成される素子の他に、LEDのような結
晶性の素子、無機薄膜で構成される素子など、様々な素子を用いることができる。
The configuration shown in FIG. 102 is merely an example, and various configurations can be taken in addition to the configuration shown in FIG. 102 regarding the pixel layout, the cross-sectional configuration, the stacking order of the electrodes of the EL element, and the like. Further, as the light emitting layer, in addition to the element composed of the organic thin film shown in the figure, various elements such as a crystalline element such as an LED and an element composed of an inorganic thin film can be used.

図103(A)は、1つの画素に3つのトランジスタを有する画素の上面図(レイアウト
図)の一例である。図103(B)は、図103(A) に示すX−X’の部分の断面図
の一例である。
FIG. 103 (A) is an example of a top view (layout view) of a pixel having three transistors in one pixel. FIG. 103 (B) is an example of a cross-sectional view of the portion XX'shown in FIG. 103 (A).

図103(A)は、基板60200、第1の配線60201、第2の配線60202、第
3の配線60203、第4の配線60204、第1のトランジスタ60205、第2のト
ランジスタ60206、第3のトランジスタ60207、画素電極60208、隔壁60
211、有機導電体膜60212、有機薄膜60213及び対向電極60214を示す。
なお、第1の配線60201はソース信号線として、第2の配線60202は書込用ゲー
ト信号線として、第3の配線60203は消去用ゲート信号線として、第4の配線602
04は電流供給線として、第1のトランジスタ60205はスイッチング用トランジスタ
として、第2のトランジスタ60206は消去用トランジスタとして、第3のトランジス
タ60207は駆動用トランジスタとして、それぞれ用いられるのが好適である。
FIG. 103 (A) shows the substrate 60200, the first wiring 60201, the second wiring 60202, the third wiring 60203, the fourth wiring 60204, the first transistor 60205, the second transistor 60206, and the third transistor. 60207, pixel electrode 60208, partition wall 60
211, an organic conductor film 60212, an organic thin film 60213, and a counter electrode 60214 are shown.
The first wiring 60201 is used as a source signal line, the second wiring 60202 is used as a writing gate signal line, and the third wiring 60203 is used as an erasing gate signal line.
It is preferable that 04 is used as a current supply line, the first transistor 60205 is used as a switching transistor, the second transistor 60206 is used as an erasing transistor, and the third transistor 60207 is used as a driving transistor.

第1のトランジスタ60205のゲート電極は、第2の配線60202と電気的に接続さ
れ、第1のトランジスタ60205のソース電極及びドレイン電極の一方は、第1の配線
60201と電気的に接続され、第1のトランジスタ60205のソース電極及びドレイ
ン電極の他方は、第3のトランジスタ60207のゲート電極と電気的に接続されている
。なお、第1のトランジスタ60205のゲート電極は、複数のゲート電極によって構成
されている。こうすることで、第1のトランジスタ60205のオフ状態におけるリーク
電流を低減することができる。
The gate electrode of the first transistor 60205 is electrically connected to the second wiring 60202, and one of the source electrode and the drain electrode of the first transistor 60205 is electrically connected to the first wiring 60201. The other of the source electrode and the drain electrode of the transistor 60205 of 1 is electrically connected to the gate electrode of the third transistor 60207. The gate electrode of the first transistor 60205 is composed of a plurality of gate electrodes. By doing so, the leakage current in the off state of the first transistor 60205 can be reduced.

第2のトランジスタ60206のゲート電極は、第3の配線60203と電気的に接続さ
れ、第2のトランジスタ60206のソース電極及びドレイン電極の一方は、第4の配線
60204と電気的に接続され、第2のトランジスタ60206のソース電極及びドレイ
ン電極の他方は、第3のトランジスタ60207のゲート電極と電気的に接続されている
。なお、第2のトランジスタ60206のゲート電極は、複数のゲート電極によって構成
されている。こうすることで、第2のトランジスタ60206のオフ状態におけるリーク
電流を低減することができる。
The gate electrode of the second transistor 60206 is electrically connected to the third wiring 60203, and one of the source electrode and the drain electrode of the second transistor 60206 is electrically connected to the fourth wiring 60204. The other of the source electrode and the drain electrode of the second transistor 60206 is electrically connected to the gate electrode of the third transistor 60207. The gate electrode of the second transistor 60206 is composed of a plurality of gate electrodes. By doing so, the leakage current in the off state of the second transistor 60206 can be reduced.

第3のトランジスタ60207のソース電極及びドレイン電極の一方は、第4の配線60
204と電気的に接続され、第3のトランジスタ60207のソース電極及びドレイン電
極の他方は、画素電極60208と電気的に接続されている。こうすることで、画素電極
60208に流れる電流を、第3のトランジスタ60207によって制御することができ
る。
One of the source electrode and the drain electrode of the third transistor 60207 is the fourth wiring 60.
It is electrically connected to 204, and the other of the source and drain electrodes of the third transistor 60207 is electrically connected to the pixel electrode 60208. By doing so, the current flowing through the pixel electrode 60208 can be controlled by the third transistor 60207.

画素電極60208上には、有機導電体膜60212が設けられ、さらに有機薄膜602
13(有機化合物層)が設けられている。有機薄膜60213(有機化合物層)上には、
対向電極60214が設けられている。なお、対向電極60214は、全ての画素で共通
に接続されるように、ベタ付けの形で形成されていてもよく、シャドーマスクなどを用い
てパターン形成されていてもよい。
An organic conductor film 60212 is provided on the pixel electrode 60208, and an organic thin film 602 is further provided.
13 (organic compound layer) is provided. On the organic thin film 60213 (organic compound layer),
A counter electrode 60214 is provided. The counter electrode 60214 may be formed in a solid shape so that it is commonly connected to all the pixels, or may be patterned by using a shadow mask or the like.

有機薄膜60213(有機化合物層)から発せられた光は、画素電極60208もしくは
対向電極60214のうちいずれかを透過して発せられる。
The light emitted from the organic thin film 60213 (organic compound layer) is emitted through either the pixel electrode 60208 or the counter electrode 60214.

図103(B)において、画素電極側、すなわちトランジスタ等が形成されている側に光
が発せられる場合を下面放射、対向電極側に光が発せられる場合を上面放射と呼ぶ。
In FIG. 103 (B), the case where light is emitted to the pixel electrode side, that is, the side where a transistor or the like is formed is referred to as bottom surface radiation, and the case where light is emitted to the counter electrode side is referred to as top surface radiation.

下面放射の場合、画素電極60208は透明導電膜によって形成されるのが好適である。
逆に、上面放射の場合、対向電極60214は透明導電膜によって形成されるのが好適で
ある。
In the case of bottom radiation, the pixel electrode 60208 is preferably formed of a transparent conductive film.
On the contrary, in the case of top radiation, the counter electrode 60214 is preferably formed of a transparent conductive film.

カラー表示の発光装置においては、R,G,Bそれぞれの発光色を持つEL素子を塗り分
けても良いし、単色のEL素子をベタ付けの形で塗り、カラーフィルタによってR,G,
Bの発光を得るようにしても良い。
In the color display light emitting device, EL elements having each emission color of R, G, and B may be painted separately, or a single color EL element may be painted in a solid form, and R, G, and R, G, may be painted by a color filter.
The light emission of B may be obtained.

なお、図103に示した構成はあくまで一例であり、画素レイアウト、断面構成、EL素
子の電極の積層順等に関して、図103に示した構成以外にも、様々な構成をとることが
できる。また、発光層は、図示した有機薄膜で構成される素子の他に、LEDのような結
晶性の素子、無機薄膜で構成される素子など、様々な素子を用いることができる。
The configuration shown in FIG. 103 is just an example, and various configurations can be taken in addition to the configuration shown in FIG. 103 regarding the pixel layout, the cross-sectional configuration, the stacking order of the electrodes of the EL element, and the like. Further, as the light emitting layer, in addition to the element composed of the organic thin film shown in the figure, various elements such as a crystalline element such as an LED and an element composed of an inorganic thin film can be used.

図104(A)は、1つの画素に4つのトランジスタを有する画素の上面図(レイアウト
図)の一例である。図104(B)は、図104(A) に示すX−X’の部分の断面図
の一例である。
FIG. 104 (A) is an example of a top view (layout view) of a pixel having four transistors in one pixel. FIG. 104 (B) is an example of a cross-sectional view of the portion XX'shown in FIG. 104 (A).

図104(A)は、基板60300、第1の配線60301、第2の配線60302、第
3の配線60303、第4の配線60304、第1のトランジスタ60305、第2のト
ランジスタ60306、第3のトランジスタ60307、第4のトランジスタ60308
、画素電極60309、第5の配線60311、第6の配線60312、隔壁60321
、有機導電体膜60322、有機薄膜60323及び対向電極60324を示している。
なお、第1の配線60301はソース信号線として、第2の配線60302は書込用ゲー
ト信号線として、第3の配線60303は消去用ゲート信号線として、第4の配線603
04は逆方向バイアス用信号線として、第1のトランジスタ60305はスイッチング用
トランジスタとして、第2のトランジスタ60306は消去用トランジスタとして、第3
のトランジスタ60307は駆動用トランジスタとして、第4のトランジスタ60308
は逆方向バイアス用トランジスタとして、第5の配線60311は電流供給線として、第
6の配線60312は逆方向バイアス用電源線として、それぞれ用いられるのが好適であ
る。
FIG. 104 (A) shows the substrate 60300, the first wiring 60301, the second wiring 60302, the third wiring 60303, the fourth wiring 60304, the first transistor 60305, the second transistor 60306, and the third transistor. 60307, 4th transistor 60308
, Pixel electrode 60309, 5th wiring 60311, 6th wiring 60312, partition wall 60321
, Organic conductor film 60322, organic thin film 60323 and counter electrode 60324 are shown.
The first wiring 60301 is used as a source signal line, the second wiring 60302 is used as a writing gate signal line, and the third wiring 60303 is used as an erasing gate signal line.
04 is a signal line for reverse bias, the first transistor 60305 is a switching transistor, and the second transistor 60306 is an erasing transistor.
Transistor 60307 is a fourth transistor 60308 as a driving transistor.
Is preferably used as a transistor for reverse bias, the fifth wiring 60311 as a current supply line, and the sixth wiring 60312 as a power supply line for reverse bias.

第1のトランジスタ60305のゲート電極は、第2の配線60302と電気的に接続さ
れ、第1のトランジスタ60305のソース電極及びドレイン電極の一方は、第1の配線
60301と電気的に接続され、第1のトランジスタ60305のソース電極及びドレイ
ン電極の他方は、第3のトランジスタ60307のゲート電極と電気的に接続されている
。なお、第1のトランジスタ60305のゲート電極は、複数のゲート電極によって構成
されている。こうすることで、第1のトランジスタ60305のオフ状態におけるリーク
電流を低減することができる。
The gate electrode of the first transistor 60305 is electrically connected to the second wiring 60302, and one of the source electrode and the drain electrode of the first transistor 60305 is electrically connected to the first wiring 60301. The other of the source electrode and the drain electrode of the transistor 60305 of 1 is electrically connected to the gate electrode of the third transistor 60307. The gate electrode of the first transistor 60305 is composed of a plurality of gate electrodes. By doing so, the leakage current in the off state of the first transistor 60305 can be reduced.

第2のトランジスタ60306のゲート電極は、第3の配線60303と電気的に接続さ
れ、第2のトランジスタ60306のソース電極及びドレイン電極の一方は、第5の配線
60311と電気的に接続され、第2のトランジスタ60306のソース電極及びドレイ
ン電極の他方は、第3のトランジスタ60307のゲート電極と電気的に接続されている
。なお、第2のトランジスタ60306のゲート電極は、複数のゲート電極によって構成
されている。こうすることで、第2のトランジスタ60306のオフ状態におけるリーク
電流を低減することができる。
The gate electrode of the second transistor 60306 is electrically connected to the third wiring 60303, and one of the source electrode and the drain electrode of the second transistor 60306 is electrically connected to the fifth wiring 60311. The other of the source electrode and the drain electrode of the transistor 60306 of the second transistor is electrically connected to the gate electrode of the third transistor 60307. The gate electrode of the second transistor 60306 is composed of a plurality of gate electrodes. By doing so, the leakage current in the off state of the second transistor 60306 can be reduced.

第3のトランジスタ60307のソース電極及びドレイン電極の一方は、第5の配線60
311と電気的に接続され、第3のトランジスタ60307のソース電極及びドレイン電
極の他方は、画素電極60309と電気的に接続されている。こうすることで、画素電極
60309に流れる電流を、第3のトランジスタ60307によって制御することができ
る。
One of the source electrode and the drain electrode of the third transistor 60307 is the fifth wiring 60.
It is electrically connected to 311 and the other of the source and drain electrodes of the third transistor 60307 is electrically connected to the pixel electrode 60309. By doing so, the current flowing through the pixel electrode 60309 can be controlled by the third transistor 60307.

第4のトランジスタ60308のゲート電極は、第4の配線60304と電気的に接続さ
れ、第4のトランジスタ60308のソース電極及びドレイン電極の一方は、第6の配線
60312と電気的に接続され、第4のトランジスタ60308のソース電極及びドレイ
ン電極の他方は、画素電極60309と電気的に接続されている。こうすることで、画素
電極60309の電位を、第4のトランジスタ60308によって制御することができる
ので、有機導電体膜60322及び有機薄膜60323に、逆方向のバイアスを印加する
ことができる。有機導電体膜60322及び有機薄膜60323などで構成される発光素
子に逆方向のバイアスを印加することによって、発光素子の信頼性を大きく向上させるこ
とができる。
The gate electrode of the fourth transistor 60308 is electrically connected to the fourth wiring 60304, and one of the source electrode and the drain electrode of the fourth transistor 60308 is electrically connected to the sixth wiring 60312. The other of the source electrode and the drain electrode of the transistor 60308 of No. 4 is electrically connected to the pixel electrode 60309. By doing so, the potential of the pixel electrode 60309 can be controlled by the fourth transistor 60308, so that the bias in the opposite direction can be applied to the organic conductor film 60322 and the organic thin film 60323. By applying a bias in the opposite direction to the light emitting element composed of the organic conductor film 60322, the organic thin film 60323, and the like, the reliability of the light emitting element can be greatly improved.

画素電極60309上には、有機導電体膜60322が設けられ、さらに有機薄膜603
23(有機化合物層)が設けられている。有機薄膜60323(有機化合物層)上には、
対向電極60324が設けられている。なお、対向電極60324は、全ての画素で共通
に接続されるように、ベタ付けの形で形成されていてもよく、シャドーマスクなどを用い
てパターン形成されていてもよい。
An organic conductor film 60322 is provided on the pixel electrode 60309, and an organic thin film 603 is further provided.
23 (organic compound layer) is provided. On the organic thin film 60323 (organic compound layer),
A counter electrode 60324 is provided. The counter electrode 60324 may be formed in a solid shape so that it is commonly connected by all the pixels, or may be patterned by using a shadow mask or the like.

有機薄膜60323(有機化合物層)から発せられた光は、画素電極60309もしくは
対向電極60324のうちいずれかを透過して発せられる。
The light emitted from the organic thin film 60323 (organic compound layer) is emitted through either the pixel electrode 60309 or the counter electrode 60324.

図104(B)において、画素電極側、すなわちトランジスタ等が形成されている側に光
が発せられる場合を下面放射、対向電極側に光が発せられる場合を上面放射と呼ぶ。
In FIG. 104 (B), the case where light is emitted to the pixel electrode side, that is, the side where a transistor or the like is formed is referred to as bottom surface radiation, and the case where light is emitted to the counter electrode side is referred to as top surface radiation.

下面放射の場合、画素電極60309は透明導電膜によって形成されるのが好適である。
逆に、上面放射の場合、対向電極60324は透明導電膜によって形成されるのが好適で
ある。
In the case of bottom radiation, the pixel electrode 60309 is preferably formed of a transparent conductive film.
On the contrary, in the case of top radiation, the counter electrode 60324 is preferably formed of a transparent conductive film.

カラー表示の発光装置においては、R,G,Bそれぞれの発光色を持つEL素子を塗り分
けても良いし、単色のEL素子をベタ付けの形で塗り、カラーフィルタによってR,G,
Bの発光を得るようにしても良い。
In the color display light emitting device, EL elements having each emission color of R, G, and B may be painted separately, or a single color EL element may be painted in a solid form, and R, G, and R, G, may be painted by a color filter.
The light emission of B may be obtained.

なお、図104に示した構成はあくまで一例であり、画素レイアウト、断面構成、EL素
子の電極の積層順等に関して、図104に示した構成以外にも、様々な構成をとることが
できる。また、発光層は、図示した有機薄膜で構成される素子の他に、LEDのような結
晶性の素子、無機薄膜で構成される素子など、様々な素子を用いることができる。
The configuration shown in FIG. 104 is merely an example, and various configurations can be taken in addition to the configuration shown in FIG. 104 regarding the pixel layout, the cross-sectional configuration, the stacking order of the electrodes of the EL element, and the like. Further, as the light emitting layer, in addition to the element composed of the organic thin film shown in the figure, various elements such as a crystalline element such as an LED and an element composed of an inorganic thin film can be used.

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容(
一部でもよい)は、別の図で述べた内容(一部でもよい)に対して、適用、組み合わせ、
又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各
々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させるこ
とが出来る。
In addition, although it has been described using various figures in this embodiment, the contents described in each figure (
(May be part) applies, combines, and applies to the content (may be part) described in another figure.
Alternatively, it can be replaced freely. Further, in the figures described so far, more figures can be formed by combining different parts with respect to each part.

同様に、本実施の形態の各々の図で述べた内容(一部でもよい)は、別の実施の形態の図
で述べた内容(一部でもよい)対して、適用、組み合わせ、又は置き換えなどを自由に行
うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の
形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
Similarly, the content (which may be a part) described in each figure of the present embodiment may be applied, combined, or replaced with respect to the content (which may be a part) described in the figure of another embodiment. Can be done freely. Further, in the figure of the present embodiment, more figures can be constructed by combining the parts of another embodiment with respect to each part.

なお、本実施の形態は、他の実施の形態で述べた内容(一部でもよい)を、具現化した場
合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、
詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示
している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合
わせ、又は置き換えを自由に行うことができる。
In addition, in this embodiment, the contents (may be a part) described in other embodiments are improved as an example when they are embodied, an example when they are slightly deformed, and an example when a part is changed. An example of the case,
An example of the case described in detail, an example of the case of application, an example of related parts, and the like are shown. Therefore, the contents described in the other embodiments can be freely applied, combined, or replaced with the present embodiments.

(実施の形態14)
本実施の形態においては、EL素子の構造について説明する。特に、有機EL素子の構造
について説明する。
(Embodiment 14)
In this embodiment, the structure of the EL element will be described. In particular, the structure of the organic EL element will be described.

混合接合型のEL素子の構成について説明する。その一例として、正孔注入材料からなる
正孔注入層、正孔輸送材料からなる正孔輸送層、発光材料からなる発光層、電子輸送材料
からなる電子輸送層、電子注入材料からなる電子注入層等が、明確に区別されるような積
層構造ではなく、正孔注入材料、正孔輸送材料、発光材料、電子輸送材料、電子注入材料
等の材料のうち、複数の材料が混合された層(混合層)を有する構成(以下、混合接合型
のEL素子と表記する)について説明する。
The configuration of the mixed bonding type EL element will be described. As an example, a hole injection layer made of a hole injection material, a hole transport layer made of a hole transport material, a light emitting layer made of a light emitting material, an electron transport layer made of an electron transport material, and an electron injection layer made of an electron injection material. Etc. are not a laminated structure that can be clearly distinguished, but a layer in which a plurality of materials are mixed among materials such as hole injection material, hole transport material, light emitting material, electron transport material, and electron injection material ( A configuration having a mixed layer) (hereinafter, referred to as a mixed bonding type EL element) will be described.

図105(A)、(B)、(C)及び(D)は、混合接合型のEL素子の構造を示す模式
図である。なお、陽極190101と陰極190102の間に挟まれた層が、EL層に相
当する。
FIGS. 105 (A), (B), (C) and (D) are schematic views showing the structure of a mixed-junction type EL element. The layer sandwiched between the anode 190101 and the cathode 190102 corresponds to the EL layer.

図105(A)に、EL層が正孔輸送材料からなる正孔輸送領域190103と、電子輸
送材料からなる電子輸送領域190104とを含み、正孔輸送領域190103は電子輸
送領域190104よりも陽極側に位置し、且つ、正孔輸送領域190103と、電子輸
送領域190104の間に、正孔輸送材料及び電子輸送材料の両方を含む混合領域190
105が設けられた構成を示す。
In FIG. 105 (A), the EL layer includes a hole transport region 190103 made of a hole transport material and an electron transport region 190104 made of an electron transport material, and the hole transport region 190103 is on the anode side of the electron transport region 190104. A mixed region 190 that is located in and contains both the hole transport material and the electron transport material between the hole transport region 190103 and the electron transport region 190104.
The configuration in which 105 is provided is shown.

なお、陽極190101から陰極190102の方向に、混合領域190105内の正孔
輸送材料の濃度が減少し、混合領域190105内の電子輸送材料の濃度が増加すること
を特徴とする。
It is characterized in that the concentration of the hole transporting material in the mixed region 190105 decreases and the concentration of the electron transporting material in the mixed region 190105 increases in the direction from the anode 190101 to the cathode 190102.

なお、濃度勾配の設定の仕方は、自由に設定することが可能である。例えば、正孔輸送材
料のみからなる正孔輸送領域190103が存在せず、正孔輸送材料及び電子輸送材料の
両方を含む混合領域190105内部で各機能材料の濃度の割合が変化する(濃度勾配を
有する)構成であってもよい。あるいは、正孔輸送材料のみからなる正孔輸送領域190
103及び電子輸送材料のみからなる電子輸送領域190104が存在せず、正孔輸送材
料及び電子輸送材料の両方を含む混合領域190105内部で各機能材料の濃度の割合が
変化する(濃度勾配を有する)構成であってもよい。あるいは、濃度の割合は、陽極又は
陰極からの距離に依存して変化する構成であってもよい。なお、濃度の割合の変化は連続
的であってもよい。
The method of setting the concentration gradient can be freely set. For example, the hole transport region 190103 consisting only of the hole transport material does not exist, and the concentration ratio of each functional material changes inside the mixed region 190105 containing both the hole transport material and the electron transport material (concentration gradient). It may have a configuration (having). Alternatively, the hole transport region 190 consisting only of the hole transport material
The electron transport region 190104 consisting only of 103 and the electron transport material does not exist, and the concentration ratio of each functional material changes (has a concentration gradient) inside the mixed region 190105 containing both the hole transport material and the electron transport material. It may be a configuration. Alternatively, the concentration ratio may be configured to vary depending on the anode or distance from the cathode. The change in the concentration ratio may be continuous.

混合領域190105内に、発光材料が添加された領域190106を有する。発光材料
によって、EL素子の発光色を制御することができる。発光材料によって、キャリアをト
ラップすることができる。発光材料としては、キノリン骨格を含む金属錯体、ベンゾオキ
サドール骨格を含む金属錯体、ベンゾチアゾ−ル骨格を含む金属錯体等の他、各種蛍光色
素を用いることができる。これらの発光材料を添加することによって、EL素子の発光色
を制御することができる。
Within the mixing region 190105, there is a region 190106 to which the luminescent material is added. The emission color of the EL element can be controlled by the light emitting material. The luminescent material allows the carriers to be trapped. As the light emitting material, various fluorescent dyes can be used in addition to a metal complex containing a quinoline skeleton, a metal complex containing a benzoxador skeleton, a metal complex containing a benzothiazol skeleton, and the like. By adding these light emitting materials, the light emitting color of the EL element can be controlled.

陽極190101としては、効率よく正孔を注入するため、仕事関数の大きな電極材料を
用いることが好ましい。例えば、錫ドープ酸化インジウム(ITO)、亜鉛ドープ酸化イ
ンジウム(IZO)、ZnO、SnO又はIn等の透明電極を用いることができ
る。あるいは、透光性を有する必要が無いならば、陽極190101は、不透明の金属材
料でもよい。
As the anode 190101, it is preferable to use an electrode material having a large work function in order to efficiently inject holes. For example, transparent electrodes such as tin-doped indium oxide (ITO), zinc-doped indium oxide (IZO), ZnO, SnO 2 or In 2 O 3 can be used. Alternatively, the anode 190101 may be an opaque metallic material if it does not need to be translucent.

正孔輸送材料としては、芳香族アミン系の化合物等を用いることができる。 As the hole transport material, an aromatic amine compound or the like can be used.

電子輸送材料としては、キノリン誘導体、8−キノリノール又はその誘導体を配位子とす
る金属錯体(特に、トリス(8−キノリノライト)アルミニウム(Alq))等を用い
ることができる。
As the electron transport material, a quinoline derivative, 8-quinolinol or a metal complex having a derivative thereof as a ligand (particularly, tris (8-quinolinolite) aluminum (Alq 3 )) or the like can be used.

陰極190102としては、効率よく電子を注入するため、仕事関数の小さな電極材料を
用いることが好ましい。アルミニウム、インジウム、マグネシウム、銀、カルシウム、バ
リウム、リチウム等の金属を単体で用いることができる。あるいは、これらの金属の合金
であっても良いし、これらの金属と他の金属との合金であっても良い。
As the cathode 190102, it is preferable to use an electrode material having a small work function in order to efficiently inject electrons. Metals such as aluminum, indium, magnesium, silver, calcium, barium and lithium can be used alone. Alternatively, it may be an alloy of these metals, or an alloy of these metals with another metal.

図105(A)とは異なる構成のEL素子の模式図を図105(B)に示す。なお、図1
05(A)と同じ部分は同じ符号を用いて示し、説明は省略する。
FIG. 105 (B) shows a schematic diagram of an EL element having a configuration different from that of FIG. 105 (A). In addition, FIG.
The same parts as 05 (A) are shown using the same reference numerals, and the description thereof will be omitted.

図105(B)では、発光材料が添加された領域を有さない。しかし、電子輸送領域19
0104に添加する材料として、電子輸送性及び発光性の両方を有する材料(電子輸送発
光材料)、例えば、トリス(8−キノリノライト)アルミニウム(Alq)を用いる構
成とし、発光を行うことができる。
In FIG. 105 (B), there is no region to which the light emitting material is added. However, the electron transport area 19
As the material to be added to 0104, a material having both electron transporting property and luminescent property (electron transporting luminescent material), for example, tris (8-quinolinolite) aluminum (Alq 3 ) can be used to emit light.

あるいは、正孔輸送領域190103に添加する材料として、正孔輸送性及び発光性の両
方を有する材料(正孔輸送発光材料)を用いてもよい。
Alternatively, as the material to be added to the hole transport region 190103, a material having both hole transport property and light emitting property (hole transport light emitting material) may be used.

図105(A)及び図105(B)とは異なる構成のEL素子の模式図を図105(C)
に示す。なお、図105(A)及び図105(B)と同じ部分は同じ符号を用いて示し、
説明は省略する。
FIG. 105 (C) shows a schematic diagram of an EL element having a configuration different from that of FIGS. 105 (A) and 105 (B).
Shown in. The same parts as those in FIGS. 105 (A) and 105 (B) are shown using the same reference numerals.
The description is omitted.

図105(C)において、正孔輸送材料に比べて最高被占分子軌道と最低被占分子軌道と
のエネルギー差が大きい正孔ブロッキング性材料が、混合領域190105内に添加され
た領域190107を有する。正孔ブロッキング性材料が添加された領域190107を
、混合領域190105内の発光材料が添加された領域190106より陰極19010
2側に配置することによって、キャリアの再結合率を上げ、発光効率を上げることができ
る。上記、正孔ブロッキング性材料が添加された領域190107を設ける構成は、特に
、三重光励起子のよる発光(燐光)を利用するEL素子において有効である。
In FIG. 105 (C), the hole blocking material having a large energy difference between the highest occupied molecular orbital and the lowest occupied molecular orbital as compared with the hole transporting material has a region 190107 added in the mixed region 190105. .. The region 190107 to which the hole blocking material was added was transferred to the cathode 19010 from the region 190106 to which the light emitting material was added in the mixed region 190105.
By arranging them on the two sides, the carrier recombination rate can be increased and the luminous efficiency can be increased. The configuration in which the region 190107 to which the hole blocking material is added is provided is particularly effective in an EL device that utilizes light emission (phosphorescence) by a triple photoexciter.

図105(A)、図105(B)及び図105(C)とは異なる構成のEL素子の模式図
を図105(D)に示す。なお、図105(A)、図105(B)及び図105(C)と
同じ部分は同じ符号を用いて示し、説明は省略する。
FIG. 105 (D) shows a schematic diagram of an EL element having a configuration different from that of FIGS. 105 (A), 105 (B) and 105 (C). The same parts as those in FIGS. 105 (A), 105 (B) and 105 (C) are shown using the same reference numerals, and the description thereof will be omitted.

図105(D)において、電子輸送材料に比べて最高被占分子軌道と最低被占分子軌道と
のエネルギー差が大きい電子ブロッキング性材料が、混合領域190105内に添加され
た領域190108を有する。電子ブロッキング性材料が添加された領域190108を
、混合領域190105内の発光材料が添加された領域190106より陽極19010
1側に配置することによって、キャリアの再結合率を上げ、発光効率を上げることができ
る。上記、電子ブロッキング性材料が添加された領域190108を設ける構成は、特に
、三重光励起子のよる発光(燐光)を利用するEL素子において有効である。
In FIG. 105 (D), the electron blocking material having a larger energy difference between the highest occupied molecular orbital and the lowest occupied molecular orbital than the electron transporting material has a region 190108 added in the mixed region 190105. The region 190108 to which the electron blocking material was added is the anode 19010 from the region 190106 to which the light emitting material was added in the mixed region 190105.
By arranging it on one side, the recombination rate of carriers can be increased and the luminous efficiency can be increased. The configuration in which the region 190108 to which the electron blocking material is added is provided is particularly effective in an EL device that utilizes light emission (phosphorescence) by a triple photoexciter.

図105(E)は、図105(A)、図105(B)、図105(C)及び図105(D
)とは異なる混合接合型のEL素子の構成を示す模式図である。図105(E)では、E
L素子の電極に接するEL層の部分に、金属材料を添加した領域190109を有する構
成の例を示す。図105(E)において、図105(A)〜図105(D)と同じ部分は
同じ符号を用いて示し説明は省略する。図105(E)に示す構成は、たとえば、陰極1
90102としてMgAg(Mg―Ag合金)を用い、電子輸送材料が添加された電子輸
送領域190104の、陰極190102に接する領域にAl(アルミニウム)合金を添
加した領域190109を有する構成であってもよい。上記構成によって、陰極の酸化を
防止し、且つ、陰極からの電子の注入効率を高めることができる。こうして、混合接合型
のEL素子では、その寿命を長くすることができる。駆動電圧も低くすることができる。
105 (E) is FIG. 105 (A), FIG. 105 (B), FIG. 105 (C) and FIG. 105 (D).
It is a schematic diagram which shows the structure of the mixed junction type EL element different from). In FIG. 105 (E), E
An example of a configuration having a region 190109 to which a metal material is added is shown in a portion of the EL layer in contact with the electrode of the L element. In FIG. 105 (E), the same parts as those in FIGS. 105 (A) to 105 (D) are shown by using the same reference numerals, and the description thereof will be omitted. The configuration shown in FIG. 105 (E) is, for example, the cathode 1
MgAg (Mg—Ag alloy) may be used as 90102, and the electron transport region 190104 to which the electron transport material is added may have a region 190109 in which an Al (aluminum) alloy is added to the region in contact with the cathode 190102. With the above configuration, it is possible to prevent oxidation of the cathode and increase the efficiency of electron injection from the cathode. In this way, the life of the mixed bonding type EL element can be extended. The drive voltage can also be lowered.

上記混合接合型のEL素子を作製する手法としては、共蒸着法等を用いることができる。 As a method for producing the mixed bonding type EL element, a co-deposited method or the like can be used.

図105(A)〜図105(E)に示したような混合接合型のEL素子では、明確な層の
界面が存在せず、電荷の蓄積を低減することができる。こうして、その寿命を長くするこ
とができる。駆動電圧も低くすることができる。
In the mixed bonding type EL element as shown in FIGS. 105 (A) to 105 (E), there is no clear layer interface, and charge accumulation can be reduced. In this way, the life can be extended. The drive voltage can also be lowered.

なお、図105(A)〜図105(E)に示した構成は、自由に組み合わせて実施するこ
とが可能である。
The configurations shown in FIGS. 105 (A) to 105 (E) can be freely combined and implemented.

なお、混合接合型のEL素子の構成は、これに限定されない。公知の構成を自由に用いる
ことができる。
The configuration of the mixed bonding type EL element is not limited to this. A known configuration can be freely used.

なお、EL素子のEL層を構成する有機材料としては、低分子材料でも高分子材料でもよ
い。あるいは、これらの材料を両方用いてもよい。有機化合物材料として低分子材料を用
いる場合は、蒸着法によって成膜することができる。一方、EL層として高分子材料を用
いる場合では、高分子材料を溶媒に溶かし、スピン塗布法又はインクジェット方式で成膜
することができる。
The organic material constituting the EL layer of the EL element may be a low molecular weight material or a high molecular weight material. Alternatively, both of these materials may be used. When a low molecular weight material is used as the organic compound material, a film can be formed by a vapor deposition method. On the other hand, when a polymer material is used as the EL layer, the polymer material can be dissolved in a solvent to form a film by a spin coating method or an inkjet method.

EL層は、中分子材料によって構成されていても良い。本明細書中において、中分子系有
機発光材料とは、昇華性を有さず、かつ、重合度が20程度以下の有機発光材料を示すも
のとする。EL層として中分子材料を用いる場合では、インクジェット方式等で成膜する
ことができる。
The EL layer may be made of a medium molecular weight material. In the present specification, the medium-molecular-weight organic light-emitting material means an organic light-emitting material having no sublimation property and having a degree of polymerization of about 20 or less. When a medium-molecular-weight material is used as the EL layer, a film can be formed by an inkjet method or the like.

なお、低分子材料と、高分子材料と、中分子材料とを組み合わせて用いても良い。 A low molecular weight material, a high molecular weight material, and a medium molecular weight material may be used in combination.

EL素子は、一重項励起子からの発光(蛍光)を利用するものでも、三重項励起子からの
発光(燐光)を利用するものでも、どちらでも良い。
The EL element may use either light emission (fluorescence) from singlet excitons or light emission (phosphorescence) from triplet excitons.

次に、表示装置を製造するための蒸着装置について、図面を参照して説明する。 Next, the vapor deposition apparatus for manufacturing the display apparatus will be described with reference to the drawings.

表示装置は、EL層を形成して製造されてもよい。EL層は、エレクトロルミネセンスを
発現する材料を少なくとも一部に含んで形成される。EL層は機能の異なる複数の層で構
成されても良い。その場合、EL層は、正孔注入輸送層、発光層、電子注入輸送層などと
も呼ばれる機能の異なる層が組み合わさって構成されていてもよい。
The display device may be manufactured by forming an EL layer. The EL layer is formed by containing at least a part of a material expressing electroluminescence. The EL layer may be composed of a plurality of layers having different functions. In that case, the EL layer may be formed by combining layers having different functions, which are also called a hole injection transport layer, a light emitting layer, an electron injection transport layer, and the like.

トランジスタが形成された素子基板に、EL層を形成するための蒸着装置の構成を図10
6に示す。この蒸着装置は、搬送室190260、190261に複数の処理室を連結し
ている。処理室には、基板を供給するロード室190262、基板を回収するアンロード
室190263、その他、加熱処理室190268、プラズマ処理室190272、EL
材料を蒸着する成膜処理室190269〜190275、EL素子の一方の電極として、
アルミニウム若しくはアルミニウムを主成分とする導電膜を形成する成膜処理室1902
76を含んでいる。搬送室と各処理室の間にはゲートバルブ190277a〜19027
7mが設けられていて、各処理室の圧力は独立して制御可能とされており、処理室間の相
互汚染を防いでいる。
FIG. 10 shows a configuration of a thin-film deposition apparatus for forming an EL layer on an element substrate on which a transistor is formed.
Shown in 6. In this thin-film deposition apparatus, a plurality of processing chambers are connected to the transport chambers 190260 and 190261. The processing chamber includes a load chamber 190262 for supplying the substrate, an unload chamber 190263 for collecting the substrate, a heat treatment chamber 190268, a plasma treatment chamber 190272, and an EL.
As one of the electrodes of the film formation processing chamber 190269 to 190275 for depositing materials and EL elements.
Film formation processing chamber 1902 for forming aluminum or a conductive film containing aluminum as a main component
Contains 76. Gate valves 190277a to 19027 between the transport chamber and each processing chamber
7 m is provided, and the pressure in each treatment chamber can be controlled independently to prevent mutual contamination between treatment chambers.

ロード室190262から搬送室190260に導入された基板は、回転自在に設けられ
たアーム方式の搬送手段190266により、所定の処理室へ搬入される。基板は搬送手
段190266により、ある処理室から他の処理室へ搬送される。搬送室190260と
搬送室190261とは成膜処理室190270で連結され、ここで搬送手段19026
6と搬送手段190267により基板の受け渡しが行う。
The substrate introduced from the load chamber 190262 into the transport chamber 190260 is carried into a predetermined processing chamber by the rotatably provided arm-type transport means 190266. The substrate is conveyed from one processing chamber to another by the conveying means 190266. The transport chamber 190260 and the transport chamber 190261 are connected by a film forming processing chamber 190270, where the transport means 19026.
The substrate is delivered by 6 and the transport means 190267.

搬送室190260及び搬送室190261に連結する各処理室は減圧状態に保持されて
いる。従って、この蒸着装置では、基板は大気に触れることなく連続してEL層の成膜処
理が行われる。EL層の成膜処理が終わった表示パネルは、水蒸気などにより劣化する場
合があるので、この蒸着装置では、品質を保持するために大気に触れさせる前に封止処理
を行うための封止処理室190265が搬送室190261に連結されている。封止処理
室190265は大気圧若しくはそれに近い減圧下におかれているので、搬送室1902
61と封止処理室190265の間にも中間処理室190264が備えられている。中間
処理室190264は基板の受け渡しと、室間の圧力を緩衝するために設けられている。
Each processing chamber connected to the transport chamber 190260 and the transport chamber 190261 is maintained in a reduced pressure state. Therefore, in this thin-film deposition apparatus, the EL layer is continuously formed without exposing the substrate to the atmosphere. Since the display panel after the film formation process of the EL layer may be deteriorated by water vapor or the like, in this vapor deposition apparatus, a sealing process is performed to perform a sealing process before exposing the EL layer to the atmosphere in order to maintain the quality. The chamber 190265 is connected to the transport chamber 190261. Since the sealing processing chamber 190265 is placed under atmospheric pressure or a reduced pressure close to that of atmospheric pressure, the transport chamber 1902
An intermediate treatment chamber 190264 is also provided between 61 and the sealing treatment chamber 190265. The intermediate processing chamber 190264 is provided to transfer the substrate and to buffer the pressure between the chambers.

ロード室、アンロード室、搬送室及び成膜処理室には室内を減圧に保持するための排気手
段が備えられている。排気手段としては、ドライポンプ、ターボ分子ポンプ、拡散ポンプ
など各種の真空ポンプを用いることができる。
The load chamber, unload chamber, transfer chamber, and film formation processing chamber are provided with exhaust means for keeping the chamber under reduced pressure. As the exhaust means, various vacuum pumps such as a dry pump, a turbo molecular pump, and a diffusion pump can be used.

図106の蒸着装置において、搬送室190260及び搬送室190261に連結される
処理室の数及びその構成は、EL素子の積層構造に応じて適宜組み合わせることができる
。以下に、その組み合わせの一例を示す。
In the vapor deposition apparatus shown in FIG. 106, the number of processing chambers connected to the transport chamber 190260 and the transport chamber 190261 and their configurations can be appropriately combined according to the laminated structure of the EL elements. An example of the combination is shown below.

加熱処理室190268は、最初に下部電極又は絶縁隔壁等が形成された基板を加熱して
脱ガス処理を行う。プラズマ処理室190272は、下地電極表面を希ガス又は酸素プラ
ズマ処理を行う。このプラズマ処理は、表面を清浄化、表面状態の安定化、表面の物理的
若しくは化学的状態(例えば、仕事関数など)を安定化させるために行う。
The heat treatment chamber 190268 first heats a substrate on which a lower electrode, an insulating partition wall, or the like is formed to perform degassing treatment. In the plasma processing chamber 190272, the surface of the base electrode is treated with a noble gas or oxygen plasma. This plasma treatment is performed to clean the surface, stabilize the surface state, and stabilize the physical or chemical state of the surface (for example, work function).

成膜処理室190269は、EL素子の一方の電極と接触する電極バッファ層を形成する
処理室である。電極バッファ層はキャリア注入性(正孔注入若しくは電子注入)があり、
EL素子の短絡又は暗点欠陥の発生を抑制する層である。代表的には、電極バッファ層は
、有機無機混合材料であって、抵抗率が5×10〜1×10Ωcmであり、30〜3
00nmの厚さに形成される。なお、成膜室190271は正孔輸送層を成膜する処理室
である。
The film forming processing chamber 190269 is a processing chamber for forming an electrode buffer layer in contact with one electrode of the EL element. The electrode buffer layer has carrier injection properties (hole injection or electron injection).
This layer suppresses the occurrence of short circuits or dark spot defects in EL elements. Typically, the electrode buffer layer is an organic-inorganic mixed material having a resistivity of 5 × 10 4 to 1 × 10 6 Ωcm and 30 to 3
It is formed to a thickness of 00 nm. The film forming chamber 190271 is a processing chamber for forming a hole transport layer.

EL素子における発光層は、単色発光をする場合と白色発光をする場合とで、その構成が
異なる。蒸着装置において成膜処理室もそれに応じて配置することが好ましい。例えば、
表示パネルに発光色が異なる三種類のEL素子を形成する場合には、各発光色に対応した
発光層を成膜する必要がある。この場合、成膜処理室190270を第1の発光層の成膜
用として、成膜処理室190273を第2の発光層の成膜用として、成膜処理室1902
74を第3の発光層の成膜用として用いることができる。発光層ごとに成膜処理室を分け
ることで、異なる発光材料による相互汚染を防止することが出来、成膜処理のスループッ
トを向上させることが出来る。
The structure of the light emitting layer in the EL element differs depending on whether it emits monochromatic light or white light. It is preferable that the film forming processing chamber is arranged accordingly in the vapor deposition apparatus. For example
When forming three types of EL elements having different emission colors on the display panel, it is necessary to form a light emitting layer corresponding to each emission color. In this case, the film forming processing chamber 190270 is used for forming a film of the first light emitting layer, and the film forming processing chamber 190273 is used for forming a film of the second light emitting layer.
74 can be used for film formation of the third light emitting layer. By separating the film forming processing chamber for each light emitting layer, mutual contamination by different light emitting materials can be prevented, and the throughput of the film forming processing can be improved.

なお、成膜処理室190270、成膜処理室190273、成膜処理室190274のそ
れそれで、発光色が異なる三種類のEL材料を順次蒸着しても良い。この場合、シャドー
マスクを使い、蒸着する領域に応じて当該マスクをずらして蒸着を行うことになる。
It should be noted that three types of EL materials having different emission colors may be sequentially vapor-deposited in the film-forming processing chamber 190270, the film-forming processing chamber 190273, and the film-forming processing chamber 190274. In this case, a shadow mask is used, and the mask is shifted according to the area to be vapor-deposited for vapor deposition.

白色発光するEL素子を形成する場合には、異なる発光色の発光層を縦積みにして形成す
る。その場合にも、素子基板が成膜処理室を順次移動して、発光層ごとに成膜することが
できる。あるいは、同じ成膜処理室で異なる発光層を連続して成膜することもできる。
When forming an EL element that emits white light, light emitting layers having different emission colors are vertically stacked. Even in that case, the element substrate can be sequentially moved in the film forming processing chamber to form a film for each light emitting layer. Alternatively, different light emitting layers can be continuously formed in the same film forming processing chamber.

成膜処理室190276では、EL層の上に電極を成膜する。電極の形成は、電子ビーム
蒸着法又はスパッタリング法を適用することもできるが、好ましくは抵抗加熱蒸着法を用
いることが好ましい。
In the film forming processing chamber 190276, an electrode is formed on the EL layer. Although an electron beam vapor deposition method or a sputtering method can be applied to the electrode formation, it is preferable to use a resistance heating vapor deposition method.

電極の形成まで終了した素子基板は、中間処理室190264を経て封止処理室1902
65に搬入される。封止処理室190265は、ヘリウム、アルゴン、ネオン、若しくは
窒素などの不活性な気体が充填されており、その雰囲気下で素子基板のEL層が形成され
た側に封止板を貼り付けて封止する。封止された状態において、素子基板と封止板との間
には、不活性気体が充填されていても良いし、樹脂材料を充填しておいても良い。封止処
理室190265には、シール材を描画するディスペンサー、又は素子基板に対向して封
止板を固定する固定ステージ又はアームなどの機械的要素、樹脂材料を充填するディスペ
ンサー若しくはスピンコーターなどが備えられている。
The element substrate, which has been formed up to the electrode, passes through the intermediate processing chamber 190264 and the sealing processing chamber 1902.
It is carried in to 65. The sealing processing chamber 190265 is filled with an inert gas such as helium, argon, neon, or nitrogen, and a sealing plate is attached to the side where the EL layer of the element substrate is formed in that atmosphere. Stop. In the sealed state, the element substrate and the sealing plate may be filled with an inert gas or may be filled with a resin material. The sealing processing chamber 190265 is provided with a dispenser for drawing a sealing material, a mechanical element such as a fixed stage or an arm for fixing the sealing plate facing the element substrate, a dispenser for filling a resin material, a spin coater, and the like. Has been done.

図107は、成膜処理室の内部構成を示す。成膜処理室は減圧下に保たれていて、図10
7では天板190391と底板190392で挟まれる内側が室内であり、減圧状態に保
たれる室内を示している。
FIG. 107 shows the internal configuration of the film forming processing chamber. The film formation processing chamber is kept under reduced pressure, and FIG.
In No. 7, the inside sandwiched between the top plate 190391 and the bottom plate 190392 is the interior, which indicates the interior kept in a decompressed state.

処理室内には、一つ又は複数個の蒸発源が備えられている。組成の異なる複数の層を成膜
する場合、又は異なる材料を共蒸着する場合は、複数個の蒸発源を設けることが好ましい
からである。図107では、蒸発源190381a、190381b、190381cが
蒸発源ホルダ190380に装着されている。蒸発源ホルダ190380は多関節アーム
190383によって保持されている。多関節アーム190383は関節の伸縮によって
、蒸発源ホルダ190380の位置をその可動範囲内で自在に移動可能としている。ある
いは、蒸発源ホルダ190380に距離センサー190382を設け、蒸発源19038
1a〜190381cと基板190389との間隔をモニターして、蒸着時における最適
な間隔を制御しても良い。その場合には、多関節アームに上下方向(Z方向)にも変位す
る多関節アームとしても良い。
The treatment chamber is provided with one or more evaporation sources. This is because it is preferable to provide a plurality of evaporation sources when forming a plurality of layers having different compositions or co-depositing different materials. In FIG. 107, the evaporation sources 190381a, 190381b, and 190381c are attached to the evaporation source holder 190380. The evaporation source holder 190380 is held by the articulated arm 190383. The articulated arm 190383 allows the position of the evaporation source holder 190380 to be freely moved within its movable range by expanding and contracting the joints. Alternatively, a distance sensor 190382 is provided in the evaporation source holder 190380, and the evaporation source 19038 is provided.
The distance between 1a to 190381c and the substrate 190389 may be monitored to control the optimum distance during vapor deposition. In that case, the articulated arm may be displaced in the vertical direction (Z direction) to the articulated arm.

基板ステージ190386と基板チャック190387は一対となって基板190389
を固定する。基板ステージ190386はヒータを内蔵させて基板190389を加熱で
きるように構成しても良い。基板190389は、基板チャック190387の禁緩によ
り、基板ステージ190386に固定されまた搬出入される。蒸着に際しては、必要に応
じて蒸着するパターンに対応して開口部を備えたシャドーマスク190390を用いるこ
ともできる。その場合、シャドーマスク190390は、基板190389と蒸発源19
0381a〜190381cの間に配置されるようにする。シャドーマスク190390
はマスクチャック190388により、基板190389と密着若しくは一定の間隔を持
って固定される。シャドーマスク190390のアライメントが必要な場合には、処理室
内にカメラを配置し、マスクチャック190388にX−Y−θ方向に微動する位置決め
手段を備えることで、その位置合わせを行う。
The board stage 190386 and the board chuck 190387 are paired with the board 190389.
To fix. The substrate stage 190386 may have a built-in heater so that the substrate 190389 can be heated. The substrate 190389 is fixed to the substrate stage 190386 and carried in and out by locking the substrate chuck 190387. At the time of vapor deposition, a shadow mask 190390 having an opening corresponding to the pattern to be vapor-deposited can also be used, if necessary. In that case, the shadow mask 190390 is the substrate 190389 and the evaporation source 19
It is arranged between 0381a and 190381c. Shadow mask 190390
Is fixed to the substrate 190389 by the mask chuck 190388 or at regular intervals. When the shadow mask 190390 needs to be aligned, a camera is placed in the processing chamber, and the mask chuck 190388 is provided with a positioning means for fine movement in the XY−θ direction to perform the alignment.

蒸発源190381には、蒸着材料を蒸発源に連続して供給する蒸着材料供給手段が付加
されている。蒸着材料供給手段は、蒸発源190381と離れた位置に配置される材料供
給源190385a、190385b、190385cと、その両者の間を繋ぐ材料供給
管190384を有している。典型的には、材料供給源190385a、190385b
、190385cは蒸発源190381に対応して設けられている。図107の場合は、
材料供給源190385aと蒸発源190381aが対応している。材料供給源1903
85bと蒸発源190381b、材料供給源190385cと蒸発源190381cにつ
いても同様である。
The evaporation source 190381 is provided with a vapor deposition material supply means for continuously supplying the vapor deposition material to the evaporation source. The vaporized material supply means includes material supply sources 190385a, 190385b, 190385c arranged at positions distant from the evaporation source 190381, and a material supply pipe 190384 connecting the two. Typically, material sources 190385a, 190385b
, 190385c are provided corresponding to the evaporation source 190381. In the case of FIG. 107,
The material supply source 190385a and the evaporation source 190381a correspond to each other. Material source 1903
The same applies to 85b and the evaporation source 190381b, and the material supply source 190385c and the evaporation source 190381c.

蒸着材料の供給方式には、気流搬送方式、エアロゾル方式などが適用できる。気流搬送方
式は、蒸着材料の微粉末を気流に乗せて搬送するもので、不活性ガスなどを用いて蒸発源
190381に搬送する。エアロゾル方式は、蒸着材料を溶剤中に溶解又は分散させた原
料液を搬送し、噴霧器によりエアロゾル化し、エアロゾル中の溶媒を気化させながら行う
蒸着である。いずれの場合にも、蒸発源190381には加熱手段が設けられ、搬送され
た蒸着材料を蒸発させて基板190389に成膜する。図107の場合、材料供給管19
0384は柔軟に曲げることができ、減圧状態下においても変形しない程度の剛性を持っ
た細管で構成されている。
An air flow transfer method, an aerosol method, or the like can be applied to the supply method of the thin-film deposition material. In the air flow transfer method, fine powder of the vapor-deposited material is carried on the air flow, and is conveyed to the evaporation source 190381 using an inert gas or the like. The aerosol method is a vapor deposition in which a raw material liquid in which a vapor-deposited material is dissolved or dispersed in a solvent is conveyed, and the aerosol is vaporized by a sprayer to vaporize the solvent in the aerosol. In either case, the evaporation source 190381 is provided with a heating means, and the conveyed vaporized material is evaporated to form a film on the substrate 190389. In the case of FIG. 107, the material supply pipe 19
The 0384 is made of a thin tube that can be flexibly bent and has a rigidity that does not deform even under a reduced pressure state.

気流搬送方式又はエアロゾル方式を適用する場合には、成膜処理室内を大気圧若しくはそ
れ以下であって、好ましくは133Pa〜13300Paの減圧下で成膜を行えば良い。
成膜処理室内にはヘリウム、アルゴン、ネオン、クリプトン、キセノン、若しくは窒素な
どの不活性気体を充填し、又は当該気体を供給しながら(同時に排気しながら)、圧力の
調節を行うことができる。なお、酸化膜を形成する成膜処理室では、酸素、亜酸化窒素な
どの気体を導入して酸化雰囲気としておいても良い。あるいは、有機材料を蒸着する成膜
処理室内には水素などの気体を導入して還元雰囲気にしておいても良い。
When the air flow transfer method or the aerosol method is applied, the film formation may be performed in the film formation processing chamber at atmospheric pressure or lower, preferably under a reduced pressure of 133 Pa to 13300 Pa.
The film forming chamber can be filled with an inert gas such as helium, argon, neon, krypton, xenon, or nitrogen, or the pressure can be adjusted while supplying the gas (while simultaneously exhausting). In the film forming treatment room where the oxide film is formed, a gas such as oxygen or nitrous oxide may be introduced to create an oxidizing atmosphere. Alternatively, a gas such as hydrogen may be introduced into the film forming treatment chamber where the organic material is vapor-deposited to create a reducing atmosphere.

その他の蒸着材料の供給方法として、材料供給管190384の中にスクリューを設け蒸
着材料を蒸発源に向けて連続的に押し出す構成としても良い。
As another method of supplying the vaporized material, a screw may be provided in the material supply pipe 190384 to continuously extrude the vaporized material toward the evaporation source.

この蒸着装置によれば、大画面の表示パネルであっても、均一性良く、連続して成膜する
ことができる。蒸発源に蒸着材料が無くなる度に、その都度蒸着材料を補給する必要がな
いので、スループットを向上することができる。
According to this thin-film deposition apparatus, even a large-screen display panel can be continuously formed with good uniformity. Since it is not necessary to replenish the vapor-deposited material each time the vapor-deposited material is exhausted from the evaporation source, the throughput can be improved.

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容(
一部でもよい)は、別の図で述べた内容(一部でもよい)に対して、適用、組み合わせ、
又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各
々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させるこ
とが出来る。
In addition, although it has been described using various figures in this embodiment, the contents described in each figure (
(May be part) applies, combines, and applies to the content (may be part) described in another figure.
Alternatively, it can be replaced freely. Further, in the figures described so far, more figures can be formed by combining different parts with respect to each part.

同様に、本実施の形態の各々の図で述べた内容(一部でもよい)は、別の実施の形態の図
で述べた内容(一部でもよい)対して、適用、組み合わせ、又は置き換えなどを自由に行
うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の
形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
Similarly, the content (which may be a part) described in each figure of the present embodiment may be applied, combined, or replaced with respect to the content (which may be a part) described in the figure of another embodiment. Can be done freely. Further, in the figure of the present embodiment, more figures can be constructed by combining the parts of another embodiment with respect to each part.

なお、本実施の形態は、他の実施の形態で述べた内容(一部でもよい)を、具現化した場
合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、
詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示
している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合
わせ、又は置き換えを自由に行うことができる。
In addition, in this embodiment, the contents (may be a part) described in other embodiments are improved as an example when they are embodied, an example when they are slightly deformed, and an example when a part is changed. An example of the case,
An example of the case described in detail, an example of the case of application, an example of related parts, and the like are shown. Therefore, the contents described in the other embodiments can be freely applied, combined, or replaced with the present embodiments.

(実施の形態15)
本実施の形態においては、EL素子の構造について説明する。特に、無機EL素子の構造
について説明する。
(Embodiment 15)
In this embodiment, the structure of the EL element will be described. In particular, the structure of the inorganic EL element will be described.

無機EL素子は、その素子構成により、分散型無機EL素子と薄膜型無機EL素子とに分
類される。前者は、発光材料の粒子をバインダ中に分散させた電界発光層を有し、後者は
、発光材料の薄膜からなる電界発光層を有している点に違いはあるが、高電界で加速され
た電子を必要とする点では共通である。なお、得られる発光のメカニズムとしては、ドナ
ー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光と、金属イオン
の内殻電子遷移を利用する局在型発光とがある。一般的に、分散型無機ELではドナー−
アクセプター再結合型発光、薄膜型無機EL素子では局在型発光である場合が多い。
The inorganic EL element is classified into a dispersed inorganic EL element and a thin film type inorganic EL element according to the element configuration. The former has an electroluminescent layer in which particles of the luminescent material are dispersed in a binder, and the latter has an electroluminescent layer made of a thin film of the luminescent material, but is accelerated by a high electric field. It is common in that it requires electroluminescence. The obtained luminescence mechanism includes a donor-acceptor recombination type luminescence that utilizes the donor level and the acceptor level, and a localized luminescence that utilizes the inner-shell electron transition of the metal ion. Generally, in distributed inorganic EL, donor-
In many cases, acceptor recombination type light emission and thin film type inorganic EL element are localized type light emission.

発光材料は、母体材料と発光中心となる不純物元素とで構成される。含有させる不純物元
素を変化させることで、様々な色の発光を得ることができる。発光材料の作製方法として
は、固相法又は液相法(共沈法)などの様々な方法を用いることができる。あるいは、噴
霧熱分解法、複分解法、プレカーサーの熱分解反応による方法、逆ミセル法又はこれらの
方法と高温焼成を組み合わせた方法、凍結乾燥法などの液相法なども用いることができる
The luminescent material is composed of a base material and an impurity element that serves as a luminescent center. By changing the impurity elements contained, it is possible to obtain light emission of various colors. As a method for producing the luminescent material, various methods such as a solid phase method or a liquid phase method (coprecipitation method) can be used. Alternatively, a spray pyrolysis method, a metathesis method, a method by a thermal decomposition reaction of a precursor, a reverse micelle method or a method combining these methods and high-temperature firing, a liquid phase method such as a freeze-drying method, and the like can also be used.

固相法は、母体材料と、不純物元素又は不純物元素を含む化合物を秤量し、乳鉢で混合、
電気炉で加熱、焼成を行い反応させ、母体材料に不純物元素を含有させる方法である。焼
成温度は、700〜1500℃が好ましい。温度が低すぎる場合は固相反応が進まず、温
度が高すぎる場合は母体材料が分解してしまうからである。なお、粉末状態で焼成を行っ
てもよいが、ペレット状態で焼成を行うことが好ましい。比較的高温での焼成を必要とす
るが、簡単な方法であるため、生産性がよく大量生産に適している。
In the solid-phase method, the base material and the impurity element or the compound containing the impurity element are weighed and mixed in a mortar.
This is a method in which the base material contains an impurity element by heating and firing in an electric furnace to cause a reaction. The firing temperature is preferably 700 to 1500 ° C. This is because if the temperature is too low, the solid-phase reaction does not proceed, and if the temperature is too high, the base material is decomposed. Although firing may be performed in the powder state, firing is preferably performed in the pellet state. Although it requires firing at a relatively high temperature, it is a simple method, so it is highly productive and suitable for mass production.

液相法(共沈法)は、母体材料又は母体材料を含む化合物と、不純物元素又は不純物元素
を含む化合物を溶液中で反応させ、乾燥させた後、焼成を行う方法である。発光材料の粒
子が均一に分布し、粒径が小さく低い焼成温度でも反応が進むことができる。
The liquid phase method (co-precipitation method) is a method in which a base material or a compound containing a base material is reacted with an impurity element or a compound containing an impurity element in a solution, dried, and then fired. The particles of the luminescent material are uniformly distributed, the particle size is small, and the reaction can proceed even at a low firing temperature.

発光材料に用いる母体材料としては、硫化物、酸化物、窒化物を用いることができる。硫
化物としては、例えば、硫化亜鉛(ZnS)、硫化カドミウム(CdS)、硫化カルシウ
ム(CaS)、硫化イットリウム(Y)、硫化ガリウム(Ga)、硫化スト
ロンチウム(SrS)、硫化バリウム(BaS)等を用いることができる。酸化物として
は、例えば、酸化亜鉛(ZnO)、酸化イットリウム(Y)等を用いることができ
る。窒化物としては、例えば、窒化アルミニウム(AlN)、窒化ガリウム(GaN)、
窒化インジウム(InN)等を用いることができる。さらに、セレン化亜鉛(ZnSe)
、テルル化亜鉛(ZnTe)等も用いることができ、硫化カルシウム−ガリウム(CaG
)、硫化ストロンチウム−ガリウム(SrGa)、硫化バリウム−ガリウ
ム(BaGa)、等の3元系の混晶であってもよい。
Sulfide, oxide, and nitride can be used as the base material used for the light emitting material. Examples of sulfides include zinc sulfide (ZnS), cadmium sulfide (CdS), calcium sulfide (CaS), yttrium sulfide (Y 2 S 3 ), gallium sulfide (Ga 2 S 3 ), strontium sulfide (SrS), and sulfide. Sulfide (BaS) or the like can be used. As oxide, zinc oxide (ZnO), yttrium oxide (Y 2 O 3) or the like can be used. Examples of the nitride include aluminum nitride (AlN), gallium nitride (GaN), and the like.
Indium nitride (InN) or the like can be used. In addition, zinc selenide (ZnSe)
, Zinc telluride (ZnTe) and the like can also be used, and calcium sulfide-gallium (CaG).
a 2 S 4), strontium sulfide - gallium (SrGa 2 S 4), barium sulfide - gallium (BaGa 2 S 4), or may be a ternary mixed crystal and the like.

局在型発光の発光中心として、マンガン(Mn)、銅(Cu)、サマリウム(Sm)、テ
ルビウム(Tb)、エルビウム(Er)、ツリウム(Tm)、ユーロピウム(Eu)、セ
リウム(Ce)、プラセオジウム(Pr)などを用いることができる。なお、電荷補償と
して、フッ素(F)、塩素(Cl)などのハロゲン元素が添加されていてもよい。
Manganese (Mn), copper (Cu), samarium (Sm), terbium (Tb), erbium (Er), thulium (Tm), europium (Eu), cerium (Ce), praseodymium are the emission centers of localized luminescence. (Pr) and the like can be used. Halogen elements such as fluorine (F) and chlorine (Cl) may be added as charge compensation.

一方、ドナー−アクセプター再結合型発光の発光中心として、ドナー準位を形成する第1
の不純物元素及びアクセプター準位を形成する第2の不純物元素を含む発光材料を用いる
ことができる。第1の不純物元素は、例えば、フッ素(F)、塩素(Cl)、アルミニウ
ム(Al)等を用いることができる。第2の不純物元素としては、例えば、銅(Cu)、
銀(Ag)等を用いることができる。
On the other hand, the first that forms a donor level as the emission center of donor-acceptor recombined luminescence.
A luminescent material containing an impurity element of the above and a second impurity element forming an acceptor level can be used. As the first impurity element, for example, fluorine (F), chlorine (Cl), aluminum (Al) and the like can be used. As the second impurity element, for example, copper (Cu),
Silver (Ag) or the like can be used.

ドナー−アクセプター再結合型発光の発光材料を固相法を用いて合成する場合、母体材料
と、第1の不純物元素又は第1の不純物元素を含む化合物と、第2の不純物元素又は第2
の不純物元素を含む化合物をそれぞれ秤量し、乳鉢で混合した後、電気炉で加熱、焼成を
行う。母体材料としては、上述した母体材料を用いることができ、第1の不純物元素又は
第1の不純物元素を含む化合物としては、例えば、フッ素(F)、塩素(Cl)、硫化ア
ルミニウム(Al)等を用いることができ、第2の不純物元素又は第2の不純物元
素を含む化合物としては、例えば、銅(Cu)、銀(Ag)、硫化銅(CuS)、硫化
銀(AgS)等を用いることができる。焼成温度は、700〜1500℃が好ましい。
温度が低すぎる場合は固相反応が進まず、温度が高すぎる場合は母体材料が分解してしま
うからである。なお、粉末状態で焼成を行ってもよいが、ペレット状態で焼成を行うこと
が好ましい。
When a donor-acceptor recombination type luminescent material is synthesized by the solid phase method, the parent material, a compound containing a first impurity element or a first impurity element, and a second impurity element or a second are used.
The compounds containing the impurity elements of the above are weighed, mixed in a mortar, and then heated and baked in an electric furnace. As the base material, the above-mentioned base material can be used, and examples of the first impurity element or the compound containing the first impurity element include fluorine (F), chlorine (Cl), and aluminum sulfide (Al 2 S). 3 ) and the like can be used, and examples of the compound containing the second impurity element or the second impurity element include copper (Cu), silver (Ag), copper sulfide (Cu 2 S), and silver sulfide (Ag). 2 S) and the like can be used. The firing temperature is preferably 700 to 1500 ° C.
This is because if the temperature is too low, the solid-phase reaction does not proceed, and if the temperature is too high, the base material is decomposed. Although firing may be performed in the powder state, firing is preferably performed in the pellet state.

固相反応を利用する場合の不純物元素として、第1の不純物元素と第2の不純物元素で構
成される化合物を組み合わせて用いてもよい。この場合、不純物元素が拡散されやすく、
固相反応が進みやすくなるため、均一な発光材料を得ることができる。さらに、余分な不
純物元素が入らないため、純度の高い発光材料が得ることができる。第1の不純物元素と
第2の不純物元素で構成される化合物としては、例えば、塩化銅(CuCl)、塩化銀(
AgCl)等を用いることができる。
As the impurity element when the solid phase reaction is used, a compound composed of the first impurity element and the second impurity element may be used in combination. In this case, impurity elements are easily diffused,
Since the solid-phase reaction easily proceeds, a uniform luminescent material can be obtained. Further, since no extra impurity element is contained, a highly pure luminescent material can be obtained. Examples of the compound composed of the first impurity element and the second impurity element include copper chloride (CuCl) and silver chloride (CuCl).
AgCl) and the like can be used.

なお、これらの不純物元素の濃度は、母体材料に対して0.01〜10atom%であれ
ばよく、好ましくは0.05〜5atom%の範囲である。
The concentration of these impurity elements may be 0.01 to 10 atom% with respect to the base material, preferably in the range of 0.05 to 5 atom%.

薄膜型無機ELの場合、電界発光層は、上記発光材料を含む層であり、抵抗加熱蒸着法、
電子ビーム蒸着(EB蒸着)法等の真空蒸着法、スパッタリング法等の物理気相成長法(
PVD)、有機金属CVD法、ハイドライド輸送減圧CVD法等の化学気相成長法(CV
D)、原子エピタキシ法(ALE)等を用いて形成することができる。
In the case of the thin film type inorganic EL, the electroluminescent layer is a layer containing the above-mentioned light emitting material, and is subjected to a resistance heating vapor deposition method.
Vacuum vapor deposition method such as electron beam vapor deposition (EB vapor deposition), physical vapor deposition method such as sputtering method (
Chemical vapor deposition (CV) such as PVD), organometallic CVD method, hydride transport reduced pressure CVD method, etc.
D), it can be formed by using the atomic epitaxy method (ALE) or the like.

図108(A)乃至(C)に発光素子として用いることのできる薄膜型無機EL素子の一
例を示す。図108(A)乃至(C)において、発光素子は、第1の電極層120100
、電界発光層120102、第2の電極層120103を含む。
FIGS. 108 (A) to 108 (C) show an example of a thin film type inorganic EL element that can be used as a light emitting element. In FIGS. 108 (A) to 108 (C), the light emitting element is the first electrode layer 120100.
Includes an electroluminescent layer 120102 and a second electrode layer 120103.

図108(B)及び図108(C)に示す発光素子は、図108(A)の発光素子におい
て、電極層と電界発光層間に絶縁膜を設ける構造である。図108(B)に示す発光素子
は、第1の電極層120100と電界発光層120102との間に絶縁膜120104を
有し、図108(C)に示す発光素子は、第1の電極層120100と電界発光層120
102との間に絶縁膜120105、第2の電極層120103と電界発光層12010
2との間に絶縁膜120106とを有している。このように絶縁膜は電界発光層を挟持す
る一対の電極層のうち一方の間にのみ設けてもよいし、両方の間に設けてもよい。絶縁膜
は単層でもよいし複数層を有する積層でもよい。
The light emitting element shown in FIGS. 108 (B) and 108 (C) has a structure in which an insulating film is provided between the electrode layer and the electroluminescent layer in the light emitting element of FIG. 108 (A). The light emitting element shown in FIG. 108 (B) has an insulating film 120104 between the first electrode layer 120100 and the electroluminescent layer 120102, and the light emitting element shown in FIG. 108 (C) is the first electrode layer 120100. And electroluminescent layer 120
Insulating film 120105, second electrode layer 120103 and electroluminescent layer 12010 between 102
It has an insulating film 120106 between the two. As described above, the insulating film may be provided only between one of the pair of electrode layers sandwiching the electroluminescent layer, or may be provided between both. The insulating film may be a single layer or a laminated structure having a plurality of layers.

なお、図108(B)では第1の電極層120100に接するように絶縁膜120104
が設けられているが、絶縁膜と電界発光層の順番を逆にして、第2の電極層120103
に接するように絶縁膜120104を設けてもよい。
In addition, in FIG. 108 (B), the insulating film 120104 is in contact with the first electrode layer 120100.
However, the order of the insulating film and the electroluminescent layer is reversed, and the second electrode layer 120103 is provided.
The insulating film 120104 may be provided so as to be in contact with the insulating film 120104.

分散型無機ELの場合、粒子状の発光材料をバインダ中に分散させ膜状の電界発光層を形
成する。粒子状に加工する。発光材料の作製方法によって、十分に所望の大きさの粒子が
得られない場合は、乳鉢等で粉砕などによって粒子状に加工すればよい。バインダとは、
粒状の発光材料を分散した状態で固定し、電界発光層としての形状に保持するための物質
である。発光材料は、バインダによって電界発光層中に均一に分散し固定される。
In the case of the dispersed inorganic EL, the particle-like luminescent material is dispersed in the binder to form a film-like electroluminescent layer. Process into particles. If particles of a sufficiently desired size cannot be obtained by the method for producing a luminescent material, the particles may be processed into particles by pulverization or the like in a mortar or pestle. What is a binder?
It is a substance for fixing a granular light emitting material in a dispersed state and holding it in a shape as an electroluminescent layer. The luminescent material is uniformly dispersed and fixed in the electroluminescent layer by a binder.

分散型無機ELの場合、電界発光層の形成方法は、選択的に電界発光層を形成できる液滴
吐出法、印刷法(スクリーン印刷やオフセット印刷など)、又はスピンコート法などの塗
布法、ディッピング法、ディスペンサ法などを用いることもできる。膜厚は特に限定され
ることはないが、好ましくは、10〜1000nmの範囲である。発光材料及びバインダ
を含む電界発光層において、発光材料の割合は50wt%以上80wt%以下とするよい
In the case of dispersed inorganic EL, the electroluminescent layer is formed by a droplet ejection method capable of selectively forming an electroluminescent layer, a printing method (screen printing, offset printing, etc.), a coating method such as a spin coating method, or dipping. A method, a dispenser method, or the like can also be used. The film thickness is not particularly limited, but is preferably in the range of 10 to 1000 nm. In the electroluminescent layer containing the light emitting material and the binder, the ratio of the light emitting material may be 50 wt% or more and 80 wt% or less.

図109(A)乃至(C)に発光素子として用いることのできる分散型無機EL素子の一
例を示す。図109(A)における発光素子は、第1の電極層120200、電界発光層
120202、第2の電極層120203の積層構造を有し、電界発光層120202中
にバインダによって保持された発光材料120201を含む。
FIGS. 109 (A) to 109 (C) show an example of a dispersed inorganic EL element that can be used as a light emitting element. The light emitting element in FIG. 109 (A) has a laminated structure of a first electrode layer 120200, an electroluminescent layer 120202, and a second electrode layer 120203, and a light emitting material 120201 held by a binder in the electroluminescent layer 120202. Including.

バインダは、絶縁材料を用いることができる。絶縁材料としては、有機材料及び無機材料
を用いることができる。あるいは、有機材料及び無機材料の混合材料を用いてもよい。有
機絶縁材料としては、シアノエチルセルロース系樹脂のように、比較的誘電率の高いポリ
マー、ポリエチレン、ポリプロピレン、ポリスチレン系樹脂、シリコーン樹脂、エポキシ
樹脂、又はフッ化ビニリデンなどの樹脂を用いることができる。あるいは、芳香族ポリア
ミド、又はポリベンゾイミダゾール(polybenzimidazole)などの耐熱
性高分子、又はシロキサン樹脂を用いてもよい。なお、シロキサン樹脂とは、Si−O−
Si結合を含む樹脂に相当する。シロキサンは、シリコン(Si)と酸素(O)との結合
で骨格構造が構成される。置換基として、少なくとも水素を含む有機基(例えばアルキル
基、芳香族炭化水素)が用いられる。置換基として、フルオロ基を用いてもよい。又は置
換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。あるいは、
ポリビニルアルコール、ポリビニルブチラールなどのビニル樹脂、フェノール樹脂、ノボ
ラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂、オキサゾール樹脂(ポリベン
ゾオキサゾール)等の樹脂材料を用いてもよい。これらの樹脂に、チタン酸バリウム(B
aTiO)、又はチタン酸ストロンチウム(SrTiO)などの高誘電率の微粒子を
適度に混合して誘電率を調整することもできる。
Insulating material can be used for the binder. As the insulating material, an organic material and an inorganic material can be used. Alternatively, a mixed material of an organic material and an inorganic material may be used. As the organic insulating material, a polymer having a relatively high dielectric constant such as a cyanoethyl cellulose-based resin, a resin such as polyethylene, polypropylene, a polystyrene-based resin, a silicone resin, an epoxy resin, or vinylidene fluoride can be used. Alternatively, an aromatic polyamide, a heat-resistant polymer such as polybenzimidazole, or a siloxane resin may be used. The siloxane resin is Si—O—
It corresponds to a resin containing a Si bond. The skeleton structure of siloxane is composed of the bonds of silicon (Si) and oxygen (O). As the substituent, an organic group containing at least hydrogen (for example, an alkyl group or an aromatic hydrocarbon) is used. A fluoro group may be used as the substituent. Alternatively, an organic group containing at least hydrogen and a fluoro group may be used as the substituent. Or
A resin material such as a vinyl resin such as polyvinyl alcohol or polyvinyl butyral, a phenol resin, a novolak resin, an acrylic resin, a melamine resin, a urethane resin, or an oxazole resin (polybenzoxazole) may be used. Barium titanate (B) is added to these resins.
It is also possible to adjust the dielectric constant by appropriately mixing fine particles having a high dielectric constant such as aTiO 3 ) or strontium titanate (SrTiO 3).

バインダに含まれる無機絶縁材料としては、酸化珪素(SiOx)、窒化珪素(SiNx
)、酸素及び窒素を含む珪素、窒化アルミニウム(AlN)、酸素及び窒素を含むアルミ
ニウム、酸素及び窒素を含む酸化アルミニウム(Al)、酸化チタン(TiO
、BaTiO、SrTiO、チタン酸鉛(PbTiO)、ニオブ酸カリウム(KN
bO)、ニオブ酸鉛(PbNbO)、酸化タンタル(Ta)、タンタル酸バリ
ウム(BaTa)、タンタル酸リチウム(LiTaO)、酸化イットリウム(Y
)、酸化ジルコニウム(ZrO)、ZnSその他の無機絶縁性材料を含む物質か
ら選ばれた材料で形成することができる。有機材料に、誘電率の高い無機材料を含ませる
(添加等によって)ことによって、発光材料及びバインダよりなる電界発光層の誘電率を
より制御することができ、より誘電率を大きくすることができる。
Examples of the inorganic insulating material contained in the binder include silicon oxide (SiOx) and silicon nitride (SiNx).
), Silicon containing oxygen and nitrogen, aluminum nitride (AlN), aluminum containing oxygen and nitrogen, aluminum oxide containing oxygen and nitrogen (Al 2 O 3 ), titanium oxide (TiO 2 )
, BaTIO 3 , SrTIO 3 , Lead Titanate (PbTIO 3 ), Potassium niobate (KN)
bO 3 ), lead niobate (PbNbO 3 ), tantalum oxide (Ta 2 O 5 ), barium tantalate (BaTa 2 O 6 ), lithium tantalate (LiTaO 3 ), yttrium oxide (Y)
2 O 3), zirconium oxide (ZrO 2), it may be formed of a material selected from materials including ZnS other inorganic insulating material. By including an inorganic material having a high dielectric constant in the organic material (by addition or the like), the dielectric constant of the electroluminescent layer composed of the light emitting material and the binder can be further controlled, and the dielectric constant can be further increased. ..

作製工程において、発光材料はバインダを含む溶液中に分散される。バインダを含む溶液
の溶媒としては、バインダ材料が溶解し、電界発光層を形成する方法(各種ウエットプロ
セス)及び所望の膜厚に適した粘度の溶液を作製できるような溶媒を適宜選択すればよい
。たとえば、溶媒として有機溶媒等を用いることができる。バインダとしてシロキサン樹
脂を用いる場合は、プロピレングリコールモノメチルエーテル、プロピレングリコールモ
ノメチルエーテルアセテート(PGMEAともいう)、3−メトシキ−3メチル−1−ブ
タノール(MMBともいう)などを溶媒として用いることができる。
In the fabrication process, the luminescent material is dispersed in a solution containing a binder. As the solvent of the solution containing the binder, a method of dissolving the binder material to form an electroluminescent layer (various wet processes) and a solvent capable of preparing a solution having a viscosity suitable for a desired film thickness may be appropriately selected. .. For example, an organic solvent or the like can be used as the solvent. When a siloxane resin is used as the binder, propylene glycol monomethyl ether, propylene glycol monomethyl ether acetate (also referred to as PGMEA), 3-methoshiki-3 methyl-1-butanol (also referred to as MMB) and the like can be used as the solvent.

図109(B)及び図109(C)に示す発光素子は、図109(A)の発光素子におい
て、電極層と電界発光層間に絶縁膜を設ける構造である。図109(B)に示す発光素子
は、第1の電極層120200と電界発光層120202との間に絶縁膜120204を
有し、図109(C)に示す発光素子は、第1の電極層120200と電界発光層120
202との間に絶縁膜120205、第2の電極層120203と電界発光層12020
2との間に絶縁膜120206とを有している。このように絶縁膜は電界発光層を挟持す
る一対の電極層のうち一方の間にのみ設けてもよいし、両方の間に設けてもよい。絶縁膜
は、単層でもよいし複数層を有する積層でもよい。
The light emitting element shown in FIGS. 109 (B) and 109 (C) has a structure in which an insulating film is provided between the electrode layer and the electroluminescent layer in the light emitting element of FIG. 109 (A). The light emitting element shown in FIG. 109 (B) has an insulating film 120204 between the first electrode layer 120200 and the electroluminescent layer 120202, and the light emitting element shown in FIG. 109 (C) is the first electrode layer 120200. And electroluminescent layer 120
Insulating film 120205, second electrode layer 120203 and electroluminescent layer 12020 between 202
It has an insulating film 120206 between the two. As described above, the insulating film may be provided only between one of the pair of electrode layers sandwiching the electroluminescent layer, or may be provided between both. The insulating film may be a single layer or a laminate having a plurality of layers.

図109(B)では第1の電極層120200に接するように絶縁膜120204が設け
られているが、絶縁膜と電界発光層の順番を逆にして、第2の電極層120203に接す
るように絶縁膜120204を設けてもよい。
In FIG. 109 (B), the insulating film 120204 is provided so as to be in contact with the first electrode layer 120200. However, the order of the insulating film and the electroluminescent layer is reversed, and the insulating film is insulated so as to be in contact with the second electrode layer 120203. The film 120204 may be provided.

図108における絶縁膜120104、図109における絶縁膜120204のような絶
縁膜に用いることのできる材料は、絶縁耐性が高く、緻密な膜質であることが好ましい。
さらには、誘電率が高いことが好ましい。例えば、酸化シリコン(SiO)、酸化イッ
トリウム(Y)、酸化チタン(TiO)、酸化アルミニウム(Al)、酸
化ハフニウム(HfO)、酸化タンタル(Ta)、チタン酸バリウム(BaTi
)、チタン酸ストロンチウム(SrTiO)、チタン酸鉛(PbTiO)、窒化
シリコン(Si)又は酸化ジルコニウム(ZrO)等、若しくはこれらの混合膜
又は2種以上の積層膜を用いることができる。これらの絶縁膜は、スパッタリング、蒸着
、CVD等により成膜することができる。絶縁膜はこれら絶縁材料の粒子をバインダ中に
分散して成膜してもよい。バインダ材料は、電界発光層に含まれるバインダと同様な材料
、方法を用いて形成すればよい。膜厚は特に限定されることはないが、好ましくは10〜
1000nmの範囲である。
The material that can be used for the insulating film, such as the insulating film 120104 in FIG. 108 and the insulating film 120204 in FIG. 109, preferably has a high dielectric strength and a dense film quality.
Furthermore, it is preferable that the dielectric constant is high. For example, silicon oxide (SiO 2 ), yttrium oxide (Y 2 O 3 ), titanium oxide (TiO 2 ), aluminum oxide (Al 2 O 3 ), hafnium oxide (HfO 2 ), tantalum oxide (Ta 2 O 5 ), Barium titanate (BaTi)
O 3), strontium titanate (SrTiO 3), lead titanate (PbTiO 3), silicon nitride (Si 3 N 4) or zirconium oxide (ZrO 2) or the like, or mixtures of these films, or two or more laminated films Can be used. These insulating films can be formed by sputtering, vapor deposition, CVD, or the like. The insulating film may be formed by dispersing particles of these insulating materials in a binder. The binder material may be formed by using the same material and method as the binder contained in the electroluminescent layer. The film thickness is not particularly limited, but is preferably 10 to 10.
It is in the range of 1000 nm.

なお、発光素子は、電界発光層を挟持する一対の電極層間に電圧を印加することで発光が
得られるが、直流駆動又は交流駆動のいずれにおいても動作することができる。
The light emitting element can emit light by applying a voltage between a pair of electrodes sandwiching the electroluminescent layer, but can operate in either DC drive or AC drive.

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容(
一部でもよい)は、別の図で述べた内容(一部でもよい)に対して、適用、組み合わせ、
又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各
々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させるこ
とが出来る。
In addition, although it has been described using various figures in this embodiment, the contents described in each figure (
(May be part) applies, combines, and applies to the content (may be part) described in another figure.
Alternatively, it can be replaced freely. Further, in the figures described so far, more figures can be formed by combining different parts with respect to each part.

同様に、本実施の形態の各々の図で述べた内容(一部でもよい)は、別の実施の形態の図
で述べた内容(一部でもよい)対して、適用、組み合わせ、又は置き換えなどを自由に行
うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の
形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
Similarly, the content (which may be a part) described in each figure of the present embodiment may be applied, combined, or replaced with respect to the content (which may be a part) described in the figure of another embodiment. Can be done freely. Further, in the figure of the present embodiment, more figures can be constructed by combining the parts of another embodiment with respect to each part.

なお、本実施の形態は、他の実施の形態で述べた内容(一部でもよい)を、具現化した場
合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、
詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示
している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合
わせ、又は置き換えを自由に行うことができる。
In addition, in this embodiment, the contents (may be a part) described in other embodiments are improved as an example when they are embodied, an example when they are slightly deformed, and an example when a part is changed. An example of the case,
An example of the case described in detail, an example of the case of application, an example of related parts, and the like are shown. Therefore, the contents described in the other embodiments can be freely applied, combined, or replaced with the present embodiments.

(実施の形態16)
本実施の形態においては、表示装置の一例、特に光学的な取り扱いを行なう場合について
説明する。
(Embodiment 16)
In this embodiment, an example of a display device, particularly a case where optical handling is performed, will be described.

図110(A)及び(B)に示す背面投影型表示装置130100は、プロジェクタユニ
ット130111、ミラー130112、スクリーンパネル130101を備えている。
その他に、スピーカ130102、操作スイッチ類130104を備えていてもよい。こ
のプロジェクタユニット130111は、背面投影型表示装置130100の筐体130
110の下部に配設され、映像信号に基づいて映像を映し出す投射光をミラー13011
2に向けて投射する。背面投影型表示装置130100はスクリーンパネル130101
の背面から投影される映像を表示する構成となっている。
The rear projection display device 130100 shown in FIGS. 110A and 110B includes a projector unit 130111, a mirror 130112, and a screen panel 130101.
In addition, a speaker 130102 and operation switches 130104 may be provided. The projector unit 130111 is a housing 130 of a rear projection display device 130100.
Mirror 13011 is arranged at the bottom of 110 and projects light that projects an image based on an image signal.
Project towards 2. The rear projection type display device 130100 is a screen panel 130101.
It is configured to display the image projected from the back of.

一方、図111は、前面投影型表示装置130200を示している。前面投影型表示装置
130200は、プロジェクタユニット130111と投射光学系130201を備えて
いる。この投射光学系130201は前面に配設するスクリーン等に映像を投影する構成
となっている。
On the other hand, FIG. 111 shows the front projection type display device 130200. The front projection type display device 130200 includes a projector unit 130111 and a projection optical system 130201. The projection optical system 130201 is configured to project an image on a screen or the like arranged on the front surface.

図110に示す背面投影型表示装置130100、図111に示す前面投影型表示装置1
30200に適用されるプロジェクタユニット130111の構成を以下に説明する。
The rear projection type display device 130100 shown in FIG. 110 and the front projection type display device 1 shown in FIG. 111.
The configuration of the projector unit 130111 applied to the 30200 will be described below.

図112は、プロジェクタユニット130111の一構成例を示している。このプロジェ
クタユニット130111は、光源ユニット130301及び変調ユニット130304
を備えている。光源ユニット130301は、レンズ類を含んで構成される光源光学系1
30303と、光源ランプ130302を備えている。光源ランプ130302は迷光が
拡散しないように筐体内に収納されている。光源ランプ130302としては、大光量の
光を放射可能な、例えば、高圧水銀ランプ又はキセノンランプなどが用いられる。光源光
学系130303は、光学レンズ、偏光機能を有するフィルム、位相差を調節するための
フィルム、IRフィルム等を適宜設けて構成される。そして、光源ユニット130301
は、放射光が変調ユニット130304に入射するように配設されている。変調ユニット
130304は、複数の表示パネル130308、カラーフィルター、ダイクロイックミ
ラー130305、全反射ミラー130306、プリズム130309、投射光学系13
0310を備えている。光源ユニット130301から放射された光は、ダイクロイック
ミラー130305で複数の光路に分離される。
FIG. 112 shows a configuration example of the projector unit 130111. The projector unit 130111 includes a light source unit 130301 and a modulation unit 130304.
It has. The light source unit 130301 includes a light source optical system 1 including lenses and the like.
It includes 30303 and a light source lamp 130302. The light source lamp 130302 is housed in a housing so that stray light does not diffuse. As the light source lamp 130302, for example, a high-pressure mercury lamp or a xenon lamp capable of emitting a large amount of light is used. The light source optical system 130303 is configured by appropriately providing an optical lens, a film having a polarizing function, a film for adjusting a phase difference, an IR film, and the like. And the light source unit 130301
Is arranged so that the synchrotron radiation enters the modulation unit 130304. The modulation unit 130304 includes a plurality of display panels 130308, a color filter, a dichroic mirror 130305, a total reflection mirror 130306, a prism 130309, and a projection optical system 13.
It is equipped with 0310. The light emitted from the light source unit 130301 is separated into a plurality of optical paths by the dichroic mirror 130305.

各光路には、所定の波長若しくは波長帯の光を透過するカラーフィルターと、表示パネル
130308が備えられている。透過型である表示パネル130308は映像信号に基づ
いて透過光を変調する。表示パネル130308を透過した各色の光は、プリズム130
309に入射し投射光学系130310を通して、スクリーン上に映像を表示する。なお
、フレネルレンズがミラー及びスクリーンの間に配設されていてもよい。そして、プロジ
ェクタユニット130111によって投射されミラーで反射される投影光は、フレネルレ
ンズによって概略平行光に変換され、スクリーンに投影される。
Each optical path is provided with a color filter that transmits light of a predetermined wavelength or wavelength band, and a display panel 130308. The transmissive display panel 130308 modulates the transmitted light based on the video signal. The light of each color transmitted through the display panel 130308 is the prism 130.
The image is displayed on the screen by incident on 309 and passing through the projection optical system 130310. The Fresnel lens may be arranged between the mirror and the screen. Then, the projected light projected by the projector unit 130111 and reflected by the mirror is converted into substantially parallel light by the Fresnel lens and projected on the screen.

図113で示すプロジェクタユニット130111は、反射型表示パネル130407、
130408、130409を備えた構成を示している。
The projector unit 130111 shown in FIG. 113 is a reflective display panel 130407,
The configuration including 130408 and 130409 is shown.

図113で示すプロジェクタユニット130111は、光源ユニット130301と変調
ユニット130400を備えている。光源ユニット130301は、図112と同様の構
成であってもよい。光源ユニット130301からの光は、ダイクロイックミラー130
401、130402、全反射ミラー130403により、複数の光路に分けられて、偏
光ビームスプリッタ130404、130405、130406に入射する。偏光ビーム
スプリッタ130404、130405、130406は、各色に対応する反射型表示パ
ネル130407、130408、130409に対応して設けられている。反射型表示
パネル130407、130408、130409は、映像信号に基づいて反射光を変調
する。反射型表示パネル130407、130408、130409で反射された各色の
光は、プリズム130309に入射することで合成されて、投射光学系130411を通
して投射される。
The projector unit 130111 shown in FIG. 113 includes a light source unit 130301 and a modulation unit 130400. The light source unit 130301 may have the same configuration as that shown in FIG. 112. The light from the light source unit 130301 is the dichroic mirror 130.
It is divided into a plurality of optical paths by 401, 130402, and a total reflection mirror 130403, and is incident on the polarizing beam splitters 130404, 130405, and 130406. The polarizing beam splitters 130404, 130405, and 130406 are provided corresponding to the reflective display panels 130407, 130408, and 130409 corresponding to each color. The reflective display panels 130407, 130408, and 130409 modulate the reflected light based on the video signal. The light of each color reflected by the reflective display panels 130407, 130408, and 130409 is combined by being incident on the prism 130309 and projected through the projection optical system 130411.

光源ユニット130301から放射された光は、ダイクロイックミラー130401で赤
の波長領域の光のみを透過し、緑及び青の波長領域の光を反射する。さらに、ダイクロイ
ックミラー130402では、緑の波長領域の光のみが反射される。ダイクロイックミラ
ー130401を透過した赤の波長領域の光は、全反射ミラー130403で反射され、
偏光ビームスプリッタ130404へ入射し、青の波長領域の光は偏光ビームスプリッタ
130405へ入射し、緑の波長領域の光は偏光ビームスプリッタ130406に入射す
る。偏光ビームスプリッタ130404、130405、130406は、入射光をP偏
光とS偏光とに分離する機能を有し、且つP偏光のみを透過させる機能を有している。反
射型表示パネル130407、130408、130409は、映像信号に基づいて、入
射した光を偏光する。
The light emitted from the light source unit 130301 is transmitted by the dichroic mirror 130401 only in the red wavelength region, and reflects the light in the green and blue wavelength regions. Further, the dichroic mirror 130402 reflects only light in the green wavelength region. The light in the red wavelength region transmitted through the dichroic mirror 130401 is reflected by the total reflection mirror 130403 and is reflected.
The light in the blue wavelength region is incident on the polarization beam splitter 130405, and the light in the green wavelength region is incident on the polarization beam splitter 130406. The polarizing beam splitters 130404, 130405, and 130406 have a function of separating incident light into P-polarized light and S-polarized light, and have a function of transmitting only P-polarized light. The reflective display panels 130407, 130408, and 130409 polarize the incident light based on the video signal.

各色に対応する反射型表示パネル130407、130408、130409には各色に
対応するS偏光のみが入射する。なお、反射型表示パネル130407、130408、
130409は液晶パネルであってもよい。このとき、液晶パネルは電界制御複屈折モー
ド(ECB)で動作する。そして、液晶分子は基板に対してある角度をもって垂直配向し
ている。よって、反射型表示パネル130407、130408、130409は画素が
オフ状態にある時は入射光の偏光状態を変化させないで反射させるように表示分子が配向
している。そして、画素がオン状態にある時は表示分子の配向状態が変化し、入射光の偏
光状態が変化する。
Only the S-polarized light corresponding to each color is incident on the reflective display panels 130407, 130408, and 130409 corresponding to each color. Reflective display panels 130407, 130408,
130409 may be a liquid crystal panel. At this time, the liquid crystal panel operates in the electric field control birefringence mode (ECB). The liquid crystal molecules are vertically oriented at a certain angle with respect to the substrate. Therefore, in the reflective display panels 130407, 130408, and 130409, the display molecules are oriented so as to reflect the incident light without changing the polarization state when the pixels are in the off state. Then, when the pixel is in the on state, the orientation state of the display molecule changes, and the polarization state of the incident light changes.

図113に示すプロジェクタユニット130111は、図110に示す背面投影型表示装
置130100及び、図111に示す前面投影型表示装置130200に適用することが
できる。
The projector unit 130111 shown in FIG. 113 can be applied to the rear projection type display device 130100 shown in FIG. 110 and the front projection type display device 130200 shown in FIG. 111.

図114で示すプロジェクタユニットは単板式の構成を示している。図114(A)に示
したプロジェクタユニット130111は、光源ユニット130301、表示パネル13
0507、投射光学系130511、位相差板130504を備えている。投射光学系1
30511は一つ又は複数のレンズにより構成されている。表示パネル130507には
カラーフィルターが備えられていてもよい。
The projector unit shown in FIG. 114 shows a single plate type configuration. The projector unit 130111 shown in FIG. 114 (A) includes a light source unit 130301 and a display panel 13.
It includes 0507, a projection optical system 130511, and a retardation plate 130504. Projection optics 1
The 30511 is composed of one or more lenses. The display panel 130507 may be provided with a color filter.

図114(B)は、フィールドシーケンシャル方式で動作するプロジェクタユニット13
0111の構成を示している。フィールドシーケンシャル方式は、赤、緑、青などの各色
の光を時間的にずらせて順次表示パネルに入射させて、カラーフィルター無しでカラー表
示を行う方式である。特に、入力信号変化に対する応答速度の大きい表示パネルと組み合
わせると、高精細な映像を表示することができる。図114(B)では、光源ユニット1
30301と表示パネル130508の間に、赤、緑、青などの複数のカラーフィルター
が備えられた回動式のカラーフィルター板130505を備えている。
FIG. 114 (B) shows a projector unit 13 that operates in a field sequential manner.
The configuration of 0111 is shown. The field sequential method is a method in which light of each color such as red, green, and blue is sequentially incident on the display panel by shifting the time in time, and color display is performed without a color filter. In particular, when combined with a display panel having a high response speed to changes in the input signal, a high-definition image can be displayed. In FIG. 114 (B), the light source unit 1
A rotary color filter plate 130505 provided with a plurality of color filters such as red, green, and blue is provided between the 30301 and the display panel 130508.

図114(C)で示すプロジェクタユニット130111は、カラー表示の方式として、
マクロレンズを使った色分離方式の構成を示している。この方式は、マイクロレンズアレ
イ130506を表示パネル130509の光入射側に備え、各色の光をそれぞれの方向
から照明することでカラー表示を実現する方式である。この方式を採用するプロジェクタ
ユニット130111は、カラーフィルターによる光の損失が少ないので、光源ユニット
130301からの光を有効に利用することができるという特徴を有している。図114
(C)に示すプロジェクタユニット130111は、表示パネル130509に対して各
色の光をそれぞれの方向から照明するように、ダイクロイックミラー130501、ダイ
クロイックミラー130502、赤色光用ダイクロイックミラー130503を備えてい
る。
The projector unit 130111 shown in FIG. 114 (C) is used as a color display method.
The configuration of the color separation method using a macro lens is shown. In this method, a microlens array 130506 is provided on the light incident side of the display panel 130509, and light of each color is illuminated from each direction to realize color display. The projector unit 130111 adopting this method has a feature that the light from the light source unit 130301 can be effectively used because the loss of light due to the color filter is small. FIG. 114
The projector unit 130111 shown in (C) includes a dichroic mirror 130501, a dichroic mirror 130502, and a dichroic mirror 130503 for red light so as to illuminate the display panel 130509 with light of each color from each direction.

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容(
一部でもよい)は、別の図で述べた内容(一部でもよい)に対して、適用、組み合わせ、
又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各
々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させるこ
とが出来る。
In addition, although it has been described using various figures in this embodiment, the contents described in each figure (
(May be part) applies, combines, and applies to the content (may be part) described in another figure.
Alternatively, it can be replaced freely. Further, in the figures described so far, more figures can be formed by combining different parts with respect to each part.

同様に、本実施の形態の各々の図で述べた内容(一部でもよい)は、別の実施の形態の図
で述べた内容(一部でもよい)対して、適用、組み合わせ、又は置き換えなどを自由に行
うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の
形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
Similarly, the content (which may be a part) described in each figure of the present embodiment may be applied, combined, or replaced with respect to the content (which may be a part) described in the figure of another embodiment. Can be done freely. Further, in the figure of the present embodiment, more figures can be constructed by combining the parts of another embodiment with respect to each part.

なお、本実施の形態は、他の実施の形態で述べた内容(一部でもよい)を、具現化した場
合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、
詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示
している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合
わせ、又は置き換えを自由に行うことができる。
In addition, in this embodiment, the contents (may be a part) described in other embodiments are improved as an example when they are embodied, an example when they are slightly deformed, and an example when a part is changed. An example of the case,
An example of the case described in detail, an example of the case of application, an example of related parts, and the like are shown. Therefore, the contents described in the other embodiments can be freely applied, combined, or replaced with the present embodiments.

(実施の形態17)
本実施形態においては、電子機器の例について説明する。
(Embodiment 17)
In this embodiment, an example of an electronic device will be described.

図115は表示パネル900101と、回路基板900111を組み合わせた表示パネル
モジュールを示している。表示パネル900101は画素部900102、走査線駆動回
路900103及び信号線駆動回路900104を有している。回路基板900111に
は、例えば、コントロール回路900112及び信号分割回路900113などが形成さ
れている。表示パネル900101と回路基板900111とは接続配線900114に
よって接続されている。接続配線にはFPC等を用いることができる。
FIG. 115 shows a display panel module in which the display panel 900101 and the circuit board 900111 are combined. The display panel 900101 has a pixel unit 900102, a scanning line driving circuit 900103, and a signal line driving circuit 900104. For example, a control circuit 900112 and a signal division circuit 900113 are formed on the circuit board 900111. The display panel 900101 and the circuit board 900111 are connected by a connection wiring 900114. FPC or the like can be used for the connection wiring.

表示パネル900101は、画素部900102と一部の周辺駆動回路(複数の駆動回路
のうち動作周波数の低い駆動回路)を基板上にトランジスタを用いて一体形成し、一部の
周辺駆動回路(複数の駆動回路のうち動作周波数の高い駆動回路)をICチップ上に形成
し、そのICチップをCOG(Chip On Glass)などで表示パネル9001
01に実装してもよい。こうすることで、回路基板900111の面積を削減でき、小型
の表示装置を得ることができる。あるいは、そのICチップをTAB(Tape Aut
o Bonding)又はプリント基板を用いて表示パネル900101に実装してもよ
い。こうすることで、表示パネル900101の面積を小さくできるので、額縁サイズの
小さい表示装置を得ることができる。
In the display panel 900101, a pixel unit 900102 and a part of peripheral drive circuits (a drive circuit having a low operating frequency among a plurality of drive circuits) are integrally formed on a substrate by using transistors, and a part of the peripheral drive circuits (a plurality of drive circuits) are formed. A drive circuit having a high operating frequency among the drive circuits) is formed on an IC chip, and the IC chip is displayed on a display panel 9001 by COG (Chip On Glass) or the like.
It may be implemented in 01. By doing so, the area of the circuit board 900111 can be reduced, and a small display device can be obtained. Alternatively, the IC chip is TAB (Tape Out).
It may be mounted on the display panel 900101 using o Bonding) or a printed circuit board. By doing so, the area of the display panel 900101 can be reduced, so that a display device having a small frame size can be obtained.

例えば、消費電力の低減を図るため、ガラス基板上にトランジスタを用いて画素部を形成
し、全ての周辺駆動回路をICチップ上に形成し、そのICチップをCOG又はTABで
表示パネルに実装してもよい。
For example, in order to reduce power consumption, a pixel portion is formed on a glass substrate using a transistor, all peripheral drive circuits are formed on an IC chip, and the IC chip is mounted on a display panel by COG or TAB. You may.

図115に示した表示パネルモジュールによって、テレビ受像機を完成させることができ
る。図116は、テレビ受像機の主要な構成を示すブロック図である。チューナ9002
01は映像信号と音声信号を受信する。映像信号は、映像信号増幅回路900202と、
映像信号増幅回路900202から出力される信号を赤、緑、青の各色に対応した色信号
に変換する映像信号処理回路900203と、その映像信号を駆動回路の入力仕様に変換
するためのコントロール回路900212により処理される。コントロール回路9002
12は、走査線側と信号線側にそれぞれ信号を出力する。デジタル駆動する場合には、信
号線側に信号分割回路900213を設け、入力デジタル信号をm個(mは正の整数)に
分割して供給する構成としても良い。
The television receiver can be completed by the display panel module shown in FIG. 115. FIG. 116 is a block diagram showing a main configuration of a television receiver. Tuner 9002
01 receives a video signal and an audio signal. The video signal is the video signal amplifier circuit 900202 and
The video signal processing circuit 900203 that converts the signal output from the video signal amplifier circuit 900202 into color signals corresponding to each of the red, green, and blue colors, and the control circuit 900212 for converting the video signal into the input specifications of the drive circuit. Is processed by. Control circuit 9002
12 outputs signals to the scanning line side and the signal line side, respectively. In the case of digital driving, a signal dividing circuit 900213 may be provided on the signal line side, and the input digital signal may be divided into m (m is a positive integer) and supplied.

チューナ900201で受信した信号のうち、音声信号は音声信号増幅回路900205
に送られ、その出力は音声信号処理回路900206を経てスピーカ900207に供給
される。制御回路900208は受信局(受信周波数)及び音量の制御情報を入力部90
0209から受け、チューナ900201又は音声信号処理回路900206に信号を送
出する。
Of the signals received by the tuner 900201, the audio signal is the audio signal amplifier circuit 900205.
The output is supplied to the speaker 900207 via the audio signal processing circuit 900206. The control circuit 900208 inputs control information of the receiving station (reception frequency) and volume to the input unit 90.
It receives from 0209 and sends a signal to the tuner 900201 or the audio signal processing circuit 900206.

図116とは別の形態の表示パネルモジュールを組み込んだテレビ受像器について図11
7(A)に示す。図117(A)において、筐体900301内に収められた表示画面9
00302は、表示パネルモジュールで形成される。なお、スピーカ900303、操作
スイッチ900304、入力手段900305、センサ900306(力、変位、位置、
速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学、音声、時間、硬度、
電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定す
る機能を含むもの)、マイクロフォン900307などが適宜備えられていてもよい。
FIG. 11 shows a television receiver incorporating a display panel module having a form different from that of FIG. 116.
It is shown in 7 (A). In FIG. 117 (A), the display screen 9 housed in the housing 900301.
00302 is formed by a display panel module. In addition, speaker 900303, operation switch 900304, input means 900305, sensor 900306 (force, displacement, position,
Velocity, acceleration, angular velocity, rotation speed, distance, light, liquid, magnetism, temperature, chemistry, voice, time, hardness,
An electric field, current, voltage, electric power, radiation, flow rate, humidity, gradient, vibration, odor or infrared rays (including a function for measuring), a microphone 900307, etc. may be appropriately provided.

図117(B)に、ワイヤレスでディスプレイのみを持ち運び可能なテレビ受像器を示す
。筐体900312にはバッテリー及び信号受信器が収められており、そのバッテリーで
表示部900313、スピーカ部900317、センサ(力、変位、位置、速度、加速度
、角速度、回転数、距離、光、液、磁気、温度、化学、音声、時間、硬度、電場、電流、
電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含む
もの)900319及びマクロフォン900320を駆動させる。バッテリーは充電器9
00310で繰り返し充電が可能となっている。充電器900310は映像信号を送受信
することが可能で、その映像信号をディスプレイの信号受信器に送信することができる。
図117(B)に示す装置は、操作キー900316によって制御される。あるいは、図
117(B)に示す装置は、操作キー900316を操作することによって、充電器90
0310に信号を送ることが可能である。つまり、映像音声双方向通信装置であってもよ
い。あるいは、図117(B)に示す装置は、操作キー900316を操作することによ
って、充電器900310に信号を送り、さらに充電器900310が送信できる信号を
他の電子機器に受信させることによって、他の電子機器の通信制御も可能である。つまり
、汎用遠隔制御装置であってもよい。なお、入力手段900318などが適宜備えられて
いてもよい。なお、本実施の形態の各々の図で述べた内容(一部でもよい)を表示部90
0313に適用することができる。
FIG. 117 (B) shows a television receiver that can carry only the display wirelessly. The housing 900123 contains a battery and a signal receiver, and the battery contains a display unit 900133, a speaker unit 900317, and a sensor (force, displacement, position, speed, acceleration, angular velocity, rotation speed, distance, light, liquid, etc.). Magnetism, temperature, chemistry, voice, time, hardness, electric field, electric current,
Drives 900319 and macrophone 900320 (including the ability to measure voltage, power, radiation, flow rate, humidity, gradient, vibration, odor or infrared). Battery is charger 9
It is possible to charge repeatedly at 00130. The charger 900310 can transmit and receive video signals, and can transmit the video signals to the signal receiver of the display.
The device shown in FIG. 117 (B) is controlled by the operation key 900316. Alternatively, the device shown in FIG. 117 (B) is a charger 90 by operating the operation key 900316.
It is possible to send a signal to 0310. That is, it may be a video / audio bidirectional communication device. Alternatively, the device shown in FIG. 117 (B) sends a signal to the charger 900310 by operating the operation key 900316, and further causes another electronic device to receive a signal that can be transmitted by the charger 900310. Communication control of electronic devices is also possible. That is, it may be a general-purpose remote control device. In addition, input means 900318 or the like may be provided as appropriate. In addition, the content (may be a part) described in each figure of this embodiment is displayed on the display unit 90.
It can be applied to 0313.

図118(A)は、表示パネル900401とプリント配線基板900402を組み合わ
せたモジュールを示している。表示パネル900401は、複数の画素が設けられた画素
部900403と、第1の走査線駆動回路900404、第2の走査線駆動回路9004
05と、選択された画素にビデオ信号を供給する信号線駆動回路900406を備えてい
てもよい。
FIG. 118 (A) shows a module in which the display panel 900401 and the printed wiring board 900402 are combined. The display panel 900401 includes a pixel unit 900403 provided with a plurality of pixels, a first scanning line driving circuit 900404, and a second scanning line driving circuit 9004.
05 and a signal line drive circuit 900406 that supplies a video signal to the selected pixels may be provided.

プリント配線基板900402には、コントローラ900407、中央処理装置(CPU
)900408、メモリ900409、電源回路900410、音声処理回路90041
1及び送受信回路900412などが備えられている。プリント配線基板900402と
表示パネル900401は、フレキシブル配線基板(FPC)900413により接続さ
れている。フレキシブル配線基板(FPC)900413には、保持容量、バッファ回路
などを設け、電源電圧又は信号にノイズの発生、及び信号の立ち上がり時間の増大を防ぐ
構成としても良い。なお、コントローラ900407、音声処理回路900411、メモ
リ900409、中央処理装置(CPU)900408、電源回路900410などは、
COG(Chip On Glass)方式を用いて表示パネル900401に実装する
こともできる。COG方式により、プリント配線基板900402の規模を縮小すること
ができる。
The printed wiring board 900402 includes a controller 900407 and a central processing unit (CPU).
) 900408, memory 900409, power supply circuit 900410, audio processing circuit 90041
1 and a transmission / reception circuit 900412 and the like are provided. The printed wiring board 900402 and the display panel 900401 are connected by a flexible wiring board (FPC) 900413. The flexible wiring board (FPC) 900413 may be provided with a holding capacitance, a buffer circuit, or the like to prevent noise from being generated in the power supply voltage or signal and an increase in signal rise time. The controller 900407, the audio processing circuit 900411, the memory 9004000, the central processing unit (CPU) 900408, the power supply circuit 900410, and the like are included.
It can also be mounted on the display panel 900401 using the COG (Chip On Glass) method. The scale of the printed wiring board 900402 can be reduced by the COG method.

プリント配線基板900402に備えられたインターフェース(I/F)部900414
を介して、各種制御信号の入出力が行われる。そして、アンテナとの間の信号の送受信を
行うためのアンテナ用ポート900415が、プリント配線基板900402に設けられ
ている。
Interface (I / F) section 900144 provided on the printed wiring board 900402
Various control signals are input and output via. An antenna port 900415 for transmitting and receiving signals to and from the antenna is provided on the printed wiring board 900402.

図118(B)は、図118(A)に示したモジュールのブロック図を示す。このモジュ
ールは、メモリ900409としてVRAM900416、DRAM900417、フラ
ッシュメモリ900418などが含まれている。VRAM900416にはパネルに表示
する画像のデータが、DRAM900417には画像データ又は音声データが、フラッシ
ュメモリには各種プログラムが記憶されている。
FIG. 118 (B) shows a block diagram of the module shown in FIG. 118 (A). This module includes VRAM900416, DRAM900417, flash memory 900418, and the like as the memory 900409. The VRAM 900416 stores image data to be displayed on the panel, the DRAM 900417 stores image data or audio data, and the flash memory stores various programs.

電源回路900410は、表示パネル900401、コントローラ900407、中央処
理装置(CPU)900408、音声処理回路900411、メモリ900409、送受
信回路900412を動作させる電力を供給する。ただし、パネルの仕様によっては、電
源回路900410に電流源が備えられている場合もある。
The power supply circuit 900410 supplies electric power for operating the display panel 900401, the controller 900407, the central processing unit (CPU) 9004000, the audio processing circuit 90041, the memory 9004000, and the transmission / reception circuit 900142. However, depending on the specifications of the panel, the power supply circuit 900410 may be provided with a current source.

中央処理装置(CPU)900408は、制御信号生成回路900420、デコーダ90
0421、レジスタ900422、演算回路900423、RAM900424、中央処
理装置(CPU)900408用のインターフェース(I/F)部900419などを有
している。インターフェース(I/F)部900419を介して中央処理装置(CPU)
900408に入力された各種信号は、一旦レジスタ900422に保持された後、演算
回路900423、デコーダ900421などに入力される。演算回路900423では
、入力された信号に基づき演算を行い、各種命令を送る場所を指定する。一方デコーダ9
00421に入力された信号はデコードされ、制御信号生成回路900420に入力され
る。制御信号生成回路900420は入力された信号に基づき、各種命令を含む信号を生
成し、演算回路900423において指定された場所、具体的にはメモリ900409、
送受信回路900412、音声処理回路900411、コントローラ900407などに
送る。
The central processing unit (CPU) 900408 has a control signal generation circuit 900420 and a decoder 90.
It has 0421, a register 900242, an arithmetic circuit 900423, a RAM90024, an interface (I / F) unit 900419 for a central processing unit (CPU) 9004000, and the like. Central processing unit (CPU) via interface (I / F) unit 900419
The various signals input to 900408 are once held in the register 900422 and then input to the arithmetic circuit 900423, the decoder 900421, and the like. The arithmetic circuit 900423 performs an arithmetic operation based on the input signal, and specifies a place to send various instructions. On the other hand, decoder 9
The signal input to 00421 is decoded and input to the control signal generation circuit 900420. The control signal generation circuit 900420 generates signals including various instructions based on the input signal, and generates a signal including various instructions at a location specified in the arithmetic circuit 900243, specifically, a memory 900409,
It is sent to the transmission / reception circuit 900142, the voice processing circuit 900411, the controller 900407, and the like.

メモリ900409、送受信回路900412、音声処理回路900411、コントロー
ラ900407は、それぞれ受けた命令に従って動作する。以下その動作について簡単に
説明する。
The memory 900409, the transmission / reception circuit 900142, the voice processing circuit 900411, and the controller 900407 each operate according to the received instructions. The operation will be briefly described below.

入力手段900425から入力された信号は、インターフェース(I/F)部90041
4を介してプリント配線基板900402に実装された中央処理装置(CPU)9004
08に送られる。制御信号生成回路900420は、ポインティングデバイス又はキーボ
ードなどの入力手段900425から送られてきた信号に従い、VRAM900416に
格納してある画像データを所定のフォーマットに変換し、コントローラ900407に送
付する。
The signal input from the input means 900425 is the interface (I / F) unit 90041.
Central processing unit (CPU) 9004 mounted on the printed wiring board 900402 via 4.
Sent to 08. The control signal generation circuit 900420 converts the image data stored in the VRAM 900416 into a predetermined format according to the signal sent from the input means 900425 such as a pointing device or a keyboard, and sends the image data to the controller 900407.

コントローラ900407は、パネルの仕様に合わせて中央処理装置(CPU)9004
08から送られてきた画像データを含む信号にデータ処理を施し、表示パネル90040
1に供給する。コントローラ900407は、電源回路900410から入力された電源
電圧、又は中央処理装置(CPU)900408から入力された各種信号をもとに、Hs
ync信号、Vsync信号、クロック信号CLK、交流電圧(AC Cont)、切り
替え信号L/Rを生成し、表示パネル900401に供給する。
The controller 900407 is a central processing unit (CPU) 9004 according to the specifications of the panel.
Data processing is applied to the signal including the image data sent from 08, and the display panel 90040
Supply to 1. The controller 900407 has Hs based on the power supply voltage input from the power supply circuit 900410 or various signals input from the central processing unit (CPU) 9004000.
An nc signal, a Vsync signal, a clock signal CLK, an AC voltage (AC Cont), and a switching signal L / R are generated and supplied to the display panel 900401.

送受信回路900412では、アンテナ900428において電波として送受信される信
号が処理されており、具体的にはアイソレータ、バンドパスフィルタ、VCO(Volt
age Controlled Oscillator)、LPF(Low Pass
Filter)、カプラ、バランなどの高周波回路を含んでいてもよい。送受信回路90
0412において送受信される信号のうち音声情報を含む信号が、中央処理装置(CPU
)900408からの命令に従って、音声処理回路900411に送られる。
In the transmission / reception circuit 900142, signals transmitted / received as radio waves are processed by the antenna 900248. Specifically, an isolator, a bandpass filter, and a VCO (Volt) are processed.
age Control Oscillator), LPF (Low Pass)
It may include a high frequency circuit such as a filter), a coupler, and a balun. Transmission / reception circuit 90
Of the signals transmitted and received in 0412, the signal including voice information is the central processing unit (CPU).
) It is sent to the voice processing circuit 90041 according to the instruction from 900408.

中央処理装置(CPU)900408の命令に従って送られてきた音声情報を含む信号は
、音声処理回路900411において音声信号に復調され、スピーカ900427に送ら
れる。マイク900426から送られてきた音声信号は、音声処理回路900411にお
いて変調され、中央処理装置(CPU)900408からの命令に従って、送受信回路9
00412に送られる。
The signal including the audio information transmitted according to the instruction of the central processing unit (CPU) 900408 is demodulated into an audio signal in the audio processing circuit 90041 and sent to the speaker 900247. The audio signal sent from the microphone 900426 is modulated by the audio processing circuit 90041, and the transmission / reception circuit 9 is in accordance with an instruction from the central processing unit (CPU) 900408.
Sent to 00412.

コントローラ900407、中央処理装置(CPU)900408、電源回路90041
0、音声処理回路900411、メモリ900409を、本実施形態のパッケージとして
実装することができる。
Controller 900407, central processing unit (CPU) 900408, power supply circuit 90041
0, the voice processing circuit 90041, and the memory 9004000 can be implemented as the package of the present embodiment.

勿論、本実施の形態はテレビ受像機に限定されず、パーソナルコンピュータのモニタをは
じめ、鉄道の駅又は空港などにおける情報表示盤、街頭における広告表示盤など特に大面
積の表示媒体として様々な用途に適用することができる。
Of course, this embodiment is not limited to a television receiver, and is used for various purposes such as a personal computer monitor, an information display board at a railway station or an airport, an advertisement display board on a street, and the like, as a display medium having a particularly large area. Can be applied.

次に、図119を参照して、携帯電話の構成例について説明する。 Next, a configuration example of the mobile phone will be described with reference to FIG. 119.

表示パネル900501はハウジング900530に脱着自在に組み込まれる。ハウジン
グ900530は表示パネル900501のサイズに合わせて、形状又は寸法を適宜変更
することができる。表示パネル900501を固定したハウジング900530はプリン
ト基板900531に嵌入されモジュールとして組み立てられる。
The display panel 900501 is detachably incorporated into the housing 900530. The shape or dimensions of the housing 900530 can be appropriately changed according to the size of the display panel 900501. The housing 900530 to which the display panel 900501 is fixed is fitted into the printed circuit board 900531 and assembled as a module.

表示パネル900501はFPC900513を介してプリント基板900531に接続
される。プリント基板900531には、スピーカ900532、マイクロフォン900
533、送受信回路900534、CPU、コントローラなどを含む信号処理回路900
535及びセンサ900541(力、変位、位置、速度、加速度、角速度、回転数、距離
、光、液、磁気、温度、化学、音声、時間、硬度、電場、電流、電圧、電力、放射線、流
量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの)が形成されている
。このようなモジュールと、入力手段900536、バッテリー900537を組み合わ
せ、筐体900539に収納する。表示パネル900501の画素部は筐体900539
に形成された開口窓から視認できように配置する。
The display panel 900501 is connected to the printed circuit board 900531 via the FPC900153. On the printed circuit board 900531, a speaker 90052 and a microphone 900
Signal processing circuit 900 including 533, transmission / reception circuit 900534, CPU, controller, etc.
535 and sensor 900541 (force, displacement, position, speed, acceleration, angular velocity, rotation speed, distance, light, liquid, magnetism, temperature, chemistry, voice, time, hardness, electric field, current, voltage, power, radiation, flow rate, (Including the function of measuring humidity, inclination, vibration, odor or infrared rays) is formed. Such a module is combined with the input means 900536 and the battery 900537 and housed in the housing 900538. The pixel part of the display panel 900501 is the housing 900539.
It is arranged so that it can be visually recognized from the opening window formed in.

表示パネル900501は、画素部と一部の周辺駆動回路(複数の駆動回路のうち動作周
波数の低い駆動回路)を基板上にトランジスタを用いて一体形成し、一部の周辺駆動回路
(複数の駆動回路のうち動作周波数の高い駆動回路)をICチップ上に形成し、そのIC
チップをCOG(Chip On Glass)で表示パネル900501に実装しても
良い。あるいは、そのICチップをTAB(Tape Auto Bonding)又は
プリント基板を用いてガラス基板と接続してもよい。このような構成とすることで、表示
装置の低消費電力化を図り、携帯電話機の一回の充電による使用時間を長くすることがで
きる。携帯電話機の低コスト化を図ることができる。
In the display panel 900501, a pixel portion and a part of peripheral drive circuits (a drive circuit having a low operating frequency among a plurality of drive circuits) are integrally formed on a substrate by using transistors, and a part of the peripheral drive circuits (a plurality of drives) are integrally formed. A drive circuit with a high operating frequency) is formed on an IC chip, and the IC
The chip may be mounted on the display panel 900501 by COG (Chip On Glass). Alternatively, the IC chip may be connected to a glass substrate using a TAB (Tape Auto Bonding) or a printed circuit board. With such a configuration, it is possible to reduce the power consumption of the display device and prolong the usage time by charging the mobile phone once. The cost of mobile phones can be reduced.

図119に示した携帯電話は、様々な情報(静止画、動画、テキスト画像など)を表示す
る機能を有する。カレンダー、日付又は時刻などを表示部に表示する機能を有する。表示
部に表示した情報を操作又は編集する機能を有する。様々なソフトウェア(プログラム)
によって処理を制御する機能を有する。無線通信機能を有する。無線通信機能を用いて他
の携帯電話、固定電話又は音声通信機器と通話する機能を有する。無線通信機能を用いて
様々なコンピュータネットワークに接続する機能を有する。無線通信機能を用いて様々な
データの送信又は受信を行う機能を有する。着信、データの受信、又はアラームに応じて
バイブレータが動作する機能を有する。着信、データの受信、又はアラームに応じて音が
発生する機能を有する。なお、図119に示した携帯電話が有する機能はこれに限定され
ず、様々な機能を有することができる。
The mobile phone shown in FIG. 119 has a function of displaying various information (still image, moving image, text image, etc.). It has a function to display a calendar, date, time, etc. on the display unit. It has a function to operate or edit the information displayed on the display unit. Various software (programs)
It has a function to control the processing by. It has a wireless communication function. It has a function to talk with other mobile phones, landlines, or voice communication devices by using the wireless communication function. It has a function to connect to various computer networks using a wireless communication function. It has a function to transmit or receive various data using a wireless communication function. It has a function to operate the vibrator in response to an incoming call, data reception, or an alarm. It has a function to generate a sound in response to an incoming call, data reception, or an alarm. The function of the mobile phone shown in FIG. 119 is not limited to this, and various functions can be provided.

図120で示す携帯電話機は、操作スイッチ類900604、マイクロフォン90060
5などが備えられた本体(A)900601と、表示パネル(A)900608、表示パ
ネル(B)900609、スピーカ900606、センサ900611(力、変位、位置
、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学、音声、時間、硬度
、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定
する機能を含むもの)、入力手段900612などが備えられた本体(B)900602
とが、蝶番900610で開閉可能に連結されている。表示パネル(A)900608と
表示パネル(B)900609は、回路基板900607と共に本体(B)900602
の筐体900603の中に収納される。表示パネル(A)900608及び表示パネル(
B)900609の画素部は筐体900603に形成された開口窓から視認できるように
配置される。
The mobile phone shown in FIG. 120 includes operation switches 900604 and a microphone 90060.
Main body (A) 960601 equipped with 5 and the like, display panel (A) 960608, display panel (B) 960609, speaker 960606, sensor 900613 (force, displacement, position, speed, acceleration, angular velocity, rotation speed, distance Light, liquid, magnetism, temperature, chemistry, voice, time, hardness, electric field, current, voltage, power, radiation, flow rate, humidity, gradient, vibration, odor or infrared), input means 900162, etc. Body (B) 960602
And are connected so as to be openable and closable with hinge 900610. The display panel (A) 960608 and the display panel (B) 960609 are the main body (B) 960602 together with the circuit board 960607.
It is housed in the housing 900603. Display panel (A) 960608 and display panel (
B) The pixel portion of 900609 is arranged so as to be visible from the opening window formed in the housing 900603.

表示パネル(A)900608と表示パネル(B)900609は、その携帯電話機90
0600の機能に応じて画素数などの仕様を適宜設定することができる。例えば、表示パ
ネル(A)900608を主画面とし、表示パネル(B)900609を副画面として組
み合わせることができる。
The display panel (A) 960608 and the display panel (B) 960609 are the mobile phone 90.
Specifications such as the number of pixels can be appropriately set according to the function of 0600. For example, the display panel (A) 960608 can be combined as the main screen, and the display panel (B) 960609 can be combined as the sub screen.

本実施形態に係る携帯電話機は、その機能又は用途に応じてさまざまな態様に変容し得る
。例えば、蝶番900610の部位に撮像素子を組み込んで、カメラ付きの携帯電話機と
しても良い。操作スイッチ類900604、表示パネル(A)900608、表示パネル
(B)900609を一つの筐体内に納めた構成としても、上記した作用効果を奏するこ
とができる。表示部を複数個そなえた情報表示端末に本実施形態の構成を適用しても、同
様な効果を得ることができる。
The mobile phone according to the present embodiment can be transformed into various modes depending on its function or use. For example, an image sensor may be incorporated in the hinge 900610 to form a mobile phone with a camera. Even if the operation switches 900604, the display panel (A) 960608, and the display panel (B) 960609 are housed in one housing, the above-mentioned effects can be obtained. Even if the configuration of the present embodiment is applied to an information display terminal provided with a plurality of display units, the same effect can be obtained.

図120に示した携帯電話は、様々な情報(静止画、動画、テキスト画像など)を表示す
る機能を有する。カレンダー、日付又は時刻などを表示部に表示する機能を有する。表示
部に表示した情報を操作又は編集する機能を有する。様々なソフトウェア(プログラム)
によって処理を制御する機能を有する。無線通信機能を有する。無線通信機能を用いて他
の携帯電話、固定電話又は音声通信機器と通話する機能を有する。無線通信機能を用いて
様々なコンピュータネットワークに接続する機能を有する。無線通信機能を用いて様々な
データの送信又は受信を行う機能を有する。着信、データの受信、又はアラームに応じて
バイブレータが動作する機能を有する。着信、データの受信、又はアラームに応じて音が
発生する機能を有する。なお、図120に示した携帯電話が有する機能はこれに限定され
ず、様々な機能を有することができる。
The mobile phone shown in FIG. 120 has a function of displaying various information (still image, moving image, text image, etc.). It has a function to display a calendar, date, time, etc. on the display unit. It has a function to operate or edit the information displayed on the display unit. Various software (programs)
It has a function to control the processing by. It has a wireless communication function. It has a function to talk with other mobile phones, landlines, or voice communication devices by using the wireless communication function. It has a function to connect to various computer networks using a wireless communication function. It has a function to transmit or receive various data using a wireless communication function. It has a function to operate the vibrator in response to an incoming call, data reception, or an alarm. It has a function to generate a sound in response to an incoming call, data reception, or an alarm. The function of the mobile phone shown in FIG. 120 is not limited to this, and can have various functions.

本実施の形態の各々の図で述べた内容(一部でもよい)を様々な電子機器に適用すること
ができる。具体的には、電子機器の表示部に適用することができる。そのような電子機器
として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、ナビゲーションシス
テム、音響再生装置(カーオーディオ、オーディオコンポ等)、コンピュータ、ゲーム機
器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍等)
、記録媒体を備えた画像再生装置(具体的にはDigital Versatile D
isc(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装
置)などが挙げられる。
The contents (may be a part) described in each figure of the present embodiment can be applied to various electronic devices. Specifically, it can be applied to the display unit of an electronic device. Such electronic devices include video cameras, digital cameras, goggle-type displays, navigation systems, sound playback devices (car audio, audio components, etc.), computers, game devices, and personal digital assistants (mobile computers, mobile phones, portable games, etc.). Machine or electronic book, etc.)
, An image playback device equipped with a recording medium (specifically, Digital Versaille D).
A device provided with a display capable of reproducing a recording medium such as isc (DVD) and displaying the image) and the like.

図121(A)はディスプレイであり、筐体900711、支持台900712、表示部
900713、入力手段900714、センサ(力、変位、位置、速度、加速度、角速度
、回転数、距離、光、液、磁気、温度、化学、音声、時間、硬度、電場、電流、電圧、電
力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの)9
00715、マイクロフォン900716、スピーカ900717、操作キー90071
8、LEDランプ900719等を含む。図121(A)に示すディスプレイは、様々な
情報(静止画、動画、テキスト画像など)を表示部に表示する機能を有する。なお、図1
21(A)に示すディスプレイが有する機能はこれに限定されず、様々な機能を有するこ
とができる。
FIG. 121 (A) is a display, which is a housing 900711, a support base 900712, a display unit 900713, an input means 900114, and a sensor (force, displacement, position, speed, acceleration, angular velocity, rotation speed, distance, light, liquid, magnetic). , Temperature, chemistry, voice, time, hardness, electric field, current, voltage, power, radiation, flow rate, humidity, gradient, vibration, odor or infrared) 9)
00715, microphone 9000176, speaker 9000177, operation keys 90071
8. Includes LED lamps 900719 and the like. The display shown in FIG. 121 (A) has a function of displaying various information (still image, moving image, text image, etc.) on the display unit. In addition, FIG.
The function of the display shown in 21 (A) is not limited to this, and can have various functions.

図121(B)はカメラであり、本体900731、表示部900732、受像部900
733、操作キー900734、外部接続ポート900735、シャッター900736
、入力手段900737、センサ900738(力、変位、位置、速度、加速度、角速度
、回転数、距離、光、液、磁気、温度、化学、音声、時間、硬度、電場、電流、電圧、電
力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの)、
マイクロフォン900739、スピーカ900740、LEDランプ900741等を含
む。図121(B)に示すカメラは、静止画を撮影する機能を有する。動画を撮影する機
能を有する。撮影した画像(静止画、動画)を自動で補正する機能を有する。撮影した画
像を記録媒体(外部又はデジタルカメラに内臓)に保存する機能を有する。撮影した画像
を表示部に表示する機能を有する。なお、図121(B)に示すカメラが有する機能はこ
れに限定されず、様々な機能を有することができる。
FIG. 121 (B) is a camera, which is a main body 900731, a display unit 900732, and an image receiving unit 900.
733, operation key 900734, external connection port 900735, shutter 900736
, Input means 900737, Sensor 900738 (force, displacement, position, speed, acceleration, angular velocity, rotation speed, distance, light, liquid, magnetism, temperature, chemistry, voice, time, hardness, electric field, current, voltage, power, radiation , Includes the ability to measure flow, humidity, gradient, vibration, odor or infrared),
Includes a microphone 900739, a speaker 900740, an LED lamp 900741 and the like. The camera shown in FIG. 121 (B) has a function of capturing a still image. It has a function to shoot moving images. It has a function to automatically correct captured images (still images, moving images). It has a function to save the captured image in a recording medium (external or built in a digital camera). It has a function to display the captured image on the display unit. The function of the camera shown in FIG. 121 (B) is not limited to this, and various functions can be provided.

図121(C)はコンピュータであり、本体900751、筐体900752、表示部9
00753、キーボード900754、外部接続ポート900755、ポインティングデ
バイス900756、入力手段900757、センサ(力、変位、位置、速度、加速度、
角速度、回転数、距離、光、液、磁気、温度、化学、音声、時間、硬度、電場、電流、電
圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むも
の)900758、マイクロフォン900759、スピーカ900760、LEDランプ
900761、リーダ/ライタ900762等を含む。図121(C)に示すコンピュー
タは、様々な情報(静止画、動画、テキスト画像など)を表示部に表示する機能を有する
。様々なソフトウェア(プログラム)によって処理を制御する機能を有する。無線通信又
は有線通信などの通信機能を有する。通信機能を用いて様々なコンピュータネットワーク
に接続する機能を有する。通信機能を用いて様々なデータの送信又は受信を行う機能を有
する。なお、図121(C)に示すコンピュータが有する機能はこれに限定されず、様々
な機能を有することができる。
FIG. 121 (C) shows a computer, which is a main body 900751, a housing 900752, and a display unit 9.
00753, keyboard 900754, external connection port 900755, pointing device 900756, input means 900757, sensor (force, displacement, position, velocity, acceleration,
Includes the ability to measure angular velocity, rotation speed, distance, light, liquid, magnetism, temperature, chemistry, voice, time, hardness, electric field, current, voltage, power, radiation, flow rate, humidity, gradient, vibration, odor or infrared. Includes 900758, microphone 900759, speaker 900760, LED lamp 900671, reader / writer 90000762, and the like. The computer shown in FIG. 121 (C) has a function of displaying various information (still image, moving image, text image, etc.) on the display unit. It has a function to control processing by various software (programs). It has communication functions such as wireless communication or wired communication. It has a function to connect to various computer networks using a communication function. It has a function to transmit or receive various data using a communication function. The functions of the computer shown in FIG. 121 (C) are not limited to this, and various functions can be provided.

図128(A)はモバイルコンピュータであり、本体901411、表示部901412
、スイッチ901413、操作キー901414、赤外線ポート901415、入力手段
901416、センサ(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液
、磁気、温度、化学、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度
、傾度、振動、におい又は赤外線を測定する機能を含むもの)901417、マイクロフ
ォン901418、スピーカ901419、LEDランプ901420等を含む。図12
8(A)に示すモバイルコンピュータは、様々な情報(静止画、動画、テキスト画像など
)を表示部に表示する機能を有する。表示部にタッチパネルの機能を有する。カレンダー
、日付又は時刻などを表示する機能を表示部に有する。様々なソフトウェア(プログラム
)によって処理を制御する機能を有する。無線通信機能を有する。無線通信機能を用いて
様々なコンピュータネットワークに接続する機能を有する。無線通信機能を用いて様々な
データの送信又は受信を行う機能を有する。なお、図128(A)に示すモバイルコンピ
ュータが有する機能はこれに限定されず、様々な機能を有することができる。
FIG. 128 (A) shows a mobile computer, which is a main body 901411 and a display unit 901412.
, Switch 901413, operation key 901414, infrared port 901415, input means 901416, sensor (force, displacement, position, speed, acceleration, angular velocity, rotation speed, distance, light, liquid, magnetism, temperature, chemistry, voice, time, hardness 901417, microphone 901418, speaker 901419, LED lamp 901420, etc., including the function of measuring electric field, current, voltage, electric power, radiation, flow rate, humidity, inclination, vibration, odor or infrared rays. FIG. 12
The mobile computer shown in 8 (A) has a function of displaying various information (still image, moving image, text image, etc.) on the display unit. The display unit has a touch panel function. The display unit has a function to display a calendar, a date, a time, and the like. It has a function to control processing by various software (programs). It has a wireless communication function. It has a function to connect to various computer networks using a wireless communication function. It has a function to transmit or receive various data using a wireless communication function. The functions of the mobile computer shown in FIG. 128 (A) are not limited to this, and various functions can be provided.

図128(B)は記録媒体を備えた携帯型の画像再生装置(たとえば、DVD再生装置)
であり、本体901431、筐体901432、表示部A901433、表示部B901
434、記録媒体(DVD等)読み込み部901435、操作キー901436、スピー
カ部901437、入力手段901438、センサ901439(力、変位、位置、速度
、加速度、角速度、回転数、距離、光、液、磁気、温度、化学、音声、時間、硬度、電場
、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機
能を含むもの)、マイクロフォン901440、LEDランプ901441等を含む。表
示部A901433は主として画像情報を表示し、表示部B901434は主として文字
情報を表示することができる。
FIG. 128 (B) shows a portable image playback device (for example, a DVD playback device) provided with a recording medium.
The main body 901431, the housing 901432, the display unit A901433, and the display unit B901.
434, recording medium (DVD, etc.) reading unit 901435, operation key 901436, speaker unit 901437, input means 901438, sensor 901439 (force, displacement, position, speed, acceleration, angular velocity, rotation speed, distance, light, liquid, magnetism, Includes functions for measuring temperature, chemistry, voice, time, hardness, electric field, current, voltage, power, radiation, flow rate, humidity, gradient, vibration, odor or infrared rays), microphone 901440, LED lamp 901441 and the like. The display unit A901433 can mainly display image information, and the display unit B901434 can mainly display character information.

図128(C)はゴーグル型ディスプレイであり、本体901451、表示部90145
2、イヤホン901453、支持部901454、入力手段901455、センサ(力、
変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学、音声、
時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤
外線を測定する機能を含むもの)901456、マイクロフォン901457、スピーカ
901458等を含む。図128(C)に示すゴーグル型ディスプレイは、外部から取得
した画像(静止画、動画、テキスト画像など)を表示部に表示する機能を有する。なお、
図128(C)に示すゴーグル型ディスプレイが有する機能はこれに限定されず、様々な
機能を有することができる。
FIG. 128 (C) shows a goggle type display, which is a main body 901451 and a display unit 90145.
2. Earphone 901453, support 901454, input means 901455, sensor (force,
Displacement, position, speed, acceleration, angular velocity, rotation speed, distance, light, liquid, magnetism, temperature, chemistry, voice,
Includes functions to measure time, hardness, electric field, current, voltage, power, radiation, flow rate, humidity, gradient, vibration, odor or infrared rays) 901456, microphone 901457, speaker 901458 and the like. The goggle-type display shown in FIG. 128 (C) has a function of displaying an image (still image, moving image, text image, etc.) acquired from the outside on the display unit. In addition, it should be noted.
The function of the goggle type display shown in FIG. 128 (C) is not limited to this, and can have various functions.

図129(A)は携帯型遊技機であり、筐体901511、表示部901512、スピー
カ部901513、操作キー901514、記憶媒体挿入部901515、入力手段90
1516、センサ(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁
気、温度、化学、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾
度、振動、におい又は赤外線を測定する機能を含むもの)901517、マイクロフォン
901518、LEDランプ901519等を含む。図129(A)に示す携帯型遊技機
は、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能
を有する。他の携帯型遊技機と無線通信を行って情報を共有する機能を有する。なお、図
129(A)に示す携帯型遊技機が有する機能はこれに限定されず、様々な機能を有する
ことができる。
FIG. 129 (A) shows a portable gaming machine, which includes a housing 901511, a display unit 901512, a speaker unit 901513, an operation key 901514, a storage medium insertion unit 901515, and an input means 90.
1516, Sensor (force, displacement, position, speed, acceleration, angular velocity, rotation speed, distance, light, liquid, magnetism, temperature, chemistry, voice, time, hardness, electric field, current, voltage, power, radiation, flow rate, humidity 901517, microphone 901518, LED lamp 901519 and the like. The portable gaming machine shown in FIG. 129 (A) has a function of reading out a program or data recorded on a recording medium and displaying it on a display unit. It has a function to share information by wirelessly communicating with other portable game machines. The functions of the portable game machine shown in FIG. 129 (A) are not limited to this, and various functions can be provided.

図129(B)はテレビ受像機能付きデジタルカメラであり、本体901531、表示部
901532、操作キー901533、スピーカ901534、シャッター901535
、受像部901536、アンテナ901537、入力手段901538、センサ(力、変
位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学、音声、時
間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外
線を測定する機能を含むもの)901539、マイクロフォン901540、LEDラン
プ901541等を含む。図129(B)に示すテレビ受像機付きデジタルカメラは、静
止画を撮影する機能を有する。動画を撮影する機能を有する。撮影した画像を自動で補正
する機能を有する。アンテナから様々な情報を取得する機能を有する。撮影した画像、又
はアンテナから取得した情報を保存する機能を有する。撮影した画像、又はアンテナから
取得した情報を表示部に表示する機能を有する。なお、図121(H)に示すテレビ受像
機付きデジタルカメラが有する機能はこれに限定されず、様々な機能を有することができ
る。
FIG. 129 (B) is a digital camera with a television image receiving function, which includes a main body 901531, a display unit 901532, operation keys 901533, a speaker 901534, and a shutter 901535.
, Image receiving unit 901536, antenna 901537, input means 901538, sensor (force, displacement, position, speed, acceleration, angular velocity, rotation speed, distance, light, liquid, magnetism, temperature, chemistry, voice, time, hardness, electric field, current , Includes functions to measure voltage, power, radiation, flow rate, humidity, gradient, vibration, odor or infrared rays) 901539, microphone 901540, LED lamp 901541 and the like. The digital camera with a television receiver shown in FIG. 129 (B) has a function of capturing a still image. It has a function to shoot moving images. It has a function to automatically correct the captured image. It has a function to acquire various information from the antenna. It has a function to save the captured image or the information acquired from the antenna. It has a function to display the captured image or the information acquired from the antenna on the display unit. The functions of the digital camera with a television receiver shown in FIG. 121 (H) are not limited to this, and various functions can be provided.

図130は携帯型遊技機であり、筐体901611、第1表示部901612、第2表示
部901613、スピーカ部901614、操作キー901615、記録媒体挿入部90
1616、入力手段901617、センサ(力、変位、位置、速度、加速度、角速度、回
転数、距離、光、液、磁気、温度、化学、音声、時間、硬度、電場、電流、電圧、電力、
放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの)901
618、マイクロフォン901619、LEDランプ901620等を含む。図130に
示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータを読み出して表示
部に表示する機能を有する。他の携帯型遊技機と無線通信を行って情報を共有する機能を
有する。なお、図130に示す携帯型遊技機が有する機能はこれに限定されず、様々な機
能を有することができる。
FIG. 130 is a portable gaming machine, which is a housing 901611, a first display unit 901612, a second display unit 901613, a speaker unit 901614, an operation key 901615, and a recording medium insertion unit 90.
1616, Input means 901617, Sensor (force, displacement, position, speed, acceleration, angular velocity, rotation speed, distance, light, liquid, magnetism, temperature, chemistry, voice, time, hardness, electric field, current, voltage, power,
Includes the ability to measure radiation, flow rate, humidity, gradient, vibration, odor or infrared) 901
618, microphone 901619, LED lamp 901620 and the like are included. The portable gaming machine shown in FIG. 130 has a function of reading out a program or data recorded on a recording medium and displaying it on a display unit. It has a function to share information by wirelessly communicating with other portable game machines. The functions of the portable game machine shown in FIG. 130 are not limited to this, and can have various functions.

図121(A)乃至(C)、図128(A)乃至(C)、図129(A)乃至(C)、及
び図130に示したように、電子機器は、何らかの情報を表示するための表示部を有する
ことを特徴とする。電子機器は、広い視野角を有する表示部を備えることができる。
As shown in FIGS. 121 (A) to (C), 128 (A) to (C), 129 (A) to (C), and 130, the electronic device is for displaying some information. It is characterized by having a display unit. The electronic device can include a display unit having a wide viewing angle.

次に、半導体装置の応用例を説明する。 Next, an application example of the semiconductor device will be described.

図122に、半導体装置を、建造物と一体にして設けた例について示す。図122は、筐
体900810、表示部900811、操作部であるリモコン装置900812、スピー
カ部900813等を含む。半導体装置は、壁かけ型として建物と一体となっており、設
置するスペースを広く必要とすることなく設置可能である。
FIG. 122 shows an example in which the semiconductor device is provided integrally with the building. FIG. 122 includes a housing 900810, a display unit 900811, a remote control device 900812 which is an operation unit, a speaker unit 900713 and the like. The semiconductor device is integrated with the building as a wall-mounted type, and can be installed without requiring a large space for installation.

図123に、建造物内に半導体装置を、建造物と一体にして設けた別の例について示す。
表示パネル900901は、ユニットバス900902と一体に取り付けられており、入
浴者は表示パネル900901の視聴が可能になる。表示パネル900901は入浴者が
操作することで情報を表示する機能を有する。広告又は娯楽手段として利用できる機能を
有する。
FIG. 123 shows another example in which the semiconductor device is provided integrally with the building in the building.
The display panel 900901 is integrally attached to the unit bath 900902, so that the bather can view the display panel 900901. The display panel 900901 has a function of displaying information by being operated by a bather. It has a function that can be used as an advertisement or entertainment means.

なお、半導体装置は、図123で示したユニットバス900902の側壁だけではなく、
様々な場所に設置することができる。たとえば、鏡面の一部又は浴槽自体と一体にするな
どとしてもよい。このとき、表示パネル900901の形状は、鏡面又は浴槽の形状に合
わせたものとなっていてもよい。
The semiconductor device is not limited to the side wall of the unit bus 900902 shown in FIG. 123.
It can be installed in various places. For example, it may be integrated with a part of the mirror surface or the bathtub itself. At this time, the shape of the display panel 900901 may match the shape of the mirror surface or the bathtub.

図124に、半導体装置を、建造物と一体にして設けた別の例について示す。表示パネル
901002は、柱状体901001の曲面に合わせて湾曲させて取り付けられている。
なお、ここでは柱状体901001を電柱として説明する。
FIG. 124 shows another example in which the semiconductor device is provided integrally with the building. The display panel 901002 is attached so as to be curved according to the curved surface of the columnar body 901001.
Here, the columnar body 901001 will be described as a utility pole.

図124に示す表示パネル901002は、人間の視点より高い位置に設けられている。
電柱のように屋外で繰り返し林立している建造物に表示パネル901002を設置するこ
とで、不特定多数の視認者に広告を行なうことができる。ここで、表示パネル90100
2は、外部からの制御により、同じ画像を表示させること、及び瞬時に画像を切替えるこ
とが容易であるため、極めて効率的な情報表示、及び広告効果が期待できる。表示パネル
901002に自発光型の表示素子を設けることで、夜間であっても、視認性の高い表示
媒体として有用であるといえる。電柱に設置することで、表示パネル901002の電力
供給手段の確保が容易である。災害発生時などの非常事態の際には、被災者に素早く正確
な情報を伝達する手段ともなり得る。
The display panel 901002 shown in FIG. 124 is provided at a position higher than the human viewpoint.
By installing the display panel 901002 in a building that is repeatedly forested outdoors, such as a utility pole, it is possible to advertise to an unspecified number of viewers. Here, the display panel 90100
In No. 2, since it is easy to display the same image and to switch the image instantly by external control, extremely efficient information display and advertising effect can be expected. By providing the display panel 901002 with a self-luminous display element, it can be said that it is useful as a display medium with high visibility even at night. By installing it on a utility pole, it is easy to secure a power supply means for the display panel 901002. It can also be a means of quickly and accurately communicating information to disaster victims in the event of an emergency such as a disaster.

なお、表示パネル901002としては、たとえば、フィルム状の基板に有機トランジス
タなどのスイッチング素子を設けて表示素子を駆動することにより画像の表示を行なう表
示パネルを用いることができる。
As the display panel 901002, for example, a display panel that displays an image by providing a switching element such as an organic transistor on a film-like substrate and driving the display element can be used.

なお、本実施形態において、建造物として壁、柱状体、ユニットバスを例としたが、本実
施形態はこれに限定されず、様々な建造物に半導体装置を設置することができる。
In the present embodiment, a wall, a columnar body, and a unit bath are taken as examples of buildings, but the present embodiment is not limited to this, and semiconductor devices can be installed in various buildings.

次に、半導体装置を、移動体と一体にして設けた例について示す。 Next, an example in which the semiconductor device is provided integrally with the moving body will be described.

図125は、半導体装置を、自動車と一体にして設けた例について示した図である。表示
パネル901102は、自動車の車体901101と一体に取り付けられており、車体の
動作又は車体内外から入力される情報をオンデマンドに表示することができる。なお、ナ
ビゲーション機能を有していてもよい。
FIG. 125 is a diagram showing an example in which a semiconductor device is provided integrally with an automobile. The display panel 901022 is integrally attached to the vehicle body 901101, and can display the operation of the vehicle body or information input from inside and outside the vehicle body on demand. It may have a navigation function.

なお、半導体装置は、図125で示した車体901101だけではなく、様々な場所に設
置することができる。たとえば、ガラス窓、ドア、ハンドル、シフトレバー、座席シート
、ルームミラー等と一体にしてもよい。このとき、表示パネル901102の形状は、設
置するもの形状に合わせたものとなっていてもよい。
The semiconductor device can be installed not only in the vehicle body 901101 shown in FIG. 125 but also in various places. For example, it may be integrated with a glass window, a door, a handle, a shift lever, a seat, a rearview mirror, or the like. At this time, the shape of the display panel 901022 may be matched to the shape of the one to be installed.

図126は、半導体装置を、列車車両と一体にして設けた例について示した図である。 FIG. 126 is a diagram showing an example in which a semiconductor device is provided integrally with a train car.

図126(a)は、列車車両のドア901201のガラスに表示パネル901202を設
けた例について示した図である。従来の紙による広告に比べて、広告切替えの際に必要と
なる人件費がかからないという利点がある。表示パネル901202は、外部からの信号
により表示部で表示される画像の切り替えを瞬時に行なうことが可能であるため、たとえ
ば、電車の乗降客の客層が入れ替わる時間帯ごとに表示パネルの画像を切り替えることが
でき、より効果的な広告効果が期待できる。
FIG. 126 (a) is a diagram showing an example in which a display panel 901202 is provided on the glass of the door 901201 of a train vehicle. Compared to conventional paper advertisements, there is an advantage that the labor cost required for switching advertisements is not required. Since the display panel 901202 can instantly switch the image displayed on the display unit by a signal from the outside, for example, the image on the display panel is switched at each time zone when the customer base of train passengers changes. It is possible to expect a more effective advertising effect.

図126(b)は、列車車両のドア901201のガラスの他に、ガラス窓901203
、及び天井901204に表示パネル901202を設けた例について示した図である。
このように、半導体装置は、従来では設置が困難であった場所に容易に設置することが可
能であるため、効果的な広告効果を得ることができる。半導体装置は、外部からの信号に
より表示部で表示される画像の切り替えを瞬時に行なうことが可能であるため、広告切替
え時のコスト及び時間が削減でき、より柔軟な広告の運用及び情報伝達が可能となる。
FIG. 126 (b) shows the glass window 901203 in addition to the glass of the train car door 901201.
, And an example showing an example in which the display panel 901202 is provided on the ceiling 901204.
As described above, since the semiconductor device can be easily installed in a place where it has been difficult to install in the past, an effective advertising effect can be obtained. Since the semiconductor device can instantly switch the image displayed on the display unit by the signal from the outside, the cost and time for switching the advertisement can be reduced, and more flexible advertisement operation and information transmission can be performed. It will be possible.

なお、半導体装置は、図126で示したドア901201、ガラス窓901203、及び
天井901204だけではなく、様々な場所に設置することができる。たとえば、つり革
、座席シート、てすり、床等と一体にしてもよい。このとき、表示パネル901202の
形状は、設置するもの形状に合わせたものとなっていてもよい。
The semiconductor device can be installed not only in the door 901201, the glass window 901203, and the ceiling 901204 shown in FIG. 126, but also in various places. For example, it may be integrated with straps, seats, railings, floors, and the like. At this time, the shape of the display panel 901202 may be matched to the shape of the one to be installed.

図127は、半導体装置を、旅客用飛行機と一体にして設けた例について示した図である
FIG. 127 is a diagram showing an example in which a semiconductor device is provided integrally with a passenger airplane.

図127(a)は、旅客用飛行機の座席上部の天井901301に表示パネル90130
2を設けたときの、使用時の形状について示した図である。表示パネル901302は、
天井901301とヒンジ部901303を介して一体に取り付けられており、ヒンジ部
901303の伸縮により乗客は表示パネル901302の視聴が可能になる。表示パネ
ル901302は乗客が操作することで情報を表示する機能を有する。広告又は娯楽手段
として利用できる機能を有する。図127(b)に示すように、ヒンジ部を折り曲げて天
井901301に格納することにより、離着陸時の安全に配慮することができる。なお、
緊急時に表示パネルの表示素子を点灯させることで、情報伝達手段及び誘導灯としても利
用可能である。
FIG. 127 (a) shows a display panel 90130 on the ceiling 901301 above the seat of a passenger airplane.
It is a figure which showed the shape at the time of use when 2 is provided. The display panel 901302 is
It is integrally attached to the ceiling 901301 via the hinge portion 901303, and the expansion and contraction of the hinge portion 901303 allows passengers to view the display panel 901302. The display panel 901302 has a function of displaying information by being operated by a passenger. It has a function that can be used as an advertisement or entertainment means. As shown in FIG. 127 (b), by bending the hinge portion and storing it in the ceiling 901301, safety at the time of takeoff and landing can be considered. In addition, it should be noted.
By turning on the display element of the display panel in an emergency, it can also be used as an information transmission means and a guide light.

なお、半導体装置は、図127で示した天井901301だけではなく、様々な場所に設
置することができる。たとえば、座席シート、座席テーブル、肘掛、窓等と一体にしても
よい。多数の人が同時に視聴できる大型の表示パネルを、機体の壁に設置してもよい。こ
のとき、表示パネル901302の形状は、設置するもの形状に合わせたものとなってい
てもよい。
The semiconductor device can be installed not only in the ceiling 901301 shown in FIG. 127 but also in various places. For example, it may be integrated with a seat, a seat table, an armrest, a window, or the like. A large display panel that can be viewed by a large number of people at the same time may be installed on the wall of the aircraft. At this time, the shape of the display panel 901302 may be matched to the shape of the one to be installed.

なお、本実施形態において、移動体としては電車車両本体、自動車車体、飛行機車体につ
いて例示したがこれに限定されず、自動二輪車、自動四輪車(自動車、バス等を含む)、
電車(モノレール、鉄道等を含む)、船舶等、様々なものに設置することができる。半導
体装置は、外部からの信号により、移動体内における表示パネルの表示を瞬時に切り替え
ることが可能であるため、移動体に半導体装置を設置することにより、移動体を不特定多
数の顧客を対象とした広告表示板、災害発生時の情報表示板、等の用途に用いることが可
能となる。
In the present embodiment, examples of moving bodies include train vehicle bodies, automobile bodies, and airplane bodies, but the present invention is not limited to these, and motorcycles, motorcycles (including automobiles, buses, etc.), and motorcycles.
It can be installed on various things such as trains (including monorails and railroads) and ships. Since the semiconductor device can instantly switch the display on the display panel inside the moving body by a signal from the outside, by installing the semiconductor device on the moving body, the moving body can be targeted to an unspecified number of customers. It can be used for advertisement display boards, information display boards in the event of a disaster, etc.

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容(
一部でもよい)は、別の図で述べた内容(一部でもよい)に対して、適用、組み合わせ、
又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各
々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させるこ
とが出来る。
In addition, although it has been described using various figures in this embodiment, the contents described in each figure (
(May be part) applies, combines, and applies to the content (may be part) described in another figure.
Alternatively, it can be replaced freely. Further, in the figures described so far, more figures can be formed by combining different parts with respect to each part.

同様に、本実施の形態の各々の図で述べた内容(一部でもよい)は、別の実施の形態の図
で述べた内容(一部でもよい)対して、適用、組み合わせ、又は置き換えなどを自由に行
うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の
形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。
Similarly, the content (which may be a part) described in each figure of the present embodiment may be applied, combined, or replaced with respect to the content (which may be a part) described in the figure of another embodiment. Can be done freely. Further, in the figure of the present embodiment, more figures can be constructed by combining the parts of another embodiment with respect to each part.

なお、本実施の形態は、他の実施の形態で述べた内容(一部でもよい)を、具現化した場
合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、
詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示
している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合
わせ、又は置き換えを自由に行うことができる。
In addition, in this embodiment, the contents (may be a part) described in other embodiments are improved as an example when they are embodied, an example when they are slightly deformed, and an example when a part is changed. An example of the case,
An example of the case described in detail, an example of the case of application, an example of related parts, and the like are shown. Therefore, the contents described in the other embodiments can be freely applied, combined, or replaced with the present embodiments.

100 画素
101 スイッチ
102 スイッチ
103 液晶素子
103 電位V
104 液晶素子
105 液晶素子
106 容量素子
107 容量素子
108 配線
109 配線
110 配線
111 共通電極
150 画素
151 スイッチ
152 スイッチ
153 液晶素子
154 液晶素子
155 液晶素子
156 容量素子
157 容量素子
158 配線
159 配線
160 配線
161 容量素子
200 画素
201 スイッチ
202 スイッチ
203 スイッチ
203 トランジスタ
204 液晶素子
205 液晶素子
206 液晶素子
207 容量素子
208 容量素子
209 配線
210 配線
211 配線
253 トランジスタ
260 配線
261 配線
262 配線
301 スイッチ
302 スイッチ
303 トランジスタ
309 配線
310 配線
313 配線
353 トランジスタ
356 液晶素子
359 容量素子
364 配線
400 画素
401 スイッチ
402 スイッチ
403 液晶素子
404 液晶素子
405 液晶素子
406 容量素子
407 容量素子
408 容量素子
409 容量素子
410 配線
411 配線
412 配線
413 配線
414 配線
415 配線
416 共通電極
417 容量素子
450 画素
451 スイッチ
452 スイッチ
453 液晶素子
454 液晶素子
455 液晶素子
456 容量素子
457 容量素子
458 配線
459 配線
460 配線
461 共通電極
463 容量線
465 容量線
500 画素
501 スイッチ
502 スイッチ
503 液晶素子
504 液晶素子
505 液晶素子
506 液晶素子
507 容量素子
508 容量素子
509 容量素子
510 配線
511 配線
512 配線
550 画素
551 スイッチ
552 スイッチ
553 スイッチ
554 液晶素子
555 液晶素子
556 液晶素子
557 液晶素子
558 容量素子
559 容量素子
560 配線
561 配線
562 配線
563 配線
565 容量素子
566 容量素子
572 容量素子
584 容量素子
600 画素
601 スイッチ
602 スイッチ
603 液晶素子
604 液晶素子
605 液晶素子
606 分圧素子
607 分圧素子
608 配線
609 配線
610 配線
650 画素
651 スイッチ
652 スイッチ
653 液晶素子
654 液晶素子
655 液晶素子
656 分圧素子
657 分圧素子
658 スイッチ
659 スイッチ
660 配線
661 配線
662 配線
700 画素
701 スイッチ
702 スイッチ
703 液晶素子
704 液晶素子
705 液晶素子
706 トランジスタ
707 トランジスタ
708 配線
709 配線
710 配線
750 画素
751 スイッチ
752 スイッチ
753 液晶素子
754 液晶素子
755 液晶素子
756 トランジスタ
757 トランジスタ
758 配線
759 配線
760 配線
761 配線
762 容量素子
763 容量素子
764 容量素子
800 画素
801 スイッチ
802 スイッチ
803 トランジスタ
803 液晶素子
804 トランジスタ
804 液晶素子
805 液晶素子
806 液晶素子
807 液晶素子
808 配線
809 配線
810 配線
811 配線
850 画素
851 スイッチ
852 スイッチ
853 液晶素子
854 液晶素子
855 液晶素子
856 トランジスタ
857 トランジスタ
858 配線
859 配線
860 配線
861 容量素子
900 画素
901 スイッチ
902 スイッチ
903 液晶素子
904 液晶素子
905 液晶素子
906 液晶素子
907 トランジスタ
908 トランジスタ
909 トランジスタ
910 配線
911 配線
912 配線
101N スイッチ
101P スイッチ
102N スイッチ
102P スイッチ
105a 液晶素子
105b 液晶素子
151N スイッチ
152N スイッチ
1911 信号線駆動回路
1912 走査線駆動回路
1913 画素部
1914 画素
201N スイッチ
202N スイッチ
211A 配線
251N スイッチ
252N スイッチ
301N スイッチ
302N スイッチ
401N スイッチ
402N スイッチ
451N スイッチ
452N スイッチ
501N スイッチ
502N スイッチ
551N スイッチ
552N スイッチ
601N スイッチ
602N スイッチ
651N スイッチ
652N スイッチ
701N スイッチ
702N スイッチ
751N スイッチ
752N スイッチ
801N スイッチ
802N スイッチ
851N スイッチ
852N スイッチ
901N スイッチ
902N スイッチ
107320 FPC
107321 ICチップ
170100 基板
170101 画素部
170102 画素
170103 走査線側入力端子
170104 信号線側入力端子
170105 走査線駆動回路
170106 信号線駆動回路
170200 FPC
170201 ICチップ
170300 基板
170301 画素部
170303 信号線駆動回路
170310 基板
170320 FPC
170321 シール材
170401 ICチップ
170302a 走査線駆動回路
170302b 走査線駆動回路
170501a ICチップ
170501b ICチップ
180100 表示装置
180101 画素部
180102 画素
180103 信号線駆動回路
180104 走査線駆動回路
180701 画像
180702 画像
180703 画像
180704 画像
180705 画像
180711 画像
180712 画像
180713 画像
180714 画像
180715 画像
180716 画像
180717 画像
180721 画像
180722 画像
180723 画像
180724 画像
180725 画像
180801 画像
180802 画像
180803 画像
180804 領域
180805 領域
180806 領域
180811 画像
180812 画像
180813 画像
180814 領域
180815 領域
180816 領域
180821 画像
180822 画像
180823 画像
180824 領域
180825 領域
180826 領域
180831 画像
180832 画像
180833 画像
180834 領域
180835 領域
180836 領域
180841 領域
180842 点
180901 画像
180902 画像
180903 画像
180904 領域
180905 領域
180906 領域
180907 範囲
180908 範囲
180909 ベクトル
180910 変位ベクトル
180911 画像
180912 画像
180913 画像
180914 画像
180915 領域
180916 領域
180917 領域
180918 領域
180919 範囲
180920 範囲
180921 動きベクトル
180922 変位ベクトル
180923 変位ベクトル
181000 外部画像信号
181001 水平同期信号
181002 垂直同期信号
181003 画像信号
181004 ソーススタートパルス
181005 ソースクロック
181006 ゲートスタートパルス
181007 ゲートクロック
181008 周波数制御信号
181011 制御回路
181012 ソースドライバ
181013 ゲートドライバ
181014 表示領域
181015 画像処理回路
181016 タイミング発生回路
181020 検出回路
181021 第1のメモリ
181022 第2のメモリ
181023 第3のメモリ
181023 画像信号
181024 輝度制御回路
181025 高速処理回路
181026 メモリ
20101 バックライトユニット
20102 拡散板
20103 導光板
20104 反射板
20105 ランプリフレクタ
20106 光源
20107 液晶パネル
20201 バックライトユニット
20202 ランプリフレクタ
20203 冷陰極管
20211 バックライトユニット
20212 ランプリフレクタ
20213 発光ダイオード(LED)
20213W 発光ダイオード
20221 バックライトユニット
20222 ランプリフレクタ
20223 発光ダイオード(LED)
20224 発光ダイオード(LED)
20225 発光ダイオード(LED)
20231 バックライトユニット
20232 ランプリフレクタ
20233 発光ダイオード(LED)
20234 発光ダイオード(LED)
20235 発光ダイオード(LED)
20300 偏光フィルム
20301 保護フィルム
20302 基板フィルム
20303 PVA偏光フィルム
20304 基板フィルム
20305 粘着剤層
20306 離型フィルム
20401 映像信号
20402 制御回路
20403 信号線駆動回路
20404 走査線駆動回路
20405 画素部
20406 照明手段
20407 電源
20408 駆動回路部
20410 走査線
20412 信号線
20431 シフトレジスタ
20432 ラッチ
20433 ラッチ
20434 レベルシフタ
20435 バッファ
20441 シフトレジスタ
20442 レベルシフタ
20443 バッファ
20500 バックライトユニット
20501 拡散板
20502 遮光板
20503 ランプリフレクタ
20504 光源
20505 液晶パネル
20510 バックライトユニット
20511 拡散板
20512 遮光板
20513 ランプリフレクタ
20514 光源
20515 液晶パネル
20514a 光源(R)
20514b 光源(G)
20514c 光源(B)
40100 画素
40101 トランジスタ
40102 液晶素子
40103 容量素子
40104 配線
40105 配線
40106 配線
40107 対向電極
40110 画素
40111 トランジスタ
40112 液晶素子
40113 容量素子
40114 配線
40115 配線
40116 配線
40200 画素(画素
40200 画素
40201 トランジスタ
40202 液晶素子
40203 容量素子
40204 配線
40205 配線
40206 配線
40207 対向電極
40210 画素
40211 トランジスタ
40212 液晶素子
40213 容量素子
40214 配線
40215 配線
40216 配線
40217 対向電極
40300 サブ画素
40301 トランジスタ
40302 液晶素子
40303 容量素子
40304 配線
40305 配線
40306 配線
40307 対向電極
40310 サブ画素
40311 トランジスタ
40312 液晶素子
40313 容量素子
40315 配線
40316 配線
40317 対向電極
40320 画素
50100 液晶層
50101 基板
50102 基板
50103 偏光板
50104 偏光板
50105 電極
50106 電極
50200 液晶層
50201 基板
50202 基板
50203 偏光板
50204 偏光板
50205 電極
50206 電極
50210 液晶層
50211 基板
50212 基板
50213 偏光板
50214 偏光板
50215 電極
50216 電極
50300 液晶層
50301 基板
50302 基板
50303 偏光板
50304 偏光板
50305 電極
50306 電極
50310 液晶層
50311 基板
50312 基板
50313 偏光板
50314 偏光板
50315 電極
50316 電極
50400 液晶層
50401 基板
50402 基板
50403 偏光板
50404 偏光板
50405 電極
50406 電極
50410 液晶層
50411 基板
50412 基板
50413 偏光板
50414 偏光板
50415 電極
50416 電極
50417 絶縁膜
50501 画素電極
50503 突起物
50601 画素電極
50602 画素電極
50611 画素電極
50612 画素電極
50631 画素電極
50632 画素電極
50641 画素電極
50642 画素電極
50701 画素電極
50702 画素電極
50711 画素電極
50712 画素電極
50731 画素電極
50732 画素電極
50741 画素電極
50742 画素電極
502117 突起物
502118 突起物
10101 基板
10102 絶縁膜
10103 導電層
10104 絶縁膜
10105 半導体層
10106 半導体層
10107 導電層
10108 絶縁膜
10109 導電層
10110 配向膜
10112 配向膜
10113 導電層
10114 遮光膜
10115 カラーフィルタ
10116 基板
10117 スペーサ
10118 液晶分子
10201 基板
10202 絶縁膜
10203 導電層
10204 絶縁膜
10205 半導体層
10206 半導体層
10207 導電層
10208 絶縁膜
10209 導電層
10210 配向膜
10212 配向膜
10213 導電層
10214 遮光膜
10215 カラーフィルタ
10216 基板
10217 スペーサ
10218 液晶分子
10219 配向制御用突起
10231 基板
10232 絶縁膜
10233 導電層
10234 絶縁膜
10235 半導体層
10236 半導体層
10237 導電層
10238 絶縁膜
10239 導電層
10240 配向膜
10242 配向膜
10243 導電層
10244 遮光膜
10245 カラーフィルタ
10246 基板
10247 スペーサ
10248 液晶分子
10249 部
10301 基板
10302 絶縁膜
10303 導電層
10304 絶縁膜
10305 半導体層
10306 半導体層
10307 導電層
10308 絶縁膜
10309 導電層
10310 配向膜
10312 配向膜
10314 遮光膜
10315 カラーフィルタ
10316 基板
10317 スペーサ
10318 液晶分子
10331 基板
10332 絶縁膜
10333 導電層
10334 絶縁膜
10335 半導体層
10336 半導体層
10337 導電層
10338 絶縁膜
10339 導電層
10340 配向膜
10342 配向膜
10343 導電層
10344 遮光膜
10345 カラーフィルタ
10346 基板
10347 スペーサ
10348 液晶分子
10349 絶縁膜
10401 走査線
10402 映像信号線
10403 容量線
10404 トランジスタ
10405 画素電極
10406 画素容量
10501 走査線
10502 映像信号線
10503 容量線
10504 トランジスタ
10505 画素電極
10506 画素容量
10507 配向制御用突起
10511 走査線
10512 映像信号線
10513 容量線
10514 トランジスタ
10515 画素電極
10516 画素容量
10517 部
10601 走査線
10602 映像信号線
10603 共通電極
10604 トランジスタ
10605 画素電極
10611 走査線
10612 映像信号線
10613 共通電極
10614 トランジスタ
10615 画素電極
106013 共通電極
70101 基板
70102 配向膜
70103 ローラ
70104 ラビング用ローラ
70105 シール材
70106 スペーサ
70107 基板
70108 配向膜
70109 液晶
70110 樹脂
70113 液晶注入口
70301 基板
70302 配向膜
70303 ローラ
70304 ラビング用ローラ
70305 シール材
70306 スペーサ
70307 基板
70308 配向膜
70309 液晶
80300 画素
80301 スイッチング用トランジスタ
80302 駆動用トランジスタ
80303 容量素子
80304 発光素子
80305 信号線
80306 走査線
80307 電源線
80308 共通電極
80309 整流素子
80400 画素
80401 スイッチング用トランジスタ
80402 駆動用トランジスタ
80403 容量素子
80404 発光素子
80405 信号線
80406 走査線
80407 電源線
80408 共通電極
80409 整流素子
80410 走査線
80500 画素
80501 スイッチング用トランジスタ
80502 駆動用トランジスタ
80503 容量素子
80504 発光素子
80505 信号線
80506 走査線
80507 電源線
80508 共通電極
80509 消去用トランジスタ
80510 走査線
80600 駆動用トランジスタ
80601 スイッチ
80602 スイッチ
80603 スイッチ
80604 容量素子
80605 容量素子
80611 信号線
80612 電源線
80613 走査線
80614 走査線
80620 発光素子
80621 共通電極
80700 駆動用トランジスタ
80701 スイッチ
80702 スイッチ
80703 スイッチ
80704 容量素子
80711 信号線
80712 電源線
80713 走査線
80714 走査線
80730 発光素子
80731 共通電極
80734 走査線
70101 基板
70102 配向膜
70103 ローラ
70104 ラビング用ローラ
70105 シール材
70106 スペーサ
70107 基板
70108 配向膜
70109 液晶
70110 樹脂
70113 液晶注入口
70301 基板
70302 配向膜
70303 ローラ
70304 ラビング用ローラ
70305 シール材
70306 スペーサ
70307 基板
70308 配向膜
70309 液晶
80300 画素
80301 スイッチング用トランジスタ
80302 駆動用トランジスタ
80303 容量素子
80304 発光素子
80305 信号線
80306 走査線
80307 電源線
80308 共通電極
80309 整流素子
80400 画素
80401 スイッチング用トランジスタ
80402 駆動用トランジスタ
80403 容量素子
80404 発光素子
80405 信号線
80406 走査線
80407 電源線
80408 共通電極
80409 整流素子
80410 走査線
80500 画素
80501 スイッチング用トランジスタ
80502 駆動用トランジスタ
80503 容量素子
80504 発光素子
80505 信号線
80506 走査線
80507 電源線
80508 共通電極
80509 消去用トランジスタ
80510 走査線
80600 駆動用トランジスタ
80601 スイッチ
80602 スイッチ
80603 スイッチ
80604 容量素子
80605 容量素子
80611 信号線
80612 電源線
80613 走査線
80614 走査線
80620 発光素子
80621 共通電極
80700 駆動用トランジスタ
80701 スイッチ
80702 スイッチ
80703 スイッチ
80704 容量素子
80711 信号線
80712 電源線
80713 走査線
80714 走査線
80730 発光素子
80731 共通電極
80734 走査線
60105 トランジスタ
60106 配線
60107 配線
60108 トランジスタ
60111 配線
60112 対向電極
60113 コンデンサ
60115 画素電極
60116 隔壁
60117 有機導電体膜
60118 有機薄膜
60119 基板
60200 基板
60201 配線
60202 配線
60203 配線
60204 配線
60205 トランジスタ
60206 トランジスタ
60207 トランジスタ
60208 画素電極
60211 隔壁
60212 有機導電体膜
60213 有機薄膜
60214 対向電極
60300 基板
60301 配線
60302 配線
60303 配線
60304 配線
60305 トランジスタ
60306 トランジスタ
60307 トランジスタ
60308 トランジスタ
60309 画素電極
60311 配線
60312 配線
60321 隔壁
60322 有機導電体膜
60323 有機薄膜
60324 対向電極
190101 陽極
190102 陰極
190103 正孔輸送領域
190104 電子輸送領域
190105 混合領域
190106 領域
190107 領域
190108 領域
190109 領域
190260 搬送室
190261 搬送室
190262 ロード室
190263 アンロード室
190264 中間処理室
190265 封止処理室
190266 搬送手段
190267 搬送手段
190268 加熱処理室
190269 成膜処理室
190270 成膜処理室
190271 成膜室
190272 プラズマ処理室
190273 成膜処理室
190274 成膜処理室
190276 成膜処理室
190380 蒸発源ホルダ
190381 蒸発源
190382 距離センサー
190383 多関節アーム
190384 材料供給管
190386 基板ステージ
190387 基板チャック
190388 マスクチャック
190389 基板
190390 シャドーマスク
190391 天板
190392 底板
190277a ゲートバルブ
190381a 蒸発源
190381b 蒸発源
190381c 蒸発源
190385a 材料供給源
190385b 材料供給源
190385c 材料供給源
120100 電極層
120102 電界発光層
120103 電極層
120104 絶縁膜
120105 絶縁膜
120106 絶縁膜
120200 電極層
120201 発光材料
120202 電界発光層
120203 電極層
120204 絶縁膜
120205 絶縁膜
120206 絶縁膜
130100 背面投影型表示装置
130101 スクリーンパネル
130102 スピーカ
130104 操作スイッチ類
130110 筐体
130111 プロジェクタユニット
130112 ミラー
130200 前面投影型表示装置
130201 投射光学系
130301 光源ユニット
130302 光源ランプ
130303 光源光学系
130304 変調ユニット
130305 ダイクロイックミラー
130306 全反射ミラー
130308 表示パネル
130309 プリズム
130310 投射光学系
130400 変調ユニット
130401 ダイクロイックミラー
130402 ダイクロイックミラー
130403 全反射ミラー
130404 偏光ビームスプリッタ
130405 偏光ビームスプリッタ
130406 偏光ビームスプリッタ
130407 反射型表示パネル
130411 投射光学系
130501 ダイクロイックミラー
130502 ダイクロイックミラー
130503 赤色光用ダイクロイックミラー
130504 位相差板
130505 カラーフィルター板
130506 マイクロレンズアレイ
130507 表示パネル
130508 表示パネル
130509 表示パネル
130511 投射光学系
900101 表示パネル
900102 画素部
900103 走査線駆動回路
900104 信号線駆動回路
900111 回路基板
900112 コントロール回路
900113 信号分割回路
900114 接続配線
900201 チューナ
900202 映像信号増幅回路
900203 映像信号処理回路
900205 音声信号増幅回路
900206 音声信号処理回路
900207 スピーカ
900208 制御回路
900209 入力部
900212 コントロール回路
900213 信号分割回路
900301 筐体
900302 表示画面
900303 スピーカ
900304 操作スイッチ
900305 入力手段
900306 センサ
900307 マイクロフォン
900310 充電器
900312 筐体
900313 表示部
900316 操作キー
900317 スピーカ部
900318 入力手段
900319 )
900320 マクロフォン
900401 表示パネル
900402 プリント配線基板
900403 画素部
900404 走査線駆動回路
900405 走査線駆動回路
900406 信号線駆動回路
900407 コントローラ
900408 中央処理装置(CPU)
900409 メモリ
900410 電源回路
900411 音声処理回路
900412 送受信回路
900413 フレキシブル配線基板(FPC)
900414 インターフェース(I/F)部
900415 アンテナ用ポート
900416 VRAM
900417 DRAM
900418 フラッシュメモリ
900419 インターフェース(I/F)部
900420 制御信号生成回路
900421 デコーダ
900421 一方デコーダ
900422 レジスタ
900423 演算回路
900424 RAM
900425 入力手段
900426 マイク
900427 スピーカ
900428 アンテナ
900501 表示パネル
900513 FPC
900530 ハウジング
900531 プリント基板
900532 スピーカ
900533 マイクロフォン
900534 送受信回路
900535 信号処理回路
900536 入力手段
900537 バッテリー
900539 筐体
900541 センサ
900600 携帯電話機
900601 本体(A)
900602 本体(B)
900603 筐体
900604 操作スイッチ類
900605 マイクロフォン
900606 スピーカ
900607 回路基板
900608 表示パネル(A)
900609 表示パネル(B)
900610 蝶番
900611 センサ
900612 入力手段
900711 筐体
900712 支持台
900713 表示部
900714 入力手段
900715 )
900716 マイクロフォン
900717 スピーカ
900718 操作キー
900719 LEDランプ
900731 本体
900732 表示部
900733 受像部
900734 操作キー
900735 外部接続ポート
900736 シャッター
900737 入力手段
900738 センサ
900739 マイクロフォン
900740 スピーカ
900741 LEDランプ
900751 本体
900752 筐体
900753 表示部
900754 キーボード
900755 外部接続ポート
900756 ポインティングデバイス
900757 入力手段
900758 )
900759 マイクロフォン
900760 スピーカ
900761 LEDランプ
900762 リーダ/ライタ
900810 筐体
900811 表示部
900812 リモコン装置
900813 スピーカ部
900901 表示パネル
900902 ユニットバス
901001 柱状体
901002 表示パネル
901101 車体
901102 表示パネル
901201 ドア
901202 表示パネル
901203 ガラス窓
901204 天井
901301 天井
901302 表示パネル
901303 ヒンジ部
901411 本体
901412 表示部
901413 スイッチ
901414 操作キー
901415 赤外線ポート
901416 入力手段
901417 )
901418 マイクロフォン
901419 スピーカ
901420 LEDランプ
901431 本体
901432 筐体
901433 表示部A
901434 表示部B
901435 部
901436 操作キー
901437 スピーカ部
901438 入力手段
901439 )
901440 マイクロフォン
901441 LEDランプ
901451 本体
901452 表示部
901453 イヤホン
901454 支持部
901455 入力手段
901456 )
901457 マイクロフォン
901458 スピーカ
901511 筐体
901512 表示部
901513 スピーカ部
901514 操作キー
901515 記憶媒体挿入部
901516 入力手段
901517 )
901518 マイクロフォン
901519 LEDランプ
901531 本体
901532 表示部
901533 操作キー
901534 スピーカ
901535 シャッター
901536 受像部
901537 アンテナ
901538 入力手段
901539 センサ
901540 マイクロフォン
901541 LEDランプ
901611 筐体
901612 表示部
901613 表示部
901614 スピーカ部
901615 操作キー
901616 記録媒体挿入部
901617 入力手段
901618 )
901619 マイクロフォン
901620 LEDランプ
100 pixels 101 switch 102 switch 103 liquid crystal element 103 potential V
104 Liquid crystal element 105 Liquid crystal element 106 Capacitive element 107 Capacitive element 108 Wiring 109 Wiring 110 Wiring 111 Common electrode 150 pixels 151 Switch 152 Switch 153 Liquid crystal element 154 Liquid crystal element 155 Liquid crystal element 156 Capacitive element 157 Capacitive element 158 Wiring 159 Wiring 160 Wiring 161 Capacitance Element 200 pixel 201 switch 202 switch 203 switch 203 transistor 204 liquid crystal element 205 liquid crystal element 206 liquid crystal element 207 capacitive element 208 capacitive element 209 wiring 210 wiring 211 wiring 253 transistor 260 wiring 261 wiring 262 wiring 301 switch 302 switch 303 transistor 309 wiring 310 wiring 313 Wiring 353 Transistor 356 Liquid crystal element 359 Capacitive element 364 Wiring 400 Pixel 401 Switch 402 Switch 403 Liquid crystal element 404 Liquid crystal element 405 Liquid crystal element 406 Capacitive element 407 Capacitive element 408 Capacitive element 409 Capacitive element 410 Wiring 411 Wiring 421 Wiring 413 Wiring 414 Wiring 415 Wiring 416 Common electrode 417 Capacitive element 450 pixel 451 Switch 452 Switch 453 Liquid crystal element 454 Liquid crystal element 455 Liquid crystal element 456 Capacitive element 457 Capacitive element 458 Wiring 459 Wiring 460 Wiring 461 Common electrode 463 Capacitive line 465 Capacitive line 500 pixel 501 Switch 502 Switch 503 Liquid crystal element 504 Liquid crystal element 505 Liquid crystal element 506 Liquid crystal element 507 Capacitive element 508 Capacitive element 509 Capacitive element 510 Wiring 511 Wiring 512 Wiring 550 Pixel 551 Switch 552 Switch 555 Switch 554 Liquid crystal element 555 Liquid crystal element 556 Liquid crystal element 557 Liquid crystal element 558 Capacitive element 559 Capacitive element 560 Wiring 561 Wiring 562 Wiring 563 Wiring 565 Capacitive element 566 Capacitive element 57 Capacitive element 584 Capacitive element 600 pixel 601 Switch 602 Switch 603 Liquid crystal element 604 Liquid crystal element 605 Liquid crystal element 606 Pressure dividing element 607 Pressure dividing element 608 Wiring 609 Wiring 610 Wiring 650 Pixel 651 Switch 652 Switch 653 Liquid crystal element 654 Liquid crystal element 655 Liquid crystal element 656 Pressure dividing element 657 Pressure dividing element 658 Switch 659 Switch 660 Wiring 661 Wiring 661 Wiring 662 Wiring 700 Pixel 701 Switch 702 Switch 703 Liquid crystal element 704 Liquid crystal element 705 Liquid crystal element 706 Transistor 707 Transistor 708 Wiring 709 Wiring 710 Wiring 750 Pixel 751 Switch 752 Switch 753 Liquid crystal element 754 Liquid crystal element 755 Liquid crystal element 756 Transistor 757 Transistor 758 Wiring 759 Wiring 760 Element 763 Capacitive element 764 Capacitive element 800 pixel 801 switch 802 switch 803 transistor 803 liquid crystal element 804 transistor 804 liquid crystal element 805 liquid crystal element 806 liquid crystal element 807 liquid crystal element 808 wiring 809 wiring 810 wiring 81 wiring 850 pixel 851 switch 852 switch 851 liquid crystal element 854 Liquid crystal element 855 Liquid crystal element 856 Transistor 857 Transistor 858 Transistor 859 Wire 860 Wire 861 Capacitive element 900 pixel 901 Switch 902 Switch 903 Liquid crystal element 904 Liquid crystal element 905 Liquid crystal element 906 Liquid crystal element 907 Transistor 908 Transistor 909 Transistor 910 Wire 911 Wire 912 Wire 101N Switch 101P switch 102N switch 102P switch 105a liquid crystal element 105b liquid crystal element 151N switch 152N switch 1911 signal line drive circuit 1912 scanning line drive circuit 1913 pixel part 1914 pixel 201N switch 202N switch 211A wiring 251N switch 252N switch 301N switch 302N switch 401N switch 402N switch 451N Switch 452N Switch 501N Switch 502N Switch 551N Switch 552N Switch 601N Switch 602N Switch 651N Switch 652N Switch 701N Switch 702N Switch 751N Switch 752N Switch 801N Switch 802N Switch 851N Switch 852N Switch 901N Switch 902N Switch 107320 FPC
107321 IC chip 170100 Board 170101 Pixel part 170102 Pixel 170103 Scan line side input terminal 170104 Signal line side input terminal 170105 Scan line drive circuit 170106 Signal line drive circuit 170200 FPC
170201 IC chip 170300 Board 170301 Pixel part 170303 Signal line drive circuit 170310 Board 170320 FPC
170321 Sealing material 170401 IC chip 170302a Scanning line drive circuit 170302b Scanning line drive circuit 170501a IC chip 170501b IC chip 180100 Display device 180101 Pixel unit 180102 Pixel 180103 Signal line drive circuit 180104 Scanning line drive circuit 180701 Image 180702 Image 180703 Image 180704 Image 180705 Image 180711 Image 180712 Image 180713 Image 180714 Image 180715 Image 180716 Image 180717 Image 180721 Image 180722 Image 180723 Image 180724 Image 180725 Image 180801 Image 180802 Image 180803 Image 180804 Area 180805 Area 180806 Area 18081 Image 180812 Image 180816 Image 180818 180822 Image 180823 Image 180824 Area 180825 Area 180826 Area 180831 Image 180823 Image 180833 Image 180834 Area 180835 Area 180836 Area 180841 Area 180842 Point 180901 Image 180902 Image 180903 Image 180904 Area 180905 Area 180906 Area 18009 Vector 18009 Image 180913 Image 180914 Image 180915 Region 180916 Region 180917 Region 180918 Region 180919 Range 180920 Range 180921 Motion vector 180922 Displacement vector 180923 Displacement vector 181000 External image signal 181001 Horizontal sync signal 181002 Vertical sync signal 181003 Image signal 181004 Source start pulse 18100 Start pulse 181007 Gate clock 181008 Frequency control signal 181011 Control circuit 1810112 Source driver 181013 Gate driver 181014 Display area 181015 Image processing circuit 181016 Timing generation circuit 181020 Detection circuit 181021 First memory 181022 Second memory 181023 Third Memory 181023 Image signal 181024 Brightness control circuit 181025 High-speed processing circuit 181026 Memory 20101 Diffuse plate 20100 Light guide plate 20104 Reflector plate 20105 Lamp reflector 20106 Light source 20107 Liquid crystal panel 20102 Backlight unit 2022 Lamp reflector 20102 Cold cathode tube 20211 Backlight unit 20212 Lamp reflector 20213 Light emitting diode (LED)
20213W Light emitting diode 20221 Backlight unit 20222 Lamp reflector 20223 Light emitting diode (LED)
20224 Light emitting diode (LED)
20225 Light emitting diode (LED)
20231 Backlight unit 20232 Lamp reflector 20233 Light emitting diode (LED)
20234 Light emitting diode (LED)
20235 Light emitting diode (LED)
20300 Polarizing film 20301 Protective film 20302 Substrate film 20303 PVA polarizing film 20304 Substrate film 20305 Adhesive layer 20306 Detachable film 20401 Video signal 20402 Control circuit 20403 Signal line drive circuit 20404 Scanning line drive circuit 20405 Pixel unit 20406 Lighting means 20407 Power supply 20408 Drive Circuit section 20410 Scan line 20412 Signal line 20431 Shift register 20432 Latch 20433 Latch 20434 Level shifter 20435 Buffer 20441 Shift register 20442 Level shifter 20443 Buffer 20500 Backlight unit 20501 Diffuse plate 20502 Shading plate 20503 Lamp reflector 20504 Light source 20505 Liquid crystal panel 20510 Backlight unit 20511 Diffuse Plate 20512 Shading plate 20513 Lamp reflector 20514 Light source 20515 Liquid crystal panel 20514a Light source (R)
20514b Light source (G)
20514c Light source (B)
40100 pixel 40101 transistor 40102 liquid crystal element 40103 capacitive element 40104 wiring 40105 wiring 40106 wiring 40107 facing electrode 40110 pixel 40111 transistor 40112 liquid crystal element 40113 capacitive element 40114 wiring 40115 wiring 40116 wiring 40200 pixels (pixel 40200 pixel 40201 transistor 40202 liquid crystal element 40203 capacitive element 40203 Wiring 40205 Wiring 40206 Wiring 40207 Opposite electrode 40210 Pixel 40211 Transistor 40212 Liquid crystal element 40213 Capacitive element 40214 Wiring 40215 Wiring 40216 Wiring 40217 Opposite electrode 40300 Sub-pixel 40301 Transistor 40302 Liquid crystal element 40303 Capacitive element 40304 Wiring 40305 Wiring 40306 Wiring 40307 40311 Transistor 40312 Liquid crystal element 40313 Capacitive element 40315 Wiring 40316 Wiring 40317 Opposite electrode 40320 Pixels 50100 Liquid crystal layer 50101 Substrate 50102 Substrate 50103 Plate plate 50104 Plate plate 50105 Electrode 50106 Electrode 50200 Liquid crystal layer 50201 Substrate 50202 Substrate 50203 Plate plate 50204 Plate plate 50205 Electrode 50206 Electrode 50210 Liquid crystal layer 50221 Substrate 50212 Substrate 50213 Plate plate 50214 Plate plate 50215 Electrode 50216 Electrode 50300 Liquid crystal layer 50301 Substrate 50302 Substrate 50303 Plate plate 50304 Plate plate 50305 Electrode 50306 Electrode 50310 Liquid crystal layer 50311 Substrate 50312 Substrate 50313 Plate plate 50314 Plate plate 50315 Electrode 50316 Electrode 50400 Liquid crystal layer 50401 Substrate 50402 Substrate 50403 Plate plate 50404 Plate plate 50405 Electrode 50406 Electrode 50410 Liquid crystal layer 50411 Substrate 50412 Substrate 50413 Plate plate 50414 Plate plate 50415 Electrode 50416 Electrode 50417 Insulation film 50501 Pixel electrode 50503 Transistor 50611 Pixel electrode 50612 Pixel electrode 50631 Pixel electrode 50632 Pixel electrode 50641 Pixel electrode 50642 Pixel electrode 50701 Pixel electrode 50702 Pixel electrode 50711 Pixel electrode 50712 Pixel electrode 50731 Pixel electrode 50732 Pixel electrode 50741 Pixel electrode 50742 Pixel electrode 502117 Projection 502118 Projection 10101 Substrate 10102 Insulation film 10103 Conductive layer 10104 Insulation film 10105 Semiconductor layer 10106 Semiconductor layer 10107 Conductive layer 10108 Insulation film 10109 Conductive layer 10110 10112 Alignment film 10113 Conductive layer 10114 Light-shielding film 10115 Color filter 10116 Substrate 10117 Spacer 10118 Liquid crystal molecule 10201 Substrate 10202 Insulation film 10203 Conductive layer 10204 Insulation film 10205 Semiconductor layer 10206 Semiconductor layer 10207 Conductive layer 10208 Insulation film 10209 Conductive layer 10210 Alignment film 10212 Film 10213 Conductive layer 10214 Light-shielding film 10215 Color filter 10216 Substrate 10217 Spacer 10218 Liquid crystal molecule 10219 Orientation control protrusion 10231 Substrate 10232 Insulation film 10233 Conductive layer 10234 Insulation film 10235 Semiconductor layer 10236 Semiconductor layer 10237 Conductive layer 10238 Insulation film 10239 Conductive layer 10240 Orientation Film 10242 Alignment film 10243 Conductive layer 10244 Light-shielding film 10245 Color filter 10246 Substrate 10247 Spacer 10248 Liquid crystal molecule 10249 Part 10301 Substrate 10302 Insulation film 10303 Conductive layer 10304 Insulation film 10305 Semiconductor layer 10306 Semiconductor layer 10307 Conductive layer 10308 Insulation film 10309 Conductive layer 10310 Film 10312 Alignment film 10314 Light-shielding film 10315 Color filter 10316 Substrate 10317 Spacer 10318 Liquid crystal molecule 10331 Substrate 10332 Insulation film 10333 Conductive layer 10334 Insulation film 10335 Semiconductor layer 10336 Semiconductor layer 10337 Conductive layer 10338 Insulation film 10339 Conductive layer 10340 Alignment film 10342 Alignment film 10343 Conductive layer 10344 Light-shielding film 10345 Color filter 10346 Substrate 10347 Spacer 10348 Liquid crystal molecule 10349 Insulation film 10401 Scanning line 10402 Video signal line 10403 Capacitive line 10404 Transistor 10405 Pixel electrode 10406 Pixel capacity 10501 Scanning line 10502 Video signal line 10503 Capacitive line 10504 Transistor 10505 Pixel Electrode 105 06 Pixel capacity 10507 Orientation control protrusion 10511 Scanning line 10512 Video signal line 10513 Capacitive line 10514 Transistor 10515 Pixel electrode 10516 Pixel capacity 10517 Part 10601 Scanning line 10602 Video signal line 10603 Common electrode 10604 Transistor 10605 Pixel electrode 10611 Scan line 10612 Video signal line 10613 Common electrode 10614 Transistor 10615 Pixel electrode 106015 Common electrode 70101 Substrate 70102 Alignment film 70103 Roller 70104 Rubbing roller 70105 Sealing material 70106 Spacer 70107 Substrate 70108 Alignment film 70109 Liquid crystal 70110 Resin 70113 Liquid crystal injection port 70301 Substrate 70302 Alignment film 70303 Roller 70304 Roller 70305 Sealing material 70306 Spacer 70307 Substrate 70308 Alignment film 70309 Liquid crystal 80300 Pixel 80301 Switching transistor 80302 Driving transistor 80303 Capacitive element 80304 Light emitting element 80305 Signal line 80306 Scanning line 80307 Power supply line 80308 Common electrode 80309 Rectifying element 80400 Pixel 80401 Switching transistor 80402 Drive transistor 80403 Capacitive element 80404 Light emitting element 80405 Signal line 80406 Scanning line 80407 Power supply line 80408 Common electrode 80409 Rectifying element 80410 Scanning line 80500 Pixel 80501 Switching transistor 80502 Driving transistor 80503 Capacitive element 80504 Light emitting element 80505 Signal line 80506 Scanning line 80507 Power line 80508 Common electrode 80509 Erasing transistor 80510 Scanning line 80600 Driving transistor 80601 Switch 80602 Switch 80603 Switch 80604 Capacitive element 80605 Capacitive element 80611 Signal line 80612 Power supply line 80613 Scanning line 80614 Scanning line 80620 Light emitting element 80621 Common electrode 80 Transistor 80701 Switch 80702 Switch 80703 Switch 80704 Capacitive element 80711 Signal line 80712 Power line 80713 Scan line 80714 Scan line 80730 Light emitting element 80731 Common electrode 80734 Scan line 70101 Substrate 70102 Alignment film 70103 Roller 70104 Rubbing roller 70105 Sealing material 70106 Spacer 70107 Substrate 70108 Alignment film 70109 Liquid crystal 70110 Resin 70113 Liquid crystal injection port 70301 Substrate 70302 Alignment film 70303 Roller 70304 Rubbing roller 70305 Sealing material 70306 Spacer 70307 Substrate 70308 Alignment film 70309 Liquid crystal 80300 Switching transistor 80302 Driving transistor 80303 Capacitive element 80304 Light emitting element 80305 Signal line 80306 Scanning line 80307 Power supply line 80308 Common electrode 80309 Rectifying element 80400 Pixel 80401 Switching transistor 80402 Driving transistor 80403 Capacitive element 80404 Light emitting element 80405 Signal line 80406 Scanning line 80407 Power supply line 80408 Common electrode 80409 rectifying element 80410 Scanning line 80500 Pixel 80501 Switching transistor 80502 Driving transistor 80503 Capacitive element 80504 Light emitting element 80505 Signal line 80506 Scanning line 80507 Power supply line 80508 Common electrode 80509 Erasing transistor 80510 Scanning line 80600 Transistor 80601 Switch 80602 Switch 80603 Switch 80604 Capacitive element 80605 Capacitive element 80611 Signal line 80612 Power supply line 80613 Scan line 80614 Scan line 80620 Light emitting element 80621 Common electrode 80700 Drive transistor 80701 Switch 80702 Switch 80703 Switch 80704 Capacitive element 80711 Signal line 80712 80713 Scanning line 80714 Scanning line 80730 Light emitting element 80731 Common electrode 80734 Scanning line 60105 Transistor 60106 Wiring 60107 Wiring 60108 Transistor 60111 Wiring 60112 Opposite electrode 60113 Condenser 60115 Pixel electrode 60116 Partition 60117 Organic conductor film 60118 Organic thin film 60119 Substrate 60200 Wiring 60203 Wiring 60204 Wiring 60205 Transistor 60206 Transistor 60207 Transistor 60208 Pixel electrode 60211 Partition 60212 Organic conductor film 60213 Organic thin film 6021 4 Opposite electrode 60300 Substrate 60301 Wiring 60302 Wiring 60303 Wiring 60304 Wiring 60305 Transistor 60306 Transistor 60307 Transistor 60308 Transistor 60309 Pixel electrode 60311 Wiring 60321 Wiring 60321 Partition 60322 Organic conductor film 60323 Organic thin film 60324 Opposite electrode 190101 Electrode 190102 Electrode 190102 190104 Electrode transport region 190105 Mixing region 190106 Region 190107 Region 190108 Region 190109 Region 190260 Transport chamber 190261 Transport chamber 190262 Load chamber 190263 Unload chamber 190264 Intermediate treatment chamber 190265 Sealing treatment chamber 190266 Transport means 190267 Transport means 190268 Heat treatment chamber 190269 Processing Room 190270 Film Formation Processing Room 190273 Film Formation Room 190272 Plasma Processing Room 190273 Film Formation Processing Room 190274 Film Formation Processing Room 190276 Film Formation Processing Room 190380 Evaporation Source Holder 190381 Evaporation Source 190382 Distance Sensor 190383 Articulated Arm 190384 Material Supply Tube 190386 Substrate Stage 190387 Substrate chuck 190388 Mask chuck 190389 Substrate 190390 Shadow mask 190391 Top plate 190392 Bottom plate 190277a Gate valve 190381a Evaporation source 190381b Evaporation source 190381c Evaporation source 190385a Material supply source 190385b Material supply source 190385c Material supply source 120 Layer 120104 Insulation film 120105 Insulation film 120106 Insulation film 120200 Electrode layer 120201 Light emitting material 120202 Electrode light emitting layer 120203 Electrode layer 120204 Insulation film 120205 Insulation film 120206 Insulation film 130100 Rear projection type display device 130101 Screen panel 130102 Speaker 130104 Operation switches 130110 Housing 130111 Projector unit 130112 Mirror 130200 Front projection type display 130201 Projection optical system 130301 Light source unit 130302 Light source lamp 130303 Light source optical system 130304 Modulation unit 130305 Dycroic mirror 130306 Full reflection mirror 130308 Display panel 130309 Prism 130310 Projection optics 130400 Modulation unit 130401 Dycroic mirror 130402 Dycroic mirror 130403 Full reflection mirror 130404 Polarized beam splitter 130405 Polarized beam splitter 130406 Polarized beam splitter 130407 Reflective display panel 130411 Projection optics 130501 Dycroic mirror 130502 Dycroic mirror for red light 130504 Phase difference plate 130505 Color filter plate 130506 Micro lens array 130507 Display panel 130508 Display panel 130509 Display panel 130501 Projection optical system 900101 Display panel 900102 Pixel part 900103 Scan line drive circuit 900104 Signal line drive circuit 900111 Circuit board 900112 Control circuit 900113 Signal division circuit 900114 Connection wiring 900201 Tuner 900202 Video signal amplification circuit 900203 Video signal processing circuit 900205 Audio signal amplification circuit 900206 Audio signal processing circuit 900207 Speaker 900208 Control circuit 900209 Input unit 900212 Control circuit 900213 Signal division circuit 900301 Housing 900302 Display screen 900303 Speaker 900304 Operation switch 900305 Input means 900306 Sensor 900307 Microphone 900310 Charger 900123 Housing 900133 Display unit 900316 Operation key 900137 Speaker unit 900318 Input means 900319)
900320 Macrophone 900401 Display panel 900402 Printed circuit board 900403 Pixel part 900404 Scanning line drive circuit 900405 Scanning line drive circuit 900406 Signal line drive circuit 900407 Controller 9004000 Central processing unit (CPU)
900409 Memory 900410 Power supply circuit 200441 Audio processing circuit 900142 Transmission / reception circuit 900413 Flexible wiring board (FPC)
900144 Interface (I / F) section 900145 Antenna port 900416 VRAM
900147 DRAM
900418 Flash memory 900419 Interface (I / F) section 900420 Control signal generation circuit 900421 Decoder 900421 On the other hand, decoder 900422 Register 900423 Arithmetic circuit 900424 RAM
900425 Input means 900426 Microphone 900427 Speaker 900284 Antenna 900501 Display panel 900153 FPC
900530 Housing 90053 Printed circuit board 900523 Speaker 90053 Microphone 900534 Transmission / reception circuit 90055 Signal processing circuit 900566 Input means 900537 Battery 900538 Housing 900561 Sensor 900600 Mobile phone 900601 Main unit (A)
900602 Main body (B)
900603 Housing 960604 Operation switches 960605 Microphone 960606 Speaker 960607 Circuit board 960608 Display panel (A)
2006009 Display panel (B)
900610 Hinge 900611 Sensor 900162 Input means 900711 Housing 900172 Support stand 900713 Display unit 900174 Input means 900715)
900176 Microphone 900177 Speaker 900718 Operation key 900179 LED lamp 900731 Main body 900732 Display unit 900733 Display unit 900734 Operation key 900735 External connection port 900736 Shutter 900737 Input means 900378 Sensor 900739 Microphone 900740 Speaker 990371 LED lamp 900 External connection port 900756 Pointing device 900757 Input means 900758)
900759 Microphone 900760 Speaker 90000761 LED lamp 90000762 Reader / writer 900010 Housing 900911 Display unit 900812 Remote control device 900013 Speaker unit 900901 Display panel 900902 Unit bath 901001 Columnar body 901002 Display panel 901101 Body 901102 Display panel 901201 Door 901202 901301 Ceiling 901302 Display panel 901303 Hinge part 901411 Main body 901412 Display part 901413 Switch 901414 Operation key 901415 Infrared port 901416 Input means 901417)
901418 Microphone 901419 Speaker 901420 LED lamp 901431 Main body 901432 Housing 901433 Display unit A
901434 Display unit B
901435 unit 901436 Operation key 901437 Speaker unit 901438 Input means 901439)
901440 Microphone 901441 LED lamp 901451 Main unit 901452 Display unit 901453 Earphone 901454 Support unit 901455 Input means 901456)
901457 Microphone 901458 Speaker 901511 Housing 901512 Display unit 901513 Speaker unit 901514 Operation key 901515 Storage medium insertion unit 901516 Input means 901517)
901518 Microphone 901519 LED lamp 901531 Main unit 901532 Display unit 901533 Operation key 901534 Speaker 901535 Shutter 901536 Image receiving unit 901537 Antenna 901538 Input means 901539 Sensor 901540 Microphone 901541 LED lamp 901611 Housing 901612 Display unit 901613 Display unit 901613 Display unit 9016 Insertion part 901617 Input means 901618)
901619 Microphone 901620 LED lamp

Claims (4)

同じ列方向に配置されて隣り合う第1の画素及び第2の画素を有し、
前記第1の画素は、第1のトランジスタと、第2のトランジスタと、第3のトランジスタと、第1の容量素子と、第2の容量素子と、第3の容量素子と、第1の液晶素子と、第2の液晶素子と、第1の走査線と、第2の走査線と、を有し、
前記第1のトランジスタのゲート及び前記第2のトランジスタのゲートは、前記第1の走査線と電気的に接続され、
前記第1のトランジスタのソースまたはドレインの一方は、前記第1の液晶素子の第1の端子と電気的に接続され、
前記第1の液晶素子の第1の端子は、前記第1の容量素子の第1の端子と電気的に接続され、
前記第1の容量素子の第1の端子は、前記第3のトランジスタのソースまたはドレインの一方と電気的に接続され、
前記第3のトランジスタのソースまたはドレインの他方は、前記第3の容量素子の第1の端子と電気的に接続され、
前記第3のトランジスタのゲートは、前記第2の走査線と電気的に接続され、
前記第2のトランジスタのソースまたはドレインの一方は、前記第2の液晶素子の第1の端子と電気的に接続され、
前記第2の液晶素子の第1の端子は、前記第2の容量素子の第1の端子と電気的に接続され、
前記第2の画素は、第4のトランジスタと、第5のトランジスタと、第6のトランジスタと、第4の容量素子と、第5の容量素子と、第6の容量素子と、第3の液晶素子と、第4の液晶素子と、第3の走査線と、第4の走査線と、を有し、
前記第4のトランジスタのゲート及び前記第5のトランジスタのゲートは、前記第3の走査線と電気的に接続され、
前記第4のトランジスタのソースまたはドレインの一方は、前記第3の液晶素子の第1の端子と電気的に接続され、
前記第3の液晶素子の第1の端子は、前記第4の容量素子の第1の端子と電気的に接続され、
前記第4の容量素子の第1の端子は、前記第6のトランジスタのソースまたはドレインの一方と電気的に接続され、
前記第6のトランジスタのソースまたはドレインの他方は、前記第6の容量素子の第1の端子と電気的に接続され、
前記第6のトランジスタのゲートは、前記第4の走査線と電気的に接続され、
前記第5のトランジスタのソースまたはドレインの一方は、前記第4の液晶素子の第1の端子と電気的に接続され、
前記第4の液晶素子の第1の端子は、前記第5の容量素子の第1の端子と電気的に接続され、
前記第1の容量素子の第2の端子、前記第2の容量素子の第2の端子、前記第3の容量素子の第2の端子、前記第4の容量素子の第2の端子、前記第5の容量素子の第2の端子、及び前記第6の容量素子の第2の端子は、容量線と電気的に接続されている、透過型の液晶表示装置。
It has a first pixel and a second pixel that are arranged in the same column direction and are adjacent to each other.
The first pixel includes a first transistor, a second transistor, a third transistor, a first capacitive element, a second capacitive element, a third capacitive element, and a first liquid crystal. It has an element, a second liquid crystal element, a first scanning line, and a second scanning line.
The gate of the first transistor and the gate of the second transistor are electrically connected to the first scanning line.
One of the source and drain of the first transistor is electrically connected to the first terminal of the first liquid crystal element.
The first terminal of the first liquid crystal element is electrically connected to the first terminal of the first capacitance element.
The first terminal of the first capacitive element is electrically connected to one of the source or drain of the third transistor.
The other of the source or drain of the third transistor is electrically connected to the first terminal of the third capacitive element.
The gate of the third transistor is electrically connected to the second scanning line.
One of the source and drain of the second transistor is electrically connected to the first terminal of the second liquid crystal element.
The first terminal of the second liquid crystal element is electrically connected to the first terminal of the second capacitance element.
The second pixel includes a fourth transistor, a fifth transistor, a sixth transistor, a fourth capacitive element, a fifth capacitive element, a sixth capacitive element, and a third liquid crystal. It has an element, a fourth liquid crystal element, a third scanning line, and a fourth scanning line.
The gate of the fourth transistor and the gate of the fifth transistor are electrically connected to the third scanning line.
One of the source and drain of the fourth transistor is electrically connected to the first terminal of the third liquid crystal element.
The first terminal of the third liquid crystal element is electrically connected to the first terminal of the fourth capacitive element.
The first terminal of the fourth capacitive element is electrically connected to one of the source or drain of the sixth transistor.
The other of the source or drain of the sixth transistor is electrically connected to the first terminal of the sixth capacitive element.
The gate of the sixth transistor is electrically connected to the fourth scanning line.
One of the source and drain of the fifth transistor is electrically connected to the first terminal of the fourth liquid crystal element.
The first terminal of the fourth liquid crystal element is electrically connected to the first terminal of the fifth capacitance element.
The second terminal of the first capacitance element, the second terminal of the second capacitance element, the second terminal of the third capacitance element, the second terminal of the fourth capacitance element, the first. A transmissive liquid crystal display device in which the second terminal of the capacitance element 5 and the second terminal of the sixth capacitance element are electrically connected to a capacitance line.
第1の画素と、前記第1の画素の隣に配置された第2の画素と、を有し、
前記第1の画素は、第1のトランジスタと、第2のトランジスタと、第3のトランジスタと、第1の容量素子と、第2の容量素子と、第3の容量素子と、第1の液晶素子と、第2の液晶素子と、第1の走査線と、第2の走査線と、を有し、
前記第1のトランジスタのゲート及び前記第2のトランジスタのゲートは、前記第1の走査線と電気的に接続され、
前記第1のトランジスタのソースまたはドレインの一方は、前記第1の液晶素子の第1の端子と電気的に接続され、
前記第1の液晶素子の第1の端子は、前記第1の容量素子の第1の端子と電気的に接続され、
前記第1の容量素子の第1の端子は、前記第3のトランジスタのソースまたはドレインの一方と電気的に接続され、
前記第3のトランジスタのソースまたはドレインの他方は、前記第3の容量素子の第1の端子と電気的に接続され、
前記第3のトランジスタのゲートは、前記第2の走査線と電気的に接続され、
前記第2のトランジスタのソースまたはドレインの一方は、前記第2の液晶素子の第1の端子と電気的に接続され、
前記第2の液晶素子の第1の端子は、前記第2の容量素子の第1の端子と電気的に接続され、
前記第2の画素は、第4のトランジスタと、第5のトランジスタと、第6のトランジスタと、第4の容量素子と、第5の容量素子と、第6の容量素子と、第3の液晶素子と、第4の液晶素子と、第3の走査線と、第4の走査線と、を有し、
前記第4のトランジスタのゲート及び前記第5のトランジスタのゲートは、前記第3の走査線と電気的に接続され、
前記第4のトランジスタのソースまたはドレインの一方は、前記第3の液晶素子の第1の端子と電気的に接続され、
前記第3の液晶素子の第1の端子は、前記第4の容量素子の第1の端子と電気的に接続され、
前記第4の容量素子の第1の端子は、前記第6のトランジスタのソースまたはドレインの一方と電気的に接続され、
前記第6のトランジスタのソースまたはドレインの他方は、前記第6の容量素子の第1の端子と電気的に接続され、
前記第6のトランジスタのゲートは、前記第4の走査線と電気的に接続され、
前記第5のトランジスタのソースまたはドレインの一方は、前記第4の液晶素子の第1の端子と電気的に接続され、
前記第4の液晶素子の第1の端子は、前記第5の容量素子の第1の端子と電気的に接続され、
前記第1の容量素子の第2の端子、前記第2の容量素子の第2の端子、前記第3の容量素子の第2の端子、前記第4の容量素子の第2の端子、前記第5の容量素子の第2の端子、及び前記第6の容量素子の第2の端子は、容量線と電気的に接続され、
前記第1の画素及び前記第2の画素は、前記第2の走査線が延在する方向と交差する方向に配置されている、透過型の液晶表示装置。
It has a first pixel and a second pixel arranged next to the first pixel.
The first pixel includes a first transistor, a second transistor, a third transistor, a first capacitive element, a second capacitive element, a third capacitive element, and a first liquid crystal. It has an element, a second liquid crystal element, a first scanning line, and a second scanning line.
The gate of the first transistor and the gate of the second transistor are electrically connected to the first scanning line.
One of the source and drain of the first transistor is electrically connected to the first terminal of the first liquid crystal element.
The first terminal of the first liquid crystal element is electrically connected to the first terminal of the first capacitance element.
The first terminal of the first capacitive element is electrically connected to one of the source or drain of the third transistor.
The other of the source or drain of the third transistor is electrically connected to the first terminal of the third capacitive element.
The gate of the third transistor is electrically connected to the second scanning line.
One of the source and drain of the second transistor is electrically connected to the first terminal of the second liquid crystal element.
The first terminal of the second liquid crystal element is electrically connected to the first terminal of the second capacitance element.
The second pixel includes a fourth transistor, a fifth transistor, a sixth transistor, a fourth capacitive element, a fifth capacitive element, a sixth capacitive element, and a third liquid crystal. It has an element, a fourth liquid crystal element, a third scanning line, and a fourth scanning line.
The gate of the fourth transistor and the gate of the fifth transistor are electrically connected to the third scanning line.
One of the source and drain of the fourth transistor is electrically connected to the first terminal of the third liquid crystal element.
The first terminal of the third liquid crystal element is electrically connected to the first terminal of the fourth capacitive element.
The first terminal of the fourth capacitive element is electrically connected to one of the source or drain of the sixth transistor.
The other of the source or drain of the sixth transistor is electrically connected to the first terminal of the sixth capacitive element.
The gate of the sixth transistor is electrically connected to the fourth scanning line.
One of the source and drain of the fifth transistor is electrically connected to the first terminal of the fourth liquid crystal element.
The first terminal of the fourth liquid crystal element is electrically connected to the first terminal of the fifth capacitance element.
The second terminal of the first capacitance element, the second terminal of the second capacitance element, the second terminal of the third capacitance element, the second terminal of the fourth capacitance element, the first. The second terminal of the capacitance element 5 and the second terminal of the sixth capacitance element are electrically connected to the capacitance line.
A transmissive liquid crystal display device in which the first pixel and the second pixel are arranged in a direction intersecting a direction in which the second scanning line extends.
同じ列方向に配置されて隣り合う第1の画素及び第2の画素を有し、
前記第1の画素は、第1のトランジスタと、第2のトランジスタと、第3のトランジスタと、第1の容量素子と、第2の容量素子と、第3の容量素子と、第1の液晶素子と、第2の液晶素子と、第1の走査線と、第2の走査線と、を有し、
前記第1のトランジスタのゲート及び前記第2のトランジスタのゲートは、前記第1の走査線と電気的に接続され、
前記第1のトランジスタのソースまたはドレインの一方は、前記第1の液晶素子の第1の端子と電気的に接続され、
前記第1の液晶素子の第1の端子は、前記第1の容量素子の第1の端子と電気的に接続され、
前記第1の容量素子の第1の端子は、前記第3のトランジスタのソースまたはドレインの一方と電気的に接続され、
前記第3のトランジスタのソースまたはドレインの他方は、前記第3の容量素子の第1の端子と電気的に接続され、
前記第3のトランジスタのゲートは、前記第2の走査線と電気的に接続され、
前記第2のトランジスタのソースまたはドレインの一方は、前記第2の液晶素子の第1の端子と電気的に接続され、
前記第2の液晶素子の第1の端子は、前記第2の容量素子の第1の端子と電気的に接続され、
前記第2の画素は、第4のトランジスタと、第5のトランジスタと、第6のトランジスタと、第4の容量素子と、第5の容量素子と、第6の容量素子と、第3の液晶素子と、第4の液晶素子と、第3の走査線と、第4の走査線と、を有し、
前記第4のトランジスタのゲート及び前記第5のトランジスタのゲートは、前記第3の走査線と電気的に接続され、
前記第4のトランジスタのソースまたはドレインの一方は、前記第3の液晶素子の第1の端子と電気的に接続され、
前記第3の液晶素子の第1の端子は、前記第4の容量素子の第1の端子と電気的に接続され、
前記第4の容量素子の第1の端子は、前記第6のトランジスタのソースまたはドレインの一方と電気的に接続され、
前記第6のトランジスタのソースまたはドレインの他方は、前記第6の容量素子の第1の端子と電気的に接続され、
前記第6のトランジスタのゲートは、前記第4の走査線と電気的に接続され、
前記第5のトランジスタのソースまたはドレインの一方は、前記第4の液晶素子の第1の端子と電気的に接続され、
前記第4の液晶素子の第1の端子は、前記第5の容量素子の第1の端子と電気的に接続され、
前記第1の容量素子の第2の端子、前記第2の容量素子の第2の端子、前記第3の容量素子の第2の端子、前記第4の容量素子の第2の端子、前記第5の容量素子の第2の端子、及び前記第6の容量素子の第2の端子は、容量線と電気的に接続され、
前記第1のトランジスタ及び前記第2のトランジスタがオンになった後、前記第3のトランジスタがオンになるように制御される、透過型の液晶表示装置。
It has a first pixel and a second pixel that are arranged in the same column direction and are adjacent to each other.
The first pixel includes a first transistor, a second transistor, a third transistor, a first capacitive element, a second capacitive element, a third capacitive element, and a first liquid crystal. It has an element, a second liquid crystal element, a first scanning line, and a second scanning line.
The gate of the first transistor and the gate of the second transistor are electrically connected to the first scanning line.
One of the source and drain of the first transistor is electrically connected to the first terminal of the first liquid crystal element.
The first terminal of the first liquid crystal element is electrically connected to the first terminal of the first capacitance element.
The first terminal of the first capacitive element is electrically connected to one of the source or drain of the third transistor.
The other of the source or drain of the third transistor is electrically connected to the first terminal of the third capacitive element.
The gate of the third transistor is electrically connected to the second scanning line.
One of the source and drain of the second transistor is electrically connected to the first terminal of the second liquid crystal element.
The first terminal of the second liquid crystal element is electrically connected to the first terminal of the second capacitance element.
The second pixel includes a fourth transistor, a fifth transistor, a sixth transistor, a fourth capacitive element, a fifth capacitive element, a sixth capacitive element, and a third liquid crystal. It has an element, a fourth liquid crystal element, a third scanning line, and a fourth scanning line.
The gate of the fourth transistor and the gate of the fifth transistor are electrically connected to the third scanning line.
One of the source and drain of the fourth transistor is electrically connected to the first terminal of the third liquid crystal element.
The first terminal of the third liquid crystal element is electrically connected to the first terminal of the fourth capacitive element.
The first terminal of the fourth capacitive element is electrically connected to one of the source or drain of the sixth transistor.
The other of the source or drain of the sixth transistor is electrically connected to the first terminal of the sixth capacitive element.
The gate of the sixth transistor is electrically connected to the fourth scanning line.
One of the source and drain of the fifth transistor is electrically connected to the first terminal of the fourth liquid crystal element.
The first terminal of the fourth liquid crystal element is electrically connected to the first terminal of the fifth capacitance element.
The second terminal of the first capacitance element, the second terminal of the second capacitance element, the second terminal of the third capacitance element, the second terminal of the fourth capacitance element, the first. The second terminal of the capacitance element 5 and the second terminal of the sixth capacitance element are electrically connected to the capacitance line.
A transmissive liquid crystal display device in which the first transistor and the second transistor are turned on, and then the third transistor is turned on.
第1の画素と、前記第1の画素の隣に配置された第2の画素と、を有し、
前記第1の画素は、第1のトランジスタと、第2のトランジスタと、第3のトランジスタと、第1の容量素子と、第2の容量素子と、第3の容量素子と、第1の液晶素子と、第2の液晶素子と、第1の走査線と、第2の走査線と、を有し、
前記第1のトランジスタのゲート及び前記第2のトランジスタのゲートは、前記第1の走査線と電気的に接続され、
前記第1のトランジスタのソースまたはドレインの一方は、前記第1の液晶素子の第1の端子と電気的に接続され、
前記第1の液晶素子の第1の端子は、前記第1の容量素子の第1の端子と電気的に接続され、
前記第1の容量素子の第1の端子は、前記第3のトランジスタのソースまたはドレインの一方と電気的に接続され、
前記第3のトランジスタのソースまたはドレインの他方は、前記第3の容量素子の第1の端子と電気的に接続され、
前記第3のトランジスタのゲートは、前記第2の走査線と電気的に接続され、
前記第2のトランジスタのソースまたはドレインの一方は、前記第2の液晶素子の第1の端子と電気的に接続され、
前記第2の液晶素子の第1の端子は、前記第2の容量素子の第1の端子と電気的に接続され、
前記第2の画素は、第4のトランジスタと、第5のトランジスタと、第6のトランジスタと、第4の容量素子と、第5の容量素子と、第6の容量素子と、第3の液晶素子と、第4の液晶素子と、第3の走査線と、第4の走査線と、を有し、
前記第4のトランジスタのゲート及び前記第5のトランジスタのゲートは、前記第3の走査線と電気的に接続され、
前記第4のトランジスタのソースまたはドレインの一方は、前記第3の液晶素子の第1の端子と電気的に接続され、
前記第3の液晶素子の第1の端子は、前記第4の容量素子の第1の端子と電気的に接続され、
前記第4の容量素子の第1の端子は、前記第6のトランジスタのソースまたはドレインの一方と電気的に接続され、
前記第6のトランジスタのソースまたはドレインの他方は、前記第6の容量素子の第1の端子と電気的に接続され、
前記第6のトランジスタのゲートは、前記第4の走査線と電気的に接続され、
前記第5のトランジスタのソースまたはドレインの一方は、前記第4の液晶素子の第1の端子と電気的に接続され、
前記第4の液晶素子の第1の端子は、前記第5の容量素子の第1の端子と電気的に接続され、
前記第1の容量素子の第2の端子、前記第2の容量素子の第2の端子、前記第3の容量素子の第2の端子、前記第4の容量素子の第2の端子、前記第5の容量素子の第2の端子、及び前記第6の容量素子の第2の端子は、容量線と電気的に接続され、
前記第1の画素及び前記第2の画素は、前記第2の走査線が延在する方向と交差する方向に配置され、
前記第1のトランジスタ及び前記第2のトランジスタがオンになった後、前記第3のトランジスタがオンになるように制御される、透過型の液晶表示装置。
It has a first pixel and a second pixel arranged next to the first pixel.
The first pixel includes a first transistor, a second transistor, a third transistor, a first capacitive element, a second capacitive element, a third capacitive element, and a first liquid crystal. It has an element, a second liquid crystal element, a first scanning line, and a second scanning line.
The gate of the first transistor and the gate of the second transistor are electrically connected to the first scanning line.
One of the source and drain of the first transistor is electrically connected to the first terminal of the first liquid crystal element.
The first terminal of the first liquid crystal element is electrically connected to the first terminal of the first capacitance element.
The first terminal of the first capacitive element is electrically connected to one of the source or drain of the third transistor.
The other of the source or drain of the third transistor is electrically connected to the first terminal of the third capacitive element.
The gate of the third transistor is electrically connected to the second scanning line.
One of the source and drain of the second transistor is electrically connected to the first terminal of the second liquid crystal element.
The first terminal of the second liquid crystal element is electrically connected to the first terminal of the second capacitance element.
The second pixel includes a fourth transistor, a fifth transistor, a sixth transistor, a fourth capacitive element, a fifth capacitive element, a sixth capacitive element, and a third liquid crystal. It has an element, a fourth liquid crystal element, a third scanning line, and a fourth scanning line.
The gate of the fourth transistor and the gate of the fifth transistor are electrically connected to the third scanning line.
One of the source and drain of the fourth transistor is electrically connected to the first terminal of the third liquid crystal element.
The first terminal of the third liquid crystal element is electrically connected to the first terminal of the fourth capacitive element.
The first terminal of the fourth capacitive element is electrically connected to one of the source or drain of the sixth transistor.
The other of the source or drain of the sixth transistor is electrically connected to the first terminal of the sixth capacitive element.
The gate of the sixth transistor is electrically connected to the fourth scanning line.
One of the source and drain of the fifth transistor is electrically connected to the first terminal of the fourth liquid crystal element.
The first terminal of the fourth liquid crystal element is electrically connected to the first terminal of the fifth capacitance element.
The second terminal of the first capacitance element, the second terminal of the second capacitance element, the second terminal of the third capacitance element, the second terminal of the fourth capacitance element, the first. The second terminal of the capacitance element 5 and the second terminal of the sixth capacitance element are electrically connected to the capacitance line.
The first pixel and the second pixel are arranged in a direction intersecting the direction in which the second scanning line extends.
A transmissive liquid crystal display device in which the first transistor and the second transistor are turned on, and then the third transistor is turned on.
JP2020157019A 2019-07-25 2020-09-18 Transmissive liquid crystal display device Active JP6895574B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020157019A JP6895574B2 (en) 2019-07-25 2020-09-18 Transmissive liquid crystal display device
JP2021094969A JP7201742B2 (en) 2020-09-18 2021-06-07 liquid crystal display
JP2022205416A JP2023040062A (en) 2020-09-18 2022-12-22 Liquid crystal display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019136807A JP2019191609A (en) 2019-07-25 2019-07-25 Liquid crystal display device
JP2020157019A JP6895574B2 (en) 2019-07-25 2020-09-18 Transmissive liquid crystal display device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019136807A Division JP2019191609A (en) 2019-07-25 2019-07-25 Liquid crystal display device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021094969A Division JP7201742B2 (en) 2020-09-18 2021-06-07 liquid crystal display

Publications (3)

Publication Number Publication Date
JP2021006915A JP2021006915A (en) 2021-01-21
JP2021006915A5 JP2021006915A5 (en) 2021-03-04
JP6895574B2 true JP6895574B2 (en) 2021-06-30

Family

ID=74165237

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020157019A Active JP6895574B2 (en) 2019-07-25 2020-09-18 Transmissive liquid crystal display device

Country Status (1)

Country Link
JP (1) JP6895574B2 (en)

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4051936B2 (en) * 2001-01-22 2008-02-27 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
JP4014955B2 (en) * 2002-07-10 2007-11-28 三菱電機株式会社 Liquid crystal display
KR20040105934A (en) * 2003-06-10 2004-12-17 삼성전자주식회사 Liquid crystal display having multi domain and panel for the same
US7206048B2 (en) * 2003-08-13 2007-04-17 Samsung Electronics Co., Ltd. Liquid crystal display and panel therefor
JP4394512B2 (en) * 2004-04-30 2010-01-06 富士通株式会社 Liquid crystal display device with improved viewing angle characteristics
EP1798591B1 (en) * 2004-10-06 2013-07-24 Sharp Kabushiki Kaisha Liquid crystal display
JP4571845B2 (en) * 2004-11-08 2010-10-27 シャープ株式会社 Substrate for liquid crystal display device, liquid crystal display device including the same, and driving method thereof
JP5126729B2 (en) * 2004-11-10 2013-01-23 キヤノン株式会社 Image display device
US7826018B2 (en) * 2004-12-27 2010-11-02 Samsung Electronics Co., Ltd. Liquid crystal display
JP4571855B2 (en) * 2004-12-28 2010-10-27 シャープ株式会社 Substrate for liquid crystal display device, liquid crystal display device including the same, and driving method thereof
JP2006245031A (en) * 2005-02-28 2006-09-14 Casio Comput Co Ltd Thin film transistor panel
JP2006276582A (en) * 2005-03-30 2006-10-12 Sanyo Epson Imaging Devices Corp Liquid crystal display device
KR20060112043A (en) * 2005-04-26 2006-10-31 삼성전자주식회사 Liquid crystal display
US20070058123A1 (en) * 2005-09-15 2007-03-15 Samsung Electronics Co., Ltd. Liquid crystal display
CN1963647A (en) * 2005-11-10 2007-05-16 群康科技(深圳)有限公司 Liquid crystal display panel
CN100468140C (en) * 2006-06-20 2009-03-11 友达光电股份有限公司 Vertical alignment type liquid crystal display device and pixel unit circuit thereof

Also Published As

Publication number Publication date
JP2021006915A (en) 2021-01-21

Similar Documents

Publication Publication Date Title
US11940697B2 (en) Liquid crystal display device
JP5117762B2 (en) Liquid crystal display
JP5508662B2 (en) Display device
JP2008287119A (en) Method for driving liquid crystal display device
JP2008070838A (en) Display apparatus and driving method thereof
JP5859632B2 (en) Display device
JP5396524B2 (en) Liquid crystal display
JP6379259B2 (en) Display device and electronic device
JP5443537B2 (en) Liquid crystal display device and electronic device
JP5696190B2 (en) Display device
JP5885821B2 (en) Liquid crystal display device, module and electronic device
JP6170544B2 (en) Display device
JP6715377B2 (en) Display device
JP2020166287A (en) Display device
JP6895574B2 (en) Transmissive liquid crystal display device
JP2020080541A (en) Flip-flop and shift register
JP7297175B2 (en) Transmissive liquid crystal display
JP7201742B2 (en) liquid crystal display
JP2014170240A (en) Liquid crystal display device
JP6564503B2 (en) Liquid crystal display
JP2013242575A (en) Liquid crystal display device
JP2012230422A (en) Liquid crystal display device
JP6541839B2 (en) Display device
JP5674909B2 (en) Display device
JP2023040062A (en) Liquid crystal display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201216

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20201216

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20210208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210511

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210607

R150 Certificate of patent or registration of utility model

Ref document number: 6895574

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250