JP6892483B6 - キャリアアグリゲーション回路、高周波モジュール、および無線装置 - Google Patents

Description

関連出願の相互参照
本願は、２０１４年４月１１に出願され「CIRCUITS AND METHODS RELATED TO RADIO-FREQUENCY RECEIVERS HAVING CARRIER AGGREGATION（キャリアアグリゲーションを有する高周波受信機に関連する回路および方法）」と題された米国仮出願第６１／９７８，８０８号に基づく優先権を主張し、その開示全体を本明細書に引用により特に援用する。

背景
分野
本開示は高周波用途におけるキャリアアグリゲーションに関する。

関連技術の説明
いくつかの高周波（ＲＦ）用途において、セルラーキャリアアグリゲーション（ＣＡ）には、共通の経路を通して処理されている２つ以上のＲＦ信号が関与し得る。たとえば、キャリアアグリゲーションには、それぞれの周波数範囲が十分に離れている複数の周波数帯に対して１つの経路を使用することが関与し得る。このような構成では、２つ以上の周波数帯を同時に機能させることができる。

概要
いくつかの実装例に従うと、本開示は、第１の周波数帯での動作を可能にするように構成された第１のフィルタと第２の周波数帯での動作を可能にするように構成された第２のフィルタとを含むキャリアアグリゲーション（ＣＡ）回路に関する。ＣＡ回路はさらに、第１のフィルタと共通ノードとの間に実装された第１の経路を含み、第１の経路は、第１の周波数帯については実質的に整合インピーダンスを与え第２の周波数帯については実質的に開放インピーダンスを与えるように構成されている。ＣＡ回路はさらに、第２のフィルタと上記共通ノードとの間に実装された第２の経路を含み、第２の経路は、第２の周波数帯については実質的に整合インピーダンスを与え第１の周波数帯については実質的に開放インピーダンスを与えるように構成されている。

ある実施形態において、第１のフィルタおよび第２のフィルタは、ダイプレクサの一部であってもよい。ダイプレクサは、アンテナから高周波（ＲＦ）信号を受信するように構成された入力ポートを含み得る。共通ノードは、低雑音増幅器（ＬＮＡ）の入力に結合されるように構成し得る。ＬＮＡは、第１の周波数帯および第２の周波数帯に対応する受信したＲＦ信号の周波数帯を増幅するように構成し得る。第１の周波数帯は、たとえば、周波数範囲が１．８０５〜１．８８０ＧＨｚのＢ３帯域を含み得る。第２の周波数帯は、たとえば、周波数範囲が２．１１０〜２．１７０ＧＨｚのＢ１帯域を含み得る。第２の周波数帯はさらに、周波数範囲が２．１１０〜２．１５５ＧＨｚのＢ４帯域を含み得る。

ある実施形態において、第１の周波数帯は、周波数範囲が１．９３０〜１．９９０ＧＨｚのＢ２帯域を含み得る。第２の周波数帯は、周波数範囲が２．１１０〜２．１５５ＧＨｚのＢ２帯域を含み得る。第１の周波数帯はさらに、周波数範囲が１．９３０〜１．９９５ＧＨｚのＢ２５帯域を含み得る。ある実施形態において、第１の周波数帯は、周波数範囲が１．９３０〜１．９９０ＧＨｚのＢ２帯域を含み得る。第２の周波数帯は、周波数範囲が２．１１０〜２．１５５ＧＨｚのＢ４帯域を含み得る。

ある実施形態において、第１の経路は第１の位相シフト回路を含み得るものであり、第２の経路は第２の位相シフト回路を含み得るものである。ある実施形態において、第１の位相シフト回路は、たとえば、２つの直列容量と、これら２つの容量間のノードと接地を結合する誘導分路とを含み得る。第２の位相シフト回路は、２つの直列容量と、これら２つの容量間のノードと接地を結合する誘導分路とを含み得る。ある実施形態において、第１および第２の位相シフト回路の容量およびインダクタンスのうちの少なくともいくつかを、集中素子として実装してもよい。ある実施形態において、第１および第２の位相シフト回路の容量およびインダクタンスのうちの少なくともいくつかを、分散素子として実装してもよい。

ある実施形態において、第１の位相シフト回路は、２つの直列インダクタンスと、これら２つのインダクタンス間のノードと接地を結合する容量性分路とを含み得る。第２の位相シフト回路は、２つの直列インダクタンスと、これら２つのインダクタンス間のノードと接地を結合する容量性分路とを含み得る。ある実施形態において、第１および第２の位相シフト回路の容量およびインダクタンスのうちの少なくともいくつかを、集中素子として実装してもよい。ある実施形態において、第１および第２の位相シフト回路の容量およびインダクタンスのうちの少なくともいくつかを、分散素子として実装してもよい。

ある実施形態において、第１の経路および第２の経路は各々、ＣＡ回路がＣＡモードまたは非ＣＡモードで動作できるようにするスイッチを含み得る。第１の経路のスイッチは第１の位相シフト回路の出力にあってもよく、第２の経路のスイッチは第２の位相シフト回路の出力にあってもよい。ＣＡモードの場合は第１の経路および第２の経路のスイッチ双方を閉じればよい。非ＣＡモードの場合は２つのスイッチのうちの一方を開き他方を閉じればよい。

ある実装例において、本開示は、複数の構成要素を支持するように構成された実装基板と、実装基板上に実装されたキャリアアグリゲーション（ＣＡ）回路とを有する高周波（ＲＦ）モジュールに関する。ＣＡ回路は、第１の周波数帯での動作を可能にするように構成された第１のフィルタと第２の周波数帯での動作を可能にするように構成された第２のフィルタとを含む。ＣＡ回路はさらに、第１のフィルタと共通ノードとの間に実装された第１の経路を含み、第１の経路は、第１の周波数帯については実質的に整合インピーダンスを与え第２の周波数帯については実質的に開放インピーダンスを与えるように構成されている。ＣＡ回路はさらに、第２のフィルタと上記共通ノードとの間に実装された第２の経路を含み、第２の経路は、第２の周波数帯については実質的に整合インピーダンスを与え第１の周波数帯については実質的に開放インピーダンスを与えるように構成されている。

ある実施形態において、第１のフィルタおよび第２のフィルタは各々、表面弾性波（ＳＡＷ）フィルタを含み得る。第１のＳＡＷフィルタおよび第２のＳＡＷフィルタは、ダイプレクサとして実装し得る。ある実施形態において、ＲＦモジュールはさらに、実装基板上に実装された低雑音増幅器（ＬＮＡ）を含み得る。ＬＮＡは、共通ノードに結合されることにより第１の経路および第２の経路からの合成信号を受けることができる。ある実施形態において、ＲＦモジュールはフロントエンドモジュールであってもよい。ある実施形態において、ＲＦモジュールはダイバーシティ受信（ＤＲｘ）モジュールであってもよい。

ある実施形態において、第１の経路は第１の位相シフト回路を含み得るものであり、第２の経路は第２の位相シフト回路を含み得るものである。第１の位相シフト回路および第２の位相シフト回路は各々、容量およびインダクタンス素子を含み得る。容量およびイン
ダクタンス素子のうちの少なくともいくつかは、実装基板上または実装基板内に搭載された受動素子として実装し得る。

いくつかの教示において、本開示は、高周波（ＲＦ）モジュールを製造する方法に関する。この方法は、複数の構成要素を支持するように構成された実装基板を与えるまたは形成することと、キャリアアグリゲーション（ＣＡ）回路を実装基板上に実装することとを含む。ＣＡ回路は、第１の周波数帯での動作を可能にするように構成された第１のフィルタと、第２の周波数帯での動作を可能にするように構成された第２のフィルタとを含む。ＣＡ回路はさらに、第１のフィルタと共通ノードとの間に実装された第１の経路を含み、第１の経路は、第１の周波数帯については実質的に整合インピーダンスを与え第２の周波数帯については実質的に開放インピーダンスを与えるように構成されている。ＣＡ回路はさらに、第２のフィルタと上記共通ノードとの間に実装された第２の経路を含み、第２の経路は、第２の周波数帯については実質的に整合インピーダンスを与え第１の周波数帯については実質的に開放インピーダンスを与えるように構成されている。

ある実装例に従うと、本開示は、高周波（ＲＦ）装置に関し、この装置は、ＲＦ信号を処理するように構成された受信機と、受信機と通信するＲＦモジュールとを有する。ＲＦモジュールはキャリアアグリゲーション（ＣＡ）回路を含む。ＣＡ回路は、第１の周波数帯での動作を可能にするように構成された第１のフィルタと、第２の周波数帯での動作を可能にするように構成された第２のフィルタとを含む。ＣＡ回路はさらに、第１のフィルタと共通ノードとの間に実装された第１の経路を含み、第１の経路は、第１の周波数帯については実質的に整合インピーダンスを与え第２の周波数帯については実質的に開放インピーダンスを与えるように構成されている。ＣＡ回路はさらに、第２のフィルタと上記共通ノードとの間に実装された第２の経路を含み、第２の経路は、第２の周波数帯については実質的に整合インピーダンスを与え第１の周波数帯については実質的に開放インピーダンスを与えるように構成されている。ＲＦ装置はさらに、ＲＦモジュールと通信するアンテナを含み、アンテナはＲＦ信号を受信するように構成されている。

ある実施形態において、ＲＦ装置は無線装置であってもよい。ある実施形態において、無線装置は携帯電話であってもよい。ある実施形態において、アンテナはダイバーシティアンテナを含み得る。また、ＲＦモジュールはダイバーシティ受信（ＤＲｘ）モジュールを含み得る。無線装置はさらに、ＲＦ信号をダイバーシティアンテナから受信機にルーティングするように構成されたアンテナスイッチモジュール（ＡＳＭ）を含み得る。ある実施形態において、ＤＲｘモジュールは、ダイバーシティアンテナとＡＳＭの間に実装し得る。

本開示を要約するために、この明細書では本発明のある局面、利点、および新規な特徴について説明してきた。本発明のいずれか特定の実施形態に従いすべてのこのような利点を実現し得る訳では必ずしもないことが理解されるはずである。したがって、本明細書で教示されている１つの利点または一群の利点を、本明細書で教示または示唆されているであろうその他の利点は必ずしも得られないが、得るまたは最適化するように、本発明を実施または実行することができる。

複数の入力を受信し出力を生成するように構成されたＣＡ回路を含むキャリアアグリゲーション（ＣＡ）構成を示す。 ３つ以上の高周波（ＲＦ）信号が関与し得るＣＡアグリゲーション構成を示す。 本明細書に記載の１つ以上の特徴を有するＣＡ回路を受信機の低雑音増幅器（ＬＮＡ）とともに実装し得るより具体的な例を示す。 ＲＦ信号が共通入力ノード（ＲＦ＿ＩＮ）で分離され分離後の２つのＲＦ信号各々がバンドパスフィルタによって処理されＬＮＡによって増幅されるアグリゲーション構成を示す。 ＬＮＡ出力をさらにフィルタリングすることによって異なる周波数帯間の周波数帯分布のより良い分離が可能なアグリゲーション構成の例を示す。 図３の構成のより具体的な例とすることができるＣＡ構成を示す。 ＣＡモードで動作させている図６のＣＡ構成を示す。 図７の第１および第２の信号経路を、選択されたインピーダンスを与えることによってＣＡ動作を容易するように構成し得る、ＣＡ構成の例を示す。 一例としての帯域Ｂ３およびＢ１／４に関連する２つの分離された受信（Ｒｘ）経路を示す。 図９の回路の複素インピーダンス値のスミスプロットの例を示す。 一例としての帯域Ｂ３およびＢ１／４に関連する２つの分離された受信（Ｒｘ）経路を示し、各経路は、そのアンテナノードと出力ノードとの間において、第１の位相シフト回路とフィルタと第２の位相シフト回路とを含む。 図１１の回路の複素インピーダンス値のスミスプロットの例を示す。 共通アンテナノードおよび共通出力ノードを与えるように端部で相互に接続されている、一例としての図１１の２つの受信（Ｒｘ）経路を示す。 図１３の回路の複素インピーダンス値のスミスプロットの例を示す。 図９、図１１、および図１３の例に関連するさまざまなスペクトル応答曲線を示す。 図１３〜図１５の位相シフト回路の例を示す。 図１３〜図１５の位相シフト回路の他の例を示す。 本明細書に記載の１つ以上の特徴を有する装置を製造するために実装し得るプロセスを示す。 本明細書に記載の１つ以上の特徴を有するＲＦモジュールを示す。 本明細書に記載の１つ以上の特徴を含むＲＦアーキテクチャの例を示す。 本明細書に記載の１つ以上の有利な特徴を有する無線装置の例を示す。 本開示の１つ以上の特徴をダイバーシティ受信モジュールにおいて実装し得ることを示す。 図２１のダイバーシティ受信モジュールを有する無線装置の例を示す。

いくつかの実施形態の詳細な説明
本明細書では、見出しが設けられていても、それは便宜上設けられているだけでありクレームされている発明の範囲または意味には必ずしも影響しない。

セルラーキャリアアグリゲーション（ＣＡ）は、共通経路を通して２つ以上の高周波（ＲＦ）信号を処理できるようにすることによってサポートすることが可能である。たとえば、キャリアアグリゲーションには、それぞれの周波数範囲が十分に離れている複数の周波数帯に対して１つの経路を使用することが関与し得る。このような構成では、２つ以上の周波数帯を同時に機能させることが可能である。

受信機との関連では、キャリアアグリゲーションは、複数の周波数帯のＲＦ信号が同時に処理されるようにすることによって、たとえば高データレート能力を提供することができる。このようなキャリアアグリゲーションシステムでは、各ＲＦ信号について低雑音指数（ＮＦ）を保つことが望ましい。集約されている２つの周波数帯の周波数が近い場合、２つの周波数帯の十分な分離を保つことも望ましい。

図１は、複数の入力を受信し出力を生成するように構成されたＣＡ回路１１０を含むキ
ャリアアグリゲーション（ＣＡ）構成１００を示す。この複数の入力は、第１のＲＦ信号および第２のＲＦ信号を含み得る。第１のＲＦ信号は、共通入力ノード１０２（ＲＦ＿ＩＮ）から、第１のフィルタ１０６ａを含む第１の経路１０４ａを通してＣＡ回路１１０に与えることができる。同様に、第２のＲＦ信号は、共通入力ノード１０２（ＲＦ＿ＩＮ）から、第２のフィルタ１０６ｂを含む第２の経路１０４ｂを通してＣＡ回路１１０に与えることができる。本明細書に記載のように、ＣＡ回路１１０は、共通出力ノード１１４での出力が、第１および第２のＲＦ信号に関連する２つの分離された周波数帯を含む再合成されたＲＦ信号となるように、構成し得る。また、本明細書に記載のように、ＣＡ回路１１０は、低損失、低雑音指数、および／または２つの信号経路１０４ａ、１０４ｂ間の高度な分離といった望ましい性能の特徴を生出すように構成し得る。

図１の例を含む、本明細書におけるさまざまな例について、２つの周波数帯の集約との関連で説明する。しかしながら、本開示の１つ以上の特徴は３つ以上の周波数帯の集約において実装し得ることが理解されるであろう。たとえば、図２は、３つのＲＦ信号が、共通入力ノード１０２（ＲＦ＿ＩＦ）で分離され、それぞれのフィルタ１０６ａ、１０６ｂ、１０６ｃを通して処理され、ＣＡ回路１１０によって再合成されることにより、共通出力ノード１１４（ＲＦ＿ＯＵＴ）において再合成ＲＦ信号を与える、ＣＡアグリゲーション構成１００を示す。

図１および図２のアグリゲーション構成１００は、多数のＲＦ用途において実装し得る。図３は、本明細書に記載の１つ以上の特徴を有するＣＡ回路１１０を受信機における低雑音増幅器（ＬＮＡ）とともに実装し得るより具体的な例を示す。ＣＡ回路１１０は、複数の入力を受け出力を生成するように構成し得る。複数の入力は第１のＲＦ信号および第２のＲＦ信号を含み得る。第１のＲＦ信号は、共通入力ノード１０２（ＲＦ＿ＩＮ）から、第１のバンドパスフィルタ１２２を含む第１の経路を通してＣＡ回路１１０に与えることができる。同様に、第２のＲＦ信号は、共通入力ノード１０２（ＲＦ＿ＩＮ）から、第２のバンドパスフィルタ１２４を含む第２の経路を通してＣＡ回路１１０に与えることができる。本明細書に記載のように、ＣＡ回路１１０は、共通出力ノード１１４における出力が、第１および第２のＲＦ信号に関連する２つの分離された周波数帯を含む再合成ＲＦ信号となるように、構成し得る。また、本明細書に記載のように、ＣＡ回路１１０は、低損失、低雑音指数、および／または２つの入力信号経路間の高度な分離といった望ましい性能の特徴を生出すように構成し得る。

図３において、再合成ＲＦ信号はＬＮＡ１２０に与えられ増幅により出力ノード１１４における低雑音の増幅出力信号を生成することが示されている。ＬＮＡ１２０は、十分に広い帯域幅に対して機能することにより再合成ＲＦ信号の第１および第２の帯域を効果的に増幅するように構成し得る。

ある実施形態において、バンドパスフィルタ１２２、１２４は、たとえば表面弾性波（ＳＡＷ）フィルタを含む多数のやり方で実装し得る。その他の種類のフィルタを利用できることが理解されるであろう。

本明細書に記載のように、図３のアグリゲーション構成１００は、他のアグリゲーション構成よりも有利な多数の特徴を提供することができる。たとえば、図４に示すアグリゲーション構成１０では、ＲＦ信号が共通入力ノード（ＲＦ＿ＩＮ）において分離され、分離後の２つのＲＦ信号は各々バンドパスフィルタ（１２または１６）によって処理されＬＮＡ（１４または１８）によって増幅される。別々に処理され増幅されたＲＦ信号（帯域「Ａ」および「Ｂ」）はコンバイナ２０によって合成されることにより共通出力ノード（ＲＦ＿ＯＵＴ）で出力ＲＦ信号を与えることが示されている。

図４の例において、合成出力ＲＦ信号には、２つのＬＮＡ各々からの増幅された雑音の影響が含まれる。したがって、雑音指数は、たとえばおよそ３ｄＢ悪化し得る。

一般的に、ＲＦ経路（たとえば図４の帯域「Ａ」および「Ｂ」に関連する経路）間およびそれぞれの帯域間に適切な分離がなければ、これは、合成ＲＦ信号の雑音指数に影響する。図５は、ＬＮＡ出力をさらにフィルタリングすることによって「Ａ」帯域および「Ｂ」帯域間の周波数帯分布のより良い分離を実現し得る、一例としてのアグリゲーション構成３０を示す。図４の例と同様に、一例としてのアグリゲーション構成３０は、共通入力ノード（ＲＦ＿ＩＮ）において分離されるＲＦ信号を含み、分離後の２つのＲＦ信号は各々、バンドパスフィルタ（３２または４２）によって処理されＬＮＡ（３４または４４）によって増幅される。別々に処理され増幅されたＲＦ信号（帯域「Ａ」および「Ｂ」）は、合成されて共通出力ノード（ＲＦ＿ＯＵＴ）で合成ＲＦ信号を与える前にフィルタ３６、４６によってそれぞれさらにフィルタリングされることが示されている。このフィルタリングの結果、帯域「Ａ」における共通出力ノード（ＲＦ＿ＯＵＴ）での総雑音出力は一般的にＬＮＡ３４からの影響しか含まず、帯域「Ｂ」における共通出力ノード（ＲＦ＿ＯＵＴ）での総雑音出力は一般的にＬＮＡ４４からの影響しか含まない。この構成は先に述べた例における雑音の３ｄＢの悪化を回避するが、一般的には２つのＬＮＡおよびＬＮＡ後の２つのフィルタに関連する過剰なコストの影響を受ける。

一般的に、Ｑがより高い共振器から構成されたフィルタは、周波数帯、特に互いに比較的近い周波数帯に対してより良い分離をもたらす。たとえば、セルラー周波数帯Ｂ１およびＢ３は、受信動作のための範囲として２．１１０〜２．１７０ＧＨｚおよび１．８０５〜１．８８０ＧＨｚをそれぞれ有する。このような比較的近い周波数帯の対の場合、Ｑが低い共振器では、帯域の十分な分離は一般的に不可能である。したがって、一般的には高Ｑ共振器が必要であるまたは望ましい。しかしながら、このような追加の高Ｑ共振器を２つのＬＮＡ（たとえば図５の３４、４４）の下流で使用することは、追加コストおよび必要空間という点から望ましくない可能性がある。

図６は、図３の構成のより具体的な例となり得るＣＡ構成１００を示す。図６のＣＡ構成１００は、図４および図５の例に関連する問題のうちのいくつかまたはすべてに対処する特徴を含む、多数の望ましい特徴を提供することができる。

図６において、一例としてのＣＡ構成１００は、共通入力ノード１０２（ＲＦ＿ＩＮ）で分離されているＲＦ信号を含む。分離後の第１のＲＦ信号はバンドパスフィルタ１２２によってフィルタリングされることが示されており、分離後の第２のＲＦ信号はバンドパスフィルタ１２４によってフィルタリングされることが示されている。フィルタリングされた第１および第２のＲＦ信号は、共通ノード１２６で合成信号を与えるように構成されたＣＡ回路１１０に与えられることが示されている。

ＣＡ回路１１０は、全体的に１５０で示されている位相回路と、全体的に１４０で示されているスイッチ回路とを含むことが示されている。位相回路１５０およびスイッチ回路１４０によって提供することができる機能の例を本明細書においてより詳細に説明する。

バンドパスフィルタ１２２からのフィルタリング後の第１のＲＦ信号は第１の位相シフト回路１５２を通されることが示されている。同様に、バンドパスフィルタ１２４からのフィルタリング後の第２のＲＦ信号は第２の位相シフト回路１５４を通されることが示されている。このような位相シフト回路の例を本明細書においてより詳細に説明する。

それぞれの位相シフト回路（１５２、１５４）からの第１および第２のＲＦ信号は共通ノード１２６で合成されることが示されている。ある実施形態において、スイッチＳ１は
第１の位相シフト回路１５２と共通ノード１２６との間に実装すればよく、スイッチＳ２は第２の位相シフト回路１５４と共通ノード１２６との間に実装すればよい。このようなスイッチは、ＣＡ回路１１０を非ＣＡモードまたはＣＡモードで動作させることができる。たとえば、図６に示されるように第１のスイッチＳ１が閉じられ第２のスイッチＳ２が開かれると、ＣＡ回路１１０は対応する周波数帯の第１のＲＦ信号を非ＣＡモードで処理する。他方の周波数帯の第２のＲＦ信号を非ＣＡモードで処理するためには、第１のスイッチＳ１を開き第２のスイッチＳ２を閉じればよい。別の例では、図７に示されるように第１および第２のスイッチ双方を閉じると、ＣＡ回路１１０はそれぞれの周波数帯の第１および第２のＲＦ信号をどちらもＣＡモードで処理することができる。

図６および図７では、共通ノード１２６をＬＮＡ１２０の入力に結合することにより、処理されたＲＦ信号（ＣＡモードにおける合成ＲＦ信号または非ＣＡモードにおける１つの帯域のＲＦ信号）をＬＮＡ１２０に処理させることが示されている。ＬＮＡ１２０はノード１１４における出力（ＲＦ＿ＯＵＴ）として増幅されたＲＦ信号を生成することが示されている。

図６および図７の例において、スイッチ回路１４０はＣＡ回路１１０を非ＣＡモードおよびＣＡモードのうちのいずれかで動作させることができる。ＣＡ回路１１０がＣＡモードのみで動作するように構成されている実施形態では、スイッチ回路１４０を省略してもよい。

図８は、第１および第２の信号経路を、選択されたインピーダンスを与えることによってＣＡ動作を容易にするように構成し得る、一例としてのＣＡ構成１００を示す。説明のために、このような信号経路を「Ａ」帯域および「Ｂ」帯域と呼ぶことができ、このような帯域は、キャリアアグリゲーションに適した帯域の任意の組合わせを含み得る。図７の例と同様、スイッチＳ１およびＳ２双方をそれぞれの閉状態にすることによってＣＡ動作を容易にすることができる。

図８の例に示されるように、第１および第２の位相シフト回路１５２、１５４を利用して、第１（Ａ）および第２（Ｂ）のバンドパスフィルタ１２２、１２４をＬＮＡ１２０に結合することができるとともに、合成されてＬＮＡ１２０にルーティングされる信号に所望のインピーダンス値を与えることができる。第１および第２の位相シフト回路１５２、１５４によるこのようなインピーダンス値の調整の例を本明細書においてより詳細に説明する。

第１のフィルタ１２２のインピーダンスを、Ａ帯域信号に対して所望のインピーダンスを与えるようにチューニングすることができる。したがって、Ａ帯域フィルタ１２２の出力におけるＡ帯域信号に対するインピーダンスＺ_Ａはほぼ整合された値Ｚ_Ｏ（たとえば５０オーム）である。Ｂ帯域では、Ａ帯域フィルタ１２２の出力におけるＢ帯域信号に対するインピーダンスＺ_ＢはＺ_Ｏに整合されていない。Ｂ帯域はＡ帯域フィルタの阻止帯にあるので、この不整合の反射係数｜Γ_Ｂ｜はほぼ１（unity）である。しかしながら、この
反射の位相は一般的にフィルタの設計に依存する。したがって、Ａ帯域フィルタ１２２の出力におけるＢ帯域信号に対するインピーダンスＺ_Ｂは、大幅に不整合な値でＺ_Ｏよりも大幅に大きいかまたは大幅に小さいかのいずれかである可能性がある。結果として｜Γ_Ｂ｜〜１という状態になる。

理想的にはＡ帯域フィルタ１２２がＢ帯域信号に対して開路を示すべきである。しかしながら、Ａ帯域フィルタ１２２はＢ帯域信号に対してこのような理想的な開放インピーダンスを提供しないかもしれない。したがって、Ａ帯域フィルタ１２２の出力におけるＢ帯域信号に対するインピーダンスＺ_Ｂは、Ｚ_Ｂ＝Ｒ_Ｂ＋ｊＸ_Ｂという複素形式で表わすこと
ができ、この式の実部（抵抗Ｒ_Ｂ）および虚部（リアクタンスＸ_Ｂ）は、インピーダンスＺ_Ｂを開路状態（Ｘ_ＢおよびＲ_Ｂのうちの一方または双方がほぼ１（unity））から引き
離す。図８に示されるように、第１の位相シフト回路１５２は、Ｚ_Ａに対してＺ_Ｏを実質的に維持しＺ_ＢをＲ_Ｂ＋ｊＸ_Ｂから開路状態に調整するまたは近づけるように構成し得る。

同様に、第２のフィルタ１２４のインピーダンスを、Ｂ帯域信号に対して所望のインピーダンスを与えるようにチューニングすることができる。したがって、Ｂ帯域フィルタ１２４の出力におけるＢ帯域信号に対するインピーダンスＺ_Ｂはほぼ整合された値Ｚ_Ｏ（たとえば５０オーム）である。Ａ帯域では、Ｂ帯域フィルタ１２４の出力におけるＡ帯域信号に対するインピーダンスＺ_ＡはＺ_Ｏに整合されていない。Ａ帯域はＢ帯域フィルタの阻止帯にあるので、この不整合の反射係数｜Γ_Ａ｜はほぼ１（unity）である。しかしながら、この反射の位相はフィルタの設計に依存する。したがって、Ｂ帯域フィルタ１２４の出力におけるＡ帯域信号に対するインピーダンスＺ_Ａは、大幅に不整合な値でＺ_Ｏよりも大幅に大きいかまたは大幅に小さいかのいずれかである可能性がある。結果として｜Γ_Ａ｜〜１という状態になる。

理想的にはＢ帯域フィルタ１２４がＡ帯域信号にとって開路のように見えるべきである。しかしながら、Ｂ帯域フィルタ１２４はＡ帯域信号に対してこのような理想的な開放インピーダンスを提供しないかもしれない。したがって、Ｂ帯域フィルタ１２４の出力におけるＡ帯域信号に対するインピーダンスＺ_Ａは、Ｚ_Ａ＝Ｒ_Ａ＋ｊＸ_Ａという複素形式で表わすことができ、この式の実部（抵抗Ｒ_Ａ）および虚部（リアクタンスＸ_Ａ）は、インピーダンスＺ_Ａを開路状態（Ｘ_ＡおよびＲ_Ａのうちの一方または双方がほぼ１（unity））
から引き離す。図８に示されるように、第２の位相シフト回路１５４は、Ｚ_Ｂに対してＺ_Ｏを実質的に維持しＺ_ＡをＲ_Ａ＋ｊＸ_Ａから開路状態に調整するまたは近づけるように構成し得る。

図８に示されるように、上記手法で構成された第１および第２の信号経路を有するＣＡ構成１００は、それぞれの経路からのＡ帯域信号およびＢ帯域信号を合成したものをＬＮＡに対してインピーダンス整合させ、かつ、非帯域周波数成分を実質的に遮断する。したがって、ＳＡＷフィルタ等の追加の高Ｑフィルタを利用しなくても、雑音指数性能を改善することができる。

図９〜図１５は、一例としての２つの周波数帯経路と、図８を参照しながら説明した望ましいインピーダンスをこのような経路に沿う位相シフト回路が如何にして生成し得るかを示す。図９には、一例としての帯域Ｂ３（１，８０５〜１，８８０ＭＨｚ）およびＢ１／４（２，１１０〜２，１７０ＭＨｚ）に関連する２つの分離された受信（Ｒｘ）経路が示される。Ｂ３帯域経路は図８の一般的なＡ帯域経路の一例とみなすことができ、Ｂ１／４帯域経路は一般的なＢ帯域経路の一例とみなすことができる。

図９において、分離されたＢ３帯域経路は、アンテナノード（ＡＮＴ Ｂ３）と出力ノード（ＲＸ Ｂ３）との間にＢ３フィルタ「Ａ」を含む。しかしながら、Ｂ３帯域経路は、Ｂ３フィルタと出力ノード（ＲＸ Ｂ３）との間に位相シフト回路を含まない。同様に、分離されたＢ１／４帯域経路は、アンテナノード（ＡＮＴ Ｂ１）と出力ノード（ＲＸ
Ｂ１）との間にＢ１／４フィルタ「Ｂ」を含むが位相シフト回路は含まない。

図１０は、図９の回路の、１．７９２ＧＨｚと２．１９５ＧＨｚの間の周波数（ｆｒｅｑ）掃引における、ＲＸ Ｂ１ノード（左上のプロット）、ＲＸ Ｂ３ノード（右上のプロット）、ＡＮＴ Ｂ１ノード（左下のプロット）、およびＡＮＴ Ｂ３ノード（右下のプロット）の、複素インピーダンス（ｉｍｐｅｄａｎｃｅ）値のスミスプロットの例を示す。より具体的には、ポイントｍ２８およびｍ２９のインピーダンス値はそれぞれ、ＲＸ Ｂ１ノードにおけるＢ３ Ｒｘ帯域の下限（１．８０５ＧＨｚ）および上限（１．８８０ＧＨｚ）に対応し、ポイントｍ６およびｍ１４のインピーダンス値はそれぞれ、ＲＸ Ｂ３ノードにおけるＢ１ Ｒｘ帯域の下限（２．１１０ＧＨｚ）および上限（２．１７０ＧＨｚ）に対応し、ポイントｍ５およびｍ７のインピーダンス値はそれぞれ、ＡＮＴ Ｂ１ノードにおけるＢ３ Ｒｘ帯域の下限（１．８０５ＧＨｚ）および上限（１．８８０ＧＨｚ）に対応し、ポイントｍ３およびｍ４のインピーダンス値はそれぞれ、ＡＮＴ Ｂ３ノードにおけるＢ１ Ｒｘ帯域の下限（２．１１０ＧＨｚ）および上限（２．１７０ＧＨｚ）に対応する。

図１０において、インピーダンス範囲（ｍ２８〜ｍ２９、ｍ６〜ｍ１４、ｍ５〜ｍ７、ｍ３〜ｍ４）は各々、スミスプロット上の開放インピーダンスの位置から大きくずれているが、スミスプロットの外周には近いままであることがわかる。

図１１は、一例としての帯域Ｂ３ Ｒｘ（１，８０５〜１，８８０ＭＨｚ）およびＢ１／４ Ｒｘ（２，１１０〜２，１７０ＭＨｚ）に関連する２つの分離された受信（Ｒｘ）経路を示し、各経路は、そのアンテナノードと出力ノードとの間において、第１の位相シフト回路と、フィルタと、第２の位相シフト回路とを含む。より具体的には、Ｂ３経路は、アンテナノード（ＡＮＴ Ｂ３）と出力ノード（ＲＸ Ｂ３）との間において、第１の位相シフト回路２００と、Ｂ３フィルタと、第２の位相シフト回路２０２とを含む。同様に、Ｂ１／４帯域経路は、アンテナノード（ＡＮＴ Ｂ１）と出力ノード（ＲＸ Ｂ１）との間において、第１の位相シフト回路２０４と、Ｂ１／４フィルタと、第２の位相シフト回路２０６とを含む。

図１２は、図１１の回路の、ＲＸ Ｂ１ノード（左上のプロット）、ＢＸ Ｂ３ノード（右上のプロット）、ＡＮＴ Ｂ１ノード（左下のプロット）、およびＡＮＴ Ｂ３ノード（右下のプロット）の、複素インピーダンス値のスミスプロットの例を示す。図１０の例と同様に、ポイントｍ２８およびｍ２９のインピーダンス値はそれぞれ、ＲＸ Ｂ１ノードにおけるＢ３ Ｒｘ帯域の下限（１．８０５ＧＨｚ）および上限（１．８８０ＧＨｚ）に対応し、ポイントｍ６およびｍ１４のインピーダンス値はそれぞれ、ＲＸ Ｂ３ノードにおけるＢ１ Ｒｘ帯域の下限（２．１１０ＧＨｚ）および上限（２．１７０ＧＨｚ）に対応し、ポイントｍ５およびｍ７のインピーダンス値はそれぞれ、ＡＮＴ Ｂ１ノードにおけるＢ３ Ｒｘ帯域の下限（１．８０５ＧＨｚ）および上限（１．８８０ＧＨｚ）に対応し、ポイントｍ３およびｍ４のインピーダンス値はそれぞれ、ＡＮＴ Ｂ３ノードにおけるＢ１ Ｒｘ帯域の下限（２．１１０ＧＨｚ）および上限（２．１７０ＧＨｚ）に対応する。

図１２において、４つのプロット各々がある量だけ回転させられていることにより、インピーダンス範囲（ｍ２８〜ｍ２９、ｍ６〜ｍ１４、ｍ５〜ｍ７、ｍ３〜ｍ４）は各々、スミスプロット上でＩｍ（Ｚ）＝０線に跨り大きなＲｅ（Ｚ）値を有するので、開放インピーダンスの位置にあるかまたはその位置に近いことがわかる。ある実施形態において、図１１の各遅延素子によって与えられる遅延の量を選択することにより、対応するスミスプロットに示される回転の量を与えることができる。

図１１および図１２を参照しながら説明したように、反対側の帯域の信号に対して高いインピーダンスを示すようにフィルタのアンテナ側をチューニングすることが望ましい。ある実施形態において、ダイプレクサ（たとえばＢ３−Ｂ１／４ダイプレクサ）のアンテナ側を、ダイプレクサの帯域フィルタ（たとえばＢ１／４帯域フィルタまたはＢ３帯域フィルタ）に入る反対側の帯域（たとえばＢ３帯域周波数信号またはＢ１／４帯域周波数信号）に対して所望の高いインピーダンスを示すように、構成し得る。

図１３は、共通アンテナノード（ＡＮＴ Ｂ１／Ｂ３）および共通出力ノード（ＲＸ Ｂ１／Ｂ３）を与えるように端部で相互に接続されている、一例としての図１１の２つの受信（Ｒｘ）経路を示す。ある実施形態において、このような結合された経路は、各帯域経路が、図１１および図１２において説明したように帯域外信号（たとえばＢ３帯域経路のＢ１／４帯域信号およびＢ１／４帯域経路のＢ３帯域信号）に対し実質的に開放インピーダンスを与えるように、かつ、図１３に示されるように結合された時に共通アンテナノード（ＡＮＴ Ｂ１／Ｂ３）および共通出力ノード（ＲＸ Ｂ１／Ｂ３）双方において２つの帯域信号に対し整合されたインピーダンスを与えるように、構成し得る。

図１４は、図１３の回路の共通出力ノードＲＸ Ｂ１／Ｂ３（左上のプロット）および共通アンテナノード（ＡＮＴ Ｂ１／Ｂ３）（左下のプロット）における複素インピーダンス値のスミスプロットの例を示す。ＲＸ Ｂ１／Ｂ３ノードについて、ポイントｍ５３およびｍ５４のインピーダンス値はそれぞれ、Ｂ３帯域周波数１．８０５ＧＨｚおよび１．８８０ＧＨｚに対応し、ポイントｍ５５およびｍ５６のインピーダンス値はそれぞれ、Ｂ１帯域周波数２．１１０ＧＨｚおよび２．１７０ＧＨｚに対応する。すべてのポイントｍ５３、ｍ５４、ｍ５５、ｍ５６は、スミスチャートの中心近くに集まっており、ＲＸ Ｂ１／Ｂ３ノードのインピーダンスが、帯域Ｂ１およびＢ３双方のすべての周波数において５０オームに実質的に十分に整合していることを示す。このことが生じる理由は、各経路が自身の帯域で他方の帯域による妨害を概ね受けないので、経路は物理的に結合されているものの、合成回路が、Ｂ１経路のみによって実質的に決まる帯域Ｂ１における整合と、Ｂ３経路のみによって実質的に決まる帯域Ｂ３における整合を示すことにある。

同様に、ＡＮＴ Ｂ１／Ｂ３ノードについて、ポイントｍ４６およびｍ４７のインピーダンス値はそれぞれ、周波数１．８０５ＧＨｚおよび１．８８０ＧＨｚに対応し、ポイントｍ４８およびｍ４９のインピーダンス値はそれぞれ、Ｂ１帯域周波数２．１１０ＧＨｚおよび２．１７０ＧＨｚに対応する。すべてのポイントｍ４６、ｍ４７、ｍ４８、ｍ４９は、スミスチャートの中心近くに集まっており、ＡＮＴ Ｂ１／Ｂ３ノードのインピーダンスが、帯域Ｂ１およびＢ３双方のすべての周波数において５０オームに実質的に十分に整合していることを示す。このことが生じる理由は、各経路が自身の帯域で他方の帯域による妨害を概ね受けないので、経路は物理的に結合されているものの、合成回路が、Ｂ１経路のみによって実質的に決まる帯域Ｂ１における整合と、Ｂ３経路のみによって実質的に決まる帯域Ｂ３における整合を示すことにある。

図１４はさらに、図１３の回路の、ＡＮＴ Ｂ１／Ｂ３ノードにおける反射係数Ｓ１１（図１４のＳ（４，４））の分布（右下のパネル）およびＲＸ Ｂ１／Ｂ３ノードにおける反射係数Ｓ２２（図１４のＳ（５，５））の分布（右上のパネル）を示す。Ｓ１１（Ｓ（４，４））およびＳ２２（Ｓ（５，５））分布において、２つのＲＸ帯域（Ｂ３ ＲＸおよびＢ１ ＲＸ）各々における整合は顕著である。

図１５は、左上のパネルにおいて、図９の回路のＢ３受信経路のスペクトル応答およびＢ１受信経路の独立したスペクトル応答を示す。同じ応答が実質的にそのまま図１１の回路に当てはまる。なぜなら、図１１において追加されている遅延は概ね位相にしか影響せず各経路の振幅には影響しないからである。Ｂ３ ＲＸ帯域（たとえばＢ３通過帯域）の利得のピークは２３０に示されており、Ｂ１ ＲＸ帯域（たとえばＢ１通過帯域）の利得のピークは２３２に示されている。各経路が、反対側の帯域では３０ｄＢを超える減衰を示していることが注目される。

図１５の右上のパネルは、図１３の回路の単一のスペクトル応答を示す。この単一の応答が、２つの通過帯域、すなわち２３４として示されるＢ３ ＲＸ通過帯域および２３６
として示されるＢ１ ＲＸ通過帯域を示すことが注目される。

図１５の左下のパネルは、図９／図１１の独立したＢ３受信経路が示すＢ３ ＲＸ通過帯域２３０と図１３の合成回路が示すＢ３ ＲＸ通過帯域２３４が、重なり合うことを示す。右下のパネルは、図９／図１１の独立したＢ１受信経路が示すＢ１ ＲＸ通過帯域２３２と、図１３の合成回路が示すＢ１ ＲＸ通過帯域２３６が重なり合うことを示す。右下のパネルの例および左下のパネルの例いずれにおいても、図１３の合成回路の各通過帯域が、この合成回路を形成する独立した受信経路各々の通過帯域に、帯域幅という点でも特徴的なリップルという点でも似ていることがわかる。さらに、対応する位相シフト回路が追加され経路が合成される前の所与の帯域の利得分布は、このように位相シフト回路が追加され経路が合成された後の分布よりもわずかに高いだけである。このため、本明細書に記載の１つ以上の特徴を有する位相シフト回路を損失がほとんどまたは全くない状態で所望の機能を提供するように構成し得ることがわかる。

図１６Ａは、図１３〜図１５の回路２１２、２１６等の位相シフト回路のより具体的な例を示す。図１６ＡのＣＡ構成１００は、図８のＣＡ構成１００の一例であってもよい。アンテナからの入力ＲＦ信号（ＲＦ＿ＩＮ）は入力ノード１０２で受けることができる。ダイプレクサ２６０は入力ＲＦ信号を受けるために入力ノード１０２に結合されることが示されている。このような受信信号は、帯域Ａおよび帯域Ｂに対し帯域通過機能を提供するように構成されたフィルタ１２２、１２４を通して処理することができる。このような帯域の例を本明細書においてより詳細に説明する。ある実施形態において、ダイプレクサ２６０は、図１１〜図１５を参照しながら本明細書で述べたように入力ＲＦ信号に対してインピーダンス整合を与えるように構成し得る。

バンドパスフィルタ１２２、１２４の出力は第１の位相シフト回路１５２を含む第１の経路および第２の位相シフト回路１５４を含む第２の経路にルーティングされることが示されている。第１の経路は第１の位相シフト回路１５２と共通出力ノードとの間においてスイッチＳ１をさらに含むことが示されている。第２の経路は第２の位相シフト回路１５４と共通出力ノードとの間においてスイッチＳ２をさらに含むことが示されている。

処理された信号を上記第１および第２の経路から受ける共通出力ノードはＬＮＡ１２０の入力に結合されることが示されている。ＬＮＡ１２０はノード１１４の増幅された出力信号（ＲＦ＿ＯＵＴ）を与えることが示されている。

第１の位相シフト回路１５２はその入力（帯域Ａフィルタ１２２の出力からの）とスイッチＳ１との間に直列に配置された容量Ｃ５およびＣ６を含むことが示されている。インダクタンスＬ５がＣ５およびＣ６間のノードを接地に結合することが示されている。

第２の位相シフト回路１５４はその入力（帯域Ｂフィルタ１２４の出力からの）とスイッチＳ２との間に直列に配置された容量Ｃ２およびＣ３を含むことが示されている。インダクタンスＬ４がＣ２およびＣ３間のノードを接地に結合することが示されている。

図１６Ｂは、ローパス位相シフタ構成で実装される、図１３〜図１５の回路２１２、２１６等の位相シフト回路のより具体的な例を示す。図１６ＢのＣＡ構成１００は、図８のＣＡ構成１００の一例であってもよい。アンテナからの入力ＲＦ信号（ＲＦ＿ＩＮ）は入力ノード１０２で受けることができる。ダイプレクサ２６０は入力ＲＦ信号を受けるために入力ノード１０２に結合されることが示されている。このような受信信号は、帯域Ａおよび帯域Ｂに対し帯域通過機能を提供するように構成されたフィルタ１２２、１２４を通して処理することができる。このような帯域の例を本明細書においてより詳細に説明する。ある実施形態において、ダイプレクサ２６０は、図１１〜図１５を参照しながら本明細
書で述べたように入力ＲＦ信号に対してインピーダンス整合を与えるように構成し得る。

バンドパスフィルタ１２２、１２４の出力は第１の位相シフト回路１５２を含む第１の経路および第２の位相シフト回路１５４を含む第２の経路にルーティングされることが示されている。第１の経路は第１の位相シフト回路１５２と共通出力ノードとの間においてスイッチＳ１をさらに含むことが示されている。第２の経路は第２の位相シフト回路１５４と共通出力ノードとの間においてスイッチＳ２をさらに含むことが示されている。

処理された信号を上記第１および第２の経路から受ける共通出力ノードはＬＮＡ１２０の入力に結合されることが示されている。ＬＮＡ１２０はノード１１４の増幅された出力信号（ＲＦ＿ＯＵＴ）を与えることが示されている。

第１の位相シフト回路１５２はその入力（帯域Ａフィルタ１２２の出力からの）とスイッチＳ１との間に直列に配置されたインダクタンスＬ５’およびＬ６’を含むことが示されている。容量Ｃ５’がＬ５’およびＬ６’間のノードを接地に結合することが示されている。

第２の位相シフト回路１５４はその入力（帯域Ｂフィルタ１２４の出力からの）とスイッチＳ２との間に直列に配置されたインダクタンスＬ２’およびＬ３’を含むことが示されている。容量Ｃ４’がＬ２’およびＬ３’間のノードを接地に結合することが示されている。

ある実施形態において、たとえば図８および図１３を参照しながら本明細書で述べたさまざまな機能を、帯域の一例としてのＢ３ ＲＸおよびＢ１／４ ＲＸに関する図１６Ａの構成例の、表１に示される容量およびインダクタンスの値とともに得ることができる。

その他の帯域の対について容量およびインダクタンスの値をそれに応じて選択できることが理解されるであろう。また、図１６Ｂの、一例としての回路の要素の適切な値を用いて、同一または同様のさまざまな機能が得られることも理解されるであろう。

ある実施形態において、上記容量および／またはインダクタンスのうちのいくつかまたはすべては、信号経路のまたはその他の導電性特徴の一部として実装してもよく、集中素子として実装してもよく、または、その任意の組合わせであってもよい。

図１７は、本明細書に記載の１つ以上の特徴を有する装置を製造するために実装し得るプロセス２８０を示す。ブロック２８２で、少なくともダイプレクサ機能を有する回路を基板上に装着するまたは与えることができる。さまざまな例においてキャリアアグリゲー
ション（ＣＡ）はダイプレクサとの関連で説明しているが、ＣＡを３つ以上の帯域とともに実装する（たとえばマルチプレクサを利用）ことも可能であることが理解されるであろう。ある実施形態において、ダイプレクサを装置として実装してもよく、このような装置を基板上に装着してもよい。

ブロック２８４で、ダイプレクサ回路の第１の出力と第１のスイッチの入力との間に第１の位相シフト回路を形成するまたは与えることができる。ブロック２８６で、ダイプレクサ回路の第２の出力と第２のスイッチの入力との間に第２の位相シフト回路を形成するまたは与えることができる。ブロック２８８で、第１のスイッチの出力と第２のスイッチの出力を共通ノードに結合することができる。ある実施形態において、第１および第２の位相シフト回路がそれぞれのスイッチを通して共通ノードに結合されているこのような構成は、ＣＡモードまたは非ＣＡモードでの装置の動作を容易にすることができる。

ブロック２９０で、共通ノードを低雑音増幅器（ＬＮＡ）の入力に結合することができる。ある実施形態において、このように２つの信号経路を１つのＬＮＡに集約させることにより、スイッチの状態によって決まるＣＡモードまたは非ＣＡモードでＬＮＡを動作させることができる。

ある実施形態において、図１７で説明した装置はＲＦ用途に合わせて構成されたモジュールであってもよい。図１８は、積層基板等の実装基板３０２を有するＲＦモジュール３００（たとえばフロントエンドモジュール）のブロック図を示す。このようなモジュールは１つ以上のＬＮＡを含み得る。ある実施形態において、このようなＬＮＡは半導体チップ３０４上に実装してもよい。このようなチップ上に実装されたＬＮＡは、本明細書に記載の信号経路を通してＲＦ信号を受けるように構成し得る。このようなＬＮＡは、本明細書に記載の改善されたキャリアアグリゲーション（ＣＡ）機能に関連する１つ以上の有利な特徴から利益を得ることも可能である。

モジュール３００はさらに、１つ以上の半導体チップ３０６上に実装された複数のスイッチを含み得る。このようなスイッチは、分離を提供および／または容易にすること、ＣＡ動作モードを可能に／不能にすること、および非ＣＡモードの帯域選択を含むさまざまなスイッチ機能を提供するように構成し得る。

モジュール３００はさらに、ＲＦ信号を処理するように構成された、１つ以上のダイプレクサおよび／または複数のフィルタ（まとめて３１０で示す）を含み得る。このようなダイプレクサ／フィルタは、表面実装装置（ＳＭＤ）として実装してもよく、集積回路（ＩＣ）の一部として実装してもよく、または、その組合わせであってもよい。このようなダイプレクサ／フィルタは、たとえばＳＡＷフィルタを含み得るまたはＳＡＷフィルタに基づき得るものであり、高Ｑ装置として構成し得る。

図１８において、複数の位相シフト回路はまとめて３０８で示されている。このような位相シフト回路は、本明細書に記載の１つ以上の特徴を含むことにより、特に、ＣＡモードで機能させている異なる帯域に関連する経路間の改善された分離を提供することができる。

図１９は、本明細書に記載の１つ以上の特徴を含むＲＦアーキテクチャ４００の一例を示す。ある実施形態において、このようなアーキテクチャは、図１８を参照しながら説明した例のようなモジュール３００上に実装することができる。図１９のアーキテクチャ４００をモジュールに限定する必要は必ずしもないことが理解されるであろう。

図１９の、一例としてのアーキテクチャ４００は、ＲＦ信号を受信および／または送信
するために構成されたいくつかの信号経路を含み得る。アーキテクチャ４００はまた、アンテナポート４０２に結合されたアンテナスイッチ回路４０４を含み得る。このようなアンテナスイッチ回路は、セルラー周波数範囲のＲＦ信号を、異なるセルラー帯域に関連する複数の経路にルーティングするように構成し得る。示されている例において、アンテナスイッチ回路４０４は、単極双投（ＳＰ２Ｔ）スイッチを含み、その極はアンテナポート４０２に結合されている。

一例としてのＲＸ経路に関連して、第１の経路はＢ２／Ｂ２５／４帯域用に構成され、第２の経路はＢ３／Ｂ１／４帯域用に構成される。このような帯域に関連するＲＦ信号はそれぞれのフィルタ４０６によって処理されることが示されている。

第１の経路のＢ２／Ｂ２５／４帯域（たとえば１．９３０〜１．９９５ＧＨｚおよび２．１１０〜２．１５５ＧＨｚ）の信号は、本明細書に記載のようなキャリアアグリゲーションが可能であり、一群のＬＮＡ４１０のうちの１つのＬＮＡによって増幅することができる。本明細書に記載の、Ｂ２／Ｂ２５／４帯域のキャリアアグリゲーションは、Ｂ２／Ｂ２５／４ダイプレクサとＬＮＡとの間に実装された複数の位相シフト回路を含み得る。また、本明細書に記載の、このような位相シフト回路とＬＮＡとの間の経路は、ＣＡモードでの動作および非ＣＡモードでの動作を行なえるようにするそれぞれのスイッチを含み得る。

第２の経路のＢ３／Ｂ１／４帯域（たとえば１．８０５〜１．８８０ＧＨｚおよび２．１１０〜２．１７０ＧＨｚ）の信号は、本明細書に記載のようなキャリアアグリゲーションが可能であり、一群のＬＮＡ４１０のうちの１つのＬＮＡによって増幅することができる。このようなＬＮＡは、たとえば１．８０５〜２．１７０ＧＨｚという帯域幅をカバーするように構成し得る。本明細書に記載のように、このようなキャリアアグリゲーションは、Ｂ３／Ｂ１／４ダイプレクサとＬＮＡとの間に実装された複数の位相シフト回路を含み得る。また、本明細書に記載の、このような位相シフト回路とＬＮＡとの間の経路は、ＣＡモードでの動作および非ＣＡモードでの動作を行なえるようにするそれぞれのスイッチを含み得る。

ＬＮＡからの増幅された信号は、帯域選択スイッチ４１２にルーティングすることができる。帯域選択スイッチ４１２は、ノード４１６に結合されて、選択されたＬＮＡからの増幅されたＲＦ信号をさらに処理できるようにすることが、示されている。

ある実装例において、本明細書に記載の１つ以上の特徴を有するアーキテクチャ、装置、および／または回路は、無線装置等のＲＦ装置に含まれていてもよい。このようなアーキテクチャ、装置、および／または回路は、無線装置に直接実装されてもよく、本明細書に記載の１つ以上のモジュラー形態で実装されてもよく、または、その組合わせに実装されてもよい。ある実施形態において、このような無線装置は、たとえば、携帯電話、スマートフォン、電話機能付または電話機能なしのハンドヘルド無線装置、無線タブレット、無線ルータ、無線アクセスポイント、無線基地局等を含み得る。本開示の１つ以上の特徴は、無線装置との関連で説明されているが、基地局等のその他のＲＦシステムで実装することも可能であることが理解されるであろう。

図２０は、本明細書に記載の１つ以上の有利な特徴を有する一例としての無線装置５００を概略的に示す。ある実施形態において、このような有利な特徴は、本明細書に記載のフロントエンド（ＦＥ）モジュール３００および／またはアーキテクチャ４００において実装することができる。このような特徴のうちの１つ以上をメインアンテナスイッチモジュール（ＡＳＭ）５１４において実装することもできる。ある実施形態において、このようなＦＥＭ／アーキテクチャは、点線の枠によって示されるものよりも多いまたは少ない
構成要素を含み得る。

ＰＡモジュール５１２の中のＰＡは、増幅および送信すべきＲＦ信号を生成するようにかつ受信した信号を処理するように構成され動作することができるトランシーバ５１０から、それぞれのＲＦ信号を受信することができる。トランシーバ５１０は、ユーザに適したデータおよび／または音声信号とトランシーバ５１０に適したＲＦ信号との間の変換を提供するように構成されたベースバンドサブシステム５０８と対話することが示されている。また、トランシーバ５１０は、無線装置５００の動作のための電力を管理するように構成された電力管理要素５０６に接続されていることが示されている。このような電力管理は、ベースバンドサブシステム５０８および無線装置５００の他の構成要素の動作を制御することもできる。

ベースバンドサブシステム５０８は、ユーザインターフェイス５０２に接続されることにより、ユーザに与えられユーザから受ける音声および／またはデータのさまざまな入力および出力を容易にすることが示されている。また、ベースバンドサブシステム５０８は、無線装置の動作を容易にするためにデータおよび／または命令を格納するように、および／またはユーザのための情報の記憶装置を提供するように構成されたメモリ５０４に接続されてもよい。

一例としての無線装置５００において、フロントエンドモジュール３００／アーキテクチャ４００は、本明細書に記載の１つ以上の機能を提供するように構成されたキャリアアグリゲーション対応の１つ以上の信号経路を含み得る。このような信号経路は、それぞれのダイプレクサを通してアンテナスイッチモジュール（ＡＳＭ）４０４と通信することができる。ある実施形態において、ダイバーシティアンテナ５３０を通して受信した信号のうちの少なくともいくつかを、本明細書に記載のやり方でＡＳＭ４０４から１つ以上の低雑音増幅器（ＬＮＡ）５１８にルーティングすることができる。ＬＮＡ５１８からの増幅された信号はトランシーバ５１０にルーティングされることが示されている。

いくつかのその他の無線装置構成は、本明細書に記載の１つ以上の特徴を利用することができる。たとえば、無線装置はマルチバンド装置である必要はない。別の例において、無線装置は、ダイバーシティアンテナ等の他のアンテナ、および、Ｗｉ−Ｆｉ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、およびＧＰＳ等の他の接続特徴を含み得る。

ダイバーシティ受信（ＤＲｘ）の実装に関する例
無線装置において１つ以上のメインアンテナと１つ以上のダイバーシティアンテナを使用することにより、信号受信の品質を改善することができる。たとえば、ダイバーシティアンテナは、無線装置の近傍においてＲＦ信号をさらにサンプリングすることを可能にする。加えて、無線装置のトランシーバを、メインアンテナおよびダイバーシティアンテナが受信した信号を処理するように構成することにより、メインアンテナのみを使用する構成と比較して、より高エネルギのおよび／または忠実度が改善された受信信号を取得することができる。

メインアンテナおよびダイバーシティアンテナが受信した信号間の相関性を減じるためおよび／またはアンテナの分離を高めるためには、無線装置内におけるメインアンテナとダイバーシティアンテナの間の物理的な距離を比較的大きくしてこれらを分離すればよい。たとえば、ダイバーシティアンテナを無線装置の上部近くに配置しメインアンテナを無線装置の下部近くに配置してもよく、または、その逆にしてもよい。

無線装置は、信号の送信または受信を、メインアンテナを用いて対応する信号をアンテナスイッチモジュールを通してトランシーバからまたはトランシーバにルーティングする
ことによって、行なうことができる。設計の規格に合うようにするまたはそれを超えるようにするためには、トランシーバ、アンテナスイッチモジュール、および／またはメインアンテナを、無線装置内で物理的に互いに近くなるようにすればよい。無線装置をこのように構成することにより、比較的小さい信号損失、低い雑音、および／または高度な分離が得られる。

上記例において、メインアンテナがアンテナスイッチモジュールに物理的に近いということは、結果として、ダイバーシティアンテナがアンテナスイッチモジュールから相対的に遠いということになり得る。このような構成において、ダイバーシティアンテナとアンテナスイッチモジュールとの間の信号経路が比較的長いことにより、結果として、ダイバーシティアンテナを通して受信した信号に関連する多大な損失および／または損失の追加が生じ得る。したがって、本明細書に記載の１つ以上の特徴の実装を含む、ダイバーシティアンテナを通して受信した信号の処理を、ダイバーシティアンテナの近傍で行なうことは、有利となり得る。

図２１は、ある実施形態において本開示の１つ以上の特徴をダイバーシティ受信（ＤＲｘ）モジュール３００において実装できることを示す。このようなモジュールは、複数の構成要素を支持するように、かつこのような構成要素に関連する電気的接続を与えるまたは容易にするように構成された、実装基板３０２（たとえば積層基板）を含み得る。

図２１の例において、ＤＲｘモジュール３００は、入力３２０においてダイバーシティアンテナ（図２１には示されていない）からのＲＦ信号を受信しこのようなＲＦ信号を低雑音増幅器（ＬＮＡ）３３２にルーティングするように構成し得る。ＲＦ信号のこのようなルーティングにはキャリアアグリゲーション（ＣＡ）および／または非ＣＡ構成が関与し得ることが理解されるであろう。また、１つのＬＮＡ（たとえばブロードバンドＬＮＡ）が示されているが、ＤＲｘモジュール３００内には２つ以上のＬＮＡがあってもよいことが理解されるであろう。ＬＮＡの種類および動作モード（たとえばＣＡまたは非ＣＡ）に応じて、ＬＮＡ３３２の出力３３４は、１つ以上の周波数帯に関連する１つ以上の周波数成分を含み得る。

ある実施形態において、入力３２０とＬＮＡ３３２との間のＲＦ信号の上記ルーティングのうちの一部またはすべてを、入力３２０とダイプレクサおよび／またはフィルタのアセンブリ（まとめて３２４で示す）との間の１つ以上のスイッチのアセンブリ３２２によって、および、ダイプレクサ／フィルタアセンブリ３２４とＬＮＡ３３２との間の１つ以上のスイッチのアセンブリ３３０によって、容易にすることができる。ある実施形態において、スイッチアセンブリ３２２、３３０を、たとえば１つ以上のシリコン・オン・インシュレータ（ＳＯＩ）チップの上に実装することができる。ある実施形態において、入力３２０とＬＮＡ３３２との間のＲＦ信号の上記ルーティングのうちの一部またはすべてを、スイッチアセンブリ３２２、３３０に関連するスイッチのうちのいくつかまたはすべてがなくても実現することができる。

図２１の例において、ダイプレクサ／フィルタアセンブリ３２４は、一例としての２つのダイプレクサ３２６および２つの個別フィルタ３２８を含むものとして示されている。ＤＲｘモジュール３００は、より多いまたは少ない数のダイプレクサおよびより多いまたは少ない数の個別フィルタを有し得ることが理解されるであろう。このようなダイプレクサ／フィルタは、たとえば、表面実装装置（ＳＭＤ）として実装してもよく、集積回路（ＩＣ）の一部として実装してもよく、その組合わせであってもよい。このようなダイプレクサ／フィルタは、たとえばＳＡＷフィルタを含み得るまたはＳＡＷフィルタに基づき得るものであり、高Ｑ装置として構成し得る。

ある実施形態において、ＤＲｘモジュール３００は、スイッチアセンブリ３２２、３３０およびＬＮＡ３３２のうちのいくつかまたはすべてに関連する制御機能を提供するようにおよび／または容易にするように構成された、ＭＩＰＩ ＲＦＦＥインターフェイス３４０等の制御要素を含み得る。このような制御インターフェイスは１つ以上のＩ／Ｏ信号３４２に対して動作するように構成し得る。

図２２は、ある実施形態において、本明細書に記載の１つ以上の特徴を有するＤＲｘモジュール３００（たとえば図２１のＤＲｘモジュール３００）を、無線装置５００等のＲＦ装置に含めることができることを示す。このような無線装置において、ユーザインターフェイス５０２、メモリ５０４、電力管理５０６、ベースバンドサブシステム５０８、トランシーバ５１０、電力増幅器（ＰＡ）５１２、アンテナスイッチモジュール（ＡＳＭ）５１４、およびアンテナ５２０等の構成要素は、図２０の例と概ね同様であってもよい。

ある実施形態において、ＤＲｘモジュール３００は、１つ以上のダイバーシティアンテナとＡＳＭ５１４との間に実装し得る。このような構成によって、ダイバーシティアンテナ５３０を通して受信したＲＦ信号を、ダイバーシティアンテナ５３０からのＲＦ信号に対して雑音の損失がほとんどまたは全くない状態で、および／または雑音の追加がほとんどまたは全くない状態で、処理する（ある実施形態ではＬＮＡによる増幅を含む）ことができる。次に、ＤＲｘモジュール３００からの、このような処理された信号を、比較的損失が大きい可能性がある１つ以上の信号経路５３２を通してＡＳＭにルーティングすることができる。

図２２の例において、ＤＲｘモジュール３００からのＲＦ信号を、１つ以上の受信（Ｒｘ）経路を通しＡＳＭ５１４を通してトランシーバ５１０にルーティングすることができる。このようなＲｘ経路のうちのいくつかまたはすべてはそれぞれのＬＮＡを含み得る。ある実施形態において、ＤＲｘモジュール３００からのＲＦ信号は、このようなＬＮＡを用いてさらに増幅しても増幅しなくてもよい。

本開示の１つ以上の特徴は、本明細書に記載のさまざまなセルラー周波数帯とともに実装することができる。このような帯域の例を表２に示す。この帯域のうちの少なくともいくつかはサブ帯域に分割できることが理解されるであろう。また、本開示の１つ以上の特徴を表２の例のような呼称がない周波数帯とともに実装し得ることも理解されるであろう。

説明上「マルチプレクサ」、「多重化」等が「ダイプレクサ」、「二重化」等を含み得ることが理解されるであろう。

本明細書および請求項を通して、文脈上明らかに別段の要求がない限り、「含む／備える」等の単語は、排他的または網羅的な意味ではなく、包括的な意味、すなわち「含むがそれに限定されない」という意味で解釈されるべきものである。本明細書において一般的に使用されている「結合される」という単語は、直接接続し得るまたは１つ以上の中間素子を介して接続し得る２つ以上の素子に関連する。加えて、「本明細書において」、「上記」、「下記」という単語および同様の意味を有する単語は、本願で使用される場合、この出願全体に関連しこの出願のある特定の部分に関連しているのではない。文脈上認められる場合、上記詳細な説明の中の、単数形または複数形の単語はそれぞれ、複数形または単数形を含み得る。２つ以上の項目を列挙した場合の「または」という単語は、この単語の解釈、すなわち、列挙された項目のうちのいずれか、列挙された項目すべて、および、列挙された項目の任意の組合わせ、という解釈をすべてカバーする。

本発明の実施形態の上記詳細な説明は、網羅的であることまたは本発明を上記開示された形態そのものに限定することを意図していない。本発明の具体的な実施形態および本発明の例は例示を目的として記載されているが、均等であるさまざまな修正が本発明の範囲の中で可能であることを当業者は理解するであろう。たとえば、プロセスまたはブロックは所与の順序で示されているが、代替の実施形態は、他の順序のステップを有するルーチンを実行し得る、または、他の順序のブロックを有するシステムを採用し得る。また、いくつかのプロセスまたはブロックを、削除、移動、追加、細分、結合、および／または修正してもよい。これらプロセスまたはブロックは各々、さまざまな他の方法で実装してもよい。また、プロセスまたはブロックは連続して実行されるものとして示されている場合があるが、これらプロセスもしくはブロックは、その代わりに並列に実行されてもよく、または、異なる時間に実行されてもよい。

本明細書において与えられている本発明の教示は、上記システムに限らずその他のシステムに応用できる。上記さまざまな実施形態の要素および機能を組合わせてさらに他の実施形態を提供することができる。

発明のいくつかの実施形態について説明してきたが、これら実施形態は、専ら例示のために示しているのであって、本開示の範囲を限定する意図がある訳ではない。実際、本明細書に記載の新規な方法およびシステムは、他のさまざまな形態で実施し得る。さらに、本明細書に記載の方法およびシステムの形態における、さまざまな省略、代用、および変更は、本開示の精神から逸脱することなく行ない得る。以下の請求項およびそれらの均等物は、本開示の範囲および精神に含まれる形態または修正をカバーすることを意図している。

Claims (20)

1. 第１の周波数帯および第２の周波数帯のためのキャリアアグリゲーション回路であって、
   第１のノードおよび第２のノードと、
   前記第１のノードと前記第２のノードとの間に実装された第１の経路とを備え、前記第１の経路は、前記第１の周波数帯についての整合インピーダンスを与え、かつ前記第２の周波数帯についての不整合インピーダンスを与えるように構成された第１のフィルタを含み、前記第１の経路は、さらに、前記第２の周波数帯についての前記不整合インピーダンスを、前記第２の周波数帯についてのほぼ開放インピーダンスへと調整するように構成された第１の位相シフト回路を含み、
   前記第１のノードと前記第２のノードとの間に実装された第２の経路をさらに備え、前記第２の経路は、前記第２の周波数帯についての整合インピーダンスを与え、かつ前記第１の周波数帯についての不整合インピーダンスを与えるように構成された第２のフィルタを含み、前記第２の経路は、さらに、前記第１の周波数帯についての前記不整合インピーダンスを、前記第１の周波数帯についてのほぼ開放インピーダンスへと調整するように構成された第２の位相シフト回路を含み、
   前記第１の経路および前記第２の経路の一方または両方の動作を可能にするように実装されたスイッチアセンブリをさらに備える、キャリアアグリゲーション回路。
2. 前記第１のノードは、受信アンテナに結合するように構成され、
   前記第２のノードは、低雑音増幅器の入力に結合するように構成される、請求項１に記載のキャリアアグリゲーション回路。
3. 前記第１の位相シフト回路は、さらに、前記第１の周波数帯についての前記整合インピーダンスを実質的に維持するように構成され、前記第２の位相シフト回路は、さらに、前記第２の周波数帯についての前記整合インピーダンスを実質的に維持するように構成される、請求項１に記載のキャリアアグリゲーション回路。
4. 前記第１の位相シフト回路は、前記第１のフィルタと前記第２のノードとの間にあり、前記第２の位相シフト回路は、前記第２のフィルタと前記第２のノードとの間にある、請求項１に記載のキャリアアグリゲーション回路。
5. 前記スイッチアセンブリは、前記第１の経路に沿って実装された第１のスイッチと、前記第２の経路に沿って実装された第２のスイッチとを含む、請求項１に記載のキャリアアグリゲーション回路。
6. 前記第１のスイッチは前記第１の位相シフト回路と前記第２のノードとの間にあり、前記第２のスイッチは前記第２の位相シフト回路と前記第２のノードとの間にある、請求項５に記載のキャリアアグリゲーション回路。
7. 前記第１のスイッチと前記第２のスイッチとの各々は、キャリアアグリゲーションモードにおいて閉状態にあるように構成される、請求項５に記載のキャリアアグリゲーション回路。
8. 非キャリアアグリゲーションモードにおいて、前記第１のスイッチと前記第２のスイッチとのうちの一方は閉状態にあるように構成されるとともに、前記第１のスイッチと前記第２のスイッチとのうちの他方が開状態にあるように構成される、請求項５に記載のキャリアアグリゲーション回路。
9. 前記第１のフィルタおよび前記第２のフィルタは、前記第１のノードに結合される入力ポートを含むダイプレクサの一部である、請求項１に記載のキャリアアグリゲーション回路。
10. 前記第１の位相シフト回路および前記第２の位相シフト回路の各々は、２つの直列容量と、前記２つの容量間のノードと接地を結合する誘導経路とを含む、請求項１に記載のキャリアアグリゲーション回路。
11. 前記第１の位相シフト回路および前記第２の位相シフト回路の各々は、２つの直列インダクタンスと、前記２つのインダクタンス間のノードと接地を結合する容量性経路とを含む、請求項１に記載のキャリアアグリゲーション回路。
12. 第１の周波数帯および第２の周波数帯を含むキャリアアグリゲーション回路のための方法であって、前記方法は、
    第１のノードにおいて信号を受信することと、
    第１の経路を通じて第２のノードへの前記信号の第１の部分を処理することとを備え、前記処理することは、前記第１の部分をフィルタリングして、前記第１の周波数帯についての整合インピーダンスと、前記第２の周波数帯についての不整合インピーダンスとを与えることを含み、前記処理することは、さらに、前記第２の周波数帯についての前記不整合インピーダンスを、前記第２の周波数帯についてのほぼ開放インピーダンスに調整するように位相シフトを行うことを含み、
    第２の経路を通じて前記第２のノードへの前記信号の第２の部分を処理することをさらに備え、当該処理することは、前記第２の部分をフィルタリングして、前記第２の周波数帯についての整合インピーダンスと、前記第１の周波数帯についての不整合インピーダンスとを与えることを含み、前記処理することは、さらに、前記第１の周波数帯についての前記不整合インピーダンスを、前記第１の周波数帯についてのほぼ開放インピーダンスに調整するように位相シフトを行うことを含み、
    前記第１の部分および前記第２の部分の一方または両方の前記処理を可能にするように、スイッチアセンブリを動作させることをさらに備える、方法。
13. 前記第１の部分の前記処理の前記位相シフトは、前記第１の周波数帯についての前記整合インピーダンスを維持し、
    前記第２の部分の前記処理の前記位相シフトは、前記第２の周波数帯についての前記整合インピーダンスを維持する、請求項１２に記載の方法。
14. 前記第１の部分の前記処理の前記位相シフトは、前記第１の部分の前記フィルタリングの後に行われ、
    前記第２の部分の前記処理の前記位相シフトは、前記第２の部分の前記フィルタリングの後に行われる、請求項１２に記載の方法。
15. 前記スイッチアセンブリを動作させることは、前記第１の経路に沿って実装された第１のスイッチと、前記第２の経路に沿って実装された第２のスイッチとを、キャリアアグリゲーションモードにおいて前記第１のスイッチと前記第２のスイッチとの各々が閉状態にあり、かつ、非キャリアアグリゲーションモードにおいて、前記第１のスイッチと前記第２のスイッチとのうちの一方は閉状態にあるとともに前記第１のスイッチと前記第２のスイッチとのうちの他方が開状態にあるように、動作させることとを含む、請求項１２に記載の方法。
16. 高周波モジュールであって、
    複数の構成要素を支持するように構成された実装基板と、
    第１の周波数帯および第２の周波数帯のためのキャリアアグリゲーション回路とを備え、前記キャリアアグリゲーション回路は、前記実装基板に実装され、第１のノードおよび第２のノードと、前記第１のノードと前記第２のノードとの間に実装された第１の経路とを含み、前記第１の経路は、前記第１の周波数帯についての整合インピーダンスを与え、かつ前記第２の周波数帯についての不整合インピーダンスを与えるように構成された第１のフィルタを含み、前記第１の経路は、さらに、前記第２の周波数帯についての前記不整合インピーダンスを、前記第２の周波数帯についてのほぼ開放インピーダンスへと調整するように構成された第１の位相シフト回路を含み、
    前記キャリアアグリゲーション回路は、前記第１のノードと前記第２のノードとの間に実装された第２の経路をさらに含み、前記第２の経路は、前記第２の周波数帯についての整合インピーダンスを与え、かつ前記第１の周波数帯についての不整合インピーダンスを与えるように構成された第２のフィルタを含み、前記第２の経路は、さらに、前記第１の周波数帯についての前記不整合インピーダンスを、前記第１の周波数帯についてのほぼ開放インピーダンスへと調整するように構成された第２の位相シフト回路を含み、
    前記キャリアアグリゲーション回路は、さらに、前記第１の経路および前記第２の経路の一方または両方の動作を可能にするように実装されたスイッチアセンブリを含む、高周波モジュール。
17. 前記実装基板上に実装された低雑音増幅器をさらに備え、前記低雑音増幅器は、前記キャリアアグリゲーション回路からの合成信号を受信するとともに増幅するように前記第２のノードに結合された入力を有する、請求項１６に記載の高周波モジュール。
18. 前記第１のノードは、受信アンテナに結合するように構成される、請求項１７に記載の高周波モジュール。
19. 前記受信アンテナはダイバーシティ受信アンテナを含み、前記高周波モジュールは、前記ダイバーシティ受信アンテナに近接して位置するダイバーシティ受信モジュールである、請求項１８に記載の高周波モジュール。
20. 前記スイッチアセンブリの動作を可能にするように構成された制御要素を更に備える、請求項１６に記載の高周波モジュール。

Images