WO2020004340A1 - マルチプレクサ - Google Patents

マルチプレクサ Download PDF

Info

Publication number
WO2020004340A1
WO2020004340A1 PCT/JP2019/024981 JP2019024981W WO2020004340A1 WO 2020004340 A1 WO2020004340 A1 WO 2020004340A1 JP 2019024981 W JP2019024981 W JP 2019024981W WO 2020004340 A1 WO2020004340 A1 WO 2020004340A1
Authority
WO
WIPO (PCT)
Prior art keywords
filter
phase
phase circuit
pass band
impedance
Prior art date
Application number
PCT/JP2019/024981
Other languages
English (en)
French (fr)
Inventor
横山　仁
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to CN201980043301.3A priority Critical patent/CN112335177B/zh
Publication of WO2020004340A1 publication Critical patent/WO2020004340A1/ja
Priority to US17/108,042 priority patent/US11444594B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/74—Multiple-port networks for connecting several sources or loads, working on the same frequency or frequency band, to a common load or source
    • H03H9/76—Networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0138—Electrical filters or coupling circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/18—Networks for phase shifting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70—Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H9/72—Networks using surface acoustic waves
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/005—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges
    • H04B1/0053—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with common antenna for more than one band
    • H04B1/0057—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with common antenna for more than one band using diplexing or multiplexing filters for selecting the desired band
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/46—Networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source

Definitions

  • the present disclosure relates to a multiplexer, and more specifically, to a configuration of a multiplexer that reduces the influence of an unnecessary wave (spurious) generated in a filter.
  • multi-band communication for performing communication using radio waves in a plurality of frequency bands has been promoted in mobile terminals such as mobile phones and smartphones.
  • a multiplexer for dividing a high-frequency signal transmitted and received by one antenna into signals in a plurality of frequency bands is mounted.
  • Patent Document 1 JP-A-2013-62556 discloses a multiplexer including a plurality of band-pass filters having different pass bands.
  • Patent Document 1 discloses a configuration in which a duplexer in which two filters (F1 and F2) are connected in parallel and another filter are connected in parallel to an antenna terminal via a matching circuit. In each filter, the matching circuit is adjusted such that the impedance phase in the pass band of the other filter is open when viewed from the antenna terminal.
  • a sudden phase change occurs due to the influence of external noise or the like, and an unnecessary wave (spurious) which is a frequency signal component other than a predetermined frequency may be generated.
  • an unnecessary wave which is a frequency signal component other than a predetermined frequency
  • the influence of the spurious generated in the filter A is transmitted to the filter B, which may lead to deterioration of the pass characteristic of the filter B. is there.
  • the present disclosure has been made in order to solve such a problem, and an object of the present disclosure is to provide a multiplexer including a plurality of band-pass filters having different pass bands from each other in order to suppress the deterioration of the pass characteristics due to generation of spurious. It is to suppress.
  • a multiplexer includes an antenna terminal, first to third filters, and first and second phase circuits configured to adjust phases of passing signals.
  • the first filter has a first pass band and is connected to an antenna terminal.
  • the second filter has a second pass band and is connected to the antenna terminal via the first phase circuit.
  • the second filter generates an unnecessary wave in the first pass band.
  • the third filter has a third pass band, and is connected to a connection node between the first phase circuit and the second filter via the second phase circuit.
  • the first phase circuit adjusts the phase so that the impedance of the first pass band at the antenna terminal is in an open state.
  • the second phase circuit adjusts the phase so that the impedance of the first pass band at the connection node is in a short state.
  • the second filter in which spurious is generated in the first pass band is connected to the first filter via the first phase circuit adjusted so that the impedance of the first pass band is in an open state.
  • it is connected to the third filter via a second phase circuit adjusted so that the impedance of the first pass band is in a short-circuit state. Therefore, the spurious generated in the second filter is not transmitted to the first filter having the first pass band, but is transmitted to the third filter. Therefore, it is possible to prevent the pass characteristics of the first filter from being deteriorated due to the influence of spurious components generated in the second filter.
  • FIG. 3 is a schematic circuit diagram of a multiplexer according to an embodiment. It is a figure for explaining generation of a spurious.
  • FIG. 9 is a diagram for explaining a phase change by a second phase circuit.
  • FIG. 9 is a diagram for explaining the phases of the second filter and the third filter at the junction of the second filter and the third filter.
  • FIG. 4 is a diagram illustrating an example of a second phase circuit.
  • FIG. 4 is a diagram for explaining a phase change by a first phase circuit.
  • FIG. 3 is a diagram illustrating an example of a first phase circuit.
  • FIG. 7 is a diagram for explaining an influence of a spurious generated by a second filter on a first filter due to the presence or absence of a phase circuit;
  • FIG. 9 is a diagram for explaining a relationship between a spurious level generated in a second filter and an adjustment range of a second phase circuit.
  • FIG. 7 is a diagram illustrating an example of an adjustment range of a second phase circuit with respect
  • FIG. 1 is a schematic circuit diagram of a multiplexer 1 according to the present embodiment.
  • multiplexer 1 includes an antenna terminal T0 to which antenna ANT is connected, filters 10 to 30, phase circuits 40 and 45, and output terminals T1 to T3.
  • the filters 10 to 30 are band-pass filters having different pass bands.
  • a surface acoustic wave (Surface Acoustic Wave) (SAW) filter or a bulk acoustic wave (Bulk Acoustic Wave) (BAW) filter can be used.
  • the filter 10 (first filter) has a pass band BW1 (first pass band), the filter 20 (second filter) has a pass band BW2 (second pass band), and the filter 30 (third filter) It has a pass band BW3 (third pass band).
  • the pass band of each filter can be set arbitrarily.
  • the pass band BW1 is located at the lowest frequency band, and the pass band BW3 is located at the highest frequency.
  • Band, and the passband BW2 is set so as to be located in an intermediate frequency band.
  • the filter 10 is connected to the antenna terminal T0, and allows the signal in the pass band BW1 of the high-frequency signal received by the antenna ANT to pass to the output terminal T1.
  • the filter 20 is connected to the antenna terminal T0 via the phase circuit 40 (first phase circuit).
  • the filter 20 allows the signal in the pass band BW2 among the high-frequency signals received by the antenna ANT to pass to the output terminal T2.
  • the filter 30 is connected to a connection node JP2 between the phase circuit 40 and the filter 20 via the phase circuit 45 (second phase circuit).
  • the filter 30 allows the signal in the pass band BW3 of the high-frequency signal received by the antenna ANT to pass to the output terminal T3.
  • the multiplexer 1 has a configuration in which the filters 20 and 30 connected in parallel via the phase circuit 45 are connected in parallel with the filter 10 via the phase circuit 40.
  • the phase circuits 40 and 45 are circuits for adjusting the phase of the high-frequency signal passing therethrough.
  • the phase circuit 40 passes the filter 10 such that the impedance of the passband (passband BW1) of the filter 10 at the connection node JP1 (that is, the antenna terminal T0) between the filter 10 and the duplexer is open. Adjust the signal phase.
  • the phase circuit 45 adjusts the phase of the pass signal so that the impedance of the pass band BW1 at the connection node JP2 is in a short-circuit state.
  • the “open state” of the impedance means a high impedance state, and indicates a state in which the phase is near the left end (around ⁇ 180 °) in the Smith chart. .
  • the “open state” does not necessarily mean that the impedance is infinite.
  • the “short state” in the impedance means a low impedance state in which the impedance is close to 0 ⁇ , and indicates a state in which the phase is near the right end (near 0 °) in the Smith chart.
  • each filter when viewed from the antenna terminal T0, each filter is in a short-circuit state with respect to a signal having a frequency corresponding to its own pass band, and is in a short-circuit state with respect to a signal having a frequency other than the pass band. Is set to the open state.
  • an unnecessary wave (spurious) having a frequency other than its own pass band may occur due to the influence of noise or the like. If the frequency of this spurious is included in the pass band of another filter, it may affect the pass characteristics of the other filter.
  • FIG. 2 is a diagram for explaining the generation of spurious components, and shows an example in which spurious components having a frequency within the pass band BW1 of the filter 10 are generated in the filter 20 having the configuration shown in FIG. More specifically, in FIG. 2, the horizontal axis represents frequency, and the vertical axis represents reflection loss (return loss) of the filter 20 at the antenna terminal T0.
  • the impedance is low and the return loss is large, and the signal in the pass band BW2 is passed with low loss. It is supposed to.
  • the return loss should be low originally, but the return loss is slightly large at the frequency fa due to the influence of spurious.
  • the spurious generated in the filter 20 is transmitted to the filter 10 through the connection node JP1 as indicated by a broken line arrow RT in FIG. Will be done. Since the spurious frequency is within the pass band BW1 of the filter 10, the spurious passes through the filter 10 and is output from the output terminal T1, and as a result, the pass characteristic of the filter 10 is deteriorated.
  • the phase is adjusted by phase circuit 40 so that the impedance of passband BW1 at antenna terminal T0 (that is, connection node JP1) is in an open state.
  • the phase is adjusted so that the impedance of the pass band BW1 in is short-circuited.
  • the impedance of the pass band BW1 of the phase circuit 40 since the impedance of the pass band BW1 of the phase circuit 40 is in an open state, the signal of the pass band BW1 in the high frequency signal received by the antenna ANT does not flow to the filters 20 and 30, but flows to the filter 10. . As a result, it is possible to suppress a decrease in the pass characteristics of the filter 10.
  • FIG. 3 is a diagram for explaining the phase of the pass band BW1 of the filter 30 after passing through the phase circuit 45.
  • the phase circuit 45 is adjusted so that the impedance of the filter 10 with respect to the pass band BW1 is in a short-circuit state. Therefore, in the Smith chart of FIG. The impedance is located near the area AR1) in the drawing.
  • FIG. 4 illustrates the phase of the signal in the passband BW1 when the filters 20 and 30 are viewed from the connection node JP2 when the filters 20 and 30 are connected (FIG. 4A).
  • FIG. In this case, the connection node JP2 is directly connected to the filter 20, and the phase of the phase circuit 45 is adjusted so that the impedance of the pass band BW1 is in a short-circuit state. Therefore, when the filters 20 and 30 are viewed from the connection node JP2, the impedance of the pass band BW1 is short-circuited as a whole, and as shown in FIG. The impedance is located near (the area AR1 in the figure).
  • FIG. 5 is a diagram showing an example of a specific circuit configuration for realizing the phase circuit 45.
  • the phase circuit 45 includes a delay line 60 (FIG. 5A), a series inductor L1 (FIG. 5B), a parallel capacitor C1 (FIG. 5C), and a combination of the series inductor L1 and the parallel capacitor C1. Any of the combinations (FIG. 5D) can be applied.
  • FIG. 5A shows an example in which the delay line 60 is applied as the phase circuit 45.
  • the delay line moves the impedance clockwise along a circle (equal SWR circle) centered on the center of the Smith chart. Therefore, by adjusting the length of the delay line, the impedance can be made closer to the short-circuited region AR2 in FIG. 4B.
  • a series inductor L1 can be applied as shown in FIG.
  • the series inductor moves the impedance clockwise along a circle (equiresistance circle) that touches the right end of the Smith chart. Therefore, by adjusting the inductance of the series inductor L1, the impedance can be brought closer to the short-circuited area AR2 in FIG. 4B.
  • a parallel capacitor C1 can be applied as shown in FIG.
  • the parallel capacitor moves the impedance clockwise along a circle (equiconductance circle) tangent to the left end of the Smith chart. Therefore, by adjusting the capacitance of the parallel capacitor C1, the impedance can be made closer to the short-circuited area AR2 in FIG. 4B.
  • FIG. 5D shows an example in which the above-described series inductor L1 and parallel capacitor C1 are combined.
  • the phase is adjusted only with the series inductor or only the parallel capacitor, it may not be possible to approach the short-circuit state sufficiently, or the element size of the inductor and capacitor used may need to be increased. May occur.
  • the delay line 60 may be further combined in addition to the series inductor L1 and the parallel capacitor C1.
  • FIG. 6 is a diagram for explaining the phase of the pass band BW1 of the filters 20 and 30 after passing through the phase circuit 40. That is, as shown in FIG. 6A, when the filters 20 and 30 are viewed from the connection node JP1, the impedance of the signal in the pass band BW1 is described. As described above, the phase circuit 40 is adjusted so that the impedance of the filter 10 with respect to the pass band BW1 is in an open state. Therefore, in the Smith chart of FIG. The impedance is located near the area AR3) in the drawing. As a result, spurious components having a frequency within the pass band BW1 generated by the filter 20 cannot pass through the phase circuit 40 but flow through the low impedance phase circuit 45 to the filter 30 side. Therefore, it is possible to prevent the spurious generated in the filter 20 from being transmitted to the filter 10.
  • FIG. 7 is a diagram showing an example of a specific circuit configuration for implementing the phase circuit 40.
  • a delay line 62 (FIG. 7A), a series inductor L2 (FIG. 7B), and a combination of the delay line 62 and the series inductor L2 (FIG. 7C) are applied.
  • the use of the delay line causes the impedance to move clockwise along the equal SWR circle
  • the use of the series inductor causes the impedance to move clockwise along the equal resistance circle. Therefore, when the initial impedance is the capacitive impedance located in the lower half of the Smith chart, the phase is changed more greatly than in the case of the short-circuit state shown in FIG.
  • the inductance of the series inductor L2 used for the phase circuit 40 is made larger than the inductance of the series inductor L1 used for the phase circuit 45.
  • FIG. 8 is a diagram for explaining the influence of the presence or absence of the phase circuits 40 and 45 on the filter 10 due to the spurious generated in the filter 20. Specifically, FIG. 8 compares the insertion loss of the filter 10 in the case of the multiplexer (comparative example) not using the phase circuits 40 and 45 with the insertion loss of the filter 10 in the case of the multiplexer 1 of the present embodiment. This is a simulation result.
  • a broken line LN2 indicates the insertion loss in the case of the comparative example
  • a solid line LN3 indicates the insertion loss in the case of the present embodiment.
  • FIG. 9 is a diagram for explaining the relationship between the level of spurious generated by the filter 20 and the adjustment range of the phase circuit 45.
  • the horizontal axis of FIG. 9 shows the phase after passing through the phase circuit 45, and the vertical axis shows the return loss of the filters 20, 30 when the filters 20, 30 are viewed from the connection node JP1.
  • Lines LN10 to LN50 show the case where the return loss of spurious (ripple) generated in the filter 20 is 1 dB, 3 dB, 5 dB, 10 dB, and 30 dB, respectively.
  • the spurious level increases as the decibel value of the return loss increases.
  • the allowable value of the return loss is set to 1 dB (line ALW), and the state in which the return loss is smaller than the allowable value (that is, the upper side of the line ALW in FIG. 9) is affected by the spurious effect on the filter 10. Has been reduced.
  • the spurious return loss is as small as 1 dB (line LN10)
  • the phase is adjusted within the range of ⁇ 235 ° or more and less than ⁇ 15 ° using the phase circuit 45, the filter 10 due to the spurious generated in the filter 20 can be obtained. It has been shown that the effect on the water can be reduced to an acceptable range.
  • phase circuit 45 When the return loss of spurious is as large as 30 dB (line LN50), in order to reduce the influence of spurious to an allowable range, the phase is adjusted by the phase circuit 45 to a narrower range from -200 ° to less than -155 °. Has been shown to be necessary.
  • the adjustment range of the phase by the phase circuit 45 decreases.
  • the spurious level increases, it is necessary to adjust the phase to a greater extent in order to reduce the influence of the spurious to an allowable range.
  • FIG. 10 is a diagram showing an example of an adjustment range of the phase circuit 45 with respect to a spurious level.
  • the adjustment range is determined based on the result of the simulation shown in FIG.
  • phase circuit 45 causes the return loss to be ⁇ 200 ° or more and less than ⁇ 155 °.
  • the influence of spurious on the filter 10 can be reduced to an allowable range.
  • the phase adjustment range of the phase circuit 45 is -205 ° or more and less than -145 °.
  • the phase adjustment range of the phase circuit 45 is ⁇ 210 ° or more and less than ⁇ 130 °.
  • the phase adjustment range of the phase circuit 45 is -215 ° or more and less than -105 °.
  • phase circuit 60, 62 delay line, ALW, LN1, LN10 to LN50 line, ANT antenna, AR1 to AR3 region, BW1 to BW3 pass band, C1 capacitor, JP1, JP2 connection node, L1, L2 series inductor, T0 antenna terminal, T1 to T3 output terminal.

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)
  • Transceivers (AREA)

Abstract

マルチプレクサ（１）は、アンテナ端子（ＡＮＴ）と、互いに異なる通過帯域を有するフィルタ（１０～３０）と、通過する信号の位相を調整する位相回路（４０，４５）とを備える。フィルタ（１０）は、アンテナ端子（ＡＮＴ）に接続される。第２フィルタ（２０）は、位相回路（４０）を介してアンテナ端子（ＡＮＴ）に接続される。フィルタ（３０）は、位相回路（４５）を介して合流点（ＪＰ２）に接続される。フィルタ（２０）は、フィルタ（１０）の第１通過帯域において不要波が生じる。位相回路（４０）は、アンテナ端子（ＡＮＴ）における第１通過帯域のインピーダンスがオープン状態となるように位相を調整する。位相回路（４５）は、合流点（ＪＰ２）における第１通過帯域のインピーダンスがショート状態となるように位相を調整する。

Description

マルチプレクサ
　本開示はマルチプレクサに関し、より特定的には、フィルタに生じる不要波（スプリアス）の影響を低減するマルチプレクサの構成に関する。
　近年、携帯電話あるいはスマートフォンなどの携帯端末において、複数の周波数帯域の電波を用いて通信を行なうマルチバンド通信が進められている。このような携帯端末においては、１つのアンテナで送受信した高周波信号を複数の周波数帯域の信号に分割するためのマルチプレクサが搭載される。
　特開２０１３－６２５５６号公報（特許文献１）には、互いに異なる通過帯域を有する複数の帯域通過フィルタを備えたマルチプレクサが開示されている。特開２０１３－６２５５６号公報（特許文献１）においては、２つのフィルタ（Ｆ１，Ｆ２）が並列接続されたデュプレクサと他のフィルタとが、整合回路を介してアンテナ端子に並列接続された構成を有しており、各フィルタにおいて、他のフィルタの通過帯域におけるインピーダンスの位相が、アンテナ端子から見て開放状態となるように整合回路が調整されている。
特開２０１３－６２５５６号公報
　マルチプレクサが用いられる通信装置においては、外部ノイズ等の影響によって突発的な位相変化が生じ、所定周波数以外の周波数信号成分である不要波（スプリアス）が発生する場合がある。たとえば、フィルタＡから、フィルタＢの通過帯域の信号が発生するような場合である。この場合、アンテナ端子から見て各フィルタのインピーダンスが開放状態であったとしても、フィルタＡで発生したスプリアスの影響がフィルタＢに伝達されてしまい、フィルタＢの通過特性の悪化につながる可能性がある。
　本開示は、このような課題を解決するためになされたものであって、その目的は、互いに異なる通過帯域を有する複数の帯域通過フィルタを備えたマルチプレクサにおいて、スプリアスの発生による通過特性の悪化を抑制することである。
　本開示のある局面に従うマルチプレクサは、アンテナ端子と、第１～第３フィルタと、通過する信号の位相を調整するように構成された第１および第２位相回路とを備える。第１フィルタは、第１通過帯域を有し、アンテナ端子に接続される。第２フィルタは、第２通過帯域を有し、第１位相回路を介してアンテナ端子に接続される。第２フィルタは、第１通過帯域において不要波が生じる。第３フィルタは、第３通過帯域を有し、第２位相回路を介して、第１位相回路と第２フィルタとの間の接続ノードに接続される。第１位相回路は、アンテナ端子における第１通過帯域のインピーダンスがオープン状態となるように位相を調整する。第２位相回路は、接続ノードにおける第１通過帯域のインピーダンスがショート状態となるように位相を調整する。
　本開示によるマルチプレクサによれば、第１通過帯域においてスプリアスが生じる第２フィルタが、第１通過帯域のインピーダンスがオープン状態となるように調整された第１位相回路を介して第１フィルタに接続されるとともに、第１通過帯域のインピーダンスがショート状態となるように調整された第２位相回路を介して第３フィルタに接続される。そのため、第２フィルタで発生したスプリアスは、第１通過帯域を有する第１フィルタ側には伝達されず、第３フィルタ側に伝達される。したがって、第２フィルタで発生したスプリアスの影響により第１フィルタの通過特性が悪化することを抑制することができる。
実施の形態に従うマルチプレクサの概略回路図である。 スプリアスの発生を説明するための図である。 第２位相回路による位相変化を説明するための図である。 第２フィルタと第３フィルタとの合流点における、第２フィルタおよび第３フィルタの位相を説明するための図である。 第２位相回路の例を示す図である。 第１位相回路による位相変化を説明するための図である。 第１位相回路の例を示す図である。 位相回路の有無による第２フィルタで生じたスプリアスの第１フィルタへの影響を説明するための図である。 第２フィルタに生じるスプリアスレベルと第２位相回路の調整範囲との関係を説明するための図である。 スプリアスレベルに対する第２位相回路の調整範囲の一例を示す図である。
　以下、本開示の実施の形態について、図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
　図１は、本実施の形態に従うマルチプレクサ１の概略回路図である。図１を参照して、マルチプレクサ１は、アンテナＡＮＴが接続されるアンテナ端子Ｔ０と、フィルタ１０～３０と、位相回路４０，４５と、出力端子Ｔ１～Ｔ３とを備える。
　フィルタ１０～３０は、互いに異なる通過帯域を有するバンドパスフィルタである。フィルタ１０～３０として、たとえば弾性表面波（Surface　Acoustic　Wave：ＳＡＷ）フィルタあるいはバルク弾性波（Bulk　　Acoustic　Wave：ＢＡＷ）フィルタなどを用いることができる。
　フィルタ１０（第１フィルタ）は通過帯域ＢＷ１（第１通過帯域）を有し、フィルタ２０（第２フィルタ）は通過帯域ＢＷ２（第２通過帯域）を有し、フィルタ３０（第３フィルタ）は通過帯域ＢＷ３（第３通過帯域）を有する。各フィルタの通過帯域の設定は任意とすることができるが、本実施の形態の例においては、通過帯域ＢＷ１が最も低域側の周波数帯域に位置し、通過帯域ＢＷ３が最も高域側の周波数帯域に位置し、通過帯域ＢＷ２が中間の周波数帯域に位置するように設定される。
　フィルタ１０は、アンテナ端子Ｔ０に接続され、アンテナＡＮＴで受信した高周波信号のうちの通過帯域ＢＷ１の信号を出力端子Ｔ１へと通過させる。フィルタ２０は、位相回路４０（第１位相回路）を介してアンテナ端子Ｔ０に接続される。フィルタ２０は、アンテナＡＮＴで受信した高周波信号のうちの通過帯域ＢＷ２の信号を出力端子Ｔ２へと通過させる。
　フィルタ３０は、位相回路４５（第２位相回路）を介して位相回路４０とフィルタ２０との接続ノードＪＰ２に接続される。フィルタ３０は、アンテナＡＮＴで受信した高周波信号のうちの通過帯域ＢＷ３の信号を出力端子Ｔ３へと通過させる。
　すなわち、マルチプレクサ１は、位相回路４５を介して並列接続されたフィルタ２０，３０が、位相回路４０を介してフィルタ１０と並列接続された構成となっている。
　位相回路４０，４５は、通過する高周波信号の位相を調整するための回路である。本実施の形態においては、位相回路４０は、フィルタ１０とデュプレクサとの接続ノードＪＰ１（すなわち、アンテナ端子Ｔ０）におけるフィルタ１０の通過帯域（通過帯域ＢＷ１）のインピーダンスがオープン状態となるように、通過信号の位相を調整する。一方、位相回路４５は、接続ノードＪＰ２における通過帯域ＢＷ１のインピーダンスがショート状態となるように通過信号の位相を調整する。
　なお、本実施の形態において、インピーダンスが「オープン状態」とは、高インピーダンス状態であることを意味しており、スミスチャートにおける左端部付近（－１８０°付近）の位相となる状態を示している。本実施の形態において「オープン状態」とは、必ずしもインピーダンスが無限大である必要はない。また、インピーダンスが「ショート状態」とは、インピーダンスが０Ωに近い低インピーダンス状態であることを意味しており、スミスチャートにおける右端部付近（０°付近）の位相となる状態を示している。
　このような、マルチプレクサにおいては、各フィルタは、アンテナ端子Ｔ０から見た場合に自身の通過帯域に対応する周波数の信号に対してはショート状態であり、当該通過帯域以外の周波数の信号に対してはオープン状態とされる。ところが、各出力端子に接続される回路あるいはフィルタ自身において、ノイズ等の影響により自身の通過帯域以外の周波数を有する不要波（スプリアス）が生じる場合がある。このスプリアスの周波数が他のフィルタの通過帯域に含まれる場合には、当該他のフィルタの通過特性に影響を及ぼす可能性がある。
　図２は、スプリアスの発生を説明するための図であり、図１の構成のフィルタ２０において、フィルタ１０の通過帯域ＢＷ１内の周波数を有するスプリアスが生じている例を示している。より詳細には、図２においては、横軸に周波数が示されており、縦軸にはアンテナ端子Ｔ０におけるフィルタ２０の反射損失（リターンロス）が示されている。
　図２の線ＬＮ１で示されるように、フィルタ２０の通過帯域ＢＷ２（ｆ３＜ｆ＜ｆ４）においては、インピーダンスが低く、リターンロスが大きくなっており、当該通過帯域ＢＷ２の信号を低損失で通過するようになっている。一方で、フィルタ１０の通過帯域ＢＷ１（ｆ１＜ｆ＜ｆ２）においては、本来であれば低いリターンロスとなるはずであるが、周波数ｆａにおいてスプリアスの影響によりリターンロスがやや大きくなっている。
　このようなスプリアスが生じた場合、図１における位相回路４０がない場合には、フィルタ２０で発生したスプリアスが、図１中の破線矢印ＲＴのように、接続ノードＪＰ１を通ってフィルタ１０に伝達されてしまう。スプリアスの周波数がフィルタ１０の通過帯域ＢＷ１内であるため、当該スプリアスはフィルタ１０を通過して出力端子Ｔ１から出力され、結果としてフィルタ１０の通過特性が劣化してしまうことになる。
　本実施の形態においては、位相回路４０によって、アンテナ端子Ｔ０（すなわち接続ノードＪＰ１）における通過帯域ＢＷ１のインピーダンスがオープン状態となるように位相が調整され、さらに、位相回路４５については、接続ノードＪＰ２における通過帯域ＢＷ１のインピーダンスがショート状態となるように位相が調整される。これによって、フィルタ２０で発生したスプリアスは、相対的に高いインピーダンスの位相回路４０を通過せずに、相対的に低いインピーダンスの位相回路４５に流れやすくなる。これにより、フィルタ２０で発生したスプリアスがフィルタ１０に伝達されにくくなる。
　また、位相回路４０の通過帯域ＢＷ１のインピーダンスがオープン状態とされるため、アンテナＡＮＴで受信した高周波信号における通過帯域ＢＷ１の信号はフィルタ２０，３０側へは流れず、フィルタ１０へ流れることになる。これらにより、フィルタ１０の通過特性の低下を抑制することができる。
　次に、図３～図７を用いて、本実施の形態のマルチプレクサ１の各点における位相について説明する。図３は、位相回路４５を通過した後の、フィルタ３０の通過帯域ＢＷ１の位相について説明するための図である。言い換えると、図３（ａ）のように、接続ノードＪＰ２からフィルタ３０側を見た場合の、通過帯域ＢＷ１の信号についてのインピーダンスを説明するための図である。上述のように、位相回路４５は、フィルタ１０の通過帯域ＢＷ１に対するインピーダンスがショート状態となるように調整されているため、図３（ｂ）のスミスチャート上では、外周円の－１８０°付近（図中の領域ＡＲ１）付近にインピーダンスが位置することになる。
　図４は、フィルタ２０とフィルタ３０とを接続した状態において、接続ノードＪＰ２からフィルタ２０，３０側を見た場合（図４（ａ））の、通過帯域ＢＷ１の信号についての位相について説明するための図である。この場合、接続ノードＪＰ２とフィルタ２０とは直接接続されており、位相回路４５については通過帯域ＢＷ１のインピーダンスがショート状態となるように位相が調整されている。そのため、接続ノードＪＰ２からフィルタ２０，３０側を見た場合、通過帯域ＢＷ１のインピーダンスは全体としてもショート状態となり、図４（ｂ）のように、スミスチャート上では、外周円の－１８０°付近（図中の領域ＡＲ１）付近にインピーダンスが位置することになる。
　図５は、位相回路４５を実現するための具体的な回路構成の例を示す図である。位相回路４５としては、遅延線６０（図５（ａ））、直列インダクタＬ１（図５（ｂ））、並列キャパシタＣ１（図５（ｃ））、および、直列インダクタＬ１および並列キャパシタＣ１との組み合わせ（図５（ｄ））のいずれかを適用することができる。
　図５（ａ）は位相回路４５として遅延線６０を適用する例である。スミスチャート上において、遅延線は、スミスチャートの中央を中心とする円（等ＳＷＲ円）に沿って時計回りにインピーダンスを移動させる。したがって、遅延線の長さを調整することで、図４（ｂ）のショート状態の領域ＡＲ２にインピーダンスを近づけることができる。
　位相回路４５として、図５（ｂ）のように直列インダクタＬ１を適用することも可能である。直列インダクタは、スミスチャートの右端部に接する円（等抵抗円）に沿って時計回りにインピーダンスを移動させる。したがって、直列インダクタＬ１のインダクタンスを調整することによって、インピーダンスを図４（ｂ）のショート状態の領域ＡＲ２に近づけることができる。
　位相回路４５として、図５（ｃ）のように並列キャパシタＣ１を適用することも可能である。並列キャパシタは、スミスチャートの左端部に接する円（等コンダクタンス円）に沿って時計回りにインピーダンスを移動させる。したがって、並列キャパシタＣ１の容量を調整することによって、インピーダンスを図４（ｂ）のショート状態の領域ＡＲ２に近づけることができる。
　図５（ｄ）は上述の直列インダクタＬ１と並列キャパシタＣ１とを組み合わせた例である。初期のインピーダンスの状態によっては、直列インダクタのみ、あるいは並列キャパシタのみで位相を調整すると、ショート状態に十分近づけることができなかったり、使用するインダクタ，キャパシタの素子サイズを大きくしなくてはならない場合が生じたりする場合がある。直列インダクタと並列キャパシタとを適切に組み合わせることによって、素子サイズが大きくなることを抑制しつつ、インピーダンスをショート状態に近づけることが可能となる。なお、直列インダクタＬ１と並列キャパシタＣ１に加えて、遅延線６０をさらに組み合わせてもよい。
　図６は、位相回路４０を通過した後の、フィルタ２０，３０の通過帯域ＢＷ１の位相について説明するための図である。すなわち、図６（ａ）のように、接続ノードＪＰ１からフィルタ２０，３０側を見た場合の、通過帯域ＢＷ１の信号についてのインピーダンスを説明するための図である。上述のように、位相回路４０は、フィルタ１０の通過帯域ＢＷ１に対するインピーダンスがオープン状態となるように調整されているため、図６（ｂ）のスミスチャート上では、外周円の－０°付近（図中の領域ＡＲ３）付近にインピーダンスが位置することになる。その結果、フィルタ２０で発生した通過帯域ＢＷ１内の周波数を有するスプリアスは、位相回路４０を通過できず、低インピーダンスの位相回路４５を通ってフィルタ３０側に流れる。したがって、フィルタ２０で生じたスプリアスがフィルタ１０へ伝達されることを抑制することができる。
　図７は、位相回路４０を実現するための具体的な回路構成の例を示す図である。位相回路４０としては、遅延線６２（図７（ａ））、直列インダクタＬ２（図７（ｂ））、および、遅延線６２と直列インダクタＬ２との組み合わせ（図７（ｃ））を適用することができる。上述のように、遅延線を使用すると等ＳＷＲ円に沿って時計回りにインピーダンスが移動し、直列インダクタを使用すると等抵抗円に沿って時計回りにインピーダンスが移動する。したがって、初期のインピーダンスがスミスチャートの下半分に位置する容量性のインピーダンスである場合には、図４で示したショート状態にする場合よりもさらに大きく位相を変化させることによって、図６（ｂ）のオープン状態の領域ＡＲ３に近づけることができる。たとえば、位相回路４０，４５として、ともに直列インダクタを用いる場合には、位相回路４０に使用する直列インダクタＬ２のインダクタンスを、位相回路４５に使用する直列インダクタＬ１のインダクタンスよりも大きくする。
　図８は、位相回路４０，４５の有無による、フィルタ２０で生じたスプリアスのフィルタ１０への影響を説明するための図である。具体的には、図８は、位相回路４０，４５を用いないマルチプレクサ（比較例）の場合のフィルタ１０の挿入損失と、本実施の形態のマルチプレクサ１の場合のフィルタ１０の挿入損失とを比較したシミュレーション結果である。図８において、破線ＬＮ２が比較例の場合における挿入損失を示しており、実線ＬＮ３が本実施の形態の場合における挿入損失を示している。
　図８を参照して、比較例の場合（破線ＬＮ２）には、フィルタ１０の通過帯域ＢＷ１において、スプリアスの周波数ｆａの部分でリップルが発生しており挿入損失が増加している。このスプリアスの周波数ｆａの挿入損失が、たとえばピーク値との比較で０．５ｄＢ以上増加している場合、不要波として問題になる。挿入損失の増加が、ピーク値との比較で０．５ｄＢ未満の場合は、不要波が生じないと考えてよい。すなわち、比較例においては、フィルタ２０で発生したスプリアスが不要波としてフィルタ１０の通過特性に影響を与えていることがわかる。
　一方、本実施の形態のマルチプレクサ１の場合（実線ＬＮ３）には、周波数ｆａにおける挿入損失の増加が抑制されており、フィルタ２０からのスプリアスの影響が低減されている。
　図９は、フィルタ２０で生じるスプリアスのレベルと位相回路４５の調整範囲との関係を説明するための図である。図９の横軸には位相回路４５を通過後の位相が示されており、縦軸には接続ノードＪＰ１からフィルタ２０，３０側を見た場合のフィルタ２０，３０のリターンロスが示されている。線ＬＮ１０～ＬＮ５０は、フィルタ２０において生じるスプリアス（リップル）のリターンロスが、それぞれ１ｄＢ，３ｄＢ，５ｄＢ，１０ｄＢ，３０ｄＢの場合を示している。リターンロスのデシベル値が大きくなるほどスプリアスレベルは大きくなる。
　図９においては、リターンロスの許容値を１ｄＢ（線ＡＬＷ）としており、当該許容値よりもリターンロスが小さい状態（すなわち、図９において線ＡＬＷよりも上側）が、フィルタ１０へのスプリアスの影響が低減された状態を示している。
　たとえば、スプリアスの反射損失が１ｄＢと小さい場合（線ＬＮ１０）には、位相回路４５を用いて－２３５°以上－１５°未満の範囲内で位相を調整すれば、フィルタ２０で生じるスプリアスによるフィルタ１０への影響を許容範囲まで低減できることが示されている。
　また、スプリアスのリターンロスが３０ｄＢと大きい場合（線ＬＮ５０）においては、スプリアスの影響を許容範囲まで低減するには、位相回路４５によって－２００°以上－１５５°未満のより狭い範囲に位相を調整することが必要であることが示されている。
　すなわち、フィルタ２０で発生するスプリアスレベルが大きくなるほど、位相回路４５による位相の調整範囲が狭くなる。また、－１８０°以上０°未満の範囲で見た場合には、スプリアスレベルが大きくなるに従って、スプリアスの影響を許容範囲まで低減するために、位相をより大きく調整することが必要となる。
　図１０は、スプリアスレベルに対する位相回路４５の調整範囲の一例を示す図である。なお、図１０の例においては、図９で示したシミュレーションの結果に基づいて調整範囲が定められている。
　図１０を参照して、フィルタ２０で生じるスプリアスのリターンロスが１０ｄＢ以上３０ｄＢ未満（図９の線ＬＮ５０と線ＬＮ４０の間）である場合は、位相回路４５によって－２００°以上－１５５°未満の範囲に位相を調整することで、フィルタ１０に対するスプリアスの影響を許容範囲まで低減することができる。
　スプリアスのリターンロスが５ｄＢ以上１０ｄＢ未満（図９の線ＬＮ４０と線ＬＮ３０の間）である場合は、位相回路４５の位相調整範囲は－２０５°以上－１４５°未満となる。スプリアスのリターンロスが３ｄＢ以上５ｄＢ未満（図９の線ＬＮ３０と線ＬＮ２０の間）である場合は、位相回路４５の位相調整範囲は－２１０°以上－１３０°未満となる。スプリアスのリターンロスが１ｄＢ以上３ｄＢ未満（図９の線ＬＮ２０と線ＬＮ１０の間）である場合は、位相回路４５の位相調整範囲は－２１５°以上－１０５°未満となる。
　以上のように、フィルタ２０において発生するスプリアスのレベルに応じて位相回路４５の位相を適切に調整することによって、フィルタ２０で生じるスプリアスによるフィルタ１０への影響を低減することができる。
　なお、上記の実施の形態においては、３つのフィルタから構成されるマルチプレクサ（トリプレクサ）の場合の例について説明したが、フィルタ数が４つ以上のマルチプレクサにおいても、スプリアスが発生するフィルタに応じて位相回路を適切に配置することで、当該スプリアスの周波数を含む他のフィルタへの影響を低減することができる。
　今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本開示の範囲は、上記した実施の形態の説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　１　マルチプレクサ、１０，２０，３０　フィルタ、４０，４５　位相回路、６０，６２　遅延線、ＡＬＷ，ＬＮ１，ＬＮ１０～ＬＮ５０　線、ＡＮＴ　アンテナ、ＡＲ１～ＡＲ３　領域、ＢＷ１～ＢＷ３　通過帯域、Ｃ１　キャパシタ、ＪＰ１，ＪＰ２　接続ノード、Ｌ１，Ｌ２　直列インダクタ、Ｔ０　アンテナ端子、Ｔ１～Ｔ３　出力端子。

Claims (5)

  1. 　アンテナ端子と、
    　前記アンテナ端子に接続され、第１通過帯域を有する第１フィルタと、
    　第２通過帯域を有し、前記第１通過帯域において不要波が生じる第２フィルタと、
    　第３通過帯域を有し、前記第１通過帯域において不要波が生じない第３フィルタと、
    　通過する信号の位相を調整するように構成された第１位相回路および第２位相回路とを備え、
    　前記第２フィルタは、前記第１位相回路を介して前記アンテナ端子に接続されており、
    　前記第３フィルタは、前記第２位相回路を介して、前記第１位相回路と前記第２フィルタとの間の接続ノードに接続されており、
    　前記第１位相回路は、前記アンテナ端子における前記第１通過帯域のインピーダンスがオープン状態となるように位相を調整し、
    　前記第２位相回路は、前記接続ノードにおける前記第１通過帯域のインピーダンスがショート状態となるように位相を調整する、マルチプレクサ。
  2. 　前記第１位相回路は、前記アンテナ端子と前記第２フィルタとの間に接続された、遅延線、インダクタ、または、直列接続された遅延線およびインダクタのいずれかの構成を有する、請求項１に記載のマルチプレクサ。
  3. 　前記第２位相回路は、前記接続ノードと前記第３フィルタとの間に接続された遅延線およびインダクタ、ならびに、前記接続ノードと接地電位との間に接続されたキャパシタの少なくとも１つの含んだ構成を有する、請求項１または２に記載のマルチプレクサ。
  4. 　前記第２フィルタで生じる前記第１通過帯域の不要波が大きいほど、前記第２位相回路の位相調整範囲が狭く設定される、請求項１～３のいずれか１項に記載のマルチプレクサ。
  5. 　前記第２位相回路は、
    　前記第２フィルタで生じる前記第１通過帯域の不要波の反射損失が１０ｄＢ以上３０ｄＢ未満の場合には、前記位相調整範囲は－２００°以上－１５５°未満に設定され、
    　前記反射損失が５ｄＢ以上１０ｄＢ未満の場合には、前記位相調整範囲は－２０５°以上－１４５°未満に設定され、
    　前記反射損失が３ｄＢ以上５ｄＢ未満の場合には、前記位相調整範囲は－２１０°以上－１３０°未満に設定され、
    　前記反射損失が１ｄＢ以上３ｄＢ未満の場合には、前記位相調整範囲は－２１５°以上－１０５°未満に設定される、請求項４に記載のマルチプレクサ。
PCT/JP2019/024981 2018-06-29 2019-06-24 マルチプレクサ WO2020004340A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201980043301.3A CN112335177B (zh) 2018-06-29 2019-06-24 多工器
US17/108,042 US11444594B2 (en) 2018-06-29 2020-12-01 Multiplexer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018124079 2018-06-29
JP2018-124079 2018-06-29

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/108,042 Continuation US11444594B2 (en) 2018-06-29 2020-12-01 Multiplexer

Publications (1)

Publication Number Publication Date
WO2020004340A1 true WO2020004340A1 (ja) 2020-01-02

Family

ID=68987078

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/024981 WO2020004340A1 (ja) 2018-06-29 2019-06-24 マルチプレクサ

Country Status (3)

Country Link
US (1) US11444594B2 (ja)
CN (1) CN112335177B (ja)
WO (1) WO2020004340A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113506963A (zh) * 2021-06-09 2021-10-15 电子科技大学 一种基于vo2的多功能滤波器

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11588506B2 (en) * 2020-04-05 2023-02-21 Skyworks Solutions, Inc. Architectures having bridge combiners and multiplexers

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266897A (ja) * 2006-03-28 2007-10-11 Kyocera Corp 分波器
JP2009033733A (ja) * 2007-06-29 2009-02-12 Nippon Dempa Kogyo Co Ltd アンテナ分波器
JP2018019392A (ja) * 2016-07-15 2018-02-01 株式会社村田製作所 高周波フロントエンド回路および通信装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100530958C (zh) * 2003-10-16 2009-08-19 京瓷株式会社 复合型分波电路、用其的芯片零件、高频模块及无线通信设备
DE102004053319A1 (de) * 2004-11-04 2006-05-11 Epcos Ag Frequenzweiche
JP4842245B2 (ja) * 2007-11-21 2011-12-21 株式会社ヨコオ トリプレクサ回路
JP2013062556A (ja) 2010-01-13 2013-04-04 Murata Mfg Co Ltd マルチプレクサ
GB2526197B (en) 2014-04-11 2020-11-18 Skyworks Solutions Inc Circuits and methods related to radio-frequency receivers having carrier aggregation
US9998097B2 (en) 2016-07-15 2018-06-12 Murata Manufacturing Co., Ltd. Radio-frequency front-end circuit and communication device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266897A (ja) * 2006-03-28 2007-10-11 Kyocera Corp 分波器
JP2009033733A (ja) * 2007-06-29 2009-02-12 Nippon Dempa Kogyo Co Ltd アンテナ分波器
JP2018019392A (ja) * 2016-07-15 2018-02-01 株式会社村田製作所 高周波フロントエンド回路および通信装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113506963A (zh) * 2021-06-09 2021-10-15 电子科技大学 一种基于vo2的多功能滤波器
CN113506963B (zh) * 2021-06-09 2022-07-29 电子科技大学 一种基于vo2的多功能滤波器

Also Published As

Publication number Publication date
CN112335177B (zh) 2021-11-26
US20210083642A1 (en) 2021-03-18
US11444594B2 (en) 2022-09-13
CN112335177A (zh) 2021-02-05

Similar Documents

Publication Publication Date Title
US10727805B2 (en) Multiplexer including filters with resonators and parallel inductor
US9509279B2 (en) Elastic wave filter with magnetically coupled LC parallel resonance circuits
US10224899B2 (en) High-frequency filter, front-end circuit, and communication device
US10148297B2 (en) Splitter
JP2009130831A (ja) チューナブルフィルタ
US20160301383A1 (en) High-frequency filter
US10651821B2 (en) Multiplexer, high-frequency front-end circuit, and communication apparatus
US20160344370A1 (en) Variable filter circuit and wireless communication apparatus
WO2020008759A1 (ja) 高周波フィルタ、マルチプレクサ、高周波フロントエンド回路および通信装置
US20140354512A1 (en) Tunable filter device
WO2020004340A1 (ja) マルチプレクサ
US20150130558A1 (en) Filter device and duplexer
JP2005295316A (ja) リングフィルタ及びそれを用いた広帯域の帯域通過フィルタ
US11290076B2 (en) Amplifier circuit, front-end circuit, and receiver circuit
KR101443963B1 (ko) 전자 부품
US11146229B2 (en) Filter and multiplexer
JP2021010062A (ja) エクストラクタ
US20220345109A1 (en) Band-stop filter and multi-frequency band-stop filter
JP5217491B2 (ja) フィルタ回路
WO2018159205A1 (ja) フィルタ装置、マルチプレクサ、高周波フロントエンド回路および通信装置
WO2022227347A1 (zh) 带阻滤波器与多频带阻滤波器
US20230283260A1 (en) Notch filter and multi-frequency notch filter
US20230198493A1 (en) Composite acoustic wave filter device
US20220263485A1 (en) Bandpass filter circuit and multiplexer
KR101643582B1 (ko) If 대역 통과 필터

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19826823

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19826823

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP