JP6887564B2 - メモリの検知動作 - Google Patents
メモリの検知動作 Download PDFInfo
- Publication number
- JP6887564B2 JP6887564B2 JP2020510088A JP2020510088A JP6887564B2 JP 6887564 B2 JP6887564 B2 JP 6887564B2 JP 2020510088 A JP2020510088 A JP 2020510088A JP 2020510088 A JP2020510088 A JP 2020510088A JP 6887564 B2 JP6887564 B2 JP 6887564B2
- Authority
- JP
- Japan
- Prior art keywords
- array
- memory cells
- signal
- memory
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/08—Control thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
- G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
- G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/0644—Management of space entities, e.g. partitions, extents, pools
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
- G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/73—Array where access device function, e.g. diode function, being merged with memorizing function of memory element
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Memory System (AREA)
- Read Only Memory (AREA)
Description
Claims (14)
- メモリセルのアレイと、
コントローラであって、
第1の信号を前記メモリセルのアレイの第1の部分に印加し、第2の信号を前記メモリセルのアレイの第2の部分に印加することによって、検知動作を前記メモリセルのアレイ上で行うように構成される、前記コントローラと、
を備え、
前記メモリセルのアレイの前記第1の部分で行われるサイクル数が前記メモリセルのアレイの前記第2の部分で行われるサイクル数の範囲内にあるとき、前記第1の信号及び前記第2の信号は同じである、装置。 - 前記第1の信号は前記メモリセルのアレイの前記第1の部分の場所に少なくとも部分的に基づき、前記第2の信号は前記メモリセルのアレイの前記第2の部分の場所に少なくとも部分的に基づく、請求項1に記載の装置。
- 前記第1の信号は前記装置の復号器から前記メモリセルのアレイの前記第1の部分までの距離に少なくとも部分的に基づき、前記第2の信号は前記装置の前記復号器から前記メモリセルのアレイの前記第2の部分までの距離に少なくとも部分的に基づく、請求項1に記載の装置。
- 前記メモリセルのアレイの前記第1の部分はユーザデータを含み、前記メモリセルのアレイの前記第2の部分はメタデータを含む、請求項1〜3のいずれか1項に記載の装置。
- メモリセルのアレイと、
コントローラであって、
前記メモリセルのアレイを1つ以上の部分に分割し、
いくつかの信号を前記メモリセルのアレイの前記1つ以上の部分に印加することによって、検知動作を前記メモリセルのアレイ上で行い、前記いくつかの信号の特定の信号は、特定の部分で行われるサイクル数に基づくように構成される、前記コントローラと、
を備え、
前記1つ以上の部分は、第1の部分及び第2の部分を含み、前記いくつかの信号は、第1の信号及び第2の信号を含み、前記メモリセルのアレイの前記第1の部分で行われるサイクル数が前記メモリセルのアレイの前記第2の部分で行われるサイクル数の範囲内にあるとき、前記第1の部分に印加される前記第1の信号、及び前記第2の部分に印加される前記第2の信号は同じである、装置。 - 前記コントローラは、前記装置の復号器からの距離に基づいて、前記メモリセルのアレイの前記1つ以上の部分を分割するように構成される、請求項5に記載の装置。
- 前記コントローラは、ワークロードに基づいて、前記メモリセルのアレイの前記1つ以上の部分を分割するように構成される、請求項5に記載の装置。
- 前記メモリセルのアレイの各部分は、異なる更新技術で管理される、請求項5〜7のいずれか1項に記載の装置。
- メモリセルのアレイと、
コントローラであって、
前記メモリセルのアレイを第1の部分及び第2の部分に分割し、
第1のウェアレベリングスキームを前記メモリセルのアレイの前記第1の部分に適用し、第2のウェアレベリングスキームを前記メモリセルのアレイの前記第2の部分に適用することによって、ウェアレベリングを前記メモリセルのアレイ上で行い、前記ウェアレベリングスキームは当該部分で行われるサイクル数に基づき、
第1の信号のセットを前記メモリセルのアレイの前記第1の部分に印加し、第2の信号のセットを前記メモリセルのアレイの前記第2の部分に印加することによって、検知動作を前記メモリセルのアレイ上で行い、印加される前記信号は当該部分で行われる前記サイクル数に基づき、前記メモリセルのアレイの前記第1の部分で行われるサイクル数が前記メモリセルのアレイの前記第2の部分で行われるサイクル数の範囲内にあるとき、前記第1の信号のセットの第1の信号、及び前記第2の信号のセットの第1の信号は同じであるように構成される、前記コントローラと、
を備える、装置。 - 前記第1の信号のセットの前記第1の信号及び前記第2の信号のセットの前記第1の信号は第1の時間に印加される、請求項9に記載の装置。
- 前記第1の信号のセットの前記第1の信号は、前記第1の信号のセットの第2の信号と異なる、請求項10に記載の装置。
- 第1の信号をメモリセルのアレイの第1の部分に印加し、第2の信号を前記メモリセルのアレイの第2の部分に印加することによって、検知動作を前記メモリセルのアレイ上で行うことであり、前記メモリセルのアレイの前記第1の部分で行われるサイクル数が前記メモリセルのアレイの前記第2の部分で行われるサイクル数の範囲内にあるとき、前記第1の信号及び前記第2の信号は同じであること、
を含む、方法。 - 前記第1の信号は前記メモリセルのアレイの前記第1の部分で行われる前記サイクル数に基づき、前記第2の信号は前記メモリセルのアレイの前記第2の部分で行われる前記サイクル数に基づく、請求項12に記載の方法。
- 前記メモリセルのアレイの前記第1の部分で行われる前記サイクル数は、前記メモリセルのアレイの前記第2の部分で行われる前記サイクル数と異なる、請求項13に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/683,821 | 2017-08-23 | ||
US15/683,821 US10976936B2 (en) | 2017-08-23 | 2017-08-23 | Sensing operations in memory |
PCT/US2018/047180 WO2019040403A1 (en) | 2017-08-23 | 2018-08-21 | DETECTION OPERATIONS IN A MEMORY |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020532038A JP2020532038A (ja) | 2020-11-05 |
JP6887564B2 true JP6887564B2 (ja) | 2021-06-16 |
Family
ID=65435099
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020510088A Active JP6887564B2 (ja) | 2017-08-23 | 2018-08-21 | メモリの検知動作 |
Country Status (5)
Country | Link |
---|---|
US (2) | US10976936B2 (ja) |
JP (1) | JP6887564B2 (ja) |
KR (1) | KR102371039B1 (ja) |
CN (1) | CN111033617B (ja) |
WO (1) | WO2019040403A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10606743B2 (en) | 2017-12-05 | 2020-03-31 | Micron Technology, Inc. | Data movement operations in non-volatile memory |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5270979A (en) | 1991-03-15 | 1993-12-14 | Sundisk Corporation | Method for optimum erasing of EEPROM |
US6985992B1 (en) | 2002-10-28 | 2006-01-10 | Sandisk Corporation | Wear-leveling in non-volatile storage systems |
US7012835B2 (en) | 2003-10-03 | 2006-03-14 | Sandisk Corporation | Flash memory data correction and scrub techniques |
US7349264B2 (en) | 2005-12-28 | 2008-03-25 | Sandisk Corporation | Alternate sensing techniques for non-volatile memories |
US7495966B2 (en) * | 2006-05-01 | 2009-02-24 | Micron Technology, Inc. | Memory voltage cycle adjustment |
WO2008077284A1 (en) | 2006-12-27 | 2008-07-03 | Intel Corporation | Initiative wear leveling for non-volatile memory |
JP5308112B2 (ja) | 2008-09-22 | 2013-10-09 | スパンション エルエルシー | 半導体装置及びその制御方法 |
US8023334B2 (en) | 2008-10-31 | 2011-09-20 | Micron Technology, Inc. | Program window adjust for memory cell signal line delay |
US8737129B2 (en) * | 2008-11-14 | 2014-05-27 | Samsung Electronics Co., Ltd. | Nonvolatile memory device and read method thereof |
US8374036B2 (en) * | 2008-11-14 | 2013-02-12 | Hynix Semiconductor Inc. | Method of operating nonvolatile memory device |
JP5175769B2 (ja) | 2009-02-25 | 2013-04-03 | 株式会社東芝 | 半導体記憶装置 |
KR101586047B1 (ko) * | 2009-03-25 | 2016-01-18 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 프로그램 방법 |
US8130550B1 (en) | 2009-06-24 | 2012-03-06 | Micron Technology, Inc. | Memory with sub-blocks |
KR101691088B1 (ko) * | 2010-02-17 | 2016-12-29 | 삼성전자주식회사 | 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템 |
US9170933B2 (en) | 2010-06-28 | 2015-10-27 | International Business Machines Corporation | Wear-level of cells/pages/sub-pages/blocks of a memory |
US8902653B2 (en) * | 2011-08-12 | 2014-12-02 | Micron Technology, Inc. | Memory devices and configuration methods for a memory device |
US9645177B2 (en) | 2012-05-04 | 2017-05-09 | Seagate Technology Llc | Retention-drift-history-based non-volatile memory read threshold optimization |
US20130346812A1 (en) | 2012-06-22 | 2013-12-26 | Micron Technology, Inc. | Wear leveling memory using error rate |
KR20140025164A (ko) * | 2012-08-21 | 2014-03-04 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 데이터 처리 방법 |
KR102069864B1 (ko) * | 2012-11-05 | 2020-01-23 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 이의 동작 방법 |
US9158667B2 (en) * | 2013-03-04 | 2015-10-13 | Micron Technology, Inc. | Apparatuses and methods for performing logical operations using sensing circuitry |
US9202579B2 (en) | 2013-03-14 | 2015-12-01 | Sandisk Technologies Inc. | Compensation for temperature dependence of bit line resistance |
US9646705B2 (en) * | 2013-06-12 | 2017-05-09 | Samsung Electronics Co., Ltd. | Memory systems including nonvolatile memory devices and dynamic access methods thereof |
GB2527318A (en) | 2014-06-17 | 2015-12-23 | Ibm | Estimation of level-thresholds for memory cells |
US10014060B2 (en) | 2015-01-30 | 2018-07-03 | Sandisk Technologies Llc | Memory system and method for reducing read disturb errors |
US9613691B2 (en) | 2015-03-27 | 2017-04-04 | Intel Corporation | Apparatus and method for drift cancellation in a memory |
-
2017
- 2017-08-23 US US15/683,821 patent/US10976936B2/en active Active
-
2018
- 2018-08-21 JP JP2020510088A patent/JP6887564B2/ja active Active
- 2018-08-21 KR KR1020207007814A patent/KR102371039B1/ko active IP Right Grant
- 2018-08-21 WO PCT/US2018/047180 patent/WO2019040403A1/en active Application Filing
- 2018-08-21 CN CN201880054695.8A patent/CN111033617B/zh active Active
-
2021
- 2021-02-12 US US17/175,155 patent/US20210165577A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US20210165577A1 (en) | 2021-06-03 |
KR102371039B1 (ko) | 2022-03-07 |
WO2019040403A1 (en) | 2019-02-28 |
JP2020532038A (ja) | 2020-11-05 |
CN111033617A (zh) | 2020-04-17 |
CN111033617B (zh) | 2024-03-26 |
US10976936B2 (en) | 2021-04-13 |
KR20200032764A (ko) | 2020-03-26 |
US20190065077A1 (en) | 2019-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10431286B2 (en) | Refresh in non-volatile memory | |
KR101895134B1 (ko) | 메모리 타일의 액세스 및 선택 패턴 | |
US20140169068A1 (en) | Nonvolatile memory device having variable resistive elements and method of driving the same | |
US20140192588A1 (en) | Nonvolatile Memory Device and Read Method Thereof | |
KR20100081087A (ko) | 반도체 장치, 이를 포함하는 반도체 시스템, 및 반도체 장치의 전압 공급방법 | |
CN111833929A (zh) | 非易失性存储器装置、存储装置和存储器控制器操作方法 | |
US9184377B2 (en) | Resistance variable memory cell structures and methods | |
JP6321650B2 (ja) | メモリセルの分散されたサブブロックにアクセスすることを伴う装置および方法 | |
KR102349035B1 (ko) | 설정된 마진을 기준으로 메모리의 리프레시 | |
US11145365B2 (en) | Data search systems and methods | |
JP6887564B2 (ja) | メモリの検知動作 | |
JP6968975B2 (ja) | メモリにおけるプログラム動作 | |
KR20210080581A (ko) | 작은 페이지 버퍼를 이용한 높은 대역폭 동작을 위한 교차점 메모리 아키텍처 | |
US11145363B2 (en) | Memory device including discharge circuit | |
US11468948B2 (en) | Cleaning memory blocks using multiple types of write operations | |
US20230386531A1 (en) | Chip select, command, and address encoding |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200417 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200417 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210202 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210414 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210427 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210518 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6887564 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |