JP6884637B2 - 電気回路 - Google Patents

Description

本発明は、力率改善回路を備えた電気回路に関する。

第１スイッチング回路を有する前段コンバータと、当該コンバータから出力された電流を平滑化するコンデンサと、当該平滑化された電流の入力を受ける第２スイッチング回路を有する後段コンバータと、を備えるコンバータが開示されている。第１スイッチング回路から電流が出力される出力期間の終了時点及び第２スイッチング回路に電流が入力される入力期間の開始時点が時間差を有するようにスイッチング制御することにより、リプル電流を低減できるとされている（特許文献１）。

特開２０１６−１４９８９７号公報

特許文献１のように、力率改善回路の出力コンデンサに電流が流れ込む期間と出力コンデンサから電流が流れ出す期間とを重ねることにより、出力コンデンサに対して流出入する電流を最小限にとどめることが可能である。しかしながら、入力電圧の周波数の２倍の周波数成分のリプル電流を打ち消すことができるほどのリプルの低減は実現されていない。したがって、出力コンデンサの容量を大幅に削減することが困難であり、装置の大幅な小型化は難しい。

本発明の１つの態様は、入力された交流電圧を直流電圧に昇圧変換する力率改善回路と、前記直流電圧を入力として負荷に所望の電力を供給するコンバータ回路と、リプル信号を生成するリプル信号生成手段と、前記リプル信号を直流の平滑目標ピーク電流信号に重畳させた目標ピーク電流信号を生成して出力する電流リプル重畳手段と、を備え、前記目標ピーク電流信号に基づいて前記コンバータ回路の平滑コイルを流れる電流を制御することを特徴とする電気回路である。

ここで、前記力率改善回路は、前記交流電圧を整流する整流回路を含み、前記リプル信号生成手段は、前記整流回路から出力される整流電流の交流成分に含まれる周波数を有する前記リプル信号を生成することが好適である。

また、前記リプル信号生成手段は、前記交流電圧の周波数の２倍の周波数を有する前記リプル信号を生成することが好適である。

また、前記リプル信号生成手段は、前記力率改善回路の出力電圧を微分した波形に基づいて前記リプル信号を生成することが好適である。

本発明によれば、力率改善回路の出力コンデンサの出力電圧のリプルを抑制することができる。したがって、出力コンデンサの容量を低減することが可能になり、装置を小型化することができる。

第１の実施の形態における電気回路の構成を示す機能ブロック図である。 第１の実施の形態における電気回路の構成を示す図である。 従来の電気回路の作用を説明する図である。 第１の実施の形態における電気回路の作用を説明する図である。 第２の実施の形態における電気回路の構成を示す機能ブロック図である。 第２の実施の形態における電気回路の構成を示す図である。 従来の電気回路の作用を説明する図である。 第２の実施の形態における電気回路の作用を説明する図である。

［第１の実施の形態］
第１の実施の形態における電気回路１００は、図１の機能ブロック図に示すように、昇圧変換手段１０２、降圧変換手段１０４、入力電圧検出手段１０、入力電流検出手段１２、入力電流指令値生成手段１４、電流誤差検出手段１６、スイッチ制御手段１８、出力電圧検出手段２０、電圧誤差検出手段２２、電圧補償器２４、ピーク電流検出手段２６、出力電圧検出手段２８、目標ピーク電流生成手段３０、電流リプル生成手段３２、電流リプル重畳手段３４、電流誤差検出手段３６、電流指令値生成手段３８及びスイッチ制御手段４０を含んで構成される。

電気回路１００は、図２に示すように、具体的な電気回路として構成することができる。図２において、図１の機能ブロックに相当する構成に同じ符号を付して示している。

昇圧変換手段１０２は、整流回路１０２ａを含み、電気回路１００においてブリッジレス型の力率改善回路（ＰＦＣ回路：Ｐｏｗｅｒ Ｆａｃｔｏｒ Ｃｏｒｒｅｃｔｉｏｎ）として機能する。昇圧変換手段１０２は、交流電源に接続された整流回路１０２ａと、出力側に設けられた出力コンデンサＣ_VHを含んで構成される。

降圧変換手段１０４は、直流−直流コンバータ（ＤＣ／ＤＣコンバータ）を縦続接続した構成を含んだコンバータ回路であり、昇圧変換手段１０２から出力電圧を受けて電圧変換して出力する。本実施の形態では、一例として、位相シフト型フルブリッジ型のＤＣ／ＤＣコンバータを縦続接続した構成を備える構成を示している。

まず、昇圧変換手段１０２の制御について説明する。昇圧変換手段１０２は、入力電圧検出手段１０、入力電流検出手段１２、入力電流指令値生成手段１４、電流誤差検出手段１６、スイッチ制御手段１８、出力電圧検出手段２０、電圧誤差検出手段２２及び電圧補償器２４により制御される。

入力電圧検出手段１０は、昇圧変換手段１０２の入力電圧ｖ_acを検出して出力する。入力電圧検出手段１０は、電圧センサを含んで構成することができる。検出された入力電圧ｖ_acは、アナログ／デジタル変換されて入力電流指令値生成手段１４及び電流リプル生成手段３２へ入力される。

ここで、角周波数ω_ac、実効値ｖ_ac ^(RMS)であるとすると、入力電圧ｖ_acの波形は数式（１）で表される。

入力電流検出手段１２は、昇圧変換手段１０２の入力電流ｉ_acを検出して出力する。入力電流検出手段１２は、電流センサを含んで構成することができる。検出された入力電流ｉ_acは、アナログ／デジタル変換されて入力電流指令値生成手段１４へ入力される。

入力電流指令値生成手段１４は、入力電圧検出手段１０で検出された入力電圧ｖ_acに基づいて目標入力電流指令値ｉ_ac ^(REF)を生成して出力する。入力電流指令値ｉ_ac ^(REF)は、数式（２）及び数式（３）に示すように、入力電圧実効値ｖ_ac ^(RMS)と後述する電圧補償器２４から入力される電圧値ｖ_cを用いて表され、振幅Ｉ_ac ^(REF)で角周波数ω_acで周期的に変化する信号となる。入力電流指令値ｉ_ac ^(REF)は、電流誤差検出手段１６に入力される。

電流誤差検出手段１６は、入力電流指令値生成手段１４で生成された目標入力電流指令値ｉ_ac ^(REF)と入力電流検出手段１２から入力された実際の入力電流ｉ_acとの差分値を求めてスイッチ制御手段１８へ出力する。スイッチ制御手段１８は、電流誤差検出手段１６で得られた目標入力電流指令値ｉ_ac ^(REF)と入力電流ｉ_acとの差分値に基づいて昇圧変換手段１０２の整流回路１０２ａのスイッチング素子のオン／オフの時比率を求め、当該時比率に応じてスイッチング素子をオン／オフするタイミングを制御する。

なお、昇圧変換手段１０２のスイッチングのタイミング毎に目標入力電流指令値ｉ_ac ^(REF)を更新する。ここで、入力電圧実効値ｖ_ac ^(RMS)は、入力電圧ｖ_acが零交差する時刻毎に直前の半周期の波形データを用いて計算して更新することが好適である。これにより、数式（２）の振幅Ｉ_ac ^(REF)は、入力電圧ｖ_acが零交差する時刻毎に更新される。

出力電圧検出手段２０は、昇圧変換手段１０２の出力コンデンサＣ_VHの端子電圧（出力コンデンサ電圧）ｖ_vhを検出して出力する。出力電圧検出手段２０は、電圧センサを含んで構成される。検出された出力コンデンサ電圧ｖ_vhは、アナログ／デジタル変換されて電圧誤差検出手段２２へ入力される。

電圧誤差検出手段２２は、出力電圧検出手段２０から入力された出力コンデンサ電圧ｖ_vhと基準電圧Ｖ_vh ^(REF)との差分値を算出し、電圧補償器２４へ出力する。

電圧補償器２４は、電圧誤差検出手段２２から出力コンデンサ電圧ｖ_vhと基準電圧Ｖ_vh ^(REF)との差分値を受け、昇圧変換手段１０２に要求されている比例ゲイン及び積分ゲイン等に基づいて電圧補償された電圧値Ｖｃを算出し、入力電流指令値生成手段１４へ出力する。

このようにして、昇圧変換手段１０２の出力コンデンサ電圧ｖ_vhが入力電流指令値生成手段１４へフィードバックされ、入力電圧ｖ_ac及び入力電流ｉ_acから目標入力電流指令値ｉ_ac ^(REF)が求められ、当該目標入力電流指令値ｉ_ac ^(REF)に基づいて昇圧変換手段１０２のスイッチング制御が行われる。昇圧変換手段１０２の出力コンデンサ電圧ｖ_vhが降圧変換手段１０４の入力端子に入力される。降圧変換手段１０４は、出力コンデンサ電圧ｖ_vhをＤＣ／ＤＣ変換して出力電圧ｖ_pv及び出力電流ｉ_pvとして出力する。

次に、降圧変換手段１０４の制御について説明する。降圧変換手段１０４は、ピーク電流検出手段２６、出力電圧検出手段２８、目標ピーク電流生成手段３０、電流リプル生成手段３２、電流リプル重畳手段３４、電流誤差検出手段３６、電流指令値生成手段３８及びスイッチ制御手段４０により制御される。

ピーク電流検出手段２６は、降圧変換手段１０４のトランス１次側の電流ｉ_T1を検出する。ピーク電流検出手段２６は、電流センサを含んで構成される。電流ｉ_T1は、アナログ／デジタル変換される。ピーク電流検出手段２６は、さらにトランス１次側の電流ｉ_T1から平滑コイルのピーク電流ｉ_Pkを推定して出力する。ピーク電流ｉ_Pkは、目標ピーク電流生成手段３０及び電流誤差検出手段３６へ入力される。

出力電圧検出手段２８は、降圧変換手段１０４の出力電圧ｖ_pvを検出して出力する。出力電圧検出手段２８は、電圧センサを含んで構成することができる。検出された出力電圧ｖ_pvは、アナログ／デジタル変換されて目標ピーク電流生成手段３０へ入力される。

目標ピーク電流生成手段３０は、降圧変換手段１０４からの出力電圧ｖ_pvが所望の値となるようにピーク電流指令値Ｉ_LP ^(DC)を決定し、電流リプル重畳手段３４へ出力する。

電流リプル生成手段３２は、入力電圧検出手段１０から昇圧変換手段１０２の入力電圧ｖ_acを受けて、電流リプルｉ_LP ^(RIP)を生成する。電流リプルｉ_LP ^(RIP)は、数式（４）に示すように、降圧変換手段１０４の回路構成において許容されるピーク電流の振幅Ｉ_LP ^(RIP)及び入力電圧ｖ_acの角周波数ω_acの２倍の角周波数２ω_acで周期的に変化する信号となる。算出された電流リプルｉ_LP ^(RIP)は、電流リプル重畳手段３４に入力される。

電流リプル重畳手段３４は、数式（５）に示すように、目標ピーク電流生成手段３０から入力されたピーク電流指令値Ｉ_LP ^(DC)と電流リプル生成手段３２から入力された電流リプルｉ_LP ^(RIP)との加算値ｉ_Pk ^(REF)を算出し、電流誤差検出手段３６へ出力する。

電流誤差検出手段３６は、電流リプル重畳手段３４から入力されたピーク電流指令値Ｉ_LP ^(DC)と電流リプルｉ_LP ^(RIP)との差分値とピーク電流検出手段２６から入力されたピーク電流ｉ_Pkとの差分値を出力信号として算出し、電流指令値生成手段３８へ出力する。

電流指令値生成手段３８は、電流誤差検出手段３６の出力信号を受けて、当該出力信号に対して降圧変換手段１０４に要求されている比例ゲイン及び積分ゲイン等に基づいて電流補償された信号を生成し、スイッチ制御手段４０へ出力する。

スイッチ制御手段４０は、電流指令値生成手段３８の出力信号を受けて、位相シフトパルスを生成し、降圧変換手段１０４に含まれるインバータにおけるスイッチング素子のオン／オフを制御する。

本実施の形態における電気回路１００では、電流リプル生成手段３２及び電流リプル重畳手段３４を設けて、電流リプルｉ_LP ^(RIP)を推定し、電流リプルｉ_LP ^(RIP)を考慮して降圧変換手段１０４の平滑コイルのピーク電流の制御の目標値を設定することにより、昇圧変換手段１０２の出力電圧Ｖ_vhのリプル電圧を低減することができる。リプル電圧の低減量は、電流リプルｉ_LP ^(RIP)の振幅を変化させることにより調整することができる。

ここで、電流リプルｉ_LP ^(RIP)を重畳することにより、降圧変換手段１０４の出力電圧Ｖ_vhのリプル電圧を低減できる理由は以下のとおりである。

昇圧変換手段１０２では、入力電圧ｖ_acの波形の極性によって導通するダイオードが切り替わるため、図２のＡ点において入力電源から供給される電流は数式（３）の電流を全波整流したものとなり、数式（６）で表される。

昇圧変換手段１０２の電圧リプルは、数式（６）の第２項で表される入力電流と降圧変換手段１０４に出力される電流の差分の電流が出力コンデンサにて積分されて生成される。すなわち、数式（４）で示した電流リプルｉ_LP ^(RIP)は、数式（６）の第２項と等しい周波数及び位相で変化するので、この差分の電流のリプルを小さくするように作用する。これにより、昇圧変換手段１０２の電圧リプルが低減される。

図３は、従来の電気回路の構成、すなわち電流リプル生成手段３２及び電流リプル重畳手段３４を設けず、目標ピーク電流生成手段３０からのピーク電流指令値Ｉ_LP ^(DC)を電流誤差検出手段３６に直接入力する構成において入力及び出力をシミュレーションした結果を示す。図４は、本実施の形態における電気回路１００において入力及び出力をシミュレーションした結果を示す。

図３に示すように、従来の電気回路では、昇圧変換手段の出力コンデンサ電圧Ｖ_vhは直流平均値に対して±９Ｖ程度のリプルが発生したのに対して、本実施の形態の電気回路１００において目標ピーク電流指令値Ｉ_LP ^(DC)に±６Ａ程度の電流リプルｉ_LP ^(RIP)を重畳させると出力コンデンサ電圧Ｖ_vhのリプルは±４Ｖ程度に低減された。

［第２の実施の形態］
第２の実施の形態における電気回路２００は、図５の機能ブロック図に示すように、第１の実施の形態の電気回路１００と同様に、昇圧変換手段１０２、降圧変換手段１０４、入力電圧検出手段１０、入力電流検出手段１２、入力電流指令値生成手段１４、電流誤差検出手段１６、スイッチ制御手段１８、出力電圧検出手段２０、電圧誤差検出手段２２、電圧補償器２４、ピーク電流検出手段２６、出力電圧検出手段２８、目標ピーク電流生成手段３０、電流リプル生成手段４２、電流リプル重畳手段４４、電流誤差検出手段３６、電流指令値生成手段３８及びスイッチ制御手段４０を含んで構成される。

ただし、第１の実施の形態では、入力電圧ｖ_acが電流リプル生成手段３２に入力されていたが、本実施の形態では、昇圧変換手段１０２の出力コンデンサ電圧ｖ_vhが電流リプル重畳手段４４に入力される点で異なる。したがって、以下の説明では、第１の実施の形態の電気回路１００と異なる構成についてのみ説明する。

電気回路２００は、図６に示すように、具体的な電気回路として構成することができる。図６において、図５の機能ブロックに相当する構成に同じ符号を付して示している。

電流リプル生成手段４２では、数式（７）に示すように、降圧変換手段１０４の出力コンデンサ電圧ｖ_vhの微分波形と同じ変化する電流リプルｉ_LP ^(RIP)を生成する。微分波形は、入力電圧ｖ_acの周期に対して十分短い時間（例えば、電圧補償器２４の制御周期）でサンプルした値の時間差分から求めることができる。

本実施の形態における電気回路２００では、出力コンデンサ電圧ｖ_vhを微分することにより、電流リプルｉ_LP ^(RIP)を把握することができると考えられる。

電流リプル重畳手段４４では、数式（８）に示すように、目標ピーク電流生成手段３０から入力されたピーク電流指令値Ｉ_LP ^(DC)と電流リプル生成手段４２から入力された電流リプルｉ_LP ^(RIP)との加算値ｉ_Pk ^(REF)を算出し、電流誤差検出手段３６へ出力する。

本実施の形態における電気回路２００では、電流リプル生成手段４２及び電流リプル重畳手段４４を設けて、電流リプルｉ_LP ^(RIP)を推定し、電流リプルｉ_LP ^(RIP)を考慮して降圧変換手段１０４の平滑コイルのピーク電流の制御の目標値を設定することにより、昇圧変換手段１０２の出力電圧Ｖ_vhのリプル電圧を低減することができる。リプル電圧の低減量は、電流リプルｉ_LP ^(RIP)の振幅を変化させることにより調整することができる。

図７は、従来の電気回路の構成、すなわち電流リプル生成手段４２及び電流リプル重畳手段４４を設けず、目標ピーク電流生成手段３０からのピーク電流指令値Ｉ_LP ^(DC)を電流誤差検出手段３６に直接入力する構成において入力及び出力をシミュレーションした結果を示す。図８は、本実施の形態における電気回路２００において入力及び出力をシミュレーションした結果を示す。

図７に示すように、従来の電気回路では、降圧変換手段の出力コンデンサ電圧Ｖ_Hは直流平均値に対して±９Ｖ程度のリプルが発生したのに対して、本実施の形態の電気回路２００において目標ピーク電流指令値Ｉ_LP ^(DC)に±５Ａ程度の電流リプルｉ_LP ^(RIP)を重畳させると圧出力コンデンサ電圧Ｖ_Hのリプルは±６Ｖ程度に低減された。

１０ 入力電圧検出手段、１２ 入力電流検出手段、１４ 入力電流指令値生成手段、１６ 電流誤差検出手段、１８ スイッチ制御手段、２０ 出力電圧検出手段、２２ 電圧誤差検出手段、２４ 電圧補償器、２６ ピーク電流検出手段、２８ 出力電圧検出手段、３０ 目標ピーク電流生成手段、３２ 電流リプル生成手段、３４ 電流リプル重畳手段、３６ 電流誤差検出手段、３８ 電流指令値生成手段、４０ スイッチ制御手段、４２ 電流リプル生成手段、４４ 電流リプル重畳手段、１００ 電気回路、１０２ 昇圧変換手段、１０２ａ 整流回路、１０４ 降圧変換手段、２００ 電気回路。

Claims (3)

1. 入力された交流電圧を直流電圧に昇圧変換する力率改善回路と、
   前記直流電圧を入力として負荷に所望の電力を供給するコンバータ回路と、
   前記力率改善回路の出力電圧を微分した波形に基づいてリプル信号を生成するリプル信号生成手段と、
   前記リプル信号を直流の平滑目標ピーク電流信号に重畳させた目標ピーク電流信号を生成して出力する電流リプル重畳手段と、
   を備え、
   前記目標ピーク電流信号に基づいて前記コンバータ回路の平滑コイルを流れる電流を制御することを特徴とする電気回路。
2. 請求項１に記載の電気回路であって、
   前記力率改善回路は、前記交流電圧を整流する整流回路を含み、
   前記リプル信号生成手段は、前記整流回路から出力される整流電流の交流成分に含まれる周波数を有する前記リプル信号を生成することを特徴とする電気回路。
3. 請求項１に記載の電気回路であって、
   前記リプル信号生成手段は、前記交流電圧の周波数の２倍の周波数を有する前記リプル信号を生成することを特徴とする電気回路。

Images