JP2011172346A - 直流電源装置および電圧生成方法 - Google Patents

Abstract

【課題】電源装置の電力効率の向上を図ることができる直流電源装置および電圧生成方法を提供する。
【解決手段】交流電源１の交流電圧Ｖａｃを用いて直流電圧Ｖ３を生成する直流電源装置１００は、交流電圧Ｖａｃを整流して整流電圧Ｖ１を出力する整流回路１１０と、整流電圧Ｖ１を用いて、直流電圧Ｖ３よりも小さい変換電圧Ｖ２を出力するとともに、交流電源１の出力電力の力率を改善する力率改善回路１２０と、変換電圧Ｖ２を用いて補助電圧Ｖ４を生成し、変換電圧Ｖ２に補助電圧Ｖ４を加算した直流電圧Ｖ３を生成する補助電源回路１３０と、を含む。
【選択図】図１

Description

本発明は、直流電源装置および電圧生成方法に関する。

装置内に設けられる電源装置として、商用交流電圧を１２Ｖや２４Ｖの直流電圧に変換する直流電源装置が数多く用いられている。

図３は、直流電源装置８００の構成例を示す回路図である。

直流電源装置８００は、整流回路８１０と、昇圧型力率改善(以下「昇圧型ＰＦＣ」と称する。)回路８２０と、降圧回路８４０と、により構成される。

商用交流電源８０１は、０Ｖを中心に変化する正弦波の商用交流電圧Ｖａｃを出力する。

整流回路８１０は、商用交流電源８０１を入力電源とし、商用交流電源８０１から商用交流電圧Ｖａｃを受け付け、商用交流電圧Ｖａｃを全波整流して、整流電圧Ｖ１を出力する。整流電圧Ｖ１は、商用交流電圧Ｖａｃを０Ｖで折り返した全波整流波形と呼ばれる波形となる。また、整流電圧Ｖ１は、ダイオードブリッジ８１２によって商用交流電圧Ｖａｃの正弦波が全波整流されて生成されるため、商用交流電圧Ｖａｃの周波数の２倍に相当する周期で変化する。

また、整流電圧Ｖ１のピーク値は、商用交流電圧Ｖａｃの実効値の約１．４１倍となる。より正確には、整流電圧Ｖ１のピーク値は、商用交流電圧Ｖａｃの実効値×√２−２×ＶＦとなる。ここで、ＶＦ（Voltage Forward）は、ダイオードブリッジ８１２を構成するダイオードの順方向降下電圧の大きさを示す。

昇圧型ＰＦＣ（Power Factor Correction）回路８２０は、商用交流電源８０１の商用交流電流が、商用交流電圧Ｖａｃと同相の正弦波状となるように動作することによって、商用交流電源８０１の出力電力の力率を１００％に近づける。

また、昇圧型ＰＦＣ回路８２０は、整流電圧Ｖ１を、整流電圧Ｖ１のピーク電圧よりも大きな昇圧電圧Ｖ２に昇圧する。昇圧電圧Ｖ２としては、例えば、商用交流電圧Ｖａｃの実効値が１００Ｖの場合は１８０Ｖ程度の電圧が用いられ、商用交流電圧Ｖａｃの実効値が２４０Ｖの場合は３８０Ｖ程度の電圧が用いられる。

降圧回路８４０は、昇圧電圧Ｖ２を直流電圧Ｖ３に変換するＤＣ−ＤＣコンバータである。降圧回路８４０は、一般的にチョッパ型降圧回路と呼ぶことができる。降圧回路８４０は、例えば、１８０Ｖあるいは３８０Ｖの昇圧電圧Ｖ２を、２４Ｖの直流電圧Ｖ３まで降下させる。また、降圧回路８４０は、出力する直流電圧Ｖ３をフィードバックし、そのフィードバックした電圧に基づいて、直流電圧Ｖ３を一定にするように動作する。

次に、昇圧型ＰＦＣ回路８２０および降圧回路８４０の構成について簡単に説明する。

昇圧型ＰＦＣ回路８２０は、分圧抵抗８２１および８２２と、制御回路８２３と、主巻き線８２４と、検出巻き線８２５と、ＦＥＴ（Field Effect Transistor：電界効果トランジスタ）８２６と、検出抵抗８２７と、ダイオード８２８と、分圧抵抗８２９および８３０と、コンデンサ８３１と、により構成される。

分圧抵抗８２１および８２２は、整流電圧Ｖ１を分圧して、その分圧された電圧を、制御回路８２３に供給するための抵抗素子である。

主巻き線８２４および検出巻き線８２５は、１対のトランスを構成する。主巻き線８２４は、トランスの一方の巻き線であり、主巻き線８２４自身に流れる電流が停止する際に生じる逆起電力によって発生するパルス（以下「フライバックパルス」と称する。）を発生する。検出巻き線８２５は、トランスの他方の巻き線であり、主巻き線８２４に流れる電流の電流量を検出するためのコイルである。

ＦＥＴ８２６は、スイッチ素子である。ＦＥＴ８２６は、制御回路８２３からゲート端子に供給される電位に応じて、導通（ＯＮ）状態または非導通（ＯＦＦ）状態となる。ＦＥＴ８２６は、例えば、ＯＮ状態のときに、検出抵抗８２７に電流を供給する。

検出抵抗８２７は、ＦＥＴ８２６のソース端子から供給される電流（以下「ソース電流」と称する。）を電圧信号に変換して、その電圧信号を、制御回路８２３に供給する役割を果たす。

ダイオード８２８およびコンデンサ８３１は、主巻き線８２４に発生するフライバックパルスを整流する。

分圧抵抗８２９および８３０は、昇圧電圧Ｖ２を分圧して、その分圧された電圧を、制御回路８２３にフィードバックするための抵抗素子である。

制御回路８２３は、整流電圧Ｖ１の昇圧とともに力率改善を行うために、整流電圧Ｖ１および昇圧電圧Ｖ２に基づいて、ＦＥＴ８２６を、ＯＮ状態とＯＦＦ状態とに交互に切り換える。

制御回路８２３は、誤差増幅器を有する。誤差増幅器は、分圧抵抗８２９および８３０によって昇圧電圧Ｖ２が分圧された電圧と、制御回路８２３内部で生成される一定の大きさの直流電圧である基準電圧ＶＲＥＦ０と、の差分の電圧を増幅する。また、制御回路８２３は、誤差増幅器にて増幅された電圧と、分圧抵抗８２１および８２２によって整流電圧Ｖ１が分圧された電圧と、を乗算して、参照電圧ＶＲＥＦを生成する。

また、制御回路８２３は、ＦＥＴ８２６をＯＮ状態にする。制御回路８２３が、ＦＥＴ８２６をＯＮ状態にすると、主巻き線８２４およびＦＥＴ８２６に電流が流れ、整流電圧Ｖ１と主巻き線８２４が有するインダクタンスとにより、その電流量は時間と共に増加する。

制御回路８２３は、ＦＥＴ８２６のソース電流量、つまり主巻き線８２４に流れる電流量に応じて検出抵抗８２７に生じる検出電圧と、参照電圧ＶＲＥＦと、を比較し、検出電圧が参照電圧ＶＲＥＦを超えると、ＦＥＴ８２６をＯＦＦ状態にする。すなわち、制御回路８２３は、ＦＥＴ８２６のソース電流の大きさが、参照電圧ＶＲＥＦに相当する電流の大きさまで増加した時点で、ＦＥＴ８２６をＯＦＦ状態にする。このため、ＦＥＴ８２６のソース電流のピーク値は、参照電圧ＶＲＥＦによって制限される。

制御回路８２３が、ＦＥＴ８２６をＯＦＦ状態にすると、主巻き線８２４の両端には、フライバックパルスが発生し、そのフライバックパルスによってダイオード８２８を通じてコンデンサ８３１が充電され、コンデンサ８３１の両端の電圧が上昇する。そして、主巻き線８２４に流れる電流の大きさは、時間と共に減少する。

制御回路８２３は、検出巻き線８２５を用いて、主巻き線８２４に流れる電流の電流量がゼロであるか否かを検出し、その電流量がゼロになると、ＦＥＴ８２６を再びＯＮ状態にする。

よって、昇圧型ＰＦＣ回路８２０では、制御回路８２３が、参照電圧ＶＲＥＦと検出電圧とに基づいて、ＦＥＴ８２６をＯＮ状態とＯＦＦ状態とに交互に切り換えることにより、主巻き線８２４に三角波電流が流れ、そのピーク値の包絡線は正弦波状となる。そして、ダイオードブリッジ８１２の出力とＧＮＤとの間を接続する小容量のコンデンサ（図示していない）によって三角波電流が平均化されることにより、商用交流電源８０１では、商用交流電圧Ｖａｃと同相の正弦波電流が流れて、力率がほぼ１００％となる。

また、昇圧型ＰＦＣ回路８２０では、整流電圧Ｖ１が低くなるにつれて、主巻き線８２４から出力される瞬時電力は小さくなり、整流電圧Ｖ１が高くなるにつれて、主巻き線８２４から出力される瞬時電力は大きくなる。昇圧型ＰＦＣ回路８２０では、整流電圧Ｖ１が、商用交流電圧Ｖａｃの周波数の２倍に相当する周期で変化するため、降圧型ＰＦＣ回路１２０の出力電圧である昇圧電圧Ｖ２には、商用交流電圧Ｖａｃの周波数の２倍に相当する周期で変化するリップル成分が含まれてしまう。

図４は、昇圧電圧Ｖ２に含まれるリップル成分の波形を例示する図である。図４には、昇圧電圧Ｖ２と、降圧回路８４０から出力される直流電圧Ｖ３と、の波形が示されている。また、横軸を共通の時間軸とし、縦軸を電圧の大きさとしている。

図４に示すように、昇圧電圧Ｖ２には、商用交流電圧Ｖａｃの周波数の２倍に相当する周期で変化するリップル成分が含まれる。このリップル成分は、コンデンサ８３１を大きくすることによって軽減されるが、完全には除去されない。

よって、分圧抵抗８２９および８３０による分圧電圧には、リップル成分が含まれこととなる。また、分圧抵抗８２１および８２２による分圧電圧は、全波整流波形であるため、商用交流電圧Ｖａｃの周波数の整数倍の周波数成分である高調波成分を含んでいる。したがって、参照電圧ＶＲＥＦには、分圧抵抗８２１および８２２による分圧電圧と、制御回路８２３の内部の誤差増幅器にて増幅された電圧と、の両者に含まれる周波数成分が互いに乗算されるため、参照電圧ＶＲＥＦに含まれる高調波成分には、全波整流波形である分圧抵抗８２１および８２２による分圧電圧と異なる周波数成分が含まれてしまう。

参照電圧ＶＲＥＦに全波整流の周波数成分とは異なる高調波成分が含まれると、その高調波成分が、商用交流電源８０１の出力電力の力率の低下や、制御回路８２３の誤動作を引き起こす原因となる場合がある。このため、昇圧型ＰＦＣ回路８２０では、制御回路８２３の内部の誤差増幅器の応答速度を下げて、リップル成分による高調波成分の影響を軽減している。

図３に戻り、降圧回路８４０は、ＦＥＴ８４１と、制御回路８４２と、ダイオード８４３と、チョークコイル８４４と、分圧抵抗８４５および８４６と、コンデンサ８４７と、により構成される。

ＦＥＴ８４１は、スイッチ素子である。ＦＥＴ８４１は、制御回路８４２からゲート端子に供給される電位に応じて、導通（ＯＮ）状態または非導通（ＯＦＦ）状態となる。

ダイオード８４３は、ＦＥＴ８４１がＯＦＦ状態のときに、チョークコイル８４４に電流を供給するフライホイールダイオードである。

チョークコイル８４４およびコンデンサ８４７は、フィルタ作用によって、昇圧電圧Ｖ２を直流に変換する平滑回路である。

分圧抵抗８４５および８４６は、直流電圧Ｖ３を分圧して、その分圧された電圧を、制御回路８４２にフィードバックするための抵抗素子である。

制御回路８４２は、降圧回路８４０から出力される直流電圧Ｖ３に基づいて、ＦＥＴ８４１のＯＮ／ＯＦＦを、ＰＷＭ（Pulse Width Modulation：パルス幅変調）制御する。具体的には、制御回路８４２は、分圧抵抗８４５および８４６によって直流電圧Ｖ３が分圧された電圧に基づいて、直流電圧Ｖ３を一定に維持するようにＦＥＴ８４１を制御する。

よって、降圧回路８４０では、リップル成分を含む昇圧電圧Ｖ２が降圧されるとともに、そのリップル成分が除去された直流電圧Ｖ３が生成される。このため、図４に示すように、直流電圧Ｖ３は、昇圧電圧Ｖ２よりも小さい一定の電圧となる。

したがって、直流電源装置８００では、昇圧型ＰＦＣ回路８２０が、整流電圧Ｖ１を昇圧するとともに力率改善を行い、降下回路８４０が、昇圧電圧Ｖ２を降圧して直流電圧Ｖ３を出力する。

直流電源装置８００のような電源装置として、特許文献１に、商用交流電圧を直流出力電圧に変換する電源回路が記載されている。特許文献１に記載の電源回路は、力率改善回路と、スイッチング電源部と、を含む。

特許文献１に記載の電源回路では、力率改善回路が、商用交流電圧が整流された電圧を用いて、力率改善を行うとともに整流平滑電圧を出力する。そして、スイッチング電源部が、整流平滑電圧を用いて、電源回路の出力電圧である直流出力電圧を生成して出力する。

このスイッチング電源部は、例えば、降圧回路８４０のようなＤＣ−ＤＣコンバータにより構成される。降圧回路８４０では、電力効率が一定である場合、電圧変換後の出力電力が大きくなるにつれて、電力損失も大きくなる。

特開平１０−２１０７４６号公報（図１）

特許文献１に記載の電源回路では、スイッチング電源部が、整流平滑電圧を直流出力電圧に変換する場合には、スイッチング電源部での電圧変換後の出力電力が、電源回路の全出力電力となる。このため、スイッチング電源部では、電源回路の全出力電力に対する電圧変換後の出力電力の割合が大きなものとなり、電源回路の全出力電力が一定の場合には、電源回路の全出力電力に対する電圧変換後の出力電力の割合が小さい場合に比べて、スイッチング電源部での電力損失も大きなものとなる。このため、電源回路全体の電力効率が低下してしまうという問題があった。

本発明の目的は、上記した課題を解決する直流電源装置および電圧生成方法を提供することにある。

本発明の直流電源装置は、交流電源の交流電圧を用いて直流電圧を生成する直流電源装置であって、前記交流電圧を整流して整流電圧を出力する整流手段と、前記整流電圧を用いて、前記直流電圧よりも小さい変換電圧を生成するとともに前記交流電源の出力電力の力率を改善する力率改善手段と、前記変換電圧を用いて、前記直流電圧よりも小さい補助電圧を生成し、前記変換電圧に前記補助電圧を加算して前記直流電圧を生成する補助電源手段と、を含む。

本発明の電圧生成方法は、交流電源の交流電圧を用いて直流電圧を生成する直流電源装置における電圧生成方法であって、前記交流電圧を整流して整流電圧を出力する整流ステップと、前記整流電圧を用いて、前記直流電圧よりも小さい変換電圧を生成するとともに前記交流電源の出力電力の力率を改善する力率改善ステップと、前記変換電圧を用いて、前記直流電圧よりも小さい補助電圧を生成し、前記変換電圧に前記補助電圧を加算して前記直流電圧を生成する生成ステップと、を有する。

本発明によれば、電源装置の電力効率の向上を図ることが可能になる。

本発明の一実施形態における直流電源装置の構成例を示すブロック図である。 降圧型ＰＦＣ回路１２０から出力される降圧電圧Ｖ２と、補助電源回路１３０にて生成される補助電圧Ｖ４と、直流電源装置１００から出力される直流電圧Ｖ３と、の波形を例示する図である。 直流電源装置の構成例を示すブロック図である。 昇圧型ＰＦＣ回路８２０から出力される昇圧電圧Ｖ２と、降圧回路８４０から出力される直流電圧Ｖ３と、の波形を示す図である。

以下、本発明の一実施形態について図面を参照して説明する。

図１は、本発明の実施形態における直流電源装置の一構成例を示す回路図である。

直流電源装置１００は、商用交流電源１から出力される交流電圧（以下「商用交流電圧Ｖａｃ」と称する。）を用いて、直流電圧Ｖ３を生成する電源装置である。直流電源装置１００は、例えば、１２Ｖまたは２４Ｖの直流電圧Ｖ３を生成して出力する。

直流電源装置１００は、商用交流電源１と、整流回路１１０と、降圧型力率改善(以下「降圧型ＰＦＣ」と称する。)回路１２０と、補助電源回路１３０と、により構成される。直流電源装置１００では、降圧型ＰＦＣ回路１２０と補助電源回路１３０とが互いに直列に接続されている。

商用交流電源１は、商用の交流電源であり、正弦波の商用交流電圧Ｖａｃを出力する。商用交流電源１は、商用交流電圧Ｖａｃとして、例えば、ＡＣ１００Ｖまたは２００Ｖの５０／６０ｋＨｚの電圧を出力する。

整流回路１１０は、一般的に整流手段と呼ぶことができる。

整流回路１１０は、商用交流電源１を入力電源とし、商用交流電源１から商用交流電圧Ｖａｃを受け付け、商用交流電圧Ｖａｃを全波整流して生成された電圧を、整流電圧Ｖ１として出力する。なお、整流回路１１０は、図３に示した整流回路８１０と同様のものである。整流回路１１０は、フィルタＦおよびダイオードブリッジ２を備える。

フィルタＦは、商用交流電圧Ｖａｃに生じるノイズを除去する。

ダイオードブリッジ２は、フィルタＦによってノイズが除去された商用交流電圧Ｖａｃを、全波整流する。ダイオードブリッジ２は、４つのダイオードにより構成される。また、ダイオードブリッジ２は、全波整流した整流電圧Ｖ１を、降圧型ＰＦＣ回路１２０に出力する。整流電圧Ｖ１は、ダイオードブリッジ２によって商用交流電圧Ｖａｃの正弦波が全波整流されて生成されるため、商用交流電圧Ｖａｃの周波数の２倍に相当する周期で変化する。

降圧型ＰＦＣ回路１２０は、一般的に力率改善手段と呼ぶことができる。

降圧型ＰＦＣ回路１２０は、整流電圧Ｖ１を用いて、直流電圧Ｖ３よりも小さい降圧電圧（変換電圧）Ｖ２を生成するとともに、商用交流電源１の出力電力の力率を改善する。降圧型ＰＦＣ回路１２０は、例えば、整流電圧Ｖ１を用いて、直流電圧Ｖ３よりも小さい直流電圧Ｖ３の近傍の降圧電圧Ｖ２を生成する。

本実施形態では、降圧型ＰＦＣ回路１２０は、商用交流電源１の商用交流電流が、商用交流電圧Ｖａｃと同相の正弦波状となるように動作する。すなわち、降圧型ＰＦＣ回路１２０は、商用交流電源１における力率を１００％に近づけるように制御する。また、降圧型ＰＦＣ回路１２０は、整流電圧Ｖ１を、整流電圧Ｖ１のピーク電圧よりも小さい降圧電圧Ｖ２に降圧する。

降圧型ＰＦＣ回路１２０は、分圧抵抗３および４と、制御回路５と、１次巻き線６ｐと、２次巻き線６ｓと、検出巻き線７と、ＦＥＴ８と、検出抵抗９と、ダイオード１０と、分圧抵抗１１および１２と、コンデンサ１３と、により構成される。

分圧抵抗３および４は、整流電圧Ｖ１を分圧して、その分圧された電圧を、制御回路５に供給する役割を果たす。

１次巻き線６ｐおよび２次巻き線６ｓは、一対のトランスを構成する。１次巻き線６ｐは、トランスの一方の巻き線であり、２次巻き線６ｓにフライバックパルスを発生させるためのコイルである。２次巻き線６ｓは、トランスの他方の巻き線であり、フライバックパルスを発生する。

検出巻き線７は、１次巻き線６ｐを介して２次巻き線６ｓに流れる電流の大きさを検出するための巻き線である。検出巻き線７には、１次巻き線６ｐとの相互誘導作用によって２次巻き線６ｓに流れる電流の大きさに応じた電流が流れる。

ＦＥＴ８は、スイッチ素子である。本実施形態では、ＦＥＴ８は、ｎチャンネル型ＦＥＴにより実現される。ＦＥＴ８は、制御回路５からゲート端子に供給される電位に応じて、導通（ＯＮ）状態または非導通（ＯＦＦ）状態となる。ＦＥＴ８は、例えば、ＯＮ状態のときに、検出抵抗９に電流を供給する。

検出抵抗９は、１次巻き線６ｐに流れる電流の大きさを検出するための抵抗素子である。本実施形態では、検出抵抗９は、ＦＥＴ８のソース端子から供給される電流（以下「ソース電流」と称する。）を電圧信号に変換して、その電圧信号を、制御回路５に供給する役割を果たす。

ダイオード１０およびコンデンサ１３は、２次巻き線６ｓに発生するフライバックパルスを整流する役割を果たす。

分圧抵抗１１および１２は、出力電圧Ｖ２を分圧して、その分圧された電圧を、制御回路５にフィードバックするための抵抗素子である。

制御回路５は、整流電圧Ｖ１および降圧電圧Ｖ２の大きさに基づいて、ＦＥＴ８を、ＯＮ状態とＯＦＦ状態とに交互に切り換えることにより、整流電圧Ｖ１の降圧とともに力率改善を行う。

本実施形態では、制御回路５は、誤差増幅器を有する。誤差増幅器は、分圧抵抗１１および１２によって降圧電圧Ｖ２が分圧された電圧と、制御回路５内部で生成される一定の大きさの直流電圧である基準電圧ＶＲＥＦ０と、の差分の電圧を増幅する。また、制御回路５は、誤差増幅器にて増幅された電圧と、分圧抵抗３および４によって整流電圧Ｖ１が分圧された電圧と、を乗算して、参照電圧ＶＲＥＦを生成する。

また、制御回路５は、ＦＥＴ８をＯＮ状態にする。制御回路５が、ＦＥＴ８をＯＮ状態にすると、１次巻き線６ｐおよびＦＥＴ８に電流が流れ、整流電圧Ｖ１と１次巻き線６ｐが有するインダクタンスとによって、その電流量は時間と共に増加する。

制御回路５は、ＦＥＴ８のソース電流量、つまり１次巻き線６ｐに流れる電流量に応じて検出抵抗９に生じる検出電圧と、参照電圧ＶＲＥＦと、を比較し、その検出電圧が参照電圧ＶＲＥＦを超えると、ＦＥＴ８をＯＦＦ状態にする。すなわち、制御回路５は、ＦＥＴ８のソース電流の大きさが、参照電圧ＶＲＥＦに相当する電流の大きさまで増加した時点で、ＦＥＴ８をＯＦＦ状態にする。このため、ＦＥＴ８のソース電流のピーク値は、参照電圧ＶＲＥＦによって制限される。

制御回路５が、ＦＥＴ８をＯＦＦ状態にすると、２次巻き線６ｓにはフライバックパルスが発生し、そのフライバックパルスによって、ダイオード１０を通じてコンデンサ１３が充電され、コンデンサ１３の両端の電圧が上昇する。そして、２次巻き線６ｓに流れる電流の大きさは、時間と共に減少する。

制御回路５は、検出巻き線７を用いて、２次巻き線６ｓに流れる電流量がゼロになったか否かを検出し、その電流量がゼロになると、ＦＥＴ８を再びＯＮ状態にする。

よって、降圧型ＰＦＣ回路１２０では、制御回路５が、参照電圧ＶＲＥＦと検出電圧とに基づいて、ＦＥＴ８をＯＮ状態とＯＦＦ状態とに交互に切り換えることにより、１次および２次巻き線６ｐおよび６ｓには、三角波電流が流れ、そのピーク値の包絡線が整流電圧Ｖ１と同様の全波整流波形となる。そして、ダイオードブリッジ２の出力とＧＮＤとの間を接続する小容量のコンデンサ（図示していない）によって三角波電流が平均化されることにより、商用交流電源１では、商用交流電圧Ｖａｃと同相の正弦波電流が流れて、力率がほぼ１００％となる。

また、降圧型ＰＦＣ回路１２０では、整流電圧Ｖ１が低くなるにつれて、２次巻き線６ｓから出力される瞬時電力は小さくなり、整流電圧Ｖ１が高くなるにつれて、２次巻き線６ｓから出力される瞬時電力は大きくなる。降圧型ＰＦＣ回路１２０では、整流電圧Ｖ１が、商用交流電圧Ｖａｃの周波数の２倍に相当する周期で変化するため、降圧型ＰＦＣ回路１２０の出力電圧である降圧電圧Ｖ２には、商用交流電圧Ｖａｃの周波数の２倍に相当する周期で変化するリップル成分が含まれる。

なお、このリップル成分は、コンデンサ１３を大きくすることによって軽減されるが、完全には除去されない。また、コンデンサ１３の大型化は、直流電源装置１００の大型化や製造コストの増加を招いてしまう。また、降圧型ＰＦＣ回路１２０では、図３に示した昇圧型ＰＦＣ回路８２０と同様に、参照電圧ＶＲＥＦに全波整流の周波数成分とは異なる高調波成分が含まれため、制御回路５の内部の誤差増幅器の応答速度を下げて、リップル成分に起因する高調波成分の影響を軽減している。

補助電源回路１３０は、一般的に補助電源手段と呼ぶことができる。

補助電源回路１３０は、降圧電圧Ｖ２を用いて動作するＤＣ−ＤＣコンバータである。補助電源回路１３０は、降圧電圧Ｖ２を用いて、直流電圧Ｖ３よりも小さい補助電圧Ｖ４を生成し、降圧電圧Ｖ２に補助電圧Ｖ４を加算した直流電圧Ｖ３を生成する。

また、補助電源回路１３０は、直流電圧Ｖ３が一定となるように、直流電圧Ｖ３に基づいて、補助電圧Ｖ４を調整する。よって、補助電源回路１３０は、フィードバックされる直流電圧Ｖ３が大きくなると、補助電圧Ｖ４を小さくし、フィードバックされる直流電圧Ｖ３が小さくなると、補助電圧Ｖ４を大きくする。

補助電源回路１３０は、制御回路２１と、ＦＥＴ２２と、１次巻き線２３ｐと、２次巻き線２３ｓと、ダイオード２４と、コンデンサ２５と、分圧抵抗２６および２７と、により構成される。

補助電源回路１３０では、１次巻き線２３ｐの一端に、降圧型ＰＦＣ回路１２０の出力端と、２次巻き線２３ｓの一端と、コンデンサ２５の一端と、が接続されている。１次巻き線２３ｐの他端には、ＦＥＴ２２のドレイン端子が接続されている。ＦＥＴ２２は、そのゲート端子が制御回路２１に接続され、ソース端子が接地されている。

また、２次巻き線２３ｓの他端には、ダイオード２４のアノード端子が接続されている。コンデンサ２５の他端には、ダイオード２４のカソード端子と、分圧抵抗２６の一端と、補助電源回路１３０の出力端子と、が接続されている。分圧抵抗２６の他端には、分圧抵抗２７の一端と、制御回路２１と、が接続されている。さらに、制御回路２１には、電源線と、接地線とが接続されている。分圧抵抗２７の他端は接地されている。

ＦＥＴ２２は、スイッチ素子である。本実施形態では、ＦＥＴ２２は、ｎチャンネル型ＦＥＴにより実現される。ＦＥＴ２２は、制御回路２１からゲート端子に供給される電位に応じて、導通（ＯＮ）状態または非導通（ＯＦＦ）状態となる。

１次巻き線２３ｐおよび２次巻き線２３ｓは、一対のトランスを構成する。１次巻き線２３ｐは、トランスの一方の巻き線であり、２次巻き線２３ｓにフライバックパルスを発生させるためのコイルである。２次巻き線２３ｓは、トランスの他方の巻き線であり、フライバックパルスを発生する。

ダイオード２４およびコンデンサ２５は、２次巻き線２３ｓに発生するフライバックパルスを整流することにより、補助電圧Ｖ４を生成する。

分圧抵抗２６および２７は、直流電圧Ｖ３を分圧して、その分圧された電圧を、制御回路２１にフィードバックするための抵抗素子である。

制御回路２１は、直流電圧Ｖ３に基づいて、ＦＥＴ２２のＯＮ／ＯＦＦをＰＷＭ制御することによって、直流電圧Ｖ３を一定に維持する。本実施形態では、制御回路２１は、分圧抵抗２６および２７による分圧電圧に基づいて、ＦＥＴ２２をＯＮ状態とＯＦＦ状態とに交互に切り換えることにより、降圧電圧Ｖ２に含まれるリップル成分を打ち消すように補助電圧Ｖ４を変化させる。

よって、直流電源装置１００では、補助電源回路１３０により生成される補助電圧Ｖ４と、降圧型ＰＦＣ回路１２０の出力電圧Ｖ２と、が直列に接続されているため、直流電圧Ｖ３＝降圧電圧Ｖ２＋補助電圧Ｖ４となる。

図２は、降圧型ＰＦＣ回路１２０から出力される降圧電圧Ｖ２と、補助電源回路１３０により生成される補助電圧Ｖ４と、直流電源装置１００から出力される直流電圧Ｖ３との波形を例示する図である。

図２に示すように、補助電源回路１３０が補助電圧Ｖ４を変化させることにより、直流電圧Ｖ３が一定に維持される。

本実施形態によれば、降圧型ＰＦＣ回路１２０が、整流電圧Ｖ１を用いて、直流電圧Ｖ３よりも小さい変換電圧Ｖ２を生成するとともに、商用交流電源１の出力電力の力率を改善する。さらに、補助電源回路１３０が、降圧電圧Ｖ２を用いて、直流電圧Ｖ３よりも小さい補助電圧Ｖ４を生成し、降圧電圧Ｖ２に補助電圧Ｖ３を加算した直流電圧Ｖ３を生成する。

よって、補助電源回路１３０では、直流電源装置１００の出力電圧Ｖ３のうち一部の補助電圧Ｖ４のみが、降圧電圧Ｖ２に基づいて生成されるため、補助電源回路１３０での電圧変換による出力電力は、直流電源装置１００の全出力電力に対してＶ４／Ｖ３の割合となる。これに対し、図３に示した降圧回路８４０では、降圧回路８４０での電圧変換による出力電力が、直流電源装置８００の全出力電力となるため、電圧変換後の出力電力は、直流電源装置８００の全出力電力に対して１００％となる。

このため、補助電源回路１３０では、降圧回路８４０に比べて、直流電源装置１００の全出力電力が一定である場合、直流電源装置１００の全出力電力に対する電圧変換後の出力電力の割合が小さくなるため、電圧変換に伴う電力損失が小さくなる。したがって、直流電源装置１００の電力効率は、直流電源装置８００に比べて改善される。

言い換えると、補助電源回路１３０では、直流電圧Ｖ３のうち一部の補助電圧Ｖ４のみが生成されるため、直流電圧Ｖ３のうち降圧電圧Ｖ２の生成に伴う電力損失は生じない。このため、補助電源回路１３０では、直流電圧Ｖ３の全電圧を生成する降圧回路８４０に比べて、電力損失が低減され、直流電源装置１００の電力効率は、直流電源装置８００に比べて改善されることになる。

ここで、直流電源装置１００の電力効率と、図３に示した直流電源装置８００の電力効率と、の比較を行う。

直流電源装置１００の電力効率ηの導出について以下に説明する。まず、直流電源装置１００の出力電力をＰｏ、降圧型ＰＦＣ回路１２０の出力電力および入力電力をＰ２およびＰ１、補助電源回路１３０の出力電力および入力電力をＰ４およびＰ４’、降圧型ＰＦＣ回路１２０の電力効率をη１、補助電源回路１３０の電力効率をη２とする。

降圧型ＰＦＣ回路１２０の出力電力Ｐ２は、次式により表現される。

Ｐ２＝Ｐ１×η１ ・・・式１
Ｐ２＝Ｐ４’＋（Ｐｏ−Ｐ４） ・・・式２
また、補助電源回路１３０の出力電力Ｐ４は、次式により表現される。

Ｐ４＝Ｐ４’×η２ より Ｐ４’＝Ｐ４／η２ ・・・式３
Ｐ４＝Ｐｏ×（Ｖ４／Ｖ３） ・・・式４
式３および式４を式２に代入すると、Ｐ２は、次式により表現される。

Ｐ２＝Ｐ４／η２＋（Ｐｏ−Ｐ４）
＝Ｐｏ×（Ｖ４／Ｖ３）／η２＋（Ｐｏ−Ｐｏ×（Ｖ４／Ｖ３））
＝Ｐｏ（（Ｖ４／Ｖ３）／η２＋（１−Ｖ４／Ｖ３）） ・・・式５
さらに、式５に式１を代入すると、Ｐ２は、次式により表現される。

Ｐ１×η１＝Ｐｏ（（Ｖ４／Ｖ３）／η２＋（１−Ｖ４／Ｖ３）） ・・・式６
式６を展開すると、直流電源装置１００全体の電力効率ηは、次式により表現される。

η＝Ｐｏ／Ｐ１＝η１／（（Ｖ４／Ｖ３）／η２＋（（１−Ｖ４／Ｖ３））
例えば、η１＝η２＝９０％、Ｖ４／Ｖ３＝０．２５と仮定すると、直流電源装置１００全体の効率η＝８７．６％となる。

次に、直流電源装置８００電力効率η４の導出について説明する。まず、直流電源装置８００の出力電力をｐｏ、昇圧型ＰＦＣ回路８２０の入力電力をｐ１、降圧回路８４０の入力電力および出力電力をｐ２およびｐ３、昇圧型ＰＦＣ回路８２０の電力効率をη５、降圧回路８４０の電力効率をη６とする。

降圧回路８４０の入力電力ｐ２は、次式により表現される。

ｐ２＝ｐ１×η５
また、降圧回路８４０の出力電力ｐ３は、次式により表現される。

ｐ３＝ｐ２×η６
降圧回路８４０の出力電力ｐ３が、直流電源装置８００の出力電力ｐｏとなるため、ｐ３＝ｐｏとなり、直流電源装置８００の電力効率η４は、次式により表現される。

η＝ｐｏ／ｐ１＝η５×η６
直流電源装置１００の電力効率ηの算出のときと同様に、η５＝η６＝９０％と仮定すると、直流電源装置８００全体の電力効率η４は、８０％程度となる。

このため、直流電源装置１００は、直流電源装置８００に比べて、直流電源装置１００の電力効率を改善することができる。

また、本実施形態では、降圧型ＰＦＣ回路１２０が、直流電圧Ｖ３よりも小さい降圧電圧Ｖ２を出力する。このため、図３に示した直流電源装置８００に比べて、直流電源装置１００内における配線の絶縁距離を小さくし、また、耐圧性の低い部品を設けることによって部品の形状を小さくすることができる。よって、直流電源装置１００を小型化することができる。

また、本実施形態では、補助電源回路１３０が、直流電圧Ｖ３が一定に維持されるように、直流電圧Ｖ３の大きさに基づいて補助電圧Ｖ４を調整する。このため、直流電源装置１００は、電力効率を改善しつつ、降圧電圧Ｖ２に含まれるリップル成分が抑制された直流電圧Ｖ３を出力することができる。また、直流電源装置１００は、電力効率を改善しつつ、直流電源装置１００に接続される負荷の大きさが変化する場合には、降圧電圧Ｖ２に含まれるリップル成分を抑制するとともに、負荷の変化によって生じる直流電圧Ｖ３の変動も抑制することができる。

また、本実施形態では、降圧型ＰＦＣ回路１２０が、直流電圧Ｖ３近傍の変換電圧Ｖ２を生成する。この場合、補助電源回路１３０では、補助電力Ｖ４を小さくすることができるため、補助電源回路１３０での電力損失を小さくすることができる。このため、直流電源装置１００の電力効率をより改善することができる。

また、本実施形態では、降圧型ＰＦＣ回路１２０および補助電源回路１３０の構成例について説明したが、これに限定されるものではない。降圧型のＰＦＣ回路であり、その出力が直列に接続することが可能な補助電源回路であれば、電源装置の電力効率を改善することができる。

以上説明した実施形態において、図示した構成は単なる一例であって、本発明はその構成に限定されるものではない。

１ 商用交流電源
２ ダイオードブリッジ
３、４、１１、１２、２６、２７ 分圧抵抗
５、２１ 制御回路
６ｐ、２３ｐ １次巻き線
６ｓ、２３ｓ ２次巻き線
７ 検出巻き線
８、２２ ＦＥＴ
９ 検出抵抗
１０、２４ ダイオード
１３、２５ コンデンサ
１００ 直流電源装置
１１０ 整流回路
１２０ 降圧型ＰＦＣ回路
１３０ 補助電源回路
Ｆ フィルタ

Claims (5)

1. 交流電源の交流電圧を用いて直流電圧を生成する直流電源装置であって、
   前記交流電圧を整流して整流電圧を出力する整流手段と、
   前記整流電圧を用いて、前記直流電圧よりも小さい変換電圧を生成するとともに前記交流電源の出力電力の力率を改善する力率改善手段と、
   前記変換電圧を用いて、前記直流電圧よりも小さい補助電圧を生成し、前記変換電圧に前記補助電圧を加算して前記直流電圧を生成する補助電源手段と、を含む直流電源装置。
2. 請求項１に記載の直流電源装置において、
   前記補助電源手段は、前記直流電圧が一定に維持されるように、前記直流電圧に基づいて前記補助電圧を調整する、直流電源装置。
3. 請求項１または２に記載の直流電源装置において、
   前記力率改善手段は、前記直流電圧近傍の前記変換電圧を生成する、直流電源装置。
4. 交流電源の交流電圧を用いて直流電圧を生成する直流電源装置における電圧生成方法であって、
   前記交流電圧を整流して整流電圧を出力する整流ステップと、
   前記整流電圧を用いて、前記直流電圧よりも小さい変換電圧を生成するとともに前記交流電源の出力電力の力率を改善する力率改善ステップと、
   前記変換電圧を用いて、前記直流電圧よりも小さい補助電圧を生成し、前記変換電圧に前記補助電圧を加算して前記直流電圧を生成する生成ステップと、を有する電圧生成方法。
5. 請求項４に記載の電圧生成方法において、
   前記生成ステップでは、前記直流電圧が一定に維持されるように、前記直流電圧に基づいて前記補助電圧を生成する、電圧生成方法。

Images