JP6883243B2 - ラッチリセット回路 - Google Patents

Description

本発明は、電源回路が備える電源ＩＣのラッチモードをリセットするためのラッチリセット回路に関する。

電源回路に備えられる電源ＩＣとして、インテリジェントパワーデバイス（以下、ＩＰＤ）が用いられることがある。ＩＰＤは、制御回路から出力される駆動制御信号としてのオンオフ信号を検出するフィードバック端子と、後述するラッチリセット信号を入力するラッチリセット端子とを有する。また、ＩＰＤは、自身の異常状態（過電圧状態、過電流状態、過熱状態等）を検出したときに、自己を保護するために駆動停止する。このとき、一般的には、ＩＰＤの動作モードが通常モードからラッチモードに移行する（例えば特許文献１参照）。ＩＰＤの動作モードがラッチモードであるとき、電源回路への入力電圧の供給を一旦遮断することにより（例えばブレーカーリセットすることにより）、或いは、ＩＰＤが備えるラッチリセット端子にラッチリセット信号を入力することにより、ラッチモードがリセット（解除）される。言い換えれば、ラッチモードは、入力電圧の遮断またはラッチリセット端子へのラッチリセット信号の入力がなされない限り、ＩＰＤを再起動することができない動作モードである。ラッチモードがリセットされているとき（すなわち動作モードが通常モードであるとき）に、フィードバック端子にてオン信号（駆動信号）を検出した場合に、ＩＰＤが再起動する。

特開２００８−１３６３２３号公報

（発明が解決しようとする課題）
ラッチリセット信号を、オンオフ信号を出力する制御回路から出力させる場合、制御回路が備える出力ポートの一つが、ＩＰＤにラッチリセット信号を出力するためのポートとして使用される。ところが、制御回路の出力ポートには、オンオフ信号を出力するための出力ポートも必要である。従って、制御回路にラッチリセット信号を出力する機能を持たせる場合、ラッチリセット信号の出力ポートと、オンオフ信号の出力ポートが必要である。

制御回路の出力ポートの数量に余裕がある場合には、ラッチリセット信号の出力に出力ポートの一つを割り当てることができるが、制御回路の出力ポートの数量に余裕が無い場合、ラッチリセット信号に出力ポートを割り当てることができない。この場合、制御回路にラッチリセット信号を出力する機能を持たせることができない。また、制御回路にラッチリセット信号を出力する機能を持たせる場合、制御回路にラッチリセット信号を生成するためのソフトウェアを開発しなければならず、それ故に、制御回路の製造コストの増大を招く。

本発明は、制御回路の出力ポートの一つを専用することなく、ラッチリセット信号を出力することができるように構成されるラッチリセット回路を提供することを、目的とする。

本発明は、フィードバック端子（１１ａ）およびラッチリセット端子（１１ｂ）を備え、制御回路（９０）が備える出力ポート（９２）に接続された信号ライン（９３）を介してフィードバック端子が出力ポートに接続され、前記出力ポートから出力される駆動制御信号としてのオンオフ信号をフィードバック端子にて検出するとともに、自身の異常状態を検出したときに駆動を停止してその動作モードがラッチモードに移行し、ワンパルス信号であるラッチリセット信号がラッチリセット端子に入力されることによりラッチモードがリセットされ、ラッチモードがリセットされているときにフィードバック端子にてオン信号を検出したときに再起動するように構成される電源ＩＣ（１０）のラッチリセット端子にラッチリセット信号を入力するためのラッチリセット回路であって、信号ラインとラッチリセット端子とを接続する分岐ライン（３１）と、分岐ラインに介装され、オンオフ信号がオフ信号からオン信号に切り替わる際の信号変化のエッジをトリガとしてラッチリセット信号を出力するワンショット回路（３２）と、を備える、ラッチリセット回路（３０）を提供する。

本発明によれば、ラッチリセット回路が、電源ＩＣに駆動制御信号としてのオンオフ信号を出力する制御回路の出力ポートに接続された信号ラインから分岐した分岐ラインを備える。このため、分岐ラインにもオンオフ信号に応じた信号が伝達される。また、分岐ラインにワンショット回路が介装される。従って、ワンショット回路にオンオフ信号に応じた信号が入力される。このワンショット回路は、制御回路が出力するオンオフ信号がオフ信号からオン信号に変化した際の信号変化のエッジを検出したときに、そのエッジをトリガとして、ラッチリセット信号を出力するように構成される。ワンショット回路から出力されたラッチリセット信号は、分岐ラインを通じて電源ＩＣのラッチリセット端子に入力される。これによりラッチモードがリセットされる。

つまり、本発明に係るラッチリセット回路は、駆動制御信号としてのオンオフ信号の信号変化を利用してラッチリセット信号を生成し、生成したラッチリセット信号を電源ＩＣのラッチリセット端子に出力するように構成される。従って、制御回路自身がラッチリセット信号を出力する必要がなく、それ故に、制御回路にラッチリセット信号を出力するための専用の出力ポートを設けなくても良い。加えて、制御回路にラッチリセット信号を生成するためのソフトウェアを組み込む必要もない。このように、本発明によれば、制御回路の出力ポートを専用することなく、ラッチリセット信号を出力することができるように構成されるラッチリセット回路を提供することができる。

本発明において、オンオフ信号とは、オン信号又はオフ信号を言う。オン信号はＨｉ信号とも呼ばれ、電源ＩＣの駆動指令信号である。オフ信号はＬｏ信号とも呼ばれ、電源ＩＣの停止指令信号である。従って、電源ＩＣの動作モードがラッチモードではないとき（すなわち動作モードが通常モードであるとき）、制御回路からオン信号が出力されることにより電源ＩＣが駆動し、制御回路からオフ信号が出力されることにより電源ＩＣの駆動が停止する。

また、本発明において、電源ＩＣの異常状態とは、電源ＩＣについての電気的及び熱的な状態が予め定められている正常状態から逸脱した状態を言う。例えば、電源ＩＣに過電圧が印加されている状態、電源ＩＣに過電流が流れている状態、電源ＩＣが異常発熱している状態、は、電源ＩＣの異常状態である。

また、本発明において、ラッチリセット信号は、予め定められたリセット電圧以下の立下りピーク電圧を有するワンパルス信号であり、ワンショット回路は、オンオフ信号がオン信号からオフ信号に切り替わる際の信号変化のエッジを検出していないときにリセット電圧よりも大きい一定の設定電圧を出力し、上記エッジを検出したときにラッチリセット信号を出力するとよい。これによれば、ワンショット回路がリセット電圧以下の立下りピーク電圧を有するワンパルス信号をラッチリセット端子に出力することにより、電源ＩＣのラッチモードを確実にリセットすることができる。

実施形態に係るラッチリセット回路が組み込まれた電源回路を示す図である。 ＩＰＤの動作モードが通常モードからラッチモードに移行してからラッチモードがリセットされるまでの間における、出力電圧の変化、オンオフ信号の変化、ワンショット回路が出力する信号電圧の変化、を併記したグラフである。 制御回路がラッチリセット信号を出力するように構成される電源回路を示す図である。

以下、本発明の実施形態について、図面を参照して説明する。図１は、本実施形態に係るラッチリセット回路が組み込まれた電源回路を示す図である。図１に示すように、電源回路１は、電源ＩＣとしてのＩＰＤ１０と、トランス２０と、ラッチリセット回路３０を備える。

ＩＰＤ１０は、スイッチングコントロール部１１と、スイッチング素子としてのＦＥＴ１２とを備える。スイッチングコントロール部１１は、ＦＥＴ１２のゲート端子Ｇに制御信号を供給することにより、ＦＥＴ１２のスイッチング動作を制御する。このスイッチングコントロール部１１は、フィードバック端子１１ａ、ラッチリセット端子１１ｂ、給電用の正極端子１１ｃ及び負極端子１１ｄを備える。

トランス２０は、一次側巻線部２１と、二次側巻線部２２と、給電用巻線部２３とを有する。それぞれの巻線部は、巻線コイルとコアを備える。各巻線部のコアは共通のコアであってもよい。

一次側巻線部２１の巻線コイルの一方端は、直流電源Ｖの正極側に一次側正極ライン５１を介して接続される。一次側巻線部２１の巻線コイルの他方端は、ＦＥＴ１２のドレイン端子Ｄに接続される。ＦＥＴ１２のソース端子Ｓは直流電源Ｖの負極側に一次側負極ライン５２を介して接続される。また、一次側負極ライン５２は、スイッチングコントロール部１１の負極端子１１ｄに接続される。なお、直流電源Ｖは、バッテリ等の蓄電デバイスでも良いし、或いは、商用交流を整流した中間直流電源でも良い。直流電源Ｖの電圧（すなわち入力電圧）の大きさは特に限定されないが、例えば、２８０Ｖを例示することができる。

二次側巻線部２２の巻線コイルの一方端は、二次側正極ライン６１の一方端に接続される。二次側巻線部２２の巻線コイルの他方端は、二次側負極ライン６２の一方端に接続される。二次側正極ライン６１の他方端が電力負荷Ｌの正極端子に接続され、二次側負極ライン６２の他方端が電力負荷Ｌの負極端子に接続される。

また、二次側正極ライン６１の点Ｐ１で示す部分と二次側負極ライン６２の点Ｐ２で示す部分との間に、平滑コンデンサ６３が設けられる。また、二次側正極ライン６１の一方端（二次側巻線部２２の巻線コイルに接続される端）と点Ｐ１との間の部分にダイオード６４が介装される。ダイオード６４は、二次側正極ライン６１の一方端から点Ｐ１で示す部分に向かう方向への電流の流れを許容し、その反対方向への電流の流れを遮断する。

給電用巻線部２３の巻線コイルの一方端は、給電用正極ライン７１の一方端に接続される。給電用巻線部２３の巻線コイルの他方端は、給電用負極ライン７２の一方端に接続される。給電用正極ライン７１の他方端は、スイッチングコントロール部１１の正極端子１１ｃに接続される。給電用負極ライン７２の他方端は、一次側負極ライン５２に接続される。上述したように、一次側負極ライン５２は、スイッチングコントロール部１１の負極端子１１ｄに接続されている。従って、給電用負極ライン７２は、一次側負極ライン５２を介してスイッチングコントロール部１１の負極端子１１ｄに接続されることになる。また、給電用正極ライン７１の点Ｐ３で示す部分と、給電用負極ライン７２の点Ｐ４で示す部分との間に平滑コンデンサ７３が設けられる。また、給電用正極ライン７１の一方端（給電用巻線部２３の巻線コイルに接続される端）と点Ｐ３との間の部分にダイオード７４が介装される。ダイオード７４は、給電用正極ライン７１の一方端から点Ｐ３で示す部分に向かう方向への電流の流れを許容し、その反対方向への電流の流れを遮断する

二次側正極ライン６１の他方端（電力負荷Ｌに接続される端）と点Ｐ１との間の部分に、第一電圧検出ライン８１の一方端が接続される。また、二次側負極ライン６２の他方端（電力負荷Ｌに接続される端）と点Ｐ２との間の部分に、第一基準電圧ライン８３の一方端が接続される。第一基準電圧ライン８３の途中に、基準電圧ＩＣ８４が設けられる。第一電圧検出ライン８１の他方端及び第一基準電圧ライン８３の他方端は、絶縁用のフォトカプラ８２に接続される。

フォトカプラ８２は、第一入力端子８２ａ、第二入力端子８２ｂ、第一出力端子８２ｃ、及び第二出力端子８２ｄを有する。第一電圧検出ライン８１の他方端は、フォトカプラ８２の第一入力端子８２ａに接続され、第一基準電圧ライン８３の他方端は、フォトカプラ８２の第二入力端子８２ｂに接続される。また、フォトカプラ８２の第一出力端子８２ｃに、第二電圧検出ライン８５の一方端が接続される。この第二電圧検出ライン８５の他方端が、スイッチングコントロール部１１のフィードバック端子１１ａに接続される。また、フォトカプラ８２の第二出力端子８２ｄに、第二基準電圧ライン８６の一方端が接続される。この第二基準電圧ライン８６の他方端は、一次側負極ライン５２に接続される。

また、フォトカプラ８２は、入力端子（８２ａ，８２ｂ）間を接続するとともに第一入力端子８２ａから第二入力端子８２ｂに向かう電流の流れにより発光する発光ダイオードと、発光ダイオードの発光によって第一出力端子８２ｃと第二出力端子８２ｄとの間を導通させるフォトトランジスタを有する。

二次側正極ライン６１の他方端（電力負荷Ｌに接続される端）と点Ｐ１との間の部分には、前述した第一電圧検出ライン８１の一方端に加え、電圧監視ライン８７の一方端も接続される。電圧監視ライン８７の他方端は、制御回路９０の入力ポート９１に接続される。

制御回路９０は、ＩＰＤ１０の駆動及び停止を制御する機能を有する。この制御回路９０は、入力ポート９１及び出力ポート９２を有する。入力ポート９１には前述したように電圧監視ライン８７が接続される。一方、出力ポート９２には、抵抗素子を介してトランジスタ９５のベース端子が接続される。トランジスタ９５のエミッタ端子は接地される。また、トランジスタ９５のコレクタ端子には、信号ライン９３の一方端が接続される。従って、信号ライン９３は、トランジスタ９５を介して制御回路９０の出力ポート９２に接続されていることになる。信号ライン９３の他方端は、フォトＭＯＳＦＥＴ９４に接続される。

フォトＭＯＳＦＥＴ９４は、第一入力端子９４ａ、第二入力端子９４ｂ、第一出力端子９４ｃ、及び第二出力端子９４ｄを有する。第一入力端子９４ａには、例えば５．０Ｖの定電圧電源が接続される。第二入力端子９４ｂには、上述した信号ライン９３の他方端が接続される。また、第一出力端子９４ｃは、第一接続ライン９６を介して第二電圧検出ライン８５に接続され、第二出力端子９４ｄは、第二接続ライン９７を介して第二基準電圧ライン８６に接続される。

また、フォトＭＯＳＦＥＴ９４は、入力端子（９４ａ，９４ｂ）間を接続するとともに第一入力端子９４ａから第二入力端子９４ｂに向かう電流の流れにより発光する発光ダイオードと、発光ダイオードが発光していないときに第一出力端子９４ｃと第二出力端子９４ｄとの間を導通させ、発光ダイオードが発光しているときに第一出力端子９４ｃと第二出力端子９４ｄとの導通を遮断するリレー回路を有する。（よろしいでしょうか）

ラッチリセット回路３０は、分岐ライン３１及びワンショット回路３２を備える。分岐ライン３１は、その一方端にて信号ライン９３に接続され、その他方端にてスイッチングコントロール部１１のラッチリセット端子１１ｂに接続される。従って、分岐ライン３１は、信号ライン９３とラッチリセット端子１１ｂとを接続する。また、ワンショット回路３２は、分岐ライン３１の途中に介装される。

上記構成において、ＩＰＤ１０のスイッチングコントロール部１１が駆動して、ＦＥＴ１２がスイッチング動作を行うと、直流電源Ｖからの電流がＦＥＴ１２のスイッチング動作により矩形波電流に変換され、この矩形波電流がトランス２０の一次側巻線部２１の巻線コイルに流れる。すると、二次側巻線部２２の巻線コイル及び給電用巻線部２３の巻線コイルに誘導電流が流れる。

二次側巻線部２２の巻線コイルに流れた誘導電流は、二次側正極ライン６１に設けられたダイオード６４により整流されるとともに、二次側正極ライン６１と二次側負極ライン６２との間に設けられた平滑コンデンサ６３で平滑化されて、出力電圧Ｖｏｕｔの直流に変換される。こうして変換された出力電圧Ｖｏｕｔの直流が電力負荷Ｌに供給されて、電力負荷Ｌが駆動する。なお、一次側巻線部２１の巻線コイルと二次側巻線部２２の巻線コイルとの巻線比（すなわち変圧比）は、電力負荷Ｌの使用電圧（定格電圧）に応じて予め調整される。

また、給電用巻線部２３の巻線コイルに流れた誘導電流は、給電用正極ライン７１に設けられたダイオード７４により整流されるとともに、給電用正極ライン７１と給電用負極ライン７２との間に設けられた平滑コンデンサ７３で平滑化されて直流に変換される。こうして変換された直流が、スイッチングコントロール部１１に供給される。これにより、スイッチングコントロール部１１の駆動が継続される。なお、一次側巻線部２１の巻線コイルと給電用巻線部２３の巻線コイルとの巻線比は、スイッチングコントロール部１１の駆動電圧に応じて予め調整される。

電力負荷Ｌに電力が供給されている場合、フォトカプラ８２の入力端子間には、第一電圧検出ライン８１及び第一基準電圧ライン８３を通じて、電力負荷Ｌに供給される電圧、すなわち出力電圧Ｖｏｕｔが印加される。このため、フォトカプラ８２の入力端子間を接続する発光ダイオードが通電されることにより発光し、これに伴いフォトカプラ８２の出力端子間が導通する。これにより、フォトカプラ８２の第一出力端子８２ｃに接続されているフィードバック端子１１ａに出力電圧Ｖｏｕｔに応じた信号が入力される。スイッチングコントロール部１１は、フィードバック端子１１ａに入力された信号に基づいてＦＥＴ１２の動作をフィードバック制御する。こうしたフィードバック制御により、安定した出力電圧（目標出力電圧）を電力負荷Ｌに供給することができる。

また、電力負荷Ｌに供給される出力電圧Ｖｏｕｔは、電圧監視ライン８７の電位として制御回路９０にも入力される。制御回路９０は、入力された出力電圧Ｖｏｕｔが適正な範囲内にあるか否かを監視する。

ところで、上記のように動作するＩＰＤ１０は、自身の異常状態（例えば、過電圧状態、過電流状態、過熱状態）を検出することができるように構成されている。自身の異常状態が検出されていないとき、ＩＰＤ１０の動作モードが通常モードに設定される。

ＩＰＤ１０の動作モードが通常モードである場合、ＩＰＤ１０の駆動及び停止は、制御回路９０が出力する駆動制御信号としてのオンオフ信号により制御される。例えば制御回路９０が５Ｖのオン信号を出力すると、トランジスタ９５が導通する。トランジスタ９５が導通すると、信号ライン９３が接地されるため、信号ライン９３の電位が０Ｖにされる。つまり、オン信号が出力されているときには信号ライン９３は０Ｖ信号を出力する。これにより、５Ｖの定電圧電源に接続された第一入力端子９４ａと０Ｖの信号ライン９３に接続された第二入力端子９４ｂとの間の電位差が５Ｖにされ、斯かる電位差に基づいて、フォトＭＯＳＦＥＴ９４の第一入力端子９４ａと第二入力端子９４ｂとの間に電流が流れる。よって、第一入力端子９４ａと第二入力端子９４ｂとの間に設けられている発光ダイオードが発光する。（よろしいでしょうか）

フォトＭＯＳＦＥＴ９４の発光ダイオードが発光した場合、第一出力端子９４ｃと第二出力端子９４ｂは導通しない。よって、第一出力端子９４ｃに接続された第一接続ライン９６に電流は流れず、さらに、第二電圧検出ライン８５を流れる電流が第一接続ライン９６を介して第一出力端子９４ｃに流れることはない。つまり、第二電圧検出ライン８５を流れる電流が第一接続ライン９６側に引っ張られることはない。このため、フィードバック端子１１ａには、第二電圧検出ライン８５を介して出力電圧Ｖｏｕｔに応じた信号が入力される。スイッチングコントロール部１１は、フィードバック端子１１ａに出力電圧Ｖｏｕｔに応じた信号が入力されていることにより、制御回路９０がオン信号を出力していることを検出する。スイッチングコントロール部１１は、ＩＰＤ１０の動作モードが通常モードであって且つフィードバック端子１１ａにてオン信号を検出しているときに、ＦＥＴ１２の動作を制御して、電力負荷Ｌに供給される出力電圧Ｖｏｕｔをフィードバック制御する。すなわちＩＰＤ１０が駆動する。

また、制御回路９０が例えば０Ｖのオフ信号を出力する場合、トランジスタ９５は導通しない。従って、信号ライン９３がトランジスタ９５を介して接地されることはなく、信号ライン９３の電位はフォトＭＯＳＦＥＴ９４の第一入力端子９４ａに接続された定電圧電源の電位、例えば５．０Ｖにされる。つまり、オフ信号が出力されているときには信号ライン９３は５Ｖ信号を出力する。また、フォトＭＯＳＦＥＴ９４の第一入力端子９４ａの電位と第二入力端子９４ｂの電位が同じであるので、これらの間の発光ダイオードには電流は流れず、そのため発光ダイオードは発光しない。

フォトＭＯＳＦＥＴ９４の発光ダイオードが発光しない場合、第一出力端子９４ｃと第二出力端子９４ｄが導通する。よって、第二電圧検出ライン８５を流れる電流が、第一接続ライン９６側に引き込まれて、さらにフォトＭＯＳＦＥＴ９４を介して電源Ｖの負極側に流れる。このため第二電圧検出ライン８５の電位が強制的に０Ｖにされる。第二電圧検出ライン８５の電位が強制的に０Ｖにされた場合、フィードバック端子１１ａには、出力電圧Ｖｏｕｔに応じた信号が入力されない。スイッチングコントロール部１１は、ＦＥＴ１２の制御中にもかかわらずフィードバック端子１１ａに出力電圧Ｖｏｕｔに応じた信号が印加されていない場合、制御回路９０がオフ信号を出力していることを検出する。スイッチングコントロール部１１は、ＩＰＤ１０の動作モードが通常モードであって且つフィードバック端子１１ａにてオフ信号を検出したときに、ＦＥＴ１２の動作の制御を停止する。すなわちＩＰＤ１０の駆動が停止する。

ＩＰＤ１０の動作モードが通常モードであって、且つＩＰＤ１０が駆動している時（すなわち制御回路９０がオン信号を出力している時）に、ＩＰＤ１０が自身の異常状態を検出した場合、ＩＰＤ１０は、自己を保護するために駆動を停止する。このためＦＥＴ１２のスイッチング動作が停止する。これにより二次側巻線部２２に電流が誘起されず、その結果、出力電圧Ｖｏｕｔが低下する。また、ＩＰＤ１０が自身の異常状態を検出して駆動を停止すると、ＩＰＤ１０の動作モードが通常モードからラッチモードに移行する。動作モードがラッチモードであるとき、制御回路９０がオン信号を出力している場合であっても、ＩＰＤ１０は自己の駆動を禁止する。

ＩＰＤ１０の動作モードがラッチモードであって、且つ、制御回路９０がオン信号を出力している場合、制御回路９０は、オン信号を出力しているにも関わらず、出力電圧Ｖｏｕｔが低下して適正範囲から逸脱している状態を検出する。このような状態が所定時間継続された場合、制御回路９０は、何等かの異常が発生した可能性があると判断して、駆動制御信号を一旦オン信号からオフ信号に切り替えて、オフ信号を出力する。そして、所定時間（例えば３分）経過後に、ＩＰＤ１０を再起動させるためにオン信号を再出力する。しかし、オン信号の再出力の時点でＩＰＤ１０の動作モードが依然としてラッチモードである場合、ＩＰＤ１０は駆動せず、そのため出力電圧Ｖｏｕｔも上昇しない。この場合、制御回路９０は、再度、異常を検知する。このように制御回路９０がオン信号を再出力したにも関わらず異常を検知した場合、制御回路９０は電源回路１の異常を確定する。

ＩＰＤ１０の異常状態は、時間が経過すれば解消する場合がある。制御回路９０がオン信号を再出力する時点でＩＰＤ１０の異常状態が解消していれば、ＩＰＤ１０が再起動することが望ましい。よって、ＩＰＤ１０を再起動させるために制御回路９０が駆動制御信号をオフ信号からオン信号に切り替える時点で、ＩＰＤ１０の動作モードが通常モードに復帰しているのが望ましい。つまり、制御回路９０がＩＰＤ１０の再起動のために駆動制御信号をオフ信号からオン信号に切り替える時点で、ラッチモードがリセットされているのが望ましい。

ラッチモードをリセットして、動作モードを通常モードに復帰させるためには、直流電源Ｖからの電力供給を一旦遮断するか、或は、スイッチングコントロール部１１のラッチリセット端子１１ｂにラッチリセット信号を入力する。

直流電源Ｖからの電力供給を一旦遮断させる場合、直流電源Ｖと電源回路１とを切り離す作業を実行しなければならい。このような手動復帰は何等かの作業を伴うため、ユーザやサービスマンに負担をかけることになり、商品価値の低下を招く。

本実施形態では、ラッチリセット回路３０が、スイッチングコントロール部１１のラッチリセット端子１１ｂにラッチリセット信号を入力することにより、ラッチモードがリセットされる。これにより、ＩＰＤ１０が自動復帰する。以下に、このラッチリセット回路３０の動作について説明する。

上述したように、ラッチリセット回路３０は、分岐ライン３１及び、この分岐ライン３１に介装されたワンショット回路３２を備える。分岐ライン３１は、その一端にて信号ライン９３に接続される。信号ライン９３は、制御回路９０の出力ポート９２から出力されるオンオフ信号に応じた信号を出力する。例えば、制御回路９０の出力ポート９２から５Ｖのオン信号が出力されている場合、信号ライン９３は０Ｖ信号を出力し、制御回路９０の出力ポート９２から０Ｖのオフ信号が出力されている場合、信号ラインは５Ｖ信号を出力する。従って、信号ライン９３に接続された分岐ライン３１にも、制御回路９０からの駆動制御信号としてのオンオフ信号に応じた信号（信号ライン９３が出力する信号）が伝達される。

分岐ライン３１に伝達されたオンオフ信号に応じた信号は、分岐ライン３１に介装されたワンショット回路３２に入力される。ワンショット回路３２は、オンオフ信号がオフ信号からオン信号に切り替わる際の信号変化のエッジを検出していないときには、予め定められた一定の設定電圧の信号を出力している。そして、オフ信号からオン信号に切り替わる際の信号変化のエッジを検出したときに、そのエッジをトリガとして、上記設定電圧よりも低い立下りピーク電圧を有する下に凸のワンパルス信号を出力する。ここで、立下りピーク電圧とは、下に凸のワンパルス信号の下限電圧を表す。ワンショット回路３２が出力した下に凸のワンパルス信号は、ラッチリセット信号として、スイッチングコントロール部１１のラッチリセット端子１１ｂに入力される。

本実施形態において、ＩＰＤ１０のラッチモードは、ラッチリセット端子１１ｂに、予め定められたリセット電圧以下の立下りピーク電圧を有するワンパルス信号が入力された場合にリセットされる。従って、ワンショット回路３２が出力する設定電圧をリセット電圧よりも大きい電圧に設定し、ワンショット回路３２が出力するワンパルス信号の立下りピーク電圧をリセット電圧以下の電圧に設定することにより、ワンショット回路３２がオフ信号からオン信号への信号変化のエッジをトリガとして下に凸のワンパルス信号をラッチリセット端子１１ｂに出力した場合にラッチモードがリセットされる。

ラッチモードがリセットされた場合、ＩＰＤ１０の動作モードが通常モードに復帰する。また、ラッチモードのリセットは、オンオフ信号がオフ信号からオン信号に切り替わる際の信号変化のエッジの検出を契機としてなされるので、ラッチモードがリセットされた時点では、制御回路９０はオン信号を出力している。従って、ＩＰＤ１０は、ラッチモードがリセットされた後、制御回路９０のオン信号により駆動を再開する。これにより、ＦＥＴ１２のスイッチング動作が再開されて、電力負荷Ｌに所定の出力電圧Ｖｏｕｔが印加される。

図２は、ＩＰＤ１０の動作モードが通常モードからラッチモードに移行してからラッチモードがリセットされるまでの間における、出力電圧Ｖｏｕｔの変化、オンオフ信号の変化、信号ライン９３の信号（電圧）の変化、ワンショット回路３２が出力する信号電圧の変化、を併記したグラフである。図２のグラフの横軸は経過時間（時刻）である。また、図２において、ワンショット回路３２が出力する信号電圧が、ラッチリセット端子電圧として示される。また、図２の例では、ワンショット回路３２がオフ信号からオン信号に切り替わる際の信号変化のエッジを検出していないときに出力する設定電圧は、６．０Ｖであり、リセット電圧は、２．０Ｖである。

図２に示すように、時刻ｔ１よりも前の時点では、ＩＰＤ１０の動作モードが通常モードであり、且つ、制御回路９０からオン信号（Ｈｉ信号）が出力されている。この場合、ＩＰＤ１０が駆動する。そのため、所定の出力電圧Ｖｏｕｔが電力負荷Ｌに印加される。図２に示す例では、出力電圧Ｖｏｕｔは１５Ｖである。このとき、ワンショット回路３２は、オンオフ信号がオフ信号からオン信号に切り替わる際の信号変化のエッジを検出していないので、一定の設定電圧（６．０Ｖ）を出力する。

時刻ｔ１の時点で、ＩＰＤ１０が自己の異常状態を検出し、これによりＩＰＤ１０の駆動が停止する。そして、時刻ｔ１の時点から、ＩＰＤ１０の動作モードが通常モードからラッチモードに移行する。また、時刻ｔ１の時点でＩＰＤ１０の駆動が停止したことにより、出力電圧Ｖｏｕｔが低下し、やがて出力電圧Ｖｏｕｔが０Ｖになる。このため、制御回路９０がオン信号（Ｈｉ信号）を出力しているにも関わらず、出力電圧Ｖｏｕｔが０Ｖである状態（適正範囲から逸脱した状態）に陥る。このような状態が所定時間Δｔの間継続された場合、時刻ｔ２にて、制御回路９０はオンオフ信号をオン信号（Ｈｉ信号）からオフ信号（Ｌｏ信号）に切り替える。時刻ｔ１から時刻ｔ２の間、ワンショット回路３２は、オンオフ信号がオフ信号からオン信号に切り替わる際の信号変化のエッジを検出していないので、一定の設定電圧（６．０Ｖ）を出力する。

時刻ｔ２の時点からそれよりも所定時間（例えば３分）後の時刻ｔ３の時点までの間、制御回路９０は、オフ信号を出力する。また、この期間中、出力電圧Ｖｏｕｔは０Ｖである。また、この期間中、ワンショット回路３２は、オンオフ信号がオフ信号からオン信号に切り替わる際の信号変化のエッジを検出していないので、一定の設定電圧（６．０Ｖ）を出力する。

時刻ｔ３の時点で、制御回路９０が、ＩＰＤ１０の再起動を試みるために、オンオフ信号をオフ信号（Ｌｏ信号）からオン信号（Ｈｉ信号）に切り替える。このとき、ワンショット回路３２が、オンオフ信号がオフ信号からオン信号に切り替わる際の信号変化のエッジを検出する。なお、時刻ｔ３の時点で、信号ライン９３の信号（電圧）が５Ｖから０Ｖに変化する。従って、ワンショット回路３２は、時刻ｔ３の時点で、信号ライン９３の信号（電圧）がオフ信号の出力時に対応する信号（５Ｖ信号）からオン信号の出力時に対応する信号（０Ｖ信号）に切り替わる際の信号（電圧）の変化を検出することにより、オンオフ信号がオフ信号からオン信号に切り替わる際の信号変化のエッジを検出することができる。そして、検出したエッジをトリガとして、下に凸のワンパルス信号を出力する。ワンショット回路３２が出力する下に凸のワンパルス信号の立下りピーク電圧は、リセット電圧（２．０Ｖ）よりも小さくなるように設定されている。このため、時刻ｔ３よりも僅かに後の時刻ｔ４にて、ワンパルス信号の出力電圧が２．０Ｖに達し、この時点でラッチモードがリセットされる。そして、ＩＰＤ１０の動作モードが通常モードに復帰する。

従って、時刻ｔ４以降、ＩＰＤ１０の動作モードが通常モードにされ、且つ、制御回路９０がオン信号を出力している状態にされる。このため、ＩＰＤ１０が再起動する。これにより、ＦＥＴ１２のスイッチング動作が開始され、出力電圧Ｖｏｕｔが所定の電圧（１５Ｖ）まで上昇する。このようにして、ＩＰＤ１０の自動復帰がなされる。

以上のように、本実施形態に係るラッチリセット回路３０は、制御回路９０のオンオフ信号が出力される出力ポート９２に接続された信号ライン９３とＩＰＤ１０のスイッチングコントロール部１１のラッチリセット端子１１ｂとを接続する分岐ライン３１と、分岐ライン３１に介装され、オンオフ信号がオフ信号からオン信号に切り替わる際の信号変化のエッジをトリガとしてラッチリセット信号を出力するワンショット回路３２と、を備えるように構成される。

本実施形態に係るラッチリセット回路３０によれば、制御回路９０からのオンオフ信号が出力される信号ライン９３に接続された分岐ライン３１にワンショット回路３２が介装されているので、ワンショット回路３２にオンオフ信号に応じた信号が入力される。そして、ワンショット回路３２が、オンオフ信号がオフ信号からオン信号に切り換えられた際の信号変化のエッジをトリガとして利用して、ラッチリセット信号を生成し、生成したラッチリセット信号を出力する。ワンショット回路３２から出力されたラッチリセット信号は、分岐ライン３１を通じてスイッチングコントロール部１１のラッチリセット端子１１ｂに入力される。これによりラッチモードがリセットされる。

このようにラッチリセット回路３０を構成することで、制御回路９０自身がラッチリセット信号を生成及び出力することなく、ラッチリセット信号がラッチリセット端子１１ｂに入力される。よって、図３に示すような、制御回路９０がラッチリセット端子１１ｂにラッチリセット信号を出力するための専用の出力ポート９８を制御回路９０に設けなくても良い。加えて、制御回路９０にラッチリセット信号を生成するためのソフトウェアを組み込む必要もない。

また、本実施形態において、ラッチリセット信号は、予め定められたリセット電圧以下の立下りピーク電圧を有するワンパルス信号であり、ワンショット回路３２は、オンオフ信号がオフ信号からオン信号に切り替わる際の信号変化のエッジを検出していないときにリセット電圧よりも大きい一定の設定電圧信号を出力し、上記エッジを検出したときに、リセット電圧以下の立下りピーク電圧を有するワンパルス信号を出力する。このように構成することにより、制御回路９０がオン信号を再出力したときに、ラッチモードを確実にリセットすることができる。

１…電源回路、１１…スイッチングコントロール部、１１ａ…フィードバック端子、１１ｂ…ラッチリセット端子、２０…トランス、２１…一次側巻線部、２２…二次側巻線部、２３…給電用巻線部、３０…ラッチリセット回路、３１…分岐ライン、３２…ワンショット回路、５１…一次側正極ライン、５２…一次側負極ライン、６１…二次側正極ライン、６２…二次側負極ライン、７１…給電用正極ライン、７２…給電用負極ライン、８１…電圧検出ライン、８３…基準電圧ライン、８５…電圧監視ライン、９０…制御回路、９１…入力ポート、９２…出力ポート、９３…信号ライン、Ｖ…直流電源、Ｖｏｕｔ…出力電圧

Claims (2)

1. フィードバック端子およびラッチリセット端子を備え、制御回路が備える出力ポートに接続された信号ラインを介して前記フィードバック端子が前記出力ポートに接続され、前記出力ポートから出力される駆動制御信号としてのオンオフ信号を前記フィードバック端子にて検出するとともに、自身の異常状態を検出したときに駆動を停止してその動作モードがラッチモードに移行し、ワンパルス信号であるラッチリセット信号が前記ラッチリセット端子に入力されることにより前記ラッチモードがリセットされ、前記ラッチモードがリセットされているときに前記フィードバック端子にてオン信号を検出したときに再起動するように構成される電源ＩＣの前記ラッチリセット端子に前記ラッチリセット信号を入力するためのラッチリセット回路であって、
   前記信号ラインと前記ラッチリセット端子とを接続する分岐ラインと、
   前記分岐ラインに介装され、前記オンオフ信号がオフ信号からオン信号に切り替わる際の信号変化のエッジをトリガとして前記ラッチリセット信号を出力するワンショット回路と、
   を備える、ラッチリセット回路。
2. 請求項１に記載のラッチリセット回路において、
   前記ラッチリセット信号は、予め定められたリセット電圧以下の立下りピーク電圧を有するワンパルス信号であり、
   前記ワンショット回路は、前記エッジを検出していないときに前記リセット電圧よりも大きい一定の設定電圧を出力し、前記エッジを検出したときに前記ラッチリセット信号を出力する、ラッチリセット回路。

Images