JP6859735B2 - サイリスタ - Google Patents
サイリスタ Download PDFInfo
- Publication number
- JP6859735B2 JP6859735B2 JP2017026836A JP2017026836A JP6859735B2 JP 6859735 B2 JP6859735 B2 JP 6859735B2 JP 2017026836 A JP2017026836 A JP 2017026836A JP 2017026836 A JP2017026836 A JP 2017026836A JP 6859735 B2 JP6859735 B2 JP 6859735B2
- Authority
- JP
- Japan
- Prior art keywords
- gate trench
- thyristor
- trench portions
- base layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Thyristors (AREA)
Description
特許文献1 特開2000−311998号公報
図1Aは、実施例1に係るサイリスタ100の斜視図の一例を示す。図1Bは、実施例1に係るサイリスタ100の上面図の一例を示す。サイリスタ100は、半導体基板10に形成されたカソード層12、第2ベース層14、コンタクト部15、第1ベース層16、アノード層18およびゲートトレンチ部30を備える。サイリスタ100は、PNPN構造を有する。なお、本明細書において、第1導電型をn型として、第2導電型をp型として説明する。但し、これらの導電型は入れ替えられてもよい。
図4は、比較例1に係るサイリスタ500の構成を示す。サイリスタ500は、半導体基板510、バッファ層512、ベース層516、ゲート電極520、エミッタ電極522およびコレクタ電極524を備える。本例のサイリスタ500は、エミッタ電極522とコレクタ電極524との間にPNPNの四重構造を有している。ゲート電極520にゲート電圧が印加されることにより、ゲート電極520と絶縁膜を挟んだ領域にチャネルが形成される。これにより、サイリスタ500のサイリスタがオンする。比較例1に係るサイリスタ500では、チャネルが抵抗となるのでオン電圧を十分低減できない場合がある。
図5Aは、実施例2に係るサイリスタ100の斜視図の一例を示す。図5Bは、実施例2に係るサイリスタ100の上面図の一例を示す。本例のサイリスタ100では、カソード層12が形成される領域が、実施例1に係るサイリスタ100と異なる。本例では、実施例1と相違する点について特に説明する。
図6は、実施例3に係るサイリスタ100の上面図の一例を示す。本例のサイリスタ100は、ゲートトレンチ部30の配列が実施例1および2に係るサイリスタ100と異なる。本例のサイリスタ100では、1組のゲートトレンチ部30の配置が、実施例2に係るサイリスタ100と異なる。本例では、実施例2と相違する点について特に説明する。
図7は、実施例4に係るサイリスタ100の上面図の一例を示す。本例のサイリスタ100では、ゲートトレンチ部30の形状が、実施例2に係るサイリスタ100と異なる。本例では、実施例2と相違する点について特に説明する。
Claims (10)
- 半導体基板のおもて面側に形成され、第1導電型を有するカソード層と、
前記半導体基板において、前記カソード層の裏面側に設けられ、前記第1導電型と異なる第2導電型を有する第1ベース層と、
前記半導体基板において、前記第1ベース層の裏面側に設けられ、前記第1導電型を有する第2ベース層と、
前記半導体基板において、前記第2ベース層の裏面側に設けられ、前記第2導電型を有するアノード層と、
前記第1ベース層からの正孔の引き抜きを制御することにより、サイリスタのオンオフを制御する制御部と
を備え、
前記制御部は、
前記半導体基板のおもて面側において、第1の方向に延伸して、前記第1の方向と垂直な第2の方向に配列された複数のゲートトレンチ部と、
前記半導体基板のおもて面側であって、前記複数のゲートトレンチ部のうち前記第2の方向に隣接して設けられた1組のゲートトレンチ部の間に設けられた、前記第2導電型のコンタクト部と
を備え、
前記コンタクト部は、前記複数のゲートトレンチ部のうち隣接して設けられた1組のゲートトレンチ部と接しており、前記1組のゲートトレンチ部の間において、平面視で前記1組のゲートトレンチ部の前記第1の方向の端部に対して窪んで設けられるサイリスタ。 - 前記制御部は、
前記第1ベース層から正孔を引き抜くことにより前記サイリスタをターンオフさせ、
前記第1ベース層から正孔を引き抜かず、前記第1ベース層に正孔を蓄積させることにより前記サイリスタをターンオンさせる
請求項1に記載のサイリスタ。 - 前記制御部は、
前記サイリスタのターンオン時において、前記カソード層から前記第2ベース層を介して前記アノード層に電子を注入させ、前記アノード層から前記第1ベース層に正孔を蓄積させる
請求項1又は2に記載のサイリスタ。 - 前記コンタクト部および前記カソード層は、カソード電位に設定されている
請求項1から3のいずれか一項に記載のサイリスタ。 - 前記カソード層の厚さは、前記第1ベース層の厚さよりも薄い
請求項1から4のいずれか一項に記載のサイリスタ。 - 前記カソード層の前記第1の方向における長さは、前記複数のゲートトレンチ部における一つのゲートトレンチ部の前記第1の方向における長さよりも短い
請求項1から5のいずれか一項に記載のサイリスタ。 - 前記カソード層の前記第1の方向における長さは、前記複数のゲートトレンチ部における一つのゲートトレンチ部の前記第1の方向における長さよりも長い
請求項1から6のいずれか一項に記載のサイリスタ。 - 前記複数のゲートトレンチ部は、前記第2の方向に隣接して設けられた1組のゲートトレンチ部と、前記第2の方向に隣接して設けられた他の組のゲートトレンチ部とを含み、
前記1組のゲートトレンチ部と、前記第2の方向に隣接する前記他の組のゲートトレンチ部とが、前記第2の方向に並んで設けられている
請求項1から7のいずれか一項に記載のサイリスタ。 - 前記複数のゲートトレンチ部は、前記第2の方向に隣接して設けられた1組のゲートトレンチ部と、前記第2の方向に隣接して設けられた他の組のゲートトレンチ部とを含み、
前記1組のゲートトレンチ部と、前記第2の方向に隣接する前記他の組のゲートトレンチ部とが、前記第1の方向にずれて設けられている
請求項1から8のいずれか一項に記載のサイリスタ。 - 前記複数のゲートトレンチ部は、前記第1の方向に加えて、前記第2の方向に延伸したL字型の構造を有する
請求項1から7のいずれか一項に記載のサイリスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017026836A JP6859735B2 (ja) | 2017-02-16 | 2017-02-16 | サイリスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017026836A JP6859735B2 (ja) | 2017-02-16 | 2017-02-16 | サイリスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018133476A JP2018133476A (ja) | 2018-08-23 |
JP6859735B2 true JP6859735B2 (ja) | 2021-04-14 |
Family
ID=63248648
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017026836A Active JP6859735B2 (ja) | 2017-02-16 | 2017-02-16 | サイリスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6859735B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020012668A (ja) | 2018-07-13 | 2020-01-23 | 株式会社リコー | 評価装置、計測装置、評価方法および評価プログラム |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4310017B2 (ja) * | 1999-02-17 | 2009-08-05 | 株式会社日立製作所 | 半導体装置及び電力変換装置 |
JP2000311998A (ja) * | 1999-04-08 | 2000-11-07 | Rockwell Sci Center Llc | 絶縁ゲートターンオフサイリスタ |
JP4136361B2 (ja) * | 2001-05-31 | 2008-08-20 | 富士電機デバイステクノロジー株式会社 | Mosゲートサイリスタおよびその制御方法 |
JP4284689B2 (ja) * | 2006-03-24 | 2009-06-24 | 富士フイルム株式会社 | 絶縁ゲート型サイリスタ |
JP2008288459A (ja) * | 2007-05-18 | 2008-11-27 | Toyota Industries Corp | 半導体装置 |
WO2015022989A1 (ja) * | 2013-08-15 | 2015-02-19 | 富士電機株式会社 | 半導体装置 |
-
2017
- 2017-02-16 JP JP2017026836A patent/JP6859735B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018133476A (ja) | 2018-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7235078B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP6292349B2 (ja) | 半導体装置 | |
JP5488691B2 (ja) | 半導体装置 | |
US20190252533A1 (en) | Semiconductor device | |
JP6181597B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
US8809911B2 (en) | Semiconductor device | |
JP2023160970A (ja) | 半導体装置 | |
US10741547B2 (en) | Semiconductor device | |
JP7210342B2 (ja) | 半導体装置 | |
JP6139312B2 (ja) | 半導体装置 | |
US11049941B2 (en) | Semiconductor device | |
KR101763167B1 (ko) | 반도체 장치 | |
US10593788B2 (en) | Reverse-conducting insulated-gate bipolar transistor structure and corresponding fabrication method thereof | |
JP2014067753A (ja) | 電力用半導体素子 | |
JP2020177973A (ja) | 半導体装置 | |
JPH0126187B2 (ja) | ||
JP2015201615A (ja) | 半導体装置及びその製造方法 | |
JP7414047B2 (ja) | 半導体装置 | |
US10910486B2 (en) | Semiconductor device | |
US9059237B2 (en) | Semiconductor device having an insulated gate bipolar transistor | |
US20150144989A1 (en) | Power semiconductor device and method of manufacturing the same | |
JP6859735B2 (ja) | サイリスタ | |
JP2015115452A (ja) | 半導体装置 | |
JP5292157B2 (ja) | 横型絶縁ゲートバイポーラトランジスタおよびその製造方法 | |
JP5639940B2 (ja) | 絶縁ゲート型バイポーラトランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201027 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201030 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210224 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210309 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6859735 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |