JP6856640B2 - 並列駆動回路 - Google Patents

並列駆動回路 Download PDF

Info

Publication number
JP6856640B2
JP6856640B2 JP2018523167A JP2018523167A JP6856640B2 JP 6856640 B2 JP6856640 B2 JP 6856640B2 JP 2018523167 A JP2018523167 A JP 2018523167A JP 2018523167 A JP2018523167 A JP 2018523167A JP 6856640 B2 JP6856640 B2 JP 6856640B2
Authority
JP
Japan
Prior art keywords
semiconductor switch
switch element
temperature
resistance
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018523167A
Other languages
English (en)
Other versions
JPWO2017221292A1 (ja
Inventor
西尾 直樹
直樹 西尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2017221292A1 publication Critical patent/JPWO2017221292A1/ja
Application granted granted Critical
Publication of JP6856640B2 publication Critical patent/JP6856640B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12Modifications for increasing the maximum permissible switched current
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors

Landscapes

  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Description

本発明は、並列に接続された複数の半導体スイッチ素子を有する並列駆動回路に関する。
従来、インバータ又はコンバータにおいて、並列に接続された複数の半導体スイッチ素子が用いられている。複数の半導体スイッチ素子の電気的特性は、たとえ複数の半導体スイッチ素子が同じ製造方法によって製造されても、同一ではない。そのため、複数の半導体スイッチ素子のうちの特定の半導体スイッチ素子に流れる電流がその他の半導体スイッチ素子に流れる電流より多くなり、特定の半導体スイッチ素子での発熱量がその他の半導体スイッチ素子での発熱量より多くなる。その結果、特定の半導体スイッチ素子の寿命はその他の半導体スイッチ素子の寿命より短くなる。
複数の半導体スイッチ素子のうちの特定の半導体スイッチ素子に流れる電流がその他の半導体スイッチ素子に流れる電流より多くなり続けることを抑制することを目的として、複数の半導体スイッチ素子の各々の温度を検出し、相対的に低温の半導体スイッチ素子に相対的に多くの電流を流す技術が提案されている(例えば、特許文献1参照)。
特開2009−135626号公報
しかしながら、従来の技術では、複数の半導体スイッチ素子の各々に温度を検出するセンサを取り付ける必要があるので、並列駆動回路の規模が大きくなると共に製造コストが上昇するという課題がある。加えて、従来の技術では、複数の半導体スイッチ素子の各々に流れる電流の量を制御する制御回路が必要になるという課題がある。
本発明は、上記に鑑みてなされたものであって、並列に接続された複数の半導体スイッチ素子の各々の温度を検出することなく、複数の半導体スイッチ素子の各々の寿命を長くする並列駆動回路を得ることを目的とする。
上述した課題を解決し、目的を達成するために、本発明は、複数の半導体スイッチ素子を有し、前記複数の半導体スイッチ素子の各々は、ゲート端子、ドレイン端子及びソース端子を有する。前記複数の半導体スイッチ素子における複数の前記ドレイン端子は、並列に接続されており、前記複数の半導体スイッチ素子における複数の前記ソース端子は、並列に接続されている。本発明は、複数の駆動回路を更に有する。前記複数の駆動回路の各々は、前記複数の半導体スイッチ素子のうちのいずれかひとつに対応していて、対応する前記半導体スイッチ素子の前記ゲート端子と接続されており、前記対応する前記半導体スイッチ素子の動作を制御する。前記複数の半導体スイッチ素子の各々の動作は、前記複数の駆動回路のいずれかによって制御される。前記複数の駆動回路の入力は同一の信号で駆動するように構成される。前記複数の半導体スイッチ素子及び前記複数の駆動回路は、ひとつのモジュールに集積されている。前記複数の半導体スイッチ素子の各々において、前記半導体スイッチ素子のオン状態の抵抗は、100℃以上150℃以下の温度範囲の中の少なくとも一部分において、前記半導体スイッチ素子の温度が上昇すると上昇する特性を有する。前記複数の半導体スイッチ素子のうちの第1半導体スイッチ素子のオン状態の抵抗である第1オン抵抗と、前記複数の半導体スイッチ素子のうちの第2半導体スイッチ素子のオン状態の抵抗である第2オン抵抗との差は、100℃以上150℃以下の各温度において、前記第1オン抵抗の20%以内である。
本発明にかかる並列駆動回路は、並列に接続された複数の半導体スイッチ素子の各々の温度を検出することなく、複数の半導体スイッチ素子の各々の寿命を長くすることができるという効果を奏する。
実施の形態1及び2にかかる並列駆動回路を示す図 実施の形態1の並列駆動回路において、第1半導体スイッチ素子のオン状態における温度と第1オン抵抗との関係と、第2半導体スイッチ素子のオン状態における温度と第2オン抵抗との関係とを示す図 実施の形態2の並列駆動回路において、第1半導体スイッチ素子の温度と第1閾値電圧との関係と、第2半導体スイッチ素子の温度と第2閾値電圧との関係とを示す図 実施の形態2において、半導体スイッチ素子を動作させるための制御信号の一例と、半導体スイッチ素子のオン状態及びオフ状態の一例とを示す図 実施の形態3にかかる並列駆動回路を示す図 実施の形態3において、半導体スイッチ素子を動作させるための制御信号の一例と、半導体スイッチ素子のオン状態及びオフ状態の一例とを示す図
以下に、本発明の実施の形態にかかる並列駆動回路を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。また、この実施の形態では複数の半導体スイッチ素子として、2素子の例を示すが、複数の半導体スイッチ素子が3素子以上である場合においても複数の半導体スイッチ素子が2素子である場合に得られる効果と同様の効果が得られる。
実施の形態1.
図1は、実施の形態1にかかる並列駆動回路50を示す図である。並列駆動回路50は、第1ゲート端子1a、第1ドレイン端子1b及び第1ソース端子1cを有する第1半導体スイッチ素子1と、第2ゲート端子2a、第2ドレイン端子2b及び第2ソース端子2cを有する第2半導体スイッチ素子2とを有する。実施の形態1では、第1半導体スイッチ素子1及び第2半導体スイッチ素子2はいずれも、金属酸化物半導体電界効果トランジスタによって構成されている。以下では、金属酸化物半導体電界効果トランジスタを、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)と記載する。
第1半導体スイッチ素子1の第1ドレイン端子1bは第2半導体スイッチ素子2の第2ドレイン端子2bと並列に接続されており、第1半導体スイッチ素子1の第1ソース端子1cは第2半導体スイッチ素子2の第2ソース端子2cと並列に接続されている。すなわち、第1半導体スイッチ素子1と第2半導体スイッチ素子2とは並列に接続されている。
第1半導体スイッチ素子1のオン状態の抵抗である第1オン抵抗は、第1半導体スイッチ素子1の温度が上昇すると上昇し、第2半導体スイッチ素子2のオン状態の抵抗である第2オン抵抗は、第2半導体スイッチ素子2の温度が上昇すると上昇する。第1オン抵抗及び第2オン抵抗については、後に図2を用いて説明する。
並列駆動回路50は、第1半導体スイッチ素子1の動作及び第2半導体スイッチ素子2の動作を制御する駆動回路5と、第1抵抗3と、第2抵抗4とを更に有する。第1抵抗3の一方の端部は第1半導体スイッチ素子1の第1ゲート端子1aに接続されており、第1抵抗3の他方の端部は駆動回路5に接続されている。第2抵抗4の一方の端部は第2半導体スイッチ素子2の第2ゲート端子2aに接続されており、第2抵抗4の他方の端部は駆動回路5に接続されている。第1抵抗3の他方の端部は、第2抵抗4の他方の端部にも接続されている。
つまり、駆動回路5は、第1抵抗3を介して第1半導体スイッチ素子1の第1ゲート端子1aと接続されており、かつ第2抵抗4を介して第2半導体スイッチ素子2の第2ゲート端子2aと接続されている。駆動回路5は、並列駆動回路50の外部から制御信号6を受信し、制御信号6にしたがって、第1半導体スイッチ素子1及び第2半導体スイッチ素子2をオンさせると共に、第1半導体スイッチ素子1及び第2半導体スイッチ素子2をオフさせる。
第1半導体スイッチ素子1、第2半導体スイッチ素子2、駆動回路5、第1抵抗3及び第2抵抗4は、ひとつのモジュール10として集積されている。
次に、第1オン抵抗及び第2オン抵抗について説明する。第1半導体スイッチ素子1及び第2半導体スイッチ素子2は同じ製造方法によって製造されるが、第1半導体スイッチ素子1の電気的特性と第2半導体スイッチ素子2の電気的特性とは異なる。つまり、第1半導体スイッチ素子1のオン状態の抵抗である第1オン抵抗は、第2半導体スイッチ素子2のオン状態の抵抗である第2オン抵抗と異なる。
図2は、実施の形態1の並列駆動回路50において、第1半導体スイッチ素子1のオン状態における温度と第1オン抵抗との関係と、第2半導体スイッチ素子2のオン状態における温度と第2オン抵抗との関係とを示す図である。図2では、第1半導体スイッチ素子1についての温度と第1オン抵抗との関係は第1曲線C1によって示されており、第2半導体スイッチ素子2についての温度と第2オン抵抗との関係は第2曲線C2によって示されている。
図2の第1曲線C1及び第2曲線C2が示す通り、第1半導体スイッチ素子1のオン状態における温度と第1オン抵抗との関係は、第2半導体スイッチ素子2のオン状態における温度と第2オン抵抗との関係と異なる。
さらに、第1オン抵抗は第1半導体スイッチ素子1の温度によって異なり、第1半導体スイッチ素子1の温度が上昇すると、第1オン抵抗は上昇する。さらにまた、第2半導体スイッチ素子2の温度が100℃以上である場合、第2半導体スイッチ素子2の温度が上昇すると、第2オン抵抗は上昇する。以下では、第1半導体スイッチ素子1の放熱条件と第2半導体スイッチ素子2の放熱条件とは等しいと仮定する。
図2において、100℃では、第1半導体スイッチ素子1の第1オン抵抗は第1値R1aであって、第2半導体スイッチ素子2の第2オン抵抗は第2値R2aであり、第1値R1aは第2値R2aより大きい。110℃における第2半導体スイッチ素子2の第2オン抵抗は第3値R2bであって第2値R2aより大きいことから明らかな通り、第2半導体スイッチ素子2の温度が100℃以上である場合、第2半導体スイッチ素子2の温度が上昇すると、第2オン抵抗は上昇する。
図1に示す通り、第1半導体スイッチ素子1の第1ドレイン端子1bは第2半導体スイッチ素子2の第2ドレイン端子2bと並列に接続されており、第1半導体スイッチ素子1の第1ソース端子1cは第2半導体スイッチ素子2の第2ソース端子2cと並列に接続されている。そのため、第1半導体スイッチ素子1の第1ドレイン端子1bにおける電圧は第2半導体スイッチ素子2の第2ドレイン端子2bにおける電圧と等しく、第1半導体スイッチ素子1の第1ソース端子1cにおける電圧は第2半導体スイッチ素子2の第2ソース端子2cにおける電圧と等しい。
第1半導体スイッチ素子1及び第2半導体スイッチ素子2の各々について、ドレイン端子とソース端子との間の電圧をVonと仮定すると、100℃では、第1半導体スイッチ素子1の電力損失P1と第2半導体スイッチ素子2の電力損失P2とは以下の通りに表現される。
P1=(Von)/R1a
P2=(Von)/R2a
ところで、第1半導体スイッチ素子1の第1オン抵抗及び第2半導体スイッチ素子2の第2オン抵抗のいずれもが温度に依存せずに一定である場合、上記の二つの式から理解できる通り、第1半導体スイッチ素子1及び第2半導体スイッチ素子2の温度が上昇しても、第1半導体スイッチ素子1の電力損失P1及び第2半導体スイッチ素子2の電力損失P2は変化しない。
つまり、第1半導体スイッチ素子1の第1オン抵抗及び第2半導体スイッチ素子2の第2オン抵抗のいずれもが温度に依存せずに一定である場合、第1半導体スイッチ素子1及び第2半導体スイッチ素子2の温度が上昇しても、電力損失P1と電力損失P2との差は変わらない。第1半導体スイッチ素子1の温度と第2半導体スイッチ素子2の温度との差は、第1半導体スイッチ素子1及び第2半導体スイッチ素子2の各々の電力損失の差と各々の放熱条件とにより決まる値に収束する。すなわち、第1オン抵抗及び第2オン抵抗のいずれもが温度に依存せずに一定である場合、第1半導体スイッチ素子1の温度と第2半導体スイッチ素子2の温度との差は抑制されない。
実施の形態1では、図2に示す通り、第1半導体スイッチ素子1の温度が100℃以上である場合、第1半導体スイッチ素子1の温度が上昇すると、第1オン抵抗は上昇する。つまり、第1半導体スイッチ素子1の温度が100℃以上である場合、第1半導体スイッチ素子1の温度が上昇すると、電力損失P1は小さくなる。第2半導体スイッチ素子2の温度が100℃以上である場合、第2半導体スイッチ素子2の温度が上昇すると、第2オン抵抗は上昇する。つまり、第2半導体スイッチ素子2の温度が100℃以上である場合、第2半導体スイッチ素子2の温度が上昇すると、電力損失P2は小さくなる。
図2において、100℃では、第1半導体スイッチ素子1の第1オン抵抗は第1値R1aであって、第2半導体スイッチ素子2の第2オン抵抗は第2値R2aであり、第1値R1aは第2値R2aより大きい。第1半導体スイッチ素子1のオン状態における温度と第1オン抵抗との関係と、第2半導体スイッチ素子2のオン状態における温度と第2オン抵抗との関係とのいずれもが図2に示されている関係である場合、温度が100℃以上で上昇すると、第1半導体スイッチ素子1の電力損失P1と第2半導体スイッチ素子2の電力損失P2との差は小さくなる。ひいては、第1半導体スイッチ素子1の温度と第2半導体スイッチ素子2の温度との差は小さくなる。
つまり、第1半導体スイッチ素子1の第1オン抵抗が、第1半導体スイッチ素子1の温度が上昇すると上昇し、第2半導体スイッチ素子2の第2オン抵抗が、第2半導体スイッチ素子2の温度が上昇すると上昇するので、温度が上昇すると、第1半導体スイッチ素子1の電力損失P1と第2半導体スイッチ素子2の電力損失P2との差は小さくなる。ひいては、第1半導体スイッチ素子1の温度と第2半導体スイッチ素子2の温度との差は小さくなる。
ここで、いずれの温度においても、第1オン抵抗は第2オン抵抗より大きく、かつ、各温度において、第1オン抵抗の温度に対する増加率は第2オン抵抗の温度に対する増加率と同じもしくは小さい。又は、第1半導体スイッチ素子1の第1オン抵抗と第2半導体スイッチ素子2の第2オン抵抗との差は、各温度において、第1オン抵抗の20%以内である。第1オン抵抗と第2オン抵抗との差が各温度において第1オン抵抗の20%以内である場合、電力損失はその逆数となるので、第1半導体スイッチ素子1の電力損失P1と第2半導体スイッチ素子2の電力損失P2との差は電力損失P1の25%以内となる。
第1半導体スイッチ素子1及び第2半導体スイッチ素子2が取り付けられている放熱板の温度が90℃であり、第1半導体スイッチ素子1の温度が140℃であると仮定する。第2半導体スイッチ素子2の第2オン抵抗が第1半導体スイッチ素子1の第1オン抵抗の80%より小さい場合、第2半導体スイッチ素子2の温度は150℃より高くなって、一般的に半導体を使用することができる上限温度150℃を超える可能性がある。以上のことから、第1オン抵抗と第2オン抵抗との差を各温度において第1オン抵抗の20%以内にすることで、第1半導体スイッチ素子1の温度と第2半導体スイッチ素子2の温度との差が著しく大きくなることを防止することができる。
上述の通り、第1半導体スイッチ素子1の温度が100℃以上である場合、第1半導体スイッチ素子1の温度が上昇すると、第1オン抵抗は上昇し、第2半導体スイッチ素子2の温度が100℃以上である場合、第2半導体スイッチ素子2の温度が上昇すると、第2オン抵抗は上昇する。そのため、第1半導体スイッチ素子1のオン状態における温度と第1オン抵抗との関係と、第2半導体スイッチ素子2のオン状態における温度と第2オン抵抗との関係とのいずれもが図2に示されている関係である場合、温度が100℃以上で上昇すると、第1半導体スイッチ素子1の電力損失P1と第2半導体スイッチ素子2の電力損失P2との差は小さくなる。ひいては、第1半導体スイッチ素子1の温度と第2半導体スイッチ素子2の温度との差は小さくなる。
すなわち、第1半導体スイッチ素子1の温度と第2半導体スイッチ素子2の温度との一方が他方に比べて高くなりすぎることが抑制され、第1半導体スイッチ素子1での発熱量と第2半導体スイッチ素子2での発熱量との一方が他方に比べて多くなりすぎることが抑制される。そのため、第1半導体スイッチ素子1及び第2半導体スイッチ素子2の各々の寿命を長くすることができる。したがって、実施の形態1の並列駆動回路50は、並列に接続された第1半導体スイッチ素子1及び第2半導体スイッチ素子2の各々の温度を検出することなく、第1半導体スイッチ素子1及び第2半導体スイッチ素子2の各々の寿命を長くすることができる。
加えて、第1半導体スイッチ素子1と第2半導体スイッチ素子2との一方の温度が他方の温度に比べて高くなりすぎることが抑制されるので、第1半導体スイッチ素子1及び第2半導体スイッチ素子2の各々に流れる電流を大きくすることができる。つまり、第1半導体スイッチ素子1及び第2半導体スイッチ素子2の各々の性能をより大きく発揮させることができる。
並列駆動回路50の製造者は、第1半導体スイッチ素子1の第1オン抵抗が、第1半導体スイッチ素子1の温度が上昇すると上昇し、第2半導体スイッチ素子2の第2オン抵抗が、第2半導体スイッチ素子2の温度が上昇すると上昇するという第1半導体スイッチ素子1及び第2半導体スイッチ素子2を用いればよい。その場合、第1半導体スイッチ素子1及び第2半導体スイッチ素子2の各々の温度を検出することなく、第1半導体スイッチ素子1及び第2半導体スイッチ素子2の各々の寿命を長くすることができる。
なお、図2では、第1半導体スイッチ素子1の温度が100℃以上である場合、第1半導体スイッチ素子1の温度が上昇すると、第1オン抵抗は上昇し、第2半導体スイッチ素子2の温度が100℃以上である場合、第2半導体スイッチ素子2の温度が上昇すると、第2オン抵抗は上昇する。しかしながら、上記の100℃という温度は一例であって、温度は100℃以上に限定されない。
ただ一般的には、インバータ又はコンバータにおいて使用される場合の第1半導体スイッチ素子1及び第2半導体スイッチ素子2の温度の上限は半導体ごとに150℃から200℃の間で設定されており、第1半導体スイッチ素子1及び第2半導体スイッチ素子2の各々は以下の特性を有していればよい。すなわち、第1半導体スイッチ素子1の温度が100℃以上半導体使用温度上限以下である場合、第1半導体スイッチ素子1の温度が上昇すると、第1オン抵抗は上昇し、第2半導体スイッチ素子2の温度が100℃以上半導体使用温度上限以下である場合、第2半導体スイッチ素子2の温度が上昇すると、第2オン抵抗は上昇する。
更に言うと、第1オン抵抗は、第1半導体スイッチ素子1の温度が100℃以上200℃以下の温度範囲の中の少なくとも一部分において、第1半導体スイッチ素子1の温度が上昇すると上昇する特性を有する。第2オン抵抗は、第2半導体スイッチ素子2の温度が100℃以上200℃以下の温度範囲の中の少なくとも一部分において、第2半導体スイッチ素子2の温度が上昇すると上昇する特性を有する。
一般的に、並列駆動回路50の製造者は、100℃以上半導体使用温度上限以下における特性に着目して第1半導体スイッチ素子1及び第2半導体スイッチ素子2を用いればよいので、第1半導体スイッチ素子1及び第2半導体スイッチ素子2を選定する際の自由度は広がる。半導体使用温度上限は、例えば200℃である。
実施の形態1では、第1半導体スイッチ素子1及び第2半導体スイッチ素子2はひとつのモジュール10として集積されている。そのため、モジュール10を小さくすることにより並列駆動回路50を小さくすることができる。実施の形態1では、第1半導体スイッチ素子1及び第2半導体スイッチ素子2と共に駆動回路5もひとつのモジュール10として集積されている。そのため、駆動回路5がモジュール10の外部に設けられている場合に比べて、並列駆動回路50を小さくすることができる。
実施の形態2.
次に、実施の形態2の並列駆動回路50を説明する。実施の形態2の並列駆動回路50の構成は、実施の形態1の並列駆動回路50の構成と同じである。そのため、実施の形態2の並列駆動回路50を、図1を用いて説明する。なお、第1半導体スイッチ素子1及び第2半導体スイッチ素子2の特性は、実施の形態1と実施の形態2とで異なる。実施の形態2では、実施の形態1と相違する点について説明する。
第1半導体スイッチ素子1及び第2半導体スイッチ素子2は同じ製造方法によって製造されるが、第1半導体スイッチ素子1の電気的特性と第2半導体スイッチ素子2の電気的特性とは異なる。つまり、第1半導体スイッチ素子1の第1ゲート端子1aに印加される電圧であって第1半導体スイッチ素子1をオフの状態からオンの状態に変化させるための第1閾値電圧は、第2半導体スイッチ素子2の第2ゲート端子2aに印加される電圧であって第2半導体スイッチ素子2をオフの状態からオンの状態に変化させるための第2閾値電圧と異なる。
実施の形態2では、第1半導体スイッチ素子1の第1閾値電圧は第1半導体スイッチ素子1の温度が上昇すると上昇し、第2半導体スイッチ素子2の第2閾値電圧は第2半導体スイッチ素子2の温度が上昇すると上昇する。図3は、実施の形態2の並列駆動回路50において、第1半導体スイッチ素子1の温度と第1閾値電圧との関係と、第2半導体スイッチ素子2の温度と第2閾値電圧との関係とを示す図である。図3では、第1半導体スイッチ素子1についての温度と第1閾値電圧との関係は第3曲線D1によって示されており、第2半導体スイッチ素子2についての温度と第2閾値電圧との関係は第4曲線D2によって示されている。
図3の第3曲線D1及び第4曲線D2が示す通り、第1半導体スイッチ素子1の温度と第1閾値電圧との関係は、第2半導体スイッチ素子2の温度と第2閾値電圧との関係と異なる。第1閾値電圧は第1半導体スイッチ素子1の温度によって異なり、第1半導体スイッチ素子1の温度が100℃以上である場合、第1半導体スイッチ素子1の温度が上昇すると、第1閾値電圧は上昇する。さらにまた、第2閾値電圧は第2半導体スイッチ素子2の温度によって異なり、第2半導体スイッチ素子2の温度が100℃以上である場合、第2半導体スイッチ素子2の温度が上昇すると、第2閾値電圧は上昇する。以下では、第1半導体スイッチ素子1の放熱条件と第2半導体スイッチ素子2の放熱条件とは等しいと仮定する。
一般的に、第1半導体スイッチ素子1及び第2半導体スイッチ素子2がオフ状態からオン状態に変化する場合又はオン状態からオフ状態に変化する場合、第1半導体スイッチ素子1の抵抗と第2半導体スイッチ素子2の抵抗とには差が生じる。第1半導体スイッチ素子1及び第2半導体スイッチ素子2がオフ状態からオン状態に変化する場合又はオン状態からオフ状態に変化する場合、第1半導体スイッチ素子1の変化のタイミングと第2半導体スイッチ素子2の変化のタイミングとには差が生じる。
上述の抵抗に関する差と変化のタイミングに関する差との一方又は双方により、第1半導体スイッチ素子1の電力損失と第2半導体スイッチ素子2の電力損失とに差が生じる。電力損失の差により、第1半導体スイッチ素子1の温度と第2半導体スイッチ素子2の温度とに差が発生する。
図1に示す通り、第1半導体スイッチ素子1の第1ドレイン端子1bは第2半導体スイッチ素子2の第2ドレイン端子2bと並列に接続されており、第1半導体スイッチ素子1の第1ソース端子1cは第2半導体スイッチ素子2の第2ソース端子2cと並列に接続されている。そのため、第1半導体スイッチ素子1及び第2半導体スイッチ素子2のいずれか一方がオンすると、第1半導体スイッチ素子1の第1ドレイン端子1bと第1半導体スイッチ素子1の第1ソース端子1cとは電気的に接続され、第2半導体スイッチ素子2の第2ドレイン端子2bと第2半導体スイッチ素子2の第2ソース端子2cとは電気的に接続される。
図4は、実施の形態2において、半導体スイッチ素子を動作させるための制御信号の一例と、半導体スイッチ素子のオン状態及びオフ状態の一例とを示す図である。図4(A)は半導体スイッチ素子を動作させるための制御信号の一例を示しており、図4(B)及び図4(C)は半導体スイッチ素子のオン状態及びオフ状態の一例を示している。
図4(A)から図4(C)に示す通り、半導体スイッチ素子をオフ状態からオン状態に変化させるための閾値電圧が相対的に高い閾値電圧SVHである場合、半導体スイッチ素子は、閾値電圧が相対的に低い閾値電圧SVLである場合に比べて、時刻ts1と時刻ts2との差の時間だけ遅くオフ状態からオン状態に変化する。加えて、半導体スイッチ素子は、時刻tt1と時刻tt2との差の時間だけ早くオン状態からオフ状態に変化する。
つまり、図3の特性を有する第1半導体スイッチ素子1と第2半導体スイッチ素子2とを図4(A)の制御信号で動作させる場合、第1半導体スイッチ素子1と第2半導体スイッチ素子2とでは、オフ状態からオン状態に変化するタイミングも、オン状態からオフ状態に変化するタイミングも異なる。
上述の通り、第1半導体スイッチ素子1の第1ドレイン端子1bは第2半導体スイッチ素子2の第2ドレイン端子2bと並列に接続されており、第1半導体スイッチ素子1の第1ソース端子1cは第2半導体スイッチ素子2の第2ソース端子2cと並列に接続されている。そのため、第1ドレイン端子1bと第1ソース端子1cとの電気的接続も、第2ドレイン端子2bと第2ソース端子2cとの電気的接続も、閾値電圧が第1半導体スイッチ素子1の閾値電圧より低い第2半導体スイッチ素子2の動作に依存する。つまり、スイッチ動作において、閾値電圧が相対的に低い第2半導体スイッチ素子2の電力損失は、閾値電圧が相対的に高い第1半導体スイッチ素子1の電力損失より大きい。
図3において、100℃では、第1半導体スイッチ素子1の第1閾値電圧は第4値V1aであって、第2半導体スイッチ素子2の第2閾値電圧は第5値V2aであり、第4値V1aは第5値V2aより大きい。図3に示す通り、第1半導体スイッチ素子1の温度が100℃以上である場合、第1半導体スイッチ素子1の温度が上昇すると、第1閾値電圧は上昇する。110℃における第2半導体スイッチ素子2の第2閾値電圧が第6値V2bであって第5値V2aより大きいことから明らかな通り、第2半導体スイッチ素子2の温度が100℃以上である場合、第2半導体スイッチ素子2の温度が上昇すると、第2閾値電圧は上昇する。
第2半導体スイッチ素子2の温度が上昇すると第2閾値電圧が上昇するので、図4に示す通り、第2半導体スイッチ素子2の温度が上昇すると、第2半導体スイッチ素子2がオフ状態からオン状態に変化するタイミングは遅くなる。加えて、第2半導体スイッチ素子2がオン状態からオフ状態に変化するタイミングは早くなる。そのため、温度が100℃以上で上昇すると、第2半導体スイッチ素子2の電力損失は小さくなり、第1半導体スイッチ素子1の電力損失と第2半導体スイッチ素子2の電力損失との差が小さくなる。その結果、第1半導体スイッチ素子1及び第2半導体スイッチ素子2の温度との差は小さくなる。
つまり、第1半導体スイッチ素子1の第1閾値電圧が第1半導体スイッチ素子1の温度が上昇すると上昇し、第2半導体スイッチ素子2の第2閾値電圧が第2半導体スイッチ素子2の温度が上昇すると上昇するので、温度が上昇すると、第1半導体スイッチ素子1の電力損失と第2半導体スイッチ素子2の電力損失との差は小さくなる。ひいては、第1半導体スイッチ素子1の温度と第2半導体スイッチ素子2の温度との差は小さくなる。
すなわち、第1半導体スイッチ素子1の温度と第2半導体スイッチ素子2の温度との一方が他方に比べて高くなりすぎることが抑制され、第1半導体スイッチ素子1での発熱量と第2半導体スイッチ素子2での発熱量との一方が他方に比べて多くなりすぎることが抑制される。そのため、第1半導体スイッチ素子1及び第2半導体スイッチ素子2の各々の寿命を長くすることができる。したがって、実施の形態2の並列駆動回路50は、並列に接続された第1半導体スイッチ素子1及び第2半導体スイッチ素子2の各々の温度を検出することなく、第1半導体スイッチ素子1及び第2半導体スイッチ素子2の各々の寿命を長くすることができる。
加えて、第1半導体スイッチ素子1と第2半導体スイッチ素子2との一方の温度が他方の温度に比べて高くなりすぎることが抑制されるので、第1半導体スイッチ素子1及び第2半導体スイッチ素子2の各々に流れる電流を大きくすることができる。つまり、第1半導体スイッチ素子1及び第2半導体スイッチ素子2の各々の性能をより大きく発揮させることができる。
並列駆動回路50の製造者は、第1半導体スイッチ素子1の第1閾値電圧が、第1半導体スイッチ素子1の温度が上昇すると上昇し、第2半導体スイッチ素子2の第2閾値電圧が、第2半導体スイッチ素子2の温度が上昇すると上昇するという第1半導体スイッチ素子1及び第2半導体スイッチ素子2を用いればよい。その場合、第1半導体スイッチ素子1及び第2半導体スイッチ素子2の各々の温度を検出することなく、第1半導体スイッチ素子1及び第2半導体スイッチ素子2の各々の寿命を長くすることができる。
なお、図3では、第1半導体スイッチ素子1の温度が100℃以上である場合、第1半導体スイッチ素子1の温度が上昇すると、第1閾値電圧は上昇し、第2半導体スイッチ素子2の温度が100℃以上である場合、第2半導体スイッチ素子2の温度が上昇すると、第2閾値電圧は上昇する。しかしながら、上記の100℃という温度は一例であって、温度は100℃以上に限定されない。
ただ一般的には、インバータ又はコンバータにおいて使用されるときの第1半導体スイッチ素子1及び第2半導体スイッチ素子2の温度の上限は150℃から200℃の間で設定されており、第1半導体スイッチ素子1及び第2半導体スイッチ素子2の各々は以下の特性を有していればよい。すなわち、第1半導体スイッチ素子1の温度が100℃以上半導体使用温度上限以下である場合、第1半導体スイッチ素子1の温度が上昇すると、第1閾値電圧は上昇し、第2半導体スイッチ素子2の温度が100℃以上半導体使用温度上限以下である場合、第2半導体スイッチ素子2の温度が上昇すると、第2閾値電圧は上昇する。
更に言うと、第1閾値電圧は、第1半導体スイッチ素子1の温度が100℃以上200℃以下の温度範囲の中の少なくとも一部分において、第1半導体スイッチ素子1の温度が上昇すると上昇する特性を有する。第2閾値電圧は、第2半導体スイッチ素子2の温度が100℃以上200℃以下の温度範囲の中の少なくとも一部分において、第2半導体スイッチ素子2の温度が上昇すると上昇する特性を有する。
一般的に、並列駆動回路50の製造者は、100℃以上半導体使用温度上限以下における特性に着目して第1半導体スイッチ素子1及び第2半導体スイッチ素子2を用いればよいので、第1半導体スイッチ素子1及び第2半導体スイッチ素子2を選定する際の自由度は広がる。半導体使用温度上限は、例えば200℃である。
実施の形態1の第1半導体スイッチ素子1は実施の形態2の第1半導体スイッチ素子1の特性を併せ持ち、かつ実施の形態1の第2半導体スイッチ素子2は実施の形態2の第2半導体スイッチ素子2の特性を併せ持つことが好ましい。その場合、実施の形態1において説明した効果と実施の形態2において説明した効果とにより、第1半導体スイッチ素子1及び第2半導体スイッチ素子2の各々の寿命をより長くすることができる。
実施の形態3.
次に、実施の形態3の並列駆動回路51を説明する。図5は、実施の形態3にかかる並列駆動回路51を示す図である。実施の形態3の並列駆動回路51の構成は、実施の形態1又は2の並列駆動回路50の構成と類似しているが、実施の形態3の並列駆動回路51は、実施の形態1又は2の並列駆動回路50が有する駆動回路5を有しておらず、第1駆動回路5a及び第2駆動回路5bを有する。実施の形態3では、実施の形態1又は2と相違する点について説明する。
第1駆動回路5aは、第1半導体スイッチ素子1に対応している。第1駆動回路5aは、第1抵抗3の他方の端部と接続されている。つまり、第1駆動回路5aは、第1抵抗3を介して第1半導体スイッチ素子1の第1ゲート端子1aと接続されている。第1駆動回路5aは、並列駆動回路51の外部から制御信号6を受信し、制御信号6にしたがって、第1半導体スイッチ素子1の動作を制御する。第2駆動回路5bは、第2半導体スイッチ素子2に対応している。第2駆動回路5bは、第2抵抗4の他方の端部と接続されている。つまり、第2駆動回路5bは、第2抵抗4を介して第2半導体スイッチ素子2の第2ゲート端子2aと接続されている。第2駆動回路5bは、並列駆動回路51の外部から制御信号6を受信し、制御信号6にしたがって、第2半導体スイッチ素子2の動作を制御する。
第1半導体スイッチ素子1、第2半導体スイッチ素子2、第1駆動回路5a、第2駆動回路5b、第1抵抗3及び第2抵抗4は、ひとつのモジュール10として集積されている。実施の形態3の第1半導体スイッチ素子1は、実施の形態1又は2の第1半導体スイッチ素子1である。実施の形態3の第2半導体スイッチ素子2は、実施の形態1又は2の第2半導体スイッチ素子2である。
図6は、実施の形態3において、半導体スイッチ素子を動作させるための制御信号の一例と、半導体スイッチ素子のオン状態及びオフ状態の一例とを示す図である。図6(A)は半導体スイッチ素子を動作させるための制御信号の一例を示しており、図6(B)及び図6(C)は半導体スイッチ素子のオン状態及びオフ状態の一例を示している。
図6(A)から図6(C)に示す通り、半導体スイッチ素子をオフ状態からオン状態に変化させるための閾値電圧が5Vである場合、半導体スイッチ素子は、閾値電圧が4Vである場合に比べてオフ状態からオン状態に遅く変化し、オン状態からオフ状態に早く変化する。つまり、閾値電圧が1V異なるだけで、半導体スイッチ素子がスイッチするタイミングは異なる。
オン又はオフの信号が半導体スイッチ素子のゲート端子に入力されてからドレイン端子及びソース端子が動作するまでの時間は、半導体スイッチ素子毎に異なる。つまり、複数の半導体スイッチ素子の各々では、オン又はオフの信号が制御端子に入力されてから出力端子が動作するまでの時間は異なる。当該時間の相違が0.1μsであって、かつ閾値電圧の変動幅が1Vである場合を想定する。変動幅の1Vを当該時間の相違である0.1μsで除算した10V/μsが図6(A)の制御信号の傾きである場合、閾値電圧が1V変化すると、半導体スイッチ素子がオンの状態からオフの状態又はオフの状態からオンの状態に切り替わるタイミングは0.1μs変わる。
すなわち、第1半導体スイッチ素子1及び第2半導体スイッチ素子2を駆動するための信号の傾きは、第1半導体スイッチ素子1をオンの状態からオフの状態に変化させる又はオフの状態からオンの状態に変化させる第1閾値電圧と第2半導体スイッチ素子2をオンの状態からオフの状態に変化させる又はオフの状態からオンの状態に変化させる第2閾値電圧との差の絶対値を、第1半導体スイッチ素子1がオンの状態からオフの状態に変化するまでの時間もしくはオフの状態からオンの状態に変化するまでの時間と第2半導体スイッチ素子2がオンの状態からオフの状態に変化するまでの時間もしくはオフの状態からオンの状態に変化するまでの時間との差の絶対値で除算した値以下であることが好ましい。その場合、第1半導体スイッチ素子1及び第2半導体スイッチ素子2の各々はスイッチ動作を余裕をもって行うことができる。
なお、上述した実施の形態1から3では、第1半導体スイッチ素子1及び第2半導体スイッチ素子2はいずれも、MOSFETによって構成されている。第1半導体スイッチ素子1及び第2半導体スイッチ素子2が絶縁ゲートバイポーラトランジスタによって構成されている場合よりも、第1半導体スイッチ素子1及び第2半導体スイッチ素子2がMOSFETによって構成されている場合の方が、第1半導体スイッチ素子1及び第2半導体スイッチ素子2の各々に流れる電流を比較的バランスさせることができる。
第1半導体スイッチ素子1及び第2半導体スイッチ素子2はいずれも、ワイドバンドギャップ半導体によって構成されていてもよい。その場合、第1半導体スイッチ素子1及び第2半導体スイッチ素子2がオン状態であるときの抵抗値が比較的に小さく、かつオン状態とオフ状態との切り替えが比較的に早いことから、第1半導体スイッチ素子1及び第2半導体スイッチ素子2がワイドバンドギャップ半導体ではない半導体によって構成されている場合よりも、第1半導体スイッチ素子1及び第2半導体スイッチ素子2の各々の電力損失を比較的バランスさせやすくなる。
ワイドバンドギャップ半導体の一例は、SiC半導体である。ワイドバンドギャップ半導体によって構成された第1半導体スイッチ素子1及び第2半導体スイッチ素子2は、耐電圧性が高く、許容電流密度も高いため、第1半導体スイッチ素子1及び第2半導体スイッチ素子2の小型化が可能である。小型化された第1半導体スイッチ素子1及び第2半導体スイッチ素子2を用いることにより、第1半導体スイッチ素子1及び第2半導体スイッチ素子2を組み込んだ半導体モジュールの小型化が可能となる。
また、ワイドバンドギャップ半導体によって構成された第1半導体スイッチ素子1及び第2半導体スイッチ素子2の耐熱性は高いため、ヒートシンクの放熱フィンの小型化や、水冷部の空冷化が可能であるので、半導体モジュールの一層の小型化が可能になる。
以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略又は変更することも可能である。
1 第1半導体スイッチ素子、1a 第1ゲート端子、1b 第1ドレイン端子、1c 第1ソース端子、2 第2半導体スイッチ素子、2a 第2ゲート端子、2b 第2ドレイン端子、2c 第2ソース端子、3 第1抵抗、4 第2抵抗、5 駆動回路、5a 第1駆動回路、5b 第2駆動回路、6 制御信号、10 モジュール、50,51 並列駆動回路。

Claims (5)

  1. 複数の半導体スイッチ素子を備え、
    前記複数の半導体スイッチ素子の各々は、ゲート端子、ドレイン端子及びソース端子を有し、
    前記複数の半導体スイッチ素子における複数の前記ドレイン端子は、並列に接続されており、
    前記複数の半導体スイッチ素子における複数の前記ソース端子は、並列に接続されており、
    複数の駆動回路を更に備え、
    前記複数の駆動回路の各々は、前記複数の半導体スイッチ素子のうちのいずれかひとつに対応していて、対応する前記半導体スイッチ素子の前記ゲート端子と接続されており、前記対応する前記半導体スイッチ素子の動作を制御し、
    前記複数の半導体スイッチ素子の各々の動作は、前記複数の駆動回路のいずれかによって制御され、
    前記複数の駆動回路の入力は同一の信号で駆動するように構成され、
    前記複数の半導体スイッチ素子及び前記複数の駆動回路は、ひとつのモジュールに集積されており、
    前記複数の半導体スイッチ素子の各々において、前記半導体スイッチ素子のオン状態の抵抗は、100℃以上150℃以下の温度範囲の中の少なくとも一部分において、前記半導体スイッチ素子の温度が上昇すると上昇する特性を有し、
    前記複数の半導体スイッチ素子のうちの第1半導体スイッチ素子のオン状態の抵抗である第1オン抵抗と、前記複数の半導体スイッチ素子のうちの第2半導体スイッチ素子のオン状態の抵抗である第2オン抵抗との差は、100℃以上150℃以下の各温度において、前記第1オン抵抗の20%以内である
    ことを特徴とする並列駆動回路。
  2. 前記複数の半導体スイッチ素子の各々において、前記半導体スイッチ素子の前記ゲート端子に印加される電圧であって前記半導体スイッチ素子をオフの状態からオンの状態に変化させるための閾値電圧は、100℃以上150℃以下の温度範囲の中の少なくとも一部分において、前記半導体スイッチ素子の温度が上昇すると上昇する
    ことを特徴とする請求項1に記載の並列駆動回路。
  3. 前記複数の半導体スイッチ素子の各々は、金属酸化物半導体電界効果トランジスタによって構成されている
    ことを特徴とする請求項1又は2に記載の並列駆動回路。
  4. 前記複数の半導体スイッチ素子の各々は、ワイドバンドギャップ半導体によって構成されている
    ことを特徴とする請求項1からのいずれか1項に記載の並列駆動回路。
  5. 前記ワイドバンドギャップ半導体は、SiC半導体である
    ことを特徴とする請求項に記載の並列駆動回路。
JP2018523167A 2016-06-20 2016-06-20 並列駆動回路 Active JP6856640B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/068237 WO2017221292A1 (ja) 2016-06-20 2016-06-20 並列駆動回路

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019159484A Division JP2020010369A (ja) 2019-09-02 2019-09-02 並列駆動回路

Publications (2)

Publication Number Publication Date
JPWO2017221292A1 JPWO2017221292A1 (ja) 2018-09-20
JP6856640B2 true JP6856640B2 (ja) 2021-04-07

Family

ID=60783253

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018523167A Active JP6856640B2 (ja) 2016-06-20 2016-06-20 並列駆動回路

Country Status (2)

Country Link
JP (1) JP6856640B2 (ja)
WO (1) WO2017221292A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114825296A (zh) * 2022-04-19 2022-07-29 珠海欧比特宇航科技股份有限公司 场效应管阵列及多模块异构芯片

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59127857A (ja) * 1983-01-12 1984-07-23 Hitachi Ltd 半導体装置
JPH04351113A (ja) * 1991-05-29 1992-12-04 Mitsubishi Electric Corp インバータ装置
JPH05167409A (ja) * 1991-12-10 1993-07-02 Asmo Co Ltd 電気負荷の駆動回路
JPH11235015A (ja) * 1998-02-13 1999-08-27 Toshiba Corp 電圧駆動型電力用半導体装置およびそのゲート制御方法
JP4069022B2 (ja) * 2003-06-12 2008-03-26 三菱電機株式会社 電力用半導体装置
JP2008017625A (ja) * 2006-07-06 2008-01-24 Renesas Technology Corp 半導体装置とスイッチング電源装置
JP2008085541A (ja) * 2006-09-27 2008-04-10 Denso Corp 電圧レベル検出回路およびそれを用いたパワーオンリセット回路
JP5006771B2 (ja) * 2007-11-29 2012-08-22 三菱電機株式会社 並列駆動装置
KR101367679B1 (ko) * 2012-09-06 2014-02-27 삼성전기주식회사 모터 구동 장치
JP6171553B2 (ja) * 2013-05-17 2017-08-02 富士電機株式会社 電力変換装置
JP5865422B2 (ja) * 2014-04-14 2016-02-17 ローム株式会社 電子回路

Also Published As

Publication number Publication date
WO2017221292A1 (ja) 2017-12-28
JPWO2017221292A1 (ja) 2018-09-20

Similar Documents

Publication Publication Date Title
US7102900B2 (en) Electronic circuit control element with tap element
JP5267616B2 (ja) 駆動制御装置
JP4816182B2 (ja) スイッチング素子の駆動回路
JP5343904B2 (ja) 半導体装置
JP5831528B2 (ja) 半導体装置
US10236679B2 (en) Circuit apparatus and electronic appliance
JP6472076B2 (ja) 負荷電流制御装置
JP5887220B2 (ja) 半導体モジュール
CN109768787B (zh) 半导体装置及其驱动方法
JP2020043204A (ja) 半導体装置
JP2008283498A (ja) 電流検出装置
JP2008218611A (ja) 半導体装置
JP6856640B2 (ja) 並列駆動回路
JP7047898B2 (ja) スイッチング装置及びスイッチング装置の制御方法
JP2008172513A (ja) フォトカプラ回路
JP5124292B2 (ja) 電力スイッチ回路
JP6400546B2 (ja) 半導体装置、駆動制御装置、および駆動制御方法
JP2020010369A (ja) 並列駆動回路
JP4858253B2 (ja) トランジスタの駆動回路
US11848325B2 (en) Load drive device
WO2021199738A1 (ja) 判定装置及びそれを備えるスイッチシステム
JP6299869B2 (ja) 絶縁ゲート型パワー半導体素子のゲート駆動回路
JP2011101310A (ja) 半導体装置
JP7301163B2 (ja) 負荷駆動装置
JP2024011982A (ja) 駆動回路、およびそれを備えた半導体装置、並びにそれを備えたスイッチング電源装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180604

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180604

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190709

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190902

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200107

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20200219

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20200609

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20200714

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20200908

C13 Notice of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: C13

Effective date: 20201006

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201116

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20210209

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20210316

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20210316

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210318

R150 Certificate of patent or registration of utility model

Ref document number: 6856640

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150