JP6794841B2 - 電力変換装置、及びその製造方法 - Google Patents

Description

本発明は、複数の半導体素子と、該半導体素子のスイッチング動作を制御する制御回路部とを備える電力変換装置、及びその製造方法に関する。

ＩＧＢＴ等の半導体素子と、該半導体素子のスイッチング動作を制御する制御回路部とを備えた電力変換装置が知られている（下記特許文献１参照）。半導体素子は、制御回路部から電圧を加えられる制御電極（例えばゲート）と、該制御電極に対する電位の基準になると共に被制御電流が流れる基準電極（例えばエミッタ）とを備える。

上記半導体素子は、半導体モジュールに内蔵されている。半導体モジュールは、それぞれ上記基準電極に接続した、制御基準端子と主基準端子とを備える。上記制御基準端子を介して、半導体素子の基準電極と上記制御回路部とを電気接続してある。制御回路部は、基準電極（エミッタ）の電位を基準にして、制御電極（ゲート）に電圧を加える。これにより、半導体素子をオンしている。半導体素子がオンすると、被制御電流が流れる。この被制御電流を、上記主基準端子から取り出すよう構成されている。

近年、より大きな被制御電流を取り出せる電力変換装置の開発が進められている。この開発の一環として、複数の半導体素子を並列接続し、これら複数の半導体素子を、上記制御回路部によって同時にスイッチング動作させることが検討されている。このようにすると、個々の半導体素子に流れる被制御電流は少なくても、電力変換装置全体としては大きな被制御電流を流すことが可能になる。

特開２０１５−１３９２９９号公報

しかしながら、複数の半導体素子を互いに並列に接続して同時にスイッチング動作させると、個々の半導体素子の制御電極に加わる電圧がばらつきやすくなる。すなわち、複数の半導体素子を並列接続する場合、複数の上記制御基準端子が、制御回路部を介して互いに電気接続される。また、複数の主基準端子が、バスバーを介して互いに電気接続される。そのため、後述するように、半導体素子をスイッチング動作させたときに、バスバーに寄生するインダクタンス等が原因となって、バスバーに誘導電圧Ｖ（図１７参照）が発生する。そして、この誘導電圧Ｖが原因となって、２個の半導体素子のうち一方の半導体素子の基準電極から、他方の半導体素子の基準電極へ、制御基準端子を介して誘導電流ｉが流れる。

制御基準端子にもインダクタンスＬ_KEが寄生しているため、誘導電流ｉが流れると、制御基準端子に新たに誘導起電力ΔＶ（＝Ｌ_KEｄｉ／ｄｔ）が発生する。そのため、一方の半導体素子の基準電極の電位（以下、基準電位とも記す）は、制御回路部に対してΔＶだけ高くなり、他方の半導体素子の基準電位は、制御回路部に対してΔＶだけ低くなる。したがって、基準電位が低い半導体素子の制御電極には、制御回路部から発生した制御電圧Ｖ_Gと、誘導起電力ΔＶとの和（Ｖ_G＋ΔＶ）が加わる。そのため、制御電極に高い電圧が加わり、この半導体素子が劣化しやすくなる可能性が考えられる。

また、基準電位が高い半導体素子の制御電極には、Ｖ_G−ΔＶしか電圧が加わらない。そのため、この半導体素子が十分にオンせず、電流が流れにくい。

本発明は、かかる課題に鑑みてなされたものであり、複数の半導体素子を同時にスイッチング動作でき、かつ個々の半導体素子の制御電極に加わる電圧のばらつきを低減できる電力変換装置と、該電力変換装置の製造方法を提供しようとするものである。

本発明の第一の態様は、半導体素子（２）と、
該半導体素子のスイッチング動作を制御する制御回路部（４）とを備え、
複数の上記半導体素子を互いに並列に接続して半導体素子群（２０）を構成してあり、該半導体素子群に含まれる上記複数の半導体素子を上記制御回路部によって同時にスイッチング動作させるよう構成され、
上記半導体素子は、上記制御回路部から電圧を加えられる制御電極（２１）と、該制御電極に対する電位の基準になると共に被制御電流（Ｉ）が流れる基準電極（２２）とを有し、
上記半導体素子は半導体モジュール（３）に内蔵され、該半導体モジュールは、上記基準電極と上記制御回路部とを繋ぐ制御基準端子（３２_KE）と、上記基準電極に電気接続し上記被制御電流が流れる主基準端子（３３）と、上記基準電極に電気接続した補助端子（３４）とを備え、
上記半導体素子群を構成する上記複数の半導体素子の上記基準電極は、上記制御基準端子と上記制御回路部とを介して互いに電気接続されると共に、上記主基準端子と、該主基準端子間を繋ぐバスバー（５）とを介して互いに電気接続され、さらに、上記補助端子同士を介して互いに電気接続され、
上記半導体素子群を構成する２個の上記半導体素子間における、上記補助端子を通る電流経路（Ｐ_S）のインピーダンス（Ｚ_S）は、上記制御基準端子を通る電流経路（Ｐ_KE）のインピーダンス（Ｚ_KE）よりも低い、電力変換装置（１）にある。

また、本発明の第２の態様は、上記電力変換装置を製造する方法であって、上記半導体モジュールを製造するモジュール製造工程と、複数の上記半導体モジュールにそれぞれ形成された上記補助端子を互いに接続する補助端子接続工程とを行い、
上記モジュール製造工程において、
一枚の金属板からなり、上記半導体素子を搭載する搭載部と、上記主基準端子と、上記制御基準端子と、これらに接続した枠部（３７）とを備えるリードフレーム（３８）を製造するリードフレーム製造工程と、
上記搭載部に上記半導体素子を搭載し、上記搭載部と上記半導体素子とを封止して本体部を形成する封止工程と、
上記枠部の一部を上記本体部から突出した状態で残しつつ、上記枠部を切断する切断工程とを行い、
上記補助端子接続工程において、
上記本体部から突出した上記枠部の切れ端であって、上記本体部内において上記半導体素子の上記基準電極に電気接続したリード端（３４_L）を上記補助端子とし、複数の上記半導体モジュールにそれぞれ形成された上記リード端同士を互いに接続する、電力変換装置の製造方法にある。

上記電力変換装置においては、半導体モジュールに上記補助端子を形成してある。そして、この補助端子同士を電気接続することにより、上記半導体素子群を構成する複数の半導体素子の基準電極を、互いに電気接続してある。また、半導体素子群を構成する２個の半導体素子間における、補助端子を通る電流経路のインピーダンスを、上記制御基準端子を通る電流経路のインピーダンスよりも低くしてある。
そのため、半導体素子をスイッチング動作させ、上記バスバーに寄生するインダクタンスが原因となって誘導電圧が発生したとき、誘導電流を、インピーダンスが低い、補助端子を含む電流経路に流すことができ、インピーダンスが高い、制御基準端子を含む電流経路に誘導電流が流れることを抑制できる。したがって、制御基準端子に誘導電流ｉが流れて新たに誘導電圧ΔＶ（＝Ｌ_KEｄｉ／ｄｔ）が発生する問題が生じにくくなる。そのため、２個の半導体素子の基準電位を殆ど等しくすることができ、各半導体素子の制御電圧に加わる電圧を均等にすることができる。したがって、一部の半導体素子に大きな制御電圧が加わって、この半導体素子が劣化しやすくなったり、他の半導体素子に充分に制御電圧が加わらず、この半導体素子を流れる被制御電流の量が低下したりする問題を抑制できる。

また、上記電力変換装置の製造方法においては、上記半導体モジュールの本体部から突出した、リードフレームの枠部の切れ端（リード端）を上記補助端子としている。そのため、半導体モジュールに専用の補助端子を形成する必要がなくなり、半導体モジュールの構造を簡素にすることができる。

以上のごとく、上記態様によれば、複数の半導体素子を同時にスイッチング動作でき、かつ個々の半導体素子の制御電極に加わる電圧のばらつきを低減できる電力変換装置と、該電力変換装置の製造方法を提供することができる。
なお、特許請求の範囲及び課題を解決する手段に記載した括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものであり、本発明の技術的範囲を限定するものではない。

実施形態１における、電力変換装置の回路図。 実施形態１における、電力変換装置の一部の回路図。 実施形態１における、互いに並列に接続された２個の半導体素子をオンしたときの、電流の経路を説明するための図。 実施形態１における、電力変換装置の断面図であって、図５のIV-IV断面図。 図４のV-V断面図。 図４の要部拡大図。 図６のVII-VII断面図。 実施形態１における、半導体モジュール及び制御回路部の、より詳細な回路図。 実施形態１における、上アーム半導体素子の基準電極のみ補助端子を接続した電力変換装置の回路図。 実施形態１における、下アーム半導体素子の基準電極のみ補助端子を接続した電力変換装置の回路図。 実施形態２における、電力変換装置の製造工程説明図。 図１１に続く図。 図１２に続く図。 図１３のXIV-XIV断面図。 実施形態３における、電力変換装置の一部の回路図。 実施形態４における、電力変換装置の回路図。 比較形態１における、互いに並列に接続された２個の半導体素子を同時にオンしたときの、電力変換装置の回路図の一部。

上記電力変換装置は、電気自動車やハイブリッド車等の車両に搭載するための、車載用電力変換装置とすることができる。

（実施形態１）
上記電力変換装置に係る実施形態について、図１〜図１０を参照して説明する。図１、図２に示すごとく、本形態の電力変換装置１は、半導体素子２と、該半導体素子２のスイッチング動作を制御する制御回路部４とを備える。複数の半導体素子２を互いに並列に接続して、半導体素子群２０を構成してある。この半導体素子群２０に含まれる複数の半導体素子２を、制御回路部４によって同時にスイッチング動作させている。本形態では、半導体素子２として、ＩＧＢＴを用いている。

図２に示すごとく、半導体素子２は、制御電極２１（ゲート）と、基準電極２２（エミッタ）とを備える。制御電極２１は、制御回路部４から電圧を加えられる電極である。基準電極２２は、制御電極２１に対する電位の基準になると共に、被制御電流Ｉ（図３参照）が流れる電極である。

図２、図３に示すごとく、半導体素子２は半導体モジュール３に内蔵されている。半導体モジュール３は、制御基準端子３２_KEと、主基準端子３３と、補助端子３４とを備える。これら制御基準端子３２_KEと主基準端子３３と補助端子３４とは、基準電極２２に接続している。制御基準端子３２_KEを介して、基準電極２２と制御回路部４とを電気接続してある。上記被制御電流Ｉは、主基準端子３３を流れる。

半導体素子群２０を構成する複数の半導体素子２の基準電極２２は、制御基準端子３２_KEと制御回路部４とを介して互いに電気接続されると共に、主基準端子３３と、該主基準端子３３間を繋ぐバスバー５とを介して互いに電気接続され、さらに、補助端子３４同士を介して互いに電気接続されている。

半導体素子群２０を構成する２個の半導体素子２間における、補助端子３４を通る電流経路Ｐ_SのインピーダンスＺ_Sは、制御基準端子３２_KEを通る電流経路Ｐ_KEのインピーダンスＺ_KEよりも低くされている。

本形態の電力変換装置１は、電気自動車やハイブリッド車等の車両に搭載するための、車載用電力変換装置である。図１に示すごとく、本形態では、複数の半導体素子２を用いて、インバータ回路１００を構成してある。また、電力変換装置１は、インバータ回路１００に加わる直流電圧を平滑化するための、コンデンサ６を備える。半導体素子２には、上アームに配された上アーム半導体素子２_Hと、下アームに配された下アーム半導体素子２_Lとがある。複数の上アーム半導体素子２_Hを並列接続して、上アーム半導体素子群２０_Hを構成してある。また、複数の下アーム半導体素子２_Lを並列接続して、下アーム半導体素子群２０_Lを構成してある。各半導体素子２_H，２_Lには、フリーホイールダイオード２９が逆並列接続されている。

上述したように、本形態では、制御回路部４を用いて、半導体素子２をスイッチング動作させている。これにより、直流電源８１から供給される直流電力を交流電力に変換し、交流負荷８２（三相交流モータ）を駆動している。これによって、上記車両を走行させている。

また、上述したように、本形態では、半導体素子群２０を構成する複数の半導体素子２を同時にスイッチング動作させている。これによって、個々の半導体素子２に流れる被制御電流Ｉは少なくても、電力変換装置１全体として大きな電流を出力できるようにしてある。

図２に示すごとく、本形態では、１個の半導体モジュール３内に、上アーム半導体素子２_Hと下アーム半導体素子２_Lとの、２個の半導体素子２（２_H，２_L）を設けてある。図２、図５に示すごとく、半導体モジュール３は、主基準端子３３として、上アーム半導体素子２_Hの基準電極２２_Hに接続した上アーム主基準端子３３_Oと、下アーム半導体素子２_Lの基準電極２２_Lに接続した下アーム主基準端子３３_Nとを備える。また、上記バスバー５には、上アーム主基準端子３３_Oに接続した交流バスバー５_Oと、下アーム主基準端子３３_Nに接続した負極バスバー５_Nとがある。交流バスバー５_Oは、交流負荷８２(図１参照）に接続される。負極バスバー５_Nは、コンデンサ６の負電極６４に接続されている。

また、半導体モジュール３は、補助端子３４として、上アーム半導体素子群２０_Hを構成する複数の半導体素子２（２_H）の基準電極２２_Hを互いに接続する上アーム補助端子３４_Oと、下アーム半導体素子群２０_Lを構成する複数の半導体素子２（２_L）の基準電極２２_Lを互いに接続する下アーム補助端子３４_Nとを備える。

図２に示すごとく、制御回路部４には、駆動回路４１と、導電部４０とが形成されている。導電部４０は配線等からなり、この導電部４０に、制御基準端子３２_KEが接続している。これら導電部４０と制御基準端子３２_KEとを介して、複数の半導体素子２の基準電極２２を互いに電気接続してある。駆動回路４１は、導電部４０との接続点４９を基準にして、各半導体素子２の制御電極２１に制御電圧Ｖ_Gを加える。これにより、半導体素子２をオンするよう構成されている。

上述したように、２個の半導体素子２間における、補助端子３４を通る電流経路Ｐ_SのインピーダンスＺ_Sは、制御基準端子３２_KEを通る電流経路Ｐ_KEのインピーダンスＺ_KEよりも低い。各電流経路Ｐ（Ｐ_S，Ｐ_KE）には、抵抗成分Ｒ（図示しない）とインダクタンス成分Ｌとが寄生している。電流経路Ｐを流れる電流の周波数をｆとしたとき、インピーダンスＺは、
Ｚ＝Ｒ＋２πｆＬ
と表すことができる。本形態では、補助端子３４を通る電流経路Ｐ_Sの抵抗成分を、制御基準端子３２_KEを通る電流経路Ｐ_KEの抵抗成分よりも小さくしてある。また、補助端子３４を通る電流経路Ｐ_Sのインダクタンス成分Ｌ_Sを、制御基準端子３２_KEを通る電流経路Ｐ_KEのインダクタンス成分よりも小さくしてある。

また、図３に示すごとく、交流バスバー５_Oは、交流負荷８２（図１参照）と接続するための接続部５３を備える。２個の半導体素子２_HA，２_HBのうち一方の半導体素子２_HAの主基準端子３３_OAと、接続部５３との間に、第１インダクタンスＬ₅₁が寄生している。また、他方の半導体素子２_HBの主基準端子３３_OBと接続部５３との間に、第２インダクタンスＬ₅₂が寄生している。これらのインダクタンスＬ₅₁，Ｌ₅₂の大きさは均等ではなく、第１インダクタンスＬ₅₁の方が第２インダクタンスＬ₅₂よりも大きい。

図３に示すごとく、２個の半導体素子２_HA，２_HBを同時にオンすると、各半導体素子２_HA，２_HBに被制御電流Ｉが流れる。被制御電流Ｉは、主基準端子３３、バスバー５を通り、バスバー５の上記接続部５３から交流負荷８２へ流れる。このとき、各インダクタンスＬ₅₁，Ｌ₅₂が原因となって、誘導電圧Ｖ₅₁（＝Ｌ₅₁ｄＩ／ｄｔ）、Ｖ₅₂（＝Ｌ₅₂ｄＩ／ｄｔ）が発生する。上述したように、２つのインダクタンスＬ₅₁，Ｌ₅₂の大きさは均等でないため、バスバー５には、これらのインダクタンスＬ₅₁，Ｌ₅₂の差（Ｌ₅₁−Ｌ₅₂）に起因した誘導電圧（Ｌ₅₁−Ｌ₅₂）ｄＩ／ｄｔが発生する。この誘導電圧が原因となって、誘導電流ｉが流れる。

上述したように、本形態では、２個の半導体素子２_HA，２_HBの基準電極２２_A，２２_B間を、補助端子３４によって接続してある。また、この補助端子３４を含む電流経路Ｐ_SのインピーダンスＺ_Sを、制御基準端子３２_KEを含む電流経路Ｐ_KEのインピーダンスＺ_KEよりも低くしてある。そのため、上記誘導電流ｉは主に、インピーダンスがより低い、補助端子３４を含む電流経路Ｐ_Sへ流れ、制御基準端子３２_KEを含む電流経路Ｐ_KEには殆ど流れない。

ここで仮に、図１７に示すごとく、補助端子３４を設けなかったとすると、誘導電流ｉが、制御基準端子３２_KEを含む電流経路Ｐ_KEに流れてしまう。したがって、制御基準端子３２_KEに寄生するインダクタンスＬ_KEが原因となって、各制御基準端子３２_KEに誘導電圧ΔＶ（＝Ｌ_KEｄｉ／ｄｔ）が発生する。そのため、一方の半導体素子２_HAの基準電極２２_Aの電位（基準電位）は、接続点４９よりもΔＶだけ高くなり、他方の半導体素子２_HBの基準電位は、接続点４９よりもΔＶだけ低くなる。また、上述したように、駆動回路４１は、接続点４９の電位を基準にして、制御電極２１に制御電圧Ｖ_Gを加える。したがって、基準電位が低い半導体素子２_HBには、制御電極２１_Bに、上記誘導電圧ΔＶと制御電圧Ｖ_Gとの和（Ｖ_G＋ΔＶ）が加わることになる。そのため、制御電極２１_Bに高い電圧が加わり、この半導体素子２_HBが劣化しやすくなるおそれが考えられる。

また、基準電位が高い半導体素子２_HAの制御電極２１_Aには、制御電圧Ｖ_Gと誘導電圧ΔＶとの差（Ｖ_G−ΔＶ）しか加わらない。そのため、制御電極２１_Aに充分に電圧が加わらず、半導体素子２_HAに充分な量の被制御電流Ｉが流れなくなるおそれが考えられる。

これに対して、図３に示すごとく、本形態のように、補助端子３４を設ければ、誘導電流ｉは、補助端子３４に主に流れ、制御基準端子３２_KEには殆ど流れなくなる。そのため、制御基準端子３２_KEに誘導電圧ΔＶが殆ど発生しなくなる。したがって、２個の半導体素子２_HA，２_HBの制御電極２１_A，２１_Bに加わる電圧を殆ど等しくすることができ、一部の半導体素子２_HBの制御電極２１_Bに高い電圧が加わって低寿命化したり、他の半導体素子２_HAの制御電極２１_Aに充分に電圧が加わらず、被制御電流Ｉを充分に流せなくなったりする問題を抑制できる。

なお、図１、図２に示すごとく、本形態では、下アーム半導体素子２_Lにも補助端子３４（３４_N）を設けてある。各下アーム半導体素子２_Lに接続した負極バスバー５_Nも、交流バスバー５_Oと同様に、寄生するインダクタンスが完全に均一ではない。そのため、下アーム半導体素子２_Lをスイッチング動作させたときに、負極バスバー５_Nに寄生したインダクタンスが原因となって、誘導電圧Ｖ及び誘導電流ｉが発生する。本形態では、この誘導電流ｉを、下アーム補助端子３４_Nに流すよう構成してある。これにより、誘導電流ｉが下アーム半導体素子２_Lの制御基準端子３２_KEに流れることを抑制し、半導体素子群２０を構成する複数の下アーム半導体素子２_Lの制御電極２１に加わる電圧がばらつくことを抑制している。

次に、電力変換装置１の立体的な構造について説明する。図４に示すごとく、本形態では、複数の半導体モジュール３と冷却管１４とを積層して、積層体１０を構成してある。積層体１０は、コンデンサ６と共にケース１３に収容されている。ケース１３には、加圧部材１５（板ばね）が配されている。この加圧部材１５を用いて、積層体１０を、ケース１３の壁部１３１に向けて加圧している。これにより、積層体１０をケース１３内に固定すると共に、半導体モジュール３と冷却管１４との接触圧を確保している。

また、積層体１０の積層方向（Ｘ方向）に隣り合う２個の冷却管１４は、連結管１８（図５参照）によって連結されている。複数の冷却管１４のうち、Ｘ方向における一端に位置する端部冷却管１４_Aには、冷媒１９を導入するための導入管１６と、冷媒１９を導出するための導出管１７とが接続している。冷媒１９を導入管１６から導入すると、冷媒１９は、連結管１８を通って全ての冷却管１４を流れ、導出管１７から導出される。これにより、半導体モジュール３を冷却している。

図５に示すごとく、コンデンサ６は、コンデンサ素子６１と、該コンデンサ素子６１を封止する封止部材６２とを備える。コンデンサ素子６１の正電極６３に、正極バスバー１１が接続している。この正極バスバー１１を介して、正電極６３と、上アーム半導体素子２_Hのコレクタ電極２５（図１参照）とを電気接続している。また、コンデンサ素子６１の負電極６４に、負極バスバー５_Nが接続している。上述したように、この負極バスバー５_Nを介して、コンデンサ素子６１の負電極６４と、下アーム半導体素子２_Lの基準電極２２_Lとを電気接続している。

また、半導体モジュール３は、上アーム半導体素子２_H及び下アーム半導体素子２_Lを内蔵した本体部３１を備える。この本体部３１から、正極端子３５、上アーム主基準端子３３_O、下アーム主基準端子３３_N、上アーム補助端子３４_O、下アーム補助端子３４_N、制御基準端子３２_KE等の端子が突出している。

上アーム主基準端子３３_Oには、交流バスバー５_Oが接続している。この交流バスバー５_Oを介して、上アーム主基準端子３３_Oを交流負荷８２（図１参照）に電気接続してある。交流バスバー５_Oには、被制御電流Ｉを測定するための電流センサ８３が取り付けられている。

図６、図７に示すごとく、Ｘ方向に隣り合う２個の補助端子３４を、接続部材１２を用いて電気接続してある。これにより、半導体素子群２０を構成する２個の半導体素子２の基準電極２２を、互いに電気接続してある。

また、図６に示すごとく、交流バスバー５_Oは、上アーム主基準端子３３_Oに接続した２つの端子接続部５１と、これらの間を繋ぐ連結部５２と、該連結部５２から突出し交流負荷８２に電気接続される接続部５３とを備える。２つの主基準端子３３_OA，３３_OBのうち一方の主基準端子３３_OAと接続部５３との間の電流経路長は、他方の主基準端子３３_OBと接続部５３との間の電流経路長よりも長い。そのため、一方の主基準端子３３_OAと接続部５３との間に寄生するインダクタンスＬ₅₁（図３参照）の方が、他方の主基準端子３３_OBと接続部５３との間に寄生するインダクタンスＬ₅₂よりも大きい。

また、図５に示すごとく、半導体モジュール３は、制御基準端子３２_KE以外にも、複数の制御端子３２（３２_K，３２_A，３２_G，３２_SE）を備える。これらの制御端子３２は、制御回路部４に接続している。

図８に、半導体モジュール３及び制御回路部４の、より詳細な回路図を示す。同図に示すごとく、半導体モジュール３は、温度測定用の感温ダイオード３９を備える。感温ダイオード３９のアノードＡ及びカソードＫは、それぞれダイオード用制御端子３２_A，３２_Kを介して、制御回路部４の温度検出回路４９０に接続している。感温ダイオード３９のカソードＫは、半導体素子２の基準電極２２に接続している。また、半導体素子２には、被制御電流Ｉの一部を取り出すためのセンスエミッタＳＥを形成してある。このセンスエミッタＳＥを、センス用制御端子３２_SEを介して、制御回路部４の過電流保護回路４８に接続してある。過電流保護回路４８は、センスエミッタＳＥを流れる電流を測定する。そして、その測定値が予め定められた値を超えた場合は、半導体素子２を強制的にオフする。これにより、半導体素子２を過電流から保護している。また、半導体素子２の制御電極２１と駆動回路４１とは、ゲート用制御端子３２_Gを介して、電気接続されている。

次に、本形態の作用効果について説明する。図１、図３に示すごとく、本形態では、半導体モジュール３に補助端子３４を形成してある。そして、この補助端子３４同士を電気接続することにより、半導体素子群２０を構成する複数の半導体素子２の基準電極２２を、互いに電気接続してある。また、半導体素子群２０を構成する２個の半導体素子２間における、補助端子３４を通る電流経路Ｐ_SのインピーダンスＺ_Sを、制御基準端子３２_KEを通る電流経路Ｐ_KEのインピーダンスＺ_KEよりも低くしてある。
そのため、半導体素子２をスイッチング動作させ、バスバー５に寄生するインダクタンスＬ₅₁，Ｌ₅₂が原因となって誘導電圧Ｖが発生したとき、誘導電流ｉを、インピーダンスが低い、補助端子３４を含む電流経路Ｐ_Sに流すことができ、インピーダンスが高い、制御基準端子３２_KEを含む電流経路Ｐ_KEに誘導電流ｉが流れることを抑制できる。したがって、制御基準端子３２_KEに誘導電流ｉが流れて新たに誘導電圧ΔＶ（＝Ｌ_KEｄｉ／ｄｔ）が発生する問題が生じにくくなる。そのため、２個の半導体素子２の基準電極２２の電位を殆ど等しくすることができ、各半導体素子２の制御電圧２１に加わる電圧を均等にすることができる。したがって、一部の半導体素子２_HBに大きな制御電圧が加わって、この半導体素子２_HBが劣化しやすくなったり、他の半導体素子２_HAに充分に制御電圧が加わらず、この半導体素子_HAを流れる被制御電流Ｉの量が低下したりする問題を抑制できる。

また、図１に示すごとく、本形態では、複数の半導体素子２を用いて、インバータ回路１００を構成してある。
この場合には、本発明の効果を特に顕著に発揮させることができる。すなわち、インバータ回路１００は、特に大きな電流が流れやすい。そのため、バスバー５に大きな被制御電流Ｉが流れ、大きな誘導電圧Ｖが発生して、大きな誘導電流ｉが流れやすい。したがって、本形態のように、半導体素子群２０を構成する複数の基準電極２２間を補助端子３４によって電気接続し、誘導電流ｉが制御基準端子３２_KEへ流れることを抑制したことによる効果は大きい。

また、図５に示すごとく、本形態では、主基準端子３３と補助端子３４とは、半導体モジュール３の本体部３１から、それぞれ同一方向に突出している。制御基準端子３２_KEは、本体部３１から、主基準端子３３及び補助端子３４の突出側とは反対側に突出している。
このようにすると、本体部３１から主基準端子３３と補助端子３４とが同じ方向に突出しているため、これらの端子３３，３４を接近させやすい。そのため、主基準端子３３に接続したバスバー５から補助端子３４までの、電流経路の長さを短くしやすい。したがって、補助端子３４に誘導電流ｉが流れやすくなり、制御基準端子３２_KEに誘導電流ｉが流れることを、より効果的に抑制することができる。

また、図５に示すごとく、本形態では、補助端子３４を金属板により形成してあり、制御基準端子３２_KEを金属線により形成してある。そのため、補助端子３４に寄生する抵抗成分およびインダクタンス成分を、制御基準端子３２_KEに寄生する抵抗成分およびインダクタンス成分よりも小さくすることができる。したがって、補助端子３４を含む電流経路Ｐ_S（図３参照）のインピーダンスＺ_Sを、制御基準端子３２_KEを含む電流経路Ｐ_KEのインピーダンスＺ_KEよりも低くしやすい。

また、図４に示すごとく、本形態では、複数の半導体モジュール３と冷却管１４とを積層して積層体１０を構成してある。
そのため、半導体素子群２０を構成する複数の半導体素子２を、Ｘ方向において互いに隣り合う位置に配置することができる。したがって、補助端子３４間の距離を短くすることができ、接続部材１２のＸ方向長さを短くすることができる。そのため、補助端子３４を含む電流経路Ｐ_S（図３参照）に寄生するインダクタンスＬ_Sを小さくすることができ、この電流経路Ｐ_SのインピーダンスＺ_Sをより低減することができる。

また、図１に示すごとく、本形態では、半導体モジュール群２０を構成する複数の上アーム半導体素子２_H同士、および複数の下アーム半導体素子２_L同士を、それぞれ補助端子３４によって電気接続してある。
そのため、上アーム半導体素子２_Hと下アーム半導体素子２_Lとの双方について、制御電極２１に加わる電圧のばらつきを抑制することができる。

以上のごとく、本形態によれば、複数の半導体素子を同時にスイッチング動作でき、かつ個々の半導体素子の制御電極に加わる電圧のばらつきを低減できる電力変換装置を提供することができる。

なお、本形態では、図１に示すごとく、半導体モジュール群２０を構成する複数の上アーム半導体素子２_H同士、および複数の下アーム半導体素子２_L同士を、それぞれ補助端子３４によって電気接続してあるが、本発明はこれに限るものではない。すなわち、図９に示すごとく、上アーム半導体素子２_Hのみを補助端子３４によって互いに電気接続してもよく、図１０に示すごとく、下アーム半導体素子２_Lのみを補助端子３４によって互いに電気接続してもよい。

また、本形態では、半導体素子２としてＩＧＢＴを用いたが、本発明はこれに限るものではなく、パワーＭＯＳＦＥＴ等を用いても良い。

以下の実施形態においては、図面に用いた符号のうち、実施形態１において用いた符号と同一のものは、特に示さない限り、実施形態１と同様の構成要素等を表す。

（実施形態２）
本形態は、半導体モジュール３を製造する過程で形成されたリード端３４_Lを、補助端子３４として利用した例である。本形態の電力変換装置１の製造方法について説明する。本形態では、半導体モジュール３を製造するモジュール製造工程（図１１、図１２参照）と、複数の半導体モジュールにそれぞれ形成された補助端子３４を互いに接続する補助端子接続工程（図１３、図１４参照）とを行う。

モジュール製造工程では、リードフレーム製造工程と、封止工程（図１１参照）と、切断工程（図１２）とを行う。リードフレーム製造工程では、一枚の金属板からなるリードフレーム３８（図１１参照）を製造する。リードフレーム３８は、半導体素子２が搭載される搭載部（図示しない）と、主基準端子３３（３３_O，３３_N）と、制御基準端子３３_KEと、これらに接続した枠部３７とを備える。リードフレーム３８は、例えば、金属板を打ち抜き加工することにより形成される。

枠部３７は、複数の制御端子３２を取り囲むよう形成されている。また、枠部３７の一部は、２本の主基準端子３３_O,３３_N間や、主基準端子３３_Nと正極端子３５との間を繋いでいる。

リードフレーム３８を形成した後、上記封止工程を行う。封止工程では、リードフレーム３８の上記搭載部に半導体素子２等を搭載し、はんだ付けする。

次いで、図１１に示すごとく、半導体素子２を封止部材３１０によって封止し、半導体モジュール３の本体部３１を形成する。

封止工程を行った後、切断工程を行う。図１２に示すごとく、切断工程では、枠部３７の一部（リード端３４_L）を本体部３１から突出した状態で残しつつ、枠部３７を切断する。また、枠部３７を切断することにより、主基準端子３３_O，３３_N、正極端子３５を分離する。さらに、複数の制御端子３２を互いに分離させる。

リード端３４_Lは、本体部３１内において、上アーム半導体素子２_Hの基準電極２２（エミッタ）に電気接続している。本形態では、後述するように、このリード端３４_Lを補助端子３４として利用する。

以上説明した工程を行って製造した半導体モジュール３を用いて、電力変換装置１を組み立てる。すなわち、図１３に示すごとく、複数の半導体モジュール３と冷却管１４とを積層して積層体１０を構成する。また、正極端子３５及び下アーム主基準端子３３_Nを、コンデンサ６に接続する。さらに、上アーム主基準端子３３_Oに交流バスバー５_Oを接続する。

また、図１３、図１４に示すごとく、複数の半導体モジュール３の補助端子３４、すなわちリード端３４_Lを互いに接続する。これにより、半導体素子群２０を構成する複数の半導体素子２（２_H）の基準電極２２同士を、補助端子３４（リード端３４_L）を介して互いに電気接続する。以上の工程を行うことにより、電力変換装置１を製造する。

本形態の作用効果について説明する。本形態では、半導体モジュール３を製造する際に形成されるリード端３４_Lを、補助端子３４として利用している。そのため、実施形態１のように、半導体モジュール３に専用の補助端子３４を形成する場合と比べて、半導体モジュール３の構造を簡素にすることができる。
その他、実施形態１と同様の構成および作用効果を備える。

（実施形態３）
本形態は、半導体モジュール３内の半導体素子２の個数を変更した例である。図１５に示すごとく、本形態では、１個の半導体モジュール３に１個の半導体素子２のみ設けてある。そして、２個の上アーム半導体素子２_Hを互いに並列に接続し、２個の下アーム半導体素子２_Lを互いに並列に接続してある。上アーム半導体素子２_Hの基準電極２２と、下アーム半導体素子２_Lのコレクタ電極２５とは、交流バスバー５_Oを介して互いに電気接続されている。
その他、実施形態１と同様の構成および作用効果を備える。

（実施形態４）
本形態は、電力変換装置１の回路構成を変更した例である。図１６に示すごとく、本形態では、半導体素子２を用いて昇圧回路１０１を構成してある。電力変換装置１は、半導体素子２を内蔵した２個の半導体モジュール３と、リアクトル８４と、ダイオード８５と、コンデンサ６と、制御回路部４とを備える。２個の半導体素子２を互いに並列接続して半導体素子群２０を構成してある。２個の半導体素子２の基準電極２２は、制御基準端子３２_KE及び制御回路部４を介して互いに電気接続されると共に、主基準端子３３及びバスバー５を介して互いに電気接続され、さらに、２個の補助端子３４を介して互いに電気接続されている。本形態では、制御回路部４によって、半導体素子群２０を構成する２個の半導体素子２を同時にスイッチング動作させている。これにより、直流電源８１の電圧を昇圧している。
その他、実施形態１と同様の構成および作用効果を備える。

１ 電力変換装置
２ 半導体素子
３ 半導体モジュール
３２_KE 制御基準端子
３３ 主基準端子
３４ 補助端子
４ 制御回路部
５ バスバー

Claims (4)

1. 半導体素子（２）と、
   該半導体素子のスイッチング動作を制御する制御回路部（４）とを備え、
   複数の上記半導体素子を互いに並列に接続して半導体素子群（２０）を構成してあり、該半導体素子群に含まれる上記複数の半導体素子を上記制御回路部によって同時にスイッチング動作させるよう構成され、
   上記半導体素子は、上記制御回路部から電圧を加えられる制御電極（２１）と、該制御電極に対する電位の基準になると共に被制御電流（Ｉ）が流れる基準電極（２２）とを有し、
   上記半導体素子は半導体モジュール（３）に内蔵され、該半導体モジュールは、上記基準電極と上記制御回路部とを繋ぐ制御基準端子（３２_KE）と、上記基準電極に電気接続し上記被制御電流が流れる主基準端子（３３）と、上記基準電極に電気接続した補助端子（３４）とを備え、
   上記半導体素子群を構成する上記複数の半導体素子の上記基準電極は、上記制御基準端子と上記制御回路部とを介して互いに電気接続されると共に、上記主基準端子と、該主基準端子間を繋ぐバスバー（５）とを介して互いに電気接続され、さらに、上記補助端子同士を介して互いに電気接続され、
   上記半導体素子群を構成する２個の上記半導体素子間における、上記補助端子を通る電流経路（Ｐ_S）のインピーダンス（Ｚ_S）は、上記制御基準端子を通る電流経路（Ｐ_KE）のインピーダンス（Ｚ_KE）よりも低い、電力変換装置（１）。
2. 上記複数の半導体素子によってインバータ回路（１００）を構成してあり、該インバータ回路に加わる直流電圧を平滑化するコンデンサ（６）が設けられ、上記半導体素子には、上アームに配された上アーム半導体素子（２_H）と、下アームに配された下アーム半導体素子（２_L）とがあり、上記上アーム半導体素子の上記基準電極は交流負荷（８２）に電気接続され、上記下アーム半導体素子の上記基準電極は上記コンデンサの負電極（６４）に電気接続されている、請求項１に記載の電力変換装置。
3. 上記半導体モジュールは、上記半導体素子を内蔵する本体部（３１）を備え、上記主基準端子及び上記補助端子は、上記本体部から互いに同じ方向に突出しており、上記制御基準端子は上記本体部から、上記主基準端子及び上記補助端子とは反対側に突出している、請求項１又は請求項２に記載の電力変換装置。
4. 請求項１〜３のいずれか一項に記載の電力変換装置を製造する方法であって、上記半導体モジュールを製造するモジュール製造工程と、複数の上記半導体モジュールにそれぞれ形成された上記補助端子を互いに接続する補助端子接続工程とを行い、
   上記モジュール製造工程において、
   一枚の金属板からなり、上記半導体素子を搭載する搭載部と、上記主基準端子と、上記制御基準端子と、これらに接続した枠部（３７）とを備えるリードフレーム（３８）を製造するリードフレーム製造工程と、
   上記搭載部に上記半導体素子を搭載し、上記搭載部と上記半導体素子とを封止して本体部を形成する封止工程と、
   上記枠部の一部を上記本体部から突出した状態で残しつつ、上記枠部を切断する切断工程とを行い、
   上記補助端子接続工程において、
   上記本体部から突出した上記枠部の切れ端であって、上記本体部内において上記半導体素子の上記基準電極に電気接続したリード端（３４_L）を上記補助端子とし、複数の上記半導体モジュールにそれぞれ形成された上記リード端同士を互いに接続する、電力変換装置の製造方法。

Images