JP6768119B2 - 自動テスト設備における異常テスト信号チャネルの検出方法 - Google Patents
自動テスト設備における異常テスト信号チャネルの検出方法 Download PDFInfo
- Publication number
- JP6768119B2 JP6768119B2 JP2019114484A JP2019114484A JP6768119B2 JP 6768119 B2 JP6768119 B2 JP 6768119B2 JP 2019114484 A JP2019114484 A JP 2019114484A JP 2019114484 A JP2019114484 A JP 2019114484A JP 6768119 B2 JP6768119 B2 JP 6768119B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- data
- group
- signal channel
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
- G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31718—Logistic aspects, e.g. binning, selection, sorting of devices under test, tester/handler interaction networks, Test management software, e.g. software for test statistics or test evaluation, yield analysis
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
- G01R31/318511—Wafer Test
Description
qつのテスト信号チャネルと、m本(m>q)のプローブが設けられたプローブカードとを備える自動テスト設備における異常テスト信号チャネルの検出方法であって、
マッピングデータを取得するステップ(a)であって、前記m本のプローブは、各々がk本のプローブを含むnつ(q>n又はq=n)のプローブグループに区分され、前記マッピングデータには、各前記プローブグループがqつの前記テスト信号チャネルのうちの1つに対応していることが記録されているステップ(a)と、
ウェハに含まれるxつの被テストエレメントに対する第1原始テストデータを取得するステップ(b)であって、前記第1原始テストデータは、各被テストエレメントのテストデータを含むものであり且つyつのデータグループに区分され、y=x/(j×k)である(jは前記プローブカードによるテストの總回数であり且つj>0である)ステップ(b)と、
各データグループが対応する被テストエレメントの歩留りが第1不良閾値にマッチするか否かを判定するステップ(c)であって、対応する被テストエレメントの歩留りが前記第1不良閾値にマッチするデータグループを第1不良グループに決定するステップ(c)と、
前記ステップ(c)において第1不良グループが決定された場合、前記ウェハの歩留りが第2不良閾値にマッチするか否かを判定するステップ(d)と、
前記ステップ(d)における判定の結果が否定的である場合、前記第1不良グループに対応するテスト信号チャネルが異常であることを記録した不良グループ情報を生成するステップ(e)とを含む。
10 ホストコンピュータ
20 プローブカード装置
21 コントローラ
22 プローブカード
221 プローブ
23 プローブグループ
30 テストプラットフォーム
40 ウェハ
401 周縁部
41 被テストエレメント
50 第1原始テストデータ
51 データグループ
60 自動テスト設備
61 ホストコンピュータ
62 プローブカード装置
621 コントローラ
622 プローブカード
623 プローブ
63 テストプラットフォーム
70 チップ
Claims (8)
- qつのテスト信号チャネルと、m本(m>q)のプローブが設けられたプローブカードとを備える自動テスト設備における異常テスト信号チャネルの検出方法であって、
マッピングデータを取得するステップ(a)であって、前記m本のプローブは、各々がk本のプローブを含むnつ(q>n又はq=n)のプローブグループに区分され、前記マッピングデータには、各前記プローブグループがqつの前記テスト信号チャネルのうちの1つに対応していることが記録されているステップ(a)と、
ウェハに含まれるxつの被テストエレメントに対する第1原始テストデータを取得するステップ(b)であって、前記第1原始テストデータは、各前記被テストエレメントのテストデータを含むものであり且つyつのデータグループに区分され、y=x/(j×k)である(jは前記プローブカードによるテストの總回数であり且つj>0である)ステップ(b)と、
各データグループが対応する被テストエレメントの歩留りが第1不良閾値にマッチするか否かを判定するステップ(c)であって、対応する被テストエレメントの歩留りが前記第1不良閾値にマッチするデータグループを第1不良グループに決定するステップ(c)と、
前記ステップ(c)において第1不良グループが決定された場合、前記ウェハの歩留りが第2不良閾値にマッチするか否かを判定するステップ(d)と、
前記ステップ(d)における判定の結果が否定的である場合、前記第1不良グループに対応するテスト信号チャネルが異常であることを記録した不良グループ情報を生成するステップ(e)とを含む、異常テスト信号チャネルの検出方法。 - 前記ステップ(e)において、前記不良グループ情報は前記ウェハの歩留りが前記第2不良閾値より大きいか又は正常閾値以上である場合に生成され、
前記正常閾値は前記第2不良閾値より大きい、請求項1に記載の異常テスト信号チャネルの検出方法。 - 前記ステップ(b)において、データグループへの区分の前に、前記ウェハの周縁部に位置する被テストエレメントのテストデータは前記第1原始テストデータから無視される、請求項1に記載の異常テスト信号チャネルの検出方法。
- 前記ステップ(b)において、データグループへの区分の前に、前記ウェハの周縁部に位置する被テストエレメントのテストデータは前記第1原始テストデータから無視される、請求項2に記載の異常テスト信号チャネルの検出方法。
- 前記ステップ(d)において前記ウェハの歩留りが前記第2不良閾値にマッチしないと判定された場合、前記ステップ(d)は、
次のウェハに含まれる複数の被テストエレメントに対する第2原始テストデータを取得するステップ(d1)であって、前記第2原始テストデータは、前記次のウェハにおける各被テストエレメントのテストデータを含むものであり、前記第2原始テストデータは、nつのプローブグループに基づいてnつのデータグループに区分されるステップ(d1)と、
前記ステップ(c)における第1不良グループに対応する前記ステップ(d1)のデータグループが対応する被テストエレメントの歩留りが前記第1不良閾値にマッチするか否かを判定するステップ(d2)と、
前記ステップ(d2)における判定の結果が肯定的である場合、当該データグループを第2不良グループに決定し且つ前記ステップ(e)に移行するステップ(d3)とを更に含む、請求項1から4のいずれか一項に記載の異常テスト信号チャネルの検出方法。 - 前記ステップ(d1)において、データグループへの区分の前に、前記次のウェハの周縁部に位置する被テストエレメントのテストデータを前記第2原始テストデータから無視する、請求項5に記載の異常テスト信号チャネルの検出方法。
- 前記ステップ(b)において、前記ウェハの周縁部に少なくとも1つの被テストエレメントが含まれ、
前記ステップ(c)において、前記第1不良閾値が0%である、請求項1から6のいずれか一項に記載の異常テスト信号チャネルの検出方法。 - 前記ステップ(d)において、前記第2不良閾値が40%である、請求項7に記載の異常テスト信号チャネルの検出方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/213,464 US10802068B2 (en) | 2018-12-07 | 2018-12-07 | Method of detecting abnormal test signal channel of automatic test equipment |
US16/213,464 | 2018-12-07 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020092249A JP2020092249A (ja) | 2020-06-11 |
JP6768119B2 true JP6768119B2 (ja) | 2020-10-14 |
Family
ID=68542285
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019114484A Active JP6768119B2 (ja) | 2018-12-07 | 2019-06-20 | 自動テスト設備における異常テスト信号チャネルの検出方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10802068B2 (ja) |
JP (1) | JP6768119B2 (ja) |
KR (1) | KR102042936B1 (ja) |
TW (1) | TWI698644B (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112115013A (zh) * | 2019-06-21 | 2020-12-22 | 昆山纬绩资通有限公司 | 测试数据汇总系统与其方法 |
CN113009311A (zh) * | 2019-12-19 | 2021-06-22 | 鸿富锦精密电子(天津)有限公司 | 电路板智能检测方法、装置、系统及存储介质 |
CN113393422B (zh) * | 2021-05-14 | 2022-03-22 | 深圳米飞泰克科技股份有限公司 | 确定探针卡异常的方法、装置、终端设备及存储介质 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04249335A (ja) * | 1991-02-05 | 1992-09-04 | Matsushita Electron Corp | プローブ検査システム |
US8041541B2 (en) * | 2001-05-24 | 2011-10-18 | Test Advantage, Inc. | Methods and apparatus for data analysis |
TW200622275A (en) * | 2004-09-06 | 2006-07-01 | Mentor Graphics Corp | Integrated circuit yield and quality analysis methods and systems |
US7245134B2 (en) * | 2005-01-31 | 2007-07-17 | Formfactor, Inc. | Probe card assembly including a programmable device to selectively route signals from channels of a test system controller to probes |
JP2007235031A (ja) * | 2006-03-03 | 2007-09-13 | Advantest Corp | 半導体試験装置 |
JP2008103601A (ja) * | 2006-10-20 | 2008-05-01 | Renesas Technology Corp | 半導体装置の製造方法 |
US7682842B2 (en) * | 2008-05-30 | 2010-03-23 | International Business Machines Corporation | Method of adaptively selecting chips for reducing in-line testing in a semiconductor manufacturing line |
US7893700B2 (en) * | 2008-07-28 | 2011-02-22 | Formfactor, Inc. | Configuration of shared tester channels to avoid electrical connections across die area boundary on a wafer |
JP5260172B2 (ja) * | 2008-07-31 | 2013-08-14 | 東京エレクトロン株式会社 | 被検査体の検査方法及び被検査体の検査用プログラム |
WO2010054669A1 (en) * | 2008-11-11 | 2010-05-20 | Verigy (Singapore) Pte.Ltd. | Re-configurable test circuit, method for operating an automated test equipment, apparatus, method and computer program for setting up an automated test equipment |
KR20100082220A (ko) * | 2009-01-08 | 2010-07-16 | 삼성전자주식회사 | 웨이퍼 검사방법 |
MY166393A (en) * | 2010-05-05 | 2018-06-25 | Teradyne Inc | System for concurrent test of semiconductor devices |
US9632134B2 (en) * | 2015-05-15 | 2017-04-25 | Taiwan Semiconductor Manufacturing Company Ltd. | Generating probing map including touchdowns free of disabled probing site |
JP6815251B2 (ja) * | 2017-03-30 | 2021-01-20 | 東京エレクトロン株式会社 | 検査システム、ウエハマップ表示器、ウエハマップ表示方法、およびコンピュータプログラム |
-
2018
- 2018-12-07 US US16/213,464 patent/US10802068B2/en active Active
- 2018-12-18 KR KR1020180164199A patent/KR102042936B1/ko active IP Right Grant
-
2019
- 2019-04-23 TW TW108114198A patent/TWI698644B/zh active
- 2019-06-20 JP JP2019114484A patent/JP6768119B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
US20200182927A1 (en) | 2020-06-11 |
TW202022385A (zh) | 2020-06-16 |
KR102042936B1 (ko) | 2019-11-08 |
TWI698644B (zh) | 2020-07-11 |
JP2020092249A (ja) | 2020-06-11 |
US10802068B2 (en) | 2020-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6768119B2 (ja) | 自動テスト設備における異常テスト信号チャネルの検出方法 | |
JP4562713B2 (ja) | 論理回路における多重故障の故障箇所推定システム、故障箇所推定方法および故障箇所推定用プログラム | |
JP6310782B2 (ja) | 半導体装置の製造方法およびプログラム | |
US8560904B2 (en) | Scan chain fault diagnosis | |
US7596731B1 (en) | Test time reduction algorithm | |
KR102123522B1 (ko) | 고장 데이터의 군집에 기반한 고장 진단 방법 | |
US7765444B2 (en) | Failure diagnosis for logic circuits | |
CN114093784A (zh) | 晶圆封装方法、装置、电子设备及存储介质 | |
US9400311B1 (en) | Method and system of collective failure diagnosis for multiple electronic circuits | |
JP3888938B2 (ja) | チップ品質判定方法、チップ品質判定プログラム及びそれを用いたマーキング機構、並びにウエハの異常発生解析方法 | |
JP2018170418A5 (ja) | ||
US6872582B2 (en) | Selective trim and wafer testing of integrated circuits | |
US20030158679A1 (en) | Anomaly detection system | |
JP3550105B2 (ja) | ウエハの故障サイン自動検出、分類方法 | |
JP4462037B2 (ja) | 半導体ウェハ間の共通欠陥判別方法 | |
US10948536B2 (en) | System for enhancing ATE fault isolation capability using a truth table based on a failure isolation matrix | |
CN101025746B (zh) | 用于推断测试结果之间的关系的方法和设备 | |
JP2808996B2 (ja) | 半導体装置の製造方法 | |
KR100901522B1 (ko) | 심볼릭 시뮬레이션을 이용한 스캔 체인 고장 진단 방법 및장치 | |
JPH0252446A (ja) | 集積回路の試験装置 | |
CN113148946B (zh) | 一种晶圆低可靠性失效管芯的标注方法和装置 | |
KR102092379B1 (ko) | 반도체 웨이퍼 검사방법, 이의 검사장치 및 기록매체 | |
JP2010044835A (ja) | 試験モジュールおよび試験方法 | |
JPH1115518A (ja) | 電子回路基板・装置の故障診断方式 | |
JP2006013348A (ja) | 半導体ウエーハの電気的特性テスト項目の評価方法およびそのシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190620 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200825 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200918 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6768119 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |