JP6755651B2 - 圧電素子及びその製造方法 - Google Patents

Description

本発明は、圧電センサや圧電モータ、圧電アクチュエータ等の用途に適した圧電素子に関するものである。

この種の圧電素子は、両面に電極となる金属膜がスクリーン印刷等により形成された大版基板（又は集合基板）をダイシング（切断）して個片化することにより製造されているのが一般的である。個片化された個々の圧電素子は、圧電基板の両面に一対の電極が形成された極めて薄い平板形状をなしている。

ここで、大版基板から個片化する際に金属膜がダイシングされると、ダイサーの刃先が進入してきた箇所に金属膜が塑性変形してできた張り出し、いわゆる「バリ」が発生する。そのため、圧電素子の両面に形成された各電極の外縁には、切断面の端から外向きに連なった状態で金属バリが残存する。このバリが放置されると、例えば一方の電極の外縁に沿って剥がれたバリが圧電素子の側面を超えて他方の電極に到達し、一対の電極間を接続してしまうことがある。結果として、これが電子機器におけるショートの発生要因となり、製品の信頼性を低下させる事態を招くこととなる。

このような背景から従来、ダイシングの過程で発生するこのようなバリの対策として、様々な試みがなされている。
例えば、半導体装置にあっては、ウエハ上でダイシングラインが交差する角部にバリが生じ易いことから、半導体基板のうち角部に相当する位置（ダイシングラインが交差する位置）に予め開口を形成しておき、そこに封止樹脂を充填した上で各開口間をダイシングすることにより、封止樹脂からなる角部を有した個々の半導体装置を切り出す製造方法がある（例えば、特許文献１を参照）。また、互いに直交する第１溝及び第２溝がダイシングラインに沿って予め形成された基板に対し、まず各溝が設けられた箇所をダイシングした後に、第１溝と第２溝とが交差する箇所を部分的に除去するという先行技術が開示されている（例えば、特許文献２を参照）。

特開２００９−２５２９１５号公報 特開２０１０−２７８３０９号公報

上述した先行技術によれば、金属膜をダイシングする際に発生するバリをある程度は抑制することができると考えらえる。しかしながら、これらの先行技術は、いずれもダイシングラインが交差する箇所に発生するバリへの対策としては有効であるものの、その他の位置（例えば、個片化した後の各辺上）に発生するバリには対処することができない。

また、先に挙げた先行技術の方法（特許文献１）においては、基板に予め開口を形成した上で、そこに封止樹脂を充填する工程が別途必要であるし、後に挙げた先行技術の方法（特許文献２）においては、予め第１溝及び第２溝を設ける工程に加えてダイシング後に第１溝と第２溝とが交差する箇所を除去する工程が別途必要となる。これら別途の工程を敢えて製造過程に用いることは、製造効率の低下やコスト上昇につながる。

そこで本発明は、製品の信頼性を向上させることができる技術の提供を目的とする。

上記の課題を解決するため、本発明は以下の手段を採用する。

すなわち、本発明の圧電素子は、厚み方向で対をなす外面が四辺形状をなす平板状の圧電体の少なくとも一方の外面に電極を形成した構成である。電極は、外面の縁辺部分を除く内側の領域全体を覆う導電膜の主電極部に加え、主電極部から外面の縁端の一部までを覆う導電膜の副電極部を少なくとも１箇所に有する。

圧電素子の特性上、圧電体の外面における電極の被覆面積が大きいほどより高い性能を発揮することができる。したがって、電極が主電極部に加え副電極部を有していることにより、副電極部の分だけ電極の被覆面積を拡大することが可能となる。その上で、本発明の圧電素子は、圧電体外面の縁端全体にまで導電膜を形成していないので、縁端に沿って長いバリが生じることはなく、製品としての信頼性を向上することができる。

好ましくは、圧電体の外面の縁端に沿う方向でみた副電極部の幅が圧電体の厚み以下に形成されている。

圧電素子は、大版基板をダイシングして個片化することにより製造されるのが一般的であり、電極を形成する導電膜がダイシングされるのに伴い、切断面には金属バリが発生する。よって、大版基板のダイシングにより製造された圧電素子には、切断面の一部を形成する電極に連なってバリが残存する場合がある。この態様の圧電素子においても、圧電体の外面縁端の一部までを覆っている副電極部に連なってバリが残存しうる。

ここで、副電極部の幅が圧電体の厚み以下に形成されていることにより、副電極部に連なって残存するバリの幅を圧電体の厚み以下に抑えることができる。これにより、たとえバリが発生しても、その幅が圧電体の厚みを超えることはない。したがって、圧電体の厚み方向の両外面に電極が形成されている場合に、仮にバリが副電極部から剥がれ落ちて圧電素子の側面に付着した場合でも、バリを介して両電極がつながる事態は発生し得ない。よって、ショートの発生を未然に回避することができ、製品の信頼性を向上させることが可能となる。

また、本願発明の圧電素子の製造方法は、以下の工程を含む。
〔配置工程〕
この工程では、シート状に形成された圧電基板の少なくとも一方の表面上に相互に直交する切断予定線を規定し、各切断予定線に沿って切断代より広い幅で断続的に延びる破線状のマスクを配置する。なお、マスクはスクリーン版上の不透過領域（金属ペーストを透過させない領域）として形成されていてもよい。

〔塗布工程〕
この工程では、配置工程を経た圧電基板に対し、マスクが配置された少なくとも一方の表面にペースト状の金属を塗布して金属膜を形成する。上記のスクリーン版を用いた塗布（印刷）手法であれば、マスク部分以外の圧電基板の表面には金属膜が形成されるが、マスク部分には金属膜が形成されない。

〔除去工程〕
この工程では、塗布工程を経た圧電基板の表面上からマスクを除去し、マスクが配置されていたマスク領域内にて圧電基板の表面が露出した大版基板を完成させる。なお、スクリーン版を用いた手法であれば、スクリーン版の除去とともにマスクも除去される。

〔切断工程〕
この工程では、除去工程を経て得られた大版基板を各切断予定線に沿ってダイシングし、個片化された圧電素子を得る。
ここで得られた圧電素子には、ダイシングラインに沿って金属膜が形成されていない領域が断続的に連なって破線状に形成されている。

本発明の製造方法により、先に挙げた態様の圧電素子を好適に得ることができる。すなわち、得られた圧電素子は、厚み方向に対をなす外面の少なくとも一方に電極が形成されており、電極は、外面の縁辺部分を除く内側全域を覆う金属膜（導電膜）の主電極部に加え、主電極部から外面の縁端の一部までを覆う金属膜（導電膜）の副電極部を有したものとなる。

好ましくは、配置工程で配置するマスクは、各切断予定線に沿って断続する個々の配置の間隔が除去工程により得られる圧電基板の厚み以下に設定される。

上記の態様であれば、圧電基板の少なくとも一方の表面上に配置する個々のマスクの間隔が圧電基板の厚み以下に設定されることにより、切断予定線に沿ってダイシングする過程で切断する金属膜の最大の長さは圧電基板の厚み以下となり、金属膜の切断面に連なって発生するバリの長さも同様に圧電基板の厚み以下となる。したがって、個片化された圧電素子の少なくとも一方の面に形成された電極に残存するバリの幅（圧電素子の幅でみた長さ）を圧電体の厚み以下に制御することができる。よって、ショートの発生を未然に回避することができ、製品の信頼性を向上させることが可能となる。

本発明によれば、製品の信頼性を向上させることができる。

圧電素子の使用形態を示す斜視図である。 圧電素子の平面図及び底面図である。 圧電素子の垂直断面図（図２中の各切断線に沿う断面図）である。 実施例及び比較例の圧電素子における金属バリの形成態様を説明する図である。 大版基板の平面図である。 大版基板の底面図である。 大版基板の一部（図５中の一点鎖線ＶＩＩに囲まれた枠内）を拡大した平面図である。 大版基板をダイシングする工程を説明する図である。 ダイシングにより個片化された圧電素子の斜視図である。 圧電素子（大版基板）の変形例を示す平面図である。

以下、本発明の実施形態について、図面を参照しながら説明する。なお、以下の実施形態は好ましい例示であり、本発明はこの例示に限定されるものではない。また、発明の理解を容易とするために、図面上の表現には誇張やデフォルメが含まれる場合がある。特に、大版基板及び圧電素子の縦（奥行）横（幅）のサイズに対して厚み（高さ）が実物よりも大きな比率で図示されていることがある。

〔圧電素子の形状〕
図１は、圧電素子１１の使用形態を表す斜視図である。この図に示されるように、圧電素子１１は、矩形平板状に形成された圧電セラミックス１２をその上下から挟むようにして２つの電極１４ａ，１４ｂが配置された３層構造をなしている。なお、ここでは矩形平板状としているが、圧電セラミックス１２の平面視形状を正方形その他の四辺形としてもよい。

第１電極１４ａ及び第２電極１４ｂはいずれも銀からなり、これらは薄膜状に形成されて圧電セラミックス１２の両面に密着している。図では厚みを極端に誇張して示しているが、第１電極１４ａ及び第２電極１４ｂの実際の厚みは極薄（数μｍ）である。絶縁体としての圧電セラミックス１２を両電極１４ａ，１４ｂの間に配置して絶縁距離を確保することにより、２つの電極１４ａ，１４ｂを一対の電極として機能させる。これら第１電極１４ａ及び第２電極１４ｂは、いずれか一方を一次側とし、他方を二次側とすることができる。圧電素子１１の使用形態においては、例えば振動板ＶＰの表面に第２電極１４ｂが接着されて固定された状態で使用され、圧電セラミックス１２が振動源として作用することができる。

なお、本実施形態においては第１電極１４ａ及び第２電極１４ｂの各縁部が異なる形状に形成されている。これらの形状については詳しく後述する。

図２は、圧電素子１１の平面図及び底面図である。
図２中（Ａ）：圧電素子１１の平面図である。圧電セラミックス１２の上面は、縁辺部分の一部を除く大半の領域が第１電極１４ａにより覆われている。第１電極１４ａは、さらに領域別に電極中央部１５（主電極部）及び電極凸部１６（副電極部）分かれる。このうち電極中央部１５は、圧電セラミックス１２上面の縁辺部分を除く内側の矩形領域を全面的に覆う部分に相当する。また電極凸部１６は、電極中央部１５から圧電セラミックス１２上面の縁端の一部まで延び出た凸状の領域を覆う部分に相当し、このような電極凸部１６は複数箇所に設けられている。ただし、電極中央部１５と電極凸部１６とは一様に連続して形成されており、切込み等はなされていない。また、電極中央部１５と電極凸部１６とで機能が異なることはなく、両者は一体として圧電セラミックス１２に電圧を印加する電極として機能する。

見方を変えると、圧電セラミックス１２上面の縁辺部分には、外周方向に沿って電極１４ａに覆われている箇所（電極凸部１６が形成された箇所）と電極１４ａに覆われていない箇所（電極凸部１６が形成されていない箇所）が交互に設けられている。以下、説明の便宜のために、圧電セラミックス１２の上下面において電極１４ａ，１４ｂに覆われていない箇所を「電極非形成領域」と称する場合がある。

電極凸部１６が形成されている箇所においては、その一端をなす圧電セラミックス１２の外周に重なる辺が一定の長さに形成されている。また、電極凸部１６が形成されていない箇所は、圧電セラミックス１２の上面外縁部が電極凸部１６を介して短冊状に区画されており、各短冊の幅（電極中央部１５の外周から圧電セラミックス１２の外周までの長さ）が一定の大きさに形成されている。圧電セラミックス１２の上面角部では、上面をなす各辺に沿って配置された２つの短冊が直交し、電極非形成領域が「く」の字型（又は「Ｌ」字型）に形成されている。

各電極非形成領域は第１電極１４ａに覆われていないため、この位置からは圧電セラミックス１２の上面が外部に露出している。電極１４ａ，１４ｂの形状を認識し易くするために、以降の図においては圧電セラミックス１２の露出箇所に対しグレーの染色を施して示すこととする。

図２中（Ｂ）：圧電素子１１の底面図である。圧電セラミックス１２の下面は、４つの角部を除いた全ての領域が電極１４ｂにより覆われている。角部に設けられた電極非形成領域は、角を中心とし半径を圧電セラミックス１２の上面における各短冊の幅と同程度かそれより小さい長さとする中心角９０°の扇形に形成されている。

図３は、圧電素子１１の垂直断面図（図２中に示された３つの切断線に沿う断面図）である。
図３中（Ａ）：図２中のＡ−Ａ切断線に沿う圧電素子１１の垂直断面図である。この位置において、圧電セラミックス１２は上下両面ともその幅方向の全域が電極１４ａ，１４ｂにより覆われており、外部に露出した箇所が存在しない。第２電極１４ｂ、圧電セラミックス１２、第１電極１４ａは何れも一様な平板状に形成されており、これらが下から順に重ねられてなる圧電素子１１は幅方向に長細い矩形状の断面を有している。

図３中（Ｂ）：図２中のＢ−Ｂ切断線に沿う圧電素子１１の垂直断面図である。この位置では、圧電セラミックス１２上面の幅方向外縁部が短冊状に区画されている。したがって、圧電セラミックス１２の上面にはその幅方向の両端部に第１電極１４ａに覆われていない電極非形成領域が存在している。これに対し、圧電セラミックス１２の下面は幅方向の全域に亘って第２電極１４ｂで覆われている。よって、圧電セラミックス１２は、上面にのみ外部に露出した箇所を有している。

図３中（Ｃ）：図２中のＣ−Ｃ切断線に沿う圧電素子１１の垂直断面図である。この位置は、圧電セラミックス１２の上面をなす各辺に沿って配置された各短冊の幅方向の中心部に相当し、圧電セラミックス１２の上面には複数の電極凸部１６が一定の間隔を置いて形成されている。ここで、圧電素子１１の幅方向でみた電極凸部１６の長さＬは、圧電セラミックス１２の厚みｔよりも小さい（又は厚みｔ以下）。すなわち、電極凸部１６の形成に際しては、Ｌ＜ｔ（又はＬ≦ｔ）の関係式が成り立つものとする。
またこの断面の位置は、圧電セラミックス１２の下面の角部にも重なっており、下面の幅方向両端部には電極１４ｂに覆われていない電極非形成領域が設けられている。よって、圧電セラミックス１２は、上下両面とも外部に露出した箇所を有している。

〔圧電素子の形状によるバリの形成態様の比較〕
図４は、本実施形態における圧電素子１１及び比較例としての圧電素子５１における金属バリの形成態様を説明する図である。図４中（Ａ）〜（Ｃ）において左右に並べられた２つの図のうち、左側には本実施形態における圧電素子１１が、右側には比較例としての圧電素子５１が示されている。

圧電素子は、極めて薄くまた小型であるという性質により、１つずつ個別に製造されることは考えにくく、層構造に形成された大きなシート状の基板を切断して個片化することにより大量製造されるのが一般的である。より具体的には、まず圧電基板の両面に電極の材料からなる金属層を塗布し又はスクリーン印刷や無電解めっき、スパッタ等の成膜方法により成膜した大版基板が形成され、全体を分極処理した後、大版基板に対し非常に薄いダイサーの刃先を所定の位置に進入させ、例えば格子状にダイシング（切断）する。このようにして大版基板を個片化することにより上下の面に分極された複数の圧電素子が効率的に製造される。

このようにして製造される結果、ダイシングされた切断面が個々の圧電素子の側面となる。また、大版基板の両面に形成された金属層のダイシングに伴い、個々の圧電素子の切断面には金属バリが形成される。金属バリは、除去しない限り側面に連続する位置に付着したまま留まる他、一部又は全部が剥がれ落ちて圧電素子の側面に沿って垂れ下がるケースも発生しうる。このとき、大版基板を形成する際に金属層の材料として採用した金属が柔らかい性質のものであるほど、その後の製造工程や使用過程において金属バリが剥がれ落ち易くなる。金属バリが圧電素子の側面に沿って垂れ下がと、上下面の電極間でショートを引き起こし、製品不良の要因ともなり得るため、これを回避するための対策が必要となる。以下、説明の便宜のため「金属バリ」を「バリ」と略称する場合がある。なお、圧電セラミックス自体にはダンシングによるバリは殆ど生じない。

図４中（Ａ）：ダイシングされた直後の圧電素子１１，５１を示す斜視図である。左に示された圧電素子１１においては、まず上面側に形成された第１電極１４ａが圧電セラミックス１２の上面の大半を覆っている。第１電極１４ａは、その外周の一部から更に外方に張り出した複数の電極凸部１６を有しており、これらが圧電素子１１の縁端まで延びている。圧電セラミックス１２上面の縁辺部分のうち、電極凸部１６が形成されていない箇所は第１電極１４ａに被覆されず外部に露出している。また、圧電素子１１の下面側には第２電極１４ｂが形成されている。第２電極１４ｂは、圧電セラミックス１２下面の角部を除く全域を覆っている。

これに対し、右に示された圧電素子５１においては、上面側に形成された第１電極５４ａ、下面側に形成された第２電極５４ｂとも、圧電セラミックス１２の上下各面の全域を覆っている。

図４中（Ｂ）：ダイシングされた直後の圧電素子１１，５１の角部ではない一部を拡大して示す正面図である。左に示された圧電素子１１においては、上面側に形成された第１電極１４ａのうち、圧電素子１１の側面を構成しているのは各電極凸部１６の端面のみである。よって、大版基板から個片化される際に電極凸部１６（第１電極１４ａ）をなす金属層から発生したバリ１８ａは、電極凸部１６の端面から上方に連続した位置に付着している。圧電素子１１の幅方向でみたバリ１８ａの長さは、最大で電極凸部１６の端面における長さＬとなりうる。バリ１８ａは第１電極１４ａと同じく銀で形成されているため非常に柔らかく、その後の取り扱いの過程で千切れて複数片に細分化されることもある。その場合は各片の長さがＬより当然に小さくなる。

一方、下面側に形成された第２電極１４ｂは、この図に示された位置においてはその端面全体が圧電素子１１の側面を構成している。よって、第２電極１４ｂをなす金属層から生じたバリ１８ｂは、第２電極１４ｂの端面から下方に連続した位置に付着している。バリ１８ｂの幅方向の長さは、最大で圧電素子１１の幅から角部２つ分の幅を差し引いた長さとなり、第１電極１４ａに付着したバリ１８ｂと比較すると格段に長い。しかしながら、上面側に形成されたバリ１８ａの場合とは異なり、バリ１８ｂは後の製造工程において第２電極１４ｂとともに振動板ＶＰの表面に接着されて固定されるため、これが剥離して圧電素子１１の側面に沿って捲れ上がるような心配はない。よって、下面側の第２電極１４ｂについいては、特段の対策を講じる必要はない。

これに対し、右に示された圧電素子５１においては、上面側に形成された第１電極５４ａ、下面側に形成された第２電極５４ｂとも、その端面全体が圧電素子５１の側面を構成している。第１電極５４ａをなす金属層から生じたバリ５８ａは第１電極５４ａの端面から上方に連続した位置に付着し、第２電極５４ｂをなす金属層から生じたバリ５８ｂは第２電極５４ｂの端面から下方に連続した位置に付着している。バリ５８ａ，５８ｂの幅方向の長さは最大で圧電素子５１の幅となるが、上述したようにその後の状況に応じて千切れて細分化することもあり、その場合は圧電素子５１の幅より小さくなる。例えば、この図に示された位置のバリ５８ａは、２箇所が千切れて３つの片に分断されているため、各片の幅は圧電素子５１の幅より小さい。

図４中（Ｃ）：ダイシングにより形成された金属バリが剥がれ落ちて垂れ下がった状態を示す図である。左に示された圧電素子１１においては、バリ１８ａの長さが上述したように電極凸部１６の長さＬ以下に形成されており、圧電セラミックス１２の厚みｔを超えないか、もしくは厚みｔに満たない。そのため、バリ１８ａが電極凸部１６（第１電極１４ａ）の端面から剥がれ落ちた場合に、仮にその一端が第１電極１４ａの側面に沿って垂れ下がることがあったとしても、他端が圧電セラミックス１２の厚みｔを超えて第２電極１４ｂの側面まで到達することは有り得ず、圧電セラミックス１２の側面に張り付くか或いは突出したまま留まるかのいずれかと状態なる。したがって、バリ１８ａの付着により両電極１４ａ，１４ｂがつながることはないため、圧電セラミックス１２の介在により実現された一対の電極１４ａ，１４ｂの絶縁状態を確実に保持することができる。

これに対し、右に示された圧電素子５１においては、バリ５８ａの長さが最大で圧電素子５１の幅にまで達し、圧電素子１１におけるバリ１８ａの長さと比較すると格段に長くなり得る。第１電極５４ａの端面から剥がれ落ちたバリ５８ａの長さが圧電セラミックス１２の厚みｔを超えている場合、バリ５８ａの一端が第１電極５４ａの側面に沿って垂れ下がりつつ、他端或いは他の部位が圧電セラミックス１２を跨いで第２電極５８ｂまで届くことがある。バリ５８ａが両電極５４ａ，５４ｂに付着した場合、バリ５８ａの介在により両電極５４ａ，５４ｂがつながった状態となる。その結果、圧電セラミックス１２の存在により保たれていた一対の電極５８ａ，５８ｂの絶縁状態が破壊されてショートを発生させる（本来の絶縁抵抗値を極端に上昇させる）。これが製品不良の要因となって製品の信頼性低下を招くこととなる。

以上のように、圧電素子１１の切断面におけるその幅方向でみた電極凸部１６（第１電極１４ａ）の長さＬを圧電セラミックス１２の厚みｔより小さく（又は厚みｔ以下に）形成することにより、凸部１４の端面に連なって形成されるバリ１８ａの長さを制御することができる。これにより、バリ１８ａが剥がれ落ちて圧電素子１１の側面に付着した場合でもショートを発生させない。したがって、製品不良の発生を回避して製品の信頼性を確保することが可能となる。

〔製造方法〕
次に、一実施形態の圧電素子１１の製造方法について説明する。圧電素子１１の製造には、多数の個体製品が集合した大版基板（集合基板）を用いる。なお、ここでは説明の便宜上、塗布又はスクリーン印刷により第１銀膜４０ａ及び第２銀膜４０ｂを形成する場合を例に挙げて説明するが、成膜方法はこれに限定されず、他の方法（例えば、無電解めっき、電気めっき等の湿式めっき法やスパッタ、真空蒸着、イオンプレーティング、ＣＶＤ等の乾式めっき法）を用いて形成することも可能である。

〔大版基板の形状〕
図５は、大版基板１０の平面図である。この図に示す大版基板１０からは、例えば９個の製品（圧電素子１１）を得ることができる。なお、１枚の大版基板１０から何個の製品を得るかは任意であり、図示の例に限定されない。
図５に示されているように、大版基板１０の上面には、格子状に露出枠３２が形成されており、この露出枠３２を除いた全域は第１銀膜４０ａで覆われている。第１銀膜４０ａは、ペースト状の銀からなり、大版基板１０の中間層をなすセラミックス層２０の上面に塗布又はスクリーン印刷されることにより形成されている。露出枠３２は、第１銀膜４０ａに形成された細長い矩形状の開口である第１露出部３０ａの集合である。すなわち、第１露出部３０ａは、その長手方向に一定間隔で複数個整列して縦横に延びる帯を形成し、これら縦横の帯が互いに直交することで、全体と露出枠３２を構成する。このような露出枠３２により、マス目の内側には３×３のマトリックス状に製品となる予定領域が配置されている。見方を変えると、複数の第１露出部３０ａが整列してなる縦横の帯によって第１銀膜４０ａが複数の略矩形領域に区画されていることになる。

上記のように、第１露出部３０ａは第１銀膜４０ａに形成された開口の部分であり、その輪郭の内側からセラミックス層２０の上面が露出している。大版基板１０の層構造を認識し易くするために、以降の図においてはセラミックス層２０の露出箇所に対しグレーの染色を施して示すこととする。なお、第１露出部３０ａは、第１銀膜４０ａの形成後にこれに穿孔して形成してもよいが、ここでは第１銀膜４０ａの元となる銀ペーストをセラミックス層２０の上面に延ばす際に、第１露出部３０ａの形状に模られたマスクを用いることにより形成されるものとする。第１銀膜４０ａが形成された後でマスクを除去すると、その位置（第１露出部３０ａ）からセラミックス層２０が外部に露出する。結果として、第１銀膜４０ａの一部に第１露出部３０ａの形状の孔が穿孔されたのと同等の構造に仕上げられる。

図６は、大版基板１０の底面図である。大版基板１０の下面（底面）は、複数の第２露出部３０ｂが形成された箇所を除いた全域が第２銀膜４０ｂで覆われている。第２銀膜４０ｂは、上述した第１銀膜４０ａと同様の方法で形成されたセラミックス層２０の下面に密着する銀からなる層である。第２露出部３０ｂは、第２銀膜４０ｂに形成された略円形状の孔であり、大版基板１０の下面に一定の間隔おきに縦横に整列配置されている。大版基板１０の下面における第２露出部３０ｂの形成位置は、大版基板１０の上面において露出枠３２を構成する第１露出部３０ａが整列してなる縦横の帯が互いに交差する位置（交点）と重なっている。

〔大版基板の製作〕
本実施形態の製造方法において、以下の工程を通じて大版基板１０が製作される。
〔配置工程〕
予め、大版基板１０に相当する大きさの圧電基板（圧電セラミックス１２の集合基板）を用意し、圧電基板の表面（いずれか一方の外面）にマスクを配置する。配置するマスクのパターンは、図５に示す個々の第１露出部３０ａを縦横の帯状に連ねて露出枠３２を構成した態様とする。逆に言えば、ここでマスクした領域が露出枠３２として大版基板１０に形成される。スクリーン印刷を用いる場合、スクリーン版にマスクパターンを予め形成しておく。
ここで、マスクを置く位置は、圧電基板の表面に予め規定した切断予定線上である。切断予定線は、後の工程で大版基板１０をダイシングする際の仮想的な線であり、図５の例では縦横に４本ずつ規定されている。また、切断予定線に対するマスクの幅は、ダイシングによる切断代（ダイサーの幅）よりも広いものとする。

〔塗布工程〕
特に図示していないが、マスクを配置した状態の圧電基板に銀ペーストをスクリーン印刷し、図５に示す第１銀膜４０ａを形成する。

〔除去工程〕
スクリーン版とともにマスクを除去する。これにより、圧電基板上でマスクが配置されていた位置（マスク領域）には第１露出部３０ａが形成され、その他の領域には第１銀膜４０ａが形成される。マスクの除去により、図５に示される大版基板１０が得られる。

その他、図示していないが、圧電基板の裏面（他方の外面）にも銀ペーストを塗布し、図６に示される第２銀膜４０ｂを形成する。ここでは、切断予定線が縦横で交差する位置に円形状のマスクを配置する。これにより、マスクの除去後に第２露出部３０ｂが形成される。

〔分極処理〕
図示していないが、圧電基板の両面に銀ペーストを塗布して電極を形成すると、大版基板１０全体を分極処理する。

〔大版基板からの個片化（ダイシング）〕
図７は、大版基板の一部（図５中の一点鎖線ＶＩＩに囲まれた枠内）を拡大した平面図である。露出枠３２を構成する複数の第１露出部３０ａは、一定の間隔Ｌを置いて整列配置されている。

この図においては、露出枠３２を形成する第１露出部３０の帯を整列方向に縦断する位置に黒い太線が引かれている。この太線はダイシングラインＤＬを示しており、大版基板１０をダイシングする際にはこのダイシングラインＤＬに沿ってダイサーの刃先を進入させる。その結果、大版基板１０は露出枠３２を形成する各帯の略中心位置で切断され、露出枠３２により区画されていた各領域が個片化されることにより矩形状の圧電素子が一度に複数個まとめて製造される。例えば、この説明で用いた大版基板１０は露出枠３２により３×３のマトリックスに区画されているため、ダイシングすることにより９個の個片が得られる（９個の圧電素子１１が製造される）。

また、ダイシングラインＤＬが交差する位置は露出枠３２を構成する第１露出部３０ａが直交する位置に重なる。この位置はさらに、大版基板１０の下面に形成された第２露出部３０ｂが形成されている位置にも重なっている。したがって、ダイシングすることにより得られる各個片の角部は、大版基板１０を銀膜４０ａ，４０ｂのいずれにも覆われていない位置でダイシングすることによりセラミックス層２０のみで形成される。言い換えると、各個片の角部は銀膜４０ａ，４０ｂのダイシングがなされることなく形成されているため、結果としてこの位置ではバリが発生しない。

なお、露出枠３２を形成する各帯の幅、より具体的には第１露出部３０ａの幅（短手方向の長さ）については、形状を理解し易くするために大きく誇張して図示したが、実際にはダイシングラインＤＬに対するダイサーの進路のごく僅かなずれを許容できる程度の小さな幅（切断代に多少の余裕を持たせた大きさ）に形成されている。セラミックス層２０の表面に対する銀膜４０ａ，４０ｂの被覆面積が大きいほど、個片化されて得られる圧電素子１１の性能がより高くなる。そのため、第１露出部３０ａの幅は、好ましくはダイシングに用いるダイサーの刃幅よりは大きく、かつ刃幅との差ができる限り小さく形成されていることが望ましい。

〔切断工程〕
図８は、大版基板１１をダイシングする工程を説明する図である。
図８中（Ａ）：大版基板１１にダイサーＤＣを進入させる様子を表している。ダイサーＤＣは回転刃を有しており、その刃先は非常に薄く、第１露出部３０ａの幅（短手方向の長さ）よりも薄く形成されている。なお、説明の便宜のため、この図においてはダイサーＤＣがコンパクトに描かれているが、実際のダイサーＤＣは大版基板１１に対する大きさの比率がこの図よりも遥かに大きい。

大版基板１１をダイシングする際には、その事前準備として、大版基板１１を粘着力のある台紙ＴＰに位置合わせした上で接着させて固定させる。多くの場合、発泡テープやＵＶテープ等が台紙ＴＰとして用いられる。

大版基板１１を台紙ＴＰに固定させた後で、ダイサーＤＣをダイシングラインＤＬに進入させる。大版基板１１に進入したダイサーＤＣは刃先を回転させながら大版基板１１を垂直方向に切断しつつ、図中の白抜き矢印の方向に徐々に進入していく。ダイシングラインＤＬ上には第１露出部３０、すなわち第１銀膜４０ａが形成されていない箇所と第１銀膜４０ａが長さＬに形成されている箇所とが交互に配置されており、ダイサーＤＣが進入することによりこれらの箇所が交互に切断されていく。したがって、露出枠３２の外縁より内側（個片の一部となり得る領域内）で連続して切断される第１銀膜４０ａの最大長はＬとなり、この位置ではダイサーＤＣが第１銀膜４０ａに対し長さＬを超えて刃先を進入させることはない。

図８中（Ｂ）：ダイサーＤＣが大版基板１０に進入する様子を示す垂直断面図（図７中のＶＩＩＩ−ＶＩＩＩ線に沿う断面図）である。この図では、ダイサーＤＣが第１銀膜４０ａを完全に切断し、セラミックス層２０の切断を間もなく終えつつ第２銀膜４０ｂに差し掛かっている段階が示されている。ダイサーＤＣは刃先が回転しながら大版基板１０に進入していくが、第１銀膜４０ａは柔らかく展延性が高い銀で形成されているため、進入してきた刃先に接触した箇所が徐々に延びていく。その結果、第１銀膜４０ａにはその切断面に連なるようにしてバリ５０ａが形成される。第２銀膜４０ｂについても、完全に切断されることによりこれと同様の流れでバリ５０ｂが形成される。これに対し、セラミックス層２０では刃先に接触された箇所が粉砕されて周囲に飛散するため、個片にはセラミックス層２０の切断屑が残存しない。

図８中（Ｃ）：ダイシングされた直後の大版基板１０を示す垂直断面図（図７中のＶＩＩＩ−ＶＩＩＩ線に沿う断面図）である。大版基板１０をなす第１銀膜４０ａ、セラミックス層２０及び第２銀膜４０ｂの３層が垂直方向に完全に切断されて左右の２つの部位（個片）に切り離されている。第１銀膜４０ａの切断面に連なる位置には上方に延び出たバリ５０ａが、第２銀膜４０ｂの切断面に連なる位置には下方に延び出たバリ５０ｂがそれぞれ形成されている。
なお、この時点では大版基板１０をダイシングすることにより得られた各個片がまだ台紙ＴＰに接着したままである。この後の工程で各個片から台紙ＴＰを剥離させることにより、圧電素子の製造工程が完結する。

図９は、ダイシングにより個片化された圧電素子１１の斜視図である。圧電素子１１は、第１銀膜４０ａ、セラミックス層２０、第２銀膜４０ｂの３つの層が順に重ねられてなる大版基板１０がダイシングされたことにより、電極１４ａ、圧電セラミックス１２、電極１４ｂの３層構造を有している。圧電素子１１の各側面は大版基板１０の切断面により形成されている。電極凸部１６は、第１銀膜４０ａが長さＬに形成された箇所がダイシングされたことにより形成されている。電極凸部１６の端面にはダイシングの際に生じた長さＬ以下のバリ１８ａが連なっている。圧電素子１１の角部は、上下面ともセラミックス層２０が露出した位置でダイシングされて形成されているため、ここにはバリが存在しない。

〔圧電素子（大版基板）の変形例〕
図１０は、圧電素子６１の素となる大版基板６０の変形例を示す平面図である。この変形例は、第１露出部の形状が上述した実施形態におけるものとは大きく異なっている。上述した大版基板１０においては、第１露出部３０ａが細長い矩形状に形成されていたのに対し、変形例としての大版基板６０においては、第１露出部８０ａが略正円状及び略楕円状に形成されており、縦方向には略正円状の第１露出部８０ａが、横方向には略楕円状の第１露出部８０ａが、それぞれ長さＬの間隔を置いて整列配置されている。

第１露出部８０ａをこのような曲線的な形状に形成することにより、矩形状に形成する場合に比べセラミックス層２０の上面における第１銀膜４０ａの被覆面積をより大きくすることができる。その結果、この大版基板６０をダイシングすることでより性能の高い圧電素子６１を製造することが可能となる。

但し、第１露出部８０ａを曲線的な形状とした場合、ダイシング時にダイサーの進路がダイシングラインＤＬから僅かにずれただけでも第１銀膜４０ａから生じるバリの長さがＬを大きく超えることとなり、ショート発生の要因となり得る。したがってこの形状は、ダイシングの際にダイシングラインＤＬに沿って正確にダイサーを進入させることが可能な製造環境下においてのみ有効である。

このように、本実施形態の圧電素子１１によれば、振動板ＶＰに接着されない上面側に形成される第１電極１４ａが複数の電極凸部１６を有しており、この電極凸部１６の幅が圧電セラミックス２０の厚み以下の大きさに形成されることにより、電極凸部１６（電極１４ａ）に連なって生じたバリの長さを圧電セラミックス２０の厚み以下に制御することができる。これにより、バリが剥がれ落ちて圧電素子１１の側面に付着した場合でも、バリを介して両電極１４ａ，１４ｂがつながることはないため、ショートの発生を未然に回避することができ、製品に対する信頼性を向上させることが可能となる。

また、発生し得るバリの長さを圧電セラミックス２０の厚み以下に制御するにあたっては、圧電素子１１を製造過程で用いるマスクの形状及び位置を工夫することのみにより実現しており、ダイシング前に何らかの事前準備を行なったり、ダイシング後に発生したバリを除去したりといった、バリの対策のみを目的とする別途の工程が不要である。したがって、本実施形態の圧電素子の製造方法によれば、製造効率およびコストを現状維持しつつダイシングに伴い生じるバリの長さを制御することができ、信頼性の高い製品を製造することが可能となる。

本発明は、上述した実施形態に制約されることなく、種々に変形して実施することが可能である。例えば、圧電素子１１においては、上面側の電極にのみ電極凸部１６を形成し、この長さＬを圧電セラミックス２０の厚みｔ以下とすることによりこの端面に連なって発生するバリの長さを制御してショートの発生を回避しているが、下面側の電極にも電極凸部１６を形成してもよい。またその際に、上面側と下面側とで電極凸部１６の位置を意図的にずらして配置することも可能である。

第１電極１４ａ及び第２電極１４ｂはいずれも銀で形成したが、これに限定されない。電極としての所望の性能を発揮し得る材料であれば、銀以外の金属を採用してもよい。

また、説明の便宜のために、大版基板１０は電極非形成領域の帯が３×３のマトリックス上に組まれたものを用い、ここから９個の略正方形の個片にダイシングされる工程を示したが、大版基板１０に形成されるマトリックは状況に応じて適宜所望の個数及び形状を選択可能である。

１１， ５１， ６１ 圧電素子
１２ 圧電セラミックス（圧電体）
１４ａ，５４ａ 第１電極（電極）
１４ｂ，５４ｂ 第２電極（電極）
１５ 電極中央部（主電極部）
１６ 電極凸部（副電極部）
１８ａ，５８ａ バリ
１８ｂ，５８ｂ バリ
１０ ，６０ 大版基板
２０ セラミックス層（圧電基板）
３０ａ，８０ａ 第１露出部（マスク領域）
３０ｂ 第２露出部（マスク領域）
３２， ８２ 露出枠
４０ａ 第１銀膜（金属膜）
４０ｂ 第２銀膜（金属膜）

Claims (4)

1. 厚み方向で対をなす外面が四辺形状をなす平板状の圧電体と、
   前記外面の縁辺部分を除く内側の領域全体を覆う導電膜の主電極部に加え、前記主電極部から前記外面の縁端の一部までを覆う導電膜の副電極部を少なくとも１箇所に有する、各前記外面に異なる形状で形成された電極と
   を備えた圧電素子。
2. 請求項１に記載の圧電素子において、
   前記電極は、
   少なくとも一方の前記外面において、前記外面の縁端に沿う方向でみた前記副電極部の幅が前記圧電体の厚み以下に形成されていることを特徴とする圧電素子。
3. シート状に形成された圧電基板の表面上に相互に直交する切断予定線を規定し、一方の表面に各切断予定線に沿って切断代より広い幅で断続的に延びる破線状の第１マスクを配置しつつ、他方の表面に前記第１マスクとは異なる形状の第２マスクを配置する配置工程と、
   前記配置工程を経た圧電基板の表面に金属膜を形成する塗布工程と、
   前記塗布工程を経た圧電基板の表面上から前記第１及び第２マスクを除去し、前記第１及び第２マスクが配置されていたマスク領域内にて圧電基板の表面が露出した大版基板を完成させる除去工程と、
   前記除去工程を経て得られた前記大版基板を前記各切断予定線に沿ってダイシングし、個片化された圧電素子を得る切断工程と
   を含む圧電素子の製造方法。
4. 請求項３に記載の圧電素子の製造方法において、
   前記配置工程で配置する前記第１マスクは、
   各切断予定線に沿って断続する個々の配置の間隔が前記除去工程により得られる前記圧電基板の厚み以下に設定されることを特徴とする圧電素子の製造方法。