JP6750380B2 - 制御装置、ストレージ装置、及び制御プログラム - Google Patents

制御装置、ストレージ装置、及び制御プログラム Download PDF

Info

Publication number
JP6750380B2
JP6750380B2 JP2016154247A JP2016154247A JP6750380B2 JP 6750380 B2 JP6750380 B2 JP 6750380B2 JP 2016154247 A JP2016154247 A JP 2016154247A JP 2016154247 A JP2016154247 A JP 2016154247A JP 6750380 B2 JP6750380 B2 JP 6750380B2
Authority
JP
Japan
Prior art keywords
unit
svc
monitoring
information
abnormality
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016154247A
Other languages
English (en)
Other versions
JP2018022405A (ja
Inventor
町田　達彦
達彦 町田
章二 大嶋
章二 大嶋
宏和 松林
宏和 松林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2016154247A priority Critical patent/JP6750380B2/ja
Priority to US15/658,453 priority patent/US10454757B2/en
Publication of JP2018022405A publication Critical patent/JP2018022405A/ja
Application granted granted Critical
Publication of JP6750380B2 publication Critical patent/JP6750380B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/06—Management of faults, events, alarms or notifications
    • H04L41/0654—Management of faults, events, alarms or notifications using network fault recovery
    • H04L41/0659—Management of faults, events, alarms or notifications using network fault recovery by isolating or reconfiguring faulty entities
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/06—Management of faults, events, alarms or notifications
    • H04L41/0695—Management of faults, events, alarms or notifications the faulty arrangement being the maintenance, administration or management system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/06—Management of faults, events, alarms or notifications
    • H04L41/0654—Management of faults, events, alarms or notifications using network fault recovery
    • H04L41/0663—Performing the actions predefined by failover planning, e.g. switching to standby network elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/22—Alternate routing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Debugging And Monitoring (AREA)
  • Hardware Redundancy (AREA)

Description

本発明は、制御装置、ストレージ装置、及び制御プログラムに関する。
ストレージ装置では、例えば同種の装置やケーブル等を複数設け、ホストと記憶装置との間のアクセス制御を行なう制御装置や、制御装置と記憶装置との間のパス等を冗長化することで、システムの可用性や性能の向上が図られることがある。
また、制御装置、例えばController Module（ＣＭ）が複数設けられる場合、これらのＣＭ間の通信を行なうために、ストレージ装置にスイッチユニットがそなえられることがある。このスイッチユニットについても、システムの可用性や性能向上のために冗長化され、例えばストレージ装置のバックパネルに接続される場合がある。
特開２００４−３４１９８２号公報 特開２００８−３３５８８号公報 特開２００５−１２２７６３号公報
上述したストレージ装置においては、バックパネルが冗長化されていないため、バックパネルが故障した場合、ストレージ装置は、その運用が停止され、例えばストレージ装置全体の電源がオフにされてからバックパネルの交換が行なわれることになる。
このように、複数の制御装置をそなえるストレージ装置において、可用性が低下する場合がある。
１つの側面では、本発明は、ストレージ装置の可用性を向上させることを目的の１つとする。
１つの態様では、本件の制御装置は、複数の記憶装置に対するアクセスを制御する複数の制御装置のうちのいずれかの制御装置であってよく、受信部及び切替部をそなえてよい。前記受信部は、前記複数の制御装置間の通信を中継する中継装置がそなえる第１及び第２の監視部のうちの、第１の管理情報を管理し前記中継装置の監視を行なう前記第１の監視部から、前記第１の監視部により検出された前記中継装置内の異常に関する情報を受信してよい。前記切替部は、受信した前記異常に関する情報が、前記第１の監視部と、第２の管理情報を管理し前記中継装置の監視を行なう前記第２の監視部と、の間の第１の通信経路を形成するブリッジ部の異常に関する情報である場合、切替処理を行なってよい。前記切替処理は、前記第１の監視部と前記第２の監視部との間で前記第１及び第２の管理情報の同期に用いられる通信経路を、前記ブリッジ部を経由する前記第１の通信経路から、前記制御装置と前記第１及び第２の監視部との間をそれぞれ接続する通信線を経由する第２の通信経路に切り替える処理であってよい。
１つの側面では、ストレージ装置の可用性を向上させることができる。
一実施形態に係るストレージ装置の構成例を示すブロック図である。 図１に示す中継装置の構成例を示すブロック図である。 図１に示すService Controller（ＳＶＣ）及びＣＭのハードウェア構成例を示すブロック図である。 図１及び図２に示すＳＶＣの監視制御処理に係る機能構成例を示すブロック図である。 監視制御の動作モードの一例を示す図である。 監視制御の動作モード別のイベント動作例を示す図である。 Midplane（ＭＰ）ブリッジに異常が発生した場合の監視制御への影響範囲を例示する図である。 図１に示すＣＭの監視制御処理に係る機能構成例を示す図である。 ＣＭが管理する構成情報の一例を示す図である。 ＭＰブリッジが正常の場合のストレージ装置の動作例を説明するフローチャートである。 ＭＰブリッジが正常の場合に用いられる監視パスの一例を示す図である。 ＭＰブリッジが異常の場合のストレージ装置の動作例を説明するフローチャートである。 一実施形態に係るストレージ装置におけるＭＰブリッジが異常の場合の動作例を説明するフローチャートである。 ＭＰブリッジが異常の場合に用いられる監視パスの一例を示す図である。 ＭＰブリッジが復旧する場合のストレージ装置の動作例を説明するフローチャートである。
以下、図面を参照して本発明の実施の形態を説明する。ただし、以下に説明する実施形態は、あくまでも例示であり、以下に明示しない種々の変形や技術の適用を排除する意図はない。すなわち、本実施形態を、その趣旨を逸脱しない範囲で種々変形して実施することができる。なお、以下の実施形態で用いる図面において、同一符号を付した部分は、特に断らない限り、同一若しくは同様の部分を表す。
〔１〕一実施形態
〔１−１〕ストレージ装置の構成例
図１は一実施形態に係るストレージ装置１の構成例を示すブロック図である。図１に示すように、ストレージ装置１は、例示的に、中継装置２、１以上（図１ではｎ；ｎは自然数）のController Enclosure（ＣＥ）３−１〜３−ｎ、及び複数のDrive Enclosure（ＤＥ）５をそなえてよい。なお、以下の説明においてＣＥ３−１〜３−ｎを区別しない場合には単にＣＥ３と表記する。また、ＣＥ３−１〜３−ｎをそれぞれＣＥ＃０〜ＣＥ＃ｎ−１と表記する場合がある。中継装置２は、例えばFront-End Enclosure（ＦＥ）であってよい。
ストレージ装置１は、ＤＥ５に複数の記憶装置５１を搭載し、ホスト装置（図示省略）に対して記憶装置５１の記憶領域を提供する。例えばストレージ装置１は、Redundant Arrays of Inexpensive Disks（ＲＡＩＤ）を用いて複数の記憶装置５１にデータを分散又は冗長化した状態で保存してもよい。なお、ＣＥ３が記憶装置５１を内部にそなえていてもよい。
ＣＥ３は、中継装置２及びＤＥ５とそれぞれ接続され、種々の制御を行なう制御筐体の一例である。ＣＥ３は、例示的に、複数（図１では２つ）のＣＭ４をそなえてよい。以下の説明において、ＣＥ３内のＣＭ４をＣＭ＃０及びＣＭ＃１と表記する場合がある。なお、ＣＥ３−１〜３−ｎはそれぞれ同様の構成であってもよく、ＣＭ４についても他のＣＭ４と同様の構成であってもよいため、以下、ＣＥ３及びＣＭ４の説明を、図１に示すＣＥ３−１（及びＣＭ４）を例に挙げて説明する。
ＣＭ４は、図示しないホスト装置から複数の記憶装置５１に対するアクセスを制御する制御装置（コントローラ）又は情報処理装置（コンピュータ）の一例である。
図１の例では、一実施形態に係るＣＭ４は、ＣＥ３内の他のＣＭ４との間で冗長化（例えば二重化）されている。これらのＣＭ４は、例えばSmall Computer System Interface（ＳＣＳＩ）に準拠したSerial Attached SCSI（ＳＡＳ）等のケーブルにより接続してもよい。なお、図１の例では、ＣＥ３内の各ＣＭ４はそれぞれＣＥ３に対応するＤＥ５の各々に直接的に又は間接的に接続されており、アクセス経路の冗長化が図られている。
また、一実施形態において、ストレージ装置１における複数のＣＭ４には、マスタＣＭ４が含まれてもよい。マスタＣＭ４は、ホスト装置、中継装置２、又は他のＣＭ４（スレーブＣＭ４）等からの要求に応じて、ストレージ装置１に係る種々の制御を行なう。
さらに、ストレージ装置１における複数のＣＭ４（マスタＣＭ４及びスレーブＣＭ４）は、相互に通信（以下、ＣＭ間通信と表記する）を行なってもよい。ＣＭ間通信により、複数のＣＭ４は、ストレージ装置１の制御や複数の記憶装置５１へのアクセス等に関する情報の共有（同期）又は通知等を行なうことができる。ＣＭ４の詳細については後述する。
ＤＥ５は、複数の記憶装置５１をそなえ、ＣＥ３（ＣＭ４）からの要求に応じて記憶装置５１に対するデータ等の書き込み又は読み出し等の種々のアクセスを行なってよい。なお、図１の例では、４つのＤＥ５がグループ化されている（纏められている）が、当該グループ化された４つのＤＥ５はカスケード状に接続（縦列接続）されていることを表している。
記憶装置５１は、種々のデータやプログラム等を格納するハードウェアの一例である。記憶装置５１としては、例えばHard Disk Drive（ＨＤＤ）等の磁気ディスク装置や、Solid State Drive（ＳＳＤ）等の半導体ドライブ装置等の各種記憶装置が挙げられる。
中継装置２は、複数のＣＭ４に接続され、ＣＭ４間の通信を中継する（例えば、ＣＭ４間で送受信される情報を中継する）装置の一例である。中継装置２は、例示的に、冗長化された複数（図１では２つ）のMidplane（ＭＰ）２０−１及び２０−２と、これらのＭＰ２０−１及び２０−２を接続するＭＰブリッジ２１とをそなえてよい。なお、以下の説明においてＭＰ２０−１及び２０−２を区別しない場合には単にＭＰ２０と表記する。
ＭＰ２０は、例示的に、冗長化された複数（図１では２つ）のFront End Router（ＦＲＴ）２２と、Service Controller（ＳＶＣ）２３とをそなえてよい。
ＦＲＴ２２は、複数のＣＭ４の各々を互いに通信可能に接続する接続部の一例である。ＦＲＴ２２は、例えばPeripheral Component Interconnect (PCI) Express（ＰＣＩｅ）に準拠したアダプタを複数そなえ、複数のＣＭ４の各々とＰＣＩｅに対応したケーブル等によって接続されてもよい。
ＳＶＣ２３は、管理情報２３３ａ（図４参照）を管理し、中継装置２の監視を行なう監視部又は情報処理装置（コンピュータ）の一例である。また、ＳＶＣ２３は、複数のＣＥ３の電源制御、例えば電源のオン／オフの制御等を行なうことができる。
ＳＶＣ２３は、例えばＣＭ４との接続用のインタフェースを複数そなえ、複数のＣＭ４の各々とケーブル等によって接続されてもよい。図１の例では、“ＣＥ＃０＿ＣＭ＃０，＃１〜ＣＥ＃ｎ−１＿ＣＭ＃０，＃１”と表記されたＳＶＣ２３側の実線で示す通信線が、“ＳＶＣ＃０，＃１”と表記されたＣＭ４側の実線で示す通信線に繋がることで、ＳＶＣ２３と複数のＣＭ４の各々とが接続される。なお、ＳＶＣ２３は、ストレージ装置１の他のコンポーネントについても監視及び電源制御を行なってもよい。
また、一実施形態において、中継装置２における複数のＳＶＣ２３には、上述したストレージ装置１の監視や電源制御等を主導で実施するマスタＳＶＣ２３が含まれてもよい。マスタＳＶＣ２３は、ＣＭ４等との間で通信を行なってよい。マスタＳＶＣ２３において異常が発生した場合、他のＳＶＣ２３（スレーブＳＶＣ２３）がマスタＳＶＣ２３に昇格し、上述したストレージ装置１の監視や電源制御等を引き継いでよい。
ＭＰブリッジ２１は、複数のＭＰ２０を通信可能に接続するブリッジ部の一例である。ＳＶＣ２３は、ＭＰブリッジ２１を介して他系（例えば、他方のＭＰ２０及びＭＰ２０に接続されたモジュール）の監視を行なってよい。中継装置２の詳細については後述する。
なお、ストレージ装置１は、上述した中継装置２、ＣＥ３、及びＤＥ５を搭載するために、例えばラック（図示省略）をそなえ、このラック内に中継装置２、ＣＥ３、及びＤＥ５を抜き挿し可能に搭載することができる。
上述した構成により、一実施形態に係るストレージ装置１において、ＣＭ４は、複数のＭＰ２０におけるいずれかのＦＲＴ２２を経由して、他のＣＭ４との間で通信を行なうことができる。このように、ストレージ装置１においてはＣＭ４間通信の経路の冗長化が図られている。
ここで、ＭＰブリッジ２１は、コストが高いことや実装スペース不足等の理由から、図１に示すように冗長化されない場合がある。このため、例えば、ＭＰブリッジ２１に故障等の異常が発生した場合、ＭＰ２０−１及び２０−２間の通信に失敗し、マスタＳＶＣ２３とスレーブＳＶＣ２３との間で互いの状態を確認することが困難になる場合がある。
ＭＰブリッジ２１の障害に対応するため、例えば、ＭＰブリッジ２１に異常が発生した場合、マスタＳＶＣ２３及びＣＭ４が協働して、中継装置２内の他系を切り離す（縮退させる）ことにより、システムの継続動作を実現することが考えられる。
しかし、他系を縮退させることにより、中継装置２の二重化構成が崩れた状態での継続動作となるため、例えば、他系を縮退させた状態で、動作する自系（マスタ側）のモジュールに異常が発生した場合、ストレージ装置１がダウンする可能性がある。
また、二重化構成が崩れた状態での継続動作においても、縮退側のファンや電源に関しては、ファームウェア的に切り離された状態ではあるもののハードウェア的には動作している状態である。換言すれば、縮退側のファンや電源は、監視モジュールとしてのＳＶＣ２３が不在な状態で動作していることになる。従って、このような縮退側のファンや電源に異常が検出した場合、中継装置２では、異常の検出が困難となり、ストレージ装置１のダウン等を引き起こす可能性がある。
そこで、一実施形態に係るストレージ装置１では、ＭＰブリッジ２１が異常となり中継装置２の系間通信のアクセスパスが絶たれた場合、ＭＰブリッジ２１を介してＳＶＣ２３間で実施していた監視制御の処理を、ＣＭ４と各ＳＶＣ２３との間で処理する。
以下、マスタＳＶＣ２３が主導で、ＭＰブリッジ２１を介してＳＶＣ２３間で実施する監視制御処理の動作モードを「マスタＳＶＣ監視モード」と表記し、ＣＭ４と各ＳＶＣ２３との間で実施する監視制御処理の動作モードを「ＳＶＣ独立動作モード」と表記する。なお、マスタＳＶＣ監視モード及びＳＶＣ独立動作モードの詳細については後述する。
このように、一実施形態によれば、ＭＰブリッジ２１が異常の場合、監視制御の動作モードをマスタＳＶＣ監視モードからＳＶＣ独立動作モードに切り替える。これにより、中継装置２内のモジュールの冗長性が維持された状態で継続動作が可能となり、ストレージ装置１の信頼性を向上させることができる。
〔１−２〕ハードウェア構成例
・中継装置２について
次に、図２及び図３を参照して、図１に示す中継装置２のハードウェア構成例について説明する。図２に示すように、中継装置２は、例示的に、上述した２つのＭＰ２０−１及び２０−２（＃０及び＃１）、ＭＰブリッジ２１、４つのＦＲＴ２２（＃０〜＃３）、並びに２つのＳＶＣ２３（＃０及び＃１）をそなえてよい。また、中継装置２は、２つのＭＰ−ＥＸＴ２０ａ−１及び２０ａ−２（＃０及び＃１）、並びに２つのＭＰ−ＰＳＵ２０ｂ−１及び２０ｂ−２（＃０及び＃１）をそなえてよい。さらに、中継装置２は、４つのFan Unit（ＦＡＮＵ）２４（＃０〜＃３）、並びに４つのPower Supply Unit（ＰＳＵ）２５（＃０〜＃３）をそなえてよい。
以下の説明において、中継装置２がそなえる各ユニット（図２に例示する各ブロック）を特定する場合、符号に代えて＃０〜＃３を用い、例えばＭＰ２０−１及び２０−２をそれぞれＭＰ＃０及びＭＰ＃１と表記する場合がある。また、ＭＰ−ＥＸＴ２０ａ−１及び２０ａ−２を単にＭＰ−ＥＸＴ２０ａと表記し、ＭＰ−ＰＳＵ２０ｂ−１及び２０ｂ−２を単にＭＰ−ＰＳＵ２０ｂと表記する場合がある。なお、「ユニット」は、交換可能な部品であってもよく、「モジュール」と称されてもよい。
さらに、以下の説明において、ＭＰ＃０、ＭＰ−ＥＸＴ２０ａ−１、ＭＰ−ＰＳＵ２０ｂ−１、ＦＲＴ＃０、ＦＲＴ＃１、ＳＶＣ＃０、ＦＡＮＵ＃０、ＦＡＮＵ＃１、ＰＳＵ＃０、及びＰＳＵ＃１等のモジュールを“＃０系”と表記する場合がある。同様に、ＭＰ＃１、ＭＰ−ＥＸＴ２０ａ−２、ＭＰ−ＰＳＵ２０ｂ−２、ＦＲＴ＃２、ＦＲＴ＃３、ＳＶＣ＃１、ＦＡＮＵ＃２、ＦＡＮＵ＃３、ＰＳＵ＃２、及びＰＳＵ＃３等のモジュールを“＃１系”と表記する場合がある。換言すれば、＃０系及び＃１系の各々は、接続部の一例としてのＦＲＴ２２と監視部の一例としてのＳＶＣ２３とを含む複数のモジュールを有するモジュール群の一例である。
なお、各ＣＥ３におけるＣＭ＃０及びＣＭ＃１は、中継装置２の＃０系及び＃１系と、それぞれ対応付けて扱われてもよい。
図２に示す例において、各ユニット間の斜線又は淡い網掛けで示す四角は、各ユニットがコネクタによって通信可能に接続されていることを示している。また、各ユニット間の実線、又は、濃い網掛けで示す四角は、各ユニットがコネクタ又はケーブルによって通信可能に接続されていることを示している。
例えば、図２において、斜線で示す四角は、通常運用におけるマスタＳＶＣ監視モードでのＳＶＣ２３の監視パスを表し、濃い網掛けで示す四角は、ＭＰブリッジ２１が故障してＳＶＣ独立動作モードに切り替わったときのＳＶＣ２３の監視パスを表す。なお、図２で図示を省略しているが、中継装置２は、ＣＥ＃０以外のＣＥ３、例えばＣＥ＃１との間でも、ＣＥ＃０と同様に結線されてよい。
ＭＰ２０は、例えば基板状の装置（基板ユニット）であってもよい。図２に例示するように、＃０系及び＃１系のＭＰ２０にはそれぞれ、ＭＰ−ＥＸＴ２０ａ、ＭＰブリッジ２１、ＦＲＴ２２、ＳＶＣ２３、及びＦＡＮＵ２４がコネクタを介して相互に通信可能に接続されてもよい。
ＭＰ−ＥＸＴ２０ａは、例えばＭＰ２０及びＭＰ−ＰＳＵ２０ｂと互いに通信可能に接続され、ＭＰ２０とＭＰ−ＰＳＵ２０ｂとの間で送受信される信号等を中継してよい。ＭＰ−ＰＳＵ２０ｂは、例えばＭＰ−ＥＸＴ２０ａ及びＰＳＵ２５と互いに通信可能に接続されてよい。なお、ＭＰ−ＥＸＴ２０ａ及びＭＰ−ＰＳＵ２０ｂは基板状の装置であってもよい。
ＭＰブリッジ２１は、中継装置２内の上述の如き＃０系及び＃１系の２系統のコンポーネントを相互に通信可能に接続してよい。例えばＭＰブリッジ２１は、ＭＰ＃０のコネクタに挿抜可能なアダプタとＭＰ＃１のコネクタに挿抜可能なアダプタとをそなえてもよく、これらのアダプタを基板上の配線又はケーブル等で結線したユニットであってもよい。
ＦＡＮＵ２４は、中継装置２の各ユニットの冷却を行なう冷却機構の一例である。例えばＦＡＮＵ２４は、１以上のファンをそなえ、中継装置２内を通過する気流を生成することにより、中継装置２内の温度を低下させることができる。
ＰＳＵ２５は、中継装置２内の各ユニットに電力を供給する電力供給機構の一例である。例えばＰＳＵ２５は、ＭＰ−ＰＳＵ２０ｂ、ＭＰ−ＥＸＴ２０ａ、及びＭＰ２０を介して各ユニット２２〜２４へ電力を供給してもよい。
ＳＶＣ２３は、自系のＭＰ２０、ＭＰ−ＥＸＴ２０ａ、ＭＰ−ＰＳＵ２０ｂ、ＦＲＴ２２、ＦＡＮＵ２４、及びＰＳＵ２５の監視及び制御等を行なってよい。また、ＳＶＣ２３は、自系のＭＰ２０及びＭＰブリッジ２１を介して、他系のＭＰ２０、ＭＰ−ＥＸＴ２０ａ、ＭＰ−ＰＳＵ２０ｂ、ＦＲＴ２２、ＳＶＣ２３、ＦＡＮＵ２４、及びＰＳＵ２５の監視及び制御等を行なってよい。ＳＶＣ２３の機能構成例については、図４を参照して後述する。
ＳＶＣ２３は、図３に例示するハードウェア構成をそなえてもよい。図３に示すように、ＳＶＣ２３は、例示的に、Central Processing Unit（ＣＰＵ）２ａ、メモリ２ｂ、記憶部２ｃ、Interface（ＩＦ）部２ｄ、及びInput / Output（Ｉ／Ｏ）部２ｅをそなえてよい。
ＣＰＵ２ａは、種々の制御や演算を行なうプロセッサの一例である。ＣＰＵ２ａは、各ブロック２ｂ〜２ｅとバスで相互に通信可能に接続されてよい。なお、プロセッサ等の演算処理装置としては、ＣＰＵ２ａに代えて、電子回路、例えばMicro Processing Unit（ＭＰＵ）、Application Specific Integrated Circuit（ＡＳＩＣ）、Field Programmable Gate Array（ＦＰＧＡ）等の集積回路（ＩＣ）が用いられてもよい。
メモリ２ｂは、種々のデータやプログラムを格納するハードウェアの一例である。メモリ２ｂとしては、例えばRandom Access Memory（ＲＡＭ）等の揮発性メモリが挙げられる。
記憶部２ｃは、種々のデータやプログラム等を格納するハードウェアの一例である。記憶部２ｃとしては、例えばＨＤＤ等の磁気ディスク装置、ＳＳＤ等の半導体ドライブ装置、フラッシュメモリやRead Only Memory（ＲＯＭ）等の不揮発性メモリ等の各種記憶装置が挙げられる。
例えば記憶部２ｃは、ＳＶＣ２３の各種機能の全部若しくは一部を実現する制御プログラム２００を格納してもよい。ＣＰＵ２ａは、例えば記憶部２ｃに格納された制御プログラム２００をメモリ２ｂに展開して実行することにより、ＳＶＣ２３の機能を実現できる。
ＩＦ部２ｄは、自系のモジュール（例えばＭＰ２０、ＦＲＴ２２、ＦＡＮＵ２４、及びＰＳＵ２５等）、ＣＭ４、並びに作業者の作業端末等との間の接続及び通信の制御等を行なう通信インタフェースの一例である。例えばＩＦ部２ｄは、ＭＰ２０に接続するためのアダプタや、ＣＭ４との接続用の複数のインタフェース、作業端末を接続するためのアダプタ（ポート）等をそなえてもよい。なお、制御プログラム２００は、図示しないネットワークからＩＦ部２ｄを介してＳＶＣ２３にダウンロードされてもよい。
また、ＩＦ部２ｄは、記録媒体２ｆに記録されたデータやプログラムを読み出す読取部をそなえてもよい。読取部は、非一時的なコンピュータ読取可能な記録媒体２ｆを接続又は挿入可能な接続端子又は装置を含んでもよい。読取部としては、例えばUniversal Serial Bus（ＵＳＢ）等に準拠したアダプタ、記録ディスクへのアクセスを行なうドライブ装置、ＳＤカード等のフラッシュメモリへのアクセスを行なうカードリーダ等が挙げられる。なお、記録媒体２ｆには制御プログラム２００が格納されてもよい。
記録媒体２ｆ及び後述する記録媒体４ｆとしては、例示的に、磁気／光ディスクやフラッシュメモリ等の非一時的な記録媒体が挙げられる。磁気／光ディスクとしては、例示的に、フレキシブルディスク、Compact Disc（ＣＤ）、Digital Versatile Disc（ＤＶＤ）、ブルーレイディスク、Holographic Versatile Disc（ＨＶＤ）等が挙げられる。フラッシュメモリとしては、例示的に、ＵＳＢメモリやＳＤカード等が挙げられる。なお、ＣＤとしては、例示的に、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷ等が挙げられる。また、ＤＶＤとしては、例示的に、ＤＶＤ−ＲＯＭ、ＤＶＤ−ＲＡＭ、ＤＶＤ−Ｒ、ＤＶＤ−ＲＷ、ＤＶＤ＋Ｒ、ＤＶＤ＋ＲＷ等が挙げられる。
Ｉ／Ｏ部２ｅは、マウス、キーボード、操作ボタン等の入力部、並びにディスプレイ等の出力部の少なくとも一部を含むことができる。例えば入力部は、作業者（使用者）等による設定の登録や変更、システムのモード選択（切替）等の各種操作やデータの入力等の作業に用いられてよく、出力部は、作業者等による設定の確認や各種通知等の出力に用いられてもよい。
上述した中継装置２及びＳＶＣ２３のハードウェア構成は例示である。従って、中継装置２及びＳＶＣ２３内でのハードウェアの増減（例えば任意のブロックの追加や削除）、分割、任意の組み合わせでの統合、バスの追加又は省略等は適宜行なわれてもよい。
・ＣＭ４のハードウェア構成例
次に、図１及び図３を参照して、図１に示すＣＭ４のハードウェア構成例について説明する。図３に示すように、ＣＭ４は、例示的に、ＣＰＵ４ａ、メモリ４ｂ、記憶部４ｃ、ＩＦ部４ｄ、及びＩ／Ｏ部４ｅをそなえてよい。
ＣＰＵ４ａ、メモリ４ｂ、及び、記憶部４ｃは、それぞれ、ＣＰＵ２ａ、メモリ２ｂ、及び、記憶部２ｃと同様であってもよい。なお、メモリ４ｂは、ＤＥ５に対するアクセス等に用いられるデータやプログラムを一時的に記憶するキャッシュメモリとして用いられてもよい。また、記憶部４ｃは、ＣＭ４の各種機能の全部若しくは一部を実現する制御プログラム４００を格納してもよい。ＣＰＵ４ａは、例えば記憶部４ｃに格納された制御プログラム４００をメモリ４ｂに展開して実行することにより、ＣＭ４の機能を実現できる。
ＩＦ部４ｄは、中継装置２のＦＲＴ２２やＳＶＣ２３、ホスト装置、ＤＥ５、ＣＥ３内の他のＣＭ４、並びに作業者の作業端末等との間の接続及び通信の制御等を行なう通信インタフェースの一例である。例えばＩＦ部４ｄは、図１に示すＩＦ４ｄ−１〜４ｄ−３や、作業端末を接続するためのアダプタ（ポート）等をそなえてもよい。なお、制御プログラム４００は、図示しないネットワークからＩＦ部４ｄを介してＣＭ４にダウンロードされてもよい。
図１に示す例において、ＩＦ４ｄ−１は、中継装置２との間の接続及び通信の制御等を行なう通信インタフェースの一例である。ＩＦ４ｄ−１としては、例えばＰＣＩｅ等に準拠したアダプタをそなえるNon Transparent Bridge（ＮＴＢ）が挙げられる。
ＩＦ４ｄ−２は、ホスト装置との間の接続及び通信の制御等を行なう通信インタフェース（ホストインタフェース）の一例である。ＩＦ４ｄ−２としては、例えばLocal Area Network（ＬＡＮ）、Storage Area Network（ＳＡＮ）、Fibre Channel（ＦＣ）、InfiniBand（インフィニバンド）等に準拠したアダプタをそなえるChannel Adapter（ＣＡ）が挙げられる。ＩＦ４ｄ−２は、これらに準拠したケーブル等によってホスト装置と接続されてよく、図示しないネットワークを介してもよい。なお、図１の例では、ＩＦ４ｄ−２はＣＭ４に４つ設けられている。
ＩＦ４ｄ−３は、ＤＥ５（記憶装置５１）との間の接続及び通信の制御等を行なう通信インタフェースの一例である。ＩＦ４ｄ−３は、例えば複数（図１の例では２つ）のI/O Controller（ＩＯＣ）４ｇと、Expander（ＥＸＰ）４ｈとをそなえてもよい。
ＩＯＣ４ｇは、ＤＥ５へのアクセス（Ｉ／Ｏ）を制御するＩ／Ｏ制御部の一例である。また、ＥＸＰ４ｈは、ＣＭ４配下に接続（例えばＳＡＳ接続）可能なデバイス数の拡張を行なうためのモジュールの一例である。ＥＸＰ４ｈは、ＳＡＳに対応したケーブル等によってＤＥ５と接続されてもよい。
なお、図１の例では、複数のＩＯＣ４ｇがそれぞれ自身のＣＭ４のＥＸＰ４ｈとＣＥ３内の他のＣＭ４のＥＸＰ４ｈとに接続され、これらのＥＸＰ４ｈはそれぞれＣＥ３に対応するＤＥ５に接続されている。
例えばホスト装置からＩＦ４ｄ−２を介して入力されたＤＥ５（記憶装置５１）へのアクセス要求は、ＣＰＵ４ａ及びＩＯＣ４ｇによりパケット生成が行なわれ、ＥＸＰ４ｈを介してＤＥ５へ発行される。また、ＤＥ５からの応答はＥＸＰ４ｈ及びＩＯＣ４ｇを介してＣＰＵ４ａに受信され、ＩＦ４ｄ−２を介してホスト装置へ返される。
図３の説明に戻り、ＩＦ部４ｄは、記録媒体４ｆに記録されたデータやプログラムを読み出す読取部をそなえてもよい。読取部は、上述したＳＶＣ２３のＩＦ部２ｄがそなえる読取部と同様であってよい。
Ｉ／Ｏ部４ｅは、マウス、キーボード、操作ボタン等の入力部、並びにディスプレイ等の出力部の少なくとも一部を含むことができる。例えば入力部は、作業者（使用者）等による設定の登録や変更、システムのモード選択（切替）等の各種操作やデータの入力等の作業に用いられてよく、出力部は、作業者等による設定の確認や各種通知等の出力に用いられてもよい。
上述したＣＭ４のハードウェア構成は例示である。従って、ＣＭ４内でのハードウェアの増減（例えば任意のブロックの追加や削除）、分割、任意の組み合わせでの統合、バスの追加又は省略等は適宜行なわれてもよい。
〔１−３〕機能構成例
・ＳＶＣ２３について
次に、図４を参照して、一実施形態に係るＳＶＣ２３の機能構成例について説明する。図４は、図２に示すＳＶＣ２３の監視処理に係る機能構成例を示すブロック図である。
図４に示すように、ＳＶＣ２３は、例示的に、動作モード切替部２３１、監視制御部２３２、及び、メモリ部２３３をそなえてよい。動作モード切替部２３１及び監視制御部２３２の機能は、ＣＰＵ２ａが実行する制御プログラム２００により実現されてもよい。
動作モード切替部２３１は、ＣＭ４からの指示に応じて、監視制御処理の動作モードをマスタＳＶＣ監視モードとＳＶＣ独立動作モードとの間で切り替える。なお、現在の動作モードは、例えば、ＳＶＣ２３内のメモリ２ｂ等に格納された設定情報に記憶され、設定情報を更新することにより動作モードが切り替えられてもよい。
図５に動作モードの例を示す。図５に例示するように、マスタＳＶＣ監視モードは、マスタＳＶＣ２３が監視主体となり、ＭＰブリッジ２１を経由する第１の通信経路を用いてマスタＳＶＣ２３−スレーブＳＶＣ２３間で情報の同期を行なうモードである。マスタＳＶＣ監視モードは、例えばＭＰブリッジ２１に故障が発生していない正常時の動作モードである。
ＳＶＣ独立動作モードは、マスタＣＭ４が監視主体となり、マスタＣＭ４とマスタ及びスレーブＳＶＣ２３との間をそれぞれ接続する通信線を経由する第２の通信経路を用いて、ＳＶＣ２３−ＣＭ４間で情報の同期を行なうモードである。ＳＶＣ独立動作モードは、例えば、ＭＰブリッジ２１に故障が発生した場合に移行する動作モードである。ＳＶＣ独立動作モードでは、ＭＰブリッジ２１に代えて、マスタＣＭ４を介した経路によってＳＶＣ２３間の情報の同期が継続できるため、ＭＰブリッジ２１が故障した場合でも、他の部品を縮退せずに＃０系及び＃１系の冗長動作を継続できる。
動作モード切替部２３１によって切り替えられた監視制御の動作モードに応じて、監視制御部２３２の動作が図６に示すように変化する。
一例として、図６に示すように、マスタＳＶＣ監視モードでは、ＳＶＣ２３で検出されたイベントの情報（例えば障害に関する情報）は、マスタＳＶＣ２３からマスタＣＭ４へ通知される。一方、ＳＶＣ独立動作モードでは、当該情報を検出したＳＶＣ２３がマスタＳＶＣ２３及びＭＰブリッジ２１を経由せずに直接、マスタＣＭ４に通知する。
また、図６に示すように、マスタＣＭ４がＳＶＣ２３の管理する情報（例えば、後述する管理情報２３３ａ）を取得する場合、マスタＳＶＣ監視モードでは、マスタＣＭ４がマスタＳＶＣ２３に管理情報２３３ａの送信を依頼する。一方、ＳＶＣ独立動作モードでは、マスタＣＭ４は、各ＳＶＣ２３（例えば、マスタ／スレーブに関わらず、少なくとも１つのＳＶＣ２３）に管理情報２３３ａの送信を依頼する。
さらに、図６に示すように、マスタＣＭ４がＳＶＣ２３に対して所定の制御を指示する場合、マスタＳＶＣ監視モードでは、マスタＣＭ４がマスタＳＶＣ２３経由で制御対象のＳＶＣ２３へ指示を行なう。一方、ＳＶＣ独立動作モードでは、マスタＣＭ４は、各ＳＶＣ２３（例えば、制御対象のＳＶＣ２３）に対してマスタＳＶＣ２３を経由せずに直接、制御を指示する。
図４の説明に戻り、メモリ部２３３は、監視制御部２３２が管理する管理情報２３３ａを記憶してよい。メモリ部２３３は、例えば、図３に示すメモリ２ｂの記憶領域により実現されてもよい。
管理情報２３３ａとしては、例えば、ＳＶＣ２３の監視制御に用いられる監視情報や、中継装置２におけるシステム情報等の各種情報が挙げられる。
監視制御部２３２は、中継装置２の監視制御を行なう。例えば、監視制御部２３２は、以下に例示する手法によって監視情報を取得し、管理情報２３３ａを更新してよい。
（ｉ）他系ＳＶＣ２３へのハートビート監視
中継装置２内の各ＳＶＣ２３は、他系のＳＶＣ２３及びＣＭ４（例えばマスタＣＭ４又は全てのＣＭ４）に対して定期的にハートビート等の信号を送信してもよい。監視制御部２３２は、他系のＳＶＣ２３から受信するハートビートの受信結果（受信状況）を、他系ＳＶＣ２３に関する監視情報として取得してもよい。
（ii）入力電源監視
監視制御部２３２は、各ユニットに入力される電源を監視してもよい。この監視では、他系のＭＰ２０全体の停電の発生や、ＰＳＵ２５から当該ＰＳＵ２５の属する系における他のユニットまでの給電経路での部分的な停電の発生等を監視できる。例えば監視制御部２３２は、ＭＰ２０や各ユニットへ入力されるDirect Current（ＤＣ）電圧等を自系に関する監視情報として取得してもよい。
（iii）状態監視
中継装置２では、各ユニット（又は当該ユニットが接続されたＭＰ２０、ＭＰ−ＥＸＴ２０ａ、若しくはＭＰ−ＰＳＵ２０ｂ等）からマスタＳＶＣ２３へユニットのステータスが通知されてもよい。このステータスには、例えばＭＰ２０、ＭＰ−ＥＸＴ２０ａ、又はＭＰ−ＰＳＵ２０ｂ等に対してユニットが接続された状態であることを示すマウント（Mount）や、取り外された状態であることを示すアンマウント（Unmount）等が含まれてもよい。
なお、監視制御部２３２は、中継装置２において予め定義されたステータスや、正常又は異常の範囲が定められた測定値等を監視情報として取得してもよい。測定値としては、ＦＡＮＵ２４におけるファンの回転数や、各ユニットにおける温度等が挙げられる。
監視制御部２３２は、自系又は他系のユニットのハードウェアから受信するハートビート等の監視結果、故障情報、各モジュールのステータス等の情報を、自系又は他系に関する監視情報として取得してよい。
また、監視制御部２３２は、管理情報２３３ａに含まれるシステム情報として、ＳＶＣ２３のファームウェアのバージョン情報や、ＭＰ２０等のLight Emitting Diode（ＬＥＤ）の点灯状態等のステータスを管理してもよい。
なお、監視制御部２３２は、ＳＶＣ独立動作モードにおいても、マスタＣＭ４からの指示に応じて、例えば上記（ii）又は（iii）の監視情報等を取得してもよい。一方、上記（ｉ）については、ＳＶＣ２３は、送信先をマスタＣＭ４に変更して、マスタＣＭ４にハートビートを送信してもよい。
監視制御部２３２は、図４に例示するように、情報同期部２３４、異常通知部２３５、情報送信部２３６、制御指示受信部２３７、及び、ＭＰ制御部２３８をそなえてよい。
情報同期部２３４は、他系のＳＶＣ２３との間で管理情報２３３ａの同期を行なう。例えば、情報同期部２３４は、監視制御部２３２が取得した監視情報を他系のＳＶＣ２３に通知するとともに、他系のＳＶＣ２３から受信した監視情報を、管理情報２３３ａにマージすることで同期を行なってよい。また、情報同期部２３４は、監視情報以外にも、自系のシステム情報等の各種情報を他系のＳＶＣ２３に対して送受信することで、管理情報２３３ａの同期を行なってよい。
なお、マスタＳＶＣ監視モードでは、情報同期部２３４は、ＭＰブリッジ２１を介して、ＳＶＣ２３間で上述した情報の同期を行なってよい。
一方、ＳＶＣ独立動作モードでは、マスタＣＭ４が監視主体となってＳＶＣ２３間の監視（例えば同期）をＳＶＣ２３の代わりに行なう。従って、情報同期部２３４は、マスタＣＭ４からの指示に応じて、管理情報２３３ａの通知先を他系のＳＶＣ２３からマスタＣＭ４に変更し、マスタＣＭ４に対して管理情報２３３ａを通知してよい。
異常通知部２３５は、管理情報２３３ａに含まれる監視情報に基づいて、中継装置２内の各ユニットが異常であるか否かを判定し、検出した異常に関する情報をＣＭ４へ出力（通知）する。
例えば異常通知部２３５は、上述した（ｉ）〜（iii）のうちのいずれかの監視結果に基づき異常を検出したり、（ｉ）〜（iii）の監視結果のうちの所定の組み合わせによって異常を検出してよい。なお、発生した異常の種別によっては、上述した（ｉ）〜（iii）に係る複数の監視結果について、段階的に又は同様のタイミングで異常が検出されることもある。
異常に関する情報には、異常を示すと判定した監視情報の種別（異常の種別）、例えば停電、ハートビート異常、アンマウント等と、異常の発生した異常個所、例えばＦＲＴ２２やＳＶＣ２３等のユニットを表す情報とが含まれてもよい。異常通知部２３５は、このような異常に関する情報を、検出した異常の種別ごとに生成してＣＭ４へ通知してよい。
中継装置２において発生し得る異常としては、以下に例示するものが挙げられる。なお、以下、いずれかの系統に異常が発生する例を説明する場合には、異常の発生した系統を＃１系と仮定し、異常の発生していない系統を＃０系と仮定する。
（Ｉ）中継装置２内の片系（＃１系）停電
この場合、＃０系のＳＶＣ２３では、入力電源監視によって＃１系の全体又は部分的な停電を示す監視情報が取得される。従って、異常通知部２３５は、入力電源監視に係る監視情報に基づき＃１系の全体又は部分的な停電を検出する。
また、＃１系の全体又は＃１系のＳＶＣ２３を含む部分的な停電が発生した場合、＃０系のＳＶＣ２３では、停電の発生した＃１系のＳＶＣ２３からのハートビートが受信されない。従って、この場合、＃０系の異常通知部２３５は、ハートビート監視に係る監視情報に基づきＳＶＣ２３から一定期間ハートビートを受信していないと判断し、＃１系のＳＶＣ２３についてハートビート異常を検出する。
なお、停電によって動作が停止した＃１系のユニットについては、＃０系のＳＶＣ２３へアンマウントを示すステータスが通知されることもある。この場合、異常通知部２３５は、状態監視に係る監視情報に基づき１以上のユニットのアンマウントを検出する。
（II）＃１系のＳＶＣ２３のハングアップ
この場合、＃０系のＳＶＣ２３では、ハングアップした＃１系のＳＶＣ２３からのハートビートが受信されない。従って、＃０系の異常通知部２３５は、ハートビート監視に係る監視情報に基づきＳＶＣ２３から一定期間ハートビートを受信していないと判断し、＃１系のＳＶＣ２３についてハートビート異常を検出する。
（III）＃１系のＳＶＣ２３の異常
＃１系のＳＶＣ２３の異常には、上記（Ｉ）又は（II）以外の異常も含まれる。例えば＃１系のＳＶＣ２３が自身の異常を検出して＃０系のＳＶＣ２３へ通知を行なった場合や、＃１系のＳＶＣ２３のステータス若しくは測定値等が異常の状態若しくは異常値（所定の閾値以上若しくは以下）を示すような場合等が挙げられる。
このような場合、＃０系の異常通知部２３５は、監視情報に基づき＃１系のＳＶＣ２３の異常を検出する。
（IV）＃１系のＳＶＣ２３以外の＃１系のユニットの異常
＃１系のＳＶＣ２３以外の＃１系のユニットの異常には、例えばユニットのステータス若しくは測定値等が異常の状態若しくは異常値（例えば所定の閾値以上若しくは以下）を示すような場合等が挙げられる。一例として、ユニットのステータスが異常の状態（例えばアンマウント）を示す場合や、ＦＡＮＵ２４におけるファンの回転数や各ユニットにおける温度等の測定値等が異常値を示す場合が挙げられる。
このような場合、＃０系の異常通知部２３５は、監視情報に基づき＃１系のユニットの異常を検出する。なお、このとき、＃１系のＳＶＣ２３によっても同様の異常が検出される。
なお、上述した（Ｉ）〜（IV）の異常は、マスタＳＶＣ２３及びスレーブＳＶＣ２３のいずれによっても検出されてよい。
（Ｖ）ＭＰブリッジ２１の異常
一実施形態に係るストレージ装置１では、図１及び図２に例示するように中継装置２内のユニットが２系統で冗長化されている。しかし、これら２系統のユニット間は１つのＭＰブリッジ２１により接続されている。
上述のように、ＭＰブリッジ２１については冗長化が図られていないため、ＭＰブリッジ２１に故障等の異常が発生すると、中継装置２内の系間通信のアクセスパスが断たれてしまう。従って、マスタＳＶＣ２３（例えばＳＶＣ＃０）とスレーブＳＶＣ２３（例えばＳＶＣ＃１）との間で互いの状態を確認することができない。
一例として、図７に示すように、ＭＰブリッジ２１に異常が発生した場合、マスタＳＶＣ＃０は、黒の塗り潰しで示すＳＶＣ＃１、ＦＲＴ＃２、ＦＲＴ＃３、ＦＡＮＵ＃２、ＦＡＮＵ＃３、ＰＳＵ＃２、及びＰＳＵ＃３へのアクセスが不可能になる。従って、マスタＳＶＣ監視モードでは、ＭＰブリッジ２１に異常が発生した場合、黒の塗り潰しで示すユニットの監視が不可能になる。
このように、ＭＰブリッジ２１に異常が発生した場合、異常通知部２３５は、ＭＰブリッジ２１のアンマウントを検出できるとともに、ＭＰブリッジ２１の先に接続された他系の全てのユニットについてもアンマウントを検出する。
但し、異常通知部２３５で他系の全てのユニットのアンマウントが検出されたとしても、これらのユニットのアンマウントはＭＰブリッジ２１の異常に起因するものである可能性が高く、実際には他系の全てのユニットが正常である可能性が高い。
そこで、ＭＰブリッジ２１及び他系の全ユニットのアンマウントを検出すると、マスタＳＶＣ２３の異常通知部２３５は、ＭＰブリッジ２１の状態に係る監視情報に基づき、異常個所としてＭＰブリッジ２１を表す情報を含む異常に関する情報をＣＭ４へ通知する。一方、他系のユニット（配下部品）については、異常通知部２３５は、ＣＭ４に対する、当該他系のユニットが異常であることの通知を抑止してよい。
なお、異常通知部２３５は、異常に関する情報をＣＭ４に通知した後に、対応する異常個所が活性交換等により復旧したことを検出した場合、異常個所が復旧したことを示す情報をＣＭ４へ通知してもよい。なお、異常個所が復旧したことは、例えば状態監視においてアンマウントの状態からマウントの状態に変化したこと（切り離されていた他系ユニットが認識されたこと）によって検出されてもよい。
異常通知部２３５による通知先としては、マスタＣＭ４であってもよいし、複数（例えば全て）のＣＭ４であってもよい。
なお、上述のように、ＳＶＣ２３では、マスタＳＶＣ２３がＣＭ４に対して通知を行なうことができる（通知を行なう権限を有する）ため、マスタＳＶＣ監視モードでは、異常個所の通知についてもマスタＳＶＣ２３が行なえばよい。なお、スレーブＳＶＣ２３は、マスタＳＶＣ２３の異常を検出した場合には、自身がマスタＳＶＣ２３に昇格することで、ＣＭ４に対して異常個所の通知を行なってよい。これにより、マスタＳＶＣ２３において異常が発生しても、ＣＭ４は当該異常を確実に認識することができる。
なお、スレーブＳＶＣ２３によるマスタＳＶＣ２３への昇格は、例えばＳＶＣ２３内のメモリ２ｂ等の記憶装置に格納された設定情報等をスレーブからマスタに更新すること等により行なわれてもよい。
一方、ＳＶＣ独立動作モードでは、マスタＳＶＣ２３及びスレーブＳＶＣ２３が独立に動作するため、異常又は復旧を検出したＳＶＣ２３がＣＭ４に通知を行なえばよい（図６参照）。このように、ＳＶＣ独立動作モードでは、マスタ／スレーブの区別なく、各ＳＶＣ２３がＣＭ４へ通知する権限を有するといえる。
情報送信部２３６は、マスタＣＭ４からの依頼に応じて、管理情報２３３ａの一部又は全部の情報をマスタＣＭ４に送信する。
例えば、マスタＳＶＣ監視モードでは、マスタＳＶＣ２３の情報送信部２３６が管理情報２３３ａをマスタＣＭ４に送信してよい。なお、依頼された管理情報２３３ａがスレーブＳＶＣ２３の管理する情報である場合、マスタＳＶＣ２３はスレーブＳＶＣ２３から当該情報を取得してから（同期してから）、マスタＣＭ４に送信してよい。
一方、ＳＶＣ独立動作モードでは、マスタ／スレーブに関わらず、各ＳＶＣ２３の情報送信部２３６が、マスタＣＭ４からの指示に応じて、管理情報２３３ａをマスタＣＭ４に送信してよい。
制御指示受信部２３７は、マスタＣＭ４からの中継装置２の制御に関する制御指示を受信し、当該制御指示をＭＰ制御部２３８に通知する。
例えば、マスタＳＶＣ監視モードでは、マスタＳＶＣ２３の制御指示受信部２３７がマスタＣＭ４から制御指示を受信し、制御対象である自系又は他系のＳＶＣ２３のＭＰ制御部２３８に当該制御指示を通知する。
一方、ＳＶＣ独立動作モードでは、制御対象であるＳＶＣ２３の制御指示受信部２３７が、マスタＣＭ４から制御指示を受信し、自身のＳＶＣ２３内のＭＰ制御部２３８に当該制御指示を通知する。
ＭＰ制御部２３８は、自系又は他系の制御指示受信部２３７から受信した制御指示に従って、自系のユニットに対する制御（例えば、ＬＥＤやファンの制御、ユニットの縮退又は組込制御等）を行なう。
一例として、ＭＰ制御部２３８は、マスタＣＭ４から自系のユニットについて縮退を指示されると、該当ユニットを無効化（disable）又はリセットし、該当ユニットへの電源供給をオフに制御して停止させ、マスタＣＭ４に完了を応答してよい。このようなユニットの縮退は、既知の種々の手法により行なうことが可能であり、個々のユニットに対する詳細な縮退の手順等については、その詳細な説明を省略する。
・ＣＭ４について
次に、図８を参照して、一実施形態に係るＣＭ４の機能構成例について説明する。図８は、図１に示すＣＭ４の縮退処理に係る機能構成例を示すブロック図である。
図８に示すように、ＣＭ４は、例示的に、動作モード切替部４１、監視制御部４２、及び、メモリ部４３をそなえてよい。
動作モード切替部４１は、マスタＣＭ４の監視制御部４２における動作モードの切替判定結果に応じて、監視制御の動作モードを切り替える。なお、マスタＣＭ４の動作モード切替部４１は、動作モードを切り替える場合、動作モードの切替指示を各ＳＶＣ２３の動作モード切替部２３１に通知してもよい。
換言すれば、動作モード切替部４１は、第１及び第２のＳＶＣ２３間で管理情報２３３ａの同期に用いられる通信経路を、ＭＰブリッジ２１を経由する第１の通信経路から、第２の通信経路に切り替える切替処理を行なう切替部の一例である。第１の通信経路から第２の通信経路への通信経路の切り替えは、マスタＳＶＣ２３からＭＰブリッジ２１の異常に関する情報を通知されたことをトリガとして実施されてよい。また、マスタＳＶＣ２３からＭＰブリッジ２１の復旧に関する情報を受信した場合、動作モード切替部４１は、通信経路を第２の通信経路から第１の通信経路に切り替えてよい。
メモリ部４３は、管理情報４３ａ及び構成情報４３ｂを記憶してよい。メモリ部４３は、例えば、図３に示すメモリ４ｂの記憶領域により実現されてもよい。
構成情報４３ｂは、マスタＣＭ４が管理する情報であってストレージ装置１の状態を表す情報の一例である。図９に構成情報４３ｂの一例を示す。図９に示すように、構成情報４３ｂには、各ユニットの情報、例えばユニット名と、当該ユニットの状態、例えばｏｎｌｉｎｅ／ｏｆｆｌｉｎｅ等とが含まれてもよい。なお、説明のために、図９の例では中継装置２のユニットの状態のみを示しているが、構成情報４３ｂには、ストレージ装置１における他のユニット、例えばＣＥ３やＤＥ５内の部品の状態についても設定され管理されてもよい。
構成情報４３ｂは、例えばＣＭ４の出力装置（Ｉ／Ｏ部４ｅ）やホスト装置、作業端末等に、ストレージ装置１の状態を提示するために用いられてもよい。例えばストレージ装置１の管理者等は、提示された情報に基づき異常個所の交換等を行なうことができる。
監視制御部４２は、中継装置２を含むストレージ装置１の監視制御を行なう。一実施形態に係る監視制御部４２は、ＳＶＣ独立動作モードにおいて、例えば、ＳＶＣ２３の監視制御部２３２が行なっていた監視制御の少なくとも一部を代行してもよい。監視制御の少なくとも一部には、管理情報２３３ａの同期、及び、同期した管理情報２３３ａに基づく監視が含まれてもよい。
一例として、監視制御部４２は、各ＳＶＣ２３において送信先が切り替えられたハートビート等の信号を受信し、上記（ｉ）のハートビート監視を行なってもよい。
監視制御部４２は、図８に例示するように、情報取得部４４、制御指示送信部４５、異常通知受信部４６、情報同期部４７、判定部４８、及び、制御部４９をそなえてよい。これらの機能は、ＣＰＵ４ａが実行する制御プログラム４００により実現されてもよい。なお、以下の説明では図８に示すＣＭ４がマスタＣＭ４であるものとするが、マスタＣＭ４の異常によりスレーブＣＭ４がマスタＣＭ４に昇格する場合があるため、図８に例示する構成はストレージ装置１内の全てのＣＭ４がそなえてもよい。
情報取得部４４は、ＳＶＣ２３から中継装置２に関する情報（例えば管理情報２３３ａ）を取得する。例えば、情報取得部４４は、マスタＳＶＣ監視モードの場合、マスタＳＶＣ２３に対して情報の取得依頼を送信してよい。
また、情報取得部４４は、ＳＶＣ独立動作モードの場合、情報の取得対象のＳＶＣ２３に対して情報の取得依頼を送信してよい。情報の取得対象が複数のＳＶＣ２３である場合、情報取得部４４は、それぞれのＳＶＣ２３から管理情報２３３ａを取得し、取得した管理情報２３３ａをマージして管理情報４３ａとして管理してよい。
制御指示送信部４５は、ＳＶＣ２３に対して中継装置２に関する制御指示を送信する送信部の一例である。例えば、制御指示送信部４５は、マスタＳＶＣ監視モードの場合、マスタＳＶＣ２３に対して制御指示を送信してよい。制御指示の送信先がスレーブＳＶＣ２３の場合、当該制御指示は、マスタＳＶＣ２３及び第１の通信経路を介して送信される。
また、制御指示送信部４５は、ＳＶＣ独立動作モードの場合、制御対象のＳＶＣ２３に対して、第２の通信経路を介して制御指示を送信してよい。
異常通知受信部４６は、ＳＶＣ２３から送信された異常に関する情報や異常個所が復旧したことを示す情報等を受信する受信部の一例である。
例えば、異常通知受信部４６は、マスタＳＶＣ監視モードでは、スレーブＳＶＣ２３により検出された異常に関する情報を、第１の通信経路及びマスタＳＶＣ２３を介して受信してよい。
また、異常通知受信部４６は、ＳＶＣ独立動作モードでは、スレーブＳＶＣ２３により検出された異常に関する情報を、第２の通信経路を介してスレーブＳＶＣ２３から受信してよい。
なお、スレーブＣＭ４の異常通知受信部４６は、受信した情報をマスタＣＭ４に転送してもよい。これにより、エラー等によりマスタＣＭ４がＳＶＣ２３からの通知を取得できないような事態を回避することができる。
情報同期部４７は、動作モードがＳＶＣ独立動作モードの場合に、マスタＳＶＣ２３に代わってＳＶＣ２３間の情報の同期を行なう。
情報の同期において、情報同期部４７は、各ＳＶＣ２３が管理する管理情報２３３ａを各ＳＶＣ２３から取得し、取得した管理情報２３３ａをマージして、管理情報４３ａとしてメモリ部４３に格納（更新）してよい。なお、監視制御部４２が監視制御を代行する場合、情報同期部４７は、監視制御部４２が取得した監視情報についても管理情報４３ａにマージしてよい。
このように、情報取得部４４及び情報同期部２３４のいずれか一方又は双方は、ＳＶＣ独立動作モードにおいて、第２の通信経路を用いて、第１及び第２のＳＶＣ２３から管理情報２３３ａをそれぞれ取得する取得部の一例である。
判定部４８は、異常通知受信部４６から入力される情報、及び、メモリ部４３の管理情報４３ａの少なくとも一方に基づき、制御部４９による縮退処理を行なう対象（例えば異常個所）を判定する。
例えば判定部４８は、異常通知受信部４６から通知される、上記（Ｉ）〜（Ｖ）等に基づく異常に関する情報を受けて、当該情報に含まれる異常個所を縮退処理の対象と判定してよい。また、ＳＶＣ独立動作モードにおいては、判定部４８は、管理情報４３ａ内の監視情報に基づき、例えば上記（Ｉ）〜（IV）等におけるＳＶＣ２３を含むユニットの異常を検出し、縮退処理の対象を判定してもよい。
なお、判定部４８は、複数のユニットについて異常に関する情報を受信した場合、これらのユニットを総合的に判断して、複数のユニットに影響を与え得る１以上のユニットの異常と判断してもよい。この場合、判定部４８は、メモリ部４３に格納された構成情報４３ｂを参照してもよい。複数のユニットに影響を与え得る１以上のユニットとは、例えばＭＰ２０、ＭＰ−ＥＸＴ２０ａ、ＭＰ−ＰＳＵ２０ｂ、又はＭＰブリッジ２１等が挙げられる。
また、判定部４８は、ＭＰブリッジ２１の異常を通知される、又は、ＭＰブリッジ２１の異常を検出すると、動作モード切替部４１に対して、動作モードをＳＶＣ独立動作モードに移行する指示を行なってよい。なお、動作モードのＳＶＣ独立動作モードへの移行は、マスタＣＭ４がマスタ及びスレーブの双方のＳＶＣ２３に対して生存確認を行ない、双方のＳＶＣ２３が正常である場合に行なわれてもよい。
例えば、ＭＰブリッジ２１に異常が発生する前後にＳＶＣ２３に異常が発生する場合もある。この場合、異常が発生したＳＶＣ２３配下のユニットに障害が発生しても、ＳＶＣ２３の異常により当該ＳＶＣ２３配下の各ユニットへのアクセスパスが断たれており、ユニットの障害の検出や対応が困難となる。また、ＳＶＣ２３も異常であるため、マスタＣＭ４から異常の発生したＳＶＣ２３及び当該ＳＶＣ２３配下のユニットを縮退することも困難となる。
このように、ＭＰブリッジ２１及びＳＶＣ２３が異常となった場合、中継装置２におけるクリティカルな障害に対応できなくなる可能性がある。
そこで、判定部４８は、ＭＰブリッジ２１及びＳＶＣ２３の双方が異常である場合には、システム（ストレージ装置１）全体を停止することを制御部４９へ指示してもよい。
なお、ＭＰブリッジ２１及びＳＶＣ２３の双方が異常である場合、異常通知受信部４６では、マスタＳＶＣ２３からＭＰブリッジ２１及びＳＶＣ２３のそれぞれについて、異常に関する情報が受信される。
或いは、先にＭＰブリッジ２１に異常が発生した場合、マスタＣＭ４はＳＶＣ独立動作モードによりマスタ及びスレーブＳＶＣ２３の双方の監視を行なっている。この場合において、一方のＳＶＣ２３に異常が発生すると、判定部４８は、監視制御部４２によるハートビート監視のエラー、又は、情報同期部４７に同期エラー等を検出できる。
このように、判定部４８は、種々の手法によってＭＰブリッジ２１及びＳＶＣ２３の異常を検出できる。
また、判定部４８は、異常通知受信部４６から異常個所が復旧したことを示す情報（ユニットがマウントされたことの通知）を入力されると、制御部４９に対して、該当するユニットについてシステムへの組込処理を指示してよい。
制御部４９は、判定部４８から指示された縮退処理又は組込処理の対象となるユニットについて、縮退処理（切離処理）又は組込処理を行なう。
換言すれば、制御部４９は、異常通知受信部４６が受信した少なくとも１つのモジュールの異常に関する情報に基づき、中継装置２から異常個所を切り離す切離処理を行なう切離処理部の一例である。
縮退処理には、マスタＳＶＣ２３又は異常個所を含む系（ＭＰ２０）のＳＶＣ２３（例えばスレーブＳＶＣ２３）に対して、異常個所の動作を停止させる指示を送信する処理が含まれてもよい。また、縮退処理には、構成情報４３ｂに対して異常個所に対応するユニットの状態を無効に設定する処理が含まれてもよい。
制御部４９による縮退処理としては、縮退処理の対象に応じて以下に例示するような処理が挙げられる。なお、以下、＃０系又は＃１系に異常が発生する例を説明する場合には、異常の発生した系を＃１系と仮定し、異常の発生していない系を＃０系と仮定する。
（ａ）＃１系の個々のユニットの異常（ＭＰブリッジ２１が正常の場合）
この場合、マスタＳＶＣ監視モードであるため、制御部４９は、マスタＳＶＣ＃０に対して縮退対象のユニットを停止させてよい。また、制御部４９は、マスタＳＶＣ＃０から停止（縮退）の完了を通知されると、縮退対象のユニットの状態を無効化するように構成情報４３ｂを更新してよい。
なお、構成情報４３ｂの更新において、制御部４９は、縮退対象のユニット、例えば“SVC#1”のエントリのステータスを“offline”等の無効を意味する値に設定することで、縮退対象のユニットを無効化してよい。
（ｂ）＃１系の個々のユニットの異常（ＭＰブリッジ２１も異常の場合）
ＭＰブリッジ２１が異常の場合、判定部４８により動作モードをＳＶＣ独立動作モードに切り替える判定が行なわれ、ＣＭ４及びＳＶＣ２３はＳＶＣ独立動作モードに移行する。
この場合、異常の発生したユニットがＳＶＣ＃１であるか否かに応じて、制御部４９は以下の処理を行なう。
（ｂ−１）異常の発生したユニットがＳＶＣ＃１ではない場合
制御部４９は、縮退対象のユニットが存在する＃１系のＳＶＣ＃１に対して、当該ユニットを停止させ、ＳＶＣ＃１から停止（縮退）の完了を通知されると、縮退対象のユニットの状態を無効化するように構成情報４３ｂを更新してよい。
（ｂ−２）異常の発生したユニットがＳＶＣ＃１である場合
制御部４９は、判定部４８からシステム全体の停止を指示される。この場合、制御部４９は、例えばシステムのシャットダウンを行なうことにより、システムを停止させてよい。一例として、制御部４９は、システムの疑似的な停電を発生させ、システムをシャットダウンさせてもよい。
これにより、例えば、ＭＰブリッジ２１の異常によりアクセスパスが断たれた異常個所についても、冗長化された経路を用いてマスタＣＭ４がシステムから異常個所を切り離すことができる。従って、システムにおけるクリティカルな障害の発生を抑止でき、システムの可用性を向上させることができる。なお、システムのシャットダウンの手法については、既知の種々の手法により行なうことが可能であり、その詳細な説明は省略する。
このように、制御部４９は、受信した異常に関する情報が、ＭＰブリッジ２１及びＳＶＣ２３の異常に関する情報である場合、ストレージ装置１を停止させる停止処理を行なう停止部の一例である。
次に、制御部４９による組込処理について説明する。組込処理では、構成情報４３ｂに対して、復旧したユニットの状態を有効に設定する処理が含まれてもよい。
一例として、制御部４９は、復旧したユニット、例えば“SVC#1”のエントリのステータスを“online”等の有効を意味する値に設定することで、復旧したユニットを有効化することができる。
以上のように、一実施形態に係るストレージ装置１では、ＣＥ３及びＤＥ５に加えて、ＦＲＴ２２及びＳＶＣ２３を含むＭＰ２０を複数そなえた中継装置２が新たに設けられている。このような構成において、中継装置２内の異常個所を確実に縮退し、例えば二次故障等の発生を抑止することは、システムの可用性を高める対策の一つとして有効である。
このため、一実施形態においては、例えば、ＳＶＣ２３により検出された異常に関する情報がＣＭ４に通知され、ＣＭ４により、ＣＥ３から複数のＳＶＣ２３への経路を経由して異常個所の縮退処理が行なわれる。これにより、中継装置２内の監視を行なうＳＶＣ２３が確実に中継装置２内の異常を検出し、ストレージ装置１の制御を行なうＣＭ４が確実に異常個所を縮退することができる。
また、ＣＭ４は、ストレージ装置１の状態を管理する管理情報（構成情報４３ｂ）を保持及び管理することができる。このため、縮退処理や組込処理をＣＭ４に行なわせることで、異常個所（縮退対象）の特定が容易且つ正確に行なえるとともに、縮退や組込が行なわれたユニットの情報を一元管理することができ、システムの管理上の利便性も高い。
さらに、ＣＭ４は、ＭＰブリッジ２１が故障した場合に、マスタＳＶＣ２３に代わってＳＶＣ２３間の情報同期を行なうことができる。これにより、ＭＰブリッジ２１を経由しないＣＭ４経由の経路によって、ＳＶＣ２３間の監視パスを冗長化でき、システムの可用性を向上できるとともに、ＭＰブリッジ２１を冗長化するよりも低コスト又は省スペース化を実現できる。
〔１−４〕ストレージ装置の動作例
次に、上述の如く構成されたストレージ装置１の動作例を説明する。なお、便宜上、以下の説明では、マスタＣＭ＃０及びマスタＳＶＣ＃０が＃０系に属し、スレーブＣＭ＃１及びスレーブＳＶＣ＃１が＃１系に属するものとする。
〔１−４−１〕ＭＰブリッジが正常の場合の動作例
はじめに、図１０及び図１１を参照して、ＭＰブリッジ２１が正常の場合の動作例を説明する。なお、ＭＰブリッジ２１が正常の場合、ＣＭ４及びＳＶＣ２３は、マスタＳＶＣ監視モードで動作する。
図１０に例示するように、スレーブＳＶＣ＃１が自系ユニットの異常を検出すると（処理Ｐ１）、当該異常に関する情報をＭＰブリッジ２１経由のＳＶＣ２３間通信によりマスタＳＶＣ＃０に通知する（処理Ｐ２）。
マスタＳＶＣ＃０は、スレーブＳＶＣ＃１から受信した情報を自身が管理する管理情報２３３ａにマージして管理する（処理Ｐ３）。
また、スレーブＳＶＣ＃１は、自系のスレーブＣＭ＃１に異常に関する情報を通知する（処理Ｐ４）。スレーブＣＭ＃１は、当該情報をマスタＣＭ＃０に通知する（処理Ｐ５）。なお、スレーブＳＶＣ＃１は、処理Ｐ４で自系のスレーブＣＭ＃１に当該情報を通知しているが（ストレートラインでの通知）、処理Ｐ５をスキップして他系のマスタＣＭ＃０に直接通知してもよい（クロスラインでの通知）。
マスタＣＭ＃０は、異常が発生したユニットについて縮退処理を実施する（処理Ｐ６）。縮退処理では、判定部４８による縮退対象の判定、構成情報４３ｂの状態更新、制御部４９によるマスタＳＶＣ＃０への縮退指示、及び、例えば管理者に対する異常通知等が含まれてよい。
以上の処理により、ＭＰブリッジが正常の場合にＳＶＣ２３で検出されたイベントがＣＭ４に通知される（図６の「マスタＳＶＣ監視モード」における「ＳＶＣ検出イベントのＣＭへの通知」参照）。
また、図１０に例示するように、マスタＣＭ＃０がＳＶＣ２３の管理する情報を取得したい場合、情報取得部４４は、マスタＳＶＣ＃０に対して、コマンド送信等により情報取得依頼を行なう（処理Ｐ７）。
マスタＳＶＣ＃０の情報送信部２３６は、マスタＳＶＣ＃０が管理する管理情報２３３ａの一部又は全部をメモリ部２３３から読み出してマスタＣＭ＃０に送信する（処理Ｐ８）。
マスタＣＭ＃０は、マスタＳＶＣ＃０から情報を取得し（処理Ｐ９）、当該情報を用いた処理を行なう。なお、マスタＳＶＣ監視モードであるため、両ＳＶＣ２３の情報がマスタＳＶＣ＃０の管理情報２３３ａにマージ済みである。従って、マスタＣＭ＃０は、情報をマスタＳＶＣ２３から取得することで、両系統の情報を取得できる。
以上の処理により、ＳＶＣ２３が管理する情報がマスタＣＭ４によって取得される（図６の「マスタＳＶＣ監視モード」における「ＳＶＣが管理する情報の取得」参照）。
さらに、図１０に例示するように、マスタＣＭ＃０からＳＶＣ２３に対して制御指示を行ないたい場合、マスタＣＭ＃０の制御指示送信部４５は、マスタＳＶＣ＃０に対して制御指示を送信する（処理Ｐ１０）。
マスタＳＶＣ＃０の制御指示受信部２３７は、マスタＣＭ＃０から受信した制御指示の指示系統を認識する。例えば、マスタＳＶＣ＃０は、制御指示が自系（＃０系）宛ての場合、制御指示に応じた制御を実行する。一方、マスタＳＶＣ＃０は、制御指示が他系（＃１系）宛ての場合、当該制御指示をスレーブＳＶＣ＃１に通知する（処理Ｐ１１）。
スレーブＳＶＣ＃１は、マスタＳＶＣ＃０から制御指示を受信すると、制御指示に応じた制御を実行する（処理Ｐ１２）。
以上の処理により、ＣＭ４からＳＶＣ２３への制御指示に係る処理が完了する（図６の「マスタＳＶＣ監視モード」における「ＣＭからＳＶＣへの制御指示」参照）。
以上のように、ＭＰブリッジ２１が正常の場合、ストレージ装置１では、図１１に黒の塗り潰しで示す動作モード、情報、及び、同期の主体がアクティブとなり、ＳＶＣ２３間の情報同期がＭＰブリッジ２１を経由する監視パスによって実行される。この場合、マスタＣＭ＃０は、マスタＳＶＣ＃０経由で情報の取得や制御を行なうことができる。
〔１−４−２〕ＭＰブリッジに異常が発生した場合の動作例
次に、図１２〜図１４を参照して、ＭＰブリッジ２１に異常が発生した場合の動作例を説明する。
図１２に例示するように、マスタＳＶＣ監視モードにおいて、ＭＰブリッジ２１に異常が発生すると（処理Ｐ２１）、異常を検出したマスタＳＶＣ＃０は、自系のマスタＣＭ＃０にＭＰブリッジ２１の異常を通知する（処理Ｐ２２）。また、スレーブＳＶＣ＃１もＭＰブリッジ２１の異常を検出するが（処理Ｐ２３）、スレーブであるため待機する。
マスタＣＭ＃０は、マスタＳＶＣ＃０及びスレーブＳＶＣ＃１のそれぞれに対して生存確認を行なう（処理Ｐ２４）。マスタＳＶＣ＃０及びスレーブＳＶＣ＃１は、それぞれマスタＣＭ＃０に対して生存応答を返す（処理Ｐ２５及びＰ２６）。
マスタＣＭ＃０の判定部４８は、いずれのＳＶＣ２３も正常であるため、ＳＶＣ２３の動作モードをＳＶＣ独立動作モードに決定する（処理Ｐ２７）。また、マスタＣＭ＃０及びスレーブＣＭ＃１の動作モード切替部４１は、それぞれ、動作モードをＳＶＣ独立動作モードに切り替える。なお、処理Ｐ２５及びＰ２６のうちの少なくとも一方の生存応答がない場合、処理が図１３のＰ４６に移行する。
また、マスタＣＭ＃０の動作モード切替部４１は、マスタＳＶＣ＃０及びスレーブＳＶＣ＃１に対して、それぞれ、ＳＶＣ独立動作モードへの移行を指示する（処理Ｐ２８）。
マスタＳＶＣ＃０及びスレーブＳＶＣ＃１の動作モード切替部２３１は、それぞれ、マスタＣＭ＃０からの指示に応じて、動作モードをＳＶＣ独立動作モードに切り替え（処理Ｐ２９及びＰ３０）、マスタＣＭ＃０に対して応答を送信する。マスタＣＭ＃０は、各ＳＶＣ２３から応答を受信し（処理Ｐ３１）、動作モードの切り替えが終了する。
また、図１２に例示するように、ＳＶＣ独立動作モードにおいて、スレーブＳＶＣ＃１は、自系ユニットの異常を検出した場合（処理Ｐ３２）、当該異常に関する情報を自系のスレーブＣＭ＃１に通知する（処理Ｐ３３）。なお、ＭＰブリッジ２１の異常によりＳＶＣ２３間通信ができないため、当該情報はマスタＳＶＣ＃０には通知されない。
スレーブＣＭ＃１は、当該情報をＣＭ４−ＳＶＣ２３間の通信パスを介してマスタＣＭ＃０に通知する（処理Ｐ３４）。なお、スレーブＳＶＣ＃１は、処理Ｐ３４で自系のスレーブＣＭ＃１に通知しているが（ストレートラインでの通知）、処理Ｐ３４をスキップして他系のマスタＣＭ＃０に直接通知してもよい（クロスラインでの通知）。
マスタＣＭ＃０は、受信した異常に関する情報を管理情報４３ａにマージして管理し（処理Ｐ３５）、異常が発生したユニットについて縮退処理を実施する（処理Ｐ３６）。縮退処理では、判定部４８による縮退対象の判定、構成情報４３ｂの状態更新、制御部４９によるスレーブＳＶＣ＃１への縮退指示、管理者に対する異常通知等が含まれてよい。
以上の処理により、ＭＰブリッジが異常の場合にＳＶＣ２３で検出されたイベントがＣＭ４に通知される（図６の「ＳＶＣ独立動作モード」における「ＳＶＣ検出イベントのＣＭへの通知」参照）。
また、図１３に例示するように、マスタＣＭ＃０がＳＶＣ２３の管理する情報を取得したい場合、情報取得部４４は、マスタＳＶＣ＃０及びスレーブＳＶＣ＃１の双方に対して、コマンド送信により情報取得依頼を行なう（処理Ｐ３７）。
マスタＳＶＣ＃０及びスレーブＳＶＣ＃１の情報送信部２３６は、それぞれ、自身が管理する管理情報２３３ａの一部又は全部をメモリ部２３３から読み出してマスタＣＭ＃０に送信する（処理Ｐ３８及びＰ３９）。
マスタＣＭ＃０は、マスタＳＶＣ＃０及びスレーブＳＶＣ＃１からそれぞれ情報を取得し（処理Ｐ４０）、当該情報を管理情報４３ａにマージして（処理Ｐ４１）、管理情報４３ａを用いた処理を行なう。ＳＶＣ独立動作モードでは、＃０系及び＃１系の情報がそれぞれの系統（ＳＶＣ２３）で独立して管理されているため、処理Ｐ４１により、両系統の情報を統合することができる。
以上の処理により、ＳＶＣ２３が管理する情報がマスタＣＭ４によって取得される（図６の「ＳＶＣ独立動作モード」における「ＳＶＣが管理する情報の取得」参照）。
さらに、図１３に例示するように、マスタＣＭ＃０からＳＶＣ２３に対して制御指示を行ないたい場合、マスタＣＭ＃０の制御指示送信部４５は、マスタＳＶＣ＃０及びスレーブＳＶＣ＃１のそれぞれに対して制御指示を送信する（処理Ｐ４２）。
マスタＳＶＣ＃０の制御指示受信部２３７は、マスタＣＭ＃０から受信した制御指示の指示系統を認識する。例えば、マスタＳＶＣ＃０は、制御指示が自系（＃０系）宛ての場合、制御指示に応じた制御を実行する。一方、マスタＳＶＣ＃０は、制御指示が他系（＃１系）宛ての場合、当該制御指示を読み捨てる（何もしない）（処理Ｐ４３）。
スレーブＳＶＣ＃１は、マスタＣＭ＃０から受信した制御指示の指示系統を認識する。例えば、スレーブＳＶＣ＃１は、制御指示が自系（＃１系）宛ての場合、制御指示に応じた制御を実行する。一方、スレーブＳＶＣ＃１は、制御指示が他系（＃０系）宛ての場合、当該制御指示を読み捨てる（何もしない）（処理Ｐ４４）。
なお、図１３の例では、制御指示がマスタＳＶＣ＃０及びスレーブＳＶＣ＃１の双方に送信されているが、指示対象のＳＶＣ２３のみに送信されてもよい。
以上の処理により、ＣＭ４からＳＶＣ２３への制御指示に係る処理が完了する（図６の「ＳＶＣ独立動作モード」における「ＣＭからＳＶＣへの制御指示」参照）。
以上のように、ＭＰブリッジ２１が異常の場合、ストレージ装置１では、図１４に黒の塗り潰しで示す動作モード、情報、及び、同期の主体がアクティブとなり、情報同期がＣＭ４−ＳＶＣ２３間の通信線及びＣＭ４を経由する監視パスによって実行される。この場合、マスタＣＭ＃０は、通信線を介して直接的に、制御対象のＳＶＣ２３に対して情報の取得や制御を行なうことができる。
また、図１３に例示するように、スレーブＳＶＣ＃１に異常が発生した場合（処理Ｐ４５）、マスタＣＭ＃０は、スレーブＳＶＣ＃１の異常を検出する（処理Ｐ４６）。この場合、マスタＣＭ＃０は、疑似停電を発生させる等の手法により、システムを停止させ（処理Ｐ４７）、処理が終了する。
なお、ＳＶＣ２３の異常は、上述のように種々の手法により検出されてよい。例えば、マスタＣＭ＃０は、図１２の処理Ｐ２５及びＰ２６の少なくとも一方の生存応答をＳＶＣ２３から受信しない場合に、ＳＶＣ２３の異常を検出してもよい。また、マスタＣＭ＃０は、情報の同期により取得した監視情報に基づき、ＳＶＣ２３の異常を検出してもよい。
〔１−４−３〕ＭＰブリッジの復旧の動作例
次に、図１５を参照して、ＭＰブリッジ２１の復旧の動作例を説明する。
図１５に例示するように、ＳＶＣ独立動作モードにおいて、故障したＭＰブリッジ２１が交換等により復旧すると（処理Ｐ５１）、各ＳＶＣ２３は、自系のＣＭ４にＭＰブリッジ２１が復旧したことを通知する（処理Ｐ５２及びＰ５３）。
スレーブＳＶＣ＃１から通知を受けたスレーブＣＭ＃１は、マスタＣＭ＃０にＭＰブリッジ２１が復旧したことを通知する（処理Ｐ５４）。なお、スレーブＳＶＣ＃１は、処理Ｐ５３の通知をスキップしてもよく、或いは、処理Ｐ５４をスキップしてクロスラインによりマスタＣＭ＃０に通知してもよい。
マスタＳＶＣ＃０（及びスレーブＣＭ＃１）から通知を受けたマスタＣＭ＃０は、マスタＳＶＣ＃０及びスレーブＳＶＣ＃１のそれぞれに対して、ＳＶＣ独立動作モードの解除を指示する（処理Ｐ５５）。マスタＣＭ＃０及びスレーブＣＭ＃１の動作モード切替部４１は、それぞれ、ＳＶＣ独立動作モードを解除してマスタＳＶＣ監視モードに移行する。
マスタＳＶＣ＃０及びスレーブＳＶＣ＃１の動作モード切替部２３１は、それぞれ、マスタＣＭ＃０からの指示に応じて、ＳＶＣ独立動作モードを解除してマスタＳＶＣ監視モードに移行し（処理Ｐ５６及びＰ５７）。マスタＣＭ＃０に対して応答を送信する。
マスタＣＭ＃０は、各ＳＶＣ２３から応答を受信し（処理Ｐ５８）、ＭＰブリッジ２１を経由するＳＶＣ２３間の監視パスが復旧する（処理Ｐ５９）。これにより、ＳＶＣ２３間での監視情報の同期が可能となる。
〔２〕その他
以上、本発明の好ましい実施形態について詳述したが、本発明は、かかる特定の実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内において、種々の変形、変更して実施することができる。
例えば、図４に示すＳＶＣ２３の各機能ブロックや図８に示すＣＭ４の各機能ブロックは、それぞれ任意の組み合わせで併合してもよく、分割してもよい。
また、中継装置２内のＭＰ２０、ＭＰ２０内のＦＲＴ２２、ＣＥ３内のＣＭ４の数は、それぞれ２つに限定されるものではなく、それぞれ１又は３以上であってもよい。なお、中継装置２にＭＰ２０が３以上そなえられる場合、ＭＰブリッジ２１も２以上そなえられてもよい。
〔３〕付記
以上の実施形態に関し、更に以下の付記を開示する。
（付記１）
複数の記憶装置に対するアクセスを制御する複数の制御装置のうちのいずれかの制御装置であって、
前記複数の制御装置間の通信を中継する中継装置がそなえる第１及び第２の監視部のうちの、第１の管理情報を管理し前記中継装置の監視を行なう前記第１の監視部から、前記第１の監視部により検出された前記中継装置内の異常に関する情報を受信する受信部と、
受信した前記異常に関する情報が、前記第１の監視部と、第２の管理情報を管理し前記中継装置の監視を行なう前記第２の監視部と、の間の第１の通信経路を形成するブリッジ部の異常に関する情報である場合、前記第１の監視部と前記第２の監視部との間で前記第１及び第２の管理情報の同期に用いられる通信経路を、前記ブリッジ部を経由する前記第１の通信経路から、前記制御装置と前記第１及び第２の監視部との間をそれぞれ接続する通信線を経由する第２の通信経路に切り替える切替処理を行なう切替部と、をそなえる
ことを特徴とする、制御装置。
（付記２）
前記切替処理後、前記第２の通信経路を用いて、前記第１及び第２の監視部から前記第１及び第２の管理情報をそれぞれ取得する取得部と、
取得した前記第１及び第２の管理情報に基づいて前記監視を行なう監視制御部と、をそなえる
ことを特徴とする、付記１記載の制御装置。
（付記３）
前記受信部は、前記ブリッジ部に異常が発生していない場合、前記第２の監視部により検出された異常に関する情報を、前記第１の通信経路及び前記第１の監視部を介して受信する一方、前記切替処理後、前記第２の監視部により検出された異常に関する情報を、前記第２の通信経路を介して前記第２の監視部から受信する、
ことを特徴とする、付記１又は付記２記載の制御装置。
（付記４）
前記ブリッジ部に異常が発生していない場合、前記第２の監視部に対する制御指示を、前記第１の監視部及び前記第１の通信経路を介して送信する一方、前記切替処理後、前記第２の監視部に対する制御指示を、前記第２の通信経路を介して前記第２の監視部に送信する送信部、をそなえる
ことを特徴とする、付記１〜３のいずれか１項記載の制御装置。
（付記５）
前記切替部は、前記第１の監視部から前記ブリッジ部の復旧に関する情報を受信した場合、前記通信経路を、前記第２の通信経路から前記第１の通信経路に切り替える、
ことを特徴とする、付記１〜４のいずれか１項記載の制御装置。
（付記６）
受信した前記異常に関する情報が、前記ブリッジ部及び前記第２の監視部の異常に関する情報である場合、前記複数の制御装置と前記中継装置とをそなえるストレージ装置を停止させる停止処理を行なう停止部、をそなえる
ことを特徴とする、付記１〜５のいずれか１項記載の制御装置。
（付記７）
受信した前記異常に関する情報が、前記複数の制御装置の各々を相互に通信可能に接続する第１の接続部と前記第１の監視部とを含む複数のモジュールを有する第１のモジュール群、又は、前記複数の制御装置の各々を相互に通信可能に接続する第２の接続部とを含む複数のモジュールを有する第２のモジュール群における、少なくとも１つのモジュールの異常に関する情報である場合、前記中継装置から異常個所を切り離す切離処理を行なう切離処理部、をそなえる
ことを特徴とする、付記１〜６のいずれか１項記載の制御装置。
（付記８）
複数の記憶装置に対するアクセスを制御する複数の制御装置と、
前記複数の制御装置間の通信を中継する中継装置と、をそなえ、
前記中継装置は、
第１の管理情報を管理し前記中継装置の監視を行なう第１の監視部と、
第２の管理情報を管理し前記中継装置の監視を行なう第２の監視部と、
前記第１の監視部と前記第２の監視部との間の第１の通信経路を形成するブリッジ部と、をそなえ、
前記複数の制御装置のうちのいずれかの制御装置は、
前記第１の監視部から、前記第１の監視部により検出された前記ブリッジ部の異常に関する情報を受信した場合、前記第１の監視部と前記第２の監視部との間で前記第１及び第２の管理情報の同期に用いられる通信経路を、前記ブリッジ部を経由する前記第１の通信経路から、前記制御装置と前記第１及び第２の監視部との間をそれぞれ接続する通信線を経由する第２の通信経路に切り替える切替処理を行なう、
ことを特徴とする、ストレージ装置。
（付記９）
前記制御装置は、
前記切替処理後、前記第２の通信経路を用いて、前記第１及び第２の監視部から前記第１及び第２の管理情報をそれぞれ取得し、
取得した前記第１及び第２の管理情報に基づいて前記監視を行なう、
ことを特徴とする、付記８記載のストレージ装置。
（付記１０）
前記制御装置は、
前記ブリッジ部に異常が発生していない場合、前記第２の監視部により検出された異常に関する情報の受信、及び、前記第２の監視部に対する制御指示の送信、の少なくとも一方を、前記第１の監視部及び前記第１の通信経路を介して行ない、
前記切替処理後、前記第２の監視部により検出された異常に関する情報の受信、及び、前記第２の監視部に対する制御指示の送信、の少なくとも一方を、前記第２の通信経路を介して行なう、
ことを特徴とする、付記８又は付記９記載のストレージ装置。
（付記１１）
前記制御装置は、
前記第１の監視部から前記ブリッジ部の復旧に関する情報を受信した場合、前記通信経路を、前記第２の通信経路から前記第１の通信経路に切り替える、
ことを特徴とする、付記８〜１０のいずれか１項記載のストレージ装置。
（付記１２）
前記制御装置は、
受信した前記異常に関する情報が、前記ブリッジ部及び前記第２の監視部の異常に関する情報である場合、前記ストレージ装置を停止させる停止処理を行なう、
ことを特徴とする、付記８〜１１のいずれか１項記載のストレージ装置。
（付記１３）
前記中継装置は、
前記複数の制御装置の各々を相互に通信可能に接続する第１の接続部と前記第１の監視部とを含む複数のモジュールを有する第１のモジュール群と、
前記複数の制御装置の各々を相互に通信可能に接続する第２の接続部と前記第２の監視部とを含む複数のモジュールを有する第２のモジュール群と、をそなえ、
前記制御装置は、
受信した前記異常に関する情報が、前記第１又は第２のモジュール群における少なくとも１つのモジュールの異常に関する情報である場合、前記中継装置から異常個所を切り離す切離処理を行なう、
ことを特徴とする、付記８〜１２のいずれか１項記載のストレージ装置。
（付記１４）
複数の記憶装置に対するアクセスを制御する複数のコンピュータのうちのいずれかのコンピュータに、
前記複数のコンピュータ間の通信を中継する中継装置がそなえる第１及び第２の監視部のうちの、第１の管理情報を管理し前記中継装置の監視を行なう前記第１の監視部から、前記第１の監視部により検出された前記中継装置内の異常に関する情報を受信し、
受信した前記異常に関する情報が、前記第１の監視部と、第２の管理情報を管理し前記中継装置の監視を行なう前記第２の監視部と、の間の第１の通信経路を形成するブリッジ部の異常に関する情報である場合、前記第１の監視部と前記第２の監視部との間で前記第１及び第２の管理情報の同期に用いられる通信経路を、前記ブリッジ部を経由する前記第１の通信経路から、前記コンピュータと前記第１及び第２の監視部との間をそれぞれ接続する通信線を経由する第２の通信経路に切り替える切替処理を行なう、
処理を実行させることを特徴とする、制御プログラム。
（付記１５）
前記コンピュータに、
前記切替処理後、前記第２の通信経路を用いて、前記第１及び第２の監視部から前記第１及び第２の管理情報をそれぞれ取得し、
取得した前記第１及び第２の管理情報に基づいて前記監視を行なう、
処理を実行させることを特徴とする、付記１４記載の制御プログラム。
（付記１６）
前記コンピュータに、
前記ブリッジ部に異常が発生していない場合、前記第２の監視部により検出された異常に関する情報の受信、及び、前記第２の監視部に対する制御指示の送信、の少なくとも一方を、前記第１の監視部及び前記第１の通信経路を介して行ない、
前記切替処理後、前記第２の監視部により検出された異常に関する情報の受信、及び、前記第２の監視部に対する制御指示の送信、の少なくとも一方を、前記第２の通信経路を介して行なう、
処理を実行させることを特徴とする、付記１４又は付記１５記載の制御プログラム。
（付記１７）
前記コンピュータに、
前記第１の監視部から前記ブリッジ部の復旧に関する情報を受信した場合、前記通信経路を、前記第２の通信経路から前記第１の通信経路に切り替える、
処理を実行させることを特徴とする、付記１４〜１６のいずれか記載の制御プログラム。
（付記１８）
前記コンピュータに、
受信した前記異常に関する情報が、前記ブリッジ部及び前記第２の監視部の異常に関する情報である場合、前記複数のコンピュータと前記中継装置とをそなえるストレージ装置を停止させる停止処理を行なう、
処理を実行させることを特徴とする、付記１４〜１７のいずれか１項記載の制御プログラム。
（付記１９）
前記コンピュータに、
受信した前記異常に関する情報が、前記複数のコンピュータの各々を相互に通信可能に接続する第１の接続部と前記第１の監視部とを含む複数のモジュールを有する第１のモジュール群、又は、前記複数のコンピュータの各々を相互に通信可能に接続する第２の接続部とを含む複数のモジュールを有する第２のモジュール群における、少なくとも１つのモジュールの異常に関する情報である場合、前記中継装置から異常個所を切り離す切離処理を行なう、
処理を実行させることを特徴とする、付記１４〜１８のいずれか１項記載の制御プログラム。
１ ストレージ装置
２ 中継装置
３、３−１〜３−ｎ コントローラエンクロージャ（ＣＥ）
４ コントローラモジュール（ＣＭ）
５ ドライブエンクロージャ（ＤＥ）
２０、２０−１、２０−２ ミッドプレーン（ＭＰ）
２０ａ、２０ａ−１、２０ａ−２ ＭＰ−ＥＸＴ
２０ｂ、２０ｂ−１、２０ｂ−２ ＭＰ−ＰＳＵ
２１ ＭＰブリッジ
２２ フロントエンドルータ（ＦＲＴ）
２３ サービスコントローラ（ＳＶＣ）
２４ ＦＡＮＵ
２５ ＰＳＵ
４１、２３１ 動作モード切替部
４２、２３２ 監視制御部
４３、２３３ メモリ部
４３ａ、２３３ａ 管理情報
４３ｂ 構成情報
４４ 情報取得部
４５ 制御指示送信部
４６ 異常通知受信部
４７、２３４ 情報同期部
４８ 判定部
４９ 制御部
５１ 記憶装置
２３５ 異常通知部
２３６ 情報送信部
２３７ 制御指示受信部
２３８ ＭＰ制御部

Claims (8)

  1. 複数の記憶装置に対するアクセスを制御する複数の制御装置のうちのいずれかの制御装置であって、
    前記複数の制御装置間の通信を中継する中継装置がそなえる第１及び第２の監視部のうちの、第１の管理情報を管理し前記中継装置の監視を行なう前記第１の監視部から、前記第１の監視部により検出された前記中継装置内の異常に関する情報を受信する受信部と、
    受信した前記異常に関する情報が、前記第１の監視部と、第２の管理情報を管理し前記中継装置の監視を行なう前記第２の監視部と、の間の第１の通信経路を形成するブリッジ部の異常に関する情報である場合、前記第１の監視部と前記第２の監視部との間で前記第１及び第２の管理情報の同期に用いられる通信経路を、前記ブリッジ部を経由する前記第１の通信経路から、前記制御装置と前記第１及び第２の監視部との間をそれぞれ接続する通信線を経由する第２の通信経路に切り替える切替処理を行なう切替部と、をそなえる
    ことを特徴とする、制御装置。
  2. 前記切替処理後、前記第２の通信経路を用いて、前記第１及び第２の監視部から前記第１及び第２の管理情報をそれぞれ取得する取得部と、
    取得した前記第１及び第２の管理情報に基づいて前記監視を行なう監視制御部と、をそなえる
    ことを特徴とする、請求項１記載の制御装置。
  3. 前記受信部は、前記ブリッジ部に異常が発生していない場合、前記第２の監視部により検出された異常に関する情報を、前記第１の通信経路及び前記第１の監視部を介して受信する一方、前記切替処理後、前記第２の監視部により検出された異常に関する情報を、前記第２の通信経路を介して前記第２の監視部から受信する、
    ことを特徴とする、請求項１又は請求項２記載の制御装置。
  4. 前記切替部は、前記第１の監視部から前記ブリッジ部の復旧に関する情報を受信した場合、前記通信経路を、前記第２の通信経路から前記第１の通信経路に切り替える、
    ことを特徴とする、請求項１〜３のいずれか１項記載の制御装置。
  5. 受信した前記異常に関する情報が、前記ブリッジ部及び前記第２の監視部の異常に関する情報である場合、前記複数の制御装置と前記中継装置とをそなえるストレージ装置を停止させる停止処理を行なう停止部、をそなえる
    ことを特徴とする、請求項１〜４のいずれか１項記載の制御装置。
  6. 受信した前記異常に関する情報が、前記複数の制御装置の各々を相互に通信可能に接続する第１の接続部と前記第１の監視部とを含む複数のモジュールを有する第１のモジュール群、又は、前記複数の制御装置の各々を相互に通信可能に接続する第２の接続部とを含む複数のモジュールを有する第２のモジュール群における、少なくとも１つのモジュールの異常に関する情報である場合、前記中継装置から異常個所を切り離す切離処理を行なう切離処理部、をそなえる
    ことを特徴とする、請求項１〜５のいずれか１項記載の制御装置。
  7. 複数の記憶装置に対するアクセスを制御する複数の制御装置と、
    前記複数の制御装置間の通信を中継する中継装置と、をそなえ、
    前記中継装置は、
    第１の管理情報を管理し前記中継装置の監視を行なう第１の監視部と、
    第２の管理情報を管理し前記中継装置の監視を行なう第２の監視部と、
    前記第１の監視部と前記第２の監視部との間の第１の通信経路を形成するブリッジ部と、をそなえ、
    前記複数の制御装置のうちのいずれかの制御装置は、
    前記第１の監視部から、前記第１の監視部により検出された前記ブリッジ部の異常に関する情報を受信した場合、前記第１の監視部と前記第２の監視部との間で前記第１及び第２の管理情報の同期に用いられる通信経路を、前記ブリッジ部を経由する前記第１の通信経路から、前記制御装置と前記第１及び第２の監視部との間をそれぞれ接続する通信線を経由する第２の通信経路に切り替える切替処理を行なう、
    ことを特徴とする、ストレージ装置。
  8. 複数の記憶装置に対するアクセスを制御する複数のコンピュータのうちのいずれかのコンピュータに、
    前記複数のコンピュータ間の通信を中継する中継装置がそなえる第１及び第２の監視部のうちの、第１の管理情報を管理し前記中継装置の監視を行なう前記第１の監視部から、前記第１の監視部により検出された前記中継装置内の異常に関する情報を受信し、
    受信した前記異常に関する情報が、前記第１の監視部と、第２の管理情報を管理し前記中継装置の監視を行なう前記第２の監視部と、の間の第１の通信経路を形成するブリッジ部の異常に関する情報である場合、前記第１の監視部と前記第２の監視部との間で前記第１及び第２の管理情報の同期に用いられる通信経路を、前記ブリッジ部を経由する前記第１の通信経路から、前記コンピュータと前記第１及び第２の監視部との間をそれぞれ接続する通信線を経由する第２の通信経路に切り替える切替処理を行なう、
    処理を実行させることを特徴とする、制御プログラム。
JP2016154247A 2016-08-05 2016-08-05 制御装置、ストレージ装置、及び制御プログラム Active JP6750380B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016154247A JP6750380B2 (ja) 2016-08-05 2016-08-05 制御装置、ストレージ装置、及び制御プログラム
US15/658,453 US10454757B2 (en) 2016-08-05 2017-07-25 Control apparatus, storage apparatus, and non-transitory computer-readable recording medium having stored therein control program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016154247A JP6750380B2 (ja) 2016-08-05 2016-08-05 制御装置、ストレージ装置、及び制御プログラム

Publications (2)

Publication Number Publication Date
JP2018022405A JP2018022405A (ja) 2018-02-08
JP6750380B2 true JP6750380B2 (ja) 2020-09-02

Family

ID=61069623

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016154247A Active JP6750380B2 (ja) 2016-08-05 2016-08-05 制御装置、ストレージ装置、及び制御プログラム

Country Status (2)

Country Link
US (1) US10454757B2 (ja)
JP (1) JP6750380B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111997928B (zh) * 2020-08-06 2022-06-03 北京浪潮数据技术有限公司 一种jbof风扇控制系统

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3732869B2 (ja) 1995-06-07 2006-01-11 株式会社日立製作所 外部記憶装置
JPH11205324A (ja) * 1998-01-12 1999-07-30 Fujitsu Ltd Ａｔｍ網における回線バックアップシステム
US6708283B1 (en) * 2000-04-13 2004-03-16 Stratus Technologies, Bermuda Ltd. System and method for operating a system with redundant peripheral bus controllers
JP4030880B2 (ja) * 2003-01-07 2008-01-09 Ｎｅｃインフロンティア株式会社 同期用クロック供給システムおよび同期用クロック供給方法
JP2004341982A (ja) 2003-05-19 2004-12-02 Hitachi Ltd 記憶制御装置の保守管理方式
JP3838992B2 (ja) * 2003-05-21 2006-10-25 エヌイーシーシステムテクノロジー株式会社 障害検出方法及び情報処理システム
JP3776438B2 (ja) 2004-12-03 2006-05-17 株式会社日立製作所 記憶装置
JP2007087266A (ja) 2005-09-26 2007-04-05 Hitachi Ltd ストレージシステムおよびストレージ装置
JP5060057B2 (ja) * 2006-03-08 2012-10-31 富士通株式会社 通信回線監視システム、中継装置、及び通信回線監視方法
JP2008033588A (ja) 2006-07-28 2008-02-14 Hitachi Ltd 情報処理装置
JP5998677B2 (ja) * 2012-06-29 2016-09-28 富士通株式会社 ストレージ装置および接続装置
JP6244970B2 (ja) * 2014-02-21 2017-12-13 富士通株式会社 ストレージシステム、制御装置及び制御プログラム
JP6326907B2 (ja) * 2014-03-27 2018-05-23 富士通株式会社 伝送システム、伝送装置及びクロック同期方法
JP6189783B2 (ja) * 2014-04-08 2017-08-30 ＡＰＲＥＳＩＡ Ｓｙｓｔｅｍｓ株式会社 中継システムおよびスイッチ装置
JP6333056B2 (ja) * 2014-05-14 2018-05-30 ＡＰＲＥＳＩＡ Ｓｙｓｔｅｍｓ株式会社 中継システムおよびスイッチ装置
US10536401B2 (en) * 2014-08-19 2020-01-14 Nec Corporation Communication device, communication system and communication method
JP6515524B2 (ja) * 2014-12-22 2019-05-22 富士通株式会社 通信システム，管理装置，制御装置及びプログラム
JP6582523B2 (ja) * 2015-04-30 2019-10-02 富士通株式会社 ストレージ装置、制御装置、制御プログラム
JP2017058858A (ja) * 2015-09-15 2017-03-23 株式会社東芝 通信装置、通信方法およびコンピュータプログラム

Also Published As

Publication number Publication date
JP2018022405A (ja) 2018-02-08
US10454757B2 (en) 2019-10-22
US20180041381A1 (en) 2018-02-08

Similar Documents

Publication Publication Date Title
US7809983B2 (en) Storage system that finds occurrence of power source failure
US7568119B2 (en) Storage control device and storage control device path switching method
US20070214318A1 (en) Disk array system and fault-tolerant control method for the same
WO2011141963A1 (en) Information processing apparatus and data transfer method
JP2007280258A (ja) 記憶制御装置
JP2005339216A (ja) 記憶制御システム
US10268560B2 (en) Bus connection target device, storage control device and bus communication system
JP2007086972A (ja) ストレージシステム、二重化制御方法、及びプログラム
JP2007206766A (ja) データストレージシステム、データストレージ制御装置及びその障害箇所診断方法。
JP2017010390A (ja) ストレージ制御装置、ストレージ制御プログラム、およびストレージ制御方法
US8099634B2 (en) Autonomic component service state management for a multiple function component
JP4252551B2 (ja) データストレージシステム及びストレージ制御装置の異常時のログデータ出力方法
US20160246746A1 (en) Sas configuration management
JP6750380B2 (ja) 制御装置、ストレージ装置、及び制御プログラム
JP6582523B2 (ja) ストレージ装置、制御装置、制御プログラム
US9542273B2 (en) Storage control apparatus, storage control system, and storage control method for failure detection and configuration of cascaded storage cabinets
JP2007018034A (ja) 制御装置及び制御方法
JP4620502B2 (ja) ディスクアレイ装置
JP6244970B2 (ja) ストレージシステム、制御装置及び制御プログラム
US20160320993A1 (en) Control apparatus and storage system
US7426658B2 (en) Data storage system and log data equalization control method for storage control apparatus
US7486083B2 (en) Managing system stability
US10977107B2 (en) Apparatus and method to control a storage device
KR20000045771A (ko) 에이티엠 교환 시스템에서 데이터 저장부의 이중화 장치 및방법
JP2007004297A (ja) 記憶ユニット管理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190513

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200514

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200714

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200727

R150 Certificate of patent or registration of utility model

Ref document number: 6750380

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150