JP6582523B2 - ストレージ装置、制御装置、制御プログラム - Google Patents
ストレージ装置、制御装置、制御プログラム Download PDFInfo
- Publication number
- JP6582523B2 JP6582523B2 JP2015093637A JP2015093637A JP6582523B2 JP 6582523 B2 JP6582523 B2 JP 6582523B2 JP 2015093637 A JP2015093637 A JP 2015093637A JP 2015093637 A JP2015093637 A JP 2015093637A JP 6582523 B2 JP6582523 B2 JP 6582523B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- abnormality
- svc
- information
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Debugging And Monitoring (AREA)
Description
〔1−1〕ストレージ装置の構成例
図1は一実施形態の一例としてのストレージ装置1の構成例を示す図である。図1に示すように、ストレージ装置1は、例示的に、中継装置2、1以上(図1ではn;nは自然数)のController Enclosure(CE)3−1〜3−n、及び複数のDrive Enclosure(DE)5をそなえることができる。なお、以下の説明においてCE3−1〜3−nを区別しない場合には単にCE3と表記する。また、CE3−1〜3−nをそれぞれCE#0〜CE#n−1と表記する場合がある。
・中継装置2について
次に、図2及び図3を参照して、図1に示す中継装置2のハードウェア構成例について説明する。図2に示すように、中継装置2は、上述した2つのMP20−1及び20−2(#0及び#1)、MPブリッジ21、4つのFRT22(#0〜#3)、並びに2つのSVC23(#0及び#1)をそなえることができる。また、中継装置2は、これらに加えて、2つのMP−EXT20a−1及び20a−2(#0及び#1)、並びに2つのMP−PSU20b−1及び20b−2(#0及び#1)をそなえることができる。さらに、中継装置2は、4つのファンユニット24(#0〜#3)、並びに4つのPower Supply Unit(PSU)25(#0〜#3)をそなえることができる。
次に、図1及び図3を参照して、図1に示すCM4のハードウェア構成例について説明する。図3に示すように、CM4は、例示的に、CPU4a、メモリ4b、記憶部4c、インタフェース部4d、及び入出力部4eをそなえることができる。
・SVC23について
次に、図4を参照して、一実施形態に係るSVC23の機能構成例について説明する。図4は、図2に示す中継装置2をSVC23に着目して表した図であり、SVC23の監視処理に係る機能構成の一例を示している。
中継装置2内の各SVC23は、他系のSVC23及びCM4(例えばマスタCM4又は全てのCM4)に対して定期的に信号(ハートビート)を送信することができる。情報取得部231は、他系のSVC23から受信する自系のSVC23宛のハートビートの受信結果(受信状況)を、他系SVC23の監視情報として取得することができる。
情報取得部231は、各ユニットに入力される電源を監視することができる。この監視では、他系のMP20全体の停電の発生や、PSU25から当該PSU25の属する系における他のユニットまでの給電経路での部分的な停電の発生等を監視することができる。例えば情報取得部231は、MP20や各ユニットへ入力されるDirect Current(DC)電圧等を監視情報として取得してもよい。
中継装置2では、各ユニット(又は当該ユニットが接続されたMP20、MP−EXT20a、若しくはMP−PSU20b等)からマスタSVC23へユニットのステータスが通知されることがある。このステータスには、例えばMP20、MP−EXT20a、又はMP−PSU20b等に対してユニットが接続された状態であることを示すマウント(Mount)や、取り外された状態であることを示すアンマウント(Unmount)等が含まれてもよい。
この場合、#0系のSVC23(情報取得部231)では、入力電源監視によって#1系の全体又は部分的な停電を示す監視情報が取得され得る。従って、異常検出部232は、入力電源監視に係る監視情報に基づき#1系の全体又は部分的な停電を検出することができる。
この場合、#0系のSVC23では、ハングアップした#1系のSVC23からのハートビートが受信されない。従って、#0系の異常検出部232は、ハートビート監視に係る監視情報に基づきSVC23から一定期間ハートビートを受信していないと判断し、#1系のSVC23についてハートビート異常を検出することができる。
#1系のSVC23の異常には、上記(I)又は(II)以外の異常も含まれる。例えば#1系のSVC23が自身の異常を検出して#0系のSVC23へ通知を行なった場合や、#1系のSVC23のステータス若しくは測定値等が異常の状態若しくは異常値(所定の閾値以上若しくは以下)を示すような場合等が挙げられる。
#1系のSVC23以外の#1系のユニットの異常には、例えばユニットのステータス若しくは測定値等が異常の状態若しくは異常値(例えば所定の閾値以上若しくは以下)を示すような場合等が挙げられる。一例として、ユニットのステータスが異常の状態(例えばアンマウント)を示す場合や、ファンユニット24におけるファンの回転数や各ユニットにおける温度等の測定値等が異常値を示す場合が挙げられる。
一実施形態に係るストレージ装置1では、図1及び図2に例示するように中継装置2内のユニットが2系統で冗長化されている。しかし、これら2系統のユニット間は1つのMPブリッジ21により接続されている。
次に、図6を参照して、一実施形態に係るCM4の機能構成例について説明する。図6は、図1に示すCM4の縮退処理に係る機能構成の一例を示す図である。
この場合、縮退処理部44は、マスタSVC#0に対して縮退対象のユニットを停止させることを指示することができる。また、縮退処理部44は、マスタSVC#0から停止(縮退)の完了を通知されると、構成情報45aに対して縮退対象のユニットの状態を無効化するように更新することができる。
MPブリッジ21が異常となった場合、縮退処理部44は、判定部43からスレーブSVC23(例えばSVC#1)を含むSVC#1配下のユニットの縮退処理を指示される。
MPブリッジ21及びスレーブSVC#1が異常となった場合、縮退処理部44は、判定部43からシステム全体の停止を指示される。この場合、縮退処理部44は、例えばシステムのシャットダウンを行なうことにより、システムを停止させることができる。一例として、縮退処理部44は、システムの疑似的な停電を発生させ、システムをシャットダウンさせることができる。
次に、上述の如く構成されたストレージ装置1において中継装置2内で異常が発生した場合及び復旧した場合の動作例を、図8〜図10を参照して説明する。以下、他系のSVC23又はMPブリッジ21について異常又は復旧を検出するSVC23とマスタCM4とに着目して説明する。
はじめに、図8を参照して、他系SVC23において異常が発生する場合の処理について説明する。
次に、図9を参照して、MPブリッジ21において異常が発生する場合の処理について説明する。
次に、図10を参照して、MPブリッジ21が復旧した場合の処理について説明する。
以上、本発明の好ましい実施形態について詳述したが、本発明は、かかる特定の実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内において、種々の変形、変更して実施することができる。
以上の実施形態に関し、更に以下の付記を開示する。
上位装置から複数の記憶装置へのアクセスを制御する複数の制御装置と、
前記複数の制御装置の各々を相互に通信可能に接続する接続装置を複数そなえる中継装置と、をそなえ、
前記中継装置は、前記中継装置の監視を行なう監視部を前記接続装置ごとにそなえ、
前記複数の接続装置のうちの第1の接続装置にそなえられた第1の監視部は、前記中継装置内における異常を検出すると、前記検出した異常に関する情報を前記複数の制御装置のうちの第1の制御装置へ通知し、
前記第1の制御装置は、前記第1の監視部から通知された前記異常に関する情報に基づき、前記中継装置から異常個所を切り離す切離処理を行なう
ことを特徴とする、ストレージ装置。
前記中継装置は、前記複数の接続装置を相互に通信可能に接続するブリッジ部をさらにそなえ、
前記第1の制御装置は、前記第1の監視部から通知された前記異常に関する情報に基づき、前記異常個所が前記ブリッジ部であると判定した場合、前記第1の接続装置に前記ブリッジ部を介して接続された第2の接続装置について、当該第2の接続装置にそなえられた第2の監視部を含む複数のモジュールを前記中継装置から切り離す切離処理を行なうことを特徴とする、付記1記載のストレージ装置。
前記第1の制御装置は、前記異常個所が前記ブリッジ部であると判定した場合、前記切離処理において、前記第2の監視部に対して、前記第2の接続装置にそなえられたモジュールを停止させ、当該モジュールの停止後に、前記第2の監視部を停止させることを特徴とする、付記2記載のストレージ装置。
前記第1の制御装置は、前記第1の監視部から通知された前記異常に関する情報に基づき、前記異常個所が、前記ブリッジ部及び前記第2の監視部であると判定した場合、前記ストレージ装置を停止させる停止処理を行なうことを特徴とする、付記2又は付記3記載のストレージ装置。
前記第1の制御装置は、前記複数の監視部の各々を監視し、前記監視結果と前記第1の監視部から通知された前記異常に関する情報とに基づき、前記異常個所の判定を行なうことを特徴とする、付記1〜4のいずれか1項記載のストレージ装置。
前記複数の接続装置のうちの第2の接続装置にそなえられた第2の監視部は、前記第1の接続装置における前記第1の監視部を含む1以上のモジュールの異常を検出すると、前記検出した異常に関する情報を前記第1の制御装置へ通知する権限を取得し、前記異常に関する情報を前記第1の制御装置へ通知することを特徴とする、付記1〜5のいずれか1項記載のストレージ装置。
前記切離処理は、前記第1の監視部又は前記異常個所を含む接続装置の監視部に対して前記異常個所の動作を停止させる指示を送信すること、及び、前記ストレージ装置の状態を表す情報であって前記第1の制御装置が管理する管理情報に対して前記異常個所に対応するモジュールの状態を無効に設定すること、を含むことを特徴とする、付記1〜6のいずれか1項記載のストレージ装置。
前記第1の監視部は、前記切離処理によって前記中継装置から切り離されたモジュールに対応するモジュールが前記中継装置に接続されたことを認識すると、前記接続されたことを表す情報を前記第1の制御装置へ通知し、
前記第1の制御装置は、前記接続されたことを表す情報に基づき、前記ストレージ装置の状態を表す情報であって前記第1の制御装置が管理する管理情報に対して当該モジュールの状態を有効に設定することを特徴とする、付記1〜7のいずれか1項記載のストレージ装置。
上位装置から複数の記憶装置へのアクセスを制御する複数の制御装置と、前記複数の制御装置の各々を相互に通信可能に接続する接続装置を複数そなえる中継装置と、をそなえるストレージ装置における前記複数の制御装置のうちの第1の制御装置であって、
前記中継装置が前記接続装置ごとにそなえる前記中継装置の監視を行なう監視部のうちの、第1の接続装置にそなえられた第1の監視部から、前記第1の監視部により検出された前記中継装置内における異常に関する情報を受信する受信部と、
前記受信部が受信した前記異常に関する情報に基づき、前記中継装置から異常個所を切り離す切離処理を行なう切離処理部と、をそなえる
ことを特徴とする、制御装置。
上位装置から複数の記憶装置へのアクセスを制御する複数のコンピュータと、前記複数のコンピュータの各々を相互に通信可能に接続する接続装置を複数そなえる中継装置と、をそなえるストレージ装置における前記複数のコンピュータのうちの第1のコンピュータに、
前記中継装置が前記接続装置ごとにそなえる前記中継装置の監視を行なう監視部のうちの、第1の接続装置にそなえられた第1の監視部から、前記第1の監視部により検出された前記中継装置内における異常に関する情報を受信し、
前記受信した前記異常に関する情報に基づき、前記中継装置から異常個所を切り離す切離処理を行なう
処理を実行させることを特徴とする、制御プログラム。
2 中継装置
2a、4a CPU
2b、4b メモリ
2c、4c 記憶部
2d、4d インタフェース部
2e、4e 入出力部
2f、4f 記録媒体
3、3−1〜3−n コントローラエンクロージャ(CE)
4 コントローラモジュール(CM)
4d−1〜4d−3 インタフェース(IF)
4g IOコントローラ(IOC)
4h エキスパンダ(EXP)
5 ドライブエンクロージャ(DE)
20、20−1、20−2 ミッドプレーン(MP)
20a、20a−1、20a−2 MP−EXT
20b、20b−1、20b−2 MP−PSU
21 MPブリッジ
22 フロントエンドルータ(FRT)
23 サービスコントローラ(SVC)
24 ファンユニット(FANU)
25 PSU
41、231 情報取得部
42 通知受信部
43 判定部
44 縮退処理部
45 保持部
45a 構成情報
46 組込処理部
51 記憶装置
200、400 制御プログラム
232 異常検出部
233 通知部
234 縮退部
Claims (7)
- 上位装置から複数の記憶装置へのアクセスを制御する複数の制御装置と、
前記複数の制御装置の各々を相互に通信可能に接続する接続装置を複数そなえる中継装置と、をそなえ、
前記中継装置は、前記複数の接続装置を相互に通信可能に接続するブリッジ部をそなえるとともに、前記中継装置の監視を行なう監視部を前記接続装置ごとにそなえ、
前記複数の接続装置のうちの第1の接続装置にそなえられ、前記監視により検出した異常に関する情報を前記複数の制御装置のうちの第1の制御装置へ通知する権限を有する第1の監視部は、前記中継装置内における異常を検出すると、前記検出した異常に関する情報を前記第1の制御装置へ通知し、
前記第1の制御装置は、
前記第1の監視部から通知された前記異常に関する情報に基づき異常個所を判定し、前記異常個所が、前記第1の接続装置のモジュール、又は、前記第1の接続装置と前記ブリッジ部を介して接続された第2の接続装置のモジュールであると判定した場合、前記第1の監視部に対して前記中継装置から前記異常個所を切り離すことを指示する第1切離処理を行ない、
前記異常個所が前記ブリッジ部であると判定した場合、前記第2の接続装置にそなえられた第2の監視部に対して前記第2の接続装置の複数のモジュールを前記中継装置から切り離すことを指示する第2切離処理を行なう
ことを特徴とする、ストレージ装置。 - 前記第1の制御装置は、前記異常個所が前記ブリッジ部であると判定した場合、前記第2切離処理において、前記第2の監視部に対して、前記第2の接続装置にそなえられたモジュールを停止させる指示を行ない、当該モジュールの停止後に、前記第2の監視部を停止させる指示を行なうことを特徴とする、請求項1記載のストレージ装置。
- 前記第1の制御装置は、前記第1の監視部から通知された前記異常に関する情報に基づき、前記異常個所が、前記ブリッジ部及び前記第2の監視部であると判定した場合、前記ストレージ装置を停止させる停止処理を行なうことを特徴とする、請求項1又は請求項2記載のストレージ装置。
- 前記第2の監視部は、前記第1の接続装置における前記第1の監視部を含む1以上のモジュールの異常を検出すると、前記検出した異常に関する情報を前記第1の制御装置へ通知する権限を取得し、前記異常に関する情報を前記第1の制御装置へ通知することを特徴とする、請求項1〜3のいずれか1項記載のストレージ装置。
- 前記第1の監視部は、前記第1切離処理又は前記第2切離処理によって前記中継装置から切り離されたモジュールに対応するモジュールが前記中継装置に接続されたことを認識すると、前記接続されたことを表す情報を前記第1の制御装置へ通知し、
前記第1の制御装置は、前記接続されたことを表す情報に基づき、前記ストレージ装置の状態を表す情報であって前記第1の制御装置が管理する管理情報に対して当該モジュールの状態を有効に設定することを特徴とする、請求項1〜4のいずれか1項記載のストレージ装置。 - 上位装置から複数の記憶装置へのアクセスを制御する複数の制御装置と、前記複数の制御装置の各々を相互に通信可能に接続する接続装置を複数そなえる中継装置と、をそなえるストレージ装置における前記複数の制御装置のうちの第1の制御装置であって、
前記中継装置が前記接続装置ごとにそなえる前記中継装置の監視を行なう監視部のうちの、第1の接続装置にそなえられ、前記監視により検出した異常に関する情報を前記第1の制御装置へ通知する権限を有する第1の監視部から、前記第1の監視部により検出された前記中継装置内における異常に関する情報を受信する受信部と、
前記受信部が受信した前記異常に関する情報に基づき異常個所を判定する判定部と、
前記異常個所が、前記第1の接続装置のモジュール、又は、前記中継装置がそなえるブリッジ部であって前記複数の接続装置を相互に通信可能に接続する前記ブリッジ部を介して前記第1の接続装置と接続された第2の接続装置のモジュールであると前記判定部が判定した場合、前記第1の監視部に対して前記中継装置から前記異常個所を切り離すことを指示する切離処理を行ない、前記異常個所が前記ブリッジ部であると前記判定部が判定した場合、前記第2の接続装置にそなえられた第2の監視部に対して前記第2の接続装置の複数のモジュールを前記中継装置から切り離すことを指示する切離処理を行なう切離処理部と、をそなえる
ことを特徴とする、制御装置。 - 上位装置から複数の記憶装置へのアクセスを制御する複数のコンピュータと、前記複数のコンピュータの各々を相互に通信可能に接続する接続装置を複数そなえる中継装置と、をそなえるストレージ装置における前記複数のコンピュータのうちの第1のコンピュータに、
前記中継装置が前記接続装置ごとにそなえる前記中継装置の監視を行なう監視部のうちの、第1の接続装置にそなえられ、前記監視により検出した異常に関する情報を前記第1のコンピュータへ通知する権限を有する第1の監視部から、前記第1の監視部により検出された前記中継装置内における異常に関する情報を受信し、
前記受信した前記異常に関する情報に基づき異常個所を判定し、前記異常個所が、前記第1の接続装置のモジュール、又は、前記中継装置がそなえるブリッジ部であって前記複数の接続装置を相互に通信可能に接続する前記ブリッジ部を介して前記第1の接続装置と接続された第2の接続装置のモジュールであると判定した場合、前記第1の監視部に対して前記中継装置から前記異常個所を切り離すことを指示する切離処理を行ない、前記異常個所が前記ブリッジ部であると判定した場合、前記第2の接続装置にそなえられた第2の監視部に対して前記第2の接続装置の複数のモジュールを前記中継装置から切り離すことを指示する切離処理を行なう
処理を実行させることを特徴とする、制御プログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015093637A JP6582523B2 (ja) | 2015-04-30 | 2015-04-30 | ストレージ装置、制御装置、制御プログラム |
US15/068,675 US9842070B2 (en) | 2015-04-30 | 2016-03-14 | Storage apparatus, control apparatus and computer-readable recording medium having stored therein control program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015093637A JP6582523B2 (ja) | 2015-04-30 | 2015-04-30 | ストレージ装置、制御装置、制御プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016212531A JP2016212531A (ja) | 2016-12-15 |
JP6582523B2 true JP6582523B2 (ja) | 2019-10-02 |
Family
ID=57205754
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015093637A Active JP6582523B2 (ja) | 2015-04-30 | 2015-04-30 | ストレージ装置、制御装置、制御プログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US9842070B2 (ja) |
JP (1) | JP6582523B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6662185B2 (ja) * | 2016-04-28 | 2020-03-11 | 横河電機株式会社 | 処理装置、代替処理装置、中継装置、処理システム及び処理方法 |
JP6750380B2 (ja) * | 2016-08-05 | 2020-09-02 | 富士通株式会社 | 制御装置、ストレージ装置、及び制御プログラム |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5586250A (en) * | 1993-11-12 | 1996-12-17 | Conner Peripherals, Inc. | SCSI-coupled module for monitoring and controlling SCSI-coupled raid bank and bank environment |
US6112311A (en) * | 1998-02-20 | 2000-08-29 | International Business Machines Corporation | Bridge failover system |
US6408343B1 (en) * | 1999-03-29 | 2002-06-18 | Hewlett-Packard Company | Apparatus and method for failover detection |
EP1662369B1 (en) | 2004-11-30 | 2017-12-06 | Fujitsu Limited | Data storage system and data storage control device |
JP4440127B2 (ja) | 2005-01-28 | 2010-03-24 | 富士通株式会社 | データストレージシステム及びデータストレージ制御装置 |
JP4404754B2 (ja) | 2004-11-30 | 2010-01-27 | 富士通株式会社 | データストレージ装置及び情報処理システム |
JP3776438B2 (ja) | 2004-12-03 | 2006-05-17 | 株式会社日立製作所 | 記憶装置 |
JP4411602B2 (ja) * | 2004-12-16 | 2010-02-10 | 日本電気株式会社 | フォールトトレラント・コンピュータシステム |
JP2007087266A (ja) | 2005-09-26 | 2007-04-05 | Hitachi Ltd | ストレージシステムおよびストレージ装置 |
JP2008041080A (ja) * | 2006-07-10 | 2008-02-21 | Hitachi Ltd | 記憶制御システム、記憶制御システムの制御方法、ポートセレクタ、及びコントローラ |
US9058306B2 (en) * | 2006-08-31 | 2015-06-16 | Dell Products L.P. | Redundant storage enclosure processor (SEP) implementation for use in serial attached SCSI (SAS) environment |
US8473779B2 (en) * | 2008-02-29 | 2013-06-25 | Assurance Software And Hardware Solutions, Llc | Systems and methods for error correction and detection, isolation, and recovery of faults in a fail-in-place storage array |
JP5453872B2 (ja) * | 2009-03-27 | 2014-03-26 | 日本電気株式会社 | ディスクアレイ装置、ディスク制御装置、ディスクアレイ装置における負荷分散方法 |
US9141493B2 (en) * | 2013-07-12 | 2015-09-22 | International Business Machines Corporation | Isolating a PCI host bridge in response to an error event |
-
2015
- 2015-04-30 JP JP2015093637A patent/JP6582523B2/ja active Active
-
2016
- 2016-03-14 US US15/068,675 patent/US9842070B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US9842070B2 (en) | 2017-12-12 |
JP2016212531A (ja) | 2016-12-15 |
US20160321199A1 (en) | 2016-11-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6455302B2 (ja) | バス通信システム | |
JP6011210B2 (ja) | ストレージ制御装置,プログラマブル論理回路の復旧処理方法及び制御プログラム | |
JP6307847B2 (ja) | 情報処理装置,制御装置及び制御プログラム | |
US8583863B2 (en) | Storage system | |
JP2017010390A (ja) | ストレージ制御装置、ストレージ制御プログラム、およびストレージ制御方法 | |
JP2004199551A (ja) | ストレージシステム及び障害ストレージ装置の切り離し方法 | |
JP2005339216A (ja) | 記憶制御システム | |
US8099634B2 (en) | Autonomic component service state management for a multiple function component | |
JP2007025933A (ja) | ストレージシステム及びそのファームウェア自動更新方法 | |
JP6582523B2 (ja) | ストレージ装置、制御装置、制御プログラム | |
US7487293B2 (en) | Data storage system and log data output method upon abnormality of storage control apparatus | |
TW201423582A (zh) | Sas擴展卡自動切換系統及方法 | |
US9507677B2 (en) | Storage control device, storage apparatus, and computer-readable recording medium having storage control program stored therein | |
JP2007018034A (ja) | 制御装置及び制御方法 | |
JP6492939B2 (ja) | 制御装置、ストレージシステムおよびプログラム | |
US9542273B2 (en) | Storage control apparatus, storage control system, and storage control method for failure detection and configuration of cascaded storage cabinets | |
US10454757B2 (en) | Control apparatus, storage apparatus, and non-transitory computer-readable recording medium having stored therein control program | |
US9838285B2 (en) | Connection monitoring device and connection monitoring method | |
US20200073751A1 (en) | Storage apparatus and recording medium | |
JP5736875B2 (ja) | ストレージ装置およびストレージ装置の制御方法 | |
US8307244B2 (en) | Storage system and storage control apparatus | |
US11074144B2 (en) | Active firmware replacement in storage system and in storage controller, and computer-readable recording medium having stored therein program for active firmware replacement in controlling storage | |
US20160320822A1 (en) | Power source controller and storage device | |
US20180307554A1 (en) | Apparatus and method to control a storage device | |
JP5217896B2 (ja) | ストレージシステム、ストレージ装置、ホスト装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181016 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190311 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190806 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190819 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6582523 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |