JP6745927B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6745927B2 JP6745927B2 JP2019024565A JP2019024565A JP6745927B2 JP 6745927 B2 JP6745927 B2 JP 6745927B2 JP 2019024565 A JP2019024565 A JP 2019024565A JP 2019024565 A JP2019024565 A JP 2019024565A JP 6745927 B2 JP6745927 B2 JP 6745927B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- oxide semiconductor
- transistor
- film
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 568
- 239000010410 layer Substances 0.000 description 1115
- 239000010408 film Substances 0.000 description 390
- 238000005530 etching Methods 0.000 description 111
- 238000000034 method Methods 0.000 description 107
- 239000000758 substrate Substances 0.000 description 86
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 59
- 239000007789 gas Substances 0.000 description 59
- 229910052710 silicon Inorganic materials 0.000 description 59
- 239000010703 silicon Substances 0.000 description 59
- 229910052751 metal Inorganic materials 0.000 description 58
- 229910052760 oxygen Inorganic materials 0.000 description 56
- 239000002184 metal Substances 0.000 description 54
- 239000001301 oxygen Substances 0.000 description 54
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 51
- 239000013078 crystal Substances 0.000 description 48
- 230000006870 function Effects 0.000 description 48
- 239000000463 material Substances 0.000 description 45
- 239000011701 zinc Substances 0.000 description 45
- 238000004519 manufacturing process Methods 0.000 description 33
- 239000012535 impurity Substances 0.000 description 32
- 230000015572 biosynthetic process Effects 0.000 description 27
- 229910052739 hydrogen Inorganic materials 0.000 description 26
- 239000001257 hydrogen Substances 0.000 description 25
- 239000003990 capacitor Substances 0.000 description 23
- 125000004429 atom Chemical group 0.000 description 22
- 238000004544 sputter deposition Methods 0.000 description 20
- 238000010438 heat treatment Methods 0.000 description 19
- 229910052721 tungsten Inorganic materials 0.000 description 19
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 18
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 18
- 229910000449 hafnium oxide Inorganic materials 0.000 description 18
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 18
- 229910052581 Si3N4 Inorganic materials 0.000 description 17
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 17
- 229910052814 silicon oxide Inorganic materials 0.000 description 17
- 230000008569 process Effects 0.000 description 16
- 229910052782 aluminium Inorganic materials 0.000 description 15
- 238000010586 diagram Methods 0.000 description 15
- 239000010936 titanium Substances 0.000 description 15
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 14
- 239000004020 conductor Substances 0.000 description 14
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 14
- 229910052719 titanium Inorganic materials 0.000 description 14
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 14
- 239000010937 tungsten Substances 0.000 description 14
- 230000007547 defect Effects 0.000 description 11
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 10
- 238000002173 high-resolution transmission electron microscopy Methods 0.000 description 10
- 238000001451 molecular beam epitaxy Methods 0.000 description 10
- 229910052735 hafnium Inorganic materials 0.000 description 9
- 229910052738 indium Inorganic materials 0.000 description 9
- 239000012212 insulator Substances 0.000 description 9
- 239000000203 mixture Substances 0.000 description 9
- 230000000149 penetrating effect Effects 0.000 description 9
- 229910052725 zinc Inorganic materials 0.000 description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 8
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 8
- 239000000956 alloy Substances 0.000 description 8
- 239000000872 buffer Substances 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 8
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 7
- 229910045601 alloy Inorganic materials 0.000 description 7
- 238000004458 analytical method Methods 0.000 description 7
- 239000012298 atmosphere Substances 0.000 description 7
- 229910052799 carbon Inorganic materials 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 7
- 229910052733 gallium Inorganic materials 0.000 description 7
- 150000002431 hydrogen Chemical class 0.000 description 7
- 229910052757 nitrogen Inorganic materials 0.000 description 7
- 239000000523 sample Substances 0.000 description 7
- 239000002356 single layer Substances 0.000 description 7
- 238000003860 storage Methods 0.000 description 7
- 238000012546 transfer Methods 0.000 description 7
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 6
- 229910052779 Neodymium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 230000005684 electric field Effects 0.000 description 6
- 238000002003 electron diffraction Methods 0.000 description 6
- 230000005669 field effect Effects 0.000 description 6
- 239000011261 inert gas Substances 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 6
- PLDDOISOJJCEMH-UHFFFAOYSA-N neodymium(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Nd+3].[Nd+3] PLDDOISOJJCEMH-UHFFFAOYSA-N 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- -1 or the like Substances 0.000 description 6
- 229910052726 zirconium Inorganic materials 0.000 description 6
- 229910052684 Cerium Inorganic materials 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- 229910052804 chromium Inorganic materials 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 5
- 229910001195 gallium oxide Inorganic materials 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 229910007541 Zn O Inorganic materials 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 4
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 4
- 238000007654 immersion Methods 0.000 description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 229910052746 lanthanum Inorganic materials 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 230000001590 oxidative effect Effects 0.000 description 4
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 4
- 239000002994 raw material Substances 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- 229910052718 tin Inorganic materials 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 229910001868 water Inorganic materials 0.000 description 4
- 239000011787 zinc oxide Substances 0.000 description 4
- 206010021143 Hypoxia Diseases 0.000 description 3
- 229910021529 ammonia Inorganic materials 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 238000010894 electron beam technology Methods 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium oxide Inorganic materials O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 description 3
- 125000005843 halogen group Chemical group 0.000 description 3
- 238000009616 inductively coupled plasma Methods 0.000 description 3
- 230000003993 interaction Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 3
- 239000000395 magnesium oxide Substances 0.000 description 3
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 3
- 230000014759 maintenance of location Effects 0.000 description 3
- 229910052748 manganese Inorganic materials 0.000 description 3
- 239000002159 nanocrystal Substances 0.000 description 3
- 239000007800 oxidant agent Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- PVADDRMAFCOOPC-UHFFFAOYSA-N oxogermanium Chemical compound [Ge]=O PVADDRMAFCOOPC-UHFFFAOYSA-N 0.000 description 3
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 3
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 238000009832 plasma treatment Methods 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000003381 stabilizer Substances 0.000 description 3
- 238000012916 structural analysis Methods 0.000 description 3
- 229910001936 tantalum oxide Inorganic materials 0.000 description 3
- 229910052727 yttrium Inorganic materials 0.000 description 3
- 229910001928 zirconium oxide Inorganic materials 0.000 description 3
- 229910018120 Al-Ga-Zn Inorganic materials 0.000 description 2
- 229910018137 Al-Zn Inorganic materials 0.000 description 2
- 229910018573 Al—Zn Inorganic materials 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- 229910017566 Cu-Mn Inorganic materials 0.000 description 2
- 229910017871 Cu—Mn Inorganic materials 0.000 description 2
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 229910020833 Sn-Al-Zn Inorganic materials 0.000 description 2
- 229910020994 Sn-Zn Inorganic materials 0.000 description 2
- 229910009069 Sn—Zn Inorganic materials 0.000 description 2
- 239000007983 Tris buffer Substances 0.000 description 2
- 238000002441 X-ray diffraction Methods 0.000 description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000003795 desorption Methods 0.000 description 2
- AXAZMDOAUQTMOW-UHFFFAOYSA-N dimethylzinc Chemical compound C[Zn]C AXAZMDOAUQTMOW-UHFFFAOYSA-N 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 229910001385 heavy metal Inorganic materials 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000005121 nitriding Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 229910052706 scandium Inorganic materials 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- LXEXBJXDGVGRAR-UHFFFAOYSA-N trichloro(trichlorosilyl)silane Chemical compound Cl[Si](Cl)(Cl)[Si](Cl)(Cl)Cl LXEXBJXDGVGRAR-UHFFFAOYSA-N 0.000 description 2
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 2
- 229910001233 yttria-stabilized zirconia Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- FIPWRIJSWJWJAI-UHFFFAOYSA-N Butyl carbitol 6-propylpiperonyl ether Chemical compound C1=C(CCC)C(COCCOCCOCCCC)=CC2=C1OCO2 FIPWRIJSWJWJAI-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 1
- 229910052692 Dysprosium Inorganic materials 0.000 description 1
- 229910052691 Erbium Inorganic materials 0.000 description 1
- 229910052693 Europium Inorganic materials 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 229910052688 Gadolinium Inorganic materials 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910052689 Holmium Inorganic materials 0.000 description 1
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 1
- 229910052765 Lutetium Inorganic materials 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 229910052777 Praseodymium Inorganic materials 0.000 description 1
- 229910052772 Samarium Inorganic materials 0.000 description 1
- 229910020868 Sn-Ga-Zn Inorganic materials 0.000 description 1
- 229910020944 Sn-Mg Inorganic materials 0.000 description 1
- 238000003917 TEM image Methods 0.000 description 1
- 229910052771 Terbium Inorganic materials 0.000 description 1
- 229910052775 Thulium Inorganic materials 0.000 description 1
- 229910052769 Ytterbium Inorganic materials 0.000 description 1
- 229910009369 Zn Mg Inorganic materials 0.000 description 1
- 229910007573 Zn-Mg Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005587 bubbling Effects 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- HQWPLXHWEZZGKY-UHFFFAOYSA-N diethylzinc Chemical compound CC[Zn]CC HQWPLXHWEZZGKY-UHFFFAOYSA-N 0.000 description 1
- ZYLGGWPMIDHSEZ-UHFFFAOYSA-N dimethylazanide;hafnium(4+) Chemical compound [Hf+4].C[N-]C.C[N-]C.C[N-]C.C[N-]C ZYLGGWPMIDHSEZ-UHFFFAOYSA-N 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000000635 electron micrograph Methods 0.000 description 1
- NPEOKFBCHNGLJD-UHFFFAOYSA-N ethyl(methyl)azanide;hafnium(4+) Chemical compound [Hf+4].CC[N-]C.CC[N-]C.CC[N-]C.CC[N-]C NPEOKFBCHNGLJD-UHFFFAOYSA-N 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 238000004868 gas analysis Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 229910052743 krypton Inorganic materials 0.000 description 1
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052747 lanthanoid Inorganic materials 0.000 description 1
- 150000002602 lanthanoids Chemical class 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 238000004949 mass spectrometry Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000001127 nanoimprint lithography Methods 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 229960001730 nitrous oxide Drugs 0.000 description 1
- 235000013842 nitrous oxide Nutrition 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000001552 radio frequency sputter deposition Methods 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 238000004098 selected area electron diffraction Methods 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 238000004611 spectroscopical analysis Methods 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- RGGPNXQUMRMPRA-UHFFFAOYSA-N triethylgallium Chemical compound CC[Ga](CC)CC RGGPNXQUMRMPRA-UHFFFAOYSA-N 0.000 description 1
- MCULRUJILOGHCJ-UHFFFAOYSA-N triisobutylaluminium Chemical compound CC(C)C[Al](CC(C)C)CC(C)C MCULRUJILOGHCJ-UHFFFAOYSA-N 0.000 description 1
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 1
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 210000000707 wrist Anatomy 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
- H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
- H01L21/441—Deposition of conductive or insulating materials for electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
- H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
- H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/467—Chemical or electrical treatment, e.g. electrolytic etching using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
- H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
- H01L21/4757—After-treatment
- H01L21/47573—Etching the layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8221—Three dimensional integrated circuits stacked in different levels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Plasma & Fusion (AREA)
- Thin Film Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明
の一態様は、プロセス、マシン、マニュファクチャ、または、組成物(コンポジション・
オブ・マター)に関するものである。そのため、より具体的に本明細書で開示する本発明
の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、照明装
置、蓄電装置、記憶装置、撮像装置、それらの駆動方法、または、それらの製造方法、を
一例として挙げることができる。
全般を指す。トランジスタ、半導体回路は半導体装置の一態様である。また、記憶装置、
表示装置、撮像装置、電子機器は、半導体装置を有する場合がある。
注目されている。当該トランジスタは集積回路(IC)や画像表示装置(単に表示装置と
も表記する)のような電子デバイスに広く応用されている。トランジスタに適用可能な半
導体薄膜として、シリコン系半導体材料が広く知られているが、その他の材料として酸化
物半導体が注目されている。
とが知られている。例えば、特許文献1には酸化物半導体を用いたトランジスタの低いリ
ーク電流特性を応用した低消費電力のCPUなどが開示されている。
または、集積度の高い半導体装置を提供することを目的の一つとする。または、動作速度
の速い半導体装置を提供することを目的の一つとする。または、消費電力の小さい半導体
装置を提供することを目的の一つとする。または、生産性の高い半導体装置を提供するこ
とを目的の一つとする。または、歩留まりの高い半導体装置を提供することを目的の一つ
とする。または、新規な半導体装置を提供することを目的の一つとする。または、上記半
導体装置の作製方法を提供することを目的の一つとする。
態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の課題を抽出することが可能である。
関する。
当該開口部にコンタクトプラグを設ける半導体装置の作製方法であって、第1の絶縁層上
に第1の導電層と同じ材料を用いて第2の導電層を設け、第2の導電層上に第3の導電層
を設け、第3の導電層上に第2の絶縁層を設け、第2の絶縁層上にレジストマスクを設け
、レジストマスクをマスクとして選択的にエッチングを行うことにより、第2の絶縁層に
開口部を設け、第2の絶縁層をマスクとして選択的にエッチングを行うことにより、第3
の導電層に開口部を設けるとともに、レジストマスクを消失させ、第3の導電層をマスク
として選択的にエッチングを行うことにより、第2の導電層に開口部を設け、第3の導電
層および第2の導電層をマスクとして選択的にエッチングを行うことにより、第1の絶縁
層に開口部を設けるとともに、第3の導電層の開口部の径を拡大させて第2の導電層の一
部を露出させ、第1の絶縁層および第3の導電層をマスクとして選択的にエッチングを行
うことにより、第1の導電層に開口部を設けるとともに、第2の導電層の開口部の径を拡
大させ、第3の導電層および第2の導電層をマスクとして選択的にエッチングを行うこと
により、第1の絶縁層の開口部の径を拡大させ、上記工程で設けられた、第1の導電層、
第1の絶縁層、第2の導電層および第3の導電層を貫通する開口部へ導電物を充填し、第
1の導電層の一方の面および当該第1の導電層の開口部における側面と電気的な接続を有
するコンタクトプラグを設けることを特徴とする半導体装置の作製方法である。
半導体装置の作製方法であって、第1の絶縁層上に第1の導電層と同じ材料を用いて第2
の導電層を設け、第2の導電層上に第3の導電層を設け、第3の導電層上に第2の絶縁層
を設け、第2の絶縁層上にレジストマスクを設け、レジストマスクをマスクとして選択的
にエッチングを行うことにより、第2の絶縁層に開口部を設け、第2の絶縁層をマスクと
して選択的にエッチングを行うことにより、第3の導電層に開口部を設けるとともに、レ
ジストマスクを消失させ、第3の導電層をマスクとして選択的にエッチングを行うことに
より、第2の導電層に開口部を設け、第3の導電層および第2の導電層をマスクとして選
択的にエッチングを行うことにより、第1の絶縁層に開口部を設けるとともに、第3の導
電層の開口部の径を拡大させて第2の導電層の一部を露出させ、第1の絶縁層および第3
の導電層をマスクとして選択的にエッチングを行うことにより、第1の導電層に開口部を
設けるとともに、第2の導電層の開口部の径を拡大させ、第3の導電層、第2の導電層お
よび第1の導電層をマスクとして選択的にエッチングを行うことにより、酸化物半導体層
に開口部を設けるとともに第1の絶縁層の開口部の径を拡大させ、上記工程で設けられた
、酸化物半導体層、第1の導電層、第1の絶縁層、第2の導電層および第3の導電層を貫
通する開口部へ導電物を充填し、第1の導電層の一方の面および当該第1の導電層の開口
部における側面と電気的な接続を有するコンタクトプラグを設けることを特徴とする半導
体装置の作製方法である。
、La、Ce、NdまたはHf)を有することが好ましい。
とすることもできる。
集積度の高い半導体装置を提供することができる。または、動作速度の速い半導体装置を
提供することができる。または、消費電力の小さい半導体装置を提供することができる。
または、生産性の高い半導体装置を提供することができる。または、歩留まりの高い半導
体装置を提供することができる。または、新規な半導体装置を提供することができる。ま
たは、上記半導体装置の作製方法を提供することができる。
様は、場合によっては、または、状況に応じて、これらの効果以外の効果を有する場合も
ある。または、例えば、本発明の一態様は、場合によっては、または、状況に応じて、こ
れらの効果を有さない場合もある。
れず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変
更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施
の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成
において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通
して用い、その繰り返しの説明は省略することがある。なお、図を構成する同じ要素のハ
ッチングを異なる図面間で適宜省略または変更する場合もある。
合は、XとYとが電気的に接続されている場合と、XとYとが機能的に接続されている場
合と、XとYとが直接接続されている場合とが、本明細書等に開示されているものとする
。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず
、図または文章に示された接続関係以外のものも、図または文章に記載されているものと
する。
、など)であるとする。
とする素子(例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オード、表示素子、発光素子、負荷など)が、XとYとの間に接続されていない場合であ
り、XとYとの電気的な接続を可能とする素子(例えば、スイッチ、トランジスタ、容量
素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など)を介さずに
、XとYとが、接続されている場合である。
とする素子(例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オード、表示素子、発光素子、負荷など)が、XとYとの間に1個以上接続されることが
可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイ
ッチは、導通状態(オン状態)、または、非導通状態(オフ状態)になり、電流を流すか
流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択し
て切り替える機能を有している。なお、XとYとが電気的に接続されている場合は、Xと
Yとが直接的に接続されている場合を含むものとする。
とする回路(例えば、論理回路(インバータ、NAND回路、NOR回路など)、信号変
換回路(DA変換回路、AD変換回路、ガンマ補正回路など)、電位レベル変換回路(電
源回路(昇圧回路、降圧回路など)、信号の電位レベルを変えるレベルシフタ回路など)
、電圧源、電流源、切り替え回路、増幅回路(信号振幅または電流量などを大きく出来る
回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など)、信号生成
回路、記憶回路、制御回路など)が、XとYとの間に1個以上接続されることが可能であ
る。なお、一例として、XとYとの間に別の回路を挟んでいても、Xから出力された信号
がYへ伝達される場合は、XとYとは機能的に接続されているものとする。なお、XとY
とが機能的に接続されている場合は、XとYとが直接的に接続されている場合と、XとY
とが電気的に接続されている場合とを含むものとする。
が電気的に接続されている場合(つまり、XとYとの間に別の素子又は別の回路を挟んで
接続されている場合)と、XとYとが機能的に接続されている場合(つまり、XとYとの
間に別の回路を挟んで機能的に接続されている場合)と、XとYとが直接接続されている
場合(つまり、XとYとの間に別の素子又は別の回路を挟まずに接続されている場合)と
が、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示
的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合
と同様な内容が、本明細書等に開示されているものとする。
さず)、Xと電気的に接続され、トランジスタのドレイン(又は第2の端子など)が、Z
2を介して(又は介さず)、Yと電気的に接続されている場合や、トランジスタのソース
(又は第1の端子など)が、Z1の一部と直接的に接続され、Z1の別の一部がXと直接
的に接続され、トランジスタのドレイン(又は第2の端子など)が、Z2の一部と直接的
に接続され、Z2の別の一部がYと直接的に接続されている場合では、以下のように表現
することが出来る。
の端子など)とは、互いに電気的に接続されており、X、トランジスタのソース(又は第
1の端子など)、トランジスタのドレイン(又は第2の端子など)、Yの順序で電気的に
接続されている。」と表現することができる。または、「トランジスタのソース(又は第
1の端子など)は、Xと電気的に接続され、トランジスタのドレイン(又は第2の端子な
ど)はYと電気的に接続され、X、トランジスタのソース(又は第1の端子など)、トラ
ンジスタのドレイン(又は第2の端子など)、Yは、この順序で電気的に接続されている
」と表現することができる。または、「Xは、トランジスタのソース(又は第1の端子な
ど)とドレイン(又は第2の端子など)とを介して、Yと電気的に接続され、X、トラン
ジスタのソース(又は第1の端子など)、トランジスタのドレイン(又は第2の端子など
)、Yは、この接続順序で設けられている」と表現することができる。これらの例と同様
な表現方法を用いて、回路構成における接続の順序について規定することにより、トラン
ジスタのソース(又は第1の端子など)と、ドレイン(又は第2の端子など)とを、区別
して、技術的範囲を決定することができる。
は、少なくとも第1の接続経路を介して、Xと電気的に接続され、前記第1の接続経路は
、第2の接続経路を有しておらず、前記第2の接続経路は、トランジスタを介した、トラ
ンジスタのソース(又は第1の端子など)とトランジスタのドレイン(又は第2の端子な
ど)との間の経路であり、前記第1の接続経路は、Z1を介した経路であり、トランジス
タのドレイン(又は第2の端子など)は、少なくとも第3の接続経路を介して、Yと電気
的に接続され、前記第3の接続経路は、前記第2の接続経路を有しておらず、前記第3の
接続経路は、Z2を介した経路である。」と表現することができる。または、「トランジ
スタのソース(又は第1の端子など)は、少なくとも第1の接続経路によって、Z1を介
して、Xと電気的に接続され、前記第1の接続経路は、第2の接続経路を有しておらず、
前記第2の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン
(又は第2の端子など)は、少なくとも第3の接続経路によって、Z2を介して、Yと電
気的に接続され、前記第3の接続経路は、前記第2の接続経路を有していない。」と表現
することができる。または、「トランジスタのソース(又は第1の端子など)は、少なく
とも第1の電気的パスによって、Z1を介して、Xと電気的に接続され、前記第1の電気
的パスは、第2の電気的パスを有しておらず、前記第2の電気的パスは、トランジスタの
ソース(又は第1の端子など)からトランジスタのドレイン(又は第2の端子など)への
電気的パスであり、トランジスタのドレイン(又は第2の端子など)は、少なくとも第3
の電気的パスによって、Z2を介して、Yと電気的に接続され、前記第3の接続経路は、
第4の接続経路を有しておらず、第4の電気的パスは、トランジスタのドレイン(又は第
2の端子など)からトランジスタのソース(又は第1の端子など)への電気的パスである
。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における
接続経路について規定することにより、トランジスタのソース(又は第1の端子など)と
、ドレイン(又は第2の端子など)とを、区別して、技術的範囲を決定することができる
。
、Y、Z1、Z2は、対象物(例えば、装置、素子、回路、配線、電極、端子、導電膜、
層、など)であるとする。
る場合であっても、1つの構成要素が、複数の構成要素の機能を併せ持っている場合もあ
る。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び
電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電
気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場
合も、その範疇に含める。
じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜
」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用
語を、「絶縁層」という用語に変更することが可能な場合がある。
本実施の形態では、本発明の一態様である半導体装置について、図面を参照して説明する
。
す半導体装置は、シリコン基板40に活性領域を有するトランジスタ51と、酸化物半導
体層を活性層とするトランジスタ52を有する。トランジスタ51をp−ch型、トラン
ジスタ52をn−ch型とすることでCMOS回路を形成することができる。図1(A)
に示すトランジスタ51、52は、インバータ回路90を形成している(図1(B)参照
)。
これに限定されない。場合によっては、または、状況に応じて、別の回路を構成してもよ
い。また、トランジスタ51以外の素子もシリコン基板40に形成してもよい。たとえば
、シリコン基板40に、容量素子、ダイオード、フォトダイオード、抵抗素子、などを形
成してもよい。フォトダイオードを形成する場合、裏面照射型イメージセンサとなるよう
な構成としてもよい。つまり、シリコン基板40の裏側から光を照射するようにしてもよ
い。なお、イメージセンサを構成する場合、シリコン基板40には、フォトダイオードと
接続されたトランジスタを形成してもよい。ただし、本発明の一態様は、これに限定され
ない。フォトダイオードと接続されるトランジスタを、シリコン基板40には形成しなく
てもよい。例えば、フォトダイオードと接続されるトランジスタは、トランジスタ52の
ように、シリコン基板40の上方に形成してもよい。
絶縁膜およびゲート電極を基本構成とする。また、トランジスタ52はチャネルが形成さ
れる活性層、ソース電極、ドレイン電極、ゲート絶縁膜およびゲート電極を基本構成とす
る。図1(A)に示すように、トランジスタ51およびトランジスタ52のそれぞれが有
する上記構成要素の一部が重なることで回路の占有面積を縮小することができる。
のトランジスタの工程が不要となるため、pウェルおよびn型不純物領域などの形成工程
を省くことができ、工程を大幅に削減することができる。
85が設けられる。
6、絶縁層87および絶縁層88が設けられる。
限らない。上記絶縁層の一部が省かれる場合や、他の絶縁層が付加される場合もある。
タクトプラグ61aと電気的に接続する。また、コンタクトプラグ61aは、絶縁層83
乃至絶縁層87を貫通するコンタクトプラグ61bと電気的に接続され、コンタクトプラ
グ61bは、絶縁層87上で配線71と電気的に接続する。
的に接続する。また、コンタクトプラグ62aは、絶縁層83乃至絶縁層87を貫通する
コンタクトプラグ62bと電気的に接続され、コンタクトプラグ62bは、絶縁層87上
で配線73と電気的に接続する。
タクトプラグ63aと電気的に接続する。また、コンタクトプラグ63aは、トランジス
タ52のソース電極またはドレイン電極の一方、および絶縁層83乃至絶縁層87を貫通
するコンタクトプラグ63bと電気的に接続される。ここで、トランジスタ51のソース
領域またはドレイン領域の他方と、トランジスタ52のソース電極またはドレイン電極の
一方とは、コンタクトプラグ63aおよびコンタクトプラグ63bを介して電気的に接続
されることになる。
ラグ64と電気的に接続する。また、コンタクトプラグ64は、絶縁層87上で配線73
と電気的に接続する。すなわち、トランジスタ51のゲート電極とトランジスタ52のゲ
ート電極とは、コンタクトプラグ62a、コンタクトプラグ62b、配線73およびコン
タクトプラグ64を介して電気的に接続されることになる。
タクトプラグと異なるため、破線で記してある。
縁層87を貫通するコンタクトプラグ65と電気的に接続する。また、コンタクトプラグ
65は、絶縁層87上で配線72と電気的に接続する。
レイン電極の一方を貫通するコンタクトプラグ63bの形状に特徴を有する。
87を貫通する領域では径が相対的に大きく、第2のトランジスタ52のソース電極また
はドレイン電極の一方を貫通する領域では径が相対的に小さくなる形状となっている。コ
ンタクトプラグ63bをこのような断面形状とすることにより、第2のトランジスタ52
のソース電極またはドレイン電極の一方との接触面積を増加させることができ、接触抵抗
を小さくすることができる。
極の一方とコンタクトプラグ63bが接触する領域近傍の拡大図を示す。本発明の一態様
はこれに限らず、図2(B)乃至図2(F)に示す形態であってもよい。エッチング条件
を調整することにより、第2のトランジスタ52のソース電極またはドレイン電極の一方
とコンタクトプラグ63bが接触する領域およびその周辺の形状は、様々に変化させるこ
とができる。
ことから、コンタクトプラグは、深さ方向のいずれの部分においても径が変化していると
いえる。一方で、本発明の一態様においては、これらの径の変化とは関係なく、コンタク
トプラグが顕著な径の変化がある領域を有することを特徴とする。
お、絶縁層85より下の領域に関する説明は省略する。
一方および複数の絶縁層との積層にコンタクトホールを形成し、当該コンタクトホールに
金属などの導電体を充填することによって形成する。
方(以下、電極層31とする)、絶縁層86および絶縁層87が当該順序で下から積まれ
た構成を有している。
序で形成する。そして、所望の形状を有するレジストマスク36を形成する(図3(A)
参照)。なお、有機膜35はレジストマスク36の密着性向上などの用途として用いられ
るものであり、省くこともできる。また、レジストマスク36の膜厚は、例えば100n
m程度とすればよい。
とが好ましい。また、エッチング条件は、被エッチング層に対して適宜適切な条件に切り
替えるものとする。
Scなどの材料で形成することができる。電極層31の膜厚は、10nm乃至40nmが
好ましく、15nm乃至30nmがより好ましい。代表的には、膜厚が20nmのタング
ステン膜とすることができる。
0nm乃至50nmが好ましく、20nm乃至40nmがより好ましい。代表的には、膜
厚が30nmのタングステン膜とすることができる。
よりもエッチングレートが小さい材料を用いて形成することができる。例えば、電極層3
1にタングステン膜を用いた場合には、チタン膜または窒化チタン膜を用いることができ
る。金属層33の膜厚は、20nm乃至100nmが好ましく、40nm乃至80nmが
より好ましい。代表的には、膜厚が60nmのチタン膜を用いることができる。
いて、金属層33および金属層32よりもエッチングレートが小さい材料を用いて形成す
ることができる。例えば、金属層33にチタン膜、金属層32にタングステン膜を用いた
場合には、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、または窒化酸化シリ
コン膜を用いることができる。絶縁層34の膜厚は、20nm乃至150nmが好ましく
、50nm乃至120nmがより好ましい。代表的には、膜厚が100nmの窒化シリコ
ン膜を用いることができる。
ドマスクとして用いることができる。有機材料から形成されるレジストマスクは、エッチ
ング工程によってその形状が変化するため、高アスペクト比の開口部の形成にレジストマ
スクのみをマスクとして用いることは適さない。
層34に開口部を設ける(図3(B)参照)。ここで、各層の膜厚を上記の範囲とするこ
とで、レジストマスク36の開口部と同等の径の開口部を有機膜35および絶縁層34に
設けることができる。
を行い、金属層33に開口部を設ける(図3(C)参照)。このとき、図3(C)では、
レジストマスク36が消失し、有機膜35の一部が残存する形態を図示しているが、レジ
ストマスク36が消失しない形態であってもよい。また、有機膜35が消失する形態であ
ってもよい。
開口部を設ける(図4(A)参照)。このとき、有機膜35および絶縁層34は消失して
もよい。
よび絶縁層86に開口部を設ける(図4(B)参照)。このとき、金属層33に設けられ
た開口部の径が大きくなるようにエッチングを進行させ、金属層32の一部を露出させる
。
開口部を設ける(図4(C)参照)。当該エッチング工程において、電極層31と金属層
32を同じ金属材料を用いて形成した場合には、両方ともエッチングが進行する。したが
って、電極層31に開口部が設けられると同時に、図4(B)で示した金属層32の露出
した領域がエッチングされ、絶縁層87の上面の一部が露出する。
絶縁層87および絶縁層86の開口部の径を拡大し、かつ絶縁層85に開口部を設ける(
図5(A)参照)。
Vapor Deposition)法等で金属等の導電体63Bを充填する(図5(
B)参照)。
32をCMP(Chemical Mechanical Polishing)法等で
取り除き、コンタクトプラグ63bを形成する。
ス電極およびドレイン電極が形成され、当該ソース電極および当該ドレイン電極が絶縁層
85と接しない構成としてもよい。このような構成においては、絶縁層85に含まれる酸
素がソース電極およびドレイン電極を構成する金属層に奪われることがない。したがって
、当該酸素を酸化物半導体層に効率よく供給することができ、トランジスタ52の電気特
性および信頼性を向上させることができる。
、図6に示す第2のトランジスタ52のソース電極またはドレイン電極の一方とコンタク
トプラグ63bが接触する領域近傍の拡大図を示す。本発明の一態様はこれに限らず、図
7(B)乃至図7(F)に示す形態であってもよい。
なお、図8(A)乃至図10(C)に示す積層の構成は、図3(A)乃至図5(C)に示
す積層の構成に酸化物半導体層30が付加された点のみが異なる。酸化物半導体層30に
は、電極層31をマスクとしてエッチング工程を行うことにより開口部を設ければよい(
図10(A)参照)。その他の工程については、前述した図3(A)乃至図5(C)の工
程の説明を参照することができる。
図1(A)に示す半導体装置の上面図であり、図11(B)は図6に示す半導体装置の上
面図である。なお、図1(A)および図6は、図11(A)、(B)に示すP1−P2の
断面に相当する。なお、図中OSは酸化物半導体で形成された活性層を示し、Siはシリ
コンの活性領域を示す。
リコン基板40に活性領域を有するトランジスタ53と、酸化物半導体層を活性層とする
トランジスタ54および容量素子55を有する。図12(A)に示すトランジスタ53、
54および容量素子55の接続形態において、図12(B)の回路図に示す回路91を形
成している。図12(A)に示す半導体装置は、容量素子55を有する点および各要素の
接続形態を除き、図1(A)に示す半導体装置と同等の構成とすることができる。
ドレイン電極層の一方と、容量素子55の一方の電極層を電気的に接続するためにコンタ
クトプラグ66aおよびコンタクトプラグ66bを利用する。コンタクトプラグ66bは
、トランジスタ54のソース電極層またはドレイン電極層の一方(容量素子55の一方の
電極と共通)に設けられた開口部を通じてコンタクトプラグ66aと電気的に接続される
。
タクトプラグと異なるため、破線で記してある。
に示す形態となる。また、図14(A)は、図12(A)に示す半導体装置の上面図の一
例である。また、図14(B)は図13に示す半導体装置の上面図の一例である。なお、
図12(A)および図13は、図14(A)、(B)に示すQ1−Q2の断面に相当する
。
つ、書き込み回数にも制限が無い半導体装置(記憶装置)の一例である。
、長時間の電荷保持を可能とする。例えば、ソースとドレインとの間の電圧を0.1V、
5V、または、10V程度とした場合、トランジスタのチャネル幅で規格化したオフ電流
は、数yA/μmから数zA/μmにまで低減することができる。一方、酸化物半導体以
外の材料、例えば結晶シリコンなどを用いたトランジスタは、高速動作が容易である。し
たがって、両者を組み合わせることにより、データの保持能力が高く、動作が高速な記憶
装置を構成することができる。
いう特徴を活かすことで、次のように、情報の書き込み、保持、読み出しが可能である。
がオン状態となる電位にして、トランジスタ54をオン状態とする。
5に与えられる。すなわち、ノードFNには、所定の電荷が与えられる(書き込み)。こ
こでは、異なる二つの電位レベルを与える電荷(以下Lowレベル電荷、Highレベル
電荷という)のいずれかが与えられるものとする。
54をオフ状態とすることにより、ノードFNに与えられた電荷が保持される(保持)。
トランジスタ54のオフ電流は極めて小さいため、ノードFNの電荷は長時間にわたって
保持される。
、配線78に適切な電位(読み出し電位)を与えると、ノードFNに保持された電荷量に
応じて、配線79は異なる電位をとる。
ードFN)にHighレベル電荷が与えられている場合の見かけのしきい値電圧Vth_
Hは、トランジスタ53のゲート電極(ノードFN)にLowレベル電荷が与えられてい
る場合の見かけのしきい値電圧Vth_Lより低くなる。
な配線78の電位をいうものとする。したがって、配線78の電位をVth_HとVth
_Lの間の電位V0とすることにより、トランジスタ53のゲート電極(ノードFN)に
与えられた電荷を判別できる。
電位がV0(>Vth_H)となれば、トランジスタ53は「オン状態」となる。Low
レベル電荷が与えられていた場合には、配線78の電位がV0(<Vth_L)となって
も、トランジスタ53は「オフ状態」のままである。このため、配線79の電位を判別す
ることで、保持されている情報を読み出すことができる。
み出せることが必要になる。このように情報を読み出さないメモリセルにおいては、ゲー
ト電極に与えられている電位にかかわらず、トランジスタ53が「オフ状態」となるよう
な電位、つまり、Vth_Hより小さい電位を配線78に与えればよい。または、ゲート
電極に与えられている電位にかかわらず、トランジスタ53が「オン状態」となるような
電位、つまり、Vth_Lより大きい電位を配線78に与えればよい。
の極めて小さいトランジスタを適用することで、極めて長期にわたり記憶内容を保持する
ことが可能である。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動
作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができ
る。また、電力の供給がない場合(ただし、電位は固定されていることが望ましい)であ
っても、長期にわたって記憶内容を保持することが可能である。なお、記憶内容の保持期
間中に電力を供給する動作を行ってもよい。
せず、トランジスタ53の劣化の問題もない。例えば、従来の不揮発性メモリのような高
電圧印加によるフローティングゲートへの電子の注入や、フローティングゲートからの電
子の引き抜きを行う動作がないため、トランジスタ53のゲート絶縁膜の劣化などの問題
が生じない。すなわち、開示する発明に係る半導体装置では、従来の不揮発性メモリで問
題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上する。さらに、ト
ランジスタのオン状態、オフ状態によって、情報の書き込みが行われるため、高速な動作
も容易に実現しうる。
は、図1(A)に示す半導体装置を対象として説明するが、本実施の形態に示す他の半導
体装置も同様である。
シリコン基板40に替えて、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリ
ウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、有機半導体を材
料とする基板を用いることもできる。
ンジスタとすることができる。例えば、FIN(フィン)型、TRI−GATE(トライ
ゲート)型などのトランジスタなどとすることができる。
することができる。場合によっては、または、状況に応じて、例えば、プレーナ型、FI
N(フィン)型、TRI−GATE(トライゲート)型などのトランジスタなどとするこ
とができる。
、酸化物半導体だけでなく、様々な半導体を有することができる。場合によっては、また
は、状況に応じて、トランジスタ52、トランジスタ54、などは、例えば、シリコン、
ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリ
ウムヒ素、インジウムリン、窒化ガリウム、有機半導体などを有することもできる。
ウム膜を用いることができる。また絶縁層82、絶縁層83、絶縁層87および絶縁層8
8は平坦化膜として機能させることができ、代表的には酸化シリコン膜、酸化窒化シリコ
ン膜などを用いることができる。
領域近傍に設けられる絶縁層中の水素はシリコンのダングリングボンドを終端し、トラン
ジスタ51の信頼性を向上させる効果がある。一方、上層に設けられるトランジスタ52
の活性層である酸化物半導体層の近傍に設けられる絶縁層中の水素は、酸化物半導体中に
キャリアを生成する要因の一つとなるため、トランジスタ52の信頼性を低下させる要因
となる場合がある。したがって、シリコン系半導体材料を用いたトランジスタの上層に酸
化物半導体を用いたトランジスタを積層して設ける場合、これらの間に水素の拡散を防止
する機能を有する絶縁層84を設けることが好ましい。絶縁層84により、下層に水素を
閉じ込めることでトランジスタ51の信頼性が向上することに加え、下層から上層に水素
が拡散することが抑制されることでトランジスタ52の信頼性も同時に向上させることが
できる。
、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハ
フニウム、酸化窒化ハフニウム、イットリア安定化ジルコニア(YSZ)等を用いること
ができる。なお、絶縁層85もこれらの材料で形成することができる。
したがって、絶縁層85は酸素を含む絶縁層であり、化学量論組成よりも酸素が多い組成
であることが好ましい。また、絶縁層85は、トランジスタ52のバックゲート側のゲー
ト絶縁膜としても機能させることができるため、酸化物半導体層との界面において、欠陥
を生成しにくい膜であることが好ましい。
きる。また、窒化シリコン膜または窒化酸化シリコン膜と上記絶縁層との積層であっても
よい。なお、絶縁層87もこれらの材料で形成することができる。
ができる。具体的には、タングステンを用いることができる。また、コンタクトホール内
の壁面に窒化チタンを設け、その後タングステンを充填するように設ける構成としてもよ
い。なお、絶縁層およびコンタクトプラグ上面の平坦化にはCMP法を用いることができ
る。
明したが、他の回路に応用することも可能である。また、二つのトランジスタが重なる例
に限らず、3個以上のトランジスタ等の要素を電気的に接続する場合においても応用する
ことが可能である。
性層に有するトランジスタを積層する例を示したが、これに限らない。シリコンを有する
トランジスタを複数積層する場合にも適用することができる。また、酸化物半導体を有す
るトランジスタを複数積層する場合にも適用することができる。
できる。
。図45に示したエッチング装置は、エッチングチャンバー810A、810B、810
Cと、基板を各エッチングチャンバーへ移動する際に一時的に基板を待機させることを目
的としたトランスファーチャンバー820と、各エッチングチャンバーへエッチングガス
等を供給するガス供給システム830と、を有する。また、図示していないが、各電源供
給システム、ポンプシステム、およびガス除害システム等を有する。
を用いることが好ましい。特に、高密度プラズマ発生源などを有するエッチング装置を用
いることが好ましい。または、各層のエッチングにおいて、適宜最適なエッチングガスを
選択できるガス供給システムを有することが好ましい。特に、複数のガスを組み合わせる
事ができるガス供給システムを有することが好ましい。
バーで行ってもよい。この方法では、各層において最適なエッチングガスを用いればよい
。図45のように、3つのエッチングチャンバーを有するエッチング装置であれば、複数
の基板を同時並行的に処理することが可能である。そのため、生産効率を高めることがで
きる。
ングチャンバーでは、エッチングする膜種に応じて最適なガスに切り替える。そのため、
様々なエッチング生成物がエッチングチャンバー壁に堆積することがある。これが、エッ
チングチャンバー壁から剥がれ、パーティクルとなることがある。パーティクルが基板上
に付着するとエッチング不良を引き起こすことがある。
を決めて、エッチングする方法がある。以下では、図45に示したエッチング装置を用い
て、複数の膜種を有する多層膜をエッチングする場合の一例を示す。ここで用いるエッチ
ングの対象物は、第1の絶縁膜と、第2の絶縁膜と、第3の絶縁膜と、酸化物半導体膜と
、導電膜と、第4の絶縁膜と、有機樹脂膜と、フォトレジストと、が基板上にこの順に形
成されている積層物とする。なお、フォトレジストは、露光および現像を経て、所定の形
状を有する。
エッチングを行う。次に基板を、エッチングチャンバー810Aから、トランスファーチ
ャンバー820を介して、エッチングチャンバー810Bに移動させ、導電膜をエッチン
グする。次に基板を、エッチングチャンバー810Bから、トランスファーチャンバー8
20を介して、エッチングチャンバー810Aに移動させ、酸化物半導体膜、第3の絶縁
膜および第2の絶縁膜をエッチングする。次に基板を、エッチングチャンバー810Aか
ら、トランスファーチャンバー820を介して、エッチングチャンバー810Cに移動さ
せ、アッシングをすることでこれまでのエッチングで生じた生成物を除去する。次に基板
を、エッチングチャンバー810Cから、トランスファーチャンバー820を介して、エ
ッチングチャンバー810Aに移動させ、第1の絶縁膜をエッチングする。次に基板を、
エッチングチャンバー810Aから、トランスファーチャンバー820を介して、エッチ
ングチャンバー810Cへ移動させ、アッシングをすることでレジストおよび有機樹脂膜
を除去する。
り、微細な開口部を形成することができる。
グチャンバーを用いる。このとき、基板は、真空下で移動され、大気雰囲気にさらされる
ことがないので、再現性のよいエッチングができる。また、各エッチングチャンバーにお
いては、膜種毎にエッチングガスを切り替えることがない。そのため、処理時間が短くな
り、生産効率を高くすることができる。
用いることができる。
本実施の形態では、本発明の一態様に用いることのできる酸化物半導体を有するトランジ
スタについて図面を用いて説明する。なお、本実施の形態における図面では、明瞭化のた
めに一部の要素を拡大、縮小、または省略して図示している。
ある。図15(A)は上面図であり、図15(A)に示す一点鎖線B1−B2方向の断面
が図15(B)に相当する。また、図15(A)に示す一点鎖線B3−B4方向の断面が
図21(A)に相当する。また、一点鎖線B1−B2方向をチャネル長方向、一点鎖線B
3−B4方向をチャネル幅方向と呼称する場合がある。
物半導体層130と、酸化物半導体層130と電気的に接続する導電層140および導電
層150と、酸化物半導体層130、導電層140および導電層150と接する絶縁層1
60と、絶縁層160と接する導電層170と、導電層140、導電層150、絶縁層1
60および導電層170と接する絶縁層175と、絶縁層175と接する絶縁層180と
、を有する。また、必要に応じて絶縁層180に平坦化膜としての機能を付加してもよい
。
ゲート絶縁膜、導電層170はゲート電極層としてそれぞれ機能することができる。
33はチャネル形成領域として機能することができる。領域231および領域232は導
電層140および導電層150とそれぞれ接しており、導電層140および導電層150
として酸素と結合しやすい導電材料を用いれば領域231および領域232を低抵抗化す
ることができる。
酸化物半導体層130内に酸素欠損が生じ、当該酸素欠損と酸化物半導体層130内に残
留または外部から拡散する水素との相互作用により、領域231および領域232は低抵
抗のn型となる。
採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることが
ある。このため、本明細書においては、「ソース」や「ドレイン」という用語は、入れ替
えて用いることができるものとする。また、「電極層」は、「配線」と言い換えることも
できる。
ているが、一層または三層以上の積層であってもよい。当該構成は本実施の形態で説明す
る他のトランジスタにも適用できる。
上の積層であってもよい。当該構成は本実施の形態で説明する他のトランジスタにも適用
できる。
い。図16(A)はトランジスタ102の上面図であり、図16(A)に示す一点鎖線C
1−C2方向の断面が図16(B)に相当する。また、図16(A)に示す一点鎖線C3
−C4方向の断面は、図21(B)に相当する。また、一点鎖線C1−C2方向をチャネ
ル長方向、一点鎖線C3−C4方向をチャネル幅方向と呼称する場合がある。
として作用する導電層170の端部とを一致させない点を除き、トランジスタ101と同
様の構成を有する。トランジスタ102の構造は、導電層140および導電層150が絶
縁層160で広く覆われているため、導電層140および導電層150と導電層170と
の間の抵抗が高く、ゲートリーク電流の少ない特徴を有している。
電層150が重なる領域を有するトップゲート構造である。当該領域のチャネル長方向の
幅は、寄生容量を小さくするために3nm以上300nm未満とすることが好ましい。一
方で、酸化物半導体層130にオフセット領域が形成されないため、オン電流の高いトラ
ンジスタを形成しやすい。
い。図17(A)はトランジスタ103の上面図であり、図17(A)に示す一点鎖線D
1−D2方向の断面が図17(B)に相当する。また、図17(A)に示す一点鎖線D3
−D4方向の断面は、図21(A)に相当する。また、一点鎖線D1−D2方向をチャネ
ル長方向、一点鎖線D3−D4方向をチャネル幅方向と呼称する場合がある。
物半導体層130と、酸化物半導体層130と接する絶縁層160と、絶縁層160と接
する導電層170と、酸化物半導体層130、絶縁層160および導電層170を覆う絶
縁層175と、絶縁層175と接する絶縁層180と、絶縁層175および絶縁層180
に設けられた開口部を通じて酸化物半導体層130と電気的に接続する導電層140およ
び導電層150を有する。また、必要に応じて絶縁層180、導電層140および導電層
150に接する絶縁層(平坦化膜)などを有していてもよい。
ゲート絶縁膜、導電層170はゲート電極層としてそれぞれ機能することができる。
33はチャネル形成領域として機能することができる。領域231および領域232は絶
縁層175と接しており、例えば絶縁層175として水素を含む絶縁材料を用いれば領域
231および領域232を低抵抗化することができる。
じる酸素欠損と、絶縁層175から領域231および領域232に拡散する水素との相互
作用により、領域231および領域232は低抵抗のn型となる。なお、水素を含む絶縁
材料としては、例えば窒化シリコン膜や窒化アルミニウム膜などを用いることができる。
い。図18(A)はトランジスタ104の上面図であり、図18(A)に示す一点鎖線E
1−E2方向の断面が図18(B)に相当する。また、図18(A)に示す一点鎖線E3
−E4方向の断面は、図21(A)に相当する。また、一点鎖線E1−E2方向をチャネ
ル長方向、一点鎖線E3−E4方向をチャネル幅方向と呼称する場合がある。
ように接している点を除き、トランジスタ103と同様の構成を有する。
領域335はドレイン領域、領域333はチャネル形成領域として機能することができる
。領域331および領域332はトランジスタ101における領域231および領域23
2と同様に低抵抗化することができる。また、領域334および領域335はトランジス
タ103における領域231および領域232と同様に低抵抗化することができる。なお
、チャネル長方向における領域334および領域335の長さが100nm以下、好まし
くは50nm以下の場合には、ゲート電界の寄与によりオン電流は大きく低下しないため
、上述したような低抵抗化を行わない構成とすることもできる。
電層150が重なる領域を有さないセルフアライン構造である。セルフアライン構造のト
ランジスタはゲート電極層とソース電極層およびドレイン電極層間の寄生容量が極めて小
さいため、高速動作用途に適している。
い。図19(A)はトランジスタ105の上面図であり、図19(A)に示す一点鎖線F
1−F2方向の断面が図19(B)に相当する。また、図19(A)に示す一点鎖線F3
−F4方向の断面は、図21(A)に相当する。また、一点鎖線F1−F2方向をチャネ
ル長方向、一点鎖線F3−F4方向をチャネル幅方向と呼称する場合がある。
物半導体層130と、酸化物半導体層130と電気的に接続する導電層141および導電
層151と、酸化物半導体層130、導電層141、導電層151と接する絶縁層160
と、絶縁層160と接する導電層170と、酸化物半導体層130、導電層141、導電
層151、絶縁層160および導電層170と接する絶縁層175と、絶縁層175と接
する絶縁層180と、絶縁層175および絶縁層180に設けられた開口部を通じて導電
層141および導電層151とそれぞれ電気的に接続する導電層142および導電層15
2を有する。また、必要に応じて絶縁層180、導電層142および導電層152に接す
る絶縁層などを有していてもよい。
には接しない構成となっている。
び絶縁層180に設けられた開口部を有する点、ならびに当該開口部を通じて導電層14
1および導電層151とそれぞれ電気的に接続する導電層142および導電層152を有
する点を除き、トランジスタ101と同様の構成を有する。導電層140(導電層141
および導電層142)はソース電極層として作用させることができ、導電層150(導電
層151および導電層152)はドレイン電極層として作用させることができる。
い。図20(A)はトランジスタ106の上面図であり、図20(A)に示す一点鎖線G
1−G2方向の断面が図20(B)に相当する。また、図20(A)に示す一点鎖線G3
−G4方向の断面は、図21(A)に相当する。また、一点鎖線G1−G2方向をチャネ
ル長方向、一点鎖線G3−G4方向をチャネル幅方向と呼称する場合がある。
物半導体層130と、酸化物半導体層130と電気的に接続する導電層141および導電
層151と、酸化物半導体層130と接する絶縁層160と、絶縁層160と接する導電
層170と、絶縁層120、酸化物半導体層130、導電層141、導電層151、絶縁
層160、導電層170と接する絶縁層175と、絶縁層175と接する絶縁層180と
、絶縁層175および絶縁層180に設けられた開口部を通じて導電層141および導電
層151とそれぞれ電気的に接続する導電層142および導電層152を有する。また、
必要に応じて絶縁層180、導電層142および導電層152に接する絶縁層(平坦化膜
)などを有していてもよい。
には接しない構成となっている。
タ103と同様の構成を有する。導電層140(導電層141および導電層142)はソ
ース電極層として作用させることができ、導電層150(導電層151および導電層15
2)はドレイン電極層として作用させることができる。
50が絶縁層120と接しない構成であるため、絶縁層120中の酸素が導電層140お
よび導電層150に奪われにくくなり、絶縁層120から酸化物半導体層130中への酸
素の供給を容易とすることができる。
よびトランジスタ106における領域334および領域335には、酸素欠損を形成し導
電率を高めるための不純物を添加してもよい。酸化物半導体層に酸素欠損を形成する不純
物としては、例えば、リン、砒素、アンチモン、ホウ素、アルミニウム、シリコン、窒素
、ヘリウム、ネオン、アルゴン、クリプトン、キセノン、インジウム、フッ素、塩素、チ
タン、亜鉛、および炭素のいずれかから選択される一つ以上を用いることができる。当該
不純物の添加方法としては、プラズマ処理法、イオン注入法、イオンドーピング法、プラ
ズマイマージョンイオンインプランテーション法などを用いることができる。
元素および酸素の結合が切断され、酸素欠損が形成される。酸化物半導体層に含まれる酸
素欠損と酸化物半導体層中に残存または後から添加される水素の相互作用により、酸化物
半導体層の導電率を高くすることができる。
酸素欠損サイトに水素が入り伝導帯近傍にドナー準位が形成される。その結果、酸化物導
電体を形成することができる。なお、ここでは、導電体化された酸化物半導体を酸化物導
電体という。
いると推定される。このため、酸化物導電体層とソース電極層およびドレイン電極層とし
て機能する導電層との接触はオーミック接触であり、酸化物導電体層とソース電極層およ
びドレイン電極層として機能する導電層との接触抵抗を低減することができる。
)、(F)に示すチャネル長方向の断面図、ならびに図23(A)、(B)に示すチャネ
ル幅方向の断面図のように、酸化物半導体層130と基板115との間に導電層173を
備えていてもよい。当該導電層を第2のゲート電極層(バックゲート)として用いること
で、更なるオン電流の増加や、しきい値電圧の制御を行うことができる。なお、図22(
A)、(B)、(C)、(D)、(E)、(F)に示す断面図において、導電層173の
幅を酸化物半導体層130よりも短くしてもよい。さらに、導電層173の幅を導電層1
70の幅よりも短くしてもよい。
ゲートトランジスタとして駆動させればよい。また、しきい値電圧の制御を行うには、導
電層170とは異なる定電位を導電層173に供給すればよい。導電層170と導電層1
73を同電位とするには、例えば、図23(B)に示すように、導電層170と導電層1
73とをコンタクトホールを介して電気的に接続すればよい。
物半導体層130が単層である例を図示したが、酸化物半導体層130は積層であっても
よい。トランジスタ101乃至トランジスタ106の酸化物半導体層130は、図24ま
たは図25に示す酸化物半導体層130と入れ替えることができる。
断面図である。図24(A)は上面図であり、図24(A)に示す一点鎖線A1−A2方
向の断面が図24(B)に相当する。また、図24(A)に示す一点鎖線A3−A4方向
の断面が図24(C)に相当する。
および断面図である。図25(A)は上面図であり、図25(A)に示す一点鎖線A1−
A2方向の断面が図25(B)に相当する。また、図25(A)に示す一点鎖線A3−A
4方向の断面が図25(C)に相当する。
ぞれ組成の異なる酸化物半導体層などを用いることができる。
い。図26(A)はトランジスタ107の上面図であり、図26(A)に示す一点鎖線H
1−H2方向の断面が図26(B)に相当する。また、図26(A)に示す一点鎖線H3
−H4方向の断面が図32(A)に相当する。また、一点鎖線H1−H2方向をチャネル
長方向、一点鎖線H3−H4方向をチャネル幅方向と呼称する場合がある。
物半導体層130aおよび酸化物半導体層130bからなる積層と、当該積層と電気的に
接続する導電層140および導電層150と、当該積層、導電層140および導電層15
0と接する酸化物半導体層130cと、酸化物半導体層130cと接する絶縁層160と
、絶縁層160と接する導電層170と、導電層140、導電層150、酸化物半導体層
130c、絶縁層160および導電層170と接する絶縁層175と、絶縁層175と接
する絶縁層180と、を有する。また、必要に応じて絶縁層180に平坦化膜としての機
能を付加してもよい。
層(酸化物半導体層130a、酸化物半導体層130b)である点、領域233において
酸化物半導体層130が三層(酸化物半導体層130a、酸化物半導体層130b、酸化
物半導体層130c)である点、および導電層140および導電層150と絶縁層160
との間に酸化物半導体層の一部(酸化物半導体層130c)が介在している点を除き、ト
ランジスタ101と同様の構成を有する。
い。図27(A)はトランジスタ108の上面図であり、図27(A)に示す一点鎖線I
1−I2方向の断面が図27(B)に相当する。また、図27(A)に示す一点鎖線I3
−I4方向の断面が図32(B)に相当する。また、一点鎖線I1−I2方向をチャネル
長方向、一点鎖線I3−I4方向をチャネル幅方向と呼称する場合がある。
0の端部と一致しない点がトランジスタ107と異なる。
い。図28(A)はトランジスタ109の上面図であり、図28(A)に示す一点鎖線J
1−J2方向の断面が図28(B)に相当する。また、図28(A)に示す一点鎖線J3
−J4方向の断面が図32(A)に相当する。また、一点鎖線J1−J2方向をチャネル
長方向、一点鎖線J3−J4方向をチャネル幅方向と呼称する場合がある。
物半導体層130aおよび酸化物半導体層130bからなる積層と、当該積層と接する酸
化物半導体層130cと、酸化物半導体層130cと接する絶縁層160と、絶縁層16
0と接する導電層170と、当該積層、酸化物半導体層130c、絶縁層160および導
電層170を覆う絶縁層175と、絶縁層175と接する絶縁層180と、絶縁層175
および絶縁層180に設けられた開口部を通じて当該積層と電気的に接続する導電層14
0および導電層150を有する。また、必要に応じて絶縁層180、導電層140および
導電層150に接する絶縁層(平坦化膜)などを有していてもよい。
層(酸化物半導体層130a、酸化物半導体層130b)である点、領域233において
酸化物半導体層130が三層(酸化物半導体層130a、酸化物半導体層130b、酸化
物半導体層130c)である点を除き、トランジスタ103と同様の構成を有する。
い。図29(A)はトランジスタ110の上面図であり、図29(A)に示す一点鎖線K
1−K2方向の断面が図29(B)に相当する。また、図29(A)に示す一点鎖線K3
−K4方向の断面が図32(A)に相当する。また、一点鎖線K1−K2方向をチャネル
長方向、一点鎖線K3−K4方向をチャネル幅方向と呼称する場合がある。
層(酸化物半導体層130a、酸化物半導体層130b)である点、領域233において
酸化物半導体層130が三層(酸化物半導体層130a、酸化物半導体層130b、酸化
物半導体層130c)である点を除き、トランジスタ104と同様の構成を有する。
い。図30(A)はトランジスタ111の上面図であり、図30(A)に示す一点鎖線L
1−L2方向の断面が図30(B)に相当する。また、図30(A)に示す一点鎖線L3
−L4方向の断面が図32(A)に相当する。また、一点鎖線L1−L2方向をチャネル
長方向、一点鎖線L3−L4方向をチャネル幅方向と呼称する場合がある。
物半導体層130aおよび酸化物半導体層130bからなる積層と、当該積層と電気的に
接続する導電層141および導電層151と、当該積層、導電層141および導電層15
1と接する酸化物半導体層130cと、酸化物半導体層130cと接する絶縁層160と
、絶縁層160と接する導電層170と、当該積層、導電層141、導電層151、酸化
物半導体層130c、絶縁層160および導電層170と接する絶縁層175と、絶縁層
175と接する絶縁層180と、絶縁層175および絶縁層180に設けられた開口部を
通じて導電層141および導電層151とそれぞれ電気的に接続する導電層142および
導電層152を有する。また、必要に応じて絶縁層180、導電層142および導電層1
52に接する絶縁層(平坦化膜)などを有していてもよい。
層(酸化物半導体層130a、酸化物半導体層130b)である点、領域233において
酸化物半導体層130が三層(酸化物半導体層130a、酸化物半導体層130b、酸化
物半導体層130c)である点、および導電層141および導電層151と絶縁層160
との間に酸化物半導体層の一部(酸化物半導体層130c)が介在している点を除き、ト
ランジスタ105と同様の構成を有する。
い。図31(A)はトランジスタ112の上面図であり、図31(A)に示す一点鎖線M
1−M2方向の断面が図31(B)に相当する。また、図31(A)に示す一点鎖線M3
−M4方向の断面が図32(A)に相当する。また、一点鎖線M1−M2方向をチャネル
長方向、一点鎖線M3−M4方向をチャネル幅方向と呼称する場合がある。
酸化物半導体層130が二層(酸化物半導体層130a、酸化物半導体層130b)であ
る点、領域333において酸化物半導体層130が三層(酸化物半導体層130a、酸化
物半導体層130b、酸化物半導体層130c)である点を除き、トランジスタ106と
同様の構成を有する。
)、(F)に示すチャネル長方向の断面図、ならびに図34(A)、(B)に示すチャネ
ル幅方向の断面図のように、酸化物半導体層130と基板115との間に導電層173を
備えていてもよい。当該導電層を第2のゲート電極層(バックゲート)として用いること
で、更なるオン電流の増加や、しきい値電圧の制御を行うことができる。なお、図33(
A)、(B)、(C)、(D)、(E)、(F)に示す断面図において、導電層173の
幅を酸化物半導体層130よりも短くしてもよい。さらに、導電層173の幅を導電層1
70の幅よりも短くしてもよい。
層150(ドレイン電極層)は、図35(A)、(B)に示す上面図(酸化物半導体層1
30、導電層140および導電層150のみを図示)のように酸化物半導体層の幅(WO
S)よりも導電層140および導電層150の幅(WSD)が長く形成されていてもよい
し、短く形成されていてもよい。WOS≧WSD(WSDはWOS以下)とすることで、
ゲート電界が酸化物半導体層130全体にかかりやすくなり、トランジスタの電気特性を
向上させることができる。
ずれの構成においても、ゲート電極層である導電層170は、ゲート絶縁膜である絶縁層
160を介して酸化物半導体層130のチャネル幅方向を電気的に取り囲み、オン電流が
高められる。このようなトランジスタの構造を、surrounded channel
(s−channel)構造とよぶ。
らびに酸化物半導体層130a、酸化物半導体層130bおよび酸化物半導体層130c
を有するトランジスタにおいては、酸化物半導体層130を構成する二層または三層の材
料を適切に選択することで酸化物半導体層130bに電流を流すことができる。酸化物半
導体層130bに電流が流れることで、界面散乱の影響を受けにくく、高いオン電流を得
ることができる。なお、酸化物半導体層130bを厚くすると、オン電流を向上させるこ
とができる。例えば、酸化物半導体層130bの膜厚を100nm乃至200nmとして
もよい。
ことができる。
導体(またはトランジスタがオン状態のときに半導体の中で電流の流れる部分)とゲート
電極とが重なる領域、またはチャネルが形成される領域における、ソース(ソース領域ま
たはソース電極)とドレイン(ドレイン領域またはドレイン電極)との間の距離をいう。
なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らな
い。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。その
ため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の
値、最大値、最小値または平均値とする。
の中で電流の流れる部分)とゲート電極とが重なる領域、またはチャネルが形成される領
域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのト
ランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一
つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細
書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、
最小値または平均値とする。なお、トランジスタの構造によっては、実際にチャネルの形
成される領域におけるチャネル幅(以下、実効的なチャネル幅と呼ぶ。)と、トランジス
タの上面図において示されるチャネル幅(以下、見かけ上のチャネル幅と呼ぶ。)と、が
異なる場合がある。例えば、ゲート電極が半導体の側面を覆う場合、実効的なチャネル幅
が、見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。
例えば、微細かつゲート電極が半導体の側面を覆うトランジスタでは、半導体の上面に形
成されるチャネル領域の割合に対して、半導体の側面に形成されるチャネル領域の割合が
大きくなる場合がある。その場合は、見かけ上のチャネル幅よりも、実効的なチャネル幅
の方が大きくなる。
例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という
仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチ
ャネル幅を正確に測定することは困難である。
rrounded Channel Width)」と呼ぶ場合がある。また、本明細書
では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネ
ル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実
効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル
幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面TEM像を解析することな
どによって、値を決定することができる。
る場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャ
ネル幅を用いて計算する場合とは異なる値をとる場合がある。
用いることができる。
本実施の形態では、実施の形態2に示したトランジスタの構成要素について詳細を説明す
る。
83および絶縁層84を含む構成に相当する。なお、シリコン基板にp−ch型のトラン
ジスタを形成する場合、n−型の導電型を有するシリコン基板を用いることが好ましい。
または、n−型またはi型のシリコン層を有するSOI基板であってもよい。またシリコ
ン基板に設けるトランジスタがp−ch型である場合は、トランジスタを形成する面の面
方位が(110)面であるシリコン基板を用いることが好ましい。(110)面にp−c
h型トランジスタを形成することで、移動度を高くすることができる。
5からの不純物の拡散を防止する役割を有するほか、酸化物半導体層130に酸素を供給
する役割を担うことができる。したがって、絶縁層120は酸素を含む絶縁膜であること
が好ましく、化学量論組成よりも多い酸素を含む絶縁膜であることがより好ましい。例え
ば、膜の表面温度が100℃以上700℃以下、好ましくは100℃以上500℃以下の
加熱処理で行われるTDS法にて、酸素原子に換算しての酸素の放出量が1.0×101
9atoms/cm3以上である膜とする。また、基板115が他のデバイスが形成され
た基板である場合、絶縁層120は、層間絶縁膜としての機能も有し、表面が平坦になる
ようにCMP法等で平坦化処理を行ってもよい。
窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム
、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルなどの酸化物絶縁膜
、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウムなどの窒
化物絶縁膜、またはこれらの混合材料を用いることができる。また、上記材料の積層であ
ってもよい。
130a、酸化物半導体層130bおよび酸化物半導体層130cを絶縁層120側から
順に積んだ三層構造である場合を主として詳細を説明する。
を用いればよい。
び酸化物半導体層130cに相当する層を絶縁層120側から順に積んだ積層を用いれば
よい。この構成の場合、酸化物半導体層130bと酸化物半導体層130cとを入れ替え
ることもできる。
三層構造の酸化物半導体層130に対して他の酸化物半導体層を積む構成や当該三層構造
におけるいずれかの界面に他の酸化物半導体層を挿入する構成とすることができる。
体層130cよりも電子親和力(真空準位から伝導帯下端までのエネルギー)が大きい酸
化物半導体を用いる。電子親和力は、真空準位と価電子帯上端とのエネルギー差(イオン
化ポテンシャル)から、伝導帯下端と価電子帯上端とのエネルギー差(エネルギーギャッ
プ)を差し引いた値として求めることができる。
成する金属元素を一種以上含み、例えば、伝導帯下端のエネルギーが酸化物半導体層13
0bよりも、0.05eV、0.07eV、0.1eV、0.15eVのいずれか以上で
あって、2eV、1eV、0.5eV、0.4eVのいずれか以下の範囲で真空準位に近
い酸化物半導体で形成することが好ましい。
ち、伝導帯下端のエネルギーが最も小さい酸化物半導体層130bにチャネルが形成され
る。
上含んで構成されるため、酸化物半導体層130bと絶縁層120が接した場合の界面と
比較して、酸化物半導体層130bと酸化物半導体層130aとの界面には界面準位が形
成されにくくなる。該界面準位はチャネルを形成することがあるため、トランジスタのし
きい値電圧が変動することがある。したがって、酸化物半導体層130aを設けることに
より、トランジスタのしきい値電圧などの電気特性のばらつきを低減することができる。
また、当該トランジスタの信頼性を向上させることができる。
上含んで構成されるため、酸化物半導体層130bとゲート絶縁膜(絶縁層160)が接
した場合の界面と比較して、酸化物半導体層130bと酸化物半導体層130cとの界面
ではキャリアの散乱が起こりにくくなる。したがって、酸化物半導体層130cを設ける
ことにより、トランジスタの電界効果移動度を高くすることができる。
、Ge、Y、Zr、Sn、La、CeまたはHfを酸化物半導体層130bよりも高い原
子数比で含む材料を用いることができる。具体的には、当該原子数比を1.5倍以上、好
ましくは2倍以上、さらに好ましくは3倍以上とする。前述の元素は酸素と強く結合する
ため、酸素欠損が酸化物半導体層に生じることを抑制する機能を有する。すなわち、酸化
物半導体層130aおよび酸化物半導体層130cは、酸化物半導体層130bよりも酸
素欠損が生じにくいということができる。
cとして用いることのできる酸化物半導体は、少なくともInもしくはZnを含むことが
好ましい。または、InとZnの双方を含むことが好ましい。また、該酸化物半導体を用
いたトランジスタの電気特性のばらつきを減らすため、それらと共に、スタビライザーを
含むことが好ましい。
タビライザーとしては、ランタノイドであるLa、Ce、Pr、Nd、Sm、Eu、Gd
、Tb、Dy、Ho、Er、Tm、Yb、Lu等がある。
n−Zn酸化物、Sn−Zn酸化物、Al−Zn酸化物、Zn−Mg酸化物、Sn−Mg
酸化物、In−Mg酸化物、In−Ga酸化物、In−Ga−Zn酸化物、In−Al−
Zn酸化物、In−Sn−Zn酸化物、Sn−Ga−Zn酸化物、Al−Ga−Zn酸化
物、Sn−Al−Zn酸化物、In−Hf−Zn酸化物、In−La−Zn酸化物、In
−Ce−Zn酸化物、In−Pr−Zn酸化物、In−Nd−Zn酸化物、In−Sm−
Zn酸化物、In−Eu−Zn酸化物、In−Gd−Zn酸化物、In−Tb−Zn酸化
物、In−Dy−Zn酸化物、In−Ho−Zn酸化物、In−Er−Zn酸化物、In
−Tm−Zn酸化物、In−Yb−Zn酸化物、In−Lu−Zn酸化物、In−Sn−
Ga−Zn酸化物、In−Hf−Ga−Zn酸化物、In−Al−Ga−Zn酸化物、I
n−Sn−Al−Zn酸化物、In−Sn−Hf−Zn酸化物、In−Hf−Al−Zn
酸化物を用いることができる。
有する酸化物という意味である。また、InとGaとZn以外の金属元素が入っていても
よい。また、本明細書においては、In−Ga−Zn酸化物で構成した膜をIGZO膜と
も呼ぶ。
いてもよい。なお、Mは、Ga、Y、Zr、La、Ce、またはNdから選ばれた一つの
金属元素または複数の金属元素を示す。また、In2SnO5(ZnO)n(n>0、且
つ、nは整数)で表記される材料を用いてもよい。
少なくともインジウム、亜鉛およびM(Al、Ti、Ga、Ge、Y、Zr、Sn、La
、CeまたはHf等の金属)を含むIn−M−Zn酸化物であるとき、酸化物半導体層1
30aをIn:M:Zn=x1:y1:z1[原子数比]、酸化物半導体層130bをI
n:M:Zn=x2:y2:z2[原子数比]、酸化物半導体層130cをIn:M:Z
n=x3:y3:z3[原子数比]とすると、y1/x1およびy3/x3がy2/x2
よりも大きくなることが好ましい。y1/x1およびy3/x3はy2/x2よりも1.
5倍以上、好ましくは2倍以上、さらに好ましくは3倍以上とする。このとき、酸化物半
導体層130bにおいて、y2がx2以上であるとトランジスタの電気特性を安定させる
ことができる。ただし、y2がx2の3倍以上になると、トランジスタの電界効果移動度
が低下してしまうため、y2はx2の3倍未満であることが好ましい。
合において、InおよびMの原子数比率は、好ましくはInが50atomic%未満、
Mが50atomic%以上、さらに好ましくはInが25atomic%未満、Mが7
5atomic%以上とする。また、酸化物半導体層130bのZnおよびOを除いての
InおよびMの原子数比率は、好ましくはInが25atomic%以上、Mが75at
omic%未満、さらに好ましくはInが34atomic%以上、Mが66atomi
c%未満とする。
cよりもインジウムの含有量を多くするとよい。酸化物半導体では主として重金属のs軌
道がキャリア伝導に寄与しており、Inの含有率を多くすることにより、より多くのs軌
道が重なるため、InがMよりも多い酸化物はInがMと同等または少ない酸化物と比較
して移動度が高くなる。そのため、酸化物半導体層130bにインジウムの含有量が多い
酸化物を用いることで、高い電界効果移動度のトランジスタを実現することができる。
0nm以下、さらに好ましくは5nm以上25nm以下とする。また、酸化物半導体層1
30bの厚さは、3nm以上200nm以下、好ましくは10nm以上150nm以下、
さらに好ましくは15nm以上100nm以下とする。また、酸化物半導体層130cの
厚さは、1nm以上50nm以下、好ましくは2nm以上30nm以下、さらに好ましく
は3nm以上15nm以下とする。また、酸化物半導体層130bは、酸化物半導体層1
30aおよび酸化物半導体層130cより厚い方が好ましい。
には、酸化物半導体層中の不純物濃度を低減し、酸化物半導体層を真性(i型)または実
質的に真性にすることが有効である。ここで、実質的に真性とは、酸化物半導体層のキャ
リア密度が、1×1015/cm3未満であること、1×1013/cm3未満であるこ
と、8×1011/cm3未満であること、あるいは1×108/cm3未満であり、か
つ1×10−9/cm3以上であることとする。
元素は不純物となる。例えば、水素および窒素はドナー準位の形成に寄与し、キャリア密
度を増大させてしまう。また、シリコンは酸化物半導体層中で不純物準位の形成に寄与す
る。当該不純物準位はトラップとなり、トランジスタの電気特性を劣化させることがある
。したがって、酸化物半導体層130a、酸化物半導体層130bおよび酸化物半導体層
130cの層中や、それぞれの界面において不純物濃度を低減させることが好ましい。
y Ion Mass Spectrometry)分析で見積もられるシリコン濃度が
1×1019atoms/cm3未満、好ましくは5×1018atoms/cm3未満
、さらに好ましくは1×1018atoms/cm3未満となる領域を有するように制御
する。また、水素濃度が、2×1020atoms/cm3以下、好ましくは5×101
9atoms/cm3以下、より好ましくは1×1019atoms/cm3以下、さら
に好ましくは5×1018atoms/cm3以下になる領域を有するように制御する。
また、窒素濃度は、例えば、酸化物半導体層のある深さにおいて、または、酸化物半導体
層のある領域において、5×1019atoms/cm3未満、好ましくは5×1018
atoms/cm3以下、より好ましくは1×1018atoms/cm3以下、さらに
好ましくは5×1017atoms/cm3以下とする。
。酸化物半導体層の結晶性を低下させないためには、例えばシリコン濃度を1×1019
atoms/cm3未満、好ましくは5×1018atoms/cm3未満、さらに好ま
しくは1×1018atoms/cm3未満になる領域を有するように制御する。また、
炭素濃度を1×1019atoms/cm3未満、好ましくは5×1018atoms/
cm3未満、さらに好ましくは1×1018atoms/cm3未満になる領域を有する
ように制御する。
スタのオフ電流は極めて小さい。例えば、ソースとドレインとの間の電圧を0.1V、5
V、または、10V程度とした場合に、トランジスタのチャネル幅当りのオフ電流を数y
A/μm乃至数zA/μmにまで低減することが可能となる。
め、上記理由により酸化物半導体層のチャネルとなる領域は、本発明の一態様のトランジ
スタのようにゲート絶縁膜と接しない構造が好ましいということができる。また、ゲート
絶縁膜と酸化物半導体層との界面にチャネルが形成される場合、該界面でキャリアの散乱
が起こり、トランジスタの電界効果移動度が低くなる。このような観点からも、酸化物半
導体層のチャネルとなる領域はゲート絶縁膜から離すことが好ましいといえる。
、酸化物半導体層130cの積層構造とすることで、酸化物半導体層130bにチャネル
を形成することができ、高い電界効果移動度および安定した電気特性を有したトランジス
タを形成することができる。
造においては、伝導帯下端のエネルギーが連続的に変化する。これは、酸化物半導体層1
30a、酸化物半導体層130b、酸化物半導体層130cの組成が近似することにより
、酸素が相互に拡散しやすい点からも理解される。したがって、酸化物半導体層130a
、酸化物半導体層130b、酸化物半導体層130cは組成が異なる層の積層体ではある
が、物性的に連続であるということもでき、図面において、当該積層体のそれぞれの界面
は破線で表している。
連続接合(ここでは特に伝導帯下端のエネルギーが各層の間で連続的に変化するU字型の
井戸構造(U Shape Well))が形成されるように作製する。すなわち、各層
の界面にトラップ中心や再結合中心のような欠陥準位を形成するような不純物が存在しな
いように積層構造を形成する。仮に、積層された酸化物半導体層の層間に不純物が混在し
ていると、エネルギーバンドの連続性が失われ、界面でキャリアがトラップあるいは再結
合により消滅してしまう。
1:3:2、1:3:3、1:3:4、1:3:6、1:4:5、1:6:4または1:
9:6(原子数比)などのIn−Ga−Zn酸化物などを用いることができる。また、酸
化物半導体層130bにはIn:Ga:Zn=1:1:1、2:1:3、5:5:6、ま
たは3:1:2(原子数比)などのIn−Ga−Zn酸化物などを用いることができる。
なお、酸化物半導体層130a、酸化物半導体層130b、および酸化物半導体層130
cの原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス20%の変動を含
む。
ルは酸化物半導体層130bに形成される。なお、酸化物半導体層130は伝導帯下端の
エネルギーが連続的に変化しているため、U字型井戸とも呼ぶことができる。また、この
ような構成で形成されたチャネルを埋め込みチャネルということもできる。
絶縁層との界面近傍には、不純物や欠陥に起因したトラップ準位が形成され得る。酸化物
半導体層130aおよび酸化物半導体層130cがあることにより、酸化物半導体層13
0bと当該トラップ準位とを遠ざけることができる。
ーと、酸化物半導体層130bの伝導帯下端のエネルギーとの差が小さい場合、酸化物半
導体層130bの電子が該エネルギー差を越えてトラップ準位に達することがある。電子
がトラップ準位に捕獲されることで、絶縁層界面にマイナスの電荷が生じ、トランジスタ
のしきい値電圧はプラス方向にシフトしてしまう。
結晶部が含まれることが好ましい。特にc軸に配向した結晶を用いることでトランジスタ
に安定した電気特性を付与することができる。また、c軸に配向した結晶は歪曲に強く、
フレキシブル基板を用いた半導体装置の信頼性を向上させることができる。
50には、例えば、Al、Cr、Cu、Ta、Ti、Mo、W、Ni、Mn、Nd、Sc
、および当該金属材料の合金から選ばれた材料の単層、または積層を用いることができる
。代表的には、特に酸素と結合しやすいTiや、後のプロセス温度が比較的高くできるこ
となどから、融点の高いWを用いることがより好ましい。また、低抵抗のCuやCu−M
nなどの合金と上記材料との積層を用いてもよい。なお、トランジスタ105、トランジ
スタ106、トランジスタ111、トランジスタ112においては、例えば、導電層14
1および導電層151にW、導電層142および導電層152にTiとAlとの積層膜な
どを用いることができる。
た酸化物半導体層の一部の領域では酸化物半導体層中の酸素が脱離し、酸素欠損が形成さ
れる。層中に僅かに含まれる水素と当該酸素欠損が結合することにより当該領域はn型化
する。したがって、n型化した当該領域はトランジスタのソースまたはドレインとして作
用させることができる。
酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸
化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、
酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を用いることができる。また、
絶縁層160は上記材料の積層であってもよい。なお、絶縁層160に、La、窒素、Z
rなどを、不純物として含んでいてもよい。
、窒素、シリコン、ハフニウムなどを有する。具体的には、酸化ハフニウム、および酸化
シリコンまたは酸化窒化シリコンを含むと好ましい。
誘電率が高い。したがって、酸化シリコンを用いた場合と比べて、絶縁層160の膜厚を
大きくできるため、トンネル電流によるリーク電流を小さくすることができる。即ち、オ
フ電流の小さいトランジスタを実現することができる。さらに、結晶構造を有する酸化ハ
フニウムは、非晶質構造を有する酸化ハフニウムと比べて高い比誘電率を備える。したが
って、オフ電流の小さいトランジスタとするためには、結晶構造を有する酸化ハフニウム
を用いることが好ましい。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる
。ただし、本発明の一態様は、これらに限定されない。
する場合がある。該界面準位はトラップセンターとして機能する。そのため、酸化ハフニ
ウムがトランジスタのチャネル領域に近接して配置されるとき、該界面準位によってトラ
ンジスタの電気特性が劣化する。そこで、該界面準位の影響を低減するために、トランジ
スタのチャネル領域と酸化ハフニウムとの間に、別の膜を配置することによって互いに離
間させることが好ましい。この膜は、緩衝機能を有する。緩衝機能を有する膜は、絶縁層
160に含まれる膜であってもよいし、酸化物半導体膜に含まれる膜であってもよい。即
ち、緩衝機能を有する膜としては、酸化シリコン、酸化窒化シリコン、酸化物半導体など
を用いることができる。なお、緩衝機能を有する膜には、たとえば、チャネル領域となる
半導体よりもエネルギーギャップの大きい半導体または絶縁体を用いる。または、緩衝機
能を有する膜には、たとえば、チャネル領域となる半導体よりも電子親和力の小さい半導
体または絶縁体を用いる。または、緩衝機能を有する膜には、たとえば、チャネル領域と
なる半導体よりもイオン化エネルギーの大きい半導体または絶縁体を用いる。
センター)に電荷をトラップさせることで、トランジスタのしきい値電圧を制御できる場
合がある。該電荷を安定して存在させるためには、たとえば、チャネル領域と酸化ハフニ
ウムとの間に、酸化ハフニウムよりもエネルギーギャップの大きい半導体または絶縁体を
配置すればよい。または、酸化ハフニウムよりも電子親和力の小さい半導体または絶縁体
を配置すればよい。または、緩衝機能を有する膜には、酸化ハフニウムよりもイオン化エ
ネルギーの大きい半導体または絶縁体を配置すればよい。このような半導体または絶縁体
を用いることで、界面準位にトラップされた電荷の放出が起こりにくくなり、長期間に渡
って電荷を保持することができる。
層160内の界面準位に電荷を捕獲させるためには、酸化物半導体層130からゲート電
極層(導電層170)に向かって電子を移動させればよい。具体的な例としては、高い温
度(例えば、125℃以上450℃以下、代表的には150℃以上300℃以下)の下で
、ゲート電極層(導電層170)の電位をソース電極やドレイン電極の電位より高い状態
にて1秒以上、代表的には1分以上維持すればよい。
しきい値電圧がプラス側にシフトする。ゲート電極層(導電層170)の電圧や、電圧を
印加する時間を調整することによって、電子を捕獲させる量(しきい値電圧の変動量)を
制御することができる。なお、電荷を捕獲させることができれば、絶縁層160内でなく
ても構わない。同様の構造を有する積層膜を、他の絶縁層に用いても構わない。
酸化物に起因する準位密度が低い領域を有していてもよい。当該窒素酸化物に起因する準
位密度は、酸化物半導体のエネルギーギャップ内に形成され得る場合がある。上記酸化物
絶縁層として、窒素酸化物の放出量の少ない酸化窒化シリコン膜、または窒素酸化物の放
出量の少ない酸化窒化アルミニウム膜等を用いることができる。
(Thermal Desorption Spectroscopy))において、窒
素酸化物の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの放出
量が1×1018個/cm3以上5×1019個/cm3以下である。なお、アンモニア
の放出量は、膜の表面温度が50℃以上650℃以下、好ましくは50℃以上550℃以
下の加熱処理による放出量とする。
タのしきい値電圧のシフトを低減することが可能であり、トランジスタの電気特性の変動
を低減することができる。
、Cu、Y、Zr、Mo、Ru、Ag、Mn、Nd、Sc、TaおよびWなどの導電膜を
用いることができる。また、上記材料の合金や上記材料の導電性窒化物を用いてもよい。
また、上記材料、上記材料の合金、および上記材料の導電性窒化物から選ばれた複数の材
料の積層であってもよい。代表的には、タングステン、タングステンと窒化チタンの積層
、タングステンと窒化タンタルの積層などを用いることができる。また、低抵抗のCuま
たはCu−Mn等の合金や上記材料とCuまたはCu−Mn等の合金との積層を用いても
よい。本実施の形態では、導電層171に窒化タンタル、導電層172にタングステンを
用いて導電層170を形成する。
とができる。実施の形態2に示したトランジスタ103、トランジスタ104、トランジ
スタ106、トランジスタ109、トランジスタ110、およびトランジスタ112では
、絶縁層175として水素を含む絶縁膜を用いることで酸化物半導体層の一部をn型化す
ることができる。また、窒化絶縁膜は水分などのブロッキング膜としての作用も有し、ト
ランジスタの信頼性を向上させることができる。
態2に示したトランジスタ101、トランジスタ102、トランジスタ105、トランジ
スタ107、トランジスタ108、およびトランジスタ111では絶縁層175に酸化ア
ルミニウム膜を用いることが好ましい。酸化アルミニウム膜は、水素、水分などの不純物
、および酸素の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミ
ニウム膜は、トランジスタの作製工程中および作製後において、水素、水分などの不純物
の酸化物半導体層130への混入防止、酸素の酸化物半導体層からの放出防止、絶縁層1
20からの酸素の不必要な放出防止の効果を有する保護膜として用いることに適している
。また、酸化アルミニウム膜に含まれる酸素を酸化物半導体層中に拡散させることもでき
る。
は、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリ
コン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ラ
ンタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を用い
ることができる。また、当該絶縁層は上記材料の積層であってもよい。
とが好ましい。絶縁層180から放出される酸素は絶縁層160を経由して酸化物半導体
層130のチャネル形成領域に拡散させることができることから、チャネル形成領域に形
成された酸素欠損に酸素を補填することができる。したがって、安定したトランジスタの
電気特性を得ることができる。
の微細化によりトランジスタの電気特性が悪化することが知られており、チャネル幅が縮
小するとオン電流が低下する。
る酸化物半導体層130bを覆うように酸化物半導体層130cが形成されており、チャ
ネル形成層とゲート絶縁膜が接しない構成となっている。そのため、チャネル形成層とゲ
ート絶縁膜との界面で生じるキャリアの散乱を抑えることができ、トランジスタのオン電
流を大きくすることができる。
ネル幅方向を電気的に取り囲むようにゲート電極層(導電層170)が形成されているた
め、酸化物半導体層130に対しては上面に垂直な方向からのゲート電界に加えて、側面
に垂直な方向からのゲート電界が印加される。すなわち、チャネル形成層に対して全体的
にゲート電界が印加されることになり実効チャネル幅が拡大するため、さらにオン電流を
高められる。
は、チャネルが形成される酸化物半導体層130bを酸化物半導体層130a上に形成す
ることで界面準位を形成しにくくする効果を有する。また、本発明の一態様における酸化
物半導体層130が三層のトランジスタでは、酸化物半導体層130bを三層構造の中間
に位置する層とすることで上下からの不純物混入の影響を排除できる効果などを併せて有
する。そのため、上述したトランジスタのオン電流の向上に加えて、しきい値電圧の安定
化や、S値(サブスレッショルド値)の低減をはかることができる。したがって、ゲート
電圧VGが0V時の電流を下げることができ、消費電力を低減させることができる。また
、トランジスタのしきい値電圧が安定化することから、半導体装置の長期信頼性を向上さ
せることができる。また、本発明の一態様のトランジスタは、微細化にともなう電気特性
の劣化が抑えられることから、集積度の高い半導体装置の形成に適しているといえる。
用いることができる。
本実施の形態では、実施の形態2で説明したトランジスタ102、およびトランジスタ1
07の作製方法を説明する。
る。シリコン基板としては、n−型の単結晶シリコン基板を用い、表面に絶縁層(フィー
ルド酸化膜とも言う)で分離した素子形成領域を形成する。素子分離領域の形成は、LO
COS法(Local Oxidation of Silicon)やSTI法(Sh
allow Trench Isolation)等を用いることができる。
ator)基板等を用いることもできる。
成領域の表面を酸化させることにより酸化シリコン膜を形成する。また、酸化シリコン膜
を形成した後に窒化処理を行うことによって酸化シリコン膜の表面を窒化させてもよい。
Mo、Al、Cu、Cr、Nb等から選択された元素またはこれらの元素を主成分とする
合金材料若しくは化合物材料で形成することができる。また、これらの元素を窒化した金
属窒化膜で形成することもできる。他にも、リン等の不純物元素をドーピングした多結晶
シリコンに代表される半導体材料により形成することもできる。
形成する。
し、エッチバックを行ってゲート電極層の側面にサイドウォールを形成する。
スクおよびゲート電極層をマスクとして不純物元素を導入することによってp+型の不純
物領域を形成する。ここでは、p−ch型のトランジスタを形成するため、不純物元素と
しては、p型を付与する不純物元素であるBやGa等を用いることができる。
該トランジスタ上には窒化シリコン膜や酸化アルミニウム膜などのパッシベーション膜を
形成することが好ましい。
ラグおよび各種配線を形成する。また、実施の形態1で説明したように水素の拡散を防止
する酸化アルミニウム等の絶縁層を形成する。基板115には、上述したトランジスタが
形成されたシリコン基板、当該シリコン基板上に形成された層間絶縁等が含まれる。
図面の左側にはトランジスタのチャネル長方向の断面を示し、右側にはチャネル幅方向の
断面を示す。また、チャネル幅方向の図面は拡大図のため、各要素の見かけ上の膜厚は左
右の図面で異なる。
物半導体層130cの三層構造である場合を例示する。酸化物半導体層130が二層構造
の場合は、酸化物半導体層130aおよび酸化物半導体層130bの二層とし、酸化物半
導体層130が単層構造の場合は、酸化物半導体層130bの一層とすればよい。
材質は実施の形態3の説明を参照することができる。なお、絶縁層120は、スパッタ法
、CVD法、MBE(Molecular Beam Epitaxy)法などを用いて
形成することができる。
インプランテーション法、プラズマ処理法などを用いて酸素を添加してもよい。酸素を添
加することによって、絶縁層120から酸化物半導体層130への酸素の供給をさらに容
易にすることができる。
散の影響が無い場合は、絶縁層120を設けない構成とすることができる。
半導体層130bとなる酸化物半導体膜130B、および酸化物半導体層130cとなる
酸化物半導体膜130Cをスパッタ法、CVD法、MBE法などを用いて成膜する(図3
6(A)参照)。
マルチチャンバー方式の成膜装置(例えばスパッタ装置)を用いて各層を大気に触れさせ
ることなく連続して積層することが好ましい。スパッタ装置における各チャンバーは、酸
化物半導体にとって不純物となる水等を可能な限り除去すべく、クライオポンプのような
吸着式の真空排気ポンプを用いて高真空排気(5×10−7Pa乃至1×10−4Pa程
度まで)できること、かつ、基板を100℃以上、好ましくは500℃以上に加熱できる
ことが好ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系か
らチャンバー内に炭素成分や水分等を含む気体が逆流しないようにしておくことが好まし
い。また、ターボ分子ポンプとクライオポンプを組み合わせた排気系を用いてもよい。
ッタガスを高純度化することが好ましい。スパッタガスとして用いる酸素ガスやアルゴン
ガスは、露点が−40℃以下、好ましくは−80℃以下、より好ましくは−100℃以下
にまで高純度化することで酸化物半導体膜に水分等が取り込まれることを可能な限り防ぐ
ことができる。
、実施の形態3で説明した材料を用いることができる。また、成膜法にスパッタ法を用い
る場合は、実施の形態3で説明した材料をターゲットとして成膜することができる。なお
、酸化物半導体膜130A、酸化物半導体膜130B、および酸化物半導体膜130Cの
原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス40%の変動を含む。
例えば、In:Ga:Zn=4:2:4.1の材料をターゲットに用いてスパッタ法で成
膜した膜の原子数比は、In:Ga:Zn=4:2:3になることがある。
膜130Aおよび酸化物半導体膜130Cよりも電子親和力が大きい材料を用いる。
ては、RFスパッタ法、DCスパッタ法、ACスパッタ法等を用いることができる。
、250℃以上650℃以下、好ましくは300℃以上500℃以下の温度で、不活性ガ
ス雰囲気、酸化性ガスを10ppm以上含む雰囲気、または減圧状態で行えばよい。また
、第1の加熱処理の雰囲気は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補
うために酸化性ガスを10ppm以上含む雰囲気で行ってもよい。第1の加熱処理によっ
て、酸化物半導体膜130A、酸化物半導体膜130B、および酸化物半導体膜130C
の結晶性を高め、さらに絶縁層120、酸化物半導体膜130A、酸化物半導体膜130
B、および酸化物半導体膜130Cから水素や水などの不純物を除去することができる。
なお、第1の加熱処理は、後述する酸化物半導体層130a、酸化物半導体層130b、
および酸化物半導体層130cを形成するエッチングの後に行ってもよい。
次の方法を用いて形成することができる。
l、Cr、Cu、Ta、Ti、Mo、W、Ni、Mn、Nd、Sc、および当該金属材料
の合金から選ばれた材料の単層、または積層を用いることができる。
液浸露光、EUV露光などの方法を用いて露光し、現像処理を行うことで第1のレジスト
マスクを形成する。なお、第1の導電膜とレジスト膜の間には密着剤として有機塗布膜を
形成することが好ましい。また、ナノインプリントリソグラフィ法を用いて第1のレジス
トマスクを形成してもよい。
ジストマスクをアッシングすることにより導電層を形成する。
130B、および酸化物半導体膜130Cを選択的にエッチングして上記導電層を取り除
き、酸化物半導体層130a、酸化物半導体層130b、および酸化物半導体層130c
の積層からなる酸化物半導体層130を形成する(図36(B)参照)。なお、上記導電
層を形成せずに、第1のレジストマスクを用いて酸化物半導体層130を形成してもよい
。ここで、酸化物半導体層130に対して酸素イオンを注入してもよい。
は、実施の形態6で説明した導電層140および導電層150に用いることのできる材料
で形成すればよい。第2の導電膜の形成には、スパッタ法、CVD法、MBE法などを用
いることができる。
。そして、第2の導電膜の一部をエッチングし、導電層140および導電層150を形成
する(図36(C)参照)。
成する。絶縁膜160Aは、実施の形態3で説明した絶縁層160に用いることのできる
材料で形成すればよい。絶縁膜160Aの形成には、スパッタ法、CVD法、MBE法な
どを用いることができる。
で行うことができる。第2の加熱処理により、酸化物半導体層130に注入した酸素を酸
化物半導体層130の全体に拡散させることができる。なお、第2の加熱処理を行わずに
、第3の加熱処理で上記効果を得てもよい。
172Aを形成する。第3の導電膜171Aおよび第4の導電膜172Aは、実施の形態
3で説明した導電層171および導電層172に用いることのできる材料で形成すればよ
い第3の導電膜171Aおよび第4の導電膜172Aの形成には、スパッタ法、CVD法
、MBE法などを用いることができる。
参照)。そして、当該レジストマスクを用いて、第3の導電膜171A、第4の導電膜1
72Aおよび絶縁膜160Aを選択的にエッチングし、導電層171および導電層172
からなる導電層170、および絶縁層160を形成する(図37(B)参照)。なお、絶
縁膜160Aをエッチングしない構造とすれば、トランジスタ102を作製することがで
きる。
170上に絶縁層175を形成する。絶縁層175の材質は、実施の形態3の説明を参照
することができる。トランジスタ101の場合は、酸化アルミニウム膜を用いることが好
ましい。絶縁層175は、スパッタ法、CVD法、MBE法などで形成することができる
。
材質は、実施の形態3の説明を参照することができる。また、絶縁層180は、スパッタ
法、CVD法、MBE法などで形成することができる。
プラズマイマージョンイオンインプランテーション法、プラズマ処理法などを用いて酸素
を添加してもよい。酸素を添加することによって、絶縁層175および/または絶縁層1
80から酸化物半導体層130への酸素の供給をさらに容易にすることができる。
で行うことができる。第3の加熱処理により、絶縁層120、絶縁層175、絶縁層18
0から過剰酸素が放出されやすくなり、酸化物半導体層130の酸素欠損を低減すること
ができる。
02の作製方法と重複する工程の詳細な説明は省略する。
化物半導体膜130A、および酸化物半導体層130bとなる酸化物半導体膜130Bを
スパッタ法、CVD法、MBE法などを用いて成膜する(図38(A)参照)。
レジストマスクを用いて導電層を形成する、そして、当該導電層をハードマスクとして酸
化物半導体膜130Aおよび酸化物半導体膜130Bを選択的にエッチングし、上記導電
層を取り除いて酸化物半導体層130aおよび酸化物半導体層130bからなる積層を形
成する(図38(B)参照)。なお、ハードマスクを形成せずに、第1のレジストマスク
を用いて当該積層を形成してもよい。ここで、酸化物半導体層130aおよび酸化物半導
体層130bに対して酸素イオンを注入してもよい。
ン領域となる部分の上に第2のレジストマスクを形成し、当該第2のレジストマスクを用
いて第2の導電膜の一部をエッチングし、導電層140および導電層150を形成する(
図38(C)参照)。
140および導電層150上に酸化物半導体層130cとなる酸化物半導体膜130Cを
形成する。さらに、酸化物半導体膜130C上に絶縁膜160A、第3の導電膜171A
および第4の導電膜172Aを形成する。
参照)。そして、当該レジストマスクを用いて、第3の導電膜171A、第4の導電膜1
72A、絶縁膜160A、および酸化物半導体膜130Cを選択的にエッチングし、導電
層171および導電層172からなる導電層170、絶縁層160、および酸化物半導体
層130cを形成する(図39(B)参照)。なお、絶縁膜160Aおよび酸化物半導体
膜130Cを第4のレジストマスクを用いてエッチングすることで、トランジスタ108
を作製することができる。
130b、酸化物半導体層130c)、導電層140、導電層150、絶縁層160およ
び導電層170上に絶縁層175および絶縁層180を形成する(図39(C)参照)。
02の作製方法と重複する工程の詳細な説明は省略する。
化物半導体膜130A、および酸化物半導体層130bとなる酸化物半導体膜130Bを
スパッタ法、CVD法、MBE法などを用いて成膜する。そして、第1の導電膜を酸化物
半導体膜130B上に形成し、第1のレジストマスクを用いて導電層141aを形成する
(図40(A)参照)。
体膜130Bを選択的にエッチングし、酸化物半導体層130a、酸化物半導体層130
bおよび導電層141aからなる積層を形成する(図40(B)参照)。ここで、酸化物
半導体層130aおよび酸化物半導体層130bに対して酸素イオンを注入してもよい。
当該第2のレジストマスクを用いて導電層141aの一部をエッチングし、導電層141
および導電層151を形成する(図40(C)参照)。
141および導電層151上に酸化物半導体層130cとなる酸化物半導体膜130Cを
形成する。さらに、酸化物半導体膜130C上に絶縁膜160A、第3の導電膜171A
および第4の導電膜172Aを形成する。
参照)。そして、当該第3のレジストマスクを用いて、第3の導電膜171A、第4の導
電膜172A、絶縁膜160A、および酸化物半導体膜130Cを選択的にエッチングし
、導電層171および導電層172からなる導電層170、絶縁層160、および酸化物
半導体層130cを形成する(図41(B)参照)。
130b、酸化物半導体層130c)、導電層141、導電層151、絶縁層160およ
び導電層170上に絶縁層175および絶縁層180を形成する。
部を設け、当該開口部を覆うように第5の導電膜を形成する。そして、第5の導電膜上に
第4のレジストマスクを設け、当該第4のレジストマスクを用いて、第5の導電膜を選択
的にエッチングし、導電層142および導電層152を形成する(図41(C)参照)。
はスパッタ法やプラズマCVD法により形成することができるが、他の方法、例えば、熱
CVD法により形成してもよい。熱CVD法の例としては、MOCVD(Metal O
rganic Chemical Vapor Deposition)法やALD(A
tomic Layer Deposition)法などがある。
されることが無いという利点を有する。
大気圧または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで
成膜を行ってもよい。
ーに導入・反応させ、これを繰り返すことで成膜を行う。原料ガスと一緒に不活性ガス(
アルゴン、或いは窒素など)をキャリアガスとして導入しても良い。例えば2種類以上の
原料ガスを順番にチャンバーに供給してもよい。その際、複数種の原料ガスが混ざらない
ように第1の原料ガスの反応後、不活性ガスを導入し、第2の原料ガスを導入する。ある
いは、不活性ガスを導入する代わりに真空排気によって第1の原料ガスを排出した後、第
2の原料ガスを導入してもよい。第1の原料ガスが基板の表面に吸着・反応して第1の層
を成膜し、後から導入される第2の原料ガスが吸着・反応して、第2の層が第1の層上に
積層されて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数
回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガ
ス導入の繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり
、微細なFETを作製する場合に適している。
金属膜、半導体膜、無機絶縁膜など様々な膜を形成することができ、例えば、In−Ga
−Zn−O膜を成膜する場合には、トリメチルインジウム(In(CH3)3)、トリメ
チルガリウム(Ga(CH3)3)、およびジメチル亜鉛(Zn(CH3)2)を用いる
ことができる。これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチ
ルガリウム(Ga(C2H5)3)を用いることもでき、ジメチル亜鉛に代えてジエチル
亜鉛(Zn(C2H5)2)を用いることもできる。
ハフニウム前駆体を含む液体(ハフニウムアルコキシドや、テトラキスジメチルアミドハ
フニウム(TDMAH、Hf[N(CH3)2]4)やテトラキス(エチルメチルアミド
)ハフニウムなどのハフニウムアミド)を気化させた原料ガスと、酸化剤としてオゾン(
O3)の2種類のガスを用いる。
とアルミニウム前駆体を含む液体(トリメチルアルミニウム(TMA、Al(CH3)3
)など)を気化させた原料ガスと、酸化剤としてH2Oの2種類のガスを用いる。他の材
料としては、トリス(ジメチルアミド)アルミニウム、トリイソブチルアルミニウム、ア
ルミニウムトリス(2,2,6,6−テトラメチル−3,5−ヘプタンジオナート)など
がある。
ロロジシランを被成膜面に吸着させ、酸化性ガス(O2、一酸化二窒素)のラジカルを供
給して吸着物と反応させる。
スとB2H6ガスを順次導入して初期タングステン膜を形成し、その後、WF6ガスとH
2ガスを順次導入してタングステン膜を形成する。なお、B2H6ガスに代えてSiH4
ガスを用いてもよい。
膜を成膜する場合には、In(CH3)3ガスとO3ガスを順次導入してIn−O層を形
成し、その後、Ga(CH3)3ガスとO3ガスを順次導入してGaO層を形成し、更に
その後Zn(CH3)2ガスとO3ガスを順次導入してZnO層を形成する。なお、これ
らの層の順番はこの例に限らない。これらのガスを用いてIn−Ga−O層やIn−Zn
−O層、Ga−Zn−O層などの混合化合物層を形成しても良い。なお、O3ガスに変え
てAr等の不活性ガスでバブリングして得られたH2Oガスを用いても良いが、Hを含ま
ないO3ガスを用いる方が好ましい。
用いることができる。
以下では、本発明の一態様に用いることのできる酸化物半導体膜の構造について説明する
。
配置されている状態をいう。したがって、−5°以上5°以下の場合も含まれる。また、
「垂直」とは、二つの直線が80°以上100°以下の角度で配置されている状態をいう
。したがって、85°以上95°以下の場合も含まれる。
。
単結晶酸化物半導体膜とは、CAAC−OS(C Axis Aligned Crys
talline Oxide Semiconductor)膜、多結晶酸化物半導体膜
、微結晶酸化物半導体膜、非晶質酸化物半導体膜などをいう。
scope)によって、CAAC−OS膜の明視野像および回折パターンの複合解析像(
高分解能TEM像ともいう。)を観察することで複数の結晶部を確認することができる。
一方、高分解能TEM像によっても明確な結晶部同士の境界、即ち結晶粒界(グレインバ
ウンダリーともいう。)を確認することができない。そのため、CAAC−OS膜は、結
晶粒界に起因する電子移動度の低下が起こりにくいといえる。
、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は
、CAAC−OS膜の膜を形成する面(被形成面ともいう。)または上面の凹凸を反映し
た形状であり、CAAC−OS膜の被形成面または上面と平行に配列する。
すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認
できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
置を用いて構造解析を行うと、例えばInGaZnO4の結晶を有するCAAC−OS膜
のout−of−plane法による解析では、回折角(2θ)が31°近傍にピークが
現れる場合がある。このピークは、InGaZnO4の結晶の(009)面に帰属される
ことから、CAAC−OS膜の結晶がc軸配向性を有し、c軸が被形成面または上面に概
略垂直な方向を向いていることが確認できる。
による解析では、2θが31°近傍のピークの他に、2θが36°近傍にもピークが現れ
る場合がある。2θが36°近傍のピークは、CAAC−OS膜中の一部に、c軸配向性
を有さない結晶が含まれることを示している。CAAC−OS膜は、2θが31°近傍に
ピークを示し、2θが36°近傍にピークを示さないことが好ましい。
シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコ
ンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化
物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる
要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径
(または分子半径)が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の
原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純
物は、キャリアトラップやキャリア発生源となる場合がある。
半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによって
キャリア発生源となることがある。
実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜
は、キャリア発生源が少ないため、キャリア密度を低くすることができる。したがって、
当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性(
ノーマリーオンともいう。)になることが少ない。また、高純度真性または実質的に高純
度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導
体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとな
る。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要す
る時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が
高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定と
なる場合がある。
の変動が小さい。
域と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体膜
に含まれる結晶部は、1nm以上100nm以下、または1nm以上10nm以下の大き
さであることが多い。特に、1nm以上10nm以下、または1nm以上3nm以下の微
結晶であるナノ結晶(nc:nanocrystal)を有する酸化物半導体膜を、nc
−OS(nanocrystalline Oxide Semiconductor)
膜と呼ぶ。また、nc−OS膜は、例えば、高分解能TEM像では、結晶粒界を明確に確
認できない場合がある。
3nm以下の領域)において原子配列に周期性を有する。また、nc−OS膜は、異なる
結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。し
たがって、nc−OS膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かな
い場合がある。例えば、nc−OS膜に対し、結晶部よりも大きい径のX線を用いるXR
D装置を用いて構造解析を行うと、out−of−plane法による解析では、結晶面
を示すピークが検出されない。また、nc−OS膜に対し、結晶部よりも大きいプローブ
径(例えば50nm以上)の電子線を用いる電子回折(制限視野電子回折ともいう。)を
行うと、ハローパターンのような回折パターンが観測される。一方、nc−OS膜に対し
、結晶部の大きさと近いか結晶部より小さいプローブ径の電子線を用いるナノビーム電子
回折を行うと、スポットが観測される。また、nc−OS膜に対しナノビーム電子回折を
行うと、円周状に分布したスポットが観測される場合がある。また、nc−OS膜に対し
ナノビーム電子回折を行うと、リング状の領域内に複数のスポットが観測される場合があ
る。
ため、nc−OS膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、
nc−OS膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、nc−O
S膜は、CAAC−OS膜と比べて欠陥準位密度が高くなる。
物半導体膜である。石英のような無定形状態を有する酸化物半導体膜が一例である。
lane法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半
導体膜に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半
導体膜に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンが
観測される。
を有する場合がある。そのような構造を有する酸化物半導体膜を、特に非晶質ライク酸化
物半導体(a−like OS:amorphous−like Oxide Semi
conductor)膜と呼ぶ。
る場合がある。また、高分解能TEM像において、明確に結晶部を確認することのできる
領域と、結晶部を確認することのできない領域と、を有する。a−like OS膜は、
TEMによる観察程度の微量な電子照射によって、結晶化が起こり、結晶部の成長が見ら
れる場合がある。一方、良質なnc−OS膜であれば、TEMによる観察程度の微量な電
子照射による結晶化はほとんど見られない。
EM像を用いて行うことができる。例えば、InGaZnO4の結晶は層状構造を有し、
In−O層の間に、Ga−Zn−O層を2層有する。InGaZnO4の結晶の単位格子
は、In−O層を3層有し、またGa−Zn−O層を6層有する、計9層がc軸方向に層
状に重なった構造を有する。よって、これらの近接する層同士の間隔は、(009)面の
格子面間隔(d値ともいう。)と同程度であり、結晶構造解析からその値は0.29nm
と求められている。そのため、高分解能TEM像における格子縞に着目し、格子縞の間隔
が0.28nm以上0.30nm以下である箇所においては、それぞれの格子縞がInG
aZnO4の結晶のa−b面に対応する。
晶酸化物半導体膜、CAAC−OS膜のうち、二種以上を有する積層膜であってもよい。
用いることができる。
本実施の形態では、先の実施の形態で説明した記憶装置を含むCPUについて説明する。
例の構成を示すブロック図である。
ic logic unit、演算回路)、ALUコントローラ1192、インストラク
ションデコーダ1193、インタラプトコントローラ1194、タイミングコントローラ
1195、レジスタ1196、レジスタコントローラ1197、バスインターフェース1
198(Bus I/F)、書き換え可能なROM1199、およびROMインターフェ
ース1189(ROM I/F)を有している。基板1190は、半導体基板、SOI基
板、ガラス基板などを用いる。ROM1199およびROMインターフェース1189は
、別チップに設けてもよい。もちろん、図42に示すCPUは、その構成を簡略化して示
した一例にすぎず、実際のCPUはその用途によって多種多様な構成を有している。例え
ば、図42に示すCPUまたは演算回路を含む構成を一つのコアとし、当該コアを複数含
み、それぞれのコアが並列で動作するような構成としてもよい。また、CPUが内部演算
回路やデータバスで扱えるビット数は、例えば8ビット、16ビット、32ビット、64
ビットなどとすることができる。
デコーダ1193に入力され、デコードされた後、ALUコントローラ1192、インタ
ラプトコントローラ1194、レジスタコントローラ1197、タイミングコントローラ
1195に入力される。
ラ1197、タイミングコントローラ1195は、デコードされた命令に基づき、各種制
御を行う。具体的にALUコントローラ1192は、ALU1191の動作を制御するた
めの信号を生成する。また、インタラプトコントローラ1194は、CPUのプログラム
実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状
態から判断し、処理する。レジスタコントローラ1197は、レジスタ1196のアドレ
スを生成し、CPUの状態に応じてレジスタ1196の読み出しや書き込みを行う。
2、インストラクションデコーダ1193、インタラプトコントローラ1194、および
レジスタコントローラ1197の動作のタイミングを制御する信号を生成する。例えばタ
イミングコントローラ1195は、基準クロック信号CLK1を元に、内部クロック信号
CLK2を生成する内部クロック生成部を備えており、内部クロック信号CLK2を上記
各種回路に供給する。
1196のメモリセルとして、先の実施の形態に示したトランジスタを用いることができ
る。
指示に従い、レジスタ1196における保持動作の選択を行う。すなわち、レジスタ11
96が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容量
素子によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持が
選択されている場合、レジスタ1196内のメモリセルへの、電源電圧の供給が行われる
。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換え
が行われ、レジスタ1196内のメモリセルへの電源電圧の供給を停止することができる
。
記憶素子1200は、電源遮断で記憶データが揮発する回路1201と、電源遮断で記憶
データが揮発しない回路1202と、スイッチ1203と、スイッチ1204と、論理素
子1206と、容量素子1207と、選択機能を有する回路1220と、を有する。回路
1202は、容量素子1208と、トランジスタ1209と、トランジスタ1210と、
を有する。なお、記憶素子1200は、必要に応じて、ダイオード、抵抗素子、インダク
タなどのその他の素子をさらに有していても良い。
記憶素子1200への電源電圧の供給が停止した際、回路1202のトランジスタ120
9の第1ゲートには接地電位(0V)、またはトランジスタ1209がオフする電位が入
力され続ける構成とする。例えば、トランジスタ1209の第1ゲートが抵抗等の負荷を
介して接地される構成とする。
て構成され、スイッチ1204は、一導電型とは逆の導電型(例えば、pチャネル型)の
トランジスタ1214を用いて構成した例を示す。ここで、スイッチ1203の第1の端
子はトランジスタ1213のソースとドレインの一方に対応し、スイッチ1203の第2
の端子はトランジスタ1213のソースとドレインの他方に対応し、スイッチ1203は
トランジスタ1213のゲートに入力される制御信号RDによって、第1の端子と第2の
端子の間の導通または非導通(つまり、トランジスタ1213のオン状態またはオフ状態
)が選択される。スイッチ1204の第1の端子はトランジスタ1214のソースとドレ
インの一方に対応し、スイッチ1204の第2の端子はトランジスタ1214のソースと
ドレインの他方に対応し、スイッチ1204はトランジスタ1214のゲートに入力され
る制御信号RDによって、第1の端子と第2の端子の間の導通または非導通(つまり、ト
ランジスタ1214のオン状態またはオフ状態)が選択される。
ちの一方、およびトランジスタ1210のゲートと電気的に接続される。ここで、接続部
分をノードM2とする。トランジスタ1210のソースとドレインの一方は、低電源電位
を供給することのできる配線(例えばGND線)に電気的に接続され、他方は、スイッチ
1203の第1の端子(トランジスタ1213のソースとドレインの一方)と電気的に接
続される。スイッチ1203の第2の端子(トランジスタ1213のソースとドレインの
他方)はスイッチ1204の第1の端子(トランジスタ1214のソースとドレインの一
方)と電気的に接続される。スイッチ1204の第2の端子(トランジスタ1214のソ
ースとドレインの他方)は電源電位VDDを供給することのできる配線と電気的に接続さ
れる。スイッチ1203の第2の端子(トランジスタ1213のソースとドレインの他方
)と、スイッチ1204の第1の端子(トランジスタ1214のソースとドレインの一方
)と、論理素子1206の入力端子と、容量素子1207の一対の電極のうちの一方と、
は電気的に接続される。ここで、接続部分をノードM1とする。容量素子1207の一対
の電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低電
源電位(GND等)または高電源電位(VDD等)が入力される構成とすることができる
。容量素子1207の一対の電極のうちの他方は、低電源電位を供給することのできる配
線(例えばGND線)と電気的に接続される。容量素子1208の一対の電極のうちの他
方は、一定の電位が入力される構成とすることができる。例えば、低電源電位(GND等
)または高電源電位(VDD等)が入力される構成とすることができる。容量素子120
8の一対の電極のうちの他方は、低電源電位を供給することのできる配線(例えばGND
線)と電気的に接続される。
積極的に利用することによって省略することも可能である。
る。スイッチ1203およびスイッチ1204は、制御信号WEとは異なる制御信号RD
によって第1の端子と第2の端子の間の導通状態または非導通状態を選択され、一方のス
イッチの第1の端子と第2の端子の間が導通状態のとき他方のスイッチの第1の端子と第
2の端子の間は非導通状態となる。
ゲート)を有する構成を図示している。第1ゲートには制御信号WEを入力し、第2ゲー
トには制御信号WE2を入力することができる。制御信号WE2は、一定の電位の信号と
すればよい。当該一定の電位には、例えば、接地電位GNDやトランジスタ1209のソ
ース電位よりも小さい電位などが選ばれる。このとき、制御信号WE2は、トランジスタ
1209のしきい値電圧を制御するための電位信号であり、トランジスタ1209のゲー
ト電圧が0V時の電流をより低減することができる。また、制御信号WE2は、制御信号
WEと同じ電位信号であってもよい。なお、トランジスタ1209としては、第2ゲート
を有さないトランジスタを用いることもできる。
に対応する信号が入力される。図43では、回路1201から出力された信号が、トラン
ジスタ1209のソースとドレインの他方に入力される例を示した。スイッチ1203の
第2の端子(トランジスタ1213のソースとドレインの他方)から出力される信号は、
論理素子1206によってその論理値が反転された反転信号となり、回路1220を介し
て回路1201に入力される。
レインの他方)から出力される信号は、論理素子1206および回路1220を介して回
路1201に入力する例を示したがこれに限定されない。スイッチ1203の第2の端子
(トランジスタ1213のソースとドレインの他方)から出力される信号が、論理値を反
転させられることなく、回路1201に入力されてもよい。例えば、回路1201内に、
入力端子から入力された信号の論理値が反転した信号が保持されるノードが存在する場合
に、スイッチ1203の第2の端子(トランジスタ1213のソースとドレインの他方)
から出力される信号を当該ノードに入力することができる。
タ1209以外のトランジスタは、酸化物半導体以外の半導体でなる層または基板119
0にチャネルが形成されるトランジスタとすることができる。例えば、シリコン層または
シリコン基板にチャネルが形成されるトランジスタとすることができる。また、記憶素子
1200に用いられるトランジスタ全てを、チャネルが酸化物半導体層で形成されるトラ
ンジスタとすることもできる。または、記憶素子1200は、トランジスタ1209以外
にも、チャネルが酸化物半導体層で形成されるトランジスタを含んでいてもよく、残りの
トランジスタは酸化物半導体以外の半導体でなる層または基板1190にチャネルが形成
されるトランジスタとすることもできる。
また、論理素子1206としては、例えばインバータやクロックドインバータ等を用いる
ことができる。
は、回路1201に記憶されていたデータを、回路1202に設けられた容量素子120
8によって保持することができる。
例えば、酸化物半導体層にチャネルが形成されるトランジスタのオフ電流は、結晶性を有
するシリコンにチャネルが形成されるトランジスタのオフ電流に比べて著しく低い。その
ため、当該トランジスタをトランジスタ1209として用いることによって、記憶素子1
200に電源電圧が供給されない間も容量素子1208に保持された信号は長期間にわた
り保たれる。こうして、記憶素子1200は電源電圧の供給が停止した間も記憶内容(デ
ータ)を保持することが可能である。
作を行うことを特徴とする記憶素子であるため、電源電圧供給再開後に、回路1201が
元のデータを保持しなおすまでの時間を短くすることができる。
1210のゲートに入力される。そのため、記憶素子1200への電源電圧の供給が再開
された後、容量素子1208によって保持された信号を、トランジスタ1210の状態(
オン状態、またはオフ状態)に変換して、回路1202から読み出すことができる。それ
故、容量素子1208に保持された信号に対応する電位が多少変動していても、元の信号
を正確に読み出すことが可能である。
記憶装置に用いることで、電源電圧の供給停止による記憶装置内のデータの消失を防ぐこ
とができる。また、電源電圧の供給を再開した後、短時間で電源供給停止前の状態に復帰
することができる。よって、プロセッサ全体、もしくはプロセッサを構成する一つ、また
は複数の論理回路において、短い時間でも電源停止を行うことができるため、消費電力を
抑えることができる。
200は、DSP(Digital Signal Processor)、カスタムL
SI、PLD(Programmable Logic Device)等のLSI、R
F−ID(Radio Frequency Identification)にも応用
可能である。
用いることができる。
本発明の一態様に係る半導体装置は、表示機器、パーソナルコンピュータ、記録媒体を備
えた画像再生装置(代表的にはDVD:Digital Versatile Disc
等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置)に用いること
ができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器と
して、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ
、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプ
レイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、デジタルオーディオ
プレイヤー等)、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ
払い機(ATM)、自動販売機などが挙げられる。これら電子機器の具体例を図44に示
す。
904、マイクロフォン905、スピーカー906、操作キー907、スタイラス908
等を有する。なお、図44(A)に示した携帯型ゲーム機は、2つの表示部903と表示
部904とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない
。
を有する。表示部912が有するタッチパネル機能により情報の入力を行うことができる
。
ーボード923、ポインティングデバイス924等を有する。
33等を有する。表示部932はタッチパネルとなっていてもよい。
操作キー944、レンズ945、接続部946等を有する。操作キー944およびレンズ
945は第1筐体941に設けられており、表示部943は第2筐体942に設けられて
いる。そして、第1筐体941と第2筐体942とは、接続部946により接続されてお
り、第1筐体941と第2筐体942の間の角度は、接続部946により変更が可能であ
る。表示部943における映像を、接続部946における第1筐体941と第2筐体94
2との間の角度に従って切り替える構成としても良い。
954等を有する。
用いることができる。
の開口部を有するサンプルの作製について説明する。
成した。なお、以下の説明では、図8乃至図10の工程図に示した符号を用いる。
スクとしてエッチング工程を行い、有機膜35および絶縁層34に開口部を設けた。
電極)=1.62W/cm2(60MHz)、RF電力(下部電極)=0.32W/cm
2(2.0MHz)、圧力6.5Pa、エッチングガスをCF4100%とした。
電極)=0.81W/cm2(60MHz)、RF電力(下部電極)=5.73W/cm
2(2.0MHz)、圧力2.6Pa、エッチングガス流量比をAr:CF4:CHF3
=10:1:3とした。
機膜35および絶縁層34をマスクとしてエッチング工程を行い、金属層33に開口部を
設けた。
0.47W/cm2(13.56MHz)、バイアス電力=0.29W/cm2(13.
56MHz)、圧力1.9Pa、エッチングガスをBCl3100%とした。
チング工程を行い、金属層32に開口部を設けた。
部電極)=1.62W/cm2(60MHz)、RF電力(下部電極)=0.32W/c
m2(13.56MHz)、圧力0.6Pa、エッチングガス流量比をCF4:O2:C
l2=2:2:1とした。
チング工程を行い、絶縁層87および絶縁層86に開口部を設けた。
電極)=2.92W/cm2(60MHz)、RF電力(下部電極)=6.37W/cm
2(2.0MHz)、圧力3.3Pa、エッチングガス流量比をAr:O2:C4F6=
400:15:11とした。
電極)=0.49W/cm2(60MHz)、RF電力(下部電極)=2.86W/cm
2(2.0MHz)、圧力3.3Pa、エッチングガス流量比をAr:CHF3=9:4
とした。
チング工程を行い、電極層31に開口部を設けるとともに絶縁層87の上面の一部を露出
させた。
部電極)=1.62W/cm2(60MHz)、RF電力(下部電極)=0.32W/c
m2(13.56MHz)、圧力0.6Pa、エッチングガス流量比をCF4:O2:C
l2=2:2:1とした。
クとしてエッチング工程を行い、絶縁層87および絶縁層86の開口部の径を拡大し、か
つ酸化物半導体層30および絶縁層85に開口部を設けた。
極間距離25mm、基板温度20℃、RF電力(上部電極)=0.49W/cm2(60
MHz)、RF電力(下部電極)=2.86W/cm2(2.0MHz)、圧力3.3P
a、エッチングガス流量比をAr:CHF3=9:4とした。
)である。絶縁層87の上端における開口部の径は175nmであり、絶縁層85の下端
における開口部の径は9.3nmであった。
口部の径は相対的に広く、電極層31から下の領域に形成された開口部の径は相対的に狭
くなることが確かめられた。したがって、当該開口部に導電体を埋め込んでコンタクトプ
ラグを形成する場合に、電極層31と当該コンタクトプラグの接触面積が広くなり、コン
タクト抵抗を低減できるといえる。
る。
31 電極層
32 金属層
33 金属層
34 絶縁層
35 有機膜
36 レジストマスク
40 シリコン基板
51 トランジスタ
52 トランジスタ
53 トランジスタ
54 トランジスタ
55 容量素子
61a コンタクトプラグ
61b コンタクトプラグ
62a コンタクトプラグ
62b コンタクトプラグ
63a コンタクトプラグ
63b コンタクトプラグ
63B 導電体
64 コンタクトプラグ
65 コンタクトプラグ
66a コンタクトプラグ
66b コンタクトプラグ
71 配線
72 配線
73 配線
75 配線
76 配線
77 配線
78 配線
79 配線
81 絶縁層
82 絶縁層
83 絶縁層
84 絶縁層
85 絶縁層
86 絶縁層
87 絶縁層
88 絶縁層
90 インバータ回路
91 回路
101 トランジスタ
102 トランジスタ
103 トランジスタ
104 トランジスタ
105 トランジスタ
106 トランジスタ
107 トランジスタ
108 トランジスタ
109 トランジスタ
110 トランジスタ
111 トランジスタ
112 トランジスタ
115 基板
120 絶縁層
130 酸化物半導体層
130a 酸化物半導体層
130A 酸化物半導体膜
130b 酸化物半導体層
130B 酸化物半導体膜
130c 酸化物半導体層
130C 酸化物半導体膜
140 導電層
141 導電層
141a 導電層
142 導電層
150 導電層
151 導電層
152 導電層
156 レジストマスク
160 絶縁層
160A 絶縁膜
170 導電層
171 導電層
171A 導電膜
172 導電層
172A 導電膜
173 導電層
175 絶縁層
180 絶縁層
231 領域
232 領域
233 領域
331 領域
332 領域
333 領域
334 領域
335 領域
810A エッチングチャンバー
810B エッチングチャンバー
810C エッチングチャンバー
820 トランスファーチャンバー
830 ガス供給システム
901 筐体
902 筐体
903 表示部
904 表示部
905 マイクロフォン
906 スピーカー
907 操作キー
908 スタイラス
911 筐体
912 表示部
919 カメラ
921 筐体
922 表示部
923 キーボード
924 ポインティングデバイス
931 筐体
932 表示部
933 リストバンド
941 筐体
942 筐体
943 表示部
944 操作キー
945 レンズ
946 接続部
951 車体
952 車輪
953 ダッシュボード
954 ライト
1189 ROMインターフェース
1190 基板
1191 ALU
1192 ALUコントローラ
1193 インストラクションデコーダ
1194 インタラプトコントローラ
1195 タイミングコントローラ
1196 レジスタ
1197 レジスタコントローラ
1198 バスインターフェース
1199 ROM
1200 記憶素子
1201 回路
1202 回路
1203 スイッチ
1204 スイッチ
1206 論理素子
1207 容量素子
1208 容量素子
1209 トランジスタ
1210 トランジスタ
1213 トランジスタ
1214 トランジスタ
1220 回路
Claims (6)
- トランジスタと、前記トランジスタのソース電極及びドレイン電極と、前記ソース電極及び前記ドレイン電極上方の第1の絶縁膜と、前記第1の絶縁膜上方の第2の絶縁膜と、コンタクトプラグと、を有し、
前記コンタクトプラグは、前記ソース電極又は前記ドレイン電極の第1の開口部と、前記第1の絶縁膜の第2の開口部と、前記第2の絶縁膜の第3の開口部に配置され、
前記コンタクトプラグは、前記第1の開口部における幅が前記第2の開口部又は前記第3の開口部における幅よりも小さく、
前記コンタクトプラグの底面は、前記トランジスタのソース電極及びドレイン電極の底面より下方に位置する、半導体装置。 - トランジスタと、前記トランジスタのソース電極及びドレイン電極と、前記ソース電極及び前記ドレイン電極上方の第1の絶縁膜と、前記第1の絶縁膜上方の第2の絶縁膜と、コンタクトプラグと、を有し、
前記第2の絶縁膜の厚みは、前記第1の絶縁膜の厚みより大きく、
前記コンタクトプラグは、前記ソース電極又は前記ドレイン電極の第1の開口部と、前記第1の絶縁膜の第2の開口部と、前記第2の絶縁膜の第3の開口部に配置され、
前記コンタクトプラグは、前記第1の開口部における幅が前記第2の開口部又は前記第3の開口部における幅よりも小さく、
前記コンタクトプラグの底面は、前記トランジスタのソース電極及びドレイン電極の底面より下方に位置する、半導体装置。 - 請求項1又は請求項2において、
前記コンタクトプラグは、前記第1の開口部において前記ソース電極の側面と接する領域と、前記ソース電極の上面と接する領域を有する、半導体装置。 - 請求項1又は請求項2において、
前記コンタクトプラグは、前記第1の開口部において前記ドレイン電極の側面と接する領域と、前記ドレイン電極の上面と接する領域を有する、半導体装置。 - トランジスタと、前記トランジスタのソース電極及びドレイン電極と、前記ソース電極及び前記ドレイン電極上方の第1の絶縁膜と、前記第1の絶縁膜上方の第2の絶縁膜と、コンタクトプラグと、を有し、
前記コンタクトプラグは、前記ソース電極又は前記ドレイン電極の第1の開口部と、前記第1の絶縁膜の第2の開口部と、前記第2の絶縁膜の第3の開口部に配置され、
前記コンタクトプラグは、前記第1の開口部において、第1の幅を有する領域と、第1の幅よりも大きな第2の幅を有する領域とを有し、前記第1の幅は、前記第2の開口部又は前記第3の開口部における幅よりも小さく、
前記コンタクトプラグの底面は、前記トランジスタのソース電極及びドレイン電極の底面より下方に位置する、半導体装置。 - トランジスタと、前記トランジスタのソース電極及びドレイン電極と、前記ソース電極及び前記ドレイン電極上方の第1の絶縁膜と、前記第1の絶縁膜上方の第2の絶縁膜と、コンタクトプラグと、を有し、
前記コンタクトプラグは、前記ソース電極又は前記ドレイン電極の第1の開口部と、前記第1の絶縁膜の第2の開口部と、前記第2の絶縁膜の第3の開口部に配置され、
前記コンタクトプラグは、前記第1の開口部において、第1の幅を有する領域と、第1の幅よりも大きな第2の幅を有する領域とを有し、
前記コンタクトプラグの底面は、前記トランジスタのソース電極及びドレイン電極の底面より下方に位置する、半導体装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014125329 | 2014-06-18 | ||
JP2014125329 | 2014-06-18 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015122222A Division JP6483543B2 (ja) | 2014-06-18 | 2015-06-17 | 半導体装置の作製方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020132337A Division JP2020178144A (ja) | 2014-06-18 | 2020-08-04 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019075589A JP2019075589A (ja) | 2019-05-16 |
JP6745927B2 true JP6745927B2 (ja) | 2020-08-26 |
Family
ID=54870417
Family Applications (5)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015122222A Active JP6483543B2 (ja) | 2014-06-18 | 2015-06-17 | 半導体装置の作製方法 |
JP2019024565A Active JP6745927B2 (ja) | 2014-06-18 | 2019-02-14 | 半導体装置 |
JP2020132337A Withdrawn JP2020178144A (ja) | 2014-06-18 | 2020-08-04 | 半導体装置 |
JP2021172860A Active JP7291758B2 (ja) | 2014-06-18 | 2021-10-22 | 半導体装置 |
JP2023092645A Pending JP2023101830A (ja) | 2014-06-18 | 2023-06-05 | 半導体装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015122222A Active JP6483543B2 (ja) | 2014-06-18 | 2015-06-17 | 半導体装置の作製方法 |
Family Applications After (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020132337A Withdrawn JP2020178144A (ja) | 2014-06-18 | 2020-08-04 | 半導体装置 |
JP2021172860A Active JP7291758B2 (ja) | 2014-06-18 | 2021-10-22 | 半導体装置 |
JP2023092645A Pending JP2023101830A (ja) | 2014-06-18 | 2023-06-05 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9455337B2 (ja) |
JP (5) | JP6483543B2 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20120031026A (ko) * | 2009-06-30 | 2012-03-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 제조 방법 |
US9882014B2 (en) | 2013-11-29 | 2018-01-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
US9882061B2 (en) * | 2015-03-17 | 2018-01-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP6884569B2 (ja) | 2015-12-25 | 2021-06-09 | 株式会社半導体エネルギー研究所 | 半導体装置及びその作製方法 |
JP6796086B2 (ja) * | 2016-02-05 | 2020-12-02 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US10115741B2 (en) | 2016-02-05 | 2018-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
JP6970511B2 (ja) * | 2016-02-12 | 2021-11-24 | 株式会社半導体エネルギー研究所 | トランジスタ |
KR102492209B1 (ko) * | 2016-05-19 | 2023-01-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 복합 산화물 반도체 및 트랜지스터 |
WO2018020350A1 (en) | 2016-07-26 | 2018-02-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
KR102592992B1 (ko) * | 2016-07-30 | 2023-10-23 | 엘지디스플레이 주식회사 | 플렉서블 표시장치 및 그 제조방법 |
US10504925B2 (en) | 2016-08-08 | 2019-12-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
WO2018073689A1 (en) | 2016-10-21 | 2018-04-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US10910407B2 (en) | 2017-01-30 | 2021-02-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US10943822B2 (en) * | 2018-03-15 | 2021-03-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Forming gate line-end of semiconductor structures |
US11404107B2 (en) * | 2018-03-29 | 2022-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Memory device and electronic device |
CN109659357B (zh) * | 2018-12-18 | 2020-11-24 | 武汉华星光电半导体显示技术有限公司 | 薄膜晶体管和显示面板 |
WO2023156869A1 (ja) * | 2022-02-18 | 2023-08-24 | 株式会社半導体エネルギー研究所 | 半導体装置 |
WO2023175422A1 (ja) * | 2022-03-18 | 2023-09-21 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02271657A (ja) * | 1989-04-13 | 1990-11-06 | Nec Corp | 能動層2層積層cmosインバータ |
JP3270863B2 (ja) * | 1992-12-28 | 2002-04-02 | ソニー株式会社 | 半導体装置 |
JP4363684B2 (ja) * | 1998-09-02 | 2009-11-11 | エルジー ディスプレイ カンパニー リミテッド | 薄膜トランジスタ基板およびこれを用いた液晶表示装置 |
JP2003142576A (ja) * | 2001-10-31 | 2003-05-16 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2007013091A (ja) * | 2005-05-31 | 2007-01-18 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP5113830B2 (ja) * | 2007-02-28 | 2013-01-09 | 東京エレクトロン株式会社 | アモルファスカーボン膜の形成方法、半導体装置の製造方法およびコンピュータ可読記憶媒体 |
JP5512931B2 (ja) * | 2007-03-26 | 2014-06-04 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US7982250B2 (en) * | 2007-09-21 | 2011-07-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
EP2491585B1 (en) * | 2009-10-21 | 2020-01-22 | Semiconductor Energy Laboratory Co. Ltd. | Semiconductor device |
CN103069717B (zh) | 2010-08-06 | 2018-01-30 | 株式会社半导体能源研究所 | 半导体集成电路 |
TWI562142B (en) * | 2011-01-05 | 2016-12-11 | Semiconductor Energy Lab Co Ltd | Storage element, storage device, and signal processing circuit |
US8836137B2 (en) * | 2012-04-19 | 2014-09-16 | Macronix International Co., Ltd. | Method for creating a 3D stacked multichip module |
JP5912394B2 (ja) * | 2011-10-13 | 2016-04-27 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US8981367B2 (en) * | 2011-12-01 | 2015-03-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US9929276B2 (en) * | 2012-08-10 | 2018-03-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
JP2014078579A (ja) * | 2012-10-10 | 2014-05-01 | Renesas Electronics Corp | 半導体装置の製造方法 |
WO2014065389A1 (en) * | 2012-10-25 | 2014-05-01 | Semiconductor Energy Laboratory Co., Ltd. | Central control system |
CN116207143A (zh) * | 2012-11-30 | 2023-06-02 | 株式会社半导体能源研究所 | 半导体装置 |
KR102222344B1 (ko) | 2013-05-02 | 2021-03-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
WO2014181785A1 (en) | 2013-05-09 | 2014-11-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
KR20240042562A (ko) | 2013-12-26 | 2024-04-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
KR102320576B1 (ko) | 2013-12-27 | 2021-11-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
JP6509596B2 (ja) | 2014-03-18 | 2019-05-08 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US9831238B2 (en) | 2014-05-30 | 2017-11-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including insulating film having opening portion and conductive film in the opening portion |
KR102398950B1 (ko) | 2014-05-30 | 2022-05-17 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치, 이의 제조 방법, 및 전자 장치 |
KR102373263B1 (ko) | 2014-05-30 | 2022-03-10 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 이를 제조하기 위한 방법 |
-
2015
- 2015-06-15 US US14/739,127 patent/US9455337B2/en active Active
- 2015-06-17 JP JP2015122222A patent/JP6483543B2/ja active Active
-
2019
- 2019-02-14 JP JP2019024565A patent/JP6745927B2/ja active Active
-
2020
- 2020-08-04 JP JP2020132337A patent/JP2020178144A/ja not_active Withdrawn
-
2021
- 2021-10-22 JP JP2021172860A patent/JP7291758B2/ja active Active
-
2023
- 2023-06-05 JP JP2023092645A patent/JP2023101830A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
JP2022003709A (ja) | 2022-01-11 |
JP6483543B2 (ja) | 2019-03-13 |
US20150372122A1 (en) | 2015-12-24 |
JP7291758B2 (ja) | 2023-06-15 |
JP2016021562A (ja) | 2016-02-04 |
JP2020178144A (ja) | 2020-10-29 |
JP2019075589A (ja) | 2019-05-16 |
US9455337B2 (en) | 2016-09-27 |
JP2023101830A (ja) | 2023-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6745927B2 (ja) | 半導体装置 | |
JP7354339B2 (ja) | 半導体装置、電子機器 | |
JP6584840B2 (ja) | 半導体装置、及び電子機器 | |
JP6126275B2 (ja) | 撮像装置 | |
JP6655995B2 (ja) | 記憶装置 | |
JP6399767B2 (ja) | 半導体装置 | |
JP2020010050A (ja) | 半導体装置 | |
US20180175210A1 (en) | Semiconductor device | |
JP2020073954A (ja) | 表示装置 | |
US20140284595A1 (en) | Semiconductor device and manufacturing method of the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190307 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200519 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200701 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200721 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200804 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6745927 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |