JP6729335B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6729335B2
JP6729335B2 JP2016237922A JP2016237922A JP6729335B2 JP 6729335 B2 JP6729335 B2 JP 6729335B2 JP 2016237922 A JP2016237922 A JP 2016237922A JP 2016237922 A JP2016237922 A JP 2016237922A JP 6729335 B2 JP6729335 B2 JP 6729335B2
Authority
JP
Japan
Prior art keywords
dielectric constant
low dielectric
constant film
substrate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016237922A
Other languages
English (en)
Other versions
JP2018098220A (ja
Inventor
浩一 八田
浩一 八田
崇 早川
崇 早川
山口　達也
達也 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2016237922A priority Critical patent/JP6729335B2/ja
Priority to TW106141780A priority patent/TWI696034B/zh
Priority to US15/831,831 priority patent/US10325780B2/en
Priority to KR1020170165770A priority patent/KR102317534B1/ko
Publication of JP2018098220A publication Critical patent/JP2018098220A/ja
Application granted granted Critical
Publication of JP6729335B2 publication Critical patent/JP6729335B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02359—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the surface groups of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials

Description

本発明は、半導体装置を製造するための基板上に形成された多孔質の低誘電率膜に対して、エッチングなどを行うときのダメージを抑える技術に関する。
多層化された半導体装置の製造において、動作速度を向上させるために層間絶縁膜の寄生容量を小さくする手法として、多孔質の低誘電率膜が使用されている。この種の膜としては、例えばシリコン、炭素、酸素及び水素を含み、Ｓｉ‐Ｃ結合を有するＳｉＯＣ膜が挙げられる。ＳｉＯＣ膜は、配線材料である例えば銅を埋め込むために、レジストマスク及び下層マスクを用いて、ＣＦ系のガスである例えばＣＦ４ガスのプラズマによりエッチングが行われ、次いで酸素ガスのプラズマによりレジストマスクのアッシングが行われる。
ところでＳｉＯＣ膜に対してエッチングやアッシングなどのプラズマ処理を行う場合、プラズマに曝されたＳｉＯＣ膜の露出面、即ち凹部の側壁及び底面において、プラズマによって例えばＳｉ−Ｃ結合が切れてＣが膜中から脱離する。Ｃの脱離によって不飽和結合手の生成したＳｉは、その状態では不安定であるため、その後例えば大気中の水分等と結合してＳｉ−ＯＨとなる。
このようにプラズマ処理によって、ＳｉＯＣ膜の露出面にはダメージ層が形成されてしまうが、このダメージ層は炭素の含有量が低下していることから、誘電率が低下してしまう。配線パターンの線幅の微細化及び配線層や絶縁膜等の薄膜化が進んでいることから、ウエハＷ全体に対して表面部の与える影響の割合が大きくなっており、表面部といえどもその誘電率の低下により半導体装置の特性が設計値から外れてしまう要因の一つになる。
特許文献１には、基板上の多孔質の低誘電率膜の孔部に事前にＰＭＭＡ（アクリル樹脂）を埋め込み、低誘電率膜に対してエッチングなどの処理を行った後、基板を加熱し、溶剤を供給し、更にマイクロ波を供給してＰＭＭＡを除去する技術が記載されている。しかしながらＰＭＭＡを除去するためには、プラズマにより２０分程度もの長い時間をかける必要があり、また４００℃以上の温度まで基板を加熱しなければならないことから、基板に既に形成されている素子部分に悪影響を与える懸念が大きいという課題がある。
米国特許第９，４１４、４４５（第２欄第２３行〜２９行、第１３欄第５１行〜５３行、クレーム３）
本発明はこのような事情の下になされたものであり、その目的は、基板上に形成された多孔質の低誘電率膜に対して、エッチングを行うときのダメージを抑えることができ、しかも既に形成されている素子部分に対して熱による悪影響を回避できる技術を提供することにある。
本発明の半導体装置の製造方法は、半導体装置を製造するための基板上に形成された多孔質の低誘電率膜に対して、重合用の原料を供給して、前記低誘電率膜内の孔部に尿素結合を有する重合体を埋め込む埋め込み工程と、
次いで前記低誘電率膜の表面にエッチング用のパターンマスクを形成する工程と、
しかる後、前記低誘電率膜をエッチングする工程と、
その後、前記パターンマスクを除去すると共に前記基板を加熱して前記重合体を解重合する工程と、を含み、
前記埋め込み工程は、イソシアネートの液体またはミストを前記低誘電率膜に染み込ませると共に、前記低誘電率膜に水分を供給してイソシアネートを加水分解してアミンを生成し、前記基板を加熱してイソシアネートとアミンとを重合反応させる工程を含むことを特徴とする。
他の発明の半導体装置の製造方法は、半導体装置を製造するための基板上に形成された多孔質の低誘電率膜に対して、重合用の原料を供給して、前記低誘電率膜内の孔部に尿素結合を有する重合体を埋め込む埋め込み工程と、
次いで前記低誘電率膜の表面にエッチング用のパターンマスクを形成する工程と、
しかる後、前記低誘電率膜をエッチングする工程と、
その後、前記パターンマスクを除去すると共に前記基板を加熱して前記重合体を解重合する工程と、を含み、
前記埋め込み工程は、イソシアネートの蒸気とアミンの蒸気との一方及び他方を前記低誘電率膜内に順番に拡散させると共に前記基板を加熱してイソシアネートとアミンとを重合反応させる工程であることを特徴とする。
更に他の発明の半導体装置の製造方法は、半導体装置を製造するための基板上に形成された多孔質の低誘電率膜に対して、重合用の原料を供給して、前記低誘電率膜内の孔部に尿素結合を有する重合体を埋め込む埋め込み工程と、
次いで前記低誘電率膜の表面にエッチング用のパターンマスクを形成する工程と、
しかる後、前記低誘電率膜をエッチングする工程と、
その後、前記パターンマスクを除去すると共に前記基板を加熱して前記重合体を解重合する工程と、を含み、
前記埋め込み工程は、尿素結合を有する化合物の液体、ミストまたは蒸気を前記低誘電率膜に染み込ませると共に、基板に光を照射して当該化合物を重合反応させる工程を含むことを特徴とする。
本発明は、低誘電率膜に対して、重合用の原料を供給して低誘電率膜内の孔部に尿素結合を有する重合体を埋め込み、エッチング後に基板を加熱して重合体を解重合するようにしている。従って低誘電率膜のエッチングを行う時には重合体により保護されているので、低誘電率膜のダメージの発生が抑えられる。そして尿素結合を有する重合体は低い温度（４００℃以下）で解重合することから、重合体を除去するときに、基板上に既に形成されている素子部分に悪影響を及ぼすおそれがない。また低誘電率膜から重合体を容易に除去することができる。
本発明の実施形態にかかる半導体装置の製造方法の工程の一部を示す説明図である。 本発明の実施形態にかかる半導体装置の製造方法の工程の一部を示す説明図である。 本発明の実施形態にかかる半導体装置の製造方法の工程の一部を示す説明図である。 本発明の実施形態にかかる半導体装置の製造方法の工程の一部を示す説明図である。 イソシアネートと水とを用いて自己重合により、尿素結合を有する重合体を生成する様子を示す説明図である。 イソシアネートと水とを用いて自己重合により、尿素結合を有する重合体を生成する処理を段階的に示す説明図である。 イソシアネートの一例の分子構造を示す分子構造図である。 イソシアネートの液体を基板に供給するための装置を示す断面図である。 イソシアネートの液体が供給された後の基板に水蒸気を供給するための装置を示す断面図である。 イソシアネートと水蒸気が供給された基板を加熱するための加熱装置を示す断面図である。 尿素結合を有する重合体を共重合による反応により生成する様子を示す説明図である。 尿素結合を有する重合体がオリゴマーとなる反応を示す説明図である。 二級アミンを用いて尿素結合を有する重合体を生成する様子を示す説明図である。 尿素結合を有する単量体を架橋させて、尿素結合を有する重合体を生成する様子を示す説明図である。 イソシアネートとアミンとを各々蒸気で反応させて尿素結合を有する重合体を生成するための装置を示す断面図である。 低誘電率膜におけるポリ尿素の埋め込み前後の吸収スペクトルを示す特性図である。 ポリ尿素の埋め込み前の低誘電率膜の走査顕微鏡写真を示す図である。 ポリ尿素の埋め込み後の低誘電率膜の走査顕微鏡写真を示す図である。
本発明の半導体装置の製造方法を、デュアルダマシンにより半導体装置の配線を形成する工程に適用した実施形態について説明する。図１〜図３は、下層側の回路部分に上層側の回路部分を形成する様子を段階的に示す説明図であり、１１は下層側の例えば層間絶縁膜、１２は層間絶縁膜１１に埋め込まれた配線材料である銅配線、１３はエッチング時のストッパーの機能を持つエッチングストッパー膜である。エッチングストッパー膜１３は、例えばＳｉＣ（炭化ケイ素）やＳｉＣＮ（炭化窒化ケイ素）などにより形成されている。
エッチングストッパー膜１３の上には、層間絶縁膜である低誘電率膜２０が形成されている。低誘電率膜２０は、この例ではＳｉＯＣ膜が用いられ、ＳｉＯＣ膜は例えばＤＥＭＳ（Diethoxymethylsilane）をプラズマ化してＣＶＤ法により成膜される。低誘電率膜２０は多孔質であり、図１〜図３では低誘電率膜２０内の孔部２１を極めて模式的に示している。なお下層側の層間絶縁膜１１についてもＳｉＯＣ膜が用いられる。
本実施形態の方法では、基板である半導体ウエハ(以下ウエハという)の表面に、図１（ａ）に示すように下層側の回路部分が形成され、この回路部分の上に低誘電率膜２０が形成されている状態から処理が始まる。
本実施形態では、低誘電率膜２０内の孔部２１を次のように埋め込み材料である、尿素結合を有する重合体（ポリ尿素）により埋める。ポリ尿素の製法としては、後述のように共重合などの手法もあるが、この例では自己重合により重合体が生成される手法について述べる。
先ず自己重合の原料である、イソシアネート（液体）を低誘電率膜２０の中に染み込ませ（図１(ｂ)）、次いで低誘電率膜２０の中に水分、例えば水蒸気を染み込ませる（図１(ｃ)）。イソシアネートと水分とを反応させると、イソシアネートが加水分解して直ちにポリ尿素が生成され、低誘電率膜２０の孔部２１がポリ尿素で埋められる。図５は、この反応を示しており、イソシアネートの一部が不安定な中間生成物であるアミンとなり、当該中間生成物と加水分解しなかったイソシアネートとが反応してポリ尿素が生成される。図４中、Ｒは例えばアルキル基（直鎖状アルキル基または環状アルキル基）またはアリール基であり、ｎは２以上の整数である。
イソシアネートとしては、例えば脂環式化合物、脂肪族化合物、芳香族化合物などを用いることができる。脂環式化合物としては、例えば後述の図６（ａ）に示すように１，３−ビス(イソシアネートメチル)シクロヘキサン（Ｈ６ＸＤＩ）を用いることができる。また脂肪族化合物としては、図７に示すように、例えばヘキサメチレンジイソシアネートを用いることができる。またイソシアネートは、融点が１００℃以下であって、室温で液体であるものであれば、より好ましい。
図６は、Ｈ６ＸＤＩを原料モノマーとして用いた処理の様子を、ウエハＷに対する処理と化学式とを対応付けて模式的に記載した説明図である。図６（ａ）は、図１(ｂ)に示した、ウエハＷに対してイソシアネートを供給する処理に相当し、先ずウエハＷに対してＨ６ＸＤＩの液体をスピン塗布することにより、当該液体を低誘電率膜２０に染み込ませる。
スピン塗布を行うためのスピン塗布装置としては、例えば図８に示す装置を使用することができる。図８中、３１は、ウエハＷを吸着保持して回転機構３０により回転するバキュームチャック、３２は、カップモジュール、３３は、下方に伸びる外周壁及び内周壁が筒状に形成されたガイド部材である。３４は、全周に亘って排気、排液を行うことができるように外カップ３５と前記外周壁との間に形成された排出空間であり、排出空間３３の下方側は気液分離できる構造になっている。液体供給源３７から上記の液体がノズル３６を介してウエハＷの中心部に供給されると共に、ウエハＷを例えば１５００ｒｐｍの回転数で回転させ、液体をウエハＷの表面に展伸して塗布膜が形成される。
次いでウエハＷを例えば８０℃の加熱雰囲気でありかつ水蒸気雰囲気（相対湿度１００％）に位置させることにより、水蒸気が低誘電率膜２０の中に浸透する。図６（ｂ）は、図１（ｃ）に示す、水分である水蒸気をウエハＷに供給する処理に相当する。
水蒸気処理を行う装置としては、例えば図９に示す装置を用いることができる。図９中、４１は水蒸気雰囲気を形成するための処理容器、４２は水蒸気発生部、４３は下面に多数の孔部が形成された水蒸気吐出部、４４は水蒸気を水蒸気吐出部４３内の拡散空間に導く管路、４５はヒータ４６を内蔵した載置台、４７は吸引機構により排気される排気管である。処理容器４１の内壁は、図示しない加熱機構により例えば８０℃に加熱されている。ウエハＷは載置台４５の上に載置され、水蒸気吐出部４３から吐出された水蒸気の雰囲気に置かれる。
また水蒸気処理を行う装置としては、水蒸気発生部４２及び水蒸気吐出部４３を設けることに代えて、載置台４５の上方に蓋付きの扁平な容器を設け、この容器内に水を収容した状態で当該容器を加熱し、処理容器内を水蒸気雰囲気とする構成を採用してもよい。この場合、ウエハＷを搬入出するときには蓋により容器が閉じられる。
低誘電率膜２０内には既にＨ６ＸＤＩが染み込んでいることから、水蒸気が低誘電率膜２０内に浸透することにより、既述のように加水分解が起こり、直ちに重合反応が起こってポリ尿素が生成される。このため低誘電率膜２０内の孔部２１内はポリ尿素により埋め尽くされる。図１において、孔部２１に原料モノマー（この例ではＨ６ＸＤＩの液体）が満たされている状態を便宜上「ドット」で示し、孔部２１がポリ尿素で埋められた状態を便宜上「斜線」で示している。
続いてウエハＷを加熱して低誘電率膜２０に存在する残渣を除去する（図６（ｃ））。加熱温度としては、例えば２００℃以上、例えば２５０℃に設定し、ウエハを不活性ガス雰囲気例えば窒素ガス雰囲気で加熱する。この処理は例えば図１０に示すように、処理容器５１内の載置台５２にウエハＷを載置し、ランプハウス５３内の赤外線ランプ５４によりウエハＷを加熱することにより行うことができる。図１０中、５５は透過窓、５６は窒素ガスを供給する供給管、５７は排気管である。処理雰囲気は例えば常圧雰囲気とされるが、真空雰囲気であってもよい。
こうして低誘電率膜２０の孔部２１内にポリ尿素を埋め込んだ後、低誘電率膜２０に対してビアホール及びトレンチ（配線埋め込み用の溝）の形成工程を行う。まず図１(ｄ)に示すように低誘電率膜２０の表面に、トレンチに対応する部位が開口する、例えばＴｉＮ（チタンナイトライド）膜からなるエッチング用のパターンマスクであるハードマスク６１を公知の手法により形成する。
次に低誘電率膜２０及びハードマスク６１の上にビアホールをエッチングするときのマスクとなるマスク用の膜６２を形成し、更にマスク用の膜６２の上に反射防止膜６３及びレジスト膜６４をこの順に積層する（図２(ｅ)）。マスク用の膜６２は、例えば炭素を主成分とする有機膜が用いられ、この有機膜は、反射防止膜６３及びレジスト膜６４を形成してレジストパターンを形成する装置内にて、薬液をウエハＷにスピンコーティングすることにより得られる。
そしてレジスト膜６４の露光、現像によりビアホールに対応する部位に開口部６４１が形成されるレジストパターンを形成し（図２(ｆ)）、このレジストパターンを用いて反射防止膜６３を例えばＣＦ系のガスを用いてエッチングする（図２(ｇ)）。続いて反射防止膜６３をマスクとして、例えば酸素ガスをプラズマ化して得たプラズマによりマスク用の膜６２をエッチングし、このときレジスト膜６４もエッチングされて除去される（図２(ｈ)）。こうしてマスク用の膜６２においてビアホールに対応する部位に開口部６２１が形成される。
続いてマスク用の膜６２をエッチングマスクとして用い、低誘電率膜２０をエッチングし、ビアホール２０１を形成する（図３(ｉ)）。低誘電率膜２０、この例ではＳｉＯＣ膜をエッチングする手法としては、Ｃ６Ｆ６ガスをプラズマ化して得たプラズマにより行うことができ、この場合、更に微量の酸素ガスを添加するようにしてもよい。
その後、ビアホール２０１の底部のエッチングストッパー膜１３をエッチングして除去する。このエッチングは、エッチングストッパー膜１３が例えばＳｉＣ膜である場合には、例えばＣＦ４ガスをプラズマ化して得たプラズマにより行うことができる。続いて、マスク用の膜６２を酸素ガスをプラズマ化して得たプラズマによりアッシングして除去する（図３(ｊ)）。
次にビアホール２０１を形成したプロセスと同様にして、ハードマスク６１を用いて低誘電率膜２０をエッチングし、ビアホール２０１を囲む領域にトレンチ２０２を形成する（図４(ｋ)）。その後、ハードマスク６１を除去する（図４(ｌ)）。ハードマスク６１がＴｉＮ膜であるときには、例えば硫酸、過酸化水素水及び水の混合溶液をエッチング液としてウエットエッチングにより除去することができる。
以上において、この段階までに行われる各プロセスは、ポリ尿素が解重合する温度よりも低い温度で実施されることが必要である。
こうして低誘電率膜２０にビアホール２０１及びトレンチ２０２が形成された後、低誘電率膜２０の孔部２１を埋めている埋め込み物質であるポリ尿素を除去する（図４(ｍ)。ポリ尿素は、３００℃以上、例えば３５０℃に加熱するとアミンに解重合して蒸発するが（図６（ｄ））、ウエハＷ上に既に形成されている素子部分、特に銅配線に悪影響を与えないようにするためには、４００℃未満例えば３９０℃以下、例えば３００〜３５０℃で加熱することが好ましい。ポリ尿素の解重合を行う時間、例えば３００℃〜４００℃で加熱する時間は、素子への熱的ダメージを抑えるという観点から、例えば５分以下が好ましい。従って加熱レシピの好ましい例としては、３５０℃、５分以下を挙げることができる。加熱の手法としては、既述のように赤外線ランプを用いてもよいし、ヒータを内蔵した載置台の上にウエハＷを載せて加熱するようにしてもよい。加熱雰囲気は例えば窒素ガスなどの不活性ガス雰囲気とされる。
ポリ尿素が除去された低誘電率膜２０は本来の多孔質膜に戻り、続いてビアホール２０１及びトレンチ２０２に銅が埋め込まれ、余分な銅をＣＭＰ（Chemical Mechanical Polishing）により除去して銅配線７０が形成され、上層の回路部分が形成される（図４(ｎ)）。図４(ｎ)では省略しているが、銅配線７０が形成される前に、ビアホール２０１及びトレンチ２０２内に例えばＴｉとＴｉＯＮとの積層膜からなるバリアメタル層と銅からなるシード層が形成される。
上述実施形態では、低誘電率膜２０に対してイソシアネートと水分とを順番に供給して低誘電率膜２０内の孔部２１に尿素結合を有する重合体であるポリ尿素を埋め込んでいる。そしてこの状態で低誘電率膜２０をエッチングしてビアホール２０１及びトレンチ２０２を形成し、エッチングマスクのアッシングを行っている。従って、この例ではプラズマ処理として実施されるエッチング時及びアッシング時にはポリ尿素により低誘電率膜２０が保護されているので、低誘電率膜２０のダメージの発生が抑えられる。そしてポリ尿素は３００℃程度の温度で解重合することから、ポリ尿素を低誘電率膜２０から除去するときに、ウエハＷ上に既に形成されている素子部分、特に銅配線に悪影響を及ぼすおそれがないし、またポリ尿素の除去を加熱処理だけで行うことができるので、手法が簡単である。
上述の例では、イソシアネートをウエハＷ上にスピンコーティングしているが、ウエハＷを停止した状態でイソシアネートのミストを供給するようにしてもよい。
上述の実施形態では、イソシアネートの自己重合によりポリ尿素膜を生成しているが、図１１に一例を示すようにイソシアネートとアミンとを用いて共重合によりポリ尿素膜を生成するようにしてもよい。なお、Ｒは例えばアルキル基（直鎖状アルキル基または環状アルキル基）またはアリール基であり、ｎは２以上の整数である。
この場合、例えばイソシアネート及びアミンの一方である液体を既述のようにスピンコーティング法によりウエハに供給して低誘電率膜に浸透させ、次いでイソシアネート及びアミンの他方である液体を同様にスピンコーティング法によりウエハに供給して低誘電率膜に浸透させる手法を採用することができる。またイソシアネート及びアミンを気体（蒸気）の状態でウエハに順番に供給するように、例えば交互に複数回供給するようにしてもよい。この場合には、例えばイソシアネートの蒸気が低誘電率膜の孔部に拡散して吸着し、次いでアミンの蒸気が孔部に拡散して重合反応が起こり、このような作用が繰り返されて孔部がポリ尿素膜により埋め尽くされる。
ポリ尿素自体は、固体であって液体にすることができないため、上述のようにポリ尿素となる原料を別々に膜に供給して膜中にてポリ尿素を生成する手法を採用している。
原料モノマーの蒸気を用いる手法においては、互いの蒸気圧が大きく離れていること、例えば１桁以上離れていることが好ましい。その理由については、互いの蒸気圧が近い組み合わせでは、例えばアミンを低誘電率膜の孔部に拡散させるときに孔部の表面に吸着してしまい、イソシアネートとの反応効率が悪くなることによる。
イソシアネート及びアミンの蒸気圧差が１桁以上である組み合わせとしては、イソシアネートからイソシアネート官能基を除いた骨格分子とアミンからアミン官能基を除いた骨格分子とが同一である例、即ち互いに同一骨格分子を備えたイソシアネート及びアミンを挙げることができる。例えばアミン官能基が結合したＨ６ＸＤＡの蒸気圧は、当該Ｈ６ＸＤＡの骨格分子と同一の骨格分子であって、イソシアネート官能基が結合したＨ６ＸＤＩの蒸気圧に比べて１桁以上高い。
また図１２（ａ）〜（ｄ）に示すように、原料モノマーとして一官能性分子を用いてもよい。
更にまた図１３（ａ）、（ｂ）に示すように、イソシアネートと二級アミンとを用いてもよく、この場合に生成される重合体に含まれる結合も尿素結合である。
そして尿素結合を備えた原料モノマーを重合させてポリ尿素膜を得るようにしてもよい。この場合の原料モノマーは、液体、ミストまたは蒸気の状態で低誘電率膜に供給することができる。図１４はこのような例を示し、原料モノマーに対して光、例えば紫外線を照射して光エネルギーを与えることにより重合が起こってポリ尿素膜が生成され、このポリ尿素膜を例えば３５０℃で加熱すると、イソシアネートとアミンとに解重合する。
原料モノマーを気体で反応させてポリ尿素を低誘電率膜２０内にて生成する（蒸着重合する）ためのＣＶＤ装置を図１５に示しておく。７０は真空雰囲気を区画する真空容器である。７１ａ、７２ａは夫々原料モノマーであるイソシアネート及びアミンを液体で収容する原料供給源であり、イソシアネートの液体及びアミンの液体は供給管７１ｂ、７２ｂに介在する気化器７１ｃ、７２ｃにより気化され、各蒸気がガス吐出部であるシャワーヘッド７３に導入される。シャワーヘッド７３は、下面に多数の吐出孔が形成されており、イソシアネートの蒸気及びアミンの蒸気を別々の吐出孔から処理雰囲気に吐出するように構成されている。ウエハＷは、温調機構を備えた載置台７４に載置される。先ずウエハＷに対してイソシアネートの蒸気が供給され、これによりウエハＷ上の低誘電率膜内にイソシアネートの蒸気が入り込む。次いでイソシアネートの蒸気の供給を止め、真空容器７０内を真空排気してから、アミンの蒸気をウエハＷに供給し、低誘電率膜内に残留しているイソシアネートとアミンとが反応してポリ尿素が生成される。
ベアウエハ上にＳｉＯＣ膜からなる低誘電率膜を成膜し、このウエハに対して図６（ａ）〜（ｄ）に示した既述の操作を行って、低誘電率膜内にポリ尿素を埋め込んだ。その後、図６（ｅ）に示した操作を行って、ポリ尿素を解重合して低誘電率膜から取り除いた。なおポリ尿素を解重合するための加熱処理は、３５０℃で５分間行った。ポリ尿素を埋め込む前の低誘電率膜、ポリ尿素を埋め込んだ状態の低誘電率膜、ポリ尿素を除去した後の低誘電率膜の各々について、膜厚、屈折率、電気容量、誘電率について測定した。測定結果は以下の通りである。
埋め込み前 埋め込み後 除去後
膜厚（ｎｍ） １９３．７ １９４．３ １９６．０
屈折率 １．３０３ １．４４５ １．２８６
電気容量（ｐＦ） ７３ ９１ ６８
誘電率 ２．２ ２．５ ２．１
またポリ尿素を埋め込む前の低誘電率膜、ポリ尿素を埋め込んだ状態の低誘電率膜、ポリ尿素を除去した後の低誘電率膜の各々について吸収スペクトルを測定した。測定結果は、図１６に示す通りである。（１）〜（３）は、夫々埋め込み前、埋め込み後、除去後に対応している。埋め込み後（２）においては、ＮＨ結合（矢印ａ）、ＣＨ２結合（矢印ｂ）、ＣＯ結合（矢印ｃ）、ＣＮ結合（矢印ｄ）に対応するピークが見られるが、埋め込み前（１）及び除去後（３）には、これらのピークは見られない。
また埋め込み前及び埋め込み後の低誘電率膜について走査顕微鏡で撮像した写真を夫々図１７及び図１８として載せておく。
以上のことから、低誘電率膜にポリ尿素を埋め込むことにより、誘電率が少し高くなるなど、若干膜質が変わるが、ポリ尿素を解重合して除去することにより、ほぼ元の低誘電率膜の膜質に戻るということができる。
特に誘電率に関しては測定誤差などを考慮すれば、全く変わりがないということができる。そして吸収スペクトルの特性図からは、上述の実施形態で述べた手法により低誘電率膜内の孔部にポリ尿素が埋め込まれていること、またポリ尿素の除去処理を行うことで、ポリ尿素が低誘電率膜の中に全く残っていないこと、が裏付けられている。
また図１７及び図１８の写真を比較すると、埋め込み後の膜には白い粒状のものが散在していることが観察できており、ポリ尿素が膜内に埋め込まれていることが伺える。そして膜厚測定結果からは埋め込み前後で若干膜厚が変動しているが、写真からすると、膜厚の変動はほとんどないということができる。
１１ 下層側の層間絶縁膜
１２ 銅配線
１３ エッチングストッパー膜
Ｗ 半導体ウエハ
３１ バキュームチャック
３２ カップモジュール
３６ ノズル
４１ 処理容器
４３ 水蒸気吐出部
５１ 処理容器
５４ 加熱ランプ
６１ ハードマスク
６２ マスク用の膜
６３ 反射防止膜
６４ レジスト膜
２０１ ビアホール
２０２ トレンチ
７０ 配線金属

Claims (8)

  1. 半導体装置を製造するための基板上に形成された多孔質の低誘電率膜に対して、重合用の原料を供給して、前記低誘電率膜内の孔部に尿素結合を有する重合体を埋め込む埋め込み工程と、
    次いで前記低誘電率膜の表面にエッチング用のパターンマスクを形成する工程と、
    しかる後、前記低誘電率膜をエッチングする工程と、
    その後、前記パターンマスクを除去すると共に前記基板を加熱して前記重合体を解重合する工程と、を含み、
    前記埋め込み工程は、イソシアネートの液体またはミストを前記低誘電率膜に染み込ませると共に、前記低誘電率膜に水分を供給してイソシアネートを加水分解してアミンを生成し、前記基板を加熱してイソシアネートとアミンとを重合反応させる工程を含むことを特徴とする半導体装置の製造方法。
  2. 前記アミンを生成する工程は、イソシアネートの液体またはミストを前記低誘電率膜に染み込ませた後、基板が置かれる雰囲気を水蒸気雰囲気とする工程であることを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記イソシアネートの液体を前記低誘電率膜に染み込ませる工程は、基板を回転させることにより基板表面の過剰なイソシアネートの液体を振り払う工程であることを特徴とする請求項１または２に記載の半導体装置の製造方法。
  4. 半導体装置を製造するための基板上に形成された多孔質の低誘電率膜に対して、重合用の原料を供給して、前記低誘電率膜内の孔部に尿素結合を有する重合体を埋め込む埋め込み工程と、
    次いで前記低誘電率膜の表面にエッチング用のパターンマスクを形成する工程と、
    しかる後、前記低誘電率膜をエッチングする工程と、
    その後、前記パターンマスクを除去すると共に前記基板を加熱して前記重合体を解重合する工程と、を含み、
    前記埋め込み工程は、イソシアネートの蒸気とアミンの蒸気との一方及び他方を前記低誘電率膜内に順番に拡散させると共に前記基板を加熱してイソシアネートとアミンとを重合反応させる工程であることを特徴とする半導体装置の製造方法。
  5. 半導体装置を製造するための基板上に形成された多孔質の低誘電率膜に対して、重合用の原料を供給して、前記低誘電率膜内の孔部に尿素結合を有する重合体を埋め込む埋め込み工程と、
    次いで前記低誘電率膜の表面にエッチング用のパターンマスクを形成する工程と、
    しかる後、前記低誘電率膜をエッチングする工程と、
    その後、前記パターンマスクを除去すると共に前記基板を加熱して前記重合体を解重合する工程と、を含み、
    前記埋め込み工程は、尿素結合を有する化合物の液体、ミストまたは蒸気を前記低誘電率膜に染み込ませると共に、基板に光を照射して当該化合物を重合反応させる工程を含むことを特徴とする半導体装置の製造方法。
  6. 前記パターンマスクを除去すると共に前記基板を加熱して前記重合体を解重合する工程は、前記パターンマスクを除去した後、前記基板を加熱して前記重合体を解重合する工程であることを特徴とする請求項１ないし５のいずれか一項に記載の半導体装置の製造方法。
  7. 前記低誘電率膜は、シリコン、炭素及び酸素を含む絶縁膜であることを特徴とする請求項１ないし６のいずれか一項に記載の半導体装置の製造方法。
  8. 前記重合体を解重合する工程は、基板を３００℃〜４００℃に加熱して行われることを特徴とする請求項１ないし７のいずれか一項に記載の半導体装置の製造方法。
JP2016237922A 2016-12-07 2016-12-07 半導体装置の製造方法 Active JP6729335B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016237922A JP6729335B2 (ja) 2016-12-07 2016-12-07 半導体装置の製造方法
TW106141780A TWI696034B (zh) 2016-12-07 2017-11-30 半導體裝置之製造方法
US15/831,831 US10325780B2 (en) 2016-12-07 2017-12-05 Method of manufacturing semiconductor device
KR1020170165770A KR102317534B1 (ko) 2016-12-07 2017-12-05 반도체 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016237922A JP6729335B2 (ja) 2016-12-07 2016-12-07 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2018098220A JP2018098220A (ja) 2018-06-21
JP6729335B2 true JP6729335B2 (ja) 2020-07-22

Family

ID=62243150

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016237922A Active JP6729335B2 (ja) 2016-12-07 2016-12-07 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US10325780B2 (ja)
JP (1) JP6729335B2 (ja)
KR (1) KR102317534B1 (ja)
TW (1) TWI696034B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6960839B2 (ja) * 2017-12-13 2021-11-05 東京エレクトロン株式会社 半導体装置の製造方法
US10861739B2 (en) * 2018-06-15 2020-12-08 Tokyo Electron Limited Method of patterning low-k materials using thermal decomposition materials
JP7065741B2 (ja) * 2018-09-25 2022-05-12 東京エレクトロン株式会社 半導体装置の製造方法
JP7169910B2 (ja) * 2019-03-11 2022-11-11 東京エレクトロン株式会社 半導体装置の製造方法
JP7192588B2 (ja) * 2019-03-12 2022-12-20 東京エレクトロン株式会社 基板処理装置及び基板処理方法
JP7193731B2 (ja) * 2019-03-29 2022-12-21 東京エレクトロン株式会社 エッチング方法及びエッチング装置
JP7466406B2 (ja) 2020-08-20 2024-04-12 東京エレクトロン株式会社 半導体装置の製造方法および成膜装置
US20220367361A1 (en) * 2021-05-07 2022-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnection structure and methods of forming the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8801736D0 (en) * 1988-01-27 1988-02-24 Ciba Geigy Ag Method of making patterns
JP2003089769A (ja) * 2001-09-18 2003-03-28 Asahi Kasei Corp 絶縁薄膜製造用の塗布組成物
JP2004231932A (ja) * 2002-12-02 2004-08-19 Nitto Denko Corp 接着剤組成物、接着フィルムおよびこれを用いた半導体装置
JP3765289B2 (ja) * 2002-05-27 2006-04-12 Ｊｓｒ株式会社 多層配線間の空洞形成方法
EP1632956A1 (en) * 2004-09-07 2006-03-08 Rohm and Haas Electronic Materials, L.L.C. Compositions comprising an organic polysilica and an arylgroup-capped polyol, and methods for preparing porous organic polysilica films
US8492239B2 (en) * 2010-01-27 2013-07-23 International Business Machines Corporation Homogeneous porous low dielectric constant materials
JP5636277B2 (ja) * 2010-12-27 2014-12-03 富士フイルム株式会社 多孔質絶縁膜及びその製造方法
US9538586B2 (en) 2013-04-26 2017-01-03 Applied Materials, Inc. Method and apparatus for microwave treatment of dielectric films
JP6195786B2 (ja) * 2013-12-06 2017-09-13 アーゼッド・エレクトロニック・マテリアルズ（ルクセンブルグ）ソシエテ・ア・レスポンサビリテ・リミテ 熱分解可能な充填用組成物、ならびにその組成物を用いて形成された空隙を具備した半導体装置、およびその組成物を用いた半導体装置の製造方法

Also Published As

Publication number Publication date
TW201831990A (zh) 2018-09-01
JP2018098220A (ja) 2018-06-21
KR20180065925A (ko) 2018-06-18
US20180158693A1 (en) 2018-06-07
KR102317534B1 (ko) 2021-10-27
US10325780B2 (en) 2019-06-18
TWI696034B (zh) 2020-06-11

Similar Documents

Publication Publication Date Title
JP6729335B2 (ja) 半導体装置の製造方法
JP6792788B2 (ja) 半導体装置の製造方法
JP6610812B2 (ja) 半導体装置の製造方法、真空処理装置及び基板処理装置
CN107644804B (zh) 半导体装置的制造方法、真空处理装置及基板处理装置
KR102447740B1 (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
US11495490B2 (en) Semiconductor device manufacturing method
JP6696491B2 (ja) 半導体装置の製造方法及び真空処理装置
KR102435733B1 (ko) 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20180117

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200310

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200602

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200615

R150 Certificate of patent or registration of utility model

Ref document number: 6729335

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250