JP6714528B2 - スイッチング電源装置 - Google Patents
スイッチング電源装置 Download PDFInfo
- Publication number
- JP6714528B2 JP6714528B2 JP2017030559A JP2017030559A JP6714528B2 JP 6714528 B2 JP6714528 B2 JP 6714528B2 JP 2017030559 A JP2017030559 A JP 2017030559A JP 2017030559 A JP2017030559 A JP 2017030559A JP 6714528 B2 JP6714528 B2 JP 6714528B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- switching
- sets
- switching element
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Description
図5に示すように、安定型コンバータ12に設けられた降圧チョッパーは、スイッチング素子TR11、ダイオードD11、インダクタL11及びコンデンサC11で構成され、スイッチング素子TR11は、出力電圧検出回路16、フィードバック制御回路18及び安定型コンバータスイッチング素子制御回路20によって制御され、安定化された所定の電圧V1を出力する。
Vo=N2/N1・V1 (1)
期間Aは、スイッチング電源装置が起動する前の状態であり、ソフトスタート回路22のトランジスタTR22がオンしており、コンデンサC21がトランジスタTR22で放電された状態となり、トランジスタTR21でフィードバック信号電圧VFBがクランプされて、VFB<Vtriとなり、スイッチング素子TR11の動作が停止した状態となっている。
図5のスイッチング電源装置を起動させるために、期間Bの最初でソフトスタート回路22のトランジスタTR22をオフする。同時に、非安定型コンバータ14のスイッチング素子TR31〜TR34がオンオフ動作を開始する。非安定型コンバータ14は、スイッチング素子TR31とスイッチング素子TR34の組み合わせとスイッチング素子TR32とスイッチング素子TR33の組み合わせがデューティ約50%で相補的にオンオフを繰り返す。
スイッチング電源装置の出力電圧Voがフィードバック制御回路18で決定される電圧に達すると、出力電圧Voが一定になるようにフィードバック制御回路18がフィードバック信号電圧VFBを制御する。
図5のスイッチング電源装置をさらに高効率化する場合、非安定型コンバータ14の整流回路14bのダイオードD51およびダイオードD52をMOS−FETに置き換えて同期整流を行うことが考えられる。
ところで、図7に示したスイッチング電源装置の出力側に電圧を印加した状態でソフトスタート動作を行うと、スイッチング電源装置の出力側から内部に向かって大きな電流が流れ、スイッチング電源装置が故障してしまうと言う問題を持つ。以下、理由を説明する。
同期整流の非安定型コンバータ14は、スイッチング素子TR31とスイッチング素子TR34の組み合わせのオンに同期して同期整流素子TR51がオンし、スイッチング素子TR32とスイッチング素子TR33の組み合わせのオンに同期して同期整流素子TR52がオンするように制御を行うだけでも、効率を向上させることが可能だが、先の説明で示したような高度な制御を行うことで効率を向上させることができる。
本発明は、2組のスイッチング素子がトランスの1次側に接続され、2組の同期整流素子がトランスの2次側に接続され、2組のスイッチング素子を相補的にオンオフすると共に2組のスイッチング素子のオンオフに同期して2組の同期整流素子を相補的にオンオフすることで、入力電圧をトランスで決定される所定の比率で変換して出力電圧を生成する非安定型コンバータで構成されたスイッチング電源装置であって、スイッチング電源装置の起動時には、2組のスイッチング素子を所定のデッドタイムを持った、約50%のオンデューティで相補的にオンオフさせ、2組の同期整流素子は狭いオンデューティで相補的にオンオフさせ、その後、2組の同期整流素子を所定の時間の間に徐々にオンデューティを広げ、定常動作時には、2組のスイッチング素子および2組の同期整流素子を共に約50%のオンデューティで相補的にオンオフさせるように制御させる駆動パルス生成回路が設けられたことを特徴とする。
駆動パルス生成回路は、設定部、クロック部、カウンタ、第1比較部、第2比較部、第3比較部、第4比較部、第1出力部、及び、第2出力部で構成され、
設定部は、所定の第1設定値(R1)、第2設定値(R2)、第3設定値(R3)、及び第4設定値(R4)を、第1比較部、第2比較部、第3比較部、及び第4比較部の各々へ出力し、
クロック部は、所定の周期をもつクロック信号をカウンタへ出力し、
カウンタは、クロック信号をカウントすることでカウント値を生成して第1乃至第4比較部へ出力すると共に第1比較部が出力する信号が入力されることでカウント値をリセットし、
第1比較部は、カウント値が第1設定値(R1)で決定される値に達すると第1出力部の一方の入力とカウンタへ信号を出力し、
第2比較部は、カウント値が第2設定値(R2)で決定される値に達すると第1出力部の他方の入力へ信号を出力し、
第3比較部は、カウント値が第3設定値(R3)で決定される値に達すると第2出力部の一方の入力へ信号を出力し、
第4比較部は、カウント値が第4設定値(R4)で決定される値に達すると第2出力部の他方の入力へ信号を出力し、
第1出力部は、一方の入力に第1比較部からの信号が入力されると出力を非反転レベルに保持し、他方の入力に第2比較部からの信号が入力されると出力を反転レベルに保持する機能を備えており、第1出力部の出力をスイッチング素子駆動パルスとして用いることで2組のスイッチング素子を相補的にオンオフさせ、
第2出力部は、一方の入力に第3比較部からの信号が入力されると出力を非反転レベルに保持し、他方の入力に第4比較部からの信号が入力されると出力を反転レベルに保持する機能を備えており、第2出力部の出力を同期整流素子駆動パルスとして用いることにより2組の同期整流素子を相補的にオンオフさせる。
設定部は、更に、スイッチング電源装置が起動する際に、第4設定値(R4)を時間の経過と共に増加させることにより、所定の時間の間に徐々に2組の同期整流素子のオンデューティを広げる制御を行う。
第1設定値(R1)によって、2組のスイッチング素子のスイッチング素子駆動パルス周期が設定され、
第2設定値(R2)によって、2組のスイッチング素子を相補的にオンオフする際の同時オンによる貫通電流を防ぐための第1デッドタイムが決定され、
第3設定値(R3)によって、2組のスイッチング素子に相補的にオンしてから2組の同期整流素子が相補的にオンするまでの第2デッドタイムが決定され、
第4設定値(R4)によって、2組の同期整流素子の相補的なオフを2組のスイッチング素子の相補的なオフよりも速くするための第3デッドタイムが決定される。
更に、
駆動パルス生成回路が出力するスイッチング素子駆動パルスを分配した信号によって2組のスイッチング素子を相補的にオンオフするように動作させ、
駆動パルス生成回路が出力する同期整流素子駆動パルスを分配した信号によって2組の同期整流素子を相補的にオンオフするように動作させる。
非安定型コンバータの前段に、出力電圧を所定の電圧に安定化する機能を備えた安定型コンバータを接続し、安定型コンバータの出力を非安定型コンバータの入力とし、非安定型コンバータの出力をスイッチング電源装置の出力とする。
本発明は、2組のスイッチング素子がトランスの1次側に接続され、2組の同期整流素子がトランスの2次側に接続され、2組のスイッチング素子を相補的にオンオフすると共に2組のスイッチング素子のオンオフに同期して2組の同期整流素子を相補的にオンオフすることで、入力電圧をトランスで決定される所定の比率で変換して出力電圧を生成する非安定型コンバータで構成されたスイッチング電源装置であって、スイッチング電源装置の起動時には、2組のスイッチング素子を所定のデッドタイムを持った、約50%のオンデューティで相補的にオンオフさせ、2組の同期整流素子は狭いオンデューティで相補的にオンオフさせ、その後、2組の同期整流素子を所定の時間の間に徐々にオンデューティを広げ、定常動作時には、2組のスイッチング素子および2組の同期整流素子を共に約50%のオンデューティで相補的にオンオフさせるように制御させる駆動パルス生成回路が設けられたため、従来の同期整流を備えた非安定型コンバータの出力側に電圧を印加した状態で非安定型コンバータを起動した場合、大きな逆流電流が流れて非安定型コンバータが破壊するが、本発明では、非安定型コンバータが起動する際に同期整流素子のオン期間をゆっくりと増加させる制御を行うことで、トランスの漏れインダクタンスにより逆流電流を抑制し、非安定型コンバータを安全に起動することができるようになる。
また、駆動パルス生成回路は、設定部、クロック部、カウンタ、第1比較部、第2比較部、第3比較部、第4比較部、第1出力部、及び第2出力部で構成され、設定部は、所定の第1設定値(R1)、第2設定値(R2)、第3設定値(R3)、及び第4設定値(R4)を、第1比較部、第2比較部、第3比較部及び第4比較部の各々へ出力し、クロック部は、所定の周期をもつクロック信号をカウンタへ出力し、カウンタは、クロック信号をカウントすることでカウント値を生成して第1乃至第4比較部へ出力すると共に第1比較部が出力する信号が入力されることでカウント値をリセットし、第1比較部は、カウント値が第1設定値(R1)で決定される値に達すると第1出力部の一方の入力とカウンタへ信号を出力し、第2比較部は、カウント値が第2設定値(R2)で決定される値に達すると第1出力部の他方の入力へ信号を出力し、第3比較部は、カウント値が第3設定値(R3)で決定される値に達すると第2出力部の一方の入力へ信号を出力し、第4比較部は、カウント値が第4設定値(R4)で決定される値に達すると第2出力部の他方の入力へ信号を出力し、第1出力部は、一方の入力に第1比較部からの信号が入力されると出力を非反転レベルに保持し、他方の入力に第2比較部からの信号が入力されると出力を反転レベルに保持する機能を備えており、第1出力部の出力をスイッチング素子駆動パルスとして用いることで2組のスイッチング素子を相補的にオンオフさせ、第2出力部は、一方の入力に第3比較部からの信号が入力されると出力を非反転レベルに保持し、他方の入力に第4比較部からの信号が入力されると出力を反転レベルに保持する機能を備えており、第2出力部の出力を同期整流素子駆動パルスとして出力して2組の同期整流素子を相補的にオンオフさせ、設定部は、更に、スイッチング電源装置が起動する際に、第4設定値(R4)を時間の経過と共に増加させることにより、所定の時間の間に徐々に2組の同期整流素子のオンデューティを広げる制御を行うようにし、更に、第1設定値(R1)によって、2組のスイッチング素子のスイッチング素子駆動パルス周期が設定され、第2設定値(R2)によって、2組のスイッチング素子を相補的にオンオフする際の同時オンによる貫通電流を防ぐと同時にゼロボルトスイッチング動作を行うための第1デッドタイムが決定され、第3設定値(R3)によって、2組のスイッチング素子に相補的にオンしてから2組の同期整流素子が相補的にオンするまでの寄生容量の電荷の放出期間を作るための第2デッドタイムが決定され、第4設定値(R4)によって、2組の同期整流素子の相補的なオフを2組のスイッチング素子の相補的なオフよりも速くするための第3デッドタイムが決定されるようにしたため、非安定型コンバータが起動する際に同期整流素子のオン期間をゆっくりと増加させる制御を行うことで、トランスの漏れインダクタンスにより逆流電流を抑制する効果に加え、スイッチング素子および同期整流素子のデッドタイムを正確に制御することができ、同期整流を備えた非安定型コンバータを更に高効率化することが可能になる。
また、駆動パルス生成回路が出力するスイッチング素子駆動パルスを分配した信号によって2組のスイッチング素子を相補的にオンオフするように動作させ、駆動パルス生成回路が出力する同期整流素子駆動パルスを分配した信号によって2組の同期整流素子を相補的にオンオフするように動作させたため、2組のスイッチング素子及び同期整流素子の相補的なオン時間を対称にすることでトランスが偏磁してしまう不具合を防ぐことができる。
また、非安定型コンバータの前段に、出力電圧を所定の電圧に安定化する機能を備えた安定型コンバータを接続し、安定型コンバータの出力を非安定型コンバータの入力とし、非安定型コンバータの出力をスイッチング電源装置の出力とするようにしたため、非安定型コンバータに安定型コンバータと組み合わせてフィードバック制御を行うことで、出力電圧を安定化するスイッチング電源装置が実現できる。
図1に示すように、非安定型コンバータ14は、フルブリッジコンバータ14a、同期整流回路14c、スイッチング素子駆動部32、同期整流素子駆動部34、および、駆動パルス生成回路52で構成される。以下の説明は、フルブリッジコンバータ14aを例にして説明を行うが、本発明は、ハーフブリッジコンバータやプッシュプルコンバータ等の同様の動作を行うコンバータに置き換えることができる。
Vo=N2/N1・Vin
の関係を持つ。
カウンタ56は、クロック信号CKをカウントし、カウント値NCTを比較部62,64,66,68へ出力する。またカウンタ56は、比較部62が出力する信号が入力されると、カウント値NCTを0にリセットする。
図2は図1の駆動パルス生成回路における各部の動作波形を示したタイムチャートである。ここで、図2(A)はクロック信号CKを示し、図2(B)はカウント値NCTを示し、図2(C)はスイッチング素子駆動パルスVswを示し、図2(D)は同期整流素子駆動パルスVsrを示し、図2(E)はスイッチング素子駆動信号VswAを示し、図2(F)はスイッチング素子駆動信号VswBを示し、図2(G)は同期整流素子駆動信号VsrAを示し、図2(H)は同期整流素子駆動信号VsrBを示している。
Tp=(クロック周期Tck)×(設定値R1)
となる。
Tsw=Tp×2=200μsec
となる。
tdsr1=R3×Tck=100nsec
だけ遅れるように設定されており、同期整流素子TR51のオフはスイッチング素子TR31とスイッチング素子TR34の組み合わせのオフに対して
tdsr2=(R2―R4)×Tck=200nsec
だけ速くなるように設定されている。
tdsr1=R3×Tck=100nsec
だけ遅れるように設定されており、同期整流素子TR52のオフはスイッチング素子TR32とスイッチング素子TR33の組み合わせのオフに対して
tdsr2=(R2―R4)×Tck=200nsec
だけ速くなるように設定されている。
図3は図1の非安定型コンバータの実施形態で出力側に電圧が印加されていない場合の各部の動作波形を示したタイムチャートである。ここで、図3(A)は出力電圧Voを示し、図3(B)は入力電圧Vinを示し、図3(C)はスイッチング素子TR31,TR34の駆動信号となるゲート・ソース間電圧VGSを示し、図3(D)はスイッチング素子TR32,TR33の駆動信号となるゲート・ソース間電圧VGSを示し、図3(E)は同期整流素子TR51の駆動信号となるゲート・ソース間電圧VGSを示し、図3(F)は同期整流素子TR52の駆動信号となるゲート・ソース間電圧VGSを示す。
図4は図1の非安定型コンバータの実施形態で出力側に電圧が印加されている場合の各部の動作波形を示したタイムチャートである。ここで、図4(A)は出力電圧Voを示し、図4(B)は入力電圧Vinを示し、図4(C)はスイッチング素子TR31,TR34の駆動信号となるゲート・ソース間電圧VGSを示し、図4(D)はスイッチング素子TR32,TR33の駆動信号となるゲート・ソース間電圧VGSを示し、図4(E)は同期整流素子TR51の駆動信号となるゲート・ソース間電圧VGSを示し、図4(F)は同期整流素子TR52の駆動信号となるゲート・ソース間電圧VGSを示す。
L :トランスの漏れインダクタンス
N1:トランスの1次側巻数
N2:トランスの2次側巻数
Vo:非安定型コンバータの出力側に印加された電圧
(トランスの2次側に印加された電圧)
Vin:非安定型コンバータの入力側に発生する電圧
(コンデンサC11の電圧)
t :同期整流素子のオン時間
V(C11)=(N1/N2)・Vo
となるまで上昇する。この電圧に達すると、非安定型コンバータ14の出力側から入力側へ流れる電流が停止する。
本実施形態による非安定型コンバータ14の動作開始時おいて、同期整流素子TR51,TR52のオン期間をゆっくりと増加させるように制御を行うことで、非安定型コンバータ14の出力側に電圧が印加されている場合でも、出力側から入力側へ流れる電流が小さい状態を保ちながら非安定型コンバータ14の入力側のコンデンサC11を充電することでコンデンサC11の電圧を上昇させて、非安定型コンバータ14の出力側から入力側へ流れる電流を停止させることができる。これにより、非安定型コンバータ14の出力側に電圧が印加されている場合でも、半導体素子等が破壊すること無く起動動作を行うことができる。
本実施形態の非安定型コンバータ14は、駆動パルス生成回路52を、設定部60、クロック部54、カウンタ56、比較部62,64,66,68、出力部70,72で構成し、スイッチング素子駆動パルスVswおよび同期整流素子駆動パルスVsrを生成するようにしたことで、スイッチング素子TR31〜TR34と同期整流素子TR51,TR52のタイミングを正確に制御することが可能となるため、従来例で述べた、スイッチング素子のゼロボルトスイッチング動作による効率の向上を実現し、また、非安定型コンバータを同期整流化した際のMOS−FETを用いた同期整流素子TR51,TR52の寄生ダイオードに電流が流れること等による効率の低下の問題を解決することができる。
上記の実施形態は、駆動パルス生成回路52として、設定部60、クロック部54、カウンタ56、比較部62,64,66,68及び出力部70,72で構成しているが、これに限定されず、デジタルプロセッサのCPUによるプログラムの実行による制御機能として実現するようにしても良い。
14:非安定型コンバータ
14a:フルブリッジコンバータ
14b:センタータップの整流回路
14c:同期整流回路
32:スイッチング素子駆動部
34:同期整流素子駆動部
38,46:分配回路
40,42:スイッチング素子駆動回路
48,50:同期整流素子駆動回路
52:駆動パルス生成回路
54:クロック部
56:カウンタ
60:設定部
62,64,66,68:比較部
70,72:出力部
Claims (6)
- 2組のスイッチング素子がトランスの1次側に接続され、2組の同期整流素子が前記トランスの2次側に接続され、前記2組のスイッチング素子を相補的にオンオフすると共に前記2組のスイッチング素子のオンオフに同期して前記2組の同期整流素子を相補的にオンオフすることで、入力電圧を前記トランスで決定される所定の比率で変換して出力電圧を生成する非安定型コンバータで構成されたスイッチング電源装置であって、
スイッチング電源装置の起動時には、前記2組のスイッチング素子を所定のデッドタイムを持った、約50%のオンデューティで相補的にオンオフさせ、前記2組の同期整流素子は狭いオンデューティで相補的にオンオフさせ、その後、前記2組の同期整流素子を所定の時間の間に徐々にオンデューティを広げ、定常動作時には、前記2組のスイッチング素子および前記2組の同期整流素子を共に約50%のオンデューティで相補的にオンオフさせるように制御させる駆動パルス生成回路が設けられたことを特徴とするスイッチング電源装置
- 請求項1記載のスイッチング電源装置に於いて、
前記駆動パルス生成回路は、設定部、クロック部、カウンタ、第1比較部、第2比較部、第3比較部、第4比較部、第1出力部、及び第2出力部で構成され、
前記設定部は、所定の第1設定値、第2設定値、第3設定値、及び第4設定値を、前記第1比較部、前記第2比較部、前記第3比較部、及び前記第4比較部の各々へ出力し、
前記クロック部は、所定の周期をもつクロック信号を前記カウンタへ出力し、
前記カウンタは、前記クロック信号をカウントすることでカウント値を生成して前記第1乃至第4比較部へ出力すると共に前記第1比較部が出力する信号が入力されることで前記カウント値をリセットし、
前記第1比較部は、前記カウント値が前記第1設定値で決定される値に達すると前記第1出力部の一方の入力と前記カウンタへ信号を出力し、
前記第2比較部は、前記カウント値が前記第2設定値で決定される値に達すると前記第1出力部の他方の入力へ信号を出力し、
前記第3比較部は、前記カウント値が前記第3設定値で決定される値に達すると前記第2出力部の一方の入力へ信号を出力し、
前記第4比較部は、前記カウント値が前記第4設定値で決定される値に達すると前記第2出力部の他方の入力へ信号を出力し、
前記第1出力部は、前記一方の入力に前記第1比較部からの信号が入力されると出力を非反転レベルに保持し、前記他方の入力に前記第2比較部からの信号が入力されると出力を反転レベルに保持する機能を備えており、前記第1出力部の出力をスイッチング素子駆動パルスとして用いることで前記2組のスイッチング素子を相補的にオンオフさせ、
前記第2出力部は、前記一方の入力に前記第3比較部からの信号が入力されると出力を非反転レベルに保持し、前記他方の入力に前記第4比較部からの信号が入力されると出力を反転レベルに保持する機能を備えており、前記第2出力部の出力を同期整流素子駆動パルスとして用いることで前記2組の同期整流素子を相補的にオンオフさせることを特徴とするスイッチング電源装置。
- 請求項2記載のスイッチング電源装置に於いて、前記設定部は、更に、スイッチング電源装置が起動する際に、前記第4設定値を時間の経過と共に増加させることにより、所定の時間の間に徐々に前記2組の同期整流素子のオンデューティを広げる制御を行うことを特徴とするスイッチング電源装置。
- 請求項2記載のスイッチング電源装置に於いて、
前記第1設定値によって、前記2組のスイッチング素子のスイッチング素子駆動パルス周期が設定され、
前記第2設定値によって、前記2組のスイッチング素子を相補的にオンオフする際の第1デッドタイムが決定され、
前記第3設定値によって、前記2組のスイッチング素子に相補的にオンしてから前記2組の同期整流素子が相補的にオンするまでの第2デッドタイムが決定され、
前記第4設定値によって、前記2組の同期整流素子の相補的なオフを前記2組のスイッチング素子の相補的なオフよりも速くするための第3デッドタイムが決定されることを特徴とするスイッチング電源装置。
- 請求項2記載のスイッチング電源装置に於いて、更に、
前記駆動パルス生成回路が出力する前記スイッチング素子駆動パルスを分配した信号によって前記2組のスイッチング素子を相補的にオンオフするように動作させ、
前記駆動パルス生成回路が出力する前記同期整流素子駆動パルスを分配した信号によって前記2組の同期整流素子を相補的にオンオフするように動作させる、
ことを特徴とするスイッチング電源装置。
- 請求項1記載のスイッチング電源装置に於いて、
前記非安定型コンバータの前段に、出力電圧を所定の電圧に安定化する機能を備えた安定型コンバータを接続し、前記安定型コンバータの出力を前記非安定型コンバータの入力とし、前記非安定型コンバータの出力をスイッチング電源装置の出力としたことを特徴とするスイッチング電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017030559A JP6714528B2 (ja) | 2017-02-22 | 2017-02-22 | スイッチング電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017030559A JP6714528B2 (ja) | 2017-02-22 | 2017-02-22 | スイッチング電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018137892A JP2018137892A (ja) | 2018-08-30 |
JP6714528B2 true JP6714528B2 (ja) | 2020-06-24 |
Family
ID=63364924
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017030559A Active JP6714528B2 (ja) | 2017-02-22 | 2017-02-22 | スイッチング電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6714528B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020156150A (ja) * | 2019-03-18 | 2020-09-24 | Fdk株式会社 | 電力変換装置、及びその起動方法 |
JP7449259B2 (ja) | 2021-03-29 | 2024-03-13 | パナソニックホールディングス株式会社 | 電力変換装置、電力変換システム、制御方法及びプログラム |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5278224B2 (ja) * | 2008-12-08 | 2013-09-04 | 富士電機株式会社 | スイッチング電源装置、およびスイッチング電源制御回路 |
US8891268B2 (en) * | 2010-02-19 | 2014-11-18 | Texas Instruments Incorporated | System and method for soft-starting an isolated power supply system |
WO2012153799A1 (ja) * | 2011-05-12 | 2012-11-15 | 株式会社村田製作所 | スイッチング電源装置 |
JP2013176218A (ja) * | 2012-02-24 | 2013-09-05 | Nissan Motor Co Ltd | 電源制御装置 |
JP6292497B2 (ja) * | 2013-03-18 | 2018-03-14 | パナソニックIpマネジメント株式会社 | 電力変換器、パワーコンディショナ |
JP6021972B2 (ja) * | 2015-03-04 | 2016-11-09 | 三菱電機株式会社 | 電力変換装置 |
JP6478323B2 (ja) * | 2015-03-20 | 2019-03-06 | コーセル株式会社 | スイッチング電源装置 |
-
2017
- 2017-02-22 JP JP2017030559A patent/JP6714528B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018137892A (ja) | 2018-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9131553B2 (en) | LED driver | |
US20150003121A1 (en) | Control circuit for active-clamp flyback power converter with programmable switching period | |
JP6021972B2 (ja) | 電力変換装置 | |
JP2008312355A (ja) | Ac−dcコンバータ | |
JP2009011144A (ja) | ソフトスタート回路及びソフトスタート回路を含んだ電源供給装置 | |
JP2008072873A (ja) | Dc−dcコンバータ及びdc−dcコンバータの制御方法 | |
JP2009106038A (ja) | スイッチング電源装置 | |
TW201206043A (en) | Voltage converters | |
WO2014034529A1 (ja) | スイッチング電源装置 | |
JP2008278679A (ja) | 力率改善回路 | |
TWM569967U (zh) | 諧振模式電源控制電路、用於控制諧振轉換器電路之輕負載操作之電路及諧振轉換器電路 | |
JP2009201247A (ja) | 昇圧形dc−dcコンバータ | |
JP7101590B2 (ja) | スイッチングレギュレータ | |
JP2011072156A (ja) | Dc−dcコンバータ | |
JP2015077007A (ja) | スイッチング電源装置 | |
JP2007244086A (ja) | スイッチング電源装置のソフトスタート回路 | |
JP6714528B2 (ja) | スイッチング電源装置 | |
TWI467900B (zh) | 降壓調整器 | |
JP2006014559A (ja) | Dc−dcコンバータ | |
JP2012227075A (ja) | 定電流電源装置 | |
JP2006149104A (ja) | スイッチング電源装置 | |
JP5515390B2 (ja) | スイッチング電源装置 | |
JP2002119053A (ja) | スイッチングレギュレータ | |
JP2012099353A (ja) | 放電灯の点灯装置および点灯制御方法 | |
JP5691565B2 (ja) | ドライブ回路及びスイッチング電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190702 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200427 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200603 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200605 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6714528 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |