JP6705741B2 - 半導体装置 - Google Patents

Description

本発明は、半導体装置に関する。

電子制御装置等の半導体装置は、小型化・高密度実装化が進んでいる。さらに、高温環境下における使用も必要とされ、そのような過酷な条件においても長寿命化が要求されている。半導体装置の製品寿命を決定する１つのファクタとしては、はんだ接続部の寿命がある。

電子部品と基板との接続部におけるはんだの寿命は、はんだに生じるひずみの大きさによって変化する。はんだ内部のひずみは、電子部品を基板にはんだ付けをした直後から発生している。特に、樹脂封止された電子部品では、製造工程の１つであるリフローにおいてはんだ内部にひずみが発生しやすい。

樹脂封止された電子部品は、リフロー工程の温度変化の環境において反り変形を起こす。温度降下の過程で、はんだは硬化を始めるが、ほとんどの場合、電子部品が反り変形を起こした状態で、はんだは硬化を終える。その後、電子部品は、元の状態に戻ろうとして、更に変形する。その結果、はんだ接続部におけるはんだの高さは、部品の中央部側が低くなり、外側が高くなる形で高低差が生じる。そして、はんだ内部には、ひずみが発生する。この初期的なひずみによって、はんだ内部には変形が生じやすくなる。

さらに、電子部品と基板とのはんだ接続部には、温度変化の環境下において、電子部品と基板との線膨張係数差に起因した応力が発生する。温度変化によって発生する応力が繰り返しかかることで、はんだにはせん断ひずみが生じ、やがて破壊に至る。この繰り返し応力によってはんだに生じる破壊を「熱疲労破壊」と呼び、熱疲労破壊によって破断に至るまでの寿命を「熱疲労破壊寿命」と呼ぶ。

はんだ内部に発生するひずみ及び熱疲労破壊を抑制するための策として、はんだの接続高さのコントロールがある。はんだの接続高さが低いほど、はんだ接続部に発生するせん断ひずみは拡大し、熱疲労破壊寿命は短くなる。一方、はんだ接続高さが高いと、はんだ接続部に発生するせん断ひずみは縮小し、熱疲労破壊寿命は長くなる。

特許文献１には、プリント配線板の実装面に設けたランドを凹部形状にし、このランドに供給されたハンダペーストに端子側を接触させて電子実装部品を設置し、リフローにより電子実装部品をプリント配線板にハンダ付けをして、電子部品実装構造を作製することにより、はんだの膨張収縮時の応力を緩和し、クラックの発生を抑え、ハンダ付け接合部の信頼性を向上させる技術が記載されている。特許文献１には、外側のバンプの径及び高さを大きくすることにより、膨脹収縮時の応力を緩和する電子部品実装構造も記載されている。

特許文献２には、半導体チップを封止するための封止樹脂と封止樹脂の外縁部に複数のリードを備え、リードの先端部が半抜き工法により上方又は下方へ折り曲げられている、半導体装置を用いることにより、安価で、かつリード先端のはんだ付着性を向上させる技術が記載されている。

特開２００１−８５８３２号公報 特開２００５−２０９９９９号公報

特許文献１に記載の電子部品実装構造は、電子部品の外側部分の変位には対応するものである。しかしながら、このような構造の場合、リフロー工程における加熱の後冷却する際に、電子部品（半導体パッケージ）が元の形状に戻ろうとして電子部品の中央部が基板から離れる方向に変位する場合に、電子部品の中央部寄りに設けられたはんだが追従することは困難である。

特許文献２に記載の半導体装置は、リード先端におけるめっき被膜形成面積を大きくすることにより、リード先端のはんだ付着性を向上させるものである。よって、特許文献２に記載の半導体装置は、リフロー工程における加熱の後に冷却する際に、電子部品の中央部が基板から離れる方向に変位する場合に、電子部品の中央部寄りに設けられたはんだが追従する問題を解決するものではない。

本発明の目的は、リフロー工程における加熱の後に冷却する場合に、電子部品（半導体パッケージ）の中央部が基板から離れる方向に変位する際に、電子部品の中央部寄りに設けられたはんだに発生する歪みを緩和し、はんだの接続信頼性を向上させることにある。

本発明の半導体装置は、半導体素子、半導体素子を覆う封止樹脂、及び半導体素子と電気的に接続された端子を含む半導体パッケージと、配線導体を設けた回路基板と、を備え、端子と配線導体との間は、はんだにより電気的に接続された構成を有し、配線導体は、高部及び低部を有し、配線導体の低部の全部又は一部は、半導体パッケージと回路基板との間に挟まれた領域に配置されている。

本発明によれば、リフロー工程における加熱の後に冷却する場合に、半導体パッケージの中央部が基板から離れる方向に変位する際に、電子部品の中央部寄りに設けられたはんだに発生する歪みを緩和し、はんだの接続信頼性を向上させることができる。これにより、半導体パッケージをはんだにより回路基板に設置した半導体装置の寿命を延ばすことができる。

本発明の第一の実施形態に係る半導体装置を示す模式断面図である。 従来の半導体装置を示す模式断面図である。 従来の半導体装置を示す模式断面図である。 はんだの疲労寿命とはんだ接続高さとの関係を示すグラフである。 図１の半導体装置の製造工程の一部（リフロー工程）を示すフロー図である。 回路基板の配線導体に設けた段差の形状を示す拡大断面図である。 回路基板の配線導体に設けた段差と半導体パッケージとの位置関係を示す模式断面図である。 本発明の第二の実施形態に係る半導体装置を示す模式断面図である。 リードレス半導体パッケージの例を示す模式断面図である。 リードレス半導体パッケージを設置する基板の例を示す概略上面図である。 本発明の第三の実施形態に係る半導体装置を示す模式断面図である。 リードレス半導体パッケージの例を示す模式断面図である。 リードレス半導体パッケージを設置する基板の例を示す概略上面図である。

本発明は、はんだを用いて電子部品（半導体パッケージ）を回路基板に実装した半導体装置に関する。

本発明の半導体装置は、半導体パッケージの端子と、回路基板に設けた配線導体と、の間に設けたはんだの厚さが、小さくなり過ぎないように、配線導体に高部及び低部を設けたものである。配線導体の低部の全部又は一部は、半導体パッケージと回路基板との間に挟まれた領域に配置されている。配線導体の高部及び低部は、段差又は斜面により形成されていることが望ましい。

以下、本発明の実施形態について図面を用いて説明する。

図１は、本発明の第一の実施形態に係る半導体装置を示す模式断面図である。

本図において、半導体パッケージ１は、リードレス構造であり、半導体素子（図示していない）が封止樹脂２の内部に設置され、この半導体素子とリード３（端子）とが電気的に接続された構成を有している。また、回路基板７（回路基板の基材）は、プリント基板であり、配線導体６がソルダーレジスト５で部分的に覆われた構成を有している。配線導体６のはんだ４が接続される領域には、段差が形成されている。この段差が本発明の特徴の一つである。

配線導体６は、銅合金等で形成されている。

なお、以下では、回路基板７は、「回路基板の基材」を意味する。

配線導体６は、高部６ａと低部６ｂとで構成されている。低部６ｂは、半導体パッケージ１で覆われている。高部６ａは、半導体パッケージ１で部分的に覆われている。

ここで、配線導体６の段差とは、配線導体６が回路基板７に付設された状態において、配線導体６の外形としての高さが異なる領域が隣接している形状をいう。言い換えると、配線導体６の高部６ａと低部６ｂとが隣接している構造である。

本図においては、左右にある配線導体６の低部６ｂは、回路基板７の上面に対してほぼ同じ高さとなっている。言い換えると、２つの低部６ｂは、高さが略等しい。ただし、本発明は、この構成に限定されるものではない。

本図においては、回路基板７の表面は平坦であり、配線導体６の低部６ｂは平坦であり、肉薄である（高部６ａより薄い。）が、本発明はこれに限定されるものではなく、回路基板７の表面に凹凸があってもよい。例えば、回路基板７の表面の凹部（低部）に配線導体６の低部６ｂが押し込まれた状態であってもよい。言い換えると、回路基板７の表面の凹部に配線導体６の低部６ｂが付設され、かつ、回路基板７の凹部以外の平坦部にも配線導体６が付設された状態であってもよい。この場合、回路基板７の平坦部（高部）に付設された配線導体６は、高部６ａを形成する。そして、この場合、配線導体６の高部６ａ及び低部６ｂの厚さは、等しくてもよい。

ここでは「段差」を有する構成について説明したが、これを含む概念として、次の構成がある。

配線導体６は、高部６ａを基準として、半導体パッケージ１に覆われた領域に低部６ｂ（凹部）を有する。低部６ｂ（凹部）に向かう構成は、段差であってもよいが、斜面であってもよい。これにより、この凹部に付設されたはんだ４の厚さが確保される。

本図は、リード３と配線導体６とがはんだ４により接続された状態を示している。

半導体パッケージ１の例としては、リードレス構造のＨＳＯＮ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｎｏｎ ｌｅａｄ Ｐａｃｋａｇｅ ｗｉｔｈ Ｈｅａｔ ｓｉｎｋ）が挙げられる。

ＨＳＯＮ等のリードレス構造の半導体パッケージは、近年の半導体装置の小型化の要求に応えるため、需要が拡大している電子部品である。しかし、リードレス構造の半導体パッケージを用いた半導体装置のはんだ接続寿命は、これまで主流となっていたガルウィング構造のパッケージと比較すると短い。この原因の１つは、リードレス構造の半導体パッケージの場合、温度変化による半導体パッケージの変形が直接はんだに伝わるため、はんだに生じる応力及び歪みが拡大することである。

図２は、従来のガルウィング構造の半導体パッケージを用いた半導体装置を示す模式断面図である。

本図に示すように、半導体パッケージ８は、比較的長いリード３を有する。リード３は、半導体パッケージ８の外部でＬ字に曲げられた形状を有している。これがいわゆるガルウィング構造である。回路基板９は、段差を有しない配線導体６を有する。リード３の端部は、配線導体６にはんだ４により接合されている。配線導体６は、ソルダーレジスト５で部分的に覆われている。

半導体パッケージ８は、Ｌ字形状のリード３を有するため、例えば、環境温度の変化によって半導体パッケージ８に変形が生じた場合に、はんだ４に生じる応力及び歪みが緩和されるようになっている。

図３は、従来の半導体装置を示す模式断面図である。

本図においては、回路基板９には、段差を有しない配線導体６が設けられている。半導体パッケージ１は、リードレス構造であり、配線導体６にはんだ４により接合されている。この場合、半導体パッケージ１と配線導体６とに挟まれた領域にあるはんだ４の厚さが小さくなる。このため、はんだ４の内部に発生する応力及びひずみは、はんだ付けをした直後から大きくなりやすい。

図４は、はんだの接続高さとはんだの疲労寿命との関係を示すグラフである。本図には、はんだ内の歪みとはんだの疲労寿命との関係を表す数式も記載している。ここで、はんだの接続高さ（はんだ接続高さ）とは、図１又は図３における半導体パッケージ１と配線導体６とに挟まれた領域にあるはんだ４の厚さをいう。この厚さには、分布が生じるのが通例であるが、代表値として厚さの最大値を採用してもよいし、厚さの平均値を採用してもよい。言い換えると、はんだの接続高さは、接合された状態におけるはんだの高さである。更に言い換えると、はんだ接合部におけるはんだの高さである。

本図に示すように、はんだの接続高さＨは、温度変化に伴うはんだの疲労寿命Ｎｆに影響し、接続高さＨが高いほど、はんだ内部の歪みは小さくなり、疲労寿命Ｎｆは長くなる。また、接続高さＨが低いと、はんだ内部の歪みは大きくなり、疲労寿命Ｎｆは短くなる。

図１と図３とを比較すると、図１のように配線導体６に低部６ｂがある場合、低部６ｂに接するはんだ４の厚さ（はんだの接続高さＨ）が大きいため、図３の場合に比べて、はんだ内部の歪みは小さくなり、疲労寿命Ｎｆは長くなる。

図１においては、回路基板７のはんだ接続部の配線導体６に段差を設けることにより、はんだ接続高さの高低差を小さくし、はんだ内部の歪みを低減している。具体的には、配線導体６の段差により、リフロー工程において半導体パッケージの中央部側のはんだ接続高さが低くなることを防ぎ、歪みが集中することを防いでいる。この結果、はんだの熱疲労寿命を長寿命化し、半導体装置のはんだ接続信頼性を向上させることができる。

なお、配線導体６の高部６ａと低部６ｂと段差は、半導体装置の寸法、はんだ４の厚さ、はんだ４の使用量等の観点から、１００μｍ以下とすることが望ましい。

つぎに、リフロー工程において生じている現象について説明する。

図５は、図１の半導体装置の製造工程の一部（リフロー工程）を示すフロー図である。

図５に示すリフロー工程の前段階として、回路基板７にはんだ４が塗布され、はんだ４の上面に半導体パッケージ１のリード３が付設される。

回路基板７に設置された半導体パッケージ１は、リフロー炉に投入される。リフロー炉内の温度は、約２５℃の室温から徐々に昇温し、最大約２４０℃まで到達するように制御される。この間に、半導体パッケージ１には、反り変形が生じる。そして、はんだ４は、溶融する。このため、はんだ４は、半導体パッケージ１の反り変形に従って、表面張力により引っ張られて伸びる。

半導体パッケージ１の外側が反り上がる理由は、半導体パッケージ１の構成要素である金属製のリード３が封止樹脂２等に比べて熱膨張しやすいためである。

その後、リフロー炉の加熱を停止し、温度を室温へ向かって低下させる。

途中、約１５０℃近傍では、まだ半導体パッケージ１は、反り変形を生じたままであるが、はんだ４は既に硬化を終えている。はんだ４は硬化した状態であるが、半導体パッケージ１は、温度の低下に伴い、元の状態に戻ろうとして更に変形する。最終的に、室温２５℃程度になると、リード３が収縮し、封止樹脂２も元の状態に近づく方向に変形しようとするが、はんだ４が硬化したままである。

その結果、はんだ接続部のはんだ４の高さは、封止樹脂２で覆われた領域で低くなり、封止樹脂２で覆われていない領域で高くなったままであり、はんだ４の内部には、歪みが生じる。この初期的な歪みによって、はんだ４の内部には変形や亀裂を生じやすくなる。はんだ４の接続高さをコントロールすることは、はんだ４の接続信頼性を確保する上で非常に重要である。

言い換えると、封止樹脂２で覆われた領域にあるはんだ４は、リード３が収縮して真っ直ぐに戻ろうとする現象に伴い、リード３に引っ張られる。これにより、この領域のはんだ４の内部に応力が発生し、歪みが生じる。この領域のはんだ４の厚さが確保されれば、無次元数である歪みを算出する際の分母に該当するはんだ４の厚さが大きくなり、結果として、はんだ４の歪みが小さくなる。

本図においては、配線導体６に段差が設けられているため、半導体パッケージ１と配線導体６との間に挟まれた領域においても、はんだ４の厚さが確保されている。このため、段差がない場合に比べて、はんだ４の内部の歪みが小さくなる。

図６は、回路基板の配線導体に設けた段差の断面形状を拡大して示したものである。

本図に示すように、配線導体６の稜線部には、丸みを設けることが望ましい。配線導体６の低部から後部に立ち上がる部分（低部の境界部分であって凹部である。）にも、丸みを設けることが望ましい。これにより、稜線部及び凹部がはんだペーストの内部の空気溜まりとなることを防ぎ、はんだ内部の空気が排出され易くすることができる。ここで、「丸み」とは、０でない曲率半径を有することをいう。

つぎに、回路基板の配線導体の段差の位置について説明する。

図７は、回路基板の配線導体に設けた段差と半導体パッケージとの位置関係を示す模式断面図である。

本図においては、封止樹脂２の端部１１ａ、１１ｂの間の領域（２本の一点鎖線に挟まれた領域）に配線導体６の段差の境界部分１２ａ、１２ｂが収まっている。これにより、はんだ４の接続高さの分布（高低差）が小さくなり、歪みの局所的な集中が抑制される。このため、半導体パッケージ１の変形にはんだ４が追従し易くなる。そして、これにより、はんだ接続信頼性が向上する。

なお、配線導体６の段差の境界部分１２ａ、１２ｂは、封止樹脂２の端部１１ａ、１１ｂの間の領域の外側であって、リード３に覆われた領域に配置されていてもよい。

まとめると、配線導体６の段差の境界部分１２ａ、１２ｂは、半導体パッケージ１に覆われた領域、言い換えると、半導体パッケージ１と回路基板７との間に挟まれた領域に配置されていてもよい。

上記の半導体装置の回路基板７は、通常の製造工程にエッチングの工程を追加するだけで製造可能である。通常の基板と比較すると、１工程増える分、コストアップとなる可能性はある。しかし、半導体パッケージは、汎用の低価格な電子部品を採用することが可能である。よって、高信頼を謳った高価な半導体パッケージを採用することと比較すると、大きなコストアップを招くことなく、信頼性の高い半導体装置を製造できる。

つぎに、本発明の他の実施形態について説明する。

図８Ａは、本発明の第二の実施形態に係る半導体装置を示す模式断面図である。

本図に示す半導体パッケージ１３は、電極パッド５３（リード）の端面と封止樹脂２の端面とが同じ面に位置する構造である。配線導体６の段差は、電極パッド５３（リード）がはんだ４により接続されている領域に設けられている。半導体パッケージ１３もリードレス構造である。この構造は、ＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ ｌｅａｄ）等と呼ばれる電子部品に採用されている。

なお、本図における左側に設けられた配線導体６の段差の境界部分は、回路基板７の上面に対して垂直な面となっている。これに対して、本図における右側に設けられた配線導体６の段差の境界部分は、回路基板７の上面に対して９０度以下の斜面となっている。このような斜面にすることにより、段差の稜線部付近のはんだ４の厚さを大きくすることができる。言い換えると、はんだ４の厚さの分布を一様なものに近づける構成である。これにより、はんだ４に生じる歪みを緩和することができる。

さらに、配線導体６の段差の代わりに、配線導体６の内側の端部からソルダーレジスト５に接する部分までを緩やかな斜面としてもよい。このようにしても、はんだ４の厚さの分布を一様なものに近づけることができ、はんだ４に生じる歪みを緩和することができる。

さらにまた、このような緩やかな斜面は、上述のように、配線導体６の内側の端部からソルダーレジスト５に接する部分までの全体に設けてもよいが、配線導体６の内側の端部からソルダーレジスト５に接する部分までの間の一部に設けてもよい。これは、上記の９０度以下の斜面となる形状も含むものである。

また、斜面は、その全部が、半導体パッケージ１３と回路基板７との間に挟まれた領域に配置されていてもよいし、その一部が当該領域に配置されていてもよい。

なお、配線導体６が高部から低部に向かう斜面を有する場合、高部と低部との高さの差は、１００μｍ以下とすることが望ましい。

はんだ４の厚さに関しては、最も薄い部分が最も厚い部分の５０％以上であることが望ましい。すなわち、例えば、段差の稜線部付近であっても、はんだ４の最も厚い部分の半分以上の厚さを有することが望ましい。配線導体６が高部から低部に向かう斜面を有する場合も同様である。更に望ましくは、最も薄い部分が最も厚い部分の７０％以上であることである。

図８Ｂは、図８Ａの半導体パッケージ１３の例を示す模式断面図である。

図８Ｂにおいては、半導体パッケージ１３は、半導体素子３２が封止樹脂２で封止された封止部と、半導体素子３２を支持するダイステージ３５と、半導体素子３２とダイステージ３５とを接続するダイボンド材２２と、ダイステージ３５の周囲に配置され封止部の側面に複数配置された電極パッド５３（端子）と、半導体素子３２と電極パッド５３とをつなぐボンディングワイヤ３３と、を備えている。

図８Ｃは、図８Ｂの半導体パッケージ１３を設置する基板の例を示す概略上面図である。

図８Ｃにおいては、回路基板７の上面に複数の配線導体６が設けられている。配線導体６の高部６ａが回路基板７の外周部に達している。配線導体６の低部６ｂは、回路基板７の中央部寄りに配置されている。

本実施形態の場合も、第一の実施形態と同様の効果を得ることができる。

図９Ａは、本発明の第三の実施形態に係る半導体装置を示す模式断面図である。

本図に示す半導体パッケージ１４は、ＨＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ ｌｅａｄ ｗｉｔｈ Ｈｅａｔ ｓｉｎｋ）等と呼ばれる電子部品に採用されている。ＨＱＦＮは、ＱＦＮにヒートスプレッダ１５（放熱板）を設けた電子部品である。配線導体６の段差は、電極パッド５３（リード）がはんだ４により接続されている領域に設けられている。

本図の場合、ヒートスプレッダ１５は、はんだ４を介して配線導体５６（熱伝導部材）に固定されている。これにより、半導体パッケージ１４からの放熱を促進している。

このような構成の半導体装置にも、本発明は適用可能である。

本実施形態の場合も、第一の実施形態と同様の効果を得ることができる。

なお、本図においては、配線導体５６の高さは、配線導体６の高部の高さと等しくしているが、配線導体６の低部の高さと等しくしてもよい（略等しくしてもよい）。

図９Ｂは、図９Ａの半導体パッケージ１４の例を示す模式断面図である。

図９Ｂにおいては、半導体パッケージ１４は、半導体素子３２が封止樹脂２で封止された封止部と、半導体素子３２を支持するヒートスプレッダ１５と、半導体素子３２とヒートスプレッダ１５とを接続するダイボンド材２２と、ヒートスプレッダ１５の周囲に配置され封止部の側面に複数配置された電極パッド５３（端子）と、半導体素子３２と電極パッド５３とをつなぐボンディングワイヤ３３と、を備えている。ヒートスプレッダ１５の一部は、封止樹脂２の外部（下面）に露出している。

図９Ｃは、図９Ｂの半導体パッケージ１４を設置する基板の他の例を示す概略上面図である。

図９Ｃにおいては、回路基板７の中央部に配線導体５６が配置されている。配線導体５６は、図９Ａのヒートスプレッダ１５に、はんだを介して接続される。

このように、リードレス構造の半導体パッケージの構造には、様々な種類があり、その種類は更に増加を続けていくと予測される。しかし、本発明の段差構造は、はんだの高低差を小さくする点で、基本的なものであり、これから開発されるリードレス構造の半導体パッケージを備えた半導体装置のはんだ接続信頼性の向上に寄与すると考える。

本発明の半導体装置に適用可能な回路基板は、プリント基板以外にも、金属ベース基板やフレキ基板、セラミック基板等がある。いずれも、通常の基板製造工程にエッチングの工程を追加することで、配線導体に段差を形成することが可能である。

また、本発明は、車載用、民生品用等、あらゆる製品の半導体装置に適用可能であり、汎用の安価なリードレス半導体パッケージのはんだ接続信頼性を、大きなコストアップを招くことなく向上することが可能である。

以上の説明においては、リードレス構造の半導体パッケージを備えた半導体装置について説明してきたが、本発明は、リードレス構造のものに限定されるものではなく、配線導体に段差を設けない場合、はんだ接続高さの分布（高低差）が大きくなるような構成を有する半導体装置に適用可能である。すなわち、配線導体に段差を設けることにより、歪みの局所的な集中を抑制することができ、半導体パッケージの変形にはんだを追従させることができる。

１、１３、１４：リードレス構造の半導体パッケージ、２：封止樹脂、３：リード、４：はんだ、５：ソルダーレジスト、６、５６：配線導体、６ａ：配線導体の高部、６ｂ：配線導体の低部、７：回路基板、８：ガルウィング構造の半導体パッケージ、９：従来構造の回路基板、１０：配線導体に設けた段差の断面図、１１ａ、１１ｂ：封止樹脂の端部、１２ａ、１２ｂ：配線導体の段差の境界部分、１５：ヒートスプレッダ、３２：半導体素子、３３：ボンディングワイヤ、３５：ダイステージ、５３：電極パッド。

Claims (12)

1. 半導体素子、前記半導体素子を覆う封止樹脂、及び前記半導体素子と電気的に接続された複数の端子を含む半導体パッケージと、
   複数の配線導体を設けた回路基板と、を備え、
   前記複数の端子はすべて、前記半導体パッケージの端部に配置され、
   前記端子と前記配線導体との間は、はんだにより電気的に接続された構成を有し、
   前記配線導体は、高部及び低部を有し、
   前記複数の配線導体はそれぞれ、前記複数の端子のうちの１つと前記はんだにより電気的に接続され、
   前記複数の端子のうちの２つの端子のそれぞれの外側の稜線である端部の間に挟まれた面領域と交わる断面であって前記回路基板の前記半導体パッケージに対向する面に直交する断面においては、前記低部の全部が、前記半導体パッケージと前記回路基板との間に挟まれた領域に配置され、対向する２つの前記低部の間には、前記高部が設けられていない、半導体装置。
2. 前記配線導体は、段差を有する、請求項１記載の半導体装置。
3. 前記配線導体の前記段差の境界部分は、前記半導体パッケージと前記回路基板との間に挟まれた領域に配置されている、請求項２記載の半導体装置。
4. 前記配線導体は、斜面を有し、
   前記斜面の全部又は一部は、前記半導体パッケージと前記回路基板との間に挟まれた領域に配置されている、請求項１〜３のいずれか一項に記載の半導体装置。
5. 前記配線導体の前記低部は、厚さが前記配線導体の前記高部より小さい、請求項１〜４のいずれか一項に記載の半導体装置。
6. 前記複数の配線導体の前記半導体パッケージに覆われた領域に設けられた複数の前記低部は、高さが略等しい、請求項１〜５のいずれか一項に記載の半導体装置。
7. 前記配線導体の前記高部と前記低部との高さの差は、１００μｍ以下である、請求項１〜６のいずれか一項に記載の半導体装置。
8. 前記配線導体の稜線部は、丸みを有する、請求項２記載の半導体装置。
9. 前記配線導体の前記段差の境界部分は、前記封止樹脂の端部の間の領域に配置されている、請求項２記載の半導体装置。
10. 前記はんだの厚さは、最も薄い部分が最も厚い部分の５０％以上である、請求項１〜９のいずれか一項に記載の半導体装置。
11. 前記半導体パッケージは、放熱板を有し、
    前記回路基板は、熱伝導部材を有し、
    前記放熱板と前記熱伝導部材との間には、はんだが設けられている、請求項１〜１０のいずれか一項に記載の半導体装置。
12. 前記熱伝導部材の高さは、前記配線導体の前記低部の高さと略等しい、請求項１１記載の半導体装置。

Images