JP6703542B2 - パラメトリックピン測定ユニットの高電圧拡張 - Google Patents
パラメトリックピン測定ユニットの高電圧拡張 Download PDFInfo
- Publication number
- JP6703542B2 JP6703542B2 JP2017535618A JP2017535618A JP6703542B2 JP 6703542 B2 JP6703542 B2 JP 6703542B2 JP 2017535618 A JP2017535618 A JP 2017535618A JP 2017535618 A JP2017535618 A JP 2017535618A JP 6703542 B2 JP6703542 B2 JP 6703542B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- amplifier
- voltage
- current
- channel mosfets
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005259 measurement Methods 0.000 title claims description 27
- 238000012360 testing method Methods 0.000 claims description 7
- 230000007423 decrease Effects 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 6
- 230000003139 buffering effect Effects 0.000 claims 1
- 230000000694 effects Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011017 operating method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3004—Current or voltage test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/0092—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Measurement Of Current Or Voltage (AREA)
Description
まず、Amplifier_A1を使用して電圧をDOUTに強制印加する。DOUTに印加した電圧はフィードバックノードEXT_SENSEによって求める。EXT_SENSEについては、Amplifier_A2によってバファリングした出力ノードDOUT_HVによって求め、次にR1およびR2からなる抵抗器デバイダーによって分割する。EXT_SENSEの値については、次式によって求める。
電圧/電流コンバーター(V/Iコンバーター:V to I converter:電圧―電流変換器)は、集積PPMUの電圧出力DOUTを取得し、これを一対の電流I1およびI2に転換する。電流については、以下のようにDOUTによって定義する
DOUT<=0V、I1=IQ(なお、IQは最小零入力電流(minimal quiescent current:最小消費電流)である)
I2=DOUT/R+IQ
DOUT>=0、I2=IQ
I1=DOUT/R+IQ(なお、Rについては、最大目的出力電流を与えるように設定する)
Q2P、Q3P、Q4Pがカレントミラー(current mirror)を構成し、この場合Q2Pに流れる電流はQ3PおよびQ4Pで反射する。同様に、Q2N、Q3N、Q4Nがカレントミラーを構成し、この場合Q2Nに流れる電流はQ3NおよびQ4Nで反射する。回路は対称的で、DOUT電圧上昇/降下に対して同様に振る舞う。Q2Pはゲート‐ドレーン(gate‐drain)接続で、上記電圧/電流コンバーターV/IコンバーターのI1にも接続する。電流I1が増大すると、Q4Pの電流が増大し、出力DOUT_HVを駆動し、高出力にする。同様に、Q2Nはゲートドレーン接続し、電圧/電流コンバーターV/IコンバーターのI2に接続する。DOUT電圧が降下すると、Q2NおよびQ4Nに流れる電流が増大し、DOUT_HVノードを引き下げる。DOUTは、VForce=Ext_SenseになるまでAmplifier_A1によって駆動されることになる。式1を代入することによって、
VForce=DOUT_HV*R1/(R1+R2)、あるいは
従来技術では、測定電流機能については、計測増幅器を備えた公知の抵抗器Rsense両端の電圧を測定することによって行っている。出力MI_OUTについては、Irsense*Rsenseによって取得し、次にIOUTをIOUT=IRSENSE=MI_OUT/RSENSEとして算出する。この場合には、必ずしもDOUTピンである必要はないDOUT_HV出力に流れる電流を測定する。DOUT_HVピンに流れる電流を測定するためには、同様な電流がQ3PおよびQ3Nに流れるため、Q3NおよびQ3Pの電流の合計がQ4PおよびQ4Nに流れる電流の合計を正確に表すことになることに留意すべきである。IOUTはIQ4P−IQ4Nによって求める。DOUTはQ3PおよびQ3Nのドレーンに結合し、低インピーダンスであるため、DOUTに流れる電流がDOUT_HVに流れる電流を表すことになる。この電流がRSENSEに流れるため、MI計測増幅器MI_Instrument_AMPによって測定できる。即ち、IOUT_HV=IRSENSE=MI_OUT/RSENSE。
強制印加電流は、集積PPMUの場合と同じように拡張PPMUに設定する。Amplifier_A1に対するEXT_SENSEフィードバックが開く。Amplifier_A1の負入力にMI_OUT信号をフィードバックする。これについては、図2に示す。IFORCEについては、目的の出力電流を表す電圧に設定する。DOUTは電圧が増減し、I1における電流が増減するとともに、I2における電流が増減する。このため、RSENSEの電流がMI_OUT=IFORCEになるまで、Q3Pをソースとする電流が増減し、Q3Nの電流が増減する。Q3P/Q4P=1およびQ3N/Q4N=1のスケーリングを考慮すると、DOUT_HV出力に等価電流が流れることになる。IOUT=MI_OUT/RSENSEであり、また上記のようにMI_OUT=IFORCEであるため、MI_OUTの代わりにIFORCEを代入すると、IOUT=IFORCE/RSENSEになる。EXT_SENSE=DOUT_HV*1*R1/(R1+R2)であるため、EXT_SENSEにおける電圧を測定することによって電圧を測定できる。
また、HVPPMUの場合、HiZまたはHiインピーダンス状態になることが望ましい。これは、V/Iコンバーターをオフし、ダイオードQ3P、Q3NがQ4PおよびQ4NのゲートをそれぞれVPOSおよびVNEGレールに引っ張ることによって実施できる。これによって出力素子Q4PおよびQ4Nがオフ状態になり、DOUT_HVがHiインピーダンスノードに残ったままになる。
200:強制印加電流モード
Claims (11)
- 自動試験装置で信号を測定するために、集積パラメトリックピン測定ユニット回路(integrated PPMU)と電圧/電流コンバーターとMOSFET回路とバッファリングされた増幅器と抵抗デバイダーとを含んで拡張したパラメトリックピン測定ユニットにおいて、
印加された信号を送信する構成で第1増幅器および第2増幅器を有し、且つ前記第1増幅器の入力端子間に接続した共通抵抗器を介して前記第2増幅器の出力端子を前記第1増幅器の入力端子に接続した前記パラメトリックピン測定ユニット、
前記パラメトリックピン測定ユニットの出力に接続され、第1出力および第2出力を有する前記電圧/電流コンバーター、
複数のnチャネルMOSFETおよび複数のpチャネルMOSFETで構成する前記MOSFET回路であり、前記複数のnチャネルMOSFETのうちの一つの前記nチャネルMOSFETに前記電圧/電流コンバーターの第1出力が接続され、前記複数のpチャネルMOSFETのうちの一つの前記pチャネルMOSFETに前記電圧/電流コンバーターの第2出力が接続され、
前記複数のnチャネルMOSFETのうちの一つのnチャネルMOSFETと前記複数のpチャネルMOSFETのうちの一つのpチャネルMOSFETとの間の出力ノードに接続された前記バッファリングされた増幅器、および
前記バッファリングされた増幅器の出力に接続された第1抵抗器および第2抵抗器を有する抵抗デバイダーを有し、
前記パラメトリックピン測定ユニットの前記第2増幅器の入力端子および前記第1増幅器の出力端子での接続の仕方によって、強制印加電圧モードおよび強制印加電流モードでの測定を選択することを特徴とする拡張したパラメトリックピン測定ユニット。
- 前記複数のnチャネルMOSFETおよび前記複数のpチャネルMOSFETが、カレントミラーとして作用する請求項1に記載の拡張したパラメトリックピン測定ユニット。
- 前記複数のnチャネルMOSFETのうちの少なくとも一つ、および前記複数のpチャネルMOSFETのうちの少なくとも一つがゲート‐ドレーン接続されている請求項1に記載の拡張したパラメトリックピン測定ユニット。
- 高電流範囲を測定する集積回路(IC)において、
第1増幅器および第2増幅器を有し、且つ前記第1増幅器の入力端子間に接続した共通抵抗器を介して前記第2増幅器の出力端子を前記第1増幅器の入力端子に接続したパラメトリックピン測定ユニット、
前記パラメトリックピン測定ユニットの出力に接続され、第1出力および第2出力を有する電圧/電流コンバーター、
前記電圧/電流コンバーターの第1出力に接続された複数のnチャネルMOSFET、
前記電圧/電流コンバーターの第2出力に接続された複数のpチャネルMOSFET、
前記複数のnチャネルMOSFETのうちの一つのnチャネルMOSFETと前記複数のpチャネルMOSFETのうちの一つのpチャネルMOSFETとの間の出力ノードに接続されたバッファリングされた増幅器、および
前記バッファリングされた増幅器の出力に接続された第1抵抗器および第2抵抗器を有した抵抗デバイダーであって、前記第2増幅器の負端子にフィードバック信号を与える前記抵抗デバイダーを有し、
前記第2増幅器の正端子に強制印加電圧(VForce)が印加されたときに、前記一つのnチャネルMOSFETと前記一つのpチャネルMOSFETとの間の前記出力ノードから電流を測定できることを特徴とする集積回路(IC)。
- 前記抵抗デバイダーからのフィードバック電圧が、前記バッファリングされた増幅器によってバッファリングされてから、抵抗器のデバイダーによって分割された出力ポートの電圧によって決定される請求項4に記載の集積回路(IC)。
- 前記電圧/電流コンバーターが、前記パラメトリックピン測定ユニットの出力からの電圧を、前記第2出力を介して前記複数のpチャネルMOSFETで構成するカレントミラー回路に流れる第1電流および前記第1出力を介して前記複数のnチャネルMOSFETで構成するカレントミラー回路に流れる第2電流に転換する請求項4に記載の集積回路(IC)。
- 高電圧測定範囲を対象とする集積回路(IC)において、
第1増幅器および第2増幅器を有し、且つ前記第1増幅器の出力端子を前記第2増幅器の負端子に接続して、さらに前記第1増幅器の入力端子間に接続した共通抵抗器を介して前記第2増幅器の出力端子を前記第1増幅器の入力端子に接続したパラメトリックピン測定ユニット、
前記パラメトリックピン測定ユニットの出力に接続され、第1出力および第2出力を有
する電圧/電流コンバーター、
前記電圧/電流コンバーターの第1出力に接続された複数のnチャネルMOSFET、
前記電圧/電流コンバーターの第2出力に接続された複数のpチャネルMOSFET、
前記複数のnチャネルMOSFETのうちの一つのnチャネルMOSFETと前記複数のpチャネルMOSFETのうちの一つのpチャネルMOSFETとの間の出力ノードに接続されたバッファリングされた増幅器、および
前記バッファリングされた増幅器の出力に接続された第1抵抗器および第2抵抗器を有する抵抗デバイダーを有し、
目的の出力電流(IFORCE)を表す電圧を前記第2増幅器の正端子に加え、前記パラメトリックピン測定ユニットの出力に強制印加電流を発生し、そして前記一つのnチャネルMOSFETおよび前記一つのpチャネルMOSFETの間の前記出力ノードから出力電圧を測定できるようにしたことを特徴とする集積回路(IC)。
- 前記目的の出力電流(IFORCE)を表す電圧が、前記第1増幅器の前記出力端子でのMI_OUTに等しい請求項7に記載の集積回路(IC)。
- 前記電圧/電流コンバーターが、前記パラメトリックピン測定ユニットの出力からの電圧を、前記第1出力を介して前記複数のnチャネルMOSFETに流れる第1電流および前記第2出力を介して前記複数のpチャネルMOSFETに流れる第2電流に転換する請求項7に記載の集積回路(IC)。
- 前記パラメトリックピン測定ユニットの出力からの電圧が高くなるに従って、前記第1電流が増加し、前記複数のnチャネルMOSFETに流れる電流が増加する請求項9に記載の集積回路(IC)。
- 前記パラメトリックピン測定ユニットの出力からの電圧が低くなるに従って、前記第2電流が増加し、前記複数のpチャネルMOSFETに流れる電流が増加する請求項9に記載の集積回路(IC)。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201462052958P | 2014-09-19 | 2014-09-19 | |
US62/052,958 | 2014-09-19 | ||
PCT/US2015/051272 WO2016044849A1 (en) | 2014-09-19 | 2015-09-21 | Parametric pin measurement unit high voltage extension |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2017529546A JP2017529546A (ja) | 2017-10-05 |
JP2017529546A5 JP2017529546A5 (ja) | 2018-11-01 |
JP6703542B2 true JP6703542B2 (ja) | 2020-06-03 |
Family
ID=55525555
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017535618A Active JP6703542B2 (ja) | 2014-09-19 | 2015-09-21 | パラメトリックピン測定ユニットの高電圧拡張 |
Country Status (6)
Country | Link |
---|---|
US (2) | US9933480B2 (ja) |
EP (1) | EP3194986A4 (ja) |
JP (1) | JP6703542B2 (ja) |
KR (1) | KR102487139B1 (ja) |
CN (1) | CN107003344B (ja) |
WO (1) | WO2016044849A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110501559B (zh) * | 2019-08-27 | 2021-11-09 | 杭州和利时自动化有限公司 | 一种电流采集装置 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5357156A (en) * | 1992-07-10 | 1994-10-18 | Lattice Semiconductor Corporation | Active clamp circuit scheme for CMOS devices |
US5414352A (en) * | 1993-01-26 | 1995-05-09 | Raytheon Company | Parametric test circuit with plural range resistors |
JP3457091B2 (ja) * | 1995-03-17 | 2003-10-14 | アジレント・テクノロジー株式会社 | 電圧電流特性測定装置 |
US5844913A (en) * | 1997-04-04 | 1998-12-01 | Hewlett-Packard Company | Current mode interface circuitry for an IC test device |
JPH11133068A (ja) * | 1997-10-31 | 1999-05-21 | Hewlett Packard Japan Ltd | 電圧電流特性測定装置 |
US6008664A (en) * | 1998-03-02 | 1999-12-28 | Tanisys Technology, Inc. | Parametric test system and method |
JP4245904B2 (ja) * | 2002-11-14 | 2009-04-02 | セイコーインスツル株式会社 | 電圧検出回路 |
US6828775B2 (en) * | 2003-02-21 | 2004-12-07 | Semtech Corporation | High-impedance mode for precision measurement unit |
US7154260B2 (en) * | 2003-02-21 | 2006-12-26 | Semtech Corporation | Precision measurement unit having voltage and/or current clamp power down upon setting reversal |
US6956393B1 (en) * | 2004-05-26 | 2005-10-18 | Advantest Corporation | Source current measurement apparatus and test apparatus |
JP4599146B2 (ja) * | 2004-11-30 | 2010-12-15 | 株式会社アドバンテスト | 試験装置、及び電源回路 |
EP1701174B1 (en) * | 2005-03-11 | 2008-04-30 | Verigy (Singapore) Pte. Ltd. | Pin electronic for usage in an automatic test equipment for testing integrated circuits |
ATE434189T1 (de) * | 2006-03-09 | 2009-07-15 | Teradyne Inc | V/i-quelle und testsystem damit |
JP2008287549A (ja) * | 2007-05-18 | 2008-11-27 | Advantest Corp | 電圧生成装置およびそれを用いた直流試験装置 |
US20090063085A1 (en) * | 2007-09-05 | 2009-03-05 | Teradyne,Inc. | Pmu testing via a pe stage |
US8717051B2 (en) * | 2009-10-22 | 2014-05-06 | Intersil Americas Inc. | Method and apparatus for accurately measuring currents using on chip sense resistors |
-
2015
- 2015-09-21 JP JP2017535618A patent/JP6703542B2/ja active Active
- 2015-09-21 KR KR1020177010475A patent/KR102487139B1/ko active IP Right Grant
- 2015-09-21 EP EP15841510.9A patent/EP3194986A4/en active Pending
- 2015-09-21 CN CN201580050517.4A patent/CN107003344B/zh active Active
- 2015-09-21 WO PCT/US2015/051272 patent/WO2016044849A1/en active Application Filing
- 2015-09-21 US US14/860,643 patent/US9933480B2/en active Active
-
2018
- 2018-03-30 US US15/941,479 patent/US10746789B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
KR20170057374A (ko) | 2017-05-24 |
CN107003344B (zh) | 2019-11-01 |
US9933480B2 (en) | 2018-04-03 |
US20180292453A1 (en) | 2018-10-11 |
WO2016044849A1 (en) | 2016-03-24 |
US20160084883A1 (en) | 2016-03-24 |
US10746789B2 (en) | 2020-08-18 |
CN107003344A (zh) | 2017-08-01 |
EP3194986A4 (en) | 2018-04-18 |
KR102487139B1 (ko) | 2023-01-11 |
EP3194986A1 (en) | 2017-07-26 |
JP2017529546A (ja) | 2017-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9632126B2 (en) | Circuit of measuring leakage current in a semiconductor integrated circuit | |
US7183852B2 (en) | Differential amplifying method and apparatus operable with a wide range input voltage | |
EP2562932B1 (en) | Integrated circuit | |
TWI428725B (zh) | 差動參考電壓產生器 | |
JP4850176B2 (ja) | 遅延回路、試験装置、タイミング発生器、テストモジュール、及び電子デバイス | |
JP4977013B2 (ja) | 電力印加回路、及び試験装置 | |
US20190020323A1 (en) | Voltage-to-current tranconductance operational amplifier with adaptive biasing | |
JP6703542B2 (ja) | パラメトリックピン測定ユニットの高電圧拡張 | |
US8779796B2 (en) | Method and apparatus for device parameter measurement | |
US9325310B2 (en) | High-swing voltage mode driver | |
CN102680146A (zh) | 压敏放大器级 | |
CN108267640B (zh) | 一种单电源供电测量电阻的装置 | |
JP5333514B2 (ja) | 差動増幅器 | |
JP2017529546A5 (ja) | ||
JP2016090379A (ja) | 測定装置 | |
US9413297B2 (en) | Constant transconductance bias circuit | |
TW201300796A (zh) | 門檻電壓偵測電路 | |
JP2008005104A (ja) | シングル差動変換回路 | |
JP6254874B2 (ja) | 降圧コンバータ回路およびそのテスト方法 | |
JP2011109423A (ja) | 高耐圧スイッチ回路およびそれを用いた半導体集積回路装置 | |
JP4797644B2 (ja) | クランプ回路 | |
TW201525499A (zh) | 直流電源測試系統 | |
JP5482563B2 (ja) | オペアンプ | |
JP2019158573A (ja) | 半導体集積回路 | |
JPH09159737A (ja) | Mos型半導体装置の入力バッファ検査方法および入力バッファ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180919 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180919 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190619 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190625 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190924 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20191119 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200313 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20200323 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200414 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200508 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6703542 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |