KR20170057374A - 파라미터 핀 측정 유닛 고전압 확장 - Google Patents

파라미터 핀 측정 유닛 고전압 확장 Download PDF

Info

Publication number
KR20170057374A
KR20170057374A KR1020177010475A KR20177010475A KR20170057374A KR 20170057374 A KR20170057374 A KR 20170057374A KR 1020177010475 A KR1020177010475 A KR 1020177010475A KR 20177010475 A KR20177010475 A KR 20177010475A KR 20170057374 A KR20170057374 A KR 20170057374A
Authority
KR
South Korea
Prior art keywords
output
voltage
amplifier
current
channel mosfets
Prior art date
Application number
KR1020177010475A
Other languages
English (en)
Other versions
KR102487139B1 (ko
Inventor
패트릭 쥐. 설리반
Original Assignee
엘리베이트 세미컨덕터, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘리베이트 세미컨덕터, 인크. filed Critical 엘리베이트 세미컨덕터, 인크.
Publication of KR20170057374A publication Critical patent/KR20170057374A/ko
Application granted granted Critical
Publication of KR102487139B1 publication Critical patent/KR102487139B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3004—Current or voltage test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0092—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

신호를 측정하기 위한 집적 회로는: 강제 신호를 전송하는 파라미터 핀 측정 유닛(PPMU)으로서, PPMU는 제 1 증폭기, 및 공통 저항기를 통해 제 1 증폭기의 입력 단자들에 접속된 출력 단자를 갖는 제 2 증폭기를 갖는, 상기 파라미터 핀 측정 유닛(PPMU); PPMU 출력에 접속되고, 제 1 출력 및 제 2 출력을 갖는 전압 대 전류 컨버터; 전압 대 전류 컨버터의 제 1 출력에 접속된 n 채널 MOSFET들; 전압 대 전류 컨버터의 제 2 출력에 접속된 p 채널 MOSFET들; n 채널 MOSFET들과 p 채널 MOSFET들 사이에 출력 포트에 접속된 버퍼링 증폭기; 및 버퍼링 증폭기의 출력에 접속된 저항 분압기를 포함한다.

Description

파라미터 핀 측정 유닛 고전압 확장{PARAMETRIC PIN MEASUREMENT UNIT HIGH VOLTAGE EXTENSION}
본 발명은 일반적으로 자동화된 테스트 장비에서 사용을 위한 집적 회로들에 관한 것이고, 특히 자동화된 테스트 장비 및 ASIC 검증을 위해 디지털 지원 기능과 함께 다양한 아날로그 기능들을 통합하는 고도로 집적된 시스템-온-칩 핀 전자 IC들에서 사용을 위한 파라미터 핀 측정 유닛 고전압 확장 회로에 관한 것이다.
종래 자동화된 테스트 장비 집적 칩 제작자들은 단일 칩상에 DAC들, 타이밍, 드라이버들, 비교기들, 부하들 및 PPMU들을 집적함으로써 더 큰 회로 밀도를 달성하는 것을 추구해왔다. 제한점은 많은 애플리케이션들이 매우 큰 고압 디바이스들을 요구하는 고전압 기능들을 요구한다는 것이다. 이들 큰 디바이스들은 일반적으로 표준 저전압 CMOS 프로세스들, 및 다이 사이즈를 키우고, 산출량을 낮추고, 일반적으로 디바이스에 의해 달성된 집적도를 한정하는 데 이용 가능한 것들에서 이용 가능하지 않다. 예를 들면, 5V PPMU는 저 전압 프로세스에서 복잡한 설계로 통합될 수 있지만, 120+V PPMU는 프로세스 제한들 또는 비용 제한들에 의해 집적되는 것이 가능하지 않다.
본 발명은 종래의 저전압이지만, 크게 집적된 PPMU를 사용한다. 이러한 집적도는 다른 자동화된 테스트 장비 칩들에서 달성된다. 자동화된 테스트 장비와 같은 자동화된 테스트 장비 칩들상에 현재 관리 가능한 것보다 큰 전압들을 요구하는 애플리케이션들에 대해, 본 발명은 한정된 수의 핀들에 고전압 PPMU 기능들을 제공하기 위해 최소 회로를 추가하는 이점을 제공한다. 이러한 HV PPMU는 전압을 정확하게 강제하고 전류를 측정하고, 역으로 전류를 강제하고 전압을 측정할 수 있어야 한다.
주어진 프로세스에서 개발된 PPMU들은 프로세스 파괴 전압에 의해 전압 범위로 한정되기 때문에, 본 발명은 더 낮은 전압 PPMU의 전체 특징 세트를 여전히 유지하면서 디바이스들의 최소 추가에 의한 전압 범위의 확장을 허용한다. 이러한 특징 세트는 프로그램 가능한 전압 및 전류 레벨들, 전류 제한, 및 전압 제한을 포함한다.
그의 다른 목적들 및 이점들과 함께 동작의 조직화 및 방법에 관하여, 본 발명의 특징인 다른 새로운 특징들은 본 발명의 바람직한 실시예들이 예로서 도시되는 첨부하는 도면에 관하여 고려된 다음의 기술로부터 더 양호하게 이해될 것이다. 그러나, 도면은 단지 도시 및 기술을 위한 것이고 본 발명의 한정들의 규정으로 의도되지 않는다는 것이 표현적으로 이해될 것이다. 본 발명을 특징화하는 신규성의 다양한 특징들은 특히 본 개시의 부분에 첨부되거나 본 개시의 부분을 형성하는 청구항들에서 지시된다. 본 발명은 단독으로 취해진 이들 특징들 중 어느 하나에 존재하지 않고, 오히려 지정된 기능들에 대한 그의 구조들 모두의 특정 조합에 존재한다.
본 발명은 한정된 수의 핀들에 고전압 PPMU 기능들을 제공하기 위해 최소 회로를 추가하는 이점을 제공하는 파라미터 핀 측정 유닛 고전압 확장을 위한 방법 및 장치를 제공한다.
도 1은 "강제 전압(force voltage)" 모드로 도시된 본 발명의 핀 파라미터 측정 유닛 집적 회로를 도시하는 개략도.
도 2는 "강제 전류(force current)" 모드에서 본 발명의 회로를 도시하는 개략도.
본 발명은 그의 다음의 상세한 설명에 대해 고려할 때 더 잘 이해될 것이고 상기에 설명된 것들과 다른 목적들이 명백해질 것이다. 이러한 기술은 첨부된 도면들을 참조한다.
도 1 및 도 2를 참조하면, 새롭고 개선된 핀 파라미터 측정 유닛 집적 회로, 여기서 100(도 1)으로 일반적으로 표시된 강제 전압 모드, 및 여기서 200(도 2)으로 일반적으로 표시된 강제 전류 모드가 그 안에 도시된다.
도 1을 참조하면, "집적 PPMU"로 라벨링된 박스의 회로는 현재 이용 가능한 집적 제품들상에 발견된 파라미터 측정 유닛("PPMU")을 대표한다. 네 개의 기능들은 HV PPMU 기능을 이용하기 위해 필요하다. 그들은 다음으로 기술된다:
전압 강제: 먼저, Amplifier_A1은 DOUT에서 전압을 강제하기 위해 사용된다. DOUT에서 강제 전압은 피드백 노드(EXT_SENSE)에 의해 결정된다. EXT_SENSE는 Amplifier_A2에 의해 버퍼링되는 출력 노드(DOUT_HV)에 의해 결정되고, 이후 R1 및 R2로 구성된 저항 분압기에 의해 분할된다. EXT_SENSE의 값은 다음과 같이 제공된다:
EXT_SENSE=DOUT_HV*1*R1/(R1+R2)
전압 대 전류 컨버터: 전압 대 전류 컨버터("V to I")는 집적된 PPMU의 전압 출력(DOUT)을 취하고, 이를 전류들(I1, I2)의 쌍으로 변환한다. 전류들은 다음과 같이 DOUT으로 규정된다:
DOUT<=0, I1=IQ, IQ는 최소 정지 전류이다.
I2=DOUT/R+IQ
DOUT>=0, I2=IQ
I1=DOUT/R+IQ, R은 최대 원하는 출력 전류를 제공하도록 설정된다.
전류 미러 및 측정: Q2P, Q3P, Q4P는 전류 미러를 구성하고, Q2P에서 흐르는 전류는 Q3P 및 Q4P에서 반사된다. 유사하게는, Q2N, Q3N, Q4N은 전류 미러를 구성하고, Q2N에서 흐르는 전류는 Q3N 및 Q4N에서 반사된다. 회로들은 대칭적이고 상승하는/하강하는 DOUT 전압에 대해 유사하게 거동할 것이다. Q2P는 게이트-드레인 접속되고 상기 기술된 전압 대 전류 컨버터(V to I Converter)의 I1에 또한 접속된다. 전류(I1)가 증가함에 따라, Q4P의 전류는 증가하고 출력(DOUT_HV)을 더 높게 드라이브한다. 유사하게 Q2N은 게이트 드레인 접속되고 전압 대 전류 컨버터(V to I Converter)의 I2에 접속된다. DOUT 전압이 강하할 때, 전류는 DOUT_HV 노드를 하위로 풀링하는 Q2N 및 Q4N에서 증가할 것이다. DOUT은 VForce=Ext_Sense까지 Amplifier_A1에 의해 드라이빙될 것이다. 식 1을 치환함으로써, VForce=DOUT_HV*R1/R1+R2 또는
DOUT_HV=VForce*(R1+R2)/R1.
측정 전류: 종래에 측정 전류 함수는 계측 증폭기(instrumentation amplifier)에 의해 알려진 저항기(Rsense)를 거쳐 전압을 측정함으로써 수행된다. 출력(MI_OUT)은 Irsense*Rsense에 의해 제공된다. IOUT은 이후 IOUT=IRSENSE=MI_OUT/RSENSE로서 계산된다. 이러한 경우에, 주된 관심사는 반드시 DOUT 핀은 아닌 DOUT_HV 출력에서 전류를 측정하는 것이다. DOUT_HV 핀에서 전류를 측정하기 위해, 유사한 전류가 Q3P 및 Q3N에 흐를 것이어서, Q3N 및 Q3P의 전류들의 합은 Q4P 및 Q4N의 전류들의 합을 정확하게 나타낼 것임이 주의될 것이다. IOUT은 IQ4P-IQ4N으로 제공된다. DOUT은 Q3P 및 Q3N의 드레인에 의존하고 낮은 임피던스이고, 따라서 DOUT에서 흐르는 전류는 DOUT_HV에서 흐르는 전류의 표현일 것이다. 이러한 대표 전류는 RSENSE를 통해 흐를 것이고, 따라서 MI 계측 증폭기에 의해 측정될 수 있다(MI_Instrument_AMP). IOUT_HV=IRSENSE=MI_OUT/RSENSE.
강제 전류: 강제 전류는 집적된 PPMU에서 동일한 방식으로 확장된 PPMU에서 설정된다. Amplifier_A1에 대한 EXT_SENSE 피드백은 개방된다. MI_OUT 신호는 Amplifier_A1의 음의 입력에 피드백된다. 이는 도 2에 도시된다. IFORCE는 바람직한 출력 전류를 나타내는 전압으로 설정된다. DOUT은 I1에서 전류를 증가/감소시키고 I2에서 전류를 감소/증가시키기 위해 전압을 올리거나 내릴 것이다. RSENSE에서 전류가 MI_OUT=IFORCE이 될 때까지, 이는 Q3P에 의해 소싱된 전류를 증가/감소시킬 것이고, Q3N에서 전류를 감소/증가시킬 것이다. Q3P/Q4P=1 및 Q3N/Q4N=1의 스케일링이 제공되면, 등가 전류는 DOUT_HV 출력에서 흐를 것이다. 상기에 기술된 바와 같이, IOUT = MI_OUT/RSENSE이고, MI_OUT=IFORCE이므로, IFORCE는 MI_OUT에 대해 대체되어 UOUT=IFORCE/RSENSE를 얻을 수 있다. EXT_SENSE=DOUT_HV*1*R1/(R1+R2)이기 때문에, 측정 전압은 EXT SENSE에서 전압을 측정함으로써 수행될 수 있다.
이후, DOUT_HV=EXT_SENSE*(R1+R2)1R1를 계산하는 것이 가능하다.
높은 Z: HVPPMU를 HiZ 또는 Hi 임피던스 상태로 가게 하는 것이 또한 바람직하다. 이는 V 대 I 컨버터를 턴 오프하고 다이오드들(Q3P, Q3N)이 VPOS 및 VNEG 레일들 각각에 Q4P 및 Q4N의 게이트들을 풀링하게 함으로써 달성된다. 이는 출력 디바이스들(Q4P, Q4N)을 턴 오프할 것이고, DOUT_HV가 Hi 임피던스 노드에 유지된다.
상기 개시는 당업자가 본 발명을 실시하게 하기에 충분하고, 발명자에 의해 현재 고려된 발명을 실시하는 최상의 모드를 제공한다. 본 발명의 바람직한 실시예들의 전체 및 완전한 개시가 여기에 제공되지만, 도시 및 기술된 정확한 구조, 치수 관계들, 및 동작으로 본 발명을 한정하는 것은 바람직하지 않다. 다양한 변경들, 대안적인 구성들, 변경들 및 등가물들은 당업자들에게 쉽게 떠오를 것이고, 본 발명의 진정한 정신 및 범위로부터 벗어나지 않고 적절하게 채용될 수 있다. 이러한 변경들은 대안적인 재료들, 구성 요소들, 구조적인 배열들, 크기들, 형상들, 형태들, 기능들, 동작 특징들 등을 포함할 수 있다.
따라서, 상기 기술 및 도시들은 첨부된 청구항들에 의해 규정되는 본 발명의 범위를 제한하는 것으로 해석되지 않아야 한다.

Claims (38)

  1. 신호를 측정하기 위한 집적 회로(IC) 어셈블리에 있어서,
    강제 신호(forced signal)를 전송하도록 구성된 파라미터 핀 측정 유닛으로서, 상기 파라미터 핀 측정 유닛은 제 1 증폭기 및 제 2 증폭기를 갖고, 상기 제 2 증폭기의 출력 단자는 그들 사이에 접속된 공통 저항기를 통해 상기 제 1 증폭기의 입력 단자들에 접속되는, 상기 파라미터 핀 측정 유닛;
    상기 파라미터 측정 유닛의 출력에 접속된 전압 대 전류 컨버터로서, 제 1 출력 및 제 2 출력을 갖는, 상기 전압 대 전류 컨버터;
    상기 전압 대 전류 컨버터의 상기 제 1 출력에 접속된 복수의 n 채널 MOSFET들;
    상기 전압 대 전류 컨버터의 상기 제 2 출력에 접속된 복수의 p 채널 MOSFET들;
    상기 복수의 n 채널 MOSFET들과 상기 복수의 p 채널 MOSFET들 사이의 출력 포트에 접속된 버퍼 증폭기; 및
    상기 버퍼 증폭기의 출력에 접속된 저항 분압기로서, 제 1 저항기 및 제 2 저항기를 갖는, 상기 저항 분압기를 포함하고,
    상기 파라미터 핀 측정 유닛의 상기 제 2 증폭기의 입력 단자들 및 상기 제 1 증폭기의 출력 단자의 접속들에 의존하여, 상기 집적 회로(IC) 어셈블리는 신호의 하위 및 상위 전압 및 전류의 측정을 허용하는, 집적 회로 어셈블리.
  2. 제 1 항에 있어서,
    상기 강제 전압이 상기 제 2 증폭기의 양의 단자에 제공되고, 상기 버퍼링 증폭기로부터의 출력이 상기 제 2 증폭기의 음의 단자에 인가될 때 상기 파라미터 핀 측정 유닛의 강제 전압 모드를 야기하는, 집적 회로 어셈블리.
  3. 제 1 항에 있어서,
    강제 전류를 나타내는 전압이 상기 제 2 증폭기의 양의 단자에 제공되고, 상기 제 1 증폭기로부터의 출력이 상기 제 2 증폭기의 음의 단자에 인가될 때, 상기 파라미터 핀 측정 유닛의 강제 전류 모드를 야기하는, 집적 회로 어셈블리.
  4. 제 1 항에 있어서,
    상기 복수의 n 채널 MOSFET들 및 상기 복수의 p 채널 MOSFET들은 전류 미러링 회로의 역할을 하는, 집적 회로 어셈블리.
  5. 제 1 항에 있어서,
    상기 복수의 n 채널 MOSFET들 중 적어도 하나 및 상기 복수의 p 채널 MOSFET들 중 적어도 하나는 게이트-드레인 접속되는, 집적 회로 어셈블리.
  6. 고전류 범위를 측정하기 위한 집적 회로(IC)에 있어서,
    제 1 증폭기 및 제 2 증폭기를 갖는 파라미터 핀 측정 유닛으로서, 상기 제 2 증폭기의 출력 단자는 그들 사이에 접속된 공통 저항기를 통해 상기 제 1 증폭기의 상기 입력 단자들에 인가되는, 상기 파라미터 핀 측정 유닛;
    상기 파라미터 핀 측정 유닛의 출력에 접속된 전압 대 전류 컨버터로서, 제 1 출력 및 제 2 출력을 갖는, 상기 전압 대 전류 컨버터;
    상기 전압 대 전류 컨버터의 상기 제 1 출력에 접속된 복수의 n 채널 MOSFET들;
    상기 전압 대 전류 컨버터의 상기 제 2 출력에 접속된 복수의 p 채널 MOSFET들;
    상기 복수의 n 채널 MOSFET들과 상기 복수의 p 채널 MOSFET들 사이의 출력 포트에 접속된 버퍼 증폭기; 및
    상기 버퍼 증폭기의 출력에 접속되고 제 1 저항기 및 제 2 저항기를 갖는 저항 분압기로서, 피드백 신호를 상기 제 2 증폭기의 음의 단자로 제공하는, 상기 저항 분압기를 포함하고,
    강제 전압(VFORCE)이 상기 제 2 증폭기의 양의 단자에 인가될 때, 전류가 상기 복수의 n 채널 MOSFET들과 상기 복수의 p 채널 MOSFET들 사이의 출력 포트로부터 측정될 수 있는, 집적 회로.
  7. 제 6 항에 있어서,
    상기 제 2 증폭기의 상기 양의 단자에 인가된 상기 강제 전압(VFORCE)은 상기 저항 분압기로부터의 피드백 전압로부터 결정되는, 집적 회로.
  8. 제 6 항에 있어서,
    상기 저항 분압기로부터의 상기 피드백 전압은 버퍼 증폭기에 의해 버퍼링되는 상기 출력 포트의 상기 전압에 의해 결정되고 이후 상기 저항 분압기에 의해 분할되는, 집적 회로.
  9. 제 6 항에 있어서,
    상기 복수의 n 채널 MOSFET들과 상기 복수의 p 채널 MOSFET들은 전류 미러링 회로의 역할을 하는, 집적 회로.
  10. 제 6 항에 있어서,
    상기 전압 대 전류 컨버터는 상기 파라미터 핀 측정 유닛의 상기 출력으로부터의 전압을 상기 제 1 출력을 통해 상기 복수의 n 채널 MOSFET들로 흐르는 제 1 전류 및 상기 제 2 출력을 통해 상기 복수의 p 채널 MOSFET들로 흐르는 제 2 전류로 변환하는, 집적 회로.
  11. 제 6 항에 있어서,
    상기 복수의 n 채널 MOSFET들 중 적어도 하나 및 상기 복수의 p 채널 MOSFET들 중 적어도 하나는 게이트-드레인 접속되는, 집적 회로.
  12. 제 6 항에 있어서,
    상기 파라미터 핀 측정 유닛의 상기 출력으로부터의 전압이 증가함에 따라 상기 제 1 전류는 증가하고 상기 출력 포트에서 전압을 더 높게 드라이빙하는, 집적 회로.
  13. 제 6 항에 있어서,
    상기 파라미터 핀 측정 유닛의 상기 출력으로부터의 전압이 감소함에 따라 상기 제 2 전류는 증가하고 상기 출력 포트에서 전압을 더 낮게 드라이빙하는, 집적 회로.
  14. 파라미터 핀 측정 유닛을 이용하는 집적 회로(IC)에서 높은 전류를 측정하는 방법에 있어서,
    a) 제 1 증폭기 및 제 2 증폭기를 갖고 상기 제 2 증폭기의 출력 단자는 공통 저항기를 통해 상기 제 1 증폭기의 입력 단자들에 인가되는 상기 파라미터 핀 측정 유닛, 상기 파라미터 핀 측정 유닛의 출력에 접속되고 제 1 출력 및 제 2 출력을 갖는 전압 대 전류 컨버터, 상기 전압 대 전류 컨버터의 상기 제 1 출력에 접속되는 복수의 n 채널 MOSFET들, 상기 전압 대 전류 컨버터의 상기 제 2 출력에 접속되는 복수의 p 채널 MOSFET들, 상기 복수의 n 채널 MOSFET들과 상기 복수의 p 채널 MOSFET들 사이의 출력 포트에 접속되는 버퍼링 증폭기, 및 상기 버퍼링 증폭기의 상기 출력에 접속된 제 1 저항 및 제 2 저항을 갖는 저항 분압기에 의해 상기 집적 회로(IC)를 구성하는 단계로서, 상기 저항 분압기는 상기 제 2 증폭기의 음의 단자에 피드백 신호를 제공하는, 상기 집적 회로를 구성하는 단계;
    b) 강제 출력 전압(DOUT)을 제공하기 위해 강제 전압(VFORCE)을 상기 제 2 증폭기의 양의 단자에 인가하는 단계;
    c) 상기 파라미터 핀 측정 유닛의 상기 제 1 증폭기의 출력 단자에서 전압(M1_OUT)을 측정하는 단계;
    d) 상기 파라미터 핀 측정 유닛의 출력 전류(IOUT)를 계산하는 단계;
    e) 상기 복수의 n 채널 MOSFET들과 상기 복수의 p 채널 MOSFET들 사이의 출력 포트에서 전압(DOUT_HV)을 측정하는 단계; 및
    f) MI_OUT에서 측정된 전압으로부터 출력 포트에서 전류(IOUT_HV)를 계산하는 단계로서, 상기 MI_OUT는 I_DOUT에 의해 결정되는, 상기 계산 단계를 포함하는, 집적 회로에서 높은 전류를 측정하는 방법.
  15. 제 14 항에 있어서,
    상기 강제 출력 전압(DOUT)은 상기 저항 분압기로부터 피드백 전압(EXT_SENSE)에 의해 결정되는, 집적 회로에서 높은 전류를 측정하는 방법.
  16. 제 14 항에 있어서,
    상기 피드백 전압(EXT_SENSE)은 식
    Figure pct00001
    으로 제공되는, 집적 회로에서 높은 전류를 측정하는 방법.
  17. 제 14 항에 있어서,
    상기 제 2 증폭기는
    Figure pct00002
    까지 상기 강제 출력 전압(DOUT)을 제공하는, 집적 회로에서 높은 전류를 측정하는 방법.
  18. 제 14 항에 있어서,
    전압(DOOUT_HV)은 식
    Figure pct00003
    으로 제공되는, 집적 회로에서 높은 전류를 측정하는 방법.
  19. 제 14 항에 있어서,
    상기 제 1 증폭기의 상기 출력 단자 전압(MI_OUT)은
    Figure pct00004
    로 제공되고, RSENSE는 공통 저항기이고, IRSENSE는 공통 저항기(RSENSE)를 통과하는 전류인, 집적 회로에서 높은 전류를 측정하는 방법.
  20. 제 14 항에 있어서,
    상기 출력 포트에서 전류(IOUT_HV)는 식
    Figure pct00005
    으로 제공되는, 집적 회로에서 높은 전류를 측정하는 방법.
  21. 제 14 항에 있어서,
    IOUT_HV는 DOUT로 흐르고, MI_OUT에서 RSENSE 및 계측 증폭기(instrument amplifier)에 의해 측정되고, Q3P/Q4P 및 Q3N/Q3P는 IOUT_HV가 측정된 전류의 배수인 것으로 크기 조정(scaling)되어, 크기 조정을 허용하는, 집적 회로에서 높은 전류를 측정하는 방법.
  22. 고전압 측정 범위를 위한 집적 회로(IC)에 있어서,
    제 1 증폭기 및 제 2 증폭기를 갖는 파라미터 핀 측정 유닛으로서, 상기 제 1 증폭기의 출력 단자는 상기 제 2 증폭기의 음의 단자에 접속되고, 상기 제 2 증폭기의 출력 단자는 그들 사이에 접속된 공통 저항기를 통해 상기 제 1 증폭기의 입력 단자들에 접속되는, 상기 파라미터 핀 측정 유닛,
    상기 파라미터 핀 측정 유닛의 출력에 접속되고 제 1 출력 및 제 2 출력을 갖는 전압 대 전류 컨버터;
    상기 전압 대 전류 컨버터의 상기 제 1 출력에 접속된 복수의 n 채널 MOSFET들;
    상기 전압 대 전류 컨버터의 상기 제 2 출력에 접속된 복수의 p 채널 MOSFET들;
    상기 복수의 n 채널 MOSFET들과 상기 복수의 p 채널 MOSFET들 사이의 출력 포트에 접속된 버퍼 증폭기; 및
    상기 버퍼 증폭기의 출력에 접속되고 제 1 저항기 및 제 2 저항기를 갖는 저항 분압기를 포함하고,
    원하는 출력 전류를 나타내는 전압(IFORCE)은 상기 파라미터 핀 측정 유닛의 출력에서 강제 전류를 생성하기 위해 상기 제 2 증폭기의 양의 단자에 인가되고, 출력 전압은 상기 복수의 n 채널 MOSFET들과 상기 복수의 p 채널 MOSFET들 사이의 출력 포트로부터 측정될 수 있는, 집적 회로.
  23. 제 22 항에 있어서,
    강제 전류를 생성하기 위해 인가된 상기 전압(IFORCE)은 상기 제 1 증폭기의 상기 출력 단자로부터의 피드백 전압(MI_OUT)에 의존하는, 집적 회로.
  24. 제 22 항에 있어서,
    상기 저항 분압기로부터의 상기 피드백 전압(EXT_SENSE)은 상기 버퍼링 증폭기에 의해 버퍼링되고 상기 출력 포트의 전압에 의해 결정되고 이후 저항 분압기에 의해 분할되는, 집적 회로.
  25. 제 22 항에 있어서,
    상기 피드백 전압(EXT_SENSE)은 개방으로 유지되는, 집적 회로.
  26. 제 22 항에 있어서,
    상기 복수의 n 채널 MOSFET들 및 상기 복수의 p 채널 MOSFET들은 전류 미러링 회로의 역할을 하는, 집적 회로.
  27. 제 22 항에 있어서,
    상기 전압 대 전류 컨버터는 상기 파라미터 핀 측정 유닛의 상기 출력으로부터의 전압을 상기 제 1 출력을 통해 상기 복수의 n 채널 MOSFET들로 흐르는 제 1 전류 및 상기 제 2 출력을 통해 상기 복수의 p 채널 MOSFET들로 흐르는 제 2 전류로 변환하는, 집적 회로.
  28. 제 22 항에 있어서,
    상기 복수의 n 채널 MOSFET들 중 적어도 하나 및 상기 복수의 p 채널 MOSFET들 중 적어도 하나는 게이트-드레인 접속되는, 집적 회로.
  29. 제 22 항에 있어서,
    상기 파라미터 핀 측정 유닛의 출력으로부터의 전압이 증가할 때, 상기 제 1 전류는 증가하고 그에 의해 상기 복수의 n 채널 MOSFET들로 흐르는 전류를 증가시키는, 집적 회로.
  30. 제 22 항에 있어서,
    상기 파라미터 핀 측정 유닛의 출력으로부터의 전압이 감소할 때, 상기 제 2 전류는 증가하고 그에 의해 상기 복수의 p 채널 MOSFET들로 흐르는 전류를 증가시키는, 집적 회로.
  31. 파라미터 핀 측정 유닛을 이용하여 전류를 강제하고 집적 회로의 전압을 측정하는 방법에 있어서,
    a) 제 2 증폭기의 출력이 공통 저항기를 통해 제 1 증폭기의 입력 단자들에 인가되고 상기 제 1 증폭기의 출력 단자가 상기 제 2 증폭기의 음의 단자에 접속되는 상기 제 1 증폭기 및 상기 제 2 증폭기를 갖는 상기 파라미터 핀 측정 유닛, 상기 파라미터 핀 측정 유닛의 출력에 접속되고 제 1 출력 및 제 2 출력을 갖는 전압 대 전류 컨버터, 상기 전압 대 전류 컨버터의 상기 제 1 출력에 접속된 복수의 n 채널 MOSFET들, 상기 전압 대 전류 컨버터의 상기 제 2 출력에 접속된 복수의 p 채널 MOSFET들, 상기 복수의 n 채널 MOSFET들과 상기 복수의 p 채널 MOSFET들 사이의 출력 포트에 접속된 버퍼 증폭기, 및 상기 버퍼 증폭기의 출력에 접속되고 제 1 저항기 및 제 2 저항기를 갖는 저항 분압기에 의해 상기 집적 회로(IC)를 구성하는 단계;
    b) 상기 공통 저항기(RSENSE)를 통해 강제 출력 전류를 제공하기 위해 상기 제 2 증폭기의 양의 단자에 강제 전압(IFORCE)을 인가하는 단계;
    c) 상기 파라미터 핀 측정 유닛의 상기 제 1 증폭기의 상기 출력 단자에서 전압(MI_OUT)을 측정하는 단계;
    d) 강제 출력 전류(IOUT_HV)를 얻기 위해 IFORCE를 변경하는 단계로서, RSENSE는 MI_OUT을 IFORCE와 같도록 강제하는, 상기 변경 단계;
    e) 상기 파라미터 핀 측정 유닛의 출력 전류(IOUT)를 계산하는 단계;
    f) 상기 저항 분압기로부터 피드백 전압(EXT_SENSE)을 측정하는 단계; 및
    g) EXT_SENSE로부터 전압(DOUT_HV)을 계산하는 단계를 포함하는, 방법.
  32. 제 31 항에 있어서,
    상기 강제 출력 전류(IOUT)는 상기 제 1 증폭기의 출력 단자에서의 전압(MI_OUT)에 의존하는, 방법.
  33. 제 31 항에 있어서,
    상기 피드백 전압(EXT_SENSE)은 개방으로 유지되는, 방법.
  34. 제 31 항에 있어서,
    상기 제 2 증폭기는 MI_OUT = IFORCE일 때 강제 출력 전류(IOUT)를 제공하는, 방법.
  35. 제 31 항에 있어서,
    등가 전류는 상기 복수의 n 채널 MOSFET들 및 상기 복수의 p 채널 MOSFET들로부터 상기 출력 포트(DOUT_HV)로 흐르는, 방법.
  36. 제 31 항에 있어서,
    상기 피드백 전압(EXT_SENSE)은 식 EXT_SENSE=DOUT_HV*1*R1/(R1+R2)로 주어지는, 방법.
  37. 제 31 항에 있어서,
    상기 파라미터 핀 측정 유닛의 출력에서 상기 강제 전류(IOUT)는 식 IOUT = IFORCE/RSENSE로 주어지는, 방법.
  38. 제 31 항에 있어서,
    상기 출력 단자 전압(DOUT_HV)은 식 DOUT_HV=EXT_SENSE*(R1+R2)/R1로 주어지는, 방법.
KR1020177010475A 2014-09-19 2015-09-21 파라메트릭 핀 측정 유닛 고전압 확장 KR102487139B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201462052958P 2014-09-19 2014-09-19
US62/052,958 2014-09-19
PCT/US2015/051272 WO2016044849A1 (en) 2014-09-19 2015-09-21 Parametric pin measurement unit high voltage extension

Publications (2)

Publication Number Publication Date
KR20170057374A true KR20170057374A (ko) 2017-05-24
KR102487139B1 KR102487139B1 (ko) 2023-01-11

Family

ID=55525555

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177010475A KR102487139B1 (ko) 2014-09-19 2015-09-21 파라메트릭 핀 측정 유닛 고전압 확장

Country Status (6)

Country Link
US (2) US9933480B2 (ko)
EP (1) EP3194986A4 (ko)
JP (1) JP6703542B2 (ko)
KR (1) KR102487139B1 (ko)
CN (1) CN107003344B (ko)
WO (1) WO2016044849A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110501559B (zh) * 2019-08-27 2021-11-09 杭州和利时自动化有限公司 一种电流采集装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5357156A (en) * 1992-07-10 1994-10-18 Lattice Semiconductor Corporation Active clamp circuit scheme for CMOS devices
US20060082359A1 (en) * 2003-02-21 2006-04-20 Semtech Corporation Precision measurement unit having voltage and/or current clamp power down upon setting reversal
US20070210810A1 (en) * 2006-03-09 2007-09-13 Christian Balke V/I source and test system incorporating the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5414352A (en) * 1993-01-26 1995-05-09 Raytheon Company Parametric test circuit with plural range resistors
JP3457091B2 (ja) * 1995-03-17 2003-10-14 アジレント・テクノロジー株式会社 電圧電流特性測定装置
US5844913A (en) * 1997-04-04 1998-12-01 Hewlett-Packard Company Current mode interface circuitry for an IC test device
JPH11133068A (ja) * 1997-10-31 1999-05-21 Hewlett Packard Japan Ltd 電圧電流特性測定装置
US6008664A (en) * 1998-03-02 1999-12-28 Tanisys Technology, Inc. Parametric test system and method
JP4245904B2 (ja) * 2002-11-14 2009-04-02 セイコーインスツル株式会社 電圧検出回路
US6828775B2 (en) * 2003-02-21 2004-12-07 Semtech Corporation High-impedance mode for precision measurement unit
US6956393B1 (en) * 2004-05-26 2005-10-18 Advantest Corporation Source current measurement apparatus and test apparatus
JP4599146B2 (ja) * 2004-11-30 2010-12-15 株式会社アドバンテスト 試験装置、及び電源回路
EP1701174B1 (en) * 2005-03-11 2008-04-30 Verigy (Singapore) Pte. Ltd. Pin electronic for usage in an automatic test equipment for testing integrated circuits
JP2008287549A (ja) * 2007-05-18 2008-11-27 Advantest Corp 電圧生成装置およびそれを用いた直流試験装置
US20090063085A1 (en) * 2007-09-05 2009-03-05 Teradyne,Inc. Pmu testing via a pe stage
US8717051B2 (en) * 2009-10-22 2014-05-06 Intersil Americas Inc. Method and apparatus for accurately measuring currents using on chip sense resistors

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5357156A (en) * 1992-07-10 1994-10-18 Lattice Semiconductor Corporation Active clamp circuit scheme for CMOS devices
US20060082359A1 (en) * 2003-02-21 2006-04-20 Semtech Corporation Precision measurement unit having voltage and/or current clamp power down upon setting reversal
US20070210810A1 (en) * 2006-03-09 2007-09-13 Christian Balke V/I source and test system incorporating the same

Also Published As

Publication number Publication date
EP3194986A1 (en) 2017-07-26
WO2016044849A1 (en) 2016-03-24
CN107003344A (zh) 2017-08-01
KR102487139B1 (ko) 2023-01-11
US10746789B2 (en) 2020-08-18
US20180292453A1 (en) 2018-10-11
US9933480B2 (en) 2018-04-03
EP3194986A4 (en) 2018-04-18
US20160084883A1 (en) 2016-03-24
CN107003344B (zh) 2019-11-01
JP6703542B2 (ja) 2020-06-03
JP2017529546A (ja) 2017-10-05

Similar Documents

Publication Publication Date Title
US9632126B2 (en) Circuit of measuring leakage current in a semiconductor integrated circuit
US8232781B2 (en) Device for measuring the current flowing through a power transistor of a voltage regulator
US7183852B2 (en) Differential amplifying method and apparatus operable with a wide range input voltage
US10078016B2 (en) On-die temperature sensor for integrated circuit
EP2562932B1 (en) Integrated circuit
US20040113682A1 (en) Threshold voltage extraction circuit
US10401407B2 (en) Output resistance testing integrated circuit
US8779796B2 (en) Method and apparatus for device parameter measurement
US10746789B2 (en) Parametric pin measurement unit high voltage extension
US7397265B2 (en) MOS transistor characteristic detection apparatus and CMOS circuit characteristic automatic adjustment apparatus
US7710145B2 (en) Semiconductor device and method for controlling thereof
US6809590B1 (en) Output stage using positive feedback to provide large current sourcing capability
JP4887640B2 (ja) アナログ差動回路試験装置
CN105939156B (zh) 输入缓冲电路
JP2017529546A5 (ko)
US20080018315A1 (en) Constant current supply circuit
JP2008005104A (ja) シングル差動変換回路
JP5098889B2 (ja) 半導体集積回路装置及び半導体集積回路装置の試験方法
US11209485B2 (en) Low power active load
Abdalla November 30, 2018 EE421, Fall 2018 CMOS Switching Power Supply (SPS) Boost Converter
TW201547185A (zh) 偏壓電路
JP6254874B2 (ja) 降圧コンバータ回路およびそのテスト方法
Grebner Introduction to Electronics
US9465055B2 (en) Electronic circuit and method for measuring a load current
JP2011109423A (ja) 高耐圧スイッチ回路およびそれを用いた半導体集積回路装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right