JP6695380B2 - Ｒｆｉｃ及びアンテナシステムを有するｒｆシステム - Google Patents

Description

本願は、２０１４年１２月２３日に出願された米国仮特許出願第６２／０９６，４２１号の利益、２０１５年８月６日に出願された米国仮特許出願第６２／２０１，８９５号の利益、及び２０１５年９月２２日に出願された米国仮特許出願第６２／２２２，０５８号の利益を主張するものであり、これらの出願は、引用により、そのすべてが本書に包含される。

関連出願に対する相互参照
本特許出願は、同時係属中であると共に本出願人に譲渡された「ＲＦ Ｓｙｓｔｅｍ ｗｉｔｈ ａｎ ＲＦＩＣ ａｎｄ Ａｎｔｅｎｎａ Ｓｙｓｔｅｍ」という名称の＿＿＿＿＿＿付けで出願された米国特許出願第＿＿＿＿＿＿号（代理人ドケット番号２０１４Ｐ５２１９２ＵＳ０１）及び「Ｓｙｓｔｅｍ ａｎｄ Ｍｅｔｈｏｄ ｆｏｒ Ｒａｄａｒ」という名称の＿＿＿＿＿＿付けで出願された米国特許出願第＿＿＿＿＿＿号（代理人ドケット番号２０１５Ｐ５１８０２ＵＳ０１）に更に関するものであり、これらの出願は、引用により、そのすべてが本書に包含される。

本開示は、一般に、電子装置に関し、詳しくは、ＲＦ集積回路（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：ＲＦＩＣ）及びアンテナシステムを有する高周波（Ｒａｄｉｏ Ｆｒｅｑｕｎｅｃｙ：ＲＦ）システムに関する。

過去数十年間にわたり、シリコンゲルマニウム（ＳｉＧｅ）や微細形状の相補型金属酸化膜半導体（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＣＭＯＳ）プロセスなどの低費用の半導体技術の迅速な発展に起因し、ミリメートル波周波数領域における用途が大きな関心を集めている。高速のバイポーラ及び金属酸化膜半導体（ＭＯＳ）トランジスタの利用可能性は、６０ＧＨｚ、７７ＧＨｚ、及び８０ＧＨｚ、並びに、１００ＧＨｚ超におけるｍｍ波用途用の集積回路に対する需要の成長をもたらしている。このような用途は、例えば、自動車レーダーシステム及びマルチギガビット通信システムを含む。

いくつかのレーダーシステムにおいては、レーダーとターゲットの間の距離は、周波数変調信号を送信し、周波数変調信号の反射を受信し、且つ、周波数変調信号の送信と受信の間の時間遅延及び／又は周波数差に基づいて距離を判定することにより、判定されている。従って、いくつかのレーダーシステムは、ＲＦ信号を送信する送信アンテナ、ＲＦを受信する受信アンテナのみならず、送信信号の生成及びＲＦ信号の受信に使用される関連付けられたＲＦ回路をも含む。いくつかのケースにおいては、フェーズドアレイ技法を使用して指向性ビームを実装するべく、複数のアンテナが使用されてもよい。

一実施形態によれば、パッケージ化された高周波（ＲＦ）回路は、ＲＦＩＣの第１エッジにおいて受信ポートに結合された複数のレシーバ回路と、ＲＦＩＣの第２エッジにおいて第１送信ポートに結合された第１送信回路と、を有する基板上に配設された高周波集積回路（ＲＦＩＣ）を含む。又、パッケージ化されたＲＦ回路は、ＲＦＩＣの第１エッジに隣接した状態においてパッケージ基板上に配設された受信アンテナシステムと、ＲＦＩＣの第２エッジに隣接した状態においてパッケージ基板上に配設されると共にＲＦＩＣの第１送信ポートに電気的に結合された第１送信アンテナと、をも含む。受信アンテナシステムは、対応する受信ポートにそれぞれが結合された複数の受信アンテナ要素を含む。

以下、本発明及びその利点について更に十分に理解するべく、添付図面とともになされる以下の説明を参照されたい。

一実施形態のレーダーシステムを含む。 図２ａ〜図２ｃを含み、一実施形態のＲＦシステム／アンテナパッケージ及び対応する回路基板を示す。 図２ａ〜図２ｃを含み、一実施形態のＲＦシステム／アンテナパッケージ及び対応する回路基板を示す。 図２ａ〜図２ｃを含み、一実施形態のＲＦシステム／アンテナパッケージ及び対応する回路基板を示す。 一実施形態のＲＦシステム／アンテナパッケージの平面図を示す。 図４ａ、図４ｂ、及び図４ｃを含み、更なる実施形態のＲＦシステム／アンテナパッケージ及び対応する回路基板を示す。 図４ａ、図４ｂ、及び図４ｃを含み、更なる実施形態のＲＦシステム／アンテナパッケージ及び対応する回路基板を示す。 図４ａ、図４ｂ、及び図４ｃを含み、更なる実施形態のＲＦシステム／アンテナパッケージ及び対応する回路基板を示す。 一実施形態のパッチアンテナシステムによって生成されるアンテナパターンを示す。 図６ａ及び図６ｂを含み、一実施形態の高周波集積回路（ＲＦＩＣ）の回路図及びレイアウトを示す。 図６ａ及び図６ｂを含み、一実施形態の高周波集積回路（ＲＦＩＣ）の回路図及びレイアウトを示す。 一実施形態のレーダーシステムのブロックダイアグラムを示す。 図８ａ、図８ｂ、図８ｃ、及び図８ｄを含み、周波数変調連続波（ＦＭＣＷ）レーダーシステムの動作を示す図を提供する。 図８ａ、図８ｂ、図８ｃ、及び図８ｄを含み、周波数変調連続波（ＦＭＣＷ）レーダーシステムの動作を示す図を提供する。 図８ａ、図８ｂ、図８ｃ、及び図８ｄを含み、周波数変調連続波（ＦＭＣＷ）レーダーシステムの動作を示す図を提供する。 図８ａ、図８ｂ、図８ｃ、及び図８ｄを含み、周波数変調連続波（ＦＭＣＷ）レーダーシステムの動作を示す図を提供する。 図９ａ、図９ｂ、図９ｃ、及び図９ｄを含み、実施形態のレーダーシステム及び一実施形態のアンテナ構成のブロックダイアグラムを示す。 図９ａ、図９ｂ、図９ｃ、及び図９ｄを含み、実施形態のレーダーシステム及び一実施形態のアンテナ構成のブロックダイアグラムを示す。 図９ａ、図９ｂ、図９ｃ、及び図９ｄを含み、実施形態のレーダーシステム及び一実施形態のアンテナ構成のブロックダイアグラムを示す。 図９ａ、図９ｂ、図９ｃ、及び図９ｄを含み、実施形態のレーダーシステム及び一実施形態のアンテナ構成のブロックダイアグラムを示す。 図１０ａ、図１０ｂ、図１０ｃ、及び図１０ｄを含み、様々な実施形態のレーダーシステムの回路基板を示す。 図１０ａ、図１０ｂ、図１０ｃ、及び図１０ｄを含み、様々な実施形態のレーダーシステムの回路基板を示す。 図１０ａ、図１０ｂ、図１０ｃ、及び図１０ｄを含み、様々な実施形態のレーダーシステムの回路基板を示す。 図１０ａ、図１０ｂ、図１０ｃ、及び図１０ｄを含み、様々な実施形態のレーダーシステムの回路基板を示す。 一実施形態のレーダーコントローラのブロックダイアグラムを示す。 一実施形態の自動トリガ動作モードのフローチャートを示す。 一実施形態の手動トリガ動作モードのフローチャートを示す。 一実施形態の処理システムのブロックダイアグラムを示す。

異なる図中における同様な符号及びシンボルは、一般に、そうではない旨を特記しない限り、同様な部分を意味している。添付図面は、好適な実施形態の関連する態様を明瞭に示すべく描かれており、且つ、必ずしも正確な縮尺で描かれてはいない。特定の実施形態を更に明瞭に示すべく、同一の構造、材料、又はプロセスステップの変形を示す文字が図面の符号に後続している場合がある。

以下、現時点において好適な実施形態の実施及び使用法について詳細に説明する。但し、本発明は、様々な特定の文脈において実施されうる多くの適用可能な発明概念を提供していることを理解されたい。説明対象の特定の実施形態は、本発明を実施及び使用するための特定の方法を例示するものに過ぎず、本発明の範囲を限定するものではない。

本発明については、特定の文脈において、カメラ検知システム及び携帯型消費者装置に使用されるレーダーシステムなどのレーダーシステム用のシステム及び方法の好適な実施形態との関係において説明することとする。本発明は、一般的なレーダーシステム及び無線通信システムなどのその他のシステム及び用途に対して適用されてもよい。

本発明の実施形態においては、ＲＦ回路及びアンテナを含む高周波ＲＦシステムは、単一のボールグリッドアレイ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ：ＢＧＡ）パッケージ内において実装されている。ＲＦシステムは、チップの第１エッジ上の受信インターフェイスと、チップの隣接した又は反対側のエッジ上の送信インターフェイスと、を有する集積回路を含む。マルチ要素パッチアンテナが、チップの第１エッジに隣接した状態においてパッケージの表面上に配設されると共にチップの第１エッジにおいて複数の受信チャネルインターフェイスに対して結合されている。同様に、信号を送信するパッチアンテナが、送信インターフェイスに隣接した状態においてチップの隣接した又は反対側のエッジ上においてパッケージの再配線層（ｒｅｄｉｓｔｒｉｂｕｓｉｏｎ Ｌａｙｅｒ）上に配設されている。一実施形態においては、少なくとも１つの送信チャネルが、入射レーダー信号又はデータ信号を選択的に送信するべく使用されてもよい。本発明のその他の実施形態においては、集積回路は、回路基板上に配設されたマルチ要素パッチアンテナに隣接した状態で回路基板上において直接的に取り付けられてもよい。

送信アンテナと受信アンテナの間の絶縁を提供するべく、接地壁が、第１エッジに隣接した状態においてパッケージ内に配設されている。この接地壁は、再配線層内において接地層を使用することにより、且つ／又は、接地されたはんだボールのアレイを使用することにより、実装されてもよい。更には、ファンアウトエリア内において、特に、パッチアンテナに隣接したパッケージの領域内において、機械的安定性をパッケージに対して提供するべく、ダミーはんだボールが使用されてもよい。

一実施形態においては、ビームの操向及び指向性をＲＦ信号の送信及び受信に付与するべく、レーダーシステムにおいて広く使用されているビーム形成概念が使用されてもよい。このような実施形態は、例えば、自動車レーダー、カメラシステム、携帯型システム、装用可能な装置、ＴＶセット、タブレットコンピュータ、及びその他の用途に適用されてもよい。例えば、カメラシステムにおいては、焦点及び露出設定を判定するべく、レーダーシステムを使用して写真撮影対象の物体までの距離を判定してもよい。この距離は、例えば、７ＧＨｚ帯域幅などのように約２ＧＨｚ〜８ＧＨｚの帯域幅を有する一実施形態の６０ＧＨｚレーダーシステムを使用することにより、正確に且つ高分解能によって判定されてもよい。又、このような距離情報は、レーダー測距データがカメラデータとマージされているスマート検知システムのために使用されてもよい。

又、実施形態のビーム形成概念は、ジェスチャ認識システムを実装するべく使用されてもよい。過去においては、ジェスチャ認識システムは、光学カメラ、圧力センサ、ＰＡＬ、及びその他の装置を使用することにより、実装されている。実施形態のレーダーシステムを使用することにより、ジェスチャ認識システムは、プラスチック又はその他の丈夫な材料から製造された不透明なカバーの背後に便利に隠蔽された状態で、正確な距離計測を実行しうる。

図１は、本発明の一実施形態によるレーダーシステム１００を示している。図示のように、レーダートランシーバ装置１０２は、入射ＲＦ信号を送信アンテナ１２０ａ及び／又は送信アンテナ１２０ｂを介して物体１３２に向かって送信すると共に反射されたＲＦ信号を受信アンテナ１２２ａ〜ｄを含むアンテナアレイを介して受信するように構成されている。レーダートランシーバ装置１０２は、受信アンテナ１２２ａ〜ｄに結合されたレシーバフロントエンド１１２と、送信アンテナ１２０ａに結合された第１トランスミッタフロントエンド１０４と、送信アンテナ１２０ｂに結合された第２トランスミッタフロントエンド１１０と、を含む。レーダー回路１０６は、送信対象の信号を第１及び第２トランスミッタフロントエンド１０４及び１１０に提供し、且つ、レシーバフロントエンド１１２によって受信された信号を受信及び／又は処理する。

一実施形態においては、第２トランスミッタフロントエンド１１０に対する入力は、スイッチ１０９によって表された回路を介して、レーダー回路１０６の出力と通信回路１０８の出力の間において選択可能である。第２トランスミッタフロントエンド１１０がレーダー回路１０６から入力を受け取った際に、第１トランスミッタフロントエンド１０４及び第２トランスミッタフロントエンド１１０の両方は、ホログラフィックレーダーを構築するべく使用することができる。その一方で、第２トランスミッタフロントエンド１１０が通信回路１０８からその入力を受け取った際には、第１トランスミッタフロントエンド１０４は、レーダー信号を送信アンテナ１２０ａに提供し、且つ、第２トランスミッタフロントエンド１１０は、通信信号を送信アンテナ１２０ｂに提供する。この通信信号は、搬送波変調信号であってもよい。一例においては、第２トランスミッタフロントエンド１１０は、バイポーラ位相偏移変調（Ｂｉｐｏｌａｒ Ｐｈａｓｅ−Ｓｈｉｆｔ Ｋｅｙｅｄ：ＢＰＳＫ）によって変調された信号をデータを収容する衛星レーダー装置１３０に送信してもよい。いくつかの実施形態においては、レーダートランシーバ装置１０２と衛星レーダー装置１３０の間のデータリンクは、レーダートランシーバ装置１０２と衛星レーダー装置１３０の間のＲＦ送信及び受信を調整してフェーズアレイビームの操向を実装するべく、使用されてもよい。又、いくつかの実施形態においては、衛星レーダー装置１３０は、データ送信の能力を有してもよく、且つ、レーダートランシーバ装置１０２は、衛星レーダー装置１３０からアンテナ１２２ａ〜ｄを介してデータを受け取るように構成されてもよい。

一実施形態においては、レーダートランシーバ装置１０２又はレーダートランシーバ装置１０２の一部分は、第１トランスミッタフロントエンド１０４、第２トランスミッタフロントエンド１１０、レシーバフロントエンド１１２のみならず、送信アンテナ１２０ａ及び１２０ｂ並びに受信アンテナ１２２ａ〜ｄをも収容するパッケージ内において実装されてもよい。図２ａは、レーダー回路１０６と、アンテナ１２０ａ、１２０ｂ、及び１２２ａ〜ｄを実装するべく使用されるパッチアンテナ２０８と、を収容するボールグリッドアレイ（ＢＧＡ）パッケージの断面を示している。代替実施形態においては、パッチアンテナに加えて、その他のアンテナ要素が使用されてもよく、例えば、パッケージ化されたチップ及びアンテナモジュールの側部からの検知を提供するべくＹａｇｉ−Ｕｄａアンテナが使用されてもよい。図示のように、パッケージ化されたチップ及びアンテナモジュール２０２は、はんだボール２１０を介して回路基板２０４に結合されている。

一実施形態においては、レーダーシステム１００の動作周波数は、本明細書において開示されているその他の実施形態においても、約５７ＧＨｚ〜約６６ＧＨｚである。或いは、この代わりに、実施形態のシステムは、この範囲外の周波数において動作してもよい。

図２ｂは、パッケージ化されたチップ及びアンテナモジュール２０２の平面図を示している。図示のように、ＲＦチップ２０６は、パッケージ再配線層２２０上に配設されており、且つ、ＲＦチップ２０６の第１エッジ上に配設されたレシーバフロントエンド１１２と、ＲＦチップ２０６の第１エッジに隣接した第２エッジに結合された第１トランスミッタフロントエンド１０４と、こちらもレーダー回路１０６の第１エッジに隣接した第３エッジに結合された第２トランスミッタフロントエンド１１０と、を有する。或いは、この代わりに、トランスミッタ回路は、ＲＦチップ２０６の第１エッジの反対側の第４エッジにも結合されうるであろう。

受信パッチアンテナ２２２は、ＲＦチップ２０６の第１エッジと同一の側に位置決めされるが、受信パッチアンテナ２２２とＲＦチップ２０６の間に且つ受信パッチアンテナ２２２と送信パッチアンテナ２１４及び２１６の間に絶縁を提供する接地壁２１２によって分離されている。接地壁２１２は、例えば、接地されたはんだボール２１０ｇを使用することにより、且つ／又は、パッケージ再配線層２２０内の接地された導電層を介して、実装されてもよい。図示のように、送信パッチアンテナ２１４は、第１トランスミッタフロントエンド１０４に結合され、且つ、第１トランスミッタフロントエンド１０４と同一のＲＦチップ２０６のエッジに隣接した状態において配設されている。同様に、送信パッチアンテナ２１６は、第１トランスミッタフロントエンド１０４に結合され、且つ、第１トランスミッタフロントエンド１０４と同一のＲＦチップ２０６のエッジに隣接した状態において配設されている。

ダミーはんだボール２１０ｄが、受信パッチアンテナ２２２に隣接した状態においてパッケージのファンアウトエリア内に配設されており、且つ、機械的安定性をパッケージ化されたチップ及びアンテナモジュール２０２に対して提供している。同様に、コーナーはんだボール２１０ｃが、機械的安定性をパッケージに対して提供するのみならず、パッケージ化されたチップ及びアンテナモジュール２０２が印刷回路基板（ＰＣＢ）上に設置されると共にこれに対してはんだ付けされた際に支持をパッケージ再配線層２２０のコーナーに対して提供している。いくつかの実施形態においては、ダミーはんだボール２１０ｄ及びコーナーはんだボール２１０ｃは、ＲＦチップ２０６に対する電気的接続を提供する接続はんだボール２１０ｒ上における機械的応力を軽減することにより、反復された温度サイクリングなどの様々な機械的応力にパッケージ再配線層２２０が耐えられるようにしている。

図２ｃは、再配線層又は基板２５３上に配設されたＲＦチップ２５１を含む一実施形態のレーダートランシーバ装置２５０を示している。送信受信パッチアンテナ２５２並びに受信パッチアンテナ２５４及び２５６が、ＲＦチップ２５１に結合されており、且つ、ｚ方向における放射パターン２７０を有する。更には、送信受信Ｙａｇｉ−Ｕｄａアンテナ２５２並びに受信Ｙａｇｉ−Ｕｄａアンテナ２５８及び２６０が、ＲＦチップ２５１に結合されており、且つ、ｙ方向における放射パターン２７２を有する。いくつかの実施形態において、受信パッチアンテナ２５４及び２５６並びにＹａｇｉ−Ｕｄａアンテナ２５８及び２６０は、「ハーフボール」放射パターン２７４を形成するべく組み合わせられている。

図３は、本発明の別の実施形態によるパッケージ基板３００を示している。図示のように、ＲＦチップ３０４が、パッケージ基板３００上において配設されており、且つ、それぞれ、送信回路ＴＸ１及びＴＸ２を介して送信パッチアンテナ３１０ａ及び送信パッチアンテナ３１０ｂに結合されている。受信パッチアンテナ３０８ａ〜ｄを含む受信パッチアンテナシステム３０６は、ＲＦチップ３０４上において受信回路ＲＸ１、ＲＸ２、ＲＸ３、及びＲＸ４に結合されている。図示のように、パッケージ基板３００のレイアウトは、アンテナを幾何学的に離隔させることにより、且つ、アンテナを接地壁３１４を介して絶縁することにより、受信パッチアンテナシステム３０６と送信パッチアンテナ３１０ａ及び３１０ｂの間の絶縁を提供している。一実施形態においては、接地壁３１４は、接地されたはんだボールのアレイを使用して実装されている。

ＲＦチップ３０４に対する電気的接続を提供するはんだボール３１６に加えて、受信パッチアンテナシステム３０６に隣接した状態において配設されたダミーはんだボール３１２及びコーナーダミーはんだボール３１８は、機械的安定性をパッケージに対して提供しているのみならず、更なる機械的接続及びアライメント能力をパッケージ基板３００がはんだ付けされる基板に対して提供している。一実施形態においては、パッケージ基板３００の物理的寸法は、約１４ｍｍ×１４ｍｍである。或いは、この代わりに、パッケージ基板３００は、異なるサイズであってもよい。

一実施形態においては、受信パッチアンテナシステム３０６は、ＲＦシステムによって送信される信号周波数の波長λのなんらかの倍数又は分数ｘだけ離隔した中心を有する正方形構成において構成された正方形のパッチアンテナ３０８ａ、３０８ｂ、３０８ｃ、及び３０８ｄを含む。いくつかの実施形態においては、ｘは、約１／２〜約２／３である。或いは、この代わりに、ｘは、この範囲外であってもよい。代替実施形態においては、特定のシステムの仕様に応じて、受信パッチアンテナシステム３０６を実装するべく、４超又は４未満の数のパッチアンテナが使用されてもよい。

図４ａは、回路基板４２４上に配設された一実施形態のＲＦシステム／アンテナパッケージ４２０の断面図を示している。埋め込み型のウエハレベルのボールグリッドアレイ（ｅｍｂｅｄｄｅｄ Ｗａｆｅｒ Ｌｅｖｅｌ Ｂａｌｌ ｇｒｉｄ ａｒｒａｙ：ｅＷＬＢ）パッケージを対象とした特定の実施形態においては、ＲＦシステム／アンテナパッケージ４２０は、厚さが約４５０μｍのモールディング材料層４０２と、厚さが約２０μｍのモールディング材料層の下方に配設された低温度係数（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏｅｆｆｉｃｉｅｎｔ：ＬＴＣ）層４０４と、を含む。様々なパッチアンテナは、７．５μｍの再配線層（ＲＤＬ）４０６を使用することにより、実装されている。一実施形態においては、様々な送信及び受信回路を含むＲＦチップ４１０は、モールディング材料４０２内の空洞内に配設されている。いくつかの実施形態においては、ＲＦシステム／アンテナパッケージ４２０は、パッケージの基板内の様々な受動型装置のルーティング及び／又は実装のために使用される更なる導電層を含んでもよい。又、本発明の代替実施形態においては、ＢＧＡ又はＡＴＳＰＬ（Ａｄｖａｎｃｅｄ Ｔｈｉｎ Ｓｍａｌｌ Ｌｅａｄｌｅｓｓ）パッケージなどのその他のパッケージタイプが使用されてもよい。

一実施形態においては、ＲＦシステム／アンテナパッケージ４２０は、はんだボール４０８を介して回路基板４２４上に取り付けられている。回路基板４２４は、銅接地層４１４上に配設されたＦＲ４材料を使用することにより、実装されてもよい。或いは、この代わりに、ＲｏｇｅｒｓのＰＣＢ材料などのその他の材料が使用されてもよい。いくつかの実施形態においては、回路基板４２４は、当技術分野において既知の更なる導電性及び絶縁性層を含んでもよい。ＦＲ４材料４１２は、厚さが１６５μｍであってもよく、且つ、銅接地層４１４は、いくつかの実装形態においては、厚さが約３５μであってもよいが、その他の厚さが使用されてもよい。一実施形態においては、アンテナパッチと銅接地層４１４の間に十分に大きなギャップを提供するべく、ＲＦシステム／アンテナパッケージ４２０の下部部分は、約２５０ミクロンだけ、回路基板４２４の上部部分から離隔している。このような離隔は、回路基板４２４の下部層として銅接地層４１４を有することにより、更に改善されてもよい。

図４ｂは、回路基板４２４上に配設されたＲＦシステム／アンテナパッケージ４２０の切取三次元図を示している。チップ４１０を収容するＲＦシステム／アンテナパッケージ４２０のセクションは、ＲＦシステム／アンテナパッケージ４２０の残りの部分に対するチップ４１０の相対的な位置を示すべく、領域４２２として表記されている。図４ｃは、はんだボール４０８を介して回路基板４２４上に取り付けられたＲＦシステム／アンテナパッケージ４２０の断面図を示している。

ＲＦシステム／アンテナパッケージ４２０の様々な層及びＲＦシステムパッケージが配設される基板に使用される様々な例示用の物理的寸法及び様々な材料は、特定の例に過ぎないことを理解されたい。本発明の代替実施形態においては、その他の物理的寸法及び適切な材料が様々な層に使用されてもよい。

図５は、図３に示されている実施形態の４要素受信アンテナシステム３０６のアンテナパターン５００を示す三次元プロットを示している。図示のように、アンテナパターン５００は、Ｚ方向において方向付けられたメインローブと、Ｘ軸及びＹ軸と交差するサイドローブと、を有する。一実施形態においては、それぞれのサイドローブは、４つの受信パッチアンテナのそれぞれに対応している。代替実施形態によるパッチアンテナは、異なるアンテナパターンを有してもよいことを理解されたい。

図６ａは、上述の様々な実施形態に示されているＲＦチップを実装するべく使用されうる実施形態のＲＦＩＣ６００を示している。一実施形態においては、ＲＦＩＣ６００は、ＲＦＩＣ６００の上部エッジに沿って配設された４つの受信チャネルと、それぞれ、ＲＦＩＣ６００の左及び右側上に配設された２つの送信チャネルと、を含む。図示のように、個々の受信チャネルのそれぞれは、ピンＲＦ＿ＲＸ１、ＲＦ＿ＲＸ２、ＲＦ＿ＲＸ３、及びＲＦ＿ＲＸ４において受信された個々のＲＦ信号をラインＩＦ１、ＩＦ２、ＩＦ３、及びＩＦ４において中間周波数にダウン変換する個々の変圧器６０２及びミキサ６０４を含む。第１送信チャネルは、ピンＲＦ＿ＴＸ１ｐ及びＲＦ＿ＴＸ１ｎに信号を供給する変圧器６２４及びパワー増幅器６２２を含み、且つ、第２送信チャネルは、変圧器６１８及びミキサ６１６を含む。一実施形態においては、ミキサ６１６は、ピンＢＰＳＫにおいて導入されたバイポーラ位相偏移変調（ＢＰＳＫ）データを使用して搬送波を変調するべく、起動されている。従って、ミキサ６１６は、ＢＰＳＫ変調器として機能してもよい。特定の一例においては、ミキサ６１６を使用することにより、約１０００ＭＢｓのデータレートがサポートされている。代替実施形態においては、データは、その他のデータレートにおいて、且つ、その他の変調方式を使用することにより、変調されてもよい。ミキサ６１６が、例えば、第２送信チャネルが入射レーダー信号を提供している期間において起動されない際には、局部発振器（ＬＯ）バッファ６１２によって提供される信号は、出力ピンＲＦ＿ＴＸ２ｐ及びＲＦ＿ＴＸ２ｎに提供される。

第１及び第２送信チャネルは、送信されたパワーを計測するべく、個々のパワーセンサ６２６及び６２０を更に含んでもよく、これらのパワーセンサは、当技術分野において既知のパワーセンサ回路及びシステムを使用して実装されうる。このようなパワーセンサは、限定を伴うことなしに、ダイオード検出器及び対数パワー検出器を含んでもよい。パワーセンサ６２６及び６２０の出力のみならず、温度センサ６３０の出力は、マルチプレクサ６３４を介して外部ピンにおいて選択可能である。いくつかの実施形態においては、第１及び第２送信チャネルの出力振幅は、デジタル−アナログコンバータ６１４を使用して調節されてもよい。このような出力振幅に対する調節は、パワーセンサ６２０及び６２６によって計測されるパワーに基づいて実施されてもよい。

一実施形態においては、様々なミキサ及びトランスミッタに結合されたＬＯ信号は、約５７ＧＨｚ〜約６６ＧＨｚの周波数を有するが、特定の実施形態及びその仕様に応じて、この範囲外の周波数が使用されてもよい。図示のように、ＬＯ信号は、ＶＣＯ６３６を使用して生成され、且つ、パワースプリッタ６０８によって分割される前に、まずは、ＬＯバッファ６２８によってバッファされている。図示のように、３路ウィルキンソンパワースプリッタが使用されているが、その他の実施形態においては、ウィルキンソンパワースプリッタは、ＬＯ信号を３つよりも多くの又は少ない数の出力に分割してもよい。更には、当技術分野において既知のその他のパワースプリッタ回路、システムトポロジーが使用されてもよい。一実施形態においては、ＶＣＯ６３６の周波数は、ピンＶｔｕｎｅを介して外部位相ロックループ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ：ＰＬＬ）回路（図示されてはいない）を使用することにより、チューニングされている。パワースプリッタ６０８の出力は、ＬＯバッファ６０６、６１０、及び６１２の出力に結合されている。

分割された出力を外部ＰＬＬ回路に提供するべく、周波数分割器６３２が使用されてもよい。特定の一実施形態においては、周波数分割器６３２の分割器比率は、１６と８１９２の間において選択可能である。或いは、この代わりに、特定の用途及びその仕様に応じて、その他の分割器比率が使用されてもよい。又、更なる代替実施形態においては、位相検出器及びチャージポンプなどの残りのＰＬＬコンポーネントがＲＦＩＣ６００上に配設されてもよい。

一実施形態においては、ＲＦＩＣ６００の様々なモード及び機能は、シリアル周辺機器インターフェイス（Ｓｅｒｉａｌ Ｐｅｒｉｐｈｅｒａｌ Ｉｎｔｅｒｆａｃｅ：ＳＰＩ）６３８を介してデジタル方式で制御されてもよい。或いは、この代わりに、Ｉ２ＣインターフェイスＭＩＰＩ／ＲＦＦＥなどのその他のインターフェイスを使用することもできよう。

図６ｂは、図６ａに示されている回路図に対応したＲＦＩＣ６００の例示用のレイアウトを示している。一実施形態においては、ＲＦＩＣ６００は、ＳｉＧｅプロセスにおいて実装されている。或いは、この代わりに、ＲＦＩＣ６００を実装するべく、その他のプロセスが使用されてもよい。

図７は、実施形態の概念を使用した一実施形態のレーダーに基づいたジェスチャ認識システム７００を示している。図示のように、レーダートランシーバ装置７０２は、入射ＲＦ信号を送信アンテナ７２０ａ及び／又は送信アンテナ７２０ｂを介してジェスチャを実行する手７３２に送信すると共に反射されたＲＦ信号を受信アンテナ７２２ａ〜ｄを含むアンテナアレイを介して受信するように構成されている。レーダートランシーバ装置７０２は、受信アンテナ７２２ａ〜ｄに結合されたレシーバフロントエンド７１２と、送信アンテナ７２０ａに結合された第１トランスミッタフロントエンド７０４、及び送信アンテナ７２０ｂに結合された第２トランスミッタフロントエンド７１０を含む。レーダー回路７０６は、第１及び第２トランスミッタフロントエンド７０４及び７１０に送信される信号を提供すると共にレシーバフロントエンド７１２を介して信号を受信する。処理回路７０８は、受信された信号を処理するのみならず、第１トランスミッタフロントエンド７０４及び第２トランスミッタフロントエンド７１０によって生成される送信を制御している。いくつかの実施形態においては、レーダーに基づいたジェスチャ認識システム７００は、アンテナの前方の視野（Ｆｉｅｌｄ Ｏｆ Ｖｉｅｗ：ＦＯＶ）内のそれぞれのターゲットの相対速度、距離、及び位相が計測されるように、デジタルビーム形成ホログラフィックレーダーを実現するべく、２つの送信チャネル及び４つの受信チャネルを有する周波数変調連続波（ＦＭＣＷ）レーダーセンサとして実装されている。

動作の際に、手７３２の位置及びジェスチャは、レーダートランシーバ装置７０２及び／又はこれに対して結合されたその他の処理回路によって検出されうる。例えば、レーダートランシーバ装置７０２は、コンピュータシステム、機器、又はその他の装置に結合されてもよく、且つ、検出されたジェスチャは、コンピュータシステム又は様々な装置に対する入力として使用されてもよい。例えば、２つの指が互いに軽く叩くジェスチャは、「ボタンの押下」として解釈することが可能であり、或いは、親指とその他の指を回転させるジェスチャは、ダイヤルを回しているものとして解釈してもよい。

本明細書において記述されているその他の実施形態と同様に、レーダートランシーバ装置７０２又はレーダートランシーバ装置７０２の一部分は、第１トランスミッタフロントエンド７０４、第２トランスミッタフロントエンド７１０、レシーバフロントエンド７１２のみならず、送信アンテナ７２０ａ及び７２０ｂ並びに受信アンテナ７２２ａ〜ｄを収容するパッケージ内において実装されてもよい。いくつかの実施形態においては、レーダートランシーバ装置７０２は、回路基板上に配設された１つ又は複数の集積回路として実装されてもよく、且つ、送信アンテナ７２０ａ及び７２０ｂ並びに受信アンテナ７２２ａ〜ｄは、集積回路に隣接した状態で回路基板上において実装されてもよい。

図８ａ〜８ｄは、ＦＭＣＷレーダーの基本的動作を示している。図８ａは、プロセッサ８０２、送信回路８０４、送信アンテナ８０８、受信回路８０６、及び受信アンテナ８１０を含むＦＭＣＷレーダーシステム８００の概略図を示している。動作の際に、送信回路８０４は、近接したターゲット８１２及び離れたターゲット８１４によって反射される可変周波数を有するＲＦ信号を送信する。反射されたＲＦエネルギーは、アンテナ８１０及び受信回路８０６によって受信され、且つ、受信された信号は、当技術分野において既知の様々なターゲット分類アルゴリズムを実行するプロセッサ８０２によって処理される。

図８ｂは、ＦＭＣＷシステムの波形図を示している。信号８２２は、送信回路８０４によって送信されたレーダー信号の周波数を表しており、信号８２４は、近接したターゲット８１２によって反射された信号の周波数を表しており、且つ、信号８２６は、離れたターゲット８１４によって反射された信号を表している。送信信号の送信から近接したターゲット８１２によって反射された信号の受信までの遅延は、ｔ_ａであり、且つ、送信された信号から離れたターゲット８１４によって反射された信号の受信までの遅延は、ｔ_ｂである。これらの受信における時間遅延は、送信された信号と受信された信号の間の周波数オフセットを生成する。様々な実施形態において、送信された信号は、送信された信号と受信された信号の間の周波数の差を表す中間周波数信号を生成するべく、受信された信号と混合されている。又、図示されているように、送信された信号８２２から近接したターゲット８１２からの受信された反射信号８２４までの周波数の差は、ＩＦ_１ａであり、且つ、送信された信号８２２から離れたターゲット８１４からの受信された反射信号８２６までの周波数の差は、ＩＦ_１ｂである。図示のように、ＦＭＣＷレーダーシステムの帯域幅ＢＷは、最大及び最小送信信号の間の差に関係付けられている。

図示のように、図８ｃにおいて、ＦＭＣＷシステムの分解能は、システムの上述の帯域幅ＢＷと関係付けられている。具体的には、距離分解能は、次式のように表現することが可能であり、

ここで、ｃは、光の速度であり、Δｆは、傾斜した周波数の最小及び最大周波数の間の差である。実施形態においては、弁別されうる２つの近接したターゲットの間の最小距離は、ΔＲである。図８ｄに示されているように、実施形態のＦＭＣＷシステムによって識別されうる最小及び最大距離は、それぞれ、５０ｃｍと５ｍである。

図９ａは、例えば、一実施形態のジェスチャ認識システムにおいて使用されうる実施形態のレーダーシステム９００のブロックダイアグラムを示している。図示のように、レーダーシステム９００は、ベースバンド処理回路９０１に結合されたＲＦフロントエンド９０２を含む。レーダーシステム９００の受信経路は、受信アンテナ９２２ａ〜ｄ、ＲＦフロントエンド９０２内の受信信号経路、ベースバンドフィルタ９１２、及び帯域通過フィルタ９１２の出力をデジタル化するベースバンド処理回路９０１内の４チャネルアナログ−デジタルコンバータ（ＡＤＣ）を含む。このデジタル化された受信信号は、ＦＦＴコア９２４及びベースバンド処理回路９０１内のその他のデジタル信号処理要素によって更に処理されてもよい。

送信経路は、レーダーシステム９００の様々な要素の間において共有されうるクロック生成回路を含む。一実施形態においては、ＲＦフロントエンド９０２内のオンボードＶＣＯを制御するべく、掃引周波数信号が位相ロックループ（ＰＬＬ）回路９１０を使用して生成されている。図示のように、ＰＬＬ９１０は、水晶発振器９０８を基準として参照しており、この水晶発振器９０８も、クロック分割器９１４を介してベースバンド処理回路９０１にクロックを提供している。一代替実施形態においては、ベースバンド処理回路９０１内において実装されたソフトウェアＰＬＬが、デジタル−アナログコンバータ（ＤＡＣ）９１６及び低域通過フィルタ及び／又は積分器９０６を介してＲＦフロントエンド９０２内のオンボードＶＣＯの周波数を制御している。それぞれ、ＲＦフロントエンド９０２、ベースバンド処理回路９０１内のアナログ回路、及びベースバンド処理回路９０１内のデジタル回路用の調節された電源電圧を提供するべく、別個の電圧レギュレータ９３２、９３４、及び９３６が使用されてもよい。

一実施形態においては、ＲＦフロントエンド９０２は、本明細書において記述されているパッケージ化されたＲＦシステム／アンテナパッケージを使用して実装されてもよい。例えば、図６ａ及び図６ｂの実施形態によるＲＦＩＣは、一実施形態のパッケージ化されたアンテナ内において配設されてもよく、或いは、パッチアンテナを有する回路基板上において取り付けられてもよい。

一実施形態においては、レーダーシステム９００は、視野（ＦＯＶ）をスキャンするべく、高速のチャープを使用している。例えば、レーダーシステム９００の周波数生成回路は、１２５ｕｓにおいて７ＧＨｚを掃引するように構成されてもよい。或いは、この代わりに、その他の周波数範囲及び掃引時間が使用されてもよい。圧縮パルスと呼称されうる相対的に高速のチャープを使用することにより、相対的に小さなピークパワーを生成し、これにより、周波数における様々な放出マスク要件の充足を容易にしてもよい。更には、いくつかの実施形態においては、掃引周波数信号を使用することにより、鋭いパルス生成器の使用を回避している。

上述のように、レーダーシステム９００は、ＰＬＬ９１０を利用してもよく、これは、いくつかの実施形態においては、フラクショナルＮ型ＰＬＬとして実装されてもよい。一例においては、フラクショナルＮ型ＰＬＬは、約４ＧＨｚの出力周波数を生成する１６という分割比率を有する分割器によって後続された６４ＧＨｚのＶＣＯを使用することにより、実装されている。いくつかの実施形態においては、ＶＣＯ及び分割器は、図６ａに示されているＲＦＩＣ６００と同様の方式により、ＲＦフロントエンド回路９０２内において実装されてもよく、且つ、ＰＬＬ９１０内において、位相−周波数検出器（Ｐｈａｓｅ−Ｆｒｅｑｕｅｎｃｙ Ｄｅｔｅｃｔｏｒ：ＰＦＤ）、チャージポンプ、及びループフィルタが実装されている。或いは、この代わりに、例えば、フラクショナルモードにおけるＰＬＬの最小分割器比率、ＰＬＬループ帯域幅、帯域内位相ノイズを低減すると共にスパーを高周波数にシフトさせるための最大ＰＦＤ周波数、ランプにおける周波数分解能、低ノイズの小型高周波水晶発振器の利用可能性などを考慮することにより、その他のＶＣＯ周波数及び分割器比率が選択されてもよい。図示の実施形態においては、水晶発振器９０８は、８０ＭＨｚの周波数を生成しているが、その他の実施形態においては、その他の水晶発振器周波数が使用されてもよい。

その他の実施形態においては、ソフトウェアＰＬＬが使用されてもよい。図示のように、ソフトウェアＰＬＬは、ＲＦフロントエンド回路９０２（ＶＣＯ及び分割器を含む）、ＲＦフロントエンド９０２の分割器の出力をサンプリングするＡＤＣ９２２、周波数の線形化をチューニングするアルゴリズムを適用するマイクロコントローラ、ＤＡＣ９１６及び低域通過フィルタ、並びに／或いは、ＲＦフロントエンド回路９０２内のＶＣＯ用のチューニング電圧を提供する積分器９０６を含むループを有する。いくつかの実施形態においては、ＲＦシステム９００は、動作のためにいずれかが選択されるように、ＰＬＬ９１０と、ＤＡＣ９１６及び低域通過フィルタ及び／又は積分器９０６を利用したソフトウェアＰＬＬと、の両方を有するように構成されてもよい。

水晶発振器９０８が８０ＭＨｚにおいて約２ｐｓのＲＭＳジッタを有するクロックを生成している一実施形態においては、プリスケーラの分割器比率は、信号に関連するジッタが、水晶発振器９０８に関連するジッタよりも一桁だけ大きくなるように選択されてもよい。従って、性能に対するＡＤＣ９２２のサンプリングのジッタの影響は、相対的に小さい。いくつかのケースにおいては、プリスケーラの分割器比率は、出力周波数がＡＤＣの帯域幅内に含まれることを保証するべく、十分に大きくなるように選択されている。一実施形態においては、プリスケーラの出力周波数が７ＭＨｚの範囲内となるように、８１７２という分割器比率が使用されている。いくつかの実施形態においては、ＡＤＣ９２２のサンプリングレートは、ＲＦフロントエンド９０２の出力周波数がアンダーサンプリングされるように、選択されてもよい。例えば、一実施形態においては、７ＭＨｚの出力は、約２Ｍｓｐｓのサンプリングレートにおいてサンプリングされている。或いは、この代わりに、特定の実施形態及びその仕様に応じて、その他の分割器比率、出力周波数、及びサンプリング周波数が使用されてもよい。

一実施形態においては、ＩＦ信号のフルダイナミックレンジがＡＤＣ９２２のフルスケールインプットに対応するようにＩＦ信号の利得をスケーリングするべく、可変利得増幅器（Ｖａｒｉａｂｌｅ Ｇａｉｎ Ａｍｐｒｉｆｉｅｒ：ＶＧＡ）９２１がＲＦフロントエンド９０２の中間周波数（ＩＦ）出力とＡＤＣ９２２の間において結合されている。エイリアシングを防止すると共に／又はＩＦ信号の周波数成分を対象のスキャニング範囲に制限するべく、帯域通過フィルタ９１２がＡＤＣの前段に結合されてもよい。例えば、一実施形態においては、帯域通過フィルタ９１２は、５ｃｍ〜１ｍなどの対象のスキャニング範囲に周波数成分を制限するべく、約８ＫＨｚという最小周波数及び約２５０ＫＨｚという最大周波数を有する。或いは、この代わりに、その他のスキャニング範囲を容易にするべく、その他の帯域幅が使用されてもよい。

一実施形態においては、当技術分野において既知の電源回路及びシステムを使用することにより、電圧レギュレータ９３２、９３４、及び９３６が実装されてもよい。例えば、様々なコンポーネント用の約３．３ＶのＤＣ電圧を提供するべく、低ドロップアウト（Ｌｏｗ ＤｒｏｐＯｕｔ：ＬＤＯ）レギュレータが使用されてもよい。いくつかの実施形態においては、相対的に高い局所的電圧を提供するべく、チャージポンプが使用されてもよい。例えば、相対的に高いチューニング電圧を有するＶＣＯを利用した実施形態においては、ＶＣＯのフルチューニング範囲を使用するべく、チャージポンプを使用して３．３Ｖ電源電圧を最大で５Ｖに変換してもよい。３．３Ｖ及び５Ｖは、例示用の例に過ぎず、且つ、その他の実施形態のシステムにおいては、その他の電圧が生成されてもよいことを理解されたい。

一実施形態においては、ベースバンド処理回路９０１は、実施形態のレーダーシステム９００との間の通信を促進するべく、ユニバーサルシリアルバス（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ：ＵＳＢ）インターフェイス９１８を更に含んでもよい。例えば、レーダーシステム９００の状態が設定されてもよく、且つ、計測されたデータは、ＵＳＢインターフェイス９１８を使用して受信されてもよい。ＵＳＢインターフェイス９１８は、当技術分野において既知のＵＳＢインターフェイス回路を使用して実装されてもよい。又、ベースバンド処理回路９０１は、ＳＰＩインターフェイス９０４を介してＲＦフロントエンド９０２を制御するのみならず、ＶＧＡ９２１及びＰＬＬ９１０などのその他のシステムコンポーネントを制御するべく、シリアル周辺機器インターフェイス（ＳＰＩ）９２０を含んでもよい。又、ＲＦフロントエンド９０２の様々なアンテナ構成を迅速に判定するべく、ベースバンド処理回路９０１内にルックアップテーブル（Ｌｏｏｋｕｐ Ｔａｂｌｅ：ＬＵＴ）９１７が含まれてもよい。

一例においては、レーダーシステム９００は、上述の式（１）に従って約２ｃｍという距離分解能に対応した約７ＧＨｚという変調帯域幅を有することにより、約５０ｃｍという最大距離Ｒ_ｍａｘを有するように構成されてもよい。従って、５０ｃｍの最大検出距離Ｒ_ｍａｘは、２５個の距離ゲートに対応している。

一例においては、最小ＩＦ周波数及び最大ＩＦ周波数は、次式のように表現されうる。

上述の式（２）及び（３）によれば、７ＧＨｚという帯域幅及びτ＝１２５μｓという掃引時間の場合に、最小ＩＦ周波数ＩＦ_ｍｉｎは、約８ＫＨｚであり、最大ＩＦ周波数ＩＦ_ｍａｘは、約２００ＫＨｚである。いくつかの実施形態においては、最小ＩＦ周波数ＩＦ_ｍｉｎは、受信された信号の周波数成分を受信されたＩＦ出力の１／ｆノイズコーナー周波数を上回るようにシフトさせるべく、選択されている。いくつかのケースにおいては、相対的に低い１／ｆノイズコーナー周波数は、相対的に低速の周波数ランプに対応している。従って、ＳｉＧｅバイポーラトランジスタなどの相対的に低い１／ｆノイズコーナー周波数を有する装置は、相対的に小さな帯域幅を有する実施形態のＲＦシステムと互換性を有しうる。逆に、ＣＭＯＳなどの相対的に高い１／ｆノイズコーナー周波数を有する技術は、相対的に高速のランプ及び相対的に大きな帯域幅を使用することにより、サポートされうる。

この例においては、ＡＤＣ９２２のために、２Ｍｓ／ｓというサンプルレートが使用されてもよく、この結果、エイリアシングを防止するべく、１０×のオーバーサンプリング比率が得られる。更には、ＡＤＣ９２２に先行する帯域通過フィルタ９１２を成形するべく、ＩＦ周波数ＩＦ_ｍｉｎ及び最大ＩＦ周波数ＩＦ_ｍａｘが使用されてもよい。

送信側においては、約０．５Ｖ〜約５．５Ｖというチューニング範囲及び約１ＧＨｚ／Ｖという最小利得Ｋ_ｖｃｏを有するＶＣＯを使用することにより、７ＧＨｚの帯域幅が実装されてもよい。ＤＡＣ９１６及びレベルシフタを使用することにより、チューニング電圧が生成されてもよい。一実施形態においては、５Ｍｓ／ｓにおいて動作する２つの１２ビットＤＡＣが、ＶＣＯ用のチューニング電圧を提供するべく使用されている。５Ｍｓ／ｓにおいて、１２５μｓの周波数掃引は、両方の１２ビットＤＡＣについてマイクロコントローラのＬＵＴ内に保存される約６２５個の点又は約１．２５ｋＢに対応している。これらの仮定の下に、２つの隣接する周波数点の間の周波数ステップは、約５．６ＭＨｚである。一実施形態においては、積分器９０６のために、約１３０ｎｓという時定数が使用されている。

更なる例においては、レーダーシステム９００は、上述の式（１）による約２ｃｍという距離分解能に対応した約７ＧＨｚという変調帯域幅を有することにより、約５ｍという最大距離Ｒ_ｍａｘを有するように構成されてもよい。従って、約５ｍという最大検出距離Ｒ_ｍａｘは、２５０個の距離ゲートに対応している。

上述の式（２）及び（３）によれば、７ＧＨｚという帯域幅及びτ＝２５０μｓという掃引時間の場合に、最小ＩＦ周波数ＩＦ_ｍｉｎは、約４ＫＨｚであり、且つ、最大ＩＦ周波数ＩＦ_ｍａｘは、約１ＭＨｚである。一例においては、約２Ｍｓ／ｓ〜約２．４Ｍｓ／ｓというサンプリングレートがＡＤＣ９２２について使用されてもよく、これは、エイリアシングを防止するべく、２×〜２．４×というオーバーサンプリング比率に対応している。

送信側において、７ＧＨｚという帯域幅は、約０．５Ｖ〜約５．５Ｖというチューニング範囲及び約１ＧＨｚ／Ｖという最小利得Ｋｖｃｏを有するＶＣＯを使用することにより、実装されてもよく、ここで、チューニング電圧は、以前の例と同様に、５Ｍｓ／ｓにおいて動作する２つの１２ビットＤＡＣによって提供される。或いは、この代わりに、７ＧＨｚを下回る帯域幅が使用されてもよい。例えば、いくつかの実施形態においては、２ＧＨｚ〜８ＧＨｚという帯域幅が使用されてもよい。或いは、この代わりに、特定のシステム及びその仕様に応じて、この範囲外の帯域幅が使用されてもよい。５Ｍｓ／ｓにおいて、２５０μｓの周波数送信は、両方の１２ビットＤＡＣについてマイクロコントローラのＬＵＴ内に保存される約１２５０個の点又は約２．５ｋＢに対応している。これらの仮定の下に、２つの隣接した周波数点の間の周波数ステップは、約２．８ＭＨｚである。一実施形態においては、積分器９０６のために、約２５０ｎｓという時定数が使用されている。

上述の様々なパラメータは、実施形態のレーダーシステムに適用されうるパラメータのいくつかの例に過ぎないことを理解されたい。代替実施形態においては、その他の帯域幅、チューニング範囲、ＩＦ周波数、サンプリングレート、ビット分解能、掃引時間、及びＬＵＴ幅が使用されてもよい。

図９ｂは、図９ａのシステムが実装されうる１つの方法を示す一実施形態のレーダーシステム９５０のブロックダイアグラムを示している。図示のように、レーダーシステム９５０は、マイクロコントローラ集積回路（ＩＣ）９５４に結合されたＲＦフロントエンド９５２を含む。ＲＦフロントエンド９５２は、４つの受信チャネルＲｘ１〜Ｒｘ４と、２つの送信チャネルＴｘ１及びＴｘ２と、を含むトランシーバ回路９５８を含む。或いは、この代わりに、トランシーバ回路９５８は、更に多くの又は少ない数の送信及び／又は受信チャネルを含んでもよい。トランシーバ回路９５８は、信号集積回路上において、或いは、複数の集積された且つ／又は個別の回路を使用することにより、実装されてもよい。

マイクロコントローラ回路は、トランシーバ９５８のＩＦ出力をアナログからデジタルのドメインに変換するＡＤＣ回路９６０を含む。ＡＤＣ回路９６０のデジタル出力は、ＵＳＢインターフェイス９６６に直接的にルーティングされてもよく、或いは、デジタル処理ブロック９６２にルーティングされてもよい。代替実施形態においては、ＵＳＢインターフェイス９６６は、低電圧差分信号（Ｌｏｗ Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｉｎｇ：ＬＶＤＳ）又はモバイル産業プロセッサインターフェイス（Ｍｏｂｉｌｅ Ｉｎｄｕｓｔｒｙ Ｐｒｏｃｅｓｓｏｒ Ｉｎｔｅｒｆａｃｅ：ＭＩＰＩ）などのその他のタイプの並列又は直列インターフェイスを使用して実装されてもよい。

いくつかの実施形態においては、低ドロップアウトレギュレータ９５６が、ＲＦフロントエンド９５２及びマイクロコントローラ集積回路９５４に対して電源電圧を提供している。様々な実施形態においては、マイクロコントローラ集積回路９５４は、汎用の又は用途固有の集積回路を使用して実装されてもよい。

動作の際に、トランシーバ回路９５８は、送信チャネルＴｘ１及びＴｘ２からの送信のための変化する周波数の信号を生成するべく、タイミング基準をソフトウェアＰＬＬ９６５から受け取っている。この変化する周波数の信号は、傾斜した正弦波であるか、或いは、レーダー送信用のその他の適切な信号であってもよい。一実施形態においては、タイミング基準は、ＲＦフロントエンド９５２内のＶＣＯ（図示されていない）用の制御電圧であってもよい。

いくつかの実施形態においては、マイクロコントローラ集積回路９５４は、ＲＦフロントエンド、トランシーバ回路９５８とＡＤＣ回路９６０の間において結合されているＶＧＡ（図示されていない）、ソフトウェアＰＬＬ９６５を制御するべく、使用されてもよい。或いは、この代わりに、ＶＧＡが外部回路又はＲＦフロントエンド９５２上において配設されてもよい。又、様々な実施形態においては、マイクロコントローラ集積回路９５４は、実施形態のレーダーシステムのその他のコンポーネントを収容するシステム基板上に配設されたその他の回路を制御するように構成されてもよい。

マイクロコントローラ集積回路９５４は、汎用集積回路を使用して実装されてもよく、或いは、用途固有の集積回路を使用して実装されてもよい。様々な実施形態においては、マイクロコントローラ集積回路９５４は、フラッシュメモリなどのプログラム可能な不揮発性メモリ内に保存されているファームウェアを含んでもよい。このファームウェアは、例えば、動作の際に、レーダーシステム９５０を構成するべく使用されてもよく、且つ、レーダーシステム９５０の未加工データを生成する機能を有効にするべく使用されてもよい。

一実施形態においては、トランシーバ回路９５８は、アンテナアレイに結合されており、且つ、当技術分野において既知のフェーズアレイ技法を使用して指向性ビームを提供するように構成されている。例えば、様々な遅延が受信チャネルＲｘ１〜Ｒｘ４の受信に対して適用されてもよい。受信角度θは、それぞれの受信チャネルの間の相対的遅延、受信された信号の波長λ、及びアンテナ要素の間の距離ｄに基づいている。いくつかの実施形態においては、マイクロコントローラ集積回路９５４は、本明細書において記述されている様々な実施形態のＦＭＣＷ方式の周波数生成を実装するソフトウェアＰＬＬに結合されたＦＭＣＷ生成器を含む。

図９ｃは、様々な実施形態のＲＦシステムにおいて使用されうるソフトウェアＰＬＬ９７０のブロックダイアグラムを示している。ソフトウェアＰＬＬは、高周波部分９７２、ベースバンド部分９７１、及び外部低域通過フィルタ９８６を含む。様々な実施形態においては、高周波部分９７２は、図９ａに示されているＲＦフロントエンド９０２などのフロントエンド集積回路上において実装されてもよく、且つ、ベースバンド部分９７１は、ベースバンド処理回路９０１などのベースバンド回路上において実装されてもよい。動作の際に、ＶＣＯ９７４は、入力電圧Ｖｔｕｎｅに従って設定された周波数を有する局部発振器出力信号ＬＯを提供する。局部発振器信号ＬＯは、分割された信号ＤｉｖＯｕｔを生成するべく、分割器９７６を使用して分割され、分割された信号ＤｉｖＯｕｔは、ＡＤＣ９７８を介してデジタル化される。ＡＤＣ９７８の機能は、例えば、サンプルを時間多重化することによるなどのように、図９ａに示されているＡＤＣ９２１を使用することにより、実装されてもよく、或いは、別個のアナログ−デジタルコンバータを使用することによって実装されてもよい。高速フーリエ変換（ＦＦＴ）９８０が、デジタル化された分割器出力を取得し、且つ、ＤＡＣ９８４によって生成される制御電圧にＦＦＴの出力をマッピングするべく、ルックアップテーブル９８２が使用される。良好な位相ノイズ性能を保証するべく、低域通過フィルタ９８６がＤＡＣ９８４の出力からの熱ノイズ及び量子化ノイズに対して使用されてもよい。様々な実施形態においては、ＦＦＴ９８０は、当技術分野において既知のデジタル信号処理ハードウェア及びソフトウェアを使用することにより、実装されてもよい。

ソフトウェアＰＬＬを利用した一実施形態においては、６０ＧＨｚのＶＣＯの位相ノイズに関し、以下の仮定が実施されている。
ＰＮｓｓｂ＠１０ｋＨｚ＝−５０ｄＢｃ／Ｈｚ、
ＰＮｓｓｂ＠１００ｋＨｚ＝−８０ｄＢｃ／Ｈｚ、
ＰＮｓｓｂ＠１ＭＨｚ＝−１００ｄＢｃ／Ｈｚ、及び
ＰＮｓｓｂ＠１０ＭＨｚ＝−１２０ｄＢｃ／Ｈｚ

図９ｄに示されているように、レーダー信号を送信アンテナＴ１及びＴ２から別個の時点において送信することにより、合成受信チャネルが実装されてもよい。例えば、第１期間において、第１レーダー信号が、アンテナＴ２上ではなく、アンテナＴ１上において送信され、且つ、結果的に得られた反射信号は、受信信号の第１の組を形成するべく、アンテナ要素Ｒ１、Ｒ２、Ｒ３、及びＲ４によってキャプチャされる。第２期間において、第２レーダー信号が、アンテナＴ１上ではなく、アンテナＴ２上において送信され、且つ、結果的に得られた反射信号は、受信信号の第２の組を形成するべく、アンテナ要素Ｒ１、Ｒ２、Ｒ３、及びＲ４によってキャプチャされる。アンテナＴ１及びＴ２の間の空間的な相違に起因し、受信信号の第１及び第２の組を組み合わせることにより、実施形態のレーダーシステムによって検知及び監視されている様々なターゲットの空間的情報を生成してもよい。

図１０ａは、送信パッチアンテナ１００２及び１００４並びに受信パッチアンテナ１００６が回路基板上において配設されている一実施形態のレーダーシステムの回路基板１０００を示している。いくつかの実施形態においては、回路基板１０００は、Ｒｏｇｅｒｓの３００３シリーズＰＣＢ材料などの低ε_ｒＰＣＢ材料を使用して実装されてもよい。又、回路基板１０００上には、ＲＦフロントエンドＩＣ１０２２、ＰＬＬ ＩＣ１０１０、ＰＬＬ ＩＣ１０１０をサポートするべく使用されうる積分器ＩＣ１００８、ＶＧＡ１０１２、マイクロコントローラ１０１４、並びに、低ドロップアウト電圧レギュレータ１０１６、１０１８、及び１０２０も示されている。パッチアンテナが使用されている実施形態においては、層積層体の接地プレーンは、変調された帯域幅全体をカバーするように、最適化されてもよい。様々な実施形態においては、ＰＣＢ上のアンテナ層と接地の間の距離は、数百ミクロンであり、この結果、アンテナ要素に十分な帯域幅及び利得を提供するギャップが可能となる。このようなギャップを実現するべく、接地プレーンは、ＰＣＢの第２層上に配置されてもよい。いくつかの実施形態の回路基板は、熱をＰＣＢの相対的に下方の層に伝達するべく、ＲＦフロントエンドＩＣ１０２２の下方において、且つ、マイクロコントローラ１０１４の周辺において、ブラインドビアを含んでもよく、この場合には、レーダー回路によって生成される熱を拡散させるべく、アルミニウムなどの伝導性層が使用される。

図１０ｂは、すべてのパッチアンテナがＲＦフロントエンドを収容するパッケージ１０３０内に埋め込まれている一実施形態のレーダーシステムの回路基板１０５０を示している。図１０ｃは、パッケージ１０５４が配設されている回路基板１０５０の斜視図及び断面を示している。一実施形態においては、パッケージ１０５４は、ＲＦフロントエンドＩＣ１０５２のみならず、様々なパッチアンテナを含む。このような実施形態は、図２、図３、及び図４の実施形態のとの関係において上述した原理を適用してもよい。

図１０ｄは、図１０ｂの実施形態に対応した部品搭載前の回路基板を示している。図示のように、ＲＦフロントエンドＩＣが配設されるランディングエリアは、ＦＲ４材料の第１層の下方の接地プレーンのみならず、熱ビアをも含む。

図１１は、一実施形態のシステムの制御アーキテクチャ１１００のブロックダイアグラムを示している。一実施形態においては、制御アーキテクチャは、マイクロコントローラ、マイクロプロセッサ、及び当技術分野において既知のその他の制御回路を使用することにより、実装されてもよい。制御アーキテクチャは、不揮発性メモリなどの一時的ではないコンピュータ可読媒体上に保存されているソフトウェア又はファームウェアを使用してプログラムされてもよく、或いは、システムが電源投入された際に揮発性メモリに読み込まれてもよい。

レーダーシステム１１０４は、全体的なフロー制御及びすべてのファームウェアモジュールの調整の責任を担っており、且つ、チャープを処理すると共にデータの後処理をリアルタイムで提供するべく、フレームシーケンサ１１０８が使用されている。受信及び送信アンテナを有効にすると共に実施形態のレーダーシステム内のアナログ及びＲＦ回路用のパワー制御を提供するべく、アンテナコントローラ１１１２が使用されている。チャープ生成器１１１０は、ハードウェアＰＬＬチップを制御するように構成されており、且つ／又は、ソフトウェアチャープ生成のためにデータをＤＡＣするように構成されてもよい。

通信プロトコル１１０２は、ホストコンピュータとの間におけるやり取りを提供しており、且つ、メッセージデータをフォーマットすると共にデータの完全性をチェックするように構成されてもよく、且つ、ターゲット検出アルゴリズム１１０６は、サンプリングされたＩＦデータを後処理するためのデジタル信号処理（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｉｎｇ：ＤＳＰ）機能を提供しており、且つ、ターゲット及びジェスチャを検出するように構成されてもよい。フロントエンドチップドライバ１１１４は、フロントエンド構成レジスタとインターフェイスしており、且つ、フロントエンド構成レジスタとの間においてＳＰＩインターフェイス上において伝達されるＳＰＩデータをセットアップする。一実施形態においては、ＰＬＬチップドライバ１１１３は、ＰＬＬチップ構成レジスタとインターフェイスしているのみならず、ＰＬＬチップに対してＳＰＩインターフェイス上において伝達される日付をセットアップしている。ＳＰＩドライバ１１２０は、データをＳＰＩインターフェイス上において送信するべく低レベル周辺機器レジスタ設定を処理しており、且つ、ＡＤＣドライバ１１２２は、ＡＤＣ用の低レベル周辺機器レジスタ設定を処理するのみならず、ＡＤＣ用のダイレクトメモリアクセス（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ：ＤＭＡ）をセットアップしている。ＤＡＣドライバ１１１８は、ＤＡＣ用の低レベル周辺機器レジスタ設定を処理しており、且つ、タイマドライバ１１２４は、リアルタイム処理のために定義されたインターバルにおいて信号を生成している。又、タイマドライバ１１２４は、ＡＤＣ用のサンプルクロックを生成してもよい。ＵＳＢ／ＶＣＯＭブロック１１１６は、低レベルＵＳＢ周辺機器レジスタ設定を処理しており、且つ、ＵＳＢ通信スタックを実装している。

様々な実施形態において、制御アーキテクチャ１１００は、自動トリガモード又は手動トリガモードにおいて、一実施形態のレーダーシステムを制御してもよい。自動トリガモードにおいては、コントローラは、フレームを構築するチャープのシーケンスをセットアップし、且つ、固定されたユーザー定義インターバルにおいてフレームを処理している。動作の際に、未加工のデータは、外部ホストコンピュータに送信され、且つ／又は、未加工データは、ターゲット及びジェスチャを検出するべく処理され、この場合に、処理済みのターゲット及びジェスチャデータは、外部ホストコンピュータに送信される。アンテナセットアップの再構成は、フレームのチャープの間において実行されてもよい。

一実施形態においては、フレームシーケンサは、開始コメントを外部ホストコンピュータから受信した際に動作を開始し、且つ、停止コメントが外部ホストコンピュータから受け取られる時点まで、動作を継続する。いくつかの実施形態においては、フレームシーケンサは、所与の数のフレームの後に自動的に停止している。電力を節約するべく、コントローラは、フレームの間においてＲＦ回路を部分的にターンオフしてもよい。

図１２は、一実施形態の自動トリガ動作モードのフロー図１２００を示している。ライン１２０２、１２０４、及び１２０６に沿ったボックスは、それぞれのステップにおけるデータの流れを示している。ライン１２０２上のボックスは、通信プロトコルブロック１１０２によって実行される活動を表しており、且つ、ライン１２０４上のボックスは、レーダーシステム１１０４、フレームシーケンサ１１０８、アンテナコントローラ１１１２、及びチャープ生成器１１１０などの制御ブロックによって実行される活動を表している。ライン１２０６上のボックスは、様々な低レベルドライバによって実行される活動を表している。

ステップ１２１０において、外部コンピュータがＡＤＣ及びチャープパラメータを送信している。パラメータは、サンプルレートなどのＡＤＣの動作を定義すると共に、送信される周波数ランプの特性を定義している。ステップ１２１２において、レーダーシステム１１０４が、所与のパラメータによってＡＤＣを構成している。ステップ１２１４において、外部コンピュータが、フレームシーケンス設定をフレームシーケンサ１１０８に送信しており、且つ、ステップ１２１６において、レーダーシステム１１０４が、送信された周波数ランプを定義するチャープシーケンスにより、フレームシーケンサ１１０８をセットアップしている。

ステップ１２１８において、開始コマンドが外部コンピュータから受信されている。この開始コマンドが受信されたら、レーダーシステム１１０４は、ステップ１２２０において、ＲＦ回路をパワーアップし、ステップ１２２２において、現在のチップ設定により、チャープ生成器１１１０又はハードウェアＰＬＬを構成し、且つ、ステップ１２２４において、フレームシーケンサ１１０８を開始する。フレームシーケンサ１１０８は、システムが停止する時点まで、望ましいレートにおいてフレームをトリガする（ステップ１２２６）。

一実施形態においては、フレームシーケンサ１１０８は、ステップ１２２８〜１２４２に従ってフレームをトリガしている。ステップ１２２８において、フレームシーケンサ１１０８がフレームをトリガしている。ステップ１２３０において、受信及び送信アンテナが、次のチャープのために有効とされており、且つ、ステップ１２３２において、フレームシーケンサ１１０８が、ＩＦサンプルデータのためのＤＭＡチャネルをセットアップしている。ステップ１２３４において、フレームシーケンサ１１０８が、周波数ランプを生成するようにチャープ生成器１１１０をトリガしている。次に、ステップ１２３６において、フレームシーケンサ１１０８がＡＤＣサンプリングを開始している。チャープが完了した際に、フレームシーケンサ１１０８は、サンプリングされたデータを外部コンピュータに送信し（ステップ１２３８）、且つ、フレームの次のチャープが処理される（ステップ１２４０）。いくつかの実施形態においては、フレームシーケンサ１１０８は、ステップ１２４２において、電力を節約するべく、アンテナをターンオフしている。ステップ１２４４において、停止コマンドが外部コンピュータから受け取られた際に、レーダーシステムは、ステップ１２４６において、ＲＦ回路を電源切断する。

一実施形態の手動トリガモードにおいては、アナログＲＦ回路は、外部ホストコンピュータからの開始コマンドの後に、電源投入されている。但し、いくつかの実施形態においては、ＲＦ回路は、継続的に電源投入されている。外部ホストコンピュータからコマンドを受け取った際に、チャープがトリガされ、且つ、チャープが完了した後に、サンプリングされたＩＦデータが外部ホストコンピュータに送信される。一実施形態においては、サンプリングされたデータには、なんらの処理も適用されていない。アンテナセットアップは、新しい設定を有する開始コマンドを送信することにより、任意の時点において変更されてもよい。チャープ設定は、いくつかの実施形態においては、任意の時点において変更されてもよい。

図１３は、一実施形態の手動トリガ動作モードのフロー図１３００を示している。ライン１３０２、１３０４、及び１３０６に沿ったボックスは、それぞれのステップにおけるデータの流れを示している。ライン１３０２上のボックスは、通信プロトコルブロック１１０２によって実行される活動を表しており、且つ、ライン１３０４上のボックスは、レーダーシステム１１０４、フレームシーケンサ１１０８、アンテナコントローラ１１１２、及びチャープ生成器１１１０などの制御ブロックによって実行される活動を表している。ライン１３０６上のボックスは、様々な低レベルドライバによって実行される活動を表している。

一実施形態においては、ステップ１３１０において、開始コマンドが外部コンピュータから受け取られている。この開始コマンドの受信の際に、レーダーシステム１１０４は、レーダーシステム内のＲＦ回路を電源投入（ステップ１３１２）、現在のチャープ設定によってチャープ生成器１１１０又はハードウェアＰＬＬを構成し（ステップ１３１４）、且つ、レーダーシステム内の受信及び送信アンテナを有効にする（ステップ１３１６）。ステップ１３１８において、レーダーシステム１１０４は、サンプリングされたデータのための内部ルーティングをセットアップしている。

ステップ１３２０において、ＡＤＣパラメータ及びチャープパラメータが外部コンピュータから受信されており、且つ、ステップ１３２２において、レーダーシステム１１０４が、受け取ったパラメータによってＡＤＣを構成している。ステップ１３２４において、レーダーシステム１１０４が、新しく受け取られたチャープ設定により、チャープ生成器１１１０又はハードウェアＰＬＬを構成している。

ステップ１３２６において、トリガコマンドが外部コンピュータから受け取られた際に、レーダーシステム１１０４は、ＩＦサンプルデータのためのＤＭＡチャネルをセットアップし（ステップ１３２８）、ステップ１３３０において、周波数ランプを生成するようにチャープ生成器１１１０をトリガし、且つ、ＡＤＣサンプリングを開始している（ステップ１３３２）。１３３４において、チャープ又は周波数ランプが完了した際に、レーダーシステム１１０４は、サンプリングされたデータをステップ外部コンピュータに送信している。外部コンピュータからの停止コマンドの受信の際に（ステップ１３３６）、レーダーシステム１１０４は、レーダーシステム内のＲＦ回路を電源切断している（ステップ１３３８）。

次に、図１４参照すれば、処理システム１４００のブロックダイアグラムが本発明の一実施形態に従って提供されている。処理システム１４００は、実施形態のレーダーシステム及び／又は実施形態のレーダーシステムにインターフェイスされる外部コンピュータ又は処理装置の各部分を実装するべく使用されうる汎用プラットフォーム及び一般的なコンポーネント及び機能を示している。処理システム１４００は、例えば、上述のプロセスを実行するように構成されたバス１４０８に接続された中央処理装置（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ：ＣＰＵ）１４０２、メモリ１４０４、及びマスストレージ装置１４０６を含んでもよい。処理システム１４００は、適宜、ローカルディスプレイ１４１２に対する接続性を提供するビデオアダプタ１４１０と、マウス、キーボード、プリンタ、テープドライブ、ＣＤドライブ、又はこれらに類似したものなどの１つ又は複数の入出力装置１４１６用の入出力インターフェイスを提供する入出力（Ｉ／Ｏ）アダプタ１４１４と、を更に含んでもよい。

又、処理システム１４００は、ネットワークインターフェイス１４１８をも含み、これは、Ｅｔｈｅｒｎｅｔケーブル、ＵＳＢインターフェイス、又はこれらに類似したものなどの有線ラインに結合されるように、且つ／又は、ネットワーク１４２０との通信のための無線／セルラーリンクに結合されるように、構成されたネットワークアダプタを使用して実装されてもよい。又、ネットワークインターフェイス１４１８は、無線通信のための適切なレシーバ及びトランスミッタを有してもよい。処理システム１４００は、その他のコンポーネントを含んでもよいことに留意されたい。例えば、処理システム１４００は、電源、ケーブル、マザーボード、着脱自在のストレージ媒体、ケース、及びこれらに類似したものを含んでもよい。図示されてはいないが、これらのその他のコンポーネントは、処理システム１４００の一部分と見なされる。

本発明の実施形態を以下に要約する。その他の実施形態も、本明細書及び本出願において出願されている請求項の全体を形成するものと理解されたい。１つの一般的な態様は、パッケージ基板上において配設された高周波集積回路（ＲＦＩＣ）、ＲＦＩＣの第１エッジに隣接した状態においてパッケージ基板上に配設された受信アンテナシステム、ＲＦＩＣの第２エッジに隣接した状態においてパッケージ基板上に配設されると共にＲＦＩＣの第１送信ポートに電気的に結合された第１送信アンテナ、ＲＦＩＣに隣接した状態においてパッケージ基板上に配設されると共にＲＦＩＣに電気的に接続された第１の複数のはんだボール、電気的にフローティング状態にある受信アンテナシステムに隣接した状態においてパッケージ基板上に配設された第２の複数のはんだボール、及びＲＦＩＣと受信アンテナシステムの間においてパッケージ基板上に配設された接地壁を有するパッケージ化された高周波（ＲＦ）回路を含む。ＲＦＩＣは、ＲＦＩＣの第１エッジにおいて受信ポートに結合された複数のレシーバ回路と、第１エッジとは異なるＲＦＩＣの第２エッジにおいて第１送信ポートに結合された第１送信回路と、を含み、且つ、受信アンテナシステムは、それぞれが対応する受信ポートに電気的に結合された複数の受信アンテナ要素を含む。

実装形態は、以下の特徴のうちの１つ又は複数を含んでもよい。パッケージ化されたＲＦ回路において、ＲＦＩＣは、第１エッジと異なると共に第２エッジとも異なるＲＦＩＣの第３エッジにおいて第２送信ポートに結合された第２送信回路を更に含み、且つ、ＲＦ回路は、ＲＦＩＣの第３エッジに隣接した状態においてパッケージ基板上に配設されると共にＲＦＩＣの第２送信ポートに電気的に結合された第２送信アンテナを更に含む。いくつかの実施形態においては、第２送信回路は、変調されていない搬送波と変調された搬送波の間において選択可能である入力を含む。ＲＦＩＣは、第２送信回路に結合されたバイポーラ位相偏移変調（ＢＰＳＫ）変調器を更に含んでもよい。

一実施形態においては、第２エッジ及び第３エッジは、それぞれ、第１エッジに隣接している。複数の受信アンテナ要素のそれぞれは、パッチアンテナを含んでもよく、且つ、第１送信アンテナは、パッチアンテナを含んでもよい。いくつかの実施形態においては、受信アンテナシステムは、正確に４つの受信アンテナ要素を含む。接地壁は、受信アンテナシステムとＲＦＩＣの間において配設された複数の接地されたはんだボールを含んでもよい。いくつかの実装形態においては、パッケージ化されたＲＦ回路は、ボールグリッドアレイ（ＢＧＡ）パッケージである。

別の一般的な態様は、パッケージ基板上において配設された高周波集積回路（ＲＦＩＣ）を有するパッケージ化された高周波（ＲＦ）回路と、第１の複数のはんだボール、第２の複数のはんだボール、及び接地されたはんだボールを介してパッケージ化された高周波（ＲＦ）回路に結合された回路基板と、を含むシステムを含む。ＲＦＩＣは、ＲＦＩＣの第１エッジにおいて受信ポートに結合された複数のレシーバ回路と、第１エッジとは異なるＲＦＩＣの第２エッジにおいて第１送信ポートに結合された第１送信回路と、を含む。ＲＦＩＣは、対応する受信ポートにそれぞれが電気的に結合された複数の受信パッチアンテナ要素を含むＲＦＩＣの第１エッジに隣接した状態においてパッケージ基板上に配設された受信パッチアンテナと、ＲＦＩＣの第２エッジに隣接した状態においてパッケージ基板上に配設されると共にＲＦＩＣの第１送信ポートに電気的に結合された第１送信パッチアンテナと、ＲＦＩＣの第２エッジに隣接した状態においてパッケージ基板上に配設されると共にＲＦＩＣの第２送信ポートに電気的に結合された第２送信パッチアンテナと、ＲＦＩＣに隣接した状態においてパッケージ基板上に配設されると共にＲＦＩＣに電気的に接続された第１の複数のはんだボールと、受信パッチアンテナシステムに隣接した状態においてパッケージ基板上に配設された第２の複数のはんだボールであって、電気的にフローティング状態にある第２の複数のはんだボールと、ＲＦＩＣと受信パッチアンテナシステムの間においてパッケージ基板上に配設された接地壁であって、接地されたはんだボールを含む接地壁と、を更に含む。又、パッケージ化された高周波（ＲＦ）回路は、第１の複数のはんだボール、第２の複数のはんだボール、及び接地されたはんだボールを介してパッケージ化された高周波（ＲＦ）回路に結合された回路基板をも含む。

実装形態は、以下の特徴のうちの１つ又は複数を含んでもよい。システムにおいて、回路基板は、ＦＲ４層及び接地プレーンを含み、接地プレーンは、パッケージ化された高周波（ＲＦ）回路とは反対の回路基板の面上に配設されている。いくつかの実施形態においては、受信パッチアンテナシステムは、正確に４つの受信パッチアンテナ要素を含む。いくつかの実施形態においては、パッケージ化されたＲＦ回路は、ボールグリッドアレイ（ＢＧＡ）パッケージを含む。

更なる一般的な態様は、回路基板と、回路基板上に配設された高周波集積回路（ＲＦＩＣ）であって、ＲＦＩＣの第１エッジにおいて受信ポートに結合された複数のレシーバ回路及び第１エッジとは異なるＲＦＩＣの第２エッジにおいて第１送信ポートに結合された第１送信回路を含むＲＦＩＣと、ＲＦＩＣの第１エッジに隣接した状態において回路基板上に配設された受信パッチアンテナシステムであって、対応する受信ポートにそれぞれが電気的に結合された複数の受信パッチアンテナ要素を含む受信パッチアンテナシステムと、ＲＦＩＣの第２エッジに隣接した状態において回路基板上に配設されると共にＲＦＩＣの第１送信ポートに電気的に結合された第１送信パッチアンテナと、ＲＦＩＣの第２エッジに隣接した状態において回路基板上に配設されると共にＲＦＩＣの第２送信ポートに電気的に結合された第２送信パッチアンテナと、ＲＦＩＣに隣接した状態において回路基板上に配設されると共にＲＦＩＣに電気的に接続された第１の複数のはんだボールと、受信パッチアンテナシステムに隣接した状態において回路基板上に配設された第２の複数のはんだボールであって、電気的にフローティング状態にある第２の複数のはんだボールと、ＲＦＩＣと受信パッチアンテナシステムの間において回路基板上に配設された接地壁であって、接地されたはんだボールを含む接地壁と、を含むシステムを含む。

実装形態は、以下の特徴のうちの１つ又は複数を含んでもよい。システムにおいて、回路基板は、ＦＲ４層及び接地プレーンを含み、接地プレーンは、ＲＦＩＣとは反対の回路基板の面上に配設されている。システムにおいて、受信パッチアンテナシステムは、正確に４つの受信パッチアンテナ要素を含む。システムにおいて、ＲＦＩＣは、周波数変調連続波（ＦＭＣＷ）レーダーフロントエンドを含む。システムは、ＲＦＩＣに結合されたベースバンドジェスチャ認識回路を更に含む。システムにおいて、ベースバンドジェスチャ認識回路は、ＲＦＩＣの中間周波数受信出力に結合された複数のアナログ−デジタルコンバータ（ＡＤＣ）と、複数のＡＤＣに結合された中間周波数プロセッサと、を含む。

別の一般的な態様は、複数の受信アンテナと、複数の送信アンテナと、複数の受信アンテナに結合された複数の受信回路及び複数の送信アンテナに結合された複数の送信回路を含むレーダーフロンエンド回路と、複数の送信回路に結合された出力を有する発振器と、複数の受信回路の出力及び発振器の制御入力に結合されたレーダー処理回路と、を含むレーダーシステムを含む。

実装形態は、以下の特徴のうちの１つ又は複数を含んでもよい。レーダーシステムにおいて、レーダー処理回路は、発振器の制御入力に結合された位相ロックループを含む。いくつかの実施形態においては、位相ロックループは、発振器及びレーダー処理回路の制御入力に結合されたアナログ位相ロックループを含む。位相ロックループは、デジタル−アナログコンバータの出力と発振器の制御入力の間において結合されたデジタル−アナログコンバータ及び積分器を有するソフトウェアＰＬＬを含んでもよい。

いくつかの実施形態においては、レーダー処理回路は、発振器の制御入力に結合された周波数変調連続波（ＦＭＣＷ）生成器を含む。ＦＭＣＷ生成器は、２ＧＨｚ〜８ＧＨｚという変調帯域幅、６ＫＨｚ〜９ＫＨｚという最小中間周波数（ＩＦ）、１５０ＫＨｚ〜２５０ＫＨｚという最大ＩＦを生成するように構成されてもよい。レーダーシステムは、複数のアナログ―デジタルコンバータの出力に結合されたデジタル信号プロセッサを更に含んでもよい。一実施形態においては、デジタル信号プロセッサは、重み付けされたＦＦＴを複数のアナログ−デジタルコンバータの出力のそれぞれに対して実行すると共に重み付けされたＦＦＴの結果を合計して重み付けされた合計を形成するように、構成されている。更なる実施形態においては、ＦＭＣＷ生成器は、２ＧＨｚ〜８ＧＨｚという変調帯域幅、３ＫＨｚ〜５ＫＨｚという最小中間周波数（ＩＦ）、８００ＫＨｚ〜１．２ＭＨｚという最大ＩＦを生成するように構成されている。発振器の中心周波数は、５０ＧＨｚ〜７０ＧＨｚとなるように設定されてもよい。いくつかの実施形態においては、レーダーシステムは、複数の受信回路の対応する出力に結合された入力を有する複数のアナログ−デジタルコンバータを更に含む。

様々な実施形態においては、レーダーシステムは、複数のアナログ−デジタルコンバータの出力に結合されたデジタルインターフェイスを更に含んでもよい。デジタルインターフェイスは、例えば、ＵＳＢインターフェイスを使用して実装されてもよい。一実施形態においては、レーダー処理回路は、第１の期間にわたって複数の送信回路のうちの第１の送信回路を起動し、次いで、第１の期間の後に第２の期間にわたって複数の送信回路のうちの第２の送信回路を起動するように構成されている。アンテナが実装される方式との関係において、複数の受信アンテナは、複数のＹａｇｉ−Ｕｄａ受信アンテナを含んでもよく、且つ、複数の送信アンテナは、Ｙａｇｉ−Ｕｄａ送信アンテナを含む。その他の実施形態においては、複数の受信アンテナは、複数のパッチ受信アンテナを含み、且つ、複数の送信アンテナは、複数のパッチ送信アンテナを含む。複数のパッチ受信アンテナは、複数のパッチ送信アンテナの第１部分がレーダーフロントエンド回路の第２エッジ上において構成され、且つ、複数のパッチ送信アンテナの第２の部分がレーダーフロントエンド回路の第３エッジ上において構成されるように、レーダーフロントエンド回路の第１エッジに隣接した状態において構成されてもよい。いくつかの実施形態においては、第２エッジは、第１エッジに隣接しており、且つ、第３エッジは、第１エッジに隣接している。

別の一般的な態様は、チャープパラメータ及びフレームシーケンス設定を含むホストからのレーダー構成データを受信するステップを含むレーダーシステムを動作させる方法を含む。方法は、レーダー構成データを受信した後にホストから開始コマンドを受信するステップと、開始コマンドを受信した後に、チャープパラメータによって周波数生成回路を構成するステップと、フレームシーケンサ設定によってフレームシーケンサを構成するステップと、予め選択されたレートにおいてレーダーフレームをトリガするステップと、を更に含む。

実装形態は、以下の特徴のうちの１つ又は複数を含んでもよい。方法は、ホストから停止コマンドを受信するステップと、停止コマンドの受信の際にレーダーフレームのトリガを停止するステップと、を更に含む。方法は、停止コマンドの受信の際にレーダーシステムのＲＦ回路を電源切断するステップを更に含んでもよく、且つ、開始コマンドを受信した際にレーダーシステムのＲＦ回路を電源投入するステップを更に含んでもよい。いくつかの実施形態においては、レーダーフレームをトリガするステップは、チャープパラメータに基づいて周波数ランプを生成するように周波数生成回路をトリガするステップと、レーダーシステムのレシーバに結合されたアナログ−デジタルコンバータからサンプルを受信するステップと、受信したサンプルをホストに送信するステップと、を含む。トリガによってレーダーフレームをトリガするステップは、レーダーフレームの開始時点においてレーダーシステムの受信及び送信アンテナを有効にするステップと、レーダーフレームの終了時点においてレーダーシステムの受信及び送信アンテナを無効にするステップと、を更に含んでもよい。

更なる一般的な態様は、チャープパラメータを含むレーダー構成データをホストから受信するステップを含むレーダーシステムを動作させる方法を含む。レーダー構成データの受信の際に、周波数生成回路がチャープパラメータによって構成され、トリガコマンドがホストから受信され、且つ、トリガコマンドの受信の際に、周波数生成回路がチャープパラメータに基づいて周波数ランプを実行するようにトリガされ、サンプルがレーダーシステムから受信され、且つ、受信されたサンプルがホストに送信される。

実装形態は、以下の特徴のうちの１つ又は複数を含んでもよい。方法は、ホストから開始コマンドを受信するステップと、開始コマンドの受信の際に、レーダーシステムのＲＦ回路を電源投入し、且つ、レーダーシステムの受信及び送信アンテナを有効にするステップと、ホストから停止コマンドを受信するステップと、停止コマンドの受信の際に、ＲＦ回路を電源切断するステップと、を含む。方法は、開始コマンドの受信の際に、サンプリングされたデータのための内部ルーティングを構成するステップを更に含んでもよい。いくつかの実施形態においては、方法は、トリガコマンドの受信の際に、サンプリングを開始するようにレーダーシステムのレシーバに結合されたアナログ−デジタルコンバータを起動するステップを更に含む。

更なる態様は、レーダーハードウェアに結合されるように構成されたプロセッサ回路と、プロセッサ回路に結合された一時的ではないコンピュータ可読媒体と、を有するレーダーシステムを含む。一時的ではないコンピュータ可読媒体は、ホストからレーダー構成データを受信するステップであって、レーダー構成データは、チャープパラメータ及びフレームシーケンス設定を含む、ステップと、レーダー構成データを受信した後にホストから開始コマンドを受信するステップと、を実行するようにプロセッサ回路に命令する実行可能プログラムを含む。開始コマンドを受信した後に、実行可能プログラムは、チャープパラメータによって周波数生成回路を構成し、フレームシーケンサ設定によってフレームシーケンサを構成し、且つ、予め選択されたレートにおいてレーダーフレームをトリガするように、プロセッサ回路に対して命令する。

実装形態は、以下の特徴のうちの１つ又は複数を含んでもよい。レーダーシステムにおいて、実装可能なプログラムは、ホストから停止コマンドを受信するステップと、停止コマンドの受信の際にレーダーフレームのトリガを停止するステップと、を更に実行するように、プロセッサ回路に対して命令する。実行可能プログラムは、停止コマンドの受信の際にレーダーシステムのＲＦ回路を電源切断する更なるステップを実行すると共に／又は開始コマンドの受信の際にレーダーシステムのＲＦ回路を電源投入する更なるステップを実行するように、プロセッサ回路に対して更に命令してもよい。いくつかの実施形態においては、レーダーフレームをトリガする実行可能プログラム命令ステップは、チャープパラメータに基づいて周波数ランプを生成するように周波数生成回路をトリガするステップと、レーダーシステムのレシーバに結合されたアナログ−デジタルコンバータからサンプルを受信するステップと、受信したサンプルをホストに送信するステップと、を含む。様々な実施形態においては、レーダーフレームをトリガする実行可能プログラム命令ステップは、レーダーフレームの開始時点においてレーダーシステムの受信アンテナ及び送信アンテナを有効にするステップと、レーダーフレームの終了時点においてレーダーシステムの受信アンテナ及び送信アンテナを無効にするステップと、を更に含む。いくつかの実施形態においては、レーダーシステムは、ＲＦ回路及び周波数生成回路を含みうるレーダーハードウェアを更に含む。

別の一般的な態様は、レーダーハードウェアに結合されるように構成されたプロセッサ回路と、プロセッサ回路に結合された一時的ではないコンピュータ可読媒体と、を有するレーダーシステムを含む。一時的はないコンピュータ可読媒体は、ホストからレーダー構成データを受信するステップであって、レーダー構成データは、チャープパラメータを含む、ステップと、レーダー構成データの受信の際に、チャープパラメータによって周波数生成回路を構成するステップと、ホストからトリガコマンドを受信するステップと、トリガコマンドの受信の際に、チャープパラメータに基づいて周波数ランプを実行するように周波数生成回路をトリガするステップと、レーダーシステムからサンプルを受信するステップと、受信したサンプルをホストに送信するステップと、を実行するように、プロセッサ回路に対して命令する実行可能プログラムを含む。

実装形態は、以下の特徴のうちの１つ又は複数を含んでもよい。レーダーシステムにおいて、実行可能プログラムは、ホストから開始コマンドを受信するステップと、開始コマンドの受信の際に、レーダーシステムのＲＦ回路を電源投入するステップと、レーダーシステムの受信及び送信アンテナを有効にするステップと、ホストから停止コマンドを受信するステップと、停止コマンドの受信の際に、ＲＦ回路を電源切断するステップと、を更に実行するようにプロセッサ回路に対して命令する。実行可能プログラムは、開始コマンドの受信の際にサンプリングされたデータのための内部ルーティングを構成するステップ及び／又はトリガコマンドの受信の際にサンプルリングを開始するようにレーダーシステムのレシーバに結合されたアナログ−デジタルコンバータを起動するステップを更に実行するようにプロセッサ回路に対して命令してもよい。いくつかの実施形態においては、レーダーシステムは、レーダーハードウェアを更に含む。レーダーハードウェアは、例えば、ＲＦ回路及び周波数生成回路を含んでもよい。

別の一般的な態様は、回路基板上において配設された高周波集積回路（ＲＦＩＣ）を含む高周波システムを動作させる方法を含む。方法は、ＲＦＩＣの第１エッジに隣接した状態において回路基板上に配設された対応する複数の受信パッチアンテナ要素に電気的に結合されたＲＦＩＣの複数のレシーバ回路を使用して第１ＲＦ信号を受信するステップを含む。又、方法は、ＲＦＩＣの第２エッジに隣接した状態において回路基板上に配設された第１送信パッチアンテナに電気的に結合されたＲＦＩＣの第１送信回路を使用することにより、且つ、ＲＦＩＣの第３エッジに隣接した状態において回路基板上に配設された第２アンテナに電気的に結合されたＲＦＩＣの第２送信回路を使用することにより、第２ＲＦ信号を送信するステップをも含む。第１エッジ、第２エッジ、及び第３エッジは、互いに異なっている。又、方法は、ＲＦＩＣに隣接した状態において回路基板上に配設されると共にＲＦＩＣに電気的に接続された第１の複数のはんだボール、複数の受信パッチアンテナ要素に隣接した状態において回路基板上に配設された第２の複数の電気的にフローティング状態のはんだボール、及びＲＦＩＣと複数の受信パッチアンテナ要素の間において回路基板上に配設された接地されたはんだボールを含む接地壁を使用して第１ＲＦ信号を遮蔽するステップを含む。

実装形態は、以下の特徴のうちの１つ又は複数を含んでもよい。方法において、第２アンテナは、Ｙａｇｉ−Ｕｄａアンテナであるパッチアンテナを含む。方法は、中間周波数信号を形成するべく受信された第１ＲＦ信号を中間周波数にダウン変換するステップを更に含んでもよい。いくつかの実施形態においては、方法は、中間周波数信号のアナログ−デジタル変換を実行するステップを更に含んでもよい。

本発明の実施形態の利点は、小型で費用効率の優れたパッケージ内において高周波レーダーシステムを実装する能力を含む。ダミーはんだボールを利用した実施形態は、機械的に安定していると共に、はんだボール自体が多数の温度サイクルにわたってその完全性を維持するという点において有利である。いくつかの実施形態においては、それぞれのはんだボールは、５００回超の温度サイクルに耐えるように構成されうる。

更なる利点は、小型のフォームファクタにおいて正確なジェスチャ認識システムを提供する能力を含む。いくつかの実施形態の更なる利点は、設計者が、高周波遷移設計について懸念することなしに、高周波ＲＦシステムを設計する能力を含む。従って、実施形態のＲＦレーダーシステムのシステム設計者は、実施形態のＲＦハードウェアによって生成される未加工のデータを処理するアルゴリズムの開発に集中してもよい。

以上、例示用の実施形態を参照して本発明について説明したが、この説明は、限定の意味において解釈されることを意図したものではない。説明を参照することにより、当業者には、例示用の実施形態のみならず、本発明のその他の実施形態の様々な変更及び組合せが明らかとなろう。
また、本願は以下に記載する態様を含む。
（態様１）
レーダーシステムであって、
複数の受信アンテナと、
複数の送信アンテナと、
前記複数の受信アンテナに結合された複数の受信回路と、前記複数の送信アンテナに結合された複数の送信回路と、を有するレーダーフロントエンド回路と、
前記複数の送信回路に結合された出力を有する発振器と、
前記複数の受信回路の出力及び前記発振器の制御入力に結合されたレーダー処理回路と、
を有するシステム。
（態様２）
前記レーダー処理回路は、前記発振器の前記制御入力に結合された位相ロックループを有する態様１に記載のレーダーシステム。
（態様３）
前記位相ロックループは、前記発振器及び前記レーダー処理回路の前記制御入力に結合されたアナログ位相ロックループを有する態様２に記載のレーダーシステム。
（態様４）
前記位相ロックループは、前記デジタル−アナログコンバータの出力と前記発振器の前記制御入力の間において結合されたデジタル−アナログコンバータ及び積分器を有するソフトウェアＰＬＬを有する態様２に記載のレーダーシステム。
（態様５）
前記レーダー処理回路は、前記発振器の前記制御入力に結合された周波数変調連続波（ＦＭＣＷ）生成器を有する態様１に記載のレーダーシステム。
（態様６）
前記ＦＭＣＷ生成器は、２ＧＨｚ〜８ＧＨｚという変調帯域幅、６ＫＨｚ〜９ＫＨｚという最小中間周波数（ＩＦ）、及び１５０ＫＨｚ〜２５０ＫＨｚという最大ＩＦを生成するように構成されている態様５に記載のレーダーシステム。
（態様７）
前記ＦＭＣＷ生成器は、２ＧＨｚ〜８ＧＨｚという変調帯域幅、３ＫＨｚ〜５ＫＨｚという最小中間周波数（ＩＦ）、及び８００ＫＨｚ〜１．２ＭＨｚという最大ＩＦを生成するように構成されている態様５に記載のレーダーシステム。
（態様８）
前記発振器の中心周波数は、５０ＧＨｚ〜７０ＧＨｚである態様１に記載のレーダーシステム。
（態様９）
前記複数の受信回路の対応する出力に結合された入力を有する複数のアナログ−デジタルコンバータを更に有する態様１に記載のレーダーシステム。
（態様１０）
前記複数のアナログ−デジタルコンバータの出力に結合されたデジタルインターフェイスを更に有する態様９に記載のレーダーシステム。
（態様１１）
前記複数のアナログ−デジタルコンバータの出力に結合されたデジタル信号プロセッサを更に有する態様１０に記載のレーダーシステム。
（態様１２）
前記デジタル信号プロセッサは、前記複数のアナログ−デジタルコンバータの前記出力のそれぞれに対して重み付けされたＦＦＴを実行すると共に前記重み付けされたＦＦＴの結果を合計して重み付けされた合計を形成するように構成されている態様１１に記載のレーダーシステム。
（態様１３）
前記デジタルインターフェイスは、ＵＳＢインターフェイスを有する態様１０に記載のレーダーシステム。
（態様１４）
前記レーダー処理回路は、第１期間にわたって前記複数の送信回路のうちの第１の送信回路を起動し、且つ、次いで、前記第１期間の後に第２期間にわたって前記複数の送信回路のうちの第２の送信回路を起動するように構成されている態様１に記載のレーダーシステム。
（態様１５）
前記複数の受信アンテナは、複数のＹａｇｉ−Ｕｄａ受信アンテナを有し、且つ、前記複数の送信アンテナは、Ｙａｇｉ−Ｕｄａ送信アンテナを有する態様１に記載のレーダーシステム。
（態様１６）
前記複数の受信アンテナは、複数のパッチ受信アンテナを有し、且つ、
前記複数の送信アンテナは、複数のパッチ送信アンテナを有する態様１に記載のレーダーシステム。
（態様１７）
前記複数のパッチ受信アンテナは、前記レーダーフロントエンド回路の第１エッジに隣接した状態において構成され、
前記複数のパッチ送信アンテナの第１部分は、前記レーダーフロントエンド回路の第２エッジ上において構成され、且つ、
前記複数のパッチ送信アンテナの第２部分は、前記レーダーフロントエンド回路の第３エッジ上において構成されている態様１６に記載のレーダーシステム。
（態様１８）
前記第２エッジは、前記第１エッジに隣接しており、且つ、前記第３エッジは、前記第１エッジに隣接している態様１７に記載のレーダーシステム。
（態様１９）
レーダーシステムであって、
レーダーフロントエンド回路に結合されるように構成されたレーダー処理回路を有し、
前記レーダー処理回路は、
前記レーダーフロントエンド回路の複数の受信回路の出力に結合されるように構成された入力を有する第１アナログ−デジタルコンバータと、
前記第１アナログ−デジタルコンバータの出力に結合されたデジタル信号プロセッサと、
ホストに結合されるように構成されたデジタルインターフェイスと、
周波数変調連続波（ＦＭＣＷ）生成器と、
前記ＦＭＣＷ生成器の出力に結合された入力と、前記レーダーフロントエンド回路の発振器回路に結合されるように構成された出力と、有するＰＬＬ回路と、
を有する、システム。
（態様２０）
前記ＦＭＣＷ生成器は、前記レーダーフロントエンド回路の送信出力において２ＧＨｚ〜８ＧＨｚという変調帯域幅を生成し、前記複数の受信回路の出力において６ＫＨｚ〜９ＫＨｚという最小中間周波数（ＩＦ）を生成し、且つ、前記複数の受信回路の出力において１５０ＫＨｚ〜２５０ＫＨｚという最大ＩＦを生成するように、構成されている態様１９に記載のレーダーシステム。
（態様２１）
前記ＦＭＣＷ生成器は、前記レーダーフロントエンド回路の送信出力において２ＧＨｚ〜８ＧＨｚという変調帯域幅を生成し、前記複数の受信回路の前記出力において３ＫＨｚ〜５ＫＨｚという最小中間周波数（ＩＦ）を生成し、且つ、前記複数の受信回路の前記出力において８００ＫＨｚ〜１．２ＭＨｚという最大ＩＦを生成するように、構成されている態様１９に記載のレーダーシステム。
（態様２２）
前記ＰＬＬ回路は、
分割された発振器周波数に結合されるように構成された入力を有する第２アナログ−デジタルコンバータと、
前記第２アナログ−デジタルコンバータに結合された入力を有するＦＦＴ回路と、
前記ＦＦＴ回路の出力に結合された入力を有するルックアップテーブルと、
前記ルックアップテーブルの出力に結合された入力と、前記レーダーフロントエンド回路の前記発振器回路に結合されるように構成された出力と、を有するデジタル−アナログコンバータと、
を有する態様１９に記載のレーダーシステム。
（態様２３）
前記第２アナログ−デジタルコンバータは、前記第１アナログ−デジタルコンバータとは異なっている態様２２に記載のレーダーシステム。
（態様２４）
前記レーダーフロントエンド回路を更に有する態様１９に記載のレーダーシステム。
（態様２５）
レーダーシステムを動作させる方法であって、
周波数変調連続波（ＦＭＣＷ）信号を生成するステップと、
複数の送信アンテナを介して前記ＦＭＣＷ信号を送信するステップと、
反射されたＦＭＣＷ信号を複数の受信アンテナを介して受信するステップと、
前記受信された反射されたＦＭＣＷ信号を中間周波数に対して混合してＩＦ信号を形成するステップと、
前記ＩＦ信号を処理するステップと、
デジタルインターフェイス介して前記処理済みのＩＦ信号をホストに送信するステップと、
を有する方法。
（態様２６）
前記ＩＦ信号を処理するステップは、前記ＩＦ信号に対してＦＦＴを実行するステップを有する態様２５に記載の方法。
（態様２７）
前記処理済みのＩＦ信号を前記ホストに送信するステップは、ＵＳＢインターフェイスを介して前記ホストに前記処理済みのＩＦ信号を送信するステップを有する態様２５に記載の方法。
（態様２８）
前記ＦＭＣＷ信号を前記複数の送信アンテナ上において送信するステップは、前記ＦＭＣＷ信号を複数の送信パッチアンテナ上において送信するステップを有し、且つ
前記反射されたＦＭＣＷ信号を前記複数の受信アンテナ上において受信するステップは、前記ＦＭＣＷ信号を複数の受信パッチアンテナ上において受信するステップを有する態様２５に記載の方法。
（態様２９）
前記ＦＭＣＷ信号を前記複数の送信アンテナ上において送信するステップは、前記ＦＭＣＷ信号を少なくとも１つのＹａｇｉ−Ｕｄａ送信アンテナ上において送信するステップを有し、且つ、
前記反射されたＦＭＣＷ信号を前記複数の受信アンテナ上において受信するステップは、前記ＦＭＣＷ信号を複数のＹａｇｉ−Ｕｄａ受信アンテナ上において受信するステップを有する態様２５に記載の方法。
（態様３０）
前記ＦＭＣＷ信号を生成するステップは、前記ＩＦ信号が６ＫＨｚ〜９ＫＨｚという最小中間周波数（ＩＦ）及び１５０ＫＨｚ〜２５０ＫＨｚという最大ＩＦを有するように、２ＧＨｚ〜８ＧＨｚという変調帯域幅を有するべく前記ＦＭＣＷ信号を生成するステップを有する態様２５に記載の方法。
（態様３１）
前記ＦＭＣＷ信号を生成するステップは、前記ＩＦ信号が３ＫＨｚ〜５Ｋｈｚという最小中間周波数（ＩＦ）及び８００ＫＨｚ〜１．２ＭＨｚという最大ＩＦを有するように、２ＧＨｚ〜８ＧＨｚという変調帯域幅を有するべく前記ＦＭＣＷ信号を生成するステップを有する態様２５に記載の方法。

１００ レーダーシステム
１０４ 第１トランスミッタフロントエンド
１１０ 第２トランスミッタフロントエンド
１１２ レーダーフロントエンド
１２０ａ、１２０ｂ 送信アンテナ
１２２ａ〜ｄ 受信アンテナ
１３０ 衛星レーダー装置
１３２ 物体
２０２ アンテナモジュール
２０４ 回路基板
２０６ ＲＦチップ
２０８ パッチアンテナ
２１０ はんだボール
２１０ｃ コーナーはんだボール
２１０ｄ ダミーはんだボール
２１０ｇ はんだボール
２１０ｒ 接続はんだボール
２１２ 接地壁
２１４ 送信パッチアンテナ
２１６ 送信パッチアンテナ
２２０ パッケージ再配線層
２２２ 受信パッチアンテナ
２５０ レーダートランシーバ装置
２５１ ＲＦチップ
２５２ 送信受信パッチアンテナ
２５３ 基板
２５４ 受信パッチアンテナ
２５８ Ｕｄａアンテナ
２７０ 放射パターン
２７２ 放射パターン
２７４ 放射パターン
３００ パッケージ基板
３０４ ＲＦチップ
３０６ 受信パッチアンテナシステム
３０８ａ〜ｄ 受信パッチアンテナ
３１０ａ 送信パッチアンテナ
３１０ｂ 送信パッチアンテナ
３１２ ダミーはんだボール
３１４ 接地壁
３１６ はんだボール
３１８ コーナーダミーはんだボール
４０２ モールディング材料層
４０４ 層
４０８ はんだボール
４１０ ＲＦチップ
４１２ ＦＲ４材料
４１４ 銅接地層
４２０ アンテナパッケージ
４２２ 領域
４２４ 回路基板
５００ アンテナパターン
６０２ 変圧器
６０４ ミキサ
６０６ ＬＯバッファ
６０８ パワースプリッタ
６１０ バッファ
６１２ バッファ
６１４ アナログコンバータ
６１６ ミキサ
６１８ 変圧器
６２０ パワーセンサ
６２２ パワー増幅器
６２４ 変圧器
６２６ パワーセンサ
６２８ ＬＯバッファ
６３０ 温度センサ
６３２ 周波数分割器
６３４ マルチプレクサ
７００ ジェスチャ認識システム
７０２ レーダートランシーバ装置
７０４ 第１トランスミッタフロントエンド
７０６ レーダー回路
７０８ 処理回路
７１０ 第２トランスミッタフロントエンド
７１２ レシーバフロントエンド
７２０ａ 送信アンテナ
７２０ｂ 送信アンテナ
７２２ａ 受信アンテナ
７３２ 手
８００ ＦＭＣＷレーダーシステム
８０２ プロセッサ
８０４ 送信回路
８０６ 受信回路
８０８ 送信アンテナ
８１０ 受信アンテナ
８１２ ターゲット
８１４ ターゲット
８２２ 信号
８２４ 反射信号
８２６ 反射信号
９００ レーダーシステム
９０１ ベースバンド処理回路
９０２ ＲＦフロントエンド
９０４ ＳＰＩインターフェイス
９０６ 積分器
９０８ 水晶発振器
９１０ ＰＬＬ
９１２ 帯域通過フィルタ
９１４ クロック分割器
９１８ ＵＳＢインターフェイス
９２１ ＶＧＡ
９２２ａ 受信アンテナ
９２４ ＦＦＴコア
９３２ 電圧レギュレータ
９３４ 電圧レギュレータ
９５０ レーダーシステム
９５２ ＲＦフロントエンド
９５４ マイクロコントローラ集積回路
９５６ 低ドロップアウトレギュレータ
９５８ トランシーバ回路
９６０ ＡＤＣ回路
９６２ デジタル処理ブロック
９６５ ソフトウェアＰＬＬ
９６６ ＵＳＢインターフェイス
９７０ ソフトウェアＰＬＬ
９７１ ベースバンド部分
９７２ 高周波部分
９７６ 分割器
９８２ ルックアップテーブル
９８６ 低域通過フィルタ
１０００ 回路基板
１００２ 送信パッチアンテナ
１００６ 受信パッチアンテナ
１０１２ ＶＧＡ
１０１４ マイクロコントローラ
１０１６ 低ドロップアウト電圧レギュレータ
１０１８ 低ドロップアウト電圧レギュレータ
１０３０ パッケージ
１０５０ 回路基板
１０５４ パッケージ
１１００ 制御アーキテクチャ
１１０２ 通信プロトコルブロック
１１０４ レーダーシステム
１１０６ ターゲット検出アルゴリズム
１１０８ フレームシーケンサ
１１１０ チャープ生成器
１１１２ アンテナコントローラ
１１１３ ＰＬＬチップドライバ
１１１４ フロントエンドチップドライバ
１１１６ ＶＣＯＭブロック
１１１８ ＤＡＣドライバ
１１２０ ＳＰＩドライバ
１１２２ ＡＤＣドライバ
１１２４ タイマドライバ
１２００ フロー図
１２０２ ライン
１２０４ ライン
１２０６ ライン
１３００ フロー図
１３０２ ライン
１３０４ ライン
１３０６ ライン
１４００ 処理システム
１４０４ メモリ
１４０６ マスストレージ装置
１４０８ バス
１４１０ ビデオアダプタ
１４１２ ローカルディスプレイ
１４１４ アダプタ
１４１６ 入出力装置
１４１８ ネットワークインターフェイス
１４２０ ネットワーク

Claims (5)

1. レーダーシステムであって、
   レーダーフロントエンド回路に結合されるように構成されたレーダー処理回路を有し、
   前記レーダー処理回路は、
   前記レーダーフロントエンド回路の複数の受信回路の出力に結合されるように構成された入力を有する第１アナログ−デジタルコンバータと、
   前記第１アナログ−デジタルコンバータの出力に結合されたデジタル信号プロセッサと、
   ホストに結合されるように構成されたデジタルインターフェイスと、
   周波数変調連続波（ＦＭＣＷ）生成器と、
   前記ＦＭＣＷ生成器の出力に結合された入力と、前記レーダーフロントエンド回路の発振器回路に結合されるように構成された出力と、有するＰＬＬ回路と、
   を有し、
   前記ＰＬＬ回路は、
   分割された発振器周波数に結合されるように構成された入力を有する第２アナログ−デジタルコンバータと、
   前記第２アナログ−デジタルコンバータに結合された入力を有するＦＦＴ回路と、
   前記ＦＦＴ回路の出力に結合された入力を有するルックアップテーブルと、
   前記ルックアップテーブルの出力に結合された入力と、前記レーダーフロントエンド回路の前記発振器回路に結合されるように構成された出力と、を有するデジタル−アナログコンバータとを有するハードウェアＰＬＬと
   ＶＣＯ及び分割器を含むＲＦフロントエンド回路と、
   前記分割器の出力をサンプリングするアナログ−デジタルコンバータと、
   周波数の線形化をチューニングするアルゴリズムを適用するマイクロコントローラと、
   デジタル−アナログコンバータと
   低域通過フィルタまたは、前記ＶＣＯ用のチューニング電圧を提供する積分器を有する、ソフトウェアＰＬＬとを備える、
   システム。
2. 前記ＦＭＣＷ生成器は、前記レーダーフロントエンド回路の送信出力において２ＧＨｚ〜８ＧＨｚという変調帯域幅を生成し、前記複数の受信回路の出力において６ＫＨｚ〜９ＫＨｚという最小中間周波数（ＩＦ）を生成し、且つ、前記複数の受信回路の出力において１５０ＫＨｚ〜２５０ＫＨｚという最大ＩＦを生成するように、構成されている請求項１に記載のレーダーシステム。
3. 前記ＦＭＣＷ生成器は、前記レーダーフロントエンド回路の送信出力において２ＧＨｚ〜８ＧＨｚという変調帯域幅を生成し、前記複数の受信回路の前記出力において３ＫＨｚ〜５ＫＨｚという最小中間周波数（ＩＦ）を生成し、且つ、前記複数の受信回路の前記出力において８００ＫＨｚ〜１．２ＭＨｚという最大ＩＦを生成するように、構成されている請求項１に記載のレーダーシステム。
4. 前記第２アナログ−デジタルコンバータは、前記第１アナログ−デジタルコンバータとは異なっている請求項１に記載のレーダーシステム。
5. 前記レーダーフロントエンド回路を更に有する請求項１に記載のレーダーシステム。

Images