CN116584001A - 在基板之间具有导电柱的天线阵列架构 - Google Patents

在基板之间具有导电柱的天线阵列架构 Download PDF

Info

Publication number
CN116584001A
CN116584001A CN202080105914.8A CN202080105914A CN116584001A CN 116584001 A CN116584001 A CN 116584001A CN 202080105914 A CN202080105914 A CN 202080105914A CN 116584001 A CN116584001 A CN 116584001A
Authority
CN
China
Prior art keywords
antenna
substrate
pcb
layer
rfic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080105914.8A
Other languages
English (en)
Inventor
路易斯·G·阿斯托加
史蒂文·J·弗兰森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Viasat Inc
Original Assignee
Viasat Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Viasat Inc filed Critical Viasat Inc
Publication of CN116584001A publication Critical patent/CN116584001A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/48—Earthing means; Earth screens; Counterpoises
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/0006—Particular feeding systems
    • H01Q21/0025—Modular arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/0087—Apparatus or processes specially adapted for manufacturing antenna arrays
    • H01Q21/0093—Monolithic arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q3/00—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system
    • H01Q3/26—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture
    • H01Q3/30—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture varying the relative phase between the radiating elements of an array
    • H01Q3/34—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture varying the relative phase between the radiating elements of an array by electrical means
    • H01Q3/36—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture varying the relative phase between the radiating elements of an array by electrical means with variable phase-shifters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H01R12/52—Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10098—Components for radio transmission, e.g. radio frequency identification [RFID] tag, printed or non-printed antennas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10189—Non-printed connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10242—Metallic cylinders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10265—Metallic coils or springs, e.g. as part of a connection element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Details Of Aerials (AREA)

Abstract

一种天线设备包含：天线基板，其具有相对的第一表面和第二表面；以及RGB，其具有相对的第一表面和第二表面。天线元件安置于所述天线基板的所述第一表面处。各自具有附接到所述RGB的所述第二表面的第一端和附接到所述天线基板的所述第二表面的第二端的导电柱将所述RGB紧固到所述天线基板且提供所述RGB与所述天线基板之间的电互连件。RFIC芯片各自附接到所述天线基板的所述第二表面且耦合到所述天线元件。至少一个电路元件附接到所述RGB的所述第一表面且通过所述导电柱中的至少一个电耦合到所述RFIC芯片中的至少一个。

Description

在基板之间具有导电柱的天线阵列架构
技术领域
本公开大体上涉及用于与射频集成电路芯片(RFIC)集成的天线阵列的紧凑架构。
背景技术
天线阵列被部署在微波和毫米波频率下的多种应用中，例如，在飞行器、卫星、车辆和一般陆基通信的基站中。此类天线阵列通常包含微带辐射元件，所述微带辐射元件被相移波束成形电路系统驱动以产生波束可转向相控阵列。对于包含天线阵列和波束成形电路系统的整个天线系统通常合意的是以低轮廓占用最小空间，同时满足在一系列环境条件中的必要的性能指标。
可以用与RFIC(例如，MMIC)集成的天线元件在紧凑结构中构造低剖面天线阵列设备。天线阵列设备可以具有夹层类型配置，其中天线元件安置于面向外部的组件层中，且RFIC跨越天线元件层后方的近似平行组件层内的有效天线孔口分布。RFIC可以包含用于发射操作的RF功率放大器(PA)、用于接收操作的低噪声放大器(LNA)，和/或用于波束转向的移相器/振幅调节器。通过以此方式分布PA/LNA，可以实现发射的高效率和/或接收的低噪声性能。复杂的连接布局可以将DC偏置电压带到放大器且将用于波束转向的控制信号带到移相器。用于产生仅几度的窄波束宽度的典型天线阵列设备可以各自包含数百或数千的RFIC芯片、天线元件和控制线。此复杂布置带来了产生适合于在广泛范围的环境中操作的低剖面设计的设计挑战。
发明内容
在本公开的一方面中，一种天线设备包含：天线基板，其具有相对的第一表面和第二表面；以及印刷电路板(PCB)，其具有相对的第一表面和第二表面。多个天线元件安置于天线基板的第一表面处。各自具有附接到PCB的第二表面的第一端和附接到天线基板的第二表面的第二端的多个导电柱将PCB紧固到天线基板且提供PCB与天线基板之间的电互连件。多个射频集成电路(RFIC)芯片各自附接到天线基板的第二表面且耦合到所述多个天线元件。至少一个电路元件附接到PCB的第一表面且通过导电柱中的至少一个电耦合到RFIC芯片中的至少一个。
在各种实例中，所述电互连件可以是：用以传送RF信号的RF互连件；用以传送DC信号的DC互连件；或用以传送数据控制信号的数据控制信号互连件。PCB和天线基板可具有不同的热膨胀系数(CTE)，且柱偏转、挠曲或压缩以提供由于不同CTE带来的应力的消除。
在另一方面中，一种用于电子装置的互连结构包含：基板，其具有上部表面；PCB，其具有上部表面和下部表面；以及多个导电柱，其附接于PCB的下部表面与基板的上部表面之间。所述柱将PCB紧固到基板且提供PCB与基板之间的电互连件。多个IC芯片附接到基板的上部表面。至少一个电路元件附接到PCB的上部表面和下部表面中的至少一个且通过导电柱中的至少一个电耦合到IC芯片中的至少一个。
附图说明
从以下结合附图作出的详细描述，所公开技术的以上和其它方面和特征将变得更显而易见，在附图中相同参考标号指示相同元件或特征。相同或相似类型的各种元件可以通过附加具有下划线/虚线的参考标签和区分相同/相似元件的第二标签(例如，_1、_2)，或直接附加具有第二标签的参考标签来区分。然而，如果给定描述仅使用第一参考标签，那么其适用于具有相同的第一参考标签的相同/相似元件中的任一个，而无关于第二标签。在附图中元件和特征可能未按比例绘制。
图1是根据实施例的实例天线设备的分解透视图。
图2是根据实施例的图1的天线设备的一部分的实例横截面视图。
图3A示出在图2中的区“A”的实例互连结构，其中导电柱导电性地粘附到天线基板的第一金属层。
图3B示出在图2A中的区“A”的另一实例互连结构，其中导电柱导电性地粘附到天线基板的第二金属层。
图4描绘在图2中的区“B”的实例互连结构，其中导电柱导电性地粘附到天线基板的传输线层。
图5A是根据另一实施例的图1的天线设备的一部分的实例横截面视图。
图5B是图5A中的区“C”的实例结构的横截面图。
图6是沿图5A的线6-6截取的实例视图，且示出附接到天线基板的表面的IC芯片和PCB区段的布局。
图7是根据另一实施例的图1的天线设备的一部分的实例横截面视图。
图8是示出根据实施例的制造天线设备的实例方法的流程图。
图9A示出天线设备的天线基板组合件，其具有部分地形成于其上的导电柱。
图9B示出具有完全形成于其上的柱的天线基板组合件。
图9C示出具有附接到其的预成型柱的天线基板组合件。
具体实施方式
提供以下参考附图的描述，以帮助全面理解本文出于说明性目的公开的技术的某些示例性实施例。所述描述包含各种具体细节以帮助本领域的一般技术人员理解技术，但这些细节仅被视为说明性的。出于简单和清晰度的目的，当包含众所周知的功能和构造的描述可能混淆本领域的普通技术人员对技术的理解时可以省略此描述。
图1是根据实施例的实例天线设备100的分解透视图。天线设备100具有紧凑布置，其包含通过多个导电柱122紧固到印刷电路板(PCB)140的板状天线基板120。多个天线元件125安置于天线基板120的第一主表面131(x-y平面中)处。多个射频集成电路(RFIC)芯片126各自附接到天线基板120的第二相对主表面139且耦合到天线元件125。例如现场可编程门阵列(FPGA)142、DC连接器146和/或RF连接器144等至少一个电路元件附接到PCB 140的第一主表面149。柱122中的每一个可以通过天线基板120内的导电层提供紧固到PCB 140的电路元件与RFIC芯片126之间的电互连。
为了提供电互连，柱122中的每一个可以具有附接到天线基板120的第二表面139的第一端151和附接到PCB 140的第二表面141的第二端159。天线基板120和PCB 140可以具有不同的热膨胀系数(CTE)。柱122的结构和材料可以被设计成通过允许天线设备100(下文可互换地称为“天线100”)适应天线基板120与PCB 140之间的CTE失配而实现应力消除。为此目的，柱122配置允许当PCB和天线基板随温度以不同速率膨胀时所述柱通过挠曲、压缩或拉伸而变形，同时维持电连接。这与焊料球形成对比，焊料球当经受相同的应力时可能断裂。举例来说，柱122可以各自被配置有例如以下形状：实心圆柱体；具有不同材料的螺旋形表层的实心圆柱体；弹簧；柔性实心结构；或微同轴电缆区段。柱122可以由焊料(例如，Pb/Sn合金)或其它导电材料构成。在一个实例中，柱122是柱栅阵列(CGA)类型柱，其具有Pb/Sn合金内部圆柱体和由铜制成的螺旋形包裹表层以得到较好热传导和可靠性。在图1中，为简单说明起见，仅示出几个柱122、RFIC芯片126、天线元件125等。在天线100的典型实施例中，天线元件125、RFIC芯片126和柱122各自的数目可以是数百或数千。此外，多个FGPA 142、多个DC连接器146和/或多个RF连接器144可以包含于天线100中且附接到PCB 140。用于将PCB140附接到天线基板120的整个机械支撑可以由柱122提供。
举例来说，通过以多个焊料层递增地构建柱的过程，柱122可以形成为实心焊料柱。实例过程可以首先抵靠着天线基板的第二表面139或PCB 140的第二表面141上的焊垫形成所有柱122的最低层。可以使用按顺序从柱到柱移动的计算机控制的焊料工具循序地形成最低层。所述过程可以逐层重复以递增地构建柱的高度(z平面中)直到在所有柱122上达到所要高度为止。最后焊料层可以由比柱122的其它层上的焊料更低温度的焊料构成。举例来说，如果柱122是从天线基板120的表面构建，那么最终粘附步骤可能涉及通过将PCB140的第二表面141上的低温焊盘与柱122对准来将PCB 140放置于柱122之上。随后，整个天线组合件可以在足以仅熔化低温焊料的温度下被加热，以完成PCB 140到天线基板120粘附过程。
举例来说，PCB 140可以具有附接到其第一表面149的一个或多个FPGA 142、DC连接器146和RF连接器144，且这些电路元件可以通过例如122a、122b和122c等柱电连接到形成于天线基板120内的信号线和/或接地线。天线基板120可以具有形成于其中的多个薄金属层，所述金属层可以经图案化以形成DC偏置线、控制信号线、接地线和RF传输线。举例来说，柱122b可以是DC互连件，其将DC连接器146耦合到天线基板120内的DC线以传送DC信号。DC信号可以对RFIC芯片126内的放大器进行偏置。柱122c可以是数据控制信号互连件，其将FPGA142耦合到天线基板120内的控制信号线以传送数据控制信号。数据控制信号可以提供到RFIC芯片126和/或例如串行外围接口(SPI)芯片127等其它IC芯片。SPI芯片127可以基于数据控制信号产生移相器控制信号，所述移相器控制信号提供到多个RFIC芯片126以调节其中的移相器且进而将天线100作为相控阵列来操作。柱122a可以是RF互连件，其将RF连接器144耦合到传输线以传送RF信号。
天线100可以包含部分或完全地形成于至少一个印刷电路板(PCB)区段128(下文例示为多个PCB区段128)上的波束成形网络(BFN)，所述至少一个印刷电路板区段共面地位于RFIC芯片126之间且附接到天线基板120的第二表面139。每一PCB区段128可以包括例如氧化铝等电介质基板、信号导体和至少一个接地导体，其例如在共面波导(CPW)或微带中共同形成传输线区段。供应多个PCB区段128而不是单个PCB区段128可以有助于天线100的制造。BFN是组合器/划分器网络，有时称为“公司网络”或“分布网络”，其将输入RF发射信号划分为N个经划分“元件信号”以用于通过形成天线阵列的N个相应天线元件125进行发射，和/或将由N个天线元件125提供的N个接收路径元件信号组合成最终复合接收信号。RF连接器144可以电连接到BFN的输入(在发射情况中)和/或BFN的输出(在接收情况中)。在另一实施例中，省略PCB区段128且BFN实际上形成于天线基板120的层内。稍后将论述将BFN连接到RF连接器144的不同方式。
天线元件125可以各自是印刷于天线基板120上以形成平面阵列的微带贴片天线元件。例如偶极或单极等其它类型的天线元件可以代替。天线元件125可以在相应馈送点电学或电磁耦合到RFIC芯片126(“从其馈送”)。RFIC芯片126可以通过到位于天线基板25上的连接衬垫的焊料凸块连接或类似物机械地连接到天线基板25。RFIC芯片126也可以在下文论述的“单RF层基板”情况中机械地且电连接到近似低于表面139的天线接地平面。在典型实施例中，每一RFIC芯片126耦合到多个(例如，若干)天线元件125，且RFIC芯片126跨越由天线元件125形成的平面阵列的基本上整个有效孔口分布。
天线元件125当实施为微带贴片时可以具有任何合适的形状，例如圆形、正方形、矩形、椭圆形或其变化，且可以足以实现例如圆形、线性或椭圆形的所需极化的方式被馈送和配置。天线元件125的数目、其类型、大小、形状、元件间间隔和它们被馈送的方式可以通过设计改变以实现目标性能指标。在典型实施例中，天线100可以包含数百或数千个天线元件125。在下文描述的实施例中，每一天线元件125是用探针馈送进行馈送的微带贴片。探针馈送可以被实施为电连接到RFIC芯片126的输入/输出(I/O)衬垫的通孔。I/O衬垫是允许信号进出RFIC芯片126的接口。在其它实例中，使用电磁馈送机构代替通孔，其中每一天线元件125是从具有近场能量的相应馈送点激发的。
天线100可以被配置成用于毫米(mm)波频带上的操作，所述频带通常被定义为30GHz到300GHz范围内的频带。在其它实例中，天线100在范围从约1GHz到30GHz的微波中或在低于1GHz的亚微波范围中操作。此处，射频(RF)信号表示具有从低于1GHz直到300GHz的任何频率的信号。应注意，被配置成在微波或毫米波频率下操作的RFIC芯片经常称为单片微波集成电路(MMIC)。MMIC通常由III-V半导体材料或例如硅-锗(SiGe)等其它材料构成。
每一RFIC芯片126可以包含有源波束成形电路系统，例如，用以调节用所连接天线元件125传送的一个或多个信号的放大器和/或移相器。在其中RFIC芯片126包含动态控制移相器的实施例中，天线100可作为相控阵列操作以用于发射和/或接收操作。在相控阵列实施例中，由天线100形成的波束被转向到主要根据移相器的相移设定的所需波束指向角度。也可以包含RFIC芯片126内的额外振幅调节以调节波束模式。通过跨越天线阵列的有效孔口分布的RF前端放大器和/或移相器，天线100可以称为有源天线阵列。在一些实施例中，天线100作为发射和接收天线系统操作，且每一RFIC芯片126包含接收电路系统，所述接收电路系统包括用于放大接收信号的至少一个低噪声放大器(LNA)和用于放大发射信号的至少一个功率放大器(PA)。在此情况下，每一RFIC芯片126可以包含合适的发射/接收(T/R)切换/滤波电路系统以实现共享资源上的双向信号流。天线100替代地被配置成仅作为接收天线系统或仅作为发射天线系统操作，在此情况下每一RFIC芯片126可以包含LNA但不包含PA，反之亦然。
图2是根据实施例的处于已组装状态的图1的天线100的一部分的横截面图。横截面图表示图1中所示的天线100的非线性区段，其中出于清楚起见省略了视图的一些远侧特征。在此实例中，天线基板120是以包括第一层121a和第二层121b的“双RF层”配置来配置。天线基板120的在第二表面139处的例如那些在区“A”(稍后描述但在图2中未图示)中的顶部层可以包含一个或多个薄金属层以用于DC和/或控制信号投送。
层121a可以包含第一电介质层227a，以及充当天线接地平面以用于反射由天线元件125发射/接收的信号能量的金属层250。形成平面阵列的天线元件125安置于天线基板120的第一表面131(电介质层227a的下部表面)处。每一天线元件125可以通过充当探针馈送的信号导体的第一通孔210耦合到相应RFIC芯片126。第一通孔210穿越接地平面250内的开口234。第一通孔210的相对侧上的第二通孔211充当用于探针馈送的接地导体，且作出RFIC芯片126的相应接地触点与接地平面250之间的电连接。第二层121b包含第二电介质层227b和另一金属层240，所述另一金属层被图案化以形成各种连接点之间的RF传输线导体。电介质层227a、227b可以由例如熔融硅石等任何合适的电介质构成。金属层240与RFIC芯片126、PCB区段128、IC芯片127和作出RF连接的任何柱122上的连接点(例如，I/O衬垫)之间的连接可以各自通过相应短通孔243和例如焊料球或铜柱等电连接接头230来作出。举例来说，第二金属层240的第一部分240a是传输线导体，其将RFIC芯片126的I/O衬垫215耦合到PCB区段128的连接点。第二部分240b是传输线导体，其将PCB区段128的另一连接点耦合到下文论述的“信号柱”122a2的连接点。
柱122可以各自具有比附接到天线基板120的组件126-128中的任一个的厚度大的高度。因此，组件128的顶部表面与PCB 140之间可以存在气隙。如上文所论述，形成每一柱122的一种方式是从柱到柱循序地积累例如焊料等液化金属，每次一个层。每一柱可以与天线基板120的第二表面139上的相应连接衬垫对准。替代过程可以使用预成型的导电柱，且使用机器人工具或类似物将预成型柱的底部和顶部表面分别导电性地粘附到表面139和141处的连接衬垫。预成型柱122的一些实例包含实心圆柱体、具有铜包裹表层的实心圆柱体(“铜包裹柱”)、弹簧和微同轴电缆。如所提到，柱122的结构和材料可以通过适应天线基板120与PCB 140之间的CTE失配而足以准许应力消除。由于PCB 140和天线基板120随温度以不同速率膨胀，因此柱122配置可以通过挠曲、压缩或拉伸而防止断裂，同时维持机械和电连接。举例来说，铜包裹柱甚至当断裂时仍可以维持电连接。
形成于PCB 140内的通孔220可以将顶部表面149处的导电线耦合到相应柱122的顶端159。举例来说，通孔220通过顶部表面149处的导电线261将柱122c电耦合到FPGA 142的连接点。在其它实例中，通孔220可以在布局准许的情况下直接连接到FPGA 142的连接点。柱122c的底端151通过电介质层120b内的导电线(例如，稍后论述的图3A的层266的一部分)和导电接头230耦合到RFIC芯片126的I/O衬垫。如果柱122c被指定用于投送控制信号，那么到RFIC芯片126的位于其下部表面处的接地连接点的用于控制信号的接地连接路径可以类似地包括：耦合到FPGA 142的接地连接点(处于其正下方或通过表面149处的另一导电线)的另一通孔220；另一柱122；电介质层120b内的另一导体；以及另一导电接头230。
类似地，DC连接器146可以从DC连接器146的下部表面处的电触点通过路径对RFIC芯片126提供正或负电压，所述路径包含表面149处的信号导体263、通孔220、柱122b、电介质层227b内的第一金属层，和连接到RFIC芯片126的I/O衬垫的导电接头230。通过另一柱122和电介质层227b内的第二金属层的相似路径可以提供用于DC连接器146的接地触点与RFIC芯片126之间的DC电压的接地连接。
RF连接器144可以是电耦合到PCB区段128内的BFN的RF输入和/或输出端口的同轴或其它类型的连接器。举例来说，接地-信号-接地(GSG)过渡部(“GSG互连件”)260可以用于耦合路径中，且可以包含信号柱122a2、在信号柱122a2的一侧上的第一“接地柱”122a1和在信号柱122a2的相对侧上的第二接地柱122a3。这些柱可以在其上部末端处分别连接到穿过PCB 140形成的第一接地通孔223a1、信号通孔223a2和第二接地通孔223a3。RF连接器144可以包含连接到信号通孔223a2的内导体，和在一侧上连接到第一接地通孔223a1且在相对侧上连接到信号通孔223a3的外导体。应注意在其它实施例中，例如利用仅一个接地柱的“GS”方案或具有三个或更多个接地柱的方案等其它连接结构可以代替。
信号柱122a3可以通过天线基板120内的重布层(RDL)互连件耦合到PCB区段128内的BFN的RF输入和/或输出点。此互连件可以包括连接路径，所述连接路径包含连接到信号柱122a3的下部末端的通孔243(图4中所见)、传输线导体240b的一个末端、在导体240b的相对末端上的另一通孔243，和将所述另一通孔连接到PCB区段128的连接接头230。接地柱122a1和122a2可以连接到电介质层120b内的微带接地层或形成于金属层240中的CPW接地导体。
图3A示出在图2中的区“A”的实例互连结构。在此实例中，天线基板120的上部结构包含例如聚合物的第一隔离层262，所述聚合物例如苯并环丁烯(BCB)，所述第一隔离层的顶部表面形成天线基板120的顶部表面139。第一金属层266(“第一导电迹线层”)处于第一隔离层262正下方，且可以经指定用于形成用于DC和/或控制信号的接地导体，或用于形成用于DC/控制信号的信号导体。第二金属层270(“第二导电迹线层”)位于第一接地层266下方且通过第二隔离层268与其分离。如果第一金属层266经指定用于用于DC/控制信号的接地导体，那么第二金属层可以经指定用于形成用于这些信号的信号导体，反之亦然。用于传输线导体的金属层240a位于电介质层227b的上部部分(在第二金属层270正下方)与电介质层227b的下部部分之间。
在图3A的实例中，柱122b通过隔离层262中的开口电连接到第一层266，所述开口稍微大于柱122b的直径。为了促进电连接接头的形成，例如无电镀钯浸镀金(ENEPIG)或镍/金合金等表面修整金属层265可以形成于隔离层262中的开口内。层265可以沉积为具有在金属层266顶上的基底部分、在开口的周边周围的外围壁部分和表面139顶上的环圈区，以形成空腔。焊料或其它可液化金属264的井可以填充空腔，粘附到表面修整层265和柱122b的下部末端以形成柱122b与天线基板120之间的机械连接和到其中的金属层266的电连接。在其它实施例中，省略表面修整金属层265。
金属层266和270以及隔离层262和268中的每一个可以比基板120的厚度薄至少一个数量级。举例来说，这些层中的每一个可以具有约2-10μm的厚度，而基板120可以是约250μm厚。金属层266和268可以各自形成x-y平面中的信号/接地线，其具有约12μm的宽度且彼此间隔开约12μm的间隔。在天线100的典型实施例中，层266和268中的每一个可以经蚀刻或以其它方式图案化以形成数百或数千个信号线和接地线。
图3B示出在图2中的区“A”的另一实例互连结构。在此实例中，柱122b通过第一隔离层262、第一金属层266和第二隔离层268中的开口电连接到第二金属层270。这些层中的开口可以在相应层的沉积期间通过逐层地对准具有不同几何形状的抗蚀剂材料而形成。为了防止柱122b短接到第一金属层266，可以通过用比第一隔离层262和第二隔离层268的那些开口更大的开口进行沉积图案化而形成第一金属层266。环形隔离区287可以形成于金属层266的深度处，以将第一金属层266隔离于柱122b与第二金属层270之间的后续电连接。类似于表面修整层265的表面修整层285可以使用电镀或类似方法形成。表面修整层285可以具有第二金属层270上的基底部分、在相应开口中抵靠隔离层262、266和268的边缘的环形壁部分，和上部表面139上的边沿部分。这导致金属加衬的空腔，其可填充有焊料或其它可液化金属284。在柱122b的下部末端放置于空腔中的同时当焊料284冷却时，焊料284通过表面修整层285将柱122b电连接到第二层270。在其它实施例中，省略表面修整层285。
图4示出在图2中的区“B”的实例互连结构，其中信号柱122a2通过天线基板120内的通孔243导电性地粘附到传输线导体240b。通孔243可以在其上部末端处连接到形成于金属层270内的圆盘形捕捉衬垫270a。举例来说，在形成通孔243之前金属层270可以形成于电介质层227b顶上。当形成金属层270时，捕捉衬垫270a可以通过将环形抗蚀剂材料与通孔243的圆形区(将随后形成)同心地对准而形成。随后可以沉积金属层270，从而得到捕捉衬垫270a周围的环形开口。接着可以穿过捕捉衬垫270a形成通孔243。可以在后续步骤中沉积隔离材料以形成捕捉衬垫270a周围的开口内的环形隔离区289，进而隔离金属层270的剩余材料与通孔243。捕捉衬垫270a与柱122a2的下部末端之间的互连结构可以与结合图3B针对到柱122b的连接所描述的互连结构相同。即，互连结构可以包括表面金属层285，其具有在捕捉衬垫270a顶上的基底部分和环形壁部分和边沿部分，从而形成如上文所描述填充有可液化金属284的空腔。
传输线导体240b可以是例如微带导体、共面波导(CPW)导体或带状线导体。如果传输线导体240b被配置为CPW导体，那么接地柱122a1和122a3可以用如对于图4所述相同的方式在层部分240b的相对侧上导电性地粘附到传输线层240的其它相应部分。在微带的情况下，用于微带的接地平面可为第二金属层268的覆盖导体240b的区。在此情况下，接地柱122a1和122a3可以各自以如上文针对图3B所描述相同的方式导电性地粘附到第二金属层270。替代地，第一金属层266的区可以用作接地平面(通过移除第二金属层270的对应区)，在此情况下接地柱122a1和122a3可以用如针对图3A所描述相同的方式导电性地粘附到第一金属层266。在带状线的情况下，额外金属层将提供于层240b下方且电连接到由第一金属层266或第二金属层270提供的接地平面。
图5A是根据另一实施例的图1的天线设备的一部分的实例横截面视图。(图5A的视图表示天线100的与图2的切片不同的非线性切片。)此实施例采用“单RF层”天线基板120a(图1的天线基板120的另一实施例)，其中天线接地平面550位于天线基板120a内接近其顶部表面139。应注意，图5A的横截面示出通过通孔223a2电耦合于RF连接器144与天线基板120a之间的信号柱122a2。在此视图中，可假定第一接地柱122a1和第二接地柱122a3不可见，因为它们分别在信号柱122a2的后方和前方(反之亦然)。
图5B是图5A中的区C的实例结构的横截面图。天线基板120a可以包括电介质层527和在基板120a的上部部分处的交替的金属/隔离层。这些可以包含直接在电介质层527顶上的天线接地平面550，其朝向顶部表面139按顺序随后是隔离层540、第二金属层270、隔离层268、第一金属层266和最上部隔离层262。
信号柱122a2可以通过焊料井264和表面修整金属层265导电性地粘附到形成于金属层266中的导电迹线266a的第一端，类似于上文结合图3A描述的那些。导电迹线266a可以通过包围导电迹线266a的环形隔离区595a与第一金属层266的邻近部分隔离。电互连件可以形成于导电迹线266a的第二相对末端与PCB区段128的顶部表面处的CPW或微带信号导体604之间。此互连件可以包含形成于PCB区段128内的通孔593、电连接接头230，和形成于导电迹线266a的第二端上的表面修整金属层585。可以形成隔离层262的隔离区段262a以支撑表面修整金属层265的壁。替代地，区段265a被导电层区段代替，例如额外表面修整金属层材料。
如果PCB区段128被配置为CPW传输线，那么信号导体604的相对侧上的第一和第二接地导体可以使用与图5B相似的配置分别连接到接地柱122a1和122a3的下部末端。在此情况下，可以通过形成于金属层266中在导电迹线266a的相对侧上且与其隔离的第一和第二额外导电迹线(“接地迹线”)作出相应连接。换句话说，第一和第二接地迹线与导电迹线266a结合形成CPW传输线的互连区段。替代地，在基板120a内与用于信号导体连接的金属层(例如，266)不同的金属层中作出接地连接。
如果PCB区段128被配置为微带传输线，那么可以用与图5B中相同的方式通过相似导电迹线266a作出信号线604到信号柱122b连接。在此情况下，微带接地平面可以存在于PCB区段128的下部表面处，且通孔593的下部末端可以穿过微带接地平面中的开口。此外，第一和第二接地迹线可以在导电迹线266a的相对侧上延伸且可以各自分别在一个末端上连接到微带接地平面的相应连接点，且在相对末端上连接到接地柱122a1或122a3。
此处应注意，与图5B中示出相似的互连件可以在RFIC芯片126的下部表面处的I/O衬垫与第一金属层266之间作出。(所述互连件可以包括被加衬有表面修整金属层585的空腔内的导电接头230。)为了将RFIC芯片126的任何I/O衬垫连接到第二金属层270的信号线，在第一金属层266和第二隔离层268中的每一个内形成开口。这些开口的外围表面可以被加衬有表面修整金属层585，其延伸到第二金属层270以形成空腔。空腔可以被填充有可液化的金属以形成导电井，类似于图3B的导电井284。导电井可以连接到RFIC芯片126的I/O衬垫的下部末端。
天线接地平面550可以在RFIC芯片126和/或PCB区段128的下部表面处电连接到微带接地平面。用于此连接的互连件可以包括在延伸到天线接地平面550的天线基板120a内的至少一个电连接接头230和焊料井或类似物。此焊料井可以具有类似于上文描述的图3B的焊料井284的上部部分和延伸通过第二金属层270中的隔离开口且连接到接地平面550的下部部分。
图6是沿图5A的线6-6截取的实例视图。此视图示出朝向天线基板120a的顶部表面139向下看的IC芯片和PCB区段的示例性布局。导电柱122(包含柱122a、122b、122c等)可以分布在布局的外围区和内部区中。呈现实例，其示出均匀地布置成行和列的16个RFIC芯片126_1到126_16；线性地布置于RFIC芯片126的一对邻近行之间的八个串行外围接口(SPI)芯片127_a到127_8；以及BFN的至少一部分形成于其内的五个PCB区段128_a到128_5。PCB区段128在其顶部表面处包含BFN的信号导体620，其可以通过形成于第一金属层266中的RDL互连件266b或形成于第二金属层270中的互连件电连接到RFIC芯片126内的相应信号导体613。(RDL互连件266b可以假设为在图6的视图中通过第一隔离层262可见。)如果PCB区段128被实施为CPW，那么例如630a、630b、630c等CPW接地导体存在于信号导体620的相对侧上。这些接地导体630a-630c可以各自通过RDL互连件电连接到信号导体613的相对侧上的RFIC芯片126的CPW接地导体(未示出)。在微带的情况下，微带接地平面可以存在于适当地连接在一起的PCB区段128和RFIC芯片126的下部表面处。此处应注意，与图6所示相似的布局可以实施用于图2的实施例；然而，在此情况下信号导体613与620之间的电连接可以通过天线基板120内的传输线层(金属层240)作出。
PCB区段128内的BFN可以在天线100的发射方向上通过由信号柱122a2、接地柱122a1和接地柱122a3形成的GSG过渡部660接收来自RF连接器144的输入RF信号。BFN可以包含具有I/O端口的2:1I/O耦合器604，所述I/O端口通过天线基板120a或120内的RDL连接(例如，通过如早先所描述的第一金属层266和/或第二金属层270内的导电迹线)电连接到GSG过渡部660。I/O耦合器604与BFN的例如606和608等其它耦合器结合可以将输入RF信号划分成十六个经划分发射信号，其分别提供到RFIC芯片126_1到126_16。在接收方向上，从RFIC芯片126_1到126_16输出的RF接收信号可以由BFN组合，且组合的接收信号通过GSG过渡部660输出到RF连接器144。BFN耦合器604、606等的一些实例包含威尔金森划分器(例如，在经划分输出线之间具有印刷电阻器)；混合环(“环形波导”)耦合器；以及90°分支线耦合器。在其它布局实例中，为了形成传输线区段128内的1:K划分器/组合器，其中K不是16，提供更大或更小数目的2:1耦合器和/或M:1耦合器(其中M>2)。
每一RFIC芯片126可以包含有源RF前端组件，例如至少一个放大器655和至少一个移相器657。耦合到RFIC芯片126的天线元件125可以近似覆盖RFIC芯片126。举例来说，示出RFIC芯片126_1覆盖四个天线元件125；这些天线元件中的每一个可以连接到包含一个放大器655和一个移相器657的相应信号路径，所述一个放大器和一个移相器个别地控制穿过所述天线元件125的信号的振幅和相位。(为了说明的清楚起见，在RFIC芯片126_9和126_16中仅示出一个放大器655和一个移相器657。如果例如四个天线元件125耦合到每一RFIC芯片126，那么每一RFIC芯片126可以包含四个放大器655和四个移相器657。)
源自DC连接器146和FGPA142的DC电压和控制电压可以通过柱122经由形成于金属层266和270中的导体投送到RFIC芯片126和SPI芯片127。DC电压可以偏置放大器655和/或由RFIC芯片126和SPI芯片127内的其它电路系统使用。举例来说，来自DC连接器146的DC偏置电压可以运载于柱122b2上且通过导电线270_3和RFIC芯片126_9的下部表面处的I/O接触垫被投送到RFIC芯片126_9内的放大器655。用于DC偏置电压回到DC连接器146的接地回路可以包含导电线266_3和柱122b1。
以类似方式，控制信号可以通过柱122c从FGPA 142投送到SPI芯片127和/或RFIC芯片126。举例来说，用于波束转向的相位/振幅控制信号可以由FGPA 142产生且投送到SPI芯片127。例如，由FGPA 142产生的控制信号可以跨越柱122c1和122c2施加。控制信号可以跨越分别连接到柱122c1和122c2的导电线270_1和266_1投送到SPI芯片127_1。基于控制信号，SPI芯片127_1可以产生移相器控制电压，且通过导电线270_2将移相器控制电压施加到移相器657以动态地设定用于穿过耦合到所述移相器657的天线元件125的信号的相移。在一实例中，柱122c2可以经由到以下各项中的每一个的电连接而提供用于各种控制信号的接地返回路径：FGPA 142的接地触点；SPI芯片127_1的接地触点(通过导电线266_1)；以及RFIC芯片126_9的接地触点(通过导电线266_2)。
此处应注意，BFN可以部分地形成于PCB区段128上且部分地形成于RFIC芯片126上。BFN可以被视为GSG过渡部660与放大器元件125的馈送点之间的信号路径和划分器/组合器电路系统。因此，举例来说，如果每一RFIC芯片126如所说明馈送N>1个天线元件125，那么每一RFIC芯片126内可能存在N:1组合器/划分器692(在图6的实例中N＝4)。N:1组合器/划分器692可以位于RFIC 126的输入点613与各自耦合到相应天线元件125的N个相应放大器655和/或移相器657的N个输入之间。N:1组合器/划分器692可以被视为BFN的“较早级”，而包括耦合器608、606等的BFN部分可以被视为BFN的“较晚级”。
在图6的实例布局中，邻近PCB区段128的信号导体620可以通过焊线503彼此连接。对于CPW传输线，类似于信号导体620的相对侧上的630a和630c的一对接地导体可以类似地通孔相应焊线503连接到邻近PCB区段128中的对应接地导体。在替代实施例中，共同电介质基板用于所有PCB区段128_1到128_5，且省略焊线503。
在另一实施例中，通过经由不同PCB区段128之间的RFIC芯片126连接BFN信号路径来避免邻近PCB区段128之间的直接连接。
图7是根据另一实施例的图1的天线100的一部分的实例横截面视图。在此实例中，波束成形网络(BFN)形成于天线基板120b内而不是PCB区段128内，且省略PCB区段128。此实施例采用用于天线基板120b的双RF层结构，类似于上文对于图2的实施例所描述。举例来说，RF连接器144可以通过包括柱122a1、122a2和122a3的GSG过渡部760耦合到由金属层240形成的CPW传输线。替代地，如果金属层240用以形成微带信号导体，那么接地柱122a1和122a3可以导电性地粘附到充当天线基板120b内的微带接地的另一金属层。
GSG过渡部760可以布置在与类似于图6的I/O耦合器604的I/O RF耦合器604a接近的位置。在一个实例中，金属层240可以被图案化以形成具有类似于图6的布局的BFN。在此情况下，BFN的一个信号路径可以导致2:1定向耦合器608a(类似于耦合器608)，其将RF发射信号拆分成应用于RFIC芯片126_13和126_14的两个经划分信号。从RFIC芯片226通过定向耦合器到GSG过渡部760的往复信号流可以针对接收天线系统发生。此配置的其它方面可以与结合图2描述的那些相同。
图8是描述制造天线设备100的实例方法的流程图。过程步骤820可以涉及形成PCB组合件140，其具有在上部表面149和/或下部表面141上的信号导体261(参见例如图2)；具有附接到上部表面149的芯片/连接器(例如，142、144、146)和穿过PCB 140的基板的通孔220。通孔经形成为将芯片/连接器电耦合到下部表面141处的接触垫。
单独的过程步骤S840可以涉及形成天线基板组合件，其包含：在天线基板120的下部表面131上的天线元件125；在天线基板120内的接地平面(例如，250、550)；用于将天线元件125耦合到RFIC芯片126的第一通孔210；处于用于连接GSG过渡部(由邻近柱122a1、122a2、122a3形成)的位置的第二通孔243和/或用于将RFIC芯片126连接到天线基板内的传输线导体的第二通孔243；附接到天线基板120的上部表面139的RFIC芯片126和其它芯片127；以及附接到上部表面139的PCB区段128(如果使用的话)。
通过单独地形成的PCB组合件和天线基板组合件，柱122可以形成且在一个末端附接到天线组合件的上部表面或PCB组合件的下部表面(S860)。用于此过程的一个实例技术涉及从天线基板120的上部表面139或从PCB组合件的下部表面递增地构建柱。可以使用计算机控制的焊料工具每次形成每一柱122的一个层，所述工具按顺序从柱到柱移动且沉积少量焊料以递增地构建每一柱。举例来说，图9A示出过渡组合件结构，其中柱122b、122c等的下部部分已形成于天线基板120的上部表面139上。所述过程可以逐层重复以递增地构建柱的高度直到在所有柱122上达到所要高度为止。可以将低温焊料施加(S880)到近似完成的柱122的开口端。举例来说，如图9B所示，完成的柱122可以各自具有由高温焊料构成的大多数部分931和由低温焊料构成的末端部分935。替代地或另外，低温焊垫在与柱122对准的位置处形成于PCB 140的下部表面处。
用于过程S860的替代实施方案涉及将预成型柱122导电性地粘附到天线基板120或PCB 140。举例来说，图9C示出天线基板组合件，其具有附接到其的呈弹簧形状的预成型柱122。弹簧的下部末端可以通过高温焊料附接到天线基板120的表面139。低温焊料935可以在下部末端附接之后施加到弹簧的上部末端。如先前所提及，预成型柱122可以具有其它配置，例如实心Pb/Sn合金内部圆柱体和由铜制成的螺旋形包裹表层以得到较好热传导和可靠性。高温和低温焊料可以相同或相似方式施加于这些其它柱配置的相对末端。
应注意，在天线基板或PCB上形成/附接柱的过程步骤S860可以在IC芯片/连接器在柱初始附接的天线基板或PCB上的附接之前执行。
通过柱122如此在一个末端导电性地粘附到天线组合件或PCB组合件，且PCB组合件或天线组合件抵靠柱122的开口端放置，随后可以在足以仅熔化低温焊料的低温下加热整个组合件(S890)。当低温焊料冷却时，柱122的先前开口端导电性地粘附到PCB或天线组合件的导电触点。
上述实施例已经在天线设备100的上下文中描述。本文的技术的其它实施方案可以应用于非天线应用。举例来说，在其它电子装置中，天线元件125被至少一个其它类型的第一电路元件代替，例如IC芯片。RFIC芯片126可以被其它类型的第二IC芯片代替，所述第二IC芯片通过延伸穿过基板120的通孔210电耦合到第一IC芯片。电子装置的导电柱122可以相同方式连接到基板120内的至少一个上部金属层以提供DC互连件、控制信号互连件和/或RF信号互连件。柱互连件可以将附接到PCB 140的上部表面的第三IC芯片/连接器/组件连接到附接到基板120的上部表面139的第二IC芯片。所得电子装置以紧凑的三维堆叠结构形成。此外，如果电子装置的基板120和PCB 140具有不同的热膨胀系数(CTE)，那么如上文所描述的准许基板120与PCB 140之间的应力消除的相同优点适用于所述电子装置。即，柱122的结构和材料可以通过适应基板120与PCB 140之间的CTE失配而足以准许应力消除。由于PCB 140和基板120随温度以不同速率膨胀，因此柱122配置可以通过挠曲、压缩或拉伸而防止断裂，同时维持机械和电连接。
此外，在上述实施例中，芯片142DC连接器146和/或RF连接器144示出且描述为附接到PCB基板140的上部表面149。在其它实施例中，如果在天线基板120与PCB 140之间有空间可用且在上部表面149处需要平坦的无组件表面，那么芯片/连接器可以替代地粘附到PCB 140的下部表面。在此情况下，例如144、146等连接器可以具有面向侧面的连接端口。在这些或其它实施例中，在基板120的下部表面131处可以不提供电路元件或天线元件。
虽然本文所描述的技术已参考其实例实施例特定示出和描述，但所属领域的技术人员将理解，在不脱离由所附权利要求书及其等效物界定的所要求主题的精神和范围的情况下可以在其中作出形式和细节的各种改变。

Claims (30)

1.一种天线设备，其包括：
天线基板，其具有相对的第一表面和第二表面；
多个天线元件，其安置于所述天线基板的所述第一表面处；
印刷电路板(PCB)，其具有相对的第一表面和第二表面；
多个导电柱，其各自具有附接到所述PCB的所述第二表面的第一端和附接到所述天线基板的所述第二表面的第二端，以将所述PCB紧固到所述天线基板且提供所述PCB与所述天线基板之间的电互连件；
多个射频集成电路(RFIC)芯片，其各自附接到所述天线基板的所述第二表面且耦合到所述多个天线元件；以及
至少一个电路元件，其附接到所述PCB的所述第一表面且通过所述导电柱中的至少一个电耦合到所述RFIC芯片中的至少一个。
2.根据权利要求1所述的天线设备，其中所述电互连件是用以传送射频(RF)信号的RF互连件。
3.根据权利要求1至2中任一项所述的天线设备，其中所述电互连件是用以传送直流(DC)信号的DC互连件。
4.根据权利要求1至3中任一项所述的天线设备，其中所述电互连件是用以传送数据控制信号的数据控制信号互连件。
5.根据权利要求4所述的天线设备，其中所述数据控制信号提供到所述RFIC芯片中的多个RFIC芯片以调节其中的移相器以产生相控阵列。
6.根据权利要求1至5中任一项所述的天线设备，其中所述PCB和所述天线基板具有不同的热膨胀系数(CTE)，且所述柱通过挠曲、压缩或拉伸而变形以提供由于所述不同CTE带来的应力的消除。
7.根据权利要求1至6中任一项所述的天线设备，其中所述至少一个电路元件是IC芯片，所述IC芯片通过所述柱中的所述至少一个和在所述天线基板的所述第二表面处的导电迹线层将控制信号和/或偏置电压提供到所述RFIC芯片。
8.根据权利要求7所述的天线设备，其中所述IC芯片是现场可编程门阵列(FPGA)。
9.根据权利要求1至8中任一项所述的天线设备，其中所述至少一个电路元件是DC连接器，所述DC连接器通过所述柱中的所述至少一个和在所述天线基板的所述第二表面处的导电迹线层将DC电压提供到所述RFIC芯片。
10.根据权利要求1至9中任一项所述的天线设备，其中所述至少一个电路元件是通过所述柱中的所述至少一个投送RF信号进出所述RFIC芯片的RF连接器。
11.根据权利要求10所述的天线设备，其中：
所述多个柱包括第一柱以及在所述第一柱的相对侧上的第二柱和第三柱；且
所述RF连接器通过接地-信号-接地互连件耦合到所述RFIC芯片，所述接地-信号-接地互连件包括充当信号互连件的第一焊料柱以及充当相应接地互连件的第二焊料柱和第三焊料柱。
12.根据权利要求1至11中任一项所述的天线设备，其中：
所述天线基板的所述第二表面包括天线接地平面，所述天线接地平面具有用于互连件的开口以电耦合所述RFIC和所述天线元件；且
所述RFIC芯片具有电耦合到所述天线接地平面的相应接地连接点。
13.根据权利要求1至12中任一项所述的天线设备，其中所述RFIC芯片中的每一个具有通过多个电连接接头附接到所述天线基板的所述第二表面的下部表面，和通过气隙与所述PCB的所述第二表面分离的上部表面。
14.根据权利要求13所述的天线设备，其中所述多个电连接接头是焊料凸块或铜柱。
15.根据权利要求1至14中任一项所述的天线设备，其中所述多个导电柱包括焊料柱、具有铜螺旋包裹的实心圆柱体、弹簧和微同轴电缆中的至少一种。
16.根据权利要求1至15中任一项所述的天线设备，其中所述多个导电柱是柱栅阵列(CGA)的铜包裹焊料柱。
17.根据权利要求1至16中任一项所述的天线设备，其中所述RFIC芯片各自包括接收放大器、发射放大器和移相器中的至少一个。
18.根据权利要求1至17中任一项所述的天线设备，其中所述RFIC芯片各自通过形成于所述天线基板内的相应通孔耦合到所述天线元件中的一个或多个。
19.根据权利要求1至18中任一项所述的天线设备，其进一步包括形成于至少一个电介质基板上的波束成形网络(BFN)，所述至少一个电介质基板位于所述多个RFIC芯片之间且附接到所述天线基板的所述第二表面。
20.根据权利要求19所述的天线设备，其中所述天线基板包括：
邻近于所述天线元件的第一层；
接近于所述RFIC的第二层；以及
在所述第一层与所述第二层之间的天线接地平面；
其中所述第二层包括将所述多个RFIC芯片耦合到所述BFN的传输线。
21.根据权利要求1至20中任一项所述的天线设备，其中所述天线基板包括：
邻近于所述天线元件的第一层；
接近于所述RFIC芯片的第二层；
在所述第一层与所述第二层之间的图案化金属层，其形成天线接地平面，所述天线接地平面具有用于穿过其的第一通孔的开口，所述第一通孔将所述RFIC芯片连接到所述天线元件；以及
在所述第二层内的多个第二通孔，其将所述天线接地平面耦合到所述RFIC芯片。
22.根据权利要求21所述的天线设备，其进一步包括在所述第二层内的另一图案化金属层，所述另一图案化金属层形成用于所述天线设备的波束成形网络。
23.根据权利要求1至22中任一项所述的天线设备，其进一步包括多个串行外围接口(SPI)芯片，所述多个串行外围接口芯片附接到所述天线基板的所述第二表面且与所述RFIC芯片共面布置并耦合到所述RFIC芯片，所述SPI芯片通过所述焊料柱中的至少一个耦合到所述至少一个电路元件。
24.一种用于电子装置的互连结构，其包括：
基板，其具有第一和第二相对表面；
多个第一电路元件，其安置于所述基板的所述第一表面处；
印刷电路板(PCB)，其具有相对的第一表面和第二表面；
多个导电柱，其将所述PCB紧固到所述基板且各自提供所述PCB与所述基板之间的电互连件；
多个集成电路(IC)芯片，其耦合到所述第一电路元件且附接到所述基板的所述第二表面；以及
至少一个第二电路元件，其附接到所述PCB的所述第一表面且通过所述导电柱中的至少一个电耦合到所述IC芯片中的至少一个。
25.根据权利要求24所述的互连结构，其中所述电互连件是用以传送射频(RF)信号的RF互连件。
26.根据权利要求24至25中任一项所述的互连结构，其中所述电互连件是用以传送直流(DC)信号的DC互连件。
27.根据权利要求24至26中任一项所述的互连结构，其中所述电互连件是用以传送数据控制信号的数据控制信号互连件。
28.根据权利要求24至27中任一项所述的互连结构，其中所述PCB和所述基板具有不同的热膨胀系数(CTE)，且所述柱偏转、挠曲或压缩以提供由所述不同CTE造成的应力的消除。
29.根据权利要求24至28中任一项所述的互连结构，其中所述IC芯片中的每一个具有通过多个电连接接头附接到所述基板的所述第二表面的下部表面，和通过气隙与所述PCB的所述第二表面分离的上部表面。
30.一种用于电子装置的互连结构，其包括：
基板，其具有上部表面；
印刷电路板(PCB)，其具有上部表面和下部表面；
多个导电柱，其附接于所述PCB的所述下部表面与所述基板的所述上部表面之间以将所述PCB紧固到所述基板且提供所述PCB与所述基板之间的电互连件；
多个集成电路(IC)芯片，其附接到所述基板的所述上部表面；以及
至少一个第二电路元件，其附接到所述PCB的所述上部表面和所述下部表面中的至少一个且通过所述导电柱中的至少一个电耦合到所述IC芯片中的至少一个。
CN202080105914.8A 2020-09-14 2020-09-14 在基板之间具有导电柱的天线阵列架构 Pending CN116584001A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2020/050681 WO2022055507A1 (en) 2020-09-14 2020-09-14 Antenna array architecture with electrically conductive columns between substrates

Publications (1)

Publication Number Publication Date
CN116584001A true CN116584001A (zh) 2023-08-11

Family

ID=72614055

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080105914.8A Pending CN116584001A (zh) 2020-09-14 2020-09-14 在基板之间具有导电柱的天线阵列架构

Country Status (8)

Country Link
US (1) US20230395967A1 (zh)
EP (1) EP4197062A1 (zh)
JP (1) JP2023546324A (zh)
KR (1) KR20230066381A (zh)
CN (1) CN116584001A (zh)
AU (1) AU2020467488A1 (zh)
IL (1) IL301318A (zh)
WO (1) WO2022055507A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9172145B2 (en) * 2006-09-21 2015-10-27 Raytheon Company Transmit/receive daughter card with integral circulator
US20160306034A1 (en) * 2014-12-23 2016-10-20 Infineon Technologies Ag RF System with an RFIC and Antenna System
US10886606B2 (en) * 2016-12-30 2021-01-05 Intel Corporation Microelectronic devices designed with flexible package substrates with distributed stacked antennas for high frequency communication systems
US10734332B2 (en) * 2017-08-22 2020-08-04 Qualcomm Incorporated High aspect ratio interconnects in air gap of antenna package

Also Published As

Publication number Publication date
AU2020467488A1 (en) 2023-04-06
IL301318A (en) 2023-05-01
EP4197062A1 (en) 2023-06-21
US20230395967A1 (en) 2023-12-07
KR20230066381A (ko) 2023-05-15
WO2022055507A1 (en) 2022-03-17
JP2023546324A (ja) 2023-11-02

Similar Documents

Publication Publication Date Title
KR102665447B1 (ko) 낮은 프로파일 안테나 장치
EP4000129B1 (en) Antenna apparatus with integrated antenna array and low loss multi-layer interposer
US12009574B2 (en) Integrated antenna array with beamformer IC chips having multiple surface interfaces
US20230395967A1 (en) Antenna array architecture with electrically conductive columns between substrates
US20240154320A1 (en) Antenna apparatus employing coplanar waveguide interconnect between rf components

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination