JP6682078B2 - ＳｉＣ部材 - Google Patents

ＳｉＣ部材 Download PDF

Info

Publication number
JP6682078B2
JP6682078B2 JP2018121523A JP2018121523A JP6682078B2 JP 6682078 B2 JP6682078 B2 JP 6682078B2 JP 2018121523 A JP2018121523 A JP 2018121523A JP 2018121523 A JP2018121523 A JP 2018121523A JP 6682078 B2 JP6682078 B2 JP 6682078B2
Authority
JP
Japan
Prior art keywords
sic
layer
susceptor
distance
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018121523A
Other languages
English (en)
Other versions
JP2020004811A (ja
Inventor
ワン・ジューダ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ferrotec Material Technologies Corp
Original Assignee
Ferrotec Material Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ferrotec Material Technologies Corp filed Critical Ferrotec Material Technologies Corp
Priority to JP2018121523A priority Critical patent/JP6682078B2/ja
Priority to PCT/JP2019/017417 priority patent/WO2020003722A1/ja
Priority to US16/611,505 priority patent/US11597655B2/en
Priority to TW108121946A priority patent/TWI709528B/zh
Publication of JP2020004811A publication Critical patent/JP2020004811A/ja
Application granted granted Critical
Publication of JP6682078B2 publication Critical patent/JP6682078B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68771—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting more than one semiconductor substrate
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/90—Carbides
    • C01B32/914—Carbides of single elements
    • C01B32/956—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Vapour Deposition (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、表面に凹部を有するＳｉＣ部材およびその製造方法に関する。
ＳｉＣ（Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ；炭化ケイ素）を含有するＳｉＣ部材は、高耐久性、高耐強酸性、低比抵抗などの優れた特性を有し、半導体製造装置に利用される部品として広く利用されている。また、このようなＳｉＣ部材は、処理対象のウェハを収容する収容部として表面に凹部を有するものがある。例えば、特許文献１は、プラズマエッチング装置に利用されるフォーカスリングとして、表面に凹部を有するＳｉＣ部材を利用することを開示している。また、ＳｉＣ部材には、高い耐久性や高い純度など厳しい仕様が要求される。これに対応するため、上記特許文献１は、物理的および化学的特性の優れたＣＶＤ−ＳｉＣを利用したＳｉＣ部材を開示している。ＣＶＤ−ＳｉＣとは、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；化学気相成長）により形成されるＳｉＣをいう。
特開２０１２−４９２２０号公報
半導体製造装置は、僅かな処理のばらつきによりウェハの製品不良を引き起こす可能性がある。また、半導体製造装置は、工場内で大量のウェハを扱うため、ウェハの製品不良の問題が、一枚のウェハだけに留まらず、大量のウェハに波及する可能性がある。したがって、半導体製造装置のユーザーは、半導体製造装置およびそれに利用される部品の品質を厳しく管理している。
ＳｉＣ部材は、ＳｉＣ板の研削加工により所望の形状および寸法に形成される。ＳｉＣ板は、例えば、複数回のＣＶＤを繰り返すことで比較的肉厚に形成され、その結果、複数のＳｉＣ層からなる多層構造を有する。ＳｉＣ部材の表面の凹部は、ＳｉＣ板のザグリ加工により形成される。このとき、凹部の底面に上下のＳｉＣ層の界面が現れることがある。このような界面は、場合によっては、半導体製造装置のユーザーに懸念を与えてしまうことがある。
本願発明は、このような課題を解決するためになされたものであり、その目的は、ＳｉＣ部材の外観を良好に確保するための技術を提供することである。
上記課題を解決するため第１の局面としては、第１上面と第１下面とを有し、前記第１上面が凹凸を有する第１ＳｉＣ層と、第２上面と第２下面とを有し、前記第２下面が前記第１上面に接しており前記第１上面の凹凸に対応する凹凸を有する第２ＳｉＣ層と、を備えており、前記第２ＳｉＣ層は、前記第２上面から前記第２下面側へと凹状となっている、平坦な底面を有する凹部を有し、前記凹部の前記底面は、前記第２下面よりも上方に位置する、といったものが考えられる。
この局面においては、第１ＳｉＣ層の第１上面と第２ＳｉＣ層の第２下面とが界面を形成する。そして、第１上面は凹凸を有しており第２下面はそれに対応する凹凸を有するので、第１上面と第２下面との界面も凹凸を有する。第１の局面によれば、凹部の底面に界面は現れない。したがって、ＳｉＣ部材の外観を良好に確保することができる。
凹凸に対応する凹凸とは、一方が凸の場合に他方が凹というように相補的であることを意味する。なお、上面、下面、上方、下方などの用語は、ＳｉＣ部材の利用時の向きを規定するものではない。
また、第２の局面のように、さらに、第３上面と第３下面とを有し、前記第３上面が前記第１下面に接している第３ＳｉＣ層を備えており、前記凹部の底面は、前記第１上面から第１距離だけ離れており、前記第３下面は、前記第１下面から前記第１距離と同じ第２距離だけ離れている、というようにすることも考えられる。
この場合、第１上面と第２下面とが第１界面を形成し、第１下面と第３上面とが第２界面を形成する。第２局面によれば、第２距離は第１距離と同じなので、凹部の底面に第１界面が現れないのと同様に、第３下面にも第２界面が現れない。
また、第３の局面のように、前記第１下面は凹凸を有し、前記第３上面は前記第１下面の凹凸に対応する凹凸を有する、というようにすることも考えられる。
また、第４の局面のように、前記第１上面の凹凸は、前記第１上面の全体的に湾曲した面により形成される、というようにすることも考えられる。
また、第５の局面のように、前記ＳｉＣ部材は、ウェハを収容するための収容部として前記凹部を有するサセプタである、というようにすることも考えられる。
サセプタを示す平面図 サセプタの平面図におけるＡーＡ断面図 サセプタの模式断面図 サセプタの製造過程を示す図 サセプタの上面および下面の位置の決定過程を示す図 別の実施例のＳｉＣ板を示す模式断面図 比較例のサセプタの模式断面図 比較例のサセプタを示す平面図
以下に本発明の実施形態を図面と共に説明する。
（１）全体構成
サセプタ１は、図１、図２に示すように、円板状のＳｉＣ部材である。サセプタ１は、上面に１または複数の円形の凹部９を有する。本実施の形態では、サセプタ１は、３つの凹部９を有する。この凹部９は、ウェハを収容するための収容部である。サセプタ１の外径は、例えば、３００ｍｍから５００ｍｍである。サセプタ１の厚みは、例えば、１ｍｍから４ｍｍである。凹部９の内径は、例えば、１００ｍｍから３００ｍｍである。
サセプタ１は、図３に示すように、第１上面１１と第１下面１３とを有する第１ＳｉＣ層３と、第２上面１５と第２下面１７とを有する第２ＳｉＣ層５とを備える。第１上面１１は、凹凸を有する。第２下面１７は、第１上面１１に接しており第１上面１１の凹凸に対応する凹凸を有する。第２ＳｉＣ層５は、第２上面１５から第２下面１７側へと凹状となっている、平坦な底面２３を有する凹部９を有する。本実施の形態では、第１上面１１の凹凸は、第１上面１１の全体的に湾曲した面により形成されている。具体的には、第１上面１１は、上方に向けて突出した凸面である。この凸面の突出量は、例えば、５０μｍから１００μｍである。第２上面１５は、平坦面である。凹部９の底面２３は、第２上面１５に略平行である。凹部９の深さは、例えば、３００μｍから５００μｍである。
サセプタ１は、さらに、第３上面１９と第３下面２１とを有する第３ＳｉＣ層７を備える。第３上面１９は、第１下面１３に接している。第１下面１３は凹凸を有している。第３上面１９は、第１下面１３の凹凸に対応する凹凸を有する。本実施の形態では、第１下面１３の凹凸は、第１下面１３の全体的に湾曲した面より形成されている。具体的には、第１下面１３は、下方に向けて突出した凸面である。この凸面の突出量は、例えば、５０μｍから１００μｍである。第３下面２１は、第２上面１５と略平行な平坦面である。
図３に示すように、凹部９の底面２３は、第２下面１７よりも上方に位置する。すなわち、凹部９の底面２３は、第１上面１１から第１距離２７だけ離れている。また、第３下面２１は、第１下面１３から第１距離２７と同じ第２距離２９だけ離れている。なお、これらの距離は、図３に示すように、サセプタ１の中心軸２５上での距離をいう。第１距離２７および第２距離２９は、例えば、１００μｍから１０００μｍである。
第１上面１１の凹凸の態様は、サセプタ１の切断面の観察により知ることができるものの、非破壊で知ることは困難である。つまり、サセプタ１の製造過程において、凹凸の態様、すなわち、第１ＳｉＣ層３および第２ＳｉＣ層５の界面の態様は、未知である。第１下面１３の凹凸の態様についても同様である。すなわち、サセプタ１の製造過程において、第１ＳｉＣ層３および第３ＳｉＣ層７の界面の態様は、未知である。本実施の形態では、上述のように、第１距離２７および第２距離２９が同じである。これにより、そのような界面が凹部９の底面２３に現れる可能性と第３下面２１に現れる可能性を等しく低減することができる。
（２）製造方法
図４はサセプタ１の製造方法を示す。
まず、円板形の黒鉛基板３１を用意する。次に、ＣＶＤにより、黒鉛基板３１を全体的に被覆するＳｉＣの下層３３を形成する。下層３３は、図３に示す、サセプタ１の第３ＳｉＣ層７を形成するＣＶＤ−ＳｉＣからなる層である。下層３３を形成したのち、ＣＶＤにより下層３３を全体的に被覆するＳｉＣの中間層３５を形成する。中間層３５は、サセプタ１の第１ＳｉＣ層３を形成するＣＶＤ−ＳｉＣからなる層である。中間層３５を形成したのち、中間層３５を全体的に被覆するＳｉＣの上層３７を形成する。上層３７は、サセプタ１の第２ＳｉＣ層５を形成するＣＶＤ−ＳｉＣからなる層である。このように、下層３３と、中間層３５、上層３７をＣＶＤにより形成することで、円板３８が形成される。
次に、形成された円板３８の外周部分を機械加工により除去して、黒鉛基板３１を露出させて、黒鉛基板３１と、黒鉛基板３１に円板形の上下面に接する２枚のＳｉＣ板３９を形成する。その後、ＳｉＣ板３９を高温雰囲気４１に曝す熱処理を実施することで、黒鉛基板３１をガス化により除去する。具体的には、黒鉛基板３１中の炭素を雰囲気中の酸素と反応させて二酸化炭素を生成する。これにより得られたＳｉＣ板３９を研削加工およびザグリ加工して、サセプタ１を形成する。
図５は、ＳｉＣ板３９から、界面が凹部９の底面２３に現れないように、サセプタ１の第２上面１５と、第３下面２１を形成するために行う加工量を決定するための過程を示している。本実施形態で、ＳｉＣ板３９の上層３７の表面から、第２上面１５までの加工量は、図５（ｃ）に示すＦ２であり、下層３３の表面から、第３下面２１までの加工量は、図５（ｃ）に示すＥ２である。
図５（ａ）は、上述の製造方法により形成されたＳｉＣ板３９から、サセプタ１の第２上面１５と、第３下面２１を形成するために行う加工量を決定するために、最初に取得すべき値を示している。
ＳｉＣ板３９は、下層３３と、中間層３５と、上層３７を備える。ここで、ＳｉＣ板３９の中心軸２５における厚さはＤ１であり、ＳｉＣ板３９の外周面における厚さはＤ２である。ＳｉＣ板３９の外周面において、下層３３の厚さはＡ２であり、中間層３５の厚さはＢ２であり、上層３７の厚さはＣ２である。これらの実際の値は、ＳｉＣ板３９の外周面のマイクロスコープ観察により、Ａ２、Ｂ２、Ｃ２、Ｄ２の測定が可能である。また、Ｄ１は、ＳｉＣ板３９の中央のマイクロメータ測定により、測定が可能である。一方、中心軸２５における下層３３の厚さＡ１と、中間層３５の厚さＢ１と、上層３７の厚さは不明である。
しかし、発明者らの知見によれば、ＣＶＤ−ＳｉＣの成膜の特性により、外周面における下層３３と、中間層３５と、上層３７の厚さの割合は、中心軸２５においても同一である。そこで、Ａ１と、Ｂ１と、Ｃ１は、以下式において予測可能である。
Ａ１＝Ａ２×Ｄ１／Ｄ２
Ｂ１＝Ｂ２×Ｄ１／Ｄ２
Ｃ１＝Ｃ２×Ｄ１／Ｄ２
図５（ｂ）は、サセプタ１の第２上面１５と、第３下面２１を形成するために行う加工量を決定するために、次に決定すべき値を示している。
ここで、Ｇはサセプタ１の厚さを示している。Ｈは凹部９の深さであり、ザグリ加工の深さを示す。ＧとＨはサセプタ１の仕様によって決定される値であり、既知な値である。そこで、まず、ＳｉＣ板３９の下層３３の下面の加工量Ｅ１と、上層３７の上面の加工量Ｆ１を同じ値と仮定する。そして、凹部９の底面２３から第１上面１１までの第１距離Ｋ１と、第３下面２１から中心軸２５における第１下面１３までの第２距離Ｊ１を予想する。
このとき、加工量Ｅ１，Ｆ１を同一の値とすると、第１距離Ｋ１と第２距離Ｊ１が不均衡の場合は、次のように第１距離Ｋ１と第２距離Ｊ１を均等となるように、加工量Ｅ２とＦ２を決定する。
Ｅ２＝Ｅ１＋（Ｊ１−Ｋ１）／２
Ｆ２＝Ｆ１−（Ｊ１−Ｋ１）／２
すなわち、上述のように加工量Ｅ２とＦ２を決定することで、図５（ｃ）に示すように、第１距離Ｋ２と第２距離Ｊ２が同じになる。
このように、第１距離Ｋ２と第２距離Ｊ２が同じになるように加工量Ｅ２とＦ２が決定されることで、中間層３５と上層３７の境界に対して、凹部９の底面２３が十分な距離をとることができる。同様に、中間層３５と下層３３の境界に対して、第３下面２１が十分な距離をとることができる。これにより、凹部９の底面２３に界面が現れることを防止できる。また、第３下面２１に界面が現れることを防止できる。
（３）変形例
本発明の実施の形態は、以上の実施例に限定されることなく、本発明の技術的範囲に属する限り種々の形態をとりうることはいうまでもない。
発明者らの知見によれば、同じ形状の黒鉛基板３１であっても、図６に示すようなＳｉＣ板３９が形成される。図６（ａ）は、下層３３と、中間層３５と、上層３７の中心軸２５の厚さが外周面の厚さより小さく、ＳｉＣ板全体として凹形状となる場合である。図６（ｂ）は、下層３３と、中間層３５と、上層３７の中心軸２５の厚さと外周面での厚さが均等である一方で、全体として凸形状となる場合である。図６（ｃ）は、下層３３と、中間層３５と、上層３７の中心軸２５の厚さと外周面での厚さが均等である一方で、全体として凹形状となる場合である。これらいずれの場合であっても、下層３３と、中間層３５と、上層３７の厚さの割合は、中心軸２５と外周面とで同じであり、上述の計算方法が適応できる。
上述の実施の形態では第１ＳｉＣ層から第３ＳｉＣ層までの３層で説明したが、これに限定されるものではなく、２層であっても４層以上でもよい。
ＳｉＣ部材としてサセプタ１を例示したが、凹部を有するＳｉＣ部材であれば、これに限られない。エッチャーリングやその他のＣＶＤ−ＳｉＣ部材であってもよい。
（４）作用，効果
図７および図８が示すように、比較例におけるサセプタ５１は、第１ＳｉＣ層５３と、第２ＳｉＣ層５５と、第３ＳｉＣ層５７と、凹部５９と、を備える。凹部５９は底面６３を有する。底面６３には、第１ＳｉＣ層５３と第２ＳｉＣ層５５とで形成される界面６５が現れている。
しかし、本発明の構成であれば、第１ＳｉＣ層３の第１上面１１と第２ＳｉＣ層５の第２下面１７とが界面を形成する。そして、第１上面１１は凹凸を有しており第２下面１７はそれに対応する凹凸を有するので、第１上面１１と第２下面１７との界面も凹凸を有する。この界面は、凹部９の底面２３には現れない。したがって、ＳｉＣ部材１の外観を良好に確保することができる。
また、本発明の構成であれば、第１上面１１と第２下面１７とが第１界面を形成し、第１下面１３と第３上面１９とが第２界面を形成する。第２距離２９は第１距離２７と同じなので、凹部９の底面２３に第１界面が現れないのと同様に、第３下面２１にも第２界面が現れない。
１…ＳｉＣ部材、３…第１ＳｉＣ層、第２ＳｉＣ層、７…第３ＳｉＣ層
９…凹部、１１…第１上面、１３…第１下面、１５…第２上面、１７…第２下面
１９…第３上面、２１…第３下面、２３…底面、２７…第１距離、２９…第２距離

Claims (4)

  1. 第１上面と第１下面とを有し、前記第１上面が凹凸を有する第１ＳｉＣ層と、
    第２上面と第２下面とを有し、前記第２下面が前記第１上面に接しており前記第１上面の凹凸に対応する凹凸を有する第２ＳｉＣ層と、を備えており、
    前記第２ＳｉＣ層は、前記第２上面から前記第２下面側へと凹状となっている、平坦な底面を有する凹部を有し、
    前記凹部の前記底面は、前記第２下面よりも上方に位置し、
    さらに、第３上面と第３下面とを有し、前記第３上面が前記第１下面に接している第３ＳｉＣ層を備えており、
    前記凹部の底面は、前記第１上面から第１距離だけ離れており、
    前記第３下面は、前記第１下面から前記第１距離と同じ第２距離だけ離れていることを特徴とするＳｉＣ部材。
  2. 前記第１下面は凹凸を有し、
    前記第３上面は前記第１下面の凹凸に対応する凹凸を有する
    ことを特徴とする請求項１に記載のＳｉＣ部材。
  3. 前記第１上面の凹凸は、前記第１上面の全体的に湾曲した面により形成される
    ことを特徴とする請求項１又は２に記載のＳｉＣ部材。
  4. 前記ＳｉＣ部材は、ウェハを収容するための収容部として前記凹部を有するサセプタである
    ことを特徴とする請求項１から３のいずれか一項に記載のＳｉＣ部材。
JP2018121523A 2018-06-27 2018-06-27 ＳｉＣ部材 Active JP6682078B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018121523A JP6682078B2 (ja) 2018-06-27 2018-06-27 ＳｉＣ部材
PCT/JP2019/017417 WO2020003722A1 (ja) 2018-06-27 2019-04-24 ＳｉＣ部材
US16/611,505 US11597655B2 (en) 2018-06-27 2019-04-24 SiC member
TW108121946A TWI709528B (zh) 2018-06-27 2019-06-24 SiC構件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018121523A JP6682078B2 (ja) 2018-06-27 2018-06-27 ＳｉＣ部材

Publications (2)

Publication Number Publication Date
JP2020004811A JP2020004811A (ja) 2020-01-09
JP6682078B2 true JP6682078B2 (ja) 2020-04-15

Family

ID=68987050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018121523A Active JP6682078B2 (ja) 2018-06-27 2018-06-27 ＳｉＣ部材

Country Status (4)

Country Link
US (1) US11597655B2 (ja)
JP (1) JP6682078B2 (ja)
TW (1) TWI709528B (ja)
WO (1) WO2020003722A1 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04199614A (ja) * 1990-11-29 1992-07-20 Toshiba Ceramics Co Ltd 縦型気相成長用サセプター
JP5394092B2 (ja) 2009-02-10 2014-01-22 東洋炭素株式会社 Ｃｖｄ装置
WO2011129443A1 (ja) * 2010-04-15 2011-10-20 富士電機株式会社 半導体装置
JP2012049220A (ja) 2010-08-25 2012-03-08 Mitsui Eng & Shipbuild Co Ltd 耐プラズマ部材およびその再生方法
TWI533401B (zh) 2013-08-29 2016-05-11 Bridgestone Corp 晶座
JP6219794B2 (ja) * 2014-08-26 2017-10-25 株式会社ブリヂストン サセプタ
ITCO20130041A1 (it) * 2013-09-27 2015-03-28 Lpe Spa Suscettore con elemento di supporto

Also Published As

Publication number Publication date
TW202016016A (zh) 2020-05-01
TWI709528B (zh) 2020-11-11
US20200231448A1 (en) 2020-07-23
JP2020004811A (ja) 2020-01-09
US11597655B2 (en) 2023-03-07
WO2020003722A1 (ja) 2020-01-02

Similar Documents

Publication Publication Date Title
JP5284153B2 (ja) セラミックスヒータ
JP6001675B2 (ja) 載置用部材およびその製造方法
TWI662150B (zh) 可移除的基板托盤和組件以及包含該基板托盤和組件的反應器
TWI697576B (zh) 基座及其製造方法
KR20170137912A (ko) 기판유지부재
JP2008255435A (ja) 蒸着用マスク、ならびにそれを用いる蒸着パターン作製方法、半導体ウェーハ評価用試料の作製方法、半導体ウェーハの評価方法および半導体ウェーハの製造方法
JP6682078B2 (ja) ＳｉＣ部材
US20100032857A1 (en) Ceramic components, coated structures and methods for making same
TWI701718B (zh) SiC膜構造體
Shima et al. High‐Aspect‐Ratio Parallel‐Plate Microchannels Applicable to Kinetic Analysis of Chemical Vapor Deposition
JP6545613B2 (ja) フォーカスリング
WO2020003721A1 (ja) ＳｉＣ部材およびその製造方法
JP6711744B2 (ja) サセプタ及びサセプタの製造方法
CN109314056B (zh) 暴露面积增大石英玻璃构件及其制造方法以及多重外周刃刀片
CN100341129C (zh) 晶圆中心校正器及校正方法
KR20210020355A (ko) 웨이퍼용 서셉터의 제작 방법
TWI700778B (zh) 半導體基板邊緣處理方法
KR20130068136A (ko) 탄화규소 서셉터 제조방법
KR20120077246A (ko) 휨 방지 서셉터
JP5087375B2 (ja) 炭化ケイ素半導体デバイスの製造方法
KR20160121854A (ko) 중공 SiC 구조물의 제조방법
WO2020174724A1 (ja) ＳｉＣ膜単体構造体
KR100732467B1 (ko) 반도체 웨이퍼 실장용 서셉터
TW201001525A (en) Semiconductor manufacturing apparatuses and focus rings thereof
JP2018073925A (ja) ウェハサセプタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190213

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20190409

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190918

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200205

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20200214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200214

R150 Certificate of patent or registration of utility model

Ref document number: 6682078

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250