JP6679412B2 - ストレージ制御装置、情報処理方法及びプログラム - Google Patents
ストレージ制御装置、情報処理方法及びプログラム Download PDFInfo
- Publication number
- JP6679412B2 JP6679412B2 JP2016100796A JP2016100796A JP6679412B2 JP 6679412 B2 JP6679412 B2 JP 6679412B2 JP 2016100796 A JP2016100796 A JP 2016100796A JP 2016100796 A JP2016100796 A JP 2016100796A JP 6679412 B2 JP6679412 B2 JP 6679412B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- partition
- area
- mlc
- mode partition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000010365 information processing Effects 0.000 title claims description 17
- 238000003672 processing method Methods 0.000 title claims description 9
- 238000005192 partition Methods 0.000 claims description 71
- 230000000737 periodic effect Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 description 14
- 238000012545 processing Methods 0.000 description 13
- 230000006870 function Effects 0.000 description 10
- 230000008569 process Effects 0.000 description 9
- 238000009434 installation Methods 0.000 description 8
- 230000014759 maintenance of location Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000013523 data management Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000008570 general process Effects 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
- G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/564—Miscellaneous aspects
- G11C2211/5641—Multilevel memory having cells with different number of storage levels
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
- Read Only Memory (AREA)
Description
本発明は、ストレージ制御装置、情報処理方法及びプログラムに関する。
近年、ｅＭＭＣ（ｅｍｂｅｄｄｅｄ Ｍｕｌｔｉ Ｍｅｄｉａ Ｃａｒｄ）をメインストレージとして搭載する機器が増加している。ｅＭＭＣを構成するＮＡＮＤ型フラッシュメモリは、最小記憶単位であるセルに含まれる電荷量によって情報を表現し、電荷の含み方によってタイプが大別される。ＳＬＣ（Ｓｉｎｇｌｅ Ｌｅｖｅｌ Ｃｅｌｌ）は、一つのセルに対して１ｂｉｔの情報を記憶可能であり、ＭＬＣ（Ｍｕｌｔｉ Ｌｅｖｅｌ Ｃｅｌｌ）は一つのセルに対して２ｂｉｔ以上の情報を記憶可能である。即ち、ＭＬＣはＳＬＣに比べ記憶可能な情報量は増加するが、電荷量による情報の判定に精度が求められるため劣化もしやすい。そのため、書き換え可能回数が少なく、またデータ保持（リテンション）期間も１／１０程度に短いというデメリットを持つ。一方で、ＳＬＣはＭＬＣに比べ同等の容量に対する情報量は減る反面、劣化に強いため、書き換え可能回数も比較的多く、またデータ保持（リテンション）期間も長くデータ消失し難いというメリットもある。ｅＭＭＣの中には、一方はＭＬＣモード、もう一方はＳＬＣモードとして２つのパーティションに分割して使用可能な機能を持つｅＭＭＣがある。この機能により、領域の使い方に応じてＳＬＣモードとして利用するか、ＭＬＣモードとして利用するかを区別することが可能となる。
ところで、ＮＡＮＤ型フラッシュメモリに記憶されているデータが正しいかを検知し、補正（リフレッシュ）する方法として、データとは別に設けられた冗長領域の誤り訂正コード（ＥＣＣ）により補正する方法が知られている。例えば、数ヶ月に１回、ｅＭＭＣの全領域をリフレッシュすることで、データの信頼性を保つことができる。
この方法は、データが記憶されているパーティションがＭＬＣ（モード）かＳＬＣ（モード）かに関わらず、一律に同じ方法でデータリフレッシュを行っていた（特許文献１参照）。
ところで、ＮＡＮＤ型フラッシュメモリに記憶されているデータが正しいかを検知し、補正（リフレッシュ）する方法として、データとは別に設けられた冗長領域の誤り訂正コード（ＥＣＣ）により補正する方法が知られている。例えば、数ヶ月に１回、ｅＭＭＣの全領域をリフレッシュすることで、データの信頼性を保つことができる。
この方法は、データが記憶されているパーティションがＭＬＣ（モード）かＳＬＣ（モード）かに関わらず、一律に同じ方法でデータリフレッシュを行っていた（特許文献１参照）。
近年、コピー、プリンタ、スキャナ等の機能を搭載したＭＦＰ（Ｍｕｌｔｉ Ｆｕｎｃｔｉｏｎａｌ Ｐｅｒｉｐｈｅｒａｌ）や、単一の機能を搭載したＳＦＰ（Ｓｉｎｇｌｅ Ｆｕｎｃｔｉｏｎａｌ Ｐｅｒｉｐｈｅｒａｌ）といった様々な機器が存在する。中でも小規模オフィスや個人向けのタイプは、特に小型化を求められ、ストレージとしてｅＭＭＣを採用するものが増加している。特定の機能を実現するＭＦＰやＳＦＰはストレージを幾つかの領域に分割して使用することがある。例えば、ファームウェアを格納する領域の他に、ジョブ情報や画像情報を管理するデータ領域、表示言語を切り替え可能とするために複数種類の言語データを格納する領域がある。ＭＬＣモードとＳＬＣモードとにパーティションを分割可能なｅＭＭＣを採用した場合には、それぞれのパーティションにデータを格納するだけでなく、データの性質によってどちらのパーティションかに割り当てるかを区別して管理することが考えられる。より具体的には、頻繁に書き換えが発生するデータ領域は、耐久性の高いＳＬＣモードのパーティション（ＳＬＣパーティション）に配置する。ファームウェアのプログラムを始め、比較的大きな容量が必要であり、かつ、使用頻度の低いデータも存在する言語データ等は、より効率的に容量を利用可能なＭＬＣモードのパーティション（ＭＬＣパーティション）に配置する、といった割り当て方法である。
しかしながら、データ保持能力の異なるＳＬＣモードとＭＬＣモードとのパーティションに対して、前述のように一律に同じ方法でデータリフレッシュを行なうと、それぞれのパーティションに対して適切な頻度で実施できないという問題が生じる。即ち、データリフレッシュをデータ保持能力の低いＭＬＣモードに適した頻度で実施した場合、ＳＬＣパーティションに過度にデータリフレッシュを行うことになる。そのため、ユーザのジョブ実行時のデータアクセスと衝突したときにジョブのパフォーマンスが低下する可能性が高まってしまう。また、データリフレッシュをデータ保持能力の高いＳＬＣモードに適した頻度で実施した場合、ＭＬＣパーティションに対するデータリフレッシュが不足し、データが消失する可能性が高まってしまう。
本発明は、ＭＬＣモードとＳＬＣモードとにパーティションを分割可能な不揮発性メモリにおいて適切な頻度でデータリフレッシュを行うことを目的とする。
しかしながら、データ保持能力の異なるＳＬＣモードとＭＬＣモードとのパーティションに対して、前述のように一律に同じ方法でデータリフレッシュを行なうと、それぞれのパーティションに対して適切な頻度で実施できないという問題が生じる。即ち、データリフレッシュをデータ保持能力の低いＭＬＣモードに適した頻度で実施した場合、ＳＬＣパーティションに過度にデータリフレッシュを行うことになる。そのため、ユーザのジョブ実行時のデータアクセスと衝突したときにジョブのパフォーマンスが低下する可能性が高まってしまう。また、データリフレッシュをデータ保持能力の高いＳＬＣモードに適した頻度で実施した場合、ＭＬＣパーティションに対するデータリフレッシュが不足し、データが消失する可能性が高まってしまう。
本発明は、ＭＬＣモードとＳＬＣモードとにパーティションを分割可能な不揮発性メモリにおいて適切な頻度でデータリフレッシュを行うことを目的とする。
本発明は、複数の領域を有する不揮発性のストレージの各領域をＭＬＣモードのパーティション又はＳＬＣモードのパーティションに設定する設定手段と、前記設定手段によりＳＬＣモードのパーティションに設定された領域のデータリフレッシュの回数よりも、前記設定手段によりＭＬＣモードのパーティションに設定された領域のデータリフレッシュの回数の方が多くなるようにデータリフレッシュを行う制御手段と、を有することを特徴とする。
本発明によれば、ＭＬＣモードとＳＬＣモードとにパーティションを分割可能な不揮発性メモリにおいて適切な頻度でデータリフレッシュを行うことができる。
以下、本発明の実施形態について図面に基づいて説明する。
図１は、画像形成装置１のハードウェア構成の一例を示す図である。
画像形成装置１は、以下から構成される。画像形成装置１は、ストレージ制御装置の一例である。
プリンタ装置４は、デジタル画像を紙デバイスに出力するエンジンである。操作部８は、本装置の操作や表示を行うための操作部である。ｅＭＭＣ１６０は、デジタル画像の他に、ユーザ設定値やデバイス設定値を記憶する。コントローラ３は、これらと接続され、各モジュールに指示を出すことにより画像形成装置上でジョブを実行することが可能なコントローラである。画像形成装置１は、ＬＡＮ９経由でコンピュータ１０からデジタル画像の入出力、ジョブの発行や機器の指示等を行なうことが可能である。プリンタ装置４は、給紙ユニット１８、マーキングユニット１６、排紙ユニット１７、フィニッシャユニット５０を含む。給紙ユニット１８は、紙束から一枚ずつ逐次給紙可能な給紙ユニットである。マーキングユニット１６は、給紙した紙に画像データを印刷するためのマーキングユニットである。排紙ユニット１７は、印刷後の紙を排紙するための排紙ユニットである。フィニッシャユニット５０は、排紙した用紙に後処理を施すためのフィニッシャユニットである。コントローラ３は、ＣＰＵ１３を有し、プリンタ装置４と画像データの送受信及び保存を行う。即ち、コントローラ３ではＬＡＮ９から受信した画像データを、メモリ１５に一時保存し、その後、ｅＭＭＣ１６０へと画像データを格納することで保存が完了する。コントローラ３は、ｅＭＭＣ１６０から画像データをメモリ１５に一時保存し、メモリ１５からプリンタ装置４に画像データを送信することによりプリント出力を行うことができる。また、画像処理ユニット５は、汎用画像処理部１９を有する。汎用画像処理部１９は、メモリ１５に保存された画像データに対して、例えば縮小等の処理を行ったものを再度、メモリ１５に保存することが可能である。画像形成装置１は、コントローラ３が制御する操作部８を有し、オペレータ操作、又はＬＡＮ９からの指示をＣＰＵ１３が解釈し、多彩なジョブを実行可能である。また操作部８ではジョブの状態を表示したり、プリンタ装置４のエンジンの状態を表示したりすることもできる。ｅＭＭＣ１６０にはプログラムや各種データが格納される。ＳＲＡＭ４０は、画像形成装置１を動作させるために必要な設定情報等を保持するための不揮発メモリであり、電源をＯＦＦしても継続して保持する。例えば、ｅＭＭＣ１６０に作成するデータ領域、ファームウェア領域、言語データ領域等の領域に対してＳＬＣ、ＭＬＣの何れのモードで用いるかを決定するテーブルもＳＲＡＭ４０に保持される。これらの情報はｅＭＭＣ１６０のある特定の領域に保持することも可能である。ＳＬＣは、Ｓｉｎｇｌｅ Ｌｅｖｅｌ Ｃｅｌｌの略である。ＭＬＣは、Ｍｕｌｔｉ Ｌｅｖｅｌ Ｃｅｌｌの略である。ｅＭＭＣは、ｅｍｂｅｄｄｅｄ Ｍｕｌｔｉ Ｍｅｄｉａ Ｃａｒｄの略である。ｅＭＭＣは、不揮発性のストレージの一例である。
画像形成装置１は、以下から構成される。画像形成装置１は、ストレージ制御装置の一例である。
プリンタ装置４は、デジタル画像を紙デバイスに出力するエンジンである。操作部８は、本装置の操作や表示を行うための操作部である。ｅＭＭＣ１６０は、デジタル画像の他に、ユーザ設定値やデバイス設定値を記憶する。コントローラ３は、これらと接続され、各モジュールに指示を出すことにより画像形成装置上でジョブを実行することが可能なコントローラである。画像形成装置１は、ＬＡＮ９経由でコンピュータ１０からデジタル画像の入出力、ジョブの発行や機器の指示等を行なうことが可能である。プリンタ装置４は、給紙ユニット１８、マーキングユニット１６、排紙ユニット１７、フィニッシャユニット５０を含む。給紙ユニット１８は、紙束から一枚ずつ逐次給紙可能な給紙ユニットである。マーキングユニット１６は、給紙した紙に画像データを印刷するためのマーキングユニットである。排紙ユニット１７は、印刷後の紙を排紙するための排紙ユニットである。フィニッシャユニット５０は、排紙した用紙に後処理を施すためのフィニッシャユニットである。コントローラ３は、ＣＰＵ１３を有し、プリンタ装置４と画像データの送受信及び保存を行う。即ち、コントローラ３ではＬＡＮ９から受信した画像データを、メモリ１５に一時保存し、その後、ｅＭＭＣ１６０へと画像データを格納することで保存が完了する。コントローラ３は、ｅＭＭＣ１６０から画像データをメモリ１５に一時保存し、メモリ１５からプリンタ装置４に画像データを送信することによりプリント出力を行うことができる。また、画像処理ユニット５は、汎用画像処理部１９を有する。汎用画像処理部１９は、メモリ１５に保存された画像データに対して、例えば縮小等の処理を行ったものを再度、メモリ１５に保存することが可能である。画像形成装置１は、コントローラ３が制御する操作部８を有し、オペレータ操作、又はＬＡＮ９からの指示をＣＰＵ１３が解釈し、多彩なジョブを実行可能である。また操作部８ではジョブの状態を表示したり、プリンタ装置４のエンジンの状態を表示したりすることもできる。ｅＭＭＣ１６０にはプログラムや各種データが格納される。ＳＲＡＭ４０は、画像形成装置１を動作させるために必要な設定情報等を保持するための不揮発メモリであり、電源をＯＦＦしても継続して保持する。例えば、ｅＭＭＣ１６０に作成するデータ領域、ファームウェア領域、言語データ領域等の領域に対してＳＬＣ、ＭＬＣの何れのモードで用いるかを決定するテーブルもＳＲＡＭ４０に保持される。これらの情報はｅＭＭＣ１６０のある特定の領域に保持することも可能である。ＳＬＣは、Ｓｉｎｇｌｅ Ｌｅｖｅｌ Ｃｅｌｌの略である。ＭＬＣは、Ｍｕｌｔｉ Ｌｅｖｅｌ Ｃｅｌｌの略である。ｅＭＭＣは、ｅｍｂｅｄｄｅｄ Ｍｕｌｔｉ Ｍｅｄｉａ Ｃａｒｄの略である。ｅＭＭＣは、不揮発性のストレージの一例である。
電源装置６は、画像形成装置１における電源を供給する装置である。装置ＯＦＦ時、ＡＣ電源２９は、スイッチ３０により絶縁されている。スイッチ３０がＯＮにされることでＡＣ−ＤＣコンバータ２０にＡＣ電源が供給され、ＤＣ電源が作られる。この装置はＣＰＵ１３の指示により装置全体を４つの独立した電源制御が可能である。即ち、ＣＰＵ１３からのスイッチ手段２１により、コントローラ部電力２５の電源をＯＦＦ／ＯＮ制御可能である。同様に、スイッチ手段２２はプリンタ部電力２８、スイッチ手段２４は汎用画像処理部電力２７の電源をＯＦＦ／ＯＮ制御可能である。ＣＰＵ１３は、これらのスイッチ手段２１、２２、２４を用いることで、適切に画像形成装置１の必要な場所に電力を供給する。
ＣＰＵ１３が、ｅＭＭＣ１６０等に記憶されているプログラムに基づき処理を実行することにより画像形成装置１の機能及び後述する図４、６、７のフローチャートの処理が実現される。
ＣＰＵ１３が、ｅＭＭＣ１６０等に記憶されているプログラムに基づき処理を実行することにより画像形成装置１の機能及び後述する図４、６、７のフローチャートの処理が実現される。
図２は、ｅＭＭＣ１６０のモード設定の一例を示す図である。ＭＬＣモードとＳＬＣモードとを設定可能である場合、ｅＭＭＣ１６０を、ＭＬＣパーティション（ＭＬＣモード）２０１とＳＬＣパーティション（ＳＬＣモード）２０２とに分割して使用することができる。
図３は、ｅＭＭＣ１６０のデータ構成の一例を示す図である。ファームウェア領域３０１は、コントローラ３のＣＰＵ１３によって実行されるプログラムの格納領域である。言語データ領域３０２は、操作部８に表示するための言語データを保持する領域である。日常的に使用される言語以外は、使用頻度が低下するものの、表示言語切り替えをサポートするためには保持し続ける必要がある。ジョブデータ領域３０３は、ユーザのジョブデータや画像データを一時的に保持するための領域である。
図３は、ｅＭＭＣ１６０のデータ構成の一例を示す図である。ファームウェア領域３０１は、コントローラ３のＣＰＵ１３によって実行されるプログラムの格納領域である。言語データ領域３０２は、操作部８に表示するための言語データを保持する領域である。日常的に使用される言語以外は、使用頻度が低下するものの、表示言語切り替えをサポートするためには保持し続ける必要がある。ジョブデータ領域３０３は、ユーザのジョブデータや画像データを一時的に保持するための領域である。
図４は、ＣＰＵ１３がｅＭＭＣ１６０からメモリ１５にデータを読み出す際に行われるデータリフレッシュの情報処理の一例を示したフローチャートである。
Ｓ１０１において、ＣＰＵ１３は、ｅＭＭＣ１６０に保持しているデータを読み出す。ＣＰＵ１３が読み出すデータはデータ領域と冗長領域とで構成され、冗長領域には誤り検出・補正用のＥＣＣや、異常領域であるか否かのフラグが保持されている。
Ｓ１０２において、ＣＰＵ１３は、Ｓ１０１で読み出したデータ領域のデータと、冗長領域のＥＣＣとに基づいて誤り検出を行う。この場合のＮＡＮＤ型フラッシュメモリからの読み出し時のＥＣＣデータを用いた誤り訂正はハミング符号やパリティ符号を用いた誤り訂正である。
Ｓ１０３において、ＣＰＵ１３は、Ｓ１０２の結果、読み出しデータに誤りがあるか否かを判定する。ＣＰＵ１３は、読み出しデータに誤りがあると判定した場合（Ｓ１０３においてＹＥＳ）、Ｓ１０４に進む。一方、ＣＰＵ１３は、読み出しデータに誤りがないと判定した場合（Ｓ１０３においてＮＯ）、Ｓ１０６に進む。Ｓ１０６において、ＣＰＵ１３は、データ読み出し成功として図４に示すフローチャートの処理を終了する。
Ｓ１０４において、ＣＰＵ１３は、Ｓ１０２の結果に基づき、読み出しデータの補正が可能か否かを判定する。ＣＰＵ１３は、読み出しデータの補正が可能であると判定した場合（Ｓ１０４においてＹＥＳ）、Ｓ１０５に進む。一方、ＣＰＵ１３は、読み出しデータの補正が不可能であると判定した場合（Ｓ１０４においてＮＯ）、Ｓ１０７に進む。Ｓ１０７において、ＣＰＵ１３は、データ読み出し失敗として図４に示すフローチャートの処理を終了する。
Ｓ１０５において、ＣＰＵ１３は、Ｓ１０１で読み出したデータ領域のデータと、冗長領域のＥＣＣとに基づいて読み出しデータを補正し、Ｓ１０６に進む。Ｓ１０６において、ＣＰＵ１３は、データ読み出し成功として図４に示すフローチャートの処理を終了する。
Ｓ１０１において、ＣＰＵ１３は、ｅＭＭＣ１６０に保持しているデータを読み出す。ＣＰＵ１３が読み出すデータはデータ領域と冗長領域とで構成され、冗長領域には誤り検出・補正用のＥＣＣや、異常領域であるか否かのフラグが保持されている。
Ｓ１０２において、ＣＰＵ１３は、Ｓ１０１で読み出したデータ領域のデータと、冗長領域のＥＣＣとに基づいて誤り検出を行う。この場合のＮＡＮＤ型フラッシュメモリからの読み出し時のＥＣＣデータを用いた誤り訂正はハミング符号やパリティ符号を用いた誤り訂正である。
Ｓ１０３において、ＣＰＵ１３は、Ｓ１０２の結果、読み出しデータに誤りがあるか否かを判定する。ＣＰＵ１３は、読み出しデータに誤りがあると判定した場合（Ｓ１０３においてＹＥＳ）、Ｓ１０４に進む。一方、ＣＰＵ１３は、読み出しデータに誤りがないと判定した場合（Ｓ１０３においてＮＯ）、Ｓ１０６に進む。Ｓ１０６において、ＣＰＵ１３は、データ読み出し成功として図４に示すフローチャートの処理を終了する。
Ｓ１０４において、ＣＰＵ１３は、Ｓ１０２の結果に基づき、読み出しデータの補正が可能か否かを判定する。ＣＰＵ１３は、読み出しデータの補正が可能であると判定した場合（Ｓ１０４においてＹＥＳ）、Ｓ１０５に進む。一方、ＣＰＵ１３は、読み出しデータの補正が不可能であると判定した場合（Ｓ１０４においてＮＯ）、Ｓ１０７に進む。Ｓ１０７において、ＣＰＵ１３は、データ読み出し失敗として図４に示すフローチャートの処理を終了する。
Ｓ１０５において、ＣＰＵ１３は、Ｓ１０１で読み出したデータ領域のデータと、冗長領域のＥＣＣとに基づいて読み出しデータを補正し、Ｓ１０６に進む。Ｓ１０６において、ＣＰＵ１３は、データ読み出し成功として図４に示すフローチャートの処理を終了する。
＜実施形態１＞
図５は、ＳＲＡＭ４０に記録する領域設定テーブルの一例を示す図である。
領域設定テーブル５００は、画像形成装置１が有する各領域を予めＭＬＣモードとＳＬＣモードとのどちらのパーティションに配置するかを決定するための要素の集合である。図５の例では、要素５０１は、ファームウェア領域３０１（領域ＩＤ＝０）をＭＬＣパーティションに配置することを示す。要素５０２は、言語データ領域３０２（領域ＩＤ＝１）をＭＬＣパーティションに配置することを示す。更に、要素５０３は、ジョブデータ領域３０３（領域ＩＤ＝２）をＳＬＣパーティションに配置することを示す。
本実施形態の処理の流れを、図６、及び図７のフローチャートを用いて説明する。
図５は、ＳＲＡＭ４０に記録する領域設定テーブルの一例を示す図である。
領域設定テーブル５００は、画像形成装置１が有する各領域を予めＭＬＣモードとＳＬＣモードとのどちらのパーティションに配置するかを決定するための要素の集合である。図５の例では、要素５０１は、ファームウェア領域３０１（領域ＩＤ＝０）をＭＬＣパーティションに配置することを示す。要素５０２は、言語データ領域３０２（領域ＩＤ＝１）をＭＬＣパーティションに配置することを示す。更に、要素５０３は、ジョブデータ領域３０３（領域ＩＤ＝２）をＳＬＣパーティションに配置することを示す。
本実施形態の処理の流れを、図６、及び図７のフローチャートを用いて説明する。
図６は、領域設定テーブル５００を参照して、各領域をＭＬＣモードとＳＬＣモードとのどちらのパーティションに配置するかを決定する情報処理の一例を示したフローチャートである。
ここで、ｅＭＭＣ１６０におけるＭＬＣモードとＳＬＣモードとのパーティションは予め分割して用意されているものとする。
Ｓ２０１において、ＣＰＵ１３は、ＳＲＡＭ４０に保持している領域設定テーブル５００を取得し、先頭（領域ＩＤ＝０）の要素を参照し、Ｓ２０２に進む。
Ｓ２０２において、ＣＰＵ１３は、参照しているＩＤの設置パーティションを確認し、ＭＬＣモードの設置パーティションか否かを判定する。ＣＰＵ１３は、設置パーティションがＭＬＣパーティションであると判定した場合（Ｓ２０２においてＹＥＳ）、Ｓ２０３に進む。一方、ＣＰＵ１３は、設置パーティションがＳＬＣパーティションであると判定した場合（Ｓ２０２においてＮＯ）、Ｓ２０４に進む。
Ｓ２０３において、ＣＰＵ１３は、参照している領域ＩＤの領域名の領域を予め決められたＭＬＣパーティション２０１に作成し、Ｓ２０５に進む。
Ｓ２０４において、ＣＰＵ１３は、参照している領域ＩＤの領域名の領域を予め決められたＳＬＣパーティション２０２に作成し、Ｓ２０５に進む。
Ｓ２０５において、ＣＰＵ１３は、領域設定テーブル５００の参照する領域ＩＤをインクリメントし、Ｓ２０６に進む。
Ｓ２０６において、ＣＰＵ１３は、領域設定テーブル５００で定義されたすべての領域を作成したか否かを判定する。ＣＰＵ１３は、Ｓ２０５で参照した次の要素が存在せず、すべての領域を作成したと判定した場合（Ｓ２０６においてＹＥＳ）、図６に示すフローチャートの処理を終了する。すべての領域を作成していないと判定した場合（Ｓ２０６においてＮＯ）、ＣＰＵ１３は、Ｓ２０２に戻る。
ここで、ｅＭＭＣ１６０におけるＭＬＣモードとＳＬＣモードとのパーティションは予め分割して用意されているものとする。
Ｓ２０１において、ＣＰＵ１３は、ＳＲＡＭ４０に保持している領域設定テーブル５００を取得し、先頭（領域ＩＤ＝０）の要素を参照し、Ｓ２０２に進む。
Ｓ２０２において、ＣＰＵ１３は、参照しているＩＤの設置パーティションを確認し、ＭＬＣモードの設置パーティションか否かを判定する。ＣＰＵ１３は、設置パーティションがＭＬＣパーティションであると判定した場合（Ｓ２０２においてＹＥＳ）、Ｓ２０３に進む。一方、ＣＰＵ１３は、設置パーティションがＳＬＣパーティションであると判定した場合（Ｓ２０２においてＮＯ）、Ｓ２０４に進む。
Ｓ２０３において、ＣＰＵ１３は、参照している領域ＩＤの領域名の領域を予め決められたＭＬＣパーティション２０１に作成し、Ｓ２０５に進む。
Ｓ２０４において、ＣＰＵ１３は、参照している領域ＩＤの領域名の領域を予め決められたＳＬＣパーティション２０２に作成し、Ｓ２０５に進む。
Ｓ２０５において、ＣＰＵ１３は、領域設定テーブル５００の参照する領域ＩＤをインクリメントし、Ｓ２０６に進む。
Ｓ２０６において、ＣＰＵ１３は、領域設定テーブル５００で定義されたすべての領域を作成したか否かを判定する。ＣＰＵ１３は、Ｓ２０５で参照した次の要素が存在せず、すべての領域を作成したと判定した場合（Ｓ２０６においてＹＥＳ）、図６に示すフローチャートの処理を終了する。すべての領域を作成していないと判定した場合（Ｓ２０６においてＮＯ）、ＣＰＵ１３は、Ｓ２０２に戻る。
図７は、例えば、数ヶ月に１回実行する、定期的なデータリフレッシュの情報処理の一例を示したフローチャートである。
Ｓ３０１において、ＣＰＵ１３は、ＳＲＡＭ４０に保持しているデータリフレッシュ実施回数をインクリメントし、Ｓ３０２に進む。
Ｓ３０２において、ＣＰＵ１３は、データリフレッシュ実施回数が規定回数に到達したか否かを判定する。ＣＰＵ１３は、規定回数に到達したと判定した場合（Ｓ３０２においてＹＥＳ）、Ｓ３０３に進む。一方、ＣＰＵ１３は、規定回数に到達していないと判定した場合（Ｓ３０２においてＮＯ）、Ｓ３０５に進む。
Ｓ３０３において、ＣＰＵ１３は、メモリ１５に保持する規定回数到達フラグをＯＮに設定し、Ｓ３０４に進む。
Ｓ３０４において、ＣＰＵ１３は、データリフレッシュ実施回数を０に初期化し、Ｓ３０５に進む。
Ｓ３０５において、ＣＰＵ１３は、ＳＲＡＭ４０に保持している領域設定テーブル５００を取得し、先頭（領域ＩＤ＝０）の要素を参照し、Ｓ３０６に進む。
Ｓ３０６において、ＣＰＵ１３は、参照しているＩＤの設置パーティションを確認し、設置パーティションがＭＬＣパーティションであるか否かを判定する。ＣＰＵ１３は、設置パーティションがＭＬＣパーティションであると判定した場合（Ｓ３０６においてＹＥＳ）、Ｓ３０７に進む。一方、ＣＰＵ１３は、設置パーティションがＳＬＣパーティションであると判定した場合（Ｓ３０６においてＮＯ）、Ｓ３０８に進む。
Ｓ３０７において、ＣＰＵ１３は、参照している領域ＩＤの領域のデータをリフレッシュする。このときのデータリフレッシュは図３で説明した一般的な処理である。
Ｓ３０８において、ＣＰＵ１３は、規定回数到達フラグがＯＮであるか否かを確認し、判定する。ＣＰＵ１３は、規定回数到達フラグがＯＮであると判定した場合（Ｓ３０８においてＹＥＳ）、Ｓ３０７に進む。一方、規定回数到達フラグがＯＦＦであると判定した場合（Ｓ３０８においてＮＯ）、Ｓ３０９に進む。規定回数はＳＬＣ、ＭＬＣの特性から、例えば１０回程度であることが望ましい。
Ｓ３０９において、ＣＰＵ１３は、領域設定テーブル５００の参照する領域ＩＤをインクリメントし、Ｓ３１０に進む。
Ｓ３１０において、ＣＰＵ１３は、領域設定テーブル５００で定義されたすべての領域を作成したか否かを判定する。ＣＰＵ１３は、Ｓ３０９で参照した次の要素が存在せず、すべての領域を作成したと判定した場合（Ｓ３１０においてＹＥＳ）、Ｓ３１１に進む。一方、ＣＰＵ１３は、すべての領域を作成していないと判定した場合（Ｓ３１０においてＮＯ）、Ｓ３０５に戻る。
Ｓ３１１において、ＣＰＵ１３は、規定回数到達フラグがＯＦＦに設定し、図７に示すフローチャートの処理を終了する。
Ｓ３０１において、ＣＰＵ１３は、ＳＲＡＭ４０に保持しているデータリフレッシュ実施回数をインクリメントし、Ｓ３０２に進む。
Ｓ３０２において、ＣＰＵ１３は、データリフレッシュ実施回数が規定回数に到達したか否かを判定する。ＣＰＵ１３は、規定回数に到達したと判定した場合（Ｓ３０２においてＹＥＳ）、Ｓ３０３に進む。一方、ＣＰＵ１３は、規定回数に到達していないと判定した場合（Ｓ３０２においてＮＯ）、Ｓ３０５に進む。
Ｓ３０３において、ＣＰＵ１３は、メモリ１５に保持する規定回数到達フラグをＯＮに設定し、Ｓ３０４に進む。
Ｓ３０４において、ＣＰＵ１３は、データリフレッシュ実施回数を０に初期化し、Ｓ３０５に進む。
Ｓ３０５において、ＣＰＵ１３は、ＳＲＡＭ４０に保持している領域設定テーブル５００を取得し、先頭（領域ＩＤ＝０）の要素を参照し、Ｓ３０６に進む。
Ｓ３０６において、ＣＰＵ１３は、参照しているＩＤの設置パーティションを確認し、設置パーティションがＭＬＣパーティションであるか否かを判定する。ＣＰＵ１３は、設置パーティションがＭＬＣパーティションであると判定した場合（Ｓ３０６においてＹＥＳ）、Ｓ３０７に進む。一方、ＣＰＵ１３は、設置パーティションがＳＬＣパーティションであると判定した場合（Ｓ３０６においてＮＯ）、Ｓ３０８に進む。
Ｓ３０７において、ＣＰＵ１３は、参照している領域ＩＤの領域のデータをリフレッシュする。このときのデータリフレッシュは図３で説明した一般的な処理である。
Ｓ３０８において、ＣＰＵ１３は、規定回数到達フラグがＯＮであるか否かを確認し、判定する。ＣＰＵ１３は、規定回数到達フラグがＯＮであると判定した場合（Ｓ３０８においてＹＥＳ）、Ｓ３０７に進む。一方、規定回数到達フラグがＯＦＦであると判定した場合（Ｓ３０８においてＮＯ）、Ｓ３０９に進む。規定回数はＳＬＣ、ＭＬＣの特性から、例えば１０回程度であることが望ましい。
Ｓ３０９において、ＣＰＵ１３は、領域設定テーブル５００の参照する領域ＩＤをインクリメントし、Ｓ３１０に進む。
Ｓ３１０において、ＣＰＵ１３は、領域設定テーブル５００で定義されたすべての領域を作成したか否かを判定する。ＣＰＵ１３は、Ｓ３０９で参照した次の要素が存在せず、すべての領域を作成したと判定した場合（Ｓ３１０においてＹＥＳ）、Ｓ３１１に進む。一方、ＣＰＵ１３は、すべての領域を作成していないと判定した場合（Ｓ３１０においてＮＯ）、Ｓ３０５に戻る。
Ｓ３１１において、ＣＰＵ１３は、規定回数到達フラグがＯＦＦに設定し、図７に示すフローチャートの処理を終了する。
以上、説明したように、本実施形態の情報処理によれば、ｅＭＭＣ１６０を使用する場合、ＳＬＣモードと比較してデータ保持期間の短いＭＬＣモードで使用するパーティションのデータ消失可能性の軽減することができる。そのため、データ管理面で製品としての信頼性を向上させることができる。なお、本実施形態の図７の例ではＭＬＣパーティションとＳＬＣパーティションとのデータリフレッシュの実施頻度を回数によって切り替える例を示した。その他の例として、前回のデータリフレッシュ実施時からの経過時間によって、ＭＬＣパーティションとＳＬＣパーティションとに対するデータリフレッシュ実施の可否を切り替えることで実施頻度を切り替える構成であってもよい。例えば、ＣＰＵ１３は、所定期間ごとに、ＭＬＣパーティションのデータリフレッシュを実行する一方、前記前記所定期間より長い期間ごとに、ＳＬＣパーティションのデータリフレッシュを実行するようにしてもよい。
＜その他の実施形態＞
本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給する。そして、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサーがプログラムを読み出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。
本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給する。そして、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサーがプログラムを読み出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。
以上、本発明の好ましい実施形態について詳述したが、本発明は係る特定の実施形態に限定されるものではない。
上述した各実施形態の情報処理によれば、ＭＬＣモードとＳＬＣモードとにパーティションを分割可能な不揮発性メモリにおいて適切な頻度でデータリフレッシュを行うことができる。より具体的には、ＳＬＣモードと比較してデータ消失可能性の高いＭＬＣモードで使用するｅＭＭＣのデータ消失可能性を軽減し、信頼性を向上させることができる。また、ＳＬＣモードのパーティションに設置された領域のリフレッシュ頻度をＭＬＣモードのパーティションに設置された領域のリフレッシュ頻度より少なくすることにより、ユーザのジョブとの衝突によるパフォーマンスの低下を軽減することができる。
１ 画像形成装置
１３ ＣＰＵ
１６０ ｅＭＭＣ
１３ ＣＰＵ
１６０ ｅＭＭＣ
Claims (13)
- 複数の領域を有する不揮発性のストレージの各領域をＭＬＣ（Ｍｕｌｔｉ Ｌｅｖｅｌ Ｃｅｌｌ）モードのパーティション又はＳＬＣ（Ｓｉｎｇｌｅ Ｌｅｖｅｌ Ｃｅｌｌ）モードのパーティションに設定する設定手段と、
前記設定手段によりＳＬＣモードのパーティションに設定された領域のデータリフレッシュの回数よりも、前記設定手段によりＭＬＣモードのパーティションに設定された領域のデータリフレッシュの回数の方が多くなるようにデータリフレッシュを行う制御手段と、を有することを特徴とするストレージ制御装置。 - 前記制御手段は、前記設定手段によりＭＬＣモードのパーティションに設定された領域を定期的にデータリフレッシュし、前記設定手段によりＳＬＣモードのパーティションに設定された領域を前記定期的なデータリフレッシュのうち規定回数に１回、データリフレッシュすることを特徴とする請求項１に記載のストレージ制御装置。
- 前記制御手段は、前記設定手段によりＭＬＣモードのパーティションに設定された領域を所定期間ごとにデータリフレッシュし、前記設定手段によりＳＬＣモードのパーティションに設定された領域を前記所定期間より長い期間ごとにデータリフレッシュすることを特徴とする請求項１に記載のストレージ制御装置。
- 前記不揮発性のストレージは、ｅＭＭＣ（ｅｍｂｅｄｄｅｄ Ｍｕｌｔｉ Ｍｅｄｉａ Ｃａｒｄ）であることを特徴とする請求項１乃至３のいずれか１項に記載のストレージ制御装置。
- 前記ストレージ制御装置は、画像形成装置であることを特徴とする請求項１乃至４のいずれか１項に記載のストレージ制御装置。
- 前記ＭＬＣモードのパーティションに設定された領域にはファームウェアプログラムを記憶し、前記ＳＬＣモードのパーティションに設定された領域にはジョブデータを記憶することを特徴とする請求項１乃至５のいずれか１項に記載のストレージ制御装置。
- 複数の領域を有するストレージ制御装置が実行する情報処理方法であって、
不揮発性のストレージの各領域をＭＬＣモードのパーティション又はＳＬＣモードのパーティションに設定する設定工程と、
前記設定工程によりＭＬＣモードのパーティションに設定された領域のデータリフレッシュ回数が、前記設定工程によりＳＬＣモードのパーティションに設定された領域のデータリフレッシュ回数より多くなるようにデータリフレッシュを行う制御工程と、を含むことを特徴とする情報処理方法。 - 前記ＭＬＣモードのパーティションに設定された領域を定期的にデータリフレッシュし、前記ＳＬＣモードのパーティションに設定された領域を前記定期的なデータリフレッシュのうち規定回数に１回、データリフレッシュすることを特徴とする請求項７に記載の情報処理方法。
- 前記ＭＬＣモードのパーティションに設定された領域を所定期間ごとにデータリフレッシュし、前記ＳＬＣモードのパーティションに設定された領域を前記所定期間より長い期間ごとに、データリフレッシュすることを特徴とする請求項７に記載の情報処理方法。
- 前記不揮発性のストレージは、ｅＭＭＣ（ｅｍｂｅｄｄｅｄ Ｍｕｌｔｉ Ｍｅｄｉａ Ｃａｒｄ）であることを特徴とする請求項７乃至９のいずれか１項に記載の情報処理方法。
- 前記ストレージ制御装置は、画像形成装置であることを特徴とする請求項７乃至１０のいずれか１項に記載の情報処理方法。
- 前記ＭＬＣモードのパーティションに設定された領域にはファームウェアプログラムを記憶し、前記ＳＬＣモードのパーティションに設定された領域にはジョブデータを記憶することを特徴とする請求項７乃至１１のいずれか１項に記載の情報処理方法。
- コンピュータを、請求項１乃至６のいずれか１項に記載のストレージ制御装置の各手段として機能させるためのプログラム。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016100796A JP6679412B2 (ja) | 2016-05-19 | 2016-05-19 | ストレージ制御装置、情報処理方法及びプログラム |
| US15/594,212 US10276249B2 (en) | 2016-05-19 | 2017-05-12 | Storage control device, information processing method, and storage medium |
| CN201710356345.4A CN107402888A (zh) | 2016-05-19 | 2017-05-19 | 存储控制设备及信息处理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016100796A JP6679412B2 (ja) | 2016-05-19 | 2016-05-19 | ストレージ制御装置、情報処理方法及びプログラム |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020047673A Division JP6852207B2 (ja) | 2020-03-18 | 2020-03-18 | ストレージ制御装置、情報処理方法及びプログラム |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2017207980A JP2017207980A (ja) | 2017-11-24 |
| JP2017207980A5 JP2017207980A5 (ja) | 2019-06-13 |
| JP6679412B2 true JP6679412B2 (ja) | 2020-04-15 |
Family
ID=60330378
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016100796A Expired - Fee Related JP6679412B2 (ja) | 2016-05-19 | 2016-05-19 | ストレージ制御装置、情報処理方法及びプログラム |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10276249B2 (ja) |
| JP (1) | JP6679412B2 (ja) |
| CN (1) | CN107402888A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7256976B2 (ja) * | 2018-06-25 | 2023-04-13 | 日本精機株式会社 | 車両用表示装置 |
| JP7047628B2 (ja) * | 2018-06-25 | 2022-04-05 | 日本精機株式会社 | 車両用表示装置 |
| US11640262B2 (en) * | 2020-05-07 | 2023-05-02 | Micron Technology, Inc. | Implementing variable number of bits per cell on storage devices |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2077559B1 (en) * | 2007-12-27 | 2012-11-07 | Hagiwara Solutions Co., Ltd. | Refresh method of a flash memory |
| JP2010198407A (ja) * | 2009-02-26 | 2010-09-09 | Sony Corp | 情報処理装置、およびデータ記録制御方法、並びにプログラム |
| JP2012089085A (ja) * | 2010-10-22 | 2012-05-10 | Toshiba Corp | 半導体メモリ装置および半導体メモリシステム |
| KR20120043524A (ko) * | 2010-10-26 | 2012-05-04 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그 동작 방법 |
| CN103392208A (zh) * | 2011-04-28 | 2013-11-13 | 株式会社日立制作所 | 半导体存储装置和用于控制半导体存储装置的方法 |
| US9176864B2 (en) * | 2011-05-17 | 2015-11-03 | SanDisk Technologies, Inc. | Non-volatile memory and method having block management with hot/cold data sorting |
| JP2012240397A (ja) * | 2011-05-24 | 2012-12-10 | Canon Inc | 印刷装置及びその制御方法 |
| KR101625777B1 (ko) * | 2011-12-28 | 2016-05-30 | 인텔 코포레이션 | 휘발성 메모리 및 비휘발성 메모리 간의 코드 및 데이터 저장소들을 분산하기 위한 방법 및 장치 |
| US8954655B2 (en) * | 2013-01-14 | 2015-02-10 | Western Digital Technologies, Inc. | Systems and methods of configuring a mode of operation in a solid-state memory |
| JP2015148859A (ja) * | 2014-02-05 | 2015-08-20 | コニカミノルタ株式会社 | 情報処理装置及び起動制御プログラム並びに起動制御方法 |
| CN104934066B (zh) * | 2014-03-19 | 2018-03-27 | 安华高科技通用Ip(新加坡)公司 | Nand闪存中的读取干扰处理 |
| WO2015171101A1 (en) * | 2014-05-05 | 2015-11-12 | Empire Technology Development Llc | Electronic device |
| CN103984509B (zh) * | 2014-06-11 | 2019-02-12 | 上海新储集成电路有限公司 | 异构nand型固态硬盘及提高其性能的方法 |
| US10108546B2 (en) * | 2014-12-30 | 2018-10-23 | Sandisk Technologies Llc | Method and system for using non-volatile memory as a replacement for volatile memory |
| US10048898B2 (en) * | 2015-06-15 | 2018-08-14 | Sandisk Technologies Llc | Data retention in a memory block based on local heating |
| KR102309841B1 (ko) * | 2015-08-24 | 2021-10-12 | 삼성전자주식회사 | 표면 실장 기술의 적용에 따른 메모리 셀의 문턱 전압 산포 변화 복구 기능을 갖는 데이터 스토리지 및 그것의 동작 방법 |
-
2016
- 2016-05-19 JP JP2016100796A patent/JP6679412B2/ja not_active Expired - Fee Related
-
2017
- 2017-05-12 US US15/594,212 patent/US10276249B2/en not_active Expired - Fee Related
- 2017-05-19 CN CN201710356345.4A patent/CN107402888A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JP2017207980A (ja) | 2017-11-24 |
| US20170337977A1 (en) | 2017-11-23 |
| CN107402888A (zh) | 2017-11-28 |
| US10276249B2 (en) | 2019-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6679412B2 (ja) | ストレージ制御装置、情報処理方法及びプログラム | |
| JP5641900B2 (ja) | 管理装置及びその制御方法、並びにプログラム | |
| JP5126595B2 (ja) | 画像処理装置及び画像処理システム | |
| JP5917163B2 (ja) | 情報処理装置、その制御方法及びプログラム並びに記憶媒体 | |
| JP2011095916A (ja) | 電子機器 | |
| KR102213372B1 (ko) | 토너 카트리지의 불필요한 교환을 방지가능한 화상 형성장치, 그 제어방법, 및 기억매체 | |
| JP2017142776A (ja) | 寿命管理装置および寿命管理方法 | |
| CN106648483B (zh) | 序列号调整的方法和序列号调整的装置 | |
| JP6881330B2 (ja) | 電子機器及びメモリー制御プログラム | |
| JP5858081B2 (ja) | メモリコントローラ、メモリシステム及びメモリ制御方法 | |
| JP6852207B2 (ja) | ストレージ制御装置、情報処理方法及びプログラム | |
| JP6226243B2 (ja) | 画像形成装置及び動作制御方法並びに動作制御プログラム | |
| JP2014124925A (ja) | 画像処理装置 | |
| CN114420183A (zh) | 数据存储控制方法、电子设备及存储介质 | |
| US10061630B2 (en) | Image forming apparatus that ensures operation while HDD is inoperative, and recording medium therefor | |
| US9720780B2 (en) | Information processing apparatus, information processing method, and program | |
| JP6460348B2 (ja) | 画像形成装置及びプログラム | |
| JP6365341B2 (ja) | 画像形成装置 | |
| JP2019179292A (ja) | 記録装置、その制御方法、及びプログラム | |
| JP2012088937A (ja) | 画像処理装置、画像処理装置のメモリ管理方法、画像処理装置のメモリ管理プログラム及び記録媒体 | |
| JP2018063499A (ja) | 情報処理装置及びその制御方法、並びにプログラム | |
| JP2008284711A (ja) | 画像形成装置 | |
| JP6288560B2 (ja) | 情報処理装置及びフラッシュメモリの交換支援方法並びに交換支援プログラム | |
| JP2015170017A (ja) | 画像形成装置、画像形成装置の制御方法、及びプログラム | |
| JP2023103765A (ja) | 情報処理装置、情報処理装置の制御方法、及びプログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190510 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190510 |
|
| TRDD | Decision of grant or rejection written | ||
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200212 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200218 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200318 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6679412 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| LAPS | Cancellation because of no payment of annual fees |