CN107402888A - 存储控制设备及信息处理方法 - Google Patents

存储控制设备及信息处理方法 Download PDF

Info

Publication number
CN107402888A
CN107402888A CN201710356345.4A CN201710356345A CN107402888A CN 107402888 A CN107402888 A CN 107402888A CN 201710356345 A CN201710356345 A CN 201710356345A CN 107402888 A CN107402888 A CN 107402888A
Authority
CN
China
Prior art keywords
region
subregion
cell pattern
data
control apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710356345.4A
Other languages
English (en)
Inventor
安川琢真
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN107402888A publication Critical patent/CN107402888A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5641—Multilevel memory having cells with different number of storage levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

本发明涉及一种存储控制设备及信息处理方法。存储控制设备包括确定单元，其被构造为确定非易失性存储器中的各个区域是被设置为处于与多层单元(MLC)模式对应的分区还是处于与单层单元(SLC)模式对应的分区；以及控制单元，其被构造为，与由所述确定单元确定为被设置为处于与单层单元模式对应的分区的区域相比，对确定为被设置为处于与MLC模式对应的分区的区域，以更高的频率进行数据刷新。

Description

存储控制设备及信息处理方法
技术领域
本发明涉及一种存储设备及信息处理方法。
背景技术
近年来，使用嵌入式多媒体卡(embedded Multi Media Card，eMMC)作为主存储器的设备增加。形成eMMC的NAND闪速存储器，根据如何包含电荷而被大致地分为不同的类型，在eMMC中，通过作为最小存储单位的单元中的电荷量来表示信息。单层单元(Single LevelCell，SLC)能够在单个单元中存储1位的信息，而多层单元(Multi Level Cell，MLC)能够在单个单元中存储2位或更多的信息。因此，与SLC相比，MCL能够存储更大量的信息但是由于需要精确地确定基于电荷量的信息所以会劣化更快。因此，MLC具有较小的可重写次数以及较短的(为SLC的约10％)数据保持时段。通过对照，与相同容量的MLC相比，SLC能够存储较少量的信息并且不太可能劣化。因此，SLC的特性是，具有相对较大的可重写次数以及较长的数据保持时段并且不太可能丢失数据。鉴于前述，某些eMMC具有如下的功能：在被划分为与MLC模式对应的分区和与SLC模式对应的另一分区的情况下eMMC是可使用的。利用这种功能，能够根据如何使用区域将各个区域设置为在SLC模式或MLC模式下被使用。
在一种用于确定NAND闪速存储器中存储的数据是否是正确的以及进行校正(刷新)的方法中，利用在与数据分立地的配设的冗余区域中的错误校正码(erro correctioncode，ECC)来进行校正。例如，能够通过每几个月刷新一次eMMC的整个区域来保证数据的可靠性。
这种方法依靠一律相同的方法进行数据刷新，而不管存储数据的分区是对应于MLC(模式)还是对应于SLC(模式)(见日本特开2015-148859号公报)。
发明内容
根据本发明的一方面，一种存储控制设备，所述存储控制设备包括确定单元，其被构造为确定非易失性存储器中的各个区域是被设置为处于与多层单元(MLC)模式对应的分区还是处于与单层单元(SLC)模式对应的分区，以及控制单元，其被构造为，与由所述确定单元确定为被设置为处于与SLC模式对应的分区的区域相比，对由所述确定单元确定为被设置为处于与MLC模式对应的分区的区域，以更高的频率进行数据刷新。
通过下面参照附图对示例性实施例的描述，本发明的其他特征将变得清楚。
附图说明
图1是例示图像形成装置的硬件构造的示例的图。
图2是例示用于嵌入式多媒体卡(eMMC)的模式设置的示例的图。
图3是例示eMMC的数据结构的示例的图。
图4是例示用于数据刷新的信息处理的示例的流程图。
图5是例示静态随机存取存储器(SRAM)中记录的区域设置表的示例的图。
图6是例示根据示例性实施例的信息处理的示例的流程图。
图7是例示根据示例性实施例的信息处理的示例的流程图。
具体实施方式
近年来可用的各种设备包括具有复印机、打印机、扫描仪等功能的多功能外围设备(MFP)以及具有单个功能的单功能外围设备(SFP)。在这些设备当中，尤其要求针对小型办公室以及一般用户的设备缩小尺寸。因此，采用充当存储器的嵌入式多媒体卡(eMMC)的设备逐渐增加。某些实现特定功能的MFP或SFP可以使用被划分为多个区域的存储器。例如，存储器可以被划分为存储固件的区域、用于管理作业信息或图像信息的数据区域以及存储多种类型的语言数据使得能够切换显示语言的区域。eMMC可以被划分为与多层单元(MLC)模式对应的分区和与单层单元(SLC)模式对应的分区，以在各个分区中不止实现数据的简单存储。在这种构造中，根据数据的类型，数据能够被确定为在哪一个分区中被管理。更具体地，将涉及频繁重写的数据区域设置为处于与具有更高的耐久性的SLC模式对应的分区(SLC分区)。另一方面，可以将需要相对大的容量的且包括不频繁使用的数据的固件程序以及语言数据等设置为处于与MLC模式对应的分区(MLC分区)，使得能够更有效地使用容量。
针对具有不同数据保持性能的、与SLC模式对应的分区以及与MLC模式对应的分区，将不会以适当频率对这两个分区进行如在上述“背景技术”中描述的一律相同的方法的数据刷新。换句话说，适用于具有较低数据保持性能的MLC模式的数据刷新的频率对于SLC分区来说是过多的，导致执行作业时用户进行刷新与进行数据访问之间发生冲突的风险更高，这损害了作业性能。适用于具有较高数据保持性能的SLC模式的数据刷新的频率对于MLC分区来说是不足的，导致丢失数据的风险更高。在本发明的示例性实施例中，在能够被划分为与MLC模式对应的分区和与SLC模式对应的分区的非易失性存储器中以适当频率进行数据刷新。
参照附图描述本发明的示例性实施例。
图1是例示图像形成装置1的硬件构造的示例的图。
图像形成装置1包括下述的部件。图像形成装置1是存储控制设备的示例。
打印机设备4是用于向片材设备输出数字图像的引擎。操作单元8用于对装置进行操作以及用于显示。嵌入式多媒体卡(eMMC)160存储用户设置值和设备设置值，以及数字图像。控制器3连接到这些模块并向各个模块发出指令，使得能够在图像形成装置1上执行作业。图像形成装置1能够经由局域网(LAN)9从/向计算机10输入/输出数字图像，向设备发出作业以及发出指令。打印机设备4包括片材给送单元18、标记单元16、片材排出单元17以及整理单元50。片材给送单元18能够适当地逐个给送片材。标记单元16用于在由此给送的片材上打印图像数据。片材排出单元17用于排出打印的片材。整理单元50用于对排出的片材执行后处理。包括中央处理单元(CPU)13的控制器3向打印机设备4发送图像数据并从打印机设备4接收图像数据，并且存储图像数据。更具体地，控制器3将通过LAN 9接收到的图像数据，临时存储在存储器15中，然后将图像数据存储在eMMC 160中以完成存储。控制器3能够通过将来自eMMC 160的图像数据临时存储在存储器15中，然后将该图像数据从存储器15发送到打印机设备4，来进行打印输出。图像处理单元5包括通用图像处理单元19。通用图像处理单元19对例如存储在存储器15中的图像数据执行例如缩小等的处理，并且能够将所得图像数据再次存储在存储器15中。图像形成装置1包括由控制器3控制的操作单元8，并且能够利用CPU 13解释由操作者做出的操作或通过LAN 9接收到的指令来执行各种作业。操作单元8能够显示作业的状态以及打印机设备4的引擎状态。eMMC 160存储程序以及各种类型的数据。静态随机存取存储器(SRAM)40是用于存储操作图像形成装置1所需的设置信息等的非易失性存储器，并且即使在电力供给断开的情况也保持信息。例如，SRAM 40还存储用于确定要在SLC模式下还是在MLC模式下使用eMMC 160中生成的诸如数据区域、固件区域和语言数据区域等的各个区域的表格。可以将这些信息存储在作为非易失性存储器的一个示例的eMMC 160的特定区域中。
电力供给设备6供给图像形成装置1中的电力。当图像形成装置1关闭时，通过开关30切断交流(AC)电源29。当开关30接通时，由供给到AC-DC转换器20的AC电力生成直流(DC)电力。通过来自CPU 13的指令，就电力供给而言图像形成装置1能够被划分为能够被彼此分立地控制的四个部分。更具体地，CPU 13能够使用开关单元21以接通/断开控制器电力25的方式来进行控制。类似地，开关单元22和开关单元24能够分别用于控制打印机设备电力28以及通用图像处理单元电力27的接通/断开。CPU 13使用开关单元21、22和24选择性地向图像形成装置1的所需部分供给电力。
下述的图4、图6和图7中的流程图中的处理以及图像形成装置1的功能通过CPU 13基于存储在eMMC 160等中的程序执行处理来实现。
图2是例示eMMC 160的模式设置的示例的图。当能够设置MLC模式和SLC模式时，能够将eMMC 160划分为要被使用的MLC分区(MLC模式)201和SLC分区(SLC模式)202。
图3是例示eMMC 160的数据结构的示例。固件区域301是用于存储由控制器3的CPU13执行的程序的区域。语言数据区域302是用于存储关于要由操作单元8显示的语言的语言数据的区域。在显示语言被切换到较少使用的语言的情况下，需要使除了主要使用的语言以外的语言就绪。作业数据区域303临时地存储来自用户的作业数据以及图像数据。
图4是例示当CPU 13将数据从eMMC 160加载到存储器15上时执行的用于数据刷新的信息处理的示例的流程图。
在S101中，CPU 13读取eMMC 160中存储的数据。由CPU 13读取的数据包括数据区域和冗余区域。冗余区域存储用于检测和校正错误的错误校正码(ECC)和表示是否存在异常区域的标志。
在步骤S102中，CPU 13基于在步骤S101中读取的数据区域中的数据和冗余区域中的ECC进行错误检测。使用汉明码和奇偶校验码来进行使用ECC数据的并当进行从NAND闪速存储器的读取时进行的该错误检测。
在步骤S103中，CPU 13确定在步骤S102中的处理的结果是否表示在读取的数据中存在错误。当CPU 13确定在读取的数据中存在错误时(在步骤S103中为“是”)，处理进行到步骤S104。另一方面，当CPU 13确定在读取的数据中不存在错误时(在步骤S103中为“否”)，处理进行到步骤S106。在步骤S106中，CPU 13确定数据的读取成功，并且图4中的流程图中的处理终止。
在步骤S104中，CPU 13基于步骤S102中的处理的结果确定能否校正读取的数据。当CPU 13确定能够校正读取的数据时(步骤S104中为“是”)，处理进行到步骤S105。另一方面，当CPU 13确定不能校正读取的数据时(步骤S104中为“否”)，处理进行到步骤S107。在步骤S107中，CPU 13确定数据的读取失败，并且图4中例示的流程图中的处理终止。
在步骤S105中，CPU 13基于在步骤S101中读取的数据区域中的数据和冗余区域中的ECC来校正读取的数据。然后，处理进行到步骤S106。在步骤S106中，CPU 13确定数据的读取成功，并且图4中的流程图中的处理终止。
图5是例示SRAM 40中记录的区域设置表的示例的图。
区域设置表500是用于确定图像形成装置1的各个区域是被设置为处于与MLC模式对应的分区还是与SLC模式对应的分区的元素的集合。在图5中例示的示例中，元素501表示固件区域301(区域ID＝0)被设置为处于MLC分区。元素502表示语言数据区域302(区域ID＝1)被设置为处于MLC分区。元素503表示作业数据区域303(区域ID＝2)被设置为处于SLC分区。
参照图6和图7中的流程图描述根据本示例性实施例的处理的流程。
图6是例示通过参照区域设置表500来确定各个区域是被设置为处于与MLC模式对应的分区还是与SLC模式对应的分区的信息处理的示例的流程图。
假设eMMC 160被预先划分使得准备了与MLC模式对应的分区和与SLC模式对应的分区。
在步骤S201中，CPU 13获取SRAM 40中存储的区域设置表500并参照顶部元素(区域ID＝0)。然后，处理进行到步骤S202。
在步骤S202中，CPU 13检查与参照ID相对应的设置分区，并确定该设置分区是否对应于MLC模式。当CPU 13确定设置分区是MLC分区时(步骤S202中为“是”)，处理进行到步骤S203。另一方面，当CPU 13确定设置分区是SLC分区时(步骤S202中为“否”)，处理进行到步骤S204。
在步骤S203中，CPU 13在预定的MLC分区201中生成具有与参照区域ID相对应的区域名称的区域，并且处理进行到步骤S205。
在步骤S204中，CPU 13在预定的SLC分区202中生成具有与参照区域ID相对应的区域名称的区域，并且处理进行到步骤S205。
在步骤S205中，CPU 13使区域设置表500中参照的区域ID递增，并且处理进行到步骤S206。
在步骤S206中，CPU 13确定是否生成了在区域设置表500中定义的所有区域。当CPU 13确定在步骤S205中参照的元素之后不再有要被参照的元素，并且确定生成了所有区域时(步骤S206中为“是”)，图6中例示的流程图中的处理终止。当CPU 13确定尚未生成所有区域时(步骤S206中为“否”)，处理返回到步骤S202。
图7是例示用于例如每几个月执行一次定期数据刷新的信息处理的示例的流程图。
在步骤S301中，CPU 13使SRAM 40中存储的数据刷新执行计数递增，并且处理进行到步骤S302。
在步骤S302中，CPU 13确定数据刷新执行计数是否达到了预定计数。当CPU 13确定执行计数达到了预定计数时(步骤S302中为“是”)，处理进行到步骤S303。另一方面，当CPU 13确定执行计数未达到预定计数时(步骤S302中为“否”)，处理进行到步骤S305。
在步骤S303中，CPU 13将存储在存储器15中的预定计数达到标志设置为开，并且处理进行到步骤S304。
在步骤S304中，CPU 13将数据刷新执行计数重置为0，并且处理进行到步骤S305。
在步骤S305中，CPU 13获取SRAM 40中存储的区域设置表500，并且参照顶部元素(区域ID＝0)。然后，处理进行到步骤S306。
在步骤S306中，CPU 13检查与参照ID相对应的设置分区，并确定设置分区是否是MLC分区。当CPU 13确定设置分区是MLC分区时(步骤S306中为“是”)，处理进行到步骤S307。另一方面，当CPU 13确定设置分区是SLC分区时(步骤S306中为“否”)，处理进行到步骤S308。
在步骤S307中，CPU 13针对与参照ID相对应的区域进行数据刷新。该数据刷新是参照图4描述的一般处理。
在步骤S308中，CPU 13检查预定计数达到标志并确定该标志是否为开。当CPU 13确定预定计数达到标志为开时(步骤S308中为“是”)，处理进行到步骤S307。另一方面，当CPU 13确定预定计数达到标志为关时(步骤S308中为“否”)，处理进行到步骤S309。例如，考虑SLC和MLC的性质，预定计数为约10次是理想的。
在步骤S309中，CPU 13使在区域设置表500中所参照的区域ID递增，并且处理进行到步骤S310。
在步骤S310中，CPU 13确定是否检查了在区域设置表500中定义的所有区域。当CPU 13确定在步骤S309中参照的元素之后不再有要被参照的元素，并且由此确定检查了所有区域时(步骤S310中为“是”)，处理进行到步骤S311。另一方面，当CPU 13确定尚未检查所有区域时(步骤S310中为“否”)，处理返回到步骤S306。
在步骤S311中，CPU 13将预定计数达到标志设置为关，并且图7中例示的流程图中的处理终止。
如上所述，在根据本示例性实施例的信息处理中，能够使用eMMC 160，eMMC 160在涉及比SLC模式短的数据保持时段的MLC模式中使用的分区中具有较低数据丢失风险。因此，在数据管理方面能够实现更高的产品可靠性。在图7中例示的本示例性实施例的示例中，能够基于执行计数在MLC分区和SLC分区之间不同地设置数据刷新的执行频率。作为另一示例，能够基于数据刷新执行定时之间的时段在MLC分区与SLC分区之间不同地设置数据刷新的执行频率。例如，CPU 13可以以预定时段对MLC分区进行一次数据刷新，并且可以在以该预定时段长的每时段对SLC分区进行一次数据刷新。
以上详细地描述了本发明的优选的示例性实施例。然而，本发明不限于特定的示例性实施例。
通过根据上述示例性实施例的信息处理，能够在能够被划分为与MLC模式对应的分区和与SLC模式对应的分区的非易失性存储器中以适当的频率进行数据刷新。更具体地，能够降低在MLC模式(与SLC模式相比数据丢失风险高)中使用的eMMC中的数据丢失的风险，并且能够实现更高的可靠性。此外，针对被设置为处于与SLC模式对应的分区的区域，将刷新频率设置得比针对被设置为处于与MLC模式对应的分区的区域的低，因此能够更有效地防止用户执行刷新与执行作业之间的冲突而引起的性能降低。
其他实施例。
还可以通过读出并执行记录在存储介质(也可更完整地称为“非暂时性计算机可读存储介质”)上的计算机可执行指令(例如，一个或更多个程序)以执行上述实施例中的一个或更多个的功能、并且/或者包括用于执行上述实施例中的一个或更多个的功能的一个或更多个电路(例如，专用集成电路(ASIC))的系统或装置的计算机，来实现本发明的实施例，并且，可以利用通过由系统或装置的计算机例如读出并执行来自存储介质的计算机可执行指令以执行上述实施例中的一个或更多个的功能、并且/或者控制一个或更多个电路以执行上述实施例中的一个或更多个的功能的方法，来实现本发明的实施例。计算机可以包括一个或更多个处理器(例如，中央处理单元(CPU)、微处理单元(MPU))，并且可以包括分开的计算机或分开的处理器的网络，以读出并执行计算机可执行指令。计算机可执行指令可以例如从网络或存储介质被提供给计算机。存储介质可以包括例如硬盘、随机存取存储器(RAM)、只读存储器(ROM)、分布式计算系统的存储器、光盘(诸如压缩光盘(CD)、数字通用光盘(DVD)或蓝光光盘(BD)TM)、闪存装置以及存储卡等中的一个或更多个。
本发明的实施例还可以通过如下的方法来实现，即，通过网络或者各种存储介质将执行上述实施例的功能的软件(程序)提供给系统或装置，该系统或装置的计算机或是中央处理单元(CPU)、微处理单元(MPU)读出并执行程序的方法。
虽然已经参照示例性实施例对本发明进行了描述，但是应该理解，本发明不限于所公开的示例性实施例。应当对权利要求的范围给予最宽的解释，以使其涵盖所有这些变型例以及等同的结构及功能。

Claims (12)

1.一种存储控制设备，所述存储控制设备包括：
确定单元，其被构造为确定非易失性存储器中的各个区域是被设置为处于与多层单元模式对应的分区还是处于与单层单元模式对应的分区；以及
控制单元，其被构造为，与由所述确定单元确定为被设置为处于与单层单元模式对应的分区的区域相比，对由所述确定单元确定为被设置为处于与多层单元模式对应的分区的区域，以更高的频率进行数据刷新。
2.根据权利要求1所述的存储控制设备，其中，所述控制单元对由所述确定单元确定为被设置为处于与多层单元模式对应的分区的区域定期进行数据刷新，并且每进行预定次数定期数据刷新，对由所述确定单元确定为被设置为处于与单层单元模式对应的分区的区域进行一次数据刷新。
3.根据权利要求1所述的存储控制设备，其中，所述控制单元对由所述确定单元确定为被设置为处于与多层单元模式对应的分区的区域，以每预定时段进行一次数据刷新，并且对由所述确定单元确定为被设置为处于与单层单元模式对应的分区的区域，以每个比所述预定时段长的时段进行一次数据刷新。
4.根据权利要求1所述的存储控制设备，其中，所述非易失性存储器是嵌入式多媒体卡。
5.根据权利要求1所述的存储控制设备，其中，所述存储控制设备是图像形成装置。
6.根据权利要求1所述的存储控制设备，其中，确定为被设置为处于与多层单元模式对应的分区的区域存储固件程序，并且确定为被设置为处于与单层单元模式对应的分区的区域存储作业数据。
7.一种信息处理方法，该信息处理方法由存储控制设备执行，所信息处理方法包括：
确定非易失性存储器中的各个区域是被设置为处于与多层单元模式对应的分区还是处于与单层单元模式对应的分区；以及
与确定为被设置为处于与单层单元模式对应的分区的区域相比，对确定为被设置为处于与多层单元模式对应的分区的区域，以更高的频率进行数据刷新。
8.根据权利要求7所述的信息处理方法，其中，对确定为被设置为处于与多层单元模式对应的分区的区域定期进行数据刷新，并且每进行预定次数定期数据刷新，对确定为被设置为处于与单层单元模式对应的分区的区域进行一次数据刷新。
9.根据权利要求7所述的信息处理方法，其中，对确定为被设置为处于与多层单元模式对应的分区的区域，以每预定时段进行一次数据刷新，并且对确定为被设置为处于与单层单元模式对应的分区的区域，以每个比所述预定时段长的时段进行一次数据刷新。
10.根据权利要求7所述的信息处理方法，其中，所述非易失性存储器是嵌入式多媒体卡。
11.根据权利要求7所述的信息处理方法，其中，所述存储控制设备是图像形成装置。
12.根据权利要求7所述的信息处理方法，确定为被设置为处于与多层单元模式对应的分区的区域存储固件程序，并且确定为被设置为处于与单层单元模式对应的分区的区域存储作业数据。
CN201710356345.4A 2016-05-19 2017-05-19 存储控制设备及信息处理方法 Pending CN107402888A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-100796 2016-05-19
JP2016100796A JP6679412B2 (ja) 2016-05-19 2016-05-19 ストレージ制御装置、情報処理方法及びプログラム

Publications (1)

Publication Number Publication Date
CN107402888A true CN107402888A (zh) 2017-11-28

Family

ID=60330378

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710356345.4A Pending CN107402888A (zh) 2016-05-19 2017-05-19 存储控制设备及信息处理方法

Country Status (3)

Country Link
US (1) US10276249B2 (zh)
JP (1) JP6679412B2 (zh)
CN (1) CN107402888A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7256976B2 (ja) * 2018-06-25 2023-04-13 日本精機株式会社 車両用表示装置
JP7047628B2 (ja) * 2018-06-25 2022-04-05 日本精機株式会社 車両用表示装置
US11640262B2 (en) * 2020-05-07 2023-05-02 Micron Technology, Inc. Implementing variable number of bits per cell on storage devices

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090172267A1 (en) * 2007-12-27 2009-07-02 Hagiwara Sys-Com Co., Ltd. Refresh method of a flash memory
US20120102380A1 (en) * 2010-10-22 2012-04-26 Kabushiki Kaisha Toshiba Semiconductor memory device, semiconductor memory system, and erasure correction method
US20120099386A1 (en) * 2010-10-26 2012-04-26 Hynix Semiconductor Inc. Semiconductor memory device and method of operating the same
CN103392208A (zh) * 2011-04-28 2013-11-13 株式会社日立制作所 半导体存储装置和用于控制半导体存储装置的方法
CN103984509A (zh) * 2014-06-11 2014-08-13 上海新储集成电路有限公司 异构nand型固态硬盘及提高其性能的方法
CN103999038A (zh) * 2011-12-28 2014-08-20 英特尔公司 用于在易失性存储器与非易失性存储器之间分布代码和数据存储的方法和设备
JP2015148859A (ja) * 2014-02-05 2015-08-20 コニカミノルタ株式会社 情報処理装置及び起動制御プログラム並びに起動制御方法
CN104934066A (zh) * 2014-03-19 2015-09-23 Lsi公司 Nand闪存中的读取干扰处理
JP2016508276A (ja) * 2013-01-14 2016-03-17 ウェスタン デジタル テクノロジーズ インコーポレーテッド ソリッドステートメモリにおける動作のモードを構成するシステム及び方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010198407A (ja) * 2009-02-26 2010-09-09 Sony Corp 情報処理装置、およびデータ記録制御方法、並びにプログラム
US9176864B2 (en) * 2011-05-17 2015-11-03 SanDisk Technologies, Inc. Non-volatile memory and method having block management with hot/cold data sorting
JP2012240397A (ja) * 2011-05-24 2012-12-10 Canon Inc 印刷装置及びその制御方法
US10234931B2 (en) * 2014-05-05 2019-03-19 Empire Technology Development Llc Electronic device
US10108546B2 (en) * 2014-12-30 2018-10-23 Sandisk Technologies Llc Method and system for using non-volatile memory as a replacement for volatile memory
US10048898B2 (en) * 2015-06-15 2018-08-14 Sandisk Technologies Llc Data retention in a memory block based on local heating
KR102309841B1 (ko) * 2015-08-24 2021-10-12 삼성전자주식회사 표면 실장 기술의 적용에 따른 메모리 셀의 문턱 전압 산포 변화 복구 기능을 갖는 데이터 스토리지 및 그것의 동작 방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090172267A1 (en) * 2007-12-27 2009-07-02 Hagiwara Sys-Com Co., Ltd. Refresh method of a flash memory
US20120102380A1 (en) * 2010-10-22 2012-04-26 Kabushiki Kaisha Toshiba Semiconductor memory device, semiconductor memory system, and erasure correction method
US20120099386A1 (en) * 2010-10-26 2012-04-26 Hynix Semiconductor Inc. Semiconductor memory device and method of operating the same
CN103392208A (zh) * 2011-04-28 2013-11-13 株式会社日立制作所 半导体存储装置和用于控制半导体存储装置的方法
CN103999038A (zh) * 2011-12-28 2014-08-20 英特尔公司 用于在易失性存储器与非易失性存储器之间分布代码和数据存储的方法和设备
JP2016508276A (ja) * 2013-01-14 2016-03-17 ウェスタン デジタル テクノロジーズ インコーポレーテッド ソリッドステートメモリにおける動作のモードを構成するシステム及び方法
JP2015148859A (ja) * 2014-02-05 2015-08-20 コニカミノルタ株式会社 情報処理装置及び起動制御プログラム並びに起動制御方法
CN104934066A (zh) * 2014-03-19 2015-09-23 Lsi公司 Nand闪存中的读取干扰处理
CN103984509A (zh) * 2014-06-11 2014-08-13 上海新储集成电路有限公司 异构nand型固态硬盘及提高其性能的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
陈金忠: ""基于NAND闪存的高性能和可靠的 PRAID-6"", 《电子学报》 *

Also Published As

Publication number Publication date
JP2017207980A (ja) 2017-11-24
US20170337977A1 (en) 2017-11-23
JP6679412B2 (ja) 2020-04-15
US10276249B2 (en) 2019-04-30

Similar Documents

Publication Publication Date Title
TWI285807B (en) Memory system having error management for writable tracking storage units and operating method thereof
US8392797B2 (en) Error correcting controller, flash memory chip system, and error correcting method thereof
US8732519B2 (en) Method for using bad blocks of flash memory
US8055834B2 (en) Method for preventing read-disturb happened in non-volatile memory and controller thereof
DK3183122T3 (en) PRINTING MATERIAL PATRON
CN107402888A (zh) 存储控制设备及信息处理方法
WO2019119393A1 (zh) 芯片复位方法、芯片及耗材容器
CN112192961A (zh) 识别数据切换方法、设备、耗材芯片、耗材盒及介质
CN103921574A (zh) 成像盒存储芯片的参数发送方法、存储芯片及成像盒
US20120221773A1 (en) Nonvolatile semiconductor memory device
JP5009700B2 (ja) データ記憶装置、プログラムおよびデータ記憶方法
JP2009055457A (ja) 画像形成装置、画像形成方法、およびプログラム
US20180093488A1 (en) Printing material cartridge
JP2004220068A (ja) メモリカード及びメモリへのデータ書き込み方法
JP2007331356A (ja) 画像形成装置
CN110780808B (zh) 信息处理设备及其控制方法
JP6732234B2 (ja) チップのリセットの方法、チップと消耗品のコンテナ
CN105882155A (zh) 耗材芯片、处理盒、成像设备和方法
CN114420183A (zh) 数据存储控制方法、电子设备及存储介质
JP6852207B2 (ja) ストレージ制御装置、情報処理方法及びプログラム
JP5625888B2 (ja) 半導体記憶媒体制御装置、半導体記憶媒体の制御方法及び画像形成装置。
JP2012088937A (ja) 画像処理装置、画像処理装置のメモリ管理方法、画像処理装置のメモリ管理プログラム及び記録媒体
US11067934B2 (en) Image forming apparatus usable for waste toner collection up to maximum capacity of toner container
JP2006344022A (ja) 機器及びプログラム起動方法
JP2007219855A (ja) 情報記録装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20171128

RJ01 Rejection of invention patent application after publication