JP6657970B2 - 半導体装置及びその製造方法、通信装置 - Google Patents
半導体装置及びその製造方法、通信装置 Download PDFInfo
- Publication number
- JP6657970B2 JP6657970B2 JP2016001934A JP2016001934A JP6657970B2 JP 6657970 B2 JP6657970 B2 JP 6657970B2 JP 2016001934 A JP2016001934 A JP 2016001934A JP 2016001934 A JP2016001934 A JP 2016001934A JP 6657970 B2 JP6657970 B2 JP 6657970B2
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- signal wiring
- insulator
- supporting
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
- Waveguides (AREA)
Description
この場合、高周波又は超高周波で高速動作する半導体素子を備える半導体チップ(半導体装置)が用いられることになる。
そして、このような半導体チップでは、半導体素子の動作特性だけでなく、半導体素子に接続される配線の伝送特性もチップ全体の特性に影響を及ぼすことになる。
しかしながら、これらの配線では、グランド層との間に絶縁層が介在しているため、伝送損失が大きくなってしまう。
そこで、高周波又は超高周波で高速動作する半導体素子を備える半導体装置に備えられる配線における伝送損失を低減し、伝送特性を向上させたい。
本半導体装置の製造方法は、半導体素子が設けられた半導体基板の上方に、下部金属層を形成する工程と、下部金属層上に、絶縁体及び絶縁体の周囲の下部犠牲層を形成する工程と、絶縁体上に、半導体素子に接続され、かつ、絶縁体に支持されるように、信号配線を形成する工程と、信号配線を覆うように上部犠牲層を形成する工程と、上部犠牲層上に、上部金属層を形成する工程と、下部犠牲層及び上部犠牲層を除去して、信号配線と下部金属層との間及び信号配線と上部金属層との間に空間を形成する工程と、半導体基板の上方の信号配線、上部金属層、下部金属層、絶縁体及び空間が設けられている領域の外側を埋め込む絶縁層を形成する工程とを含む。
本実施形態にかかる半導体装置は、高周波又は超高周波で高速動作する半導体素子を備える半導体装置であって、例えば送信機、受信機、送受信機等の通信装置に備えられる。
本実施形態では、半導体装置は、図1に示すように、例えばミリ波やテラヘルツ波などの高周波又は超高周波で高速動作する半導体素子として増幅素子(トランジスタ素子)1を備える半導体チップ(例えばMMICチップ)2である。そして、この半導体チップ2は、例えば筐体に収納されてモジュール(高周波モジュール)とされ、増幅器(半導体増幅器)として、通信装置に搭載される。
例えば、InP−HEMT1は、InP基板3[ここでは半絶縁性InP基板(SI−InP基板);半導体基板]上に、InGaAs電子走行層(チャネル層)及びInAlAs電子供給層を含む半導体積層構造(HEMT構造)を設け、その上方にソース電極、ドレイン電極、ゲート電極を設けた構造になっている。なお、表面保護膜として絶縁膜(例えばSiN膜)が設けられている場合もある。このInP−HEMT1は、高い周波数で低雑音であり、かつ、高い電力増幅率を持つという特徴である。
ここでは、下部金属層7Bは、半導体基板3としてのInP基板上に、信号配線4としての入力配線4X及び出力配線4Yが延びる方向に沿って延びるように設けられている。また、上部金属層7Aは、信号配線4を挟んで下部金属層7Bの反対側に設けられており、下部金属層7Bが設けられている領域に対応して、信号配線4としての入力配線4X及び出力配線4Yが延びる方向に沿って延びるように設けられている。これらの上部金属層7A及び下部金属層7Bは、グランドに接続されているため、グランド層であり、また、信号配線4をシールドしているため、シールド層でもある。このため、上部金属層7A及び下部金属層7Bを、金属グランド層、金属シールド層又は金属グランド・シールド層ともいう。ここでは、これらの上部金属層7A及び下部金属層7Bは、例えばAuからなる。
つまり、信号配線4の上方及び下方の両方に金属グランド層7A,7Bが設けられていることになるため、実質的な電流が増加し、特に高周波又は超高周波の信号は通りやすくなるため、伝送損失を低減することができる。
次に、本実施形態にかかる半導体装置の製造方法について説明する。
なお、ここでは、図2に示す構造のものを製造する場合を例に挙げて説明する。
まず、図3(A)に示すように、半導体基板3上に半導体素子1を設ける。
ここでは、InP基板3上に、InGaAs電子走行層(チャネル層)及びInAlAs電子供給層を含む半導体積層構造を備え、その上方にソース電極、ドレイン電極、ゲート電極を備えるInP−HEMT1を形成する。
ここでは、InP−HEMT1が設けられたInP基板3の上方に、InP−HEMT1を取り囲むように、グランド層及びシールドとなる下部金属層7Bとして、Au層を形成する。具体的には、例えばTi(厚さ約10nm)/Pt(厚さ約30nm)/Au(厚さ約300nm)を蒸着し、リフトオフ法によって、下部金属層7Bを形成する。この場合、Ti層は密着層であり、Pt層はバリア層である。
ここでは、まず、図3(C)に示すように、下部金属層7B上に、信号配線4を支持する柱状の絶縁体8を、間隔をあけて、複数形成する。具体的には、全面にBCB樹脂を塗布し、約250℃以上の温度でキュアすることで硬化させ、フォトリソグラフィを用いてマスクを形成し、酸素を含んだドライエッチングによってBCB樹脂をエッチングして、柱状のBCB樹脂からなる絶縁体8を、間隔をあけて、複数形成する。
次に、図4(B)に示すように、絶縁体8上に、半導体素子1としてのInP−HEMTに接続され、かつ、絶縁体8に支持されるように、信号配線4(ここでは入力配線4X及び出力配線4Y)を形成する。
次に、フォトリソグラフィを用いて端子5と信号配線4とを接続する部分、側部金属層7C及び端部金属層7Dを形成する領域に開口部を有するマスクを形成し、図5(A)に示すように、上部犠牲層12及び下部犠牲層10としてのPMGI樹脂をドライエッチングする。
このようにして、本実施形態の半導体装置(半導体チップ)2を製造することができる。
なお、上述の実施形態の構成に限られるものではなく、例えば図7に示すように、さらに、信号配線4と上部金属層7Aとの間に設けられ、上部金属層7Aを支持する金属層支持用絶縁体13を備えるものとしても良い。この場合、金属層支持用絶縁体13は柱状になっているものとすれば良い。なお、上述の実施形態(図1参照)のように側部金属層7Cが設けられていなくても良い。
例えば図10に示すように、信号配線4を支持する絶縁体8Aは、板状になっており、信号配線4が延びる方向に交差する方向に延びるように設けられており、さらに、この絶縁体8A及び信号配線4と上部金属層7Aとの間に設けられ、上部金属層7Aを支持する金属層支持用絶縁体14Aを備えるものとしても良い。ここでは、金属層支持用絶縁体14Aも板状になっている。また、絶縁体8Aと金属層支持用絶縁体14Aは一体化されており、一枚の板状になっている。なお、上述の実施形態(図1参照)のように側部金属層7Cが設けられていなくても良い。
また、上述の実施形態では、半導体素子1をInP−HEMTとしているが、これに限られるものではなく、例えばInP−HBT、GaN−HEMT、Si基板上に設けられるCMOSなどであっても良いし、また、ショットキーダイオード、トンネルダイオードなどの2端子デバイス(整流素子)であっても良い。
以下、上述の実施形態及び変形例に関し、更に、付記を開示する。
(付記1)
半導体基板上に設けられた半導体素子と、
前記半導体基板の上方に設けられ、前記半導体素子に接続された信号配線と、
前記信号配線の上方及び下方のそれぞれに空間を挟んで設けられた上部金属層及び下部金属層と、
前記信号配線と前記下部金属層との間に設けられ、前記信号配線を支持する絶縁体と、
前記半導体基板の上方の前記信号配線、前記上部金属層、前記下部金属層、前記絶縁体及び前記空間が設けられている領域の外側を埋め込む絶縁層とを備えることを特徴とする半導体装置。
前記信号配線の側方に空間を挟んで設けられた側部金属層を備えることを特徴とする、付記1に記載の半導体装置。
(付記3)
前記絶縁体は、前記信号配線が延びる方向に沿って間隔をあけて複数設けられていることを特徴とする、付記1又は2に記載の半導体装置。
前記絶縁体は、柱状になっていることを特徴とする、付記3に記載の半導体装置。
(付記5)
前記信号配線と前記上部金属層との間に設けられ、前記上部金属層を支持する金属層支持用絶縁体を備えることを特徴とする、付記1〜4のいずれか1項に記載の半導体装置。
前記下部金属層と前記上部金属層との間に設けられ、前記上部金属層を支持する金属層支持用絶縁体を備えることを特徴とする、付記1〜5のいずれか1項に記載の半導体装置。
(付記7)
前記金属層支持用絶縁体は、柱状になっていることを特徴とする、付記5又は6に記載の半導体装置。
前記絶縁体は、板状になっており、前記信号配線が延びる方向に交差する方向に延びるように設けられ、
前記絶縁体及び前記信号配線と前記上部金属層との間に設けられ、前記上部金属層を支持する金属層支持用絶縁体を備えることを特徴とする、付記3に記載の半導体装置。
前記絶縁体は、前記信号配線を支持する平面状部分と、前記平面状部分の両側部と前記下部金属層との間に設けられ、前記平面状部分を支持する支持部分とを備えることを特徴とする、付記1又は2に記載の半導体装置。
(付記10)
前記絶縁体は、さらに、板状になっており、前記平面状部分と前記下部金属層との間に前記信号配線が延びる方向に交差する方向に延びるように設けられ、前記平面状部分を支持しており、前記信号配線が延びる方向に沿って間隔をあけて複数設けられている板状支持部分を備えることを特徴とする、付記9に記載の半導体装置。
前記上部金属層を支持する金属層支持用平面状部分と、前記金属層支持用平面状部分の両側部と前記平面状部分の両側部との間に設けられ、前記金属層支持用平面状部分を支持する金属層支持用支持部分とを備える金属層支持用絶縁体を備えることを特徴とする、付記9又は10に記載の半導体装置。
前記金属層支持用絶縁体は、さらに、板状になっており、前記平面状部分及び前記信号配線と前記金属層支持用平面状部分との間に前記信号配線が延びる方向に交差する方向に延びるように設けられ、前記金属層支持用平面状部分を支持しており、前記信号配線が延びる方向に沿って間隔をあけて複数設けられている金属層支持用板状支持部分を備えることを特徴とする、付記11に記載の半導体装置。
前記信号配線の前記半導体素子に接続されている側の反対側の端部に接続された端子と、
前記端子及び前記信号配線の前記端子に接続されている部分を取り囲むように設けられた端部金属層とを備えることを特徴とする、付記1〜12のいずれか1項に記載の半導体装置。
前記間隔は、信号波長の1/4以上になっていることを特徴とする、付記3〜8、10、12のいずれか1項に記載の半導体装置。
(付記15)
前記空間に設けられた他の信号配線と、
前記他の信号配線を支持する他の絶縁体とを備えることを特徴とする、付記1〜14のいずれか1項に記載の半導体装置。
前記信号配線と前記絶縁体との間に前記絶縁体と異なる絶縁材料からなる絶縁膜を備えることを特徴とする、付記1〜15のいずれか1項に記載の半導体装置。
(付記17)
前記信号配線の表面、前記上部金属層及び前記下部金属層の内側表面を覆う保護絶縁膜を備えることを特徴とする、付記1〜16のいずれか1項に記載の半導体装置。
付記1〜17のいずれか1項に記載の半導体装置を備えることを特徴とする通信装置。
(付記19)
半導体素子が設けられた半導体基板の上方に、下部金属層を形成する工程と、
前記下部金属層上に、絶縁体及び前記絶縁体の周囲の下部犠牲層を形成する工程と、
前記絶縁体上に、前記半導体素子に接続され、かつ、前記絶縁体に支持されるように、信号配線を形成する工程と、
前記信号配線を覆うように上部犠牲層を形成する工程と、
前記上部犠牲層上に、上部金属層を形成する工程と、
前記下部犠牲層及び前記上部犠牲層を除去して、前記信号配線と前記下部金属層との間及び前記信号配線と前記上部金属層との間に空間を形成する工程と、
前記半導体基板の上方の前記信号配線、前記上部金属層、前記下部金属層、前記絶縁体及び前記空間が設けられている領域の外側を埋め込む絶縁層を形成する工程とを含むことを特徴とする半導体装置の製造方法。
前記上部金属層を支持する金属層支持用絶縁体を形成する工程を含むことを特徴とする、付記19に記載の半導体装置の製造方法。
2 半導体装置(半導体チップ)
3 InP基板(半導体基板)
4 信号配線
4X 入力配線
4Y 出力配線
5 端子
5X 入力端子
5Y 出力端子
6 空間
7A 上部金属層
7B 下部金属層
7C 側部金属層
7D 端部金属層
8 絶縁体(柱状の絶縁体)
8A 絶縁体
8B 絶縁体
8BX 平面状部分
8BY 支持部分
8BZ 板状支持部分
9 絶縁層
10 下部犠牲層
100 PMGI樹脂
100X 開口部
11 コンタクトホール
12 上部犠牲層
13 金属層支持用絶縁体
14 金属層支持用絶縁体
14A 金属層支持用絶縁体
14B 金属層支持用絶縁体
14BX 金属層支持用平面状部分
14BY 金属層支持用支持部分
14BZ 金属層支持用板状支持部分
20 他の信号配線
21 他の絶縁体
22 金属層支持用絶縁体
23 絶縁膜
24 保護絶縁膜
25 スリット
Claims (15)
- 半導体基板上に設けられた半導体素子と、
前記半導体基板の上方に設けられ、前記半導体素子に接続された信号配線と、
前記信号配線の上方及び下方のそれぞれに空間を挟んで設けられた上部金属層及び下部金属層と、
前記信号配線と前記下部金属層との間に設けられ、前記信号配線を支持する絶縁体と、
前記半導体基板の上方の前記信号配線、前記上部金属層、前記下部金属層、前記絶縁体及び前記空間が設けられている領域の外側を埋め込む絶縁層と、
前記下部金属層と前記上部金属層との間に設けられ、前記上部金属層を支持する金属層支持用絶縁体と、
を備えることを特徴とする半導体装置。 - 前記信号配線の側方に空間を挟んで設けられた側部金属層を備えることを特徴とする、請求項1に記載の半導体装置。
- 前記絶縁体は、前記信号配線が延びる方向に沿って間隔をあけて複数設けられていることを特徴とする、請求項1又は2に記載の半導体装置。
- 前記絶縁体は、柱状になっていることを特徴とする、請求項3に記載の半導体装置。
- 前記信号配線と前記上部金属層との間に設けられ、前記上部金属層を支持する金属層支持用絶縁体を備えることを特徴とする、請求項1〜4のいずれか1項に記載の半導体装置。
- 前記金属層支持用絶縁体は、柱状になっていることを特徴とする、請求項1〜5のいずれか1項に記載の半導体装置。
- 前記絶縁体は、板状になっており、前記信号配線が延びる方向に交差する方向に延びるように設けられ、
前記絶縁体及び前記信号配線と前記上部金属層との間に設けられ、前記上部金属層を支持する金属層支持用絶縁体を備えることを特徴とする、請求項3に記載の半導体装置。 - 前記絶縁体は、前記信号配線を支持する平面状部分と、前記平面状部分の両側部と前記下部金属層との間に設けられ、前記平面状部分を支持する支持部分とを備えることを特徴とする、請求項1又は2に記載の半導体装置。
- 前記絶縁体は、さらに、板状になっており、前記平面状部分と前記下部金属層との間に前記信号配線が延びる方向に交差する方向に延びるように設けられ、前記平面状部分を支持しており、前記信号配線が延びる方向に沿って間隔をあけて複数設けられている板状支持部分を備えることを特徴とする、請求項8に記載の半導体装置。
- 前記上部金属層を支持する金属層支持用平面状部分と、前記金属層支持用平面状部分の両側部と前記平面状部分の両側部との間に設けられ、前記金属層支持用平面状部分を支持する金属層支持用支持部分とを備える金属層支持用絶縁体を備えることを特徴とする、請求項8又は9に記載の半導体装置。
- 前記金属層支持用絶縁体は、さらに、板状になっており、前記平面状部分及び前記信号配線と前記金属層支持用平面状部分との間に前記信号配線が延びる方向に交差する方向に延びるように設けられ、前記金属層支持用平面状部分を支持しており、前記信号配線が延びる方向に沿って間隔をあけて複数設けられている金属層支持用板状支持部分を備えることを特徴とする、請求項10に記載の半導体装置。
- 前記信号配線の前記半導体素子に接続されている側の反対側の端部に接続された端子と、
前記端子及び前記信号配線の前記端子に接続されている部分を取り囲むように設けられた端部金属層とを備えることを特徴とする、請求項1〜11のいずれか1項に記載の半導体装置。 - 前記間隔は、信号波長の1/4以上になっていることを特徴とする、請求項3、4、7、9、11のいずれか1項に記載の半導体装置。
- 請求項1〜13のいずれか1項に記載の半導体装置を備えることを特徴とする通信装置。
- 半導体素子が設けられた半導体基板の上方に、下部金属層を形成する工程と、
前記下部金属層上に、絶縁体及び前記絶縁体の周囲の下部犠牲層を形成する工程と、
前記絶縁体上に、前記半導体素子に接続され、かつ、前記絶縁体に支持されるように、信号配線を形成する工程と、
前記信号配線を覆うように上部犠牲層を形成する工程と、
前記上部犠牲層上に、上部金属層を形成する工程と、
前記下部犠牲層及び前記上部犠牲層を除去して、前記信号配線と前記下部金属層との間及び前記信号配線と前記上部金属層との間に空間を形成する工程と、
前記半導体基板の上方の前記信号配線、前記上部金属層、前記下部金属層、前記絶縁体及び前記空間が設けられている領域の外側を埋め込む絶縁層を形成する工程とを含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016001934A JP6657970B2 (ja) | 2016-01-07 | 2016-01-07 | 半導体装置及びその製造方法、通信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016001934A JP6657970B2 (ja) | 2016-01-07 | 2016-01-07 | 半導体装置及びその製造方法、通信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017123404A JP2017123404A (ja) | 2017-07-13 |
JP6657970B2 true JP6657970B2 (ja) | 2020-03-04 |
Family
ID=59305964
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016001934A Active JP6657970B2 (ja) | 2016-01-07 | 2016-01-07 | 半導体装置及びその製造方法、通信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6657970B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020088468A (ja) * | 2018-11-19 | 2020-06-04 | 富士通株式会社 | 増幅器及び増幅装置 |
JP7468634B2 (ja) | 2020-04-24 | 2024-04-16 | 株式会社村田製作所 | 信号伝送線路 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62268202A (ja) * | 1986-05-15 | 1987-11-20 | Mitsubishi Electric Corp | トリプレ−ト線路 |
JPH0419003U (ja) * | 1990-06-01 | 1992-02-18 | ||
US6492705B1 (en) * | 1996-06-04 | 2002-12-10 | Intersil Corporation | Integrated circuit air bridge structures and methods of fabricating same |
EP1609206B1 (en) * | 2003-03-04 | 2010-07-28 | Rohm and Haas Electronic Materials, L.L.C. | Coaxial waveguide microstructures and methods of formation thereof |
JP2004282124A (ja) * | 2003-03-12 | 2004-10-07 | Fujitsu Ltd | 同軸伝送線路内蔵基板とその作製方法 |
KR101593686B1 (ko) * | 2007-03-20 | 2016-02-12 | 누보트로닉스, 엘.엘.씨 | 일체화된 전자 요소들 및 이들의 형성 방법 |
-
2016
- 2016-01-07 JP JP2016001934A patent/JP6657970B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017123404A (ja) | 2017-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5369544B2 (ja) | 半導体装置およびその製造方法 | |
JP2012182438A (ja) | 半導体装置 | |
JP2006173595A (ja) | 半導体集積回路装置及びそれを用いた車載レーダシステム | |
JP6810350B2 (ja) | 半導体装置、半導体装置の製造方法及び電子装置 | |
JP6273247B2 (ja) | 高周波半導体増幅器 | |
JP2010205837A (ja) | 電界効果型トランジスタ及びその製造方法 | |
US8476118B2 (en) | Semiconductor device and fabrication mehtod of the semiconductor device | |
JP6222419B1 (ja) | 半導体装置及びその製造方法 | |
JP6657970B2 (ja) | 半導体装置及びその製造方法、通信装置 | |
US20090242946A1 (en) | Semiconductor device and fabrication method for the semiconductor device | |
JP5162826B2 (ja) | 半導体装置及びその製造方法 | |
US9472497B2 (en) | Semiconductor device | |
US8427248B2 (en) | Stabilization network and a semiconductor device having the stabilization network | |
JP4872409B2 (ja) | 半導体装置の製造方法 | |
US11069634B2 (en) | Amplifier and amplification apparatus | |
US11424240B2 (en) | Semiconductor device and amplifier | |
US8125047B2 (en) | Semiconductor device and method of manufacturing the same | |
JP3860717B2 (ja) | 半導体装置の製造方法 | |
TW201324695A (zh) | 半導體裝置 | |
JP6252015B2 (ja) | 半導体装置 | |
JP2011171622A (ja) | 半導体装置及びその製造方法 | |
JP5759777B2 (ja) | Mmic用パッケージ | |
JP2009147366A (ja) | 半導体装置 | |
JP2002353367A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180912 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190520 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20190607 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190611 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190813 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200120 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6657970 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |