JP6634900B2 - 半導体装置の製造装置 - Google Patents

半導体装置の製造装置 Download PDF

Info

Publication number
JP6634900B2
JP6634900B2 JP2016048964A JP2016048964A JP6634900B2 JP 6634900 B2 JP6634900 B2 JP 6634900B2 JP 2016048964 A JP2016048964 A JP 2016048964A JP 2016048964 A JP2016048964 A JP 2016048964A JP 6634900 B2 JP6634900 B2 JP 6634900B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor
dicing tape
semiconductor chips
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016048964A
Other languages
English (en)
Other versions
JP2017163120A (ja
Inventor
成実 佐々木
成実 佐々木
敦志 今井
敦志 今井
拓真 上條
拓真 上條
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2016048964A priority Critical patent/JP6634900B2/ja
Publication of JP2017163120A publication Critical patent/JP2017163120A/ja
Application granted granted Critical
Publication of JP6634900B2 publication Critical patent/JP6634900B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Dicing (AREA)

Description

本明細書に開示する技術は、半導体装置の製造装置に関する。
特許文献1には、ダイシングテープに貼り付けられている複数の半導体チップから各半導体チップをピックアップする装置が開示されている。特許文献1の装置では、複数の半導体チップがダイシングテープに並んで貼り付けられている状態でダイシングテープをエキスパンドすることによって、隣り合っている半導体チップと半導体チップを引き離し、半導体チップと半導体チップの間の隙間を広げる。この状態で各半導体チップをピックアップする。
特開平06−077317号公報
特許文献1の装置では、ダイシングテープをエキスパンドしたときにダイシングテープに歪みが発生することがある。これによって、各半導体チップを引き離したときに、それぞれの間隔がばらついてしまい、複数の半導体チップが整列し難いという問題があった。そのため、各半導体チップをピックアップし難いという問題があった。そこで本明細書は、複数の半導体チップが整列している状態で隣り合っている半導体チップと半導体チップの端部の高さ位置を変える技術を提供する。
本明細書に開示する半導体装置の製造装置は、ダイシングテープの上面に貼り付けられている複数の半導体チップから各半導体チップをピックアップする装置である。この製造装置は、ダイシングテープの下に配置されてダイシングテープを下方に吸引するとともに、ダイシングテープを介して複数の半導体チップを支持する吸引ステージと、ダイシングテープに貼り付けられている各半導体チップをダイシングテープからピックアップするピックアップ手段を備えている。吸引ステージが、ダイシングテープを介して各半導体チップを支持するために各半導体チップの下に配置されている複数の支持体を備えている。また、各支持体が、複数の半導体チップが並んでいる面に対して各半導体チップを同じ方向に傾斜させた状態で支持する。
このような構成によれば、複数の半導体チップが貼り付けられているダイシングテープが吸引ステージによって吸引されたときに、各半導体チップが吸引ステージの各支持体によって支持される。このとき、各半導体チップは、複数の半導体チップが並んでいる面において、その位置が変わらない状態で支持される。これによって、複数の半導体チップが規則正しく整列した状態が維持される。また、各半導体チップは、複数の半導体チップが並んでいる面に対して同じ方向に傾斜した状態で支持される。このとき、各半導体チップの傾斜によって、隣り合っている半導体チップと半導体チップの端部の高さ位置が変わる。したがって、上記の構成によれば、複数の半導体チップが整列している状態で隣り合っている半導体チップと半導体チップの端部の高さ位置を変えることができる。これによって、各半導体チップをピックアップするときに、ピックアップされる半導体チップがその隣の半導体チップにぶつかることが抑制される。
実施例に係る半導体装置の製造装置の構成図である。 半導体ウェハの上面図である。 図1の要部IIIの拡大図である(半導体チップが傾斜していない状態の図である。)。 図1の要部IIIの拡大図である(半導体チップが傾斜している状態の図である。)。 図1の要部IIIの拡大図である(半導体チップがピックアップされている状態の図である。)。 他の実施例に係る半導体ウェハの上面図である。
実施例に係る半導体装置の製造装置1は、ダイシングテープに貼り付けられている半導体チップをピックアップする装置である。図1に示すように、ダイシングテープ2の上面21に複数の半導体チップ3が並んで貼り付けられている。ダイシングテープ2の上面21は粘着性を有している。半導体ウェハ4がダイシングされることによって複数の半導体チップ3が形成されている。半導体チップ3は、例えばMOSFET(Metal Oxide Semiconductor Field Effect Transistor)やIGBT(Insulated Gate Bipolar Transistor)等のスイッチング素子である。半導体チップ3の裏面31(半導体ウェハ4の裏面)がダイシングテープ2の上面21に貼り付けられている。半導体チップ3の表面32(半導体ウェハ4の表面)が外部に露出している。半導体ウェハ4は、外周部41を備えている。外周部41は、複数の半導体チップ3の周囲に沿って伸びるリング形状を備えている。外周部41は、半導体ウェハ4の裏面側に突出している。外周部41も、ダイシングテープ2の上面21に貼り付けられている。なお、これより前の工程において外周部41を切断して除去しておいてもよい。
図2に示すように、横方向(x方向)と縦方向(y方向)に沿って複数の半導体チップ3が並んで配置されている。複数の半導体チップ3が規則正しく整列している。半導体ウェハ4が横方向(x方向)と縦方向(y方向)に沿って切断されることによって、複数の半導体チップ3が整列している。半導体ウェハ4の外周部41は、環状に形成されている。複数の半導体チップ3が外周部41に囲まれている。
図3に示すように、横方向(x方向)に隣り合っている半導体チップ3と半導体チップ3の間に隙間35が形成されている。各半導体チップ3の端部36同士の間に隙間35が形成されている。図示しないが、縦方向(y方向)に隣り合っている半導体チップ3と半導体チップ3の間にも隙間35が形成されている。この隙間35は、半導体ウェハ4がダイシングされたときに形成される。複数の半導体チップ3は、仮想的な面S1に沿って並んで配置されている。仮想的な面S1は、複数の半導体チップ3の中心を繋いで得られる面である。
図1に示すように、半導体装置の製造装置1は、吸引ステージ6とピックアップ装置5を備えている。吸引ステージ6は、ダイシングテープ2を下方に吸引するとともに複数の半導体チップ3を支持する装置である。吸引ステージ6は、ダイシングテープ2の下に配置されている。吸引ステージ6の上にダイシングテープ2が配置される。吸引ステージ6は、ダイシングテープ2を介して複数の半導体チップ3を支持する。吸引ステージ6は、基台62と、複数の支持体61を備えている。各支持体61がダイシングテープ2を介して各半導体チップ3を支持する。
基台62は、複数の吸引孔(図示せず)を備えている。基台62は、ダイシングテープ2の下の空気を複数の吸引孔を介して吸引することによってダイシングテープ2を下方に吸引する。
各支持体61は、各半導体チップ3の下に配置されている。各支持体61の上にダイシングテープ2を介して各半導体チップ3が配置される。複数の支持体61は、横方向(x方向)と縦方向(y方向)に並んで配置されている。複数の半導体チップ3に対応する位置に複数の支持体61が配置されている。
各支持体61は、高凸部65と低凸部66を備えている。高凸部65と低凸部66は、基台62から上方に向かって突出している。高凸部65と低凸部66は、基台62から半導体チップ3に向かって突出している。高凸部65と低凸部66によって半導体チップ3が支持される。高凸部65と低凸部66は、複数の半導体チップ3が並んでいる面(本実施例ではx方向及びy方向に平行な面)に対して同じ方向に傾斜している。高さ方向(z方向)において、高凸部65の頂部75と低凸部66の頂部76の高さ位置が異なっている。高凸部65の頂部75が低凸部66の頂部76より高い位置にある。高凸部65の頂部75と低凸部66の頂部76によって半導体チップ3が支持される。図4に示すように、半導体チップ3が高凸部65の頂部75と低凸部66の頂部76によって支持されると、両頂部75と76の高さ位置が異なることによって、半導体チップ3が傾斜した状態になる。各半導体チップ3が傾斜した状態においては、各半導体チップの中心を繋いで得られる仮想的な面が、半導体チップ3が並んでいる面S1である。各半導体チップ3は、面S1に対して同じ向きに傾斜した状態となる。各支持体61は、各半導体チップ3を傾斜させた状態で支持する。傾斜角度は、例えば5度である。
ピックアップ装置5は、各半導体チップ3をピックアップする装置である。図1に示すように、ピックアップ装置5は、コレット52を備えている。図5に示すように、コレット52は、各半導体チップ3を吸引して保持する。コレット52は、複数の半導体チップ3が並んでいる方向(本実施例ではx方向)に対して傾斜した状態で半導体チップ3を保持する。
上記の構成を備えている半導体装置の製造装置1では、まず図1及び図3に示すように、複数の半導体チップ3が貼り付けられているダイシングテープ2が吸引ステージ6の上に配置される。次に、吸引ステージ6の基台62が、ダイシングテープ2の下の空気を吸引することによって、ダイシングテープ2を下方に吸引する(図2の矢印参照)。また、ダイシングテープ2が吸引されたときに、吸引ステージ6の各支持体61が、ダイシングテープ2を介して各半導体チップ3を支持する。このとき、各半導体チップ3は、その配置位置が変わらない状態で支持される。したがって、複数の半導体チップ3が規則正しく整列した状態が維持される。また、図4に示すように、各半導体チップ3は、複数の半導体チップ3が並んでいる方向(本実施例ではx方向)に対して傾斜した状態で支持される。各支持体61の高凸部65の頂部75と低凸部66の頂部76の高さ位置が異なるため、各半導体チップ3が傾斜した状態で支持される。各半導体チップ3の傾斜によって、隣り合っている半導体チップ3と半導体チップ3の端部36、36の高さ位置に差ができる。また、各半導体チップ3の裏面31の一部がダイシングテープ2から剥がれる。続いて、図5に示すように、ピックアップ装置5のコレット52が、傾斜している各半導体チップ3をピックアップする。その後に、次の工程に進む。以上により、半導体装置を製造することができる。
上記の構成によれば、半導体チップ3を傾斜した状態で支持することによって、複数の半導体チップ3が整列している状態で隣り合っている半導体チップ3と半導体チップ3の端部36、36の高さ位置を変えることができる。これによって、各半導体チップ3をピックアップするときに、ピックアップされる半導体チップ3がその隣の半導体チップ3にぶつかることが抑制される。また、上記の構成では、半導体ウェハ4がリング状の外周部41を備えており、外周部41をエキスパンドすることができないので、複数の半導体チップ3が貼り付けられているダイシングテープ2をエキスパンドすることができない。このような構成では、エキスパンドによって各半導体チップ3を引き離すことができないので、各半導体チップ3を傾斜させる構成が特に有効である。
以上、一実施例について説明したが、具体的な態様は上記実施例に限定されるものではない。以下の説明において、上述の説明における構成と同様の構成については、同一の符号を付して説明を省略する。
他の実施例では、図6に示すように、半導体ウェハ4(複数の半導体チップ3)をz軸回りに回転させた後に、各半導体チップ3を傾斜させてもよい。各半導体チップ3は、複数の半導体チップ3が並んでいる方向に対して傾斜した状態で支持体61に支持される。z軸回りの半導体ウェハ4の回転角度αは、特に限定されるものではない。例えば、回転角度αを57度にすると、他の角度の場合よりも隣り合っている半導体チップ3と半導体チップ3の間の隙間を比較的広くすることができる。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
1 :半導体装置の製造装置
2 :ダイシングテープ
3 :半導体チップ
4 :半導体ウェハ
5 :ピックアップ装置
6 :吸引ステージ
21 :上面
31 :裏面
32 :表面
35 :隙間
36 :端部
41 :外周部
52 :コレット
61 :支持体
62 :基台
65 :高凸部
66 :低凸部
75 :頂部
76 :頂部

Claims (1)

  1. ダイシングテープの上面に貼り付けられている複数の半導体チップから各半導体チップをピックアップする、半導体装置の製造装置であって、
    ダイシングテープの下に配置されており、ダイシングテープを下方に吸引するとともに、ダイシングテープを介して複数の半導体チップを支持する吸引ステージと、
    ダイシングテープに貼り付けられている各半導体チップをダイシングテープからピックアップするピックアップ手段を備えており、
    吸引ステージが、ダイシングテープを介して各半導体チップを支持するために各半導体チップの下に配置されている複数の支持体を備えており、
    各支持体が、複数の半導体チップが並んでいる面に対して各半導体チップを同じ方向に傾斜させた状態で支持することを特徴とする、半導体装置の製造装置。
JP2016048964A 2016-03-11 2016-03-11 半導体装置の製造装置 Active JP6634900B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016048964A JP6634900B2 (ja) 2016-03-11 2016-03-11 半導体装置の製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016048964A JP6634900B2 (ja) 2016-03-11 2016-03-11 半導体装置の製造装置

Publications (2)

Publication Number Publication Date
JP2017163120A JP2017163120A (ja) 2017-09-14
JP6634900B2 true JP6634900B2 (ja) 2020-01-22

Family

ID=59858059

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016048964A Active JP6634900B2 (ja) 2016-03-11 2016-03-11 半導体装置の製造装置

Country Status (1)

Country Link
JP (1) JP6634900B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102330661B1 (ko) * 2019-12-04 2021-11-23 세메스 주식회사 다이 픽업 모듈 및 이를 포함하는 다이 본딩 장치

Also Published As

Publication number Publication date
JP2017163120A (ja) 2017-09-14

Similar Documents

Publication Publication Date Title
JP4985199B2 (ja) 半導体ウェハの個片化方法
JP5465042B2 (ja) パッケージ基板の加工方法
CN105637618B (zh) 半导体元件的制造方法、晶圆安装装置
JP6128459B2 (ja) 金属箔から半導体チップを剥離する方法
KR102507283B1 (ko) 기판 척 및 이를 포함하는 기판 접합 시스템
US7651925B2 (en) Vacuum expansion of integrated circuits at sort
KR101322531B1 (ko) 반도체 소자들을 픽업하기 위한 장치
JP6634900B2 (ja) 半導体装置の製造装置
JP2023516269A (ja) 基板を支持するための支持デバイス、基板を処理する方法、及び半導体基板
JP6017388B2 (ja) 半導体装置の製造方法
JP6366223B2 (ja) 半導体チップのピックアップ装置
JP2014203967A (ja) チャックテーブル
JP2012059829A (ja) 半導体チップの剥離装置、ダイボンディング装置、半導体チップの剥離方法、半導体装置の製造方法
CN110556312B (zh) 晶粒接合方法
JPWO2014185446A1 (ja) 半導体チップのピックアップ装置
JP2008270417A (ja) 半導体装置の製造装置及び製造方法
KR101688989B1 (ko) 칩 분리 장치
JP2013065628A (ja) ダイボンダ並びにダイピックアップ装置及びダイピックアップ方法
TWI604558B (zh) 一種階梯結構陶瓷環
US20240178048A1 (en) Apparatus for manufacturing semiconductor device and method of manufacturing semiconductor device
JP2020155703A (ja) ピックアップ装置
JP2003332406A (ja) 半導体チップの移送装置
JP2006147705A (ja) 半導体装置の移送装置および半導体装置の移送方法
JP2012084685A (ja) チップ剥離装置およびチップ剥離方法
TWI756175B (zh) 輸送半導體襯底的機械手

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190306

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191202

R151 Written notification of patent or utility model registration

Ref document number: 6634900

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151