JP6627503B2

JP6627503B2 - センサの異常検出装置

Info

Publication number: JP6627503B2
Application number: JP2015257607A
Authority: JP
Inventors: 信幸老田
Original assignee: Teac Corp
Current assignee: Teac Corp
Priority date: 2015-12-29
Filing date: 2015-12-29
Publication date: 2020-01-08
Anticipated expiration: 2035-12-29
Also published as: JP2017120241A

Description

本発明は、センサの異常検出装置に関し、特にブリッジ回路からなるセンサの異常検出装置に関する。

４つの辺を持つブリッジ回路からなるロードセル等のセンサは、デジタル指示計やシグナルコンディショナ等と接続され、様々な測定システムに用いられている。センサ内部の断線やセンサケーブルの断線等が発生した場合、センサ出力電圧が異常となるが、センサ出力電圧が本来のセンサ出力であるか、断線により生じた異常電圧であるかを判断できなければ誤測定となる。

特許文献１には、４つの辺を持つブリッジ構成のセンサを用いて物理量を測定する測定手段に付加されたセンサの異常検出装置が記載されており、ブリッジの各辺の短絡や断線、ブリッジの各辺と切換手段を接続するケーブルの断線があったときの、ブリッジ各辺の測定電圧を予めテーブルとして記憶しておき、実測値とテーブルの電圧を照合することで異常を検出することが記載されている。

特許第４４０５２４２号

しかしながら、上記従来技術では、実測値とテーブルの電圧を照合する、つまり電圧の大きさ（絶対値）を比較することで異常を検出するものであるため、種々の要因により実測値にばらつきが生じた場合の異常検出の精度が問題となり得る。

また、テーブルとしては、ブリッジ各辺が正常である場合にケーブルが断線したときの電圧、ケーブルが正常である場合にブリッジ辺が断線したときの電圧を規定しているため、ブリッジ辺とケーブルのどこで異常が生じたかを正確に検出することが困難である問題がある。例えば、ブリッジ各辺が正常でケーブルが断線した場合の各辺の電圧は７Ｖと規定され、他方、ケーブルが正常でブリッジ各辺が断線した場合の各辺の電圧も７Ｖと規定されているから、電圧の大きさのみではいずれの事象が生じたかを判別できない。

本発明の目的は、ブリッジ回路からなるセンサの異常の有無及び異常箇所を確実に検出できる装置を提供することにある。

本発明は、辺ＡＢ、辺ＢＣ、辺ＣＤ及び辺ＤＡの４つの辺を持つブリッジ回路を備えるセンサの異常を検出する装置であって、辺ＡＢと辺ＤＡの接続点Ａに第１信号線を介して正電源電圧が印加され、辺ＢＣと辺ＣＤの接続点Ｃに第２信号線を介して負電源電圧が印加され、辺ＡＢと辺ＢＣの接続点Ｂから第３信号線を介して正側の電圧信号が出力され、辺ＣＤと辺ＤＡの接続点Ｄから第４信号線を介して負側の電圧信号が出力され、第２信号線と第３信号線の間にプルダウン抵抗及び第１スイッチ素子が直列に接続され、第１信号線と第３信号線の間にプルアップ抵抗及び第３スイッチ素子が直列に接続され、第２信号線と第４信号線の間にプルダウン抵抗及び第２スイッチ素子が直列に接続され、第１信号線と第４信号線の間にプルアップ抵抗及び第４スイッチ素子が直列に接続され、第３信号線からの正側の電圧信号を第１基準電圧と比較する第１コンパレータと、第３信号線からの正側の電圧信号を第２基準電圧と比較する第２コンパレータと、第４信号線からの負側の電圧信号を第１基準電圧と比較する第３コンパレータと、第４信号線からの負側の電圧信号を第２基準電圧と比較する第４コンパレータと、第１スイッチ素子、第２スイッチ素子、第３スイッチ素子、及び第４スイッチ素子をオンオフ制御したときの第１コンパレータ、第２コンパレータ、第３コンパレータ、及び第４コンパレータの出力の組合せを用いて異常の有無及び異常箇所を検出する処理手段とを備える。

本発明の１つの実施形態では、処理手段は、第１スイッチ素子及び第２スイッチ素子をオンし、第３スイッチ素子及び第４スイッチ素子をオフしたときの第１コンパレータ、第２コンパレータ、第３コンパレータ、及び第４コンパレータの出力の組合せを用いて異常の有無及び異常箇所を検出する。

本発明の他の実施形態では、処理手段は、第１スイッチ素子及び第２スイッチ素子をオフし、第３スイッチ素子及び第４スイッチ素子をオンしたときの第１コンパレータ、第２コンパレータ、第３コンパレータ、及び第４コンパレータの出力の組合せを用いて異常の有無及び異常箇所を検出する。

本発明のさらに他の実施形態では、処理手段は、第１スイッチ素子及び第４スイッチ素子をオンし、第２スイッチ素子及び第３スイッチ素子をオフしたときの第１コンパレータ、第２コンパレータ、第３コンパレータ、及び第４コンパレータの出力の組合せを用いて異常の有無及び異常箇所を検出する。

本発明のさらに他の実施形態では、処理手段は、第１スイッチ素子及び第４スイッチ素子をオフし、第２スイッチ素子及び第３スイッチ素子をオンしたときの第１コンパレータ、第２コンパレータ、第３コンパレータ、及び第４コンパレータの出力の組合せを用いて異常の有無及び異常箇所を検出する。

本発明のさらに他の実施形態では、処理手段は、第１スイッチ素子及び第２スイッチ素子をオンし、第３スイッチ素子及び第４スイッチ素子をオフしたときの第１コンパレータ、第２コンパレータ、第３コンパレータ、及び第４コンパレータの出力の組合せ、及び、第１スイッチ素子及び第２スイッチ素子をオフし、第３スイッチ素子及び第４スイッチ素子をオンしたときの第１コンパレータ、第２コンパレータ、第３コンパレータ、及び第４コンパレータの出力の組合せを用いて異常の有無及び異常箇所を検出する。

本発明のさらに他の実施形態では、処理手段は、第１スイッチ素子及び第４スイッチ素子をオンし、第２スイッチ素子及び第３スイッチ素子をオフしたときの第１コンパレータ、第２コンパレータ、第３コンパレータ、及び第４コンパレータの出力の組合せ、及び第１スイッチ素子及び第４スイッチ素子をオフし、第２スイッチ素子及び第３スイッチ素子をオンしたときの第１コンパレータ、第２コンパレータ、第３コンパレータ、及び第４コンパレータの出力の組合せを用いて異常の有無及び異常箇所を検出する。

本発明によれば、４つの辺を持つブリッジ回路からなるセンサの異常の有無及び異常箇所を確実に検出できる。

実施形態の回路構成図である。実施形態のパターン毎の電圧テーブル（その１）である。実施形態のパターン毎の電圧テーブル（その２）である。実施形態のパターン毎のコンパレータ出力結果テーブル（その１）である。実施形態のパターン毎のコンパレータ出力結果テーブル（その２）である。実施形態の異常検出時の画面表示例である。

以下、図面に基づき本発明の実施形態について説明する。

＜構成＞
図１は、本実施形態のブリッジ回路からなるセンサの異常検出装置の回路構成を示す。センサ１０は、４つの辺を持つブリッジ回路から構成される。４つの辺は、辺ＡＢ、辺ＢＣ、辺ＣＤ、及び辺ＤＡであり、それぞれの辺は抵抗Ｒｓを有する。４つの抵抗Ｒｓの抵抗値は、センサ負荷により変化し得るが、その変化率は通常数％以下と非常に小さいため、４つの抵抗値はほぼ同一とみなすことができる。

ブリッジ回路の接続点Ａは、デジタル指示計等の機器本体側に配置される異常検出回路のブリッジ電源プラス端子ＶｐＴにケーブル（第１信号線）２０で接続される。ブリッジ回路の接続点Ｂは、異常検出回路のブリッジ出力プラス端子Ｐｉｎにケーブル（第３信号線）２２で接続される。ブリッジ回路の接続点Ｃは、異常検出回路のブリッジ電源マイナス端子ＶｍＴにケーブル（第２信号線）２４で接続される。ブリッジ回路の接続点Ｄは、異常検出回路のブリッジ出力マイナス端子Ｍｉｎにケーブル（第４信号線）２６で接続される。接続点Ａにはブリッジ電源プラス端子ＶｐＴから電源電圧（プラス）が供給され、接続点Ｃにはブリッジ電源マイナス端子ＶｍＴから電源電圧（マイナス）が供給される。ブリッジ回路は、センサ出力として接続点Ｂからブリッジ出力プラス（正側の電圧信号）をアンプ４０及びＡＤコンバータ４２を介してマイコン３０に出力し、接続点Ｄからブリッジ出力マイナス（負側の電圧信号）をアンプ４０及びＡＤコンバータ４２を介してマイコン３０に出力する。

ブリッジ出力ライン（第３信号線）２３の節点Ｂ’とブリッジ電源ライン（第２信号線）２５の節点Ｃ’の間には、プルダウン抵抗Ｒｐを介してスイッチ（第１スイッチ素子）ＳＷ１が接続される。ブリッジ出力ライン（第４信号線）２７の節点Ｄ’とブリッジ電源ライン（第２信号線）２５の節点Ｆの間には、プルダウン抵抗Ｒｐを介してスイッチ（第２スイッチ素子）ＳＷ２が接続される。ブリッジ電源ライン（第１信号線）２１の節点Ａ’とブリッジ出力ライン（第３信号線）２３の節点Ｂ’の間には、プルアップ抵抗Ｒｐを介してスイッチ（第３スイッチ素子）ＳＷ３が接続される。ブリッジ電源ライン（第１信号線）２１の節点Ｅとブリッジ出力ライン（第４信号線）２７の節点Ｄ’の間には、プルアップ抵抗Ｒｐを介してスイッチ（第４スイッチ素子）ＳＷ４が接続される。

また、ブリッジ出力ライン２３の節点Ｇにコンパレータ（第１コンパレータ）ＣＯＭＰ１及びコンパレータ（第２コンパレータ）ＣＯＭＰ２の非反転入力端子（＋端子）が接続され、ブリッジ出力ライン２７の節点Ｈにコンパレータ（第３コンパレータ）ＣＯＭＰ３及びコンパレータ（第４コンパレータ）ＣＯＭＰ４の非反転入力端子（＋）が接続される。コンパレータＣＯＭＰ１及びコンパレータＣＯＭＰ３の反転入力端子（−）には基準電圧ＲＥＦ１が入力され、コンパレータＣＯＭＰ２及びコンパレータＣＯＭＰ４の反転入力端子（−）には基準電圧ＲＥＦ２が入力される。コンパレータＣＯＭＰ１〜コンパレータＣＯＭＰ４は、それぞれ比較結果をマイコン３０に出力する。すなわち、コンパレータＣＯＭＰ１はブリッジ回路の接続点Ｂの電圧であるブリッジ出力プラスの電圧と基準電圧ＲＥＦ１との比較結果を出力し、コンパレータＣＯＭＰ２はブリッジ出力プラスと基準電圧ＲＥＦ２との比較結果を出力し、コンパレータＣＯＭＰ３はブリッジ回路の接続点Ｄの電圧であるブリッジ出力マイナスの電圧と基準電圧ＲＥＦ１との比較結果を出力し、コンパレータＣＯＭＰ４はブリッジ出力マイナスの電圧と基準電圧ＲＥＦ２との比較結果を出力する。

マイコン３０は、処理手段として機能し、ＣＰＵ、メモリ、及び入出力インタフェースを備える。マイコン３０は、アンプ４０及びＡＤコンバータ４２を介してブリッジ出力プラス及びブリッジ出力マイナスを入力することでセンサ出力を得る。マイコン３０は、センサ出力をディスプレイ１００にデジタル表示する。また、マイコン３０は、４つのコンパレータＣＯＭＰ１〜ＣＯＭＰ４からの出力の組合せを用いてセンサの異常を検出する。マイコン３０は、センサの異常を検出すると、ディスプレイ１００にその異常を表示するとともに、特定した異常箇所をグラフィカルに表示する。具体的には、マイコン３０は、センサ出力を得る場合にはＳＷ１〜ＳＷ４に制御信号を出力してＳＷ１〜ＳＷ４を全てオフしてブリッジ出力プラス及びブリッジ出力マイナスを入力し、センサの異常を検出する場合には制御信号を出力してＳＷ１〜ＳＷ４をオン／オフ制御することでコンパレータＣＯＭＰ１〜ＣＯＭＰ４からの比較結果を入力し、予めメモリに記憶されたテーブルのパターンと、これら４つのコンパレータＣＯＭＰ１〜ＣＯＭＰ４の比較結果のパターンとを照合し、照合結果に基づき異常の有無を検出し、かつ異常箇所を特定する。より詳細には、４つのコンパレータＣＯＭＰ１〜ＣＯＭＰ４の比較結果のパターンがテーブルに記憶された「正常」なパターンと同一であれば異常なしと検出し、４つのコンパレータＣＯＭＰ１〜ＣＯＭＰ４の比較結果のパターンがテーブルに記憶された「異常」パターンのいずれかと同一であれば異常ありと検出するとともに、そのパターンに応じて異常箇所を一意に特定する。異常箇所には、センサ１０内部の４つの辺の断線のみならず、センサ１０と接続されるケーブル２０，２２，２４，２６の断線も含まれる。

マイコン３０におけるセンサ出力処理とセンサ異常検出処理のタイミングは任意であり、通常はセンサ出力処理を実行して必要なタイミング（例えばユーザからの指示に基づき、あるいは予め設定されたスケジューリングに基づき）でセンサ異常検出処理を実行してもよく、あるいは時分割でセンサ出力処理とセンサ異常検出処理を実行することで常にセンサ異常検出処理を実行してもよい。

次に、ブリッジ回路の４つの抵抗値をＲｓ、２つのプルアップ抵抗及び２つのプルダウン抵抗の抵抗値をＲｐ、ブリッジ回路の電源電圧（プラス）をＢＶｐ、ブリッジ回路の電源電圧（マイナス）をＢＶｍとした場合の、マイコン３０における異常検出処理について説明する。

＜異常検出処理＞
図２及び図３は、異常パターン毎の、ブリッジ出力プラスの電圧Ｐｏｕｔとブリッジ出力マイナスの電圧Ｍｏｕｔの変化を示す。図２は、ＳＷ１及びＳＷ２をオンし、ＳＷ３及びＳＷ４をオフした場合の電圧変化であり、図３は、ＳＷ１及びＳＷ２をオフし、ＳＷ３及びＳＷ４をオンした場合の電圧変化である。

図２において、パターン１は通常動作、つまり異常が生じていない場合であり、このときＰｏｕｔ及びＭｏｕｔは、
Ｐｏｕｔ＝Ｒｐ／（Ｒｓ＋２Ｒｐ）×（ＢＶｐ−ＢＶｍ）＋ＢＶｍ
Ｍｏｕｔ＝Ｒｐ／（Ｒｓ＋２Ｒｐ）×（ＢＶｐ−ＢＶｍ）＋ＢＶｍ
である。

パターン２はＡ〜ＶｐＴ間、つまりケーブル２０が断線した場合であり、このときＰｏｕｔ及びＭｏｕｔは、
Ｐｏｕｔ＝ＢＶｍ
Ｍｏｕｔ＝ＢＶｍ
である。

パターン３はＢ〜Ｐｉｎ間、つまりケーブル２２が断線した場合であり、このときＰｏｕｔ及びＭｏｕｔは、
Ｐｏｕｔ＝ＢＶｍ
Ｍｏｕｔ＝Ｒｐ／（Ｒｓ＋２Ｒｐ）×（ＢＶｐ−ＢＶｍ）＋ＢＶｍ
である。

パターン４はＣ〜ＶｍＴ間、つまりケーブル２４が断線した場合であり、このときＰｏｕｔ及びＭｏｕｔは、
Ｐｏｕｔ＝Ｒｐ／（Ｒｓ＋Ｒｐ）×（ＢＶｐ−ＢＶｍ）＋ＢＶｍ
Ｍｏｕｔ＝Ｒｐ／（Ｒｓ＋Ｒｐ）×（ＢＶｐ−ＢＶｍ）＋ＢＶｍ
である。

パターン５はＤ〜Ｍｉｎ間、つまりケーブル２６が断線した場合であり、このときＰｏｕｔ及びＭｏｕｔは、
Ｐｏｕｔ＝Ｒｐ／（Ｒｓ＋２Ｒｐ）×（ＢＶｐ−ＢＶｍ）＋ＢＶｍ
Ｍｏｕｔ＝ＢＶｍ
である。

パターン６はＡ〜Ｂ間、つまりブリッジ回路の辺ＡＢが断線した場合であり、このときＰｏｕｔ及びＭｏｕｔは、
Ｐｏｕｔ＝ＢＶｍ
Ｍｏｕｔ＝Ｒｐ／（Ｒｓ＋２Ｒｐ）×（ＢＶｐ−ＢＶｍ）＋ＢＶｍ
である。

パターン７はＢ〜Ｃ間、つまりブリッジ回路の辺ＢＣが断線した場合であり、このときＰｏｕｔ及びＭｏｕｔは、
Ｐｏｕｔ＝Ｒｐ／（Ｒｓ＋Ｒｐ）×（ＢＶｐ−ＢＶｍ）＋ＢＶｍ
Ｍｏｕｔ＝Ｒｐ／（Ｒｓ＋２Ｒｐ）×（ＢＶｐ−ＢＶｍ）＋ＢＶｍ
である。

パターン８はＣ〜Ｄ間、つまりブリッジ回路の辺ＣＤが断線した場合であり、このときＰｏｕｔ及びＭｏｕｔは、
Ｐｏｕｔ＝Ｒｐ／（Ｒｓ＋２Ｒｐ）×（ＢＶｐ−ＢＶｍ）＋ＢＶｍ
Ｍｏｕｔ＝Ｒｐ／（Ｒｓ＋Ｒｐ）×（ＢＶｐ−ＢＶｍ）＋ＢＶｍ
である。

パターン９はＤ〜Ａ間、つまりブリッジ回路の辺ＤＡが断線した場合であり、このときＰｏｕｔ及びＭｏｕｔは、
Ｐｏｕｔ＝Ｒｐ／（Ｒｓ＋２Ｒｐ）×（ＢＶｐ−ＢＶｍ）＋ＢＶｍ
Ｍｏｕｔ＝ＢＶｍ
である。

パターン１０は未接続、つまりブリッジ回路とケーブル２０，２２，２４，２６が接続されていない場合であり、このときＰｏｕｔ及びＭｏｕｔは、
Ｐｏｕｔ＝ＢＶｍ
Ｍｏｕｔ＝ＢＶｍ
である。

図３についても同様であり、異常パターン毎にＰｏｕｔ及びＭｏｕｔが変化する。ここで、同じ異常パターンであっても、図２と図３では電圧が異なることに留意されたい。例えば、パターン２に着目すると、図２では
Ｐｏｕｔ＝ＢＶｍ
Ｍｏｕｔ＝ＢＶｍ
であるが、図３では
Ｐｏｕｔ＝Ｒｓ／（Ｒｓ＋Ｒｐ）×（ＢＶｐ−ＢＶｍ）＋ＢＶｍ
Ｍｏｕｔ＝Ｒｓ／（Ｒｓ＋Ｒｐ）×（ＢＶｐ−ＢＶｍ）＋ＢＶｍ
である。

そこで、コンパレータＣＯＭＰ１及びＣＯＭＰ３の基準電圧ＲＥＦ１を、通常のブリッジ出力電圧範囲より高く、ブリッジ電源プラスよりも低い電圧に設定する。具体的には、
（Ｒｓ＋Ｒｐ）／（Ｒｓ＋２Ｒｐ）×（ＢＶｐ−ＢＶｍ）＋ＢＶｍ＜ＲＥＦ１＜Ｒｐ／（Ｒｓ＋Ｒｐ）×（ＢＶｐ−ＢＶｍ）＋ＢＶｍ
の範囲に設定する。また、コンパレータＣＯＭＰ２及びＣＯＭＰ４の基準電圧ＲＥＦ２を、通常のブリッジ出力電圧範囲より低く、ブリッジ電源マイナスより高い電圧に設定する。具体的には、
Ｒｓ／（Ｒｓ＋Ｒｐ）×（ＢＶｐ−ＢＶｍ）＋ＢＶｍ＜ＲＥＦ２＜Ｒｐ／（Ｒｓ＋２Ｒｐ）×（ＢＶｐ−ＢＶｍ）＋ＢＶｍ
の範囲に設定する。そして、ＣＯＭＰ１〜ＣＯＭＰ４でそれぞれＰｏｕｔ、Ｍｏｕｔと基準電圧ＲＥＦ１、ＲＥＦ２を比較する。

図４及び図５は、異常パターン毎の、コンパレータＣＯＭＰ１〜ＣＯＭＰ４の出力結果を示す。図４は、ＳＷ１及びＳＷ２をオンし、ＳＷ３及びＳＷ４をオフした場合の出力結果であり、図５は、ＳＷ１及びＳＷ２をオフし、ＳＷ３及びＳＷ４をオンした場合の出力結果である。

図４において、パターン１、つまり正常動作の場合には、
Ｐｏｕｔ＝Ｒｐ／（Ｒｓ＋２Ｒｐ）×（ＢＶｐ−ＢＶｍ）＋ＢＶｍ
Ｍｏｕｔ＝Ｒｐ／（Ｒｓ＋２Ｒｐ）×（ＢＶｐ−ＢＶｍ）＋ＢＶｍ
であるから、コンパレータＣＯＭＰ１ではＰｏｕｔとＲＥＦ１を比較し、
Ｒｐ／（Ｒｓ＋２Ｒｐ）×（ＢＶｐ−ＢＶｍ）＋ＢＶｍ＜ＲＥＦ１
であるので、
ＣＯＭＰ１＝Ｌ
となる。また、ＣＯＭＰ２ではＰｏｕｔとＲＥＦ２を比較し、
ＲＥＦ２＜Ｒｐ／（Ｒｓ＋２Ｒｐ）×（ＢＶｐ−ＢＶｍ）＋ＢＶｍ
であるので、
ＣＯＭＰ２＝Ｈ
となる。

また、ＣＯＭＰ３ではＭｏｕｔとＲＥＦ１を比較し、
Ｒｐ／（Ｒｓ＋２Ｒｐ）×（ＢＶｐ−ＢＶｍ）＋ＢＶｍ＜ＲＥＦ１
であるので、
ＣＯＭＰ３＝Ｌ
となる。また、ＣＯＭＰ４ではＭｏｕｔとＲＥＦ２を比較し、
ＲＥＦ２＜Ｒｐ／（Ｒｓ＋２Ｒｐ）×（ＢＶｐ−ＢＶｍ）＋ＢＶｍ
であるので、
ＣＯＭＰ４＝Ｈ
となる。

つまり、パターン１では比較結果は（Ｌ，Ｈ，Ｌ，Ｈ）のパターンとなる。
パターン２、つまりＡ〜ＶｐＴ間の断線では、
Ｐｏｕｔ＝ＢＶｍ
Ｍｏｕｔ＝ＢＶｍ
であるから、ＣＯＭＰ１ではＰｏｕｔとＲＥＦ１を比較し、
ＣＯＭＰ１＝Ｌ
となる。また、ＣＯＭＰ２ではＰｏｕｔとＲＥＦ２を比較し、
ＣＯＭＰ２＝Ｌ
となる。また、ＣＯＭＰ３ではＭｏｕｔとＲＥＦ１を比較し、
ＣＯＭＰ３＝Ｌ
となる。また、ＣＯＭＰ４ではＭｏｕｔとＲＥＦ２を比較し、
ＣＯＭＰ４＝Ｌとなる。
つまり、パターン２では比較結果は（Ｌ，Ｌ，Ｌ，Ｌ）のパターンとなる。
パターン３、つまりＢ〜Ｐｉｎ間の断線では、
Ｐｏｕｔ＝ＢＶｍ
Ｍｏｕｔ＝Ｒｐ／（Ｒｓ＋２Ｒｐ）×（ＢＶｐ−ＢＶｍ）＋ＢＶｍ
であるから、ＣＯＭＰ１ではＰｏｕｔとＲＥＦ１を比較し、
ＣＯＭＰ１＝Ｌ
となる。また、ＣＯＭＰ２ではＰｏｕｔとＲＥＦ２を比較し、
ＣＯＭＰ２＝Ｌ
となる。また、ＣＯＭＰ３ではＭｏｕｔとＲＥＦ１を比較し、
ＣＯＭＰ３＝Ｌ
となる。また、ＣＯＭＰ４ではＭｏｕｔとＲＥＦ２を比較し、
ＣＯＭＰ４＝Ｈ
となる。
つまり、パターン３では比較結果は（Ｌ，Ｌ，Ｌ，Ｈ）のパターンとなる。

以下、同様にして、
パターン４では比較結果は（Ｈ，Ｈ，Ｈ，Ｈ）のパターン、
パターン５では比較結果は（Ｌ，Ｈ，Ｌ，Ｌ）のパターン、
パターン６では比較結果は（Ｌ，Ｌ，Ｌ，Ｈ）のパターン、
パターン７では比較結果は（Ｈ，Ｈ，Ｌ，Ｈ）のパターン、
パターン８では比較結果は（Ｌ，Ｈ，Ｈ，Ｈ）のパターン、
パターン９では比較結果は（Ｌ，Ｈ，Ｌ，Ｌ）のパターン、
パターン１０では比較結果は（Ｌ，Ｌ，Ｌ，Ｌ）のパターンとなる。

図５についても同様であり、異常パターン毎に比較結果のパターンが得られる。同じ異常パターンであっても、図４と図５では比較結果のパターンが異なる点に留意されたい。例えば、パターン３は図４では（Ｌ，Ｌ，Ｌ，Ｈ）であるが、図５では（Ｈ，Ｈ，Ｌ，Ｈ）である。

図４の比較結果のパターンに着目すると、パターン１，パターン４、パターン７、パターン８はそれぞれ一意のパターンであり、他に同じ比較結果のパターンとなるものはない。他方で、パターン２とパターン１０はともに（Ｌ，Ｌ，Ｌ，Ｌ）で同一、パターン３とパターン６はともに（Ｌ，Ｌ，Ｌ，Ｈ）で同一、パターン５とパターン９はともに（Ｌ，Ｈ，Ｌ，Ｌ）でともに同一である。

従って、マイコン３０は、図４に示す比較結果のパターンをテーブルとして予めメモリに記憶しておき、実際に得られた比較結果のパターンと、テーブルに規定されたパターンとを照合することで、異常の有無及び異常箇所を特定することができる。

すなわち、実際に得られた比較結果のパターンが（Ｌ，Ｈ，Ｌ，Ｈ）であれば、異常がないことが検出できる。

実際に得られた比較結果のパターンが（Ｌ，Ｌ，Ｌ，Ｌ）であれば、パターン２あるいはパターン１０の異常を検出でき、つまりＡ〜ＶｐＴ間の断線（ケーブル２０の断線）あるいは未接続を検出できる。

実際に得られた比較結果のパターンが（Ｌ，Ｌ，Ｌ，Ｈ）であれば、パターン３あるいはパターン６の異常を検出でき、つまりＢ〜Ｐｉｎ間の断線（ケーブル２２の断線）あるいは辺ＡＢの断線を検出できる。

実際に得られた比較結果のパターンが（Ｈ，Ｈ，Ｈ，Ｈ）であれば、パターン４の異常を検出でき、つまりＣ〜ＶｍＴ間の断線（ケーブル２４の断線）を検出できる。

実際に得られた比較結果のパターンが（Ｌ，Ｈ，Ｌ，Ｌ）であれば、パターン５あるいはパターン９の異常を検出でき、つまりＤ〜Ｍｉｎ間の断線（ケーブル２６の断線）あるいは辺ＤＡの断線を検出できる。

実際に得られた比較結果のパターンが（Ｈ，Ｈ，Ｌ，Ｈ）であれば、パターン７の異常を検出でき、つまり辺ＢＣの断線を検出できる。

実際に得られた比較結果のパターンが（Ｌ，Ｈ，Ｈ，Ｈ）であれば、パターン８の異常を検出でき、つまり辺ＣＤの断線を検出できる。

さらに、図４の比較結果のパターンと図５の比較結果のパターンに着目すると、図４においてパターン２とパターン１０はともに（Ｌ，Ｌ，Ｌ，Ｌ）で同一であるが、図５においてパターン２は（Ｌ，Ｌ，Ｌ，Ｌ）であり、パターン１０は（Ｈ，Ｈ，Ｈ，Ｈ）であり両者は異なる。また、図４においてパターン３とパターン６はともに（Ｌ，Ｌ，Ｌ，Ｈ）で同一であるが、図５においてパターン３は（Ｈ，Ｈ，Ｌ，Ｈ）であり、パターン６は（Ｌ，Ｌ，Ｌ，Ｈ）であり両者は異なる。また、図４においてパターン５とパターン９はともに（Ｌ，Ｈ，Ｌ，Ｌ）で同一であるが、図５においてパターン５は（Ｌ，Ｈ，Ｈ，Ｈ）であり、パターン９は（Ｌ，Ｈ，Ｌ，Ｌ）で両者は異なる。

従って、マイコン３０は、仮に図４のみでは異常箇所を一意に特定できない場合でも、図４と図５を併用して用いることで異常箇所を一意に特定することができる。

具体的には、マイコン３０は、ＳＷ１及びＳＷ２をオンし、ＳＷ３及びＳＷ４をオフした場合に実際に得られた比較結果のパターンが（Ｌ，Ｌ，Ｌ，Ｌ）であれば、パターン２あるいはパターン１０の異常を検出でき、さらにＳＷ１及びＳＷ２をオフし、ＳＷ３及びＳＷ４をオンして実際に得られた比較結果のパターンが（Ｌ，Ｌ，Ｌ，Ｌ）であればＡ〜ＶｐＴ間の断線（ケーブル２０の断線）であると検出でき、（Ｈ，Ｈ，Ｈ，Ｈ）であれば未接続であると検出できる。

また、マイコン３０は、ＳＷ１及びＳＷ２をオンし、ＳＷ３及びＳＷ４をオフした場合に実際に得られた比較結果のパターンが（Ｌ，Ｌ，Ｌ，Ｈ）であれば、パターン３あるいはパターン６の異常を検出でき、さらにＳＷ１及びＳＷ２をオフし、ＳＷ３及びＳＷ４をオンして実際に得られた比較結果のパターンが（Ｈ，Ｈ，Ｌ，Ｈ）であればＢ〜Ｐｉｎ間の断線（ケーブル２２の断線）であると検出でき、（Ｌ，Ｌ，Ｌ，Ｈ）であれば辺ＡＢ間の断線であると検出できる。

また、マイコン３０は、ＳＷ１及びＳＷ２をオンし、ＳＷ３及びＳＷ４をオフした場合に実際に得られた比較結果のパターンが（Ｌ，Ｈ，Ｌ，Ｌ）であれば、パターン５あるいはパターン９の異常を検出でき、さらにＳＷ１及びＳＷ２をオフし、ＳＷ３及びＳＷ４をオンして実際に得られた比較結果のパターンが（Ｌ，Ｈ，Ｈ，Ｈ）であればＤ〜Ｍｉｎ間の断線（ケーブル２６の断線）であると検出でき、（Ｌ，Ｈ，Ｌ，Ｌ）であれば辺ＤＡ間の断線であると検出できる。

要約すると、マイコン３０は、ＳＷ１及びＳＷ２をオンし、ＳＷ３及びＳＷ４をオフした場合に実際に得られた比較結果のパターンが（Ｌ，Ｈ，Ｌ，Ｈ）、（Ｈ，Ｈ，Ｈ，Ｈ）、（Ｈ，Ｈ，Ｌ，Ｈ）、（Ｌ，Ｈ，Ｈ，Ｈ）のいずれかであれば、図４に示されるテーブルを参照して一意に異常箇所を特定することができ、ＳＷ１及びＳＷ２をオンし、ＳＷ３及びＳＷ４をオフした場合に実際に得られた比較結果のパターンが（Ｌ，Ｌ，Ｌ，Ｌ）、（Ｌ，Ｌ，Ｌ，Ｈ）、（Ｌ，Ｈ，Ｌ，Ｌ）のいずれかであれば、引き続いてＳＷ１及びＳＷ２をオフし、ＳＷ３及びＳＷ４をオンして比較結果のパターンを取得し、図４及び図５に示されるテーブルを参照して一意に異常箇所を特定することができる。

本実施形態では、図４のテーブル、あるいは図４と図５のテーブルを組み合わせることで、ブリッジ回路の４つの辺ＡＢ、辺ＢＣ、辺ＣＤ、辺ＤＡの断線、及びケーブル２０，２２，２４，２６の断線を全て検出することができる。また、ケーブル２０，２２，２４，２６の断線を検出する際にブリッジ回路の４つの辺が正常であることを前提とする必要もない。本実施形態では、コンパレータＣＯＭＰ１〜ＣＯＭＰ４の比較結果のパターンを用いて異常の有無及び異常箇所を検出するので、基準電圧ＲＥＦ１及びＲＥＦ２を上記の範囲内で適切に設定する限り、ブリッジ出力プラスＰｏｕｔ及びブリッジ出力マイナスＭｏｕｔの大きさが多少変動したとしても確実に異常を検出できる。さらに、本実施形態では、パターン１０、つまりセンサ１０とケーブル２０〜２６とが未接続である異常も検出することが可能である。

図６は、マイコン３０で異常を検出した場合の表示例を示す。異常を検出した場合、マイコン３０は、ディスプレイ１００にセンサ１０及びケーブル２０，２２，２４，２６をグラフィカル表示し、異常を検出したことを示すメッセージ１０２とともに、異常箇所をＸ印１０４で表示する。図６では、パターン２、つまりケーブル２０の断線を検出した場合であり、ケーブル２０上にＸ印１０４を表示する。ユーザは、このディスプレイ１００を視認することで異常の有無及び異常箇所を容易に確認することができる。

なお、マイコン３０がパターン１０、つまり未接続を検出した場合には、メッセージ１０２として「未接続」を表示するとともに、全てのケーブル２０，２２，２４，２６の上にＸ印１０４を表示する。ユーザが全てのケーブル２０，２２，２４，２６を正しくセンサ１０に接続した場合、マイコン３０は「異常」のメッセージ１０２及びＸ印１０４を消去する。「未接続」の場合には、ケーブル２０，２２，２４，２６を強調表示し、「ケーブルを接続して下さい」等のガイダンスを表示することも好適である。異常を検出しない場合には、「正常」のメッセージを表示してもよい。勿論、ディスプレイ１００の表示スペースに余裕がない場合は、メッセージ１０２のみを表示してもよいし、異常箇所をテキスト表示するようにしてもよい。

本実施形態では、マイコン３０は、まず図４に示されるテーブルに基づいて異常を検出し、必要に応じてさらに図５に示されるテーブルに基づいて異常を検出しているが、まず図５に示されるテーブルに基づいて異常を検出し、必要に応じてさらに図４に示されるテーブルに基づいて異常を検出する構成としてもよい。すなわち、図４と図５の少なくともいずれかのテーブルを用いて異常を検出することができる。

また、本実施形態では、ＳＷ１及びＳＷ２をオンし、ＳＷ３及びＳＷ４をオフした場合のテーブル（図４）と、ＳＷ１及びＳＷ２をオフし、ＳＷ３及びＳＷ４をオンした場合のテーブル（図５）を用いているが、ＳＷ１及びＳＷ４をオンし、ＳＷ２及びＳＷ３をオフした場合のテーブルと、ＳＷ１及びＳＷ４をオフし、ＳＷ２及びＳＷ３をオンした場合のテーブルを用いて異常を検出する構成としてもよい。

本実施形態において、コンパレータＣＯＭＰ１〜ＣＯＭＰ４は、ＡＤコンバータとマイコン３０で代替してもよい。

１０センサ、２０，２２，２４，２６ケーブル、２１，２５ブリッジ電源ライン、２３，２７ブリッジ出力ライン、３０マイコン、１００ディスプレイ。

Claims

辺ＡＢ、辺ＢＣ、辺ＣＤ及び辺ＤＡの４つの辺を持つブリッジ回路を備えるセンサの異常を検出する装置であって、
辺ＡＢと辺ＤＡの接続点Ａに第１信号線を介して正電源電圧が印加され、
辺ＢＣと辺ＣＤの接続点Ｃに第２信号線を介して負電源電圧が印加され、
辺ＡＢと辺ＢＣの接続点Ｂから第３信号線を介して正側の電圧信号が出力され、
辺ＣＤと辺ＤＡの接続点Ｄから第４信号線を介して負側の電圧信号が出力され、
第２信号線と第３信号線の間にプルダウン抵抗及び第１スイッチ素子が直列に接続され、
第１信号線と第３信号線の間にプルアップ抵抗及び第３スイッチ素子が直列に接続され、
第２信号線と第４信号線の間にプルダウン抵抗及び第２スイッチ素子が直列に接続され、
第１信号線と第４信号線の間にプルアップ抵抗及び第４スイッチ素子が直列に接続され、
第３信号線からの正側の電圧信号を第１基準電圧と比較する第１コンパレータと、
第３信号線からの正側の電圧信号を第２基準電圧と比較する第２コンパレータと、
第４信号線からの負側の電圧信号を第１基準電圧と比較する第３コンパレータと、
第４信号線からの負側の電圧信号を第２基準電圧と比較する第４コンパレータと、
第１スイッチ素子、第２スイッチ素子、第３スイッチ素子、及び第４スイッチ素子をオンオフ制御したときの第１コンパレータ、第２コンパレータ、第３コンパレータ、及び第４コンパレータの出力の組合せを用いて異常の有無及び異常箇所を検出する処理手段と、
を備えるセンサの異常検出装置。
処理手段は、第１スイッチ素子及び第２スイッチ素子をオンし、第３スイッチ素子及び第４スイッチ素子をオフしたときの第１コンパレータ、第２コンパレータ、第３コンパレータ、及び第４コンパレータの出力の組合せを用いて異常の有無及び異常箇所を検出する、
請求項１に記載のセンサの異常検出装置。
処理手段は、第１スイッチ素子及び第２スイッチ素子をオフし、第３スイッチ素子及び第４スイッチ素子をオンしたときの第１コンパレータ、第２コンパレータ、第３コンパレータ、及び第４コンパレータの出力の組合せを用いて異常の有無及び異常箇所を検出する、
請求項１に記載のセンサの異常検出装置。
処理手段は、第１スイッチ素子及び第４スイッチ素子をオンし、第２スイッチ素子及び第３スイッチ素子をオフしたときの第１コンパレータ、第２コンパレータ、第３コンパレータ、及び第４コンパレータの出力の組合せを用いて異常の有無及び異常箇所を検出する、
請求項１に記載のセンサの異常検出装置。
処理手段は、第１スイッチ素子及び第４スイッチ素子をオフし、第２スイッチ素子及び第３スイッチ素子をオンしたときの第１コンパレータ、第２コンパレータ、第３コンパレータ、及び第４コンパレータの出力の組合せを用いて異常の有無及び異常箇所を検出する、
請求項１に記載のセンサの異常検出装置。
処理手段は、第１スイッチ素子及び第２スイッチ素子をオンし、第３スイッチ素子及び第４スイッチ素子をオフしたときの第１コンパレータ、第２コンパレータ、第３コンパレータ、及び第４コンパレータの出力の組合せ、及び、第１スイッチ素子及び第２スイッチ素子をオフし、第３スイッチ素子及び第４スイッチ素子をオンしたときの第１コンパレータ、第２コンパレータ、第３コンパレータ、及び第４コンパレータの出力の組合せを用いて異常の有無及び異常箇所を検出する、
請求項１に記載のセンサの異常検出装置。
処理手段は、第１スイッチ素子及び第４スイッチ素子をオンし、第２スイッチ素子及び第３スイッチ素子をオフしたときの第１コンパレータ、第２コンパレータ、第３コンパレータ、及び第４コンパレータの出力の組合せ、及び第１スイッチ素子及び第４スイッチ素子をオフし、第２スイッチ素子及び第３スイッチ素子をオンしたときの第１コンパレータ、第２コンパレータ、第３コンパレータ、及び第４コンパレータの出力の組合せを用いて異常の有無及び異常箇所を検出する、
請求項１に記載のセンサの異常検出装置。