JP6636860B2

JP6636860B2 - 抵抗値測定回路

Info

Publication number: JP6636860B2
Application number: JP2016111146A
Authority: JP
Inventors: 孝宣佐竹
Original assignee: Mitsubishi Electric Engineering Co Ltd
Current assignee: Mitsubishi Electric Engineering Co Ltd
Priority date: 2016-06-02
Filing date: 2016-06-02
Publication date: 2020-01-29
Anticipated expiration: 2036-06-02
Also published as: JP2017215303A

Description

本発明は、抵抗値測定回路に関し、特に断線検出機能を有する三端子法（以下、三線式という。）又は四端子法（以下、四線式という。）による抵抗値測定回路に関するものである。

三線式又は四線式の抵抗値測定回路では、定電流回路により生成した測定用電流を、測定対象となる抵抗体に流し、この抵抗体の両端に発生する電圧を、演算増幅器及びフィルタなどから成る入力回路で増幅し、オームの法則から抵抗値を算出することが一般的である。

このような抵抗値測定回路において、断線検出機能を付加するため、従来では、三端子又は四端子接続の任意の点の電圧を測定するか、測定対象となる抵抗体を抵抗体の発生する電圧測定を行う演算増幅器の帰還回路に含ませ、断線時に演算増幅器の出力を電源電圧のプラス側電圧又はマイナス側電圧に飽和させることで異常な断線状態であることを検出するものがある（例えば特許文献１参照）。

すなわち、この特許文献１では、測定電流経路の断線を定電流回路の両端電圧から比較器を用いて検出している。また、測定電圧経路の断線は、測定対象となる抵抗体の電圧経路から電流経路間を演算増幅器の帰還回路に含ませ、断線時に負帰還により演算増幅器の出力を電源電圧のプラス側電圧に飽和させる。更に、電圧経路のみが断線した場合、プルアップ抵抗と断線検出用定電流回路において、演算増幅器の出力を電源電圧のプラス側電圧に飽和させることにより断線検出を行っていた。

また、別の技術として、電子スイッチなどで測定対象となる抵抗体の各端子間の導通を検出し、どの箇所が断線しているかを調べるものがあった（例えば特許文献２参照）。
すなわち、特許文献２では、電子スイッチなどにより三線式又は四線式の各端子間を切り替えて測定電流を流し、電子スイッチなどにより選択された抵抗体の両端に発生する起電力から、どの箇所の断線かを検出していた。

さらには、測定電圧の下限値又は上限値の２つの閾値を設定し、Ａ／Ｄコンバータにより得られた変換値を、前記閾値と比較して閾値の下限値よりも変換値が低い場合、又は閾値の上限値よりも変換値が高い場合に断線を検出するものがあった（例えば特許文献３参照）。

特開２０００−２３５０５３号公報特開２００５−１５６１９３号公報特開２０１２−１６８１０５号公報

しかしながら、上記の特許文献には、以下のような課題があった。
特許文献１は、電圧経路の断線検出として、測定対象となる抵抗体を抵抗体の発生する電圧測定を行う演算増幅器の帰還回路に含ませている。従って、白金抵抗体のように長い配線がなされる場合には、配線の容量負荷が大きくなり演算増幅器の位相余裕が少なくなるので、精度の良い断線検出をする為には前記白金抵抗体の配線長や演算増幅器の周波数特性を低くする必要があった。また、測定対象となる抵抗体にノイズなどの外乱が印加された場合、負帰還により、演算増幅器の出力信号の振動が収束するまで演算増幅器の出力信号が不安定になってしまう可能性があった。
また、一般的に特性を考慮して部品を選定する。定電流回路の両端電圧から電流経路の断線検出を行う場合、断線検出用定電流回路や比較器等の周辺回路を構成する電気・電子部品の定格値の基準温度と基準湿度における誤差、並びに使用される周囲環境における温度や湿度などの変化による誤差、の両方（以下、この両方誤差を電気的特性誤差と称する）が、断線検出精度に大きく影響していた。

特許文献２では、スイッチにより三端子又は四端子の任意の端子間を選択してそれぞれの断線を検出するため、測定周期が長くなってしまう。従って、スイッチの切り替えに入力回路を追従させるためには時定数の大きいフィルタを設けることができないため、前記スイッチにより任意の端子間を選択している時に断線検出回路部にノイズが混入してしまった場合、誤検出を起こしてしまい易くなるなど、外乱に弱かった。

また、特許文献１及び特許文献２の何れにおいても、断線検出用の定電流回路や入力切り替え回路などの回路構成の中で、使用される部品の電気的特性が大きく影響するため、部品の電気的特性誤差を一定の範囲内に収まるように考慮せざるを得ない部品数が多くなるために検出精度を向上させることが難しかった。

さらに、特許文献３においては、断線検出を断線検出回路から出力される電圧に下限値又は上限値の２つの閾値を設定し、Ａ／Ｄコンバータの変換値から前記閾値を検出するので、前記下限値よりも低い、又は上限値よりも高い電圧を検出する必要があり、正常時の抵抗値測定電圧が前記Ａ／Ｄコンバータのフルスケール分の分解能を使用できず、ビット当たりの分解能を高くできなかった。

本発明は、上記のような課題を解決するものになされたものであり、測定精度に影響する電気的特性の優れた部品を少なくし、且つ外乱の影響も受け難い、断線検出機能を有する抵抗値測定回路を提供することを目的とする。

上記の目的を達成するため、本発明に係る抵抗値測定回路は、測定対象となる抵抗体の一方の端子に接続され前記抵抗体に測定用定電流を流す定電流回路と、前記抵抗体の他方の端子に接続され、設定されたバイアス電圧を前記抵抗体に印加するためのバイアス抵抗と、前記バイアス抵抗と前記抵抗体との接続点に接続され、前記バイアス電圧を入力し、この入力電圧に応じて電流経路の断線検出信号を出力する比較器と、前記抵抗体の両端子間に接続された差動入力端子にプルアップ抵抗及びプルダウン抵抗を配置し、断線が生じていない正常時には、前記抵抗体の起電力を示す電圧値を測定値として出力する差動増幅器とを有するものである。

また、上記の目的を達成するため、本発明に係る抵抗値測定回路は、測定対象となる抵抗体の一方の端子に接続され前記抵抗体に測定用定電流を流す定電流回路と、前記抵抗体の他方の端子に接続され、設定されたバイアス電圧を前記抵抗体に印加するためのバイアス抵抗と、前記抵抗体の両端子間に接続された差動入力端子にプルアップ抵抗及びプルダウン抵抗を配置し、断線が生じていない正常時には、前記抵抗体の起電力を示す電圧値を測定値として出力する差動増幅器と、前記差動増幅器の出力電圧を入力し、この入力電圧に応じて電圧経路の断線検出信号を出力する比較器とを有するものである。

さらに、上記の目的を達成するため、本発明に係る抵抗値測定回路は、測定対象となる抵抗体の一方の端子に接続され前記抵抗体に測定用定電流を流す定電流回路と、前記抵抗体の他方の端子に接続され、設定されたバイアス電圧を前記抵抗体に印加するためのバイアス抵抗と、前記バイアス抵抗と前記抵抗体との接続点に接続され、前記バイアス電圧を入力し、この入力電圧に応じて電流経路の断線検出信号を出力する第１の比較器と、前記抵抗体の両端子間に接続された差動入力端子にプルアップ抵抗及びプルダウン抵抗を配置し、断線が生じていない正常時には、前記抵抗体の起電力を示す電圧値を測定値として出力する差動増幅器と、前記差動増幅器の出力電圧を入力し、この入力電圧に応じて電圧経路の断線検出信号を出力する第２の比較器とを有するものである。

本発明によれば、測定対象となる抵抗体に測定用定電流を流して、設定されたバイアス電圧を抵抗体に印加させ、このバイアス電圧に応じて電流経路の断線検出を行うか、又は抵抗体の両端子間電圧を入力して電圧経路の断線検出を行うか、或いは、これらの断線検出を同時に行うように構成したので、測定対象となる抵抗体を演算増幅器などの帰還回路に含めない回路を有するものである。

従って、外来ノイズなどの外乱の影響を受けにくく、測定対象となる抵抗体への配線長の影響が少なく、また測定精度に影響する高精度な部品を少なくでき、安定、且つ精度の良い断線検出機能を実現することができる。
また、スイッチによる回路の切り替えがないため、抵抗測定や断線検出の高速化が可能となる。

本発明に係る抵抗値測定回路が四線式の場合の回路図である。図１に示した本発明に係る抵抗値測定回路の電流経路断線検出回路部分の等価回路図である。本発明に係る抵抗値測定回路に使用される比較器にバイポーラトランジスタを使用した具体例を示す回路図である。本発明に係る抵抗値測定回路が三線式の場合の回路図である。一次遅れフィルタ構成例を示した回路図である。本発明に係る抵抗値測定回路において、断線時における測定続行の具体的な実施例を示した回路図である。図１に示す抵抗値測定回路の具体的な実施例を示した回路図である。

本発明に係る抵抗値測定回路の実施の形態を、以下に図面を用いて説明する。なお、図中、同一の符号は同一の構成要素を示す。

実施の形態１．
図１は、抵抗値測定回路における断線検出回路が四線式を採用している場合を例示している。すなわち、測定対象となる抵抗体ｒを有する抵抗体装置１は、４つの端子ａ点〜ｄ点を有し、端子ａ点と抵抗体ｒとの電流経路１０１と、端子ｂ点と抵抗体ｒとの電圧経路１０３と、端子ｃ点と電圧経路１０４と、端子ｄ点と抵抗体ｒとの電流経路１０２とを含んで、四線式抵抗体装置１を形成している。そして、端子ａ点はバイアス抵抗４を経由して正側電源ＶＣＣ１に接続され、端子ｂ点は、差動増幅器２の非反転入力端子に接続され、端子ｃ点は、差動増幅器２の反転入力端子に接続され、そして、端子ｄ点は、定電流回路３を介して負側電源ＶＥＥ１に接続されている。この定電流回路３により、抵抗体装置１に流す測定電流を生成する。

また、端子ａ点は比較器８の一方の入力端子が接続されている。比較器８の他方の入力端子は基準電圧回路７に接続されており、出力端子からは、電流経路断線検出信号１０６が発生する。

バイアス抵抗４は、定電流回路３により抵抗体装置１、すなわち抵抗体ｒに測定電流を流した時、抵抗体装置１とバイアス抵抗４で生ずる電圧差によって、抵抗体装置１の電圧に所定のバイアス電圧を掛けるためのものである。また、バイアス抵抗４は、誤って抵抗体装置１の各端子間を短絡した時の電流制限手段としても機能する。抵抗体装置１の測定電流の精度は、定電流回路３により決まるため、バイアス抵抗４は、定電流回路３に設定した定電流を流すことができればよく、その電気的特性誤差は問わない。

バイアス抵抗４により、差動増幅器２が飽和しないよう抵抗体装置１をバイアスする。このときの差動増幅器２の理想的な動作点を、例えば正側電源ＶＣＣ２と負側電源ＶＥＥ２との中点とすると、プルアップ抵抗５及びプルダウン抵抗６に流れる電流を互いに等しくすることができる。動作点は、電源ＶＣＣ２とＶＥＥ２の中点でなくてもよい。例えば、差動増幅器又は演算増幅器のクロスオーバ歪を避けるため意図的に中点を避けてもよいし、回路の電源構成に合わせて任意に設定してもよい。

差動増幅器２の差動入力端子に、電圧経路１０３及び電圧経路１０４を、それぞれ端子ｂ点及びｃ点を介して接続することで、抵抗体装置１に流した測定電流と抵抗体ｒの抵抗値を掛け算して得られる電圧を増幅し、クランプ回路９でクランプした後、抵抗値ｒに対応する測定出力信号１０５を得る。

ここで、電流経路１０１及び電流経路１０２の断線検出は、バイアス抵抗４による電圧降下の有無を比較器８により検出することで実現する。すなわち、電流経路１０１及び電流経路１０２が断線していなければ、バイアス抵抗４による電圧降下が生じ、ＶＣＣ１からこの電圧降下分を差し引いた電圧値（仮にＶＣ１とする）が比較器８の一方の入力端子に与えられる。

一方、電流経路１０１又は電流経路１０２が断線していれば、バイアス抵抗４による電圧降下が生じず、ＶＣＣ１の電圧値がそのまま比較器８の一方の入力端子に加わる。

従って、比較器８の一方の入力電圧を、基準電圧回路７による基準電圧と比較することで、電流経路１０１又は１０２の断線を検出することができる。
なお、基準電圧回路７の電圧はＶＣＣ１の電圧値とＶＣＣ１からバイアス抵抗の電圧降下分を差し引いた電圧値（ＶＣ１）の間であれば良い。

図２は、このときのバイアス抵抗４、抵抗体装置１、定電流回路３、及び比較器８による等価回路を示す。定電流回路３に流入する電流Ｉｃ、抵抗体装置１に流れる電流Ｉｓ、バイアス抵抗４に流れる電流Ｉｒｂ、及び比較器８が有する入力バイアス電流をＩｉｂとしたとき、キルヒホッフの電流則より、Ｉｃ＝Ｉｓ＝Ｉｒｂ＋Ｉｉｂが成立する。

すなわち、いかなる場合でも定電流回路３と抵抗体ｒに流れる電流は等しい。従って、バイアス抵抗４の抵抗値に電気的特性誤差があったり、また、比較器８のバイアス電流Ｉｉｂに電気的特性誤差があったとしても、定電流回路３に設定した電流が不足しない限り、比較器８を断線検出回路としても測定電流に影響せず、定電流回路３の電気的精度がそのまま測定電流の精度となる。

このように、電流経路１０１及び１０２の断線検出用に付加した比較器８が測定精度に影響しないため、図３に示すように安価なトランジスタ８−１などの個別半導体素子による電子スイッチを使用することもできる。トランジスタ８−１のプルアップ抵抗８−２、トランジスタ８−１のベース−エミッタ間のダイオードを経由する電流経路Ｉｉｄが付加されるが、図２と同じく、キルヒホッフの電流則から、定電流回路３の精度に依存する。

なお、比較器８は、基準電圧回路７を使用せずとも任意の点の電圧が印加されることにより比較器として機能させる回路を用いることもできる。例えば、リードリレーなどの機械スイッチを使用し、前記リードリレーに印加された電圧により回路の開閉を行わせてもよい。

一方、電圧経路１０３又は電圧経路１０４の断線検出は、プルアップ抵抗５と差動増幅器２とプルダウン抵抗６と比較器１０とによって実現する。すなわち、抵抗体装置１に測定電流を流した時、抵抗体装置１の両端に発生する電圧を、差動増幅器２により所望の利得で増幅する。

このとき、まず、電圧経路１０３が断線した場合を説明する。端子ｂからの電圧経路１０３が断線した場合、差動増幅器２の非反転側入力端子にはプルアップ抵抗５を介し、ＶＣＣ２の電圧値が入力される。従って、差動増幅器２の出力電圧はほぼＶＣＣ１と同じとなり、飽和する。

この時の差動増幅器２の出力電圧と基準電圧回路１１の電圧が比較器１０で比較され、差動増幅器２の出力電圧が基準電圧回路１１の電圧よりも大きくなっていた場合には、比較器１０の出力電圧である、電圧経路断線検出信号１０７が反転し、電圧経路１０３の断線を検出する。

同様に、端子ｃからの電圧経路１０４が断線した場合は、差動増幅器２の反転側入力端子にはプルダウン抵抗６を介し、負の電圧値であるＶＥＥ２の電圧値が入力される。従って、差動増幅器２の出力電圧は負の電圧を反転させた正の電圧である、ＶＣＣ１とほぼ等しくなり、飽和する。以降、電圧経路１０３が断線した場合と同じように比較器１０で基準電圧回路１１と比較され、電圧経路断線検出信号１０７が反転し、電圧経路１０４の断線を検出する。

なお、プルアップ抵抗５及びプルダウン抵抗６の接続先である電源電圧は、差動増幅器２の正側電源をＶＣＣ１とし、負側電源をＶＥＥ１としたとき、ＶＣＣ１＝ＶＣＣ２及びＶＥＥ１＝ＶＥＥ２でなくてもよい。例えば、プルアップ抵抗５及びプルダウン抵抗６から測定対象となる抵抗体ｒに流入又は流出する電流を最小限とするため、断線時に比較器８で検出できる電圧となるよう、電源ＶＣＣ２及びＶＥＥ２を低く抑えてもよいし、回路の簡略化のために、ＶＣＣ１＝ＶＣＣ２及びＶＥＥ１＝ＶＥＥ２としてもよい。

また、測定出力信号１０５をＡ／Ｄコンバータなどに接続する場合など、クランプ回路９により出力電圧範囲を固定する。電圧経路１０３及び電圧経路１０４の断線検出は、クランプ回路９によりクランプする前の信号から、差動増幅器２の出力が振り切れていること、すなわち断線状態に有ることを比較器１０によって、電圧経路断線検出信号１０７として出力する。

以上のように本発明において特に精度を要求されるものは、定電流回路３と差動増幅器２である。付加した断線検出回路であるバイアス抵抗４及び比較器８、１０が、電気的特性誤差があっても、得られる測定出力信号１０５の精度には影響しない。

下記の表１は、図１に示した本実施の形態における電流経路及び電圧経路が断線した場合の差動増幅器２の出力電圧及び断線検出信号１０６、１０７の信号パターンをまとめたものである。なお、この表に示す如く、各経路の断線検出は別々に行うことが可能である。なお、表１では断線検出信号１０６、１０７の状態がＬ、Ｈレベルで表されているが、レベルはこの逆でも構わない。

実施の形態２．
図４は、図１を三線式接続にした場合の抵抗体装置１を有する抵抗値測定回路を示している。

上記の実施の形態１に示した回路のうち、定電流回路３側の電圧経路１０４と電流経路１０２、すなわち端子ｃ点と端子ｄ点とを短絡して共通の端子ｃ点とすることで、三線式接続として使用できる。

下記の表２は、図４に示した本実施の形態における電流経路及び電圧経路が断線した場合の差動増幅器２の出力電圧及び断線検出信号１０６、１０７の信号パターンをまとめたものである。なお、表２では断線検出信号１０６、１０７の状態がＬ、Ｈレベルで表されているが、レベルはこの逆でも構わない。

実施の形態３．
図５に、フィルタの実施例を示す。本発明においては、断線検出回路と入力回路が独立しているため、例えば抵抗及びコンデンサから成る一次遅れフィルタ１４を、演算増幅器１５の入力部に設けることで、各回路、すなわち、実施の形態１における定電流回路３、バイアス抵抗４、及び比較器８の少なくとも一つに一次遅れ要素を付加して過渡応答性を持たせることができ、また、実施の形態２における定電流回路３、バイアス抵抗４、差動増幅器２、及び比較器８、１０の少なくとも一つに一次遅れ要素を付加して過渡応答性を持たせることができる。

なお、本フィルタを設ける場所及び構成は、一実施例に過ぎない。例えば、演算増幅器１５の入力でなくとも、例えば、演算増幅器１５の帰還回路や、出力に設けても良い。

実施の形態４．
本実施の形態では、断線時に測定対象となる抵抗体装置１からの電圧経路か電流経路のどちらが断線したかを判別することができる。この場合、三端子及び四端子のいずれも回路構成は同一である。

実施の形態５．
図１の四線子接続又は図４の三線子接続の形態において、電流経路１０１又は電流経路１０２が断線に至った場合、図１の端子ａ点とｂ点又は端子ｃ点とｄ点を短絡することで、導線抵抗の誤差を許容すれば測定を継続することができる。

本実施の形態は、図６に示すように、予め図１の端子ａ点とｂ点、又は端子ｃ点とｄ点を短絡できるように、ＣＰＵ３０によって制御されるスイッチ１９−１及び１９−２を配設する。これらのスイッチ１９−１及び１９−２は、電子式スイッチ又は機械式スイッチのいずれでもよい。

すなわち、電流経路１０１、電流経路１０２、電圧経路１０３、及び電圧経路１０４のいずれかが断線に至った場合、電流経路断線検出信号１０６又は電圧経路断線検出信号１０７により、ＣＰＵ３０などでスイッチ１９−１及び１９−２を短絡し、断線した経路をバイパスさせることで抵抗値の測定が続行可能となる。

＜実施例＞
本発明は、上記のとおり、三端子又は四端子接続によって抵抗値を計測する回路に適用可能である。使用例として、測温抵抗体による温度測定回路、ひずみ測定回路、微小抵抗値測定回路など様々な回路に適用できる。

図７は、図１に示した実施の形態１のより具体的な実施例を示しており、特に、演算増幅器１５−１を用いて定電流回路３を構成し、比較器８、１０の基準電圧回路７、１１を抵抗分割によって構成した例を示す。

定電流回路３は、電源ＶＥＥ１に接続したシャントレギュレータ１６と基準抵抗１７を演算増幅器１５−１の負帰還によって制御する。ＭＯＳ−ＦＥＴ１８に流れる電流を基準抵抗１７で電圧に変換し、前記電圧とシャントレギュレータ１６の電圧とを比較することにより、ＭＯＳ−ＦＥＴ１８のゲート電圧を制御し、ＭＯＳ−ＦＥＴ１８に流れる電流を制御する。この例の場合は、ＮチャンネルＭＯＳ−ＦＥＴを使用している。

定電流回路３の構成方法は一例であり、形態は問わない。例えば、制御素子はバイポーラトランジスタを使用してもよいし、演算増幅器１５−１の後段に制御素子を介さなくてもよいし、基準電圧源としてシャントレギュレータ１６の他、ツェナダイオード等の定電圧源を用いてもよい。

電圧経路断線検出信号１０７は、差動増幅器２の出力から比較器１０に入力し、基準電圧回路１１によって与えられる所定の出力電圧範囲を超えたか否かを判定する。一方、測定出力信号１０５は、後段に接続するアナログ回路やＡ／Ｄコンバータなどに合わせ、ツェナダイオード２０などでクランプし、演算増幅器１５−２によるボルテージフォロアを介して出力する。

クランプ回路９の構成は一例であり、形態は問わない。例えば、測定出力信号１０５の後段の回路が十分高い入力インピーダンスを有する場合は、演算増幅器１５−２によるボルテージフォロアを省略してもよい。

比較器８、１０の出力は、電子スイッチ、機械スイッチ、リレーなど様々な接続が可能である。論理ＩＣで構成されたバッファ回路に接続する場合は、クランプ回路９と同様にツェナダイオード２１、２２などでクランプすることで、Ｈ及びＬの論理信号を構成できる。

これらの本発明の構成は、各回路の構成要素が独立し、かつ帰還回路が測定対象となる抵抗体装置１を経由しないことが特徴である。特に、定電流回路３の帰還回路に、測定対象となる抵抗体装置１を含まないため、抵抗体装置１の配線長による容量負荷による演算増幅器１５の位相余裕低下を考慮しなくてもよい。従って、帰還回路にノイズなどの外乱が印加され難い。また、差動増幅器２、比較器８及び１０、演算増幅器１５−１及び１５−２など、回路内の各演算増幅器の応答周波数帯域を個別に設定できるため、外乱の影響を最小限とすることができる。

また、各回路の周波数特性を調整することができるため、外乱に対しての収束を高速化し、断線検出信号のみに一次遅れを付加するなどの対応が可能である。

応用例として、測定出力信号１０５を出力するクランプ回路９における演算増幅器１５−２に一次遅れ要素を付加し、クランプ回路９の後段にサンプルホールド回路を接続し、断線検出に用いる比較器８を高速動作させ、上記サンプルホールド回路において断線直前の測定出力信号１０５を保持させる。このように、比較器８により断線が解消されたことを検知したとき、上記サンプルホールド回路をリセットすることで、断線時においても断線直前の測定出力信号１０５を維持させることができる。

なお、上記の実施の形態４における電流経路断線時の測定継続により信頼性を向上できる。例えば、ＦＡ機器における炉の温度異常監視や、自動車におけるエンジンや電気自動車用バッテリの温度異常監視など、信頼性を要求される用途において、測定系をロバスト設計とすることができる。

ｒ抵抗体
１抵抗体装置
２差動増幅器
３定電流回路
４バイアス抵抗
５プルアップ抵抗
６プルダウン抵抗
７、１１基準電圧回路
８、１０比較器
９クランプ回路
１４フィルタ
１５、１５−１、１５−２演算増幅器
１６シャントレギュレータ
１７基準抵抗
１８ＮチャンネルＭＯＳ−ＦＥＴ
１９−１、１９−２スイッチ
３０ＣＰＵ
１０１、１０２電流経路
１０３、１０４電圧経路
１０５測定出力信号
１０６電流経路断線検出信号
１０７電圧経路断線検出信号
１０８測定継続信号

Claims

測定対象となる抵抗体の一方の端子に接続され前記抵抗体に測定用定電流を流す定電流回路と、
前記抵抗体の他方の端子に接続され、設定されたバイアス電圧を前記抵抗体に印加するためのバイアス抵抗と、
前記バイアス抵抗と前記抵抗体との接続点に接続され、前記バイアス電圧を入力し、この入力電圧に応じて電流経路の断線検出信号を出力する比較器と、
前記抵抗体の両端子間に接続された差動入力端子にプルアップ抵抗及びプルダウン抵抗を配置し、断線が生じていない正常時には、前記抵抗体の起電力を示す電圧値を測定値として出力する差動増幅器とを有する
抵抗値測定回路。
測定対象となる抵抗体の一方の端子に接続され前記抵抗体に測定用定電流を流す定電流回路と、
前記抵抗体の他方の端子に接続され、設定されたバイアス電圧を前記抵抗体に印加するためのバイアス抵抗と、
前記抵抗体の両端子間に接続された差動入力端子にプルアップ抵抗及びプルダウン抵抗を配置し、断線が生じていない正常時には、前記抵抗体の起電力を示す電圧値を測定値として出力する差動増幅器と、
前記差動増幅器の出力電圧を入力し、この入力電圧に応じて電圧経路の断線検出信号を出力する比較器とを有する
抵抗値測定回路。
測定対象となる抵抗体の一方の端子に接続され前記抵抗体に測定用定電流を流す定電流回路と、
前記抵抗体の他方の端子に接続され、設定されたバイアス電圧を前記抵抗体に印加するためのバイアス抵抗と、
前記バイアス抵抗と前記抵抗体との接続点に接続され、前記バイアス電圧を入力し、この入力電圧に応じて電流経路の断線検出信号を出力する第１の比較器と、
前記抵抗体の両端子間に接続された差動入力端子にプルアップ抵抗及びプルダウン抵抗を配置し、断線が生じていない正常時には、前記抵抗体の起電力を示す電圧値を測定値として出力する差動増幅器と、
前記差動増幅器の出力電圧を入力し、この入力電圧に応じて電圧経路の断線検出信号を出力する第２の比較器とを有する
抵抗値測定回路。
前記比較器は、前記入力電圧と基準電圧とを比較することにより前記断線検出信号を出力するものである
請求項１から３のいずれか１項に記載の抵抗値測定回路。
前記比較器は、前記入力電圧により作動する電子スイッチ又は機械スイッチである
請求項１から３のいずれか１項に記載の抵抗値測定回路。
前記定電流回路、前記バイアス抵抗、及び前記比較器の少なくとも一つに一次遅れ要素を付加して過渡応答性を持たせた
請求項１に記載の抵抗値測定回路。
前記定電流回路、前記バイアス抵抗、前記差動増幅器、及び前記比較器の少なくとも一つに一次遅れ要素を付加して過渡応答性を持たせた
請求項２に記載の抵抗値測定回路。
前記定電流回路、前記バイアス抵抗、前記差動増幅器、並びに前記第１及び第２の比較器の少なくとも一つに一次遅れ要素を付加して過渡応答性を持たせた
請求項３に記載の抵抗値測定回路。
前記抵抗体の一方の端子と前記差動増幅器の差動入力端子の非反転入力端子との間、及び前記抵抗体の他方の端子と前記差動増幅器の差動入力端子の反転入力端子との間がそれぞれ電圧経路になっている四線式の
請求項１から３のいずれか１項に記載の抵抗値測定回路。
前記抵抗体の一方の端子と前記差動増幅器の差動入力端子の非反転入力端子との間、及び前記抵抗体の他方の端子と前記定電流回路及び前記差動増幅器の差動入力端子の反転入力端子との間がそれぞれ接続されている三線式の
請求項１から３のいずれか１項に記載の抵抗値測定回路。
前記差動増幅器の後段に、前記抵抗体の電圧値によって示される断線前の前記測定値を保持し、前記断線検出信号が解除されたとき、前記測定値の保持を解除して測定の継続を可能とした回路をさらに備えた
請求項１から３のいずれか１項に記載の抵抗値測定回路。
前記断線検出信号から断線経路を特定したとき、前記特定した断線箇所の電圧経路と電流経路を短絡することで測定の継続を可能としたスイッチをさらに備えた
請求項１から３のいずれか１項に記載の抵抗値測定回路。