JP6596321B2 - モータの駆動回路、駆動方法、電子機器 - Google Patents

Description

本発明は、モータ駆動技術に関する。

光ディスクやＨＤＤ（ハードディスクドライブ）のスピンドルモータ、ＯＡ機器、ファンモータなどさまざまな用途において、ブラシレスＤＣモータが用いられる。ブラシレスＤＣモータは、ブラシによる転流機構を有しておらず、したがってロータの位置に応じて、コイルに供給する電流の向きを切りかえる必要がある。かかるブラシレスＤＣモータの駆動方式は大きく、ホール素子やロータリエンコーダから得られるロータの位置情報（ホール信号）を利用する方式と、ホール素子を利用せずに、コイルに生ずる逆起電力（誘起電圧）のゼロクロス点にもとづいて、ロータの位置を推定するセンサレス方式と、に二分される。

ホール素子やＦＧ着磁は、ロータの回転中のみでなくその停止状態においても位置情報を得ることができる。一方、センサレス方式では、ロータの回転に応じて生ずる逆起電力を利用するため、モータの停止状態あるいは低速回転状態においてロータ位置を正確に検出できない。かかる事情から、センサレス方式の駆動回路には、その起動開始時にロータの位置（初期位置という）を検出する機能が設けられる。

ロータの初期位置の検出方式として、インダクティブセンス方式が提案されている。三相ブラシレスモータを例に取ると、起動開始前に、三相（Ｕ，Ｖ，Ｗ）のうち２相の間に、ロータが回転しないようにステップ状の電圧を印加し、その状態でコイルに流れる電流にもとづいて、ロータの初期位置を検出する。図１は、インダクティブセンス方式のロータの初期位置検出を説明する波形図である。たとえばモータのＵ相端子とＶ相端子の間に、正のステップ電圧Ｖ_Ｐを印加する。このときに流れるコイル電流Ｉ_Ｕが、所定のしきい値電流＋Ｉ_Ｐに達するまでの時間τ_Ｕ＋を測定する。続いてモータのＵ相端子とＶ相端子の間に、負のステップ電圧Ｖ_Ｎを印加する。このときに流れるコイル電流Ｉ_Ｕが、所定の負のしきい値電流−Ｉ_Ｐに達するまでの時間τ_Ｕ−を測定し、τ_Ｕ＋とτ_Ｕ−の差分Δτ_Ｕを算出する。同様の測定を、Ｖ相端子とＷ相端子間、Ｗ相端子とＵ相端子間についても行い、差分Δτ_Ｖ，Δτ_Ｗを算出する。そしてΔτ_Ｕ，Δτ_Ｖ，Δτ_Ｗにもとづいて、ロータの初期位置を決定する。

特開平７−１７７７８８号公報 特開平６−１１３５８５号公報 特開２００７−６０８９９号公報

本発明者らは、インダクティブセンス方式について検討した結果、以下の課題を認識するに至った。図１に示すインダクティブセンス方式を行う際には、事前に、適切なパラメータ（たとえばしきい値電流±Ｉ_Ｐ）を規定する必要がある。具体的には、ロータの初期位置を細かく変化させながら、初期位置ごとにパラメータを変化させ、膨大な回数の起動試験を行い、最も高い起動成功率が得られるパラメータを見いだし、駆動回路に設定する必要があった。これはモータを搭載する電子機器の設計者の負担となっていた。また出荷前に起動シーケンスで用いるパラメータを最適化したとしても、モータの経年変化により、パラメータが不適切となり、起動に失敗する可能性がある。

さらに図１において、正のステップ電圧Ｖ_Ｐを印加した後、コイル電流Ｉ_Ｕがゼロとなるまで待機した後に、負のステップ電圧Ｖ_Ｎを印加する必要がある。従来では、マージンをとってこの待機時間を十分に長くとる必要があり、起動時間が長くなっている。

本発明はかかる状況においてなされたものであり、そのある態様の例示的な目的のひとつは、インダクティブセンス方式における最適なパラメータを自動取得可能な駆動回路の提供にある。

本発明のある態様は、ブラシレスＤＣモータの駆動回路に関する。駆動回路は、各相の駆動信号を生成する駆動信号生成回路と、各相の駆動信号にもとづいてブラシレスＤＣモータを駆動する駆動段と、ブラシレスＤＣモータの起動時に、インダクティブセンス方式によりロータの初期位置を検出する初期位置検出回路と、初期位置検出回路が使用するパラメータを決定するパラメータ自動生成回路と、を備える。パラメータ自動生成回路は、しきい値を変化させながら、各しきい値において第１時間および第２時間を測定する。第１時間は、駆動段がブラシレスＤＣモータの１組の端子間に第１極性の電圧を印加したときに、コイル電流がしきい値に達するまでの時間である。また第２時間は、駆動段が１組の端子間に第２極性の電圧を印加したときに、コイル電流がしきい値に達するまでの時間である。そしてパラメータ自動生成回路は、第１時間と第２時間の差が最大となるときのしきい値を、初期位置検出回路が使用するパラメータとして保持する。

本発明の別の態様もまた、ブラシレスＤＣモータの駆動回路に関する。駆動回路は、各相の駆動信号を生成する駆動信号生成回路と、各相の駆動信号にもとづいてブラシレスＤＣモータを駆動する駆動段と、ブラシレスＤＣモータの起動時に、インダクティブセンス方式によりロータの初期位置を検出する初期位置検出回路と、初期位置検出回路が使用するパラメータを決定するパラメータ自動生成回路と、を備える。パラメータ自動生成回路は、しきい値を変化させながら、各しきい値において第１時間および第２時間を測定する。第１時間は、駆動段がブラシレスＤＣモータの１組の端子間に第１極性の電圧を印加したときに、コイル電流がしきい値に達するまでの時間である。また第２時間は、駆動段が１組の端子間に第２極性の電圧を印加したときに、コイル電流がしきい値に達するまでの時間である。そしてパラメータ自動生成回路は、第１時間と第２時間の差が所定値を超えたときのしきい値を、初期位置検出回路が使用するパラメータとして保持する。

これらの態様によると、インダクティブセンス方式による初期位置検出に使用されるパラメータを短時間で取得できる。また実使用と同じ環境において、パラメータを決定できるため、精度を高めることができる。

ある態様においてパラメータ自動生成回路は、しきい値を所定の最小値から最大値に向けて変化させてもよい。この場合、最終的なしきい値をなるべく小さな値にできるため、起動時の消費電流を低減できる。

パラメータ自動生成回路は、初期位置検出回路がロータの初期位置を検出する際に、第１極性の電圧を発生してから第２極性の電圧を発生するまでの待機時間を、パラメータとして保持したしきい値に応じて決定し、初期位置検出回路が使用するパラメータとして保持してもよい。

パラメータ自動生成回路は、ブラシレスＤＣモータの１組の端子を、少なくとも２回、切りかえてもよい。ブラシレスＤＣモータは三相であり、パラメータ自動生成回路は、１組の端子を、Ｕ−Ｖ端子、Ｖ−Ｗ端子、Ｗ−Ｕ端子の３通りで切りかえてもよい。これにより、初期位置検出の精度を高めることができる。

ある態様の駆動回路はひとつの半導体基板に一体集積化されてもよい。
「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を１つのチップ上に集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。

本発明の別の態様は電子機器に関する。電子機器は、ブラシレスＤＣモータと、ブラシレスＤＣモータを駆動する駆動回路と、を備えてもよい。

なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明のある態様によれば、インダクティブセンス方式における最適なパラメータを自動取得できる。

インダクティブセンス方式のロータの初期位置検出を説明する波形図である。 実施の形態に係る駆動回路の回路図である。 パラメータ自動生成回路の構成例を示すブロック図である。 実施の形態に係るキャリブレーションシーケンスのフローチャートである。 キャリブレーションシーケンスにおける電流波形図である。 変形例に係るキャリブレーションシーケンスのフローチャートである。 図７（ａ）、（ｂ）は、電子機器の例を示す図である。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

図２は、実施の形態に係る駆動回路１００の回路図である。駆動回路１００は、ブラシレスＤＣモータ（以下、単にモータという）２をセンサレス駆動する。本実施の形態では、モータ２は三相モータであり、Ｕ相、Ｖ相、Ｗ相を有する。モータ２は、インナーロータ型であってもよいし、アウターロータ型であってもよい。またモータ２のコイルは、スター結線されてもよいし、デルタ結線されてもよい。駆動回路１００は、駆動信号生成回路１０２、駆動段１０４、初期位置検出回路１０６、パラメータ自動生成回路１１０を備え、ひとつの半導体基板に集積化された機能ＩＣ（Integrated Circuit）である。駆動回路１００は、Ｕ相〜Ｗ相の出力端子ＯＵＴＵ〜ＯＵＴＷと、中点電圧Ｖ_ＣＯＭを受けるＣＯＭ端子を有する。

駆動信号生成回路１０２は、各相Ｕ，Ｖ，Ｗの駆動信号Ｓ１_Ｕ〜Ｓ１_Ｗを生成する。駆動信号生成回路１０２は、公知技術を用いて構成することができる。たとえば駆動信号生成回路１０２は、モータの回転状態においてロータの位置を検出する逆起電力検出用のコンパレータ、モータ２の目標トルク（目標回転数）に応じたデューティ比を有するパルス信号を生成するパルス変調器、逆起電力検出用のコンパレータの出力にもとづいてロータの位置を推定し、ロータ位置に応じて駆動対象の相を切りかえる（転流制御する）ロジック回路、などを含みうる。駆動方式は特に限定されず、１８０°通電方式や１２０°通電方式を採用しうる。駆動段１０４は、三相インバータであり、各相の駆動信号Ｓ１_Ｕ〜Ｓ１_Ｗにもとづいてモータ２を駆動する。なお図２において、駆動段１０４は、ハイサイドトランジスタがＰチャンネルＭＯＳＦＥＴ、ローサイドトランジスタがＮチャンネルＭＯＳＦＥＴであるが、本発明はそれに限定されず、ハイサイドトランジスタとしてＮチャンネルＭＯＳＦＥＴを用いてもよい。あるいはＭＯＳＦＥＴに代えて、バイポーラトランジスタやＩＧＢＴ（Insulated Gate Bipolar Transistor）、その他のスイッチを用いてもよい。

初期位置検出回路１０６は、モータ２の起動時に、図１を参照して説明したインダクティブセンス方式によりロータの初期位置を推定する。具体的には初期位置検出回路１０６は、Ｕ−Ｖ相端子間に第１極性のステップ電圧Ｖ_Ｐが印加されるように、駆動信号生成回路１０２に制御信号Ｓ２を供給する。第１極性のステップ電圧Ｖ_Ｐは、Ｕ相のハイサイドスイッチおよびＶ相のローサイドスイッチをオン、残りのスイッチをオフすることで、Ｕ−Ｖ端子間に印加される。この状態で初期位置検出回路１０６は、Ｕ相のコイル電流Ｉ_Ｕを監視し、しきい値Ｉ_Ｐに達するまでの第１時間τ_Ｕ＋を測定する。

続いて初期位置検出回路１０６は、コイル電流Ｉ_Ｕがゼロになるまで待機する。そしてＵ−Ｖ相端子間に第１極性と逆極性の第２極性のステップ電圧Ｖ_Ｎが印加されるように、駆動信号生成回路１０２に制御信号Ｓ２を供給する。第２極性のステップ電圧Ｖ_Ｎは、Ｕ相のローサイドスイッチおよびＶ相のハイサイドスイッチをオン、残りのスイッチをオフすることで、Ｕ−Ｖ端子間に印加される。この状態で初期位置検出回路１０６は、Ｕ相のコイル電流Ｉ_Ｕを監視し、しきい値−Ｉ_Ｐに達するまでの第２時間τ_Ｕ−を測定する。

初期位置検出回路１０６は、Ｖ−Ｗ相端子間、Ｗ−Ｕ相端子間についても同様の測定を行う。その結果、
τ_Ｕ＋，τ_Ｕ−
τ_Ｖ＋，τ_Ｖ−
τ_Ｗ＋，τ_Ｗ−
が得られる。初期位置検出回路１０６は、これらの測定値にもとづいて、演算により、あるいはテーブル参照により、モータ２のロータの初期位置を推定する。初期位置の推定は、図１や特許文献１〜３あるいはその他の文献に記載される方法を利用することができ、本発明において特に限定されない。

なお、初期位置検出回路１０６および以下で説明するパラメータ自動生成回路１１０における電流検出の方法は特に限定されず、公知技術を用いればよい。たとえば各相のインバータとＯＵＴ端子の間に、電流検出用の抵抗を挿入し、抵抗の電圧降下にもとづいてコイル電流を検出してもよい。あるいは駆動段１０４の３つのローサイドスイッチの低電位側の共通接続端子と接地の間に、電流検出用の抵抗を挿入してもよい。

初期位置検出回路１０６が初期位置を推定する際には、少なくともひとつのパラメータＳ４が参照される。たとえば図１を参照して説明した初期位置推定法は、しきい値±Ｉ_Ｐがパラメータである。パラメータ自動生成回路１１０は、駆動対象のモータ２が接続された状態で、以下で説明するキャリブレーションシーケンスを実行し、初期位置検出回路１０６が使用するパラメータを自動生成（最適化）する。

キャリブレーションシーケンスを説明する。このキャリブレーションシーケンスは、モータ２が停止した状態で行われるが、任意のロータの位置で行うことができる。パラメータ自動生成回路１１０は、しきい値Ｉ_ＰをＩ_Ｐ１，Ｉ_Ｐ２，Ｉ_Ｐ３，…Ｉ_Ｐｉと順に変化させながら、各しきい値Ｉ_Ｐｉ（ｉ＝１，２，…）おいて、第１時間τ_＋、第２時間τ₋を測定する。（i）第１時間τ_＋は、駆動段１０４がモータ２の１組の端子間に第１極性（正）の電圧Ｖ_Ｐを印加したときに、コイル電流の振幅がしきい値Ｉ_Ｐｉに達するまでの時間である。また（ii）第２時間τ₋は、駆動段１０４がモータ２の１組の端子間に第２極性（負）の電圧Ｖ_Ｎを印加したときに、コイル電流の振幅がしきい値Ｉ_Ｐｉに達するまでの時間である。そして各しきい値Ｉ_Ｐｉに関して、第１時間τ_＋と第２時間τ₋の差Δτ_ｉを計算する。この時間差Δτ_ｉを最大とするしきい値Ｉ_Ｐｉを、初期位置検出回路１０６が使用するパラメータとして保持する。

好ましくはパラメータ自動生成回路１１０は、電圧を印加すべきモータ２の１組の端子を、少なくとも２回、切りかえる。三相モータでは、組み合わせとしては、Ｕ−Ｖ端子間、Ｖ−Ｗ端子間、Ｗ−Ｕ端子間の３つが存在し、これらの中から２つ以上の組について、しきい値Ｉ_Ｐｉを変化させながら第１時間τ_＋、第２時間τ₋を測定し、それらの差分Δτ_ｉを計算することが好ましい。以下では、Ｕ−Ｖ端子間、Ｖ−Ｗ端子間、Ｗ−Ｕ端子間のすべてについて測定を行うものとする。

上述のキャリブレーションシーケンスにおいて、モータ２の適切な端子間に電圧Ｖ_Ｐ，Ｖ_Ｎを印加するために、パラメータ自動生成回路１１０は、駆動信号生成回路１０２に対して制御信号Ｓ３を供給する。

図３は、パラメータ自動生成回路１１０の構成例を示すブロック図である。パラメータ自動生成回路１１０は、可変電圧源１２０、コンパレータ１２２、タイマー１２４、ロジック回路１２６を含む。可変電圧源１２０は、しきい値Ｉ_Ｐｉに対応するしきい値電圧Ｖ_ＴＨｉを生成する。Ｖ_ＴＨｉは、Ｖ_ＴＨ１〜Ｖ_ＴＨＮのＮ段階で可変である。

コンパレータ１２２は、監視対象の相のコイル電流の検出値を示す電流検出信号Ｖ_ＩＳをしきい値電圧Ｖ_ＴＨｉと比較し、それらが一致すると、言い換えればコイル電流がしきい値Ｉ_Ｐｉに到達すると、その出力Ｓ５をアサート（たとえばハイレベル）する。タイマー１２４は、コイルに第１極性の電圧Ｖ_Ｐ（あるいは第２極性の電圧Ｖ_Ｎ）を印加してから、コンパレータ１２２の出力Ｓ５がアサートされるまでの第１時間τ_＋（あるいは第２時間τ₋）を測定する。ロジック回路１２６は、しきい値電圧Ｖ_ＴＨｉを切りかえながら、各しきい値電圧Ｖ_ＴＨｉごとに第１時間τ_＋および第２時間τ₋を取得する。

なお、パラメータ自動生成回路１１０と初期位置検出回路１０６の機能の大部分は共通しているため、それらは、一部あるいは全部のハードウェアを共有してもよい。この場合、回路面積を削減できる。

以上が駆動回路１００の構成である。続いてその動作を説明する。図４は、実施の形態に係るキャリブレーションシーケンスのフローチャートである。ループＳ１００は、変数ｉを１からＮまで変化させながら実行される。Ｎは定数である。はじめにしきい値Ｉ_Ｐｉがセットされる（Ｓ１０２）。そして変数ｊを１からＭまで変化させながらループＳ１０４が実行される。変数ｊは相を表しており、ｊ＝１はＵ相、ｊ＝２はＶ相、ｊ＝３はＷ相に相当する。ここではＭ＝３の場合を説明するが、Ｕ相とＶ相のみについて測定する場合、Ｍ＝２であってもよい。また五相モータではＭは最大５となる。

ループＳ１０４において、はじめに第１電圧Ｖ_Ｐが、隣接するｊ相とｊ＋１相の端子間に印加される（Ｓ１０６）。便宜的にｊ＝３のときの（ｊ＋１）＝４相は、Ｕ相を表す。そしてそのときにｊ相のコイルに流れる電流が監視され、しきい値Ｉ_Ｐｉに達するまでの第１時間τ_＋が測定される（Ｓ１０８）。電流がしきい値Ｉ_Ｐｉに達すると、第１電圧Ｖ_Ｐが除かれ、ｊ相とｊ＋１相の端子間にゼロ電圧が印加される。そしてコイル電流がゼロになるまで待機する（Ｓ１１０）。

続いて第２電圧Ｖ_Ｎが、ｊ相とｊ＋１相の端子間に印加される（Ｓ１１２）。そしてそのときにｊ相のコイルに流れる電流が監視され、しきい値−Ｉ_Ｐｉに達するまでの第２時間τ₋が測定される（Ｓ１１４）。電流がしきい値−Ｉ_Ｐｉに達すると、第２電圧Ｖ_Ｎが除かれ、ｊ相とｊ＋１相の端子間にゼロ電圧が印加される。そして第１時間τ_＋と第２時間τ₋の差分Δτ_ｉｊ（＝｜τ_＋−τ₋｜）が計算される。そしてループＳ１０４に関して、変数ｊがインクリメントされる。変数ｊがＭ＝３になり、Ｕ相、Ｖ相、Ｗ相すべての差分Δτ_ｉ１，Δτ_ｉ２，Δτ_ｉ３（すなわちΔτ_ｉＵ，Δτ_ｉＶ，Δτ_ｉＷ）が得られると、ループＳ１０４が終了する。

そして変数ｉに対応する差分Δτ_ｉとして、Δτ_ｉ１，Δτ_ｉ２，Δτ_ｉ３の最大値が保持される。MAX[]は最大値をとる関数を表す（Ｓ１１８）。そしてループＳ１００に関して、変数ｉがインクリメントされる。変数ｉがＮになり、すべてのしきい値Ｉ_Ｐの候補についてΔτ_１，Δτ_２，…Δτ_Ｎが得られると、ループＳ１００が終了する。そしてΔτ_１，Δτ_２，…Δτ_Ｎのうちｋ番目（１≦ｋ≦Ｎ）のΔτ_ｋが最大であるとき、それに対応するしきい値Ｉ_Ｐｋが、パラメータとして保持される（Ｓ１２０）。

図５は、キャリブレーションシーケンスにおける電流波形図である。しきい値Ｉ_Ｐを変化させると、それに応じて第１時間τ_＋、第２時間τ₋が変化する。図４のフローチャートでは、第１時間τ_＋と第２時間τ₋の差分Δτが最大となるしきい値Ｉ_Ｐを判定し、それを初期位置検出回路１０６のパラメータとして保持する。

以上が駆動回路１００の動作である。この駆動回路１００によれば、インダクティブセンス方式による初期位置検出に使用されるパラメータＩ_Ｐを、実機において短時間で取得できる。つまり、製品出荷段階において、膨大な回数の起動試験を行う必要がなくなるため、電子機器の設計者の負担を大幅に軽減できる。

また実使用と同じ環境において、パラメータＩ_Ｐを決定できるため、初期位置検出回路１０６は、モータ２のばらつきなどの影響を受けずに、モータ２のロータ位置を検出できる。これにより従来に比べてモータ２の起動時間を短縮することができる。

パラメータ自動生成回路１１０は、任意のタイミングで動作させることができる。これにより、モータ２の経年変化により特性が変化した場合であっても、最適なパラメータを取得できる。たとえばパラメータ自動生成回路１１０は、駆動回路１００の電源投入毎に、キャリブレーションシーケンスを実行してもよい。

あるいは上位のプロセッサ（マイコン）から指示を受けるごとに、キャリブレーションシーケンスを実行してもよい。この場合、パラメータＳ４をプロセッサに送信し、プロセッサ側で管理、保存するようにすればよい。あるいは駆動回路１００は、温度を監視し、温度が所定の条件を満たすごとにキャリブレーションシーケンスを実行してもよい。

図５に示すように、しきい値Ｉ_Ｐが定まると、それに応じてコイル電流がゼロに戻るまでの時間が予測可能となる。図１に示したように、初期位置検出回路１０６により初期位置検出を行う際には、正のステップ電圧Ｖ_Ｐを印加した後、コイル電流Ｉ_Ｕがゼロとなるまで待機した後に、負のステップ電圧Ｖ_Ｎを印加する必要がある。従来では、マージンをとってこの待機時間を十分に長くとる必要があり、起動時間が長くなっていた。これに対して、本実施の形態では、保持したしきい値Ｉ_Ｐｋに応じた待機時間を、パラメータとして初期位置検出回路１０６に与えることができる。これにより、従来のマージンが不要となり、初期位置検出回路１０６による初期位置検出の時間を短縮できる。

なお、図４のフローチャートにおいて、各処理の順序は適宜入れ換え、あるいは修正することができる。
第２時間τ₋を測定した後に、第１時間τ_＋を測定してもよい。

第１時間τ_＋と第２時間τ₋の差分を演算する処理は、すべてのｉ、ｊに対する測定が終了した後に、まとめて行ってもよい。

ステップＳ１１８を省略し、代わりにステップＳ１２０において、Δτ_１１，Δτ_１２，Δτ_１３，Δτ_２１，Δτ_２２，Δτ_２３，…Δτ_Ｎ１，Δτ_Ｎ２，Δτ_Ｎ３のうち、最大値をとるΔτ_ｋｊを判定し、しきい値Ｉ_Ｐｋを保持してもよい。

また変数ｉのループＳ１００と、変数ｊのループＳ１０４は入れ換えてもよい。すなわち、Ｕ相についてしきい値を変化させるループを実行し、Ｖ相についてしきい値を変化させるループを実行し、Ｗ相についてしきい値を変化させるループを実行してもよい。

また、図４では、しきい値Ｉ_Ｐを最小値Ｉ_Ｐ１から最大値Ｉ_ＰＮに向かって変化させたが、反対に最大値Ｉ_ＰＮから最小値Ｉ_Ｐ１に向かって変化させてもよい。この場合、ループＳ１００の変数ｉの初期値をＮとし、ループ毎に変数ｉをデクリメント（ｉ−−）させればよい。

あるいは、フローチャートは以下のように修正してもよい。図６は、変形例に係るキャリブレーションシーケンスのフローチャートである。はじめに変数ｉが１に初期化される。ステップＳ１０２〜Ｓ１１８については図４と同様である。ステップＳ１１８において差分Δτ_ｉが取得されると、その値が所定のしきい値時間τ_ＴＨと比較される（Ｓ２０２）。そしてΔτ_ｉ＞τ_ＴＨとなると（Ｓ２０２のＹ）、そのときのしきい値Ｉ_Ｐｉをパラメータとして保持する（Ｓ２０４）。Δτ_ｉ＜τ_ＴＨであるとき（Ｓ２０２のＮ）、変数ｉがインクリメントされ（Ｓ２０６）、ステップＳ１０２に戻る。

図６のフローチャートでは、差分Δτ_ｉの最大値を見つけるためにループＳ１００を繰り返す代わりに、ある程度大きなしきい値時間τ_ＴＨを定めておき、それを超える差分Δτ_ｉが得られた時点でループを終了し、そのときのしきい値Ｉ_Ｐｉをパラメータとする。これにより、パラメータの自動生成に要する時間をさらに短縮できる。

また、図６のフローチャートにおいてパラメータとして保持されるしきい値Ｉ_Ｐｉは、可能な限り小さくなるため、図４のフローチャートで得られるしきい値Ｉ_Ｐｋより小さくなりうる。この場合には、初期位置検出回路１０６による初期位置検出においてモータ２に流す電流を低減でき、消費電力を低減できる。これは駆動回路１００およびモータ２が、バッテリ駆動の電子機器に搭載される場合に、非常に有利な特徴となる。

最後に駆動回路１００の用途を説明する。駆動回路１００は、モータ２とともにさまざまな電子機器５００に搭載することができる。図７（ａ）、（ｂ）は、電子機器５００の例を示す図である。図７（ａ）の電子機器５００は、光ディスクやＨＤＤ（ハードディスクドライブ）などの記憶装置５００ａである。記憶装置５００ａは、光ディスクや磁気ディスクなどの記憶媒体５０２、記憶媒体５０２を回転させるスピンドルモータ５０４、スピンドルモータ５０４を駆動する駆動回路１００を備える。そのほか記憶装置５００ａは、ピックアップやレンズ、ピックアップやレンズなどを駆動するアクチュエータなどを含みうる。

図７（ｂ）の電子機器５００は、コンピュータなどの電子計算機５００ｂである。電子計算機５００ｂは、ＣＰＵ（Central Processing Unit）やＧＰＵ（Graphics Processing Unit）などのプロセッサ５１０と、プロセッサ５１０に取り付けられたヒートシンク５１２、ヒートシンク５１２と対向して設けられたファンモータ５１４と、ファンモータ５１４を駆動する駆動回路１００を備える。

そのほか、駆動回路１００は、永久磁石付きのブラシレスＤＣモータを搭載するさまざまな電子機器、たとえばＯＡ機器や産業機器にも用いることができる。

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。

（第１の変形例）
実施の形態では主として三相モータを説明したが、本発明において相数は特に限定されない。

（第２の変形例）
駆動回路１００は、生成したパラメータＳ４を不揮発的に保持する不揮発性メモリを含んでもよい。

（第３の変形例）
図３のパラメータ自動生成回路１１０において、電流検出信号Ｖ_ＩＳをデジタル値に変換するＡ／Ｄコンバータを設け、デジタル信号処理によって、図３のパラメータ自動生成回路１１０と等価的な処理を行ってもよい。

（第４の変形例）
実施の形態では、Ｕ，Ｖ，Ｗ相で共通のパラメータ（しきい値Ｉ_Ｐ）を用いる場合を説明したが、Ｕ，Ｖ，Ｗ相ごとに異なるしきい値Ｉ_ＰＵ，Ｉ_ＰＶ，Ｉ_ＰＷを決定してもよい。すなわちＵ−Ｖ端子間、Ｖ−Ｗ端子間、Ｗ−Ｕ端子間それぞれについて、差分時間Δτ（＝τ_＋−τ₋）を最大とするしきい値ＩＰ_Ｕ，Ｉ_ＰＶ，Ｉ_ＰＷを検出してもよい。

実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。

１００…駆動回路、１０２…駆動信号生成回路、１０４…駆動段、１０６…初期位置検出回路、１１０…パラメータ自動生成回路、２…モータ、５００…電子機器、５００ａ…記憶装置、５０２…記憶媒体、５０４…スピンドルモータ、５００ｂ…電子計算機、５１０…プロセッサ、５１２…ヒートシンク、５１４…ファンモータ。

Claims (13)

1. ブラシレスＤＣモータの駆動回路であって、
   各相の駆動信号を生成する駆動信号生成回路と、
   各相の前記駆動信号にもとづいて前記ブラシレスＤＣモータを駆動する駆動段と、
   前記ブラシレスＤＣモータの起動時に、インダクティブセンス方式によりロータの初期位置を検出する初期位置検出回路と、
   前記初期位置検出回路が使用するパラメータを決定するパラメータ自動生成回路と、
   を備え、
   前記パラメータ自動生成回路は、
   しきい値を変化させながら、各しきい値において、（i）前記駆動段が前記ブラシレスＤＣモータの１組の端子間に第１極性の電圧を印加したときに、コイル電流が前記しきい値に達するまでの第１時間と、（ii）前記駆動段が前記１組の端子間に第２極性の電圧を印加したときに、前記コイル電流が前記しきい値に達するまでの第２時間を測定し、
   前記第１時間と前記第２時間の差が最大となるときの前記しきい値を、前記初期位置検出回路が使用する前記パラメータとして保持することを特徴とする駆動回路。
2. ブラシレスＤＣモータの駆動回路であって、
   各相の駆動信号を生成する駆動信号生成回路と、
   各相の前記駆動信号にもとづいて前記ブラシレスＤＣモータを駆動する駆動段と、
   前記ブラシレスＤＣモータの起動時に、インダクティブセンス方式によりロータの初期位置を検出する初期位置検出回路と、
   前記初期位置検出回路が使用するパラメータを決定するパラメータ自動生成回路と、
   を備え、
   前記パラメータ自動生成回路は、
   しきい値を変化させながら、各しきい値において、（i）前記駆動段が前記ブラシレスＤＣモータの１組の端子間に第１極性の電圧を印加したときに、コイル電流が前記しきい値に達するまでの第１時間と、（ii）前記駆動段が前記１組の端子間に第２極性の電圧を印加したときに、前記コイル電流が前記しきい値に達するまでの第２時間を測定し、
   前記第１時間と前記第２時間の差が所定値を超えたときの前記しきい値を、前記初期位置検出回路が使用する前記パラメータとして保持することを特徴とする駆動回路。
3. 前記パラメータ自動生成回路は、前記しきい値を所定の最小値から最大値に向けて変化させることを特徴とする請求項２に記載の駆動回路。
4. 前記パラメータ自動生成回路は、
   前記パラメータとして保持した前記しきい値に応じて、前記初期位置検出回路がロータの初期位置を検出する際に、前記第１極性の電圧を発生してから、前記第２極性の電圧を発生するまでの待機時間を決定し、前記初期位置検出回路が使用する前記パラメータとして保持することを特徴とする請求項１から３のいずれかに記載の駆動回路。
5. 前記パラメータ自動生成回路は、前記ブラシレスＤＣモータの１組の端子を、少なくとも２回、切りかえることを特徴とする請求項１から４のいずれかに記載の駆動回路。
6. 前記ブラシレスＤＣモータは三相であり、前記パラメータ自動生成回路は、１組の端子を、Ｕ−Ｖ端子、Ｖ−Ｗ端子、Ｗ−Ｕ端子の３通りで切りかえることを特徴とする請求項１から４のいずれかに記載の駆動回路。
7. ひとつの半導体基板に一体集積化されることを特徴とする請求項１から６のいずれかに記載の駆動回路。
8. ブラシレスＤＣモータと、
   前記ブラシレスＤＣモータを駆動する請求項１から７のいずれかに記載の駆動回路と、
   を備えることを特徴とする電子機器。
9. ブラシレスＤＣモータのロータの初期位置をインダクティブセンス方式により検出する際に使用するパラメータの生成方法であって、
   しきい値を変化させながら、各しきい値において第１時間および第２時間を測定するステップであって、（i）前記第１時間は、前記ブラシレスＤＣモータの１組の端子間に第１極性の電圧が印加されたときのコイル電流が前記しきい値に達するまでの時間であり、（ii）前記第２時間は、前記１組の端子間に第２極性の電圧が印加されたときのコイル電流が前記しきい値に達するまでの時間である、ステップと、
   前記第１時間と前記第２時間の差が最大となるときの前記しきい値を、前記パラメータとして保持するステップと、
   を備えることを特徴とする方法。
10. ブラシレスＤＣモータのロータの初期位置をインダクティブセンス方式により検出する際に使用するパラメータの生成方法であって、
    しきい値を変化させながら、各しきい値において第１時間および第２時間を測定するステップであって、（i）前記第１時間は、前記ブラシレスＤＣモータの１組の端子間に第１極性の電圧が印加されたときのコイル電流が前記しきい値に達するまでの時間であり、（ii）前記第２時間は、前記１組の端子間に第２極性の電圧が印加されたときのコイル電流が前記しきい値に達するまでの時間である、ステップと、
    前記第１時間と前記第２時間の差が所定値に達したときの前記しきい値を、前記パラメータとして保持するステップと、
    を備えることを特徴とする方法。
11. 前記しきい値を、所定の最小値から最大値に向けて変化させることを特徴とする請求項１０に記載の方法。
12. 前記パラメータとして保持した前記しきい値に応じて、前記ロータの初期位置を検出する際に、前記第１極性の電圧を発生してから、前記第２極性の電圧を発生するまでの待機時間を決定し、前記パラメータとして保持することを特徴とする請求項９から１１のいずれかに記載の方法。
13. 前記第１時間および前記第２時間を測定するステップにおいて、前記ブラシレスＤＣモータの前記１組の端子を、少なくとも２回、切りかえられることを特徴とする請求項９から１２のいずれかに記載の方法。

Images