JP6583569B1 - ブラックマトリクス基板及び表示装置 - Google Patents

Abstract

本発明のブラックマトリクス基板は、第１、第２面を有する透明基板と、前記第２面上の黒色誘電体層と、第１絶縁層と、該第１絶縁層上で、合金層等が導電性酸化物層で挟まれた第１導電パターンを含む第１導電層と、その上に第２絶縁層と、該第２絶縁層上の酸化物半導体層と、これらの上で、該第１導電パターンと同じ構造の第２導電パターンを含む第２導電層と、該第２導電層の上に透明樹脂層と、該樹脂層上に光吸収層と、薄膜トランジスタと、を備える。黒色誘電体層等は、カーボンを含み、平面視において第１及び第２導電パターンを覆い、第１導電パターンの一部は、薄膜トランジスタのゲート電極、薄膜トランジスタを駆動する走査線及び前記ゲート電極に接続された容量パターンを、第２導電パターンの一部は、薄膜トランジスタのソース電極、ドレイン電極、第一薄膜トランジスタの出力線を、酸化物半導体層の一部は、薄膜トランジスタのチャネル層を、構成し、前記容量パターンは、複数の開口部を具備し、第２絶縁層の一部は、ゲート絶縁層を構成する。

Description

本発明は、タッチセンシング機能を具備したブラックマトリクス基板、及び、このブラックマトリクス基板を用いた表示装置に関する。

静電容量方式によるタッチセンシング機能を備えたスマートフォンやタブレット端末等、指やポインタで、直接、表示画面に入力できる表示装置が一般的になりつつある。タッチセンシング機能として、液晶、マイクロＬＥＤ（微小なＬＥＤチップがマトリクス状に配列したＬＥＤディスプレイ）、有機ＥＬ（有機エレクトロルミネセンス）等のディスプレイ表面にタッチパネルを貼り付けたオンセル方式や、液晶や有機ＥＬの表示装置の内側にタッチセンシング機能を持たせたインセル方式が知られている。近年では、オンセル方式からインセル方式に移行しつつある。

指やペン等のポインタによるタッチセンシングにおいては、携帯端末機器等における一般的なタッチセンシングの他に、指紋の凹凸形状の検知による指紋認証、ペン入力、フェザータッチ入力（非接触に近い軽いタッチ入力）、基板に対して大きな押圧力を与えるタッチ入力といった、様々な検出が可能であり、かつ、基板に対する押圧力の許容範囲が広いタッチセンシングが要求されている。

タッチセンシングの方式には、自己容量タイプのタッチセンシング方式と、相互容量タイプのタッチセンシング方式が知られている。自己容量タイプのタッチセンシング方式は、ＩＴＯ等の透明導電膜で形成された複数の電極等が電気的に独立して形成された個々の電極パターンを用いて、各電極に発生する静電容量を検出する方式である。相互容量タイプのタッチセンシング方式は、Ｘ方向及びＹ方向にタッチセンシング配線（以下、タッチ配線と略称する）を並べ、Ｘ方向配線とＹ方向配線との間で発生する静電容量を検出する方式である。

インセル方式は、表示装置に外付けされたタッチパネルとは異なり、液晶層などの表示機能層に近い位置にタッチ配線が形成された構造を有する。インセル方式は、タッチパネルのような余分な部材が不要であるため、薄くて軽量な表示装置や電子機器を提供することができる。特に、ＴＦＴ（薄膜トランジスタ）を具備するアレイ基板にタッチ配線を貼り合わせたインセル方式では、タッチ配線が液晶層などの表示機能層に近い位置に設けられている。このため、表示機能層を駆動する薄膜トランジスタを構成するゲート配線やソース配線などの配線と、タッチ配線との間で寄生容量が生成されやすく、薄膜トランジスタがノイズの影響を受け易い。

指によるタッチ入力の他、ペンによるタッチ入力、或いは、指紋認証を実現可能とするには、例えば、Ｘ方向及びＹ方向のそれぞれに延線される複数のタッチ配線の配線密度を高めた構造が必要となる。この場合、高精細の液晶表示装置と同程度、例えば、２４００画素×１２００画素といった画素数が必要になってくる。また、上記したようにペンによるタッチ入力が可能なタッチスクリーンを実現するためには、Ｘ方向及びＹ方向のそれぞれに延線される複数のタッチ配線の配線密度を高めた構造が必要となる。この構造は、有効表示画面の面積を増やす狭額縁構造に適用することができる。

また、ペン入力のタッチセンシングに関して、例えば、表示装置内に電磁誘導センサ基板が配設され、電池を備えたスタイラスペンを用いて表示装置の表示面にペン入力を行うタブレット端末等が市販されている。しかしながら、電磁誘導方式のペン入力では、電磁誘導センサ基板やスタイラスペン等の余分な部材が必要となる問題がある。

静電容量方式のタッチセンシング技術は、指紋認証技術として古くから検討されてきている。特許文献１には、格子状に配置したＭＯＳ−ＦＥＴを用いた指紋入力装置が開示されている。しかしながら、特許文献１は、透明基板上に形成されるタッチパネル構成を開示していない。

特許文献２は、複数のトランジスタを用いたタッチセンシング技術が適用された液晶表示装置を開示している。しかしながら、特許文献２においては、段落［００２６］〜［００３０］及び図２に示すように、センサ回路４５は、トランジスタＭ３と容量素子ＣＳ１とを有する。電極ＥＣＳは、電極ＣＯＭと重なり、電極ＣＳ１は、電極ＥＣＳ、電極ＣＯＭ、及び絶縁層６５で構成される。電極ＥＣＳ及び電極ＣＯＭは、透光性を有する導電膜であり、構成が複雑である。液晶駆動を行う表示装置において電極ＥＣＳ及び電極ＣＯＭが透光性を有する導電膜で形成されている場合、別な問題がある。この点については、後述する。

特許文献３においては、請求項３及び段落［００４０］〜［００４３］に開示されるように、第１ラインと第２ラインとの間における静電容量結合によってタッチセンシングを行う。また、段落［００６６］に記載されているように、第１ラインの主要部である第１ブロック、及び、第２ラインの主要部である第２ブロックの各々は、透明導電層をパターニングすることで形成されている。透明導電層としては、ＩＴＯ、ＩＺＯ、ＩＴＺＯが例示されている。特許文献３に開示された技術は、第１ラインと第２ラインとの間における静電容量の変化を検出する相互容量方式のタッチセンシング技術であると言い換えることができる。特許文献３が開示する方法において、第１ライン及び第２ラインのパターン形成工程と、第２ブリッジのパターン形成とが必要であり、形成工程が複雑である。また、第１ライン及び第２ラインの主要部は、高い抵抗値を有する透明導電層であることから、時定数の大きなタッチセンシングが行われるため、好ましくない。タッチ信号の応答が遅くなり、かつ、高いＳ／Ｎ比（シグナルとノイズとの比）を期待しにくい。第１ブロックと第２ブロックが透明導電層（あるいは透光性を有する導電膜）である場合は、別な問題がある。この点については、後述する。

特許文献４においては、請求項１７に開示されるように、１対の配線のうち一方が検出配線として機能し、他方が駆動配線として機能するタッチセンシング技術を開示している。特許文献４の図４、図５、及び段落［０１０８］の開示が代表的な配線事例である。換言すれば、特許文献３及び特許文献４は、共に相互容量方式のタッチセンシング技術を開示している。しかしながら、特許文献４は、銅層あるいは銅合金層が導電性酸化物で挟持された構成を有する導電パターンを開示しておらず、１個以上の開口部を具備するキャパシタパターンに導電パターンが用いられた構造を開示しておらず、かつ、キャパシタパターンが延線して薄膜トランジスタのゲート電極を構成する構造も開示していない。

日本国特許第３４１８４７９号公報 日本国特開２０１５−２１５６０６号公報 日本国特開２０１３−２２２２０２号公報 日本国特開２０１７−５４９２６号公報

本発明は、上記の課題に鑑みてなされたものであって、指やペン等のポインタによる一般的なタッチセンシングの他に、指紋の凹凸形状の検知による指紋認証等が可能なタッチセンシング機能を備えたブラックマトリクス基板、このブラックマトリクス基板を用いた表示装置を提供する。また、透明導電膜（透明電極）を用いることなく、かつ、余分な部材を用いずに簡単な構成を有するブラックマトリクス基板を提供する。

本発明の第１態様に係るブラックマトリクス基板は、第１面と第２面とを有する透明基板と、前記第２面上に設けられた黒色誘電体層と、前記黒色誘電体層上に設けられた第１絶縁層と、前記第１絶縁層上に設けられ、金属層あるいは合金層が導電性酸化物層で挟持された構成を有する第１導電パターンを含む第１導電層と、前記第１導電パターン上に設けられた第２絶縁層と、前記第２絶縁層上に設けられた酸化物半導体層と、前記酸化物半導体層及び前記第２絶縁層上に設けられ、金属層あるいは合金層が導電性酸化物層で挟持された構成を有する第２導電パターンを含む第２導電層と、前記第２導電パターン上に設けられた透明樹脂層と、前記透明樹脂層上に設けられた光吸収層と、第１ゲート電極、第１ソース電極、第１ドレイン電極、第１チャネル層、及びゲート絶縁層を有する第１薄膜トランジスタと、を備え、前記黒色誘電体層は、カーボンを含み、かつ、前記第１面から見た平面視において前記第１導電パターン及び前記第２導電パターンを覆う構成を有し、前記光吸収層は、カーボンを含み、かつ、前記第２面から見た平面視において前記第１導電パターン及び前記第２導電パターンを覆う構成を有し、前記第１導電パターンの一部は、前記第１ゲート電極を構成し、前記第２導電パターンの一部は、前記第１ソース電極及び前記第１ドレイン電極を構成し、前記酸化物半導体層の一部は、前記第１チャネル層を構成し、前記第１導電パターンの一部は、前記第１薄膜トランジスタを駆動する走査線を構成し、前記第２導電パターンの一部は、前記第１薄膜トランジスタの出力線を構成し、前記第１導電パターンの一部は、前記第１ゲート電極に接続されたキャパシタパターンを構成し、前記キャパシタパターンは、平面視において、１個以上の第１開口部を具備し、前記第２絶縁層の一部は、前記ゲート絶縁層を構成する。

本発明の第１態様に係るブラックマトリクス基板は、前記第１ゲート電極と電気的に繋がる第２ゲート電極、第２ソース電極、前記第２ゲート電極と電気的に繋がる第２ドレイン電極、第２チャネル層、及びゲート絶縁層を有する第２薄膜トランジスタを備え、前記第１導電パターンの一部は、前記第２ゲート電極を構成し、前記第２導電パターンの一部は、前記第２ソース電極及び前記第２ドレイン電極を構成し、前記酸化物半導体層の一部は、前記第２チャネル層を構成し、前記第２絶縁層の一部は、前記第２薄膜トランジスタの前記ゲート絶縁層を構成してもよい。

本発明の第１態様に係るブラックマトリクス基板においては、平面視において、前記走査線は第１方向に平行に延線し、前記出力線は前記第１方向と直交する第２方向に平行に延線し、前記キャパシタパターンは、前記走査線と前記出力線とで区画される領域内に配設されてもよい。

本発明の第１態様に係るブラックマトリクス基板においては、前記第１開口部は、矩形あるいは平行四辺形の形状を有する開口部であり、前記黒色誘電体層及び前記光吸収層の各々は、前記開口部と相似する矩形あるいは平行四辺形である第２開口部を有し、前記第２開口部の中心位置は、前記第１開口部の中心位置と重なってもよい。

本発明の第１態様に係るブラックマトリクス基板においては、前記黒色誘電体層は、カーボンと、少なくとも金属酸化物で構成された誘電体の微粒子と、を含む樹脂分散体であってもよい。

本発明の第１態様に係るブラックマトリクス基板においては、前記金属酸化物で構成された誘電体は、フォルステライト、酸化アルミニウム、及び酸化チタンからなる群より選ばれる１以上の常誘電体の微粒子を少なくとも含んでもよい。

本発明の第１態様に係るブラックマトリクス基板においては、前記黒色誘電体層は、カーボンと、少なくとも、酸化チタン、窒化チタン、及び酸窒化チタンからなる群より選ばれる１以上の微粒子とを含んでもよい。

本発明の第１態様に係るブラックマトリクス基板においては、前記黒色誘電体層は、カーボン濃度の異なる２層の樹脂分散体で構成され、前記２層の樹脂分散体のうち少なくともいずれか一方の樹脂分散体は、金属酸化物で構成された誘電体を含んでもよい。

本発明の第１態様に係るブラックマトリクス基板においては、前記導電性酸化物層は、酸化インジウムを含んでもよい。

本発明の第１態様に係るブラックマトリクス基板においては、前記酸化物半導体層は、酸化インジウムと、酸化アンチモン及び酸化ビスマスのうち少なくともいずれか１つと、を含んでもよい。

本発明の第１態様に係るブラックマトリクス基板においては、前記酸化物半導体層は、酸化セリウム及び酸化錫のうち少なくともいずれか１つを含んでもよい。

本発明の第２態様に係る表示装置は、第１態様に係るブラックマトリクス基板と、薄膜トランジスタアレイが配置された基板面を有するアレイ基板と、表示機能層と、を備え、前記表示機能層を介して、前記ブラックマトリクス基板の第２面と前記アレイ基板の前記基板面とが互いに向かい合うよう貼り合わせてなる。

本発明の態様によれば、指やペン等のポインタによる一般的なタッチセンシングの他に、指紋の凹凸形状の検知による指紋認証等が可能なタッチセンシング機能を備えたブラックマトリクス基板、このブラックマトリクス基板を用いた表示装置を提供する。また、透明導電膜（透明電極）を用いることなく、かつ、余分な部材を用いずに簡単な構成を有するブラックマトリクス基板を提供することができる。

本発明の第１実施形態に係るブラックマトリクス基板の構成を示す部分拡大図であり、キャパシタパターン及び薄膜トランジスタ（第１薄膜トランジスタ）を含むセンサユニット（単位セル）を示す回路図である。 図１に示すＡ−Ａ’線に沿うセンサユニットを示す断面図である。 本発明の第１実施形態に係るブラックマトリクス基板の構成を示す部分拡大図であり、黒色誘電体層上に配設される第１導電層の第１導電パターン及び第２導電層の第２導電パターンの配置を示す平面図である。 図３に示すＢ−Ｂ’線に沿うセンサユニットを示す断面図である。 図３に示すＣ−Ｃ’線に沿うセンサユニットを示す断面図である。 本発明の第１実施形態に係るブラックマトリクス基板を示す部分拡大図であり、黒色誘電体層上において第１絶縁層上に配設される導電層の構造を示す断面図である。 本発明の第１実施形態に係るブラックマトリクス基板の構成を示す部分拡大図であり、ブラックマトリクス基板の第１面に指等のポインタが接触したときの状況を説明する断面図である。 本発明の第１実施形態の変形例に係るブラックマトリクス基板を示す図であって、カーボン濃度の異なる樹脂分散体の層を、第２面と黒色誘電体層との間に挿入した場合において、可視光の反射の状況を説明する断面図である。 本発明の第１実施形態の変形例に係るブラックマトリクス基板を構成するセンサユニットを示す回路図である。 本発明の第１実施形態の変形例に係るブラックマトリクス基板を構成するセンサユニットを示す回路図である。 本発明の第１実施形態の変形例に係るブラックマトリクス基板を示す部分拡大図であり、黒色誘電体層上に配設される第１導電層の第１導電パターン及び第２導電層の第２導電パターンの配置を示す平面図である。 本発明の第２実施形態に係る表示装置を示す図であって、本発明の第１実施形態に係るブラックマトリクス基板が適用されたマイクロＬＥＤ表示装置を部分的に示す断面図である。 本発明の第２実施形態に係る表示装置を示す図であって、マイクロＬＥＤを搭載したアレイ基板の部分断面図である。 本発明の第２実施形態に係る表示装置を示す図であって、図１３の符号Ｃで示された領域の拡大断面図である。 本発明の第２実施形態に係る表示装置を示す図であって、図１３に示す第１薄膜トランジスタの拡大断面図である。 本発明の第２実施形態に係る表示装置に適用されるマイクロＬＥＤを駆動する薄膜トランジスタを備えた代表的な回路図である。 本発明の第３実施形態に係る表示装置を示す図であって、ブラックマトリクス基板が適用された有機ＥＬ表示装置を部分的に示す断面図である。 本発明の第３実施形態に係る表示装置を示す図であって、有機ＥＬ層を搭載したアレイ基板の部分断面図である。 本発明の第４実施形態に係る表示装置を示す図であって、ブラックマトリクス基板が適用された液晶表示装置を部分的に示す断面図である。 本発明の第４実施形態に係る表示装置に適用される液晶層を駆動する薄膜トランジスタを備えた代表的な回路図である。 従来の水平配向液晶（ＦＦＳモード）を採用した液晶表示装置を部分的に示す断面図であって、画素電極と共通電極との間に液晶駆動電圧を印加した時の、等電位線の状況を説明する断面図である。 従来の水平配向液晶（ＦＦＳモード）を採用した液晶表示装置を部分的に示す断面図であって、基板の透明樹脂層上に透明電極が配設された場合の等電位線の状況を説明する断面図である。

以下、図面を参照しながら本発明の実施形態について説明する。
以下の説明において、同一又は実質的に同一の機能及び構成要素には、同一の符号を付し、その説明を省略又は簡略化し、或いは、必要な場合のみ説明を行う。各図においては、各構成要素を図面上で認識し得る程度の大きさとするため、各構成要素の寸法及び比率を実際のものとは適宜に異ならせてある。必要に応じて、図示が難しい要素、例えば、半導体のチャネル層を形成する複数層の構成、また、導電層を形成する複数層の構成等の図示や一部の図示が省略されている。

また、本発明の実施形態を分かり易く説明するため、電気的な回路要素、表示機能層などの図示を簡略化することがある。

以下に述べる各実施形態においては、特徴的な部分について説明し、例えば、通常の電子機器に用いられている構成要素と本実施形態に係る電子機器との差異がない部分については説明を省略することがある。

なお、明細書中において、文言「第１面から見た平面視」は、透明基板の第２面（裏面）に積層された黒色誘電体層、導電パターン、及び光吸収層を、観察者が第１面から見た平面視を意味する。また、文言「第２面から見た平面視」は、透明基板の第２面に積層された導電パターン及び黒色誘電体層を、第２面（観察者の視認面とは反対の面）から見た平面視を意味する。文言「第１面から見た平面視」と文言「第２面から見た平面視」とが、実質、等価である場合は、単に「平面視」と言う。

また、明細書中において、「第１」や「第２」等の序数詞は、構成要素の混同を避けるために付しており、数量を限定しない。第１導電パターンと第２導電パターンは、単に導電パターン、あるいは導電層と呼称することがある。なお、上記導電層（導電パターン）はいずれも、金属層あるいは合金層が導電性酸化物層で挟持された３層構成を有する。

本発明の実施形態において、表示装置が備える「表示機能層」には、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）と呼称される複数の発光ダイオード素子、ＯＬＥＤとも呼称される複数の有機ＥＬ（有機エレクトロルミネセンス）素子、或いは液晶層のいずれかを用いることができる。

（第１実施形態）
（ブラックマトリクス基板の回路構成）
図１は、本発明の第１実施形態に係るブラックマトリクス基板の構成を示す部分拡大図であり、キャパシタパターン及び薄膜トランジスタ（第１薄膜トランジスタ）を含むセンサユニット（単位セル）を示す回路図である。図１に示す回路図においては、説明を分かり易くするため、区画領域１９の構成として、最少の素子構成が示されている。即ち、図１は、区画領域１９内に第１薄膜トランジスタ３１を１つのみを含む最小の素子構成を例示している。
なお、図１は、回路図を示しているが、後の説明を分かり易くするために、３個の開口部９によってキャパシタパターン１２が構成されている実際の形状、即ち、センサユニットの概略構成を示している。キャパシタパターン１２は、走査線と出力線とで区画される区画領域１９（領域）内に配設されている。

（区画領域）
区画領域１９は、薄膜トランジスタを駆動する走査線１３と、薄膜トランジスタから出力信号が付与される出力線２１とによって区切られる領域である。なお、後述するように、表示領域の最外周に限定すれば、走査線１３もしくは出力線２１の一方が配置されていないセンサユニットも存在するが、本発明の実施形態では、このようなセンサユニットも同様に「センサユニット」として扱う。また、センサユニットは、「タッチセンシングに関わる検知ユニット」と称することもできる。

また、後述するように、黒色誘電体層、金属層あるいは合金層が導電性酸化物で挟持された導電層（導電パターン）、光吸収層、薄膜トランジスタ、１個のキャパシタパターン等で構成されるセンサユニットを単位セルと定義している。ブラックマトリクス基板上には、複数の単位セルがマトリクス状に配列している。以下の説明では、センサユニットあるいは単位セルを説明の技術用語として用いることがある。センサユニットあるいは単位セルは、キャパシタが形成される領域、即ち、走査線と出力線で区画される領域と同義である。
平面視において、走査線は第１方向に平行に延線し、出力線は第１方向と直交する第２方向に平行に延線している。

（センサユニット）
図１に示すように、センサユニットＳＵは、第１導電パターン１０、第２導電パターン２０、及び第１薄膜トランジスタ３１を含む。
第１薄膜トランジスタ３１は、第１ゲート電極１１、第１ソース電極２２、第１ドレイン電極２３、第１チャネル層１６（後述、酸化物半導体層）、及びゲート絶縁層（後述、第２絶縁層４８）を有する。第１ソース電極２２は、コンタクトホール２９を介して、走査線１３に接続されている。第１ドレイン電極２３は出力線２１と繋がっている。

第１ドレイン電極２３は、出力線２１と接続されている。出力線２１、第１ソース電極２２、及び第１ドレイン電極２３は、第２導電パターン２０を構成する。換言すれば、第２導電パターン２０は第２導電層で形成され、第１導電パターン１０は第１導電層で形成される。
第１導電パターン１０、第２導電パターン２０は、単に導電パターンと呼称することがある。第１導電層及び第２導電層は、単に導電層と呼称することがある。導電層は、後述するように、金属層あるいは合金層が導電性酸化物層で挟持された構成を指す。

（第１導電層）
第１ゲート電極１１、キャパシタパターン１２（キャパシタ電極）、及び走査線１３は、第１導電パターン１０を有する第１導電層を構成する。キャパシタパターン１２は、平面視において、１個以上の開口部９（第１開口部）を具備する。
開口部９の形状は、図１に示す矩形に限らず、平行四辺形であってもよい。

キャパシタパターン１２は、第１ゲート電極１１と接続されている。キャパシタパターン１２は、指などのポインタが第１面１に接触又は近接したときの静電容量の変化を、信号として第１薄膜トランジスタ３１に供給する。この意味で、キャパシタパターン１２をキャパシタ電極と言い換えてもよい。

図１において、符号Ｒ，Ｇ，Ｂは、ブラックマトリクス基板がカラー表示を行う表示装置に適用された場合において、ブラックマトリクス基板に対向する（ブラックマトリクス基板に貼り合わされる）アレイ基板の赤色画素Ｒ、緑色画素Ｇ、及び青色画素Ｂに各々対応する。即ち、キャパシタパターン１２は、表示に用いられる１個以上の画素の大きさに対応した大きさを有する。例えば、赤・緑・青の３画素による画像表示の場合は、キャパシタパターンの大きさは３の整数倍であればよい。例えば、赤・緑・青・白の４画素による画像表示の場合は、キャパシタパターンの大きさを４の整数倍とすることができる。後述する第４実施形態においては、ブラックマトリクス基板の開口部９に赤色画素、緑色画素、青色画素を含むカラーフィルタが配置された構成が例示されている。

（第２導電層）
出力線２１、第１ソース電極２２、及び第１ドレイン電極２３は、第２導電パターン２０を有する第２導電層を構成する。なお、走査線及び出力線の役割（機能）は、入れ替えることができる。また、ソース電極及びドレイン電極の役割（機能）は、入れ替えることができる。つまり、図１において、符号１３が出力線、符号２１が走査線、符号２２が第１ドレイン電極、符号２３が第１ソース電極であってもよい。

（第１導電層及び第２導電層の構造）
第１導電層及び第２導電層は、金属層あるいは合金層が導電性酸化物層で挟持された構成を有する。
第１導電層を構成する第１ゲート電極１１、キャパシタパターン１２、走査線１３、及び第２導電層を構成する出力線２１は、導電性に優れた金属あるいは合金で構成されているため、静電容量検知の応答性、Ｓ／Ｎ比を改善することができる。上述したように高い導電率を有する金属としては、銀、銅、アルミニウム等が挙げられる。信頼性を考慮して、銀合金、銅合金、アルミニウム合金が採用されてもよい。キャパシタパターン１２、走査線１３、及び出力線２１の構成として、金属層あるいは合金層が導電性酸化物層で挟持された導電層（導電パターン）を用いることで、以下に示す複数のメリットが得られる。

第１のメリット：
例えば、導電層の構造として銅合金の単層を有する配線（銅合金配線）が採用されている場合（導電性酸化物を用いない構成の場合）、指などのポインタが有する静電容量の大きさによっては、静電破壊が発生し、銅合金配線の欠けや剥がれを生じることがある。更に、銀、銅、又は銅合金は、樹脂やガラスに対する密着力が不十分である。
これに対し、本実施形態においては、金属層あるいは合金層が導電性酸化物層で挟持された導電層が採用されている。導電性酸化物は、銀、銅、又は銅合金等に対する密着性が極めて高く、さらに、樹脂やガラスに対する密着性が極めて高い。このため、静電破壊に起因する銅合金配線の欠けや剥がれを生じることは殆どない。

第２のメリット：
例えば、導電層の構造として銀合金配線あるいは銅合金配線が採用されている場合（導電性酸化物を用いない構成の場合）、銀や銅が樹脂やガラス基材に対して拡散し、信頼性の低下をもたらすことがある。特に、製造工程が２５０℃を超える処理工程を有する場合は、銅や銅合金が酸化し易い。
これに対し、本実施形態のように金属層あるいは合金層が導電性酸化物層で挟持された導電層が採用されている場合、導電性酸化物層が銀や銅のガラス基材に対する拡散を抑制し、銅の酸化を抑制する。

第３のメリット：
銀、銅、又は銅合金は、比較的柔らかい金属である。このため、銀、銅、又は銅合金で構成される配線は、タッチパネル端部における電気的実装の際に、傷がつき易い。
これに対し、本実施形態のように金属層あるいは合金層が導電性酸化物層で挟持された導電層が採用されている場合、導電性酸化物はセラミック材料の一つでもあるため、導電性酸化物層が銅、銀合金、又は銅合金を挟持することで、硬く、確実な実装が可能となる。

第４のメリット：
本実施形態では、コンタクトホール２９を介して、第１ソース電極２２が走査線１３に電気的に接続されている。導電性酸化物層によって、コンタクトホール２９における良好な電気的接続が得られる。上述したように、銅や銅合金の表面においては、銅の酸化物が形成され易い。銅酸化物は、経時的に厚みを増やし、電気的実装を不安定にさせる。同様に、銀の表面においては、酸化物や硫化物が形成され易い。銅や銅合金が導電性酸化物層で挟持された構成においては、導電層（導電パターン）の表面に導電性酸化物層が形成され、オーミックコンタクトが可能となる。同様に、金属層あるいは合金層が導電性酸化物層で挟持された構成を有する導電層を薄膜トランジスタの構成に適用することも有効である。換言すれば、本発明の実施形態に係る導電層は、種々のＴＦＴ（薄膜トランジスタ）のソース配線、ソース電極、ドレイン電極、ゲート電極、ゲート配線、さらには、タッチセンシング配線などに適用できる。

（導電性酸化物層）
導電性酸化物層の材料としては、酸化インジウムを５０ａｔ％以上含む混合酸化物が適用できる。２層の導電性酸化物層によって銅層や銅合金層が挟持された３層構成を形成する方法としては、まず、例えば、ガラス等の基板上に、［混合酸化物層Ａ／銅合金層Ｂ／混合酸化物層Ｃ］で構成される３層を成膜する。その後、ウエットエッチング工程によって、３層が等しい線幅を有するように加工する。あるいは、ウエットエッチング工程によって、ガラス基板の表面上に順に形成される混合酸化物層Ａ、銅合金層Ｂ、及び混合酸化物層Ｃの線幅が、条件「混合酸化物層Ａの線幅 ＞ 銅合金層Ｂの線幅 ＞ 混合酸化物層Ｃの線幅」を満たすように、線幅が順に小さくなるように加工する必要がある。

通常、ＩＴＯ（酸化インジウム及び酸化錫を含む混合酸化物）は、酸化物が銅や銅合金より貴（ｎｏｂｌｅ）である。このため、選択的に銅がエッチングされてしまい、３層の線幅が上記条件を満たさない。そこで、酸化インジウムに、酸化亜鉛、酸化ガリウム、酸化アンチモンなどの易溶性の酸化物を添加することで腐食電位を調整し、腐食電位が揃った混合酸化物層を得る。

（金属層、合金層）
以下、金属層あるいは合金層について具体的に説明する。
本発明の実施形態に係る導電層（第１導電層、第２導電層）は、上述したように金属層あるいは合金層が導電性酸化物で挟持された３層構成を有する。金属層あるいは合金層としては、導電性に優れた銀、銅、アルミニウム、亜鉛等の金属、あるいは、上記金属の合金層を適用できる。以下、銅、銅合金を典型例として説明するが、本発明の実施形態に係る基本的な技術手段は、銀や亜鉛などの金属にも適用できる。

銅に添加する合金元素としては、銅合金層の比抵抗上昇率が１μΩｃｍ／ａｔ％以下の合金元素を選択することができる。銅合金層の比抵抗（電気抵抗率）は、１．９μΩｃｍ〜６μΩｃｍの範囲内にすることができる。

銅合金に添加される元素として、銅合金の電気抵抗率への影響の小さい電気抵抗率の小さい添加元素（銅の合金元素）は、パラジウム（Ｐｄ）、マグネシウム（Ｍｇ）、ベリリウム（Ｂｅ）、金（Ａｕ）、カルシウム（Ｃａ）、カドミウム（Ｃｄ）、亜鉛（Ｚｎ）、銀（Ａｇ）が挙げられる。このような元素を純銅に対して１ａｔ％添加したときの電気抵抗率の増加は、略１μΩｃｍ以下となる。カルシウム（Ｃａ）、カドミウム（Ｃｄ）、亜鉛（Ｚｎ）、銀（Ａｇ）を純銅に対して添加したときの電気抵抗率の増加は、０．４μΩｃｍ／ａｔ％以下である。このため、カルシウム（Ｃａ）、カドミウム（Ｃｄ）、亜鉛（Ｚｎ）、銀（Ａｇ）を合金元素として用いることが好ましい。経済性及び環境負荷を考慮すると、亜鉛及びカルシウムを合金元素として用いることが好ましい。亜鉛及びカルシウムは、各々、５ａｔ％まで、銅への合金元素として添加することができる。

銅層あるいは銅合金層の膜厚を１００ｎｍ以上或いは１５０ｎｍ以上とすると、導電層は可視光を殆ど透過しなくなる。したがって、本実施形態に係る導電層を構成する銅層あるいは銅合金層は、例えば、１００ｎｍ〜５００ｎｍの膜厚を有していれば、十分な遮光性を得ることができる。銅合金層の膜厚は、５００ｎｍを超えてもよい。なお、後述するように、上記導電層の材料は、後述するアレイ基板に設けられる配線や電極にも適用することができる。また、本実施形態においては、アクティブ素子（薄膜トランジスタ）と電気的に連携する配線の構造として、例えば、ゲート電極やゲート配線の構造として、導電性金属酸化物層によって銅合金層が挟持された積層構造を採用することができる。換言すれば、本発明の実施形態に係る導電層（導電パターン）に、導電性金属酸化物層によって銅合金層が挟持された積層構造を採用することができる。

（ブラックマトリクス基板の断面構造）
図２は、図１に示すＡ−Ａ’線に沿うセンサユニットＳＵ（単位セル）を示す断面図である。図２は、本発明の実施形態に係るブラックマトリクス基板１００を示す断面図と言い換えることができる。

ブラックマトリクス基板１００は、第１面１と第２面２とを具備する透明基板１０２（第１基板）を有する。
ブラックマトリクス基板１００に適用できる透明基板１０２の具体的な基板材料は、可視域において透明な材料であれば特に限定されない。サファイア基板、アルミノ珪酸塩ガラス製等の基板、アクリル基板、ポリエステルフィルム、ポリイミドフィルム、あるいは、偏光板に用いられるＴＡＣフィルムや、ＩＣカードに用いられる塩化ビニールをラミネートした樹脂基板等、種々な透明基板を用いることができる。しかしながら、ブラックマトリクス基板１００が指紋認証を行う装置に用いられる場合、ガラス基板のようにリジッドで、平面性や平坦度の精度の高い表面を有する基板であることが望ましい。

透明基板１０２の第２面２上には、黒色誘電体層３と第１絶縁層１７がこの順で積層されている。即ち、第２面２上に黒色誘電体層３が設けられており、第２面２の露出面（表面）と黒色誘電体層３の表面とを覆うように、黒色誘電体層３上に第１絶縁層１７が設けられている。さらに、第１絶縁層１７上には、第１導電パターン１０が設けられている。

第１導電パターン１０として、第１ゲート電極１１、キャパシタパターン１２、及び走査線１３が黒色誘電体層３上に形成されている。第１導電パターン１０（第１ゲート電極１１、キャパシタパターン１２、走査線１３を含む）及び第１絶縁層１７の露出面（表面）を覆うように第２絶縁層４８が積層されている。即ち、第１導電パターン１０上に第２絶縁層４８が設けられている。

第２絶縁層４８上には、第１透明樹脂層３７（透明樹脂層）が配設されている。即ち、第２導電パターン２０（第２導電層）上に透明樹脂層が設けられている。第１透明樹脂層３７上には、光吸収層８、第２透明樹脂層３８（樹脂層、接着層）が積層されている。第２透明樹脂層３８は、第１透明樹脂層３７の露出面（表面）と光吸収層８とを覆っている。

（第１絶縁層）
第１絶縁層１７の材料としては、後述するように二酸化ケイ素、窒化ケイ素、あるいは高誘電率の透明無機酸化物、透明窒化物を適用できる。第１透明樹脂層３７や第２透明樹脂層３８の材料としては、アクリル樹脂、ポリイミド樹脂、ベンゾシクロブテン樹脂、ポリアミド樹脂等を用いてもよい。あるいは、低誘電材料（ｌｏｗ−ｋ材料）を用いることができる。第１透明樹脂層３７と光吸収層８との界面に、平面視、第１透明樹脂層３７と同じパターンを有する導体層が挿入されてもよい。この導体層は、必要に応じて接地し、導体層とキャパシタパターン１２との間で、補助的な容量を形成してもよい。

第１絶縁層１７は、例えば、１ｎｍ〜１０００ｎｍの膜厚を有してもよい。第１絶縁層１７の材料として、二酸化ケイ素、酸化窒化ケイ素、酸化セリウムや酸化チタンの１以上を含む酸化物層としてもよい。キャパシタパターン１２と第１絶縁層１７との間の界面において高い比誘電率を有する材料で第１絶縁層１７が形成されてもよい。

第１絶縁層１７を構成する材料は、特に限定する必要ないが、酸化ケイ素、酸化窒化ケイ素、窒化ケイ素などを例示できる。第１絶縁層１７の厚みについても限定する必要ないが、例えば、１ｎｍ〜１０００ｎｍの範囲が例示できる。

（黒色誘電体層）
本発明の実施形態に係る黒色誘電体層３は、カーボンを含む。具体的に、黒色誘電体層３は、カーボンを樹脂に分散した分散体、或いは、カーボンに対してさらに金属酸化物等の微粒子である誘電体が分散された分散体で構成されている。即ち、黒色誘電体層３は、カーボンと、少なくとも金属酸化物で構成された誘電体の微粒子とを含む樹脂分散体で構成されてもよい。黒色誘電体層３は、平面視において第１導電パターン１０及び前記第２導電パターン２０を覆う構成を有する。なお、以下の記載において、微粒子を単に粉末と呼称することがある。

黒色誘電体層３におけるカーボン等の分散状態、濃度、組成、膜厚等を調整することにより、例えば、１０〜７００といった高い比誘電率を有するように、黒色誘電体層３の電気特性を調整することが可能である。カーボンの分散状態を調整したり、強誘電体の微粒子や常誘電体の微粒子を黒色誘電体層３に添加したりすることによって、黒色誘電体層３の比誘電率を１５０以上にすることができる。

しかしながら、黒色誘電体層３の誘電損失（ｔａｎδ）によって消費電力の増加が問題となる電子機器に本実施形態に係るブラックマトリクス基板が適用される場合（例えば、モバイル機器）、黒色誘電体層３の比誘電率を、１５〜１００の範囲に抑えてもよい。

本発明の実施形態に係るブラックマトリクス基板１００は、透明基板１０２の第２面２とキャパシタパターン１２との間に黒色誘電体層３が挿入された構成を有する。本発明の実施形態に係る黒色誘電体層３を構成する材料としては、黒色顔料であるカーボンを、アクリル、エポキシ、ポリイミド等の樹脂に分散させた分散体を用いることができる。さらには、カーボンナノチューブ、カーボンナノホーン、カーボンナノブラシ等を樹脂に混合分散してもよい。あるいは、黒色誘電体層３の構成の一部を、カーボンと置き換えて、カーボンナノチューブを樹脂に分散させてもよい。黒色誘電体層３は、以下、単に黒色誘電体と称することがある。

本発明の実施形態に係る黒色誘電体層３には、カーボンの他に、カーボンの分散状態を調整する目的と比誘電率の調整等の目的で、酸化カルシウム、炭酸カルシウム、硫酸バリウム、二酸化ケイ素、カオリン、クレーなどの体質顔料を黒色誘電体層３に加えることができる。あるいは、カーボンの他に、酸化チタン、チタン酸バリウム、チタンブラック、ジルコン酸バリウム、チタン酸マグネシム、硫酸カルシウムなどの高誘電率を有する誘電体の粉末が添加された樹脂の分散体を用いることができる。
更には、カーボンの他に、酸化チタン、窒化チタン、及び酸窒化チタンのいずれかを有する誘電体の粉末が添加された樹脂の分散体を用いることができる。

上記の誘電体に関し、黒色誘電体層３中のカーボンの分散状態の改善と、誘電損失を大きくしない目的で常誘電体を採用することが望ましい。常誘電体は、電場を加えない状態では電気分極を有しておらず、誘電損失が小さい誘電体である。常誘電体である、フォルステライト（ＭｇＳｉＯ_２）、酸化アルミニウム（Ａｌ_２Ｏ_３）、酸化チタン（ＴｉＯ_２）などの金属酸化物を上記黒色誘電体に加えることができる。

樹脂に強誘電体を加えて分散させた黒色誘電体の誘電率は高くなるが、タッチ検出を行うタッチ駆動では消費電力を増やすことになる。樹脂に常誘電体を加え分散させた黒色誘電体は、静電容量の変化量（リセット時容量とタッチ時容量との差）を大きくすることができ、かつ、消費電力を抑えることができる。なお、本発明の実施形態において、常誘電体の金属酸化物は、比誘電率が１１０以下、誘電損失が０．００００１〜０．１の範囲内にある金属酸化物あるいは金属酸化物の粉末と定義する。ここで、これら電気特性の測定周波数は、以下の説明するタッチセンシング周波数であり、２０℃の室温において測定された周波数である。

本発明の実施形態に係る黒色誘電体層３は、カーボンや酸化チタンなどの金属酸化物の微粒子が樹脂に分散され、１０〜７００、あるいは１５〜１００の比誘電率を有する分散体で構成されている。黒色誘電体層３の分散体（固形）の誘電損失（ｔａｎδ）は、例えば、２００Ｈｚ〜５００ＫＨｚの範囲のタッチセンシング周波数において、０．００５〜０．２の範囲内にあればよい。さらに、誘電損失の値は、０．０８以下であることは好ましい。後述するキャパシタパターン１２のリセット時に、リセットが終了するように黒色誘電体層３の抵抗率を調整してもよい。換言すれば、グランドなどのリセット電位に設定するために、例えば、黒色誘電体の抵抗率を1×１０^１３Ωｃｍ未満に設定し、緩和時間（あるいは時定数）を短くすることができる。

また、タッチによる静電容量を保持する目的で、例えば、黒色誘電体の抵抗率を1×１０^１３Ωｃｍ以上としてもよい。
しかしながら、黒色誘電体の抵抗率を１×１０^１４Ωｃｍ以上とする場合、上記緩和時間に悪影響を及ぼす可能性ある。従って、黒色誘電体の抵抗率を１×１０^１４Ωｃｍ以上とする技術価値は低い。黒色誘電体の電気的特性は、上記のようにタッチセンシングの内容に応じて種々、調整できる。なお、上記微粒子は、平均粒径が０．０２〜２μｍの範囲にある微粒子である。

（光吸収層）
本発明の実施形態に係る光吸収層８は、例えば、光学濃度が１〜４の範囲を有する光吸収層であればよい。例えば、アクリル樹脂等の透明樹脂にカーボン等の黒色顔料を分散させた分散体が光吸収層８として用いられていればよい。光吸収層の誘電率等の電気特性は、上述した黒色誘電体層３と異なってもよく、同じであってもよい。光吸収層８は、平面視において第１導電パターン１０及び前記第２導電パターン２０を覆う構成を有する。

アレイ基板を有する表示装置にブラックマトリクス基板１００が適用された構成において、図２に示す光吸収層８は、アレイ基板に設けられた薄膜トランジスタのチャネル層やダイオード等の発光素子に対して、金属層である導電パターンからの反射光が入射することを防ぐ目的で配設される。
チャネル層や発光素子は、光を感知する半導体で構成されているため、チャネル層や発光素子の誤動作を防止する目的で光吸収層８が配設される。光吸収層８は、カーボンや有機顔料等の光吸収剤を含む。寄生容量を減らすために、光吸収層の構成には、強誘電体が含まれないことが好ましい。

図２に示すように、黒色誘電体層３及び光吸収層８は、複数の開口部ＯＰ（第２開口部）を備えた開口パターンを有するように形成されている。開口部ＯＰは開口部９と相似する形状を有している。即ち、本実施形態では、開口部ＯＰは、開口部９と同様に、矩形形状を有する。開口部９の形状が平行四辺形であれば、開口部ＯＰの形状も平行四辺形となる。開口部ＯＰの中心位置は、開口部９の中心位置と重なる。

（第１薄膜トランジスタ）
第１薄膜トランジスタ３１は、第１ゲート電極１１（図１参照）とともに第１絶縁層１７上に形成されている。第１ゲート電極１１（第１導電パターン１０）上には、ゲート絶縁層として機能する第２絶縁層４８が設けられている。
第２絶縁層４８上には、第１チャネル層１６、第１ソース電極２２（第２導電パターン２０）、及び第１ドレイン電極２３（第２導電パターン２０）が設けられている。第１ソース電極２２及び第１ドレイン電極２３は、第２絶縁層４８上だけでなく、第１チャネル層１６上にも形成されている。具体的に、第１ソース電極２２及び第１ドレイン電極２３は、第１チャネル層１６の両側に位置する部位を覆うように形成されている。図２に示す例では、第１ソース電極２２は第１チャネル層１６の左端を覆っており、第１ドレイン電極２３は第１チャネル層１６の右端を覆っている。第１チャネル層１６は、酸化物半導体で形成される。

図２に示す第１薄膜トランジスタ３１は、ボトムゲート構造を有するが、トップゲート構造を有してもよい。第１薄膜トランジスタ３１の形成工程において、第１導電パターン１０や第２導電パターン２０等を形成する順序を変えることで、トップゲート構造を有する第１薄膜トランジスタを形成することができる。

（第１チャネル層）
酸化物半導体層を構成する第１チャネル層１６に適用できる酸化物半導体には、酸化インジウム、酸化亜鉛、酸化ガリウム、酸化シリコン、酸化アンチモン、酸化ビスマス、酸化セリウム、酸化錫などから２以上選ばれる酸化物半導体がある。例えば、酸化物半導体層は、酸化インジウムと、酸化アンチモン及び酸化ビスマスのうち少なくともいずれか１つと、を含んでもよい。また、酸化物半導体層は、酸化セリウム及び酸化錫のうち少なくともいずれか１つを含んでもよい。

酸化インジウムに、酸化アンチモン及び酸化ビスマスのうち少なくともいずれか１つを加えた酸化物半導体は、３４０℃以下の低温アニールで結晶化できるメリットがある。３５０℃を超える熱処理では、上記導電層（導電パターン）の構成に含まれる銅の拡散が生じる問題がある。銅の拡散は、銅配線の抵抗値が増加する問題や薄膜トランジスタの特性を損なう。このため、３５０℃以下のアニールで結晶化する酸化物半導体の採用は好ましい。

第１薄膜トランジスタ３１は、第１チャネル層１６を低温で成膜して形成できる酸化物半導体を用いている。このため、上述したような耐熱性に劣る樹脂基板を透明基板１０２に適用できる。一方、第１チャネル層１６がポリシリコン半導体で構成されている場合は、半導体の形成工程に６００℃前後で加熱するレーザーアニール工程が含まれるため、樹脂基板を適用することが困難である。

なお、一般的に、薄膜トランジスタの構成として、チャネル層がアモルファスシリコン半導体で構成された構造、または、ポリシリコン半導体で構成された構造が知られている。アモルファスシリコン半導体を用いる構造の場合、電子移動度が低く、タッチセンサ用途の半導体としては不十分である。ポリシリコン半導体を用いる構造の場合、ポリシリコン半導体は高い電子移動度を有するが、トランジスタの性能として漏れ電流が大きくなり、タッチセンシング時の静電容量を保持しにくいという欠点がある。特に、アモルファスシリコン半導体、ポリシリコン半導体、ともに電気的な耐圧が低く、タッチセンシング時の静電容量の変化の程度によっては、トランジスタが破壊されてしまう欠点がある。
これに対し、本実施形態に係る酸化物半導体は、電気的な耐圧が、シリコン系半導体と比較すると１００倍以上高く、電子移動度も高い。酸化物半導体は、タッチセンサを駆動する、薄膜トランジスタのチャネル層として好ましい。

（ブラックマトリクス基板の平面構造）
図３は、ブラックマトリクス基板１００の構成を示す部分拡大図であり、黒色誘電体層３上に積層される第１導電パターン１０を構成するキャパシタパターン１２及び走査線１３と、第２導電パターンを構成する出力線２１とを示す平面図である。図３は、透明基板１０２の第２面２から見た平面図であるが、光吸収層８及び第１薄膜トランジスタ３１の図示を省いている。

図３に示す複数の開口部９は、ブラックマトリクス基板１００が適用された表示装置の光の出射部分に相当する。具体的に、本発明の実施形態に係るブラックマトリクス基板１００と、表示機能層を介して、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）等のアクティブ素子が形成されたアレイ基板とを貼り合わせて構成された表示装置において、複数の開口部９は、光の出射部分である。
キャパシタパターン１２は、走査線１３と出力線２１で区画される区画領域１９内に形成される。なお、表示装置における表示有効領域の最外周部に位置するキャパシタパターン１２’は、走査線１３と出力線２１とで完全に区画されなくてもよい。

図４は、図３に示すＢ−Ｂ’線に沿うセンサユニットＳＵを示す断面図である。図５は、図３に示すＣ−Ｃ’線に沿うセンサユニットＳＵを示す断面図である。
図４及び図５の各々は、幅Ｐｘ及び長さＰｙを有する１つの表示ユニットを示している。図４においては、例えば、表示ユニットが３個の開口部９を含む。
上述したように、キャパシタパターン１２に含まれる開口部９の数は、例えば、３や４の倍数とすることができる。また、開口部９の数は１個以上あればよく、後述する変形例に示すように、１つの区画領域１９内に２個の開口部９を設けてもよい。キャパシタパターン１２の静電容量は、キャパシタパターン１２の面積に比例するため、２個以上、さらには、３や４の倍数で開口部９の数を設定することができる。

通常、表示装置におけるカラー表示は、ＲＧＢ（赤色画素、緑色画素、青色画素）の３画素で、あるいはＲＧＢＷ（赤色画素、緑色画素、青色画素にさらに白画素）の４画素で、１つの表示ユニットを構成することが多い。従って、３や４の倍数で開口部９の数を設定することは、表示ユニットとキャパシタパターン１２との関係で好都合である。あるいは、後述するように、タッチセンシングを行う走査線１３とキャパシタパターン１２との寄生容量を減らす必要性（換言すれば配線間距離を調整する必要性）に応じて、開口部９の数を１個以上や２個以上としてもよい。

なお、本発明の実施形態に係るブラックマトリクス基板１００においては、複数の開口部９の各々に、赤色画素Ｒ、緑色画素Ｇ、及び青色画素Ｂのカラーフィルタを加えることでカラーフィルタ基板を実現することができる。
また、図４に示すブラックマトリクス基板１００上に、第２透明樹脂層３８（接着層）を介して、保護ガラス（カバーガラス）を積層し、ブラックマトリクス基板１００をタッチパネルとして用いることも可能である。

また、キャパシタパターン１２の全体に、さらにＩＴＯなどの透明導電性酸化物を透明電極として積層する技術的手段を適用すること可能である。しかしながら、ＩＴＯに含まれるインジウムが高価であること、さらに、ＩＴＯの成膜と、ＩＴＯ膜をパターニングするための工程数が増加するため、製造コストの増加の要因となる。

一般的に、ＩＴＯ等の透明電極を支持する支持体であるガラスや樹脂の基材の比誘電率は、おおよそ３〜６の範囲内であることが多い。例えば、特許文献２の図２に開示される電極ＥＣＳ（透光性を有する導電膜）は、段落［００５４］に記載されているように、ガラスや樹脂の基板６２と接している。ＩＴＯ等の透明電極を静電容量検出素子であるキャパシタ電極（キャパシタパターン）として用いる場合、この透明電極の近くに配置される基材として、高い誘電率を有する基材を用いることが望ましい。しかしながら、ガラスや樹脂の比誘電率は小さく、好ましい材料ではない。また、ＩＴＯ等の透明電極の形成に要するコストの増加によるメリットは得られ難い。また、ＩＴＯは、おおよそ２×１０^−４Ωｃｍ前後の抵抗率を有する。

これに対し、金属である銅は、例えば、１．６×１０^−６Ωｃｍの抵抗率を有しており、ＩＴＯの１００倍優れた導電性を有する。このため、静電容量検出素子であるキャパシタ電極（キャパシタパターン）、走査線、出力線の材料としては、銀、銅、アルミニウム、亜鉛などの金属、あるいは上記材料を含む合金を用いることが好ましい。

図６を用いて、本発明の実施形態に係る導電層７（第１導電層）の構成について説明する。
図６は、ブラックマトリクス基板１００を示す部分拡大図であり、透明基板１０２上に、黒色誘電体層３、第１絶縁層１７、導電層７をこの順で積層した構成を示す部分断面図である。導電層７は、金属層５が導電性酸化物層４で挟持された３層構成を有する。図６に示す金属層５は、合金層であってもよい。上述したように、金属層５や合金層は、銅層あるいは銅合金層とすることができる。導電性酸化物層４の上下に位置する２層の膜厚は異なってもよい。
なお、導電層７の構成は、上述した第２導電層に適用することができる。

（タッチ検出プロセス）
図７は、ブラックマトリクス基板１００の構成を示す部分拡大図であり、ブラックマトリクス基板１００の第１面１に指Ｆ等のポインタが接触したときの状況を説明する断面図である。以下、図１〜図７を参照して、タッチ検出プロセスについて説明する。

まず、図７に示すブラックマトリクス基板１００においては、指Ｆ等のポインタが第１面１に接触又は近接すると、キャパシタパターン１２は、黒色誘電体層３とともに、静電容量の変化を検知する。キャパシタパターン１２は、第１薄膜トランジスタ３１を介して、出力線２１にタッチ検出信号を送る。具体的に、キャパシタパターン１２で検出された静電容量の変化（静電容量の変化量、電位の変化値）は、第１薄膜トランジスタ３１の第１ゲート電極１１に入力される。走査線１３（走査線は、電源線と言い換えることができる）は、センサユニットＳＵに設けられている第１薄膜トランジスタ３１に選択信号を送る。第１ゲート電極１１に入力された静電容量の変化量は、第１薄膜トランジスタ３１により増幅され、出力線２１に出力される。これにより、出力線２１に接続された制御部（不図示）は、タッチ検出信号を検出し、タッチセンシングが行われる。

一般的に、指の指紋の密度は、３本／ｍｍ程度である。例えば、１０本／ｍｍ〜１００本／ｍｍ程度の解像度のタッチパネルであれば指紋認証が可能である。本実施形態に係るブラックマトリクス基板１００は、１００本／ｍｍ以上の解像度を有してもよい。ペン入力の場合、ペン先に相当する数十ミクロンの解像度があればよい。４００ｐｐｉを超える画素解像度に相当するスマートフォンやタブレット端末等に本実施形態に係るブラックマトリクス基板１００が適用される場合、１００本／ｍｍを超えるタッチ解像度が可能となる。

例えば、図３及び図４に示すように赤色画素Ｒ、緑色画素Ｇ、及び青色画素Ｂのそれぞれ画素ピッチを１５μｍとするとき、これら３つの画素に対応するキャパシタパターン１２の幅Ｐｘは、３画素分の４５μｍ相当となる。タッチセンサの単位セル幅（単位セルのピッチ、あるいは前記の表示ユニットの大きさと同義）が４５μｍであれば、十分に指紋認証やペン入力が可能となる。指紋の凹凸（指紋の稜線、谷線）のピッチはおおよそ３本／ｍｍであるため、キャパシタパターン１２は、例えば、１０本／ｍｍ〜１００本／ｍｍ程度の解像度を有していればよい。これによって、指紋認証が可能である。

図７に示すように、第１面１に指Ｆ等のポインタが接触又は近接すると、黒色誘電体層３は電荷を蓄え、静電気のキャパシタ（容量）素子として機能する。ポインタがペン先であれば、ペン先の面積に近いサイズの黒色誘電体層３に静電容量の変化が発生する。指Ｆが第１面１を強い圧力で押した場合は、指Ｆの接触面積に対応した個数の黒色誘電体層３に静電容量の変化が発生する。指Ｆの指紋は、指紋の凹凸（谷線：ｖａｌｌｅｙ ｌｉｎｅ、稜線：ｒｉｄｇｅ ｌｉｎｅ）に応じて、指紋模様が２次元的に検出される。

図７に示す、黒色誘電体層３から指Ｆまでの距離Ｐｚは、実用的には０．１ｍｍから１．５ｍｍ程度の範囲であればよい。この距離Ｐｚには、例えば、保護のためのカバーガラスの厚み、偏光板や位相差板の厚みを含んでもよい。本発明の実施形態に係る高い比誘電率を持つ黒色誘電体層３と、高い導電率を持つ金属層５（あるいは合金層）の構成により、透明基板１０２が、０．４ｍｍを超えた厚みであっても、指紋認証は可能である。もっとも代表的な金属層５（あるいは合金層）の材料は、銅及び銅合金である。

（第１実施形態の変形例）
次に、上述した第１実施形態の変形例１〜４について説明する。
以下に説明する変形例において、上述した第１実施形態と同一部材には同一符号を付して、その説明は省略または簡略化する。

（変形例１）
図８は、第１実施形態の変形例に係るブラックマトリクス基板を構成する黒色誘電体層３を示す断面図であって、カーボン濃度の異なる樹脂分散体の層を、第２面２と黒色誘電体層３との間に挿入した場合において、可視光の反射の状況を説明する断面図である。
本変形例１においては、黒色誘電体層は、カーボン濃度の異なる２層の樹脂分散体（黒色誘電体層３、低濃度カーボン層６）で構成されている。２層の樹脂分散体のうち少なくともいずれか一方の樹脂分散体は、金属酸化物からなる誘電体を含んでいる。

低濃度カーボン層６及び黒色誘電体層３のカーボン濃度を厳密に規定する必要はない。低濃度カーボン層６の実効的な光学濃度は、例えば、０．０５〜０．４の範囲内に設定されている。低濃度カーボン層６の膜厚を０．１μｍ〜０．７μｍの範囲内に設定すればよい。黒色誘電体層３の実効的な光学濃度は、例えば、０．５以上３未満の範囲内に設定されている。黒色誘電体層３の膜厚を０．５μｍ〜２μｍの範囲内に設定すればよい。黒色誘電体層３の光学濃度を、３を超える値としてもよいが、金属層や合金層と接触する黒色誘電体層３の光学濃度を３以上に設定することには技術的な意味はない。低濃度カーボン層６の膜厚を０．８μｍよりも厚くしてもよいが、低濃度カーボン層６の膜厚を大きくすることには技術的な意味が薄い。

図８に示す低濃度カーボン層６を設けることで、第１面１（視認方向）から見た第２面２と黒色誘電体層３との間での可視光の反射率を０．４％以下にすることができる。この０．４％以下の低反射率は、光の波長４００ｎｍ〜７００ｎｍの間で略フラットな反射率であり、通常の光学多層の低反射膜とは異なる。ＳｉＯ_２／ＴｉＯ_２等が積層された構成を有する光学多層の低反射膜では、広い波長域でフラットな低い反射率を得ることは難しい。

ここで、反射率とは、外部からの入射光３３に対する反射光３４の比率である。反射光３４は、入射光３３が低濃度カーボン層６と第２面２との界面で反射する光である。反射率の測定は、顕微分光器を用いて行うことができる。なお、黒色誘電体層３と第２面２との間で観察される色度、及び、低濃度カーボン層６及び黒色誘電体層３の２層の間で観察される色度（即ち、同じく第２面２で観察される色度）は、±２．０以下の小さい数値内に収まり、色づきのないニュートラル色となる。なお、黒色誘電体層３の単層と第２面との界面での反射率は、およそ３％に設定することができる。

黒色誘電体層３の構成としては、比誘電率や抵抗率などの電気的特性の異なる多層構成を採用することができる。あるいは、指Ｆ等のポインタからの法線方向、即ち、黒色誘電体層３の膜厚方向に比誘電率や抵抗率等の電気的特性を変えることができる。その膜厚方向において、キャパシタパターン１２の近くに位置する黒色誘電体の比誘電率を高くして、キャパシタパターンから離れた位置にある黒色誘電体の比誘電率を低くしてもよい。これらの観点から、黒色誘電体層３に含まれるカーボン濃度を、黒色誘電体層３の厚み方向に調整してもよい。さらには、カーボンの分散状態を、黒色誘電体層３の厚み方向に沿って変えてもよい。

黒色誘電体層３は、厚さ方向に沿って、誘電率の勾配を有してもよい。キャパシタパターン１２と第１絶縁層１７との間の界面の近くにおいて、黒色誘電体層３が部分的に高い比誘電率を有してもよい。
透明基板１０２としては、比誘電率が低い基板、比誘電率が８以下の材料を用いることができる。透明基板１０２の比誘電率は、例えば、比誘電率５以下であってもよい。また、透明基板１０２とキャパシタパターン１２との界面に位置する部材の比誘電率が高いことが望ましい。換言すれば、透明基板１０２とキャパシタパターン１２との界面に位置する黒色誘電体層３の比誘電率が高いことが良い。

なお、例えば、黒色誘電体層が１×１０^１４Ωｃｍ以上さらには１×１０^１５Ωｃｍ以上の抵抗率を有する場合、指Ｆ等のポインタによるタッチセンシング後のリセット期間内に、リセット（例えば、グランド電位に戻す）を完全に行うことが難しい場合がある。黒色誘電体層３の抵抗率を、１０^８Ωｃｍ以上１０^１３Ωｃｍ未満とすることで、リセット期間を短縮することができる。黒色誘電体層が１０^７Ωｃｍより小さい抵抗率を有する場合、十分な静電容量を確保できず、タッチセンシング精度を低下させる懸念がある。

（変形例２）
図９は、第１実施形態の変形例２に係るブラックマトリクス基板を構成するセンサユニットを示す回路図である。図９に示すように、本変形例２に係るブラックマトリクス基板は、センサユニットＳＵ１を備える。センサユニットＳＵ１は、図１に示す第１薄膜トランジスタ３１を備えるセンサユニットＳＵの構成に加えて、リセットトランジスタ３２（第２薄膜トランジスタ）を備えている。

リセットトランジスタ３２は、第１ゲート電極１１と電気的に繋がる第２ゲート電極２７、第２ソース電極２５、第２ゲート電極２７と電気的に繋がる第２ドレイン電極２６（第２ゲート電極２７に短絡している第２ドレイン電極２６）、第２チャネル層２４Ａ、及びゲート絶縁層２４Ｂを備える。
第１導電パターン１０の一部は、第２ゲート電極２７を構成する。第２導電パターン２０の一部は、第２ソース電極２５及び第２ドレイン電極２６を構成する。酸化物半導体層の一部は、第２チャネル層２４Ａを構成する。第２絶縁層４８の一部は、第２薄膜トランジスタのゲート絶縁層２４Ｂを構成する。第２チャネル層２４Ａは、第１チャネル層１６を形成する際に同時に形成される。同様に、ゲート絶縁層２４Ｂは、第２絶縁層４８を形成する際に同時に形成される。

本変形例２においては、走査線１３は、第１薄膜トランジスタ３１の第１ソース電極２２に走査信号を供給するだけでなく、リセットトランジスタ３２にリセット信号（例えば、グランド電位）を供給する。このような走査信号の供給及びリセット信号の供給は、時分割により行われる。
リセットトランジスタ３２は、走査線１３からリセット信号を受けて、キャパシタパターン１２の電位をリセットする。

（変形例３）
図１０は、第１実施形態の変形例３に係るブラックマトリクス基板を構成するセンサユニットを示す回路図である。図１０において、図９に示すセンサユニットＳＵ１と同一部材には同一符号を付して、その説明は省略または簡略化する。

図１０に示すように、本変形例３に係るブラックマトリクス基板は、センサユニットＳＵ２を備える。センサユニットＳＵ２は、図１に示す第１薄膜トランジスタ３１を備えるセンサユニットＳＵの構成に加えて、図９に示すリセットトランジスタ３２と、リセットトランジスタ３２の第２ソース電極２５を延線したソース延線２８と、リセット線１５とを備えている。
リセット線１５は、第２ソース電極２５及びソース延線２８を介して、リセットトランジスタ３２にリセット信号を供給する。

ソース延線２８は、走査線１３に接続されておらず、リセット線１５とコンタクトホール２９を介して接続されている。図１０に示される回路図においては、センサユニットＳＵ２は、走査線１３からの走査信号とは独立して、リセット線１５からのリセット信号を受けることができる。
センサユニットＳＵ２においては、図９に示すような走査信号及びリセット信号の供給を時分割で行う必要が無い。図１に示すセンサユニットＳＵと同様に、走査線１３は、走査信号のみを第１薄膜トランジスタ３１に供給すればよい。

図１は、１つのセンサユニットが１つの薄膜トランジスタを備えた回路図である。図９及び図１０は、１つのセンサユニットが２つの薄膜トランジスタを備えた回路図である。ただし、１つのセンサユニットにおける薄膜トランジスタの個数は、必要に応じて増やすことができる。

（変形例４）
図１１は、第１実施形態の変形例４に係るブラックマトリクス基板を示す部分拡大図であり、黒色誘電体層３上に配設される第１導電パターン１０及び第２導電パターン２０の配置を示す平面図である。また、図１１は、図３に示すキャパシタパターン１２の変形例を示しており、区画領域１９内に２つの開口部９が形成されている場合を示す。
キャパシタパターン１２の一部を構成する導電線Ｂ１、Ｂ２、Ｂ３の線幅は、各々異ならせてもよい。

（第２実施形態）
（マイクロＬＥＤ表示装置）
図１２は、本発明の第２実施形態に係る表示装置を示す図であって、第１実施形態に係るブラックマトリクス基板１００が適用されたマイクロＬＥＤ表示装置２００を部分的に示す断面図である。

図１２においては、上述した第１実施形態に係るブラックマトリクス基板１００のセンサユニットＳＵが形成されている第２面２が第２アレイ基板２０１に対向している。第２面２に対向する第２アレイ基板２０１の面には、発光素子ＣＨＩＰが配列している。透明樹脂である接着層１０８を介して、ブラックマトリクス基板１００と第２アレイ基板２０１とが貼り合わされている。

なお、ブラックマトリクス基板１００においては、静電容量検知方式が採用されており、上述した黒色誘電体層３が用いられている。ブラックマトリクス基板１００のセンサユニットＳＵ（単位セル、図１参照）は、キャパシタパターン１２と第１薄膜トランジスタ３１とを備え、個別読み出し方式が採用されている。このような個別読み出し方式を用いる技術は、自己容量方式に近い技術である。

表示装置の先行技術として例示した特許文献３、特許文献４が開示する技術は、いずれも、Ｘ方向の配線とＹ方向の配線を用いた相互容量方式を用いており、タッチセンシングによる静電容量の検知方式の点で、第２実施形態とは大きく異なる。また、特許文献２が開示する技術では、静電容量の容量素子ＣＳ１が、透光性を有する導電膜である電極ＥＣＳ、電極ＣＯＭ、及び絶縁層で構成される。特許文献２においては、銅配線上に黒色誘電体が積層された構成が開示されていない。

（第２アレイ基板）
次に、図１３〜図１５を参照し、マイクロＬＥＤ表示装置２００が備える第２アレイ基板２０１の構造について説明する。

図１３は、第２実施形態に係るマイクロＬＥＤ表示装置２００が備える第２アレイ基板２０１を部分的に示す拡大図であって、第３薄膜トランジスタ６８を部分的に示す断面図である。
図１４は、第２実施形態に係るマイクロＬＥＤ表示装置２００に搭載される発光素子（マイクロＬＥＤ）を示す断面図であって、図１３の符号Ｃの領域を部分的に示す拡大図である。
図１５は、第２実施形態に係るマイクロＬＥＤ表示装置２００を示す拡大断面図であって、図１３に示す第３薄膜トランジスタ６８の第３チャネル層５８上に積層された第３ソース電極５４と第３ドレイン電極５６の積層構造を説明する図である。

第２アレイ基板２０１の第２基板２０２を構成する材料は、透明基板に限定する必要はない。例えば、第２基板２０２に適用可能な基板として、ガラス基板、セラミック基板、石英基板、サファイア基板、シリコン、炭化シリコンやシリコンゲルマニウム等の半導体基板、あるいはプラスチック基板等が挙げられる。第２基板２０２は、透明基板であってもよいし、不透明な基板、あるいは着色した基板であってもよい。

第２基板２０２の表面４３上には、第４絶縁層４７が形成されている。第４絶縁層４７上には、第３薄膜トランジスタ６８、第４絶縁層４７及び第３薄膜トランジスタ６８を覆うように形成された第３絶縁層１４８、第３薄膜トランジスタ６８の第３チャネル層５８に対向するように第３絶縁層１４８上に形成された第３ゲート電極５５、第３絶縁層１４８及び第３ゲート電極５５を覆うように形成された第６絶縁層４９、及び第６絶縁層４９を覆うように形成された第１平坦化層９６が、順に積層されている。

第１平坦化層９６、第６絶縁層４９、及び第３絶縁層１４８には、第３薄膜トランジスタ６８の第３ドレイン電極５６に対応する位置にコンタクトホール９３が形成されている。また、第１平坦化層９６上には、第３チャネル層５８に対応する位置にバンク９４（図１３参照）が形成されている。断面視において互いに隣り合うバンク９４の間の領域には、即ち、平面視においてバンク９４に囲まれた領域には、第１平坦化層９６の上面、コンタクトホール９３の内部、及び第３ドレイン電極５６を覆うように反射電極８９（画素電極）が形成されている。なお、反射電極８９は、バンク９４の上面には形成されていなくてもよい。反射電極８９は、導電性の接合層７７を介して発光素子ＣＨＩＰの下部電極８８と電気的に接続されている。

コンタクトホール９３の内部を埋めるように、かつ、反射電極８９及び発光素子ＣＨＩＰを覆うように、第２平坦化層９５が形成されている。第２平坦化層９５上には、ＩＴＯと呼称される透明導電膜７６が形成されており、透明導電膜７６（第２電源線５２と同義）には、発光素子ＣＨＩＰを構成する上部電極８７が接続されている。さらに、透明導電膜７６上には補助導体７５が形成されており、透明導電膜７６は補助導体７５と電気的に接続されている。また、透明導電膜７６の表面には、補助導体７５を覆うように封止層１０９（接着層）が形成されている。補助導体７５は、平面視において、透明導電膜７６の抵抗値を減少させるための導体である。

バンク９４の材料としては、アクリル樹脂、ポリイミド樹脂、ノボラックフェノール樹脂等の有機樹脂を用いることができる。バンク９４には、更に、酸化シリコン、酸窒化シリコン等の無機材料を積層してもよい。

第１平坦化層９６及び第２平坦化層９５の材料としては、アクリル樹脂、ポリイミド樹脂、ベンゾシクロブテン樹脂、ポリアミド樹脂等を用いてもよい。低誘電率材料（ｌｏｗ−ｋ材料）を用いることもできる。

なお、視認性を向上させるため、第１平坦化層９６、第２平坦化層９５、封止層１０９のいずれかが、光散乱の機能を有してもよい。

図１３及び図１５に示すコンタクトホール９３においては、反射電極８９が、第３ドレイン電極５６（第４配線）と接触している。反射電極８９は、上層として導電性金属酸化物層を備えており、第３ドレイン電極５６と導電性金属酸化物層とが接触している。
図１５に示すように、反射電極８９は、銀合金が導電性金属酸化物層で挟持された３層構成を有する。反射電極８９の導電性金属酸化物層及び第３ドレイン電極５６の導電性金属酸化物層の各々は、導電性金属酸化物で形成されており、オーミックコンタクトが可能である。

仮に、図１５に示す構成において、コンタクトホール９３内で反射電極８９と接触する面が、酸化された銅表面であったり、或いは、アルミニウムであったりする場合では、オーミックコンタクトを得ることが難しい。アルミニウムは、ＩＴＯ等の導電性金属酸化物に対する物理的な密着性が不十分である。第２実施形態に係るマイクロＬＥＤ表示装置２００で採用されている構成は、このようにオーミックコンタクトが可能な配線構造を提供することができる。

（発光素子ＣＨＩＰの構造）
本実施形態において、発光素子ＣＨＩＰは、表示機能層として機能する垂直型発光ダイオードであり、第２基板２０２上に位置する複数の画素の各々に設けられている。

発光素子ＣＨＩＰは、上部電極８７、ｎ型半導体層９０、発光層９２、ｐ型半導体層９１、及び下部電極８８が、この順で積層された構造を有する。換言すると、発光素子ＣＨＩＰは、下部電極８８上に、ｐ型半導体層９１、発光層９２、ｎ型半導体層９０、及び上部電極８７がこの順で積層された構成を有する。図１３に示すように、ＬＥＤ発光に用いられる電極は、異なる面に形成され、互いに対向する面に形成されている。また、互いに平行となるように積層されているｎ型半導体層９０及びｐ型半導体層９１の各々に対向する面の外側に上部電極８７及び下部電極８８が配置されている。このような構造を有する発光素子ＣＨＩＰを本実施形態では、垂直型発光ダイオードと呼称している。断面視において、ＬＥＤ構造が、角錐形状等の異型である場合、本発明の垂直型発光ダイオードに含めない。ＬＥＤ構造において片側の面に電極が並ぶように形成される構造、あるいは、水平方向に電極が並ぶように形成される構造は、水平型発光ダイオードと呼ぶ。

図１４に示すように、発光素子ＣＨＩＰ上において、透明導電膜７６は上部電極８７と重なっており、電気的に接続されている。発光素子ＣＨＩＰの角部７４は、第２平坦化層９５で覆われている。発光素子ＣＨＩＰ上には、第２平坦化層９５と上部電極８７とが重なる重なり部７１が形成されている。上部電極８７の両端に重なり部７１が形成されているので、上部電極８７上において第２平坦化層９５は凹部形状を有している。

図１４においては、透明導電膜７６の断線のリスクを減らす目的で、上部電極８７上に形成される第２平坦化層９５は角度θのテーパを有している。第２平坦化層９５のテーパ面に沿って透明導電膜７６が形成されている。
具体的に、重なり部７１は、角部７４において透明導電膜７６と上部電極８７との間に位置しており、例えば、５°〜７０°の角度θで上部電極８７の面に対して傾斜している。このように重なり部７１が傾斜を有することで、透明導電膜７６の断線を防ぐことができる。

発光素子ＣＨＩＰの上面７８（表層）が、第２平坦化層９５から突出して第２平坦化層９５と重ならない状態となると、即ち、重なり部７１が形成されていない状態では、透明導電膜７６が断線し易くなり、発光素子ＣＨＩＰの点灯不良が生じる懸念がある。

上記のような凹部形状を有する第２平坦化層９５を形成する方法や、発光素子ＣＨＩＰに重なる重なり部７１を形成する方法としては、周知のフォトリソグラフィが採用される。さらに、周知のフォトリソグラフィの手法に加え、ドライエッチング技術を適用してもよい。

発光素子ＣＨＩＰの形状は、例えば、平面視において、１辺の長さが３μｍ〜５００μｍの正方形形状が適用できる。ただし、正方形や矩形以外の形状が適用されてもよい。あるいは、１辺の大きさを５００μｍ以上としてもよい。また、平面視において、第３ゲート配線６９と第３ソース配線６６（図１６参照）で区画される画素には、１個、あるいは２個以上の発光素子を実装できる。発光素子ＣＨＩＰの実装では、例えば、正方形形状の発光素子ＣＨＩＰの向きを、９０度単位でランダムに回転させて実装することができる。ランダム実装することで、ＬＥＤ結晶成長のわずかなバラツキから生じる画面全体の色ムラ、輝度ムラを軽減できる。

下部電極８８の構成材料としては、銀、銀合金、アルミニウム、アルミニウム合金を適用することができる。さらに、下部電極８８の構成として、後述するように、銀あるいは銀合金層が導電性金属酸化物層によって挟持された構成が適用されてもよい。下部電極８８の構成の一部には、Ｔｉ層、Ｃｒ層、Ｐｔ層、ＡｕＧｅ層、Ｐｄ層、Ｎｉ層、ＴｉＷ層、Ｍｏ層などの金属層や、上述した導電性金属酸化物層を含む多層構成を導入してもよい。なお、平面視で下部電極８８の面積割合を減らすことにより、半透過型や透過型の表示装置を実現することができる。

上部電極８７は、導電性金属酸化物で形成された層を含む構成が好ましい。特に、少なくとも上部電極８７の表層が導電性金属酸化物で形成されていることが好ましい。更に、上部電極８７の表層を構成する導電性金属酸化物が、導電性金属酸化物で構成された導電層と電気的に接続されていることが好ましい。

接合層７７は、例えば、１５０℃から３４０℃の温度範囲内で、発光素子ＣＨＩＰの下部電極８８と反射電極８９とを融着させ、電気的な接続ができる導電性材料を適用できる。この導電性材料には、銀、カーボン、グラファイト等の導電性骨材（ｃｏｎｄｕｃｔｉｖｅ ｆｉｌｌｅｒ）を熱フロー性樹脂に分散してもよい。あるいは、接合層７７を、Ｉｎ（インジウム）、ＩｎＢｉ合金、ＩｎＳｂ合金、ＩｎＳｎ合金、ＩｎＡｇ合金、ＩｎＧａ合金、ＳｎＢｉ合金、ＳｎＳｂ合金など、あるいはこれら金属の３元系、４元系である低融点金属を用いて形成できる。

これら低融点金属は、上述した導電性金属酸化物に対する濡れ性が良いため、下部電極８８と反射電極８９とのおおよそのアライメントを行った後、下部電極８８と反射電極８９とを自己整合的に融着させることができる。融着に必要なエネルギーとしては、熱、加圧、電磁波、レーザー光やこれらと超音波の併用など種々のエネルギーが用いられる。なお、垂直型発光ダイオードは、接合不良が生じた場合、リペアを行い易いといった利点がある。融着時に、下部電極８８及び反射電極８９と、加熱溶融する接合層７７との接触角（濡れ性）を小さくすることで、自己整合（セルフアライメント）により、発光ダイオード（発光素子ＣＨＩＰ）の位置合わせが可能である。下部において同一方向に電極が並ぶ水平型発光ダイオードでは、個々ダイオードの接合検査がやりにくいことと、リペア（不良ダイオードの交換など）時に、電極が短絡しやすい不都合がある。この観点で、垂直型発光ダイオードが好ましく用いられる。接合層７７は、真空成膜等の膜形成の後、周知のフォトリソグラフィの方法や、リフトオフの手段でパターン形成できる。

（第３薄膜トランジスタ）
図１３及び図１５は、反射電極８９（画素電極）に接続されている第３薄膜トランジスタ６８として用いられるトップゲート構造を有する薄膜トランジスタ（ＴＦＴ）の構造の一例を示している。第３薄膜トランジスタ６８の構造は、後述する第４薄膜トランジスタ６７にも適用される。

第３薄膜トランジスタ６８は、第３チャネル層５８上に、第３ソース電極５４及び第３ドレイン電極５６が積層された構成を有する。具体的に、第３薄膜トランジスタ６８は、第３チャネル層５８の一端（図１５における第３チャネル層５８の左端）に接続された第３ドレイン電極５６と、第３チャネル層５８の他端（図１５における第３チャネル層５８の右端）に接続された第３ソース電極５４と、ゲート絶縁層（第３絶縁層１４８）を介して第３チャネル層５８に対向配置された第３ゲート電極５５とを備える。
第３ゲート電極５５は、図６に示す導電層７と同様の構成を有する。即ち、第３ゲート電極５５は、金属層５（合金層）が導電性酸化物層４で挟持された３層構成を有する。

第３薄膜トランジスタ６８の構成においては、第３チャネル層５８と第３ソース電極５４とが接触する界面である重畳部１６１、及び、第３チャネル層５８と第３ドレイン電極５６とが接触する界面である重畳部１６２が形成されている。第３チャネル層５８と導電性酸化物層４との界面でのコンタクト抵抗は小さく、オーミックコンタクトが得られる。導電性酸化物層４の導電率が高いため、実質的に高移動度の導電性金属酸化物が第３チャネル層５８上に形成されている。この結果、トランジスタ特性を向上させることができる。図１５では、導電性酸化物層４が、第３チャネル層５８の高移動度の半導体層の役割を果たす。

後述するように、第３チャネル層５８は酸化物半導体で構成され、ゲート絶縁層である第３絶縁層１４８と接触している。第３薄膜トランジスタ６８は、発光素子ＣＨＩＰを駆動する。

また、図１３や図１５に示される第３チャネル層５８の重畳部１６１、１６２の断面、第３ソース電極５４、第３ドレイン電極５６、及び第３ゲート電極５５の各々が図示されている断面図にはテーパ面が形成されていない。断線等を避ける目的で、第３薄膜トランジスタ６８を構成する電極やチャネル層には、テーパ面（傾斜面）が形成されていることが好ましい。

図１３は、第３薄膜トランジスタ６８を構成する第３チャネル層５８、第３ソース電極５４、及び第３ドレイン電極５６が第４絶縁層４７上に形成されている構造を示しているが、本発明はこのような構造を限定しない。第４絶縁層４７を設けずに、第２基板２０２上に第３薄膜トランジスタ６８を直接形成してもよい。また、ボトムゲート構造の薄膜トランジスタが適用されてもよい。

図１３に示す第３ソース電極５４及び第３ドレイン電極５６は、同一工程において、同時に形成される。また、第３ソース電極５４及び第３ドレイン電極５６は、同じ構成を有する導電層を備える。即ち、第２実施形態では、第３ソース電極５４及び第３ドレイン電極５６の構造として、いずれも銅あるいは銅合金層を導電性酸化物層で挟持する３層構成を採用した。なお、第３ソース電極５４及び第３ドレイン電極５６の構造として、チタン／アルミニウム合金／チタン、モリブデン／アルミニウム合金／モリブデン等の３層構造を採用することができる。ここで、アルミニウム合金は、アルミニウム−ネオジムが代表的な合金である。

第３薄膜トランジスタ６８の閾値電圧（Ｖｔｈ）の安定化、あるいは安定したノーマリーオフのトランジスタ特性を得るために、バックゲート電極を設けてもよい。バックゲート電極は、図１３に示す第３ゲート電極５５に対向するように第３チャネル層５８の反対側、例えば、第４絶縁層４７と第２基板２０２との界面に、金属膜をパターニングすることで、バックゲート電極を形成することができる。バックゲート電極を金属膜で形成することで、第３チャネル層５８に向かう外部光の入射を防止し、安定した「正（プラス）」のＶｔｈを得ることができる。なお、バックゲート電極には、通常、負の電圧を印加する。第３ゲート電極５５とバックゲート電極との間に形成される電界によって、第３チャネル層５８を電気的に取り囲むことができる。この電界により、第３薄膜トランジスタ６８のドレイン電流を大きくすることができ、第３薄膜トランジスタ６８のオフ電流であるリーク電流をさらに小さくできる。従って、第３薄膜トランジスタ６８に求められるドレイン電流に対して、第３薄膜トランジスタ６８の相対的な大きさを小さくでき、半導体回路としての集積度を向上できる。

酸化物半導体で形成されたチャネル層を備える薄膜トランジスタはリーク電流が極めて少ないために、走査信号や映像信号の入力の後の安定性が高い。ポリシリコン半導体で形成されたチャネル層を備える薄膜トランジスタは、酸化物半導体のトランジスタと比較して２桁以上リーク電流が大きい。このリーク電流が少ないことは、高精度のタッチセンシングに寄与するため、好ましい。

酸化物半導体の代表的な複合酸化物である、ＩＧＺＯ（酸化インジウムと酸化亜鉛と酸化ガリウム）を、本実施形態に係る薄膜トランジスタのチャネル層に適用できる。ＩＧＺＯと称される酸化物半導体は、スパッタリング等の真空成膜で一括して形成される。酸化物半導体が成膜された後においては、ＴＦＴ等のパターン形成後の熱処理も一括して行われる。このため、チャネル層に関わる電気的特性（例えば、Ｖｔｈ）のばらつきが極めて少ない。ＬＥＤの駆動はその輝度のばらつきを抑えるため、薄膜トランジスタのＶｔｈのばらつきを小さい範囲に抑える必要がある。ただし、ＩＧＺＯと称される酸化物半導体は、結晶化による信頼性を確保するため、４００℃から７００℃の温度範囲（高温アニール）で熱処理を行うことが多い。液晶表示装置等の製造工程では、この熱処理のときに、銅の拡散が発生し、銅配線の導電率が大幅に悪化することが多い。

３５０℃を超えるアニーリングは、銅の拡散を増長し、場合により酸化物半導体の特性を劣化する可能性がある。銅配線がＭｏ／Ｃｕ、Ｔｉ／Ｃｕである従来構成では、４００℃を超える熱処理では銅とチタン等との相互拡散が生じ、銅配線の電気抵抗率を悪化させることがある。

１８０℃〜３４０℃の温度範囲での低温アニールが可能な酸化インジウムと酸化アンチモンの２種酸化物を中心とする複合酸化物の酸化物半導体を適用することができる。さらに、第３チャネル層５８を構成する酸化物半導体は、酸化物半導体中に酸化セリウムを含ませることができる。このとき、酸素をカウントしない元素の合計を１００ａｔ％とすると（金属元素換算）、０．２ａｔ％以上１０ａｔ％以下のセリウムの量とする。より具体的には、酸化物半導体は、酸化インジウムと、酸化アンチモンと、酸化インジウム、及び酸化アンチモンの各々の量より少ない量を有する酸化セリウムとを含む複合酸化物であり、かつ、酸素をカウントしない元素の合計を１００ａｔ％とすると、インジウム及びアンチモンの各々の量は４０ａｔ％以上となる。例えば、この酸化物半導体において酸素をカウントしない元素の合計を１００ａｔ％とすると、インジウム及びアンチモンの各々の量を４８ａｔ％とし、セリウムの量を４ａｔ％としている。なお、酸化アンチモンや酸化セリウムは、酸化ガリウムや酸化インジウムとは異なり、廉価に入手できるので産業価値が高い。

酸化物半導体の電気的特性や移動度を調整するために、第３チャネル層５８の厚み方向に、例えば、酸化インジウム濃度や酸化セリウムの濃度を変えてもよい。あるいは酸化セリウムの濃度が異なる複数層を用いて第３チャネル層５８を形成してもよい。あるいは、ソース電極等のウエットエッチング加工性を拡げるため、第３チャネル層５８の表面層における組成を酸化セリウムリッチとすることで、第３チャネル層５８の耐酸性を高めることができる。第３チャネル層５８上にエッチングストッパ層を積層してもよいが、酸化セリウムを含む複合酸化物薄膜は、１８０℃以上のアニーリングで耐酸性の高い膜となるため、エッチングストッパ層の積極的な挿入は不必要であり、エッチングストッパ層形成工程を省くことができる。この耐酸性は、複合酸化物膜中の酸化セリウムの濃度を上げることでも得られる。

酸化物半導体層が酸化錫を含む場合も、上記と同様である。主材として酸化インジウムを含む複合酸化物において、酸化錫の濃度を上げることにより、複合酸化物の耐酸性が向上する。酸化物半導体層が酸化セリウムを含む場合と同様に、１８０℃以上のアニーリングを行うことで、耐酸性をさらに向上できる。主材として酸化インジウムを含む複合酸化物に、酸化セリウムと酸化錫の両者を添加した場合でも、同様に、耐酸性を向上でき、エッチングストッパ層を不要とすることができる。

なお、このアニーリング温度は、１８０℃から３４０℃の範囲でよく、２００℃より高い温度がより好ましい。ソース電極等のパターンを形成する前に、例えば、２２０℃前後のプレアニールを実施することで、酸化物半導体層（複合酸化物膜）のエッチャントへの耐性を向上できる。このプレアニールは、ソース電極を形成するための導電層の成膜前に実施してもよい。

（発光ダイオード素子の駆動）
図１６は、マイクロＬＥＤを駆動する薄膜トランジスタを備えた代表的な回路図である。第２実施形態では発光ダイオード素子として、発光素子ＣＨＩＰを例示している。複数の画素ＰＸはマトリクス状に配置されている。以下、画素ＰＸを画素開口部ＰＸと記載することがある。
なお、図１６に示す回路図は、後述する第３実施形態に係る有機ＥＬ表示装置３００にも適用可能である。この場合、発光ダイオード素子として有機ＥＬ層が用いられる。

図１６においては、複数の画素ＰＸが模式的に示されており、各画素ＰＸは、映像の信号線であるソース配線６６（第３ソース配線）と、走査線であるゲート配線６９（第３ゲート配線）とで区画された画素開口部ＰＸである。

第３薄膜トランジスタ６８は、第３ソース電極５４を介して第１電源線５１と接続されている。第１電源線５１は、発光素子８６（発光素子ＣＨＩＰ）に電力を供給する電源線である。第２電源線５２は、透明導電膜７６及び補助導体７５を介して、発光素子８６を構成する上部電極８７と接続されている。第２電源線５２は、定電位に維持されており、例えば、グランド（筐体等）に接地してもよい。補助導体７５は、導電性良好な金属配線を用いることができ、画素開口部（画素ＰＸ）を避けた位置に形成できる。図１３に示す補助導体７５は、導電性金属酸化物と銅合金と導電性金属酸化物の積層構成としている。補助導体７５の構成の一部に熱伝導性の高い銅や銅合金を用いることで、発光ダイオード素子の熱放散を助け、安定した発光を得ることができる。

図１６に示すように、ソース配線６６とゲート配線６９とで区画される画素ＰＸ（画素開口部）内には、第３薄膜トランジスタ６８、第４薄膜トランジスタ６７、発光素子８６、容量素子７９などが配置されている。

第４薄膜トランジスタ６７は、ソース配線６６とゲート配線６９とに電気的に連携されている。第３薄膜トランジスタ６８は、第４薄膜トランジスタ６７及び第１電源線５１と電気的に連携されている。第３薄膜トランジスタ６８は、第４薄膜トランジスタ６７からの信号を受けて垂直型発光ダイオードである発光素子８６を駆動する。第３薄膜トランジスタ６８の第３ゲート電極５５は、容量素子７９を介して、第１電源線５１と接続されている。第３薄膜トランジスタ６８及び第４薄膜トランジスタ６７は、薄膜トランジスタアレイを構成する。

図１６は、第１電源線５１を含めて、第２基板２０２の表面４３に配設される主な電気的要素を示す。マトリクス状に配列された複数の画素ＰＸは、表示装置の有効表示領域を形成している。図１６に示されている薄膜トランジスタ６７、６８以外に、さらに容量のリセット処理を行う薄膜トランジスタなどを、別途、スイッチング素子として設けてもよい。この場合、リセット処理を行うスイッチング素子は、第２基板２０２の表面４３上に形成されたリセット信号線に接続される。

ゲート配線６９は、シフトレジスタを含む走査駆動回路８２（ゲート信号スッチング回路）に接続されている。ソース配線６６は、シフトレジスタ、ビデオライン、アナログスイッチを含むソース信号回路８１（ソース信号スイッチング回路）に接続されている。ソース信号回路８１及び走査駆動回路８２は、表示制御部からの信号を受けて表示機能層である発光素子８６を制御する。

本実施形態では、第１電源線５１及びソース配線６６は、Ｙ方向（第２方向）に延在している。ゲート配線６９は、Ｘ方向（第１方向）に延在している。
なお、本実施形態においては、ソース配線６６、ゲート配線６９、第１電源線５１、及び第２電源線５２の位置関係を限定しない。
１つの画素ＰＸ内における薄膜トランジスタ個数、あるいは補助導体７５の向きによって、透明導電膜７６のパターンの向きを変えることもできる。

複数の画素ＰＸの各々においては、ゲート配線６９からのゲート信号及びソース配線６６からの映像信号を受けて第４薄膜トランジスタ６７がオンとなると、スイッチングトランジスタとして機能する第４薄膜トランジスタ６７からの信号（ドレイン電極からの出力）は、第３ゲート電極５５に出力される。即ち、画素ＰＸに電力を供給する第３薄膜トランジスタ６８の第３ゲート電極５５にオンの信号が入力される。駆動トランジスタとして機能する第３薄膜トランジスタ６８は、第３ゲート電極５５からの信号を受け、第１電源線５１から発光素子８６に電源供給する。このとき、第３薄膜トランジスタ６８の第３チャネル層５８を介して、第１電源線５１から発光素子８６に電流が供給され、その電流量に応じて画素ＰＸ（発光素子８６）が発光する。

（第３実施形態）
（有機ＥＬ表示装置）
図１７は、本発明の第３実施形態に係る表示装置を示す図であって、第３ブラックマトリクス基板３０３が適用された有機ＥＬ表示装置３００を部分的に示す断面図である。
図１８は、第３実施形態に係る有機ＥＬ表示装置３００において、有機ＥＬ層を搭載した第３アレイ基板３０１の部分断面図である。

有機ＥＬ表示装置３００は、第３ブラックマトリクス基板３０３と有機ＥＬ層８０を具備した第３アレイ基板３０１とを向かい合うように貼り合わせている。第３ブラックマトリクス基板３０３は、赤色画素Ｒ、緑色画素Ｇ、及び青色画素Ｂを含むカラーフィルタを備えている。赤色画素Ｒ、緑色画素Ｇ、及び青色画素Ｂは、光吸収層８の開口部に設けられている。
第３ブラックマトリクス基板３０３の他の構成は、第１実施形態において説明したブラックマトリクス基板１００と同じである。発光層９２を含む有機ＥＬ層８０については、後に詳述する。

次に、有機ＥＬ表示装置３００の構造について説明する。
第３アレイ基板３０１の第３基板３０２としては、透明基板に限定する必要はなく、例えば、適用可能な基板として、ガラス基板、セラミック基板、石英基板、サファイア基板、シリコン、炭化シリコンやシリコンゲルマニウムなどの半導体基板、あるいはプラスチック基板等が挙げられる。

第３アレイ基板３０１の第３基板３０２には、第４絶縁層４７が形成されている。第４絶縁層４７上には、第５薄膜トランジスタ７０、第４絶縁層４７及び第５薄膜トランジスタ７０を覆うように形成された第５絶縁層２４８、第５薄膜トランジスタ７０の第３チャネル層５８に対向するように第５絶縁層２４８上に形成された第５ゲート電極１５５、第５絶縁層２４８及び第５ゲート電極１５５を覆うように形成された第６絶縁層４９、及び第６絶縁層４９上に形成された第１平坦化層９６が、順に積層されている。

第１平坦化層９６、第６絶縁層４９、及び第５絶縁層２４８には、第５薄膜トランジスタ７０の第５ドレイン電極１５６に対応する位置にコンタクトホール９３が形成されている。また、第１平坦化層９６上には、第３チャネル層５８に対応する位置にバンク９４が形成されている。断面視において互いに隣り合うバンク９４の間の領域においては、即ち、平面視においてバンク９４に囲まれた領域においては、第１平坦化層９６の上面、コンタクトホール９３の内部、及び第５ドレイン電極１５６を覆うように下部電極１８９（画素電極）が形成されている。なお、下部電極１８９は、バンク９４の上面には形成されていなくてもよい。

更に、下部電極１８９、バンク９４、及び第１平坦化層９６を覆うようにホール注入層１９１が形成されている。ホール注入層１９１上には、順に、発光層９２、上部電極８７、及び封止層１９５が積層されている。

下部電極１８９は、後述するように、銀あるいは銀合金層が導電性酸化物層によって挟持された構成を有する。
上部電極８７は、例えば、膜厚１１ｎｍの銀合金層が膜厚４０ｎｍの複合酸化物で挟持された透明導電膜である。下部電極８８は、膜厚２５０ｎｍの銀合金層が膜厚３０ｎｍの複合酸化物で挟持された構成を有する。なお、上記複合酸化物層を導電性金属酸化物層に適用し、銀合金層の膜厚を、例えば、９ｎｍから１５ｎｍの範囲に設定し、導電性金属酸化物層によって銀合金層が挟持された３層積層構造を用いることが好ましい。この場合、高い透過率の透明導電膜を実現することができる。

また、上記複合酸化物層を導電性金属酸化物層に適用し、銀合金層の膜厚を、例えば、１００ｎｍから２５０ｎｍの範囲内、あるいは、３００ｎｍ以上の膜厚に設定し、導電性金属酸化物層によって銀合金層が挟持された３層積層構造を採用してもよい。この場合、可視光に対して高い反射率を有する反射電極を実現することができる。

バンク９４の材料としては、アクリル樹脂、ポリイミド樹脂、ノボラックフェノール樹脂等の有機樹脂を用いることができる。バンク９４には、更に、酸化シリコン、酸窒化シリコン等の無機材料を積層してもよい。

第１平坦化層９６の材料としては、アクリル樹脂、ポリイミド樹脂、ベンゾシクロブテン樹脂、ポリアミド樹脂等を用いてもよい。低誘電率材料（ｌｏｗ−ｋ材料）を用いることもできる。

なお、視認性を向上させるため、第１平坦化層９６、封止層１０９、あるいは、第３基板３０２のいずれかが、光散乱の機能を有してもよい。あるいは、第３基板３０２の上方に光散乱層を形成してもよい。
第５薄膜トランジスタの構造は、第２実施形態と同様であるため、説明を省く。

（第４実施形態）
（液晶表示装置）
図１９は、本発明の第４実施形態に係る表示装置を示す図であって、第４ブラックマトリクス基板４０３が適用された液晶表示装置４００を部分的に示す断面図である。
図２０は、第４実施形態に係る表示装置に適用される液晶層を駆動する薄膜トランジスタを備えた代表的な回路図である。
図２１は、従来の水平配向液晶（ＦＦＳモード）を採用した液晶表示装置を部分的に示す断面図であって、画素電極と共通電極との間に液晶駆動電圧を印加した時の、等電位線の状況を説明する断面図である。
図２２は、従来の水平配向液晶（ＦＦＳモード）を採用した液晶表示装置を部分的に示す断面図であって、対向する基板の透明樹脂層上に透明電極が配設された場合の等電位線の状況を説明する断面図である。

液晶表示装置４００は、液晶層６０を介して、第４ブラックマトリクス基板４０３のセンサユニットＳＵが形成されている第２面２と、第４アレイ基板４０１とが貼り合わされた構成を有する。
図１９において、偏光板を含む光学フィルム、配向膜、バックライトユニットなどの図示は省略している。また、通常の液晶表示装置では、薄膜トランジスタ等のアクティブ素子は周知であるので、薄膜トランジスタの図示も省略している。

第４ブラックマトリクス基板４０３は、第３実施形態の第３ブラックマトリクス基板３０３と同様の構成を有する。光吸収層８の開口部の各々には、赤色画素Ｒ、緑色画素Ｇ、及び青色画素Ｂのカラーフィルタが配設されている。

本実施形態において、液晶層６０は、ＦＦＳ方式と呼称される水平配向液晶が用いられているが、本実施形態は、水平配向やＦＦＳ駆動に限定しない。垂直配向の液晶を採用し、この液晶を縦電界（液晶層の厚み方向にかかる駆動電圧）で駆動してもよい。
液晶層６０を駆動する画素電極及び共通電極は、いずれも透明導電膜を電極形状にパターニングすることによって形成されている。

図２０に示すように、アクティブ素子は、第６薄膜トランジスタ１７１として赤色画素Ｒ、緑色画素Ｇ、及び青色画素Ｂのそれぞれに１個配設されている。液晶は、図２０において、容量６３として記載される。第６薄膜トランジスタ１７１は、走査信号回路７２から延線されるゲート配線１６４、映像信号回路７３から延線されるソース配線１６５で駆動される。

ところで、上述した特許文献２や特許文献３は、透明導電性酸化物あるいは透光性を有する導電膜（以下、透明電極と呼称する）をタッチセンサとして用いる液晶表示装置を開示している。特許文献２や特許文献３で示されるタッチセンサにおいては、タッチセンサと向かい合うように配置されたアレイ基板によって、液晶層が駆動する。換言すれば、タッチセンサに用いる透明電極は、液晶層と略接する構造となる。

近年、液晶方式としては、視野角、コントラスト、応答性の観点から、ＦＦＳ（あるいはＩＰＳ）と呼称される水平配向の液晶方式が主に採用されている。
一般的な構成として、図２１に示すようなＦＦＳ方式の液晶表示装置７００が知られている。液晶表示装置７００は、アレイ基板６０５とカラーフィルタ基板５００とによって液晶層６０７が挟持された構造を有する。
アレイ基板６０５は、基板６０６上に形成された絶縁層６０４、絶縁層６０４上に形成された共通電極６０２、共通電極６０２上に形成された絶縁層６０３、及び絶縁層６０３上に形成された画素電極６０１を備える。
アレイ基板６０５と対向するカラーフィルタ基板５００においては、透明基板５０１上に、電気の流れない材料（不導体）で形成されたカラーフィルタＣＦや透明樹脂層６１４などが積層されている。なお、図２１に示す例では、配向膜の図示は省略されている。

液晶表示装置７００のアレイ基板６０５においては、画素電極６０１と共通電極６０２との間に印加される電圧によって液晶層６０７は駆動される。このとき、図２１に示すように、画素電極６０１から生じる電界を示す等電位線６０９は、液晶層６０７を貫通するように、画素電極６０１からカラーフィルタＣＦに向けて延び、液晶層６０７の水平配向の液晶は、等電位線６０９を中心に水平に回転し、液晶表示装置７００は、標準的な表示を行う。

一方、図２２に示すように、ＦＦＳ方式の液晶表示装置として、透明樹脂層６１４を覆うように透明電極６１２を有するカラーフィルタ基板５００を備えた液晶表示装置８００も知られている。透明電極６１２は、タッチセンシングの駆動電極や検出電極として用いられる。
液晶表示装置８００においては、透明電極６１２と画素電極６０１との間に液晶層６０７が配置されている。なお、透明電極６１２がカラーフィルタ基板５００に形成されている点で、液晶表示装置８００は、液晶表示装置７００とは異なっている。液晶表示装置８００が備えるその他の構成は、液晶表示装置７００と同じである。

図２２に示すように透明電極６１２がカラーフィルタ基板５００に形成されている構成では、ＦＦＳ方式の液晶駆動に支障が生じる。カラーフィルタ基板５００に向かって画素電極６０１から延びる等電位線６１０は、導電膜である透明電極６１２を通過できない。このため、図２２に示されるように、等電位線６１０の形状は、カラーフィルタ基板５００とアレイ基板６０５との間に等電位線６１０が閉じ込められたように変形した形状になる。このような形状を有する等電位線６１０においては、図２１で説明したような、等電位線６０９を中心に水平に回転する標準的な液晶回転ができず、液晶表示装置として十分な透過率を確保できない。

加えて、カラーフィルタ基板５００の表示面に指等の電荷を有するポインタが接触すると、水平配向の液晶分子は、ポインタに向かうように立ち上がってしまうことがある。液晶分子は、分子の長軸方向（立ち上がる方向）と短軸方向で誘電率が異なり、表示画素の容量が変化することになる。従って、表示画素を含むような大きさを有する透明電極をタッチセンシングの容量素子（駆動電極や検出電極）として使う場合に、この表示画素の容量変動がタッチの容量変動（ノイズ）となる。
上述した特許文献２や特許文献３に開示された技術はこのようなノイズ発生のリスクを伴う。従って、特許文献２や特許文献３で示されるタッチセンサは、ＦＦＳ方式の液晶表示装置に適用するには上記の問題がある。

これに対し、第４実施形態に係る第４ブラックマトリクス基板４０３においては、画素の大きさに相当する透明電極が開口部９に設けられていない構造が可能である。このため、上述したように液晶分子が透明電極に向けて立ち上がることがない。さらに、特許文献２や特許文献３において問題となり得る表示画素の容量変動も生じない。第４実施形態に係る第４ブラックマトリクス基板４０３は、ＦＦＳ方式の液晶表示装置だけでなく、他の表示装置にも適用可能である。更に、上述した実施形態においても、タッチの容量素子として透明電極を用いていない。

第４実施形態では、赤色画素Ｒ、緑色画素Ｇ、及び青色画素Ｂの各々のカラーフィルタの液晶層６０に接する面には、透明電極等の導電性の部材（導体）が存在しないので、ＦＦＳ方式で駆動される液晶層６０の透過率に大きな悪影響なく、高い透過率の液晶表示が可能となる。

上述の実施形態に係るブラックマトリクス基板、あるいは、このブラックマトリクス基板を備えた表示装置は、種々の応用が可能である。上述の実施形態に係る表示装置が適用可能な電子機器としては、携帯電話、携帯型ゲーム機器、携帯情報端末、パーソナルコンピュータ、電子書籍、ビデオカメラ、デジタルスチルカメラ、ヘッドマウントディスプレイ、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤ等）、複写機、ファクシミリ、プリンター、プリンター複合機、自動販売機、現金自動預け入れ払い機（ＡＴＭ）、個人認証機器、光通信機器、ＩＣカードなどの電子ディバイス等が挙げられる。上記の各実施形態は、自由に組み合わせて用いることができる。

本発明の好ましい実施形態を説明し、上記で説明してきたが、これらは本発明の例示的なものであり、限定するものとして考慮されるべきではないことを理解すべきである。追加、省略、置換、およびその他の変更は、本発明の範囲から逸脱することなく行うことができる。従って、本発明は、前述の説明によって限定されていると見なされるべきではなく、請求の範囲によって規定されている。

１ 第１面、２ 第２面、３ 黒色誘電体層、４ 導電性酸化物層、５ 金属層、６ 低濃度カーボン層、７ 導電層、８ 光吸収層、９ 開口部（第１開口部）、１０ 第１導電パターン、１１ 第１ゲート電極、１２、１２’ キャパシタパターン、１３ 走査線、１５ リセット線、１６ 第１チャネル層、１７ 第１絶縁層、１９ 区画領域、２０ 第２導電パターン、２１ 出力線、２２ 第１ソース電極、２３ 第１ドレイン電極、２４Ａ 第２チャネル層、２４Ｂ ゲート絶縁層、２５ 第２ソース電極、２６ 第２ドレイン電極、２７ 第２ゲート電極、２８ ソース延線、２９、９３ コンタクトホール、３１ 第１薄膜トランジスタ、３２ リセットトランジスタ、３３ 入射光、３４ 反射光、３７ 第１透明樹脂層、３８ 第２透明樹脂層、４３ 表面、４５ センサ回路、４７ 第４絶縁層、４８ 第２絶縁層、４９ 第６絶縁層、５１ 第１電源線、５２ 第２電源線、５４ 第３ソース電極、５５ 第３ゲート電極、５６ 第３ドレイン電極、５８ 第３チャネル層、６０、６０７ 液晶層、６２、６０６ 基板、６３ 容量、６５、６０３、６０４ 絶縁層、６６、１６５ ソース配線（第３ソース配線）、６７ 第４薄膜トランジスタ（薄膜トランジスタ）、６８ 第３薄膜トランジスタ（薄膜トランジスタ）、６９、１６４ ゲート配線（第３ゲート配線）、７０ 第５薄膜トランジスタ、７１ 重なり部、７２ 走査信号回路、７３ 映像信号回路、７４ 角部、７５ 補助導体、７６ 透明導電膜、７７ 接合層、７８ 上面、７９ 容量素子、８０ 有機ＥＬ層、８１ ソース信号回路、８２ 走査駆動回路、８６、ＣＨＩＰ 発光素子、８７ 上部電極、８８、１８９ 下部電極、８９ 反射電極、９０ ｎ型半導体層、９１ ｐ型半導体層、９２ 発光層、９４ バンク、９５ 第２平坦化層、９６ 第１平坦化層、１００ ブラックマトリクス基板、１０２、５０１ 透明基板、１０８ 接着層、１０９、１９５ 封止層、１４８ 第３絶縁層、１５５ 第５ゲート電極、１５６ 第５ドレイン電極、１６１、１６２ 重畳部、１７１ 第６薄膜トランジスタ、１９１ ホール注入層、２００ マイクロＬＥＤ表示装置、２０１ 第２アレイ基板、２０２ 第２基板、２４８ 第５絶縁層、３００ 有機ＥＬ表示装置、３０１ 第３アレイ基板、３０２ 第３基板、３０３ 第３ブラックマトリクス基板、４００、７００、８００ 液晶表示装置、４０１ 第４アレイ基板、４０３ 第４ブラックマトリクス基板、５００ カラーフィルタ基板、６０１ 画素電極、６０２ 共通電極、６０５ アレイ基板、６０９、６１０ 等電位線、６１２ 透明電極、６１４ 透明樹脂層、Ｂ 青色画素、Ｂ１、Ｂ２、Ｂ３ 導電線、ＣＦ カラーフィルタ、Ｆ 指、Ｇ 緑色画素、ＯＰ 開口部（第２開口部）、ＰＸ 画素（画素開口部）、Ｒ 赤色画素、ＳＵ、ＳＵ１、ＳＵ２ センサユニット。

Claims (12)

1. 第１面と第２面とを有する透明基板と、
   前記第２面上に設けられた黒色誘電体層と、
   前記黒色誘電体層上に設けられた第１絶縁層と、
   前記第１絶縁層上に設けられ、金属層あるいは合金層が導電性酸化物層で挟持された構成を有する第１導電パターンを含む第１導電層と、
   前記第１導電パターン上に設けられた第２絶縁層と、
   前記第２絶縁層上に設けられた酸化物半導体層と、
   前記酸化物半導体層及び前記第２絶縁層上に設けられ、金属層あるいは合金層が導電性酸化物層で挟持された構成を有する第２導電パターンを含む第２導電層と、
   前記第２導電パターン上に設けられた透明樹脂層と、
   前記透明樹脂層上に設けられた光吸収層と、
   第１ゲート電極、第１ソース電極、第１ドレイン電極、第１チャネル層、及びゲート絶縁層を有する第１薄膜トランジスタと、
   を備え、
   前記黒色誘電体層は、カーボンを含み、かつ、前記第１面から見た平面視において前記第１導電パターン及び前記第２導電パターンを覆う構成を有し、
   前記光吸収層は、カーボンを含み、かつ、前記第２面から見た平面視において前記第１導電パターン及び前記第２導電パターンを覆う構成を有し、
   前記第１導電パターンの一部は、前記第１ゲート電極を構成し、
   前記第２導電パターンの一部は、前記第１ソース電極及び前記第１ドレイン電極を構成し、
   前記酸化物半導体層の一部は、前記第１チャネル層を構成し、
   前記第１導電パターンの一部は、前記第１薄膜トランジスタを駆動する走査線を構成し、
   前記第２導電パターンの一部は、前記第１薄膜トランジスタの出力線を構成し、
   前記第１導電パターンの一部は、前記第１ゲート電極に接続されたキャパシタパターンを構成し、
   前記キャパシタパターンは、平面視において、１個以上の第１開口部を具備し、
   前記第２絶縁層の一部は、前記ゲート絶縁層を構成する、
   ブラックマトリクス基板。
2. 前記第１ゲート電極と電気的に繋がる第２ゲート電極、第２ソース電極、前記第２ゲート電極と電気的に繋がる第２ドレイン電極、第２チャネル層、及びゲート絶縁層を有する第２薄膜トランジスタを備え、
   前記第１導電パターンの一部は、前記第２ゲート電極を構成し、
   前記第２導電パターンの一部は、前記第２ソース電極及び前記第２ドレイン電極を構成し、
   前記酸化物半導体層の一部は、前記第２チャネル層を構成し、
   前記第２絶縁層の一部は、前記第２薄膜トランジスタの前記ゲート絶縁層を構成する、
   請求項１に記載のブラックマトリクス基板。
3. 平面視において、前記走査線は第１方向に平行に延線し、前記出力線は前記第１方向と直交する第２方向に平行に延線し、
   前記キャパシタパターンは、前記走査線と前記出力線とで区画される領域内に配設される、
   請求項１に記載のブラックマトリクス基板。
4. 前記第１開口部は、矩形あるいは平行四辺形の形状を有する開口部であり、
   前記黒色誘電体層及び前記光吸収層の各々は、前記開口部と相似する矩形あるいは平行四辺形である第２開口部を有し、
   前記第２開口部の中心位置は、前記第１開口部の中心位置と重なる、
   請求項１に記載のブラックマトリクス基板。
5. 前記黒色誘電体層は、カーボンと、少なくとも金属酸化物で構成された誘電体の微粒子と、を含む樹脂分散体である、
   請求項１に記載のブラックマトリクス基板。
6. 前記金属酸化物で構成された誘電体は、フォルステライト、酸化アルミニウム、及び酸化チタンからなる群より選ばれる１以上の常誘電体の微粒子を少なくとも含む、
   請求項５に記載のブラックマトリクス基板。
7. 前記黒色誘電体層は、
   カーボンと、
   少なくとも、酸化チタン、窒化チタン、及び酸窒化チタンからなる群より選ばれる１以上の微粒子と、
   を含む、
   請求項１に記載のブラックマトリクス基板。
8. 前記黒色誘電体層は、カーボン濃度の異なる２層の樹脂分散体で構成され、
   前記２層の樹脂分散体のうち少なくともいずれか一方の樹脂分散体は、金属酸化物で構成された誘電体を含む、
   請求項１に記載のブラックマトリクス基板。
9. 前記導電性酸化物層は、酸化インジウムを含む、
   請求項１に記載のブラックマトリクス基板。
10. 前記酸化物半導体層は、
    酸化インジウムと、
    酸化アンチモン及び酸化ビスマスのうち少なくともいずれか１つと、
    を含む、
    請求項１又は請求項２に記載のブラックマトリクス基板。
11. 前記酸化物半導体層は、
    酸化セリウム及び酸化錫のうち少なくともいずれか１つを含む、
    請求項１０に記載のブラックマトリクス基板。
12. 請求項１又は請求項２に記載のブラックマトリクス基板と、
    薄膜トランジスタアレイが配置された基板面を有するアレイ基板と、
    表示機能層と、
    を備え、
    前記表示機能層を介して、前記ブラックマトリクス基板の第２面と前記アレイ基板の前記基板面とが互いに向かい合うよう貼り合わせてなる表示装置。

Images