JP6572814B2 - 電力変換装置 - Google Patents

電力変換装置 Download PDF

Info

Publication number
JP6572814B2
JP6572814B2 JP2016059687A JP2016059687A JP6572814B2 JP 6572814 B2 JP6572814 B2 JP 6572814B2 JP 2016059687 A JP2016059687 A JP 2016059687A JP 2016059687 A JP2016059687 A JP 2016059687A JP 6572814 B2 JP6572814 B2 JP 6572814B2
Authority
JP
Japan
Prior art keywords
drive
signal
timing
information
processing device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016059687A
Other languages
English (en)
Other versions
JP2017175792A (ja
Inventor
裕介 村田
裕介 村田
進藤 祐輔
祐輔 進藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2016059687A priority Critical patent/JP6572814B2/ja
Publication of JP2017175792A publication Critical patent/JP2017175792A/ja
Application granted granted Critical
Publication of JP6572814B2 publication Critical patent/JP6572814B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Control Of Ac Motors In General (AREA)
  • Inverter Devices (AREA)

Description

本発明は、複数のスイッチング素子の動作により電力を変換し負荷に供給する電力変換装置に関する。
従来、インバータ等の電力変換器を構成する各スイッチング素子に駆動信号を出力する駆動回路から、マイコン等の処理装置に情報を通信可能な電力変換装置が知られている。
例えば特許文献1に開示された技術では、相間及び上下アーム間の複数の駆動回路を接続する通信線を設け、当該通信線の一端に位置する窓口の駆動回路に向かって、他端側の駆動回路からの情報を順に付加して送信する。窓口の駆動回路は、各駆動回路からの情報をまとめて処理装置に送信する。こうして、処理装置側の端子数を増加することなく、各駆動回路からの情報を処理装置に伝達可能としている。
特開2015−53813号公報
特許文献1の装置では、互いに絶縁された相間及び上下アーム間の駆動回路間にフォトカプラを設けて通信しているため、部品点数が増加し、回路構成が複雑になる。
また、窓口の駆動回路は、各駆動回路の識別情報を含む信号を処理装置としてのマイコンに通信する。例えば、三相インバータの6個の駆動回路からの情報を処理装置に通信する場合、特許文献1の図5等に記載された送信態様では、窓口の駆動回路が出力する信号は、計21のブロックを含む。したがって、マイコンへ通信する信号量が多くなり、通信時間が増大するという問題がある。
本発明は上述の点に鑑みて創作されたものであり、その目的は、簡易な構成で駆動回路から処理装置への異常情報の通信時間を短縮する電力変換装置を提供することにある。
本発明の電力変換装置は、電力変換器(60)と、複数の駆動回路(41−46)と、処理装置(20)とを備える。
電力変換器は、ブリッジ接続された複数のスイッチング素子(61−66)の動作により電力を変換し、交流モータ等の負荷(80)に供給する。
複数の駆動回路は、複数のスイッチング素子を駆動するゲート信号を生成する。また、複数の駆動回路は、当該駆動回路、又は、当該駆動回路に接続されたスイッチング素子の異常情報を含む情報信号を出力する。
処理装置は、各駆動回路と双方向に通信し、スイッチング素子の動作を指令する駆動パルス信号を各駆動回路に対して送信可能、且つ、各駆動回路が出力した情報信号を受信可能である。また、処理装置は、記憶部(21)及び異常特定部(22)を有する。
記憶部は、各駆動回路から受信した情報信号を記憶する。
異常特定部は、全ての駆動回路からの情報信号の受信に要する時間の経過後、記憶部に記憶された情報信号に基づき、駆動回路、又は、駆動回路に接続されたスイッチング素子の異常を特定する。
複数の駆動回路は、処理装置の共通の端子に対し、情報信号を、互いに同期し且つ異なるIDタイミングで出力し、各駆動回路は、自身が情報信号を出力するIDタイミングを識別可能である。
処理装置の記憶部は、各駆動回路から受信した情報信号をIDタイミングに基づいて記憶し、処理装置は、各IDタイミングで情報信号を出力する駆動回路がどの駆動回路であるのかを識別可能である。
本発明の第1の態様では、IDタイミングは、PWM信号、矩形波信号又はパルスパターンを含む駆動パルス信号のエッジタイミングに基づいて設定される。
負荷は交流モータであり、電力変換器はインバータである。
処理装置は、モータの出力トルクが0となるように駆動パルス信号を生成し、駆動パルス信号のエッジタイミングは、モータの出力トルクが0となるように生成された駆動パルス信号のエッジタイミングである。
ここで、「異常」とは、文字通り「通常と異なる状態」であって、その情報を処理装置に通信するニーズが生じている状態を意味する。必ずしも装置の機能を低下又は喪失させるようなネガティブな意味に限定して解釈されるものではない。
また、駆動回路毎の「IDタイミング」を互いに識別可能に同期させる構成としては、所定の基準タイミングからIDタイミングまでの時間差を駆動回路毎に設定してもよい。或いは、共通のキャリアに基づいて生成されるPWM信号のように、相毎、且つ上下アーム毎にタイミングがずれたパルス信号のエッジタイミングをIDタイミングとして用いてもよい。
これにより本発明では、各駆動回路と処理装置との間の伝送路のみを用いて、各駆動回路からの情報信号を処理装置に通信することができる。特許文献1の従来技術のように駆動回路間に通信線を設ける必要がないので、装置の構成を簡易にすることができる。
また、各駆動回路は1ブロックの信号を処理装置に送信すればよいため、電力変換器が三相インバータの場合、計6ブロックの信号が順に送信されることとなる。したがって、特許文献1の従来技術に比べて通信時間を短縮することができる。
各実施形態の電力変換装置が適用されるモータ駆動システムの概略構成図。 第1実施形態による電力変換装置の構成図。 PWM信号を説明する図。 第1実施形態による各駆動回路の情報信号を示すタイムチャート。 (a)コレクタエミッタ間電流(Ice)が0となるスイッチングパターンの例を示す図。(b)スイッチング素子がオンしないパルス幅の信号を示す図。(c)モータトルクが出力されない電流指令を示す電流ベクトル図。 従来技術に対する通信時間の短縮効果を説明する図。 第2実施形態による各駆動回路の情報信号を示すタイムチャート。 第3実施形態による電力変換装置の構成図。 第4実施形態による電力変換装置の構成図。 (a)第3、(b)第4実施形態での同期時期の設定を示す図。
以下、電力変換装置の複数の実施形態を図面に基づいて説明する。各実施形態の電力変換装置は、例えば、ハイブリッド自動車の動力源であるモータジェネレータ等のモータを駆動するモータ駆動システムに適用される。複数の実施形態で実質的に同一の構成には、同一の符号を付して説明を省略する。
最初に、各実施形態の電力変換装置が適用されるモータ駆動システム90の全体構成を図1に示す。モータ駆動システム90は、バッテリ50、電力変換装置101、及び、交流電力によって駆動されるモータ80等を備える。図1中の電力変換装置の符号は、第1実施形態の電力変換装置の符号「101」を代表として記す。
モータ80は、例えば永久磁石式同期型の三相交流電動機である。モータ80のステータには、U相巻線81、V相巻線82、W相巻線83が巻回されている。
モータ駆動システム90において、電力変換装置101は、バッテリ50の直流電力を三相交流電力に変換して各相巻線81、82、83に通電し、モータ80を駆動する。電力変換装置101は、「電力変換器」としてのインバータ60、駆動回路41−46、及び、「処理装置」としてのマイコン20を備える。
なお、他の実施形態では、バッテリ50とインバータ60との間に、バッテリ50の電圧を昇圧する昇圧コンバータをさらに備えてもよい。
インバータ60は、複数のスイッチング素子61−66がブリッジ接続されている。詳しくは、スイッチング素子61、63、65は、それぞれU相、V相、W相の上アームのスイッチング素子であり、スイッチング素子62、64、66は、それぞれU相、V相、W相の下アームのスイッチング素子である。スイッチング素子61−66として、例えばIGBT(絶縁ゲートバイポーラトランジスタ)が用いられる。なお、一対の上下アームのスイッチング素子は、パワーカードの形態で構成されてもよい。
インバータ60は、スイッチング素子61−66の動作により直流電圧を交流電圧に変換し、モータ80の各相巻線81、82、83に印加する。また、インバータ60の入力部には、平滑コンデンサ55が接続されている。
駆動回路41−46は、各スイッチング素子61−66を駆動するゲート信号UH、VH、WH、UL、VL、WLを生成し、各スイッチング素子61−66のゲート(ベース端子)に出力する。また、後述のように、駆動回路41−46は、それぞれの情報信号をマイコン20に出力する。
マイコン20は、上位の制御装置から指令されたトルク指令、及び、電流センサや回転角センサから取得したフィードバック電流、電気角等の情報に基づき、モータ80に印加する電圧指令を演算する。なお、各センサ、及び信号入力の図示を省略する。
この演算は、電流又はトルクのフィードバック制御によるものでもよく、フィードフォワード制御によるものでもよい。また、三相交流モータの制御では、一般に固定座標系の電流、電圧を回転座標系に変換したベクトル制御が用いられる。このような各種制御は、モータ制御分野における周知技術であるため詳細な説明を省略する。
上記構成の電力変換装置において、駆動回路41−46、又は、駆動回路41−46に接続されたスイッチング素子61−66に「異常」が発生する可能性がある。本明細書で「異常」とは、例えば素子温度や電流に関し「通常と異なる状態」であって、その情報をマイコン20に通信するニーズが生じている状態を意味する。ただし、必ずしも装置の機能を低下又は喪失させるようなネガティブな状態に限定されない。
異常が発生した場合、駆動回路41−46からマイコン20に異常情報を通信することにより、マイコン20は、異常の内容や程度に応じて制御の切替や停止等の処置をすることができる。ただし、複数の駆動回路からマイコンへの通信を個別の通信線で行う構成では、駆動回路の数と同数の接続端子がマイコン側に必要となる。そこで、従来技術である特許文献1(特開2015−53813号公報)には、マイコンの端子数を増加することなく各駆動回路からの情報をマイコンに伝達する技術が開示されている。
しかし、「発明が解決しようとする課題」に記載した通り、特許文献1の従来技術は、回路構成が複雑になり、また、マイコンへの通信時間が増大するという問題がある。
この問題に対し、各実施形態の電力変換装置は、マイコンの端子数を増加させないことに加え、簡易な構成で駆動回路からマイコンへの通信時間を短縮することを目的とするものである。以下、電力変換装置の特徴的な構成について、実施形態毎に詳しく説明する。
(第1実施形態)
第1実施形態の電力変換装置について、図2〜図5を参照して説明する。図2には、図1に記載された6個の駆動回路及びスイッチング素子のうち、代表として、U相上アーム及びU相下アームの駆動回路41、42及びスイッチング素子61、62を記載する。他の駆動回路及びスイッチング素子についても構成、作用は同様である。
制御電流が流れる低電圧領域に設けられるマイコン20と、パワー電流が流れる高電圧領域に設けられる各駆動回路41、42とは、絶縁素子であるフォトカプラ31−34を介して双方向に通信可能に接続されている。フォトカプラ31、33は、マイコン20から各駆動回路41、42に対してPWM信号等の駆動パルス信号を送信する伝送路に設けられている。フォトカプラ32、34は、各駆動回路41、42からマイコン20に対して情報信号を送信する伝送路に設けられている。
また、一点鎖線のブロックで示すように、駆動回路41及びフォトカプラ31、33の高圧側部分と、駆動回路42及びフォトカプラ32、34の高圧側部分とは、互いに絶縁されている。
駆動回路41、42は、マイコン20から指令された駆動パルス信号に従い、それぞれ図示しないON駆動用FET及びOFF駆動用FETを操作することにより、スイッチング素子61、62のゲート電圧を変更し、動作を制御する。
図1のインバータ60において、ある相の上アームのスイッチング素子と、他の相の下アームのスイッチング素子とが同時にONすると、ONしているスイッチング素子には、モータ巻線を経由してコレクタエミッタ間電流Iceが流れる。
次に第1実施形態の作動について、図2に付した段階番号<1>〜<7>に従い、さらに図3、図4を参照しつつ説明する。
段階<1>では、マイコン20にて駆動パルス信号を生成する。駆動パルス信号として代表的には、図3に示すように、dutyに換算された相電圧指令と、三角波等のキャリアとの比較によりPWM信号を生成する。
図3における各相のゲート信号UH、VH、WHは、各相上アームのスイッチング素子のON期間をハイレベル、OFF期間をローレベルとして示す。相電圧指令がキャリアを上回ったとき、ゲート信号のパルスがハイレベルに立ち上がり、相電圧指令がキャリアを下回ったとき、ゲート信号のパルスがローレベルに立ち下がる。
また、各相下アームのスイッチング素子は、上アームのスイッチング素子と相補的に動作する。デッドタイムを無視すれば、上アームのゲート信号UH、VH、WHのハイレベルとローレベルとを反転した信号が、下アームのゲート信号UL、VL、WLとなる。
各相上アームのゲート信号の立ち上がりタイミング及び立ち下がりタイミングは互いに異なっている。ここで、上アームのゲート信号の立ち下がりタイミングは、デッドタイムを無視すれば、下アームのゲート信号の立ち上がりタイミングとみなすことができる。
すなわち、共通のキャリアに基づいて生成されるPWM信号は、相毎、且つ上下アーム毎にタイミングがずれたパルス信号となる。したがって、PWM信号のエッジタイミングにより、そのタイミングで信号が出力される先の6個の駆動回路、又は、その駆動回路に接続された6個のスイッチング素子を識別することが可能である。
また、マイコン20は、PWM信号以外の駆動パルス信号として矩形波信号やパルスパターンを生成してもよい。矩形波信号は、電気一周期に1パルスの矩形波を出力する信号であり、電圧位相により制御される。パルスパターンは、予め記憶された複数の電圧パルスのパターンの中から変調率やモータ回転数に応じて最適なパターンを選択して出力するものである。なお、矩形波をパルスパターンの一形態として考えてもよい。
矩形波信号では、電気角60deg毎に生じるエッジタイミングは互いに異なる。パルスパターンについても、各相のエッジタイミングが重ならないように設定されていることを前提とする。補足すると、例えば特開2013−34334号公報には、デッドタイムを付与したときのエッジタイミングが重ならないようにする技術が開示されている。
以下、駆動パルス信号をPWM信号として説明する。
段階<2>では、マイコン20からフォトカプラ31、32を経由して駆動回路41、42にPWM信号を送信する。
続いて、段階<3>、<4>、<5>について図4を参照する。
段階<3>では、電力変換装置101の起動時における最初のPWM信号の立ち上がりタイミング、又は立ち下がりタイミングに、予め定めた駆動回路からヘッダ信号を出力する。図3、図4には、予め定めた駆動回路として、U相上アームの駆動回路41を例示する。このヘッダ信号の出力時が以下の作動における基準タイミングとなる。なお、他の実施形態では、どの信号も割り当てられていないスロットをヘッダ信号としてもよい。
そして、U相上アームの駆動回路41は、基準タイミングから所定の時間差ΔtUH後に、駆動回路41、又は、駆動回路41に接続されたU相上アームスイッチング素子61の異常情報を含む情報信号を出力する。この情報信号の例としては、ON/OFF信号、Duty信号、パルス数等が挙げられる。
段階<4>では、別の駆動回路、例えばU相下アームの駆動回路42は、基準タイミングから時間差ΔtUL後に、駆動回路42、又は、駆動回路42に接続されたU相下アームスイッチング素子62の異常情報を含む情報信号を出力する。
その後、図3に図示しない段階<5>では、V相上、V相下、W相上、W相下アームの各駆動回路43、44、45、46(図1参照)は、それぞれ基準タイミングから時間差ΔtVH、ΔtVL、ΔtWH、ΔtWL後に、駆動回路又はスイッチング素子の異常情報を含む情報信号を出力する。
以上の段階<3>、<4>、<5>において基準タイミングからの時間差により規定されるタイミングが「互いに同期し且つ識別可能に設定されたIDタイミング」となる。
次に段階<6>では、各駆動回路からの情報信号は、フォトカプラ33、34を経由した後、結線点NでOR信号として合成され、マイコン20に送信される。
段階<7>では、マイコン20が各駆動回路から受信した情報信号は、IDタイミングに基づいて記憶部21に記憶される。そして、全ての駆動回路からの情報信号の受信に要する時間の経過後、異常特定部22は、記憶部21に記憶された情報信号に基づき、駆動回路又はスイッチング素子の異常を特定する。
続いて、図5を参照し、第1実施形態の応用例及び変形例について説明する。
電力変換装置101の起動時の初期チェックにおいてマイコン20が情報信号を受信するに際し、ユーザの意図に反してモータ80にトルクを発生させることや、スイッチング素子61−66に不必要に電流を流して発熱させることは好ましくない。したがって、マイコン20は、情報信号を同期させるための信号を次のように生成することが好ましい。
(a)マイコン20は、スイッチング素子61−66のコレクタエミッタ間電流Iceが0となるように駆動パルス信号を生成する。例えば、図5(a)に示すように、全相上アームのスイッチング素子61、63、65をON、全相下アームのスイッチング素子62、64、66をOFFする駆動パルス信号を生成する。これにより、スイッチング素子61−66に電流を流すことなく、同期のための信号を適切に生成することができる。
(b)マイコン20は、図5(b)に示すように、スイッチング素子61−66のゲートがONする閾値電圧Vthに相当するパルス幅よりも狭いパルス幅の駆動パルス信号を生成する。これにより、スイッチング素子61−66を実際に動作させることなく、同期のための信号を適切に生成することができる。
(c)マイコン20は、モータ80の出力トルクが0となるように駆動パルス信号を生成する。つまり、図5(c)に示すように、マイコン20は、q軸電流Iqが0でありd軸電流Idが負の値である電流を指令する。これにより、モータ80のトルクを発生させることなく、同期のための信号を適切に生成することができる。
また、第1実施形態の変形例として、マイコン20は、駆動パルス信号の伝送路を用いて、駆動パルス信号以外の同期信号を定期的に送信してもよい。「定期的」とは、例えば「所定回数のON/OFF毎」というように設定される。これにより、定期的に同期を行うことができる。
第1実施形態の電力変換装置101の効果について説明する。
(1)後述の第2〜第4実施形態を含む本実施形態では、各駆動回路41−46とマイコン20との間の伝送路のみを用いて、各駆動回路41−46からの情報信号をマイコン20に通信することができる。特許文献1の従来技術のように駆動回路間に通信線を設ける必要がないので、装置の構成を簡易にすることができる。
(2)図6を参照し、特許文献1の図5等に記載された送信態様と本実施形態とについて、6個の駆動回路からの情報をマイコンに通信するときの信号量を比較する。特許文献1の従来技術では、通信線で接続された1〜6番目の駆動回路(T1〜T6)まで、前の駆動回路から入力された信号にその駆動回路の情報を付加して次の駆動回路に出力する。6番目の駆動回路からマイコンへは、計21ブロックの信号を送信することとなる。
それに対し本実施形態では、各駆動回路は1ブロックの信号を処理装置に送信すればよいため、電力変換器が三相インバータの場合、計6ブロックの信号が順に送信されることとなる。したがって、特許文献1の従来技術に比べて信号量を約70%低減することができる。また、信号量と通信時間とが比例すると仮定すると、本実施形態では、従来技術に比べて通信時間を約70%短縮することができる。
(3)第1実施形態では、IDタイミングは、PWM信号等の駆動パルス信号のエッジタイミングに基づいて設定される。通常のインバータ駆動で用いる信号を利用するため、IDタイミング設定専用の構成を設ける必要がない。
(4)第1実施形態では、電力変換装置101を起動した時、基準タイミングを規定するヘッダ信号が最初に生成される。これにより、起動直後にIDタイミングを同期させることができる。
(5)第1実施形態では、ヘッダ信号により期待される基準タイミングからの所定の時間差に基づいて、基準タイミングに同期した各駆動回路のIDタイミングが設定される。この方式では、IDタイミングを設定する駆動回路の順番やIDタイミングの間隔を任意に設定することができる。
(第2実施形態)
第2実施形態について、第1実施形態の図4に対応する図7を参照して説明する。
上記第1実施形態では、ヘッダ信号の基準タイミングからの時間差により各駆動回路のIDタイミングを設定するのに対し、第2実施形態では、駆動回路毎の駆動パルス信号のエッジタイミングに基づいて各駆動回路のIDタイミングを直接的に設定する。
図7に示すように、例えばU相上アームの情報信号は、U相上アームの駆動パルス信号の立ち上がりエッジタイミングをIDタイミングとして生成される。U相下アームの情報信号は、U相下アームの駆動パルス信号の立ち上がりエッジタイミングをIDタイミングとして生成される。こうして、各駆動回路のIDタイミングの同期が確保される。
第2実施形態は、第1実施形態の効果(1)〜(4)を共通に奏する。また、共通のキャリアに基づいて生成されたPWM信号等の駆動パルス信号のエッジタイミングを直接的に利用するため、時間差の設定誤差等の誤差要因を排除することができる。
(第3、第4実施形態)
第3、第4実施形態について、図8〜図10を参照して説明する。図8、図9は、第1実施形態の図2に対応する構成図である。
図8に示す第3実施形態の電力変換装置103は、駆動回路41、42に接続されたスイッチング素子61、62のコレクタエミッタ電圧Vceの検出値が駆動回路41、42に入力される。
駆動回路41、42からの駆動信号によってスイッチング素子61、62のゲートがONすると、図10(a)に示すように、コレクタエミッタ電圧Vceが立ち上がる。第3実施形態は、コレクタエミッタ電圧Vceが所定の閾値αに達したタイミングをIDタイミングとして設定する。
各相のスイッチング素子についてコレクタエミッタ電圧Vceの立ち上がりタイミングは互いにずれているため、PWM信号等のエッジタイミングと同様に、各駆動回路を識別するIDタイミングとして利用することができる。
第4実施形態の電力変換装置104を示す図9には、駆動回路41、42の電源47、48を図示する。なお、どの実施形態でも実際には駆動回路の電源は存在する。ただし、第4実施形態以外では特に注目しないため、あえて電源を図示していない。
駆動回路41、42が動作するように指令されると、図10(b)に示すように、電源47、48の電源電圧Voが立ち上がる。第4実施形態は、電源電圧Voが所定の閾値βに達したタイミングをIDタイミングとして設定する。
このように第3、第4実施形態では、コレクタエミッタ電圧Vceの立ち上がりタイミング、又は、電源電圧Voの立ち上がりタイミングに基づいてIDタイミングを設定し、各駆動回路を同期させる。これにより、既存の装置構成に応じた適当な信号を利用して、第1、第2実施形態と同様の効果を奏することができる。
(その他の実施形態)
電力変換装置を構成する「電力変換器」は、三相交流インバータに限らず、四相以上の多相交流インバータや昇降圧コンバータ等でもよい。また、電力変換器の「負荷」は、モータに限らず、どのような負荷でもよい。
上記実施形態では、記憶部21は「処理装置」としてのマイコン20の内部に設けられている。他の実施形態では、マイコンの外部に記憶部を備えてもよく、その場合、異常特定部を含むマイコンと外部記憶装置とを合わせて「処理装置」を構成すると解釈する。
以上、本発明は、上記実施形態になんら限定されるものではなく、発明の趣旨を逸脱しない範囲において種々の形態で実施可能である。
101、103、104・・・電力変換装置、
20・・・マイコン(処理装置)、
21・・・記憶部、
22・・・異常特定部、
41−46・・・駆動回路、
60・・・インバータ(電力変換器)、
61−66・・・スイッチング素子、
80・・・モータ(負荷)。

Claims (4)

  1. ブリッジ接続された複数のスイッチング素子(61−66)の動作により電力を変換し負荷(80)に供給する電力変換器(60)と、
    前記複数のスイッチング素子を駆動するゲート信号を生成する複数の駆動回路(41−46)であって、当該駆動回路、又は、当該駆動回路に接続された前記スイッチング素子の異常情報を含む情報信号を出力する複数の駆動回路と、
    各前記駆動回路と双方向に通信し、前記スイッチング素子の動作を指令する駆動パルス信号を各前記駆動回路に対して送信可能、且つ、各前記駆動回路が出力した情報信号を受信可能であり、各前記駆動回路から受信した前記情報信号を記憶する記憶部(21)、及び、全ての前記駆動回路からの前記情報信号の受信に要する時間の経過後、前記記憶部に記憶された前記情報信号に基づき、前記駆動回路、又は、前記駆動回路に接続された前記スイッチング素子の異常を特定する異常特定部(22)を有する処理装置(20)と、
    を備え
    複数の前記駆動回路は、前記処理装置の共通の端子に対し、前記情報信号を、互いに同期し且つ異なるIDタイミングで出力し、各前記駆動回路は、自身が前記情報信号を出力する前記IDタイミングを識別可能であり、
    前記処理装置の前記記憶部は、各前記駆動回路から受信した前記情報信号を前記IDタイミングに基づいて記憶し、前記処理装置は、各前記IDタイミングで前記情報信号を出力する前記駆動回路がどの前記駆動回路であるのかを識別可能であり、
    前記IDタイミングは、PWM信号、矩形波信号又はパルスパターンを含む前記駆動パルス信号のエッジタイミングに基づいて設定され、
    前記負荷は交流モータであり、前記電力変換器はインバータであり、
    前記処理装置は、前記モータの出力トルクが0となるように前記駆動パルス信号を生成し、前記駆動パルス信号のエッジタイミングは、前記モータの出力トルクが0となるように生成された前記駆動パルス信号のエッジタイミングである電力変換装置。
  2. 前記処理装置は、前記駆動パルス信号の伝送路を用いて、前記駆動パルス信号以外の同期信号を定期的に送信する請求項に記載の電力変換装置。
  3. ブリッジ接続された複数のスイッチング素子(61−66)の動作により電力を変換し負荷(80)に供給する電力変換器(60)と、
    前記複数のスイッチング素子を駆動するゲート信号を生成する複数の駆動回路(41−46)であって、当該駆動回路、又は、当該駆動回路に接続された前記スイッチング素子の異常情報を含む情報信号を出力する複数の駆動回路と、
    各前記駆動回路と双方向に通信し、前記スイッチング素子の動作を指令する駆動パルス信号を各前記駆動回路に対して送信可能、且つ、各前記駆動回路が出力した情報信号を受信可能であり、各前記駆動回路から受信した前記情報信号を記憶する記憶部(21)、及び、全ての前記駆動回路からの前記情報信号の受信に要する時間の経過後、前記記憶部に記憶された前記情報信号に基づき、前記駆動回路、又は、前記駆動回路に接続された前記スイッチング素子の異常を特定する異常特定部(22)を有する処理装置(20)と、
    を備え
    複数の前記駆動回路は、前記処理装置の共通の端子に対し、前記情報信号を、互いに同期し且つ異なるIDタイミングで出力し、各前記駆動回路は、自身が前記情報信号を出力する前記IDタイミングを識別可能であり、
    前記処理装置の前記記憶部は、各前記駆動回路から受信した前記情報信号を前記IDタイミングに基づいて記憶し、前記処理装置は、各前記IDタイミングで前記情報信号を出力する前記駆動回路がどの前記駆動回路であるのかを識別可能であり、
    前記IDタイミングは、前記駆動回路に接続されたスイッチング素子のコレクタエミッタ間電圧(Vce)の立ち上がりタイミングに基づいて設定される電力変換装置。
  4. 該電力変換装置の起動後に最初に、予め定めた前記駆動回路から前記処理装置にヘッダ信号が出力され、
    前記ヘッダ信号の出力時を基準タイミングとして、前記IDタイミングは、前記基準タイミングからの時間差により規定される請求項1〜のいずれか一項に記載の電力変換装置。
JP2016059687A 2016-03-24 2016-03-24 電力変換装置 Active JP6572814B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016059687A JP6572814B2 (ja) 2016-03-24 2016-03-24 電力変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016059687A JP6572814B2 (ja) 2016-03-24 2016-03-24 電力変換装置

Publications (2)

Publication Number Publication Date
JP2017175792A JP2017175792A (ja) 2017-09-28
JP6572814B2 true JP6572814B2 (ja) 2019-09-11

Family

ID=59972417

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016059687A Active JP6572814B2 (ja) 2016-03-24 2016-03-24 電力変換装置

Country Status (1)

Country Link
JP (1) JP6572814B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7136046B2 (ja) 2019-08-15 2022-09-13 株式会社デンソー 制御装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001145362A (ja) * 1999-11-12 2001-05-25 Hitachi Ltd 電力変換器の制御装置
US9660512B2 (en) * 2013-04-12 2017-05-23 Toyota Jidosha Kabushiki Kaisha Electronic device for acquiring specific information of respective switching elements

Also Published As

Publication number Publication date
JP2017175792A (ja) 2017-09-28

Similar Documents

Publication Publication Date Title
EP2916443B1 (en) Inverter controller, power and converter, and car
US9502905B2 (en) Signal and power transmission system
US8232753B2 (en) Control device for electric motor drive apparatus
US9806653B2 (en) Control apparatus for motor control system
WO2010061918A1 (ja) 電動機制御装置および運転制御方法
US8716983B2 (en) Vehicle-use electric rotating machine
JP6217554B2 (ja) インバータ装置
US9742324B2 (en) Integrated circuit
CN103580528A (zh) 并联驱动开关元件的电力变换装置
JP2008067502A (ja) インバータ装置及びインバータ装置の制御方法
JP6086047B2 (ja) 電力変換装置
JP6572814B2 (ja) 電力変換装置
JP6674765B2 (ja) 電動機の制御装置及びそれを用いた電動車両
JP4784290B2 (ja) モータ駆動装置
CN106575932A (zh) 电动机控制装置、电动机控制方法以及电动机控制系统
JP5045020B2 (ja) モータ駆動用インバータ制御装置
JP2012182874A (ja) モータ制御装置
JP6458684B2 (ja) 電力制御方法、及び、電力制御装置
JP6553991B2 (ja) モータ制御装置
US11456692B2 (en) Semiconductor device and motor control method
JP5714806B2 (ja) モータ制御装置
JP6376049B2 (ja) 回転機の制御装置
JP6627633B2 (ja) 電力変換器の制御装置
JP2007166730A (ja) 電動機の制御装置
CN109478857B (zh) 用于控制电机的方法和控制器以及电机驱动电路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180703

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190528

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190704

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190716

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190729

R151 Written notification of patent or utility model registration

Ref document number: 6572814

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250