JP6569545B2 - 厚膜銅電極または配線とその形成方法 - Google Patents

厚膜銅電極または配線とその形成方法 Download PDF

Info

Publication number
JP6569545B2
JP6569545B2 JP2016013458A JP2016013458A JP6569545B2 JP 6569545 B2 JP6569545 B2 JP 6569545B2 JP 2016013458 A JP2016013458 A JP 2016013458A JP 2016013458 A JP2016013458 A JP 2016013458A JP 6569545 B2 JP6569545 B2 JP 6569545B2
Authority
JP
Japan
Prior art keywords
copper
electrode
forming
wiring
thick film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016013458A
Other languages
English (en)
Other versions
JP2017135242A (ja
Inventor
勝弘 川久保
勝弘 川久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal Mining Co Ltd
Original Assignee
Sumitomo Metal Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co Ltd filed Critical Sumitomo Metal Mining Co Ltd
Priority to JP2016013458A priority Critical patent/JP6569545B2/ja
Publication of JP2017135242A publication Critical patent/JP2017135242A/ja
Application granted granted Critical
Publication of JP6569545B2 publication Critical patent/JP6569545B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、厚膜銅電極または配線とその形成方法に関し、より詳しくは、チップ抵抗器、ハイブリットIC、抵抗ネットワーク等の電子部品、あるいはタッチパネル等の表示デバイスあるいは太陽電池等に用いられる絶縁基板等に形成する硫化が抑制された厚膜電極または配線とその形成方法に関する。
チップ抵抗器、ハイブリットIC、抵抗ネットワーク等の電子部品や表示デバイス、太陽電池では、導電性粒子を含有したペーストを焼成あるいは熱硬化させることによって電極あるいは配線を形成する方式が一般的に広く用いられている。
ペーストは、スクリーン印刷やグラビア印刷あるいはディスペンサーを用いた描画等の方式で基板等に塗布される。この様な電極あるいは配線の形成を目的としたペーストの導電性粒子には、低い抵抗値と耐酸化性を有する銀が広く用いられてきた(例えば特許文献1参照)。
しかし、銀のイオンマイグレーションに対する危惧や材料の低コスト化の観点から、代わりに銅を導電粒子として使用する事も多くなっている。例えば特許文献2に示すように、銅及びニッケルを導電粒子として使用し、ガラス粉末と有機ビヒクルを含有させたペーストも知られている。このようなガラス粉末を含有するペーストは、焼成型といってスクリーン印刷などでセラミック基板に塗布、乾燥後に非酸化性雰囲気中で1000℃程度の温度で焼成される。
銅を導電粒子として用いるペーストの多くは、酸化防止を目的として表面処理することが検討され、例えば特許文献3には、有機樹脂としてフェノール樹脂を用いた熱硬化型ペーストが示され、導電粒子を酸と還元剤と脂肪酸のアルカリ金属塩含有水溶液で表面処理することが提案されている。これにより清浄化された表面に脂肪酸皮膜が形成され、銅の酸化を防止することができる。
特開平6−244474号公報 特開2008−258338号公報 特開2007−184143号公報
しかしながら、近年各種電子部品類は小型化され、電極や配線が薄膜化、細線化されていくに従い、上記酸化を防止した銅ペーストを用いた製品でも断線もしくは抵抗値の増加を生じる場合があった。その原因を鋭意研究した結果、銅で形成された電極や配線には酸化の問題だけでなく硫化による問題も顕在化されつつある。
すなわち、銅によって形成された電極や配線は、大気中に含まれる硫化水素や亜硫酸ガスによって硫化され、その結果生じる硫化銅は、延性や展性の消失した脆い化合物であるため、電極や配線の一部が欠けたり剥がれ落ちたりして、断線もしくは抵抗値の増加を生じる場合がある。
特に銅ペーストを塗布したのち、焼成あるいは熱硬化させた厚膜銅電極や厚膜銅配線は、圧延によって形成された銅箔や、めっきによって形成された膜と比べ膜の緻密性が劣るために、硫化水素や亜硫酸ガス等による硫化が進行しやすい。電極や配線が薄膜化、細線化されたために、銅電極や銅配線の硫化が進むと抵抗値の増加や、断線が比較的容易に発生してしまう。この様な大気中の極微量の硫化水素や亜硫酸ガス等による銅の硫化が原因となる抵抗値の増加や断線は、電子部品や電気回路の信頼性を低下させる要因となっている。
このようなことから、硫化水素や亜硫酸ガス等による銅の硫化を抑制しうる厚膜銅電極または配線の形成方法が必要とされている。
本発明は、上記の問題点に鑑み、チップ抵抗器、ハイブリットIC、抵抗ネットワーク等の電子部品、あるいはタッチパネル等の表示デバイスあるいは太陽電池等に用いられる絶縁基板等に銅ペーストで形成され、硫化が抑制された厚膜電極または配線とその形成方法を提供することを目的とする。
本発明者は、上記の問題を解決するために鋭意検討を重ねた結果、絶縁基板上に銅ペーストを塗布し、焼成あるいは熱硬化させて得られた銅電極や銅配線を酸化性雰囲気中で熱処理する事によって表面に導電性に影響ない範囲で十分な厚みのある酸化被膜を形成させることにより、銅の硫化が抑制されることを見出し、本発明を完成するに至った。
すなわち、本発明の第1の発明によれば、ガラス又は熱硬化性樹脂を接着成分として含む銅ペーストを用いた厚膜銅電極または銅配線の形成方法において、
前記銅ペーストを絶縁基板上に印刷し、不活性ガス等を用いた中性雰囲気あるいは還元性ガスを用いた還元雰囲気中で焼成するか熱硬化させた後、酸化性ガスを用いた酸化雰囲気中で熱処理を行うことにより、表面に導電性に影響なく硫化を抑制するのに十分な厚みの酸化膜を有する銅電極あるいは銅配線とすることを特徴とする厚膜銅電極または銅配線の形成方法が提供される。
また、本発明の第2の発明によれば、上記第1の発明において、前記酸化性ガスが、酸素を10体積%以上含有することを特徴とする厚膜銅電極または銅配線の形成方法が提供される。
また、本発明の第3の発明によれば、上記第1又は2の発明において、前記酸化性ガス雰囲気中での熱処理が、150℃〜300℃の温度で、5〜120分かけて行われることを特徴とする厚膜銅電極または銅配線の形成方法が提供される。
また、本発明の第4の発明によれば、上記第1〜3のいずれかの発明において、前記酸化性ガス雰囲気中での熱処理が、200℃〜300℃の温度で、5〜60分かけて行われることを特徴とする厚膜銅電極または銅配線の形成方法が提供される。
また、本発明の第5の発明によれば、上記第1〜4のいずれかの発明において、前記銅ペーストが、銅粉末を導電性成分としてペースト全体に対して50〜95質量%含むことを特徴とする厚膜銅電極または銅配線の形成方法が提供される。
また、本発明の第6の発明によれば、上記第1〜5のいずれかの発明において、前記銅ペーストが、ガラスを接着成分として含み、その含有量が導電性粉末100質量%に対して3〜40質量%であることを特徴とする厚膜銅電極または銅配線の形成方法が提供される。
また、本発明の第7の発明によれば、銅金属上に酸化膜を有し、絶縁基板上に形成された厚膜銅電極であって、酸化膜、銅金属、及び、絶縁基板がこの順に配置され、酸化膜は、銅金属を酸化した膜であり、かつ、10nm〜1μmの厚さを有する、厚膜銅電極が提供される。
また、本発明の第8の発明によれば、表面から、酸化膜、銅金属、及び、絶縁基板がこの順に配置され、酸化膜は、銅金属を酸化した膜であり、かつ、10nm〜1μmの厚さを有する、銅配線基板が提供される。
また、本発明の第9の発明によれば、上記第7又は8の発明の厚膜銅電極または銅配線基板を備える電子部品が提供される。
本発明によれば、銅ペーストによって形成された絶縁基板上の銅電極または銅配線を熱処理して十分な厚みを有する酸化被膜を形成させることができるので、比較的簡易な手段かつ低コストで、銅の硫化による抵抗値上昇を大幅に抑制することができる。
また、形成された絶縁基板上の銅電極または銅配線は、硫化が抑制されるので電子部品や電子回路の信頼性を向上させることができる。
銅ペーストの熱処理条件(温度)を変えて銅配線を基板に形成した後、硫黄を含有する切削オイルに浸漬した際の浸漬時間に対する面積抵抗値の変化を表すグラフである。 銅ペーストの熱処理条件(時間)を変えて銅配線を基板に形成した後、硫黄を含有する切削オイルに浸漬した際の浸漬時間に対する面積抵抗値の変化を表すグラフである。
本発明は、ガラス又は熱硬化性樹脂を接着成分として含む銅ペーストを用いた厚膜銅電極または銅配線の形成方法において、前記銅ペーストを絶縁基板上に印刷し、不活性ガス等を用いた中性雰囲気あるいは還元性ガスを用いた還元雰囲気中で焼成するか熱硬化させた後、酸化性ガスを用いた酸化雰囲気中で熱処理を行うことにより、表面に導電性に影響なく硫化を抑制するのに十分な厚みの酸化膜を有する銅電極あるいは銅配線とすることを特徴とする。
1.銅ペースト
本発明の銅ペーストは、電極あるいは配線形成用のものであれば限定されず、銅粉末を主成分とする厚膜形成用のペーストであれば使用できる。
導電性粉末には、通常金属の銅粉末を用いるが、ニッケル粉末、銀粉末、パラジウム粉末との混合粉末、あるいは銅合金粉末を用いてもよい。主成分とは、銅ペーストに用いる導電性粉末の総量に対して銅粉末もしくは銅合金粉末の同含有量が50%以上を占めることをいい、80%以上を占めることが好ましく、全量が銅粉末であることが望ましい。
銅ペーストには、印刷後の焼成工程で有機ビヒクルを焼失させガラス等でセラミック基板に接着する焼成タイプのものと、エポキシ樹脂やフェノール樹脂等の熱硬化性の樹脂を含有させ、この熱硬化性樹脂を硬化させて絶縁基板に密着させる熱硬化タイプのものがある。
本発明は、焼成・熱硬化いずれのタイプにも適用することができ、これら銅やガラス、有機ビヒクル、熱硬化性樹脂などの種類を問わない。熱硬化タイプの銅ペーストで形成した銅膜には、膜中に樹脂成分が残存するため、銅膜の表面形状に凹凸が生じるのに対し、焼成タイプの銅ペーストで形成した銅膜では、有機ビヒクル成分が消失して膜中に残存しないため、銅膜の表面形状が平滑になる。そのため、焼成タイプの銅ペーストで形成した銅膜の方が、酸化性雰囲気における熱処理による均一な酸化被膜を形成しやすく、硫化抑制の効果が顕著に表れる。
焼成タイプの銅ペーストの場合、導電性粉末の量は、特に制限されるわけではないが、銅ペースト全体に対して50〜95質量%であることが望ましい。導電性粉末の含有量が50質量%未満では形成する銅膜の導電性が不足するので好ましくなく、95質量%を超えるとスクリーン印刷性が悪化するから好ましくない。より好ましい導電性粉末の量は、銅ペースト全体に対して60〜90質量%である。
バインダー樹脂成分としては、メタクリル酸エステルなどのアクリル樹脂、ポリ−α−メチルスチレン樹脂、エチルセルロース、マレイン酸樹脂、酢酸ビニル樹脂、ポリビニルアルコール、ロジン、ポリエチレン、ポリエステル樹脂、塩化ビニリデン樹脂などが使用できる。
ガラス粉末は、その組成によって制限されるわけではないが、カドミウムと鉛を共に含まないものが望ましい。例えばSiO:5〜20質量%、B:30〜50質量%、Al:1〜5質量%、ZnO:30〜40質量%、NaO:5〜10質量%の組成を挙げることができる。ZnOは脱バインダーを促進させる作用があり、またB及びNaOは、ガラス軟化点を400〜500℃程度に低下させる作用がある。
また、銅ペースト中のガラス粉末の含有量は、特に制限されるわけではないが、導電性粉末100質量部に対して3〜40質量部の範囲が好ましく、4〜20質量部の範囲が更に好ましい。ガラス粉末の含有量が3質量部未満では基板との接着性が不十分となり、逆に40質量部を越えるとガラスの滲み出しが起こり易くなるため好ましくない。
上記導電性粉末及びガラス粉末を均一に分散させるために、溶剤成分とバインダー樹脂成分とからなる有機ビヒクルが使用される。有機ビヒクルには、従来からペーストに使用されている各種添加剤、例えば、安定剤、潤滑剤、酸化防止剤、粘度調整剤、消泡剤などを配合することができる。
例えば、スクリーン印刷により銅膜を形成する場合、印刷後の銅ペースト表面にスクリーンのメッシュ痕跡による凹凸が生じる場合があるが、この防止のために有機ビヒクル中にグリコール類を添加することができる。バインダー樹脂成分の量は、銅ペースト全体に対して5〜50質量%であることが望ましい。
一方、熱硬化タイプの場合、導電性粉末の量は、特に制限されるわけではないが、銅ペースト全体に対して70〜90質量%とするのが好ましく、熱硬化性樹脂の量はその種類にもよるが、フェノール樹脂であれば30〜10質量%とするのが好ましい。
また、上記導電性粉末を均一に分散させ、スクリーン印刷等に適した粘度とするため、従来から熱硬化タイプのペーストに使用されている各種添加剤や溶剤(希釈剤)などを配合することができる。溶剤としては、ターピネオール、シクロヘキシルプロピオネート、もしくは2−シクロヘキシル−4−メチル−1,3−ジオキサン、イソボルニルアセテートなどが挙げられる。
2.銅ペーストの印刷、焼成あるいは熱硬化
本発明では、上記銅ペーストを用いて厚膜銅電極あるいは銅配線を形成する場合、上記銅ペーストを絶縁基板上に印刷した後、不活性ガスあるいは還元性ガス雰囲気中で焼成するか熱硬化させる。
上記銅ペーストを絶縁基板上に印刷するには、スクリーン印刷などの手法によりアルミナなどのセラミック基板上に印刷する。一般に市販されている銅ペーストであれば、印刷条件はその推奨条件を採用すれば良い。
印刷された銅ペーストは、その後、所定の温度・時間で乾燥し、焼成あるいは熱硬化される。例えば、100℃〜200℃の温度で乾燥した後、焼成型ペーストであれば、ペースト中に存在するバインダー樹脂成分を消失させる必要があるため、窒素、アルゴンやヘリウムなどの不活性ガス、あるいはアンモニアや水素などの還元性ガスからなる非酸化性雰囲気中において1000℃以下のバインダー樹脂成分が消失する温度で焼成する。たとえば、窒素ガス中、700〜900℃で5〜20分加熱・焼成することができる。
一方、熱硬化型ペーストであれば、乾燥後に樹脂が適切に硬化する様に、選定した樹脂の硬化温度で加熱処理する。たとえば、窒素ガス中、150〜300℃で加熱することができる。
3.厚膜銅電極あるいは銅配線の熱処理
本発明では、上記銅ペーストを印刷した後の焼成あるいは熱硬化により形成された厚膜銅電極、あるいは銅配線を酸化性ガス雰囲気で熱処理し、硫化抑制に十分な酸化膜が形成されるようにする。
銅は常温の大気中においても表面が酸化されるが、その際に形成される酸化被膜は3〜5nm程度と非常に薄く、それ以上は酸化が内部まで進行し難いので、大気中で自然形成される酸化被膜によって硫化を抑制する事はできない。
しかし、本発明により大気中のような酸化性雰囲気で熱処理を行う事によって酸化被膜の厚みが増すので、それにより硫化を抑制することが可能となる。この様に非常に薄い酸化被膜の厚みの計測方法は、まだ十分に確立されているわけでは無いが、TEMやSEMなどの装置を用いた断面観察などによる計測手法や、エリプソメトリによる計測値の換算手法などがあげられる。
酸化被膜の正確な厚みは、まだ十分に分析できているわけではないが、10nm〜1μmの範囲にすることが好ましい。厚みが10nm未満では硫化を抑制できないことがあり、1μmを超えると抵抗値が上昇し導電性に影響を与えることがあるため好ましくない。
銅電極あるいは銅配線の表面に、上記機能を有する厚みに調整した酸化被膜を形成させる目的から、熱処理は酸化性雰囲気で行う必要がある。酸化性雰囲気には、酸素を10体積%以上含有する酸化性ガスを使用すればよい。大気はこの条件を満たしており同様の効果が得られるため、大気中で熱処理を行うことが最も経済的であり好ましい。
この熱処理の温度、時間を制御する事によって、酸化被膜の厚みを適度に調整する事ができ、熱処理の後でも面積抵抗値が高くならず、はんだ付けやめっきも可能となる厚みに調整することが可能となる。
酸化雰囲気中における熱処理の温度は、処理する材料の種類などの条件にもよるが、少なくとも150℃以上とすることが好ましい。150℃未満では酸化被膜を十分な厚みとするのに時間がかかりすぎるからである。
銅ペーストの熱処理温度を変えた場合の銅配線の面積抵抗値の変化は、図1に示したような傾向となる。
熱処理をしないか、熱処理しても150℃より低い温度では、3時間浸漬したときに面積抵抗値が200Ωを超えていることから、150℃未満かつ30分間の熱処理では酸化被膜形成が十分に進みにくく、硫化を抑制する事ができない場合があることが分かる。
熱処理の温度は、高い方が酸化被膜を同じ時間でより厚く形成させることができる。酸化皮膜は、ある一定の厚みになると硫化抑制の効果は飽和してしまう。そのため、必要以上に高い温度で熱処理して酸化被膜を厚くしすぎることはエネルギーの無駄遣いでありコストの面で好ましくない。また、厚くなりすぎた酸化被膜は、熱処理後の面積抵抗値を増大させたり、はんだ濡れやめっきの付着を阻害したりするなどの問題を発生させる場合があるので好ましくない。
熱処理温度が300℃よりも高い条件では、適切な酸化被膜の厚みを得るための処理時間が短くなり過ぎ、制御が困難となることがある。このようなことから、好ましい熱処理温度は175〜300℃であり、図1のグラフで最下部の直線が重複していることからも明らかなように、より好ましい熱処理温度は200〜300℃である。
銅ペーストの加熱温度を決め、その熱処理時間を変えて銅配線を形成した場合、面積抵抗値の変化は、図2に示すような傾向となる。
酸化雰囲気中における熱処理の時間は、熱処理温度にもよるが、5分間以上とすることが好ましい。熱処理の時間が5分より短い熱処理をしないに近い条件では、2時間浸漬したときに面積抵抗値が1000Ω近くになることから、5分より短い時間では酸化被膜形成が十分に進まず、硫化を抑制する事ができない場合がある。熱処理の時間は長い方が酸化被膜をより厚く形成させることができる。
しかし、酸化皮膜の硫化抑制の効果はある一定の厚みで飽和してしまうため、酸化被膜を厚くしすぎるのは、コスト面や面積抵抗値の増大、はんだ濡れやめっきの付着が阻害されたりするなどの特性悪化などの面から好ましくないのは上述した通りである。このようなことから、好ましい熱処理時間は5〜120分であり、より好ましい熱処理時間は10〜120分である。
以上の様に、熱処理の温度や時間といった熱処理条件を適正に調整する事によって、硫化を抑制しながら面積抵抗値を増加させることなく、かつはんだ付けやめっきの付着も可能とする適切な厚みの酸化皮膜を、銅電極あるいは銅配線の表面に形成することができる。
4.厚膜銅電極あるいは銅配線、絶縁基板
本発明の厚膜銅電極あるいは銅配線は、銅金属の上に、自然酸化膜より厚い10nm〜1μmの厚さの酸化膜を有するものである。これらは、上記の方法を用いて形成され、特定の厚みの酸化膜で銅金属が覆われることで、硫化が抑制される。なお、上記方法における熱処理は、通常絶縁基板に厚膜銅電極等を形成する際に行うが、はんだやめっき被膜の耐熱温度が150℃以上ある場合は、はんだ付やめっきを施した後に熱処理を行う事もでき、これにより回路形成後に耐硫化性能を付与する事もできる。
また、本発明の絶縁基板は、この厚膜銅電極あるいは銅配線が形成されたものである。本発明の処理を施した厚膜銅電極あるいは銅配線を用いることで、チップ抵抗器、ハイブリットIC、抵抗ネットワーク等の電子部品、あるいはタッチパネル等の表示デバイスあるいは太陽電池等の硫化による抵抗値の増加を抑制することができる。
5.硫化試験方法
本発明を用いて形成した厚膜銅電極あるいは銅配線が、どの程度硫化が抑制されているかを、以下に述べる硫化試験方法によって評価する。
予め金ペーストを印刷焼成して電極を複数形成したアルミナ基板を用いて、その電極間を銅ペーストで特定のパターンに結線した後、所定の温度で焼結して銅配線試料を作製する。作製した銅配線試料を所定の温度と時間で酸化し硫化試験用試料を得る。得られた硫化試験用試料を、硫化物を含む浴槽に浸漬した後、硫化試験用試料の電極間の抵抗値を測定することによって、酸化被膜形成による硫化抑制の効果を確認する。以下に硫化試験の具体的な方法をより詳細に説明する。
予め金ペーストを印刷焼成して電極を複数形成したアルミナ基板に、例えば幅0.1〜3mm、電極間10〜80mm、焼成後の膜厚が5〜30μmとなるようなパターンで銅ペーストを印刷した後、不活性ガス雰囲気下、銅ペーストの材料に応じた所定の温度、及び時間で焼成して銅配線を形成し、銅配線試料を得る。
次に、得られた銅配線試料を200〜500℃に保持したオーブンに入れ大気など酸素を含む酸化性ガス中で、所定の時間かけて熱処理を行って、所定の厚さを有する酸化被膜が形成された硫化試験用試料を得る。
得られた硫化試験用試料を、銅の硫化を加速するため、硫黄を0.1〜3質量%含有し、50〜100℃に保持した切削オイルなどの石油を満たした浴槽に浸漬し、所定の時間経過した後に取り出して銅配線の抵抗値を測定し、浸漬前後の抵抗値を比較することで硫化の抑制効果を評価する。
基板に金の電極を形成するのは、金は全く硫黄に侵されない材料なので、硫化処理後の銅配線の抵抗値を測定する際に、他の要因による抵抗値変化を排除することができるためである。すなわち、金で形成した電極部分に抵抗値測定用のプローブを当てて銅配線の抵抗値を測定する際に、硫化によるプローブと電極部分との抵抗増大を考慮する必要がなく、得られた抵抗値で銅配線の硫化の進行度合いを評価することが可能となる。銅配線試料の作製時に、銅配線パターンの長さと幅の比を100倍にしておけば、測定された抵抗値を100で割る事によって容易に面積抵抗値に換算することができる。
次に、本発明の実施例を比較例とともに示すが、本発明は、この実施例によってのみ限定されるものではない。
(実施例1)
<有機ビヒクル>
ターピネオール73質量%にエチルセルロース1質量%、アクリル樹脂26質量%を加えた後、エアーモーターで撹拌しながら60℃まで加熱することによって各材料が分散した、有機ビヒクルを得た。
<ガラス粉末>
平均粒径4μm、SiO:10質量%、B:45質量%、Al:2質量%、ZnO:36質量%、NaO:7質量%からなるガラス粉末を準備した。
<導電性銅ペースト>
平均粒径2.5μmの銅粉末100質量部に対し、上記有機ビヒクルを35質量部、上記ガラス粉末(ホウ珪酸ガラスフリット)を5質量部、秤量しこれらをミキサーで混合した後、三本ロールミルによって混練することにより、導電性銅ペーストを作製した。
<試験試料>
予め金ペーストを印刷焼成して電極を形成した96%アルミナ基板上に、幅0.5mm、電極間50mm、焼成後の膜厚がおよそ10μmとなるようなパターンで銅ペーストを印刷し、N雰囲気、700℃で10分間焼成して銅配線を形成し、銅配線試料とした。
次に、得られた銅配線試験試料を150℃に保持したオーブンに入れ大気中で30分間熱処理を行って、硫化試験用の試料2を作製した。作製した試料2の硫化試験前の銅配線の抵抗値を測定した。
<硫化試験>
銅の硫化を加速するため、硫黄を0.3%含有する80℃に保持した切削オイルに試料2を浸し、1時間後、2時間後、3時間後、6時間後に銅配線の抵抗値を測定した。銅配線パターンの長さと幅の比が100倍になっているので、硫化試験前後で測定し抵抗値を100で割る事によって面積抵抗値に換算した値を得た。得られた結果を表1、図1に示す。なお、以上の試験方法を以下、≪試験1≫と称する。
(比較例1)
上記実施例1に対して、銅配線試料作製後、熱処理を行っていない試料を硫化試験用の試料1とした。実施例1の要領で作製した銅配線の試験試料を熱処理しないで、硫化試験用の切削油に入れ、前記の方法で所定時間経過毎に面積抵抗値を測定した。その結果を表1、図1に示した。
試料1を、TEM装置を用いて断面観察したが、明確な酸化皮膜を観察することができなかった。
(実施例2〜7)
上記試料2を作製したのと同様の方法で銅配線試料を作製した後、それぞれ175℃、200℃、225℃、250℃、275℃、300℃に保持したオーブンに入れ、大気中で30分間熱処理を行い、硫化試験用の試料3〜8を作製した。
作製した硫化試験用の試料3〜8を上記試料2の評価で用いたのと同条件の切削油に入れ、上記試料2の評価で行ったと同様の方法で所定時間経過毎の面積抵抗値を算出した。得られた結果を表1、図1に示す。
なお、試料4を、TEM装置を用いて断面観察したところ、平均510nm程度の酸化皮膜が確認された。
(比較例2〜4)
上記試料2を作製したのと同様の方法で銅配線試料を作製した後、それぞれ100℃、125℃、325℃に保持したオーブンに入れ大気中で30分間熱処理を行った。それぞれの温度で熱処理を行い、硫化試験用の試料9〜11を作製した。
得られた熱処理物を硫化試験用の切削油に入れ、前記の方法で所定時間経過毎に面積抵抗値を測定し、結果を表1、図1に示した。
Figure 0006569545
「評価」
上記結果を示す図1、表1から、特に150℃〜300℃で熱処理を行った試料2〜8では、硫化試験1時間後の面積抵抗値の増加が抑制されていることが確認できる。200℃以上で熱処理した試料4〜8では、硫化試験6時間後でも面積抵抗値の増加が抑制されており、耐硫化性の効果が顕著であることが分かる。これに対して、熱処理を行わない試料1と125℃以下で熱処理を行った試料9,10では硫化試験1時間後から面積抵抗値が大きく増加し、2時間後には面積抵抗値が100倍以上になり、耐硫化性に劣ることが分かる。また、325℃で熱処理を行った試料11は、硫化試験前後で面積抵抗値の変化はほとんど無かったが、硫化試験前の段階で面積抵抗値が他の試験試料の約2倍と高い値であり、酸化皮膜形成の段階で酸化が進行しすぎてしまい、そもそも所定の抵抗値が得られていないことが分かる。
≪試験2≫
上記試験1と同様の方法で作製した銅配線試料を、300℃に保持したオーブンに入れ大気中でそれぞれ3分、5分、10分、120分間熱処理を行い、硫化試験用の試料12〜15を作製した。
作製した硫化試験用の試料12〜15を上記試験1と同条件の切削油に入れ、上記試験1と同様の方法で所定時間経過毎の面積抵抗値を算出した。その結果を試験1で評価した試料1の結果と共に表2、図2に示す。
Figure 0006569545
「評価」
上記結果を示す図2、表2から、処理温度を300℃とした場合には、試料13〜15の結果より5分以上の熱処理を行う事で十分な厚みの酸化被膜が形成され、硫化試験後の抵抗値増加が抑制されていることが確認できる。本試験の条件下では、酸化皮膜形成時間を10分から120分に増やしても耐硫化性の効果に大きな差は見られなかった。そのため生産性を考慮すると、熱処理時間は60分以下にするのが好ましい。これに対して、熱処理時間が0分に相当する熱処理を行わない試料1は、硫化試験2時間後には面積抵抗値が100倍以上となり、耐硫化性に劣っていることが分かる。また、熱処理時間が3分である試料12も硫化試験3時間後には面積抵抗値が100倍以上となり、形成された酸化被膜の厚みが不十分で抵抗値増加が十分には抑制されないことが分かる。
なお、大気中150℃〜300℃で熱処理を施しても、厚膜銅配線の初期面積抵抗値は殆ど変化していない。これは本発明の熱処理条件範囲内の条件によって形成される酸化皮膜が非常に薄く、電極内部にまで酸化が進行していない事を示しており、耐硫化性を示す好適な銅配線が形成されていることが分かる。
本発明の厚膜電極および配線とその形成方法は、チップ抵抗器、ハイブリットIC、抵抗ネットワーク等の電子部品、あるいはタッチパネル等の表示デバイスあるいは太陽電池等に用いられる絶縁基板に対して幅広く適用できる。

Claims (9)

  1. ガラス又は熱硬化性樹脂を接着成分として含む銅ペーストを用いた厚膜銅電極または銅配線の形成方法において、
    前記銅ペーストを絶縁基板上に印刷し、不活性ガス等を用いた中性雰囲気あるいは還元性ガスを用いた還元雰囲気中で焼成するか熱硬化させた後、酸化性ガスを用いた酸化雰囲気中で熱処理を行うことにより、表面に導電性に影響なく硫化を抑制するのに十分な厚みの酸化膜を有する銅電極あるいは銅配線とすることを特徴とする厚膜銅電極または銅配線の形成方法。
  2. 上記酸化性ガスが、酸素を10体積%以上含有することを特徴とする、請求項1記載の厚膜銅電極または銅配線の形成方法。
  3. 上記酸化性ガス雰囲気中での熱処理が、150℃〜300℃の温度で、5〜120分かけて行われることを特徴とする、請求項1または請求項2記載の厚膜銅電極または銅配線の形成方法。
  4. 上記酸化性ガス雰囲気中での熱処理が、200℃〜300℃の温度で、5〜60分かけて行われることを特徴とする、請求項1〜3のいずれか一項に記載の厚膜銅電極または銅配線の形成方法。
  5. 上記銅ペーストが、銅粉末を導電性成分としてペースト全体に対して50〜95質量%含むことを特徴とする、請求項1〜4のいずれか一項に記載の厚膜銅電極または銅配線の形成方法。
  6. 上記銅ペーストが、ガラスを接着成分として含み、その含有量が導電性粉末100質量部に対して3〜40質量部であることを特徴とする請求項1〜5のいずれか一項に記載の厚膜銅電極または銅配線の形成方法。
  7. 銅金属上に酸化膜を有し、絶縁基板上に形成された厚膜銅電極であって、
    前記酸化膜、前記銅金属、及び、前記絶縁基板がこの順に配置され、
    前記酸化膜は、前記銅金属を酸化した膜であり、かつ、10nm〜1μmの厚さを有する、厚膜銅電極。
  8. 表面から、酸化膜、銅金属、及び、絶縁基板がこの順に配置され、
    前記酸化膜は、前記銅金属を酸化した膜であり、かつ、10nm〜1μmの厚さを有する、銅配線基板
  9. 請求項7又は8に記載の厚膜銅電極または銅配線基板を備える電子部品。
JP2016013458A 2016-01-27 2016-01-27 厚膜銅電極または配線とその形成方法 Expired - Fee Related JP6569545B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016013458A JP6569545B2 (ja) 2016-01-27 2016-01-27 厚膜銅電極または配線とその形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016013458A JP6569545B2 (ja) 2016-01-27 2016-01-27 厚膜銅電極または配線とその形成方法

Publications (2)

Publication Number Publication Date
JP2017135242A JP2017135242A (ja) 2017-08-03
JP6569545B2 true JP6569545B2 (ja) 2019-09-04

Family

ID=59503848

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016013458A Expired - Fee Related JP6569545B2 (ja) 2016-01-27 2016-01-27 厚膜銅電極または配線とその形成方法

Country Status (1)

Country Link
JP (1) JP6569545B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7256260B2 (ja) * 2018-09-07 2023-04-11 フエロ コーポレーション 窒化ケイ素及び他の基板用の導電性厚膜ペースト
JP7225277B2 (ja) * 2021-01-29 2023-02-20 プライムプラネットエナジー&ソリューションズ株式会社 電極板および二次電池

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3364933B2 (ja) * 1991-10-08 2003-01-08 凸版印刷株式会社 多層印刷配線板及びその内層電気回路用銅箔
JP3209936B2 (ja) * 1996-12-18 2001-09-17 電気化学工業株式会社 回路基板およびその製法
JP3884585B2 (ja) * 1998-12-24 2007-02-21 大日本印刷株式会社 ガスバリア性フィルムとその製造方法およびガスバリア性フィルムを用いた積層材
JP4556422B2 (ja) * 2003-12-02 2010-10-06 パナソニック株式会社 電子部品およびその製造方法
JP4736869B2 (ja) * 2006-03-08 2011-07-27 東レフィルム加工株式会社 ポリプロピレンフィルム
JP5735093B1 (ja) * 2013-12-24 2015-06-17 株式会社マテリアル・コンセプト 太陽電池及びその製造方法

Also Published As

Publication number Publication date
JP2017135242A (ja) 2017-08-03

Similar Documents

Publication Publication Date Title
JP4916442B2 (ja) 鉛フリー及びカドミウムフリー導電性銅厚膜ペースト
KR102488165B1 (ko) 도전성 조성물, 도체의 제조 방법 및 전자 부품의 배선의 형성 방법
KR101172723B1 (ko) 동 도체 페이스트, 도체 회로판 및 전자부품
TWI483269B (zh) 導電糊
WO2014061765A1 (ja) 導電性ペースト
JP5426241B2 (ja) チップ抵抗器の表電極および裏電極
KR102488162B1 (ko) 도전성 조성물 및 단자 전극의 제조 방법
JPH07302510A (ja) 導電ペースト組成物
WO2012114673A1 (ja) チップ抵抗器およびその製造方法
JP6569545B2 (ja) 厚膜銅電極または配線とその形成方法
JP6623919B2 (ja) 導電性組成物、導体の製造方法及び電子部品の配線の形成方法
WO2016186185A1 (ja) 厚膜導体形成用Cuペースト組成物および厚膜導体
KR102441705B1 (ko) 적층 세라믹 전자부품의 외부 전극 형성용 도전성 페이스트
JP5673515B2 (ja) 厚膜導体形成用組成物およびこれを用いた厚膜導体とその製造方法
JP3698032B2 (ja) 積層セラミック電子部品用端子電極ペースト
JP6201190B2 (ja) 厚膜導体形成用組成物及びそれを用いて得られる厚膜導体
JP4495740B2 (ja) 銅導体ペースト、導体回路板及び電子部品
JP6769208B2 (ja) 鉛フリー導電ペースト
JP5215914B2 (ja) 抵抗体膜の製造方法、抵抗体膜、及び抵抗器
JP2017199544A (ja) 導電性組成物及び端子電極の製造方法
JP7322534B2 (ja) 厚膜導体形成用粉末組成物および厚膜導体形成用ペースト
JP7187832B2 (ja) 厚膜導体形成用粉末組成物および厚膜導体形成用ペースト
JP2010129896A (ja) 抵抗体ペースト、抵抗体膜及び抵抗器
CN109994246B (zh) 厚膜导体形成用粉末组合物以及厚膜导体形成用浆料
WO2018216509A1 (ja) 導体形成用組成物、導体とその製造方法、及び、チップ抵抗器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190709

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190722

R150 Certificate of patent or registration of utility model

Ref document number: 6569545

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees