JP6567705B2 - 太陽電池の製造方法 - Google Patents

太陽電池の製造方法 Download PDF

Info

Publication number
JP6567705B2
JP6567705B2 JP2018004924A JP2018004924A JP6567705B2 JP 6567705 B2 JP6567705 B2 JP 6567705B2 JP 2018004924 A JP2018004924 A JP 2018004924A JP 2018004924 A JP2018004924 A JP 2018004924A JP 6567705 B2 JP6567705 B2 JP 6567705B2
Authority
JP
Japan
Prior art keywords
amorphous silicon
intrinsic amorphous
silicon layer
conductivity type
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018004924A
Other languages
English (en)
Other versions
JP2018117124A (ja
Inventor
キョンソ リ
キョンソ リ
ソンヒョン ファン
ソンヒョン ファン
サンウク パク
サンウク パク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Electronics Inc
Original Assignee
LG Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=60953773&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP6567705(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by LG Electronics Inc filed Critical LG Electronics Inc
Publication of JP2018117124A publication Critical patent/JP2018117124A/ja
Application granted granted Critical
Publication of JP6567705B2 publication Critical patent/JP6567705B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/16—Material structures, e.g. crystalline structures, film structures or crystal plane orientations
    • H10F77/162—Non-monocrystalline materials, e.g. semiconductor particles embedded in insulating materials
    • H10F77/166—Amorphous semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/416—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials of highly doped semiconductor materials, e.g. polysilicon layers or amorphous silicon layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/16—Material structures, e.g. crystalline structures, film structures or crystal plane orientations
    • H10F77/162—Non-monocrystalline materials, e.g. semiconductor particles embedded in insulating materials
    • H10F77/166—Amorphous semiconductors
    • H10F77/1662—Amorphous semiconductors including only Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/16—Photovoltaic cells having only PN heterojunction potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/16—Photovoltaic cells having only PN heterojunction potential barriers
    • H10F10/164—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells
    • H10F10/165—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells the heterojunctions being Group IV-IV heterojunctions, e.g. Si/Ge, SiGe/Si or Si/SiC photovoltaic cells
    • H10F10/166—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells the heterojunctions being Group IV-IV heterojunctions, e.g. Si/Ge, SiGe/Si or Si/SiC photovoltaic cells the Group IV-IV heterojunctions being heterojunctions of crystalline and amorphous materials, e.g. silicon heterojunction [SHJ] photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/10—Manufacture or treatment of devices covered by this subclass the devices comprising amorphous semiconductor material
    • H10F71/103—Manufacture or treatment of devices covered by this subclass the devices comprising amorphous semiconductor material including only Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/121—The active layers comprising only Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/16—Material structures, e.g. crystalline structures, film structures or crystal plane orientations
    • H10F77/169—Thin semiconductor films on metallic or insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H10F77/206—Electrodes for devices having potential barriers
    • H10F77/211—Electrodes for devices having potential barriers for photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3451—Structure
    • H10P14/3452—Microstructure
    • H10P14/3454—Amorphous
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Photovoltaic Devices (AREA)
  • Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Manufacturing & Machinery (AREA)
  • Sustainable Development (AREA)

Description

関連出願の相互参照
本出願は、２０１７年１月１７日に出願された韓国特許出願第１０−２０１７−０００８１１６号に基づくものである。
本発明は、太陽電池の製造方法に関する。
近年、石油や石炭のような既存のエネルギー資源の枯渇が予想されるにつれて、これらに代える代替エネルギーに対する関心が高まり、これにより、太陽エネルギーから電気エネルギーを生産する太陽電池が注目を受けている。
一般的な太陽電池は、ｐ型とｎ型のように、互いに異なる導電型（ｃｏｎｄｕｃｔｉｖｅ ｔｙｐｅ）によりｐ−ｎ接合を形成する半導体部、そして、互いに異なる導電型の半導体部に各々接続された電極を備える。
このような太陽電池に光が入射されれば、半導体部において複数の電子−正孔対が生成され、生成された電子−正孔対は、電荷である電子と正孔とに各々分離されて、電子は、ｎ型の半導体部側へ移動し、正孔は、ｐ型の半導体部側へ移動する。移動した電子と正孔とは、各々ｎ型の半導体部とｐ型の半導体部とに接続された互いに異なる電極により収集され、この電極を電線にて接続されることによって電力を得る。
このような太陽電池は、複数個がインターコネクタにより互いに連結されてモジュールで形成されることができる。
一方、従来の太陽電池は、半導体基板内に導電性不純物を拡散してエミッタ部や後面電界部を実現することが一般的であった。
または、これとは異なり、太陽電池の出力電圧をより向上させるために、半導体基板の表面に不純物が含有された非晶質シリコンを形成し、エミッタ部や後面電界部を実現する場合があった。
しかし、半導体基板の表面に非晶質シリコンを形成する場合、結晶質構造を有する半導体基板の材質的特性のため、非晶質シリコン層を蒸着しても、半導体基板表面の結晶方向に沿って一部非晶質シリコンがエピタキシャル（ｅｐｉｔａｘｉａｌ）成長しながら結晶化が進み、非晶質シリコン層の一部にシリコン結晶体が形成されるなど、界面特性が劣化するという問題点があった。
このように、非晶質シリコン層の一部にシリコン結晶体が形成される場合、結晶体が不純物や欠陥などとして作用し、太陽電池の開放電圧（Ｖｏｃ）が低下するなどの問題点があった。
したがって、このように、非晶質シリコン層の一部に結晶化が進むという問題点を解消するために、一例として、非晶質シリコン層蒸着工程の際、非晶質シリコン層の圧力を高める方法が紹介されてきたが、このような場合、工程条件を合わせるための費用が過度であり、太陽電池の製造費用が過度に上昇するという問題点があった。
本発明は、製造費用が低減されながらも、シリコン結晶体が発生しない純粋な非晶質シリコン層を実現できる太陽電池の製造方法を提供することにその目的がある。
本発明の一例による太陽電池の製造方法は、半導体基板の表面に真性非晶質シリコン層を蒸着させるステップと、真性非晶質シリコン層上に不純物が含有された非晶質シリコン層を蒸着して導電型領域を形成するステップと、導電型領域に電気的に接続される電極を形成するステップとを含み、真性非晶質シリコン層を蒸着するステップでは、真性非晶質シリコン層が半導体基板の表面に０．５ｎｍ／ｓｅｃ〜２ｎｍ／ｓｅｃの蒸着速度で蒸着される。
ここで、真性非晶質シリコン層を蒸着する装置のパワーは、６０ｍＷ／ｃｍ２〜１５０ｍＷ／ｃｍ２でありうる。
なお、真性非晶質シリコン層を蒸着するためのシラン（ＳｉＨ４）ガス量［Ｓｃｃｍ］に対する水素（Ｈ２）ガス量［Ｓｃｃｍ］の割合は、１：１〜１００でありうる。
また、真性非晶質シリコン層を蒸着するステップの工程温度は、１００℃〜２００℃でありうる。
ここで、真性非晶質シリコン層は、半導体基板の第１の面及び第２の面に蒸着されることができる。
なお、導電型領域を形成するステップは、不純物が含有された非晶質シリコン層を半導体基板の第１の面に形成された真性非晶質シリコン層上に形成する第１の導電型領域形成ステップと、第１の導電型領域に含有された不純物と反対である不純物が含有された非晶質シリコン層を半導体基板の第２の面に形成された真性非晶質シリコン層上に形成する第２の導電型領域形成ステップとを含むことができる。
また、導電型領域を形成するステップと電極を形成するステップとの間に、透明電極層（Ｔｒａｎｓｐａｒｅｎｔ Ｃｏｎｄｕｃｔｉｎｇ Ｏｘｉｄｅ、ＴＣＯ）を導電型領域上に形成するステップをさらに含み、電極形成ステップにおいて電極は、透明電極層に接続することができる。
なお、真性非晶質シリコン層は、半導体基板の第１の面に形成された第１の真性非晶質シリコン層と、半導体基板の第２の面に形成された第２の真性非晶質シリコン層とを備え、第１の導電型領域は、第１の真性非晶質シリコン層を挟んで、半導体基板とｐ−ｎ接合を形成でき、ここで、第１の真性非晶質シリコン層の蒸着速度は、第２の真性非晶質シリコン層の蒸着速度と異なることがある。
より具体的には、第１の真性非晶質シリコン層の蒸着速度は、第２の真性非晶質シリコン層の蒸着速度より速いことがある。
本発明の一例による太陽電池の製造方法は、半導体基板の表面に真性非晶質シリコン層を蒸着するにあって、０．５ｎｍ／ｓｅｃ〜２ｎｍ／ｓｅｃの間の速度で真性非晶質シリコン層を蒸着することにより、高費用が要求される高圧の工程条件無しでシリコン結晶体が発生されない純粋な非晶質シリコン層を実現することができる。
本発明に係る太陽電池の製造方法によって製造される太陽電池の一例を説明するための図である。 図１においてＫ部分を拡大図示した図である。 本発明の一例による太陽電池の製造方法を説明するための図である。 図３において半導体基板１１０の表面に真性非晶質シリコンを蒸着させるとき、蒸着速度に応じる太陽電池のエネルギーバンドギャップを説明するための実験例である。 図３において半導体基板１１０の表面に真性非晶質シリコンを蒸着させるとき、蒸着速度に応じるディフェクト濃度（ｄｅｆｅｃｔ ｄｅｎｓｉｔｙ）を説明するための実験例である。 図３において半導体基板の表面に真性非晶質シリコンを蒸着させるとき、蒸着装置のパワー（ｐｏｗｅｒ ｄｅｎｓｉｔｙ）と蒸着速度との関係を説明するための実験例である。 図３において半導体基板の表面に真性非晶質シリコンを蒸着させるとき、シラン（ＳｉＨ４）ガス量［Ｓｃｃｍ］に対する水素（Ｈ２）ガス量［Ｓｃｃｍ］の希釈割合と蒸着速度との関係を説明するための実験例である。 第１、２の真性非晶質シリコン層の蒸着速度を異なるようにする効果を説明するための従来のバンドダイアグラムの一例である。
以下では、添付した図面を参考し、本発明の実施形態について本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。しかしながら、本発明は、種々の相違した形態で実現されることができ、ここで説明する実施形態に限定されない。そして、図面において本発明を明確に説明するために、説明と関係ない部分は省略し、明細書全体を通じて類似した部分に対しては、類似した図面符号を付した。
図面において各層及び領域を明確に表現するために、厚さを拡大して示した。層、膜、領域、板などの部分が他の部分の「上に」あるとするとき、これは、他の部分の「真上に」ある場合だけでなく、その中間に他の部分がある場合も含む。逆に、ある部分が他の部分の「真上に」あるとするときは、中間に他の部分がないことを意味する。また、ある部分が他の部分上に「全体的」に形成されているとするときは、他の部分の全体面に形成されていることだけでなく、縁部の一部には形成されないことを意味する。
以下において、前面とは、直射光が入射される半導体基板の一面でありうるし、後面とは、直射光が入射されないか、直射光でない反射光が入射され得る半導体基板の反対面でありうる。
図１は、本発明に係る太陽電池の製造方法によって製造される太陽電池の一例を説明するための図であり、図２は、図１においてＫ部分を拡大図示した図である。
図１に示されたように、本発明に係る太陽電池の一例は、半導体基板１１０、半導体基板１１０の第１の面上に位置する第１の真性非晶質シリコン層１１１、第１の導電型領域１２０、第１の透明電極層１３１、第１の電極１４０と半導体基板１１０の第２の面上に位置する第２の真性非晶質シリコン層１１２、第２の導電型領域１７０、第２の透明電極層１３２、第２の電極１５０を備える。
ここで、第１、２の透明電極層１３１、１３２は、省略されることもできるが、備えられた場合、第１、２の電極１４０、１５０の各々と第１、２の導電型領域１２０、１７０との間の接触抵抗をさらに低めることができ、備えられた場合を一例として説明する。
半導体基板１１０は、第１の導電型または第２の導電型の不純物がドーピングされる単結晶シリコン、多結晶シリコンのうち、少なくともいずれか１つで形成されることができる。一例として、半導体基板１１０は、単結晶シリコンウエハで形成されることができる。
ここで、半導体基板１１０に含有された第１の導電型の不純物または第２の導電型の不純物は、ｎ型またはｐ型導電型のうち、いずれか１つでありうる。
半導体基板１１０がｐ型の導電型を有する場合、ホウ素（Ｂ）、ガリウム、インジウムなどのような３価元素の不純物が半導体基板１１０にドーピング（ｄｏｐｉｎｇ）される。しかし、半導体基板１１０がｎ型の導電型を有する場合、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）などのように、５価元素の不純物が半導体基板１１０にドーピングされ得る。
以下では、このような半導体基板１１０の含有された不純物が第２の導電型の不純物であり、ｎ型である場合を一例として説明する。しかし、必ずこれに限定されるものではない。
なお、半導体基板１１０の第１の面及び第２の面の表面は、図１に示されたように、複数の凹凸が備えられ得る。
これにより、半導体基板１１０の前面で反射される光の量が減少し、半導体基板１１０内部に入射される光の量が増加できる。
ここで、半導体基板１１０の第１の面は前面、第２の面は後面でありうるが、必ずしもこれに限定されるものではなく、半導体基板１１０の第１の面が後面、第２の面が前面であることもできる。
第１、２の真性非晶質シリコン層１１１、１１２の各々は、半導体基板１１０の第１の面及び第２の面の全体に各々位置し、全て第１、２導電型の不純物が含有されていない真性非晶質シリコン材質で形成されることができる。
ここで、第１の真性非晶質シリコン層１１１は、半導体基板１１０の第１の面に全体的に位置し、第２の真性非晶質シリコン層１１２は、半導体基板１１０の第２の面に全体的に位置し得る。
このような第１、２の真性非晶質シリコン層１１１、１１２は、結晶質シリコン材質で形成される半導体基板１１０と異種接合を形成し、太陽電池の開放電圧（Ｖｏｃ）をより向上させることができる。
さらに、第１、２の真性非晶質シリコン層１１１、１１２は、水素を含有し、半導体基板１１０の表面に存在する欠陥（ｄｅｆｅｃｔ）をパッシベーションする機能を共に果たすことができる。
また、第１、２の真性非晶質シリコン層１１１、１１２のそれぞれの厚さは、０．５ｎｍ〜２．５ｎｍに形成され、半導体基板１１０で生成されたキャリアが通過するトンネル層としての役割も共に果たすことができる。
第１の導電型領域１２０は、図１に示されたように、第１の真性非晶質シリコン層１１１上に全体的に位置し、第１の導電型の不純物を含有する非晶質シリコン層で形成されることができる。
このような第１の導電型領域１２０は、半導体基板１１０が第１の導電型の不純物を含有する場合、半導体基板１１０より第１の導電型の不純物濃度が高く、電界部としての役割を果たすことができ、半導体基板１１０が第２の導電型の不純物を含有する場合、半導体基板１１０とｐ−ｎ接合を形成し、エミッタ部としての役割を果たすことができる。
以下では、第１の導電型領域１２０がエミッタ部としての役割を果たす場合を一例として説明する。
これにより、第１の導電型領域１２０は、半導体基板１１０で生成されたキャリアのうち、正孔を第１の導電型領域１２０へ容易に移動させることができる。
このような第１の導電型領域１２０の厚さは、第１の真性非晶質シリコン層１１１の厚さより大きいことがある。
なお、第２の導電型領域１７０は、図１のように、第２の真性非晶質シリコン層１１２上に全体的に位置し、第１の導電型領域に含有された不純物と反対である第２の導電型の不純物を含有する非晶質シリコン層で形成されることができる。
このような第２の導電型領域１７０は、半導体基板１１０が第２の導電型の不純物を含有する場合、半導体基板１１０より第２の導電型の不純物濃度が高く、電界部としての役割を果たすことができ、半導体基板１１０が第１の導電型の不純物を含有する場合、半導体基板１１０とｐ−ｎ接合を形成し、エミッタ部としての役割を果たすことができる。
以下では、第２の導電型領域１７０が後面電界部としての役割を果たす場合を一例として説明する。
これにより、第２の導電型領域１７０は、半導体基板１１０で生成されたキャリアのうち、電子を第２の導電型領域１７０へ容易に移動させることができる。
第１、２の透明電極層１３１、１３２の各々は、第１の導電型領域１２０及び第２の導電型領域１７０上に位置することができる。
このような第１、２の透明電極層１３１、１３２の各々は、非晶質シリコン層で形成される第１、２の導電型領域１２０、１７０の各々とオーミックコンタクト（ｏｈｍｉｃ ｃｏｎｔａｃｔ）を形成し、第１、２の導電型領域１２０、１７０の各々との接触抵抗を最小化し、第１、２の導電型領域１２０、１７０の各々に入射される光の透過率を適正水準以上に確保する機能を果たすことができる。
第１、２の透明電極層１３１、１３２の各々は、透明導電性酸化物（Ｔｒａｎｓｐａｒｅｎｔ Ｃｏｎｄｕｃｔｉｎｇ Ｏｘｉｄｅ、ＴＣＯ）で形成されることができ、一例として、ＩＴＯ、ＳｎＯ２などが用いられ得る。
第１の電極１４０は、第１の透明電極層１３１上に接続され、第１の透明電極層１３１を介して第１の導電型領域１２０に接続することができ、第１の導電型領域１２０側へ移動したキャリア、例えば、正孔を収集できる。
第２の電極１５０は、第２の透明電極層１３２上に接続され、第２の透明電極層１３２を介して第２の導電型領域１７０側へ移動したキャリア、例えば、電子を収集できる。
このような構造で製造された本発明に係る太陽電池において、第１の電極１４０を介して収集された正孔と第２の電極１５０を介して収集された電子とは、外部の回路装置を介して外部装置の電力として用いられることができる。
本発明に係る太陽電池モジュールに適用された太陽電池は、必ず図面に図示された太陽電池のみに限定せず、真性非晶質シリコン層が半導体基板１１０の表面に位置する点を除いては、他の構成要素はいくらでも変更が可能である。
一方、本発明に係る太陽電池は、前述したように、半導体基板１１０の表面に第１、２の真性非晶質シリコン層１１１、１１２を備え、太陽電池の開放電圧をさらに向上させることができる。
このような真性非晶質シリコン層は、図２に示されたように、半導体基板１１０の表面に位置するものの、開放電圧を低下させる原因となるシリコン結晶体を全く備えず、太陽電池の開放電圧をより一層向上させることができる。
すなわち、本発明に係る太陽電池の製造方法は、シリコン結晶体が発生されるエピタキシャル（ｅｐｉｔａｘｉａｌ）成長を完全に抑制し、非晶質シリコン層の特性が劣化されるという問題点を解消できる。
以下では、エピタキシャル成長を抑制する太陽電池の製造方法について説明する。
図３は、本発明の一例による太陽電池の製造方法を説明するための図である。
本発明の一例による太陽電池の製造方法は、真性非晶質シリコン層蒸着ステップ（Ｓ１）、導電型領域形成ステップ（Ｓ２）、透明電極層形成ステップ（Ｓ３）、及び電極層形成ステップ（Ｓ４）を含むことができる。
ここで、透明電極層形成ステップ（Ｓ３）は、場合によって省略されることもできるが、電極と導電型領域との間のオーミックコンタクトが形成される場合、太陽電池の効率が向上し得るので、備える場合を一例として説明する。
真性非晶質シリコン層蒸着ステップ（Ｓ１）では、化学気相蒸着法（ＣＶＤ）によって半導体基板１１０の表面である第１の面と第２の面の上に真性非晶質シリコン層が蒸着され得る。
ここで、真性非晶質シリコン層は、半導体基板１１０の前面及び後面に蒸着され、各々が上記の図１において説明したような第１の真性非晶質シリコン層１１１及び第２の真性非晶質シリコン層１１２に形成され得る。
このような真性非晶質シリコン層を蒸着するステップ（Ｓ１）の工程温度は、１００℃〜２００℃の間でありうる。
このような真性非晶質シリコン層蒸着ステップ（Ｓ１）の工程条件については、製造方法の残りの構成要素について説明した後、より具体的に説明する。
導電型領域形成ステップ（Ｓ２）では、真性非晶質シリコン層１１１、１１２上に不純物が含有された非晶質シリコン層を蒸着し、導電型領域１２０、１７０を形成できる。
一例として、導電型領域を形成するステップ（Ｓ２）は、不純物が含有された非晶質シリコン層１２０を半導体基板１１０の第１の面に形成された真性非晶質シリコン層１１１上に形成する第１の導電型領域形成ステップと、第１の導電型領域１２０に含有された不純物と反対である不純物が含有された非晶質シリコン層１７０を半導体基板１１０の第２の面に形成された真性非晶質シリコン層１１２上に形成する第２の導電型領域形成ステップとを含むことができる。
このような導電型領域形成ステップ（Ｓ２）では、第１、２の導電型領域１２０、１７０を形成するために、一例として、前述した化学気相蒸着法（ＣＶＤ）が利用され得る。
これにより、第１の真性非晶質シリコン層１１１上には第１の導電型領域１２０が形成され、第２の真性非晶質シリコン層１１２上には第２の導電型領域１７０が形成され得る。
以後、透明電極層形成ステップ（Ｓ３）では、透明電極層（Ｔｒａｎｓｐａｒｅｎｔ Ｃｏｎｄｕｃｔｉｎｇ Ｏｘｉｄｅ、ＴＣＯ）を導電型領域１２０、１７０上に形成することができる。
これにより、第１の導電型領域１２０上には第１の透明電極層１３１が形成され、第２の導電型領域１７０上には第２の透明電極層１３２が形成され得る。
このような第１、２の透明電極層１３１、１３２は、透明導電性酸化物（Ｔｒａｎｓｐａｒｅｎｔ Ｃｏｎｄｕｃｔｉｎｇ Ｏｘｉｄｅ、ＴＣＯ）で形成されることができ、一例として、ＩＴＯ、ＳｎＯ２などが用いられ得る。
以後、電極形成ステップ（Ｓ４）では、図１に示されたように、第１、２の透明電極層１３１、１３２の各々の一部の第１、２の電極１４０、１５０の各々がパターニングされて形成されることができる。
これにより、図１において説明したような太陽電池が製造され得る。
一方、本発明に係る太陽電池の製造方法は、前述した真性非晶質シリコン層蒸着ステップ（Ｓ１）で蒸着される真性非晶質シリコン層１１１、１１２にシリコン結晶体が全く形成されないようにすることができる。
このために、本発明は、真性非晶質シリコン層蒸着ステップ（Ｓ１）で半導体基板１１０表面にエピタキシャル（ｅｐｉｔａｘｉａｌ）成長が進まないようにし、真性非晶質シリコン層の欠陥濃度が適正水準以下になるようにするために、半導体基板１１０の表面に真性非晶質シリコン層１１１、１１２が蒸着される蒸着速度を０．５ｎｍ／ｓｅｃ〜２ｎｍ／ｓｅｃの間に限定することができる。
これについて、より具体的に説明すれば、次のとおりである。
図４は、図３において半導体基板１１０の表面に真性非晶質シリコンを蒸着させるとき、蒸着速度に応じる太陽電池のエネルギーバンドギャップを説明するための実験例であり、図５は、図３において半導体基板１１０の表面に真性非晶質シリコンを蒸着させるとき、蒸着速度に応じるディフェクト濃度（ｄｅｆｅｃｔ ｄｅｎｓｉｔｙ）を説明するための実験例である。
本発明に係る真性非晶質シリコン層を蒸着するステップ（Ｓ１）では、真性非晶質シリコン層１１１、１１２が半導体基板１１０の表面に０．５ｎｍ／ｓｅｃ〜２ｎｍ／ｓｅｃの間の蒸着速度（Ｄｅｐｏｓｉｔｉｏｎ ｒａｔｅ、以下、Ｄｅｐ．ｒａｔｅ）で蒸着されることができる。
ここで、蒸着速度（Ｄｅｐ．ｒａｔｅ）を０．５ｎｍ／ｓｅｃ以上になるようにすることで、エピタキシャル（ｅｐｉｔａｘｉａｌ）成長がほとんどなされず、真性非晶質シリコン層１１１、１１２内にシリコン結晶体が存在しないようにすることができる。
ここで、シリコン結晶体は、真性非晶質シリコン層１１１、１１２内に欠陥（ｄｅｆｅｃｔ）として作用し、真性非晶質シリコン層１１１、１１２と結晶質半導体基板１１０との間の界面にダングリングボンドを増加させるようになり、このため、太陽電池の開放電圧（Ｖｏｃ）の重要な指標であるバンドギャップエネルギー（Ｅｇ）を低下させる１つの要因になる。
このように、真性非晶質シリコン層１１１、１１２内にシリコン結晶体が存在しない場合、図４に示されたように、太陽電池のバンドギャップエネルギー（Ｅｇ）が１．８ｅＶ以上に増加し得る。
しかし、仮に、蒸着速度（Ｄｅｐ．ｒａｔｅ）が０．５ｎｍ／ｓｅｃ以下である場合、エピタキシャル（ｅｐｉｔａｘｉａｌ）成長がなされ、真性非晶質シリコン層１１１、１１２内にシリコン結晶体が存在し得る。
このような場合、図４に示されたように、一例として、蒸着速度（Ｄｅｐ．ｒａｔｅ）がほぼ０．２５ｎｍ／ｓｅｃである場合、エピタキシャル（ｅｐｉｔａｘｉａｌ）成長が発生し、太陽電池のバンドギャップエネルギー（Ｅｇ）がほぼ１．５ｅＶ以下に大きく減少することが確認できる。
なお、蒸着速度（Ｄｅｐ．ｒａｔｅ）は、０．５ｎｍ／ｓｅｃ〜２ｎｍ／ｓｅｃの間の区間では、図４に示されたように、バンドギャップエネルギー（Ｅｇ）は、ほぼ１．８ｅＶ〜２．０ｅＶの間に増加速度が大きく鈍化されることが確認できる。
なお、蒸着速度（Ｄｅｐ．ｒａｔｅ）が０．５ｎｍ／ｓｅｃ〜２ｎｍ／ｓｅｃの間の範囲を外れる程度に蒸着速度（Ｄｅｐ．ｒａｔｅ）が増加するか、減少する場合、図５に示されたように、真性非晶質シリコン層１１１、１１２内の欠陥濃度が増加することが確認できる。
一例として、図５によれば、蒸着速度（Ｄｅｐ．ｒａｔｅ）が０．５ｎｍ／ｓｅｃ〜２ｎｍ／ｓｅｃの間の範囲以内である場合、真性非晶質シリコン層１１１、１１２内の欠陥濃度は、１０１２以下であるが、蒸着速度（Ｄｅｐ．ｒａｔｅ）が０．５ｎｍ／ｓｅｃ〜２ｎｍ／ｓｅｃの間の範囲を外れる場合、真性非晶質シリコン層１１１、１１２内の欠陥濃度が１０１２以上に大きく増加することが確認できる。
ここで、蒸着速度（Ｄｅｐ．ｒａｔｅ）が０．５ｎｍ／ｓｅｃ以下において真性非晶質シリコン層１１１、１１２内の欠陥濃度が１０１２以上に増加する理由は、エピタキシャル（ｅｐｉｔａｘｉａｌ）成長により、真性非晶質シリコン層１１１、１１２内にシリコン結晶体が増加するためである。
なお、蒸着速度（Ｄｅｐ．ｒａｔｅ）が２．０ｎｍ／ｓｅｃ以上で真性非晶質シリコン層１１１、１１２内の欠陥濃度が１０１２以上に増加する理由は、真性非晶質シリコン層１１１、１１２内に水素が所望の濃度の分だけ含有されず、欠陥（ｄｅｆｅｃｔ）が増加するためである。
これにより、本発明では、真性非晶質シリコン層を蒸着するステップ（Ｓ１）では、真性非晶質シリコン層１１１、１１２の蒸着速度（Ｄｅｐ．ｒａｔｅ）を０．５ｎｍ／ｓｅｃ〜２ｎｍ／ｓｅｃの間に限定した。
なお、このような真性非晶質シリコン層１１１、１１２の蒸着速度（Ｄｅｐ．ｒａｔｅ）は、蒸着ステップ（Ｓ１）における蒸着装置のパワーと蒸着装置内に供給される蒸着ガスの希釈割合とに依存されることができる。これをより具体的に説明すれば、次のとおりである。
図６は、図３において半導体基板１１０の表面に真性非晶質シリコンを蒸着させるとき、蒸着装置のパワー（ｐｏｗｅｒ ｄｅｎｓｉｔｙ）と蒸着速度との関係を説明するための図である。
本発明では、図６に示されたように、真性非晶質シリコン層１１１、１１２の蒸着速度（Ｄｅｐ．ｒａｔｅ）が０．５ｎｍ／ｓｅｃ〜２ｎｍ／ｓｅｃの間になるようにするために、真性非晶質シリコン層１１１、１１２を蒸着する装置のパワー（ｐｏｗｅｒ ｄｅｎｓｉｔｙ）が６０ｍＷ／ｃｍ２〜１５０ｍＷ／ｃｍ２の間に限定されることができる。
これは、図６に示されたように、真性非晶質シリコン層１１１、１１２を蒸着する装置のパワー（ｐｏｗｅｒ ｄｅｎｓｉｔｙ）が６０ｍＷ／ｃｍ２以下である場合、真性非晶質シリコン層１１１、１１２の蒸着速度（Ｄｅｐ．ｒａｔｅ）が０．５ｎｍ／ｓｅｃ以下に減少でき、真性非晶質シリコン層１１１、１１２を蒸着する装置のパワー（ｐｏｗｅｒ ｄｅｎｓｉｔｙ）が１５０ｍＷ／ｃｍ２以下である場合、真性非晶質シリコン層１１１、１１２の蒸着速度（Ｄｅｐ．ｒａｔｅ）が２．０ｎｍ／ｓｅｃ以上に超過できるためである。
図７は、図３において半導体基板１１０の表面に真性非晶質シリコンを蒸着させるとき、シラン（ＳｉＨ４）ガス量［Ｓｃｃｍ］に対する水素（Ｈ２）ガス量［Ｓｃｃｍ］の希釈割合と蒸着速度との関係を説明するための図である。
本発明では、図６に示されたように、真性非晶質シリコン層１１１、１１２の蒸着速度（Ｄｅｐ．ｒａｔｅ）が０．５ｎｍ／ｓｅｃ〜２ｎｍ／ｓｅｃの間になるようにするために、真性非晶質シリコン層１１１、１１２を蒸着するためのシラン（ＳｉＨ４）ガス量［Ｓｃｃｍ］に対する水素（Ｈ２）ガス量［Ｓｃｃｍ］の希釈割合［Ｈ２／ＳｉＨ４］は、１：１〜１００の間に限定されることができる。
ここで、シラン（ＳｉＨ４）ガス量［Ｓｃｃｍ］に対する水素（Ｈ２）ガス量［Ｓｃｃｍ］の希釈割合を１：１００以下に限定させる理由は、図７に示されたように、シラン（ＳｉＨ４）ガス量［Ｓｃｃｍ］に対する水素（Ｈ２）ガス量［Ｓｃｃｍ］の希釈割合が１：１００を超過する場合、真性非晶質シリコン層１１１、１１２の蒸着速度（Ｄｅｐ．ｒａｔｅ）が０．５ｎｍ／ｓｅｃ以下に減少できるためである。
このように、本発明は、半導体基板１１０の表面に真性非晶質シリコン層１１１、１１２を蒸着させるステップの工程条件を適宜制御することにより、真性非晶質シリコン層１１１、１１２がエピタキシャル（ｅｐｉｔａｘｉａｌ）成長することを防止でき、真性非晶質シリコン層１１１、１１２内に水素含有量を十分に確保し、真性非晶質シリコン層１１１、１１２内の欠陥（ｄｅｆｅｃｔ）を適切な水準以下に減少させて、太陽電池の開放電圧（Ｖｏｃ）をさらに向上させることができる。
今までは、第１、２の真性非晶質シリコン層１１１、１１２の蒸着速度を０．５ｎｍ／ｓｅｃ〜２ｎｍ／ｓｅｃの間に限定する効果について説明した。
ここで、第１、２の真性非晶質シリコン層１１１、１１２の蒸着速度は、上記の数値範囲内で互いに変わることもできる。これについて、より具体的に説明すれば、次のとおりである。
図８は、第１、２の真性非晶質シリコン層の蒸着速度を異なるようにする効果を説明するための従来のバンドダイアグラムの一例である。
本発明に係る太陽電池において、第１の真性非晶質シリコン層１１１は、半導体基板１１０の第１の面に形成され、第２の真性非晶質シリコン層１１２は、半導体基板１１０の第２の面に形成されることができる。
なお、第１の導電型領域１２０が第１の真性非晶質シリコン層１１１を挟んで、半導体基板１１０とｐ−ｎ接合を形成する場合、ｐ−ｎ接合を形成する第１の導電型領域１２０が蒸着される第１の面に位置する第１の真性非晶質シリコン層１１１の蒸着速度は、第２の真性非晶質シリコン層１１２の蒸着速度と異なることがある。
より具体的には、第１の真性非晶質シリコン層１１１の蒸着速度は、第２の真性非晶質シリコン層１１２の蒸着速度より速いことがある。
このように、第１の真性非晶質シリコン層１１１の蒸着速度を相対的に速くし、第１の真性非晶質シリコン層１１１と半導体基板１１０との間に形成されるバンドギャップｓｐｉｋｅ（ＢＳ）の大きさを減らすことができる。
より具体的に、一例として、ｎ型結晶質シリコン基板（ｎ−ｔｙｐｅ Ｃ−Ｓｉ）に真性非晶質シリコン層と不純物が含有された非晶質シリコン層とを蒸着すれば、図８のようなバンドダイアグラムが形成され得る。
ここで、ｐ＋非晶質シリコン層（ｐ＋−ａ−Ｓｉ：Ｈ）が位置する真性非晶質シリコン層（ｉ−ａ−Ｓｉ：Ｈ）には、ｎ型結晶質シリコン基板（ｎ−ｔｙｐｅ Ｃ−Ｓｉ）との接合面に形成される価電子帯（Ｅｔ）にバンドギャップｓｐｉｋｅ（ＢＳ）が相対的に大きく形成され得る。
このようなバンドギャップｓｐｉｋｅ（ＢＳ）は、キャリア（正孔または電子）の流れを妨げ、太陽電池の効率を低下させる１つの要因になることができる。
しかし、本発明のように、ｐ−ｎ接合を形成する第１の導電型領域１２０が蒸着される第１の面に位置する第１の真性非晶質シリコン層１１１の蒸着速度を相対的に速くし、第１の真性非晶質シリコン層１１１と半導体基板１１０との間に形成されるバンドギャップｓｐｉｋｅ（ＢＳ）の大きさを減らすことができ、これにより、太陽電池の効率をさらに向上させることができる。以上より、本発明の好ましい実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されるものではなく、次の請求の範囲で定義している本発明の基本概念を利用した当業者の様々な変形及び改良形態も本発明の権利範囲に属するものである。

Claims (5)

  1. 半導体基板の第１面上に第１の真性非晶質シリコン層を蒸着し、前記半導体基板の第２面上に第２の真性非晶質シリコン層を蒸着するステップと、
    第１の導電型の不純物を含み、前記第１の真性非晶質シリコン層を間において前記半導体基板とｐ−ｎ接合を形成する非晶質シリコン層を前記第１の真性非晶質シリコン層の上に蒸着して第１の導電型領域を形成する第１の導電型領域形成ステップと、
    前記第１の導電型と反対の導電型である第２の導電型の不純物を含む真性非晶質シリコン層を前記第２の真性非晶質シリコン層の上に蒸着して第２の導電型領域を形成する第２の導電型領域形成ステップと、
    前記第１、第２の導電型領域の各々に電気的に接続される電極を形成するステップと、
    を含み、
    前記第１、第２の真性非晶質シリコン層の各々が前記半導体基板の表面に０．５ｎｍ／ｓｅｃ〜２ｎｍ／ｓｅｃの蒸着速度で蒸着され、
    前記第１の真性非晶質シリコン層の蒸着速度は、前記第２の真性非晶質シリコン層の蒸着速度より速い、太陽電池の製造方法。
  2. 前記真性非晶質シリコン層を蒸着する装置のパワーは、６０ｍＷ／ｃｍ２〜１５０ｍＷ／ｃｍ２である、請求項１に記載の太陽電池の製造方法。
  3. 前記真性非晶質シリコン層を蒸着するためのシラン（ＳｉＨ４）ガス量［Ｓｃｃｍ］に対する水素（Ｈ２）ガス量［Ｓｃｃｍ］の割合は、１：１〜１００である、請求項１に記載の太陽電池の製造方法。
  4. 前記真性非晶質シリコン層を蒸着するステップの工程温度は、１００℃〜２００℃である、請求項１に記載の太陽電池の製造方法。
  5. 前記第１の導電型領域及び前記第２の導電型領域を形成するステップと前記電極を形成するステップとの間に、透明電極層（Ｔｒａｎｓｐａｒｅｎｔ Ｃｏｎｄｕｃｔｉｎｇ Ｏｘｉｄｅ、ＴＣＯ）を前記第１の導電型領域上及び前記第２の導電型領域上に形成するステップをさらに含み、
    前記電極を形成ステップにおいて前記電極は、前記透明電極層に接続する、請求項１に記載の太陽電池の製造方法。
JP2018004924A 2017-01-17 2018-01-16 太陽電池の製造方法 Active JP6567705B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170008116A KR101879363B1 (ko) 2017-01-17 2017-01-17 태양 전지 제조 방법
KR10-2017-0008116 2017-01-17

Publications (2)

Publication Number Publication Date
JP2018117124A JP2018117124A (ja) 2018-07-26
JP6567705B2 true JP6567705B2 (ja) 2019-08-28

Family

ID=60953773

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018004924A Active JP6567705B2 (ja) 2017-01-17 2018-01-16 太陽電池の製造方法

Country Status (5)

Country Link
US (1) US10593558B2 (ja)
EP (1) EP3349257B1 (ja)
JP (1) JP6567705B2 (ja)
KR (1) KR101879363B1 (ja)
CN (1) CN108336170B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111739986A (zh) * 2020-06-16 2020-10-02 江苏爱康能源研究院有限公司 一种提高高效晶硅异质结太阳能电池短路电流的方法
CN112531052B (zh) * 2020-12-28 2022-03-22 苏州腾晖光伏技术有限公司 异质结电池结构及其制备方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6468885B1 (en) * 1996-09-26 2002-10-22 Midwest Research Institute Deposition of device quality, low hydrogen content, hydrogenated amorphous silicon at high deposition rates
JP3754815B2 (ja) 1997-02-19 2006-03-15 キヤノン株式会社 光起電力素子、光電変換素子、光起電力素子の製造方法及び光電変換素子の製造方法
JP2000307134A (ja) 1999-04-20 2000-11-02 Canon Inc 光起電力素子及びその製造方法
JP2003158078A (ja) * 2001-11-20 2003-05-30 Mitsubishi Heavy Ind Ltd シリコン半導体の形成方法
JP3960792B2 (ja) 2001-12-21 2007-08-15 シャープ株式会社 プラズマｃｖｄ装置、非晶質シリコン系薄膜の製造方法
JP2004165394A (ja) 2002-11-13 2004-06-10 Canon Inc 積層型光起電力素子
JP2004247607A (ja) 2003-02-14 2004-09-02 Fuji Electric Holdings Co Ltd 非晶質シリコン薄膜の製造方法
JP4171428B2 (ja) 2003-03-20 2008-10-22 三洋電機株式会社 光起電力装置
JP4780930B2 (ja) 2003-05-13 2011-09-28 京セラ株式会社 光電変換装置の製造方法
ES2365904T3 (es) 2004-01-13 2011-10-13 Sanyo Electric Co., Ltd. Dispositivo fotovoltaico.
JP4222991B2 (ja) 2004-01-13 2009-02-12 三洋電機株式会社 光起電力装置
EP1643564B1 (en) * 2004-09-29 2019-01-16 Panasonic Intellectual Property Management Co., Ltd. Photovoltaic device
US8203071B2 (en) 2007-01-18 2012-06-19 Applied Materials, Inc. Multi-junction solar cells and methods and apparatuses for forming the same
EP2171759A1 (en) * 2007-07-24 2010-04-07 Applied Materials, Inc. Multi-junction solar cells and methods and apparatuses for forming the same
US20090104733A1 (en) 2007-10-22 2009-04-23 Yong Kee Chae Microcrystalline silicon deposition for thin film solar applications
FR2930680B1 (fr) 2008-04-23 2010-08-27 Commissariat Energie Atomique Procede de fabrication d'une cellule photovoltaique a base de silicium en couches minces.
KR20100053050A (ko) 2008-11-12 2010-05-20 주식회사 엔피홀딩스 태양전지 제조방법
JP5706670B2 (ja) * 2009-11-24 2015-04-22 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
ES2625473T3 (es) * 2010-10-01 2017-07-19 Kaneka Corporation Método para fabricar un dispositivo de conversión fotoeléctrica
DE102011052480A1 (de) 2011-08-08 2013-02-14 Roth & Rau Ag Solarzelle und Verfahren zur Herstellung einer Solarzelle
TW201324818A (zh) 2011-10-21 2013-06-16 應用材料股份有限公司 製造矽異質接面太陽能電池之方法與設備
JP5863391B2 (ja) 2011-10-28 2016-02-16 株式会社カネカ 結晶シリコン系太陽電池の製造方法
JP2014103259A (ja) 2012-11-20 2014-06-05 Mitsubishi Electric Corp 太陽電池、太陽電池モジュールおよびその製造方法
US20140217408A1 (en) * 2013-02-06 2014-08-07 International Business Machines Corporaton Buffer layer for high performing and low light degraded solar cells
CN105144399A (zh) 2013-03-19 2015-12-09 长州产业株式会社 光伏元件及其制造方法
CN109599450A (zh) * 2013-04-03 2019-04-09 Lg电子株式会社 太阳能电池
DE112014004980T5 (de) * 2013-11-01 2016-07-21 Panasonic Intellectual Property Management Co., Ltd. Solarzelle
CN103915523B (zh) * 2014-04-21 2016-02-10 南开大学 一种含复合发射层硅异质结太阳电池的制备方法
JP6688230B2 (ja) 2015-01-07 2020-04-28 株式会社カネカ 太陽電池およびその製造方法、ならびに太陽電池モジュール
US10333012B2 (en) * 2015-03-24 2019-06-25 Kaneka Corporation Method for manufacturing crystalline silicon substrate for solar cell, method for manufacturing crystalline silicon solar cell, and method for manufacturing crystalline silicon solar cell module

Also Published As

Publication number Publication date
KR101879363B1 (ko) 2018-08-16
CN108336170B (zh) 2021-08-27
JP2018117124A (ja) 2018-07-26
US10593558B2 (en) 2020-03-17
EP3349257B1 (en) 2020-10-07
US20180204737A1 (en) 2018-07-19
EP3349257A1 (en) 2018-07-18
CN108336170A (zh) 2018-07-27

Similar Documents

Publication Publication Date Title
US7804024B2 (en) Photovoltaic device and method of manufacturing the same
JP2009503848A (ja) 組成傾斜光起電力デバイス及び製造方法並びに関連製品
CN102064216A (zh) 一种新型晶体硅太阳电池及其制作方法
US20190355860A1 (en) Solar cell
US20250311480A1 (en) Solar cell, tandem solar cell and photovoltaic module
KR100989615B1 (ko) 태양전지
CN116759468A (zh) 太阳能电池、太阳能电池的制造方法及光伏组件
KR20100098008A (ko) 태양전지
US12543403B2 (en) Solar cell, method for preparing solar cell, and photovoltaic module
KR20180045587A (ko) 태양전지 및 이의 제조방법
CN103563091B (zh) 具有改善的隧道结的串列太阳能电池
JP6567705B2 (ja) 太陽電池の製造方法
JP2010533384A (ja) 太陽電池及びその製造方法
TW202337041A (zh) 太陽能電池及其形成方法
CN101246929A (zh) 多结薄膜光伏器件的制作
WO2021189860A1 (zh) 叠层光伏器件及生产方法
KR20130036454A (ko) 박막 태양전지 모듈
JP2002016271A (ja) 薄膜光電変換素子
KR20200125067A (ko) 이종 접합 태양 전지 제조 방법
KR102093567B1 (ko) 태양 전지 및 이의 제조 방법
JPS62209871A (ja) 光起電力装置の製造方法
JP2022173799A (ja) 太陽電池及び太陽電池モジュール
US20110272015A1 (en) Thin film solar cell and method for manufacturing the same
EP2571055B1 (en) Thin film solar cell module
KR20120030295A (ko) 태양전지의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190731

R150 Certificate of patent or registration of utility model

Ref document number: 6567705

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250