JP6567078B2 - 画素タイル構造およびレイアウト - Google Patents

画素タイル構造およびレイアウト Download PDF

Info

Publication number
JP6567078B2
JP6567078B2 JP2017555439A JP2017555439A JP6567078B2 JP 6567078 B2 JP6567078 B2 JP 6567078B2 JP 2017555439 A JP2017555439 A JP 2017555439A JP 2017555439 A JP2017555439 A JP 2017555439A JP 6567078 B2 JP6567078 B2 JP 6567078B2
Authority
JP
Japan
Prior art keywords
pixel
pixels
tile
sub
tiles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017555439A
Other languages
English (en)
Other versions
JP2018510389A (ja
Inventor
ナイナン,アジト
ワイ. ブラウン,タイロム
ワイ. ブラウン,タイロム
Original Assignee
ドルビー ラボラトリーズ ライセンシング コーポレイション
ドルビー ラボラトリーズ ライセンシング コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ドルビー ラボラトリーズ ライセンシング コーポレイション, ドルビー ラボラトリーズ ライセンシング コーポレイション filed Critical ドルビー ラボラトリーズ ライセンシング コーポレイション
Publication of JP2018510389A publication Critical patent/JP2018510389A/ja
Application granted granted Critical
Publication of JP6567078B2 publication Critical patent/JP6567078B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0207Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/13336Combining plural substrates to produce large-area displays, e.g. tiled displays
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134345Subdivided pixels, e.g. for grey scale or redundancy
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/14Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 asymmetric
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/52RGB geometrical arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95053Bonding environment
    • H01L2224/95085Bonding environment being a liquid, e.g. for fluidic self-assembly
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/10155Shape being other than a cuboid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12044OLED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • H01L2924/143Digital devices
    • H01L2924/1433Application-specific integrated circuit [ASIC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • H01L2924/143Digital devices
    • H01L2924/1434Memory
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/18Tiled displays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30Devices specially adapted for multicolour light emission
    • H10K59/35Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)

Description

関連出願への相互参照
本願は、2015年1月12日付け出願の米国仮特許出願第62/102,534号に基づく優先権を主張するものであり、この出願の開示内容を全て本願に援用する。
技術
本発明はディスプレイ技術に広く関し、特に、画素タイル構造およびレイアウトに関する。
背景
高い空間解像度、広い色域および高輝度範囲を有する大型のディスプレイパネルを作製することは、多くのディスプレイ製造者にとって、困難なことであると認識されてきた。比較的高価な光学部品、音声部品、電子部品および機械部品を比較的多数含むこと、およびそれら全てを1つのディスプレイシステムの多数の画素において集積することの複雑さから、ハイエンドのディスプレイシステムを製造するコストは典型的に非常に高い。
比較的大型のディスプレイパネルを製造する際、様々なタイプの視認可能なアーチファクトが入り得る。例えば、画素をモノリシックの大型のディスプレイパネル上に配置する際、特にディスプレイパネルの端部領域において、空間的エラーが容易に起こり得る。あるいは、複数の比較的小さなタイルを組み合わせることにより、比較的大型のディスプレイパネルを作ることができる。しかし、ディスプレイパネル中の隣接するタイルを分かつ境界における小さな位置ずれは、特に視覚的に目立ち得る。
本節に記載されている手法は、探求し得る手法ではあるが、必ずしもこれまでに着想または探求されてきた手法ではない。従って、別途示唆のない限り、本節に記載された手法のいずれも、本節に記載されているという理由だけで従来技術としての適格性を有すると考えるべきではない。同様に、別途示唆のない限り、1以上の手法に関して特定される問題が、本節に基づいて、いずれかの先行技術において認識されたことがあると考えるべきではない。
図面の簡単な説明
添付図面の各図において、本発明を限定する事なく例示する。各図において、同様の部材に同様の参照符号を付している。
図1Aは、画像描画面の一例を示す。 図1Bは、サブ画素レベルの位置ずれ、画素レベルの位置ずれ、および画素タイルレベルの位置ずれの一例を示す。 図2は、タイル配置システムの一例を示す。 図3Aは、画像描画面の画素タイルにおける、画素レベルのランダムずれを示す。 図3Bは、画像描画面の画素タイルにおける、画素レベルのランダムずれを示す。 図4Aは、画像描画面の画素タイルにおける、サブ画素レベルのランダムずれを示す。 図4Bは、画像描画面の画素タイルにおける、サブ画素レベルのランダムずれを示す。 図4Cは、画像描画面の画素タイルにおける、サブ画素レベルのランダムずれを示す。 図4Dは、画像描画面の画素タイルにおける、サブ画素レベルのランダムずれを示す。 図5Aは、画像描画面を作製するためにモぢ要られる様々なタイプの画素タイルを示す。 図5Bは、画像描画面を作製するためにモぢ要られる様々なタイプの画素タイルを示す。 図5Cは、画像描画面を作製するためにモぢ要られる様々なタイプの画素タイルを示す。 図5Dは、画像描画面を作製するためにモぢ要られる様々なタイプの画素タイルを示す。 図5Eは、画像描画面を作製するためにモぢ要られる様々なタイプの画素タイルを示す。 図5Fは、流体自己整合配置技術(fluidic self-assembly)による画素またはサブ画素のランダムずれを示す。 図5Gは、流体自己整合配置技術(fluidic self-assembly)による画素またはサブ画素のランダムずれを示す。 図5Hは、流体自己整合配置技術(fluidic self-assembly)による画素またはサブ画素のランダムずれを示す。 図5Iは、流体自己整合配置技術(fluidic self-assembly)による画素またはサブ画素のランダムずれを示す。 図5Jは、流体自己整合配置技術(fluidic self-assembly)による画素またはサブ画素のランダムずれを示す。 図6は、処理フローの一例を示す。 図7は、本発明の可能な実施形態による、本明細書に記載のコンピュータまたはコンピューティングデバイスを実装可能な、ハードウェアプラットフォームの一例を示す。 図8は、ディスプレイシステムの一例を示す。
実施形態例の説明
画素タイル構造およびレイアウトに関する可能な実施形態の例を、本明細書に記載する。以下の説明においては、便宜上、本発明を完全に理解できるように、多数の詳細事項を説明する。ただし、これらの詳細事項抜きでも本発明を実施可能であることは明白であろう。他方、本発明の説明を不必要に煩雑にしたり、不明瞭にしたり、難読化したりしないように、周知の構造およびデバイスの細かな詳細までは説明しない。
本明細書において、実施形態例を以下の概略に沿って説明する。
1.一般的概要
2.構造の概要
3.タイル配置システムの一例
4.画素レベルの視覚特性の変化
5.サブ画素レベルの視覚特性の変化
6.異なるタイプの画像描画面
7.流体自己整合配置によるランダムずれ
8.ディスプレイシステム例
9.処理フロー例
10.実装メカニズム−ハードウェア概要
11.均等物、拡張例、変形例、その他
1.一般的概要
本概要は、本発明の可能な一実施形態が有するいくつかの側面につき、基本的説明を提示する。本概要は、可能な実施形態が有する諸側面についての広範かつ網羅的な要約ではない、ということに留意すべきである。さらに留意すべきは、本概要は、可能な実施形態が有する任意の特に重要な側面や要素を示すものとして理解されるようには意図されておらず、また、その特定の可能な実施形態あるいは広く本発明の全体の、何らの範囲を規定するものとして理解されるようにも意図されていない。本概要は、単に、可能な実施形態例に関するいくつかの概念を凝縮された簡素な形式で提示するものであって、以下に続く、可能な諸実施形態例についてのより詳細な説明に対する単なる概念的な前置きとして理解されるべきである。
モノリシックの大型の画像描画面(例えば5フィート未満、5フィート、7フィート、10フィート、劇場サイズ、シネマサイズ、屋外ディスプレイサイズなど)を作製する際の高コストおよび技術的困難性を回避するため、複数の画素タイルを組み合わせることにより大型の画像描画面を作製することができる。
しかし、タイル境界において、隣接するタイル間のずれ許容値は、たとえミクロン以下の位置ずれであっても、タイルの画素がマトリクスパターン、対角パターン、同心円パターンなどの規則的パターンに配置された場合には、人間の視覚システムにとって知覚可能であり得る。本明細書に記載する規則的パターンとは、一定のステップの繰り返しから形成されるパターン、あるいは一定のステップの繰り返しに対し、画素タイルを配置し組み合わせる際に起こる空間的な位置ずれに比べて小さな空間的変化(例えば1%、2%など)を加えた、または減じたものから形成されるパターンを言う。
本明細書に記載の技術において、タイル配置モジュールによって起こされる空間的エラーまたは位置ずれを測定し得る。これらの空間的エラーを分析し、意図的に導入される画素またはサブ画素のランダム配置についての総合ずれ許容値を設定するために用いることができる。画素レベルまたはサブ画素レベルのランダムずれを、組み立てられて1つの画像描画面にされる複数の画素タイルのうちの各画素タイルに投入する。隣接する画素タイルにおける位置ずれの視認性を回避または実質的に排除できるかぎりにおいて、これらのランダムずれは等方的であっても異方的であってもよい。
画素レベルまたはサブ画素レベルにおける多様なランダムずれを、本明細書に記載の技術で用いることができる。一例において、本明細書に記載のランダムずれは、規則的パターンを構成する画素の割り当て位置に対し、ランダム化された空間的距離および/または空間的角度を有するような位置に画素を配置することによって、実現され得る。別の一例において、本明細書に記載のランダムずれは、規則的パターンを構成するサブ画素の割り当て位置に対し、ランダム化された空間的距離および/または空間的角度を有するような位置にサブ画素を配置することによって、実現され得る。さらなる一例において、本明細書に記載のランダムずれは、画素およびサブ画素レベルの両方におけるランダム化されたずれを組み合わせることによって、実現され得る。
追加的、選択的、または代替的に、本明細書に記載のランダムずれは、画素密度、画素間および/またはサブ画素間の間隔、画素高さ、画素幅、画素径、画素ピッチ、サブ画素高さ、サブ画素幅、サブ画素径、サブ画素ピッチ、画素内のカラー化されたサブ画素を並べる際の空間的順序、などを(例えばランダム的に、擬似ランダム的になど)変化させることによって、実現され得る。
この結果、本明細書に記載の技術において、規則的な画素またはサブ画素パターンの視覚的に気付かれるような破綻が、画像描画面内の画素タイルを分かつ境界をまたがって発生しない。
多様なディスプレイ技術、配置技術、その他が、本明細書に記載の技術から恩恵を得ることができる。本明細書に記載の画像描画面は、マスク系技術、3Dプリンティング技術を含むがこれらに限定されない印刷系技術、堆積系技術、半導体ウェハ系技術、ロボットアーム系技術、メンブレン系技術、レーザ系技術、ナノチューブ系技術、流体自己整合配置(FSA)技術、ロールツーロールまたはウェブ処理技術などのうち1つ以上により、作製することができる。
いくつかの実施形態において、これらの技術を用いた画素タイルの配置における正確さ、誤差、その他を測定および分析して、画像描画面内の視覚的アーチファクトを回避または減少する目的で、画素ブロックレベル、画素レベル、サブ画素レベル等においてランダムずれを制御・投入するために用いられる、総合ずれ許容値を生成することができる。画素タイルは、2インチ、5インチ、12インチ、24インチなどの比較的小さいサイズで、比較的低コストで作製することができる。これらの画素タイル(様々な異なる形状であってもよいしそうでなくてもよい)を用いて、もっと大きなサイズ(例えば5フィート、7フィート、10フィート、劇場サイズ、シネマサイズ、屋外ディスプレイサイズなど)の画像描画面を、やはり比較的低コストで構築することができる。本明細書に記載の画素タイル配置技術においては、画素サイズまたはサブ画素サイズのほんの何分の一しかない精度レベルで画素タイルを正確に位置合わせすることは、不要である。
追加的、選択的、または代替的に、これらの技術は、画像描画面を作製するために用いられる多様な基板や材料など、例えば色素、蛍光材料、量子ドット、発光ダイオード(LED)、有機発光ダイオード(OLED)、ナノチューブまたはナノワイヤLED、ガラス、半導体ウェハ、金属、透明導電性フィルム、樹脂、帆布、光学フィルム、光導波路、基板上の不規則な凹部、基板上の不規則な凹部に堆積された成形部材、ポリエチレンテレフタレートすなわちPETのロールなどのフレキシブル基板、熱可塑性ポリマー樹脂などでも、実施可能である。
いくつかの実施形態において、方法は、本明細書に記載のディスプレイシステムを提供することを包含する。いくつかの可能な実施形態において、本明細書に記載のメカニズムは、工場製造システム、配置装置、ディスプレイシステム、屋外画像ディスプレイ、ハンドヘルド型デバイス、ゲーム機器、テレビ、ラップトップコンピュータ、ネットブックコンピュータ、セルラー無線電話、電子ブックリーダー、POS端末装置、デスクトップコンピュータ、コンピュータワークステーション、コンピュータキオスク、PDAおよび様々な他の種類の端末およびディスプレイユニットを含むがこれらに限定されない、システムの一部を形成する。
本明細書中に記載の好ましい実施形態ならびに一般的な原則や特徴に対する様々な変更は、当該分野の当業者にとっては容易に明らかであろう。よって、本開示は提示された実施形態に限定されるように意図されているのではなく、本明細書中に記載の原則および特徴に合致する最も広い範囲を与えられるべきである。
2.構造の概要
図1Aは、一例としての画像描画面100を示す。本明細書に記載の画像描画面は、2つ以上の画素タイルを有し得る。例示目的として、図1Aに示すように、画像描画面(100)は、2つの画素タイル102−1および102−2を有する。本明細書に記載の画素タイル(例えば102−1、102−2など)は、四角形状、三角形状、楕円形状、多角形状などの多様な幾何学形状のいずれかを有し得る。いくつかの実施形態において、本明細書に記載の画像描画面(例えば100)は、同じ幾何学形状の画素タイルを有し得る。いくつかの実施形態において、本明細書に記載の画像描画面(例えば100)は、少なくとも2つの異なる幾何学形状の画素タイルを有し得る。
いくつかの実施形態において、図1Aに例示するように、画素タイル(例えば102−1、102−2など)は、幾何学形状を有する二次元アレイに並べられた各複数の画素群を有する。例えば、画素タイル(102−1)は、104−1−1、104−1−2などの第1の複数の画素群を含み、画素タイル(102−2)は、104−2−1、104−2−2などの第2の複数の画素群を含む。
いくつかの実施形態において、本明細書に記載の1画素(例えば104−1−1、104−1−2、104−2−1、104−2−2など)は、異なる種類のの3つ以上のサブ画素、例えば図1Aにおいてそれぞれ「R」、「G」および「B」として示す赤、緑および青サブ画素など、を有し得る。画素(例えば104−1−1、104−1−2、104−2−1、104−2−2など)を表すサブ画素(例えば「R」、「G」、「B」など)は、単一の点または単一の斑として、線形または非線形パターンに並べられた複数の点または複数の斑として、などのように並べられ得る。
大型の画像描画面をモノリシック的に作製することは難しい。サブ画素中のカラーフィルターがシャドーマスク(例えば色素などを充填または堆積する区画を有する金属製シャドーマスク)を用いて色素を充填することによって作製されるディスプレイパネルにおいては、大型のディスプレイパネルに対して単一のシャドーマスクではバックプレーン、隣接層、構造、基板などに対して重過ぎかつ大き過ぎるために、均一な機械的なサポートを提供したり、構造上の反りを防止したりなどし得ないことがある。メカニカルアームによって位置決めされた個々のカラー発光ダイオード(LED)または個々の(カラー)有機発光ダイオード(OLED)がサブ画素であるようなディスプレイパネルにおいて、比較的大きな移動誤差、位置誤差その他が、有限領域(例えば12インチ半径など)の外で起こり得る。画像描画面にコーティングされた蛍光材料、量子ドットなど上に強度変調された走査レーザまたは電子ビームを用いて作製される画像描画面において、点広がり関数に関連する比較的大きな誤差、位置誤差その他が、有限領域(光路または電子ビーム路が比較的短いような)の外で起こり得る。
いくつかの実施形態において、それぞれがサブタイル配置モジュールによって比較的精度高く作製することができるような、複数の画素タイル(例えば102−1および102−2など)を組み合わせる、画素タイルレベル配置モジュールによって、画像描画面を作製または形成し得る。
サブタイル配置モジュールとは、個々の画素またはサブ画素を、画素タイル内の割り当て位置に配する、物理的モジュールまたはメカニズムを言う。サブタイル配置モジュールの例としては、限定されないが、以下のうち任意のものを含む。すなわち、要素を移動して画素タイル状に配置する、ロボットアームを備えた配置装置;強度変調された光を生成し、これを蛍光材料や量子ドットなどの光変換材料でコーティングされた画素タイルへと向ける、反射ミラーおよびコリメータを備えたレーザ;要素をピックアップおよび移動して画素タイル状に配置する、帯電したメンブレンを備えた配置装置;特定の強度(例えばパルス幅変調すなわちPWMによるなど)で様々な波長(例えば赤、緑、青などに対応する)の光を生成するための、特定の直径のナノチューブを成長させた、面;成形部材を、基板(これが単体化、切断、または分割されて画素タイル、ディスプレイパネルなどにされ得る)上の不規則な凹部中に分布または循環させる、流体自己整合配置プロセス;その他である。
画素タイル配置モジュールとは、個々の画素タイルを、画像描画面内におけるその割り当て位置に配する、物理的モジュールまたはメカニズムを言う。画素タイル配置モジュールの例としては、限定されないが、以下のうち任意のものを含む。すなわち、画素タイルを移動して画像描画状に配置する、ロボットアームを備えた配置装置;各々が反射ミラーおよびコリメータを用いて動作することで、強度変調された光を生成し、蛍光材料や量子ドットなどの光変換材料でコーティングされた各画素タイルへと向ける、複数のレーザを備えたレーザ制御バックプレーン;およびその他である。
画素タイルを組み合わせて画像描画面にすると、隣接する画素タイルにつながる境界(例えば図1Aの108など)において、若干の位置ずれが起き得る。隣接する画素タイル間の位置ずれ(例えば0.5マイクロメートルなど)は、画素サイズ(例えば50マイクロメートルなど)、画素タイルサイズ(例えば10インチなど)に比べて小さいかもしれないが、それでも人間の視覚システムは、規則的パターンの中のそのような不規則性に比較的容易に気づき得る。
図1Bは、画素タイルレベルの位置ずれ110の例を示す。図示されるように、画素タイルレベルの位置ずれ(110)は、境界(例えば108など)をまたがって、隣接する画素タイル(例えば例えば102−1および102−2など)を位置ずれさせてしまうことによって起こり得る。いくつかの実施形態において、画素タイルレベルの位置ずれ(110)は、異なる画素タイル(例えば例えば102−1および102−2など)に位置する画素列間の、差として測定され得る。本発明の1つ以上の実施形態によれば、画素タイル(例えば102−1など)内の画素の位置に対して画素レベルの位置ずれ(112)を導入することによって、画素タイルレベルの位置ずれ110の知覚を緩和することができる。いくつかの実施形態において、画素レベルの位置ずれ(112)は、画素タイル(例えば102−1など)内における、ある画素の実際の位置と、その画素の割り当て位置との差として測定され得る。本発明の1つ以上の別の実施形態によれば、1つの画素内のサブ画素の位置に対してサブ画素レベルの位置ずれ(114)を導入することによって、画素タイルレベルの位置ずれ110の知覚を緩和することができる。いくつかの実施形態において、サブ画素タイルレベルの位置ずれ(114)は、画素内における、あるサブ画素の実際の位置と、そのサブ画素の割り当て位置との差として測定され得る。
3.タイル配置システムの一例
図2は、画素タイル間の位置ずれに由来する視覚的アーチファクトが無いか少ない画像描画面を、作製するように構成されたタイル配置システム200の一例を示す。いくつかの実施形態において、タイル配置システム(200)は、画像描画面を作製するための全体的な制御動作を行うように構成された配置制御器202、画像描画面内の画素タイルの各々の中における画素レベルまたはサブ画素レベルの配置操作を行うように構成されたサブタイル配置モジュール204、画像描画面内におけるタイルレベルの配置操作を行うように構成されたタイル配置モジュール206、などを有する。
いくつかの実施形態において、サブタイル配置モジュール(204)は、画素レベルの配置操作(例えば予め製造された画素に対して、モノクロ画素に対してなど)を行うように構成された、画素配置モジュールのみを表していてもよい。
いくつかの実施形態において、サブタイル配置モジュール(204)は、サブ画素レベル配置操作(例えばサブ画素が画素タイル状に配置されたときに画素タイル内の画素位置が自動的に設定されるなど)を行うように構成された、サブ画素配置モジュールのみを表していてもよい。
いくつかの実施形態において、サブタイル配置モジュール(204)は、画素レベルの配置操作とともにサブ画素レベル配置操作を行うように構成された、組み合わせ型サブタイル配置モジュールを表していてもよい。
いくつかの実施形態において、サブタイル配置モジュール(204)は、互いに別々である、画素レベルの配置サブモジュールおよびサブ画素レベルの配置サブモジュールを有していてもよい。
配置制御器(202)は、タイル配置モジュール(206)によって行われる画素タイル配置操作に起因し得る、画素タイルレベルの位置ずれ(例えば110など)についてのグループ値を決定するように構成され得る。グループ値の例としては、限定されないが、以下のうち任意のものを含む。すなわち、画素タイル配置操作中に起こる複数の画素タイルレベルの位置ずれ(例えば110など)のうちの、最大値、平均値、中央値、最頻値、統計値などである。
追加的、選択的、または代替的に、配置制御器(202)は、サブタイル配置モジュール(204)によって行われる画素配置操作に起因し得る、画素レベルの位置ずれ(例えば112など)についてのグループ値を決定するように構成され得る。グループ値の例としては、限定されないが、以下のうち任意のものを含む。すなわち、画素配置操作中に起こる複数の画素レベルの位置ずれ(例えば112など)のうちの、最大値、平均値、中央値、最頻値、統計値などである。
追加的、選択的、または代替的に、配置制御器(202)は、タイル配置モジュール(206)によって行われるサブ画素配置操作に起因し得る、サブ画素レベルの位置ずれ(例えば114など)についてのグループ値を決定するように構成され得る。グループ値の例としては、限定されないが、以下のうち任意のものを含む。すなわち、サブ画素配置操作中に起こる複数のサブ画素レベルの位置ずれ(例えば114など)のうちの、最大値、平均値、中央値、最頻値、統計値などである。
配置制御器(202)は、画素タイルレベルの位置ずれ、画素レベルの位置ずれ、サブ画素レベルの位置ずれなどについてのグループ値のうち1つ以上を用いて、画像描画面を作製するための総合ずれ許容値を決定するように構成されることができる。いくつかの実施形態において、配置制御器(202)は、総合ずれ許容値を、画素タイルレベルの位置ずれ、画素レベルの位置ずれ、サブ画素レベルの位置ずれなどについてのグループ値のうち1つ以上のうちの特定の1つ(例えば画素タイルレベルの位置ずれについてのグループ値など)に設定する。いくつかの実施形態において、配置制御器(202)は、総合ずれ許容値を、画素タイルレベルの位置ずれ、画素レベルの位置ずれ、サブ画素レベルの位置ずれなどについてのグループ値のうち1つ以上の最大値に設定する。
配置制御器(202)は、総合ずれ許容値にもとづき、画像描画面状に組み合わせられる画素タイルの各々中の画素またはサブ画素にランダムずれを投入するよう、サブタイル配置モジュール(204)を制御するように、構成される。配置制御器(202)はさらに、画素またはサブ画素に対するランダムずれをそれぞれ投入された画素タイルを、画像描画面状に組み合わせるよう、画素タイルレベル配置モジュール(206)を制御するように、構成される。
本明細書に記載の技術は、画像描画面の複数の画素タイルについての総合ずれ許容値にもとづいて、画素タイルに画素またはサブ画素に対するランダムずれを投入するための、多様な方法に対応し得る。
4.画素レベルの視覚特性の変化
図3Aは、画素タイル(302)中の画素(例えば304−1、304−2、304−3、304−4など)の、不均一、不均等またはランダムなずれ(例えば312−1、312−2、312−3、312−4など)を例示する。いくつかの実施形態において、画素タイル(302)中の画素(例えば304−1、304−2、304−3、304−4など)は、各割り当て位置(例えば306−1、306−2、306−3、306−4など)に対応し得る。非限定的な一実施形態において、割り当て位置は、X軸およびY軸に沿った、一対の座標値によって表され得る。本明細書に記載の画素タイル中の画素の割り当て位置は、マトリクス、対角線、多角形、円などの規則的パターンを形成していてもよいし、していなくてもよい。各割り当て位置(例えば306−1、306−2、306−3、306−4など)に対してのずれ(例えば312−1、312−2、312−3、312−4など)は、タイル配置システム(例えば図2の200など)が備えるサブタイル配置モジュール(例えば図2の204など)によって生成され得る。画素(例えば304−1、304−2、304−3、304−4など)のずれ(例えば312−1、312−2、312−3、312−4など)は、画素(例えば304−1、304−2、304−3、304−4など)の各割り当て位置(例えば306−1、306−2、306−3、306−4など)に対して測定されることができる。
図3Bは、2つの画素タイル302−1および302−1を有する、一例としての画像描画面300を例示する。2つの画素タイル302−1および302−1のそれぞれは、画素タイル(302−1および302−2)のそれぞれにおける画素(例えば304−1、304−2、304−3、304−4など)の、不均一、不均等またはランダムなずれ(例えば312−1、312−2、312−3、312−4など)を通じて作製される。図示されるように、画素タイル(302−1および302−2)は境界308に沿って位置ずれをともなって配置されるが、画素タイル(302−1および302−2)を組み合わせた結果生まれる画像描画面(300)中の画素(例えば304−1、304−2、304−3、304−4など)によって形成されるパターンは、画素タイル間の位置ずれに由来する(あるいは関連する)視覚的アーチファクトが無いか少ない。
5.サブ画素レベルの視覚特性の変化
図4Aは、画素タイル(402)中のサブ画素(例えば410−1、410−2、410−3、410−4など)の不均一、不均等またはランダムなずれ(例えば412−1、412−2、412−3、412−4など)を例示する。図示されるように、サブ画素タイル(402)中のサブ画素(例えば410−1、410−2、410−3、410−4など)は、画素タイル(402)中の異なる画素(例えば404−1、404−2、404−3、404−4など)に属し得る。サブ画素(例えば410−1、410−2、410−3、410−4など)は、各割り当て位置(例えば406−1、406−2、406−3、406−4など)に対応する。非限定的な一実施形態において、割り当て位置は、X軸およびY軸に沿った、一対の座標値によって表され得る。本明細書に記載のサブ画素タイル中のサブ画素の割り当て位置は、マトリクス、対角線、多角形、円などの規則的パターンを形成していてもよいし、していなくてもよい。各割り当て位置(例えば406−1、406−2、406−3、406−4など)に対してのずれ(例えば412−1、412−2、412−3、412−4など)は、サブタイル配置システム(例えば図2の200など)のサブ画素レベルまたはサブサブ画素配置モジュール(例えば図2の204など)によって生成することができる。サブ画素(例えば410−1、410−2、410−3、410−4など)のランダムずれ(例えば412−1、412−2、412−3、412−4など)は、サブ画素(例えば410−1、410−2、410−3、410−4など)の各割り当て位置(例えば406−1、406−2、406−3、406−4など)に対して測定されることができる。
図4Bは、2つの画素タイル402−1および402−2を有する、一例としての画像描画面400を例示する。画素タイル402−1および402−2のそれぞれは、画素タイル(402−1および402−2)のそれぞれにおけるサブ画素(例えば410−1、410−2、410−3、410−4など)の、不均一、不均等またはランダムなずれ(例えば412−1、412−2、412−3、412−4など)を通じて作製される。図示されるように、画素タイル(402−1および402−2)は境界412に沿って位置ずれをともなって配置されるが、画素タイル(402−1および402−2)を組み合わせた結果生まれる画像描画面(400)中のサブ画素(例えば410−1、410−2、410−3、410−4など)によって形成されるパターンは、画素タイル間の位置ずれに由来する(あるいは関連する)視覚的アーチファクトが無いか少ない。
本明細書に記載の画素またはサブ画素の不均一、不均等またはランダムなずれ(例えば画素およびサブ画素の各割り当て位置に対してなど)は、多様な不均一空間的位置配置のいずれかとして実現されることができる。例えばランダムずれは、例えば画素寸法(例えば画素高さ、画素幅、画素径など)、サブ画素寸法(例えばサブ画素高さ、サブ画素幅、サブ画素径など)などの0.5、1%、2%、5%などである、最大ずれしきい値未満となるようにされればよい。追加的、選択的、または代替的に、ランダムずれは、画素タイル、画像描画面、画素の個数、サブ画素の個数などの空間的寸法のうち1つ以上に関連して決定された、最大ずれしきい値未満となるようにされればよい。
いくつかの実施形態において、本明細書に記載のランダムずれは、画像描画面内において等方的であってもよい。ランダムずれの大きさの確率分布は、画像描画面内において、方向性を持たないか、空間的方向のいくつかまたは全部において同一か同様であってもよい。等方的なランダムずれを有する画素タイルを、任意の輪郭、方位、方向などを有する多様な境界に沿って、互いに接合するように用いることができる。
いくつかの実施形態において、本明細書に記載のランダムずれは、画像描画面内において異方的であってもよい。ランダムずれの大きさの確率分布は、画像描画面内において、方向性を有したり、方向性を有するローブを持っていたり、1つ以上の特定の空間的方向を優先していてもよい。異方的なランダムずれを有する画素タイルを、1つ以上の特定の輪郭、方位、方向などを有する1つ以上の特定の境界に沿って、互いに接合するように用いることができる。例えば、ランダムずれは、Y軸に沿った境界を有するように接合する画素タイルについて、Y軸に沿って実施されてもよい。この結果、Y軸に沿った位置ずれが緩和または回避される。
本明細書に記載のランダムずれは、真にランダムなずれであってもよいが、これに限定されない。いくつかの実施形態において、ランダムずれは、これらのずれが、複数の画素タイルを組み合わせた画像描画面内において視覚的アーチファクトをともなうパターンを形成することを回避し得るかぎりにおいて、擬似ランダムずれ、方向性を有するずれなどを含む。いくつかの実施形態において、本明細書に記載の画素タイルは、複数のタイプ(例えば真にランダム、擬似ランダム、方向性を有するなど)のずれ、複数のタイプの確率分布のずれ、などを実現していてもよい。いくつかの実施形態において、本明細書に記載のランダムずれを実現する1つ以上の画素タイルを、本明細書に記載のランダムずれを実現しない1つ以上の画素タイルとともに、1つの(例えば連続、不連続などの)画像描画面状に組み合わせてもよい。いくつかの実施形態において、画像描画面を形成または提供している1つ以上の画素タイルが、同一の不均一パターンのずれを有していてもよい。追加的、選択的、または代替的に、1以上の不均一パターンのずれが、タイル内または複数のタイル間(例えば+1、−2、−3、+1、+2...+1、−2、−3、+1、+2など)で繰り返されてもよい。
いくつかの実施形態において、1つの画素タイル中のランダムずれの(例えば確率)分布は、その画素タイルについての総合ずれ許容値によって表されるグループ値と同一であってもよい。一例において、総合ずれ許容値が最大値を表すとき、ランダムずれの分布は、総合ずれ許容値が表す最大値と同じ、最大値であってもよい。別の一例において、総合ずれ許容値が平均値を表すとき、ランダムずれの分布は、総合ずれ許容値が表す平均値と同じ、平均値であってもよい。いくつかの実施形態において、画像描画面の各画素タイル内の画素レベルまたはサブ画素レベルのずれを制御するために、タイル配置システムが用いる総合ずれ許容値は、複数のグループ値、複数のグループ値タイプ、その他からなっていてもよい。これに対応して、そのような画素タイルで実現されるランダムずれの分布は、複数のグループ値、複数のグループ値タイプなどからなっていてもよく、このうちいくつかまたは全部が、総合ずれ許容値が表すグループ値、グループ値タイプなどと同一であってもよい。
画素またはサブ画素のランダムずれに加えてあるいはこれに替えて、画素タイルレベル、画素レベル、サブ画素レベルなどにおける、視覚特性の多くの異なるタイプの変化を提供するために、本明細書に記載の技術を用いることができる。例えば、本明細書に記載する1つの画素タイル中において、局所的密度、画素高さ、画素幅、画素径、画素ピッチ(例えば画素間距離など)サブ画素高さ、サブ画素幅、サブ画素径、サブ画素ピッチ(例えば1画素中のサブ画素間距離など)その他のうちの、1つ以上における変化を実施することができる。
いくつかの実施形態において、本明細書に記載の1つの画素タイルの、異なる画素における(異なる色の)サブ画素は、異なる空間的順序に並べられてもよい。図4Cは、1画素中に隣り合わせに並べられたサブ画素を有する、一例としての画素タイル402−3を例示する。画素404−5は、第1の順序に並べられたそれぞれ赤、緑および青色サブ画素に対応する3つのサブ画素410−5−1、410−5−2、および410−5−3を含む。これに対し、画素404−6は、第1の順序とは異なる第2の順序に並べられたそれぞれ赤、緑および青色サブ画素に対応する3つのサブ画素410−6−1、410−6−2および410−6−3を含んでいる。
例示目的のみとして、1つの画素が赤、緑および青の三原色のサブ画素が有することを説明した。様々な実施形態において、赤、緑および青以外の原色のサブ画素を、本明細書に記載の画素に用いてもよいことに留意されたい。さらに、1つの画素は、三原色のサブ画素のみを有していなくてもよい。いくつかの実施形態において、本明細書に記載の1つの画素は、より多くのまたはより少ない原色を有していてもよい。追加的、選択的、または代替的に、いくつかの実施形態において、本明細書に記載の1つの画素は、図4Dに示すように原色でない色のサブ画素を有していてもよい。ここで、1つの画素は、赤、緑および青のサブ画素(それぞれ「R」、「G」および「B」と示す)に加えて、白色のサブ画素(「W」と示す)を有し得る。サブ画素レベルにおけるランダムずれ(例えば多様な視覚特性の変化など)を、画素中の様々な原色または原色でない色のサブ画素に対して、実施することができる。
本明細書に記載の技術は、マスク系技術、3Dプリンティング技術を含むがこれに限定されない印刷系技術、堆積系技術、半導体ウェハ系技術、ロボットアーム系技術、メンブレン系技術、レーザ系技術、ナノチューブ系技術、流体自己整合配置(FSA)技術、ロールツーロールまたはウェブ処理技術などのうち1つ以上などの、多様なディスプレイ技術、配置技術、その他を用いて実現し得る。
いくつかの実施形態において、これらの技術を用いた画素タイルの配置における正確さ、誤差、その他を測定および分析して、画像描画面内の視覚的アーチファクトを回避または減少する目的で、画素ブロックレベル、画素レベル、サブ画素レベル等においてランダムずれを制御・投入するために用いられる、総合ずれ許容値を生成することができる。
追加的、選択的、または代替的に、これらの技術は、画像描画面を作製するために用いられる多様な基板や材料など、例えばガラス、半導体ウェハ、金属、透明導電性フィルム、樹脂、帆布、光学フィルム、光導波路、基板上の不規則な凹部、基板上の不規則な凹部に堆積された成形部材、ポリエチレンテレフタレートすなわちPETのロールなどのフレキシブル基板、熱可塑性ポリマー樹脂などでも、実施可能である。
6.異なるタイプの画像描画面
図5Aは、本明細書に記載の1つの画素タイルの少なくとも一部を形成するために用いられ得る、一例としてのシャドーマスク500を例示する。シャドーマスク(500)は、色素、蛍光材料、量子ドットなどを配置または堆積するために用いることができる、変調光を光方向504に沿って出射するように構成されたセル(例えば502−1、502−2、502−3など)を有している。
他のアプローチにおいては、画素および/またはサブ画素は、ブラックマトリクス(近くの画素またはサブ画素間で光が混ざることを吸収し防ぐ)によって規定される位置に、マトリクスパターン、対角線パターンその他などの規則的パターンで配置(割り当て)される。
これに対し、本明細書に記載の技術においては、画素および/またはサブ画素は、シャドーマスク(500)中のセル(例えば502−1、502−2、502−3など)によって規定された実際の位置に、不均一パターンで配置される。これらの実際の位置は、規則的パターンにおける各割り当て位置に対し、画素および/またはサブ画素のランダムずれを構成している。
図5Bは、本明細書に記載の1つの画素タイルの少なくとも一部を作製するために用いることができる、一例としての基板510(例えばガラス、フィルム、光導波路など)を例示している。基板(510)は、蛍光材料、量子ドットなどを用いて印刷が行われる、変調光を光方向514に沿って出射するように構成された表面領域(例えば512−1、512−2、512−3など)を有し得る。
他のアプローチにおいては、画素および/またはサブ画素は、マトリクスパターン、対角線パターンその他などの規則的パターンをなす位置に、配置(割り当て)される。
これに対し、本明細書に記載の技術においては、画素および/またはサブ画素は、基板(510)中の表面領域(例えば512−1、512−2、512−3など)によって規定された実際の位置に、不均一パターンで配置される。これらの実際の位置は、規則的パターンにおける各割り当て位置に対し、画素および/またはサブ画素のランダムずれを構成している。
図5Cは、本明細書に記載の1つの画素タイルの少なくとも一部を作製するために用いられ得る、一例としての基板520(例えばガラスなど)を例示する。ナノチューブ(例えば522−1、522−2、522−3など)またはナノワイヤLEDを、基板(520)上にまたは基板(520)から成長してもよい。ナノチューブ(例えば522−1、522−2、522−3など)は、ナノチューブ(例えば522−1、522−2、522−3など)の各々の両端間に電圧を印加したとき、光方向524に沿って異なる色の変調光を出射するように、異なる直径で構成されてもよい。ナノチューブ(例えば522−1、522−2、522−3など)の各々から出射する光の強度は、パルス幅変調(PWM)技術によって制御されてもよい。非限定的な一例において、基板(520)に薄膜の導電性フィルムをコーティングすることによって第1の極性の共通電極を設け、一方、複数のつながっていない金属製小塊群(blobs)中の1つの金属製小塊を、ナノチューブ(例えば522−1、522−2、522−3など)の各々の他端において薄膜に対向して配置することにより、第1の極性の反対である第2の極性の画素電極を設けてもよい。
本明細書に記載の技術において、画素および/またはサブ画素は、基板(520)におけるナノチューブ(例えば522−1、522−2、522−3など)によって規定された実際の位置に、不均一パターンで配置される。これらの実際の位置は、規則的パターンにおける各割り当て位置に対し、画素および/またはサブ画素のランダムずれを構成している。
図5Dは、本明細書に記載の1つの画素タイルの少なくとも一部を作製するために用い得る、一例としてのバックプレーン530を例示している。xおよびy方向にに移動できるロボットアーム536を有する配置装置538が、異なる光色(例えば赤LED、緑LED、青LEDなど)のLED要素を掴み、移送し、バックプレーン(530)上の位置(例えば532−1、532−2、532−3など)へと配置し得る。いくつかの実施形態において、LED要素は、30ミクロン×30ミクロン、50ミクロン×20ミクロンなどのサイズを有し得る。LED要素は、変調光を光方向534に沿って出射するように構成された、バックプレーン(530)上の位置(例えば532−1、532−2、532−3など)に実装または位置された、画素および/またはサブ画素を表し得る。
本明細書に記載の技術において、画素および/またはサブ画素は、実際の位置(例えば532−1、532−2、532−3など)に、不均一パターンで配置される。これらの実際の位置は、規則的パターンにおける各割り当て位置に対し、画素および/またはサブ画素のランダムずれを構成している。
いくつかの実施形態において、比較的小さいサイズの画素またはサブ画素要素(例えば赤LED、緑LED、青LEDなど)を掴むまたはピックアップするために、ロボットアーム(336)は、メカニックアームではなく、メンブレン型のピックアップ機構として実現される。ピックアップ機構中のメンブレンが第1の荷電型(例えば陽電荷など)に帯電され、画素またはサブ画素要素は、第1の荷電型の反対である第2の荷電型(例えば陰電荷など)に帯電されることができる。ピックアップ機構と画素またはサブ画素要素とにおける反対である荷電型は、互いに対して(例えば絶縁材、絶縁膜によってなど)絶縁されることにより、ピックアップおよび移送工程における放電を防ぐことができる。
いくつかの実施形態において、LED要素に替えてあるいはこれに加えて、異なる光色のOLED要素を、本明細書に記載の画像描画面上に用いてもよい。
図5Eは、本明細書に記載の1つの画素タイルの少なくとも一部を作製するために用い得る、一例としての画像レンダリングエリア部分540を例示する。画像レンダリングエリア部分(540)は、蛍光材料や量子ドットなどの光変換材料でコーティングされた、セル(例えば542−1、542−2、542−3など)からなっていてもよい。いくつかの実施形態において、セル(例えば542−1、542−2、542−3など)は、画素(例えば544など)を表す各組にグループ化され得る。
レーザ548は、xおよびy方向に走査する、変調光546(例えばディスプレイアプリケーションの実行時に受信された画像データにもとづいてなど)を出射し得る。光(546)の走査は、例えば、ディスコのライトボールに類似する筐体に収納された、可動ミラーによって提供され得る。
規則的パターンを形成するセル(例えば542−1、542−2、542−3など)中の画素またはサブ画素の割り当て位置において変調光(546)を点灯する代わりに、レーザ(548)は、不均一パターンを形成するセル(例えば542−1、542−2、542−3など)中の実際の位置において変調光(546)を点灯してもよい。これらの実際の位置は、規則的パターンにおける各割り当て位置に対し、画素および/またはサブ画素のランダムずれを構成している。
いくつかの実施形態において、音響的振動体、圧電振動体その他などの空間的振動体550を用いて、総合ずれ許容値にもとづき決定されるある大きさまでの振動を生成してもよい。レーザ(548)は、各割り当て位置に対する画素および/またはサブ画素のランダムずれを生成するために、空間的振動体(550)に対して機械的に結合されることができる。
画像描画面(例えば、それぞれが各画素タイルに対して変調光を出射する複数のレーザによって駆動される、屋外ディスプレイなど)は、540などの複数の画像レンダリングエリア部分および548などの複数のレーザを組み合わせることにより、作製することができる。
7.流体自己整合配置によるランダムずれ
いくつかの実施形態において、本明細書に記載の画素またはサブ画素の不均一、不均等またはランダムなずれは、流体自己整合配置(FSA)技術によって実施し得る。追加的、選択的、または代替的に、本明細書に記載の画素またはサブ画素のずれは、ロールツーロール(例えばウェブなど)処理によって実施され得、これは、FSAプロセスとともに稼働されることで大量生産を行い得る。
いくつかの実施形態において、本明細書に記載(例えば図2の200など)のタイル配置システムは、例えばロールツーロール処理において、1つ以上のドラムまたはスタンプを用いて、基板上に凹部からなる1以上の不均一パターンをエンボス加工してもよい。カラーLEDチップが凹部内に位置されたとき、ピッチ間隔、密度、位置合わせ、シーケンス順などのうち少なくとも1つに関して不均一であることにより、画像描画面において画素タイル間の(例えばミクロン以下などの)位置ずれが視覚的に感知されることを回避する。いくつかの実施形態において、基板にエンボス加工された不規則な凹部は固有の形状を有することにより、対応する固有の形状を有するカラーLEDチップによって占有されてもよい。
図5Fは、均一または不規則な凹部の1以上の不均一パターンを、基板562−1上にエンボス加工するために用いられる、一例としてのドラム560を例示している。いくつかの実施形態においてドラム(560)は、複数の突出形状を、様々にされた空洞パターンおよびピッチで有していてもよい。例えばドラム(560)が基板(562−1)に接して(例えばその上を、図5Fの右側に向けてなど)を回転している間に、スタンプ(560)上の突出形状を基板(562−1)に押圧することにより、凹部564−1などを基板(562−1)上に作製することができる。ドラム(560)は、軸(不図示)に実装されていてもよい。いくつかの実施形態において、ドラム(560)は、例えば軸を通してトルクを及ぼすことにより、図5Fの左側に向けて基板562−1に働く転がり/引っ張り力などによって、基板(562−1)に対して相対的に回転する。追加的、選択的、または代替的に、ドラム上の突出形状に対応する凹部を基板(562−1)上に形成するために、ドラム(560)の軸に働く物理的な力によって生成され得る特定の下向きの圧力を、ドラム(560)が基板(562−1)に及ぼしてもよい。
図5Gは、均一または不規則な凹部の1以上の不均一パターンを、基板562−2上にエンボス加工するために用いられる、一例としてのスタンプ570を例示している。いくつかの実施形態において、スタンプ(570)は、複数の突出形状を、様々にされた空洞パターンおよびピッチで有していてもよい。例えばスタンプ(570)が周期的に基板(562−2)から離れ上がりまた押し下がる間に、スタンプ(570)上の突出形状を基板(562−2)に押圧することにより、凹部564−2、564−3などを基板(562−2)上に作製することができる。基板(562−2)が図5Gの右から左へセクションごとにローリングされることにより、スタンプ操作をセクションごとに行うことができる。
本明細書に記載の基板(例えば562−1、562−2など)は、ポリエチレンテレフタレートすなわちPETのロールなどのフレキシブル基板、熱可塑性ポリマー樹脂などであってもよいが、これに限定されない。
いくつかの実施形態において、基板上の凹部の1以上のパターンは、異なる固有の形状の不規則な凹部の複数パターンからなり得る。不規則な凹部の複数パターン中の各パターンは、(i)三角形、四角形、五角形、六角形、円、不規則形状、特定のキーパターンを有する形状などの固有の形状の凹部、(ii)サイズ(長さ、幅)、および/または(iii)基板中での深さ(高さ)から構成されていてもよい。様々な実施形態において、2つ以上の異なる固有の形状の凹部を、並列に、直列に、または一部並列かつ一部直列に、基板上にエンボス加工してもよい。いくつかの実施形態において、各ドラム、スタンプその他は、特定のタイプ(例えば三角形など)の突出形状からなっていてもよく、複数のドラム、スタンプその他を直列に用いて、複数の異なる形状を有する不規則な凹部の複数パターンを作製してもよい。いくつかの実施形態において、特定のドラム、スタンプその他は、2つ以上の特定のタイプ(例えば矩形、六角形および円の組み合わせなど)の突出形状からなっていてもよく、この特定のドラム、スタンプその他を用いて、複数の異なる形状を有する不規則な凹部の複数パターンを同時に作製してもよい。
一例において、エンボス加工操作を直列に行うためには、第1のドラム/スタンプが第1の固有の形状の第1の凹部を作製し、ここで第1の固有の形状の第1の凹部は第1の色(例えば赤など)を有しており、かつ第1の凹部の第1の固有の形状に対応する図5Hの形状566−1を有するカラーLEDチップによって占有され、第2のドラム/スタンプが第2の固有の形状の第2の凹部を作製し、ここで第2の固有の形状の第2の凹部は第2の色(例えば緑など)を有しており、かつ第2の凹部の第2の固有の形状に対応する図5Hの形状566−2を有するカラーLEDチップによって占有され、第3のドラム/スタンプが第3の固有の形状の第3の凹部を作製し、ここで第3の固有の形状の第3の凹部は第3の色(例えば青など)を有しており、かつ第3の凹部の第3の固有の形状に対応する図5Hの形状566−3を有するカラーLEDチップによって占有されればよい。第1、第2および第3の各固有の形状の凹部は、形状(566−1〜566−3)の対応する(適合)形状のLEDチップによっては占有され得るが、他の(非適合)形状のLEDチップによっては占有され得ない。またあるいは、カラーLEDチップは各々サイズ(例えば長さ、幅および/または高さ)が異なっており、形状を問わず、異なるサイズの凹部に対し不適合であるようなカラーLEDチップは、連続する流体の流れの中で外れることになる。
別の一例において、エンボス加工操作を並列に行うためには、単一のドラム/スタンプで、2つ以上の異なる色のLEDチップによって占有される、2つ以上の固有の形状の凹部を作製してもよい。
いくつかの実施形態において、さらなる固有の形状の凹部を作製することが可能なさらなるドラム/スタンプをも用いることで、さらなる原色(さらなる原色のLEDチップ)を、並列におよび/または直列に作製することができる。
追加的、選択的、または代替的に、第1のドラム/スタンプが、1つ以上の色のカラーLEDチップによって占有される第1の凹部を、第1の不規則パターンで作製し、第2のドラム/スタンプが、1つ以上の色のカラーLEDチップによって占有される第2の凹部を、第2の不規則パターンで作製し、...というようにしてもよい。第1、第2、...の不規則パターンは、様々にされたパターンを有し得る。この結果、基板に様々なカラーLEDチップが埋められる、設置されるなどした後、異なる画素タイルレイアウト群を得ることができる。
様々な方法により、固有の形状のカラーLEDチップを、基板(例えば562−1、562−2など)が有する対応する形状の凹部中に組み立てることができる。いくつかの実施形態において、流体自己整合配置(FSA)プロセスを用いて、カラーLEDチップを基板上に組み立てることができる。例えば、図5Iに示す基板562を流体(特定の浮力を有する)に浸している間に、568−1、568−2などの特定の色および特定の形状のカラーLEDチップを、基板上に分布および再循環させることで、基板(562)が有する対応する形状の凹部に沈み込ませることができる。各カラーLEDチップは、画素またはサブ画素を表し得る。このように、FSAプロセスをロールツーロール(またはウェブ)処理と組み合わせることで、画素またはサブ画素の不規則パターンを、大量生産用に作製することができる。
追加的、選択的、または代替的に、凹部へのカラーLEDチップのいくつかまたは全部を、ロボットピックアンドプレース技術によって実施することができる。例えば、FSAプロセス後に空いている基板上の凹部を、コンピュータビジョンを通じて制御されたロボットピックアンドプレース技術を用いて、対応するカラーLEDチップで埋めることができる。
いくつかの実施形態において、FSAプロセスが適用またはオーバーレイされてカラーLEDチップをカラーLEDチップロールまたは基板に配置した後に、フレキシブル配線ロール(あるいはバックプレーン)または基板(例えばPETロール、熱可塑性ポリマー樹脂その他)を、カラーLEDチップロールまたは基板に結合する。配線ロールは、各カラーLEDチップを別のコントローラ論理回路またはスイッチ素子に電気的に結合する、(例えば透明、不透明、金属製、非金属製など)導電性トレースを含み得る。追加的、選択的、または代替的に、レーザドリル加工されたビアを用いて、導電性トレースを配置することができる。また、個々のカラーLEDチップの動作を制御するためのスイッチ素子、電極、電気的配線なども、本明細書に記載のFSAプロセスおよび/またはロールツーロール処理と統合することで、ディスプレイロールを製造することができ、これを領域に単体化、切断、分割などすることで、図5Jに示す画素タイルを作製することができる。本明細書に記載のタイル配置システムによって、これらの画素タイルを、組み立てて画像描画面状にするか、あるいは直接的に画像描画面として組み立てることができ、多くの異なるディスプレイがあり得るが、なかでもフレキシブルディスプレイ、モバイルディスプレイなどを含み得る。いくつかの実施形態において、1つ以上のビアまたは開放経路(例えば穴など)を、本明細書に記載の凹部とともに設ける(例えば、凹部の底部や凹部の上縁部など)ことができる。金属導電体、非金属導電体(例えば透明導電材料など)などの導電材料その他を、凹部の付随するビアまたは開放経路中に堆積することにより、凹部中に位置するカラーLEDチップへの電気的接続のアクセスを得ることができる。
8.ディスプレイシステム例
図8は、本明細書に記載の1つ以上のタイプの画像描画面とともに動作し得る、一例としてのディスプレイシステムを例示している。いくつかの実施形態において、ディスプレイ論理回路802は、画像を画像描画面(800)に描画するために、ディスプレイシステム(800)の画像描画面800における変調光の生成を制御するように構成された、光制御論理回路804を有し得る。ディスプレイ論理回路(802)は、画像データソース806(例えばセットトップボックス、ネットワーク化サーバ、記憶媒体その他など)と動作可能に結合され得、また画像データソース(806)から画像データを受け取るように構成される。画像データは、無線放送、またはイーサネット、High−Definition Multimedia Interface(HDMI)、無線ネットワークインターフェース、機器(例えばセットトップボックス、サーバ、記憶媒体など)からなどを含む様々な方法で、画像データソース(806)により提供され得る。内部または外部ソースから受け取られた画像フレームは、ディスプレイ論理回路(802)によって、ディスプレイシステムの画像描画面800における変調光の生成を制御するために用いられ得る。画像フレームは、本明細書に記載の画像描画面上の様々な解像度の様々なフレームにおける、個々のまたはまとめた画素値を導出するために、ディスプレイ論理回路(802)によって用いられ得る。
9.処理フロー例
図6は、一例としての処理フローを例示している。いくつかの実施形態において、図2のタイル配置システム200などの、1つ以上のコンピューティングデバイスまたはコンポーネントが、この処理フローを実行し得る。ブロック610において、タイル配置システム(200)が、画像描画面の部分として用いられる複数の画素タイルのうちの、各画素タイルに適用される総合ずれ許容値を決定する。ここで、前記複数の画素タイルのうちの各画素タイルは複数のサブ画素を含む。
ブロック620において、総合ずれ許容値にもとづき、タイル配置システム(200)は、複数の画素タイルの各画素タイルにおけるランダムずれを生成する。
ブロック630において、タイル配置システム(200)は、複数の画像描画タイルを、画像描画面状に組み合わせる。
ある実施形態において、ランダムずれは、画素の、画素の割り当て位置からのずれを表しており、前記割り当て位置は規則的パターンを形成する。
ある実施形態において、ランダムずれは、サブ画素の、サブ画素の割り当て位置からのずれを表しており、前記割り当て位置は規則的パターンを形成する。
ある実施形態において、前記複数の画素タイルのうちの少なくとも1つの画素タイル中のサブ画素は複数の画素を表し、前記複数の画素の各々は、前記少なくとも1つの画素タイル中の前記サブ画素のうち1つ以上の部分集合をなす。ある実施形態において、前記複数の画素のうちの1画素は、複数のサブ画素を含み、前記複数の画素のうちの前記画素中の前記複数のサブ画素は、前記画素中の前記サブ画素間において固定的な空間的関係を有する。ある実施形態において、前記複数の画素のうちの1画素は、複数のサブ画素を含み、前記複数の画素のうちの1画素中の前記複数のサブ画素は、前記画素中の前記サブ画素間において可変的な空間的関係を有する。
ある実施形態において、前記複数の画素タイルのうち少なくとも1つの画素タイルは、前記少なくとも1つの画素タイル内の画素の可変の密度、高さ、幅、ピッチなどを含む。
ある実施形態において、前記複数の画素タイルのうち少なくとも1つの画素タイルは、前記少なくとも1つの画素タイル内のサブ画素の可変の密度、高さ、幅、ピッチなどを含む。
ある実施形態において、前記総合ずれ許容値は、個々のサブ画素を前記複数の画素タイルのうちの1画素タイルに配置するために用いられる物理的デバイスの、誤差を表す。ある実施形態において、前記総合ずれ許容値は、個々の画素を前記複数の画素タイルのうちの1画素タイルに配置するために用いられる物理的デバイスの、誤差を表す。ある実施形態において、本明細書で言うところの物理的デバイスは、レーザ、画素配置モジュール、サブ画素配置モジュール、ナノチューブ、シャドーマスクなどのうち1つ以上である。
ある実施形態において、前記総合ずれ許容値は、個々の画素タイルを前記画像描画面に配置するために用いられるタイル配置システムの、誤差を表す。
ある実施形態において、少なくとも1つの画素タイルは、色素、蛍光材料、量子ドット、ナノチューブ、発光ダイオード、有機発光ダイオードなどのうち1つ以上を含む。
いくつかの実施形態において、本明細書に記載の動作、方法などを包含する処理フローは、1つ以上のコンピューティングデバイスまたはユニットを通じて実行されることができる。
ある実施形態において、装置はプロセッサを有しており、これらの動作、方法、処理フローなどのうちいずれかを行うように構成されている。
ある実施形態において、ソフトウェア命令を格納した非一時的なコンピュータ読み取り可能である記憶媒体であって、前記ソフトウェア命令が1つ以上のプロセッサによって実行されたとき、これらの動作、方法、処理フローなどのうちいずれかを行わせる。
ある実施形態において、1つ以上のプロセッサと1組の命令を格納した1つ以上の記憶媒体とを有するコンピューティングデバイスであって、前記1組の命令は、前記1つ以上のプロセッサによって実行されたとき、これらの動作、方法、処理フローなどのいずれかを行わせる。別々の実施形態を本明細書において説明したが、本明細書において説明された実施形態および/または部分的な実施形態の任意の組み合わせも、組み合わされてさらなる実施形態を形成し得ることに留意されたい。
10.実装メカニズム−ハードウェア概要
ある実施形態によれば、本明細書に記載された技術は、1つ以上の専用の計算装置により実施される。専用の計算装置は、ハードワイヤ接続されて当該技術を実行してもよく、当該技術を実行するように持続的にプログラムされた1つ以上の特定用途向け集積回路(ASIC)またはフィールドプログラマブルゲートアレイ(FPGA))等のデジタル電子装置を含んでもよく、ファームウェア、メモリ、他の記憶装置または組合せ内のプログラム命令に従って当該技術を実行するようにプログラムされた1つ以上の汎用のハードウェアプロセッサを含んでもよい。このような専用の計算装置はまた、カスタムハードワイヤードロジック、ASICまたはFPGAを、カスタムプログラミングと組み合わせて、当該技術を実現してもよい。専用の計算装置は、デスクトップコンピュータシステム、携帯型コンピュータシステム、手持ち型装置、ネットワーク装置、または、当該技術を実施するためのハードワイヤードロジックおよび/またはプログラムロジックを組み込んだ他の装置であり得る。
例えば、図7は、本発明の実施形態を実施し得るコンピュータシステム700を示すブロック図である。コンピュータシステム700は、バス702または情報通信のための他の通信機構と、バス702に接続された情報処理のためのハードウェアプロセッサ704とを含む。ハードウェアプロセッサ704は、例えば、汎用のマイクロプロセッサでもよい。
コンピュータシステム700はまた、情報およびプロセッサ704によって実行される命令を格納するために、ランダムアクセスメモリ(RAM)または他の動的記憶装置などの、バス702に接続されたメインメモリ706を含む。メインメモリ706はまた、プロセッサ704によって実行される命令の実行中に一時的な変数または他の中間情報を格納するために用いてもよい。このような命令は、プロセッサ704がアクセス可能である非一時的な記憶媒体に保存されている形態において、コンピュータシステム700を、命令内に指定された動作を実行するようにカスタマイズされた専用装置に変える。
コンピュータシステム700は、静的情報およびプロセッサ704のための命令を格納するための、バス702に接続された読出し専用メモリ(ROM)708または他の静的記憶装置を更に含む。情報および命令を格納するために、磁気ディスクまたは光ディスク等の記憶装置710が設けられ、バス702に接続されている。
コンピュータシステム700は、情報をコンピュータのユーザに対して表示するために、バス702を介して液晶ディスプレイ等のディスプレイ712に接続されてもよい。情報およびコマンド選択をプロセッサ704に伝達するために、英数字およびその他のキーを含む入力装置714がバス702に接続される。他の種類のユーザ入力装置は、方向情報およびコマンド選択をプロセッサ704に伝達するため、ならびに、ディスプレイ712上のカーソル移動を制御するための、マウス、トラックボールまたはカーソル方向キー等のカーソルコントロール716である。この入力装置は、典型的には、2本の軸、すなわち第1の軸(例えば、x)および第2の軸(例えば、y)において2つの自由度を有し、これにより、装置は面内における位置を指定できる。
コンピュータシステム700は、カスタマイズされたハードワイヤードロジック、1つ以上のASICまたはFPGA、コンピュータシステムと協働してコンピュータシステム700を専用装置にするまたは専用装置になるようにプログラムするファームウェアおよび/またはプログラムロジック用いて、本明細書に記載の技術を実施してもよい。ある実施形態によれば、本明細書の技術は、メインメモリ706に含まれる1つ以上の命令の1つ以上のシーケンスを実行しているプロセッサ704に応答して、コンピュータシステム700により実行される。このような命令は、記憶装置710等の他の記憶媒体からメインメモリ706に読み出されてもよい。メインメモリ706に含まれる命令のシーケンスを実行することにより、プロセッサ704に、本明細書に記載のプロセスステップを実行させる。別の実施形態において、ソフトウェア命令の代わりに、またはソフトウェア命令と組み合わせて、ハードワイヤ接続された回路を用いてもよい。
本明細書で使用する「記憶媒体」という用語は、データおよび/または装置を特定の様態で動作させる命令を格納する任意の非一時的な媒体を指す。このような記憶媒体は、不揮発性の媒体および/または揮発性の媒体を含んでもよい。不揮発性の媒体は、例えば、記憶装置710等の光ディスクまたは磁気ディスクを含む。揮発性の媒体は、メインメモリ706等のダイナミックメモリを含む。記憶媒体の一般的な形態は、例えば、フロッピーディスク、フレキシブルディスク、ハードディスク、ソリッドステートドライブ、磁気テープまたはその他の磁気データ記憶媒体、CD―ROM、その他の光学データ記憶媒体、穴のパターンを有する物理的媒体、RAM、PROMおよびEPROM、フラッシュEPROM、NVRAM、その他のメモリチップまたはカートリッジを含む。
記憶媒体は、伝送媒体と別個のものであるが、伝送媒体と関連付けて用いられてもよい。伝送媒体は、記憶媒体間における情報の移動に関与する。例えば、伝送媒体は、バス702を備えたワイヤを含む、同軸ケーブル、銅ワイヤおよび光ファイバを含む。伝送媒体はまた、ラジオ波データ通信および赤外線データ通信において生成されるような、音波または光波の形態をとり得る。
1つ以上の命令の1つ以上のシーケンスを実行のためにプロセッサ704へ搬送するにあたり、さまざまな形態の媒体を用いてよい。例えば、命令は、はじめに、リモートコンピュータの磁気ディスクまたはソリッドステートドライブに保持されていてもよい。リモートコンピュータは、命令を自身のダイナミックメモリにロードし、その命令を、モデムを用いて電話回線を介して送信し得る。コンピュータシステム700に対してローカルであるモデムは、電話回線上のデータを受信し、赤外線送信器を用いてそのデータを赤外線信号に変換し得る。赤外線検出器が赤外線信号で搬送されたデータを受信し得、適切な回路がそのデータをバス702上に配置し得る。バス702は、データをメインメモリ706へ搬送し、プロセッサ704がメインメモリ706から命令を取り出して実行する。メインメモリ706によって受信された命令は、随意に、プロセッサ704による実行の前後いずれかに記憶装置710に保存されてもよい。
コンピュータシステム700はまた、バス702に接続された通信インターフェイス718を含む。通信インターフェイス718は、ローカルネットワーク722に接続されたネットワークリンク720に、双方向データ通信接続を提供する。例えば、通信インターフェイス718は、総合サービスデジタル網(ISDN)カード、ケーブルモデム、衛星モデム、または対応する種類の電話回線にデータ通信接続を提供するモデムであってもよい。別の例として、通信インターフェイス718は、互換性のあるLANにデータ通信接続を提供するローカルエリアネットワーク(LAN)カードであってもよい。また、無線リンクを実装してもよい。そのような態様のいずれかにおいて、通信インターフェイス718は、さまざまな種類の情報を表すデジタルデータストリームを搬送する電気信号、電磁信号または光信号を送受信する。
ネットワークリンク720は、典型的には、1つ以上のネットワークを介して他のデータデバイスにデータ通信を提供する。例えば、ネットワークリンク720は、ローカルネットワーク722を介したホストコンピュータ724への接続、または、インターネットサービスプロバイダ(ISP)726によって運用されるデータ装置への接続を提供してもよい。そして、ISP726は、現在一般に「インターネット」728と呼ばれている全世界的なパケットデータ通信網を介して、データ通信サービスを提供する。ローカルネットワーク722およびインターネット728は、両方が、デジタルデータストリームを搬送する電気信号、電磁信号または光信号を用いる。デジタルデータをコンピュータシステム700へ搬送し且つコンピュータシステム700から搬送する、さまざまなネットワークを介した信号ならびにネットワークリンク720上の信号および通信インターフェイス718を介した信号は、伝送媒体の例示的形態である。
コンピュータシステム700は、ネットワーク、ネットワークリンク720および通信インターフェイス718を介して、メッセージの送信およびプログラムコードを含むデータの受信を行い得る。インターネットの例において、サーバ730は、アプリケーションプログラムについて要求されたコードを、インターネット728、ISP726、ローカルネットワーク722および通信インターフェイス718を介して送信し得る。
受信されたコードは、受信されてそのままプロセッサ704により実行されてもよく、且つ/または、後で実行するために記憶装置710または他の不揮発性記憶装置に保存されてもよい。
11.均等物、拡張例、変形例、その他
上記詳細な説明において、態様によって変わり得る多数の具体的な詳細を参照しながら、本発明の実施形態を説明した。したがって、本発明が如何なるものかおよび出願人は本発明が如何なるものであると意図しているかについての唯一且つ排他的な指標は、後の修正を含む、これら請求項が生じる具体的な形態の、本願から生じる1組の請求項である。請求項に含まれる用語について本明細書に明示的に記載された定義はいずれも、請求項で使用された用語の意味を決定するものである。よって、請求項に明示的に記載されていない限定事項、構成要素、特性、特徴、利点または属性は、いかなる形であれ請求の範囲を限定するものではない。したがって、明細書および図面は、限定的ではなく例示的なものであると認識されるべきものである。

Claims (21)

  1. 複数の画素タイルから画像描画面を作製するための方法であって、
    前記複数の画素タイルの各々は複数の画素を有し、前記複数の画素の各々は複数のサブ画素を有し、
    前記複数の画素タイルの各々は、前記画素タイル中の前記複数のサブ画素が前記画像描画面を形成する規則的パターンに並べられるような、配置に構成されており、前記画素タイル間の位置ずれは、前記複数のサブ画素の前記規則的パターンからの逸脱を起こさせ、前記方法は、
    前記画像描画面の部分として用いられる複数の画素タイルのうちの、各画素タイルに適用される総合ずれ許容値を決定することであって、
    前記総合ずれ許容値は、前記画素タイルを前記画像描画面を形成するように配置したとき生成される複数の測定された画素タイルレベルの位置ずれのうちの、最大値、平均値、中央値、および統計値のうちの1つであることと、
    前記総合ずれ許容値の範囲内で、前記複数の画素タイルの各画素タイルにおける、前記複数の画素の各々内の前記複数のサブ画素の不均一なずれを生成することと、
    前記複数の画素を組み合わせて前記画像描画面を作製すること、
    を包含する、方法。
  2. 前記複数のサブ画素の前記不均一なずれは、前記複数のサブ画素の、前記複数のサブ画素の割り当て位置からのランダムずれを表しており、前記割り当て位置は規則的パターンを形成する、請求項1に記載の方法。
  3. 記複数の画素のうちの1画素中の前記複数のサブ画素は、前記画素中の前記サブ画素間において可変的な空間的関係を有する、請求項に記載の方法。
  4. 前記複数の画素タイルのうち少なくとも1つの画素タイルは、前記少なくとも1つの画素タイル内の画素の可変の密度、高さ、幅、またはピッチを含む、請求項1に記載の方法。
  5. 前記複数の画素タイルのうち少なくとも1つの画素タイルは、前記少なくとも1つの画素タイル内の前記複数のサブ画素の可変の密度、高さ、幅、またはピッチを含む、請求項1に記載の方法。
  6. 前記総合ずれ許容値は、個々のサブ画素を前記複数の画素タイルのうちの1画素タイルに配置するために用いられる物理的デバイスの、誤差を表す、請求項1に記載の方法。
  7. 前記物理的デバイスは、レーザ、画素配置モジュール、サブ画素配置モジュール、またはシャドーマスクのうち1つ以上である、請求項に記載の方法。
  8. 前記物理的デバイスはナノチューブ群であり、前記ナノチューブ群を用いて個々のサブ画素を前記複数の画素タイルのうちの1画素タイルに配置することは、各画素タイルに対して基板を用意し、前記基板上にまたは前記基板からナノチューブ群を成長させることを包含し、前記ナノチューブ群は、前記ナノチューブ群の各々の両端に電圧を印加したとき前記ナノチューブの光方向に沿って変調光を出射するように構成されている、請求項に記載の方法。
  9. 前記ナノチューブ群を用いて個々のサブ画素を前記複数の画素タイルのうちの1画素タイルに配置することはさらに、前記基板を導電性フィルムでコーティングすることにより、第1の極性の共通電極を設けることを包含し、各画素タイルの前記ナノチューブ群の各々の他端において、複数のつながっていない金属製小塊のうちの1つの金属製小塊を前記導電性フィルムと対向して配置することにより、前記共通電極の前記第1の極性の反対である第2の極性の画素電極を設ける、請求項に記載の方法。
  10. 前記総合ずれ許容値は、個々の画素タイルを前記画像描画面に配置するために用いられるタイル配置システムの、誤差を表す、請求項1に記載の方法。
  11. 少なくとも1つの画素タイルは、色素、蛍光材料、量子ドット、ナノチューブ、発光ダイオード、または有機発光ダイオードのうち1つ以上を含む、請求項1に記載の方法。
  12. 基板に、固有の形状を有する凹部の1以上のパターンをエンボス加工することと、
    前記固有の形状を有する凹部の1以上のパターンに、対応する固有の形状のカラー発光ダイオードチップを埋めることと、
    その後前記基板を前記複数の画素タイルに単体化することと、
    をさらに包含する、請求項1に記載の方法。
  13. 前記凹部は、1つ以上の流体自己整合配置プロセスにおいて、前記カラー発光ダイオードチップで埋められる、請求項12に記載の方法。
  14. 前記凹部は、1つ以上のロールツーロール処理において、前記基板に作製される、請求項12に記載の方法。
  15. 前記カラー発光ダイオードチップは、他の特定の色の他のカラー発光ダイオードチップの有する他の固有の形状とは異なる、特定の固有の形状を有する、特定の色のカラー発光ダイオードチップを含む、請求項12に記載の方法。
  16. 前記物理的デバイスは1つ以上のレーザであり、前記1つ以上のレーザを用いて前記複数の画素タイルのうちの各画素タイルにおける前記複数のサブ画素の不均一なずれを生成することは、各割り当て位置に対しての前記複数のサブ画素のランダムずれを生成するために、前記1つ以上のレーザを各々空間的振動体と機械的に結合することを包含する、請求項に記載の方法。
  17. 前記空間的振動体は圧電振動体または音響的振動体である、請求項16に記載の方法。
  18. 請求項1〜17のうちいずれかに記載の方法により作製された画像描画面を有する、ディスプレイシステム。
  19. 複数の画素タイルから画像描画面を作製するために制御動作を行うように構成された配置制御器と、
    前記配置制御器の前記制御動作にもとづき、前記複数の画素タイルの各々内においてサブ画素レベルの配置操作を行うように構成された、サブタイル配置モジュールと、
    前記配置制御器の前記制御動作にもとづき、前記画像描画面に対しタイルレベルの配置操作を行うように構成された、タイル配置モジュールと、
    を有するタイル配置システムであって、
    前記タイル配置システムは請求項1〜17のいずれかを行うように構成されている、タイル配置システム。
  20. ソフトウェア命令を格納した非一時的なコンピュータ読み取り可能である記憶媒体であって、前記ソフトウェア命令が請求項19に記載の前記タイル配置システムの配置制御器の1つ以上のプロセッサによって実行されたとき、請求項1〜17のいずれかに記載の方法を前記タイル配置システムにより行わせる、記憶媒体。
  21. 1つ以上のプロセッサと1組の命令を格納した1つ以上の記憶媒体とを有する請求項19に記載の前記タイル配置システムの前記配置制御器であって、前記1組の命令は、前記1つ以上のプロセッサによって実行されたとき、請求項1〜17のいずれかに記載の方法を前記タイル配置システムにより行わせる、配置制御器。
JP2017555439A 2015-01-12 2016-01-11 画素タイル構造およびレイアウト Active JP6567078B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201562102534P 2015-01-12 2015-01-12
US62/102,534 2015-01-12
PCT/US2016/012875 WO2016115040A1 (en) 2015-01-12 2016-01-11 Pixel tile structures and layouts

Publications (2)

Publication Number Publication Date
JP2018510389A JP2018510389A (ja) 2018-04-12
JP6567078B2 true JP6567078B2 (ja) 2019-08-28

Family

ID=55447081

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017555439A Active JP6567078B2 (ja) 2015-01-12 2016-01-11 画素タイル構造およびレイアウト

Country Status (4)

Country Link
US (1) US10700052B2 (ja)
JP (1) JP6567078B2 (ja)
CN (1) CN107111973B (ja)
WO (1) WO2016115040A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019535199A (ja) 2016-10-06 2019-12-05 アイマックス シアターズ インターナショナル リミテッド 映画発光スクリーンと音響システム
WO2018234344A1 (en) 2017-06-20 2018-12-27 Imax Theatres International Limited ACTIVE DISPLAY ELEMENT WITH REDUCED GRID EFFECT
CN107799569A (zh) * 2017-09-16 2018-03-13 合肥惠科金扬科技有限公司 一种qled显示面板的像素定义层模块
CN107422516B (zh) * 2017-09-19 2020-01-21 厦门天马微电子有限公司 异形显示面板和显示装置
WO2019058307A1 (en) 2017-09-20 2019-03-28 Imax Theatres International Limited LIGHT EMITTING DISPLAY WITH PAVERS AND DATA PROCESSING
TWI781241B (zh) * 2017-11-08 2022-10-21 美商康寧公司 用於組裝顯示區域的裝置及方法
US20190179591A1 (en) * 2017-12-13 2019-06-13 Innolux Corporation Display device
DE102018113363A1 (de) * 2018-06-05 2019-12-05 Osram Opto Semiconductors Gmbh Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils
US10802475B2 (en) * 2018-07-16 2020-10-13 Elite Robotics Positioner for a robotic workcell
TWI668856B (zh) * 2018-12-12 2019-08-11 友達光電股份有限公司 發光二極體面板
CN112041992B (zh) * 2019-01-24 2022-04-19 京东方科技集团股份有限公司 像素排列结构、显示面板及显示装置
CN110767708B (zh) * 2019-01-31 2022-05-10 昆山国显光电有限公司 阵列基板、掩模板、显示面板和显示装置
US10561029B1 (en) * 2019-04-10 2020-02-11 Innolux Corporation Electronic device
CN111029391B (zh) * 2019-12-24 2022-09-13 昆山国显光电有限公司 透光显示面板、显示面板及显示装置
CN112331785B (zh) * 2019-12-27 2022-08-30 广东聚华印刷显示技术有限公司 发光器件及其制作方法
US11822697B2 (en) * 2020-08-17 2023-11-21 Paypal, Inc. Dynamic pixel display in electronic communications to enhance data security
TWI780939B (zh) * 2021-09-30 2022-10-11 隆達電子股份有限公司 顯示裝置

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3910418A1 (de) * 1989-03-31 1990-10-04 Licentia Gmbh Anzeigevorrichtung
US5824186A (en) 1993-12-17 1998-10-20 The Regents Of The University Of California Method and apparatus for fabricating self-assembling microstructures
JPH0954323A (ja) 1995-08-11 1997-02-25 Toshiba Corp 液晶表示素子
US6218942B1 (en) 1995-10-11 2001-04-17 Motorola, Inc. Radio frequency identification tag exciter/reader
US5824379A (en) 1995-12-11 1998-10-20 Monarch Marking Systems, Inc. Composite label web
JPH10260644A (ja) * 1997-03-19 1998-09-29 Sharp Corp Led表示装置およびその製造方法
US6897855B1 (en) * 1998-02-17 2005-05-24 Sarnoff Corporation Tiled electronic display structure
FR2779859B1 (fr) * 1998-04-30 2001-06-22 Jean Chretien Favreau Ecran matriciel tactile
FR2778263B1 (fr) 1998-04-30 2000-11-17 Jean Chretien Favreau Support souple pour la saisie et l'affichage electroniques de donnees numeriques sur une meme surface
US6091332A (en) 1998-06-09 2000-07-18 Motorola, Inc. Radio frequency identification tag having printed circuit interconnections
US6274508B1 (en) 1999-02-05 2001-08-14 Alien Technology Corporation Apparatuses and methods used in forming assemblies
US6683663B1 (en) 1999-02-05 2004-01-27 Alien Technology Corporation Web fabrication of devices
JP2001022302A (ja) * 1999-07-08 2001-01-26 Sony Corp 平面表示素子の配列位置の調整装置及び方法
US6833932B1 (en) * 2000-03-31 2004-12-21 Sharp Laboratories Of America, Inc. Method for elimination of spatial artifacts in digital imaging
US6951596B2 (en) 2002-01-18 2005-10-04 Avery Dennison Corporation RFID label technique
US6606247B2 (en) 2001-05-31 2003-08-12 Alien Technology Corporation Multi-feature-size electronic structures
JP3960762B2 (ja) * 2001-07-19 2007-08-15 シャープ株式会社 表示装置およびその製造方法
JP4103369B2 (ja) * 2001-10-29 2008-06-18 ソニー株式会社 部品の実装方法
US6784856B2 (en) 2001-12-13 2004-08-31 International Business Machines Corp. System and method for anti-moire display
CN100541587C (zh) * 2002-01-07 2009-09-16 三星电子株式会社 具有分裂蓝色子像素的子像素着色的彩色平板显示器
US7417648B2 (en) * 2002-01-07 2008-08-26 Samsung Electronics Co. Ltd., Color flat panel display sub-pixel arrangements and layouts for sub-pixel rendering with split blue sub-pixels
JP3733923B2 (ja) 2002-04-10 2006-01-11 セイコーエプソン株式会社 マスク及び表示装置の製造方法
JP3742038B2 (ja) 2002-08-01 2006-02-01 Nec液晶テクノロジー株式会社 液晶表示装置およびその製造方法
TWI250342B (en) 2002-09-30 2006-03-01 Seiko Epson Corp Electro-optic device and electronic apparatus
CN101118362A (zh) * 2002-12-16 2008-02-06 伊英克公司 电光显示器的底板
US7253735B2 (en) 2003-03-24 2007-08-07 Alien Technology Corporation RFID tags and processes for producing RFID tags
SE525665C2 (sv) 2003-05-08 2005-03-29 Forskarpatent I Syd Ab Matris av pixlar samt elektronisk bildanordning innefattande nämnda matris av pixlar
US7325929B2 (en) * 2003-12-31 2008-02-05 Symbol Technologies, Inc. Method and apparatus for controllably modulating a laser in a laser projection display
US7414621B2 (en) * 2003-12-31 2008-08-19 Symbol Technologies, Inc. Method and apparatus for controllably producing a laser display
US20060044215A1 (en) * 2004-08-24 2006-03-02 Brody Thomas P Scalable tiled display assembly for forming a large-area flat-panel display by using modular display tiles
US7483112B2 (en) * 2004-10-05 2009-01-27 Sysview Technology, Inc. Carbon nano tube technology in liquid crystal on silicon micro-display
JP2006113258A (ja) * 2004-10-14 2006-04-27 Sony Corp 部品実装装置及び部品実装方法
US7542301B1 (en) 2005-06-22 2009-06-02 Alien Technology Corporation Creating recessed regions in a substrate and assemblies having such recessed regions
GB0523163D0 (en) * 2005-11-14 2005-12-21 Suisse Electronique Microtech Patterning of conductive layers with underlying compressible spacer layer or spacer layer stack
US20070176854A1 (en) * 2006-01-25 2007-08-02 Element Labs, Inc. Irregular screen format for led and oled systems
JP2007325202A (ja) 2006-06-05 2007-12-13 Kanazawa Univ 映像装置
JP2008198387A (ja) * 2007-02-08 2008-08-28 Fuji Electric Holdings Co Ltd 有機el素子及びその製造方法
JP5157835B2 (ja) * 2008-11-12 2013-03-06 セイコーエプソン株式会社 画像表示装置
JP5192446B2 (ja) * 2009-06-04 2013-05-08 三菱電機株式会社 表示ユニットおよび映像表示装置
JP5374306B2 (ja) * 2009-09-30 2013-12-25 三菱電機株式会社 画像表示装置
CN102116942B (zh) 2009-12-31 2013-02-13 清华大学 热致显示元件及热致显示装置
WO2011134515A1 (en) * 2010-04-28 2011-11-03 Lemoptix Sa Micro-projection device with anti-speckle imaging mode
JP5761359B2 (ja) 2011-10-06 2015-08-12 三菱電機株式会社 画像表示システム、制御装置、及び表示モジュール
US20140111115A1 (en) * 2012-10-22 2014-04-24 Motorola Mobility Llc Display devices having non-uniform sub-pixel spacing and methods therefor
ES2795400T3 (es) * 2015-03-17 2020-11-23 Kunshan Yunyinggu Electronic Tech Co Ltd Disposición de subpíxeles para pantallas y circuito de excitación de la misma

Also Published As

Publication number Publication date
US10700052B2 (en) 2020-06-30
CN107111973A (zh) 2017-08-29
WO2016115040A1 (en) 2016-07-21
US20180006011A1 (en) 2018-01-04
JP2018510389A (ja) 2018-04-12
CN107111973B (zh) 2020-01-17

Similar Documents

Publication Publication Date Title
JP6567078B2 (ja) 画素タイル構造およびレイアウト
US20220336423A1 (en) Method for manufacturing display device, and substrate for manufacture of display device
US20220352446A1 (en) Display device using micro led and method for manufacturing same
US20220367757A1 (en) Display device using micro-leds and method for manufacturing same
US8614698B2 (en) Electrode of a light-emitting device of the OLED type
US20220320057A1 (en) Display device using micro led and method for manufacturing same
EP4020567A1 (en) Display device using micro led, and manufacturing method therefor
KR102205692B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
TW201721858A (zh) 有機發光顯示裝置
US20220367774A1 (en) Display device using micro led, and manufacturing method therefor
US20220246583A1 (en) Display device using semiconductor light-emitting elements, and method for manufacturing same
EP3989283B1 (en) Substrate for manufacturing display device and method for manufacturing display device
KR102227086B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
US20220416125A1 (en) Display apparatus using micro led and manufacturing method therefor
KR20200002733A (ko) 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법
US11978821B2 (en) Semiconductor light emitting element with magnetic layer, manufacturing method thereof, and display device including the same
US20220293823A1 (en) Display device using micro led and manufacturing method therefor
WO2021003702A1 (en) Touch control micro light emitting diode display apparatus, method of operating touch control micro light emitting diode display apparatus, and method of fabricating touch control micro light emitting diode display apparatus
EP4241121A1 (en) Active emitter multiview backlight, display, and method employing a diffuser
KR20200026666A (ko) 반도체 발광소자를 이용한 디스플레이 장치
KR102389729B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
CN111162111A (zh) 一种显示面板及其制备方法、显示装置
KR102111461B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 그 제조 방법
US20220190271A1 (en) Display Substrate and Manufacturing Method Thereof, and Display Apparatus
CN118119235A (zh) 显示面板及其制备方法、显示装置

Legal Events

Date Code Title Description
A529 Written submission of copy of amendment under article 34 pct

Free format text: JAPANESE INTERMEDIATE CODE: A529

Effective date: 20170912

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180807

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20181106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190416

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190626

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190709

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190730

R150 Certificate of patent or registration of utility model

Ref document number: 6567078

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250