JP6566965B2 - 低浮上高面内磁気イメージセンサチップ - Google Patents

Description

本発明は、磁気センサの分野に関し、特に、低浮上高面内磁気イメージセンサチップに関する。

磁気イメージ識別センサは、主として、例えば、ＰＯＳ、ＡＴＭ、通貨検出器、金銭計数機などの金融分野で用いられている。クレジットカードの磁気ストライプは硬磁性材料で作られており、その磁場は直接測定することができ、紙幣の表面イメージは軟磁性粒子を含むインクで印刷されており、その磁性粒子は磁化されており、バイアス磁場の適用時に、磁気イメージ識別センサによって検出され、クレジットカード又は紙幣イメージの情報の識別を達成している。磁気イメージ識別センサは、一般に、オーディオ磁気ヘッド技術又は磁気抵抗ヘッド技術が採用されている。オーディオ磁気ヘッドは、ギャップのあるリング状の構造体が巻かれたコイルを用いており、磁性粒子がギャップを素早く通過する際に発生する磁束変化に応じてコイルに誘導電流を誘導し、かつ、誘導電流の変化に応じて磁気イメージの分布信号を確立する、電磁誘導の原理を用いている。この技術には、以下の主な問題が存在する。すなわち、１．磁場感度が低く、巻き数を増加させる方法でしか有効な信号を得ることができない、２．サイズが大きく、解像度サイズが低く、素早い動きが要求されるが、静磁場信号に応答しない、３．消費電力が高い、という主な問題が存在する。磁気ヘッドは、ホール、ＡＭＲ、ＧＭＲ又はホール効果センサチップを用いて磁場の検出を実現しているが、チップの場合には、磁気センサスライスが、一般にポリマー材料中でパッケージされてから、磁気イメージを検出するために用いられる。また、設計時に、磁気センサスライスの磁気抵抗センサの入出力ポートは、前方とされることが一般的であり、かつ、リードにボンディングされている。この結果、１）リードとのボンディングが存在し、かつ、２）パッケージ材料が存在することから、主として、以下の問題が存在する。すなわち、磁気センサの表面と磁気イメージ検出面との間でリード又はパッケージ材料の浮上高が存在し、これにより、磁気イメージと磁気センサとの間の作動距離が増大するので、センサの出力信号が減少するが、その一方で、永久磁石アセンブリは大きなバイアス磁場を与えることが必要となるという問題が存在する。

磁気抵抗センサに存在する問題を解消するために、本発明は、磁界イメージを検出する低浮上高面内磁気イメージセンサチップであって、表面にピットを有するシリコン基板と、前記シリコン基板のピットの底面に配置された磁気抵抗センサと、前記磁気抵抗センサの上方に配置された絶縁層とを含み、前記絶縁層は前記磁気抵抗センサの入出力端に対応する窓が設けられ、前記磁気抵抗センサの入出力端はリードに直接接続されているか、又は、リードを介して或いは導電ポストを介して前記窓での接続を形成するためにパッドにボンディングされ、前記導電ポストは前記磁気抵抗センサの入出力端及び前記パッドに接続され、前記パッドは前記磁気抵抗センサの入出力端子又は前記導電ポストに配置され、前記磁界イメージの配置面は磁界イメージの検出面であり、前記磁気抵抗センサの作業に関連して前記磁界イメージの検出面内を移動する磁界イメージの方向は走査方向であり、前記リードの浮上高は前記シリコン基板の表面高さよりも低く、前記磁気イメージの検出面は前記シリコン基板の表面に対して平行又は同一面である低浮上高面内磁気イメージセンサチップを開示する。

好ましくは、前記ピットの底平面は、前記シリコン基板の表面に対して平行である。

好ましくは、前記磁気センサは、ホール、ＡＭＲ、ＧＭＲ又はＴＭＲ磁気センサの１つである。

好ましくは、前記絶縁層は、酸化アルミニウム、窒化シリコン、酸化シリコン、フォトレジスト、ポリイミド、又は、ベンゾシクロブテンである。

好ましくは、前記シリコン基板の表面は、前記磁気抵抗センサの上面よりも１μｍ〜１０μｍ高い。

好ましくは、前記磁気イメージセンサチップは、さらにＰＣＢを備え、前記磁気抵抗センサの入出力端又はパッドは、接続を形成するためのリードを用いてＰＣＢにボンディングされる。

好ましくは、前記磁気抵抗センサの磁場感応方向は、前記磁気イメージの検出面に対して平行／直交しており、前記磁気抵抗センサの磁場感応方向が前記磁気イメージの検出面に対して平行である場合には、前記磁場感応方向は、前記走査方向に対して平行／直交している。

好ましくは、前記磁気イメージセンサチップは、永久磁石アセンブリを備え、前記磁気抵抗センサの磁場感応方向は前記走査方向に対して平行である。

好ましくは、前記永久磁石アセンブリは凹形永久磁石であり、前記凹形永久磁石の表面は溝が直接設けられ、前記ＰＣＢの裏部に対向しており、その溝方向は、前記磁気イメージの検出面に対して平行であり、かつ、前記磁場感応方向に対して直交し、前記凹形永久磁石の磁化方向は前記ＰＣＢの方向に対して直交している。

好ましくは、前記永久磁石アセンブリは、磁化方向が同じである２つの永久磁石を備え、前記２つの永久磁石は、それぞれ前記走査方向に沿って前記ＰＣＢの両側に対象的に配置され、それらの磁化方向は、前記ＰＣＢの前面に対して直交している。

好ましくは、前記永久磁石アセンブリは、前記ＰＣＢの裏部に位置する１つの裏部永久磁石と、前記走査方向に沿って前記ＰＣＢの両側部に対称的に配置される２つの側部永久磁石とを備え、前記裏部永久磁石及び２つの側部永久磁石の磁化方向は、いずれも前記磁気イメージの検出面に対して直交しており、前記裏部永久磁石の磁化方向は、前記２つの側部永久磁石の磁化方向とは逆である。

好ましくは、前記磁気抵抗センサは、２行１列、３行１列又は２行２列に配置された２つ、３つ又は４つ磁気感応センサを備えるハーフブリッジ構造のセンサであり、前記磁気感応ユニットの磁場感応方向は同一であり、２つの磁気感応ユニットは抵抗値が同じであって直接ハーフブリッジを構成し、３つの磁気感応ユニットは、真中の行に配置された磁気感応ユニットの抵抗値が両側の行に配置された２つの磁気感応ユニットのそれぞれの抵抗値の半分であり、両側の行に配置された２つの磁気感応ユニットが前記真中の行に配置された磁気感応ユニットを有するハーフブリッジ構造を形成するように平行に接続されていて、４つの磁気感応ユニットは抵抗値が同じであり、同じ行の２つの磁気感応ユニットが並列に接続され、２つの行がハーフブリッジ構造を形成するように直列に接続され、その列方向が前記走査方向に平行である。

好ましくは、前記磁気抵抗センサは、４つの磁気感応ユニットを備えるフルブリッジ構造のセンサであり、前記磁気感応ユニットは、磁場感応方向が同一であり、２行２列に配置されていて、フルブリッジを構成する２つのハーフブリッジに含まれている２つの磁気感応ユニットは、それぞれ異なる列に２行に配置されていて、その列方向が前記走査方向と平行である。

好ましくは、前記フルブリッジ構造又は前記ハーフブリッジ構造は、複数の磁気感応ユニットと一体化された単一の低浮上高面内磁気イメージセンサチップ、又は、１つ以上の低浮上高面内磁気イメージセンサチップが各々一体化された複数の個別素子の組合せである。

本発明は、低浮上高面内磁気イメージセンサチップのマイクロ製造方法であって、
（１）ＤＲＩＥ又はウェットエッチングプロセスによってシリコン基板の表面にピットを形成し、かつ、前記ピットの底部を平坦化するステップと、
（２）前記ピットの底部に磁気抵抗材料薄膜を堆積し、かつ、前記磁気抵抗センサを形成するために前記磁気材料薄膜をパターニングするステップと、
（３）前記磁気抵抗センサの上方に絶縁層を堆積し、かつ、前記絶縁層に前記磁気抵抗センサの入出力端の窓を形成するステップと、
（４）前記絶縁層を平坦化するステップと、
を備える、マイクロ製造方法である。

好ましくは、前記磁気抵抗センサの入出力端の窓にパッドが形成されている。

好ましくは、前記磁気抵抗センサの入出力端の窓に導電ポストが堆積及び成形され、前記導電ポストにパッドが形成され、前記導電ポストが絶縁層に通され、前記パッドが前記絶縁層の上方に配置される。

好ましくは、前記（２）のステップは、前記ピットの底部に底部導電層を堆積し、かつ、前記底部導電層をパターニングし、前記底部導電層の磁気トンネル接合層を堆積し、かつ、磁気トンネル接合素子と非磁気トンネル接合素子とを形成するために前記磁気トンネル接合層をパターニングし、前記磁気トンネル接合層に第２の絶縁層を堆積し、かつ、前記磁気トンネル接合層を露出させるために平坦化し、前記第２の絶縁層及び前記磁気トンネル接合層の上方に上部導電層を堆積し、かつ、前記上部導電層をパターニングする。

好ましくは、前記磁気抵抗センサの入出力端は、前記非磁気トンネル接合の上方の上部導電層に配置され、前記非磁気トンネル接合素子は、前記底部導電層又は前記上部導電層によって隣接する前記磁気抵抗センサの磁気トンネル接合素子に接続されている。

好ましくは、前記第２の絶縁層は、酸化アルミニウム、窒化シリコン、酸化シリコン、フォトレジスト、ポリイミド、又は、ベンゾシクロブテンを備える。本発明は、以下の有益な効果を有する。

すなわち、本発明は、構造にインパクトがあり、パッケージが不要であり、磁気イメージとの直接接触が可能であり、出力信号が強いという効果を有する。

本発明の実施例における技術の技術的な解決策をより明確に記載するために、実施例の技術で用いられるべき添付図面を以下に簡単に紹介する。以下に記載される添付図面は、本発明のいくつかの実施例に過ぎず、当業者であれば、如何なる創作的な作業を行うことなく、添付の図面に従って、さらに他の添付図面を得ることができることは明らかである。

低浮上高面内磁気イメージセンサチップの第１の構造図である。 低浮上高面内磁気イメージセンサチップの第２の構造図である。 低浮上高面内磁気イメージセンサチップの第３の構造図である。 低浮上高面内磁気イメージセンサチップの第１の微細加工図である。 低浮上高面内磁気イメージセンサチップの第２の微細加工図である。 低浮上高面内磁気イメージセンサチップの第３の微細加工図である。 低浮上高面内磁気イメージセンサチップ及びＰＣＢの実装図である。 低浮上高面内磁気画像センサチップにおける永久磁石アセンブリの第１の応用図である。 低浮上高面内磁気画像センサチップにおける永久磁石アセンブリの第２の応用図である。 低浮上高面内磁気画像センサチップにおける永久磁石アセンブリの第３の応用図である。 （ａ）ハーフブリッジ、（ｂ）フルブリッジ、（ｃ）デュアルハーフブリッジ、（ｄ）３つの磁気抵抗ユニットハーフブリッジの磁気抵抗センサの構造図である。 （ａ）ハーフブリッジ構造、（ｂ）フルブリッジ構造又はデュアルハーフブリッジ構造、（ｃ）３つの素子のハーフブリッジ構造の磁気抵抗センサにおける感応素子の配置図である。

発明の実施の形態

以下、添付の図面を参照して、かつ、実施例と組み合わせて、本発明について詳細に説明する。

実施例１

図１〜図３は、低浮上高面内磁気イメージセンサチップ２１の３つの異なるタイプの構造図である。低浮上高面内磁気イメージセンサチップ２１は、表面４にピット２を有するシリコン基板１と、磁気抵抗センサ５と、絶縁層６とを含む。ピット２の底面３はシリコン基板１の表面４に平行であり、磁気抵抗センサ５はシリコン基板１におけるピット２の底面３に配置され、シリコン基板１の表面４は磁気抵抗センサ５の上面よりも１μｍ〜１０μｍ高く、絶縁層６は磁気抵抗センサ５の上方に配置され、磁気抵抗センサ５の入出力端に対応して絶縁層６に窓が形成されている。磁気抵抗センサ５の入出力端は、様々な形式でリードにボンディングされている。図１では、パッド７は、導電ポスト８を介して磁気抵抗センサ５の入出力端に接続されており、パッド７は絶縁層６の上方に配置され、導電ポスト８は絶縁層６に通されている。図２では、パッドがなく、リードが、直接、窓で磁気抵抗センサ５の入出力端部分７（１）にボンディングされている。図３では、パッド７（２）は、直接、磁気抵抗センサ２の入出力端の電極に配置され、リードはパッド７（２）にボンディングされている。図２及び図３では、磁気抵抗センサ５の入出力端の電極は、絶縁層６の窓の開放位置に配置されている。低浮上高磁気イメージセンサチップ２１の重要な特徴は、磁気抵抗センサ５がピット２の底面３に配置されているので、チップ２１がリードボンディングの形態でＰＣＢ又は他のチップと接続される場合には、そのリード浮上高が、シリコン基板１の表面４の高さよりも低くてもよいことにある。このため、検出された磁気イメージは、チップ２１の表面に直接、つまりシリコン基板１の表面４に配置することができ、こうして、磁気抵抗センサ５と磁気イメージとの間の距離が短くなる。また、ポリマーなどのパッケージ材料は必要とされず、最も強い出力信号を取得する。

磁気抵抗センサ５は、ホール、ＡＭＲ、ＧＭＲ又はＴＭＲの１つとすることができる。図１〜図３に示すように、磁気抵抗センサ５がＴＭＲセンサである場合、磁気抵抗センサ５は、底部導電層５１と、底部導電層５１の上方の磁気トンネル接合層と、磁気トンネル接合層に配置されていて磁気トンネル接合層を露出可能な第２の絶縁層６’と、第２の絶縁層６’及び露出された磁気トンネル接合層の上方の上部導電層５２とを含む。磁気トンネル接合層は磁気トンネル接合素子と非磁気トンネル接合素子とを形成するようにパターニングされ、ＴＭＲセンサの入出力端は非磁気トンネル接合素子の上部導電層５２に配置され、かつ、非磁気トンネル接合素子は上部導電層５２又は底部導電層５１によって隣接する磁気抵抗センサ内で磁気トンネル接合素子に接続されている。また、磁気トンネル接合層５’及び５”と底部導電層５１とが第２の絶縁層６’内に配置されており、磁気トンネル接合層５’及び５”の表面は第２の絶縁層６及び上部導電層５２から露出している。この時点で、導電ポスト８及びパッド７は図１に示すようになり、リードボンディング位置７（１）は図２に示すようになり、パッド７（２）は図３に示すようになる。

絶縁層６,６’は、アルミニウム酸化物、シリコン窒化物、シリコン酸化物、又は、フォトレジスト、ポリイミド、ベンゾシクロブテンから形成することができる。

実施例２

図４〜図５は、図１〜図３に対応する低浮上高面内磁気イメージセンサチップ２１の３種類の微細加工のプロセス図である。図４に対応する微細加工プロセスは、以下の工程を含む。すなわち、ａ）シリコン基板１を準備するステップと、ｂ）ＤＲＩＥ又はウェットエッチングプロセスによってシリコン基板１の表面４にピット２を形成し、かつ、ピット２の底部を平坦化するステップと、ｃ）ピット２の底部に（磁気抵抗薄膜材料を堆積することによって形成される）磁気抵抗センサ５を堆積及びパターニングするステップと、ｄ）磁気抵抗センサ５の上方に絶縁層６を堆積し、かつ、磁気抵抗センサ５の入出力端に対応する窓を形成するステップと、ｅ）絶縁層６を平坦化するステップと、ｆ）は、絶縁層６を通る窓で導電ポスト８を堆積及び成形するステップと、ｇ）導通ポスト８にパッド７を成形するステップとを含む。

図５に対応する微細加工プロセスは、以下の工程を含む。すなわち、ａ）シリコン基板１を準備するステップと、ｂ）ＤＲＩＥ又はウェットエッチングプロセスによってシリコン基板１の表面４にピット２を形成し、かつ、ピット２の底部を平坦化するステップと、ｃ）ピット２の底部に磁気抵抗センサ５を堆積及びパターニングするステップと、ｄ）磁気抵抗センサ５の上方に絶縁層６を堆積し、磁気抵抗センサ５の入出力端用の窓を開けるステップと、ｅ）絶縁層６を平坦化するステップとを含む。

図５の技術に基づいて、磁気抵抗センサ５の入出力端の窓にパッド７（２）を成形するステップは、図６に対応するプロセスに追加される。

磁気抵抗センサがＴＭＲセンサの場合、マイクロマシニングのステップｃ）は、４つのステップに分けられる。すなわち、１．ピット２の底部に底部導電層５１を堆積し、かつ、底部導電層５１をパターニングするステップと、２.底部導電層５１に磁気トンネル接合層を堆積し、磁気トンネル接合層をパターニングし、かつ、磁気トンネル接合素子と非磁気トンネル接合素子とを形成するステップと、３.磁気トンネル接合層に第２の絶縁層６’を堆積し、かつ、トンネル接合層を露出させるために平坦化するステップと、４.第２の絶縁層６’と磁気トンネル接合層とに上部導電層５２を堆積及びパターニングするステップとに分けられる。

実施例３

図７は、低浮上高面内磁気イメージセンサチップ２１が適用された永久磁石アセンブリを有しないＰＯＳマシンの磁気ヘッドの概略図である。ここでは、低浮上高面内磁気イメージセンサチップ２１がＰＣＢ９に配置され、この時点で、低浮上高面内磁気イメージセンサチップ２１のパッド７とＰＣＢ９とがリードによってボンディングされる。符号１４及び１５は、それぞれ、パッド７及び基板９のはんだボールを示している。磁気イメージ１０は、直接、低浮上高面内磁気センサチップ２１のシリコン基板１の表面４に形成された磁気イメージ検出面に配置されている。加えて、磁気イメージ検出面は、シリコン基板１の表面４に平行に保持することができ、その走査方向１２は磁気イメージ検出面に平行となる。この時点で、磁気抵抗センサ５のセンシング方向は、３方向、すなわち、Ｘ、Ｙ及びＺ方向の１つとなる。つまり、磁気抵抗センサ５の磁場感応方向は、磁気イメージ検出面に直交／平行である。磁気抵抗センサ５の磁場感応方向が磁気イメージ検出面に対して平行である場合、磁場感応方向は、走査方向１２に対して直交／平行である。ＰＯＳマシンの磁気ヘッドによって検出された磁気イメージ１０が硬磁性材料から作られているため、磁場自体を生成するため、バイアス磁場は必要とされない。磁気イメージ１０が硬質磁石によって形成される場合、それにより発生する磁場は、低浮上高面内磁気イメージセンサチップ２１として作用することができ、走査方向１２に沿ったその磁場分布の特性は、電気信号に変換され、それによって、磁気イメージ１０の読み取りが実施される。図７は、単に、図２に示した低浮上高面内磁気イメージセンサチップ２１がＰＣＢ９と組み合わされた状況を提供するが、図示を容易にするためであり、この解決法も図１及び図３に示した低浮上高面内磁気イメージセンサチップ２１に適用可能である点に留意されたい。

実施例４

図８〜図１０は、例えば、永久磁石アセンブリを含み、軟磁性のイメージ検出に用いられる通貨検出器に適用される低浮上高面内磁気イメージセンサチップ２１の模式図である。この場合には、チップ２１は、更に、永久磁石アセンブリ２２とＰＣＢ基板９とを含む。永久磁石アセンブリ２２の存在により、低浮上高面内磁気イメージセンサチップ２１の磁場感応方向１６は、走査方向１２に一致し、磁気イメージ検出面に対して平行である。同様に、磁気イメージ１０は、直接、シリコン基板１の表面４に配置してもよく、また、その表面に接触することなく平行に保持してもよい。

図８に示されている永久磁石アセンブリ２２は凹形永久磁石を有しており、その幾何学的構造はブロックの上面に角状溝が設けられている。凹形永久磁石の上面は、直接、ＰＣＢボード９の裏面に接触していて、その磁化方向はＰＣＢ基板９に対して直交しており、角状溝の溝方向は走査方向１２に対して直交しており、磁気イメージ検出面４に対して平行である。

図９の永久磁石アセンブリ２２は、２つの永久磁石２２（１）及び２２（２）を含み、２つの永久磁石２２（１）及び２２（２）は、それぞれ、走査方向１２に沿って低浮上高面内磁気イメージセンサチップ２１の両側に対称的に配置されている。それらの磁化方向は、磁気イメージ検出面４に対して直交しており、それらの磁化方向は同じである。

図１０の永久磁石アセンブリ２２は、３つの永久磁石２２（３）、２２（４）、２２（５）を含む。永久磁石２２（３）及び２２（４）は、走査方向１２に沿って低浮上高面内磁気イメージセンサチップ２１の両側に対称的に配置され、側部永久磁石と称される。それらの磁化方向は同じであり、磁気イメージ検出面に対して直交している。永久磁石２２（５）は、ＰＣＢ９の真下、つまり、ＰＣＢ９の裏部に配置され、裏部永久磁石と称される。その磁化方向は、永久磁石２２（３）及び２２（４）のものとは平行ではない。

実施例５

図１１は、低浮上高面内磁気イメージセンサチップ２１の磁気抵抗センサ５の構成図である。図１１（ａ）は、２行１列に配列された２つの磁気感応ユニットＲ１及びＲ２を含むハーフブリッジ構造であり、２つの感応ユニットＲ１及びＲ２は抵抗値が同じであり、直接、ハーフブリッジを構成している。図１１（ｂ）は、２行２列に配列された４つの感応ユニットＲ１、Ｒ２、Ｒ３及びＲ４を含むフルブリッジ構造であり、２つの出力電圧Ｖ_ｏｕｔ＋及びＶ_ｏｕｔ−を有する。フルブリッジを構成する２つのハーフブリッジに含まれる２つの感応ユニットは、それぞれ、２行に配置されているが、異なる列に配置されている。図１１（ｃ）は、２行２列に配列された４つの感応ユニットＲ１、Ｒ３、Ｒ２及びＲ４を含むハーフブリッジ構造である。ここでは、同じ行の２つの磁気感応ユニットが並列に接続され、２つの行がハーフブリッジ構造を形成するように直列に接続されており、２つのハーフブリッジＲ１、Ｒ２及びＲ３、Ｒ４は、それぞれ、電源とグランドとを共有しているが、出力端は共通である。図１１（ｄ）は、３行１列に配置された３つの感応ユニットＲ１、Ｒ２及びＲ３を含む３つのセンシング素子ハーフブリッジ構造である。両側の感応ユニットＲ１とＲ３とは抵抗値が同じであり、その抵抗値は真中の行の感応ユニットＲ２の抵抗値の２倍である。感応ユニットＲ１、Ｒ３は並列に接続され、ハーフブリッジを形成するように直列に感応ユニットＲ２に接続されている。出力信号電圧は、感応ユニットＲ１、Ｒ２及びＲ３の真中の共通端から出力される。様々な配置構造では、磁気感応ユニットの磁場感度方向は同一であり、列方向は走査方向１２に平行である。磁気抵抗感応ユニットは、ＴＭＲ、ホール、ＡＭＲ、ＧＭＲユニットのうちの１つとすることができる。

図１２は、低浮上高面内磁気イメージセンサチップ２１の磁気抵抗センサ５の感応ユニットの配置図である。図１２（ａ）は、２つの感応ユニットＲ１及びＲ２を含むハーフブリッジ構造である。ここでは、その配列方向は、センシング方向１６に対して平行である。図１２（ｂ）は、４つの感応ユニットのフルブリッジ構造であり、感応ユニットＲ１及びＲ２は１つのブリッジアームに対応しており、感応ユニットＲ３及びＲ４は他のブリッジアームに対応している。感応ユニットＲ１、Ｒ２及びＲ３、Ｒ４は、センシング方向１６に沿って配置されている。図１２（ｃ）は、３つの感応ユニットのハーフブリッジ構造であり、感応ユニットＲ１、Ｒ２及びＲ３は、センシング方向１６に沿った行に配置されている。感応ユニットＲ２は、感応ユニットＲ１と感応ユニットＲ３との間に配置されていて、感応ユニットＲ１〜Ｒ３の磁場感応方向は符号１６である。

フルブリッジ構造又はハーフブリッジ構造の磁気抵抗センサチップは、複数の感応ユニットと一体化された単一の低浮上高磁気イメージセンサチップとすることができ、また、複数の低浮上高磁気イメージセンサチップの個別素子に置き換えることができる点に留意すべきである。後者については、個別の低浮上高磁気イメージセンサチップは、１つ以上の感応ユニットに一体化され、かつ、個別の低浮上高磁気イメージセンサチップは、ハーフブリッジ構造又はフルブリッジ構造を形成するように相互接続されている。

上記の説明は、単に本発明の好ましい実施形態であり、本発明を限定するものではない。当業者であれば、本発明は、様々な変形及び変更を行うことができる。本発明の精神及び原理から逸脱することのない、如何なる変形、均等な置換、改良などは全て本発明の保護範囲内に属するべきである。

Claims (19)

1. 磁気イメージを検出する低浮上高面内磁気イメージセンサチップであって、表面にピットを有するシリコン基板と、前記シリコン基板のピットの底面に配置された磁気抵抗センサと、前記磁気抵抗センサの上方に配置された絶縁層とを備え、前記絶縁層は前記磁気抵抗センサの入出力端に対応する窓が設けられ、前記入出力端の窓にパッドが形成されて、前記磁気イメージの配置面は磁気イメージの検出面であり、前記磁気抵抗センサに関連する作業時に前記磁気イメージの検出面内を移動する磁気イメージの方向は走査方向であり、リードの浮上高は前記シリコン基板の表面高さよりも低く、前記イメージ検出面は前記シリコン基板の表面に対して平行又は同一面である低浮上高面内磁気イメージセンサチップ。
2. 前記ピットの底平面は、前記シリコン基板の表面に対して平行である、請求項１記載の低浮上高面内磁気イメージセンサチップ。
3. 前記磁気抵抗センサは、ホール、ＡＭＲ、ＧＭＲ又はＴＭＲ磁気抵抗センサの１つである、請求項１記載の低浮上高面内磁気イメージセンサチップ。
4. 前記絶縁層は、酸化アルミニウム、窒化シリコン、酸化シリコン、フォトレジスト、ポリイミド、又は、ベンゾシクロブテンである、請求項１記載の低浮上高面内磁気イメージセンサチップ。
5. 前記シリコン基板の表面は、前記磁気抵抗センサの上面よりも１μｍ〜１０μｍ高い、請求項１記載の低浮上高面内磁気イメージセンサチップ。
6. 前記磁気イメージセンサチップは、さらにＰＣＢを備え、前記磁気抵抗センサの入出力端又はパッドは、接続を形成するためのリードを用いてＰＣＢにボンディングされる、請求項１記載の低浮上高面内磁気イメージセンサチップ。
7. 前記磁気抵抗センサの磁場感応方向は、前記磁気イメージの検出面に対して平行／直交しており、前記磁気抵抗センサの磁場感応方向が前記磁気イメージの検出面に対して平行である場合には、前記磁場感応方向は、前記走査方向に対して平行／直交している、請求項１記載の低浮上高面内磁気イメージセンサチップ。
8. 前記磁気イメージセンサチップは、永久磁石アセンブリを備え、前記磁気抵抗センサの磁場感応方向は前記走査方向に対して平行である、請求項６記載の低浮上高面内磁気イメージセンサチップ。
9. 前記永久磁石アセンブリは凹形永久磁石であり、前記凹形永久磁石の表面は溝が直接設けられ、前記ＰＣＢの裏部に対向しており、その溝方向は、前記磁気イメージの検出面に対して平行であり、かつ、前記磁場感応方向に対して直交し、前記凹形永久磁石の磁化方向は、前記ＰＣＢの方向に対して直交している、請求項８記載の低浮上高面内磁気イメージセンサチップ。
10. 前記永久磁石アセンブリは、磁化方向が同じである２つの永久磁石を備え、前記２つの永久磁石は、それぞれ前記走査方向に沿って前記ＰＣＢの両側に対称的に配置され、それらの磁化方向は前記ＰＣＢの前面に対して直交している、請求項８記載の低浮上高面内磁気イメージセンサチップ。
11. 前記永久磁石アセンブリは、前記ＰＣＢの裏部に位置する１つの裏部永久磁石と、前記走査方向に沿って前記ＰＣＢの両側部に対称的に配置される２つの側部永久磁石とを備え、前記裏部永久磁石及び２つの側部永久磁石の磁化方向は、いずれも前記磁気イメージの検出面に対して直交しており、前記裏部永久磁石の磁化方向は、前記２つの側部永久磁石の磁化方向とは逆である、請求項８記載の低浮上高面内磁気イメージセンサチップ。
12. 前記磁気抵抗センサは、２行１列、３行１列又は２行２列に配置された２つ、３つ又は４つ磁気感応ユニットを備えるハーフブリッジ構造のセンサであり、前記磁気感応ユニットの磁場感応方向は同一であり、２つの磁気感応ユニットは抵抗値が同じであって直接ハーフブリッジを構成し、３つの磁気感応ユニットは、真中の行に配置された磁気感応ユニットの抵抗値が両側の行に配置された２つの磁気感応ユニットのそれぞれの抵抗値の半分であり、両側の行に配置された２つの磁気感応ユニットが前記真中の行に配置された磁気感応ユニットを有するハーフブリッジ構造を形成するように並列に接続されていて、４つの磁気感応ユニットは抵抗値が同じであり、同じ行の２つの磁気感応ユニットが並列に接続され、２つの行がハーフブリッジ構造を形成するように直列に接続され、その列方向が前記走査方向に平行である、請求項１記載の低浮上高面内磁気イメージセンサチップ。
13. 前記磁気抵抗センサは、４つの磁気感応ユニットを備えるフルブリッジ構造のセンサであり、前記磁気感応ユニットは、磁場感応方向が同一であり、２行２列に配置されていて、フルブリッジを構成する２つのハーフブリッジに含まれている２つの磁気感応ユニットは、それぞれ異なる列に２行に配置されていて、その列方向が前記走査方向と平行である、請求項１記載の低浮上高面内磁気イメージセンサチップ。
14. 前記フルブリッジ構造は、複数の磁気感応ユニットと一体化された単一の低浮上高面内磁気イメージセンサチップ、又は、１つ以上の低浮上高面内磁気イメージセンサチップが各々一体化された複数の個別素子の組合せである、請求項１３記載の低浮上高面内磁気イメージセンサチップ。
15. 前記ハーフブリッジ構造は、複数の磁気感応ユニットと一体化された単一の低浮上高面内磁気イメージセンサチップ、又は、１つ以上の低浮上高面内磁気イメージセンサチップが各々一体化された複数の個別素子の組合せである、請求項１２記載の低浮上高面内磁気イメージセンサチップ。
16. 低浮上高面内磁気イメージセンサチップのマイクロ製造方法であって、
    （１）深掘りＲＩＥ（Ｄｅｅｐ ＲＩＥ）又はウェットエッチングプロセスによってシリコン基板の表面にピットを形成し、かつ、前記ピットの底部を平坦化するステップと、
    （２）前記ピットの底部に磁気抵抗材料薄膜を堆積し、かつ、磁気抵抗センサを形成するために磁気材料薄膜をパターニングするステップと、
    （３）前記磁気抵抗センサの上方に絶縁層を堆積し、かつ、前記絶縁層に前記磁気抵抗センサの入出力端の窓を形成するステップと、
    （４）前記絶縁層を平坦化するステップと、
    （５）前記入出力端の窓にパッドを形成するステップと、
    を備える、マイクロ製造方法。
17. 前記（２）のステップは、前記ピットの底部に底部導電層を堆積し、かつ、前記底部導電層をパターニングし、前記底部導電層の磁気トンネル接合層を堆積し、かつ、磁気トンネル接合素子と非磁気トンネル接合素子とを形成するために前記磁気トンネル接合層をパターニングし、前記磁気トンネル接合層に第２の絶縁層を堆積し、かつ、前記磁気トンネル接合層を露出させるために平坦化し、前記第２の絶縁層及び前記磁気トンネル接合層の上方に上部導電層を堆積し、かつ、前記上部導電層をパターニングする、請求項１６記載の低浮上高面内磁気イメージセンサチップのマイクロ製造方法。
18. 前記磁気抵抗センサの入出力端は、前記非磁気トンネル接合の上方の上部導電層に配置され、前記非磁気トンネル接合素子は、前記底部導電層又は前記上部導電層によって隣接する前記磁気抵抗センサの磁気トンネル接合素子に接続されている、請求項１７記載の低浮上高面内磁気イメージセンサチップのマイクロ製造方法。
19. 前記第２の絶縁層は、酸化アルミニウム、窒化シリコン、酸化シリコン、フォトレジスト、ポリイミド、又は、ベンゾシクロブテンを備える、請求項１７記載の低浮上高面内磁気イメージセンサチップのマイクロ製造方法。
    

Images