JP6564102B1 - コンバータ及び双方向コンバータ - Google Patents

Abstract

【課題】トランス２次側電流のピーク値のドリフトを防止し、安定した出力が得られるコンバータ及び双方向コンバータを提供する。【解決手段】コンバータ及び双方向コンバータは、昇圧動作でスイッチング素子（Ｓ３又はＳ４）をオフするタイミングをトランス１１の二次巻線１１ｂに流れる電流がゼロになる前とする。デジタル制御の場合、制御回路３は、スイッチング素子（Ｓ３又はＳ４）より後にオフさせるスイッチング素子（Ｓ２又はＳ１）をオンとしてからスイッチング素子（Ｓ１−Ｓ６）をオンオフ制御するタイミングから計算した時間後にオフとする。アナログ制御の場合、制御回路３は、二次巻線１１ｂに流れる電流をモニタし、順方向に導通させていたスイッチング素子（Ｓ５又はＳ６）をオフした後、当該電流が減少して閾値に達した時にスイッチング素子（Ｓ３又はＳ４）をオフとする。【選択図】図１

Description

本開示は、コンバータ及び双方向コンバータに関する。

特許文献１及び２は、広範囲の入出力条件で有効なコンバータ及び双方向コンバータの回路を開示している。これらの特許文献のコンバータは、広範囲な入出力電圧電流範囲においてスイッチング損失を削減するために、スイッチオン時にゼロボルトスイッチング（ＺＶＳ）を行うように各スイッチの動作が制御されている。例えば、各スイッチの動作は、特許文献３に記載される三角波状信号と誤差増幅信号を利用して制御することができる。

特開２０１４−０７５９４３号公報 特開２０１４−０７５９４４号公報 特開２０１６−００５３２３号公報

図１及び図２は、それぞれコンバータ及び双方向コンバータの回路を説明する図である。特許文献１や２に記載されるコンバータ及び双方向コンバータもそれぞれ図１及び図２の回路を有する。図３は、本発明の課題を説明する図である。なお、図１及び図２のコンバータにおいて、コンデンサ（Ｃａ〜Ｃｄ）の接続は任意である。

図１のコンバータ及び図２の双方向コンバータは、昇圧動作時において２次側のスイッチ素子（Ｑ５，Ｑ６）のオンオフ動作タイミングを制御する。図３で具体的に説明する。時刻ｔａで二次側スイッチ素子（Ｑ５，Ｑ６）がオフした後、トランス２次側電流（２次側ダイオード電流）は減少する。そして、トランス２次側電流がゼロになった後にダイオード（Ｄ７，Ｄ８）に逆電流が流れる逆回復時間中や、その後の寄生容量（Ｃ７，Ｃ８）の充放電中（図３において、トランス２次側電流がゼロ以下になった以降）に、時刻ｔｂで一次側スイッチ素子（Ｑ３，Ｑ４）がオフすると、逆回復電流や寄生容量の充放電電流の傾きが変化する（図３（Ａ）（Ｂ）の符号５１部分）。図３（Ｃ）では一次側スイッチ素子（Ｑ３，Ｑ４）のオフ前に寄生容量の充放電が完了するので傾き変化部分はない。

ここで、特許文献３で説明されるように、２次側のスイッチ素子（Ｑ５，Ｑ６）のオンオフ動作タイミングは、誤差増幅信号と三角波信号との交点で定まる（図４参照）。誤差増幅信号は負荷等の外乱によって変動する（図４の時間ｔｉ以降）。三角波信号は変動しないため、誤差増幅信号が変動すると２次側のスイッチ素子（Ｑ５，Ｑ６）のオンオフ動作タイミングが変動する。図３（Ａ）は、図３（Ｂ）の状態から誤差増幅信号が低下し、２次側のスイッチ素子（Ｑ５，Ｑ６）のオフタイミングｔａが早まった状態である。図３（Ｃ）は、図３（Ｂ）の状態から誤差増幅信号が上昇し、２次側のスイッチ素子（Ｑ５，Ｑ６）のオフタイミングｔａが遅くなった状態である。

昇圧動作の場合、一次側スイッチ素子（Ｑ３，Ｑ４）のオフタイミングｔｂは変化しないので、誤差増幅信号の状態によって逆回復時間と寄生容量充放電終了後（時刻ｔｂ）の電流値５２が変動することになる。この電流値５２は、スイッチ制御の次の半周期におけるトランス２次側電流の初期値である。このため、トランス２次側電流のピーク値はこの初期値に応じて高くなる（図３（Ａ））、あるいは低くなる（図３（Ｃ））。つまり、微小な誤差増幅信号の変動によるスイッチ素子駆動信号のパルス幅の変化によって、一次側スイッチ素子（Ｑ３，Ｑ４）がオフする時のダイオード（Ｄ７，Ｄ８）の逆回復電流や寄生容量の充放電の状態が変化し、トランス２次側電流の初期値が増加あるいは減少することでトランス２次側電流のピーク値が一方向へ（図３（Ｃ）から（Ａ）へ、あるいは図３（Ａ）から（Ｃ）へ）ドリフトしていく現象が発生することになる。

このように、特許文献１や２のコンバータには、定常状態であってもトランス２次側電流のピーク値が大きくなる方向あるいは小さくなる方向へドリフトし、出力が不安定になりやすいという課題があった。

そこで、本発明は、上記課題を解決するために、トランス２次側電流のピーク値のドリフトを防止し、安定した出力が得られるコンバータ及び双方向コンバータを提供することを目的とする。

上記目的を達成するために、本発明に係るコンバータは、逆回復時間前に一次側スイッチ（Ｑ３，Ｑ４）を強制的にオフすることとした。

具体的には、本発明に係るコンバータは、
一次巻線と二次巻線とを有するトランスと、
逆並列ダイオードと並列コンデンサとがそれぞれ並列に接続されたスイッチ素子を有するスイッチング素子を上下アームとして第１端子と第２端子との間にそれぞれ並列に接続された第１レグと第２レグを有し、前記一次巻線側に接続される第１回路と、
ブリッジ接続される一方向性素子のうち少なくとも２つの前記一方向性素子は並列コンデンサがそれぞれ並列に接続されたスイッチ素子を含むスイッチング素子がそれぞれ並列に接続されるブリッジ接続回路を有し、前記ブリッジ接続回路の整流出力側が第３端子及び第４端子に接続され、交流入力側が前記二次巻線側に接続される第２回路と、
前記第１レグの上下アームの接続点側と前記第２レグの上下アームの接続点側との間に前記一次巻線を介して又は前記ブリッジ接続回路内で前記一方向性素子同士が同じ極性で直列に接続される接続点側と前記一方向性素子同士が同じ極性で直列に接続される他方の接続点側との間に前記二次巻線を介して接続されるインダクタンス手段と、
前記第１又は第２レグの上アームのスイッチング素子と前記第２又は第１レグの下アームのスイッチング素子とを組にして交互にオンオフさせて前記第１、第２端子側から入力される直流を交流に変換させて前記第１回路から出力させ、前記組となるスイッチング素子を交互にオンオフ制御するにあたり、オン状態にある前記組となる前記第１又は第２レグの上アームのスイッチング素子と前記第２又は第１レグの下アームのスイッチング素子のうち一方の前記スイッチング素子を他方の前記スイッチング素子より先にオフさせる制御回路と、を備えたことを特徴とするコンバータであって、
前記制御回路は、
前記第３及び第４端子間側から出力される電圧、電流もしくは電力の検出値又は前記第１及び第２端子間側から入力される電圧、電流又は電力の検出値が目標値に近づくように、前記組となる第１回路のスイッチング素子がオン状態にある期間に前記第１及び第２端子側から入力されるエネルギーを前記インダクタンス手段に蓄積させるように第２回路の一方のスイッチング素子を順方向に導通させ、前記先にオフさせる第１回路のスイッチング素子をオフする前に前記順方向に導通させていた第２回路のスイッチング素子をオフさせる昇圧動作を行っているときに、
前記昇圧動作で前記先にオフさせる第１回路のスイッチング素子をオフするタイミングを前記トランスの前記二次巻線に流れる電流がゼロになる前とすることを特徴とする。

逆回復時間前に一次側スイッチ（Ｑ３，Ｑ４）を強制的にオフすることでトランス２次側電流の初期値が一定になり、トランス２次側電流のピークが大きくなる方向あるいは小さくなる方向へ変動していくドリフトを防止することができる。従って、本発明は、トランス２次側電流のピーク値のドリフトを防止し、安定した出力が得られるコンバータ及び双方向コンバータを提供することができる。

本発明は、トランス２次側電流のピーク値のドリフトを防止し、安定した出力が得られるコンバータ及び双方向コンバータを提供することができる。

コンバータの回路を説明する図である。 双方向コンバータの回路を説明する図である。 本発明の課題を説明する図である。 コンバータの各スイッチをオンオフ制御する原理を説明する図である。 本発明に係るコンバータの効果を説明する図である。 本発明に係るコンバータの一次側スイッチをオフするタイミングを説明する図である。 本発明に係るコンバータの一次側スイッチをオフするタイミングを説明する図である。 コンバータのトランスとインダクタンス手段のリアクトル値を説明する図である。

添付の図面を参照して本発明の実施形態を説明する。以下に説明する実施形態は本発明の実施例であり、本発明は、以下の実施形態に制限されるものではない。なお、本明細書及び図面において符号が同じ構成要素は、相互に同一のものを示すものとする。

（実施形態１）
図１は、本実施形態のコンバータを説明する回路である。なお、コンデンサ（Ｃａ〜Ｃｄ）の接続は任意である。
本コンバータは、
一次巻線と二次巻線とを有するトランス（１１）と、
逆並列ダイオード（Ｄ１−Ｄ４）と並列コンデンサ（Ｃ１−Ｃ４）とがそれぞれ並列に接続されたスイッチ素子（Ｑ１−Ｑ４）を有するスイッチング素子（Ｓ１−Ｓ４）を上下アームとして第１端子（Ｔ１）と第２端子（Ｔ２）との間にそれぞれ並列に接続された第１レグ（１２）と第２レグ（１３）を有し、前記一次巻線側に接続される第１回路（１）と、
一方向性素子（Ｄ５−Ｄ８）のブリッジ接続で構成されるブリッジ接続回路を有し、前記ブリッジ接続回路の整流出力側が第３端子及び第４端子（Ｔ３，Ｔ４）に接続され、交流入力側が前記二次巻線側に接続される第２回路（２）と、
前記第１レグ（１２）の上下アームの接続点側と前記第２レグ（１３）の上下アームの接続点側との間に前記一次巻線を介して又は前記ブリッジ接続回路内で前記一方向性素子同士が同じ極性で直列に接続される接続点側と前記一方向性素子同士が同じ極性で直列に接続される他方の接続点側との間に前記二次巻線を介して接続されるインダクタンス手段（Ｌ）と、
前記第１又は第２レグ（１２又は１３）の上アームのスイッチング素子（Ｓ１又はＳ３）と前記第２又は第１レグ（１３又は１２）の下アームのスイッチング素子（Ｓ４又はＳ２）とを組にして交互にオンオフさせて前記第１、第２端子（Ｔ１とＴ２）側から入力される直流を交流に変換させて前記第１回路（１）から出力させ、前記組となるスイッチング素子（Ｓ１とＳ４又はＳ３とＳ２）を交互にオンオフ制御するにあたり、オン状態にある前記組となる前記第１又は第２レグ（１２又は１３）の上アームのスイッチング素子（Ｓ１又はＳ３）と前記第２又は第１レグ（１３又は１２）の下アームのスイッチング素子（Ｓ４又はＳ２）のうち一方の前記スイッチング素子（Ｓ３又はＳ４）を他方の前記スイッチング素子（Ｓ２又はＳ１）より先にオフさせる制御回路（３）と、を備えたことを特徴とするコンバータであって、
前記ブリッジ接続回路の一方向性素子の２つ（Ｄ５、Ｄ６）は、スイッチ素子（Ｑ５，Ｑ６）と並列コンデンサ（Ｃ５，Ｃ６）を並列接続して構成されるスイッチング素子（Ｓ５，Ｓ６）がそれぞれ並列に接続され、
前記制御回路は、
前記第３及び第４端子（Ｔ３とＴ４）間側から出力される電圧、電流もしくは電力の検出値又は前記第１及び第２端子（Ｔ１とＴ２）間側から入力される電圧、電流又は電力の検出値が目標値に近づくように、前記組となる第１回路のスイッチング素子（Ｓ１とＳ４又はＳ３とＳ２）がオン状態にある期間に前記第１及び第２端子（Ｔ１とＴ２）側から入力されるエネルギーを前記インダクタンス手段（Ｌ）に蓄積させるように第２回路の一方のスイッチング素子（Ｓ５又はＳ６）を順方向に導通させ、前記先にオフさせる第１回路のスイッチング素子（Ｓ３又はＳ４）をオフする前に前記順方向に導通させていた第２回路のスイッチング素子（Ｓ５又はＳ６）をオフさせる昇圧動作を行っているときに、
前記昇圧動作で前記先にオフさせる第１回路のスイッチング素子（Ｓ３又はＳ４）をオフするタイミングを前記トランスの前記二次巻線に流れる電流がゼロになる前とすることを特徴とする。

なお、本実施形態では、前記検出値を出力電圧検出手段１８で検出する場合を説明する。出力電圧検出手段１８は、第３端子Ｔ３及び第４端子Ｔ４間に出力される第２回路２の出力電圧を検出する。この出力電圧検出値は制御回路３に入力される。他の検出値を検出する場合は、対象の検出値を検出できる検出手段を然るべきところに配置する。

本コンバータの基本的動作は、コンデンサ（Ｃａ〜Ｃｄ）がある場合は特許文献１の記載通りであり、コンデンサ（Ｃａ〜Ｃｄ）が無い場合は特許文献２の記載通りである。また、制御回路３は、３つの三角波信号と前記検出値から作成した誤差増幅信号（ＡＶＲ）とを用いて特許文献３のようにスイッチング素子（Ｓ１−Ｓ４）及び第２回路（２）のスイッチング素子（Ｓ５−Ｓ８）のオンとオフを制御するパルス信号生成し、前記検出値が目標値に近づくように制御する。

例えば、第１端子Ｔ１と第２端子Ｔ２から入力される電圧より第３端子Ｔ３と第４端子Ｔ４から出力される電圧を高くする昇圧動作時には、図４のように誤差増幅信号ＡＶＲとスイッチ素子（Ｑ５，Ｑ６）用の三角波が交差する。このため、制御回路３は、当該交差によるパルス信号のパルス幅で、組となる第１回路のスイッチング素子（Ｓ１とＳ４又はＳ３とＳ２）がオン状態にある期間に第１及び第２端子（Ｔ１とＴ２）側から入力されるエネルギーをインダクタンス手段Ｌに蓄積させるようにスイッチング素子（Ｓ５又はＳ６）を順方向に導通させ、先にオフさせる第１回路のスイッチング素子（Ｓ３又はＳ４）をオフする前に順方向に導通させていた第２回路のスイッチング素子（Ｓ５又はＳ６）をオフさせる。

一方、第１端子Ｔ１と第２端子Ｔ２から入力される電圧より第３端子Ｔ３と第４端子Ｔ４から出力される電圧を低くする降圧動作時には、図４のように誤差増幅信号ＡＶＲとスイッチ素子（Ｑ３，Ｑ４）用の三角波が交差する。このため、制御回路３は、当該交差によるパルス信号のパルス幅で、組となる第１回路のスイッチング素子（Ｓ１とＳ４又はＳ３とＳ２）がオン状態にある期間に第１及び第２端子（Ｔ１とＴ２）側から入力されるエネルギーをインダクタンス手段Ｌを介して第３及び第４端子（Ｔ３とＴ４）側に供給させるように第２回路のスイッチング素子（Ｓ５又はＳ６）を順方向に導通させないように制御する。

このように、本実施形態のコンバータは、トランスの一次巻線又は二次巻線側に接続されるインダクタンス手段を用いて、入力側の第１回路のスイッチング素子をオンオフさせる動作と出力側の第２回路を整流回路として機能させる動作とを実現させることで広範囲な入出力電圧電流に対応させることができる。また、電流が流れている状態でスイッチング素子をオフさせたときに発生するスイッチング損失を低減することができ、組となる第１回路のスイッチング素子のうちの一方を後からオフさせたときに発生するスイッチング損失を低減することができる。さらに、ゼロ電圧スイッチングを実現させることでスイッチング損失の低減を図ることができる。

以下、特許文献１−３とは異なる動作について説明する。
本実施形態のコンバータの制御回路３は、トランス１１の二次巻線１１ｂに流れる電流がゼロになる前に、前記昇圧動作で先にオフさせる第１回路のスイッチング素子（Ｓ３又はＳ４）を強制的にオフする強制オフ制御を行う。当該強制オフ制御はデジタル的に行う手法とアナログ的に行う手法がある。

まず、デジタル的に行う強制オフ制御を説明する。デジタル的に行う強制オフ制御では、制御回路３は、各スイッチ素子をオンオフするタイミングから計算した時間を使う。前記制御回路は、前記先にオフさせる第１回路のスイッチング素子（Ｓ３又はＳ４）より後にオフさせる第１回路のスイッチング素子（Ｓ２又はＳ１）をオンとしてから前記第１回路のスイッチング素子（Ｓ１−Ｓ４）及び前記第２回路のスイッチング素子（Ｓ５，Ｓ６）をオンオフ制御するタイミングから計算した時間ｔ１後に、第１回路のスイッチング素子（Ｓ３又はＳ４）をオフとすることを特徴とする。

デジタル的に行う強制オフ制御を、第１端子Ｔ１及び第２端子Ｔ２側から電力が入力され、第３端子Ｔ３及び第４端子Ｔ４側から出力する場合で説明する。
図５は、デジタル的に行う強制オフ制御の一例を説明する図である。図５には、各スイッチを切り換えるタイミングとトランス２次側電流５０を記載している。ｔ０は第１回路のスイッチング素子（Ｓ１又はＳ２）をオンする時刻（固定値）である。なお、スイッチング素子（Ｓ３又はＳ４）をオンするタイミングは逆並列ダイオード（Ｄ３又はＤ４）が導通している間であり、スイッチング素子（Ｓ１又はＳ２）がオンする前である。第１回路のスイッチング素子（Ｓ３又はＳ４）をオフする時刻ｔ１（ｔ０からの時間）は次式で計算する。
（数１）
ｔ１＝ｔ２＋ｔ３＋ｔｘ−ｔｚ （１）
ここで、ｔ２はｔ０から第２回路のスイッチング素子（Ｓ５又はＳ６）をオフする時刻までの時間である。ｔ２の値は、第２回路のスイッチング素子（Ｓ５又はＳ６）の位相シフト量を決定するＡＶＲの値から求める（図４参照）。ｔ３の値は、次式より求める。

また、ｔｘの値は、次式より求める。

ここで、Ｅｉｎは第１端子Ｔ１及び第２端子Ｔ２に入力される入力電圧、Ｅｏは第３端子Ｔ３及び第４端子Ｔ４側から出力される出力電圧、ｎ１とｎ２はトランス１１の一次側巻き数と二次側巻き数、Ｌａは第１回路１側に配置されたインダクタンス手段のリアクトル値、Ｌｂは第２回路２側に配置されたインダクタンス手段のリアクトル値、Ｌ１はトランス１１の一次側励磁リアクトルである（図８参照）。図１や図２のようにインダクタンス手段Ｌ（リアクトル値Ｌ）がトランス１１の一次側のみに配置される場合、Ｌａ＝Ｌ、Ｌｂ＝０となる。

なお、電流値ｉｘは、図３で説明した電流値５２であるが、演算することが困難であるため任意の定数とする。また、ｔｚは、トランス２次側電流がゼロになる前に一次側スイッチング素子（Ｓ３又はＳ４）を確実にオフするための余裕である。

なお、前記制御回路は、時間ｔ１を計算したときに前記時間ｔ１が予め設定されている下限値より小さくなった場合、前記時間ｔ１を前記下限値とすることを特徴とする。計算した結果、ｔ１がマイナスとならないようにするためである。また、ｔ１に上限値（例えば、図３のＱ３，Ｑ４用三角波で定まる時間）を定めておき、数２や数３の分母がゼロになる場合、負になる場合（スイッチング素子（Ｓ３，Ｓ４）がオンしている間に２次側電流がゼロにならない）、あるいは正であっても非常に小さい値の場合（ｔ１が上限値を超える）に当該上限値で一次側スイッチング素子（Ｓ３又はＳ４）をオフすることが望ましい。

制御回路３は、上述のようにｔ１を計算し、時刻ｔ０からｔ１が経過した時点で第１回路のスイッチング素子（Ｓ３又はＳ４）をオフする。

次に、アナログ的に行う強制オフ制御を説明する。アナログ的に行う強制オフ制御では、制御回路３は、トランス２次側電流としきい値とを比較することで第１回路のスイッチング素子（Ｓ３又はＳ４）をオフする。前記制御回路は、前記二次巻線に流れる電流について、ゼロ以上且つ前記二次巻線に流れる電流の最大値以下のしきい値を有しており、前記二次巻線に流れる電流をモニタし、前記順方向に導通させていた第２回路のスイッチング素子（Ｓ５又はＳ６）をオフした後、前記二次巻線に流れる電流が減少して前記しきい値に達した時に前記先にオフさせる第１回路のスイッチング素子（Ｓ３又はＳ４）をオフとすることを特徴とする。

アナログ的に行う強制オフ制御を、第１端子Ｔ１及び第２端子Ｔ２側から電力が入力され、第３端子Ｔ３及び第４端子Ｔ４側から出力する場合で説明する。
図６は、アナログ的に行う強制オフ制御の一例を説明する図である。図６には、各スイッチを切り換えるタイミングとトランス２次側電流５０としきい値５４を記載している。トランス２次側電流５０は、一次側スイッチング素子（Ｓ１又はＳ２）のオンと同時に増加し始め、第２回路のスイッチング素子（Ｓ５又はＳ６）のオフに伴い減少し始める。なお、スイッチング素子（Ｓ３又はＳ４）をオンするタイミングは逆並列ダイオード（Ｄ３又はＤ４）が導通している間であり、スイッチング素子（Ｓ１又はＳ２）がオンする前である。減少し続けるトランス２次側電流５０は、ある時点でしきい値５４を下回ることになる。制御回路３は、この時点で第１回路のスイッチング素子（Ｓ３又はＳ４）を強制的にオフする。なお、制御回路３がオフの指示を出しても第１回路のスイッチング素子（Ｓ３又はＳ４）が実際にオフするまでタイムラグｔｄがある。このため、しきい値５４の値はこのタイムラグｔｄを考慮し、トランス２次側電流５０がゼロになる前に第１回路のスイッチング素子（Ｓ３又はＳ４）が実際にオフできる値としておく。

また、コンバータの入出力電圧によってトランス２次側電流５０の減少する傾きが変わるため、トランス２次側電流５０がゼロになる前に第１回路のスイッチング素子（Ｓ３又はＳ４）をオフできない場合もある。このような状況に対応するために、前記制御回路が、前記しきい値の値を変更する切り替え機能を有することが望ましい。

図７は、強制オフ制御を行った場合の効果を説明する図である。図７（Ａ）はトランス２次側電流５０のピークが大きい場合、図７（Ｂ）はトランス２次側電流５０のピークが小さい場合を説明している。第１回路のスイッチング素子（Ｓ３又はＳ４）をオンする時間は同じであるが、トランス２次側電流５０の状況に応じて第１回路のスイッチング素子（Ｓ３又はＳ４）をオフするタイミングが変化しており、トランス２次側電流の値５２が一定となっている。このため、トランス２次側電流５０のピークのドリフトを防止することができ、出力が安定する。

（実施形態２）
図２は、本実施形態の双方向コンバータを説明する回路である。なお、コンデンサ（Ｃａ〜Ｃｄ）の接続は任意である。本実施形態では、主に第１の実施形態に係るコンバータと異なる構成及び動作について説明する。

本双方向コンバータは、前記第２回路の前記ブリッジ接続回路は、前記一方向性素子の全て（Ｄ５−Ｄ８）について並列コンデンサ（Ｃ５−Ｃ８）がそれぞれ並列に接続されたスイッチ素子（Ｑ５−Ｑ８）を含むスイッチング素子（Ｓ５−Ｓ８）がそれぞれ並列に接続され、前記第２回路のスイッチング素子（Ｓ５−Ｓ８）を上下アームとして第３端子（Ｔ３）と第４端子（Ｔ４）との間にそれぞれ並列に接続された第３レグ（２４）と第４レグ（２５）で構成されている。
前記制御回路は、前記第３又は第４レグの上アームの第２回路のスイッチング素子（Ｓ５，Ｓ７）と前記第４又は第３レグの下アームの第２回路のスイッチング素子（Ｓ８，Ｓ６）とを組にして交互にオンオフさせて前記第３、第４端子側から入力される直流を交流に変換させて前記第２回路から出力させ、前記組となる第２回路のスイッチング素子（Ｓ５＆Ｓ８，Ｓ７＆Ｓ６）を交互にオンオフ制御するにあたり、オン状態にある前記組となる前記第３又は第４レグの上アームの第２回路のスイッチング素子（Ｓ５又はＳ７）と前記第４又は第３レグの下アームの第２回路のスイッチング素子（Ｓ８又はＳ６）とのうち一方の前記第２回路のスイッチング素子（Ｓ５又はＳ６）を他方の前記第２回路のスイッチング素子（Ｓ８又はＳ７）より先にオフさせることを特徴とする。

第２の実施形態に係る双方向コンバータでは、双方向で動作させるため、第２回路は、第１回路と同様の構成になるようにする。このため、図２では、第２回路２２は、スイッチング素子を２つのレグの上下アームとした回路構造にする。また、第２回路２２のスイッチング素子Ｓ７，Ｓ８にも駆動信号を与えることからも、ここでは、制御回路２３とする。なお、第１回路１の第１レグ１２、第２レグ１３及び第２回路２２の第３レグ２４については、第１の実施形態で述べた図１に示す構成と同様である。また、図１と同様に、図２では、インダクタンス手段Ｌは、一次巻線１１ａ側に接続されているが、二次巻線１１ｂ側に接続させてもよい。

第１回路１から第２回路２２側へ電力を供給する場合、制御回路２３は、上記の実施形態１で述べた動作と同様に各スイッチ素子を動作させる。ただし、スイッチ素子（Ｑ７，Ｑ８）は常にオフとしておく。一方、第２回路２２から第１回路１側へ電力を供給する場合、制御回路２３は、上記の実施形態１で述べた動作に対してミラー的に各スイッチ素子を動作させる。具体的には、第２回路２２から第１回路１側へ電力を供給する場合、制御回路２３は、スイッチング素子（Ｓ７，Ｓ８）を実施形態１で述べたスイッチング素子（Ｓ１，Ｓ２）として、スイッチング素子（Ｓ５，Ｓ６）を実施形態１で述べたスイッチング素子（Ｓ３，Ｓ４）として、スイッチング素子（Ｓ３，Ｓ４）を実施形態１で述べたスイッチング素子（Ｓ５，Ｓ６）として動作させる。この場合、スイッチ素子（Ｑ１，Ｑ２）は常にオフとしておく。

本実施形態の双方向コンバータの制御回路２３は、第１回路１から第２回路２２側へ電力を供給する場合であればトランス１１の二次巻線１１ｂに流れる電流がゼロになる前に第１回路１のスイッチング素子（Ｓ３又はＳ４）を強制的にオフし、第２回路２２から第１回路１側へ電力を供給する場合であればトランス１１の一次巻線１１ａに流れる電流がゼロになる前に第２回路２２のスイッチング素子（Ｓ５又はＳ６）を強制的にオフする。

デジタル的に制御する場合、制御回路２３は、スイッチング素子（Ｓ３，Ｓ４，Ｓ５，Ｓ６）を切り替えるタイミングから、第１回路１から第２回路２２側へ電力を供給する場合であれば第１回路のスイッチング素子（Ｓ３又はＳ４）をオフする時刻を数１で計算し、第２回路２２から第１回路１側へ電力を供給する場合であれば第２回路２２のスイッチング素子（Ｓ５又はＳ６）をオフする時刻を数１で計算する。

アナログ的に制御する場合、制御回路２３は、第１回路１から第２回路２２側へ電力を供給する場合であればトランス１１の二次巻線１１ｂを流れる電流と閾値とを比較して第１回路のスイッチング素子（Ｓ３又はＳ４）をオフする指令を出し、第２回路２２から第１回路１側へ電力を供給する場合であればトランス１１の一次巻線１１ａを流れる電流と閾値とを比較して第２回路２２のスイッチング素子（Ｓ５又はＳ６）をオフする指令を出す。

本実施形態の双方向コンバータも、実施形態１で説明したスイッチの強制オフ制御を行うことで、逆回復時間と寄生容量充放電終了後の電流値５２を常に一定とすることができる。このため、トランス１１の出力側の巻線に流れる電流のピークのドリフトを防止することができ、出力が安定する。

（他の実施形態）
上記の第１、第２の実施形態では、制御回路３、２３は、第２回路の出力電圧検出手段１８、第１回路の出力電圧検出手段１９によって検出された電圧値が目標値に近づくようにしているが、用いる検出値は出力電流値や出力電力の他にこれらの組み合わせであってもよい。同様に入力側の電圧、電流又は電力の検出値が目標値に近づくようにしてもよい。なお、一般的に、電力の検出値としては、検出された電圧及び電流を乗算した演算値を用いる。上述の出力される電圧、電流もしくは電力の検出値又は入力される電圧、電流又は電力の検出値には、これらの値にある係数を乗除算したり、ある値を加減算等したりといった演算をして得られた値も含まれる。

Ｔ１・・・第１端子、Ｔ２・・・第２端子、Ｔ３・・・第３端子、Ｔ４・・・第４端子、
１・・・第１回路、２、２２・・・第２回路、３、２３・・・制御回路、１１・・・トラ
ンス、１２・・・第１レグ、１３・・・第２レグ、２４・・・第３レグ、２５・・・第４
レグ、１６、１７・・・コンデンサ、１８・・・第２回路の出力電圧検出手段、１９・・
・第１回路の出力電圧検出手段、Ｓ１〜Ｓ４・・・第１回路のスイッチング素子、Ｑ１〜
Ｑ４・・・スイッチ素子、Ｄ１〜Ｄ４・・・逆並列ダイオード、Ｃ１〜Ｃ４・・・並列コ
ンデンサ、Ｄ５〜Ｄ８・・・一方向性素子（逆並列ダイオード）、Ｓ５〜Ｓ８・・・第２
回路のスイッチング素子、Ｑ５〜Ｑ８・・・スイッチ素子、Ｃ５〜Ｃ８・・・並列コンデ
ンサ、Ｃａ〜Ｃｄ・・・第１〜第４コンデンサ、Ｌ・・・インダクタンス手段

Claims (5)

1. 一次巻線と二次巻線とを有するトランスと、
   逆並列ダイオードと並列コンデンサとがそれぞれ並列に接続されたスイッチ素子を有するスイッチング素子を上下アームとして第１端子と第２端子との間にそれぞれ並列に接続された第１レグと第２レグを有し、前記一次巻線側に接続される第１回路と、
   一方向性素子のブリッジ接続で構成されるブリッジ接続回路を有し、前記ブリッジ接続回路の整流出力側が第３端子及び第４端子に接続され、交流入力側が前記二次巻線側に接続される第２回路と、
   前記第１レグの上下アームの接続点側と前記第２レグの上下アームの接続点側との間に前記一次巻線を介して又は前記ブリッジ接続回路内で前記一方向性素子同士が同じ極性で直列に接続される接続点側と前記一方向性素子同士が同じ極性で直列に接続される他方の接続点側との間に前記二次巻線を介して接続されるインダクタンス手段と、
   前記第１又は第２レグの上アームのスイッチング素子と前記第２又は第１レグの下アームのスイッチング素子とを組にして交互にオンオフさせて前記第１、第２端子側から入力される直流を交流に変換させて前記第１回路から出力させ、前記組となるスイッチング素子を交互にオンオフ制御するにあたり、オン状態にある前記組となる前記第１又は第２レグの上アームのスイッチング素子と前記第２又は第１レグの下アームのスイッチング素子のうち一方の前記スイッチング素子を他方の前記スイッチング素子より先にオフさせる制御回路と、を備えたことを特徴とするコンバータであって、
   前記ブリッジ接続回路の一方向性素子の２つ又は全ては、スイッチ素子と並列コンデンサを並列接続して構成されるスイッチング素子がそれぞれ並列に接続され、
   前記制御回路は、
   前記第３及び第４端子間側から出力される電圧、電流もしくは電力の検出値又は前記第１及び第２端子間側から入力される電圧、電流又は電力の検出値が目標値に近づくように、前記組となる前記第１回路のスイッチング素子がオン状態にある期間に前記第１及び第２端子側から入力されるエネルギーを前記インダクタンス手段に蓄積させるように前記第２回路の一方のスイッチング素子を順方向に導通させ、前記先にオフさせる前記第１回路のスイッチング素子をオフする前に前記順方向に導通させていた前記第２回路のスイッチング素子をオフさせる昇圧動作を行っているときに、
   前記昇圧動作で前記先にオフさせる前記第１回路のスイッチング素子をオフするタイミングを前記トランスの前記二次巻線に流れる電流がゼロになる前であって、前記先にオフさせる前記第１回路のスイッチング素子より後にオフさせる前記第１回路のスイッチング素子をオンとしてから前記第１回路のスイッチング素子及び前記第２回路のスイッチング素子をオンオフ制御するタイミングから計算した時間ｔ１後とすることを特徴とするコンバータ。
2. 前記制御回路は、前記時間ｔ１を計算したときに前記時間ｔ１が予め設定されている下限値より小さくなった場合、前記時間ｔ１を前記下限値とすることを特徴とする請求項１に記載のコンバータ。
3. 一次巻線と二次巻線とを有するトランスと、
   逆並列ダイオードと並列コンデンサとがそれぞれ並列に接続されたスイッチ素子を有するスイッチング素子を上下アームとして第１端子と第２端子との間にそれぞれ並列に接続された第１レグと第２レグを有し、前記一次巻線側に接続される第１回路と、
   一方向性素子のブリッジ接続で構成されるブリッジ接続回路を有し、前記ブリッジ接続回路の整流出力側が第３端子及び第４端子に接続され、交流入力側が前記二次巻線側に接続される第２回路と、
   前記第１レグの上下アームの接続点側と前記第２レグの上下アームの接続点側との間に前記一次巻線を介して又は前記ブリッジ接続回路内で前記一方向性素子同士が同じ極性で直列に接続される接続点側と前記一方向性素子同士が同じ極性で直列に接続される他方の接続点側との間に前記二次巻線を介して接続されるインダクタンス手段と、
   前記第１又は第２レグの上アームのスイッチング素子と前記第２又は第１レグの下アームのスイッチング素子とを組にして交互にオンオフさせて前記第１、第２端子側から入力される直流を交流に変換させて前記第１回路から出力させ、前記組となるスイッチング素子を交互にオンオフ制御するにあたり、オン状態にある前記組となる前記第１又は第２レグの上アームのスイッチング素子と前記第２又は第１レグの下アームのスイッチング素子のうち一方の前記スイッチング素子を他方の前記スイッチング素子より先にオフさせる制御回路と、を備えたことを特徴とするコンバータであって、
   前記ブリッジ接続回路の一方向性素子の２つ又は全ては、スイッチ素子と並列コンデンサを並列接続して構成されるスイッチング素子がそれぞれ並列に接続され、
   前記制御回路は、
   前記二次巻線に流れる電流について、ゼロ以上且つ前記二次巻線に流れる電流の最大値以下のしきい値を有しており、前記二次巻線に流れる電流をモニタしており、
   前記第３及び第４端子間側から出力される電圧、電流もしくは電力の検出値又は前記第１及び第２端子間側から入力される電圧、電流又は電力の検出値が目標値に近づくように、前記組となる前記第１回路のスイッチング素子がオン状態にある期間に前記第１及び第２端子側から入力されるエネルギーを前記インダクタンス手段に蓄積させるように前記第２回路の一方のスイッチング素子を順方向に導通させ、前記先にオフさせる前記第１回路のスイッチング素子をオフする前に前記順方向に導通させていた前記第２回路のスイッチング素子をオフさせる昇圧動作を行っているときに、
   前記昇圧動作で前記先にオフさせる前記第１回路のスイッチング素子をオフするタイミングを前記トランスの前記二次巻線に流れる電流がゼロになる前であって、前記順方向に導通させていた前記第２回路のスイッチング素子をオフした後、前記二次巻線に流れる電流が減少して前記しきい値に達した時とすることを特徴とするコンバータ。
4. 前記制御回路は、前記しきい値の値を変更する切り替え機能を有することを特徴とする請求項３に記載のコンバータ。
5. 前記第２回路の前記ブリッジ接続回路は、前記一方向性素子の全てに前記スイッチング素子がそれぞれ並列に接続され、前記第２回路のスイッチング素子を上下アームとして前記第３端子と前記第４端子との間にそれぞれ並列に接続された第３レグと第４レグで構成され、
   前記制御回路は、前記第３又は第４レグの上アームの前記第２回路のスイッチング素子と前記第４又は第３レグの下アームの前記第２回路のスイッチング素子とを組にして交互にオンオフさせて前記第３、第４端子側から入力される直流を交流に変換させて前記第２回路から出力させ、前記組となる前記第２回路のスイッチング素子を交互にオンオフ制御するにあたり、オン状態にある前記組となる前記第３又は第４レグの上アームの前記第２回路のスイッチング素子と前記第４又は第３レグの下アームの前記第２回路のスイッチング素子とのうち一方の前記第２回路のスイッチング素子を他方の前記第２回路のスイッチング素子より先にオフさせることを特徴とする請求項１から請求項４のいずれかに記載のコンバータを備えた双方向コンバータ。

Images