JP6562237B2 - スイッチング電源装置 - Google Patents

スイッチング電源装置 Download PDF

Info

Publication number
JP6562237B2
JP6562237B2 JP2014071069A JP2014071069A JP6562237B2 JP 6562237 B2 JP6562237 B2 JP 6562237B2 JP 2014071069 A JP2014071069 A JP 2014071069A JP 2014071069 A JP2014071069 A JP 2014071069A JP 6562237 B2 JP6562237 B2 JP 6562237B2
Authority
JP
Japan
Prior art keywords
circuit
power supply
voltage
overload
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014071069A
Other languages
English (en)
Other versions
JP2015195639A (ja
Inventor
信彦 末松
信彦 末松
浩章 川真田
浩章 川真田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2014071069A priority Critical patent/JP6562237B2/ja
Publication of JP2015195639A publication Critical patent/JP2015195639A/ja
Application granted granted Critical
Publication of JP6562237B2 publication Critical patent/JP6562237B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

本発明は、スイッチング電源装置に関し、特に過負荷保護動作時の再起動に関するものである。
スイッチング電源装置は、負荷が短絡などにより過負荷状態になると、出力に過大な電流が流れることを防止し、また部品を破損から保護するため、過負荷保護回路を設けるのが一般的である。
過負荷保護回路は、出力電流が所定値を超えたら、スイッチング電源の動作を停止させ停止状態を保持することで、出力に過大な電流が流れることを防ぎ、部品を破損から保護する。負荷の短絡などは原因を取り除かないと復旧しないことが多いので、停止状態を保持するとで安全にスイッチング電源および負荷を保護する。しかし、負荷の急変時などでも、瞬時であるが過負荷状態になることがある。このとき停止状態を保持すると、復帰させるためには手動によるリセットが必要になる。
このため、特許文献1は、過負荷により非常停止したら、所定の時間経過後に自動的に再起動させる自動再起動機能を組み込んだ安定化電源装置を提案している。図5に特許文献1の回路構成図を示す。起動時に入力電圧で充電されるキャパシタ120の電圧を制御電源電圧とする安定化電源を使用し、制御電源電圧が所定しきい値に達したとき制御系に安定化電源の出力動作を開始させる起動回路130と、安定化電源の過負荷状態を検出する過負荷検出回路140と、過負荷検出時にキャパシタ120を放電させて制御電源電圧を一旦低下させた後に所定速度で回復させる電圧制御回路150とを設け、過負荷になると出力動作を停止させ、キャパシタ120を放電させて制御電源電圧を一旦は低下させる。その後、起動回路130を利用してこの制御電源電圧がそのしきい値まで所定速度で回復回復したとき安定化電源の出力動作を再開させる。これにより過負荷保護回路に安定化電源の自動再起動機能を賦与する。
特許文献1は、キャパシタ充電用の抵抗121によって制御電源電圧がしきい値まで回復するあいだ出力動作が停止する。このため、スイッチング動作が停止している時間はあらかじめ設定された固定時間となる。このスイッチング動作が停止している時間が短いと、自動的に再起動するとき部品が十分に冷却される前に出力動作を開始するので部品が過熱することがある。これを避けるため停止時間を長くすると、起動時の起動時間が長くなる。また、過負荷状態が終了してから正常な動作に復帰するまでの時間が長くなり応答性を低下させる。
特開平7−28532号公報
本発明は、スイッチング電源装置において、起動時間を長くすることなく、過負荷状態が解除させたときの正常動作への復帰を迅速に安全に行う事を目的とする。
この目的を達成するため、スイッチ素子をオンオフすることで第1の直流電圧を第2の
直流電圧にトランスを介して変換するスイッチング電源装置において、
前記スイッチ素子を第2の直流電圧に応じてオンオフする電源ICを備え、
前記電源ICは、Vcc端子と、起動回路と、起動制御回路と、過負荷保護回路と、遅
延回路と、の内部回路を有し、
前記Vcc端子に、外部のコンデンサが接続され、
前記起動回路は、スイッチング電源装置の起動時に前記第の直流電圧から、前記コン
デンサを定電流で充電し、
さらに前記コンデンサは、定常時には、前記トランスの制御巻線からダイオードを介し
、第1の電圧より低い第2の電圧以上の電圧で充電され
前記スイッチ素子に流れる電流が所定の値以上になると、
前記過負荷保護回路は、過負荷状態であることを記憶し、かつ過負荷状態であることを
記憶している期間は前記スイッチ素子のオンオフを停止させ、
前記電源ICの前記Vcc端子の電圧が第2の電圧以下になると、前記起動回路から前
記コンデンサが充電され、
前記電源ICの前記Vcc端子の電圧が上昇し、前記第1の電圧になると前記起動回路
からの前記コンデンサの充電を停止するとともに前記遅延回路を動作させ、
前記遅延回路は動作してから所定の遅延時間経過後に、前記過負荷保護回路が記憶した
過負荷状態をリセットさせることを特徴とする。
また、前記制御回路は、カウンタと、前記カウンタからの出力信号に応じて前記所定の
遅延時間を延長できる遅延回路を有し、前記過負荷保護回路は過負荷状態になると、過負
荷状態であることを記憶すると共に、過負荷保持信号を前記カウンタへ出力し、前記カウ
ンタは前記過負荷保持信号を計数し、計数した値に応じて前記遅延回路の前記遅延時間を
延長する。
また、前記過負荷保護回路は、前記過負荷保持信号の回数を計数した値が所定値を超え
ると、前記遅延回路の延長された前記遅延時間をこれ以上増加しない、あるいは、過負荷
状態のリセットをしない。
本発明のスイッチング電源回路は、過負荷保護回路が過負荷状態を検出し、これを記憶するとともにスイッチ素子のオンオフ動作を停止する。スイッチ素子のオンオフ動作が停止すると制御電源の電圧が低下し第2の電圧になると再起動するが、このとき、過負荷保護回路が記憶した過負荷状態を所定の遅延時間経過後にリセットするので、起動時間が遅延される。過負荷状態を検出しないときの通常の起動では、起動時間が延長されないので早く起動し、過負荷状態が継続しているときは起動時間を延長するので、過負荷時に十分な停止期間を確保できる。また、過負荷状態をカウントし、その回数に応じて遅延時間を延長する。過負荷状態が早く解除された場合は、遅延時間の延長が少ないので早く通常状態に復帰できる。
図1は本発明の実施例1を示す回路構成図である。 図2は本発明の実施例1の動作波形を示すタイムチャート図である。 図3は本発明の実施例2を示す回路構成図である。 図4は本発明の実施例3を示す回路構成図である。 図5は従来例の回路構成図である。
本発明の実施例1のスイッチング電源装置を図1に示す。直流電源Eのプラス側とトラ
ンスTの一次巻線Npは直列に接続され、トランスTの一次巻線Npの他端は電源IC1
のD端子に接続される。電源IC1のS端子は直流電源Eのマイナス側に接続される。ト
ランスTの2次巻線Nsと整流ダイオードDoおよび平滑コンデンサCoが直列に接続さ
れる。平滑コンデンサCoの両端には直流電源Eの電圧を変換した出力電圧が生成され負
荷に供給する。電源IC1のD端子はスイッチング素子FETのドレインに接続され、
S端子はスイッチング素子FET1の電流を検出する電流検出回路8を介してスイッチン
グ素子FET1のソースに接続される。
電源IC1は、StartUp端子、Vcc端子を備える。StartUp端子とVcc端子間には、抵抗R1、FETQ1、ダイオードD1からなる定電流回路と、定電流回路の動作および非動作を制御するスイッチQ2からなる起動回路2が接続される。起動回路2は起動時Vcc端子に接続された制御電源コンデンサCccを定電流で充電する。また、Vcc端子にはトランスTの補助巻線NcをダイオードDcを介して接続する。
Vcc端子には、Vcc端子電圧を監視して、第1の閾値Vth1を超えるとVok信号を出力し、第1の閾値より小さい第2の閾値Vth2以下になるとVok信号を出力しないコンパレータComp1を電源IC1の内部に備える。過負荷検出回路6からのOLP信号でセットされOLP信号を保持し、Vok信号が停止するとリセットされるフリップフロップFF1を備える。フリップフロップFF1の出力は起動回路2のスイッチQ2のゲートに入力され、起動回路2の起動および停止を制御する。また、Vok信号が出力されたいときは起動回路2、起動制御回路3、過負荷保護回路4以外は電源の供給を停止し動作しない。
電源IC1は、また、電流検出回路8からの電流信号が所定値以上になると、過負荷信号OLPを出力する過負荷検出回路6と、過負荷信号OLPを保持し、過負荷保持信号OLP−Lを出力するフリップフロップFF2とからなる過負荷保護回路4を備える。さらに、出力電圧を検出し基準電圧と比較しその差電圧を出力する電圧検出回路10、電圧検出回路からの差電圧と電流検出回路からのスイッチング素子FET1の電流に基づいて電圧制御信号を出力する電圧制御回路、および電圧制御信号に応じてデューティを調整したパルスを出力しスイッチング素子のオンオフを制御する発振回路7を備える。
また、過負荷保護回路4はフリップフロップFF1の出力QがローでありVok信号がハイの時ワンショット回路を起動しフリップフロップFF2をリセットする。過負荷保護回路4はさらにアンド回路AND1を備える。アンド回路AND1はVok信号が出力され過負荷保持信号OLP-Lが出力されていないとき発振回路7を動作させる。
このように構成された実施例1のスイッチング電装置は以下のように動作する。
図1を用いて定常時の動作を説明する。定常時は、制御巻線Ncに発生する電圧でVc
c端子は第2の閾値Vth以上の電圧が供給されるので、コンパレータComp1の出
力はハイとなり、それぞれの回路には電源が供給される。定常時は過負荷検出回路6から
の信号OLPは出力されないので、フリップフロップFF1の出力Qはローとなりノット
回路INV1はハイを出力するので、アンド回路AND1の出力はハイになり発振回路7
は発振を継続する。スイッチング電源装置の出力電圧に接続されたVs端子から電圧検出
回路10で出力電圧と基準電圧を比較しその差電圧を電圧制御回路9へ出力する。電圧制
御回路9は、差電圧と電流検出回路8で検出されたスイッチング素子FET1電流に基づ
いて電圧制御信号を生成する。電圧制御信号は発振回路7へ送られ、発振回路7では電圧
制御信号に応じたパルスを生成し、スイッチング素子FET1をオンオフ制御する。
過負荷検出回路6が過負荷を検出すると間欠動作モードになる。間欠動作モードの動作を図1及び図2を用いて説明する。なお、図2はスイッチング素子FET1の電流、過負荷信号OLP、過負荷保持信号OLP−L、発振回路7の動作を制御するアンド回路AND1の出力、Vcc端子電圧を監視するコンパレータComp1が出力する信号Vok、Vcc端子の電圧であるVcc、起動制御回路3のフリップフロップFF1の出力Q、フリップフロップFF1のリセット信号を生成するワンショットを制御するアンド回路AND2の出力、ワンショットの入力、ワンショットの出力を表す。
時刻t1において電流検出回路8から出力されるスイッチング素子FET1の電流が所
定値を超えると過負荷検出回路6は時刻t2にて過負荷信号OLPを出力する。期間t1
からt2は、起動時に負荷に過大な電流が流れないにもかかわらずスイッチング素子に過
大な電流が流れるとき過負荷状態であると誤検出することを避けるため、図示しないソフ
トスタート回路が動作する時間より長く設定すると良い。過負荷信号OLPがフリップフ
ロップFF2のセット端子Sに入力されると、フリップフロップFF2はセットされ出力
Qがハイになり過負荷保持信号OLP−が出力される。ノット回路INV3を介してア
ンド回路AND1にローが入力され、アンド回路AND1の出力はローになるので、発振
回路7は停止する。発振回路7が停止すると、スイッチング素子FET1はオンオフを停
止するので、制御巻線Ncには電圧が発生せず、制御電源コンデンサCccは電源IC1
の内部で消費される電流によって放電し、Vcc端子の電圧は低下する。また、フリップ
フロップFF1のセット端子Sに過負荷信号OLPが入力され、フリップフロップFF1
の出力Qはハイになる。フリップフロップFF1の出力Qは起動回路2のスイッチQ2に
接続されるので、起動回路2が動作し制御電源コンデンサCccに電流を流す。しかし、
起動回路2の電流は電源IC1の内部による消費電流より小さく設定するので、制御電源
コンデンサCccは充電されず、Vcc端子の電圧が上昇することはない。
時刻t3になると、Vcc端子の電圧が第2の閾値Vth2以下となり、コンパレータComp1の出力Vokはローを出力する。このとき、起動回路2、起動制御回路3、過負荷保護回路4以外の回路は電源供給を遮断するので、電源IC1の内部回路による消費電流は起動回路2の電流より小さくなり、制御電源コンデンサCccは充電される。
Vcc端子電圧が上昇し、時刻t4にてVcc端子の電圧Vccが第1の閾値Vth1になると、コンパレータComp1の出力Vokがローからハイに切り換わる。すると、電源IC1の内部回路は電源を供給され動作を開始する。また、コンパレータComp1に接続されたフリップフロップFF1のリセット端子Rに信号Vokが入力されるので、フリップフロップFF1はリセットされ出力Qはローになり、起動回路2は停止する。さらに、フリップフロップFF1の出力Qに接続されたノット回路INV1がハイを出力するので、フリップフロップFF1の出力QとコンパレータComp1の出力が入力されるアンド回路AND2の出力はハイになり、抵抗R3、コンデンサC1、ダイオードD2からなる遅延回路5が動作する。
遅延回路5は抵抗R3,コンデンサC1の時定数で決まる時間だけ信号を遅延させた後、時刻t5においてワンショットに信号を出力する。このときワンショットは所定の時間パルスを出力する。ワンショットの出力はフリップフロップFF2のリセット端子Rに接続されるので、フリップフロップFF2はリセットされ出力QはローとなりOLP−Lは出力されない。すると、ノット回路INV3を介してアンド回路AND1の入力にはハイが入力される。アンド回路AND1の他方の入力はVok信号が接続されるのでアンド回路AND1の出力はハイになり発振回路7が動作を開始し、スイッチング素子FET1は発振回路7の出力に基づいてオンオフする。
このとき、まだ負荷が過負荷状態のときは、電流検出回路8から出力されるスイッチング素子FET1の電流が所定値を超えるので過負荷保護回路4は時刻t6にて再び過負荷信号OLPを出力する。以降t2からの動作を繰り返し、電流検出回路8から出力されるスイッチング素子FET1の電流が所定値を超えなくなるまで継続する。
以上のように動作するので、本発明の実施例1では、負荷が過負荷状態が継続するときは再起動時の停止時間を遅延回路が生成する遅延時間だけ長く停止する。本発明は過負荷信号が保持されているときだけ停止時間を延長するので、通常の電源投入による起動では起動時間を延長することが無い。過負荷状態における停止時間を設定できるので、通常の電源投入による起動に影響を与えることなく、部品温度の上昇を抑制できる。
また、実施例1では、遅延回路に積分回路を使用したが、論理回路の応答遅れを等を利用した遅延回路であっても良い。
本発明の実施例2を図3に示す。実施例1に対して、フリップフロップFF3およびFF4で構成されるカウンタを追加し、過負荷保持信号OLP−Lをカウントする。また、遅延回路51は、遅延回路5のコンデンサC1の代わりに、スイッチQ51とコンデンサC51とからなる直列回路とスイッチQ52とコンデンサC52とからなる直列回路を追加し、フリップフロップFF3の出力QでスイッチQ51をオンオフし、フリップフロップFF4の出力QでスイッチQ52をオンオフする。
実施例2は、過負荷保持信号OLP-Lが1回の場合はフリップフロップFF3の出力Qはハイ、フリップフロップFF4の出力Qはローを出力するので、スイッチQ51がオンしスイッチQ52がオフすることから、遅延時間は抵抗R3とコンデンサC1の時定数で決まる。同様に過負荷保持信号OLP-Lが2回の場合はフリップフロップFF3の出力Qはロー、フリップフロップFF4の出力Qはハイを出力するので、遅延時間は抵抗R3とコンデンサC2の時定数で決まる。過負荷保持信号OLP-Lが3回の場合はフリップフロップFF3の出力Qはハイ、フリップフロップFF4の出力Qはハイを出力するので、遅延時間は抵抗R3とコンデンサC1およびC2の時定数で決まる。コンデンサC2の容量をC1より大きくすれば、遅延回路51の遅延時間は過負荷保持信号OLP-Lが出力された回数に応じて遅延時間を延長できる。つまりスイッチング電源装置の再起動時の停止時間を再起動の回数に応じて延長することができる。
なお、図3に示す内部Regイニシャライズ回路は、スイッチング電源装置に直流電源Eが投入されたとき、電源IC1の内部回路を初期化するための回路であり、フリップフロップFF3および4はこのときリセットされる。
実施例2は過負荷保持信号OLP-Lが3回入力されるとフリップフロップFF3およびFF4の出力がハイになりナンド回路NAND1の出力はローになり過負荷保持信号OLP-Lが伝達されなくなるのでこれ以上遅延時間を延長することはない。また、実施例2は3回であるが、フリップフロップを追加しカウンタの出力数を増やし、スイッチQ51とコンデンサC51とからなる直列回路と同様のスイッチとコンデンサの直列回路を増やすことで、遅延時間の延長回数を増やすことができる。
また、遅延回路にデジタルタイマー回路を使用し、カウンタの出力に基づいてタイマー回路の遅延時間を設定しても良い。
本発明の実施例3を図4に示す。実施例2に対して、フリップフロップFF5を追加し、入力TをフリップフロップFF4の出力Qに接続し、アンド回路AND2を3入力アンド回路AND52とし、フリップフロップFF5の反転出力をアンド回路AND52の入力に接続した。
過負荷保持信号OLP-Lが4回カウントされると、フリップフロップFF4の反転出力がローになり、アンド回路AND52の出力がローになり、ワンショットに信号が伝わらないので、フリップフロップFF2はリセットされない。過負荷保持信号OLP−Lがリセットされないので発振回路7は動作せず、スイッチング電源装置は停止する。
なお、図3に示す内部Regイニシャライズ回路は、スイッチング電源装置に直流電源Eが投入されたとき、電源IC1の内部回路を初期化するための回路であり、フリップフロップFF3およびFF4、FF5はこのときリセットされる。
スイッチング電源装置を安全に過負荷から保護する用途に適用できる。
1 電源IC
2 起動回路
3 起動制御回路
4 過負荷保護回路
5、51 遅延回路
6 過負荷検出回路
7 発振回路
8 電流検出回路
9 電圧制御回路
10 電圧検出回路
E 直流電源
R1、R2、R3 抵抗
C1、C51、C52 コンデンサ
Co、Ccc コンデンサ
T トランス
D1、D2、Dc、Do ダイオード
FET1 スイッチング素子
Q1 FET
Q2、Q51、Q52 スイッチ
AND1、AND2、AND52 アンド回路
INV1、INV2 ノット回路
Comp1 コンパレータ
FF1、FF2、FF3、FF4、FF5 フリップフロップ

Claims (4)

  1. スイッチ素子をオンオフすることで第1の直流電圧を第2の直流電圧にトランスを介し
    て変換するスイッチング電源装置において、
    前記スイッチ素子を第2の直流電圧に応じてオンオフする電源ICを備え、
    前記電源ICは、Vcc端子と、起動回路と、起動制御回路と、過負荷保護回路と、遅
    延回路と、の内部回路を有し、
    前記Vcc端子に、外部のコンデンサが接続され、
    前記起動回路は、スイッチング電源装置の起動時に前記第の直流電圧から、前記コン
    デンサを定電流で充電し、
    さらに前記コンデンサは、定常時には、前記トランスの制御巻線からダイオードを介し
    、第1の電圧より低い第2の電圧以上の電圧で充電され
    前記スイッチ素子に流れる電流が所定の値以上になると、
    前記過負荷保護回路は、過負荷状態であることを記憶し、かつ過負荷状態であることを
    記憶している期間は前記スイッチ素子のオンオフを停止させ、
    前記電源ICの前記Vcc端子の電圧が第2の電圧以下になると、前記起動回路から前
    記コンデンサが充電され、
    前記電源ICの前記Vcc端子の電圧が上昇し、前記第1の電圧になると前記起動回路
    からの前記コンデンサの充電を停止するとともに前記遅延回路を動作させ、
    前記遅延回路は動作してから所定の遅延時間経過後に、前記過負荷保護回路が記憶した
    過負荷状態をリセットさせることを特徴とするスイッチング電源装置。
  2. 前記過負荷保護回路は、さらに、前記過負荷状態を記憶した回数を計数し、計数した値
    に応じて前記遅延時間を延長することを特徴とする請求項1に記載のスイッチング電源装
    置。
  3. 前記過負荷保護回路は、過負荷状態を記憶した回数を計数した値が所定値を超えると、
    前記遅延時間を延長しないことを特徴とする請求項2に記載のスイッチング電源装置。
  4. 前記過負荷保護回路は、過負荷状態を記憶した回数を計数した値が所定値を超えると、
    過負荷状態のリセットをしないことを特徴とする請求項2に記載のスイッチング電源装置

JP2014071069A 2014-03-31 2014-03-31 スイッチング電源装置 Expired - Fee Related JP6562237B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014071069A JP6562237B2 (ja) 2014-03-31 2014-03-31 スイッチング電源装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014071069A JP6562237B2 (ja) 2014-03-31 2014-03-31 スイッチング電源装置

Publications (2)

Publication Number Publication Date
JP2015195639A JP2015195639A (ja) 2015-11-05
JP6562237B2 true JP6562237B2 (ja) 2019-08-21

Family

ID=54434255

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014071069A Expired - Fee Related JP6562237B2 (ja) 2014-03-31 2014-03-31 スイッチング電源装置

Country Status (1)

Country Link
JP (1) JP6562237B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017153318A (ja) * 2016-02-26 2017-08-31 サンケン電気株式会社 スイッチング電源用半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11178193A (ja) * 1997-12-10 1999-07-02 Matsushita Electric Ind Co Ltd 電源装置
JP4923864B2 (ja) * 2006-08-28 2012-04-25 サンケン電気株式会社 スイッチング電源装置
JP5141438B2 (ja) * 2008-08-06 2013-02-13 富士電機株式会社 スイッチング電源装置

Also Published As

Publication number Publication date
JP2015195639A (ja) 2015-11-05

Similar Documents

Publication Publication Date Title
KR100904121B1 (ko) 스위칭 전원 장치
CN109687398B (zh) 开关电源电路
US7760478B2 (en) Control circuit with short-circuit protection for current sense terminal of power converters
JP7193709B2 (ja) スイッチング電源制御用半導体装置およびac-dcコンバータ
CN106602879B (zh) 具有半桥节点的dc-dc转换器、用于其的控制器以及控制其的方法
US9520791B2 (en) Power controller with multi-function pin and power supply using the same
JP2009100498A (ja) スイッチング電源装置
JP2010279188A (ja) 過電流保護回路
KR20170123275A (ko) Dcdc 컨버터
JPH07123711A (ja) スイッチング電源の過負荷・短絡保護回路
JP2007159316A (ja) スイッチングレギュレータ及びスイッチングレギュレータの制御回路
JP2018148676A (ja) スイッチング電源制御用半導体装置
JP5289923B2 (ja) スイッチング電源
JP6562237B2 (ja) スイッチング電源装置
JP5566655B2 (ja) スイッチング電源
JP2005328671A (ja) スイッチングレギュレータ
JP6561484B2 (ja) スイッチング電源装置
JP2006352976A (ja) スイッチング電源用半導体装置
JP2005328589A (ja) スイッチングレギュレータ制御回路及びスイッチングレギュレータ
JP7314783B2 (ja) スイッチング制御回路、電源回路
JP5566656B2 (ja) スイッチング電源
JP6935137B2 (ja) スイッチング電源装置
JP2004326273A (ja) 電源短絡保護回路
JP2017153318A (ja) スイッチング電源用半導体装置
JP6896352B2 (ja) 車載電源制御装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180806

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190627

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190710

R150 Certificate of patent or registration of utility model

Ref document number: 6562237

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees