JP6561723B2 - 半導体装置および電力変換装置 - Google Patents

Description

本発明は、半導体装置および電力変換装置に関する。

半導体装置（半導体デバイス、半導体素子）には、一般的に、各々が回路素子として機能する複数のセルが構成されている。これらのセルは、相互に同一形状を成し、規則的に配置されている。例えば、電力制御に用いられる半導体装置は、１つの半導体基板の上に同一形状を成す複数のセルを備え、これらのセルは、配線によって並列に接続されている。このような複数のセルを並列動作させることによって、より大きな電力を制御することが可能となる。

半導体装置としては、トレンチ（溝部）にゲート電極を形成したトレンチゲート構造を有する縦型トランジスタが知られている。このような縦型トランジスタにおいても、一般的に、複数のセルが構成されている。

トレンチゲート構造を有する縦型トランジスタにおいてオン抵抗を低減する技術としては、トレンチ幅を微細化することによって単位面積あたりのゲート幅をより大きく確保することが考えられる。これによって、電流経路となる単位面積あたりのチャネル領域が増えるため、オン抵抗を低減できると考えられていた。

特開平９−１９９７２４号公報 特開２００８−２２６９１４号公報

しかしながら、本発明者によれば、トレンチゲート構造を有する縦型トランジスタにおいて、トレンチ幅を微細化することによって単位面積あたりのチャネル領域を増大させたとしても、１つのトレンチを挟んで形成される２つのチャネル領域間の距離が縮まることによって、トレンチ底部の下方において電流が集中して流れにくくなり、その結果、かえってオン抵抗が増加する場合があるという結果を得た。そのため、トレンチゲート構造を有する縦型トランジスタにおいて、オン抵抗を低減できる技術が望まれていた。

本発明は、上述の課題の少なくとも一部を解決し、以下の形態として実現できる。
［形態１］トレンチゲート構造を有する縦型トランジスタであって、面方向に広がる基板と、前記基板より上に位置し、ｎ型およびｐ型のうち一方の特性を有する第１の半導体層と、前記第１の半導体層の上に位置し、ｎ型およびｐ型のうち前記一方の特性とは異なる他方の特性を有する第２の半導体層と、前記第２の半導体層の上に位置し、前記一方の特性を有する第３の半導体層と、前記第３の半導体層から前記第２の半導体層を貫通し前記第１の半導体層にまで落ち込んだトレンチと、前記トレンチの表面を覆う絶縁膜とを備え、同一形状を成す複数のセルが前記面方向へと規則的に並ぶ構造を有し、前記面方向に直交する厚さ方向に１つの前記セルにおける前記トレンチの底部を投影した第１の面積は、前記厚さ方向に１つの前記セルの全体を投影した第２の面積の２５％以上８０％以下であり、前記第１、第２および第３の半導体層の結晶構造は、六方晶であり、前記第１、第２および第３の半導体層は、窒化ガリウム（ＧａＮ）から主に成り、前記トレンチの前記面方向の幅は、３．０μｍ以上であり、電界効果トランジスタである、縦型トランジスタ。

（１）本発明の一形態は、半導体装置を提供する。この半導体装置は、面方向に広がる基板と；前記基板より上に位置し、ｎ型およびｐ型のうち一方の特性を有する第１の半導体層と；前記第１の半導体層の上に位置し、ｎ型およびｐ型のうち前記一方の特性とは異なる他方の特性を有する第２の半導体層と；前記第２の半導体層の上に位置し、前記一方の特性を有する第３の半導体層と；前記第３の半導体層から前記第２の半導体層を貫通し前記第１の半導体層にまで落ち込んだトレンチと；前記トレンチの表面を覆う絶縁膜とを備え、同一形状を成す複数のセルが前記面方向へと規則的に並ぶ構造を有し、前記面方向に直交する厚さ方向に１つの前記セルにおける前記トレンチの底部を投影した第１の面積は、前記厚さ方向に１つの前記セルの全体を投影した第２の面積の２５％以上８０％以下である。この形態によれば、第３の半導体層の領域のうちトレンチの底部の下方に位置する領域において、第２の半導体層に形成されるチャネルから流れる電流を十分に分散させることができる。その結果、半導体装置においてオン抵抗を低減できる。

（２）上述した半導体装置において、前記第１の面積は、前記第２の面積の３３％以上８０％以下であってもよい。この形態によれば、半導体装置においてオン抵抗をさらに低減できる。

（３）上述した半導体装置において、前記第１の面積は、前記第２の面積の５０％以上７５％以下であってもよい。この形態によれば、半導体装置においてオン抵抗をいっそう低減できる。

（４）上述した半導体装置において、前記厚さ方向から見た前記セルの形状は、長方形であってもよい。この形態によれば、長方形のセルを有する半導体装置においてオン抵抗を低減できる。

（５）上述した半導体装置において、前記厚さ方向から見た前記セルの形状は、正六角形であってもよい。この形態によれば、正六角形のセルを有する半導体装置においてオン抵抗を低減できる。

（６）上述した半導体装置において、前記半導体装置は、電界効果トランジスタであってもよい。この形態によれば、電界効果トランジスタにおいてオン抵抗を低減できる。

（７）上述した半導体装置において、前記第１、第２および第３の半導体層の結晶構造は、六方晶であってもよい。この形態によれば、六方晶系の半導体層を備える半導体装置においてオン抵抗を低減できる。

（８）上述した半導体装置において、前記第１、第２および第３の半導体層は、炭化ケイ素（ＳｉＣ）および窒化ガリウム（ＧａＮ）の一方から主に成ってもよい。この形態によれば、これらの化合物から成る半導体層を備える半導体装置においてオン抵抗を低減できる。

本発明は、半導体装置以外の種々の形態で実現でき、例えば、上記形態の半導体装置を備える電力変換装置、上記形態の半導体装置を製造する製造方法、ならびに、その製造方法を実施する製造装置などの形態で実現できる。

本願発明によれば、第３の半導体層の領域のうちトレンチの底部の下方に位置する領域において、チャネル領域から流れる電流を十分に分散させることができる。その結果、半導体装置においてオン抵抗を低減できる。

半導体装置の構成を模式的に示す断面図である。 面積比と電流比との関係を評価したシミュレーション結果を示す表である。 面積比と電流比との関係を評価した結果を示すグラフである。 面積比が０．１７である半導体装置における電流密度のシミュレーション結果を示す説明図である。 面積比が０．３３である半導体装置における電流密度のシミュレーション結果を示す説明図である。 面積比が０．５０である半導体装置における電流密度のシミュレーション結果を示す説明図である。 面積比が０．６７である半導体装置における電流密度のシミュレーション結果を示す説明図である。 第２実施形態における半導体装置を示す説明図である。 電力変換装置の構成を示す説明図である。

Ａ．第１実施形態
図１は、半導体装置１００の構成を模式的に示す断面図である。図１には、相互に直交するＸＹＺ軸が図示されている。図１のＸＹＺ軸のうち、Ｘ軸は、図１の紙面左から紙面右に向かう軸である。＋Ｘ軸方向は、紙面右に向かう方向であり、−Ｘ軸方向は、紙面左に向かう方向である。図１のＸＹＺ軸のうち、Ｙ軸は、図１の紙面手前から紙面奥に向かう軸である。＋Ｙ軸方向は、紙面奥に向かう方向であり、−Ｙ軸方向は、紙面手前に向かう方向である。図１のＸＹＺ軸のうち、Ｚ軸は、図１の紙面下から紙面上に向かう軸である。＋Ｚ軸方向は、紙面上に向かう方向であり、−Ｚ軸方向は、紙面下に向かう方向である。図１のＸＹＺ軸は、他の図のＸＹＺ軸に対応する。

半導体装置１００は、トレンチゲート構造を有する縦型トランジスタである。本実施形態では、半導体装置１００は、電界効果トランジスタ（ＦＥＴ）の１つである縦型トレンチＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。本実施形態では、半導体装置１００は、電力制御に用いられ、パワーデバイスとも呼ばれる。本実施形態では、半導体装置１００は、化合物半導体の１つである窒化ガリウム（ＧａＮ）を用いて形成されたＧａＮ系の半導体装置である。

半導体装置１００は、基板１１０と、ｎ型半導体層１２０と、ｐ型半導体層１３０と、ｎ型半導体層１４０とを備える。半導体装置１００は、各半導体層に形成された構造として、トレンチ１５２およびリセス１５６を有する。半導体装置１００は、更に、絶縁膜１６０と、制御電極であるゲート電極１７２と、第１の電極であるソース電極１７４と、第２の電極であるｐボディ電極１７６と、第３の電極であるドレイン電極１７８とを備える。

半導体装置１００の基板１１０は、面方向（Ｘ軸方向およびＹ軸方向）に広がる板状を成す半導体である。本実施形態では、基板１１０は、窒化ガリウム（ＧａＮ）から主に成る。本明細書の説明において、「窒化ガリウム（ＧａＮ）から主に成る」とは、モル分率において窒化ガリウム（ＧａＮ）を９０％以上含有することを意味する。本実施形態では、基板１１０の結晶構造は、六方晶である。本実施形態では、基板１１０は、ｎ型の特性を有するｎ型半導体である。本実施形態では、基板１１０は、ケイ素（Ｓｉ）をドナー元素として含有する。本実施形態では、基板１１０に含まれるケイ素（Ｓｉ）濃度の平均値は、約１．０×１０¹⁸ｃｍ^-3である。基板１１０の厚さ（Ｚ軸方向の長さ）は、１００μｍ以上５００μｍ以下が好ましく、本実施形態では、約３００μｍである。

半導体装置１００のｎ型半導体層１２０は、ｎ型の特性を有する半導体である。ｎ型半導体層１２０は、基板１１０より上に位置する。本実施形態では、ｎ型半導体層１２０は、基板１１０の＋Ｚ軸方向側に位置する。本実施形態では、ｎ型半導体層１２０は、面方向（Ｘ軸方向およびＹ軸方向）に広がる。本実施形態では、ｎ型半導体層１２０は、窒化ガリウム（ＧａＮ）から主に成る。本実施形態では、ｎ型半導体層１２０の結晶構造は、六方晶である。本実施形態では、ｎ型半導体層１２０は、ケイ素（Ｓｉ）をドナー元素として含有する。本実施形態では、ｎ型半導体層１２０に含まれるケイ素（Ｓｉ）濃度の平均値は、約８．０×１０¹⁵ｃｍ^-3である。本実施形態では、ｎ型半導体層１２０の厚さ（Ｚ軸方向の長さ）は、約１２μｍである。本実施形態では、ｎ型半導体層１２０は、有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）を用いたエピタキシャル成長によって基板１１０の上に形成された半導体である。

半導体装置１００のｐ型半導体層１３０は、ｐ型の特性を有する半導体である。ｐ型半導体層１３０は、ｎ型半導体層１２０の上に位置する。本実施形態では、ｐ型半導体層１３０は、ｎ型半導体層１２０の＋Ｚ軸方向側に位置する。本実施形態では、ｐ型半導体層１３０は、面方向（Ｘ軸方向およびＹ軸方向）に広がる。本実施形態では、ｐ型半導体層１３０は、窒化ガリウム（ＧａＮ）から主に成る。本実施形態では、ｐ型半導体層１３０の結晶構造は、六方晶である。本実施形態では、ｐ型半導体層１３０は、マグネシウム（Ｍｇ）をアクセプタ元素として含有する。本実施形態では、ｐ型半導体層１３０に含まれるマグネシウム（Ｍｇ）濃度の平均値は、約４．０×１０¹⁸ｃｍ^-3である。本実施形態では、ｐ型半導体層１３０の厚さ（Ｚ軸方向の長さ）は、約０．５μｍである。本実施形態では、ｐ型半導体層１３０は、有機金属気相成長法（ＭＯＣＶＤ）を用いたエピタキシャル成長によってｎ型半導体層１２０の上に形成された半導体である。

半導体装置１００のｎ型半導体層１４０は、ｎ型の特性を有する半導体である。ｎ型半導体層１４０は、ｐ型半導体層１３０の上に位置する。本実施形態では、ｎ型半導体層１４０は、ｐ型半導体層１３０の＋Ｚ軸方向側に位置する。本実施形態では、ｎ型半導体層１４０は、面方向（Ｘ軸方向およびＹ軸方向）に広がる。本実施形態では、ｎ型半導体層１４０は、窒化ガリウム（ＧａＮ）から主に成る。本実施形態では、ｎ型半導体層１４０の結晶構造は、六方晶である。本実施形態では、ｎ型半導体層１４０は、ケイ素（Ｓｉ）をドナー元素として含有する。本実施形態では、ｎ型半導体層１４０に含まれるケイ素（Ｓｉ）濃度の平均値は、約１．０×１０¹⁸ｃｍ^-3である。本実施形態では、ｎ型半導体層１４０の厚さ（Ｚ軸方向の長さ）は、約０．２μｍである。本実施形態では、ｎ型半導体層１４０は、有機金属気相成長法（ＭＯＣＶＤ）を用いたエピタキシャル成長によってｐ型半導体層１３０の上に形成された半導体である。

半導体装置１００のトレンチ１５２は、ｎ型半導体層１４０からｐ型半導体層１３０を貫通しｎ型半導体層１２０にまで落ち込んだ溝部である。本実施形態では、トレンチ１５２の深さ（Ｚ軸方向の長さ）は、約０．９μｍである。本実施形態では、トレンチ１５２は、各半導体層に対するドライエッチングによって形成された構造である。

半導体装置１００のリセス１５６は、ｎ型半導体層１４０を貫通しｐ型半導体層１３０にまで達する凹部である。本実施形態では、リセス１５６は、各半導体層に対するドライエッチングによって形成された構造である。

半導体装置１００の絶縁膜１６０は、電気絶縁性を有する膜である。絶縁膜１６０は、トレンチ１５２の表面を覆う。本実施形態では、絶縁膜１６０は、トレンチ１５２の内側から外側にわたって形成されている。本実施形態では、絶縁膜１６０は、二酸化ケイ素（ＳｉＯ_２）から主に成る。本実施形態では、絶縁膜１６０の膜厚は、約０．０５μｍである。

半導体装置１００のゲート電極１７２は、絶縁膜１６０を介してトレンチ１５２の内側に形成された制御電極である。本実施形態では、ゲート電極１７２は、トレンチ１５２の内側に加え、トレンチ１５２の外側にわたって形成されている。本実施形態では、ゲート電極１７２は、アルミニウム（Ａｌ）から主に成る。ゲート電極１７２に電圧が印加された場合、ｐ型半導体層１３０に反転層が形成され、この反転層がチャネルとして機能することによって、ソース電極１７４とドレイン電極１７８との間に導通経路が形成される。

半導体装置１００のソース電極１７４は、ｎ型半導体層１４０にオーミック接触する第１の電極である。本実施形態では、ソース電極１７４は、ｐボディ電極１７６の上からｎ型半導体層１４０の上にわたって形成されている。本実施形態では、ソース電極１７４は、ｎ型半導体層１４０側から順に、チタン（Ｔｉ）から主に成る層と、アルミニウム（Ａｌ）から主に成る層と、パラジウム（Ｐｄ）から主に成る層とを積層した積層電極である。

半導体装置１００のｐボディ電極１７６は、ｐ型半導体層１３０にオーミック接触する第２の電極である。本実施形態では、ｐボディ電極１７６は、リセス１５６の内側に形成されている。本実施形態では、ｐボディ電極１７６は、パラジウム（Ｐｄ）から主に成る。

半導体装置１００のドレイン電極１７８は、基板１１０の−Ｚ軸方向側の表面にオーミック接触する第３の電極である。本実施形態では、ドレイン電極１７８は、基板１１０側から順に、チタン（Ｔｉ）から主に成る層と、アルミニウム（Ａｌ）から主に成る層とを積層した積層電極である。

半導体装置１００は、同一形状を成す複数のセルＣＬが面方向（Ｘ軸方向およびＹ軸方向の少なくとも一方）へと規則的に並ぶ構造を有する。本実施形態では、半導体装置１００は、Ｙ軸方向へと直線状に延びた長方形を成す複数のセルＣＬがＸ軸方向へと規則的に並ぶ構造を有する。本実施形態では、セルＣＬの基準点同士の間隔であるセルピッチＰｃは、約１２μｍである。

半導体装置１００においてオン抵抗を低減する観点から、１つのセルＣＬにおけるトレンチ１５２の底部をＺ軸方向に投影した面積Ａ１は、１つのセルＣＬの全体をＺ軸方向に投影した面積Ａ２の２５％以上８０％以下であることが好ましく、３３％以上８０％以下であることがさらに好ましく、５０％以上７５％以下であることがいっそう好ましい。すなわち、面積比Ａ１／Ａ２は、０．２５以上０．８０以下であることが好ましく、０．３３以上０．８０以下であることがさらに好ましく、０．５０以上０．７５以下であることがいっそう好ましい。

本実施形態では、面積Ａ１は、Ｘ軸方向におけるトレンチ１５２の底部のトレンチ幅Ｌｔにセル長さＬｙを乗算したＬｔ×Ｌｙとなる。本実施形態では、面積Ａ２は、Ｙ軸方向におけるセルＣＬのセル長さＬｙにセルピッチＰｃを乗算したＰｃ×Ｌｙとなる。本実施形態では、面積比Ａ１／Ａ２は、セルピッチＰｃに対するトレンチ幅Ｌｔの比Ｌｔ／Ｐｃに等しい。

図２は、面積比Ａ１／Ａ２と電流比との関係を評価したシミュレーション結果を示す表である。本発明者は、トレンチ幅Ｌｔが異なる複数の半導体装置に対して、ドレイン電圧０．５Ｖおよびゲートバイアス電圧２５Ｖを印加した場合にソース電極１７４とドレイン電極１７８との間に流れる電流を、シミュレーションによって確認した。各シミュレーションモデルの仕様は、トレンチ幅Ｌｔが異なる点を除き、上述した実施形態と同様である。各シミュレーションモデルのセルピッチＰｃは、１２μｍである。図２の電流比は、面積比Ａ１／Ａ２が０．１７であるシミュレーションモデルで確認された電流を基準とした各シミュレーションモデルにおける電流の比である。

図３は、面積比Ａ１／Ａ２と電流比との関係を評価した結果を示すグラフである。図３の横軸は、面積比Ａ１／Ａ２を示す。図３の縦軸は、電流比を示す。図３の電流比は、図２と同様である。図３における黒丸は、図２のシミュレーション結果を示す。

図３における白丸は、実際に作製した試料に対して行った実験結果を示す。本発明者は、トレンチ幅Ｌｔが異なる複数の試料に対して、ドレイン電圧０．５Ｖおよびゲートバイアス電圧２５Ｖを印加した場合にソース電極１７４とドレイン電極１７８との間に流れる電流を測定した。各試料の仕様は、トレンチ幅Ｌｔがそれぞれ２．０μｍ、３．０μｍ、４．０μｍおよび６．０μｍである点を除き、上述した実施形態と同様である。各試料のセルピッチＰｃは、１２μｍである。実際に作製した試料についての電流比は、面積比Ａ１／Ａ２が０．１７である試料（トレンチ幅Ｌｔが２．０μｍである試料）で確認された電流を基準とした各試料における電流の比である。

図４は、面積比Ａ１／Ａ２が０．１７である半導体装置１００ａにおける電流密度のシミュレーション結果を示す説明図である。図５は、面積比Ａ１／Ａ２が０．３３である半導体装置１００ｂにおける電流密度のシミュレーション結果を示す説明図である。図６は、面積比Ａ１／Ａ２が０．５０である半導体装置１００ｃにおける電流密度のシミュレーション結果を示す説明図である。図７は、面積比Ａ１／Ａ２が０．６７である半導体装置１００ｄにおける電流密度のシミュレーション結果を示す説明図である。図４から図７までの各図には、ｎ型半導体層１２０の領域のうちトレンチ１５２の下方に位置する領域における電流密度が等高線を用いて示されている。

面積比Ａ１／Ａ２が０．１７である半導体装置１００ａでは、トレンチ１５２の下方に電流が集中している様子が分かる（図４）。面積比Ａ１／Ａ２が０．３３、０．５０、０．６７へと大きくなるに従って、トレンチ１５２の下方における電流の集中が緩和する様子が分かる（図５，図６および図７）。

図２から図７までの評価結果によれば、面積比Ａ１／Ａ２を０．２５以上にすることによって、面積比Ａ１／Ａ２が０．１７となるまでトレンチ１５２を微細化した場合と比較して、電流比を向上させることができる。言い換えると、面積比Ａ１／Ａ２を０．２５以上にすることによって、より多くの電流を流すことができる。

また、面積比Ａ１／Ａ２が０．２５以上０．５４以下である範囲では、面積比Ａ１／Ａ２の増加に従って電流比が増加し、面積比Ａ１／Ａ２が０．５４を超える範囲では、面積比Ａ１／Ａ２の増加に従って電流比が低下する。その原因は、面積比Ａ１／Ａ２が０．５０を超えることによって、隣接するセルＣＬから電流が流れ込むようになり、面積比Ａ１／Ａ２が０．５４を超えた場合に、隣接するセルＣＬからの電流の影響が、トレンチ幅Ｌｔを広げることによって電流の集中を緩和する効果を打ち消す程度に大きくなるためであると考えられる。

したがって、面積比Ａ１／Ａ２は、０．２５以上０．８０以下であることが好ましく、０．３３以上０．８０以下であることがさらに好ましく、０．５０以上０．７５以下であることがいっそう好ましい。

以上説明した第１実施形態によれば、Ｚ軸方向に１つのセルＣＬにおけるトレンチ１５２の底部を投影した面積Ａ１は、Ｚ軸方向に１つのセルＣＬの全体を投影した面積Ａ２の２５％以上８０％以下であるため、ｎ型半導体層１２０の領域のうちトレンチ１５２の底部の下方に位置する領域において、ｐ型半導体層１３０に形成されるチャネルから流れる電流を十分に分散させることができる。その結果、半導体装置１００においてオン抵抗を低減できる。

Ｂ．第２実施形態
図８は、第２実施形態における半導体装置１００Ｂを示す説明図である。第２実施形態の半導体装置１００Ｂは、＋Ｚ軸方向から見て正六角形を成す複数のセルＣＬがＸ軸方向およびＹ軸方向へと規則的に並ぶ構造を有する点を除き、第１実施形態の半導体装置１００と同様である。図８には、Ｚ軸方向から見た半導体装置１００ＢにおけるセルＣＬおよびトレンチ１５２の形状が示されている。図８の矢視Ｆ１−Ｆ１で切断した半導体装置１００Ｂの断面形状は、図１における半導体装置１００の断面形状と同様である。

半導体装置１００Ｂにおいてオン抵抗を低減する観点から、１つのセルＣＬにおけるトレンチ１５２の底部をＺ軸方向に投影した面積Ａ１は、１つのセルＣＬの全体をＺ軸方向に投影した面積Ａ２の２５％以上８０％以下であることが好ましく、３３％以上８０％以下であることがさらに好ましく、５０％以上７５％以下であることがいっそう好ましい。すなわち、面積比Ａ１／Ａ２は、０．２５以上０．８０以下であることが好ましく、０．３３以上０．８０以下であることがさらに好ましく、０．５０以上０．７５以下であることがいっそう好ましい。

本実施形態では、面積比Ａ１／Ａ２が０．５０である場合、セルＣＬの中心からトレンチ１５２までの距離ａと、トレンチ幅Ｌｔの半分に相当する距離ｂとは、ａ：ｂ＝１：（√２−１）を満たす。

以上説明した第２実施形態によれば、第１実施形態と同様に、ｎ型半導体層１２０の領域のうちトレンチ１５２の底部の下方に位置する領域において、ｐ型半導体層１３０に形成されるチャネルから流れる電流を十分に分散させることができる。その結果、半導体装置１００Ｂにおいてオン抵抗を低減できる。

Ｃ．第３実施形態
図９は、電力変換装置１０の構成を示す説明図である。電力変換装置１０は、交流電源Ｅから負荷Ｒに供給される電力を変換する装置である。電力変換装置１０は、交流電源Ｅの力率を改善する力率改善回路の構成部品として、制御回路２０と、トランジスタＴＲと、４つのダイオードＤ１と、コイルＬと、ダイオードＤ２と、キャパシタＣとを備える。本実施形態では、トランジスタＴＲは、第１実施形態の半導体装置１００と同様である。他の実施形態では、トランジスタＴＲは、第２実施形態の半導体装置１００Ｂと同様であってもよい。

電力変換装置１０のダイオードＤ１，Ｄ２は、ショットキーバリアダイオードである。電力変換装置１０において、４つのダイオードＤ１は、交流電源Ｅの交流電圧を整流するダイオードブリッジＤＢを構成する。ダイオードブリッジＤＢは、直流側の端子として、正極出力端Ｔｐと、負極出力端Ｔｎとを有する。コイルＬは、ダイオードブリッジＤＢの正極出力端Ｔｐに接続されている。ダイオードＤ２のアノード側は、コイルＬを介して正極出力端Ｔｐに接続されている。ダイオードＤ２のカソード側は、キャパシタＣを介して負極出力端Ｔｎに接続されている。負荷Ｒは、キャパシタＣと並列に接続されている。

電力変換装置１０のトランジスタＴＲは、ＦＥＴ（Field-Effect Transistor）である。トランジスタＴＲのソース側は、負極出力端Ｔｎに接続されている。トランジスタＴＲのドレイン側は、コイルＬを介して正極出力端Ｔｐに接続されている。トランジスタＴＲのゲート側は、制御回路２０に接続されている。電力変換装置１０の制御回路２０は、交流電源Ｅの力率が改善されるように、負荷Ｒに出力される電圧、および、ダイオードブリッジＤＢにおける電流に基づいて、トランジスタＴＲのソース−ドレイン間の電流を制御する。

以上説明した第３実施形態によれば、トランジスタＴＲのデバイス特性を向上させることができる。その結果、電力変換装置１０による電力変換効率を向上させることができる。

Ｄ．他の実施形態
本発明は、上述した実施形態、実施例および変形例に限られず、その趣旨を逸脱しない範囲において種々の構成で実現できる。例えば、実施形態、実施例および変形例における技術的特徴のうち、発明の概要の欄に記載した各形態における技術的特徴に対応するものは、上述の課題の一部または全部を解決するために、あるいは、上述の効果の一部または全部を達成するために、適宜、差し替えおよび組み合わせを行うことが可能である。また、本明細書中に必須なものとして説明されていない技術的特徴については、適宜、削除することが可能である。

本発明が適用される半導体装置は、トレンチゲート構造を有する縦型トランジスタであればよく、上述した縦型トレンチＭＯＳＦＥＴに限られず、例えば、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Insulated Gate Bipolar Transistor）などであってもよい。

上述の実施形態において、基板の材質は、上述した窒化ガリウム（ＧａＮ）に限らず、ケイ素（Ｓｉ）、サファイア（Ａｌ_２Ｏ_３）および炭化ケイ素（ＳｉＣ）などのいずれであってもよい。

上述の実施形態において、各半導体層の材質は、化合物半導体であればよく、上述した窒化ガリウム（ＧａＮ）に限らず、他のIII族窒化物（例えば、窒化アルミニウム（ＡｌＮ）、窒化インジウム（ＩｎＮ）など）であってもよいし、炭化ケイ素（ＳｉＣ）であってもよい。

上述の実施形態において、ｎ型半導体層に含まれるドナー元素は、ケイ素（Ｓｉ）に限らず、ゲルマニウム（Ｇｅ）および酸素（Ｏ）などであってもよい。

上述の実施形態において、ｐ型半導体層に含まれるアクセプタ元素は、マグネシウム（Ｍｇ）に限らず、亜鉛（Ｚｎ）および炭素（Ｃ）などであってもよい。

上述の実施形態において、基板および各半導体層におけるｎ型とｐ型との関係が入れ替わってもよい。

上述の実施形態において、絶縁膜の材質は、電気絶縁性を有する材質であればよく、二酸化ケイ素（ＳｉＯ_２）の他、窒化ケイ素（ＳｉＮｘ）、酸化アルミニウム（Ａｌ_２Ｏ_３）、窒化アルミニウム（ＡｌＮ）、酸化ジルコニウム（ＺｒＯ_２）、酸化ハフニウム（ＨｆＯ_２）、酸窒化ケイ素（ＳｉＯＮ）、酸窒化アルミニウム（ＡｌＯＮ）、酸窒化ジルコニウム（ＺｒＯＮ）、酸窒化ハフニウム（ＨｆＯＮ）などの少なくとも１つであってもよい。絶縁膜は、単層であってもよいし、２層以上であってもよい。

上述の実施形態において、各電極の材質は、上述の実施形態の材質に限らず、他の材質であってもよい。

１０…電力変換装置
２０…制御回路
１００，１００Ｂ…半導体装置
１００ａ〜１００ｄ…半導体装置
１１０…基板
１２０…ｎ型半導体層
１３０…ｐ型半導体層
１４０…ｎ型半導体層
１５２…トレンチ
１５６…リセス
１６０…絶縁膜
１７２…ゲート電極
１７４…ソース電極
１７６…ｐボディ電極
１７８…ドレイン電極

Claims (8)

1. トレンチゲート構造を有する縦型トランジスタであって、
   面方向に広がる基板と、
   前記基板より上に位置し、ｎ型およびｐ型のうち一方の特性を有する第１の半導体層と、
   前記第１の半導体層の上に位置し、ｎ型およびｐ型のうち前記一方の特性とは異なる他方の特性を有する第２の半導体層と、
   前記第２の半導体層の上に位置し、前記一方の特性を有する第３の半導体層と、
   前記第３の半導体層から前記第２の半導体層を貫通し前記第１の半導体層にまで落ち込んだトレンチと、
   前記トレンチの表面を覆う絶縁膜と
   を備え、
   同一形状を成す複数のセルが前記面方向へと規則的に並ぶ構造を有し、
   前記面方向に直交する厚さ方向に１つの前記セルにおける前記トレンチの底部を投影した第１の面積は、前記厚さ方向に１つの前記セルの全体を投影した第２の面積の２５％以上８０％以下であり、
   前記第１、第２および第３の半導体層の結晶構造は、六方晶であり、
   前記第１、第２および第３の半導体層は、窒化ガリウム（ＧａＮ）から主に成り、
   前記トレンチの前記面方向の幅は、３．０μｍ以上であり、
   電界効果トランジスタである、縦型トランジスタ。
2. 前記第１の面積は、前記第２の面積の３３％以上８０％以下である、請求項１に記載の縦型トランジスタ。
3. 前記第１の面積は、前記第２の面積の５０％以上７５％以下である、請求項１または請求項２に記載の縦型トランジスタ。
4. 前記厚さ方向から見た前記セルの形状は、長方形である、請求項１から請求項３までのいずれか一項に記載の縦型トランジスタ。
5. 前記厚さ方向から見た前記セルの形状は、正六角形である、請求項１から請求項３までのいずれか一項に記載の縦型トランジスタ。
6. 前記第１の半導体層は、ドナー元素としてケイ素（Ｓｉ）を含有し、前記ケイ素の平均濃度が８．０×１０^１５ｃｍ^−３のｎ型半導体層であり、
   前記第２の半導体層は、アクセプタ元素としてマグネシウム（Ｍｇ）を含有し、前記マグネシウムの平均濃度が４．０×１０^１８ｃｍ^−３のｐ型半導体層であり、
   前記第３の半導体層は、ドナー元素としてケイ素（Ｓｉ）を含有し、前記ケイ素の平均濃度が１．０×１０^１８ｃｍ^−３のｎ型半導体層である、請求項１から請求項５までのいずれか一項に記載の縦型トランジスタ。
7. 請求項１から請求項６までのいずれか一項に記載の縦型トランジスタにおいて、
   ソース電極とドレイン電極とを備え、
   前記ソース電極と前記ドレイン電極との間を流れる電流値は、トレンチ幅が２．０μｍであり且つ前記第２の面積に対する前記第１の面積の割合が１７％であるときの前記ソース電極と前記ドレイン電極との間を流れる電流値に対し、１．３倍以上である、縦型トランジスタ。
8. 請求項１から請求項７までのいずれか一項に記載の縦型トランジスタを備える電力変換装置。

Images