JP6557960B2 - Semiconductor device manufacturing member and method of manufacturing semiconductor device using the same - Google Patents

Semiconductor device manufacturing member and method of manufacturing semiconductor device using the same Download PDF

Info

Publication number
JP6557960B2
JP6557960B2 JP2014222738A JP2014222738A JP6557960B2 JP 6557960 B2 JP6557960 B2 JP 6557960B2 JP 2014222738 A JP2014222738 A JP 2014222738A JP 2014222738 A JP2014222738 A JP 2014222738A JP 6557960 B2 JP6557960 B2 JP 6557960B2
Authority
JP
Japan
Prior art keywords
resin composition
semiconductor device
thermosetting resin
layer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014222738A
Other languages
Japanese (ja)
Other versions
JP2016092106A (en
Inventor
正也 鳥羽
正也 鳥羽
蔵渕　和彦
和彦 蔵渕
藤本　大輔
大輔 藤本
野村　豊
豊 野村
裕介 渡瀬
裕介 渡瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Showa Denko Materials Co Ltd
Resonac Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd, Showa Denko Materials Co Ltd, Resonac Corp filed Critical Hitachi Chemical Co Ltd
Priority to JP2014222738A priority Critical patent/JP6557960B2/en
Publication of JP2016092106A publication Critical patent/JP2016092106A/en
Application granted granted Critical
Publication of JP6557960B2 publication Critical patent/JP6557960B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、半導体装置製造用部材、及びそれを用いた半導体装置の製造方法、並びに該半導体装置製造用部材及び半導体装置の製造方法に用いられる熱硬化性樹脂組成物、該熱硬化性樹脂組成物を有する熱硬化性樹脂フィルム、該熱硬化性樹脂フィルムを用いてなる半導体装置に関する。より詳しくは、小型化及び薄型化の要求が高いウェハレベル半導体装置を、反りを抑制して製造するための、半導体装置製造用部材、及びそれを用いた半導体装置の製造方法等に関する。   The present invention relates to a member for manufacturing a semiconductor device, a method for manufacturing a semiconductor device using the same, a thermosetting resin composition used in the member for manufacturing a semiconductor device and a method for manufacturing the semiconductor device, and the thermosetting resin composition The present invention relates to a thermosetting resin film having an object, and a semiconductor device using the thermosetting resin film. More specifically, the present invention relates to a semiconductor device manufacturing member and a method for manufacturing a semiconductor device using the same for manufacturing a wafer level semiconductor device that is highly demanded to be reduced in size and thickness while suppressing warpage.

電子機器の高機能化に伴って、半導体装置の小型化及び薄型化が進んでいる。近年、半導体装置の軽薄短小化は留まるところを知らず、半導体素子とほぼ同じ大きさのチップサイズパッケージや、半導体装置の上に半導体装置を積むパッケージ・オン・パッケージといった実装形態も盛んに行われており、今後、ますます半導体装置の小型化及び薄型化が進むと予想される。
このチップサイズパッケージの一形態として、ウェハレベルでパッケージ作製された、ウェハレベルチップサイズパッケージが、極めて小型の半導体装置を実現する技術として注目されている。 As electronic devices become more sophisticated, semiconductor devices are becoming smaller and thinner. In recent years, semiconductor devices have become lighter, thinner, and smaller, and mounting forms such as chip size packages that are almost the same size as semiconductor elements and package-on-packages in which semiconductor devices are stacked on top of semiconductor devices have also been actively performed. In the future, it is expected that semiconductor devices will become increasingly smaller and thinner.
As one form of this chip size package, a wafer level chip size package manufactured at a wafer level has attracted attention as a technology for realizing an extremely small semiconductor device.

ところで、ウェハレベルチップサイズパッケージ等のウェハレベル半導体装置は、ウェハ上に再配線層を形成し、はんだボール等の外部接続用端子を設けた後、ダイシングによって個片化することで得られる（例えば特許文献１〜３参照）。端子数が数１０ピンから１００ピン程度の場合は、ウェハ上にはんだボール等の外部接続用端子を設けることが可能である。   By the way, a wafer level semiconductor device such as a wafer level chip size package is obtained by forming a rewiring layer on a wafer, providing external connection terminals such as solder balls, and then dicing into pieces (for example, Patent Literatures 1 to 3). When the number of terminals is about several tens to 100 pins, external connection terminals such as solder balls can be provided on the wafer.

しかしながら、半導体素子の微細化が進展し、端子数が１００ピン以上に増加してくると、ウェハ上のみに再配線層を形成し、外部接続用端子を設けることが難しくなる。無理に外部接続用端子を設けた場合、端子間のピッチが狭くなると共に、端子の高さが低くなり、半導体装置を実装した後の接続信頼性の確保が難しくなる。このため、半導体素子の微細化、すなわち外部接続用端子数の増加への対応が求められている。
このような背景から、近年、ウェハを所定サイズに個片化した後、再配置することで、半導体素子の外側にも外部接続用端子を設けることができる半導体装置の開発が進められている（例えば特許文献４参照）。 However, when the miniaturization of semiconductor elements progresses and the number of terminals increases to 100 pins or more, it becomes difficult to form a rewiring layer only on the wafer and provide external connection terminals. When the external connection terminals are forcibly provided, the pitch between the terminals is reduced and the heights of the terminals are reduced, so that it is difficult to ensure connection reliability after mounting the semiconductor device. For this reason, it is required to cope with miniaturization of semiconductor elements, that is, an increase in the number of external connection terminals.
Against this background, in recent years, development of a semiconductor device in which external connection terminals can be provided outside the semiconductor element by rearranging the wafer after dividing it into a predetermined size has been promoted ( For example, see Patent Document 4).

特許文献４に記載されている半導体装置は、ウェハを所定サイズに個片化した後、再配置するため、ウェハ上に再配線するよりも再配線領域を広く確保することができ、半導体素子の多ピン化に対応することが可能となる。   Since the semiconductor device described in Patent Document 4 separates the wafer into a predetermined size and then rearranges it, it can secure a wider rewiring area than rewiring on the wafer. It becomes possible to cope with a large number of pins.

図１〜３は、従来の半導体装置の製造方法を示す図である。図３（ｑ）に示す半導体装置は、半導体素子の再配置、封止、再配線層の形成、配線の形成、外部接続用端子の形成、及び個片化等の工程を経て得られる。   1 to 3 are diagrams showing a conventional method of manufacturing a semiconductor device. The semiconductor device shown in FIG. 3 (q) is obtained through processes such as rearrangement of semiconductor elements, sealing, formation of a rewiring layer, formation of wiring, formation of external connection terminals, and singulation.

まず、支持体の片側の面に仮固定用フィルムを貼り合せ、支持体上に仮固定層を形成する（図１（ａ）参照）。次いで、半導体素子を所定の間隔で能動面（回路が形成された面）が仮固定層に当接するように再配置する（図１（ｂ）参照）。
次いで、半導体素子を覆うように熱硬化性樹脂等の封止材で封止し、必要に応じて硬化処理を行う（図１（ｃ）参照）。次いで、ホットプレート等で加熱することにより、支持体及び仮固定層を剥離し、半導体素子の能動面を露出させる（図１（ｄ）及び（ｅ）参照）。
次いで、半導体素子の能動面上に、スピンコート等により感光性樹脂組成物層を形成する（図２（ｆ）参照）。次に、形成された感光性樹脂組成物層の所定の箇所を露光及び現像処理し、オーブン等で後硬化する（図２（ｇ）参照）。
次いで、スパッタ等によりシード層を形成する（図２（ｈ）参照）。上記シード層上にラミネート等により回路形成用レジストを形成し、所定の箇所を露光及び現像処理する（図２（ｊ）参照）。次いで、電気めっき法により配線パターンを形成する（図２（ｋ）参照）。次いで、剥離液により回路形成用レジストを除去する（図３（ｍ）参照）。次いで、上記シード層をエッチングにより除去する（図３（ｎ）参照）。次いで、再度、スピンコート等により感光性樹脂組成物層を形成し、所定の箇所を露光及び現像処理した後、オーブン等で後硬化する（図３（ｐ）参照）。次いで、はんだボールをリフロー搭載する。最後に、ダイシング個片化することで、半導体装置を作製することができる（図３（ｑ）参照）。 First, a temporary fixing film is bonded to one side of the support to form a temporary fixing layer on the support (see FIG. 1A). Next, the semiconductor elements are rearranged at predetermined intervals so that the active surfaces (surfaces on which the circuits are formed) are in contact with the temporary fixing layer (see FIG. 1B).
Next, sealing is performed with a sealing material such as a thermosetting resin so as to cover the semiconductor element, and a curing process is performed as necessary (see FIG. 1C). Next, the support and the temporary fixing layer are peeled off by heating with a hot plate or the like, and the active surface of the semiconductor element is exposed (see FIGS. 1D and 1E).
Next, a photosensitive resin composition layer is formed on the active surface of the semiconductor element by spin coating or the like (see FIG. 2F). Next, a predetermined portion of the formed photosensitive resin composition layer is exposed and developed, and post-cured in an oven or the like (see FIG. 2G).
Next, a seed layer is formed by sputtering or the like (see FIG. 2H). A resist for circuit formation is formed on the seed layer by lamination or the like, and a predetermined portion is exposed and developed (see FIG. 2 (j)). Next, a wiring pattern is formed by electroplating (see FIG. 2 (k)). Next, the circuit forming resist is removed with a stripping solution (see FIG. 3M). Next, the seed layer is removed by etching (see FIG. 3 (n)). Next, a photosensitive resin composition layer is formed again by spin coating or the like, and a predetermined portion is exposed and developed, and then post-cured in an oven or the like (see FIG. 3 (p)). Next, the solder balls are reflow mounted. Finally, a semiconductor device can be manufactured by dicing into individual pieces (see FIG. 3 (q)).

特開２００４−１４７８９号公報JP 2004-14789 A 特開２００１−２４４３７２号公報JP 2001-244372 A 特開２００１−１２７０９５号公報Japanese Patent Laid-Open No. 2001-127095 米国特許出願公開第２００７／２０５５１３号明細書US Patent Application Publication No. 2007/205513

上記の方法で得られた半導体装置は、小型化及び薄型化が可能であるため、高機能化及び多機能化が進むスマートフォン、タブレット端末等の電子機器に好適に用いられる。
しかしながら、上記の方法で製造された半導体装置は、熱硬化性樹脂等による封止後において、半導体素子の能動面側が熱硬化性樹脂等の封止材により封止されておらず、厚み方向の対称性が低い（図１（ｅ）参照）。そのため、反りが生じ易いという問題があった。また、薄型の半導体装置を製造する場合、この反りがより発生し易い傾向にあり、薄型化への対応も困難であった。 Since the semiconductor device obtained by the above method can be reduced in size and thickness, it is preferably used for electronic devices such as smartphones and tablet terminals whose functions are becoming higher and more multifunctional.
However, in the semiconductor device manufactured by the above method, the active surface side of the semiconductor element is not sealed with a sealing material such as a thermosetting resin after sealing with a thermosetting resin or the like. The symmetry is low (see FIG. 1 (e)). Therefore, there is a problem that warpage is likely to occur. Further, when manufacturing a thin semiconductor device, this warp tends to occur more easily, and it is difficult to cope with the reduction in thickness.

本発明は、上記課題に鑑みてなされたものであり、半導体装置の低反り化、及び薄型化を可能とする、半導体装置製造用部材を提供することを目的とする。
また、該半導体装置製造用部材を用いる効率のよい半導体装置の製造方法、並びに、該半導体装置製造用部材及び半導体装置の製造方法に用いられる熱硬化性樹脂組成物、該熱硬化性樹脂組成物を有する熱硬化性樹脂フィルム、該熱硬化性樹脂フィルムを用いてなる半導体装置を提供することを目的とする。 The present invention has been made in view of the above-described problems, and an object of the present invention is to provide a semiconductor device manufacturing member that can reduce the warpage and thickness of a semiconductor device.
Also, an efficient semiconductor device manufacturing method using the semiconductor device manufacturing member, a thermosetting resin composition used in the semiconductor device manufacturing member and a semiconductor device manufacturing method, and the thermosetting resin composition It aims at providing the semiconductor device which uses the thermosetting resin film which has this, and this thermosetting resin film.

本発明者等は上記の課題を解決すべく検討を進めた結果、下記の本発明により当該課題を解決できることを見出した。
すなわち、本発明は、下記［１］〜［８］を提供する。
［１］少なくとも仮固定層と、熱硬化性樹脂組成物層（ａ）とを有する、半導体素子の再配置に用いられる半導体装置製造用部材。
［２］少なくとも支持体（１）と、仮固定層と、熱硬化性樹脂組成物層（ａ）とをこの順に有する、上記［１］に記載の半導体装置製造用部材。
［３］熱硬化性樹脂組成物層（ａ）の厚みＴ１が、２〜１２０μｍである、上記［１］又は［２］に記載の半導体装置製造用部材。
［４］熱硬化性樹脂組成物層（ａ）が、エポキシ樹脂、フェノール樹脂、シアネート樹脂、ポリアミドイミド樹脂及び熱硬化性ポリイミド樹脂から選ばれる１種以上を含む樹脂と、最大粒径が２０μｍ以下、かつ平均粒径が５μｍ以下である無機フィラーとを含有する熱硬化性樹脂組成物を層形成してなるものである、上記［１］〜［３］のいずれかに記載の半導体装置製造用部材。
［５］下記工程（Ｉ）〜（ＸＩ）を有する、半導体装置の製造方法。
（Ｉ）上記［１］〜［４］のいずれかに記載の半導体装置製造用部材の熱硬化性樹脂組成物層（ａ）上に、１つ以上の半導体素子を、半導体素子の能動面と熱硬化性樹脂組成物層（ａ）とが当接するように再配置する工程
（ＩＩ）前記１つ以上の半導体素子の受動面を、封止用樹脂組成物で封止し、半導体素子の受動面を覆う絶縁層（Ｂ）を形成する工程
（ＩＩＩ）熱硬化性樹脂組成物層（ａ）を硬化して、熱硬化性樹脂組成物層（ａ）を硬化してなる絶縁層（Ａ）を形成する工程
（ＩＶ）前記半導体装置製造用部材の仮固定層を剥離する工程
（Ｖ）絶縁層（Ａ）を研削し、半導体素子の能動面にまで至る開口部を形成する工程
（ＶＩ）絶縁層（Ａ）上にシード層を形成する工程
（ＶＩＩ）前記シード層上に回路形成用レジストを形成し、露光処理及び現像処理を施して再配線用のレジストパターンを形成する工程
（ＶＩＩＩ）電気めっき法により配線パターンを形成した後、剥離処理により前記レジストパターンを除去する工程
（ＩＸ）前記シード層を除去する工程
（Ｘ）前記配線パターン上に絶縁層（Ｃ）を形成した後、配線パターンにまで至る開口部を形成する工程
（ＸＩ）外部接続用端子を形成する工程
［６］上記［１］〜［４］のいずれかに記載の半導体装置製造用部材に使用される熱硬化性樹脂組成物であって、
エポキシ樹脂、フェノール樹脂、シアネート樹脂、ポリアミドイミド樹脂及び熱硬化性ポリイミド樹脂から選ばれる１種以上を含む樹脂と、最大粒径が２０μｍ以下、かつ平均粒径が５μｍ以下である無機フィラーとを含有する、熱硬化性樹脂組成物。
［７］上記［６］に記載の熱硬化性樹脂組成物を支持体（２）上に塗布及び乾燥して得られる、上記［１］〜［４］のいずれかに記載の半導体装置製造用部材の製造に用いられる、熱硬化性樹脂フィルム。
［８］上記［７］に記載の熱硬化性樹脂フィルムを用いてなる、半導体装置。 As a result of investigations to solve the above problems, the present inventors have found that the problems can be solved by the following present invention.
That is, the present invention provides the following [1] to [8].
[1] A semiconductor device manufacturing member used for rearrangement of a semiconductor element, having at least a temporary fixing layer and a thermosetting resin composition layer (a).
[2] The semiconductor device manufacturing member according to [1], including at least the support (1), the temporary fixing layer, and the thermosetting resin composition layer (a) in this order.
[3] The member for manufacturing a semiconductor device according to the above [1] or [2], wherein the thickness T 1 of the thermosetting resin composition layer (a) is 2 to 120 μm.
[4] A resin in which the thermosetting resin composition layer (a) includes one or more selected from an epoxy resin, a phenol resin, a cyanate resin, a polyamideimide resin, and a thermosetting polyimide resin, and a maximum particle size of 20 μm or less. In addition, for manufacturing a semiconductor device according to any one of the above [1] to [3], which is formed by layering a thermosetting resin composition containing an inorganic filler having an average particle size of 5 μm or less. Element.
[5] A method for manufacturing a semiconductor device, comprising the following steps (I) to (XI).
(I) On the thermosetting resin composition layer (a) of the member for manufacturing a semiconductor device according to any one of the above [1] to [4], one or more semiconductor elements are arranged on an active surface of the semiconductor element. Step (II) of rearranging the thermosetting resin composition layer (a) so as to contact with the thermosetting resin composition layer (a), wherein the passive surface of the one or more semiconductor elements is sealed with a sealing resin composition, Step (III) of Forming Insulating Layer (B) Covering the Surface Insulating Layer (A) Formed by Curing Thermosetting Resin Composition Layer (a) and Curing Thermosetting Resin Composition Layer (a) Step (IV) Step of peeling the temporary fixing layer of the semiconductor device manufacturing member (V) Step of grinding the insulating layer (A) to form an opening reaching the active surface of the semiconductor element (VI) Forming a seed layer on the insulating layer (A) (VII) forming a resist for circuit formation on the seed layer; Step of forming a resist pattern for rewiring by performing processing and development processing (VIII) After forming a wiring pattern by electroplating, removing the resist pattern by stripping treatment (IX) Removing the seed layer Step (X) After forming an insulating layer (C) on the wiring pattern, forming an opening reaching the wiring pattern (XI) Forming an external connection terminal [6] [1] to [ 4] is a thermosetting resin composition used for a member for manufacturing a semiconductor device according to any one of
Contains a resin containing one or more selected from an epoxy resin, a phenol resin, a cyanate resin, a polyamideimide resin, and a thermosetting polyimide resin, and an inorganic filler having a maximum particle size of 20 μm or less and an average particle size of 5 μm or less. A thermosetting resin composition.
[7] For manufacturing a semiconductor device according to any one of [1] to [4], which is obtained by applying and drying the thermosetting resin composition according to [6] on a support (2). A thermosetting resin film used for manufacturing members.
[8] A semiconductor device using the thermosetting resin film according to [7].

本発明によると、半導体装置の低反り化、及び薄型化を可能とする、半導体装置製造用部材を提供することができる。
また、該半導体装置製造用部材を用いる効率のよい半導体装置の製造方法、並びに、該半導体装置製造用部材及び半導体装置の製造方法に用いられる熱硬化性樹脂組成物、該熱硬化性樹脂組成物を有する熱硬化性樹脂フィルム、該熱硬化性樹脂フィルムを用いてなる半導体装置を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the member for semiconductor device manufacture which enables low curvature and thickness reduction of a semiconductor device can be provided.
Also, an efficient semiconductor device manufacturing method using the semiconductor device manufacturing member, a thermosetting resin composition used in the semiconductor device manufacturing member and a semiconductor device manufacturing method, and the thermosetting resin composition There can be provided a thermosetting resin film having a semiconductor device and a semiconductor device using the thermosetting resin film.

従来の半導体装置の製造方法を示す図である。It is a figure which shows the manufacturing method of the conventional semiconductor device. 図１の続きを示す従来の半導体装置の製造方法を示す図である。FIG. 2 is a diagram showing a conventional method for manufacturing a semiconductor device showing a continuation of FIG. 1. 図２の続きを示す従来の半導体装置の製造方法を示す図である。FIG. 3 is a diagram showing a conventional method for manufacturing a semiconductor device showing a continuation of FIG. 2. 本発明の半導体装置の製造方法の一例を模式的に示す端面図である。It is an end view which shows typically an example of the manufacturing method of the semiconductor device of this invention. 図４の続きを示す本発明の半導体装置の製造方法の一例を模式的に示す端面図である。FIG. 5 is an end view schematically showing an example of the method for manufacturing a semiconductor device of the present invention showing a continuation of FIG. 4. 図５の続きを示す本発明の半導体装置の製造方法の一例を模式的に示す端面図である。FIG. 6 is an end view schematically showing an example of the method for manufacturing a semiconductor device of the present invention showing a continuation of FIG. 5. 図６の続きを示す本発明の半導体装置の製造方法の一例を模式的に示す端面図である。FIG. 7 is an end view schematically showing one example of a method for manufacturing a semiconductor device of the present invention showing a continuation of FIG. 6.

［半導体装置製造用部材］
本発明の半導体装置製造用部材は、少なくとも仮固定層と、熱硬化性樹脂組成物層（ａ）とを有する、半導体素子の再配置に用いられる半導体装置製造用部材である。
本発明の半導体装置製造用部材の一態様としては、図４（ｂ）に示される半導体装置製造用部材が挙げられる。該部材は、支持体（１）１と、仮固定層２と、熱硬化性樹脂組成物層（ａ）３とをこの順に有する積層構造を有する。
以下、本発明の半導体装置製造用部材の代表的な使用方法について、図４〜７を用いて説明する。 [Semiconductor device manufacturing members]
The member for manufacturing a semiconductor device of the present invention is a member for manufacturing a semiconductor device used for rearrangement of semiconductor elements, which has at least a temporary fixing layer and a thermosetting resin composition layer (a).
As one aspect of the member for manufacturing a semiconductor device of the present invention, a member for manufacturing a semiconductor device shown in FIG. This member has a laminated structure which has the support body (1) 1, the temporary fixing layer 2, and the thermosetting resin composition layer (a) 3 in this order.
Hereinafter, a typical method of using the semiconductor device manufacturing member of the present invention will be described with reference to FIGS.

図４（ｂ）に示す半導体装置製造用部材の熱硬化性樹脂組成物層（ａ）３上に、図４（ｃ）に示すように半導体素子４を所定の間隔で、能動面が熱硬化性樹脂組成物層（ａ）３と当接するように貼着することで、半導体素子４を再配置する。
次いで、図４（ｄ）に示すように、封止材により、再配置した半導体素子４の受動面を封止して絶縁層（Ｂ）６を形成する。次に、熱硬化性樹脂組成物層（ａ）の硬化処理を行い、熱硬化性樹脂組成物層（ａ）を硬化してなる絶縁層（Ａ）５を形成する。更に、硬化処理後の積層体から、支持体（１）１及び仮固定層２を剥離する（図５（ｅ）及び（ｆ）参照）。
次に、絶縁層（Ａ）５を研削し、半導体素子４の能動面にまで到る開口部を形成した後（図５（ｇ）参照）、シード層７を形成し（図５（ｈ）参照）、シード層７の上に感光性樹脂組成物を用いてレジストパターン８を形成（図５（ｊ）参照）する。
その後、めっき法によって配線パターン９を形成し（図６（ｋ）参照）、レジストパターン８及びシード層７を除去（（図６（ｍ）、図６（ｎ）参照）する。
更に、配線パターン９を覆うように、絶縁層（Ｃ）１０を形成し（図６（ｐ）参照）、該絶縁層（Ｃ）１０に開口部を形成する（図７（ｑ）参照）。開口部から露出した配線パターン９にめっき１１を施し（図７（ｒ）参照）、外部接続用端子１２を形成した後（図７（ｓ）参照）、ダイシング個片化することで、図７（ｔ）に示す半導体装置を得ることができる。 On the thermosetting resin composition layer (a) 3 of the semiconductor device manufacturing member shown in FIG. 4B, the active surface is thermoset at predetermined intervals as shown in FIG. 4C. The semiconductor element 4 is rearranged by sticking so as to be in contact with the conductive resin composition layer (a) 3.
Next, as shown in FIG. 4D, the passive surface of the rearranged semiconductor element 4 is sealed with a sealing material to form an insulating layer (B) 6. Next, the thermosetting resin composition layer (a) is cured to form an insulating layer (A) 5 formed by curing the thermosetting resin composition layer (a). Further, the support (1) 1 and the temporary fixing layer 2 are peeled from the laminate after the curing treatment (see FIGS. 5 (e) and (f)).
Next, the insulating layer (A) 5 is ground to form an opening reaching the active surface of the semiconductor element 4 (see FIG. 5G), and then a seed layer 7 is formed (FIG. 5H). Reference), a resist pattern 8 is formed on the seed layer 7 using a photosensitive resin composition (see FIG. 5J).
Thereafter, a wiring pattern 9 is formed by plating (see FIG. 6K), and the resist pattern 8 and the seed layer 7 are removed (see FIGS. 6M and 6N).
Further, an insulating layer (C) 10 is formed so as to cover the wiring pattern 9 (see FIG. 6 (p)), and an opening is formed in the insulating layer (C) 10 (see FIG. 7 (q)). After plating 11 is applied to the wiring pattern 9 exposed from the opening (see FIG. 7 (r)), the external connection terminals 12 are formed (see FIG. 7 (s)), and then dicing into individual pieces. The semiconductor device shown in (t) can be obtained.

このように、本発明の半導体装置製造用部材を用いて得られる半導体装置は、半導体装置の能動面、及び受動面に樹脂組成物層が形成されるため、半導体装置の厚み方向の構造対称性を高めることができる。これによって、得られる半導体装置の反りを抑制することができ、その後の製造工程において、半導体装置を効率よく形成できると考えられる。   Thus, in the semiconductor device obtained using the semiconductor device manufacturing member of the present invention, the resin composition layer is formed on the active surface and the passive surface of the semiconductor device. Can be increased. This can suppress warpage of the obtained semiconductor device, and it is considered that the semiconductor device can be efficiently formed in the subsequent manufacturing process.

＜熱硬化性樹脂組成物層（ａ）＞
熱硬化性樹脂組成物層（ａ）は、熱硬化性樹脂組成物から構成される層であり、半導体素子を再配置するために用いられる層である。
熱硬化性樹脂組成物層（ａ）中の熱硬化性樹脂は、半導体素子の再配置を可能にする観点から、半硬化又は未硬化であることが好ましい。
なお、本明細書において、「半硬化」とは、ＪＩＳ Ｋ ６８００「接着剤・接着用語」に定義されているようなＢ−ステージ（熱硬化性樹脂組成物の硬化中間体、この状態での樹脂は加熱すると軟化し、ある種の溶剤に触れると膨潤するが、完全に溶融、溶解することはない）状態を意味し、「未硬化」とは、前記溶剤に実質的に熱硬化性樹脂の全部が溶解する状態を意味する。 <Thermosetting resin composition layer (a)>
A thermosetting resin composition layer (a) is a layer comprised from a thermosetting resin composition, and is a layer used in order to rearrange a semiconductor element.
The thermosetting resin in the thermosetting resin composition layer (a) is preferably semi-cured or uncured from the viewpoint of enabling rearrangement of the semiconductor element.
In this specification, “semi-cured” means B-stage (cured intermediate of thermosetting resin composition, as defined in JIS K 6800 “Adhesive / Adhesive Terminology”. The resin softens when heated and swells when exposed to certain solvents, but does not melt or dissolve completely). “Uncured” means a substantially thermosetting resin in the solvent. Means a state in which all of is dissolved.

熱硬化性樹脂組成物層（ａ）の厚みＴ１は、好ましくは２〜１２０μｍ、より好ましくは５〜５０μｍ、さらに好ましくは１０〜３０μｍである。熱硬化性樹脂組成物層（ａ）の厚みを１２０μｍ以下とすることにより、研削処理により微細な開口径を設けることが可能になる。熱硬化性樹脂組成物層（ａ）の厚みを２μｍ以上とすることにより、熱硬化性樹脂組成物層（ａ）の厚みを制御し易く、半導体素子の能動面側の平滑性を向上させることができる。 The thickness T 1 of the thermosetting resin composition layer (a) is preferably 2 to 120 μm, more preferably 5 to 50 μm, and still more preferably 10 to 30 μm. By setting the thickness of the thermosetting resin composition layer (a) to 120 μm or less, a fine opening diameter can be provided by grinding. By making the thickness of the thermosetting resin composition layer (a) 2 μm or more, the thickness of the thermosetting resin composition layer (a) can be easily controlled, and the smoothness on the active surface side of the semiconductor element is improved. Can do.

熱硬化性樹脂組成物層（ａ）は、特に限定されないが、エポキシ樹脂、シアネート樹脂、フェノール樹脂、ポリアミドイミド樹脂及び熱硬化性ポリイミド樹脂から選ばれる１種以上を含む樹脂と、最大粒径が２０μｍ以下、かつ平均粒径が５μｍ以下である無機フィラーとを含有する熱硬化性樹脂組成物を層形成してなることが好ましい。
以下、本発明の半導体装置製造用部材に好適に用いられる、本発明の熱硬化性樹脂組成物について説明する。 The thermosetting resin composition layer (a) is not particularly limited, but a resin containing one or more selected from an epoxy resin, a cyanate resin, a phenol resin, a polyamideimide resin, and a thermosetting polyimide resin, and a maximum particle size. It is preferable to form a layer of a thermosetting resin composition containing an inorganic filler having an average particle size of 20 μm or less and an average particle size of 5 μm or less.
Hereinafter, the thermosetting resin composition of the present invention that is suitably used for the member for manufacturing a semiconductor device of the present invention will be described.

（熱硬化性樹脂組成物）
本発明の熱硬化性樹脂組成物に含まれる樹脂は、エポキシ樹脂、シアネート樹脂、フェノール樹脂、ポリアミドイミド樹脂及び熱硬化性ポリイミド樹脂から選ばれる１種以上であることが好ましい。半導体装置の低反り化、及び薄型化をより効果的に発現させる観点から、エポキシ樹脂を含有することがより好ましく、エポキシ樹脂とエポキシ樹脂用硬化剤とを含有することが特に好ましい。また、必要に応じて、アクリル樹脂、酸変性エポキシアクリレート、酸含有ウレタン樹脂等のカルボン酸含有樹脂を含有していてもよい。 (Thermosetting resin composition)
The resin contained in the thermosetting resin composition of the present invention is preferably at least one selected from an epoxy resin, a cyanate resin, a phenol resin, a polyamideimide resin, and a thermosetting polyimide resin. From the viewpoint of more effectively expressing low warpage and thinning of the semiconductor device, it is more preferable to contain an epoxy resin, and it is particularly preferable to contain an epoxy resin and a curing agent for epoxy resin. Moreover, you may contain carboxylic acid containing resin, such as an acrylic resin, acid-modified epoxy acrylate, and an acid containing urethane resin, as needed.

〔エポキシ樹脂〕
エポキシ樹脂としては、２個以上のグリシジル基を有するエポキシ樹脂であれば特に限定されず、例えば、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビスフェノールＳ型エポキシ樹脂等のビスフェノール型エポキシ樹脂；ノボラックフェノール型エポキシ樹脂；ビフェニル型エポキシ樹脂；ナフタレン型エポキシ樹脂；ジシクロペンタジエン型エポキシ樹脂；ビキシレノールジグリシジルエーテル等のビキシレノール型エポキシ樹脂；水添ビスフェノールＡグリシジルエーテル等の水添ビスフェノールＡ型エポキシ樹脂；及びそれらの二塩基酸変性ジグリシジルエーテル型エポキシ樹脂などが挙げられる。これらは単独で又は２種以上を組み合わせて用いることができる。 〔Epoxy resin〕
The epoxy resin is not particularly limited as long as it is an epoxy resin having two or more glycidyl groups. For example, bisphenol type epoxy resins such as bisphenol A type epoxy resin, bisphenol F type epoxy resin, and bisphenol S type epoxy resin; Phenolic epoxy resin; biphenyl type epoxy resin; naphthalene type epoxy resin; dicyclopentadiene type epoxy resin; bixylenol type epoxy resin such as bixylenol diglycidyl ether; hydrogenated bisphenol A type epoxy resin such as hydrogenated bisphenol A glycidyl ether And their dibasic acid-modified diglycidyl ether type epoxy resins. These can be used alone or in combination of two or more.

エポキシ樹脂としては、市販品を用いてもよい。市販のエポキシ樹脂としては、例えば、ＤＩＣ（株）製「エピクロンＥＸＡ−４７００」（４官能ナフタレン型エポキシ樹脂）、日本化薬（株）製「ＮＣ−７０００」（ナフタレン骨格含有多官能固形エポキシ樹脂）等のナフタレン型エポキシ樹脂；日本化薬（株）製「ＥＰＰＮ−５０２Ｈ」（トリスフェノールエポキシ樹脂）等のフェノール類とフェノール性水酸基を有する芳香族アルデヒドとの縮合物のエポキシ化物（トリスフェノール型エポキシ樹脂）；ＤＩＣ（株）製「エピクロンＨＰ−７２００Ｈ」（ジシクロペンタジエン骨格含有多官能固形エポキシ樹脂）等のジシクロペンタジエンアラルキル型エポキシ樹脂；日本化薬（株）製「ＮＣ−３０００Ｈ」（ビフェニル骨格含有多官能固形エポキシ樹脂）等のビフェニルアラルキル型エポキシ樹脂；ＤＩＣ（株）製「エピクロンＮ６６０」、「エピクロンＮ６９０」、日本化薬（株）製「ＥＯＣＮ−１０４Ｓ」等のノボラック型エポキシ樹脂；日産化学工業（株）製「ＴＥＰＩＣ」等のトリス（２，３−エポキシプロピル）イソシアヌレート、ＤＩＣ（株）製「エピクロン８６０」、「エピクロン９００−ＩＭ」、「エピクロンＥＸＡ―４８１６」、「エピクロンＥＸＡ−４８２２」、新日鐵化学（株）製「エポトートＹＤ−１３４」、三菱化学（株）製「ＪＥＲ８３４」、「ＪＥＲ８７２」、住友化学（株）製「ＥＬＡ−１３４」等のビスフェノールＡ型エポキシ樹脂；ＤＩＣ（株）製「エピクロンＨＰ−４０３２」等のナフタレン型エポキシ樹脂；ＤＩＣ（株）製「エピクロンＮ−７４０」等のフェノールノボラック型エポキシ樹脂、フェノールとサリチルアルデヒドの縮合物のエポキシ樹脂；日本化薬（株）製「ＥＰＰＮ−５００シリーズ」などが挙げられる。
上記エポキシ樹脂の中でも、銅との密着性、及び絶縁性に優れる点からは、日本化薬（株）製「ＮＣ−３０００Ｈ」（ビフェニル骨格含有多官能固形エポキシ樹脂）等のビフェニルアラルキル型エポキシ樹脂が好ましく、また、架橋密度が高く、高Ｔｇが得られる点からは、日本化薬（株）製「ＥＰＰＮ−５００シリーズ」が好ましい。
熱硬化性樹脂組成物（ａ）中のエポキシ樹脂の含有量は、無機フィラーを除く樹脂成分１００質量部に対して、好ましくは３０〜９０質量部、より好ましくは４０〜８０質量部、さらに好ましくは５０〜８０質量部である。 A commercially available product may be used as the epoxy resin. Examples of commercially available epoxy resins include “Epiclon EXA-4700” (tetrafunctional naphthalene type epoxy resin) manufactured by DIC Corporation, and “NC-7000” (polyfunctional solid epoxy resin containing naphthalene skeleton) manufactured by Nippon Kayaku Co., Ltd. Naphthalene type epoxy resins such as “EPPN-502H” (trisphenol epoxy resin) manufactured by Nippon Kayaku Co., Ltd., and epoxidized products (trisphenol type) of condensation products of phenols and aromatic aldehydes having a phenolic hydroxyl group Epoxy resin); dicyclopentadiene aralkyl epoxy resin such as “Epiclon HP-7200H” (dicyclopentadiene skeleton-containing polyfunctional solid epoxy resin) manufactured by DIC Corporation; “NC-3000H” (manufactured by Nippon Kayaku Co., Ltd.) Biphenyl aralkyl such as biphenyl skeleton-containing polyfunctional solid epoxy resin) Epoxy resin; Novolac type epoxy resin such as “Epiclon N660”, “Epiclon N690” manufactured by DIC Corporation, “EOCN-104S” manufactured by Nippon Kayaku Co., Ltd .; Tris such as “TEPIC” manufactured by Nissan Chemical Industries, Ltd. (2,3-epoxypropyl) isocyanurate, manufactured by DIC Corporation "Epicron 860", "Epicron 900-IM", "Epicron EXA-4816", "Epicron EXA-4822", manufactured by Nippon Steel Chemical Co., Ltd. Bisphenol A type epoxy resins such as “Epototo YD-134”, Mitsubishi Chemical Corporation “JER834”, “JER872”, Sumitomo Chemical Co., Ltd. “ELA-134”; DIC Corporation “Epiclon HP-4032” Naphthalene-type epoxy resin such as “Epiclon N-740” manufactured by DIC Corporation Epoxy resins, epoxy resins of the condensation product of phenol with salicylaldehyde; manufactured by Nippon Kayaku Co., Ltd., "EPPN-500 series" and the like.
Among the above epoxy resins, biphenyl aralkyl type epoxy resins such as “NC-3000H” (biphenyl skeleton-containing polyfunctional solid epoxy resin) manufactured by Nippon Kayaku Co., Ltd. are used because of their excellent adhesion to copper and insulation. In addition, “EPPN-500 series” manufactured by Nippon Kayaku Co., Ltd. is preferable from the viewpoint of high crosslinking density and high Tg.
The content of the epoxy resin in the thermosetting resin composition (a) is preferably 30 to 90 parts by mass, more preferably 40 to 80 parts by mass, further preferably 100 parts by mass of the resin component excluding the inorganic filler. Is 50-80 parts by mass.

熱硬化性樹脂としてエポキシ樹脂を用いる場合、エポキシ樹脂用硬化剤を併用することが好ましく、必要に応じて硬化促進剤を組み合わせて使用してもよい。
エポキシ樹脂と組み合わせる硬化剤としては、従来公知のエポキシ樹脂用硬化剤を用いることができる。
エポキシ樹脂用硬化剤としては、例えば、フェノール樹脂、酸無水物、脂肪族アミン、脂環族ポリアミン、芳香族ポリアミン、ジシアンジアミド、グアニジン類等が挙げられる。具体的には、４，４’−ジアミノジフェニルスルフォン、４，４’−ビス（４−アミノフェノキシ）ビフェニル、２，２−ビス［４−（４−アミノフェノキシ）フェニル］プロパン、１，３−ビス（４−アミノフェノキシ）ベンゼン、１，４−ビス（４−アミノフェノキシ）ベンゼン、トリメチレンビス（４−アミノベンゾエート）、３，３’−ジメチル−４，４’−ジアミノビフェニル、２，２’−ジメチル−４，４’−ジアミノビフェニル、４，４’−ジアミノジフェニルエーテル、３，４’−ジアミノジフェニルエーテル、ビス［４−（４−アミノフェノキシ）フェニル］スルフォン、ビス［４−（３−アミノフェノキシ）フェニル］スルフォン、９，９’−ビス（４−アミノフェニル）フルオレン、２，２−ビス［４−（４−アミノフェノキシ）フェニル］ヘキサフルオロプロパン等が挙げられる。これらのエポキシ樹脂用硬化剤は、単独で又は２種以上を組み合わせて用いることができる。
また、エポキシ樹脂用硬化剤として、本発明の熱硬化性樹脂組成物に好適に用いられる、後述するシアネート樹脂、フェノール樹脂、ポリアミドイミド樹脂及び熱硬化性ポリイミド樹脂を用いてもよく、半導体装置の低反り化、及び薄型化をより効果的に発現させる観点から、ポリアミドイミド樹脂、熱硬化性ポリイミド樹脂をエポキシ樹脂用硬化剤として用いることが好ましい。 When using an epoxy resin as a thermosetting resin, it is preferable to use an epoxy resin curing agent in combination, and a curing accelerator may be used in combination as necessary.
As the curing agent combined with the epoxy resin, a conventionally known curing agent for epoxy resin can be used.
Examples of the epoxy resin curing agent include phenol resins, acid anhydrides, aliphatic amines, alicyclic polyamines, aromatic polyamines, dicyandiamide, and guanidines. Specifically, 4,4′-diaminodiphenylsulfone, 4,4′-bis (4-aminophenoxy) biphenyl, 2,2-bis [4- (4-aminophenoxy) phenyl] propane, 1,3- Bis (4-aminophenoxy) benzene, 1,4-bis (4-aminophenoxy) benzene, trimethylenebis (4-aminobenzoate), 3,3′-dimethyl-4,4′-diaminobiphenyl, 2,2 '-Dimethyl-4,4'-diaminobiphenyl, 4,4'-diaminodiphenyl ether, 3,4'-diaminodiphenyl ether, bis [4- (4-aminophenoxy) phenyl] sulfone, bis [4- (3-amino Phenoxy) phenyl] sulfone, 9,9′-bis (4-aminophenyl) fluorene, 2,2-bis [4- (4-aminophenoxy) Eniru] hexafluoropropane, and the like. These epoxy resin curing agents can be used alone or in combination of two or more.
Further, as a curing agent for epoxy resin, a cyanate resin, a phenol resin, a polyamideimide resin and a thermosetting polyimide resin, which will be described later, which are preferably used in the thermosetting resin composition of the present invention may be used. From the viewpoint of more effectively expressing low warpage and thinning, it is preferable to use a polyamideimide resin or a thermosetting polyimide resin as a curing agent for an epoxy resin.

熱硬化性樹脂組成物中のエポキシ樹脂用硬化剤の含有量は、エポキシ樹脂及びエポキシ樹脂用硬化剤の種類に応じて適宜決定すればよいが、半導体装置の低反り化、及び薄型化をより効果的に発現させる観点から、無機フィラーを除く樹脂成分１００質量部に対して、好ましくは５〜５０質量部、より好ましくは１０〜４０質量部である。   The content of the curing agent for the epoxy resin in the thermosetting resin composition may be appropriately determined according to the type of the curing agent for the epoxy resin and the epoxy resin, but it can further reduce the warpage and thickness of the semiconductor device. From the viewpoint of effective expression, the amount is preferably 5 to 50 parts by mass, more preferably 10 to 40 parts by mass with respect to 100 parts by mass of the resin component excluding the inorganic filler.

エポキシ樹脂と組み合わせる硬化促進剤としては、従来公知の硬化促進剤を用いることができる。具体的には、イミダゾール化合物又はそのエポキシアダクト若しくはマイクロカプセル化物、ＤＢＵ（１，８−ジアザビシクロ（４．５．０）ウンデセン−７）又はその誘導体等の複素環式化合物；第３級アミン化合物；トリフェニルホスフィン等の有機フォスフィン化合物；テトラフェニルホスフォニウム塩、テトラフェニルボレート塩等のオニウム塩化合物などが挙げられる。これらの硬化促進剤は、単独で又は２種以上を組み合わせて用いることができる。   A conventionally well-known hardening accelerator can be used as a hardening accelerator combined with an epoxy resin. Specifically, heterocyclic compounds such as imidazole compounds or epoxy adducts or microencapsulated products thereof, DBU (1,8-diazabicyclo (4.5.0) undecene-7) or derivatives thereof; tertiary amine compounds; Organic phosphine compounds such as triphenylphosphine; onium salt compounds such as tetraphenylphosphonium salts and tetraphenylborate salts. These curing accelerators can be used alone or in combination of two or more.

〔フェノール樹脂〕
フェノール樹脂としては、１分子中に２個以上のフェノール性水酸基を有するフェノール樹脂であれば特に制限はないが、例えば、レゾルシン、カテコール、ビスフェノールＡ、ビスフェノールＦ及び置換又は非置換のビフェノール等の１分子中に２個のフェノール性水酸基を有する化合物、アラルキル型フェノール樹脂、ジシクロペンタジエン型フェノール樹脂、トリフェニルメタン型フェノール樹脂、ノボラック型フェノール樹脂、ベンズアルデヒド型フェノールとアラルキル型フェノールとの共重合型フェノール樹脂、パラキシリレン及び／又はメタキシリレン変性フェノール樹脂、メラミン変性フェノール樹脂、テルペン変性フェノール樹脂、ジシクロペンタジエン型ナフトール樹脂、シクロペンタジエン変性フェノール樹脂、多環芳香環変性フェノール樹脂、ビフェニル型フェノール樹脂、並びにこれらの２種以上を共重合して得られるフェノール樹脂などが挙げられる。これらのフェノール樹脂は、単独で又は２種以上を組み合わせて用いることができる。
フェノール樹脂は、従来公知のフェノール樹脂用硬化剤と併用してもよく、エポキシ樹脂用硬化剤として用いてもよい。 [Phenolic resin]
The phenol resin is not particularly limited as long as it is a phenol resin having two or more phenolic hydroxyl groups in one molecule. For example, resorcin, catechol, bisphenol A, bisphenol F and substituted or unsubstituted biphenol 1 Compound having two phenolic hydroxyl groups in the molecule, aralkyl type phenol resin, dicyclopentadiene type phenol resin, triphenylmethane type phenol resin, novolac type phenol resin, copolymerized phenol of benzaldehyde type phenol and aralkyl type phenol Resin, paraxylylene and / or metaxylylene modified phenolic resin, melamine modified phenolic resin, terpene modified phenolic resin, dicyclopentadiene type naphthol resin, cyclopentadiene modified phenolic resin, polycyclic Incense ring-modified phenolic resins, biphenyl type phenol resins, and phenol resins obtained by copolymerization of two or more thereof. These phenol resins can be used alone or in combination of two or more.
The phenol resin may be used in combination with a conventionally known curing agent for phenol resin, or may be used as a curing agent for epoxy resin.

〔熱硬化性ポリイミド樹脂〕
熱硬化性ポリイミド樹脂としては、分子構造中に少なくとも２個の不飽和Ｎ−置換マレイミド基を有するビスマレイミド化合物を含有することが好ましい。具体的には、例えば、Ｎ，Ｎ’−エチレンビスマレイミド、Ｎ，Ｎ’−ヘキサメチレンビスマレイミド、Ｎ，Ｎ’−（１，３−フェニレン）ビスマレイミド、Ｎ，Ｎ’−［１，３−（２−メチルフェニレン）］ビスマレイミド、Ｎ，Ｎ’−［１，３−（４−メチルフェニレン）］ビスマレイミド、Ｎ，Ｎ’−（１，４−フェニレン）ビスマレイミド、ビス（４−マレイミドフェニル）メタン、ビス（３−メチル−４−マレイミドフェニル）メタン、３，３−ジメチル−５，５−ジエチル−４，４−ジフェニルメタンビスマレイミド、ビス（４−マレイミドフェニル）エーテル、ビス（４−マレイミドフェニル）スルホン、ビス（４−マレイミドフェニル）スルフィド、ビス（４−マレイミドフェニル）ケトン、ビス（４−マレイミドシクロヘキシル）メタン、１，４−ビス（４−マレイミドフェニル）シクロヘキサン、１，４−ビス（マレイミドメチル）シクロヘキサン、１，４−ビス（マレイミドメチル）ベンゼン、１，３−ビス（４−マレイミドフェノキシ）ベンゼン、１，３−ビス（３−マレイミドフェノキシ）ベンゼン、ビス［４−（３−マレイミドフェノキシ）フェニル］メタン、ビス［４−（４−マレイミドフェノキシ）フェニル］メタン、１，１−ビス［４−（３−マレイミドフェノキシ）フェニル］エタン、１，１−ビス［４−（４−マレイミドフェノキシ）フェニル］エタン、１，２−ビス［４−（３−マレイミドフェノキシ）フェニル］エタン、１，２−ビス［４−（４−マレイミドフェノキシ）フェニル］エタン、２，２−ビス［４−（３−マレイミドフェノキシ）フェニル］プロパン、２，２−ビス［４−（４−マレイミドフェノキシ）フェニル］プロパン、２，２−ビス［４−（３−マレイミドフェノキシ）フェニル］ブタン、２，２−ビス［４−（４−マレイミドフェノキシ）フェニル］ブタン、２，２−ビス［４−（３−マレイミドフェノキシ）フェニル］−１，１，１，３，３，３−ヘキサフルオロプロパン、２，２−ビス［４−（４−マレイミドフェノキシ）フェニル］−１，１，１，３，３，３−ヘキサフルオロプロパン、４，４−ビス（３−マレイミドフェノキシ）ビフェニル、４，４−ビス（４−マレイミドフェノキシ）ビフェニル、ビス［４−（３−マレイミドフェノキシ）フェニル］ケトン、ビス［４−（４−マレイミドフェノキシ）フェニル］ケトン、２，２−ビス（４−マレイミドフェニル）ジスルフィド、ビス（４−マレイミドフェニル）ジスルフィド、ビス［４−（３−マレイミドフェノキシ）フェニル］スルフィド、ビス［４−（４−マレイミドフェノキシ）フェニル］スルフィド、ビス［４−（３−マレイミドフェノキシ）フェニル］スルホキシド、ビス［４−（４−マレイミドフェノキシ）フェニル］スルホキシド、ビス［４−（３−マレイミドフェノキシ）フェニル］スルホン、ビス［４−（４−マレイミドフェノキシ）フェニル］スルホン、ビス［４−（３−マレイミドフェノキシ）フェニル］エーテル、ビス［４−（４−マレイミドフェノキシ）フェニル］エーテル、１，４−ビス［４−（４−マレイミドフェノキシ）−α，α−ジメチルベンジル］ベンゼン、１，３−ビス［４−（４−マレイミドフェノキシ）−α，α−ジメチルベンジル］ベンゼン、１，４−ビス［４−（３−マレイミドフェノキシ）−α，α−ジメチルベンジル］ベンゼン、１，３−ビス［４−（３−マレイミドフェノキシ）−α，α−ジメチルベンジル］ベンゼン、１，４−ビス［４−（４−マレイミドフェノキシ）−３，５−ジメチル−α，α−ジメチルベンジル］ベンゼン、１，３−ビス［４−（４−マレイミドフェノキシ）−３，５−ジメチル−α，α−ジメチルベンジル］ベンゼン、１，４−ビス［４−（３−マレイミドフェノキシ）−３，５−ジメチル−α，α−ジメチルベンジル］ベンゼン、１，３−ビス［４−（３−マレイミドフェノキシ）−３，５−ジメチル−α，α−ジメチルベンジル］ベンゼン、ポリフェニルメタンマレイミド等が挙げられる。これらのマレイミド化合物は、単独で又は２種以上を組み合わせて用いることができる。 [Thermosetting polyimide resin]
The thermosetting polyimide resin preferably contains a bismaleimide compound having at least two unsaturated N-substituted maleimide groups in the molecular structure. Specifically, for example, N, N′-ethylene bismaleimide, N, N′-hexamethylene bismaleimide, N, N ′-(1,3-phenylene) bismaleimide, N, N ′-[1,3 -(2-methylphenylene)] bismaleimide, N, N '-[1,3- (4-methylphenylene)] bismaleimide, N, N'-(1,4-phenylene) bismaleimide, bis (4- Maleimidophenyl) methane, bis (3-methyl-4-maleimidophenyl) methane, 3,3-dimethyl-5,5-diethyl-4,4-diphenylmethane bismaleimide, bis (4-maleimidophenyl) ether, bis (4 -Maleimidophenyl) sulfone, bis (4-maleimidophenyl) sulfide, bis (4-maleimidophenyl) ketone, bis (4-maleimidocyclohexyl) Tan, 1,4-bis (4-maleimidophenyl) cyclohexane, 1,4-bis (maleimidomethyl) cyclohexane, 1,4-bis (maleimidomethyl) benzene, 1,3-bis (4-maleimidophenoxy) benzene, 1,3-bis (3-maleimidophenoxy) benzene, bis [4- (3-maleimidophenoxy) phenyl] methane, bis [4- (4-maleimidophenoxy) phenyl] methane, 1,1-bis [4- ( 3-maleimidophenoxy) phenyl] ethane, 1,1-bis [4- (4-maleimidophenoxy) phenyl] ethane, 1,2-bis [4- (3-maleimidophenoxy) phenyl] ethane, 1,2-bis [4- (4-Maleimidophenoxy) phenyl] ethane, 2,2-bis [4- (3-maleimidophenoxy) Enyl] propane, 2,2-bis [4- (4-maleimidophenoxy) phenyl] propane, 2,2-bis [4- (3-maleimidophenoxy) phenyl] butane, 2,2-bis [4- (4 -Maleimidophenoxy) phenyl] butane, 2,2-bis [4- (3-maleimidophenoxy) phenyl] -1,1,1,3,3,3-hexafluoropropane, 2,2-bis [4- ( 4-maleimidophenoxy) phenyl] -1,1,1,3,3,3-hexafluoropropane, 4,4-bis (3-maleimidophenoxy) biphenyl, 4,4-bis (4-maleimidophenoxy) biphenyl, Bis [4- (3-maleimidophenoxy) phenyl] ketone, bis [4- (4-maleimidophenoxy) phenyl] ketone, 2,2-bis (4-maleimi Dophenyl) disulfide, bis (4-maleimidophenyl) disulfide, bis [4- (3-maleimidophenoxy) phenyl] sulfide, bis [4- (4-maleimidophenoxy) phenyl] sulfide, bis [4- (3-maleimidophenoxy) ) Phenyl] sulfoxide, bis [4- (4-maleimidophenoxy) phenyl] sulfoxide, bis [4- (3-maleimidophenoxy) phenyl] sulfone, bis [4- (4-maleimidophenoxy) phenyl] sulfone, bis [4 -(3-maleimidophenoxy) phenyl] ether, bis [4- (4-maleimidophenoxy) phenyl] ether, 1,4-bis [4- (4-maleimidophenoxy) -α, α-dimethylbenzyl] benzene, 1 , 3-Bis [4- (4-maleimidophene Noxy) -α, α-dimethylbenzyl] benzene, 1,4-bis [4- (3-maleimidophenoxy) -α, α-dimethylbenzyl] benzene, 1,3-bis [4- (3-maleimidophenoxy) -Α, α-dimethylbenzyl] benzene, 1,4-bis [4- (4-maleimidophenoxy) -3,5-dimethyl-α, α-dimethylbenzyl] benzene, 1,3-bis [4- (4 -Maleimidophenoxy) -3,5-dimethyl-α, α-dimethylbenzyl] benzene, 1,4-bis [4- (3-maleimidophenoxy) -3,5-dimethyl-α, α-dimethylbenzyl] benzene, Examples include 1,3-bis [4- (3-maleimidophenoxy) -3,5-dimethyl-α, α-dimethylbenzyl] benzene, polyphenylmethanemaleimide and the like. These maleimide compounds can be used alone or in combination of two or more.

上記マレイミド化合物の重合触媒としては、公知のビスマレイミド樹脂用の重合触媒を使用することができ、例えば、イミダゾール類、第３級アミン類、第４級アンモニウム塩類、三弗化ホウ素アミン錯体、オルガノフォスフィン類、オルガノホスホニウム塩等のイオン触媒；ヒドロペルオキシド等の有機過酸化物、アゾイソブチロニトリル等のアゾ化合物等のラジカル重合開始剤などが挙げられる。
重合触媒の添加量は、目的に応じて適宜決定すればよいが、マレイミド樹脂組成物の安定性の観点から、樹脂成分１００質量部に対して、好ましくは０．１〜３．０質量部である。 As the polymerization catalyst for the maleimide compound, known polymerization catalysts for bismaleimide resins can be used. For example, imidazoles, tertiary amines, quaternary ammonium salts, boron trifluoride amine complexes, organo Examples thereof include ion catalysts such as phosphine and organophosphonium salt; organic peroxides such as hydroperoxide, radical polymerization initiators such as azo compounds such as azoisobutyronitrile.
The addition amount of the polymerization catalyst may be appropriately determined according to the purpose, but is preferably 0.1 to 3.0 parts by mass with respect to 100 parts by mass of the resin component from the viewpoint of stability of the maleimide resin composition. is there.

熱硬化性ポリイミド樹脂は、エポキシ樹脂用硬化剤としても好ましく用いられる。エポキシ樹脂用硬化剤として好適に用いられる熱硬化性ポリイミド樹脂としては、好ましくは上記マレイミド化合物とジアミン化合物との反応物、より好ましくは上記のマレイミド化合物とジアミン化合物と酸性置換基を有するアミン化合物との反応物である。
上記反応物の製造に用いられるジアミン化合物としては、例えば、芳香族アミン類であるｍ−フェニレンジアミン、ｐ−フェニレンジアミン、１，４−ビス（４−アミノフェノキシ）ベンゼン、４，４’−ジアミノジフェニルメタン、３，３’−ジメチル−４，４’−ジアミノジフェニルメタン、３，３’−ジエチル−４，４’−ジアミノジフェニルメタン、２，２−ビス［４−（４−アミノフェノキシ）フェニル］プロパン、４，４’−ジアミノベンゾフェノン、４，４’−ジアミノジフェニルエーテル、３，３’−ジアミノジフェニルスルホン、４，４’−ジアミノジフェニルスルホン、ビス［４−（４−アミノフェノキシ）フェニル］スルホン、ベンジジン、４，４’−ビス（４−アミノフェノキシ）ビフェニル、４，４’−ジアミノジフェニルスルフィド、４，４’−ジアミノ−３，３’−ビフェニルジオール及びグアナミン化合物類であるベンゾグアナミン等が好ましく挙げられる。
また、上記反応物の製造に用いられる酸性置換基を有するアミン化合物としては、例えば、ｍ−アミノフェノール、ｐ−アミノフェノール、ｏ−アミノフェノール、ｐ−アミノ安息香酸、ｍ−アミノ安息香酸、ｏ−アミノ安息香酸、ｏ−アミノベンゼンスルホン酸、ｍ−アミノベンゼンスルホン酸、ｐ−アミノベンゼンスルホン酸、３，５−ジヒドロキシアニリン、３，５−ジカルボキシアニリン等が好ましく挙げられる。 A thermosetting polyimide resin is also preferably used as a curing agent for epoxy resins. As a thermosetting polyimide resin suitably used as a curing agent for epoxy resin, preferably a reaction product of the maleimide compound and a diamine compound, more preferably an amine compound having an acidic substituent with the maleimide compound, the diamine compound, and The reaction product.
Examples of the diamine compound used in the production of the reaction product include m-phenylenediamine, p-phenylenediamine, 1,4-bis (4-aminophenoxy) benzene, and 4,4′-diamino which are aromatic amines. Diphenylmethane, 3,3′-dimethyl-4,4′-diaminodiphenylmethane, 3,3′-diethyl-4,4′-diaminodiphenylmethane, 2,2-bis [4- (4-aminophenoxy) phenyl] propane, 4,4′-diaminobenzophenone, 4,4′-diaminodiphenyl ether, 3,3′-diaminodiphenylsulfone, 4,4′-diaminodiphenylsulfone, bis [4- (4-aminophenoxy) phenyl] sulfone, benzidine, 4,4'-bis (4-aminophenoxy) biphenyl, 4,4'-diaminodiphenylsulfur It de, benzoguanamine 4,4'-diamino-3,3'-biphenyl diol and guanamine compounds is preferably exemplified.
Moreover, as an amine compound which has an acidic substituent used for manufacture of the said reaction material, m-aminophenol, p-aminophenol, o-aminophenol, p-aminobenzoic acid, m-aminobenzoic acid, o Preferred examples include -aminobenzoic acid, o-aminobenzenesulfonic acid, m-aminobenzenesulfonic acid, p-aminobenzenesulfonic acid, 3,5-dihydroxyaniline, 3,5-dicarboxyaniline and the like.

〔ポリアミドイミド樹脂〕
ポリアミドイミド樹脂は、分子骨格中にアミド結合とイミド結合とを有する樹脂であり、例えば、分子内にカルボキシル基及びカルボン酸無水物の両者を有する化合物とジイソシアネート化合物とを反応させることにより得られるもの、及びイミド基を有するジカルボン酸化合物とジイソシアネート化合物とを反応させることにより得られるもの等が挙げられる。
イミド基を有するジカルボン酸化合物は、例えば、ジアミン化合物と、無水トリメリット酸等のトリカルボン酸化合物とを反応させることにより得ることができる。イミド基を有するジカルボン酸化合物の製造に用いられるジアミン化合物としては、例えば、（４，４’−ジアミノ）ジシクロヘキシルメタンが好ましく挙げられ、硬化物の物性を調整する観点から、３，３’−ジヒドロキシ−４，４’−ジアミノビフェニル等のフェノール性水酸基を有するジアミン化合物を用いてもよい。
ジイソシアネート化合物としては、例えば、４，４’−ジフェニルメタンジイソシアネートが好ましく挙げられる。
ポリアミドイミド樹脂としては、例えば、東洋紡績（株）製「バイロマックスＨＲ１１ＮＮ」、「バイロマックスＨＲ１２Ｎ２」、「バイロマックスＨＲ１６ＮＮ」等が商業的に入手可能である。 [Polyamideimide resin]
Polyamideimide resin is a resin having an amide bond and an imide bond in the molecular skeleton, and is obtained, for example, by reacting a compound having both a carboxyl group and a carboxylic acid anhydride in the molecule with a diisocyanate compound. And those obtained by reacting a dicarboxylic acid compound having an imide group with a diisocyanate compound.
The dicarboxylic acid compound having an imide group can be obtained, for example, by reacting a diamine compound with a tricarboxylic acid compound such as trimellitic anhydride. As a diamine compound used for the production of a dicarboxylic acid compound having an imide group, for example, (4,4′-diamino) dicyclohexylmethane is preferably mentioned. From the viewpoint of adjusting the physical properties of the cured product, 3,3′-dihydroxy A diamine compound having a phenolic hydroxyl group such as -4,4'-diaminobiphenyl may be used.
Preferred examples of the diisocyanate compound include 4,4′-diphenylmethane diisocyanate.
As the polyamide-imide resin, for example, “Vilomax HR11NN”, “Vilomax HR12N2”, “Vilomax HR16NN” manufactured by Toyobo Co., Ltd. are commercially available.

〔シアネート樹脂〕
シアネート樹脂としては、分子内に２個以上のイソシアネート基を有する化合物であれば特に限定されないが、例えば、ビス（４−シアネートフェニル）メタン、ビス（３−メチル−４−シアネートフェニル）メタン、ビス（３−エチル−４−シアネートフェニル）メタン、ビス（３，５−ジメチル−４−シアネートフェニル）メタン、１，１−ビス（４−シアネートフェニル）エタン、２，２−ビス（４−シアネートフェニル）プロパン、２，２−ビス（４−シアネートフェニル）−１，１，１，３，３，３−ヘキサフルオロプロパン、ジ（４−シアネートフェニル）エーテル、ジ（４−シアネートフェニル）チオエーテル、４，４−ジシアネート−ジフェニル等が挙げられる。これらのシアネート樹脂は、単独で又は２種以上を組み合わせて用いることができる。 [Cyanate resin]
The cyanate resin is not particularly limited as long as it is a compound having two or more isocyanate groups in the molecule. For example, bis (4-cyanatephenyl) methane, bis (3-methyl-4-cyanatephenyl) methane, bis (3-ethyl-4-cyanatephenyl) methane, bis (3,5-dimethyl-4-cyanatephenyl) methane, 1,1-bis (4-cyanatephenyl) ethane, 2,2-bis (4-cyanatephenyl) Propane, 2,2-bis (4-cyanatephenyl) -1,1,1,3,3,3-hexafluoropropane, di (4-cyanatephenyl) ether, di (4-cyanatephenyl) thioether, 4 , 4-dicyanate-diphenyl and the like. These cyanate resins can be used alone or in combination of two or more.

〔無機フィラー〕
無機フィラーとしては、従来公知の無機フィラーを使用することができ、例えば、硫酸バリウム、チタン酸バリウム、無定形シリカ、結晶性シリカ、溶融シリカ、球状シリカ、タルク、クレー、炭酸マグネシウム、炭酸カルシウム、酸化アルミニウム、水酸化アルミニウム、窒化ケイ素、及び窒化アルミニウム、並びに、銅、錫、亜鉛、ニッケル、銀、パラジウム、アルミニウム、鉄、コバルト、金、及び白金等の金属粉体などが挙げられる。これらの無機フィラーは、単独で又は２種以上を組み合わせて用いることができる。 [Inorganic filler]
As the inorganic filler, conventionally known inorganic fillers can be used, for example, barium sulfate, barium titanate, amorphous silica, crystalline silica, fused silica, spherical silica, talc, clay, magnesium carbonate, calcium carbonate, Examples thereof include aluminum oxide, aluminum hydroxide, silicon nitride, and aluminum nitride, and metal powders such as copper, tin, zinc, nickel, silver, palladium, aluminum, iron, cobalt, gold, and platinum. These inorganic fillers can be used alone or in combination of two or more.

本発明の熱硬化性樹脂組成物に含まれる無機フィラーの最大粒径は、２０μｍ以下であり、好ましくは１０μｍ以下、より好ましくは５μｍ以下、さらに好ましくは１μｍ以下である。
また、無機フィラーの平均粒径は、５μｍ以下であり、好ましくは３μｍ以下、より好ましくは１μｍ以下、さらに好ましくは３００ｎｍ以下、特に好ましくは１００ｎｍ以下である。
無機フィラーの最大粒径及び平均粒径を、上記範囲内とすることにより、デスミア処理後の表面を平滑にすることができる。
無機フィラーの最大粒径、及び平均粒径は、小さいものほど好ましいが、生産性及び入手容易性の観点から、最大粒径は、好ましくは５０ｎｍ以上、より好ましくは１００ｎｍ以上であり、平均粒径は、好ましくは２ｎｍ以上、より好ましくは１０ｎｍ以上である。
なお、ここでいう無機フィラーの最大粒径及び平均粒径は動的光散乱式ナノトラック粒度分布計「ＵＰＡ−ＥＸ１５０」（日機装（株）製）又はレーザ回折散乱式マイクロトラック粒度分布計「ＭＴ−３１００」（日機装（株）製）を用いて測定した値を意味する。 The maximum particle size of the inorganic filler contained in the thermosetting resin composition of the present invention is 20 μm or less, preferably 10 μm or less, more preferably 5 μm or less, and even more preferably 1 μm or less.
The average particle size of the inorganic filler is 5 μm or less, preferably 3 μm or less, more preferably 1 μm or less, still more preferably 300 nm or less, and particularly preferably 100 nm or less.
By setting the maximum particle size and the average particle size of the inorganic filler within the above ranges, the surface after the desmear treatment can be smoothed.
The maximum particle size and the average particle size of the inorganic filler are preferably smaller, but from the viewpoint of productivity and availability, the maximum particle size is preferably 50 nm or more, more preferably 100 nm or more, and the average particle size. Is preferably 2 nm or more, more preferably 10 nm or more.
The maximum particle size and the average particle size of the inorganic filler here are the dynamic light scattering nanotrack particle size distribution meter “UPA-EX150” (manufactured by Nikkiso Co., Ltd.) or the laser diffraction scattering type microtrack particle size distribution meter “MT”. -3100 "(manufactured by Nikkiso Co., Ltd.).

熱硬化性樹脂組成物中の無機フィラーの含有量は、半導体装置の低反り化、及び薄型化をより効果的に発現させる観点から、樹脂成分１００質量部に対して、好ましくは０〜９０質量部、より好ましくは１０〜７０質量部、さらに好ましくは２０〜４０質量部である。   The content of the inorganic filler in the thermosetting resin composition is preferably 0 to 90 masses with respect to 100 mass parts of the resin component from the viewpoint of more effectively expressing low warpage and thinning of the semiconductor device. Parts, more preferably 10 to 70 parts by mass, and still more preferably 20 to 40 parts by mass.

無機フィラーとしてシリカを用いる場合、シランカップリング剤により表面処理したシリカを用いることが好ましい。
シランカップリング剤としては、一般的に入手可能なものを用いることができ、例えば、アルキルシラン、アルコキシシラン、ビニルシラン、エポキシシラン、アミノシラン、アクリルシラン、メタクリルシラン、メルカプトシラン、スルフィドシラン、イソシアネートシラン、サルファーシラン、スチリルシラン、アルキルクロロシラン等が使用可能である。 When silica is used as the inorganic filler, it is preferable to use silica surface-treated with a silane coupling agent.
As the silane coupling agent, generally available ones can be used, for example, alkyl silane, alkoxy silane, vinyl silane, epoxy silane, amino silane, acrylic silane, methacryl silane, mercapto silane, sulfide silane, isocyanate silane, Sulfur silane, styryl silane, alkylchlorosilane, and the like can be used.

（熱硬化性樹脂組成物の製造方法）
本発明の熱硬化性樹脂組成物の製造方法は、特に限定されないが、例えば、上記樹脂成分、無機フィラー等を、公知の撹拌機、混合機等を用いて混合することにより製造することができる。
熱硬化性樹脂組成物は、後に塗工等を行う観点から、液状又は熱硬化性樹脂組成物溶液（以下、「樹脂ワニス」ともいう）として得ることが好ましい。
樹脂ワニスを得る方法としては、例えば、各成分を公知の撹拌機等により溶媒に溶解又は分散する方法、又は予め各成分を溶融混合することにより得られた熱硬化性樹脂組成物を溶媒に溶解若しくは分散させる方法等が挙げられる。
溶媒としては、樹脂成分を溶解することができ、且つ無機フィラーを分散させることができる溶媒であれば特に限定されないが、例えば、ジメチルアセトアミド、Ｎ−メチル−２−ピロリドン等が挙げられる。 (Method for producing thermosetting resin composition)
Although the manufacturing method of the thermosetting resin composition of this invention is not specifically limited, For example, it can manufacture by mixing the said resin component, an inorganic filler, etc. using a well-known stirrer, a mixer, etc. .
The thermosetting resin composition is preferably obtained as a liquid or thermosetting resin composition solution (hereinafter also referred to as “resin varnish”) from the viewpoint of subsequent coating or the like.
As a method for obtaining a resin varnish, for example, each component is dissolved or dispersed in a solvent with a known stirrer or the like, or a thermosetting resin composition obtained by previously melting and mixing each component is dissolved in a solvent. Or the method of dispersing is mentioned.
The solvent is not particularly limited as long as it can dissolve the resin component and can disperse the inorganic filler, and examples thereof include dimethylacetamide and N-methyl-2-pyrrolidone.

＜仮固定層＞
本発明の半導体装置製造用部材は、仮固定層を有する。仮固定層は、熱硬化性樹脂組成物層（ａ）上に半導体素子が再配置された後に、剥離される層である。
仮固定層としては、一般的に半導体装置の製造に用いられる仮固定用フィルム等を用いることができる。
仮固定用フィルムとしては、例えば、紫外線照射を行うことによって、接着力が低下する紫外線剥離フィルム、特定の薬液によって溶解する固定フィルム、加熱処理によって接着力が低下する熱剥離フィルム等が挙げられ、作業性、安全性、及び環境保全の観点から、熱剥離フィルムが好ましい。 <Temporary fixing layer>
The member for manufacturing a semiconductor device of the present invention has a temporary fixing layer. The temporary fixing layer is a layer that is peeled after the semiconductor element is rearranged on the thermosetting resin composition layer (a).
As the temporary fixing layer, a film for temporary fixing generally used for manufacturing a semiconductor device can be used.
Examples of the temporary fixing film include, for example, an ultraviolet peeling film whose adhesive strength is reduced by performing ultraviolet irradiation, a fixing film which is dissolved by a specific chemical, a thermal peeling film whose adhesive strength is reduced by heat treatment, and the like. From the viewpoints of workability, safety, and environmental protection, a heat release film is preferable.

＜支持体（１）＞
本発明の半導体装置製造用部材は、仮固定層の熱硬化性樹脂組成物層（ａ）が設けられた面とは反対側の面に支持体（１）を有していてもよい。
支持体（１）としては、特に限定されないが、熱による寸法変化が小さいＳＵＳ板、シリコンウェハ、ガラスクロスに樹脂を含浸させたガラスクロス入りコア基材等が好ましい。また、支持体（１）の厚みは、特に限定されないが、好ましくは０．４〜３．０ｍｍ、より好ましくは０．５〜３．０ｍｍである。０．４ｍｍ以上であると変形を抑制することができ、３．０ｍｍ以下であるとＳＵＳ板を用いた場合であっても質量が大きくなり過ぎずハンドリングが良好になる。 <Support (1)>
The member for manufacturing a semiconductor device of the present invention may have a support (1) on the surface opposite to the surface on which the thermosetting resin composition layer (a) of the temporary fixing layer is provided.
Although it does not specifically limit as a support body (1), The core base material with a glass cloth which impregnated resin to the SUS board, silicon wafer, glass cloth with a small dimensional change by a heat | fever, etc. are preferable. The thickness of the support (1) is not particularly limited, but is preferably 0.4 to 3.0 mm, more preferably 0.5 to 3.0 mm. When it is 0.4 mm or more, deformation can be suppressed, and when it is 3.0 mm or less, even when a SUS plate is used, the mass does not become too large and the handling becomes good.

＜半導体装置製造用部材の製造方法＞
本発明の半導体装置製造用部材の製造方法は、例えば、下記工程（i）又は（ii）により製造することができる。
（i）液状の熱硬化性樹脂組成物又は前記樹脂ワニスを、仮固定層上に塗布する方法。
（ii）本発明の熱硬化性樹脂組成物を支持体（２）上に塗布及び乾燥して得られる熱硬化性樹脂フィルムを仮固定層に貼着する方法。 <Method for Manufacturing Member for Manufacturing Semiconductor Device>
The manufacturing method of the member for manufacturing a semiconductor device of the present invention can be manufactured, for example, by the following step (i) or (ii).
(I) A method of applying a liquid thermosetting resin composition or the resin varnish on a temporary fixing layer.
(Ii) A method of adhering a thermosetting resin film obtained by applying and drying the thermosetting resin composition of the present invention on a support (2) to a temporary fixing layer.

（工程（i））
工程（i）は、液状の熱硬化性樹脂組成物又は前記樹脂ワニスを、仮固定層上に塗布する方法である。
熱硬化性樹脂組成物を塗布する方法としては、公知のコーターによる塗布、印刷法による塗布等が挙げられる。コーターの方式は、特に限定されるものではなく、ダイ、コンマ、ディップ、スピン等が使用できる。
樹脂ワニスを塗布した後の乾燥条件は、特に限定されないが、熱硬化性樹脂組成物を未硬化又は半硬化の状態を維持しつつ、溶媒を除去する観点から、乾燥温度としては、好ましくは５０〜１５０℃、乾燥時間としては、好ましくは１〜３０分である。乾燥機としては、ホットプレート、乾燥炉等を用いることができる。 (Process (i))
Step (i) is a method of applying a liquid thermosetting resin composition or the resin varnish on the temporary fixing layer.
Examples of the method for applying the thermosetting resin composition include application by a known coater and application by a printing method. The method of the coater is not particularly limited, and a die, comma, dip, spin, or the like can be used.
Although the drying conditions after apply | coating a resin varnish are not specifically limited, From a viewpoint of removing a solvent, maintaining a thermosetting resin composition in the uncured or semi-hardened state, As drying temperature, Preferably it is 50. The drying time is preferably 1 to 30 minutes. As the dryer, a hot plate, a drying furnace, or the like can be used.

（工程（ii））
工程（ii）は、本発明の熱硬化性樹脂組成物を支持体（２）上に塗布及び乾燥して得られる熱硬化性樹脂フィルムを仮固定層に貼着する方法である。
工程（ii）で好適に用いられる、本発明の熱硬化性樹脂フィルムについて説明する。 (Process (ii))
Step (ii) is a method of sticking a thermosetting resin film obtained by applying and drying the thermosetting resin composition of the present invention on the support (2) to the temporary fixing layer.
The thermosetting resin film of the present invention that is preferably used in the step (ii) will be described.

〔熱硬化性樹脂フィルム〕
本発明の熱硬化性樹脂フィルムは、本発明の熱硬化性樹脂組成物を支持体（２）上に塗布及び乾燥することにより製造することができる。
支持体（２）としては、特に限定されず、ポリエチレンテレフタレートフィルム（以下、「ＰＥＴフィルム」ともいう）等の公知のフィルムを使用することができる。支持体（２）の厚みは、使用する材質等に応じて適宜選択すればよいが、好ましくは１〜５０μｍ、より好ましくは１０〜３０μｍである。
熱硬化性樹脂フィルムの厚みは、好ましくは２〜１２０μｍ、より好ましくは５〜５０μｍ、さらに好ましくは１０〜３０μｍである。 [Thermosetting resin film]
The thermosetting resin film of this invention can be manufactured by apply | coating and drying the thermosetting resin composition of this invention on a support body (2).
The support (2) is not particularly limited, and a known film such as a polyethylene terephthalate film (hereinafter also referred to as “PET film”) can be used. The thickness of the support (2) may be appropriately selected according to the material used, but is preferably 1 to 50 μm, more preferably 10 to 30 μm.
The thickness of the thermosetting resin film is preferably 2 to 120 μm, more preferably 5 to 50 μm, and still more preferably 10 to 30 μm.

熱硬化性樹脂フィルムは、支持体（２）上に、公知のコーター等を用いて前記液状の熱硬化性樹脂組成物又は樹脂ワニスを塗布し、次いで、乾燥機等により乾燥することにより製造することができる。
塗布の方法としては、前記工程（ｉ）と同様の方法が挙げられる。
乾燥条件としては、特に限定されないが、熱硬化性樹脂組成物を未硬化又は半硬化の状態を維持しつつ、溶媒を除去する観点から、乾燥温度としては、好ましくは５０〜１５０℃、より好ましくは８０〜１２０℃であり、乾燥時間としては、好ましくは１〜６０分、より好ましくは５〜２０分である。
また、樹脂フィルムには、熱硬化性樹脂組成物層（ａ）への埃等の付着を抑制する観点から、ポリエチレンフィルム等の保護フィルムを貼着してもよい。 The thermosetting resin film is produced by applying the liquid thermosetting resin composition or the resin varnish on the support (2) using a known coater or the like, and then drying it with a dryer or the like. be able to.
Examples of the application method include the same method as in step (i).
Although it does not specifically limit as drying conditions, From a viewpoint of removing a solvent, maintaining a thermosetting resin composition in the uncured or semi-hardened state, As drying temperature, Preferably it is 50-150 degreeC, More preferably Is 80 to 120 ° C., and the drying time is preferably 1 to 60 minutes, more preferably 5 to 20 minutes.
Moreover, you may stick protective films, such as a polyethylene film, to a resin film from a viewpoint of suppressing adhesion of dust etc. to a thermosetting resin composition layer (a).

このようにして得られた熱硬化性樹脂フィルムを、公知の真空ラミネーター、ロールラミネーター、プレス機等を用いて、仮固定層に貼着することにより、本発明の半導体装置製造用部材を製造することができる。
仮固定層への貼り合わせ工程におけるラミネーターの温度、時間、圧力は、仮固定層上に、熱硬化性樹脂組成物が均一に、かつ空気のかみこみ等が生じない条件を適宜選択すればよい。ラミネーターの温度は、半導体素子の埋め込み性を向上させる観点から、好ましくは４０〜１２０℃、より好ましくは６０〜１００℃である。
ラミネーターの時間としては、同様の観点から、好ましくは１〜６０秒、より好ましくは２〜２０秒である。
ラミネーターの圧力としては、同様の観点から、好ましくは０．０５〜１．０ＭＰａ、より好ましくは０．２〜０．６ＭＰａである。 By sticking the thermosetting resin film thus obtained to a temporary fixing layer using a known vacuum laminator, roll laminator, press, or the like, the member for manufacturing a semiconductor device of the present invention is manufactured. be able to.
The temperature, time, and pressure of the laminator in the step of bonding to the temporary fixing layer may be selected as appropriate so long as the thermosetting resin composition is uniform on the temporary fixing layer and air entrapment does not occur. The temperature of the laminator is preferably 40 to 120 ° C, more preferably 60 to 100 ° C, from the viewpoint of improving the embedding property of the semiconductor element.
From the same viewpoint, the laminator time is preferably 1 to 60 seconds, more preferably 2 to 20 seconds.
The pressure of the laminator is preferably 0.05 to 1.0 MPa, more preferably 0.2 to 0.6 MPa from the same viewpoint.

［半導体装置の製造方法］
本発明の半導体装置の製造方法は、下記工程（Ｉ）〜（ＸＩ）を有する。
（Ｉ）本発明の半導体装置製造用部材の熱硬化性樹脂組成物層（ａ）上に、１つ以上の半導体素子を、半導体素子の能動面と熱硬化性樹脂組成物層（ａ）とが当接するように再配置する工程
（ＩＩ）前記１つ以上の半導体素子の受動面を、封止用樹脂組成物で封止し、半導体素子の受動面を覆う絶縁層（Ｂ）を形成する工程
（ＩＩＩ）熱硬化性樹脂組成物層（ａ）を硬化して、熱硬化性樹脂組成物層（ａ）を硬化してなる絶縁層（Ａ）を形成する工程
（ＩＶ）前記半導体装置製造用部材の仮固定層を剥離する工程
（Ｖ）絶縁層（Ａ）を研削し、半導体素子の能動面にまで至る開口部を形成する工程
（ＶＩ）絶縁層（Ａ）上にシード層を形成する工程
（ＶＩＩ）前記シード層上に回路形成用レジストを形成し、露光処理及び現像処理を施して再配線用のレジストパターンを形成する工程
（ＶＩＩＩ）電気めっき法により配線パターンを形成した後、剥離処理により前記レジストパターンを除去する工程
（ＩＸ）前記シード層を除去する工程
（Ｘ）前記配線パターン上に絶縁層（Ｃ）を形成した後、配線パターンにまで至る開口部を形成する工程
（ＸＩ）外部接続用端子を形成する工程 [Method for Manufacturing Semiconductor Device]
The method for manufacturing a semiconductor device of the present invention includes the following steps (I) to (XI).
(I) On the thermosetting resin composition layer (a) of the member for manufacturing a semiconductor device of the present invention, one or more semiconductor elements, an active surface of the semiconductor element, a thermosetting resin composition layer (a), and (II) sealing the passive surface of the one or more semiconductor elements with a sealing resin composition to form an insulating layer (B) that covers the passive surface of the semiconductor element Step (III) Step of curing the thermosetting resin composition layer (a) and curing the thermosetting resin composition layer (a) to form an insulating layer (A) (IV) Manufacturing of the semiconductor device (V) Grinding the insulating layer (A) to form an opening reaching the active surface of the semiconductor element (VI) Forming a seed layer on the insulating layer (A) Step (VII) A resist for circuit formation is formed on the seed layer, and an exposure process and a development process are performed, and the process is repeated. Step of forming a resist pattern for lines (VIII) Forming a wiring pattern by an electroplating method, then removing the resist pattern by a peeling process (IX) Removing the seed layer (X) On the wiring pattern Forming an opening reaching the wiring pattern after forming the insulating layer (C) in (XI) forming an external connection terminal

本発明の半導体装置の製造方法により得られる半導体装置は、本発明の半導体装置製造用部材を用いるため、半導体装置の能動面、及び受動面に樹脂組成物層が形成される。これによって、半導体装置の厚み方向の構造対称性を高めることができ、得られる半導体装置の反りを抑制することができるため、半導体装置を効率よく形成できると考えられる。なお、本発明の半導体装置の製造方法は、小型化及び薄型化が進むウェハレベル半導体装置の形態において特に好適である。   Since the semiconductor device obtained by the semiconductor device manufacturing method of the present invention uses the semiconductor device manufacturing member of the present invention, a resin composition layer is formed on the active surface and passive surface of the semiconductor device. Thereby, the structural symmetry in the thickness direction of the semiconductor device can be increased, and the warp of the obtained semiconductor device can be suppressed. Therefore, it is considered that the semiconductor device can be formed efficiently. The method for manufacturing a semiconductor device according to the present invention is particularly suitable in the form of a wafer level semiconductor device that is becoming smaller and thinner.

以下、図面を参照しながら本発明の製造方法の好適な実施形態について詳細に説明する。以下の説明では、同一又は相当部分には同一符号を付し、重複する説明は省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。更に、図面の寸法比率は図示の比率に限られるものではない。
ここでは、図４（ａ）に示す態様から、図７（ｔ）に示す半導体装置を製造する方法について、工程ごとに説明する。 Hereinafter, preferred embodiments of the production method of the present invention will be described in detail with reference to the drawings. In the following description, the same or corresponding parts are denoted by the same reference numerals, and redundant description is omitted. Further, the positional relationship such as up, down, left and right is based on the positional relationship shown in the drawings unless otherwise specified. Further, the dimensional ratios in the drawings are not limited to the illustrated ratios.
Here, a method for manufacturing the semiconductor device shown in FIG. 7 (t) from the mode shown in FIG. 4 (a) will be described step by step.

＜工程（Ｉ）＞
工程（Ｉ）は、図４（ｃ）に示すように、本発明の半導体装置製造用部材の熱硬化性樹脂組成物層（ａ）３上に、１つ以上の半導体素子４を、半導体素子の能動面と熱硬化性樹脂組成物層（ａ）とが当接するように再配置する工程である。 <Process (I)>
In step (I), as shown in FIG. 4C, one or more semiconductor elements 4 are placed on the thermosetting resin composition layer (a) 3 of the member for manufacturing a semiconductor device of the present invention. It is the process of rearrange | positioning so that an active surface and thermosetting resin composition layer (a) may contact | abut.

＜工程（ＩＩ）＞
工程（ＩＩ）は、図４（ｄ）に示すように、前記１つ以上の半導体素子４の受動面を封止用樹脂組成物で封止し、半導体素子４の受動面を覆う絶縁層（Ｂ）６を形成する工程である。 <Process (II)>
In step (II), as shown in FIG. 4D, the passive surface of the one or more semiconductor elements 4 is sealed with a sealing resin composition, and an insulating layer ( B) A step of forming 6.

封止用樹脂組成物に含まれる樹脂は、熱硬化性、熱可塑性、又は感光性のいずれでもよいが、耐熱性及びその他の信頼性の観点から、熱硬化性樹脂が好ましい。
なお、本明細書において、封止用樹脂組成物として、熱硬化性樹脂を用いる場合、硬化前の半導体素子４の受動面を封止する樹脂組成物層を「熱硬化性樹脂組成物層（ｂ）」と称し、熱硬化性樹脂組成物層（ｂ）を硬化してなる層を「絶縁層（Ｂ）」と称する。
封止用樹脂組成物に含まれる樹脂として熱硬化性又は感光性樹脂を用いる場合、封止後、熱硬化及び／又はポストＵＶ硬化することが好ましい。
熱硬化条件は、使用する樹脂の種類に応じて適宜決定すればよいが、硬化反応を充分進行させる観点、及び生産性を向上させる観点から、硬化温度は、好ましくは８０〜２３０℃、より好ましくは１００〜２００℃、さらに好ましくは１４０〜２００℃であり、硬化時間は、好ましくは５〜１８０分、より好ましくは１０〜１２０分、さらに好ましくは３０〜８０分である。
封止用樹脂組成物に用いる熱硬化性樹脂組成物としては、一般に半導体封止用途で用いられる熱硬化性樹脂を用いることができ、例えば、本発明の熱硬化性樹脂組成物を用いることができる。
封止用樹脂組成物の形態は、特に限定されず、液状、顆粒状、フィルム状のいずれであってもよい。また、封止用樹脂組成物を用いた封止方法は、市販のトランスファー封止成型機、コンプレッション封止成型機等を用いることができる。 The resin contained in the encapsulating resin composition may be any of thermosetting, thermoplastic, or photosensitive, but a thermosetting resin is preferable from the viewpoint of heat resistance and other reliability.
In addition, in this specification, when using a thermosetting resin as a resin composition for sealing, the resin composition layer which seals the passive surface of the semiconductor element 4 before hardening is referred to as “thermosetting resin composition layer ( b) ", and a layer formed by curing the thermosetting resin composition layer (b) is referred to as" insulating layer (B) ".
When a thermosetting or photosensitive resin is used as the resin contained in the sealing resin composition, it is preferable to perform thermosetting and / or post-UV curing after sealing.
The thermosetting conditions may be appropriately determined according to the type of resin to be used, but from the viewpoint of sufficiently proceeding the curing reaction and improving the productivity, the curing temperature is preferably 80 to 230 ° C, more preferably. Is 100 to 200 ° C., more preferably 140 to 200 ° C., and the curing time is preferably 5 to 180 minutes, more preferably 10 to 120 minutes, and further preferably 30 to 80 minutes.
As the thermosetting resin composition used for the sealing resin composition, a thermosetting resin generally used for semiconductor sealing can be used. For example, the thermosetting resin composition of the present invention is used. it can.
The form of the sealing resin composition is not particularly limited, and may be any of liquid, granule, and film. Moreover, a commercially available transfer sealing molding machine, a compression sealing molding machine, etc. can be used for the sealing method using the sealing resin composition.

絶縁層（Ｂ）の厚みは、好ましくは２５〜５００μｍ、より好ましくは１００〜３００μｍ、さらに好ましくは２００〜３００μｍである。絶縁層（Ｂ）の厚みを、５００μｍ以下とすることにより、薄型の半導体装置に好適である。一方、絶縁層（Ｂ）の厚みを、２５μｍ以上とすることにより、半導体素子４の厚みが過度に制限されることなく、半導体素子４を熱硬化性樹脂組成物層（ａ）に配置する際や、封止用樹脂組成物で封止する際に半導体素子４が割れることを抑制することができる。   The thickness of the insulating layer (B) is preferably 25 to 500 μm, more preferably 100 to 300 μm, and still more preferably 200 to 300 μm. By setting the thickness of the insulating layer (B) to 500 μm or less, it is suitable for a thin semiconductor device. On the other hand, when the thickness of the insulating layer (B) is 25 μm or more, the thickness of the semiconductor element 4 is not excessively limited, and the semiconductor element 4 is disposed in the thermosetting resin composition layer (a). In addition, the semiconductor element 4 can be prevented from cracking when sealed with the sealing resin composition.

＜工程（ＩＩＩ）＞
工程（ＩＩＩ）は、熱硬化性樹脂組成物層（ａ）を硬化して、熱硬化性樹脂組成物層（ａ）を硬化してなる絶縁層（Ａ）５を形成する工程である。
熱硬化条件は、使用する熱硬化性樹脂組成物の種類に応じて適宜決定すればよいが、硬化反応を充分進行させる観点、及び生産性を向上させる観点から、硬化温度は、好ましくは８０〜２３０℃、より好ましくは１００〜２００℃、さらに好ましくは１４０〜２００℃であり、硬化時間は、好ましくは５〜１８０分、より好ましくは１０〜１２０分、さらに好ましくは３０〜８０分である。
なお、本工程は前記熱硬化性樹脂組成物層（ｂ）を硬化する工程と同時に行ってもよい。
絶縁層（Ａ）の厚みの好適な態様としては、本発明の半導体装置製造用部材の熱硬化性樹脂組成物層（ａ）の厚みと同様である。 <Step (III)>
Step (III) is a step of curing the thermosetting resin composition layer (a) to form the insulating layer (A) 5 formed by curing the thermosetting resin composition layer (a).
The thermosetting conditions may be appropriately determined according to the type of the thermosetting resin composition to be used, but from the viewpoint of sufficiently proceeding the curing reaction and improving the productivity, the curing temperature is preferably 80 to It is 230 degreeC, More preferably, it is 100-200 degreeC, More preferably, it is 140-200 degreeC, Curing time becomes like this. Preferably it is 5-180 minutes, More preferably, it is 10-120 minutes, More preferably, it is 30-80 minutes.
In addition, you may perform this process simultaneously with the process of hardening | curing the said thermosetting resin composition layer (b).
A preferable aspect of the thickness of the insulating layer (A) is the same as the thickness of the thermosetting resin composition layer (a) of the member for manufacturing a semiconductor device of the present invention.

＜工程（ＩＶ）＞
工程（ＩＶ）は、図５（ｆ）に示すように、半導体装置製造用部材の仮固定層２を剥離する工程である。支持体（１）１を有している場合、仮固定層２の剥離前又は仮固定層２の剥離と同時に支持体（１）１を剥離してもよい（図５（ｅ）参照）。
剥離方法は特に限定されないが、仮固定層２として熱剥離シートを用いた場合は、例えば、所定温度に設定されたホットプレート上に載せて加熱する方法により、剥離することができる。加熱する温度は、用いる熱剥離シートに応じて適宜決定すればよい。
なお、工程（ＩＶ）は、前記工程（ＩＩＩ）の前に行ってもよい。 <Step (IV)>
Step (IV) is a step of peeling the temporary fixing layer 2 of the member for manufacturing a semiconductor device as shown in FIG. When the support (1) 1 is provided, the support (1) 1 may be peeled before the temporary fixing layer 2 is peeled off or simultaneously with the peeling of the temporary fixing layer 2 (see FIG. 5 (e)).
The peeling method is not particularly limited, but when a heat peeling sheet is used as the temporary fixing layer 2, the peeling can be carried out by, for example, a method of placing and heating on a hot plate set to a predetermined temperature. What is necessary is just to determine the temperature to heat suitably according to the thermal peeling sheet to be used.
In addition, you may perform process (IV) before the said process (III).

＜工程（Ｖ）＞
工程（Ｖ）は、図５（ｇ）に示すように、半導体素子４の能動面上の絶縁層（Ａ）５を研削し、半導体素子４の能動面にまで至る開口部を形成する工程である。
研削後は、デスミア処理液、レジスト剥離液等のアルカリ処理液などにより処理することが好ましい。アルカリ処理液は、開口径に応じて、ｐＨを調整することができる。
デスミア処理液は、例えば、過マンガン酸ナトリウム液、水酸化ナトリウム液、過マンガン酸カリウム液、クロム液、硫酸等の混合液を使用することができる。
デスミア処理は、熱湯、膨潤液等を用いて被処理基板を膨潤処理した後、過マンガン酸ナトリウム液等で残渣等を除去し、還元（中和）を行った後、水洗、湯洗、乾燥を行う。１回の処理を行っても充分な粗化及び残渣除去の効果が得られない場合は複数回処理を行ってもよい。なお、デスミア処理は上記のものに限定されない。
デスミア処理後に、再度、熱硬化性樹脂組成物の熱硬化を行ってもよい。再度の熱硬化の効果は、用いる熱硬化性樹脂によって異なるが、例えば、未反応物の減少、ガラス転移温度の向上、低熱膨張化等を図ることができる。 <Process (V)>
Step (V) is a step of grinding the insulating layer (A) 5 on the active surface of the semiconductor element 4 to form an opening reaching the active surface of the semiconductor element 4 as shown in FIG. is there.
After grinding, it is preferable to treat with an alkali treatment solution such as a desmear treatment solution or a resist stripping solution. The pH of the alkaline treatment liquid can be adjusted according to the opening diameter.
As the desmear treatment liquid, for example, a mixed liquid such as a sodium permanganate liquid, a sodium hydroxide liquid, a potassium permanganate liquid, a chromium liquid, and sulfuric acid can be used.
In desmear treatment, the substrate to be treated is swelled with hot water, swelling liquid, etc., then the residue is removed with sodium permanganate solution, etc., reduced (neutralized), washed with water, washed with hot water, and dried. I do. If sufficient effects of roughening and residue removal are not obtained even if the treatment is performed once, the treatment may be performed a plurality of times. The desmear process is not limited to the above.
After the desmear treatment, the thermosetting resin composition may be thermally cured again. Although the effect of the second thermosetting varies depending on the thermosetting resin used, for example, it is possible to reduce unreacted materials, improve the glass transition temperature, reduce the thermal expansion, and the like.

＜工程（ＶＩ）＞
工程（ＶＩ）は、図５（ｈ）に示すように、絶縁層（Ａ）５上にシード層７を形成する工程である。
シード層７は、銅の配線パターン８を電界めっき法によって形成する際の基層となる導電性薄膜であり、無電界銅めっき法、スパッタ法等により好適に形成することができる。スパッタ法による場合、銅を蒸着する前にＴｉを蒸着する等、形成層を種々選択することができる。
シード層７の厚みは、特に限定されないが、通常は０．１〜２．０μｍである。 <Process (VI)>
Step (VI) is a step of forming a seed layer 7 on the insulating layer (A) 5 as shown in FIG.
The seed layer 7 is a conductive thin film that serves as a base layer when the copper wiring pattern 8 is formed by electroplating, and can be suitably formed by electroless copper plating, sputtering, or the like. When the sputtering method is used, various formation layers can be selected, for example, Ti is deposited before copper is deposited.
The thickness of the seed layer 7 is not particularly limited, but is usually 0.1 to 2.0 μm.

＜工程（ＶＩＩ）＞
工程（ＶＩＩ）は、図５（ｊ）に示すように、シード層７上に回路形成用レジストを形成し、露光処理及び現像処理を施して再配線用のレジストパターン８を形成する工程である。
回路形成用レジストとしては、回路形成用のレジストとして用いられている公知のレジスト材料を用いることができ、液状、フィルム状のいずれであってよい。
回路形成用レジストは、レジスト材料が液状の場合は、印刷機を用いて塗布して形成することができ、レジスト材料がフィルム状の場合は、ロールラミネーター、真空ラミネーター等を用いて貼り付けて形成することができる。
露光処理は、形成された回路形成用レジストに対して、マスクパターンを通して活性光線を照射することにより、回路形成用レジストの所定部分を露光し、露光部の回路形成用レジストを光硬化させる処理である。該露光処理に次いで、露光部以外の回路形成用レジストを除去する現像処理を施すことにより、再配線用のレジストパターン８を形成することができる。
露光処理における活性光線の光源としては、公知の光源を用いることができ、例えば、カーボンアーク灯、水銀蒸気アーク灯、超高圧水銀灯、高圧水銀灯、キセノンランプ等の紫外線を有効に放射するものを好適に使用できる。また、直接描画方式のダイレクトレーザ露光を用いてもよい。
露光量は使用する装置、及び回路形成用レジストの組成等によって異なるが、好ましくは１０〜６００ｍＪ／ｃｍ２、より好ましくは２０〜４００ｍＪ／ｃｍ２である。露光量が１０ｍＪ／ｃｍ２以上であると光硬化の進行が充分となり安定してレジストパターンを形成することができ、６００ｍＪ／ｃｍ２以下であると光硬化が過剰に進行することを抑制することができ、回路形成用レジストの開口形状を安定して得ることができる。
現像処理に用いる現像液としては、例えば、２０〜５０℃の炭酸ナトリウムの希薄溶液（１〜５質量％水溶液）等のアルカリ現像液が用いられる。現像方法は、特に限定されず、前記現像液を用いて、スプレー、揺動浸漬、ブラッシング及びスクラッピング等の公知の方法により行うことができる。 <Process (VII)>
In step (VII), as shown in FIG. 5 (j), a resist for circuit formation is formed on the seed layer 7, and a resist pattern 8 for rewiring is formed by performing exposure processing and development processing. .
As the resist for circuit formation, a known resist material used as a resist for circuit formation can be used, and it may be either liquid or film.
When the resist material is in liquid form, the circuit forming resist can be applied and formed using a printing machine. If the resist material is in the form of a film, it can be formed using a roll laminator, vacuum laminator, etc. can do.
The exposure process is a process of exposing a predetermined portion of the circuit forming resist by irradiating the formed circuit forming resist with an actinic ray through a mask pattern and photocuring the circuit forming resist in the exposed portion. is there. Subsequent to the exposure process, a resist pattern 8 for rewiring can be formed by performing a development process for removing the resist for circuit formation other than the exposed part.
As the light source of the actinic ray in the exposure processing, a known light source can be used. For example, a light source that effectively emits ultraviolet rays, such as a carbon arc lamp, a mercury vapor arc lamp, an ultrahigh pressure mercury lamp, a high pressure mercury lamp, and a xenon lamp is preferable. Can be used for Further, direct drawing direct laser exposure may be used.
The amount of exposure varies depending on the apparatus used, the composition of the circuit forming resist, and the like, but is preferably 10 to 600 mJ / cm 2 , more preferably 20 to 400 mJ / cm 2 . When the exposure amount is 10 mJ / cm 2 or more, the progress of photocuring is sufficient and a resist pattern can be stably formed, and when it is 600 mJ / cm 2 or less, the photocuring is prevented from proceeding excessively. The opening shape of the circuit forming resist can be obtained stably.
As the developer used for the development process, for example, an alkali developer such as a dilute solution (1 to 5% by mass aqueous solution) of sodium carbonate at 20 to 50 ° C is used. The development method is not particularly limited, and can be performed by a known method such as spraying, rocking immersion, brushing, and scraping using the developer.

＜工程（ＶＩＩＩ）＞
工程（ＶＩＩＩ）は、図６（ｋ）に示すように、電気めっき法によりシード層７上に配線パターン９を形成し、剥離処理によりレジストパターン８を除去する工程である。
電気めっきは、従来公知の方法により行えばよく、得られる配線パターン９の厚みは、１〜２０μｍが好ましい。
次いで、図６（ｍ）に示すように、剥離液により、レジストパターン８を剥離し除去する。 <Process (VIII)>
Step (VIII) is a step of forming a wiring pattern 9 on the seed layer 7 by electroplating and removing the resist pattern 8 by a stripping process, as shown in FIG. 6 (k).
The electroplating may be performed by a conventionally known method, and the thickness of the obtained wiring pattern 9 is preferably 1 to 20 μm.
Next, as shown in FIG. 6 (m), the resist pattern 8 is stripped and removed with a stripping solution.

＜工程（ＩＸ）＞
工程（ＩＸ）は、図６（ｎ）に示すように、絶縁層（Ａ）５の表面に露出しているシード層７を除去する工程である。シード層７の除去は公知のエッチング液を用いて行うことができる。 <Process (IX)>
Step (IX) is a step of removing the seed layer 7 exposed on the surface of the insulating layer (A) 5 as shown in FIG. The removal of the seed layer 7 can be performed using a known etching solution.

＜工程（Ｘ）＞
工程（Ｘ）は、図６（ｐ）に示すように、配線パターン９上に絶縁層（Ｃ）１０を形成し、次いで、図７（ｑ）に示すように、配線パターン９にまで至る開口部を形成する工程である。
絶縁層（Ｃ）は、絶縁層（Ａ）の形成に用いられる熱硬化性樹脂組成物、すなわち本発明の熱硬化性樹脂組成物を使用して好適に形成することができる。また、その好適な形成方法も、絶縁層（Ａ）の形成方法と同様である。
また、絶縁層（Ｃ）の開口部の形成方法は、前記工程（Ｖ）における開口部の形成方法と同様である。 <Process (X)>
In step (X), an insulating layer (C) 10 is formed on the wiring pattern 9 as shown in FIG. 6 (p), and then the opening reaching the wiring pattern 9 is shown in FIG. 7 (q). It is the process of forming a part.
An insulating layer (C) can be suitably formed using the thermosetting resin composition used for formation of an insulating layer (A), ie, the thermosetting resin composition of this invention. Moreover, the suitable formation method is the same as the formation method of an insulating layer (A).
Moreover, the formation method of the opening part of an insulating layer (C) is the same as the formation method of the opening part in the said process (V).

＜工程（ＸＩ）＞
工程（ＸＩ）は、外部接続用端子１２を形成する工程である。
外部接続用端子１２を形成するにあたって、まず、図７（ｒ）に示すように、絶縁層（Ｃ）１０に設けた開口部から露出した配線パターン９に無電解ニッケルめっきと金めっき１１を行うことが好ましい。ニッケルめっきの厚みは、好ましくは１〜１０μｍであり、金めっきの厚みは、好ましくは０．０１〜１．０μｍ、より好ましくは０．０５〜０．１５μｍである。
次いで、図７（ｓ）に示すように、絶縁層（Ｃ）１０の開口部に外部接続用端子１２としての導電材料を形成する。導電材料は、特に限定されるものではないが、環境保全の観点から、Ｓｎ−Ａｇ系、Ｓｎ−Ａｇ−Ｃｕ系等のはんだを使用することが好ましい。また、回路形成用レジストを用いて、Ｃｕポストを形成してもよい。
次いで、ダイサーを用いてダイシング個片化することで、図７（ｔ）に示す半導体装置を得ることができる。 <Process (XI)>
Step (XI) is a step of forming the external connection terminals 12.
In forming the external connection terminal 12, first, as shown in FIG. 7R, electroless nickel plating and gold plating 11 are performed on the wiring pattern 9 exposed from the opening provided in the insulating layer (C) 10. It is preferable. The thickness of the nickel plating is preferably 1 to 10 μm, and the thickness of the gold plating is preferably 0.01 to 1.0 μm, more preferably 0.05 to 0.15 μm.
Next, as shown in FIG. 7S, a conductive material as the external connection terminal 12 is formed in the opening of the insulating layer (C) 10. The conductive material is not particularly limited, but it is preferable to use Sn-Ag-based, Sn-Ag-Cu-based solder or the like from the viewpoint of environmental conservation. Alternatively, a Cu post may be formed using a circuit forming resist.
Next, the semiconductor device shown in FIG. 7 (t) can be obtained by dicing into pieces using a dicer.

以上、本発明に係る半導体装置製造用部材、及びそれを用いる半導体装置の製造方法等の好適な実施形態について説明したが、本発明は必ずしも上述した実施形態に限定されるものではなく、その趣旨を逸脱しない範囲で適宜変更を行ってもよい。   The preferred embodiments of the semiconductor device manufacturing member according to the present invention and the semiconductor device manufacturing method using the same have been described above, but the present invention is not necessarily limited to the above-described embodiments, and the gist thereof is described. Changes may be made as appropriate without departing from.

［仮固定層付き支持体の準備］
まず、支持体（１）として直径２２０ｍｍ、厚み１．５ｍｍのＳＵＳ板を準備した。次に、ＳＵＳ板の片側に仮固定用フィルムを、ラミネーターを用いて貼り付け、ＳＵＳ板上に仮固定層を形成し、仮固定層付き支持体を得た（図４（ａ）参照）。なお、ＳＵＳ板からはみ出した仮固定用フィルムについては、カッターナイフで切り離した。 [Preparation of support with temporary fixing layer]
First, a SUS plate having a diameter of 220 mm and a thickness of 1.5 mm was prepared as the support (1). Next, a temporary fixing film was attached to one side of the SUS plate using a laminator, a temporary fixing layer was formed on the SUS plate, and a support with a temporary fixing layer was obtained (see FIG. 4A). In addition, about the film for temporary fixing which protruded from the SUS board, it cut away with the cutter knife.

［熱硬化性樹脂組成物の製造］
製造例１
（熱硬化性樹脂組成物Ａの製造）
熱硬化性樹脂組成物Ａを製造するにあたり、まず硬化剤（Ａ−１）を調製した。
温度計、撹拌装置、還流冷却管付き水分定量器の付いた加熱及び冷却可能な容積２リットルの反応容器に、ビス（４−アミノフェニル）スルホン２６．４０ｇと、２，２−ビス［４−（４−マレイミドフェノキシ）フェニル］プロパン４８４．５０ｇと、ｐ−アミノ安息香酸２９．１０ｇと、ジメチルアセトアミド３６０．００ｇとを入れ、１４０℃で５時間反応させて分子主鎖中にスルホン基を有し、酸性置換基と不飽和Ｎ−置換マレイミド基とを有する硬化剤（Ａ−１）の溶液を得た。 [Production of thermosetting resin composition]
Production Example 1
(Manufacture of thermosetting resin composition A)
In producing the thermosetting resin composition A, a curing agent (A-1) was first prepared.
In a reaction vessel with a volume of 2 liters that can be heated and cooled, equipped with a thermometer, a stirrer, and a moisture meter with a reflux condenser, 26.40 g of bis (4-aminophenyl) sulfone and 2,2-bis [4- (4-Maleimidophenoxy) phenyl] propane (484.50 g), p-aminobenzoic acid (29.10 g) and dimethylacetamide (360.00 g) were added and reacted at 140 ° C. for 5 hours to have a sulfone group in the molecular main chain. Then, a solution of the curing agent (A-1) having an acidic substituent and an unsaturated N-substituted maleimide group was obtained.

次に、ビフェニルアラルキル型エポキシ樹脂（日本化薬（株）製、製品名：ＮＣ−３０００Ｈ）７０質量部、上記で得られた硬化剤（Ａ−１）を固形分で３０質量部、及びビニルシランで処理したシリカフィラー（平均粒径：５０ｎｍ）を樹脂成分１００質量部に対して３０質量部配合して、ビーズミル（アシザワファインテック（株）製、商品名：スターミルＬＭＺ）を用い、周速１２ｍ／ｓにて３時間分散して、熱硬化性樹脂組成物Ａの溶液を得た。
なお、シリカフィラーの粒径は、レーザ回折散乱式マイクロトラック粒度分布計「ＭＴ−３１００」（日機装（株）製）を用いて測定し、平均粒径が５０ｎｍ、最大粒径が１μｍ以下となっていることを確認した。 Next, 70 parts by mass of a biphenyl aralkyl type epoxy resin (manufactured by Nippon Kayaku Co., Ltd., product name: NC-3000H), 30 parts by mass of the hardener (A-1) obtained above, and vinylsilane 30 parts by mass of silica filler (average particle size: 50 nm) treated with a resin component with respect to 100 parts by mass of the resin component, using a bead mill (trade name: Star Mill LMZ, manufactured by Ashizawa Finetech Co., Ltd.), a peripheral speed of 12 m The solution of thermosetting resin composition A was obtained by dispersing at / s for 3 hours.
The particle size of the silica filler was measured using a laser diffraction scattering type microtrack particle size distribution meter “MT-3100” (manufactured by Nikkiso Co., Ltd.), and the average particle size was 50 nm and the maximum particle size was 1 μm or less. Confirmed that.

製造例２
（熱硬化性樹脂組成物Ｂの製造）
熱硬化性樹脂組成物Ｂを製造するにあたり、まず硬化剤（Ｂ−１）を調製した。
ジアミン化合物として（４，４’−ジアミノ）ジシクロヘキシルメタン（新日本理化（株）製、商品名：ワンダミンＨＭ（ＷＨＭ））５２．７ｇ、反応性官能基を有するジアミンとして３，３’−ジヒドロキシ−４，４’−ジアミノビフェニル６ｇ、トリカルボン酸無水物として無水トリメリット酸１０８ｇ及び非プロトン性極性溶媒としてＮ−メチル−２−ピロリドン１２８１ｇをフラスコに入れ、フラスコ内の温度を８０℃に設定して３０分間撹拌した。撹拌終了後、水と共沸可能な芳香族炭化水素としてトルエン１９２ｇをさらに添加し、フラスコ内の温度を１６０℃に昇温して２．５時間還流した。水分定量受器に理論量の水が貯留され、水の留出が見られなくなっていることを確認した後、水分定量受器中の水及びトルエンを除去しながら、フラスコ内の温度を１８０℃まで上昇させて反応溶液中のトルエンを除去した。フラスコ内の溶液を６０℃まで冷却した後、長鎖炭化水素鎖骨格（炭素原子数約５０）を有するジカルボン酸として水添α，ω−ポリブタジエンジカルボン酸（日本曹達（株）製、商品名：ＣＩ−１０００）３０９．５ｇを入れ、１０分間撹拌した。撹拌終了後、ジイソシアネートとして４，４’−ジフェニルメタンジイソシアネート１１９．７ｇを添加し、フラスコ内の温度を１６０℃に上昇させて２時間反応させ、硬化剤（Ｂ−１）の溶液として、ポリアミドイミド樹脂溶液を得た。
このポリアミドイミド樹脂の重量平均分子量（Ｍｗ）をゲルパーミエーションクロマトグラフィーにより測定したところ４７，０００であった。ポリアミドイミド１分子あたりの平均反応性官能基数Ｎは４．４であった。 Production Example 2
(Production of thermosetting resin composition B)
In producing the thermosetting resin composition B, a curing agent (B-1) was first prepared.
(4,4′-diamino) dicyclohexylmethane (manufactured by Shin Nippon Rika Co., Ltd., trade name: Wandamine HM (WHM)) 52.7 g as a diamine compound, and 3,3′-dihydroxy- as a diamine having a reactive functional group 6 g of 4,4′-diaminobiphenyl, 108 g of trimellitic anhydride as a tricarboxylic anhydride and 1281 g of N-methyl-2-pyrrolidone as an aprotic polar solvent were put in a flask, and the temperature in the flask was set at 80 ° C. Stir for 30 minutes. After completion of the stirring, 192 g of toluene was further added as an aromatic hydrocarbon azeotropic with water, and the temperature in the flask was raised to 160 ° C. and refluxed for 2.5 hours. After confirming that the theoretical amount of water was stored in the moisture determination receiver and that no water distilling was observed, the temperature in the flask was adjusted to 180 ° C. while removing water and toluene in the moisture determination receiver. And toluene in the reaction solution was removed. After cooling the solution in the flask to 60 ° C., hydrogenated α, ω-polybutadiene dicarboxylic acid (manufactured by Nippon Soda Co., Ltd., trade name) as a dicarboxylic acid having a long-chain hydrocarbon chain skeleton (about 50 carbon atoms). CI-1000) 309.5 g was added and stirred for 10 minutes. After completion of the stirring, 119.7 g of 4,4′-diphenylmethane diisocyanate was added as a diisocyanate, the temperature in the flask was raised to 160 ° C. and reacted for 2 hours, and a solution of a curing agent (B-1) was obtained as a polyamideimide resin. A solution was obtained.
The weight average molecular weight (Mw) of this polyamideimide resin was measured by gel permeation chromatography and found to be 47,000. The average reactive functional group number N per polyamideimide molecule was 4.4.

次に、ビフェニルアラルキル型エポキシ樹脂（日本化薬（株）製、製品名：ＮＣ−３０００Ｈ）７０質量部、上記で得られた硬化剤（Ｂ−１）を固形分で３０質量部、及びビニルシランで処理したシリカフィラー（平均粒径：５０ｎｍ）を樹脂成分１００質量部に対して３０質量部配合して、ビーズミル（アシザワファインテック（株）製、商品名：スターミルＬＭＺ）を用い、周速１２ｍ／ｓにて３時間分散して、熱硬化性樹脂組成物Ｂの溶液を得た。
シリカフィラーの粒径は、実施例１と同様の方法により測定し、平均粒径が５０ｎｍ、最大粒径が１μｍ以下であることを確認した。 Next, 70 parts by mass of a biphenyl aralkyl type epoxy resin (manufactured by Nippon Kayaku Co., Ltd., product name: NC-3000H), 30 parts by mass of the solidifying agent (B-1) obtained above, and vinylsilane 30 parts by mass of silica filler (average particle size: 50 nm) treated with a resin component with respect to 100 parts by mass of the resin component, using a bead mill (trade name: Star Mill LMZ, manufactured by Ashizawa Finetech Co., Ltd.), a peripheral speed of 12 m The solution of thermosetting resin composition B was obtained by dispersing at / s for 3 hours.
The particle size of the silica filler was measured by the same method as in Example 1, and it was confirmed that the average particle size was 50 nm and the maximum particle size was 1 μm or less.

製造例３
＜熱硬化性樹脂組成物Ｃ＞
クレゾールノボラック型エポキシ樹脂（ＤＩＣ（株）製、商品名：エピクロンＮ６６０）７０質量部、硬化剤としてフェノキシ樹脂（新日鉄化学（株）製、商品名：ＹＰ−５５）、メラミン変性フェノールノボラック樹脂（ＤＩＣ（株）製、商品名：ＬＡ７０５４）３０質量部、硫酸バリウム（平均粒径：３００ｎｍ）を樹脂成分１００質量部に対して１０質量部、及びビニルシランで処理したシリカフィラー（平均粒径：５０ｎｍ）を樹脂成分１００質量部に対して３０質量部配合して、ビーズミル（アシザワファインテック（株）製、商品名：スターミルＬＭＺ）を用い、周速１２ｍ／ｓにて３時間分散して、熱硬化性樹脂組成物Ｃの溶液を得た。
シリカフィラー及び硫酸バリウムの粒径は、実施例１と同様の方法により測定し、シリカフィラーの平均粒径が５０ｎｍ、最大粒径が１μｍ以下であること、硫酸バリウムの平均粒径が３００ｎｍ、最大粒径が２μｍであることを確認した。 Production Example 3
<Thermosetting resin composition C>
70 parts by mass of a cresol novolac type epoxy resin (manufactured by DIC Corporation, trade name: Epicron N660), a phenoxy resin (manufactured by Nippon Steel Chemical Co., Ltd., trade name: YP-55) as a curing agent, a melamine-modified phenol novolac resin (DIC) Co., Ltd., trade name: LA7054 30 parts by mass, barium sulfate (average particle size: 300 nm) 10 parts by mass with respect to 100 parts by mass of resin component, and silica filler treated with vinylsilane (average particle size: 50 nm) 30 parts by mass with respect to 100 parts by mass of the resin component, dispersed for 3 hours at a peripheral speed of 12 m / s using a bead mill (manufactured by Ashizawa Finetech Co., Ltd., product name: Star Mill LMZ), and thermoset. A solution of the conductive resin composition C was obtained.
The particle diameters of the silica filler and barium sulfate were measured by the same method as in Example 1. The average particle diameter of the silica filler was 50 nm, the maximum particle diameter was 1 μm or less, the average particle diameter of barium sulfate was 300 nm, the maximum It was confirmed that the particle size was 2 μm.

［熱硬化性樹脂フィルムの製造］
製造例４〜１０
製造例１〜３により得られた熱硬化性樹脂組成物Ａ〜Ｃの溶液を、支持体（２）であるＰＥＴフィルム（帝人（株）製、商品名：Ｇ２−１６、１６μｍ厚）上に、乾燥後の熱硬化性樹脂組成物層（ａ）の厚みが表１に示す厚みＴ１になるように塗布した。その後、熱風対流式乾燥機を用いて１００℃で１０分間乾燥することによって支持体（２）上に熱硬化性樹脂フィルムを得た。
次いで、熱硬化性樹脂フィルムに埃等が付着しないように、ポリエチレンフィルム（タマポリ（株）製、商品名：ＮＦ−１５）を保護フィルムとして貼り合わせ、保護フィルム付の熱硬化性樹脂フィルムＦ１〜Ｆ７を得た。 [Manufacture of thermosetting resin film]
Production Examples 4 to 10
The solutions of the thermosetting resin compositions A to C obtained in Production Examples 1 to 3 are placed on a PET film (trade name: G2-16, 16 μm thickness, manufactured by Teijin Limited) which is the support (2). the thickness of the thermosetting resin composition layer after drying (a) was applied so that the thickness T 1 as shown in Table 1. Then, the thermosetting resin film was obtained on the support body (2) by drying for 10 minutes at 100 degreeC using a hot air convection type dryer.
Subsequently, a polyethylene film (manufactured by Tamapoly Co., Ltd., trade name: NF-15) is bonded as a protective film so that dust or the like does not adhere to the thermosetting resin film, and the thermosetting resin films F1 to F1 with a protective film are attached. F7 was obtained.

［半導体装置製造用部材の製造］
製造例１１〜１７
製造例４〜１０で得られた熱硬化性樹脂フィルムＦ−１〜Ｆ−７の保護フィルムを剥がし、前述の仮固定層付き支持体上に、熱硬化性樹脂フィルムが仮固定層に当接するように載置した。次いで、プレス式真空ラミネーター（（株）名機製作所製、商品名：ＭＶＬＰ−５００）を用いて表２に示す条件でラミネートし、仮固定層上に熱硬化性樹脂組成物層（ａ）を形成した。その後、支持体（２）であるＰＥＴフィルムを剥離し、支持体（１）と仮固定層と熱硬化性樹脂組成物層（ａ）とをこの順に有する半導体装置製造用部材Ｐ−１〜Ｐ−７を得た。
なお、プレス式真空ラミネーターの真空引き時間は２０秒、気圧は４ｋＰａ以下の条件とした。 [Manufacture of semiconductor device manufacturing members]
Production Examples 11-17
The protective films of the thermosetting resin films F-1 to F-7 obtained in Production Examples 4 to 10 are peeled off, and the thermosetting resin film comes into contact with the temporary fixing layer on the above-described support with the temporary fixing layer. Was placed as follows. Subsequently, it laminates on the conditions shown in Table 2 using a press-type vacuum laminator (trade name: MVLP-500, manufactured by Meiki Seisakusho Co., Ltd.), and the thermosetting resin composition layer (a) is placed on the temporary fixing layer. Formed. Thereafter, the PET film as the support (2) is peeled off, and the semiconductor device manufacturing members P-1 to P having the support (1), the temporary fixing layer, and the thermosetting resin composition layer (a) in this order. -7 was obtained.
The press-type vacuum laminator was evacuated for 20 seconds and the atmospheric pressure was 4 kPa or less.

［半導体装置の製造］
実施例１〜９
まず、図４（ｃ）に示すように、表３に示す厚みＴ２を有する７．３ｍｍ×７．３ｍｍの半導体素子（（株）ウォルツ製、商品名：ＣＣ８０−０１０１ＪＹ）を、半導体装置製造用部材Ｐ−１〜Ｐ−７上に、半導体素子の能動面と熱硬化性樹脂組成物層（ａ）とが当接するように格子状に配置した。
半導体素子の搭載数は１９３個、ピッチは縦方向、横方向ともに９．６ｍｍとした。半導体素子の配置にはダイソーター（キヤノンマシナリー（株）製、商品名：ＣＡＰ３５００）を用いた。配置時の荷重は半導体素子１個当り１ｋｇｆとした。 [Manufacture of semiconductor devices]
Examples 1-9
First, as shown in FIG. 4 (c), the semiconductor device of 7.3 mm × 7.3 mm having a thickness T 2 shown in Table 3 (Co. Walz Ltd., trade name: CC80-0101JY) a semiconductor device manufacturing On the members P-1 to P-7, the active surface of the semiconductor element and the thermosetting resin composition layer (a) were arranged in a lattice shape so as to contact each other.
The number of mounted semiconductor elements was 193, and the pitch was 9.6 mm in both the vertical and horizontal directions. A die sorter (manufactured by Canon Machinery Co., Ltd., trade name: CAP3500) was used for the arrangement of the semiconductor elements. The load at the time of arrangement was 1 kgf per semiconductor element.

次に、熱硬化性樹脂組成物層（ａ）の形成に用いた熱硬化性樹脂組成物と同様の熱硬化性樹脂組成物からなる熱硬化性樹脂フィルムを用いて、半導体素子を覆うように封止し、表３に示す厚みＴ３を有する熱硬化性樹脂組成物層（ｂ）を形成した。封止方法は熱硬化性樹脂組成物層（ａ）の形成方法と同様である。次いで、表３に記載の条件で熱硬化を行い、熱硬化性樹脂組成物層（ａ）及び熱硬化性樹脂組成物層（ｂ）を硬化してなる、絶縁層（Ａ）及び絶縁層（Ｂ）を形成した（図４（ｄ）参照）。 Next, the semiconductor element is covered with a thermosetting resin film made of the same thermosetting resin composition as the thermosetting resin composition used for forming the thermosetting resin composition layer (a). sealed, to form the thermosetting resin composition layer having a thickness T 3 shown in Table 3 (b). The sealing method is the same as the method for forming the thermosetting resin composition layer (a). Subsequently, thermosetting is performed under the conditions described in Table 3, and the thermosetting resin composition layer (a) and the thermosetting resin composition layer (b) are cured, and an insulating layer (A) and an insulating layer ( B) was formed (see FIG. 4D).

その後、図５（ｅ）及び（ｆ）に示すように、支持体（１）及び仮固定層を、２００℃のホットプレート上で剥離し、成形物を得た。   Then, as shown to FIG.5 (e) and (f), the support body (1) and the temporary fixing layer were peeled on the 200 degreeC hotplate, and the molding was obtained.

比較例１〜５
図１（ｂ）に示すように、表４に示す厚みを有する７．３ｍｍ×７．３ｍｍの半導体素子（（株）ウォルツ製、商品名：ＣＣ８０−０１０１ＪＹ）を、前述の仮固定層付き支持体の仮固定層に、半導体素子の能動面と仮固定層とが当接するように格子状に配置した。
半導体素子の搭載数は１９３個、ピッチは縦方向、横方向ともに９．６ｍｍとした。半導体素子の配置にはダイソーター（キヤノンマシナリー（株）製、商品名：ＣＡＰ３５００）を用いた。配置時の荷重は半導体素子１個当り１ｋｇｆとした。
次に、図１（ｃ）に示すように、封止材として、熱硬化性樹脂組成物層（ａ）の形成に用いた熱硬化性樹脂組成物と同様の熱硬化性樹脂組成物からなる熱硬化性樹脂フィルムを用いて、半導体素子を覆うように封止し、表４に示す厚みを有する封止材の層を形成した。封止方法は熱硬化性樹脂組成物層（ａ）の形成方法と同様である。次いで、表４に記載の条件で熱硬化を行った。
その後、図１（ｄ）及び（ｅ）に示すように、支持体及び仮固定層を、２００℃のホットプレート上で剥離した。
次いで、図２（ｆ）の感光性樹脂組成物の替わりに封止材として用いた、熱硬化性樹脂組成物と同じ熱硬化性樹脂組成物を用いて、同様の条件で熱硬化をし、厚み２５μｍの絶縁層を形成することで成形物を得た。 Comparative Examples 1-5
As shown in FIG. 1 (b), a 7.3 mm × 7.3 mm semiconductor element (trade name: CC80-0101JY, manufactured by Waltz Co., Ltd.) having the thickness shown in Table 4 is supported with the above-described temporary fixing layer. The active surface of the semiconductor element and the temporary fixing layer were arranged in a lattice shape so as to contact the temporary fixing layer of the body.
The number of mounted semiconductor elements was 193, and the pitch was 9.6 mm in both the vertical and horizontal directions. A die sorter (manufactured by Canon Machinery Co., Ltd., trade name: CAP3500) was used for the arrangement of the semiconductor elements. The load at the time of arrangement was 1 kgf per semiconductor element.
Next, as shown in FIG.1 (c), it consists of the thermosetting resin composition similar to the thermosetting resin composition used for formation of a thermosetting resin composition layer (a) as a sealing material. Using a thermosetting resin film, the semiconductor element was sealed so as to form a sealing material layer having a thickness shown in Table 4. The sealing method is the same as the method for forming the thermosetting resin composition layer (a). Next, thermosetting was performed under the conditions described in Table 4.
Then, as shown to FIG.1 (d) and (e), the support body and the temporary fixing layer were peeled on the 200 degreeC hotplate.
Next, using the same thermosetting resin composition as the thermosetting resin composition used as a sealing material instead of the photosensitive resin composition of FIG. 2 (f), thermosetting under the same conditions, A molded product was obtained by forming an insulating layer having a thickness of 25 μm.

［評価条件］
実施例１〜９で得られた成形物について、以下の（１）〜（３）の評価を行った。また、比較例１〜５で得られた半導体装置については、（１）成形物の反りを評価した。
（１）成形物の反り
得られた成形物について、直径２００ｍｍの範囲を室温下（２５℃）で高精度三次元形状測定システム（コムス（株）製、商品名：ＭＡＰ−３Ｄ ３００ＸＹＴＡＳ）用いて測定して、以下の基準に基づいて評価した。
○：反り量が１ｍｍ未満
△：反り量が１ｍｍ以上、２ｍｍ未満
×：反り量が２ｍｍ以上 [Evaluation conditions]
The molded products obtained in Examples 1 to 9 were evaluated as follows (1) to (3). Moreover, about the semiconductor device obtained by Comparative Examples 1-5, the curvature of the molded object was evaluated.
(1) Warping of molded product About the obtained molded product, a range of 200 mm in diameter was used at room temperature (25 ° C.) using a high-accuracy three-dimensional shape measurement system (Combs Co., Ltd., trade name: MAP-3D 300XYTAS). It was measured and evaluated based on the following criteria.
○: Warpage amount is less than 1 mm △: Warpage amount is 1 mm or more and less than 2 mm ×: Warpage amount is 2 mm or more

（２）埋め込み性
得られた成形物について、目視で観察して、以下の基準に基づいて評価した。
○：半導体素子間に充分に樹脂が埋め込まれており、未充填部がない。
×：半導体素子間に未充填部がある。 (2) Embeddability The obtained molded product was visually observed and evaluated based on the following criteria.
○: The resin is sufficiently embedded between the semiconductor elements, and there is no unfilled portion.
X: There is an unfilled portion between the semiconductor elements.

（３）絶縁層（Ａ）表面の平滑性
得られた成形物について、半導体素子の能動面側の絶縁層（Ａ）の表面を、表面粗さ計（（株）小坂研究所製、商品名：Ｓｕｒｆｃｏｒｄｅｒ ＳＥ−２３００）を用いて段差を測定して、以下の基準に基づいて評価した。
○：絶縁層（Ａ）の表面の段差が２μｍ未満
△：絶縁層（Ａ）の表面の段差が２μｍ以上、５μｍ未満
×：絶縁層（Ａ）の表面の段差が５μｍ以上 (3) Insulating layer (A) surface smoothness About the obtained molded product, the surface of the insulating layer (A) on the active surface side of the semiconductor element was measured with a surface roughness meter (trade name, manufactured by Kosaka Laboratory Ltd.). : Surfcorder SE-2300) was used to measure the level difference and evaluated based on the following criteria.
○: The step on the surface of the insulating layer (A) is less than 2 μm Δ: The step on the surface of the insulating layer (A) is 2 μm or more and less than 5 μm ×: The step on the surface of the insulating layer (A) is 5 μm or more

上記の評価結果を表３及び４に示した。   The evaluation results are shown in Tables 3 and 4.

本発明の半導体装置製造用部材を用いた実施例１〜９は、いずれも成形物の反りが小さく、埋め込み性、絶縁層（Ａ）の平滑性にも優れていた。一方で、比較例１〜５は、いずれも成形物の反りが大きかった。   In each of Examples 1 to 9 using the semiconductor device manufacturing member of the present invention, the warpage of the molded product was small, and the embedding property and the smoothness of the insulating layer (A) were excellent. On the other hand, as for Comparative Examples 1-5, the curvature of the molding was large.

本発明の半導体装置製造用部材、及びそれを用いた半導体装置の製造方法は、ウェハレベル半導体装置に好適に用いられる他、パッケージ・オン・パッケージの再配線プロセス等、小型化及び薄型化が必要な全ての半導体装置、部品内蔵基板に適用することができる。   The semiconductor device manufacturing member and the semiconductor device manufacturing method using the same according to the present invention are preferably used for a wafer level semiconductor device, and need to be reduced in size and thickness, such as a package-on-package rewiring process. It can be applied to all semiconductor devices and component-embedded substrates.

１ 支持体（１）
２ 仮固定層
３ 熱硬化性樹脂組成物層（ａ）
４ 半導体素子
５ 絶縁層（Ａ）
６ 絶縁層（Ｂ）
７ シード層
８ レジストパターン
９ 配線パターン
１０ 絶縁層（Ｃ）
１１ 無電解ニッケル／金めっき
１２ 外部接続用端子 1 Support (1)
2 Temporary fixing layer 3 Thermosetting resin composition layer (a)
4 Semiconductor element 5 Insulating layer (A)
6 Insulation layer (B)
7 Seed layer 8 Resist pattern 9 Wiring pattern 10 Insulating layer (C)
11 Electroless nickel / gold plating 12 External connection terminal

Claims (8)

少なくとも仮固定層と、熱硬化性樹脂組成物層（ａ）とを有し、
熱硬化性樹脂組成物層（ａ）が、エポキシ樹脂、フェノール樹脂、シアネート樹脂、ポリアミドイミド樹脂及び熱硬化性ポリイミド樹脂から選ばれる１種以上を含む樹脂と、最大粒径が１μｍ以下かつ平均粒径が５０ｎｍ以下である無機フィラーとを含有する熱硬化性樹脂組成物を層形成してなる層である、半導体素子の再配置に用いられる半導体装置製造用部材であって、
前記熱硬化性樹脂組成物層（ａ）は、その一方の面に半導体素子を再配置されるものであり、かつその他方の面に再配線が形成されるものである、半導体装置製造用部材。 Having at least a temporary fixing layer and a thermosetting resin composition layer (a),
The thermosetting resin composition layer (a) is a resin containing one or more selected from an epoxy resin, a phenol resin, a cyanate resin, a polyamideimide resin, and a thermosetting polyimide resin, a maximum particle size of 1 μm or less, and an average particle size A member for manufacturing a semiconductor device used for rearrangement of semiconductor elements, which is a layer formed by layering a thermosetting resin composition containing an inorganic filler having a diameter of 50 nm or less,
The thermosetting resin composition layer (a) is a member for manufacturing a semiconductor device in which a semiconductor element is rearranged on one surface and a rewiring is formed on the other surface. . 少なくとも支持体（１）と、仮固定層と、熱硬化性樹脂組成物層（ａ）とをこの順に有する、請求項１に記載の半導体装置製造用部材。   The member for manufacturing a semiconductor device according to claim 1, comprising at least a support (1), a temporary fixing layer, and a thermosetting resin composition layer (a) in this order. 熱硬化性樹脂組成物層（ａ）の厚みＴ１が、２〜１２０μｍである、請求項１又は２に記載の半導体装置製造用部材。 The member for manufacturing a semiconductor device according to claim 1 or 2, wherein a thickness T 1 of the thermosetting resin composition layer (a) is 2 to 120 µm. 前記無機フィラーがシリカである、請求項１〜３のいずれか１項に記載の半導体装置製造用部材。   The member for manufacturing a semiconductor device according to claim 1, wherein the inorganic filler is silica. 下記工程（Ｉ）〜（ＸＩ）を有する、半導体装置の製造方法。
（Ｉ）請求項１〜４のいずれか１項に記載の半導体装置製造用部材の熱硬化性樹脂組成物層（ａ）上に、１つ以上の半導体素子を、半導体素子の能動面と熱硬化性樹脂組成物層（ａ）とが当接するように再配置する工程
（ＩＩ）前記１つ以上の半導体素子の受動面を、封止用樹脂組成物で封止し、半導体素子の受動面を覆う絶縁層（Ｂ）を形成する工程
（ＩＩＩ）熱硬化性樹脂組成物層（ａ）を硬化して、熱硬化性樹脂組成物層（ａ）を硬化してなる絶縁層（Ａ）を形成する工程
（ＩＶ）前記半導体装置製造用部材の仮固定層を剥離する工程
（Ｖ）絶縁層（Ａ）を研削し、半導体素子の能動面にまで至る開口部を形成する工程
（ＶＩ）絶縁層（Ａ）上にシード層を形成する工程
（ＶＩＩ）前記シード層上に回路形成用レジストを形成し、露光処理及び現像処理を施して再配線用のレジストパターンを形成する工程
（ＶＩＩＩ）電気めっき法により配線パターンを形成した後、剥離処理により前記レジストパターンを除去する工程
（ＩＸ）前記シード層を除去する工程
（Ｘ）前記配線パターン上に絶縁層（Ｃ）を形成した後、配線パターンにまで至る開口部を形成する工程
（ＸＩ）外部接続用端子を形成する工程 A method for manufacturing a semiconductor device, comprising the following steps (I) to (XI).
(I) On the thermosetting resin composition layer (a) of the member for manufacturing a semiconductor device according to any one of claims 1 to 4, one or more semiconductor elements are disposed on the active surface of the semiconductor element and heat. Step (II) of rearranging the curable resin composition layer (a) so as to come into contact with the curable resin composition layer (a), wherein the passive surface of the one or more semiconductor elements is sealed with a sealing resin composition, Step (III) of forming an insulating layer (B) covering the insulating layer (A) obtained by curing the thermosetting resin composition layer (a) and curing the thermosetting resin composition layer (a) Step of forming (IV) Step of peeling off the temporary fixing layer of the semiconductor device manufacturing member (V) Step of grinding the insulating layer (A) to form an opening reaching the active surface of the semiconductor element (VI) Insulation Step of forming a seed layer on the layer (A) (VII) Forming a circuit forming resist on the seed layer, and exposing A step of forming a resist pattern for rewiring by performing processing and development processing (VIII) A step of removing the resist pattern by a stripping treatment after forming a wiring pattern by electroplating (IX) A step of removing the seed layer Step (X) Forming an insulating layer (C) on the wiring pattern and then forming an opening reaching the wiring pattern (XI) Forming an external connection terminal 請求項１〜４のいずれか１項に記載の半導体装置製造用部材に使用される熱硬化性樹脂組成物であって、
エポキシ樹脂、フェノール樹脂、シアネート樹脂、ポリアミドイミド樹脂及び熱硬化性ポリイミド樹脂から選ばれる１種以上を含む樹脂と、最大粒径が１μｍ以下、かつ平均粒径が５０ｎｍ以下である無機フィラーとを含有する、熱硬化性樹脂組成物。 It is a thermosetting resin composition used for the member for semiconductor device manufacture according to any one of claims 1 to 4,
A resin containing one or more selected from an epoxy resin, a phenol resin, a cyanate resin, a polyamideimide resin, and a thermosetting polyimide resin, and an inorganic filler having a maximum particle size of 1 μm or less and an average particle size of 50 nm or less A thermosetting resin composition to contain. 請求項６に記載の熱硬化性樹脂組成物を支持体（２）上に塗布及び乾燥して得られる、請求項１〜４のいずれか１項に記載の半導体装置製造用部材の製造に用いられる、熱硬化性樹脂フィルム。   It uses for manufacture of the member for semiconductor device manufacture of any one of Claims 1-4 obtained by apply | coating and drying on a support body (2) the thermosetting resin composition of Claim 6. A thermosetting resin film. 請求項７に記載の熱硬化性樹脂フィルムを用いてなる、半導体装置。   A semiconductor device comprising the thermosetting resin film according to claim 7.
JP2014222738A 2014-10-31 2014-10-31 Semiconductor device manufacturing member and method of manufacturing semiconductor device using the same Expired - Fee Related JP6557960B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014222738A JP6557960B2 (en) 2014-10-31 2014-10-31 Semiconductor device manufacturing member and method of manufacturing semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014222738A JP6557960B2 (en) 2014-10-31 2014-10-31 Semiconductor device manufacturing member and method of manufacturing semiconductor device using the same

Publications (2)

Publication Number Publication Date
JP2016092106A JP2016092106A (en) 2016-05-23
JP6557960B2 true JP6557960B2 (en) 2019-08-14

Family

ID=56018908

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014222738A Expired - Fee Related JP6557960B2 (en) 2014-10-31 2014-10-31 Semiconductor device manufacturing member and method of manufacturing semiconductor device using the same

Country Status (1)

Country Link
JP (1) JP6557960B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11331888B2 (en) 2016-07-20 2022-05-17 Showa Denko Materials Co., Ltd. Composite film for electronic devices using high frequency band signals, printed wiring board and manufacturing method therefor
JP6880585B2 (en) * 2016-07-20 2021-06-02 昭和電工マテリアルズ株式会社 Composite films for electronic devices, printed wiring boards and their manufacturing methods that use signals in the high frequency band
JP6880661B2 (en) * 2016-11-04 2021-06-02 昭和電工マテリアルズ株式会社 A temporary fixing material for a semiconductor and a method for manufacturing a semiconductor device using the temporary fixing material.
CN110036472A (en) * 2016-12-08 2019-07-19 日立化成株式会社 The manufacturing method of semiconductor device
TWI770110B (en) * 2017-03-30 2022-07-11 日商日本碍子股份有限公司 Temporary fixing method for temporarily fixing substrates and electronic components
WO2019207657A1 (en) * 2018-04-24 2019-10-31 三菱電機株式会社 Semiconductor device and method of manufacturing semiconductor device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110198762A1 (en) * 2010-02-16 2011-08-18 Deca Technologies Inc. Panelized packaging with transferred dielectric
JP5837381B2 (en) * 2011-09-28 2015-12-24 日東電工株式会社 Manufacturing method of semiconductor device
JP2014056924A (en) * 2012-09-12 2014-03-27 Hitachi Chemical Co Ltd Semiconductor device manufacturing method and thermosetting resin composition used therefor, and semiconductor device obtained by those
JP2014203971A (en) * 2013-04-04 2014-10-27 日東電工株式会社 Underfill film, sealing sheet, method for manufacturing semiconductor device, and semiconductor device
JP6435088B2 (en) * 2013-04-09 2018-12-05 日東電工株式会社 Adhesive sheet used for manufacturing semiconductor device, dicing tape integrated adhesive sheet, semiconductor device, and manufacturing method of semiconductor device

Also Published As

Publication number Publication date
JP2016092106A (en) 2016-05-23

Similar Documents

Publication Publication Date Title
JP6428164B2 (en) Semiconductor device and manufacturing method thereof
JP6557960B2 (en) Semiconductor device manufacturing member and method of manufacturing semiconductor device using the same
KR102336087B1 (en) Resin compositions
JP2013251368A (en) Semiconductor device manufacturing method, thermosetting resin composition used therefor and semiconductor device obtained thereby
JP7225546B2 (en) Sealing resin composition
TWI820004B (en) resin composition
JP7424743B2 (en) Resin compositions, resin inks, resin ink layers, resin sheets and semiconductor chip packages
JP2014056924A (en) Semiconductor device manufacturing method and thermosetting resin composition used therefor, and semiconductor device obtained by those
JP2022145968A (en) Cured body, method for producing the same, resin sheet and resin composition
TW201925334A (en) Resin composition applied to a circuit substrate and a packaging of semiconductor chip
JP7211693B2 (en) resin composition
JP2016213321A (en) Semiconductor device manufacturing method and semiconductor device
JP2023121767A (en) resin composition
JP7163654B2 (en) Resin composition, sheet-like laminate material, printed wiring board, semiconductor chip package, and semiconductor device
TWI775880B (en) resin composition
JP6739893B2 (en) Semiconductor sealing member, semiconductor device manufacturing method, and semiconductor device
JP7151550B2 (en) resin composition
JP7040129B2 (en) Encapsulating resin composition
JP6465340B2 (en) Method for manufacturing semiconductor device using silicon-containing substrate
JP2015090926A (en) Film for manufacturing semiconductor device, semiconductor device using the same, and manufacturing method of semiconductor device
JP7135864B2 (en) Semiconductor device manufacturing method
TW202045614A (en) Resin composition
JP2017010991A (en) Semiconductor device manufacturing member, semiconductor device and method of manufacturing the same, thermoset resin composition, and thermoset resin film
JP2017010992A (en) Semiconductor device and method of manufacturing the same
JP7298466B2 (en) resin composition

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170901

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190618

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190701

R151 Written notification of patent or utility model registration

Ref document number: 6557960

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees