JP6554423B2

JP6554423B2 - Ｌｖｄｔセンサ

Info

Publication number: JP6554423B2
Application number: JP2016015204A
Authority: JP
Inventors: 俊倫黒澤
Original assignee: Tokyo Seimitsu Co Ltd
Current assignee: Tokyo Seimitsu Co Ltd
Priority date: 2016-01-29
Filing date: 2016-01-29
Publication date: 2019-07-31
Anticipated expiration: 2036-01-29
Also published as: JP2017133989A

Description

本発明は、トランス方式による接触式変位センサであるＬＶＤＴ(Linear Variable Differential Transformer)センサに関する。

接触方式の電気式測定として、機械的な接触子（コンタクト）が測定部に接触し計測する接触式変位センサが知られている。コンタクトは検出器（測長器又はセンサヘッド）に設けられた可動部であり、その機械的な変位量が電気信号に変換され、最終的にデジタルに変換、演算されて要求される測定値として処理される。接触式変位センサにはコイルを用いたトランス方式が広く使用されている。特に、ＬＶＤＴ（差動変圧器）センサは、低測定力、高分解能で微小変位を高精度に測定することに適している。

ＬＶＤＴセンサは、検出器と本体（増幅指示部）とから構成され、検出器は被測定物の機械的変位量を接触子に連結されたコアの動きとして捉える。そして、内蔵の差動変圧器により電気信号に変換して管制部である本体に送り、本体は検出器から送られた電気信号を増幅し、変位量をアナログやデジタル等で表示するもので、例えば特許文献１、２に記載されている。

特開平８−２１０８０４号公報特開平７−３１１００６号公報

上記従来技術は、コアの移動に伴ってＬＶＤＴの二つの二次側コイルに起電力が発生し、その差の電圧信号を増幅して整流することによって、直流電圧に変換する。この信号をＡ/ＤコンバータでＡＤ変換して移動する接触子の直線変位を検出する。したがって、交流電圧を直流電圧へ変換するための、複雑なアナログ回路デバイスが必要となる。また、温度変化による各デバイスの誤差、電気特性における各デバイスの誤差など累積誤差成分も大きくなる。

さらに、測定基準点をＬＶＤＴセンサの機械的基準点(ゼロ点)より大きく離れた位置に設定する場合、Ａ/Ｄコンバータの入力ダイナミックレンジを最大限に使用するためには、測定基準点の戻り値(直流電圧値)をＡ/Ｄコンバータの入力のゼロ点に合わせねばならず、調整用のアナログ回路が必要となる。

さらに、ＬＶＤＴセンサの機械的基準点(ゼロ点)付近の測定においては、二つの二次側コイルの差分がほとんどなくなるため、機械的基準点(ゼロ点)付近の測定誤差が大きい。

本発明の目的は、上記従来技術の課題を解決し、アナログ回路部をデジタル(ソフトウェア演算)に置き換えることにより、回路の単純化、及びハードウェアに起因する測定誤差成分を削減すると共に、測定分解能の向上、ＬＶＤＴセンサの機械的基準点(ゼロ点)付近の精度の向上を図り、より一層の利便性と信頼性を高めることにある。

上記目的を達成するため、本発明は、一次コイルと二次コイルＡ、二次コイルＢを有する差動トランス検出器と、前記差動トランス検出器によって検出された信号とに基づいて被測定物の変位を測定するＬＶＤＴセンサにおいて、前記一次コイルへ供給される交流の励磁信号と、前記二次コイルＡ及びＢから出力されたアナログ信号をそれぞれ増幅する増幅器と、増幅された前記アナログ信号をそれぞれデジタルデータへ変換するＡ/Ｄコンバータと、デジタルデータに変換された前記二次コイルＡ及びＢの出力をそれぞれ周波数毎の電圧振幅値として演算するＦＦＴ処理部と、前記励磁信号の周波数成分の前記電圧振幅値を加算する加算部と、加算された値から機械的変位量を算出する変位演算部と、を備えたものである。

これにより、単に、従来のアナログ回路部をデジタルに置き換えただけでなく、測定分解能の向上、ＬＶＤＴセンサの機械的基準点(ゼロ点)付近の精度の向上を図ることができる。

また、上記に記載のＬＶＤＴセンサにおいて、前記励磁信号の周期、前記Ａ/Ｄコンバータのデータサンプリング周期、前記ＦＦＴ処理部のためのデータサンプリングの周期と、を同期させる基準クロック、を備えたことが望ましい。

これにより、励磁信号、Ａ/Ｄコンバータによりデジタルに変換されたデータ、ＦＦＴ処理されたデータの間で位相がずれることがないので、最終的な測定値の精度に影響を及ぼさない。

さらに、上記に記載のＬＶＤＴセンサにおいて、前記増幅器の倍率を設定するデジタルポテンションメータを備えたことが望ましい。

さらに、上記に記載のＬＶＤＴセンサにおいて、前記ＦＦＴ処理部のため、スタート点を少しずつずらして繰り返しサンプリングする等価時間サンプリングを行うデータサンプリングを備えたことが望ましい。

さらに、上記に記載のＬＶＤＴセンサにおいて、前記データサンプリングにて収集されたデータの最大値及び最小値がそれぞれの前記Ａ/Ｄコンバータの入力範囲に入っているかを判断するＡＭＰゲイン閾値判定を備えたことが望ましい。

さらに、上記に記載のＬＶＤＴセンサにおいて、前記ＦＦＴ処理部の演算結果により得られる電圧振幅値が０となる場合、前記二次コイルの断線として判断する断線検出を備えたことが望ましい。

さらに、上記に記載のＬＶＤＴセンサにおいて、フルレンジを１６ｂｉｔに割り当てた前記Ａ/Ｄコンバータと、フルレンジを３２ｂｉｔとして割り当てた前記ＦＦＴ処理部と、を備えたことが望ましい。

さらに、上記に記載のＬＶＤＴセンサにおいて、前記加算部で加算された値からノイズ成分を除去するソフトウェアにて構成したデジタルローパスフィルタを備えたことが望ましい。

さらに、上記に記載のＬＶＤＴセンサにおいて、前記デジタルローパスフィルタを通した後に、機械的変位量に変換するための補正を実施するキャリブレーションを備えたことが望ましい。

さらに、上記に記載のＬＶＤＴセンサにおいて、前記ＦＦＴ処理部と、前記加算部と、前記変位演算部と、を行うＣＰＵを備えたことが望ましい。

本発明によれば、二次コイルＡ及びＢから出力されたアナログ信号をＡ/Ｄコンバータでそれぞれデジタルデータへ変換し、変換された二次コイルＡ及びＢの出力をそれぞれＦＦＴ処理して励磁信号の周波数成分の電圧振幅値より、機械的変位量を算出する。したがって、単に、従来のアナログ回路部をデジタル(ソフトウェア演算)に置き換え、回路の単純化、及びハードウェアに起因する測定誤差成分を削減するばかりでなく、測定分解能の向上、ＬＶＤＴセンサの機械的基準点(ゼロ点)付近の精度の向上を図ることができ、より一層の利便性と信頼性を高めることができる。

本発明の一実施形態に係る概略ブロック図本発明の一実施形態に係る演算処理を示す概略ブロック図図１の詳細を示すブロック図図２の詳細を示すブロック図本発明の一実施形態に係る演算を示すグラフ本発明の一実施形態に係るＦＦＴ処理を示すグラフ図５のデジタル演算を示すグラフ

以下に、本発明の実施形態について図面を参照して詳細に説明する。

接触式変位センサとしてコイルを用いたトランス方式は、コイルに電流を通すことで生じる磁界でのコイルの動きを、検出可能な電気信号に変換するものであり、ＬＶＤＴセンサとＨＢＴ（ハーフブリッジトランスデューサ）センサとが広く使用されている。

ＬＶＤＴセンサは、一次側と二次側コイル内を接触子に設けられた磁気コアが移動することにより相互インダクタンス変化を電圧として出力する。磁気コアは、円筒状のコイルの空洞内部を移動する構造となり、一次コイルが交流の励磁電源に接続され、二次コイルに電圧を発生し、磁気コアの位置によって電圧差が起こることを利用する。

通常、二次コイルのＡとＢとを一次コイルをはさんで反対側に位置させ、二次コイルＡの電圧ＶＡと二次コイルＢの電圧ＶＢとは逆位相となる。磁気コアが中央部に位置するとき、両二次コイルの電圧は等しい。磁気コアがどちらかの方向に移動すると、移動した側にある二次コイルの出力電圧が変位の変化量に比例して高くなり、反対側の二次コイルの出力電圧は同じだけ低くなる。

ＨＢＴセンサは、二つのコイルＡ、Ｂを設け、磁気コアがコイルの空洞内部の位置により、二つのコイルのインダクタンスのアンバランスを通常、ホイートストン・ブリッジ回路で検出する。二つのコイルは、ホイートストン・ブリッジ回路の片側を形成し、ブリッジのもう片方は増幅器に組み込む。磁気コアがコイルの中央部にあるとき、コイルＡの電圧ＶＡとコイルＢの電圧ＶＢの両電気信号は等しくなり、磁気コアが移動すると、ホイートストン・ブリッジ回路で検出された電圧が変化する。

従来のＬＶＤＴセンサは、アナログ技術に基づいているので、そのデバイスの劣化、ドリフトなどの点において限界がある。その影響を受けないために極力デジタル処理することが望ましい。

また、ＬＶＤＴセンサの二つの二次側コイルに発生した差の電圧信号を増幅して整流し、直流電圧に変換するが、二つの二次側コイルは、巻き数、内部静電容量、漏れ抵抗などがアンバランスとなる。そして、機械的基準点(ゼロ点)付近で、その影響で誤差を生じ易く、二つの二次側コイルに発生した差の電圧信号をアナログ増幅することでは、ゼロ点付近での非線形性となり、解決が困難である。

図１は、本発明の実施形態に係るハードウェア構成を示す概略ブロック図、図２は演算処理を示す概略ブロック図、２はトランスセンサの差動トランス検出器であり、２-１が一次コイル、２-２が二次コイルＡ、２-３が二次コイルＢ、２-４が磁気コアである。一次コイル２-１には、交流の励磁信号１が差動トランス検出器２を駆動するための信号として接続されている。

二次コイルＡ２-２、二次コイルＢ２-３は、増幅器３-１、３-２にそれぞれ接続され、磁気コア２-４の位置によって発生する電圧は、差動トランス検出器２からの出力信号として増幅される。それぞれの出力信号幅は、次のＡ/Ｄコンバータ４の入力範囲に合わせる。

Ａ/Ｄコンバータ４は、増幅器３-１、３-２のアナログ信号をサンプリングして離散的な信号に変換、つまり、連続信号を時間的に離散的な値、デジタルデータへ変換する。これは、デジタル信号処理を行うために必要となる。デジタルデータへ変換された二次コイルＡ２-２、二次コイルＢ２-３の信号は、ＣＰＵ（マイクロプロセッサ）５に伝達され、磁気コア２-４の機械的変位量を演算する。ＣＰＵ５による演算の概略が図２である。なお、二次コイルＡ２-２、二次コイルＢ２-３の信号のサンプリングレート、つまり、単位時間当たりのサンプル頻度は同じとされる。

図２を参照して、既にデジタルデータに変換された二次コイルＡ２-２による＋側出力６-１、二次コイルＢ２-３による−側出力６-２は、差動トランス検出器２の出力信号としてそれぞれＦＦＴ（高速フーリエ変換）処理７-１、７-２を行う。つまり、連続時間信号である差動トランス検出器２の出力信号をサンプリングして、離散化された所定時間の観測周期の信号をＦＦＴ処理７-１、７-２によって周波数毎の出力信号の電圧振幅値として求める。ここでＦＦＴ処理７-１、７-２は、本実施例では、ＣＰＵ５によって成されるように説明されているが、ＦＦＴ処理専用の回路等（ＩＣ、ＬＳＩ、装置）でこの処理が成されても良い。よって、このＦＦＴ処理７-１、７-２は、ＣＰＵ５とＦＦＴ処理のためのソフト（プログラム）も含んだこれらＦＦＴ処理用の回路等であるＦＦＴ処理部で成されるということができる。

二次コイルＡ２-２による＋側出力６-１、二次コイルＢ２-３による−側出力６-２における励磁信号１の周波数成分の電圧振幅値を加算部８で加算する。加算された値をキャリブレーション９で補正して変位演算部１０で機械的変位量を算出する。算出された値は、デジタルに変換された測定値として次の処理を行うＣＰＵ５やネットワークへインターフェイスを介して伝送される。そして、演算されて要求される測定値として処理される。また、必要であれば統計処理や加工機への補正信号とされる。

図３は図１の詳細ブロック図であり、差動トランス検出器２への励磁信号１の出力回路は、デジタルアナログ変換回路であるＤＡＣ１１、バンドパスフィルタ（ＢＰＦ）１２、バッファ１３を有している。

励磁信号１は、プログラマブルロジックデバイスの一種で、プログラム可能なＦＰＧＡ（field-programmable gate array）１８の基準クロックを基に生成され、ＤＡＣ１１で交流信号に変換され、バンドパスフィルタ１２でノイズを除去され、バッファ１３で整合されて一次コイル２-１へ励磁信号１として入力される。そして、差動トランス検出器２の一次コイル２-１を一定周波数（８ｋＨｚ）で励磁し、二次コイルＡ２-２、二次コイルＢ２-３に誘起電圧を発生させる。

二次コイルＡ２-２、二次コイルＢ２-３に誘起した電圧である差動トランス検出器２の出力信号はアナログ信号であり、それぞれバッファ１４-１、１４-２で受けられ、増幅器３-１、３-２で増幅された後、Ａ/Ｄコンバータ４-１、４-２でデジタルデータへ変換される。

増幅器３-１、３-２の倍率はデジタルポテンションメータ１５-１、１５-２にて設定する。デジタルポテンションメータ１５-１、１５-２は、ＣＰＵ５に倍率である増幅率が制御され、差動トランス検出器２の最大出力振幅の仕様に合わせて設定される。増幅率、つまり増幅器３-１、３-２の倍率は、差動トランス検出器２からの出力信号の最大値が、Ａ/Ｄコンバータ４-１、４-２のそれぞれの最大入力範囲に入るようにＣＰＵ５によって調整される。

これによって、Ａ/Ｄコンバータ４-１、４-２の分解能を最大限に利用できる。また、増幅器３-１、３-２は、デジタルローパスフィルタ（ＬＰＦ）としても機能し、差動トランス検出器２からの出力である交流信号の高周波ノイズ成分を除去する。

Ａ/Ｄコンバータ４-１、４-２による出力データは、ＦＰＧＡ１８を介してＣＰＵ５へ引き渡される。ＦＰＧＡ１８にてＤＡＣ１１及びＡ/Ｄコンバータ４-１、４-２を制御する。つまり、ＤＡＣ１１で生成される励磁信号１の周期と同期してＡ/Ｄコンバータ４-１、４-２のデータサンプリング周期、タイミングを決定する。また、ＦＦＴ処理７-１、７-２のためのデータサンプリングの周期とも同期させる。

また、Ａ/Ｄコンバータ４-１、４-２は、二次コイルＡ２-２による＋側出力６-１、二次コイルＢ２-３による−側出力６-２に対して、Ａ/Ｄコンバータ４-１、４-２のように、それぞれ一つずつ使用し、並列的に処理する。これにより、同じタイミングにてデータをサンプリングすることができる。したがって、サンプリングタイミングのずれが、測定誤差になることがない。

図４は図２の詳細ブロック図であり、具体的な処理内容を示している。
図４を参照して、データサンプリング２０-１、２０-２は、差動トランス検出器２の出力信号の１周期分のデータを取得する。サンプリングは、スタート点を少しずつずらして繰り返しサンプリングすることにより、結果的に多くのサンプル点を波形上に打つ等価時間サンプリングにて実施する。これにより、数回の取り込みだけ、あるいはサンプルレートが低くてもデータポイントを多くとり、ＦＦＴ処理７-１、７-２の高精度化を図ることができる。

データサンプリング２０-１、２０-２にて収集されたデータの最大値及び最小値から増幅器３-１、３-２の倍率を決めるが、最適であるか、つまり、差動トランス検出器２からの出力信号の最大値から最小値が、Ａ/Ｄコンバータ４-１、４-２のそれぞれの入力範囲に入っているかをＡＭＰゲイン閾値判定２１-１、２１-２で判断している。

差動トランス検出器２の出力信号の最大値から最小値までが、Ａ/Ｄコンバータ４-１、４-２のそれぞれの入力範囲に入っていなければ、入るようにＣＰＵ５によってデジタルポテンショメータ１５-１、１５-２にて設定されている増幅率が調整される。これによって、Ａ/Ｄコンバータ４-１、４-２の全ビットがフルレンジで割り当てられ、分解能を損なうことがない。

データサンプリングされたデータはＦＦＴ処理７-１、７-２が行われ、差動トランス検出器２の出力信号は、周波数毎の電圧振幅値として求められる。このＦＦＴ処理７-１、７-２は、差動トランス検出器２の出力信号、励磁信号１の周波数成分以外の成分を除去するノイズフィルタともなる。

ＦＦＴ処理７-１、７-２を行い、その結果から差動トランス検出器２が繋がっているか否かの判断である断線検出２３-１、２３-２を行う。差動トランス検出器２が未接続、あるいは二次コイルＡ２-２、二次コイルＢ２-３が断線している場合、演算結果により得られる電圧振幅値はほぼ０となるため、この結果からＬＶＤＴゲージが繋がっているか否かを判断できる。

Ａ/Ｄコンバータ４-１、４-２（図３参照）は、それぞれフルレンジを１６ｂｉｔに割り当て、データをサンプリングしているが、ＦＦＴ処理７-１、７-２（図４参照）は、励磁信号１の周波数成分の電圧振幅値を抽出するので、差動トランス検出器２の出力信号に比べ、ＦＦＴ処理７-１、７-２後のノイズ成分は減少している。したがって、ＦＦＴ処理７-１、７-２の出力は、フルレンジを３２ｂｉｔとして割り当て、測定値の分解能をＡ/Ｄコンバータ４-１、４-２のハードウェア性能以上に上げることができる。

二次コイルＡ２-２による＋側出力６-１（図２も参照）、二次コイルＢ２-３による−側出力６-２（図２も参照）をＦＦＴ処理７-１、７-２した後の結果を加算器８で加算し、ノイズ成分除去のためソフトウェアにて構成したデジタルローパスフィルタ２５を通し、その値を機械的変位量に変換するための補正をキャリブレーション９で実施することで、変位演算部１０で機械的変位量を算出する。

キャリブレーション９によって、それまでの処理に対する補正テーブルをメモリに記憶するなどにより、補正処理を行えば、より正確な機械的変位量を算出することができる。これにより、二つの二次側コイルの巻き数、内部静電容量、漏れ抵抗のアンバランスの影響、データサンプリングにおける位相ずれの影響などを最小限とすることができる。

図５は、差動トランス検出器２の出力信号が測定値となるまでの演算をグラフで示している。まず、上左図は差動トランス検出器２の出力信号を示し、例えば、二次コイルＡ２-２（図１参照）による＋側出力が二次コイルＢ２-３による−側出力よりも大きく出力している。上中図は、増幅器３-１、３-２（図１参照）で増幅した様子を示し、それぞれ振幅が大きくなっている。上右図は、Ａ/Ｄコンバータ４（図１参照）で増幅器３-１、３-２のアナログ信号をそれぞれサンプリングしてデジタルデータへ変換することを示す。二次コイルＡ２-２、二次コイルＢ２-３の出力が同じタイミングでサンプリングされている。

下図は、ＦＦＴ処理７-１、７-２した後、励磁信号１の周波数成分８ｋＨｚの電圧振幅値を抽出したことを示す。二次コイルＡ２-２による＋側出力の振幅値ＧＰ、二次コイルＢ２-３による−側出力の振幅値をＧＮとし、ＧＰ−ＧＮを測定値としてＣＰＵ５内でデジタル演算する。

従来は、差動トランス検出器２の出力信号である二次コイルＡ２-２による＋側出力と、二次コイルＢ２-３による−側出力と、を波形合成し、増幅、ローパスフィルタによるノイズ除去、ゼロ点調整までがアナログ量で行われ、変位量を表示するために最後にＡ/Ｄコンバータでデジタル化されていた。

それに対して、本実施例では、差動トランス検出器２の出力信号をデジタル化し、ＣＰＵ５内で高速に数値演算するので、交流電圧を直流電圧へ変換するための、複雑なアナログ回路によるデバイスが必要ない。また、アナログ回路では避けることができない温度変化による各デバイスの誤差、電気特性における各デバイスの誤差など累積誤差成分も無くすことができる。

さらに、ＬＶＤＴセンサの二つの二次側コイルに発生した差の電圧信号を増幅して整流し、直流電圧に変換し、ゼロ点を調整して測定値とするが、二つの二次側コイルは、巻き数、内部静電容量、漏れ抵抗などがアンバランスとなる。そのため、機械的基準点(ゼロ点)付近で、その影響で誤差を生じ易く、調整後においても、ゼロ点付近での非線形性となり、アナログ回路では解決が困難である。

図６は、ＦＦＴ処理７-１、７-２を示すグラフであり、デジタルデータに変換された二次コイルＡ２-２による＋側出力６-１、二次コイルＢ２-３による−側出力６-２の、時間を横軸にした正弦波状の連続時間信号であるサンプリングデータである。これに対して、所定時間の観測周期でＦＦＴ処理７-１、７-２した後は、周波数を横軸にした周波数毎の電圧振幅値が求められる。そして、差動トランス検出器２の一次コイル２-１は一定周波数（８ｋＨｚ）の励磁信号１で励磁されるので、励磁信号１の周波数成分のみの電圧振幅値を算出する。

これにより、二次コイルＡ２-２、二次コイルＢ２-３の誘起電圧は、励磁信号１の周波数となるので、他の周波数はノイズ成分であり、温度変化、電気特性における各デバイスのノイズを除去でき、高精度化を図ることができる。

図７は、Ａ/Ｄコンバータ４-１、４-２によるサンプリングから測定値とするまでの演算を示すグラフで図５のデジタル演算の詳細である。なお、本発明においてＦＦＴ処理をＦＦＴ演算と称する場合もある。左図はＡ/Ｄコンバータ４-１、４-２（図３参照）により処理された二次コイルＡ２-２による＋側出力、二次コイルＢ２-３による−側出力である。中図はＦＦＴ処理７-１、７-２（図４参照）し、算出された励磁信号１の周波数成分のみの電圧振幅値である。測定値は、右図のように、二次コイルＡ２-２による＋側出力の振幅値から二次コイルＢ２-３による−側出力の振幅値を引き算して振幅差を算出することで得られる。

以上のように、アナログ回路部をデジタル(ソフトウェア演算)に置き換えたことにより、回路の単純化、及びハードウェアに起因する測定誤差成分を削減できる。また、Ａ/Ｄコンバータの入力ダイナミックレンジを最大限に利用し、測定分解能を向上し、ＬＶＤＴセンサの機械的基準点(ゼロ点)付近の測定における精度を向上できる。

さらに、励磁信号の周期、Ａ/Ｄコンバータのデータサンプリング周期、ＦＦＴ処理のためのデータサンプリングの周期と、を同期させているので、一次巻線から二次巻線への位相シフトがシステムの精度に影響を及ぼさない。そして、温度に対する安定度が改善され、トランスデューサとしての差動トランス検出器の互換性を向上できる。

さらに、ソフトウェア演算によれば、例えば、周囲温度、コイル温度をＣＰＵ５に取り込んで機械的変位量を算出するときに補償するなど、環境条件による測定値の変化を修正することもできる。

１励磁信号
２差動トランス検出器（トランスセンサ検出器）
２-１一次コイル
２-２二次コイルＡ
２-３二次コイルＢ
２-４磁気コア
３-１、３-２増幅器
４-１、４-２Ａ/Ｄコンバータ
５ＣＰＵ
６-１＋側出力
６-２ −側出力
７-１、７-２ＦＦＴ処理
８加算部
９キャリブレーション
１０変位演算部
１１ＤＡＣ
１２バンドパスフィルタ
１３バッファ
１４-１、１４-２バッファ
１５-１、１５-２デジタルポテンションメータ
１８ＦＰＧＡ
２０-１、２０-２データサンプリング
２１-１、２１-２ＡＭＰゲイン閾値判定
２３-１、２３-２断線検出
２５デジタルローパスフィルタ

Claims

一次コイルと二次コイルＡ、二次コイルＢを有する差動トランス検出器と、前記差動トランス検出器によって検出された信号と、に基づいて被測定物の変位を測定するＬＶＤＴセンサにおいて、
前記一次コイルへ供給される交流の励磁信号と、
前記二次コイルＡ及びＢから出力されたアナログ信号をそれぞれ増幅する増幅器と、
前記増幅器で増幅された前記アナログ信号をそれぞれデジタルデータへ変換するＡ/Ｄコンバータと、
デジタルデータに変換された前記二次コイルＡ及びＢの出力をそれぞれ周波数毎の電圧振幅値としてＦＦＴ処理するＦＦＴ処理部と、
前記励磁信号の周波数成分の前記電圧振幅値を加算する加算部と、
加算された値から機械的変位量を算出する変位演算部と、
を備えたことを特徴とするＬＶＤＴセンサ。
請求項１に記載のＬＶＤＴセンサにおいて、前記励磁信号の周期、前記Ａ/Ｄコンバータのデータサンプリング周期、前記ＦＦＴ処理部のためのデータサンプリングの周期と、を同期させる基準クロックを備えたことを特徴とするＬＶＤＴセンサ。
請求項１又は２に記載のＬＶＤＴセンサにおいて、前記増幅器の倍率を設定するデジタルポテンションメータを備えたことを特徴とするＬＶＤＴセンサ。
請求項１から３のいずれか１項に記載のＬＶＤＴセンサにおいて、前記ＦＦＴ処理部におけるＦＦＴ処理のため、スタート点をずらして繰り返しサンプリングする等価時間サンプリングを行うデータサンプリングを備えたことを特徴とするＬＶＤＴセンサ。
請求項４に記載のＬＶＤＴセンサにおいて、前記データサンプリングにて収集されたデータの最大値及び最小値がそれぞれの前記Ａ/Ｄコンバータの入力範囲に入っているかを判断するＡＭＰゲイン閾値判定を備えたことを特徴とするＬＶＤＴセンサ。
請求項１から５のいずれか１項に記載のＬＶＤＴセンサにおいて、前記ＦＦＴ処理部の演算結果により得られる電圧振幅値が０となる場合、前記二次コイルの断線として判断する断線検出を備えたことを特徴とするＬＶＤＴセンサ。
請求項１から６のいずれか１項に記載のＬＶＤＴセンサにおいて、フルレンジを１６ｂｉｔに割り当てた前記Ａ/Ｄコンバータと、フルレンジを３２ｂｉｔとして割り当てた前記ＦＦＴ処理部と、を備えたことを特徴とするＬＶＤＴセンサ。
請求項１から７のいずれか１項に記載のＬＶＤＴセンサにおいて、前記加算部で加算された値からノイズ成分を除去するソフトウェアにて構成したデジタルローパスフィルタを備えたことを特徴とするＬＶＤＴセンサ。
請求項８に記載のＬＶＤＴセンサにおいて、前記デジタルローパスフィルタを通した後に、機械的変位量に変換するための補正を実施するキャリブレーションを備えたことを特徴とするＬＶＤＴセンサ。
請求項１から６のいずれか１項に記載のＬＶＤＴセンサにおいて、前記ＦＦＴ処理部と、前記加算部と、前記変位演算部と、を行うＣＰＵを備えたことを特徴とするＬＶＤＴセンサ。