JP6550192B2 - ネットワーク機器 - Google Patents
ネットワーク機器 Download PDFInfo
- Publication number
- JP6550192B2 JP6550192B2 JP2018528374A JP2018528374A JP6550192B2 JP 6550192 B2 JP6550192 B2 JP 6550192B2 JP 2018528374 A JP2018528374 A JP 2018528374A JP 2018528374 A JP2018528374 A JP 2018528374A JP 6550192 B2 JP6550192 B2 JP 6550192B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- pci
- transfer board
- network interface
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005540 biological transmission Effects 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 27
- 238000011144 upstream manufacturing Methods 0.000 claims description 11
- 238000004891 communication Methods 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/109—Integrated on microchip, e.g. switch-on-chip
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/40—Constructional details, e.g. power supply, mechanical construction or backplane
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
- H04L41/08—Configuration management of networks or network elements
- H04L41/0803—Configuration setting
- H04L41/0806—Configuration setting for initial configuration or provisioning, e.g. plug-and-play
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/38—Flow based routing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/25—Routing or path finding in a switch fabric
- H04L49/253—Routing or path finding in a switch fabric using establishment or release of connections between ports
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/55—Prevention, detection or correction of errors
- H04L49/552—Prevention, detection or correction of errors by ensuring the integrity of packets received through redundant connections
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0026—PCI express
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/102—Packet switching elements characterised by the switching fabric construction using shared medium, e.g. bus or ring
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Computer Security & Cryptography (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Bus Control (AREA)
- Small-Scale Networks (AREA)
- Hardware Redundancy (AREA)
Description
転送ボードのアクティブ・スタンバイの切り替えを行う必要がある場合に、転送ボードとインタフェースボードとの間にあるI/Oバスに物理的な切り替え操作をすれば良い。即ち、インタフェースボードとスタンバイ状態に降格された転送ボードとの間にあるI/Oバスの物理的な接続が切断され、インタフェースボードとアクティブ状態に昇格された転送ボードとの間においてI/Oバスの物理的な接続が新たに確立される。そして、アクティブ状態に昇格された転送ボードは、物理的な接続が新たに確立されたI/Oバスを初期化する必要もある。
第1の転送ボード11と、
第2の転送ボード12と、
ネットワークインタフェースチップ132と、第1のI/Oバス21を介して第1の転送ボード11に接続され、第2のI/Oバス22を介して第2の転送ボード12に接続され、ネットワークインターフェースバス23を介してネットワークインターフェースチップ132に接続される制御デバイス(以下、論理デバイスともいう)131と、を有するインタフェースボード13と、を含み、
該制御デバイス131が、ネットワークインタフェースチップ132によってネットワーク機器10の外部から受信されたデータパケット200aを、第1のI/Oバス21を介して第1の転送ボード11へ送信される第1の上りデータパケットフロー211と、第2のI/Oバス22を介して第2の転送ボード12へ送信される第2の上りデータパケットフロー212とに形成し、
該制御デバイスが、第1の転送ボード11及び第2の転送ボード12のアクティブ・スタンバイの状態に基づいて、第1のI/Oバス21を介して受信され、第1の転送ボード11によって処理された第1の下りデータパケットフロー221と、第2のI/Oバス22を介して受信され、第2の転送ボード12によって処理された第2の下りデータパケットフロー222とのうちのいずれか一方をネットワークインタフェースバス23を介してネットワークインタフェースチップ132と導通させることにより、ネットワークインタフェースチップ132にネットワーク機器10のエッグレス(egress)方向へデータパケット200bを送り出させるネットワーク機器10である。
第1のPCI−Eバス41に接続される第1のPCI−E RC 411と、第1のPCI−E RC 411を駆動する第1のCPU 310とを有する第1の転送ボード31と、
第2のPCI−Eバス42に接続される第2のPCI−E RC 421と、第2のPCI−E RC 421を駆動する第2のCPU 320とを有する第2の転送ボード32と、
制御デバイス331とネットワークインターフェースチップ332とを有し、第1のPCI−Eバス41を介して第1の転送ボード31に接続され、第2のPCI−Eバス42を介して第2の転送ボード32に接続されるインターフェースボード33と
を有している。
図3に示したように、第1のPCI−E RC411は、第1の転送ボード31の第1のCPU310に集積されているが、第1のCPU310と独立してもよく、そして第1のCPU310と独立している第1のPCI−E RC411も同様に第1のCPU310によって駆動することができる。
図3に示したように、第2のPCI−E RC421は、第2の転送ボード32の第2のCPU320に集積されているが、第2のCPU320と独立してもよく、そして第2のCPU320と独立している第2のPCI−E RC421も同様に第2のCPU320によって駆動することができる。
制御デバイス331は、
第1のPCI−Eバス41に接続される第1のPCI−Eエンドポイント412と、
第2のPCI−Eバス42に接続される第2のPCI−Eエンドポイント422と、
第1のPCI−Eエンドポイント412に接続される第1の受信キャッシュキュー413および第1の送信キャッシュキュー414と、
第2のPCI−Eエンドポイント422に接続される第2の受信キャッシュキュー423および第2の送信キャッシュキュー424と、
ネットワークインタフェースバス43を介してネットワークインタフェースチップ332に接続されるネットワークインタフェースバスコントローラ430と、
ネットワークインタフェースバスコントローラ430をそれぞれ第1の受信キャッシュキュー413および第2の受信キャッシュキュー423に接続するコピードライバ440と、
第1送信キャッシュキュー414と第2送信キャッシュキュー424とのうちのいずれか一方をネットワークインタフェースバスコントローラ430と接続する選択切替部450と、を有するインターフェースボード33と、を有する。
制御デバイス331におけるコピードライバ440は、ネットワークインタフェースチップ332によってネットワーク機器30の外部から受信されたデータパケット400aをコピーして、第1の受信キャッシュキュー413及び第2の受信キャッシュキュー423に格納することと、
第1のPCI−Eエンドポイント412は、第1の受信キャッシュキュー413を読み、第1のPCI−Eバス41を介して第1の転送ボード31に第1の上りデータパケットフロー811を送信し、第1の上りデータパケットフロー811が第1のCPU310によって処理されるようにし、第2のPCI−Eエンドポイント422は、第2の受信キャッシュキュー423を読み、第2のPCI−Eバス42を介して第2の転送ボード32に第2の上りデータパケットフロー812を送信し、第2の上りデータパケットフロー812が第2のCPU320によって処理されるようにすることと、
第1のPCI−Eエンドポイント412は、更に、第1のPCI−Eバス41を介して第1の転送ボード31から第1のCPU310によって処理された第1の下りデータパケットフロー821を受信して、第1の送信キャッシュキュー414に盛り込み、第2のPCI−Eエンドポイント412は、さらに、第2のPCI−Eバス42を介して第2の転送ボード32から第2のCPU320によって処理された第2の下りデータパケットフロー822を受信して、第2の送信キャッシュキュー424に盛り込むことと、
そして、選択切替部450は、第1の送信キャッシュキュー414をネットワークインタフェースバスコントローラ430に接続する一方、第2の送信キャッシュ424をネットワークインタフェースバスコントローラ430から切断することで、第1の送信キャッシュキュー414にキャッシュされている第1の下りデータパケットフロー821をネットワークインタフェースバスコントローラ430によって読み取り、ネットワークインタフェースバス43を介してネットワークインタフェースチップ332に送信することと、を実行することにより、ネットワークインタフェースチップ332がネットワーク機器40のエッグレス方向に送り出すデータパケット400bは、第1の下りデータパケットフロー821からのものになる。
制御デバイス331におけるコピードライバ440は、ネットワークインタフェースチップ332によってネットワーク機器30の外部から受信されたデータパケット400aをコピーして、第1の受信キャッシュキュー413及び第2の受信キャッシュキュー423に格納することと、
第1のPCI−Eエンドポイント412は、第1の受信キャッシュキュー413を読み、第1のPCI−Eバス41を介して第1の転送ボード31に第1の上りデータパケットフロー811を送信し、第1の上りデータパケットフロー811が第1のCPU310によって処理されるようにし、第2のPCI−Eエンドポイント422は、第2の受信キャッシュキュー423を読み、第2のPCI−Eバス42を介して第2の転送ボード32に第2の上りデータパケットフロー812を送信し、第2の上りデータパケットフロー812が第2のCPU320によって処理されるようにすることと、
第1のPCI−Eエンドポイント412は、更に、第1のPCI−Eバス41を介して第1の転送ボード31から第1のCPU310によって処理された第1の下りデータパケットフロー821を受信して、第1の送信キャッシュキュー414に盛り込み、第2のPCI−Eエンドポイント412は、さらに、第2のPCI−Eバス42を介して第2の転送ボード32から第2のCPU320によって処理された第2の下りデータパケットフロー822を受信して、第2の送信キャッシュキュー424に盛り込むことと、
そして、選択切替部450は、第1の送信キャッシュキュー414をネットワークインタフェースバスコントローラ430から切断する一方、第2の送信キャッシュ424をネットワークインタフェースバスコントローラ430に接続することで、第2の送信キャッシュキュー424にキャッシュされている第2の下りデータパケットフロー822をネットワークインタフェースバスコントローラ430によって読み取り、ネットワークインタフェースバス43を介してネットワークインタフェースチップ332に送信することと、を実行することにより、ネットワークインタフェースチップ332がネットワーク機器40のエッグレス方向に送り出すデータパケット400bは、第2の下りデータパケットフロー420からのものになる。
第1の転送ボード31における第1のCPU310の制御ピン511と第2の転送ボード32における第2のCPU320の制御ピン512に接続される状態識別モジュール510であって、制御ピン511と制御ピン512を測定することで第1の転送ボード31と第2の転送ボード32のアクティブ・スタンバイ状態を識別して記録し、選択切替部450に第1の転送ボード31と第2の転送ボード32のアクティブ・スタンバイ状態を識別させる状態識別モジュール510と、
第1の管理バス521を介して第1の転送ボード31の第1のCPU310に接続され、第2の管理バス522を介して第2の転送ボード32の第2のCPU320に接続され、状態識別モジュール510によって第1の転送ボード31および第2の転送ボード32のアクティブ・スタンバイ状態を識別することができるボード設定モジュール520であって、ネットワーク機器の電源が投入されて起動されると、第1の転送ボード31がアクティブ状態であると識別すれば、第1の管理バス521を介して第1の転送ボード31の第1のCPU310によるインターフェースボード33への初期化設定を受信し、一方、第2の転送ボード32がアクティブ状態であると識別すれば、第2の管理バス522を介して第2の転送ボード32の第2のCPU32によるインターフェースボード33への初期化設定を受信するボード設定モジュール520と、
状態識別モジュール510によって第1の転送ボード31と第2の転送ボード32のアクティブ・スタンバイ状態を識別するネットワークインターフェース設定モジュール530であって、第1の転送ボード31がアクティブ状態であると識別すれば、PCI−Eエンドポイント412を介して第1のPCI−E RC411から第1のCPU310によるネットワークインタフェースバスコントローラ430およびネットワークインタフェースチップ332への初期化設定を受信し、一方、第2の転送ボード32がアクティブ状態であると識別すれば、第2のPCI−Eエンドポイント422を介して第2のPCI−E RC421から第2のCPU320によるネットワークインターフェースバスコントローラ430及びネットワークインターフェースチップ332への初期化設定を受信し、そして、ネットワークインタフェースバスコントローラ430への初期化設定を完成した後、ネットワークインタフェースバスコントローラ430を駆動して、ネットワークインタフェースバス43を介してネットワークインタフェースチップ332を設定するネットワークインターフェース設定モジュール530と、をさらに有することができる。
ステップS62では、第1の転送ボードと第2の転送ボードのアクティブ・スタンバイ状態に基づいて、第1のI/Oバスを介して受信され、第1の転送ボードによって処理された第1の下りデータパケットフローと、第2のI/Oバスを介して受信され、第2の転送ボードによって処理された第2の下りデータパケットフローとのうちのいずれか一方をネットワークインタフェースバスを介してネットワークインタフェースチップと導通させる。
第1の転送ボードは、第1のPCI−Eバスに接続される第1のPCI−E RCと、第1のPCI−E RCを駆動する第1のCPUとを有し、
第2の転送ボードは、第2のPCI−Eバスに接続される第2のPCI−E RCと、第2のPCI−E RCを駆動する第2のCPUとを有し、
インターフェースボードは、第1のPCI−Eバスに接続される第1のPCI−Eエンドポイントと、第2のPCI−Eバスに接続される第2のPCI−Eエンドポイントと、第1のPCI−Eエンドポイントに接続される第1の受信キャッシュキュー及び第1の送信キャッシュキューと、第2のPCI−Eエンドポイントに接続された第2の受信キャッシュキュー及び第2の送信キャッシュキューと、ネットワークインタフェースバスを介してネットワークインタフェースチップに接続されるネットワークインタフェースバスコントローラとを有する。
ステップS711では、第1の転送ボードは、インターフェースボードに対してボードの初期化設定を行い、ボードの初期化設定が完了した後、PCI−Eの初期化を開始することを第2の転送ボードへ通知する。
第1の転送ボードがアクティブ状態であれば、第1の管理バスを介して、第1の転送ボードの第1のCPUによる転送ボードへのボードの初期化設定を受信することと、
第2の転送ボードがアクティブ状態であれば、第2の管理バスを介して、第2の転送ボードの第2のCPUによるインターフェースボードへのボードの初期化設定を受信することと、を更に含む。
第1のPCI−Eエンドポイントと、第1の受信キャッシュキューと、第1の送信キャッシュキューが、第1のCPUによって第1のPCI−E RCを駆動することで設定されること;
第2のPCI−Eエンドポイントと、第2の受信キャッシュキューと、第2の送信キャッシュキューが、第2のCPUによって第2のPCI−E RCを駆動することで設定されること、を含んでもよい。
第1の転送ボードがアクティブ状態の転送ボードである場合に、第1のPCI−E RCから、第1のCPUによるネットワークインターフェースバスコントローラーおよびネットワークインターフェースチップへの初期化設定を受信すること;
第2の転送ボードがアクティブ状態の転送ボードである場合に、第2のPCI−E RCから、第2のCPUによるネットワークインターフェースバスコントローラーおよびネットワークインターフェースチップへの初期化設定を受信すること、を含んでもよい。
Claims (8)
- ネットワーク機器であって、 第1の転送ボードと、
第2の転送ボードと、
ネットワークインタフェースチップと、第1のI/Oバスを介して第1の転送ボードに接続され、第2のI/Oバスを介して第2の転送ボードに接続され、ネットワークインターフェースバスを介して前記ネットワークインターフェースチップに接続される制御デバイスと、を有するインタフェースボードと、を含み、
該制御デバイスが、ネットワークインタフェースチップによってネットワーク機器の外
部から受信されたデータパケットを、第1のI/Oバスを介して第1の転送ボードへ送信
される第1の上りデータパケットフローと、第2のI/Oバスを介して第2の転送ボード
へ送信される第2の上りデータパケットフローとに形成し、
該制御デバイスが、第1の転送ボード及び第2の転送ボードのアクティブ・スタンバイ
の状態に基づいて、第1のI/Oバスを介して受信され、第1の転送ボードによって処理
された第1の下りデータパケットフローと、第2のI/Oバスを介して受信され、第2の
転送ボードによって処理された第2の下りデータパケットフローとのうちのいずれか一方
を、ネットワークインタフェースバスを介してネットワークインタフェースチップと導通
させ、
第1のI/Oバスが第1のPCI−Eバスであり、第2のI/Oバスが第2のPCI−Eバスであり、
第1の転送ボードは、第1のPCI−Eバスに接続される第1のPCI−E RCと、第1のPCI−E RCを駆動する第1のCPUとを有し、第2の転送ボードは、第2のPCI−Eバスに接続される第2のPCI−E RCと、第2のPCI−E RCを駆動する第2のCPUとを有し、
そして、前記制御デバイスは、
第1のPCI−Eバスに接続される第1のPCI−Eエンドポイントと、
第2のPCI−Eバスに接続される第2のPCI−Eエンドポイントと、
第1のPCI−Eエンドポイントに接続される第1の受信キャッシュキューおよび第1の送信キャッシュキューと、
第2のPCI−Eエンドポイントに接続される第2の受信キャッシュキューおよび第2の送信キャッシュキューと、
ネットワークインタフェースバスを介してネットワークインタフェースチップに接続されるネットワークインタフェースバスコントローラと、
ネットワークインタフェースバスコントローラを第1の受信キャッシュキューおよび第2の受信キャッシュキューにそれぞれ接続し、第1の受信キャッシュキューを使用して第1の上りデータパケットフローを形成し、第2の受信キャッシュキューを使用して第2の上りデータパケットフローを形成するコピードライバと、
第1の下りデータパケットフローと第2の下りデータパケットフローとのうちのいずれか一方を、ネットワークインターフェイスバスを介してネットワークインターフェイスチップと導通させるように、第1の送信キャッシュキューと第2の送信キャッシュキューとのうちのいずれか一方を、ネットワークインタフェースバスコントローラと接続する選択切替部と、を含み、
前記第1のPCI−Eエンドポイントと、前記第1の受信キャッシュキューと、前記第1の送信キャッシュキューは、ネットワーク機器が電源投入されて起動された後のPCI−E初期化において、第1のCPUによって第1のPCI−E RCを駆動することで設定され、
前記第2のPCI−Eエンドポイントと、前記第2の受信キャッシュキューと、前記第2の送信キャッシュキューは、ネットワーク機器が電源投入されて起動された後のPCI−E初期化において、第2のCPUによって第2のPCI−E RCを駆動することで設定されることを特徴とするネットワーク機器。 - 前記制御デバイスは、
第1のCPUの制御ピンと第2のCPUの制御ピンによって、第1の転送ボードと第2の転送ボードのアクティブ・スタンバイ状態を記録するための状態識別モジュールと、
状態識別モジュールによって記録されたアクティブ・スタンバイ状態に基づいて、第1の転送ボードがアクティブ状態の転送ボードである場合に、第1のI/Oバスによって受信され、第1の転送ボードによって処理された第1の下りデータパケットフローを、ネットワークインターフェースバスを介してネットワークインターフェースチップと導通させ、第2の転送ボードがアクティブ状態の転送ボードである場合に、第2のI/Oバスによって受信され、第2の転送ボードによって処理された第2の下りデータパケットフローを、ネットワークインターフェースバスを介してネットワークインターフェースチップと導通させるための選択切り替えスイッチと、を更に含む
ことを特徴とする請求項1に記載のネットワーク機器。 - 前記制御デバイスは、ネットワークインターフェース設定において、状態識別モジュールによって記録されたアクティブ・スタンバイ状態に基づいて第1の転送ボードがアクティブ状態の転送ボードであると確定した場合に、第1のPCI−E RCから、第1のCPUによるネットワークインターフェースバスコントローラーおよびネットワークインターフェースチップへの初期化設定を受信し、状態識別モジュールによって記録されたアクティブ・スタンバイ状態に基づいて第2の転送ボードがアクティブ状態の転送ボードであると確定した場合に、第2のPCI−E RCから、第2のCPUによるネットワークインターフェースバスコントローラーおよびネットワークインターフェースチップへの初期化設定を受信するためのネットワークインターフェース設定モジュール、を更に含む
ことを特徴とする請求項2に記載のネットワーク機器。 - 前記制御デバイスは、第1の管理バスを介して第1のCPUに接続され、第2の管理バスを介して第2のCPUに接続され、ネットワーク機器の起動際に、状態識別モジュールによって記録されたアクティブ・スタンバイ状態に基づいて第1の転送ボードがアクティブ状態の転送ボードであると確定した場合に、第1の管理バスを介して第1のCPUによるインターフェースボードへの初期化設定を受信し、状態識別モジュールによって記録されたアクティブ・スタンバイ状態に基づいて第2の転送ボードがアクティブ状態の転送ボードであると確定した場合に、第2の管理バスを介して第2のCPUによるインターフェースボードへの初期化設定を受信するためのボード設定モジュールと、を更に含む
ことを特徴とする請求項2に記載のネットワーク機器。 - ネットワークインタフェースチップを有するインタフェースボードと、第1のI/Oバスを介してインターフェースボードに接続される第1の転送ボードと、第2のI/Oバスを介してインターフェースボードに接続される第2の転送ボードとを含むネットワーク機器に適用されるパケット転送方法であって、
インターフェースボードにおいて、ネットワークインタフェースチップによってネットワーク機器の外部から受信されたデータパケットを、第1のI/Oバスを介して第1の転送ボードに送信される第1の上りデータパケットフローと、第2のI/Oバスを介して第2の転送ボードに送信される第2の上りデータパケットフローとに形成することと、第1の転送ボードと第2の転送ボードのアクティブ・スタンバイ状態に基づいて、第1のI/Oバスを介して受信され、第1の転送ボードによって処理された第1の下りデータパケットフローと、第2のI/Oバスを介して受信され、第2の転送ボードによって処理された第2の下りデータパケットフローとのうちのいずれか一方をネットワークインタフェースバスを介してネットワークインタフェースチップと導通させることと、を含み、
第1のI/Oバスが第1のPCI−Eバスであり、第2のI/Oバスが第2のPCI−Eバスであり、
第1の転送ボードは、第1のPCI−Eバスに接続される第1のPCI−E RCと、第1のPCI−E RCを駆動する第1のCPUとを有し、第2の転送ボードは、第2のPCI−Eバスに接続される第2のPCI−E RCと、第2のPCI−E RCを駆動する第2のCPUとを有し、
インターフェースボードは、第1のPCI−Eバスに接続される第1のPCI−Eエンドポイントと、第2のPCI−Eバスに接続される第2のPCI−Eエンドポイントと、第1のPCI−Eエンドポイントに接続される第1の受信キャッシュキュー及び第1の送信キャッシュキューと、第2のPCI−Eエンドポイントに接続された第2の受信キャッシュキュー及び第2の送信キャッシュキューと、ネットワークインタフェースバスを介してネットワークインタフェースチップに接続されるネットワークインタフェースバスコントローラとを有し、
該パケット転送方法は、ネットワークインタフェースバスコントローラによってネットワークインタフェースバスチップから受信されたデータパケットをコピーして、第1の受信キャッシュキューと第2の受信キャッシュキューにそれぞれ盛り込むことで、第1の受信キャッシュキューを使用して第1の上りデータパケットフローを形成し、第2の受信キャッシュキューを使用して第2の上りデータパケットフローを形成することを含み、
該パケット転送方法は、第1の送信キャッシュキューと第2の送信キャッシュキューとのうちのいずれか一方をネットワークインタフェースバスコントローラと導通させることで、第1の下りデータパケットフローと第2の下りデータパケットフローとのうちのいずれか一方をネットワークインターフェイスバスを介してネットワークインターフェイスチップと導通させることをさらに含み、
ネットワーク機器が電源投入されて起動された後のPCI−Eの初期化において、前記パケット転送方法は、
第1のPCI−Eエンドポイントと、第1の受信キャッシュキューと、第1の送信キャッシュキューは、第1のCPUによって第1のPCI−E RCを駆動することで設定されることと、
第2のPCI−Eエンドポイントと、第2の受信キャッシュキューと、第2の送信キャッシュキューは、第2のCPUによって第2のPCI−E RCを駆動することで設定されることと、を含むことを特徴とするパケット転送方法。 - 第1のCPUの制御ピンと第2のCPUの制御ピンによって、第1の転送ボードと第2の転送ボードのアクティブ・スタンバイ状態を識別し、第1の転送ボードがアクティブ状態の転送ボードである場合に、第1のI/Oバスによって受信され、第1の転送ボードによって処理された第1の下りデータパケットフローを、ネットワークインターフェースバスを介してネットワークインターフェースチップと導通させ、第2の転送ボードがアクティブ状態の転送ボードである場合に、第2のI/Oバスによって受信され、第2の転送ボードによって処理された第2の下りデータパケットフローを、ネットワークインターフェースバスを介してネットワークインターフェースチップと導通させること、を更に含む
ことを特徴とする請求項5に記載のパケット転送方法。 - ネットワークインターフェース設定において、前記パケット転送方法は、
第1の転送ボードがアクティブ状態の転送ボードである場合に、第1のPCI−E RCから、第1のCPUによるネットワークインターフェースバスコントローラーおよびネットワークインターフェースチップへの初期化設定を受信し、第2の転送ボードがアクティブ状態の転送ボードである場合に、第2のPCI−E RCから、第2のCPUによるネットワークインターフェースバスコントローラーおよびネットワークインターフェースチップへの初期化設定を受信すること、を更に含む
ことを特徴とする請求項6に記載のパケット転送方法。 - ネットワーク機器の起動する際に、前記パケット転送方法は、
第1の転送ボードがアクティブ状態の転送ボードである場合に、第1の管理バスを介して第1のCPUによるインターフェースボードへの初期化設定を受信し、第2の転送ボードがアクティブ状態の転送ボードである場合に、第2の管理バスを介して第2のCPUによるインターフェースボードへの初期化設定を受信することを更に含む
ことを特徴とする請求項6に記載のパケット転送方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510524605.5A CN106487721B (zh) | 2015-08-25 | 2015-08-25 | 网络设备和用于网络设备中的报文转发方法 |
CN201510524605.5 | 2015-08-25 | ||
PCT/CN2016/096633 WO2017032317A1 (zh) | 2015-08-25 | 2016-08-25 | 网络设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018523957A JP2018523957A (ja) | 2018-08-23 |
JP6550192B2 true JP6550192B2 (ja) | 2019-07-24 |
Family
ID=58099575
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018528374A Active JP6550192B2 (ja) | 2015-08-25 | 2016-08-25 | ネットワーク機器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10432557B2 (ja) |
EP (1) | EP3343853B1 (ja) |
JP (1) | JP6550192B2 (ja) |
CN (1) | CN106487721B (ja) |
WO (1) | WO2017032317A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10761939B1 (en) * | 2018-12-13 | 2020-09-01 | Amazon Technologies, Inc. | Powering-down or rebooting a device in a system fabric |
CN109995681B (zh) * | 2019-03-07 | 2021-03-23 | 盛科网络(苏州)有限公司 | 一种单芯片实现双主控主备切换的装置及方法 |
CN109947579B (zh) * | 2019-03-22 | 2021-04-09 | 中车青岛四方车辆研究所有限公司 | 轨道车辆通用网络控制器平台及控制方法 |
DE102020117632B4 (de) * | 2020-07-03 | 2022-03-03 | Krohne Messtechnik Gmbh | Bussystem für eine Prozessanlage |
US11829315B2 (en) | 2020-12-16 | 2023-11-28 | Samsung Electronics Co., Ltd. | Electronic device including a structure in which an insertable device is insertable and method for operating the same |
US11892550B2 (en) | 2020-12-22 | 2024-02-06 | Samsung Electronics Co., Ltd. | Three-dimensional angle of arrival capability in electronic devices |
CN113839816B (zh) * | 2021-09-23 | 2024-01-19 | 新华三信息安全技术有限公司 | 一种配线装置及其故障切换方法 |
CN114709205B (zh) * | 2022-06-02 | 2022-09-09 | 西安紫光国芯半导体有限公司 | 一种三维堆叠芯片及其数据处理方法 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3608534B2 (ja) | 2001-07-18 | 2005-01-12 | 日本電気株式会社 | パケット交換装置 |
JP2003087832A (ja) * | 2001-09-07 | 2003-03-20 | Matsushita Electric Ind Co Ltd | デジタル構内交換機とデジタル専用電話機及びデジタル構内交換システム |
DE60109177T2 (de) * | 2001-10-30 | 2005-07-28 | Alcatel | Weiterleitung von IP Paketen für Leitweglenkung-Protokolen |
US7382724B1 (en) * | 2001-11-21 | 2008-06-03 | Juniper Networks, Inc. | Automatic switchover mechanism in a network device |
US6791554B1 (en) * | 2001-12-27 | 2004-09-14 | Advanced Micro Devices, Inc. | I/O node for a computer system including an integrated graphics engine |
US7376760B1 (en) * | 2003-02-28 | 2008-05-20 | United Electronic Industries | Methods and apparatus to support acquisition of data |
CN1540933A (zh) | 2003-04-23 | 2004-10-27 | 华为技术有限公司 | 业务板接口及与双千兆以太网交换平面互连的方法 |
CN1996993B (zh) * | 2006-01-05 | 2010-08-04 | 华为技术有限公司 | 一种提高背板业务总线利用率的方法和系统 |
CN1909559B (zh) * | 2006-08-30 | 2010-04-14 | 杭州华三通信技术有限公司 | 基于快速外围组件互连的接口板及其切换主控板的方法 |
CN101977139B (zh) * | 2010-07-28 | 2012-09-05 | 北京星网锐捷网络技术有限公司 | 路由转发实现装置、方法及交换设备 |
US8527666B2 (en) * | 2011-02-21 | 2013-09-03 | International Business Machines Corporation | Accessing a configuration space of a virtual function |
JP6007849B2 (ja) | 2013-03-28 | 2016-10-12 | 日立金属株式会社 | ネットワーク中継装置 |
JP6155500B2 (ja) | 2014-02-12 | 2017-07-05 | APRESIA Systems株式会社 | 中継装置 |
MY173962A (en) * | 2014-03-19 | 2020-02-28 | Intel Corp | Method, apparatus and system for single-ended communication of transaction layer packets |
CN104301145B (zh) * | 2014-10-20 | 2018-03-23 | 新华三技术有限公司 | 网络设备及用于网络设备的控制串口配置方法 |
CN104283718B (zh) | 2014-10-27 | 2018-01-12 | 新华三技术有限公司 | 网络设备及用于网络设备的硬件故障诊断方法 |
CN104410502B (zh) * | 2014-10-28 | 2017-11-10 | 新华三技术有限公司 | 网络设备及用于网络设备的接口板上电初始化方法 |
CN104601490B (zh) * | 2015-02-16 | 2018-10-09 | 新华三技术有限公司 | 网络设备的流控方法和流控装置以及网络设备 |
-
2015
- 2015-08-25 CN CN201510524605.5A patent/CN106487721B/zh active Active
-
2016
- 2016-08-25 WO PCT/CN2016/096633 patent/WO2017032317A1/zh active Application Filing
- 2016-08-25 JP JP2018528374A patent/JP6550192B2/ja active Active
- 2016-08-25 US US15/753,471 patent/US10432557B2/en active Active
- 2016-08-25 EP EP16838575.5A patent/EP3343853B1/en active Active
Also Published As
Publication number | Publication date |
---|---|
EP3343853B1 (en) | 2020-12-16 |
US20180241698A1 (en) | 2018-08-23 |
JP2018523957A (ja) | 2018-08-23 |
CN106487721B (zh) | 2019-10-08 |
EP3343853A1 (en) | 2018-07-04 |
WO2017032317A1 (zh) | 2017-03-02 |
EP3343853A4 (en) | 2018-12-26 |
CN106487721A (zh) | 2017-03-08 |
US10432557B2 (en) | 2019-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6550192B2 (ja) | ネットワーク機器 | |
TWI756488B (zh) | 支援多模式及/或多速度之跨架構高速非揮發性記憶體裝置的系統與方法及儲存裝置 | |
KR101999420B1 (ko) | 이중 통신 포트를 갖는 보안 카메라 | |
US8843689B2 (en) | Concurrent repair of the PCIe switch units in a tightly-coupled, multi-switch, multi-adapter, multi-host distributed system | |
KR102420530B1 (ko) | 대체 프로토콜 선택 | |
WO2018119742A1 (zh) | NVMe over Fabric中转发报文的方法、设备和系统 | |
US20150055452A1 (en) | Dedicated control path architecture for systems of devices | |
WO2013097485A1 (zh) | 磁盘阵列、存储系统以及数据存储路径切换方法 | |
WO2016062037A1 (zh) | 通过接口卡传输信息、控制器故障处理方法、装置及系统 | |
JP2013161477A (ja) | 拡張コネクタを備えたマザーボード | |
JP2017011519A (ja) | ネットワークを用いた通信システム | |
CN108885484B (zh) | 远程终端设备、其控制方法、计算机系统和记录介质 | |
JP5699756B2 (ja) | 情報処理装置及び情報処理装置制御方法 | |
US7475163B1 (en) | Method and system for resolving SAS timing issues for long-distance SAS extender | |
JP2008146651A (ja) | 周辺デバイスを非破壊的に切断する装置 | |
JP2008046996A (ja) | データ処理装置、モード管理装置、及びモード管理方法 | |
JP4630234B2 (ja) | 二重系システム | |
US20150067221A1 (en) | Data transfer apparatus and method | |
US20110268111A1 (en) | Port teaming | |
JP6962243B2 (ja) | コンピュータシステム | |
JP2017085249A (ja) | 防災監視システム | |
JP2014048730A (ja) | 情報処理装置及び制御方法 | |
JP2010124235A5 (ja) | ||
JP4320036B2 (ja) | 通信制御方法および通信制御装置 | |
WO2015131722A1 (zh) | 一种接口卡及控制方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190123 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190305 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190531 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190611 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190628 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6550192 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |