JP6155500B2 - 中継装置 - Google Patents
中継装置 Download PDFInfo
- Publication number
- JP6155500B2 JP6155500B2 JP2014024037A JP2014024037A JP6155500B2 JP 6155500 B2 JP6155500 B2 JP 6155500B2 JP 2014024037 A JP2014024037 A JP 2014024037A JP 2014024037 A JP2014024037 A JP 2014024037A JP 6155500 B2 JP6155500 B2 JP 6155500B2
- Authority
- JP
- Japan
- Prior art keywords
- card
- management card
- pcie
- relay device
- port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012545 processing Methods 0.000 claims description 33
- 238000004891 communication Methods 0.000 claims description 29
- 230000007246 mechanism Effects 0.000 claims description 17
- 238000001514 detection method Methods 0.000 claims description 7
- 238000007726 management method Methods 0.000 description 116
- 239000004744 fabric Substances 0.000 description 87
- 238000010586 diagram Methods 0.000 description 16
- 238000006243 chemical reaction Methods 0.000 description 13
- 238000000034 method Methods 0.000 description 7
- 230000008859 change Effects 0.000 description 3
- 238000012550 audit Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000004083 survival effect Effects 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Images
Landscapes
- Bus Control (AREA)
- Small-Scale Networks (AREA)
Description
《中継装置の全体構成》
図1は、本発明の実施の形態1による中継装置において、その構成の一例を示す概略図である。図1に示す中継装置10は、1個の筐体内に複数のカードを搭載したシャーシ型のスイッチ装置となっている。中継装置10は、例えば、OSI(Open Systems Interconnection)に基づくレイヤ2の中継処理を行うL2SWや、レイヤ3の中継処理を行うL3SW等に該当する。ここでは、便宜上、中継装置10がL2SWである場合を例として説明を行う。
次に、図1の中継装置が行うフレームの中継処理について簡単に説明する。まず、各ラインカードLCは、図示は省略するが、ポートと当該ポートの先に存在するMACアドレスとの関係を保持するアドレステーブルを備える。各ラインカードLCは、外部ポートP[1]〜P[n]のいずれかでフレームを受信した際に、アドレステーブルに基づいて宛先のポートを判別し、当該宛先のポートに当該フレームを中継する。
図2は、図1の中継装置において、その外形の一例を示す概略図である。図2に示す中継装置10は、前述したラインカードLC、ファブリックカードFCおよび管理カードMCに加えて、配線基板25を有する。ラインカードLCには、装置外部に向けて複数の外部ポートPが設けられる。配線基板25は、ラインカードLC、ファブリックカードFCおよび管理カードMCがそれぞれ着脱される複数のカードスロット26を持つ。図1に示したPCIeバス15および通信回線17は、配線基板25に形成される。図1に示した通信回線19は、例えば、配線基板25に形成される場合や、装置外部のイーサネット回線で構成される場合がある。後者の場合、管理カードMCは、例えば、装置外部に向けた管理用の外部ポートを持つ。
例えば、図1の各ファブリックカードFCがプロセッサを備える場合、各管理カードMCのプロセッサ(11a,11b)は、各ファブリックカードFCのプロセッサとの間で通信を行うことで各ファブリックカードFCのスイッチデバイス14を管理することができる。ただし、中継装置10の小型化のためには、各ファブリックカードFCは、プロセッサを搭載しないことが望ましい。
図3は、図1および図2の中継装置において、その主要部の構成例を示す概略図である。図3では、図1における3枚のファブリックカードFC[1]〜FC[3]の中の1枚のファブリックカード(処理カード)FCが代表的に示されている。残りの2枚のファブリックカードに関しても、図3と同様の構成になる。また、ここでは、エンドポイントが搭載される処理カードをファブリックカードFCとするが、前述したように、各ラインカードLCがプロセッサを搭載しない場合には、処理カードをラインカードLCとすることも可能である。この場合、エンドポイントは、ラインカードLC上に搭載される各種デバイスとなる。さらに、各処理カード上のエンドポイントの数は、1個に限らず、複数個であってもよい。この場合、PCIeスイッチ13が持つPCIeポート(第3ポート)PT3の数が、当該エンドポイントの数に応じて増加することになる。
図6(a)および図6(b)は、図3におけるスロット番号設定機構のそれぞれ異なる構成例を示す概略図である。図6(a)において、ファブリックカードFCのスロットコネクタ31には、複数の端子45が設けられ、カードスロット26にも、複数の端子45にそれぞれ接続するための複数の端子46が設けられる。ここで、複数の端子46の一部は、スロット番号設定機構33を構成する。具体的には、スロット番号設定機構33を構成する各端子46には、2種類の状態46a,46bが固定的に設定される。
図7は、図1および図3等の中継装置において、通常時の概略的な管理動作の一例を示す説明図である。図7に示すように、通常時には、マスタ用管理カードMC[1]がアクティブ状態となり、各ファブリックカード(ここでは便宜上、2枚のみ図示)FC[1],FC[2]を管理する。前述したバス番号設定部32により、PCIeスイッチ13a,13bの各PCIeポートPT1〜PT3が持つコンフィグレーションレジスタ40には、バス番号が固定的に設定される。以降、説明の便宜上、ファブリックカードFC[1]側に着目して説明を行う。
ノン・トランスペアレント・ブリッジ(NTB)は、実施の形態1で述べたような問題点に加えて、エンドポイント側からルートコンプレックス側に向けたリクエストを受け付けない場合がある。すなわち、例えば、図3において、プロセッサ11bは、スイッチデバイス(エンドポイント)14に対してライトリクエストおよびリードリクエストを発行可能であるが、スイッチデバイス14は、プロセッサ11bに対してライトリクエストおよびリードリクエストを発行できない場合がある。この場合、各ファブリックカードFCは、自身で検出した障害をバックアップ用管理カードMC[2]に通知できない事態が生じ得る。そこで、図10に示すような構成例を用いることが有益となる。
図10は、本発明の実施の形態2による中継装置において、その構成の一例を示す概略図である。図10に示す中継装置50は、図1の中継装置10の中からファブリックカードFC[3]の記載を便宜上省略した構成となっている。また、当該中継装置50の各ファブリックカードFC[1],FC[2]は、図示は省略しているが、実際には、図3に示したような構成(バス番号設定部32等)を備える。以降、図10の中継装置50と、図1および図3に示した中継装置10との実質的な相違点に着目して説明を行う。
11a,11b プロセッサ
12a,12b ルートコンプレックス
13,13a〜13c PCIeスイッチ
14,14a〜14c スイッチデバイス(エンドポイント)
15,16 PCIeバス
17 通信回線
18 イーサネット回線
19 通信回線
25 配線基板
26 カードスロット
30 仮想PCIeバス
31 スロットコネクタ
32 バス番号設定部
33 スロット番号設定機構
35 ベースレジスタ
36 変換レジスタ
37 アドレスマップ
38 アドレス空間
40 コンフィグレーションレジスタ
41 プライマリバス番号
42 セカンダリバス番号
43 サブオーディネットバス番号
45,46 端子
46a,46b 状態
47 ディップスイッチ
51a,51b 障害検出部
52a,52b 障害通知部
53a,53b 受信部
54a,54b シリアルバス
EPe 外部側エンドポイント
EPi 内部側エンドポイント
F[1]〜F[3] ファブリックカード用端子
FC,FC[1]〜FC[3] ファブリックカード
LC,LC[1]〜LC[m] ラインカード
MC,MC[1],MC[2] 管理カード
NTB ノン・トランスペアレント・ブリッジ
P,P[1]〜P[n] 外部ポート
PT1〜PT3 PCIeポート
TB トランスペアレント・ブリッジ
Claims (4)
- それぞれ、イーサネットフレームに対する所定の処理を行うエンドポイントと、PCIe規格に基づくパケットを中継するPCIeスイッチと、バス番号設定部と、を備える複数の処理カードと、
第1プロセッサと、第1ルートコンプレックスと、を備え、前記複数の処理カードを管理するマスタ用管理カードと、
第2プロセッサと、第2ルートコンプレックスと、を備え、前記マスタ用管理カードに障害が生じた場合に、前記マスタ用管理カードに代わって前記複数の処理カードを管理するバックアップ用管理カードと、
前記複数の処理カード、前記マスタ用管理カードおよび前記バックアップ用管理カードがそれぞれ着脱される複数のカードスロットを備える配線基板と、
を有する中継装置であって、
前記PCIeスイッチは、
トランスペアレント・ブリッジが設定され、前記配線基板を介して前記第1ルートコンプレックスに接続される第1ポートと、
ノン・トランスペアレント・ブリッジが設定され、前記配線基板を介して前記第2ルートコンプレックスに接続される第2ポートと、
トランスペアレント・ブリッジが設定され、同一の処理カード上の前記エンドポイントに接続される第3ポートと、
を備え、
前記バス番号設定部は、前記第1ポート、前記第2ポートおよび前記第3ポートが持つコンフィグレーションレジスタに含まれるバス番号を固定的に設定し、
前記中継装置は、さらに、前記複数の処理カードのそれぞれと、前記バックアップ用管理カードとの間を接続する、PCIeバスとは異なる複数の第2通信回線を備え、
前記複数の処理カードのそれぞれは、さらに、
前記エンドポイントの障害を検出する障害検出部と、
前記障害検出部によって障害が検出された際に、前記第2通信回線を介して前記バックアップ用管理カードに通知を行う障害通知部と、
を有する、
中継装置。 - 請求項1記載の中継装置において、
前記配線基板は、前記複数のカードスロットに対してそれぞれ異なるスロット番号を固定的に設定するスロット番号設定機構を備え、
前記バス番号設定部は、自身が取り付けられるカードスロットから前記スロット番号設定機構によって設定される前記スロット番号を取得し、当該スロット番号に基づいて前記バス番号を設定する、
中継装置。 - 請求項2記載の中継装置において、さらに、
前記マスタ用管理カードと前記バックアップ用管理カードとの間を接続する、PCIeバスとは異なる第1通信回線を備え、
前記マスタ用管理カードと前記バックアップ用管理カードは、前記第1通信回線を介して前記複数の処理カードの管理情報を同期し、
前記バックアップ用管理カードは、前記第1通信回線を介して前記マスタ用管理カードの障害有無を監視する、
中継装置。 - 請求項2記載の中継装置において、
前記複数のカードスロットには、さらに、装置外部との間でイーサネットフレームの送信または受信を行う複数のラインカードが取り付けられ、
前記複数の処理カードが備える前記エンドポイントのそれぞれは、前記配線基板を介して前記複数のラインカード間でのイーサネットフレームの中継を行う、
中継装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014024037A JP6155500B2 (ja) | 2014-02-12 | 2014-02-12 | 中継装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014024037A JP6155500B2 (ja) | 2014-02-12 | 2014-02-12 | 中継装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015154127A JP2015154127A (ja) | 2015-08-24 |
JP6155500B2 true JP6155500B2 (ja) | 2017-07-05 |
Family
ID=53896009
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014024037A Active JP6155500B2 (ja) | 2014-02-12 | 2014-02-12 | 中継装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6155500B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106487721B (zh) | 2015-08-25 | 2019-10-08 | 新华三技术有限公司 | 网络设备和用于网络设备中的报文转发方法 |
US10013382B2 (en) * | 2016-04-27 | 2018-07-03 | Quanta Computer Inc. | Smart plug node management |
KR101716273B1 (ko) * | 2016-08-25 | 2017-03-14 | 국방과학연구소 | 동기식 데이터 링크 제어 통신 장치 |
CN106951378B (zh) * | 2017-03-20 | 2021-03-09 | 苏州浪潮智能科技有限公司 | 一种基于直写窗口模式的非透明桥读写方法及装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5761448A (en) * | 1996-08-30 | 1998-06-02 | Ncr Corporation | Physical-to-logical bus mapping scheme for computer systems having multiple PCI bus configuration |
JPH11259325A (ja) * | 1998-03-11 | 1999-09-24 | Matsushita Electric Ind Co Ltd | 二重化システム及び二重化システムにおける情報処理方法 |
US20060004837A1 (en) * | 2004-06-30 | 2006-01-05 | Genovker Victoria V | Advanced switching peer-to-peer protocol |
JP5180729B2 (ja) * | 2008-08-05 | 2013-04-10 | 株式会社日立製作所 | 計算機システム及びバス割当方法 |
JP5477168B2 (ja) * | 2010-05-27 | 2014-04-23 | 日本電気株式会社 | マルチホストシステム |
-
2014
- 2014-02-12 JP JP2014024037A patent/JP6155500B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015154127A (ja) | 2015-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7118922B2 (ja) | スイッチングデバイス、ペリフェラル・コンポーネント・インターコネクト・エクスプレスシステムおよびその初期化方法 | |
JP4670676B2 (ja) | スイッチ及びネットワークブリッジ装置 | |
KR101445436B1 (ko) | 공유 i/o 시스템에서의 리셋 변환 방법, 컴퓨터 판독 가능한 매체 및 컴퓨터 시스템 | |
US7925817B2 (en) | Computer system and method for monitoring an access path | |
US20100153592A1 (en) | Use of Peripheral Component Interconnect Input/Output Virtualization Devices to Create Redundant Configurations | |
US8489795B2 (en) | PCI-Express communication system and PCI-Express communication method | |
JP2014099847A (ja) | PCIe構造でのホスト間メッセージをセキュア化し分離する方法及び装置 | |
JP6155500B2 (ja) | 中継装置 | |
CN104536940A (zh) | 发送具有扩展头部的分组 | |
US10673693B2 (en) | Ring based network interconnect | |
CN102622279A (zh) | 冗余控制系统、方法及管理控制器 | |
CN115550291B (zh) | 交换机的复位系统及方法、存储介质、电子设备 | |
JP2014002545A (ja) | データ転送装置、及びデータ転送方法 | |
CN103036701A (zh) | 一种跨网段的n+1备用方法及装置 | |
US20120324078A1 (en) | Apparatus and method for sharing i/o device | |
Tu et al. | Seamless fail-over for PCIe switched networks | |
EP2141867B1 (en) | Communication system, network apparatus, communication recovery method for use therein, and program thereof | |
CN114615106B (zh) | 环形数据处理系统、方法以及网络设备 | |
CN104933001A (zh) | 一种基于RapidIO技术的双控制器数据通信方法 | |
JP2014532236A (ja) | 接続方法 | |
CN113746655B (zh) | 一种备份状态确定方法、装置及系统 | |
JP2011048452A (ja) | エンドポイント代理アクセス装置、共有システム、代理アクセス方法および代理アクセスプログラム | |
JP5110156B2 (ja) | スイッチ及びネットワークブリッジ装置 | |
JP2011107858A (ja) | 通信インタフェースの種類が異なる複数の入出力装置に複数の計算機が通信可能に接続される計算機システム | |
JP2015053555A (ja) | データ転送装置、およびデータ転送方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170331 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170418 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170512 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170516 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6155500 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |