KR101716273B1 - 동기식 데이터 링크 제어 통신 장치 - Google Patents

동기식 데이터 링크 제어 통신 장치 Download PDF

Info

Publication number
KR101716273B1
KR101716273B1 KR1020160108113A KR20160108113A KR101716273B1 KR 101716273 B1 KR101716273 B1 KR 101716273B1 KR 1020160108113 A KR1020160108113 A KR 1020160108113A KR 20160108113 A KR20160108113 A KR 20160108113A KR 101716273 B1 KR101716273 B1 KR 101716273B1
Authority
KR
South Korea
Prior art keywords
data link
link control
synchronous data
central processing
control communication
Prior art date
Application number
KR1020160108113A
Other languages
English (en)
Inventor
송대기
장부철
신진범
정우진
Original Assignee
국방과학연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 국방과학연구소 filed Critical 국방과학연구소
Priority to KR1020160108113A priority Critical patent/KR101716273B1/ko
Application granted granted Critical
Publication of KR101716273B1 publication Critical patent/KR101716273B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Communication Control (AREA)

Abstract

본 발명은 동기식 데이터링크 제어 통신 장치에 관한 것으로서, 더 상세하게는 중앙처리장치 보드에 PMC(Power Management Controller) 보드로 탑재되어 4 채널의 동기식 데이터 링크 제어 통신 기능을 제공하는 동기식 데이터 링크 제어 통신 장치에 대한 것이다.
본 발명에 따르면, 중앙 처리 장치 보드에 PMC(Power Management Controller) 보드로 탑재되어 4 채널의 동기식 데이터링크 제어 통신 기능을 제공할 수 있다.

Description

동기식 데이터 링크 제어 통신 장치{Synchronous data link control communication apparatus}
본 발명은 동기식 데이터링크 제어 통신 장치에 관한 것으로서, 더 상세하게는 중앙처리장치 보드에 PMC(PCI(Peripheral Component Interconnect) Mazzanine Card) 보드로 탑재되어 4 채널의 동기식 데이터 링크 제어 통신 기능을 제공하는 동기식 데이터 링크 제어 통신 장치에 대한 것이다.
일반적으로, 표준형 중앙 처리 장치 보드에서 동기식 데이터 링크 제어 통신을 하기 위하여 중앙 처리 장치 보드에 탑재가 가능한 PMC(PCI(Peripheral Component Interconnect) Mazzanine Card) 동기식 데이터 링크 제어 통신 장치 기술이 필요하다. 동기식 데이터링크 제어 통신 회로는 중앙처리장치 보드 또는 일반 보드에 내장되므로 통신장치의 분리가 안되며, 통신장치의 운용이 어렵다는 단점이 있다.
1. 한국공개특허번호 제10-2007-0058993호
본 발명은 위 배경기술에 따른 문제점을 해소하기 위해 제안된 것으로서, 중앙 처리 장치 보드에 PMC(PCI(Peripheral Component Interconnect) Mazzanine Card) 보드로 탑재되어 4 채널의 동기식 데이터링크 제어 통신 기능을 위한 동기식 데이터 링크 제어 통신 장치를 제공하는데 그 목적이 있다.
또한, 본 발명은 표준의 중앙처리장치 보드에 일체형으로 탑재되어 사용이 가능한 동기식 데이터 링크 제어 통신 장치를 제공하는데 다른 목적이 있다.
본 발명은 위에서 제시된 과제를 달성하기 위해, 중앙 처리 장치 보드에 PMC(PCI(Peripheral Component Interconnect) Mazzanine Card) 보드로 탑재되어 4 채널의 동기식 데이터링크 제어 통신 기능을 위한 동기식 데이터 링크 제어 통신 장치를 제공한다.
상기 동기식 데이터 링크 제어 통신 장치는,
동기식 데이터 링크 제어를 수행하는 중앙 처리 보드 블록; 및
상기 중앙 처리 보드 블록과 하나의 보드 상에 형성되어 상기 중앙 처리 보드 블록에 연결되고, 외부 통신 장치와 연결되는 연결 보드 블록;을 포함하는 것을 특징으로 할 수 있다.
또한, 상기 동기식 데이터 링크 제어는 PMC(PCI(Peripheral Component Interconnect) Mazzanine Card) 4 채널 동기식 데이터 링크 제어인 것을 특징으로 할 수 있다.
또한, 상기 중앙 처리 보드 블록은, 상기 동기식 데이터 링크 제어를 수행하는 데이터 링크 제어기; 상기 동기식 데이터 링크 제어를 수행하기 위한 동기화를 위해 클럭 정보를 생성하여 데이터 링크 제어기에 상기 클럭 정보를 전송하는 클럭 회로; 상기 데이터 링크 제어기가 동작할 수 있도록 전원을 공급하는 전원 회로;를 포함하는 것을 특징으로 할 수 있다.
이때, 상기 전원 회로 및 클럭 회로는 표준화 부품인 것을 특징으로 할 수 있다.
또한, 상기 연결 보드 블록은, 상기 중앙 처리 보드 블록의 PCI(Peripheral Component Interconnect) 버스 및 외부 통신 장치에 연결되는 다수의 연결기; PCI 인터페이스를 통해 상기 다수의 연결기와 연결되어 다수의 연결기를 제어하는 PCI 칩을 포함하며, 상기 PCI 칩은 표준화 부품인 것을 특징으로 할 수 있다.
또한, 상기 데이터 링크 제어기는, FPGA(Field Programmable Gate Array)에 기계 언어를 이용하여 구현될 수 있다.
또한, 상기 FPGA(Field Programmable Gate Array)에는 상기 동기식 데이터 링크 제어를 지원하는 레지스터를 포함하는 것을 특징으로 할 수 있다.
또한, 상기 레지스터는 채널 및 내부 사용에 따라 레지스터 어드레스 및 상기 레지스터 어드레스에 할당되는 레지스터 설정값을 갖는 것을 특징으로 할 수 있다.
본 발명에 따르면, 중앙 처리 장치 보드에 PMC(PCI(Peripheral Component Interconnect) Mazzanine Card) 보드로 탑재되어 4 채널의 동기식 데이터링크 제어 통신 기능을 제공할 수 있다.
또한, 본 발명의 다른 효과로서는 표준의 중앙처리장치 보드에 일체형으로 탑재되어 사용이 가능하다는 점을 들 수 있다.
도 1은 본 발명의 일실시예에 따른 동기식 데이터 링크 제어 통신 장치(100)의 개념도이다.
도 2는 도 1에 도시된 동기식 데이터 링크 제어 통신 장치의 회로 블록도이다.
도 3은 도 2에 도시된 동기식 데이터 링크 제어 통신 장치의 레지스터 구성에 대한 예시를 나타내는 표이다.
도 4는 본 발명의 일실시예에 따른 동기식 데이터 링크 제어 통신 장치의 구현예이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 상세한 설명에 구체적으로 설명하고자 한다. 그러나 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용한다.
제 1, 제 2등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다. "및/또는" 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미가 있다.
일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않아야 한다.
이하 첨부된 도면을 참조하여 본 발명의 일실시예에 따른 동기식 데이터 링크 제어 통신 장치를 상세하게 설명하기로 한다.
도 1은 본 발명의 일실시예에 따른 동기식 데이터 링크 제어 통신 장치(100)의 개념도이다. 도 1을 참조하면, 동기식 데이터 링크 제어 통신 장치(100)는 하나의 보드 상에 중앙 처리 보드 블록(110) 및 연결 보드 블록(120)으로 구성될 수 있다.
중앙 처리 보드 블록(110)은 동기식 데이터 링크 제어를 수행하는 데이터 링크 제어기(111), 동기식 데이터 링크 제어를 수행하기 위한 동기화를 위해 클럭 정보를 생성하여 데이터 링크 제어기(111)에 전송하는 클럭 회로(112), 데이터 링크 제어기(111)가 동작할 수 있도록 전원을 공급하는 전원 회로(113) 등을 포함하여 구성될 수 있다.
연결 보드 블록(120)은 중앙 처리 보드 블록(110)의 PCI(peripheral component interconnect) 버스 및 외부 통신 장치에 연결되는 연결기(122), PCI 인터페이스를 통해 연결기(122)와 연결되어 연결기(122)를 제어하는 PCI 칩(121) 등을 포함하여 구성될 수 있다.
도 2는 도 1에 도시된 동기식 데이터 링크 제어 통신 장치의 회로 블록도이다. 도 2를 참조하면, 데이터 링크 제어기(111)는 제 1 연결기(222-1) 및 제 2 연결기(222-2)를 통하여 중앙 처리 보드 블록(110)의 PCI 버스와 연결된다.
또한, 데이터 링크 제어기(111)는 제 3 연결기(222-3)와 4개의 SDLC( Synchronous Data Link Control) 채널로 연결되어, 외부 통신 장치(미도시)와 통신하는 것이 가능하다.
데이터 링크 제어기(111)는 4 채널의 동기식 통신 기능을 제공하며, 동기식 데이터 링크 제어는 PMC(PCI(Peripheral Component Interconnect) Mazzanine Card) 4 채널 동기식 데이터 링크 제어가 될 수 있다.
또한, 데이터 링크 제어기(111)는 FPGA(Field Programmable Gate Array)에 기계 언어로 구현될 수 있다.
클럭 회로(112)는 약 50Mhz의 클럭 및 로컬 33Mhz의 클럭(50 Mhz 클럭은 FPGA 동작 클럭을 제공하며, 33 Mhz 클럭은 PCI 인터페이스 클럭을 제공함)을 생성하고, 이들을 데이터 링크 제어기(111)에 공급한다.
PCI 칩(121)은 PCI 인터페이스를 통해 제 1 연결기(222-1) 및 제 2 연결기(222-2)에 연결된다. 제 1 내지 제 3 연결기(222-1 내지 222-3)는 PMC 연결기가 될 수 있다. (제 1 PMC 연결기 및 제 2 PMC 연결기를 통하여 SDLC 송수신 정보를 중앙처리장치 보드로 제공함)
전원회로(113)는 데이터 링크 제어기(111) 및 제 1 내지 제 3 연결기(222-1 내지 222-3)에 전원을 공급한다.
전원 회로(113), 클럭 회로(112) 및 PCI 칩(121)은 표준화 부품(전원 레귤레이터와 클럭 발생기 및 PCI 브릿지 칩과 같은 일반 범용 부품)이 사용될 수 있다.
도 3은 도 2에 도시된 동기식 데이터 링크 제어 통신 장치의 레지스터 구성에 대한 예시를 나타내는 표이다. 도 3을 참조하면, 동기식 데이터 링크 제어를 지원하는 레지스터가 데이터 링크 제어기(111)에 구성된다. 특히, 도 3은 4 채널의 통신을 지원하기 위한 FPGA 내의 레지스터 구성이다. 데이터 링크 제어기(111)는 제 1 및 제 2 연결기(222-1,222-2)를 통하여 4 통신 채널의 레지스터를 제어하게 되며, FPGA에 내장된 하드웨어에 따라 동기식 데이터링크 제어 통신을 수행한다.
도 3을 참조하면, 채널 1 내지 채널 4, 내부 사용에 따라 레지스터 어드레스가 부여되고, 레지스터 설정값이 존재한다.
도 4는 본 발명의 일실시예에 따른 동기식 데이터 링크 제어 통신 장치의 구현예이다. 도 4를 참조하면, 실제 제작된 PMC 4 채널 동기식 데이터 링크 제어 통신 장치의 평면도이다.
100: 동기식 데이터 링크 제어 통신 장치
110: 중앙 처리 보드 블록
111: 데이터 링크 제어기 112: 클럭 회로
113: 전원회로
120: 연결 보드 블록
121: PCI(peripheral component interconnect) 칩
122: 연결기
222-1 내지 222-3: 제 1 내지 제 3 연결기

Claims (6)

  1. 동기식 데이터 링크 제어를 수행하는 중앙 처리 보드 블록; 및
    상기 중앙 처리 보드 블록과 하나의 보드 상에 형성되어 상기 중앙 처리 보드 블록에 연결되고, 외부 통신 장치와 연결되는 연결 보드 블록;
    을 포함하는 것을 특징으로 하는 동기식 데이터 링크 제어 통신 장치.
  2. 제 1항에 있어서,
    상기 동기식 데이터 링크 제어는 PMC(PCI(Peripheral Component Interconnect) Mazzanine Card) 4 채널 동기식 데이터 링크 제어인 것을 특징으로 하는 동기식 데이터 링크 제어 통신 장치.
  3. 제 1 항에 있어서,
    상기 중앙 처리 보드 블록은, 상기 동기식 데이터 링크 제어를 수행하는 데이터 링크 제어기; 상기 동기식 데이터 링크 제어를 수행하기 위한 동기화를 위해 클럭 정보를 생성하여 데이터 링크 제어기에 상기 클럭 정보를 전송하는 클럭 회로; 상기 데이터 링크 제어기가 동작할 수 있도록 전원을 공급하는 전원 회로;를 포함하며, 상기 전원 회로 및 클럭 회로는 표준화 부품인 것을 특징으로 하는 동기식 데이터 링크 제어 통신 장치.
  4. 제 1 항에 있어서,
    상기 연결 보드 블록은, 상기 중앙 처리 보드 블록의 PCI(peripheral component interconnect) 버스 및 외부 통신 장치에 연결되는 다수의 연결기;
    PCI 인터페이스를 통해 상기 다수의 연결기와 연결되어 다수의 연결기를 제어하는 PCI 칩을 포함하며, 상기 PCI 칩은 표준화 부품인 것을 특징으로 하는 동기식 데이터 링크 제어 통신 장치.
  5. 제 3 항에 있어서,
    상기 데이터 링크 제어기는, FPGA(Field Programmable Gate Array)에 기계 언어를 이용하여 구현되며, 상기 동기식 데이터 링크 제어를 지원하는 레지스터를 포함하는 것을 특징으로 하는 동기식 데이터 링크 제어 통신 장치.
  6. 제 5 항에 있어서,
    상기 레지스터는 채널 및 내부 사용에 따라 레지스터 어드레스 및 상기 레지스터 어드레스에 할당되는 레지스터 설정값을 갖는 것을 특징으로 하는 동기식 데이터 링크 제어 통신 장치.
KR1020160108113A 2016-08-25 2016-08-25 동기식 데이터 링크 제어 통신 장치 KR101716273B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160108113A KR101716273B1 (ko) 2016-08-25 2016-08-25 동기식 데이터 링크 제어 통신 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160108113A KR101716273B1 (ko) 2016-08-25 2016-08-25 동기식 데이터 링크 제어 통신 장치

Publications (1)

Publication Number Publication Date
KR101716273B1 true KR101716273B1 (ko) 2017-03-14

Family

ID=58459948

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160108113A KR101716273B1 (ko) 2016-08-25 2016-08-25 동기식 데이터 링크 제어 통신 장치

Country Status (1)

Country Link
KR (1) KR101716273B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070058993A (ko) 2005-12-05 2007-06-11 제너럴 일렉트릭 캄파니 컴퓨터 베이 내에 회로 보드를 탑재하기 위한 시스템 및방법
KR20120119067A (ko) * 2011-04-20 2012-10-30 국방과학연구소 헬리콥터의 임무수행을 위한 통합형 임무컴퓨터 하드웨어 시스템 및 그 방법
KR101206824B1 (ko) * 2011-09-19 2012-11-30 국방과학연구소 원격계측 무선 링크를 이용한 ｇｐｓ 유도탄의 실시간 항법데이터 획득 및 성능평가 시스템 및 방법
JP2015154127A (ja) * 2014-02-12 2015-08-24 日立金属株式会社 中継装置
KR20150100087A (ko) * 2014-02-24 2015-09-02 국방과학연구소 이동식 자동정렬 측정장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070058993A (ko) 2005-12-05 2007-06-11 제너럴 일렉트릭 캄파니 컴퓨터 베이 내에 회로 보드를 탑재하기 위한 시스템 및방법
KR20120119067A (ko) * 2011-04-20 2012-10-30 국방과학연구소 헬리콥터의 임무수행을 위한 통합형 임무컴퓨터 하드웨어 시스템 및 그 방법
KR101206824B1 (ko) * 2011-09-19 2012-11-30 국방과학연구소 원격계측 무선 링크를 이용한 ｇｐｓ 유도탄의 실시간 항법데이터 획득 및 성능평가 시스템 및 방법
JP2015154127A (ja) * 2014-02-12 2015-08-24 日立金属株式会社 中継装置
KR20150100087A (ko) * 2014-02-24 2015-09-02 국방과학연구소 이동식 자동정렬 측정장치

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. 김경복, "광고속데이터 압축형 다채널 광MUX(1V2D2E)링크 시스템 개발"경복대학 2013년

Similar Documents

Publication Publication Date Title
US20130262710A1 (en) Device identifier assignment
US7603501B2 (en) Communication circuit of serial peripheral interface devices
CN100468378C (zh) Spi设备通信电路
GB2447392A (en) System and method for operating components of an integrated circuit at independent frequencies and-or voltages
US10585812B2 (en) Multi-standard single interface with reduced I/O count
NO20025921L (no) Fordeler modul for bruk i telekommunikasjons- og datasystemteknikk
US9760525B2 (en) Sideband signal consolidation fanout using a clock generator chip
WO2019164547A8 (en) Memory devices configured to provide external regulated voltages
US10229079B2 (en) System on chip (SoC), mobile electronic device including the same, and method of operating the SoC
CN107577628A (zh) 一种支持ocpa标准接口的转接卡及转接方法
KR101716273B1 (ko) 동기식 데이터 링크 제어 통신 장치
US20160275848A1 (en) Voltage output control system and voltage output system
US10496582B1 (en) Flexible multi-domain GPIO expansion
DE60111542D1 (de) Verfahren, vorrichtung und system fur allgemeines steuerungerweiterungsmoduls
CN116126092A (zh) 时钟供应方法、系统、服务器及存储介质
US20150339252A1 (en) Embedded Extensible Instrumentation Bus
US7085939B2 (en) Method and apparatus for supplying power to a bus-controlled component of a computer
CN106502877B (zh) 一种嵌入式系统的面向虚拟终端的日志服务系统
WO2004029804A3 (de) Echtzeitfähiges steuerungssystem mit einer sps-applikation unter einem nicht echtzeitfähigen betriebssystem
Astarloa et al. Tornado: A self-reconfiguration control system for core-based multiprocessor CSoPCs
CN109765987B (zh) 可编程芯片电路
CN106294260B (zh) 数据从异步总线输出到同步总线的方法
CN114116565B (zh) 兼容pci与pcie总线的电路、卡板及计算设备
CN206411562U (zh) 可选配可升级的无屏电脑
CN110096180A (zh) 触摸一体机双安卓触摸

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200303

Year of fee payment: 4