JP6547354B2 - 半導体モジュールおよび樹脂ケース - Google Patents
半導体モジュールおよび樹脂ケース Download PDFInfo
- Publication number
- JP6547354B2 JP6547354B2 JP2015057925A JP2015057925A JP6547354B2 JP 6547354 B2 JP6547354 B2 JP 6547354B2 JP 2015057925 A JP2015057925 A JP 2015057925A JP 2015057925 A JP2015057925 A JP 2015057925A JP 6547354 B2 JP6547354 B2 JP 6547354B2
- Authority
- JP
- Japan
- Prior art keywords
- wall
- recess
- base substrate
- resin case
- connection hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
- H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
[先行技術文献]
[特許文献]
特許文献1 特開2008−294362号公報
特許文献2 特開2006−210500号公報
特許文献3 特開平8−162571号公報
特許文献4 特開2003−7966号公報
Claims (20)
- ベース基板と、
前記ベース基板の表面側に設けられた半導体素子と、
前記ベース基板の表面に接着され、且つ、前記半導体素子が設けられた領域を囲む壁部を有する樹脂ケースと
を備え、
前記樹脂ケースは、
前記壁部のうち最も厚みの大きい壁部に少なくとも形成され、且つ、前記ベース基板に接着される底面において、前記ベース基板と離れる高さ方向に形成された凹部と、
前記凹部と前記樹脂ケースの外部とを接続する接続孔と
を有し、
前記凹部は、前記ベース基板とは逆側の頂部を有し、
前記接続孔は、前記凹部の前記頂部と、前記樹脂ケースの外部とを接続し、前記凹部の前記頂部から前記高さ方向に延伸して形成され、
前記接続孔は、前記樹脂ケースの外部側の開口を有し、
前記樹脂ケースは、前記接続孔の前記開口が底面に設けられるネジ止め穴を更に備え、
前記接続孔の前記開口の直径は、前記ネジ止め穴に挿入されるネジの直径よりも小さい
半導体モジュール。 - ベース基板と、
前記ベース基板の表面側に設けられた半導体素子と、
前記ベース基板の表面に接着され、且つ、前記半導体素子が設けられた領域を囲む壁部を有する樹脂ケースと
を備え、
前記樹脂ケースは、
前記壁部のうち最も厚みの大きい壁部に少なくとも形成され、且つ、前記ベース基板に接着される底面において、前記ベース基板と離れる高さ方向に形成された凹部と、
前記凹部と前記樹脂ケースの外部とを接続する接続孔と
を有し、
前記凹部は、前記ベース基板とは逆側の頂部を有し、
前記樹脂ケースは、前記凹部の前記ベース基板とは逆側の頂部と、前記樹脂ケースの外部とを接続する、前記凹部の前記頂部から前記高さ方向に延伸して形成された前記接続孔を、一つの前記凹部に対して複数備える
半導体モジュール。 - ベース基板と、
前記ベース基板の表面側に設けられた半導体素子と、
前記ベース基板の表面に接着され、且つ、前記半導体素子が設けられた領域を囲む壁部を有する樹脂ケースと
を備え、
前記樹脂ケースは、
前記壁部のうち最も厚みの大きい壁部に少なくとも形成され、且つ、前記ベース基板に接着される底面において、前記ベース基板と離れる高さ方向に形成された凹部と、
前記凹部と前記樹脂ケースの外部とを接続する接続孔と
を有し、
前記樹脂ケースは、前記半導体素子が設けられた領域側の内壁と、前記内壁と対向する外壁とを有し、
前記接続孔は、前記凹部に設けられた凹部側の開口と、前記樹脂ケースの前記外壁に設けられた外壁側の開口を有する
半導体モジュール。 - 半導体モジュールであって、
ベース基板と、
前記ベース基板の表面側に設けられた半導体素子と、
前記ベース基板の表面に接着され、且つ、前記半導体素子が設けられた領域を囲む壁部を有する樹脂ケースと
を備え、
前記樹脂ケースは、
前記壁部のうち最も厚みの大きい壁部に少なくとも形成され、且つ、前記ベース基板に接着される底面において、前記ベース基板と離れる高さ方向に形成された凹部と、
前記凹部と前記樹脂ケースの外部とを接続する接続孔と
を有し、
前記樹脂ケースは、前記半導体素子が設けられた領域側の内壁と、前記内壁と対向する外壁とを有し、
前記接続孔は、前記凹部に設けられた凹部側の開口と、前記樹脂ケースの前記内壁に設けられた内壁側の開口を有し、
前記半導体モジュールは、前記樹脂ケースの内壁に囲まれた領域において前記ベース基板の表面から予め定められた高さまで形成され、前記半導体素子を封止する封止部を更に備え、
前記接続孔の前記内壁側の開口は、前記封止部の表面よりも高い位置に形成される
半導体モジュール。 - 半導体モジュールであって、
ベース基板と、
前記ベース基板の表面側に設けられた半導体素子と、
前記ベース基板の表面に接着され、且つ、前記半導体素子が設けられた領域を囲む壁部を有する樹脂ケースと
を備え、
前記樹脂ケースは、
前記壁部のうち最も厚みの大きい壁部に少なくとも形成され、且つ、前記ベース基板に接着される底面において、前記ベース基板と離れる高さ方向に形成された凹部と、
前記凹部と前記樹脂ケースの外部とを接続する接続孔と
を有し、
前記樹脂ケースは、前記半導体素子が設けられた領域側の内壁と、前記内壁と対向する外壁とを有し、
前記接続孔は、前記凹部に設けられた凹部側の開口と、前記樹脂ケースの前記内壁に設けられた内壁側の開口を有し、
前記半導体モジュールは、前記樹脂ケースの内壁に囲まれた領域において前記ベース基板の表面から予め定められた高さまで形成され、前記半導体素子を封止する封止部を更に備え、
前記接続孔の前記内壁側の開口は、前記封止部の表面よりも低い位置に形成され、
前記凹部および前記接続孔の内部にも前記封止部が形成され、
前記接続孔は、前記凹部側の開口と前記内壁側の開口との間を、前記ベース基板の表面と平行に延伸し、
前記接続孔の前記高さ方向の幅は、前記凹部の高さの半分よりも大きい
半導体モジュール。 - 前記凹部は、前記ベース基板とは逆側の頂部を有し、
前記接続孔は、前記凹部の前記頂部と、前記樹脂ケースの外部とを接続する
請求項3から5のいずれか一項に記載の半導体モジュール。 - 前記接続孔は、前記凹部の前記頂部から前記高さ方向に延伸して形成される
請求項6に記載の半導体モジュール。 - 前記接続孔は、前記樹脂ケースの外部側の開口を有し、
前記樹脂ケースは、前記接続孔の前記開口が底面に設けられるネジ止め穴を更に備え、
前記接続孔の前記開口の直径は、前記ネジ止め穴の内径よりも小さい
請求項7に記載の半導体モジュール。 - 前記樹脂ケースは、前記半導体素子が設けられた領域側の内壁と、前記内壁と対向する外壁とを有し、
前記接続孔の前記開口の直径は、前記内壁から前記外壁に向かう方向における前記凹部の幅の半分以下である
請求項8に記載の半導体モジュール。 - 前記凹部は、前記ベース基板とは逆側の頂部を有し、
前記接続孔の前記外壁側の開口は、前記ベース基板と前記凹部の頂部との間において、前記凹部の頂部寄りに設けられる
請求項3に記載の半導体モジュール。 - 前記接続孔は、前記凹部側の開口から前記外壁側の開口に向かう少なくとも一部の領域で、前記ベース基板に近づく方向に延伸する
請求項3または10に記載の半導体モジュール。 - 前記樹脂ケースは、前記半導体素子が設けられた領域側の内壁と、前記内壁と対向する外壁とを有し、
前記接続孔は、前記凹部に設けられた凹部側の開口と、前記樹脂ケースの前記内壁に設けられた内壁側の開口を有する
請求項1から3のいずれか一項に記載の半導体モジュール。 - 前記凹部は、前記ベース基板とは逆側の頂部を有し、
前記接続孔の前記凹部側の開口は前記凹部の頂部に設けられる
請求項4に記載の半導体モジュール。 - 前記接続孔は、
前記凹部側の開口から前記高さ方向に延伸する第1領域と、
前記第1領域の端部と前記内壁側の開口とを接続する第2領域と
を有する請求項13に記載の半導体モジュール。 - 前記樹脂ケースの内壁に囲まれた領域において前記ベース基板の表面から予め定められた高さまで形成され、前記半導体素子を封止する封止部を更に備え、
前記接続孔の前記内壁側の開口は、前記封止部の表面よりも低い位置に形成され、
前記凹部および前記接続孔の内部にも前記封止部が形成される
請求項12に記載の半導体モジュール。 - 前記接続孔は、前記凹部側の開口と前記内壁側の開口との間を、前記ベース基板の表面と平行に延伸する
請求項15に記載の半導体モジュール。 - 前記樹脂ケースは、
複数の前記凹部と、
それぞれの前記凹部を分離する分離壁と
を有し、
それぞれの前記分離壁には、隣接する前記凹部どうしを連結する連結部が形成され、
前記連結部により連結された複数の前記凹部のうちのいずれか一つに、前記接続孔が形成される
請求項1から16のいずれか一項に記載の半導体モジュール。 - 複数の前記凹部が直線上に配列され、
直線上に配列された複数の前記凹部のうち、中央の前記凹部に前記接続孔が形成される
請求項17に記載の半導体モジュール。 - 表面側に半導体素子が設けられるベース基板の表面に接着され、且つ、前記半導体素子が設けられる領域を囲む樹脂ケースであって、
前記ベース基板に接着される底面において、前記ベース基板と離れる高さ方向に形成された凹部と、
前記凹部と前記樹脂ケースの外部とを接続する接続孔と
を有し、
前記凹部は、前記ベース基板とは逆側の頂部を有し、
前記接続孔は、前記凹部の前記頂部と、前記樹脂ケースの外部とを接続し、前記凹部の前記頂部から前記高さ方向に延伸して形成され、
前記接続孔は、前記樹脂ケースの外部側の開口を有し、
前記樹脂ケースは、前記接続孔の前記開口が底面に設けられるネジ止め穴を更に備え、
前記接続孔の前記開口の直径は、前記ネジ止め穴に挿入されるネジの直径よりも小さい
樹脂ケース。 - 表面側に半導体素子が設けられるベース基板の表面に接着され、且つ、前記半導体素子が設けられる領域を囲む樹脂ケースであって、
前記ベース基板に接着される底面において、前記ベース基板と離れる高さ方向に形成された凹部と、
前記凹部と前記樹脂ケースの外部とを接続する接続孔と
を有し、
前記凹部は、前記ベース基板とは逆側の頂部を有し、
前記樹脂ケースは、前記凹部の前記ベース基板とは逆側の頂部と、前記樹脂ケースの外部とを接続する、前記凹部の前記頂部から前記高さ方向に延伸して形成された前記接続孔を、一つの前記凹部に対して複数備える
樹脂ケース。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015057925A JP6547354B2 (ja) | 2015-03-20 | 2015-03-20 | 半導体モジュールおよび樹脂ケース |
CN201610078481.7A CN105990258B (zh) | 2015-03-20 | 2016-02-04 | 半导体模块及树脂壳体 |
US15/018,230 US10109543B2 (en) | 2015-03-20 | 2016-02-08 | Semiconductor module and resin case |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015057925A JP6547354B2 (ja) | 2015-03-20 | 2015-03-20 | 半導体モジュールおよび樹脂ケース |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016178220A JP2016178220A (ja) | 2016-10-06 |
JP6547354B2 true JP6547354B2 (ja) | 2019-07-24 |
Family
ID=56925035
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015057925A Expired - Fee Related JP6547354B2 (ja) | 2015-03-20 | 2015-03-20 | 半導体モジュールおよび樹脂ケース |
Country Status (3)
Country | Link |
---|---|
US (1) | US10109543B2 (ja) |
JP (1) | JP6547354B2 (ja) |
CN (1) | CN105990258B (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
USD814431S1 (en) * | 2015-05-15 | 2018-04-03 | Mitsubishi Electric Corporation | Power semiconductor device |
JP6743439B2 (ja) * | 2016-03-18 | 2020-08-19 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP6699742B2 (ja) * | 2016-09-20 | 2020-05-27 | 三菱電機株式会社 | 半導体装置 |
JP1644633S (ja) * | 2019-03-26 | 2019-11-05 | ||
USD903611S1 (en) * | 2019-03-29 | 2020-12-01 | Mitsubishi Electric Corporation | Semiconductor device |
JP1656709S (ja) * | 2019-05-31 | 2020-04-06 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3621994A1 (de) * | 1986-07-01 | 1988-01-14 | Bbc Brown Boveri & Cie | Leistungshalbleitermodul |
JP3201187B2 (ja) | 1994-12-08 | 2001-08-20 | 富士電機株式会社 | 半導体装置 |
JPH08167677A (ja) * | 1994-12-14 | 1996-06-25 | Hitachi Ltd | 半導体モジュール |
JP3652488B2 (ja) * | 1997-12-18 | 2005-05-25 | Tdk株式会社 | 樹脂パッケージの製造方法 |
JP4151209B2 (ja) * | 2000-08-29 | 2008-09-17 | 三菱電機株式会社 | 電力用半導体装置 |
JP4540884B2 (ja) | 2001-06-19 | 2010-09-08 | 三菱電機株式会社 | 半導体装置 |
JP2003086722A (ja) * | 2001-09-14 | 2003-03-20 | Hitachi Ltd | 樹脂封止型パワーモジュール装置 |
JP4660214B2 (ja) | 2005-01-26 | 2011-03-30 | 日本インター株式会社 | 電力用半導体装置 |
JP4554492B2 (ja) * | 2005-11-01 | 2010-09-29 | シャープ株式会社 | 半導体パッケージの製造方法 |
JP2007128997A (ja) * | 2005-11-02 | 2007-05-24 | Fujifilm Corp | 電子機器用ストラップ取付構造 |
JP5090063B2 (ja) | 2007-05-28 | 2012-12-05 | 日本インター株式会社 | パワー半導体モジュール |
JP6107362B2 (ja) * | 2013-04-18 | 2017-04-05 | 富士電機株式会社 | 半導体装置の製造方法及び半導体装置 |
JP6208980B2 (ja) * | 2013-05-20 | 2017-10-04 | カルソニックカンセイ株式会社 | 半導体モジュール及びその製造方法 |
JP6299120B2 (ja) * | 2013-09-05 | 2018-03-28 | 富士電機株式会社 | 半導体モジュール |
-
2015
- 2015-03-20 JP JP2015057925A patent/JP6547354B2/ja not_active Expired - Fee Related
-
2016
- 2016-02-04 CN CN201610078481.7A patent/CN105990258B/zh not_active Expired - Fee Related
- 2016-02-08 US US15/018,230 patent/US10109543B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20160276234A1 (en) | 2016-09-22 |
CN105990258B (zh) | 2019-12-13 |
US10109543B2 (en) | 2018-10-23 |
CN105990258A (zh) | 2016-10-05 |
JP2016178220A (ja) | 2016-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6547354B2 (ja) | 半導体モジュールおよび樹脂ケース | |
JP6897056B2 (ja) | 半導体装置及び半導体装置製造方法 | |
US9443778B2 (en) | Semiconductor device and manufacturing method thereof | |
EP3043379B1 (en) | Semiconductor device | |
KR20150104033A (ko) | 초박형 임베디드 반도체 소자 패키지 및 그 제조 방법 | |
CN103515340B (zh) | 电源模块封装和用于制造电源模块封装的方法 | |
US10204871B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
EP3214647A1 (en) | Heat-dissipating structure | |
CN107004644A (zh) | 绝缘电路基板、功率模块以及功率单元 | |
US9502320B2 (en) | Semiconductor device | |
JP5897516B2 (ja) | 半導体装置 | |
JP5264189B2 (ja) | インバータ装置及びその製造方法 | |
US10136511B2 (en) | Circuit assembly and method for manufacturing circuit assembly | |
CN107046373B (zh) | 电子功率模块、电子架构、电压转换器和电机 | |
US9147630B2 (en) | Power semiconductor assembly and module | |
JP2016063203A (ja) | 電子装置の製造方法、及び電子装置 | |
JP2011151214A (ja) | ゲル注入器およびそれを用いたパワーモジュールの製造方法 | |
WO2016143317A1 (ja) | 電子装置及びその製造方法 | |
JP2006032392A (ja) | 半導体装置 | |
US20230247788A1 (en) | Circuit structure | |
JP5709299B2 (ja) | 半導体パワーモジュールおよびその製造方法 | |
JP2017212344A (ja) | 半導体装置 | |
US10251256B2 (en) | Heat dissipating structure | |
JP6769556B2 (ja) | 半導体装置及び半導体モジュール | |
WO2014208006A1 (ja) | 電子装置およびその電子装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181009 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181023 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190528 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190610 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6547354 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |