JP6544919B2 - 半導体装置及び半導体装置の発振方法 - Google Patents

半導体装置及び半導体装置の発振方法 Download PDF

Info

Publication number
JP6544919B2
JP6544919B2 JP2014255010A JP2014255010A JP6544919B2 JP 6544919 B2 JP6544919 B2 JP 6544919B2 JP 2014255010 A JP2014255010 A JP 2014255010A JP 2014255010 A JP2014255010 A JP 2014255010A JP 6544919 B2 JP6544919 B2 JP 6544919B2
Authority
JP
Japan
Prior art keywords
transistor
inverting amplifier
oscillation
signal
predetermined
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014255010A
Other languages
English (en)
Other versions
JP2016116155A (ja
Inventor
勇一 関谷
勇一 関谷
拓哉 本橋
拓哉 本橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2014255010A priority Critical patent/JP6544919B2/ja
Publication of JP2016116155A publication Critical patent/JP2016116155A/ja
Application granted granted Critical
Publication of JP6544919B2 publication Critical patent/JP6544919B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Oscillators With Electromechanical Resonators (AREA)

Description

本発明は、半導体装置及び半導体装置の発振方法に関する。
一例として図6に示すように、従来の半導体装置100は、発振回路102を備えている。発振回路102は、マイクロコンピュータ(図示省略)が内蔵されたチップ104、水晶振動子Qz、及び負荷容量C1,C2を備えている。チップ104は、チップ104の入力側パッドである入力端子xt0、チップ104の出力側パッドである出力端子xt1、反転増幅器16、インバータ式のシュミット回路18、及び帰還抵抗rfを備えている。
反転増幅器16は制限抵抗r1を介して接地されている。また、反転増幅器16には、制限抵抗r2を介して電源電圧VDDが供給されている。反転増幅器16の入力端子は、入力端子xt0に接続されており、反転増幅器16の出力端子は、出力端子xt1に接続されている。
帰還抵抗rfは、反転増幅器16に並列に接続されており、反転増幅器16により出力される信号を反転増幅器16の入力端子に帰還させる。
シュミット回路18の入力端子は、反転増幅器16の出力端子に接続されている。シュミット回路18の出力端子18Aにより出力される発振信号は、マイクロコンピュータのクロック信号として使用される。
水晶振動子Qzは、反転増幅器16に並列に接続されている。すなわち、水晶振動子Qzの一端は、入力端子xt0に接続されており、水晶振動子Qzの他端が出力端子xt1に接続されている。
負荷容量C1の一端は、入力端子xt0に接続されており、負荷容量C1の他端は、接地されている。負荷容量C2の一端は、出力端子xt1に接続されており、負荷容量C2の他端は、接地されている。
このように構成された発振回路102では、電源電圧VDDが所定の電圧レベルにまで立ち上がった後、外来ノイズ等によって水晶振動子Qzの振動が誘起される。水晶振動子Qzの振動周波数は、負荷容量C1,C2によって調整される。そして、反転増幅器16は、水晶振動子Qzの発振振幅を増幅させる。水晶振動子Qzの発振振幅が増幅されて得られた発振信号は、帰還抵抗rf及び水晶振動子Qzによって反転増幅器16の入力端子に帰還されることで、一例として図7に示すように、反転増幅器16によって振幅が増幅される。このように生成された発振信号は、反転増幅器16によりシュミット回路18に出力される。シュミット回路18では、反転増幅器16から入力された発振信号の振幅が、一例として図7に示すように調整され、調整された発振信号が後段回路であるマイクロコンピュータに出力される。
ところで、半導体装置100では、外来ノイズ等のノイズ成分のうち、水晶振動子Qzの共振周波数帯のノイズ成分だけが水晶振動子を通り、反転増幅器16の相互コンダクタンスによって発振信号の振幅が増幅される。そして、これが繰り返されることで、発振信号の振幅が徐々に増幅される。そのため、半導体装置100では、発振信号が不安定状態を経て安定状態に達するまでに多大な時間を要する。
そこで、特許文献1〜4に記載の技術では、1クロック程度のパルス信号によって水晶振動子Qzの振動を誘起することで、発振信号が安定状態に達するまでに要する時間の短縮化を図っている。
特開昭59−205802号公報 実開平2−118312号公報 特開2007−318398号公報 特開平6−188632号公報
しかしながら、1クロック程度のパルス信号では、ノイズ成分を助長させるには不十分であるため、発振信号が安定状態に達するまでに要する時間の短縮化が十分に行われない。
本発明は上記問題点を解決するために成されたものであり、1クロック程度のパルス信号によって水晶振動子の振動が誘起される場合に比べ、発振信号が安定状態に達するまでに要する時間を短くすることができる半導体装置及び半導体装置の発振方法を提供することを目的とする。
上記目的を達成するために、請求項1に記載の半導体装置は、水晶振動子に並列に接続された反転増幅器と、前記反転増幅器に並列に接続され、前記反転増幅器の入力端子に直接接続される第1端子と、前記反転増幅器の出力端子に直接接続される第2端子とを有する帰還抵抗と、前記反転増幅器の前記入力端子に接続されたプルアップ用の第1トランジスタと、前記反転増幅器の前記入力端子に接続されたプルダウン用の第2トランジスタと、前記第1トランジスタ及び前記第2トランジスタが所定期間内に交互にオンされるように前記第1トランジスタ及び前記第2トランジスタを制御する制御信号を前記第1トランジスタ及び前記第2トランジスタに供給する供給部と、を含み、前記供給部は、RC発振信号を生成するRC発振回路を有し、前記RC発振信号を用いて前記制御信号を生成し、前記第1トランジスタ及び前記第2トランジスタに対する前記制御信号の供給を停止した後に、前記RC発振回路の周波数帯を前記水晶振動子の共振周波数帯とは異なる周波数帯に切り替えて得られた前記RC発振信号を被供給部に供給する
上記目的を達成するために、請求項に記載の半導体装置は、水晶振動子に並列に接続された反転増幅器と、前記反転増幅器の入力端子に接続されたプルアップ用の第1トランジスタと、前記反転増幅器の前記入力端子に接続されたプルダウン用の第2トランジスタと、RC発振信号を生成するRC発振回路を有し、前記第1トランジスタ及び前記第2トランジスタが所定期間内に交互にオンされるように第1RC発振信号を前記第1トランジスタ及び前記第2トランジスタに供給し、前記第1トランジスタ及び前記第2トランジスタに対する前記第1のRC発振信号の供給を停止した後に、前記第1RC発振信号の周波数帯とは異なる周波数帯を有する第2RC発振信号を被供給部に供給する供給部と、を含む。
上記目的を達成するために、請求項10に記載の半導体装置の発振方法は、水晶振動子に並列に接続された反転増幅器と、前記反転増幅器に並列に接続され、前記反転増幅器の入力端子に直接接続される第1端子と、前記反転増幅器の出力端子に直接接続される第2端子とを有する帰還抵抗と、前記反転増幅器の前記入力端子に接続されたプルアップ用の第1トランジスタと、前記反転増幅器の前記入力端子に接続されたプルダウン用の第2トランジスタと、を含む半導体装置の発振方法であって、前記第1トランジスタ及び前記第2トランジスタが所定期間内に交互にオンされるように前記第1トランジスタ及び前記第2トランジスタを制御する制御信号を前記第1トランジスタ及び前記第2トランジスタに供給することを含み、前記制御信号は、RC発振回路によって生成されたRC発振信号を用いて生成され、前記第1トランジスタ及び前記第2トランジスタに対する前記制御信号の供給を停止した後に、前記RC発振回路の周波数帯を前記水晶振動子の共振周波数帯とは異なる周波数帯に切り替えて得られた前記RC発振信号を被供給部に供給する
本発明によれば、1クロック程度のパルス信号によって水晶振動子の振動が誘起される場合に比べ、発振信号が安定状態に達するまでに要する時間を短くすることができる、という効果が得られる。
実施形態に係る半導体装置の要部構成の一例を示す回路図である。 実施形態に係る半導体装置に含まれる供給部の要部構成の一例を示すブロック図である。 図2に示す供給部に含まれるRC発振回路の要部構成の一例を示す回路図である。 実施形態に係る半導体装置に含まれるチップの出力端子、チップの入力端子、及びシュミット回路の各々における発振信号の一例を示すグラフである。 実施形態に係る半導体装置に含まれるチップの出力端子及び入力端子の各々における発振信号、並びに第1接続端子及び第2接続端子に供給される制御信号の一例を示すグラフである。 従来例に係る半導体装置の要部構成の一例を示す回路図である。 従来例に係る半導体装置に含まれるチップの出力端子、チップの入力端子、及びシュミット回路の各々における発振信号の一例を示すグラフである。
以下、図面を参照して、本発明を実施するための形態例について詳細に説明する。なお、以下の説明では、図6に示す半導体装置100と同一の部材については同一の符号を付して、その説明を省略する。また、以下では、説明の便宜上、N型MOS(metal-oxide-semiconductor)電界効果トランジスタを「N型トランジスタ」と称し、P型MOS電界効果トランジスタを「P型トランジスタ」と称する。
一例として図1に示すように、半導体装置10は、半導体装置100に比べ、発振回路102に代えて発振回路12を有する点が異なる。発振回路12は、発振回路102に比べ、チップ104に代えてチップ14を有する点が異なる。チップ14は、チップ104に比べ、誘起補助部20を有する点が異なる。
誘起補助部20は、電源電圧VDDが所定の電圧レベルに立ち上がった後のノイズ成分による水晶振動子Qzの振動の誘起を補助する。誘起補助部20は、P型トランジスタp0、N型トランジスタn0、第1接続端子20A,20B、及び供給部22を含む。なお、P型トランジスタp0は、本発明に係る第1トランジスタの一例であり、N型トランジスタn0は、本発明に係る第2トランジスタの一例である。
P型トランジスタp0は、プルアップ用のトランジスタである。P型トランジスタp0のソースには電源電圧VDDが印加されている。P型トランジスタp0のドレインは、反転増幅器16の入力端子に接続されている。P型トランジスタp0のゲートは、第1接続端子20Aに接続されている。従って、第1接続端子20Aを介してP型トランジスタp0のゲートにオン電圧が印加されることでP型トランジスタp0がオンされると、反転増幅器16の入力端子が電源電圧VDDにプルアップされる。
N型トランジスタn0は、プルダウン用のトランジスタである。N型トランジスタn0のソースは接地されている。N型トランジスタn0のドレインは、反転増幅器16の入力端子に接続されている。N型トランジスタn0のゲートは、第2接続端子20Bに接続されている。従って、第2接続端子20Bを介してN型トランジスタn0のゲートにオン電圧が印加されることでN型トランジスタn0がオンされると、反転増幅器16の入力端子が接地電圧にプルダウンされる。
供給部22は、制御信号をP型トランジスタp0及びN型トランジスタn0に供給する。制御信号とは、P型トランジスタp0及びN型トランジスタn0が所定期間内に交互にオンされるようにP型トランジスタp0及びN型トランジスタn0を制御する信号を指す。
よって、制御信号がP型トランジスタp0及びN型トランジスタn0に供給されると、制御信号がローレベルの場合は、P型トランジスタp0がオンされる一方で、N型トランジスタn0がオフされる。また、制御信号がハイレベルの場合は、P型トランジスタp0がオフされる一方で、N型トランジスタn0がオンされる。
一例として図2に示すように、供給部22は、RC発振回路24、カウンタ26、一致回路28、レジスタ30、及び論理回路32を含む。
一例として図3に示すように、RC発振回路24は、Dフリップフロップ40、トリミング抵抗42、反転増幅器44,46,48,50,52,54,56、P型トランジスタp1,p2p3、及びN型トランジスタn1,n2を含む。
Dフリップフロップ40は、D端子、Q端子、QN端子、CK端子、及びS端子を有する。D端子はQN端子に接続されており、Q端子は反転増幅器48の入力端子に接続されている。CK端子には、反転増幅器54の入力端子が接続されている。反転増幅器54の出力端子は反転増幅器56の入力端子に接続されており、反転増幅器56の出力端子はトリミング抵抗42の一端に接続されている。トリミング抵抗42の他端は、コンデンサC4を介して接地されている。
トリミング抵抗42とコンデンサC4との接続点は、反転増幅器54と反転増幅器56との接続点にコンデンサC3を介して接続されている。また、トリミング抵抗42とコンデンサC4との接続点は、N型トランジスタn1のゲート、P型トランジスタp1のドレイン、及びP型トランジスタp2のゲートに接続されている。
P型トランジスタp2のソースは、P型トランジスタp1のソース及びP型トランジスタp3のソースに接続されている。P型トランジスタp2のドレインは、P型トランジスタp3のドレイン及びN型トランジスタn1のドレインに接続されている。N型トランジスタn1のソースは、N型トランジスタn2のドレインに接続されており、N型トランジスタn2のソースは、接地されている。
反転増幅器50の入力端子は、P型トランジスタp3のドレインに接続されており、反転増幅器50の出力端子は、反転増幅器52の入力端子に接続されている。反転増幅器52の出力端子は、Dフリップフロップ40のCK端子に接続されている。
反転増幅器44の出力端子は反転増幅器46の入力端子に接続されており、反転増幅器46の出力端子は、P型トランジスタp1のゲート、P型トランジスタp3のゲート、及びN型トランジスタn2のゲートに接続されている。反転増幅器44と反転増幅器46との接続点は、Dフリップフロップ40のS端子に接続されている。
反転増幅器44の入力端子には、RC発振回路24の発振を許可する発振許可信号が入力される。発振許可信号は、Dフリップフロップ40によって制御される信号である。従って、電源電圧VDDの上昇中にDフリップフロップ40が動作可能な電圧になると、Dフリップフロップ40での値が確定し、発振許可信号が作用してRC発振回路24が動作し、反転増幅器48によりRC発振信号が出力される。反転増幅器48により出力されるRC発振信号は、例えば、水晶振動子Qzの共振周波数で発振するRC発振信号であり、コンデンサC3,C4の容量値が固定された状態で調整用信号によりトリミング抵抗42が調整されることで生成される。水晶振動子Qzの共振周波数とは、例えば、32kHzを指す。
一例として図2に示すように、RC発振回路24により出力されたRC発振信号は、カウンタ26及び論理回路32に入力される。カウンタ26は、入力されたRC発振信号のクロック数をカウントする。
レジスタ30には、発振回路12によって得られる発振信号が安定状態に達するクロック数として水晶振動子Qzの種類に応じて定められたクロック数を特定するクロック数特定情報が格納されている。なお、半導体装置10に接続されたタッチパネルやキーボード等の受付手段(図示省略)によって受け付けられたクロック数特定情報がレジスタ30に上書き保存されることで、レジスタ30のクロック数特定情報は更新される。
一致回路28は、カウンタ26によってカウントされたクロック数とレジスタ30に格納されているクロック数特定情報により特定されるクロック数とが一致した場合に、カウンタ26を停止する。
論理回路32は、入力されたRC発振信号に同期する制御信号を生成し、生成した制御信号を第1接続端子20A及び第2接続端子20Bに供給する。そして、論理回路32は、カウンタ26が停止したことを条件に、第1接続端子20A及び第2接続端子20Bに対する制御信号の供給を停止する。
RC発振回路24は、出力端子18Bに接続されており、出力端子18Bは、チップ14に内蔵された被供給部の一例であるマイクロコンピュータに接続されている。RC発振回路24は、論理回路32により第1接続端子20A及び第2接続端子20Bに対する制御信号の供給が停止された後、周波数帯を切り替えて発振動作を行う。
なお、被供給部は、出力端子18Aにより出力される信号の供給先と同じ供給先であってもよいし、出力端子18Aにより出力される信号の供給先と異なる供給先であってもよい。例えば、出力端子18Aにより出力される発振信号が32kHzの周波数の発振信号であり、出力端子18Bにより出力されるRC発振信号が4MHzの周波数のRC発振信号である場合、マイクロコンピュータに対して、32kHzの周波数の発振信号の代わりに4MHzの周波数のRC発振信号が供給されてもよいし、4MHzの周波数のRC発振信号は、マイクロコンピュータ以外の部品であるカウンタ等に供給されてもよい。
ここで、周波数帯を切り替えるとは、水晶振動子Qzの共振周波数帯とは異なる周波数帯に切り替えることを意味する。この場合、例えば、RC発振回路24は、水晶振動子Qzの共振周波数帯よりも高い周波数帯で発振動作を行う。水晶振動子Qzの共振周波数帯よりも高い周波数帯とは、例えば、4MHz程度の周波数帯を指す。
RC発振回路24は、周波数帯を切り替えて発振動作を行うことで、水晶振動子Qzの周波数帯とは異なる周波数帯のRC発振信号を生成し、生成したRC発振信号を、出力端子18Bを介してマイクロコンピュータに供給する。
次に、半導体装置10の動作について図4及び図5を参照しながら説明する。なお、以下では、説明の便宜上、水晶振動子Qzの共振周波数が32kHzの場合について説明する。
電源電圧VDDが所定の電圧レベルにまで立ち上がると、ノイズ成分によって水晶振動子Qzの振動が誘起される。ノイズ成分のうち、32kHz近辺のノイズ成分だけが水晶振動子Qzを通り、水晶振動子Qzの発振振幅が反転増幅器16によって徐々に増幅されることで、発振回路12による発振動作を示す発振信号が出力端子xt1,18Aにより出力される。
一方、RC発振回路24では、32kHzのRC発振信号が生成され、生成されたRC発振信号が論理回路32に供給される。論理回路32では、RC発振信号が供給されると、RC発振信号に同期した制御信号が生成され、生成された制御信号が第1接続端子20A及び第2接続端子20Bに供給される。
第1接続端子20Aに供給された制御信号は、P型トランジスタp0のゲートに供給され、第2接続端子20Bに供給された制御信号は、N型トランジスタn0のゲートに供給される。これにより、水晶振動子Qzの共振周波数である32kHz近辺の周波数でP型トランジスタp0及びN型トランジスタn0が交互にオンされる。
そのため、32kHz近辺のノイズ成分が助長され、一例として図4に示すように、発振回路12により出力される発振信号は、図7に示す発振信号に比べ、振幅が早く増大する。結果的に、発振回路12により出力される発振信号は、図7に示す発振信号に比べ、早く安定状態に達する。
カウンタ26によってカウントされたクロック数がレジスタ30に格納されているクロック数特定情報により特定されるクロック数と一致した場合、カウンタ26によって、発振回路12により出力される発振信号が安定状態に達したと判定される。カウンタ26によって発振信号が安定状態に達したと判定されると、論理回路32による制御信号の供給が停止される。
例えば、図5に示すように、カウンタ26によってクロック数として“10”がカウントされたことを条件に、第1接続端子20A及び第2接続端子20Bに対する制御信号の供給が停止される。また、図5に示す例では、制御信号の供給が停止されると、出力端子xt1の電圧レベルは、ローレベルから電源電圧VDDの1/2の電圧レベルに遷移し、入力端子xt0の電圧レベルは、ハイレベルから電源電圧VDDの1/2の電圧レベルに遷移する。また、制御信号の供給が停止されてから電源電圧VDDの1/2の電圧レベルまでの遷移に要する時間は、帰還抵抗rf及びコンデンサC1,C2によって決まる。
一方、論理回路32による制御信号の供給が停止された後、RC発振回路24により、水晶振動子Qzの共振周波数帯よりも高い周波数帯のRC発振信号、例えば、4MHzのRC発振信号が生成される。そして、生成されたRC発振信号は、RC発振回路24により、出力端子18Bを介してマイクロコンピュータに供給される。
以上説明したように、半導体装置10では、供給部22により、制御信号がP型トランジスタp0及びN型トランジスタn0が供給される。そして、制御信号は、P型トランジスタp0及びN型トランジスタn0が所定期間内に交互にオンされるようにP型トランジスタp0及びN型トランジスタn0を制御する制御信号である。よって、P型トランジスタp0及びN型トランジスタn0が所定期間内に交互にオンされるので、水晶振動子Qzの振動を誘起するノイズ成分が助長され、発振信号の振幅の増大が促進される。これにより、半導体装置10は、1クロック程度のパルス信号によって水晶振動子の振動が誘起される場合に比べ、発振信号が安定状態に達するまでに要する時間を短くすることができる。
また、半導体装置10では、P型トランジスタp0及びN型トランジスタn0が水晶振動子Qzの共振周波数帯に対応する周期で交互にオンされる。よって、半導体装置10は、水晶振動子Qzの共振周波数帯に対応しない周期でP型トランジスタp0及びN型トランジスタn0が交互にオンされる場合に比べ、発振信号が安定状態に達するまでに要する時間を短くすることができる。
また、半導体装置10では、RC発振回路24によりRC発振信号が生成され、論理回路32によりRC発振信号に同期した制御信号が生成される。よって、半導体装置10は、RC発振回路24を用いずに制御信号を生成する場合に比べ、簡易に制御信号を生成することができる。
また、半導体装置10では、水晶振動子Qzの共振周波数帯に相当する周波数帯として予め定められた周波数帯のRC発振信号が生成されたことを条件に、P型トランジスタp0及びN型トランジスタn0に対する制御信号の供給が開始される。よって、半導体装置10は、水晶振動子Qzの共振周波数帯に相当する周波数帯として予め定められた周波数帯のRC発振信号が生成される前に制御信号の供給を開始する場合に比べ、発振信号が安定状態に達するまでに要する時間を短くすることができる。
また、半導体装置10では、RC発振回路24で生成されたRC発振信号から所定のクロック数がカウントされたことを条件に、P型トランジスタp0及びN型トランジスタn0に対する制御信号の供給が停止される。よって、半導体装置10は、RC発振回路24で生成されたRC発振信号から所定のクロック数をカウントする前に又は所定のクロック数を超えるカウント数をカウントしてから制御信号の供給を停止する場合に比べ、制御信号を過不足なく供給することができる。
また、半導体装置10では、RC発振回路24で生成されたRC発振信号から、水晶振動子Qzの種類毎に定められたクロック数がカウントされたことを条件に、P型トランジスタp0及びN型トランジスタn0に対する制御信号の供給が停止される。よって、半導体装置10は、水晶振動子Qzの種類毎に定められていないクロック数がカウントされたことを条件に制御信号の供給を停止する場合に比べ、制御信号を過不足なく供給することができる。
また、半導体装置10では、レジスタ30にクロック数特定情報が変更可能に格納されている。よって、半導体装置10は、レジスタ30にクロック数特定情報が変更可能に格納されない場合に比べ、高い汎用性を実現することができる。
また、半導体装置10では、論理回路32による制御信号の供給が停止された後に、RC発振回路24の周波数帯が水晶振動子Qzの周波数帯域とは異なる周波数帯域に切り替えられて得られたRC発振信号がマイクロコンピュータに供給される。よって、半導体装置10によれば、制御信号の供給が停止された後もRC発振回路24の周波数帯が水晶振動子Qzの共振周波数帯に拘束されている場合に比べ、制御信号の供給が停止された後のRC発振回路24を有効利用することができる。
例えば、マイクロコンピュータに含まれるCPU(Central Proccessing Unit)の動作を、水晶振動子Qzによる32kHzの周波数での動作からRC発振回路24による4MHzの周波数での動作に移行させることができる。すなわち、CPUを低消費電力で低速動作させる場合は、出力端子18Aの出力で動作させ、高消費電力で高速動作させる場合は、出力端子18Bの出力で動作させることができる。
なお、上記実施形態では、クロック数特定情報として、クロック数を直接特定する情報を採用したが、本発明はこれに限定されるものではない。例えば、水晶振動子Qzの種類を特定する情報であってもよい。この場合、水晶振動子Qzの種類とクロック数とが予め対応付けられたテーブルを用いてクロック数が特定されるようにしてもよい。
また、上記実施形態では、RC発振信号から所定のクロック数がカウントされたことを条件に、P型トランジスタp0及びN型トランジスタn0に対する制御信号の供給が停止される場合を例示したが、本発明はこれに限定されるものではない。例えば、RC発振信号の周波数が所定の周波数に達したことを条件に、P型トランジスタp0及びN型トランジスタn0に対する制御信号の供給が停止されるようにしてもよい。
この場合も、所定の周波数を、水晶振動子Qzの種類毎に定められた周波数とすることが好ましい。また、レジスタ30に、周波数を特定する周波数特定情報が変更可能に格納され、レジスタ30に格納されている周波数特定情報により特定された周波数を所定の周波数として用いることが好ましい。
また、RC発振回路24の出力レベルが所定の出力レベルに達したことを条件に、P型トランジスタp0及びN型トランジスタn0に対する制御信号の供給が停止されるようにしてもよい。この場合も、所定の出力レベルを、水晶振動子Qzの種類毎に定められた出力レベルとすることが好ましい。なお、RC発振回路24の出力レベルとは、例えば、カウンタ26に代えて、RC発振回路24の出力端子に接続された電圧センサ(図示省略)によって測定された電圧値を指す。また、この場合、レジスタ30に、出力レベルを特定する出力レベル特定情報が変更可能に格納され、レジスタ30に格納されている出力レベル特定情報により特定された出力レベルを所定の出力レベルとして用いることが好ましい。
また、反転増幅器16により出力される発振信号から所定のクロック数がカウンタ26によってカウントされたことを条件に、P型トランジスタp0及びN型トランジスタn0に対する制御信号の供給が停止されるようにしてもよい。この場合も、所定のクロック数を、水晶振動子Qzの種類毎に定められたクロック数とすることが好ましい。また、この場合も、クロック数特定情報を用いることが好ましい。
また、反転増幅器16により出力される発振信号の周波数が所定の周波数に達したことを条件に、P型トランジスタp0及びN型トランジスタn0に対する制御信号の供給が停止されるようにしてもよい。この場合も、所定の周波数を、水晶振動子Qzの種類毎に定められた周波数とすることが好ましい。また、この場合も、周波数特定情報を用いることが好ましい。
また、反転増幅器16の出力レベルが所定の出力レベルに達したことを条件に、P型トランジスタp0及びN型トランジスタn0に対する制御信号の供給が停止されるようにしてもよい。この場合も、所定の出力レベルを、水晶振動子Qzの種類毎に定められた出力レベルとすることが好ましい。なお、反転増幅器16の出力レベルとは、例えば、出力端子xt1に接続された電圧センサ(図示省略)によって測定された電圧値を指す。また、この場合も、出力レベル特定情報を用いることが好ましい。
また、シュミット回路18により出力される発振信号から所定のクロック数がカウンタ26によってカウントされたことを条件に、P型トランジスタp0及びN型トランジスタn0に対する制御信号の供給が停止されるようにしてもよい。この場合も、所定のクロック数を、水晶振動子Qzの種類毎に定められたクロック数とすることが好ましい。また、この場合も、クロック数特定情報を用いることが好ましい。
また、シュミット回路18により出力される発振信号の周波数が所定の周波数に達したことを条件に、P型トランジスタp0及びN型トランジスタn0に対する制御信号の供給が停止されるようにしてもよい。この場合も、所定の周波数を、水晶振動子Qzの種類毎に定められた周波数とすることが好ましい。また、この場合も、周波数特定情報を用いることが好ましい。
また、シュミット回路18の出力レベルが所定の出力レベルに達したことを条件に、P型トランジスタp0及びN型トランジスタn0に対する制御信号の供給が停止されるようにしてもよい。この場合も、所定の出力レベルを、水晶振動子Qzの種類毎に定められた出力レベルとすることが好ましい。なお、シュミット回路18の出力レベルとは、例えば、カウンタ26に代えて、出力端子18Aに接続された電圧センサ(図示省略)によって測定された電圧値を指す。また、この場合も、出力レベル特定情報を用いることが好ましい。
また、上記実施形態では、特定の周波数帯のRC発振信号が生成されたことを条件に制御信号の供給が開始され、RC発振信号から所定のクロック数がカウントされたことを条件に制御信号の供給が停止される場合を例示したが、本発明はこれに限定されない。例えば、特定の周波数帯のRC発振信号が生成されてから制御信号の供給が開始され、制御信号の供給が開始されてからタイマ(図示省略)により予め定められた時間が計測されたとの条件を満たした場合に制御信号の供給が停止されるようにしてもよい。予め定められた時間は、発振回路12により出力される発振信号が安定状態に達するまでに要する時間として予め定められた時間であり、例えば、RC発振信号の所定のクロック数がカウントされるまでの時間に相当する時間として予め定められた時間である。
また、上記実施形態では、水晶振動子Qzの共振周波数帯に相当する周波数帯として予め定められた周波数帯のRC発振信号が生成されたことを条件に制御信号の供給が開始される場合について説明したが、本発明はこれに限定されるものではない。例えば、周波数帯に拘わらずRC発振信号が生成されたことを条件に制御信号の供給が開始されるようにしてもよい。
また、上記実施形態では、RC発振回路24が出力端子18Bに直接接続されているが、本発明はこれに限定されるものではなく、例えば、RC発振回路24は論理回路32を介して出力端子18Bに接続されていてもよい。この場合、論理回路32は、RC発振回路24から供給されたRC発振信号の周波数が特定の周波数に到達したことを条件に、RC発振信号を出力端子18Bを介してマイクロコンピュータに供給する。
また、RC発振回路24はシュミット回路18に接続されていてもよく、この場合、RC発振回路24からシュミット回路18にRC発振信号が供給されることでシュミット回路18により出力される信号がマイクロコンピュータに供給されるようにすればよい。なお、信号の供給先は、マイクロコンピュータに限定されるものではなく、信号がマイクロコンピュータ以外の電子部品に供給されてもよいことは言うまでもない。
10 半導体装置
16 反転増幅器
18 シュミット回路
22 供給部
24 RC発振回路
n0 N型トランジスタ
p0 P型トランジスタ
Qz 水晶振動子

Claims (10)

  1. 水晶振動子に並列に接続された反転増幅器と、
    前記反転増幅器に並列に接続され、前記反転増幅器の入力端子に直接接続される第1端子と、前記反転増幅器の出力端子に直接接続される第2端子とを有する帰還抵抗と、
    前記反転増幅器の前記入力端子に接続されたプルアップ用の第1トランジスタと、
    前記反転増幅器の前記入力端子に接続されたプルダウン用の第2トランジスタと、
    前記第1トランジスタ及び前記第2トランジスタが所定期間内に交互にオンされるように前記第1トランジスタ及び前記第2トランジスタを制御する制御信号を前記第1トランジスタ及び前記第2トランジスタに供給する供給部と、
    を含み、
    前記供給部は、RC発振信号を生成するRC発振回路を有し、前記RC発振信号を用いて前記制御信号を生成し、前記第1トランジスタ及び前記第2トランジスタに対する前記制御信号の供給を停止した後に、前記RC発振回路の周波数帯を前記水晶振動子の共振周波数帯とは異なる周波数帯に切り替えて得られた前記RC発振信号を被供給部に供給する
    半導体装置。
  2. 前記制御信号は、前記第1トランジスタ及び前記第2トランジスタが前記所定期間内に
    前記水晶振動子の共振周波数帯に対応する周期で交互にオンされるように前記第1トラン
    ジスタ及び前記第2トランジスタを制御する制御信号である請求項1に記載の半導体装置。
  3. 前記供給部は、前記RC発振回路によって前記水晶振動子の共振周波数帯に相当する周波数帯として予め定められた周波数帯のRC発振信号が生成されたことを条件に、前記第1トランジスタ及び前記第2トランジスタに対する前記制御信号の供給を開始する請求項1又は2に記載の半導体装置。
  4. 前記供給部は、前記RC発振信号から所定のクロック数をカウントしたとの条件、前記RC発振信号の周波数が所定の周波数に達したとの条件、及び前記RC発振回路の出力レベルが所定の出力レベルに達したとの条件の何れかの条件を満たした場合に、前記第1トランジスタ及び前記第2トランジスタに対する前記制御信号の供給を停止する請求項から請求項の何れか1項に記載の半導体装置。
  5. 前記供給部は、前記反転増幅器により出力される信号から所定のクロック数をカウントしたとの条件、前記反転増幅器により出力される信号の周波数が所定の周波数に達したとの条件、及び前記反転増幅器の出力レベルが所定の出力レベルに達したとの条件の何れかの条件を満たした場合に、前記第1トランジスタ及び前記第2トランジスタに対する前記制御信号の供給を停止する請求項1から請求項の何れか1項に記載の半導体装置。
  6. 前記反転増幅器の出力端子に接続されたシュミット回路を更に含み、
    前記シュミット回路により出力される信号から所定のクロック数をカウントしたとの条件、前記反転増幅器により出力される信号の周波数が所定の周波数に達したとの条件、及び前記シュミット回路の出力レベルが所定の出力レベルに達したとの条件の何れかの条件を満たした場合に、前記第1トランジスタ及び前記第2トランジスタに対する前記制御信号の供給を停止する請求項1から請求項の何れか1項に記載の半導体装置。
  7. 前記所定のクロック数は、前記水晶振動子の種類毎に定められたクロック数であり、
    前記所定の周波数は、前記水晶振動子の種類毎に定められた周波数であり、
    前記所定の出力レベルは、前記水晶振動子の種類毎に定められた出力レベルである請求項から請求項の何れか1項に記載の半導体装置。
  8. 前記所定のクロック数は、レジスタに変更可能に格納されたクロック数特定情報に従って決められたクロック数であり、
    前記所定の周波数は、レジスタに変更可能に格納された周波数特定情報に従って決められた周波数であり、
    前記所定の出力レベルは、レジスタに変更可能に格納された出力レベル特定情報に従って決められた出力レベルである請求項から請求項の何れか1項に記載の半導体装置。
  9. 水晶振動子に並列に接続された反転増幅器と、
    前記反転増幅器の入力端子に接続されたプルアップ用の第1トランジスタと、
    前記反転増幅器の前記入力端子に接続されたプルダウン用の第2トランジスタと、
    RC発振信号を生成するRC発振回路を有し、前記第1トランジスタ及び前記第2トランジスタが所定期間内に交互にオンされるように第1RC発振信号を前記第1トランジスタ及び前記第2トランジスタに供給し、前記第1トランジスタ及び前記第2トランジスタに対する前記第1RC発振信号の供給を停止した後に、前記第1RC発振信号の周波数帯とは異なる周波数帯を有する第2RC発振信号を被供給部に供給する供給部と、
    を含む半導体装置。
  10. 水晶振動子に並列に接続された反転増幅器と、前記反転増幅器に並列に接続され、前記反転増幅器の入力端子に直接接続される第1端子と、前記反転増幅器の出力端子に直接接続される第2端子とを有する帰還抵抗と、前記反転増幅器の前記入力端子に接続されたプルアップ用の第1トランジスタと、前記反転増幅器の前記入力端子に接続されたプルダウン用の第2トランジスタと、を含む半導体装置の発振方法であって、
    前記第1トランジスタ及び前記第2トランジスタが所定期間内に交互にオンされるように前記第1トランジスタ及び前記第2トランジスタを制御する制御信号を前記第1トランジスタ及び前記第2トランジスタに供給することを含み、
    前記制御信号は、RC発振回路によって生成されたRC発振信号を用いて生成され、
    前記第1トランジスタ及び前記第2トランジスタに対する前記制御信号の供給を停止した後に、前記RC発振回路の周波数帯を前記水晶振動子の共振周波数帯とは異なる周波数帯に切り替えて得られた前記RC発振信号を被供給部に供給する半導体装置の発振方法。
JP2014255010A 2014-12-17 2014-12-17 半導体装置及び半導体装置の発振方法 Active JP6544919B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014255010A JP6544919B2 (ja) 2014-12-17 2014-12-17 半導体装置及び半導体装置の発振方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014255010A JP6544919B2 (ja) 2014-12-17 2014-12-17 半導体装置及び半導体装置の発振方法

Publications (2)

Publication Number Publication Date
JP2016116155A JP2016116155A (ja) 2016-06-23
JP6544919B2 true JP6544919B2 (ja) 2019-07-17

Family

ID=56142412

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014255010A Active JP6544919B2 (ja) 2014-12-17 2014-12-17 半導体装置及び半導体装置の発振方法

Country Status (1)

Country Link
JP (1) JP6544919B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10483985B2 (en) 2017-01-23 2019-11-19 Samsung Electronics Co., Ltd. Oscillator using supply regulation loop and operating method thereof
KR102509824B1 (ko) 2018-06-15 2023-03-14 삼성전자주식회사 발진기

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63113309U (ja) * 1987-01-16 1988-07-21
JPH02118312U (ja) * 1989-03-09 1990-09-21
JPH03165617A (ja) * 1989-11-25 1991-07-17 Seiko Epson Corp 初期時クロック発生回路
JPH0575343A (ja) * 1991-09-17 1993-03-26 Mitsubishi Electric Corp クロツク信号出力回路
JP2776772B2 (ja) * 1995-09-28 1998-07-16 日本電気アイシーマイコンシステム株式会社 発振制御回路
JP2002217643A (ja) * 2001-01-17 2002-08-02 Matsushita Electric Ind Co Ltd 水晶発振器の温度補償電圧発生回路
JP2004056472A (ja) * 2002-07-19 2004-02-19 Renesas Technology Corp 発振回路

Also Published As

Publication number Publication date
JP2016116155A (ja) 2016-06-23

Similar Documents

Publication Publication Date Title
Shrivastava et al. A 1.5 nW, 32.768 kHz XTAL oscillator operational from a 0.3 V supply
JP5384959B2 (ja) 電子回路
US10050585B2 (en) Ultra-low power crystal oscillator with adaptive self-start
US11082006B2 (en) Low power crystal oscillator
JP2010087571A (ja) 発振回路およびその制御方法
US8643445B1 (en) Crystal oscillator circuit
JP6544919B2 (ja) 半導体装置及び半導体装置の発振方法
US20160099677A1 (en) Crystal oscillator circuit with reduced startup time
JP2008147815A (ja) 発振回路
JP3434774B2 (ja) 水晶発振器
US20130250741A1 (en) Analog electronic watch
US6952140B2 (en) Ocillator and electronic device using same
JP6081404B2 (ja) 発振回路
JP2006270161A (ja) 発振装置及び発振方法
JPH02228106A (ja) 発振器内蔵半導体集積回路
JPH0575343A (ja) クロツク信号出力回路
JP6450104B2 (ja) 発振回路
JP4852969B2 (ja) 発振回路
JP5477492B2 (ja) 圧電発振器
JP6666185B2 (ja) クロック回路
JPH04273602A (ja) 発振制御回路
JP6605801B2 (ja) クロック生成装置及びクロック生成方法
JP2004221632A (ja) 発振回路
JP5801570B2 (ja) 定電流方式の発振回路におけるテスト方法
JP2014236455A (ja) 恒温槽付水晶発振器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170928

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180904

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190521

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190618

R150 Certificate of patent or registration of utility model

Ref document number: 6544919

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150