JP6531219B2 - 液晶表示パネル - Google Patents
液晶表示パネル Download PDFInfo
- Publication number
- JP6531219B2 JP6531219B2 JP2018506859A JP2018506859A JP6531219B2 JP 6531219 B2 JP6531219 B2 JP 6531219B2 JP 2018506859 A JP2018506859 A JP 2018506859A JP 2018506859 A JP2018506859 A JP 2018506859A JP 6531219 B2 JP6531219 B2 JP 6531219B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- thin film
- film transistor
- row
- branch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 82
- 239000010409 thin film Substances 0.000 claims description 296
- 239000003990 capacitor Substances 0.000 claims description 66
- 230000000694 effects Effects 0.000 description 16
- 238000010586 diagram Methods 0.000 description 10
- 239000011159 matrix material Substances 0.000 description 4
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/40—Arrangements for improving the aperture ratio
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Geometry (AREA)
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
前記複数のデータ線は、データ信号を入力するために用いられ、
前記複数の画素は、前記データ線と前記走査線とで囲まれて形成され、前記画素は、メイン画素とサブ画素とを備え、前記メイン画素と前記サブ画素とが、互いに隣接して配置され、
前記メイン画素に対応して、第1メイン薄膜トランジスターと、第2メイン薄膜トランジスターと、第1キャパシタとが設けられ、
n行目の画素に位置する前記第1メイン薄膜トランジスターの制御端子が、前記n行目の画素に対応される前記走査線の内の一つのブランチに接続され、
前記n行目の画素に位置する前記第2メイン薄膜トランジスターの制御端子が、n+1行目の画素に対応される前記走査線の第1ブランチに接続され、
n+1行目に位置する画素の前記補助薄膜トランジスターの制御端子が、前記n+1行目の画素に対応する前記走査線の内の一つのブランチに接続され、
前記第1メイン薄膜トランジスターの入力端子が、前記データ線に接続され、前記第1メイン薄膜トランジスターの出力端子が、前記第1キャパシタに接続され、前記第1メイン薄膜トランジスターの出力端子が、さらに、前記第2メイン薄膜トランジスターの入力端子に接続され、
前記補助薄膜トランジスターの入力端子が、前記データ線に接続され、前記補助薄膜トランジスターの出力端子が、前記第2キャパシタに接続され、nは2以上の正整数であり、
前記サブ画素に対応して、第1補助薄膜トランジスターと第2補助薄膜トランジスターとが設けられ、
前記第1補助薄膜トランジスターの入力端子が、前記データ線に接続され、前記第1補助薄膜トランジスターの出力端子が、前記第2キャパシタに接続され、前記第1補助薄膜トランジスターの出力端子が、さらに、前記第2補助薄膜トランジスターの入力端子とされに接続され、n+1行目の画素に位置する前記第2補助薄膜トランジスターの制御端子が、前記n行目の画素に対応する前記走査線の第2ブランチに接続される。
前記n行目の画素に位置する前記第2メイン薄膜トランジスターの前記制御端子が、前記n+1行目の画素に対応する前記走査線の第1ブランチに接続され、前記n行目に位置する当該画素が隣接している画素の前記第2補助薄膜トランジスターの制御端子が、n−1行目の画素に対応する前記走査線の前記第2ブランチに接続され、
n+1行目の画素に位置する前記第1補助薄膜トランジスターの制御端子が、前記n+1行目の画素に対応する前記走査線の前記第2ブランチに接続され、n+1行目に位置する当該画素が隣接している画素の前記第1メイン薄膜トランジスターの制御端子が、前記n+1行目の画素に対応する前記走査線の前記第1ブランチに接続される。
前記n行目の画素に位置する前記第2メイン薄膜トランジスターの前記制御端子が、前記n+1行目の画素に対応する前記走査線の第1ブランチに接続され、n行目に位置する当該画素が隣接している画素の前記第2補助薄膜トランジスターの制御端子が、n−1行目の画素に対応する前記走査線の前記第2ブランチに接続され、
前記n+1行目の画素に位置する前記第1補助薄膜トランジスターの制御端子が、前記n+1行目の画素に対応する前記走査線の前記第1ブランチに接続され、n+1行目に位置する当該画素が隣接している画素の前記第1メイン薄膜トランジスターの制御端子が、前記n+1行目の画素に対応する前記走査線の前記第2ブランチに接続される。
前記第2補助薄膜トランジスターの出力端子が、前記第4キャパシタに接続される。
前記液晶表示パネルが下から上に向かって走査する場合、前記メイン画素の表示輝度は、前記サブ画素の表示輝度と同じく又はより大きいである。
前記複数のデータ線は、データ信号を入力するために用いられ、
前記複数の走査線は、走査信号を入力するために用いられ、前記走査線は、第1ブランチと第2ブランチとを備え、前記第1ブランチが、画素の上端縁部に位置され、前記第2ブランチが、前記画素の下端縁部に位置され、
前記複数の画素が、前記データ線と前記走査線とで囲まれて形成され、前記画素は、メイン画素とサブ画素とを備え、前記メイン画素と前記サブ画素とが隣接して配置され、
前記メイン画素に対応して、第1メイン薄膜トランジスターと第2メイン薄膜トランジスターと第1キャパシタとが設けられ、前記サブ画素に対応して、少なくとも1つの補助薄膜トランジスターと第2キャパシタとが設けられ、
n行目の画素に位置する前記第1メイン薄膜トランジスターの制御端子が、前記n行目の画素に対応する前記走査線の内の一つのブランチに接続され、
前記n行目の画素に位置する前記第2メイン薄膜トランジスターの制御端子が、n+1行目の画素に対応する前記走査線の第1ブランチに接続され、
n+1行目に位置する画素の前記補助薄膜トランジスターの制御端子が、前記n+1行目の画素に対応する前記走査線の内の一つのブランチに接続され、
前記第1メイン薄膜トランジスターの入力端子が、前記データ線に接続され、前記第1メイン薄膜トランジスターの出力端子が、前記第1キャパシタに接続され、前記第1メイン薄膜トランジスターの出力端子が、さらに、前記第2メイン薄膜トランジスターの入力端子に接続され、
前記補助薄膜トランジスターの入力端子が、前記データ線に接続され、前記補助薄膜トランジスターの出力端子が、前記第2キャパシタに接続され、nは2以上の正整数である。
前記第1補助薄膜トランジスターの入力端子が、前記データ線に接続され、前記第1補助薄膜トランジスターの出力端子が、前記第2キャパシタに接続され、前記第1補助薄膜トランジスターの出力端子が、さらに、前記第2補助薄膜トランジスターの入力端子に接続され、n+1行目の画素に位置する前記第2補助薄膜トランジスターの制御端子が、前記n行目の画素に対応する前記走査線の第2ブランチに接続される。
前記n行目の画素に位置する前記第2メイン薄膜トランジスターの制御端子が、前記n+1行目の画素に対応する前記走査線の第1ブランチに接続され、前記n行目に位置する当該画素が隣接している画素の前記第2補助薄膜トランジスターの制御端子が、n−1行目の画素に対応する前記走査線の前記第2ブランチに接続され、
n+1行目の画素に位置する前記第1補助薄膜トランジスターの制御端子が、前記n+1行目の画素に対応する前記走査線の前記第2ブランチに接続され、n+1行目に位置する当該画素が隣接している画素の前記第1メイン薄膜トランジスターの制御端子が、前記n+1行目の画素に対応する前記走査線の前記第1ブランチに接続される。
本発明の液晶表示パネルにおいて、前記n行目の画素に位置する前記第1メイン薄膜トランジスターの制御端子が、前記n行目の画素に対応する前記走査線の前記第2ブランチに接続され、前記n行目に位置する当該画素が隣接している画素の前記第1補助薄膜トランジスターの制御端子が、前記n行目の画素に対応する前記走査線の前記第1ブランチに接続され、
前記n行目の画素に位置する前記第2メイン薄膜トランジスターの制御端子が、前記n+1行目の画素に対応する前記走査線の第1ブランチに接続され、n行目に位置する当該画素が隣接している画素の前記第2補助薄膜トランジスターの制御端子が、n−1行目の画素に対応する前記走査線の前記第2ブランチに接続され、
前記n+1行目の画素に位置する、前記第1補助薄膜トランジスターの制御端子が、前記n+1行目の画素に対応する前記走査線の前記第1ブランチに接続され、n+1行目に位置する当該画素が隣接している画素の前記第1メイン薄膜トランジスターの制御端子が、前記n+1行目の画素に対応する前記走査線の前記第2ブランチに接続される。
前記第2メイン薄膜トランジスターの出力端子が、前記第3キャパシタに接続され、
前記第2補助薄膜トランジスターの出力端子が、前記第4キャパシタに接続される。
前記n行目の画素に位置する前記第1メイン薄膜トランジスターの制御端子が、前記n行目の画素に対応する前記走査線の前記第2ブランチに接続され、n行目に位置する当該画素が隣接している画素の前記補助薄膜トランジスターの制御端子が、前記n行目の画素に対応する前記走査線の前記第1ブランチに接続され、
前記n行目の画素に位置する前記第2メイン薄膜トランジスターの制御端子が、前記n+1行目の画素に対応する前記走査線の第1ブランチに接続され、
前記n+1行目の画素に位置する前記補助薄膜トランジスターの制御端子が、前記n+1行目の画素に対応する前記走査線の前記第1ブランチに接続され、n+1行目に位置する当該画素が隣接している画素の前記第1メイン薄膜トランジスターの制御端子が、前記n+1行目の画素に対応する前記走査線の前記第2ブランチに接続される。
前記第2メイン薄膜トランジスターの出力端子が、前記第3キャパシタ又は共通電極に接続される。
前記液晶表示パネルが、下から上に向かって走査する場合、前記メイン画素の表示輝度は、前記サブ画素の表示輝度同じく又はより大きいである。
Claims (16)
- 複数のデータ線と、複数の走査線と、複数の画素とを備える、液晶表示パネルであって、
前記複数のデータ線は、データ信号を入力するために用いられ、
前記複数の走査線は、走査信号を入力するために用いられ、
前記走査線は、第1ブランチと第2ブランチとを備え、
前記第1ブランチが、画素の上端縁部に位置され、前記第2ブランチが、前記画素の下端縁部に位置され、且つ、前記第1ブランチと前記第2ブランチとが、それぞれ隣接する2つの前記画素の境界に対応して位置され、
前記複数の画素は、前記データ線と前記走査線とで囲まれて形成され、前記画素は、メイン画素とサブ画素とを備え、前記メイン画素と前記サブ画素とが、互いに隣接して配置され、
前記メイン画素には、第1メイン薄膜トランジスターと、第2メイン薄膜トランジスターと、第1キャパシタと、補助薄膜トランジスターとが対応して設けられ、前記補助薄膜トランジスターは2つあり、それぞれ、第1補助薄膜トランジスターと、第2補助薄膜トランジスターとし、
n行目の画素に位置する前記第1メイン薄膜トランジスターの制御端子が、前記n行目の画素に対応される前記走査線の内の一つのブランチに接続され、
前記n行目の画素に位置する前記第2メイン薄膜トランジスターの制御端子が、n+1行目の画素に対応される前記走査線の第1ブランチに接続され、
n+1行目に位置する画素の前記補助薄膜トランジスターの制御端子が、前記n+1行目の画素に対応する前記走査線の内の一つのブランチに接続され、
前記第1メイン薄膜トランジスターの入力端子が、前記データ線に接続され、前記第1メイン薄膜トランジスターの出力端子が、前記第1キャパシタに接続され、前記第1メイン薄膜トランジスターの出力端子が、さらに、前記第2メイン薄膜トランジスターの入力端子に接続され、nは2以上の正整数であり、
前記サブ画素には、第1補助薄膜トランジスターと、第2補助薄膜トランジスターとが対応して設けられ、
前記第1補助薄膜トランジスターの入力端子が、前記データ線に接続され、前記第1補助薄膜トランジスターの出力端子が、前記第2キャパシタに接続され、前記第1補助薄膜トランジスターの出力端子が、さらに、前記第2補助薄膜トランジスターの入力端子に接続され、n+1行目の画素に位置する前記第2補助薄膜トランジスターの制御端子が、前記n行目の画素に対応する前記走査線の第2ブランチに接続される、ことを特徴とする液晶表示パネル。 - 前記n行目の画素に位置する前記第1メイン薄膜トランジスターの制御端子が、前記n行目の画素に対応する前記走査線の前記第1ブランチに接続され、n行目に位置する当該画素がデータ線を挟んで隣接している画素の前記第1補助薄膜トランジスターの制御端子が、前記n行目の画素に対応する前記走査線の前記第2ブランチに接続され、
前記n行目の画素に位置する前記第2メイン薄膜トランジスターの制御端子が、前記n+1行目の画素に対応する前記走査線の第1ブランチに接続され、前記n行目に位置する画素がデータ線を挟んで隣接している画素の前記第2補助薄膜トランジスターの制御端子が、n−1行目の画素に対応する前記走査線の前記第2ブランチに接続され、
n+1行目の画素に位置する前記第1補助薄膜トランジスターの制御端子が、前記n+1行目の画素に対応する前記走査線の前記第2ブランチに接続され、n+1行目に位置する当該画素がデータ線を挟んで隣接している画素の前記第1メイン薄膜トランジスターの制御端子が、前記n+1行目の画素に対応する前記走査線の前記第1ブランチに接続される、ことを特徴とする請求項1に記載の液晶表示パネル。 - 前記n行目の画素に位置する前記第1メイン薄膜トランジスターの制御端子が、前記n行目の画素に対応する前記走査線の前記第2ブランチに接続され、前記n行目に位置する当該画素が隣接している画素の前記第1補助薄膜トランジスターの制御端子が、前記n行目の画素に対応する前記走査線の前記第1ブランチに接続され、
前記n行目の画素に位置する前記第2メイン薄膜トランジスターの制御端子が、前記n+1行目の画素に対応する前記走査線の第1ブランチに接続され、n行目に位置する当該画素が隣接している画素の前記第2補助薄膜トランジスターの制御端子が、n−1行目の画素に対応する前記走査線の前記第2ブランチに接続され、
前記n+1行目の画素に位置する前記第1補助薄膜トランジスターの制御端子が、前記n+1行目の画素に対応する前記走査線の前記第1ブランチに接続され、n+1行目に位置する当該画素が隣接している画素の前記第1メイン薄膜トランジスターの制御端子が、前記n+1行目の画素に対応する前記走査線の前記第2ブランチに接続される、ことを特徴とする請求項1に記載の液晶表示パネル。 - 前記メイン画素には、第3キャパシタが更に設けられ、前記サブ画素には、第4キャパシタが更に設けられ、
前記第2メイン薄膜トランジスターの出力端子が、前記第3キャパシタに接続され、
前記第2補助薄膜トランジスターの出力端子が、前記第4キャパシタに接続される、ことを特徴とする請求項1に記載の液晶表示パネル。 - 前記液晶表示パネルは、共通電極を備え、
前記第2メイン薄膜トランジスターの出力端子が、前記共通電極に接続され、前記第2補助薄膜トランジスターの出力端子も、前記共通電極に接続される、ことを特徴とする請求項1に記載の液晶表示パネル。 - 前記液晶表示パネルが上から下に向かって走査する場合、前記メイン画素の表示輝度は、前記サブ画素の表示輝度より小さく、
前記液晶表示パネルが下から上に向かって走査する場合、前記メイン画素の表示輝度は、前記サブ画素の表示輝度と同じく又はより大きい、ことを特徴とする請求項1に記載の液晶表示パネル。 - 複数のデータ線と、複数の走査線と、複数の画素とを備える、液晶表示パネルであって、
前記複数のデータ線は、データ信号を入力するために用いられ、
前記複数の走査線は、走査信号を入力するために用いられ、前記走査線は、第1ブランチと第2ブランチとを備え、前記第1ブランチが、画素の上端縁部に位置され、前記第2ブランチが、前記画素の下端縁部に位置され、
前記複数の画素が、前記データ線と前記走査線とで囲まれて形成され、前記画素は、メイン画素とサブ画素とを備え、前記メイン画素と前記サブ画素とが隣接して配置され、
前記メイン画素には、第1メイン薄膜トランジスターと第2メイン薄膜トランジスターと第1キャパシタとに対応して設けられ、前記サブ画素には、少なくとも1つの補助薄膜トランジスターと第2キャパシタと対応して設けられ、
n行目の画素に位置する前記第1メイン薄膜トランジスターの制御端子が、前記n行目の画素に対応する前記走査線の内の一つのブランチに接続され、
前記n行目の画素に位置する前記第2メイン薄膜トランジスターの制御端子が、n+1行目の画素に対応する前記走査線の第1ブランチに接続され、
n+1行目に位置する画素の前記補助薄膜トランジスターの制御端子が、前記n+1行目の画素に対応する前記走査線の内の一つのブランチに接続され、
前記第1メイン薄膜トランジスターの入力端子が、前記データ線に接続され、前記第1メイン薄膜トランジスターの出力端子が、前記第1キャパシタに接続され、前記第1メイン薄膜トランジスターの出力端子が、さらに、前記第2メイン薄膜トランジスターの入力端子に接続され、
前記補助薄膜トランジスターの入力端子が、前記データ線に接続され、前記補助薄膜トランジスターの出力端子が、前記第2キャパシタに接続され、nは2以上の正整数である、ことを特徴とする液晶表示パネル。 - 前記補助薄膜トランジスターは2つあり、それぞれ、第1補助薄膜トランジスターと、第2補助薄膜トランジスターとし、
前記サブ画素には、第1補助薄膜トランジスターと第2補助薄膜トランジスターとが対応して設けられ、
前記第1補助薄膜トランジスターの入力端子が、前記データ線に接続され、前記第1補助薄膜トランジスターの出力端子が、前記第2キャパシタに接続され、前記第1補助薄膜トランジスターの出力端子が、さらに、前記第2補助薄膜トランジスターの入力端子に接続され、n+1行目の画素に位置する前記第2補助薄膜トランジスターの制御端子が、前記n行目の画素に対応する前記走査線の第2ブランチに接続される、ことを特徴とする請求項7に記載の液晶表示パネル。 - 前記n行目の画素に位置する前記第1メイン薄膜トランジスターの制御端子が、前記n行目の画素に対応する前記走査線の前記第1ブランチに接続され、n行目に位置する当該画素が隣接している画素の前記第1補助薄膜トランジスターの制御端子が、前記n行目の画素に対応する前記走査線の前記第2ブランチに接続され、
前記n行目の画素に位置する前記第2メイン薄膜トランジスターの制御端子が、前記n+1行目の画素に対応する前記走査線の第1ブランチに接続され、前記n行目に位置する当該画素が隣接している画素の前記第2補助薄膜トランジスターの制御端子が、n−1行目の画素に対応する前記走査線の前記第2ブランチに接続され、
n+1行目の画素に位置する前記第1補助薄膜トランジスターの制御端子が、前記n+1行目の画素に対応する前記走査線の前記第2ブランチに接続され、n+1行目に位置する当該画素が隣接している画素の前記第1メイン薄膜トランジスターの制御端子が、前記n+1行目の画素に対応する前記走査線の前記第1ブランチに接続される、ことを特徴とする請求項8に記載の液晶表示パネル。 - 前記n行目の画素に位置する前記第1メイン薄膜トランジスターの制御端子が、前記n行目の画素に対応する前記走査線の前記第2ブランチに接続され、前記n行目に位置する当該画素が隣接している画素の前記第1補助薄膜トランジスターの制御端子が、前記n行目の画素に対応する前記走査線の前記第1ブランチに接続され、
前記n行目の画素に位置する前記第2メイン薄膜トランジスターの制御端子が、前記n+1行目の画素に対応する前記走査線の第1ブランチに接続され、n行目に位置する当該画素が隣接している画素の前記第2補助薄膜トランジスターの制御端子が、n−1行目の画素に対応する前記走査線の前記第2ブランチに接続され、
前記n+1行目の画素に位置する、前記第1補助薄膜トランジスターの制御端子が、前記n+1行目の画素に対応する前記走査線の前記第1ブランチに接続され、n+1行目に位置する当該画素が隣接している画素の前記第1メイン薄膜トランジスターの制御端子が、前記n+1行目の画素に対応する前記走査線の前記第2ブランチに接続される、ことを特徴とする請求項8に記載の液晶表示パネル。 - 前記メイン画素は、第3キャパシタがさらに設けられ、前記サブ画素には、第4キャパシタがさらに設けられ、
前記第2メイン薄膜トランジスターの出力端子が、前記第3キャパシタに接続され、
前記第2補助薄膜トランジスターの出力端子が、前記第4キャパシタに接続される、ことを特徴とする請求項8に記載の液晶表示パネル。 - 前記液晶表示パネルは、共通電極を備え、前記第2メイン薄膜トランジスターの出力端子が、前記共通電極に接続され、前記第2補助薄膜トランジスターの出力端子も、前記共通電極に接続される、ことを特徴とする請求項8に記載の液晶表示パネル。
- 前記サブ画素には、1つの前記補助薄膜トランジスターが対応して設けられ、
前記n行目の画素に位置する前記第1メイン薄膜トランジスターの制御端子が、前記n行目の画素に対応する前記走査線の前記第2ブランチに接続され、n行目に位置する当該画素が隣接している画素の前記補助薄膜トランジスターの制御端子が、前記n行目の画素に対応する前記走査線の前記第1ブランチに接続され、
前記n行目の画素に位置する前記第2メイン薄膜トランジスターの制御端子が、前記n+1行目の画素に対応する前記走査線の第1ブランチに接続され、
前記n+1行目の画素に位置する前記補助薄膜トランジスターの制御端子が、前記n+1行目の画素に対応する前記走査線の前記第1ブランチに接続され、n+1行目に位置する当該画素が隣接している画素の前記第1メイン薄膜トランジスターの制御端子が、前記n+1行目の画素に対応する前記走査線の前記第2ブランチに接続される、ことを特徴とする請求項7に記載の液晶表示パネル。 - 前記液晶表示パネルは、共通電極を備え、前記メイン画素には、第3キャパシタが更に設けられ、
前記第2メイン薄膜トランジスターの出力端子が、前記第3キャパシタ又は共通電極に接続される、ことを特徴とする請求項13に記載の液晶表示パネル。 - 前記第1ブランチと前記第2ブランチとが、それぞれ、前記画素と、前記画素の上端縁部又は下端縁部に対して隣接する画素との境界の位置に対応する、ことを特徴とする請求項7に記載の液晶表示パネル。
- 前記液晶表示パネルが、上から下に向かって走査する場合、前記メイン画素の表示輝度は、前記サブ画素の表示輝度より小さく、
前記液晶表示パネルが、下から上に向かって走査する場合、前記メイン画素の表示輝度は、前記サブ画素の表示輝度同じく又はより大きい、ことを特徴とする請求項7に記載の液晶表示パネル。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510490646.7A CN105068345B (zh) | 2015-08-11 | 2015-08-11 | 一种液晶显示面板 |
CN201510490646.7 | 2015-08-11 | ||
PCT/CN2015/087588 WO2017024607A1 (zh) | 2015-08-11 | 2015-08-20 | 一种液晶显示面板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018525674A JP2018525674A (ja) | 2018-09-06 |
JP6531219B2 true JP6531219B2 (ja) | 2019-06-12 |
Family
ID=54497745
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018506859A Expired - Fee Related JP6531219B2 (ja) | 2015-08-11 | 2015-08-20 | 液晶表示パネル |
Country Status (7)
Country | Link |
---|---|
US (1) | US9958743B2 (ja) |
JP (1) | JP6531219B2 (ja) |
KR (1) | KR102054412B1 (ja) |
CN (1) | CN105068345B (ja) |
EA (1) | EA035140B1 (ja) |
GB (1) | GB2557760B (ja) |
WO (1) | WO2017024607A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107045240B (zh) * | 2017-06-07 | 2018-12-11 | 深圳市华星光电半导体显示技术有限公司 | 一种液晶显示面板及装置 |
CN109521593B (zh) * | 2018-12-25 | 2021-07-09 | 厦门天马微电子有限公司 | 显示面板和显示装置 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0535222A (ja) * | 1991-08-02 | 1993-02-12 | Seiko Epson Corp | 表示パネルおよび表示装置 |
JPH05257165A (ja) * | 1992-03-10 | 1993-10-08 | Fujitsu Ltd | 液晶表示パネル |
KR101187207B1 (ko) * | 2005-08-04 | 2012-10-02 | 삼성디스플레이 주식회사 | 디스플레이장치 |
KR101207543B1 (ko) * | 2006-02-03 | 2012-12-03 | 삼성디스플레이 주식회사 | 표시 장치 |
CN100573247C (zh) * | 2007-04-06 | 2009-12-23 | 群康科技(深圳)有限公司 | 垂直配向型液晶显示装置的驱动电路及驱动方法 |
KR101435527B1 (ko) * | 2007-07-25 | 2014-08-29 | 삼성디스플레이 주식회사 | 표시 장치 |
CN101369075B (zh) * | 2007-08-15 | 2010-05-26 | 群康科技(深圳)有限公司 | 液晶显示装置及其驱动方法 |
CN101452169B (zh) * | 2007-12-06 | 2010-07-28 | 胜华科技股份有限公司 | 液晶显示面板与应用其的液晶显示装置 |
US8264439B2 (en) * | 2007-11-01 | 2012-09-11 | Wintek Corporation | Liquid crystal display panel and liquid crystal display device using the same |
CN101526710B (zh) * | 2009-04-21 | 2012-03-21 | 友达光电股份有限公司 | 像素阵列及显示面板 |
JP2011059380A (ja) * | 2009-09-10 | 2011-03-24 | Renesas Electronics Corp | 表示装置及びそれに使用される駆動回路 |
US8902373B2 (en) * | 2010-03-04 | 2014-12-02 | Sharp Kabushiki Kaisha | Liquid crystal display device |
KR101793176B1 (ko) * | 2010-08-05 | 2017-11-03 | 삼성디스플레이 주식회사 | 표시 장치 |
US8665264B2 (en) * | 2011-11-23 | 2014-03-04 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | LCD panel and LCD device |
TWI447696B (zh) * | 2012-05-02 | 2014-08-01 | Au Optronics Corp | 有機發光二極體顯示面板的驅動方法 |
CN102879966B (zh) * | 2012-10-18 | 2015-09-02 | 深圳市华星光电技术有限公司 | 一种阵列基板及液晶显示装置 |
WO2014087781A1 (ja) * | 2012-12-07 | 2014-06-12 | 堺ディスプレイプロダクト株式会社 | 液晶表示装置及び該液晶表示装置の駆動方法 |
US20150022510A1 (en) * | 2013-07-19 | 2015-01-22 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Array substrate and liquid crystal panel with the same |
CN103353698B (zh) * | 2013-07-19 | 2016-03-30 | 深圳市华星光电技术有限公司 | 一种阵列基板及液晶显示面板 |
KR102102155B1 (ko) * | 2013-12-23 | 2020-05-29 | 엘지디스플레이 주식회사 | 액정표시장치 |
CN104216187B (zh) * | 2014-09-04 | 2017-08-15 | 深圳市华星光电技术有限公司 | 像素结构、液晶显示面板及其驱动方法 |
-
2015
- 2015-08-11 CN CN201510490646.7A patent/CN105068345B/zh not_active Expired - Fee Related
- 2015-08-20 US US14/891,744 patent/US9958743B2/en active Active
- 2015-08-20 EA EA201890474A patent/EA035140B1/ru not_active IP Right Cessation
- 2015-08-20 WO PCT/CN2015/087588 patent/WO2017024607A1/zh active Application Filing
- 2015-08-20 GB GB1802170.9A patent/GB2557760B/en not_active Expired - Fee Related
- 2015-08-20 KR KR1020187006812A patent/KR102054412B1/ko active IP Right Grant
- 2015-08-20 JP JP2018506859A patent/JP6531219B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EA035140B1 (ru) | 2020-05-06 |
KR20180039140A (ko) | 2018-04-17 |
US20170212380A1 (en) | 2017-07-27 |
EA201890474A1 (ru) | 2018-07-31 |
GB2557760A (en) | 2018-06-27 |
GB2557760B (en) | 2021-07-07 |
CN105068345B (zh) | 2018-06-22 |
JP2018525674A (ja) | 2018-09-06 |
GB201802170D0 (en) | 2018-03-28 |
CN105068345A (zh) | 2015-11-18 |
US9958743B2 (en) | 2018-05-01 |
KR102054412B1 (ko) | 2019-12-10 |
WO2017024607A1 (zh) | 2017-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109671405B (zh) | 一种阵列基板、显示面板及其驱动方法 | |
JP5770073B2 (ja) | 表示装置及び電子機器 | |
US20170301696A1 (en) | Array Substrate, Display Panel and Display Apparatus | |
US10510315B2 (en) | Display panel, driving method thereof and display device | |
JP6530138B2 (ja) | 広視野角パネル及び表示装置 | |
US10627688B2 (en) | Active matrix substrate and display panel | |
US20190004383A1 (en) | Pixel array, display panel and display device | |
US10809581B2 (en) | Active matrix substrate, and display panel | |
US10297213B2 (en) | Array substrate with data line sharing structure | |
US11768413B2 (en) | Array substrate, display panel, display device, and driving method | |
US10423037B2 (en) | Liquid crystal display panel and liquid crystal display device | |
CN108279523B (zh) | 显示面板和显示装置 | |
US10438548B2 (en) | Driver circuit structure for RGBW display panel including data lines each of which controls sub-pixels of the same color during a time that a group of scan lines are turned on | |
US10353260B2 (en) | Display panel and display device | |
US9218777B2 (en) | Array substrate and the liquid crystal panel | |
JP2006106062A (ja) | アクティブマトリクス型液晶表示装置およびそれに用いる液晶表示パネル | |
JP2018531429A6 (ja) | 広視野角パネル及び表示装置 | |
CN108828860B (zh) | 显示面板及显示装置 | |
CN110010096B (zh) | 显示面板、其驱动方法及显示装置 | |
JP6531219B2 (ja) | 液晶表示パネル | |
JP6906066B2 (ja) | 液晶表示パネル及び装置 | |
CN111061106B (zh) | 一种阵列基板及显示面板 | |
CN110806668B (zh) | 显示面板、显示面板的驱动方法及显示装置 | |
CN114627793B (zh) | 阵列基板、显示面板及显示设备 | |
WO2014087869A1 (ja) | 薄膜トランジスタアレイ基板、及び、液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190405 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190514 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190520 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6531219 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |