JP6529677B2 - 強誘電体ランダムアクセスメモリ用のハイブリッド基準発生 - Google Patents
強誘電体ランダムアクセスメモリ用のハイブリッド基準発生 Download PDFInfo
- Publication number
- JP6529677B2 JP6529677B2 JP2018532221A JP2018532221A JP6529677B2 JP 6529677 B2 JP6529677 B2 JP 6529677B2 JP 2018532221 A JP2018532221 A JP 2018532221A JP 2018532221 A JP2018532221 A JP 2018532221A JP 6529677 B2 JP6529677 B2 JP 6529677B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- ferroelectric
- capacitor
- ram
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
- G11C11/2273—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
- G11C11/2253—Address circuits or decoders
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/40—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the peripheral circuit region
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Dram (AREA)
- Semiconductor Memories (AREA)
Description
不揮発性メモリ(NVM)デバイス用の基準信号を発生するように構成された基準発生回路は、基準信号の第1の信号成分を発生するために1つ又は複数の金属酸化物半導体キャパシタ(MOSキャパシタ)を有する第1の回路と、基準信号の第2の信号成分を発生するために1つ又は複数の強誘電体キャパシタを有する第2の回路とを含む。一実施形態において、第2の信号成分は温度依存性である。基準信号の第2の信号成分の温度依存性はNVMデバイスの温度特性と一致する。第1及び第2の回路は並列に結合され、基準信号を累積的に生成するように構成される。一実施形態において、第1及び第2の信号成分はそれぞれ複数のスイッチによりプログラム可能である。一実施形態において、第2の回路は強誘電体キャパシタアレイを含み、強誘電体キャパシタアレイは少なくとも1つの強誘電体キャパシタを有する。一実施形態において、複数の強誘電体キャパシタは並列に接続され、第2の信号成分は複数のスイッチによりプログラム可能である。別の実施形態において、第2の回路は複数の強誘電体キャパシタアレイを含み、強誘電体キャパシタアレイの各々は少なくとも1つの強誘電体キャパシタを有する。一実施形態において、複数の強誘電体キャパシタは並列に結合され、強誘電体キャパシタアレイの各々は互いに並列に結合され、第2の信号成分は複数のスイッチによりプログラム可能である。NVMデバイスは、1トランジスタ1キャパシタ(1T1C)構成の少なくとも1つのメモリ強誘電体キャパシタを含む強誘電体ランダムアクセスメモリ(F−RAM)デバイスとし得る。F−RAMデバイスの複数のメモリ強誘電体キャパシタの1つ及び第2の回路の少なくとも1つの強誘電体キャパシタはほぼ同じサイズ及び/又は類似の構造的特徴を有するものとし得る。基準信号の第1の信号成分は少なくとも1つのMOSキャパシタの電荷共有により発生され、第2の信号成分は少なくとも1つの強誘電体キャパシタの電荷共有により発生され得る。一実施形態において、基準信号の第2の信号成分は、時間の関数としてF−RAMデバイスの複数のメモリ強誘電体キャパシタの非スイッチターム(Uターム)信号に近似的に等しくなるように形成し、基準信号の第1の信号成分は比較的非温度依存で、基準回路の基準信号とF−RAMデバイスのUターム信号との間にほぼ一定のマージンを提供するように形成することができる。基準信号の第1の信号成分の出力は第1のパストランジスタにより制御することができ、第1のパストランジスタのゲートは読み出しワード線信号に結合することができ、基準信号の第2の信号成分は第2のパストランジスタにより制御することができ、第2のパストランジスタのゲートは強誘電体ワード線信号に結合することができる。一実施形態において、NVMデバイスの出力信号はセンス増幅器の第1の入力として結合し、基準信号はセンス増幅器の第2の入力として結合することができる。一実施形態において、複数のスイッチによって、電荷共有により第1の信号成分を発生させるために少なくとも1つのMOSキャパシタの第1の量をプログラムするように且つ電荷共有により第2の信号成分を発生するために少なくとも1つの強誘電体キャパシタの第2の量をプログラムするように構成することができる。
Claims (19)
- 不揮発性メモリ(NVM)デバイスのための基準信号を発生するように構成された基準発生回路を備え、前記基準発生回路は、
少なくとも1つの金属酸化物半導体キャパシタ(MOSキャパシタ)を備え、前記基準信号の第1の信号成分を発生する第1の回路と、
少なくとも1つの強誘電体キャパシタを備え、前記基準信号の第2の信号成分を発生する第2の回路とを含み、前記第2の信号成分は温度依存性であり、
前記第1の回路により発生される前記第1の信号成分及び前記第2の回路により発生される前記第2の信号成分は複数のスイッチによりプログラム可能である、装置。 - 前記基準信号の前記第2の信号成分の温度依存性は前記NVMデバイスの温度特性と一致する、請求項1に記載の装置。
- 前記第1及び第2の回路は並列に結合され、前記基準信号を累積的に発生するように構成されている、請求項1に記載の装置。
- 前記第2の回路は強誘電体キャパシタアレイを含み、前記強誘電体キャパシタアレイは並列に接続された少なくとも1つの強誘電体キャパシタを備え、前記第2の信号成分は複数のスイッチによりプログラム可能である、請求項1に記載の装置。
- 前記第2の回路は複数の強誘電体アレイを含み、前記強誘電体アレイの各々は並列に結合された少なくとも1つの強誘電体キャパシタを備え、前記強誘電体アレイの各々は互いに並列に結合され、前記第2の信号は複数のスイッチによりプログラム可能である、請求項1に記載の装置。
- 前記NVMデバイスは少なくとも1つのメモリ強誘電体キャパシタを含む強誘電体ランダムアクセスメモリ(F−RAM)デバイスを備える、請求項1に記載の装置。
- 前記F−RAMデバイスは1トランジスタ1キャパシタ(1T1C)構造を含む、請求項6に記載の装置。
- 前記F−RAMデバイスの前記複数のメモリ強誘電体キャパシタ及び前記第2の回路の少なくとも1つの強誘電体キャパシタはほぼ同じ大きさである、請求項6に記載の装置。
- 前記基準信号の前記第1の信号成分は前記少なくとも1つのMOSキャパシタの電荷共有により発生され、前記第2の信号成分は前記少なくとも1つの強誘電体キャパシタの電荷共有により発生される、請求項1に記載の装置。
- 前記基準信号の前記第2の信号成分は、前記F−RAMデバイスの前記複数のメモリ強誘電体キャパシタの非スイッチングターム(Uターム)信号にほぼ等しくなるように構成し、
前記基準信号の第1の信号成分は、前記基準回路の基準信号と前記F−RAMデバイスの前記Uターム信号との間にほぼ一定のマージンを提供するように構成される、請求項6に記載の装置。 - 前記基準信号の前記第1の信号成分の出力は第1のパストランジスタにより制御され、前記第1のパストランジスタのゲートは読み出しワード線信号に結合されるように構成され、
前記基準信号の前記第2の信号成分の出力は第2のパストランジスタにより制御され、前記第2のパストランジスタのゲートは強誘電体ワード線信号に結合されるように構成される、請求項1に記載の装置。 - 前記NVMデバイスの出力信号はセンス増幅器の第1の入力として結合されるように構成され、
前記基準信号は前記第1及び第2の信号成分の和を含み、且つ前記センス増幅器の第2の入力として結合されるように構成される、請求項1に記載の装置。 - 前記複数のスイッチは、前記第1の信号成分を電荷共有によって発生させるために前記少なくとも1つのMOSキャパシタの第1の量を、及び前記第2の信号成分を発生させるために前記少なくとも1つの強誘電体キャパシタの第2の量を、プログラムするように構成されている、請求項9に記載の装置。
- 少なくとも1つの金属酸化物半導体キャパシタ(MOSキャパシタ)を備える第1の回路及び少なくとも1つの強誘電体キャパシタを備える第2の回路を有する基準信号発生回路を準備するステップ、
前記第1及び第2の回路を並列に結合するステップ、
前記第1の回路によって電荷共有により第1の信号成分を生成するステップ、
前記第2の回路によって電荷共有により第2の信号成分を生成するステップ、
前記第1及び第2の信号成分を合成することにより基準信号を生成し、前記基準信号をセンス増幅器に第1の入力として結合するステップ、
不揮発性(NVM)デバイスの信号出力を前記センス増幅器の第2の入力として結合するステップ、及び
前記センス増幅器によって、前記基準信号が前記NVMデバイスの信号出力より大きい場合に前記NVMデバイスの第1のデータ値を出力し、前記基準信号が前記NVMデバイスの前記信号出力より小さい場合に第2のデータ値を出力するステップ、
を備え、
前記第1の回路により生成される前記第1の信号成分及び前記第2の回路により生成される前記第2の信号成分は複数のスイッチによりプログラム可能である、方法。 - 前記NVMデバイスは1トランジスタ1キャパシタ(1T1C)構造よりなる強誘電体ランダムアクセスメモリ(F−RAM)を含む、請求項14に記載の方法。
- 前記少なくとも1つのMOSキャパシタ及び前記少なくとも1つの強誘電体キャパシタをプリチャージ電圧にプリチャージするステップ、
複数のスイッチを用いて、前記少なくとも1つのMOS及び強誘電体キャパシタを、前記第2の信号成分が温度の関数として前記F−RAMの非スイッチングターム(Uターム)信号に類似するように且つ前記第1の信号成分が前記基準信号と前記Uタームとの間に比較的温度非依存のマージンを提供するようにプログラムされるように設定するステップ、及び
前記プリチャージ電圧の大きさを設定するステップ、
を更に備える、請求項15に記載の方法。 - 処理要素と、
行及び列に配列された1トランジスタ1キャパシタ(1T1C)強誘電体ランダムアクセスメモリ(F−RAM)セルを含むメモリ部と、
少なくとも1つのMOSキャパシタを含み、温度の関数として大きく変化しない基準信号の第1の信号成分を発生する金属酸化物半導体(MOS)回路、及び少なくとも1つの強誘電体キャパシタを含み、温度依存性である基準信号の第2の信号成分を発生する強誘電体回路を備えるハイブリッド基準発生器と、
同じ列の1T1C F−RAMセルが1つのビット線を共有する複数のビット線と、
前記1T1C F−RAMセルに前記ビット線を介して結合され、前記1T1CF−RAMセルの信号出力を第1の入力として受信し、前記ハイブリッド基準発生器からの前記基準信号を第2の入力として受信するように構成されたセンス増幅器と、
を備え、
前記MOS回路により発生される前記第1の信号成分及び前記強誘電体回路により発生される前記第2の信号成分は複数のスイッチによりプログラム可能である、システム。 - 前記強誘電体回路の前記少なくとも1つの強誘電体キャパシタは前記メモリ部の周辺領域に配置され、前記少なくとも1つの強誘電体キャパシタは前記1T1CF−RAMセル内のメモリ強誘電体キャパシタとほぼ同一である、請求項17に記載のシステム。
- 前記強誘電体回路の前記少なくとも1つの強誘電体キャパシタは前記MOS回路に隣接して配置され、前記少なくとも1つの強誘電体キャパシタはダイ面積を保つために前記少なくとも1つのMOSキャパシタのいくつかと置換する、請求項17に記載のシステム。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201662302922P | 2016-03-03 | 2016-03-03 | |
US62/302,922 | 2016-03-03 | ||
US15/179,070 US9514797B1 (en) | 2016-03-03 | 2016-06-10 | Hybrid reference generation for ferroelectric random access memory |
US15/179,070 | 2016-06-10 | ||
PCT/US2016/060467 WO2017151192A1 (en) | 2016-03-03 | 2016-11-04 | Hybrid reference generation for ferroelectric random access memory |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019505945A JP2019505945A (ja) | 2019-02-28 |
JP6529677B2 true JP6529677B2 (ja) | 2019-06-12 |
Family
ID=57400078
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018532221A Active JP6529677B2 (ja) | 2016-03-03 | 2016-11-04 | 強誘電体ランダムアクセスメモリ用のハイブリッド基準発生 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9514797B1 (ja) |
JP (1) | JP6529677B2 (ja) |
DE (1) | DE112016006541T5 (ja) |
WO (1) | WO2017151192A1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102188490B1 (ko) | 2016-08-31 | 2020-12-09 | 마이크론 테크놀로지, 인크. | 강유전체 메모리를 포함하며 강유전체 메모리에 액세스하기 위한 장치 및 방법 |
KR102314663B1 (ko) | 2016-08-31 | 2021-10-21 | 마이크론 테크놀로지, 인크. | 2 트랜지스터-1 커패시터 메모리를 포함하고 이를 액세스하기 위한 장치 및 방법 |
CN109643570B (zh) | 2016-08-31 | 2023-11-21 | 美光科技公司 | 包括铁电存储器且用于操作铁电存储器的装置及方法 |
US10282108B2 (en) * | 2016-08-31 | 2019-05-07 | Micron Technology, Inc. | Hybrid memory device using different types of capacitors |
KR102369776B1 (ko) | 2016-08-31 | 2022-03-03 | 마이크론 테크놀로지, 인크. | 강유전 메모리 셀 |
US10074422B1 (en) * | 2017-06-13 | 2018-09-11 | Cypress Semiconductor Corporation | 2T1C ferro-electric random access memory cell |
US10867675B2 (en) * | 2017-07-13 | 2020-12-15 | Micron Technology, Inc. | Apparatuses and methods for memory including ferroelectric memory cells and dielectric memory cells |
DE102020203024A1 (de) | 2020-03-10 | 2021-09-16 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein | Widerstandsnetzwerk |
US11474548B2 (en) * | 2020-04-03 | 2022-10-18 | Wuxi Petabyte Technologies Co, Ltd. | Digital low-dropout regulator (DLDO) with fast feedback and optimized frequency response |
US11587603B2 (en) * | 2020-09-30 | 2023-02-21 | Infineon Technologies LLC | Local reference voltage generator for non-volatile memory |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2762971B2 (ja) * | 1995-09-30 | 1998-06-11 | 日本電気株式会社 | 半導体記憶装置及びデータのアクセス方法 |
US5849832A (en) * | 1995-10-25 | 1998-12-15 | Courtaulds Aerospace | One-component chemically curing hot applied insulating glass sealant |
KR100224702B1 (ko) * | 1997-06-17 | 1999-10-15 | 윤종용 | 기준 셀 커패시터로 선형 커패시터를 사용하는 강유전체 메모리소자, 그에 저장된 정보를 읽는 방법 및 그 제조방법 |
JPH11273360A (ja) * | 1998-03-17 | 1999-10-08 | Toshiba Corp | 強誘電体記憶装置 |
US6198652B1 (en) * | 1998-04-13 | 2001-03-06 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor integrated memory device |
JP4490514B2 (ja) * | 1998-10-08 | 2010-06-30 | 株式会社東芝 | 強誘電体メモリ |
US6275408B1 (en) * | 1999-06-30 | 2001-08-14 | Texas Instruments Incorporated | Ferroelectric memory and method |
KR100404228B1 (ko) * | 2001-08-06 | 2003-11-03 | 주식회사 하이닉스반도체 | 불휘발성 강유전체 메모리 장치의 레퍼런스 전압발생 회로 |
JP3591497B2 (ja) * | 2001-08-16 | 2004-11-17 | ソニー株式会社 | 強誘電体型不揮発性半導体メモリ |
US6898104B2 (en) | 2002-11-12 | 2005-05-24 | Kabushiki Kaisha Toshiba | Semiconductor device having semiconductor memory with sense amplifier |
US6819601B2 (en) | 2003-03-07 | 2004-11-16 | Texas Instruments Incorporated | Programmable reference for 1T/1C ferroelectric memories |
US6830938B1 (en) | 2003-06-24 | 2004-12-14 | Texas Instruments Incorporated | Method for improving retention reliability of ferroelectric RAM |
US7193880B2 (en) | 2004-06-14 | 2007-03-20 | Texas Instruments Incorporated | Plateline voltage pulsing to reduce storage node disturbance in ferroelectric memory |
US20050063213A1 (en) | 2003-09-18 | 2005-03-24 | Michael Jacob | Signal margin test mode for FeRAM with ferroelectric reference capacitor |
JP4497906B2 (ja) | 2003-12-10 | 2010-07-07 | 株式会社東芝 | 半導体集積回路装置 |
JP4801977B2 (ja) * | 2005-11-18 | 2011-10-26 | 株式会社東芝 | 半導体記憶装置 |
US7729156B2 (en) | 2007-12-26 | 2010-06-01 | Texas Instruments Incorporated | Cycling to mitigate imprint in ferroelectric memories |
JP5190326B2 (ja) * | 2008-11-04 | 2013-04-24 | 株式会社東芝 | 強誘電体メモリ装置 |
JP2010140557A (ja) * | 2008-12-11 | 2010-06-24 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2010160851A (ja) * | 2009-01-08 | 2010-07-22 | Toshiba Corp | 参照電圧発生回路および半導体記憶装置 |
JP2011023047A (ja) * | 2009-07-13 | 2011-02-03 | Toshiba Corp | 内部電圧生成回路 |
US8817520B2 (en) * | 2013-01-30 | 2014-08-26 | Texas Instruments Incorporated | Two capacitor self-referencing nonvolatile bitcell |
US20160086960A1 (en) | 2014-09-22 | 2016-03-24 | Texas Instruments Incorporated | Low-Temperature Passivation of Ferroelectric Integrated Circuits for Enhanced Polarization Performance |
-
2016
- 2016-06-10 US US15/179,070 patent/US9514797B1/en active Active
- 2016-11-04 DE DE112016006541.8T patent/DE112016006541T5/de active Pending
- 2016-11-04 WO PCT/US2016/060467 patent/WO2017151192A1/en active Application Filing
- 2016-11-04 JP JP2018532221A patent/JP6529677B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019505945A (ja) | 2019-02-28 |
US9514797B1 (en) | 2016-12-06 |
DE112016006541T5 (de) | 2018-11-15 |
WO2017151192A1 (en) | 2017-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6529677B2 (ja) | 強誘電体ランダムアクセスメモリ用のハイブリッド基準発生 | |
US9087588B2 (en) | Programmable non-volatile memory | |
US20050174841A1 (en) | Electronic memory with tri-level cell pair | |
US8670284B2 (en) | Semiconductor device, control method thereof and data processing system | |
US10504567B2 (en) | Sense amplifier with offset compensation | |
TW201225086A (en) | Structures and methods for reading out Non-Volatile Memory using referencing cells | |
US7512026B2 (en) | Sense amplifying circuit capable of operating with lower voltage and nonvolatile memory device including the same | |
US20210027830A1 (en) | Semiconductor memory devices and methods of operating semiconductor memory devices | |
US8593864B2 (en) | Nonvolatile memory device and method of programming the same | |
US20120106251A1 (en) | Flash memory device configured to switch wordline and initialization voltages | |
JP2014032715A (ja) | 不揮発性半導体記憶装置とその読み出し方法 | |
US6906975B2 (en) | Reference voltage generating circuit of nonvolatile ferroelectric memory device | |
US8031507B2 (en) | Semiconductor memory device | |
US7646640B2 (en) | Semiconductor memory device | |
CN112712831A (zh) | 一种铁电存储器及其操作方法 | |
JP2007294109A (ja) | メモリ素子およびデータ読出方法 | |
US10217502B2 (en) | Non-volatile semiconductor storage device | |
US20080219038A1 (en) | Ferroelectric memory device | |
US6549473B2 (en) | Circuital structure for reading data in a non-volatile memory device | |
US8995173B1 (en) | Memory cells, devices and method with dynamic storage elements and programmable impedance shadow elements | |
US20090059648A1 (en) | Ferroelectric semiconductor storage device | |
US10714190B2 (en) | Page buffer circuit and nonvolatile storage device | |
US20070217249A1 (en) | Semiconductor memory | |
JP7236574B2 (ja) | 半導体装置及び半導体メモリのデータ読出方法 | |
US7212450B2 (en) | FeRAM having differential data |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20181130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181211 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190308 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190319 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20190415 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190514 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6529677 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |