JP6518038B2 - 光電変換素子の製造方法 - Google Patents

光電変換素子の製造方法 Download PDF

Info

Publication number
JP6518038B2
JP6518038B2 JP2014093571A JP2014093571A JP6518038B2 JP 6518038 B2 JP6518038 B2 JP 6518038B2 JP 2014093571 A JP2014093571 A JP 2014093571A JP 2014093571 A JP2014093571 A JP 2014093571A JP 6518038 B2 JP6518038 B2 JP 6518038B2
Authority
JP
Japan
Prior art keywords
fop
photoelectric conversion
substrate
conversion element
ion etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014093571A
Other languages
English (en)
Other versions
JP2015211005A (ja
Inventor
和典 宮川
和典 宮川
成亨 為村
成亨 為村
健司 菊地
健司 菊地
節 久保田
節 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Broadcasting Corp
Original Assignee
Japan Broadcasting Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Broadcasting Corp filed Critical Japan Broadcasting Corp
Priority to JP2014093571A priority Critical patent/JP6518038B2/ja
Publication of JP2015211005A publication Critical patent/JP2015211005A/ja
Application granted granted Critical
Publication of JP6518038B2 publication Critical patent/JP6518038B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は、光電変換素子の製造方法、及び、光電変換素子に関する。
非晶質セレンを主材料としたHARP(High-gain Avalanche Rushing amorphous Photoconductor)膜は、約1.0×108 V/mの高電界を印加することにより、膜内でアバランシェ増倍現象が生じ、極めて高い感度を得ることができる。同膜を適用したHARP方式撮像管は、少ない被爆量のX線で高精細なイメージングが可能であることから、放射線医療診断の分野への応用が検討されている。
HARP方式撮像管を用いた現在の医療診断用X線撮像システムでは、被写体を通過したX線により蛍光体上に形成された蛍光像を、レンズ結合により再撮像しているために光の利用率が数%と低い。この問題を解決する一手法として、FOP(Fiber-Optic-Plate:数μm径のガラスファイバを数千万本束ねた光学デバイス)を用いてX線用蛍光板とHARP膜とをファイバー結合することが考えられるが、HARP膜に高電界を印加してアバランシェ増倍動作を実現するには、FOP基板表面を何らかの方法で平坦化する必要がある。
これまでに、ウレタン板上にフエルト布を貼り付けた柔軟な研磨盤と、研磨液として超純水を用いた機械的研磨手法によりFOP基板表面を平坦化し、この上に非晶質セレン膜を形成することでアバランシェ増倍を可能とした光電変換素子とそれを適用した撮像管が報告されている(例えば、非特許文献1、2参照)。
Development of FOP-HARP imaging device, Kazunori Miyakawa et al., 2010SPIE-IS&T/Vol. 7536 753604-1〜8 FOP基板を用いたHARP撮像管の試作、宮川和典他、2006年映像情報メディア学会年次大会16-3(2006)
しかしながら、FOP基板表面の平坦性がHARP膜を動作させるには十分ではないため、約1.0×108 V/m の高電界動作(アバランシェ増倍動作)では、撮像画像に多数の白点状の画面欠陥が観測されることが問題となっていた。
また、非特許文献1、2とは別の手法として、発明者らは溶剤を使用したケミカルエッチング法による平坦化も検討したが、FOP基板を構成する3種類のガラス材料であるコアガラス、クラッドガラス、吸収体ガラスのうち、コアガラスの部分はエッチングされるものの、クラッドガラスの部分が凸状に残ってしまうため、FOP表面全体を均一に平坦化することが著しく困難であった。
そこで、研磨後のFOP基板の表面上にHARP膜を形成した光電変換素子を適用した高感度撮像デバイスにおいて、高電界印加動作時であっても画面欠陥が発生せず、安定したアバランシェ増倍動作を可能とする、光電変換素子の製造方法、及び、この製造方法によって作製される光電変換素子を提供することを目的とする。
本発明の実施の形態の光電変換素子の製造方法は、FOP基板の表面に機械的研磨を行う工程と、前記機械的研磨を行った前記FOP基板の表面にイオンエッチング法による平坦化処理を行う工程と、前記イオンエッチング法による平坦化処理を行った表面にHARP膜を形成する工程とを含み、前記機械的研磨の工程と前記イオンエッチング法による平坦化処理とにより、前記FOP基板のコアガラス部分の平坦度を0.5 nm以下にし、前記イオンエッチング法により、前記FOP基板のコアガラス部の高さからクラッドガラス部の高さを引いて得る段差を5.5nmまで増大させる。
研磨後のFOP基板の表面上にHARP膜を形成した光電変換素子を適用した高感度撮像デバイスにおいて、高電界印加動作時であっても画面欠陥が発生せず、安定したアバランシェ増倍動作を可能とする、光電変換素子の製造方法、及び、この製造方法によって作製される光電変換素子を提供することができる。
FOP基板の表面を示す模式図である。 FOP基板10を用いた光電変換素子100の構造を示す。 FOP基板10の表面のAFM画像と平坦度の分布を示す図である。 ドライイオンエッチング処理後のFOP基板表面のAFM画像を示す。 平坦度とドライイオンエッチング時間との関係を示す図である。 アバランシェ増倍動作時の画面を示す図である。
以下、本発明の光電変換素子の製造方法、及び、光電変換素子を適用した実施の形態について説明する。
<実施の形態>
本実施の形態は、材料の性質(弾性係数、硬度、耐酸性など)が異なる複数のガラス材料(コアガラス、クラッドガラス、吸収体ガラス)から形成されたFOP基板表面の平坦化処理方法を用いた光電変換素子の製造方法に関する。また、平坦化されたFOP表面に光導電膜(特に非晶質セレン:a-Se)を形成した高感度の光電変換素子に関する。
図1は、FOP基板の表面を示す模式図である。FOP基板10は、光を伝達するためのコアガラス部1、コアガラス部1への光干渉防止と構造支持のためのクラッドガラス部2、およびコアガラス部2へのクロストークを防止するための吸収体ガラス3を含む。これら3種類のガラス(コアガラス部1、クラッドガラス部2、吸収体ガラス3)は、それぞれ硬さや弾性係数が異なるため、研磨を行う前のFOP基板10の表面には、図3(a)に示すような凹凸が存在する。
次に、本実施の形態による光電変換素子の製造方法に含まれるFOP基板10の表面の平坦化プロセスについて説明する。本プロセスでは、先ず機械的研磨(工程(1))を実施した後に、(工程(2)〜(4)を経て)ドライエッチングによる平坦化処理(工程(5))を実施する。
工程(1)では、最初に、フエルト布製の研磨シートを平板状のウレタン板に貼付けて研磨盤とする。フエルト布製の研磨シートとしては、例えば、フジミコーポレーション製SURFINポリシングクロスxxx-5を用いることができる。この研磨盤に超純水を注水しながら、研磨盤上にFOP基板10を載せることで、FOP基板10を数十分間、超純水中に浸けておく。この時、FOP基板10の平坦化処理する表面を研磨盤側(下側)にした状態で研磨盤にFOP基板10を載せる。
その後、FOP基板10の表面(下側に位置して研磨盤に当接する表面)を研磨盤に当接させた状態で、FOP基板10を指で押付けながら研磨盤上で円を描くように動かす。このようにすると、最初は、FOP基板10を動かす時に感じていた抵抗が1~2分後には滑らかになってくる。そして最終的に、その抵抗を感じなくなるまでFOP基板10を動かすことにより、FOP基板10の表面(下側に位置して研磨盤に当接する表面)を磨く。以上で工程(1)が終了する。
次に、工程(2)では、撮像管の光電変換部用ガラスを洗浄する場合と同様の要領で、工程(1)で研磨したFOP基板10を超音波洗浄装置にて洗浄し、ゴミ等の残留物を除去する。より具体的には、FOP基板10を固定する専用の洗浄用治具に入れ、超音波洗浄装置にて、超純水をオーバーフローしながら超音波洗浄を施す。ここでは、2層式の超音波洗浄装置を用い、各層にて超音波洗浄を20分間実施する。以上で工程(2)が終了する。
次に、工程(3)では、工程(2)で洗浄したFOP基板10を乾燥させる。乾燥は、FOP基板10をヒータ等で120℃で温風を20分間吹き付けることによって行う。以上で工程(3)が終了する。
次に、工程(4)では、高輝度発光照明と光学顕微鏡(×20倍程度)とを組み合わせて、FOP基板10の平坦化処理を行った表面の残留ゴミ検査を実施する。この検査で不良のFOP基板10は、工程(1)からやり直す。以上で工程(4)が終了する。
次に、工程(5)では、検査工程(工程(4))を経たFOP基板10に対して、さらに、ドライイオンエッチング装置によるエッチング処理を施す。石英ガラス基板(Φ150mm)の上に平坦化処理を行う表面が上を向くようにFOP基板10を配置して、エッチング装置の真空容器内に配置する。一度、2×10-5Pa程度まで真空容器内を真空排気した後に、真空容器内に窒素ガス(窒素ガス圧力:1.0Pa)を導入し、例えばRF電力を60Wに設定し、60~120分の範囲でドライエッチングを実施する。以上で工程(5)が終了する。
図2は、FOP基板10を用いた光電変換素子100の構造を示す。光電変換素子100は、FOP基板10、透明信号電極20、正孔注入阻止強化層30、光電変換膜40、及び電子注入阻止強化層50を含む。
透明信号電極20はITO(Indium Tin Oxide)膜であり、正孔注入阻止強化層30は酸化セリウム(CeO2)膜であり、光電変換膜40はHARP膜であり、電子注入阻止強化層50は三硫化アンチモン(Sb2S3)50である。
すなわち、光電変換素子100は、FOP基板10の上に形成されるHARP膜40を含む。HARP膜40等は、工程(1)〜(5)の表面平坦化プロセスで平坦化したFOP基板10の表面に、以下のように作製すればよい。
光電変換素子100を製造するにあっては、まずFOP基板10の上に透明信号電極(ITO膜)20を成膜し、さらに透明信号電極(ITO膜)20の上に正孔注入阻止強化層(酸化セリウム(CeO2)膜)30を蒸着する。そして、正孔注入阻止強化層(酸化セリウム(CeO2)膜)30の上に、非結晶セレンを主成分としたHARP膜で構成される光電変換膜40を形成し、さらに光電変換膜(HARP膜)40の上にポーラス状の三硫化アンチモン(Sb2S3)で構成される電子注入阻止強化層50を作製することで光電変換素子(FOP-HARP)100が得られる。
ここで、本実施の形態の実施例について説明する。
<実施例>
フエルト布製の研磨シートがウレタン板上に形成された研磨盤で、研磨液として超純水を利用してFOP基板10(Φ17.6 mm、3.0 mm厚)に対して機械的な研磨を施した後、さらにドライイオンエッチング装置によりFOP基板10の表面の平坦化処理を施した。ドライエッチングの条件としては、窒素ガス圧力 1.0 Pa、RF電力60 W、エッチング時間7〜120分とした。なお、窒素ガスの代わりにアルゴンガスを用いてもよい。
図3は、FOP基板10の表面のAFM(Atomic Force Microscope:原子間力顕微鏡)画像と平坦度の分布を示す図である。図3(a)は、機械的研磨をする前のFOP基板10の表面のAFM画像と平坦度の分布を示し、図3(b)は、機械的研磨や検査等(工程(1)〜(4))が終了し、工程(5)のドライイオンエッチング処理を行う前のFOP基板10の表面のAFM画像と平坦度の分布を示す。
なお、図3に示す平坦度は、コアガラスの最も高い部分の高さからクラッドガラスの最も低い部分の高さを引いて得る平坦度である。この平坦度は、コアガラスとクラッドガラスとの段差(コアガラス−クラッドガラスの段差)である。
図3(a)と図3(b)を比べて分かるように、機械的研磨をする前のFOP基板10の表面の平坦度は7.8nmであるのに対して、機械的研磨や検査等(工程(1)〜(4))が終了し、工程(5)のドライイオンエッチング処理を行う前のFOP基板10の表面の平坦度は、1.7nmになっており、機械的研磨による平坦化処理の効果が分かる。
図4は、ドライイオンエッチング処理後のFOP基板表面のAFM画像を示す。図4(a)〜(c)の違いは、ドライイオンエッチングの処理時間である。図4に示す平坦度は、コアガラスの最も高い部分の高さからクラッドガラスの最も低い部分の高さを引いて得る平坦度である。この平坦度は、コアガラスとクラッドガラスとの段差(コアガラス−クラッドガラスの段差)である。なお、RF出力は60Wである。
図4(a)は、ドライイオンエッチングの処理時間が7分のFOP基板10の表面であり、平坦度は6.2nmである。図4(b)は、ドライイオンエッチングの処理時間が60分のFOP基板10の表面であり、平坦度は5.5nmである。図4(c)は、ドライイオンエッチングの処理時間が120分のFOP基板10の表面であり、平坦度は23.0nmである。
図5は、平坦度とドライイオンエッチング時間との関係を示す図である。図5(a)は、AFM画像から求めたFOP基板10の表面の平坦度であり、コアガラスの最も高い部分の高さからクラッドガラスの最も低い部分の高さを引いて得る平坦度である。この平坦度は、コアガラスとクラッドガラスとの段差(コアガラス−クラッドガラスの段差)である。
図5(a)に示すように、コアガラスとクラッドガラスとの段差(平坦度)は、エッチング時間が7分に至るまでは6.2nmまで増大し、その後エッチング時間が60分に至るまでは5.5nmまで減少し、さらにその後エッチング時間が120分に至るまでは23.0nmまで増大した。
図5(b)は、コアガラス自体の表面の段差(平坦度)とドライイオンエッチング時間との関係を示す。図5(b)に示す段差(平坦度)は、コアガラスとクラッドガラスとの段差ではなく、コアガラス自体の表面の段差である。
コアガラス自体の表面の段差は、エッチング時間が7分に至るまでは増大したが、その後エッチング時間が120分に至るまで減少し、エッチング時間が0分のときの約0.9 nmから最終的に0.1 nm以下まで減少することが分かった。なお、コアガラス自体の表面の段差(平坦度)が0.5nm以下の場合に、キズ等の画面欠陥が発生しにくくなることがわかっている。
以上、図3乃至図5より、コアガラス−クラッドガラスの段差(平坦度)は、機械的研磨によって、7.8 nmから1.7 nmへと減少していることがわかった。さらにドライエッチングを施すと、図4(a)〜(c)及び図5(a)に示したようにコアガラス−クラッドガラスの段差(平坦度)は大きくなるが、その一方で、図5(b)に示すようにコアガラス自体の表面の段差(平坦度)は、初期の約0.9 nmから0.1 nm以下になり、超平坦化されていることがわかる。
次に、撮像特性を比較するために、以下の方法で図2に示す光電変換素子100を作製した。ここでは、図6を用いてアバランシェ増倍動作時の画面欠陥について説明する。
図6は、アバランシェ増倍動作時の画面を示す図である。
先ず、平坦化処理を施したFOP基板10の表面に、透明信号電極20としてITO膜(Φ12.4 mm、膜厚30 nm)を酸素分圧7.6×10-3 Pa、アルゴン分圧6.0×10-1 Paでスパッタリング法により形成した後、正孔注入阻止強化層30としてCeO2膜(Φ12.6 mm、膜厚10 nm)を真空度2×10-5 Paで真空蒸着法により形成した。次に、光電変換膜40としてa-Se 膜(Φ13.6 mm、膜厚15 μm)を真空度1.0×10-5 Paで真空蒸着法により形成した。最後に、電子注入阻止強化層50としてSb2S3膜(Φ14.4 mm、膜厚70 nm)をアルゴン圧力36 Paで真空蒸着法により形成した。
以上のような光電変換素子100を光電変換ターゲット部に適用した撮像管を試作し、アバランシェ増倍動作時の画面欠陥を比較した結果を図6に示す。試作した撮像管では、印加電圧1580V時に可視光で20000%を超える量子効率が得られている。
図6(a)の左側には、平坦化処理を行っていないFOP基板にHARP膜を形成した場合の画像を示す。また、図6(a)の右側には、機械的研磨だけを行ったFOP基板にHARP膜(厚さ7μm)を形成して647Vの電圧を印加した場合の画像を示す。
また、図6(b)には、本実施の形態の平坦化法を適用した3種類の撮像管の画像を示す。3種類の撮像間に含まれる光電変換素子100のFOP基板10のドライエッチングの処理時間は、それぞれ、7分、60分、120分である。
図6(b)に示す本実施の形態の平坦化法を適用した撮像管では、機械的研磨だけを行った場合(図6(a)の右側)と比較して、画面欠陥が大幅に減少していることがわかる。
図6(c)は、平坦化プロセスの工程(4)における塵などの残留ゴミ検査を強化し、さらにプロセスの途中で実施していたAFM観察を省略して製造した撮像管の画像を示す。図6(c)に示すように、図6(b)に示すいずれの場合よりも、画面欠陥がさらに抑制されていることがわかる。
以上のように、実施の形態によれば、FOP基板10の表面の表面粗さが低減され、高電界印加動作時でも画面欠陥のない量子効率100%を超える光電変換素子100及び光電変換素子の製造方法を提供することができる。
すなわち、研磨後のFOP基板10の表面上にHARP膜を形成した光電変換素子100を適用した高感度撮像デバイスにおいて、高電界印加動作時であっても画面欠陥が発生せず、安定したアバランシェ増倍動作を可能とする、光電変換素子100の製造方法、及び、この製造方法によって作製される光電変換素子100を提供することができる。
以上、本発明の例示的な実施の形態の光電変換素子の製造方法、及び、光電変換素子について説明したが、本発明は、具体的に開示された実施の形態に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。
100 光電変換素子
10 FOP基板
20 透明信号電極
30 正孔注入阻止強化層
40 光電変換膜
50 電子注入阻止強化層

Claims (3)

  1. FOP基板の表面に機械的研磨を行う工程と、
    前記機械的研磨を行った前記FOP基板の表面にイオンエッチング法による平坦化処理を行う工程と、
    前記イオンエッチング法による平坦化処理を行った表面にHARP膜を形成する工程と
    を含み、
    前記機械的研磨の工程と前記イオンエッチング法による平坦化処理とにより、前記FOP基板のコアガラス部分の平坦度を0.5 nm以下にし、
    前記イオンエッチング法により、前記FOP基板のコアガラス部の高さからクラッドガラス部の高さを引いて得る段差を5.5nmまで増大させる、光電変換素子の製造方法。
  2. 前記イオンエッチング法をさらに行うことにより、前記段差を23nmまで増大させる、請求項1に記載の光電変換素子の製造方法。
  3. 前記機械的研磨の工程は、前記FOP基板に超純水を含浸させて、平板部材に貼り付けたフエルト布製の研磨シートで前記FOP基板の表面を研磨する工程であり、
    前記イオンエッチング法による平坦化処理は、窒素ガスを用いたドライイオンエッチングである、請求項1又は2記載の光電変換素子の製造方法。
JP2014093571A 2014-04-30 2014-04-30 光電変換素子の製造方法 Active JP6518038B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014093571A JP6518038B2 (ja) 2014-04-30 2014-04-30 光電変換素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014093571A JP6518038B2 (ja) 2014-04-30 2014-04-30 光電変換素子の製造方法

Publications (2)

Publication Number Publication Date
JP2015211005A JP2015211005A (ja) 2015-11-24
JP6518038B2 true JP6518038B2 (ja) 2019-05-22

Family

ID=54613036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014093571A Active JP6518038B2 (ja) 2014-04-30 2014-04-30 光電変換素子の製造方法

Country Status (1)

Country Link
JP (1) JP6518038B2 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2686266B2 (ja) * 1988-01-28 1997-12-08 株式会社日立製作所 受光素子の製造方法
JPH07122210A (ja) * 1993-10-22 1995-05-12 Hitachi Ltd X線撮像管およびその動作方法
JP3921556B2 (ja) * 2001-11-08 2007-05-30 正喜 江刺 光ファイバ端面のマイクロレンズの形成方法
JP4997815B2 (ja) * 2006-04-12 2012-08-08 旭硝子株式会社 高平坦かつ高平滑なガラス基板の作製方法
JP5169163B2 (ja) * 2006-12-01 2013-03-27 旭硝子株式会社 予備研磨されたガラス基板表面を仕上げ加工する方法
JP5584448B2 (ja) * 2009-11-04 2014-09-03 日本放送協会 光導電素子及びこれを用いた撮像デバイス、並びに導電膜付き基板の製造方法

Also Published As

Publication number Publication date
JP2015211005A (ja) 2015-11-24

Similar Documents

Publication Publication Date Title
JP6059695B2 (ja) 光学体の製造方法
JP6422873B2 (ja) 多層反射膜付き基板、euvリソグラフィー用反射型マスクブランク、euvリソグラフィー用反射型マスク及びその製造方法、並びに半導体装置の製造方法
JP2011017683A (ja) 放射線画像検出器及びその製造方法
US9281251B2 (en) Substrate backside texturing
JP5584241B2 (ja) 半導体製造装置及び半導体デバイスの製造方法
JP4675697B2 (ja) マスクパターン検査方法、露光条件検証方法、および半導体装置の製造方法
JP6518038B2 (ja) 光電変換素子の製造方法
JP2016009744A (ja) 反射型マスクおよび反射型マスクブランク
JP7084989B2 (ja) ルテニウムで被包された光電陰極電子放出器
JP6957633B2 (ja) 評価用半導体基板およびそれを用いた検査装置の欠陥検出感度評価方法
WO2013129308A1 (ja) 放射線画像撮影用吸収型グリッド及びその製造方法、並びに放射線画像撮影システム
JP2014154874A (ja) 膜厚モニタ装置、研磨装置および膜厚モニタ方法
WO2013129309A1 (ja) 放射線画像撮影用吸収型グリッド及びその製造方法、並びに放射線画像撮影システム
CN102495450B (zh) 一种光纤阵列动态红外场景生成装置的制作方法
JP2013191663A (ja) 反射型マスクブランクおよび反射型マスク
JP2010286632A (ja) フォトマスクブランクスの洗浄方法
JP2006284316A (ja) Afm標準試料及びその製造方法
JP2000210274A (ja) 放射線撮像装置およびそれに用いられる放射線センサ
JP7185772B2 (ja) 金属封入光電陰極電子エミッタ
JP2008233035A (ja) 基板検査方法
JP5368001B2 (ja) Soi基板の製造方法
Osugi et al. Resolution enhancement of extreme ultraviolet microscope using an extreme ultraviolet beam splitter
CN104345548A (zh) 亚微米级掩模版的制造方法
CN111694077B (zh) 一种半球状微透镜及其制备方法
JP2010034600A (ja) Euv露光方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190419

R150 Certificate of patent or registration of utility model

Ref document number: 6518038

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250